JPH0915623A - 液晶表示装置およびその製造方法 - Google Patents

液晶表示装置およびその製造方法

Info

Publication number
JPH0915623A
JPH0915623A JP16336995A JP16336995A JPH0915623A JP H0915623 A JPH0915623 A JP H0915623A JP 16336995 A JP16336995 A JP 16336995A JP 16336995 A JP16336995 A JP 16336995A JP H0915623 A JPH0915623 A JP H0915623A
Authority
JP
Japan
Prior art keywords
wiring
image signal
signal wiring
short
scanning signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16336995A
Other languages
English (en)
Inventor
Shigeki Matsuo
茂樹 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP16336995A priority Critical patent/JPH0915623A/ja
Priority to US08/550,721 priority patent/US5841490A/en
Publication of JPH0915623A publication Critical patent/JPH0915623A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 (修正有) 【構成】 複数の画像信号配線と、複数の走査信号配線
とを絶縁膜を介して交差して設け、この画像信号配線と
走査信号配線との交差部に画素電極とこの画素電極への
画像信号の供給を制御するスイッチング素子とを設け、
この画素電極とこの画素電極に対向して設けられた対向
電極との間に液晶材料を保持した表示領域を設けた液晶
表示装置において、前記表示領域外で前記絶縁膜を介し
て前記複数の走査信号配線の静電気を放電するための走
査信号配線用短絡配線と前記複数の画像信号配線の静電
気を放電するための画像信号配線用短絡配線を積層して
設け、この積層部の前記走査信号配線用短絡配線と前記
画像信号配線用短絡配線の少なくとも一部を露出させ
る。 【効果】 絶縁膜にコンタクトホールを形成する必要が
なく、製造プロセスが簡単で、製造歩留りを低下させる
ことがなく、静電気対策が可能な、低コストで信頼性の
高い液晶表示装置を提供できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は液晶表示装置およびその
製造方法に関し、特に各画素部分に薄膜トランジスタな
どから成るスイッチング素子を設けたパネル(以下、T
FTアレイパネルという)を使用したアクティブマトリ
クス方式の液晶表示装置およびその製造方法に関する。
【0002】
【従来の技術】アクティブマトリクス方式の液晶表示装
置は、単純マトリクス方式と比べてコントラストが高
く、多階調表示特性に優れているため、カラー液晶表示
装置では欠かせない技術となっている。特にスイッチン
グ素子として薄膜トランジスタを使用したアクティブマ
トリクス方式の液晶表示装置は、CRTと同等の画質が
得られるようになった。
【0003】以下、図面を参照しながら、従来の液晶表
示装置を説明する。図10は、従来の液晶表示装置にお
けるTFTアレイパネルの等価回路図、図11は従来の
液晶表示装置におけるTFTアレイパネルにおける一画
素の平面図、図12は図11のA−A’線断面図であ
る。
【0004】このアクティブマトリクス方式の液晶表示
装置は、走査信号配線2から供給される走査信号によっ
て薄膜トランジスタ3がスイッチングされ、画像信号配
線1の信号電圧をドレイン電極14に接続された画素電
極4に印加することにより、画素電極4と対向電極(不
図示)との間に保持された液晶材料(不図示)に電圧を
印加して画像の表示を行うものである。
【0005】この従来の液晶表示装置は、図11および
図12に示すように、画像信号配線1と、走査信号配線
2とを絶縁膜12を介して交差して設け、この画像信号
配線1と走査信号配線2との交差部に、画素電極4と、
この画素電極4に画像信号を供給するゲート電極2a、
絶縁膜12、半導体膜13、ソース電極1aおよびドレ
イン電極14からなる薄膜トランジスタ3と、この供給
された画像信号電圧を保持するための付加容量5とをマ
トリクス状に設けた構造になっている。
【0006】ここで、画素電極4と薄膜トランジスタ3
のドレイン電極14、および付加容量用電極18は、絶
縁膜12に形成されたコンタクトホール10a、10b
を介して接続されている。
【0007】ところで、液晶表示装置の組立工程などで
TFTアレイパネルに強い静電気が帯電し、薄膜トラン
ジスタ3のゲート電極2aとソース電極1aとの間や、
走査信号配線2と画像信号配線1との間に静電気による
高電圧が印加され、その結果、絶縁膜12が絶縁破壊す
ることがよく発生していた。
【0008】そのため、従来の液晶表示装置では、図1
0に示すように、表示領域Xの外部に短絡環配線7を設
け、この短絡環配線7に、各走査信号配線2を接続する
と共に、高電圧保護用のトランジスタ6a、6bを介し
て各画像信号配線1を接続していた。
【0009】この高電圧保護用のトランジスタ6a、6
bは、図13および図14に示すように、ゲート電極1
6a、16b、ゲート絶縁膜12、ソース電極またはド
レイン電極19a、19b、19c、19dで構成され
ている。トランジスタ6aのソース電極またはドレイン
電極19aは短絡環配線7に接続され、ソース電極また
はドレイン電極19bは画像信号配線1に接続される。
また、トランジスタ6bのソース電極またはドレイン電
極19cは画像信号配線1に接続され、ソース電極また
はドレイン電極19dは短絡環配線7に接続される。ま
た、トランジスタ6aのゲート電極16aはコンタクト
ホール10cを介して短絡環配線7に接続され、トラン
ジスタ6bのゲート電極17bはコンタクトホール10
dを介して画像信号配線1に接続されている。なお、図
13は、従来の液晶表示装置におけるTFTアレイパネ
ルの周辺部に設けられた高電圧保護用の薄膜トランジス
タの平面図、図14は、図13のB−B’線断面図であ
る。
【0010】また、図15に示すように、走査信号配線
2は絶縁膜12に形成されたコンタクトホール10e部
分で短絡環配線7に接続されている。なお、図15は、
図10のP部分の断面図である。
【0011】このように、画像信号配線1を高電圧保護
用の薄膜トランジスタ6aおよび6bを介して短絡環配
線7に接続すると共に、走査信号配線2を短絡環配線7
に直接接続し、静電気による電荷を短絡環配線7に放電
することにより、静電気による絶縁破壊を防止してい
た。
【0012】
【発明が解決しようとする課題】上述のような従来の液
晶表示装置では、図11および図12に示すように、画
素電極4が、絶縁膜12を挟んで、ドレイン電極14お
よび付加容量用電極18の反対側に形成されるため、画
素電極4とドレイン電極14および付加容量用電極18
を接続するためのコンタクトホール10a、10bを絶
縁膜12に形成しなければならないという問題があっ
た。
【0013】また、図13および図14に示すように、
表示領域の周辺に設けられた高電圧保護用の薄膜トラン
ジスタ6a、6bはゲート電極16a、16bとソース
電極またはドレイン電極19a、19cがコンタクトホ
ール10c、10dを介して接続されるため、このコン
タクトホール10c、10dを絶縁膜12に形成する必
要があった(特開昭63−220289号参照)。
【0014】さらに、図15に示すように、走査信号配
線2と短絡環配線7を絶縁膜12に形成したコンタクト
ホール10eを介して接続していた。
【0015】このため、従来の液晶表示装置では、絶縁
膜12にコンタクトホール10a〜10eを開けるため
のフォトプロセスが必要となり、製造プロセスが煩雑に
なり、製造歩留りの低下、製造コストの上昇が問題にな
っていた。
【0016】本発明は、このような従来技術の問題点に
鑑みてなされたものであり、絶縁膜に形成しなければな
らないコンタクトホールを極力減少させ、製造プロセス
が簡易で、製造歩留りの低下の解消および製造コストの
上昇を抑制できる液晶表示装置およびその製造方法を提
供することを目的とする。
【0017】
【問題を解決するための手段】上記目的を達成するため
に、本発明に係る液晶表示装置では、複数の画像信号配
線と、複数の走査信号配線とを絶縁膜を介して交差して
設け、この画像信号配線と走査信号配線との交差部に画
素電極とこの画素電極への画像信号の供給を制御するス
イッチング素子とを設け、この画素電極とこの画素電極
に対向して設けられた対向電極との間に液晶材料を保持
した表示領域を設けた液晶表示装置において、前記表示
領域外で前記絶縁膜を介して前記複数の走査信号配線と
この複数の走査信号配線を短絡させるための走査信号配
線用短絡配線を積層して設け、この積層部において前記
走査信号配線用短絡配線と前記走査信号配線の一部を露
出させたり、前記表示領域外で前記絶縁膜を介して前記
複数の画像信号配線とこの複数の画像信号配線を短絡さ
せるための画像信号配線用短絡配線を積層して設け、こ
の積層部の前記画像信号配線と前記画像信号配線用短絡
配線の一部を露出させたり、前記表示領域外で前記絶縁
膜を介して前記複数の走査信号配線を短絡させるための
走査信号配線用短絡配線と前記複数の画像信号配線を短
絡させるための画像信号配線用短絡配線を積層して設
け、この積層部の前記走査信号配線用短絡配線と前記画
像信号配線用短絡配線の一部を露出させる。
【0018】また、本発明に係る液晶表示装置の製造方
法によれば、前記走査信号配線上に、その一端部が位置
するように、前記走査信号配線用短絡配線を前記絶縁膜
を介して形成し、この走査信号配線用短絡配線上に保護
膜を形成して、前記走査信号配線用短絡配線の一端部を
含むような形状で前記保護膜と前記絶縁膜をエッチング
して前記走査信号配線と前記走査信号配線用短絡配線を
露出させたり、前記画像信号配線用短絡配線上に、その
一端部が位置するように、前記画像信号配線を前記絶縁
膜を介して形成し、この画像信号配線上に保護膜を形成
して、前記画像信号配線の一端部を含むような形状で前
記保護膜と前記絶縁膜をエッチングして前記画像信号配
線用短絡配線と前記画像信号配線を露出させたり、前記
画像信号配線用短絡配線上に、その一端部が位置するよ
うに、前記走査信号配線用短絡配線を前記絶縁膜を介し
て形成し、この走査信号配線用短絡配線上に保護膜を形
成して、前記走査信号配線用短絡配線の一端部を含むよ
うな形状で前記保護膜と前記絶縁膜をエッチングして前
記画像信号配線用短絡配線と前記走査信号配線用短絡配
線を露出させる。
【0019】
【作用】上記のように構成すると、絶縁膜にコンタクト
ホールを形成することなく、複数の走査信号配線と走査
信号配線用短絡配線、複数の画像信号配線と画像信号配
線用短絡配線、および走査信号配線用短絡配線と画像信
号配線用短絡配線を簡単な構成で疑似的に接続すること
ができ、走査信号配線および画像信号配線上に印加され
た静電気を短絡配線に放電することにより、静電気によ
る絶縁膜の破壊やスイッチング素子の特性劣化が防止さ
れる。また画素電極とスイッチング素子を接続したり、
付加容量用電極を形成する場合にも、絶縁膜にコンタク
トホールを形成する必要がなく、製造プロセスが簡単
で、製造歩留りを低下させることがなく、静電気対策が
可能な、低コストで信頼性の高い液晶表示装置を提供で
きる。
【0020】
【実施例】以下、本発明の実施例を添付図面に基づき詳
細に説明する。図1、図2および図3は、本発明の一実
施例を示す図であり、図1は、液晶表示装置におけるT
FTアレイパネルの等価回路図、図2は同じく一画素の
平面図、図3は図2のA A’線断面図である。
【0021】図1に示すように、画像表示領域Xにおい
て、画像信号配線21と、走査信号配線22とを交差し
て設け、この画像信号配線21と走査信号配線22との
各交差部に、スイッチング素子23と、このスイッチン
グ素子23に接続された画素電極24を設けた構造にな
っている。また画素電極24と前段もしくは後段の走査
信号配線22との間に、付加容量25が形成されるよう
に構成されている。
【0022】前記スイチッング素子23は、図2および
図3に示すように、基板31上に形成されたゲート電極
22a、絶縁膜32、半導体膜33、この半導体膜33
上から前記絶縁膜32上にかけて形成されたソース電極
21aおよびドレイン電極34で主として構成される。
また絶縁膜32のドレイン電極34が形成された側に
は、画素電極24が隣接する走査信号配線22bを覆う
ように形成されている。したがって、スイッチング素子
23のドレイン電極34と画素電極24は、絶縁膜32
にコンタクトホールを形成せずに接続できる。また、画
素電極24自体が付加容量用電極を兼ねており、画素電
極と付加容量用電極を接続するためのコンタクトホール
も不要である。
【0023】なお、図3に示すスイッチング素子23
は、絶縁膜32の表面側にソース電極21aおよびドレ
イン電極34を形成した逆スタガ構造のトランジスタで
あるが、絶縁膜32を挟んだスタガ構造のトランジスタ
としてもよい。スイッチング素子23をスタガ構造のト
ランジスタで形成する場合、半導体膜33、ソース電極
21a、ドレイン電極34および画素電極24を絶縁膜
32の裏面側に配設すると共に、ゲート電極22aおよ
び隣接する走査信号配線22bを絶縁膜32の表面側に
配設すればよい。この場合、画像信号配線21は絶縁膜
32の裏面側に位置し、走査信号配線22は絶縁膜32
の表面側に位置することになる。
【0024】画像表示領域X周辺部の走査信号配線22
の外側には、図1に示すように、複数の走査信号配線2
2に帯電する静電気を放電するための走査信号配線用短
絡配線27aが設けられており、この走査信号配線用短
絡配線27aと複数の走査信号配線22は、第1の近接
部26aにおいて、ごく近接して設けられている。
【0025】また、画像表示領域X周辺部の画像信号配
線21の外側には、複数の画像信号配線21に帯電する
静電気を放電させるための画像信号用短絡配線27bが
設けられており、この画像信号用短絡配線27bと複数
の画像信号配線21は、第2の近接部26bにおいて、
ごく近接して設けられている。
【0026】さらに、走査信号配線用短絡配線27aの
一端部と画像信号配線用短絡配線27bの一端部は、第
3の近接部26cにおいて、ごく近接して設けられてい
る。
【0027】第一の近接部26aは、図4及び図5に示
すように、絶縁膜32を介して走査信号配線22と走査
信号配線用短絡配線27aの一部が重なるように積層し
て形成されている。また、これらの層上には、保護膜3
5が形成されている。この積層部分で、走査信号配線用
短絡配線27aおよび走査信号配線22は露出して形成
されている。この場合、絶縁膜32はトランジスタ23
のゲート絶縁膜と同じ層であり、1μm以下、通常は5
000Å以下であるため、両配線22、27a間に、静
電気のような数Kvの高い電圧が印加された場合、放電
により、両配線22、27a間の電圧差が減少する。ま
た、数十v程度の比較的低い電圧が印加された場合は、
絶縁膜32の表面を流れる微小のリーク電流により、両
配線22、27a間の電圧差がほぼ0vとなる。
【0028】また、第2の近接部26bは、図6及び図
7に示すように、絶縁膜32を介して画像信号配線21
と画像信号配線用短絡配線27bの一部が重なるように
積層して形成されている。また、これらの層上には、保
護膜35が形成されている。この積層部分で、画像信号
配線用短絡配線27bおよび画像信号配線21は露出し
て形成されている。この場合、絶縁膜32はトランジス
タ23のゲート絶縁膜と同じ層であり、1μm以下、通
常は5000Å以下であるため、両配線21、27b間
に、静電気のような数Kvの高い電圧が印加された場
合、放電により、両配線21、27b間の電圧差が減少
する。また、数十v程度の比較的低い電圧が印加された
場合は、絶縁膜32の表面を流れる微小のリーク電流に
より、両配線21、27b間の電圧差がほぼ0vとな
る。
【0029】さらに、第3の近接部26cは、図8及び
図9に示すように、絶縁膜32を介して走査信号配線用
短絡配線27aと画像信号配線用短絡配線27bの一部
が重なるように積層して形成されている。また、これら
の層上には、保護膜35が形成されている。この積層部
分で、走査信号配線用短絡配線27aと画像信号配線用
短絡配線27bは露出して形成されている。この場合、
絶縁膜32はトランジスタ23のゲート絶縁膜と同じ層
であり、1μm以下、通常は5000Å以下であるた
め、両配線27a、27b間に、静電気のような数Kv
の高い電圧が印加された場合、放電により、両配線27
a、27b間の電圧差が減少する。また、数十v程度の
比較的低い電圧が印加された場合は、絶縁膜32の表面
を流れる微小のリーク電流により、両配線27a、27
b間の電圧差がほぼ0vとなる。
【0030】なお、走査信号配線用短絡配線27a又は
画像信号配線用短絡配線27bを広幅に設けると、この
走査信号配線用短絡配線27a又は画像信号配線用短絡
配線27bだけで走査信号配線22又は画像信号配線2
1に発生した静電気をある程度吸収できるが、上述のよ
うに走査信号配線用短絡配線27aと画像信号配線用短
絡配線27bを近接して設けると、走査信号配線22と
画像信号配線21の電位差を完全に無くすことができ、
走査信号配線22と画像信号配線21間の静電破壊を完
全に防止できる。
【0031】また、図1に示す液晶表示装置のTFTア
レイパネルの走査信号配線用短絡配線27aと画像信号
配線用短絡配線27bは、製造工程時における絶縁膜の
静電破壊を防止するためのものであり、表示装置として
使用する場合は、この走査信号配線用短絡配線27aと
画像信号配線用短絡配線27bは切り離される。また、
画素電極24と対峙する部分に対向電極(不図示)が位
置するように、対向基板(不図示)を配設して、両基板
で液晶材料を挟持して液晶表示装置として機能させる。
【0032】次に、本発明に係る液晶表示装置に用いら
れるTFTアレイパネルの製造方法を図3に基づいて説
明する。ガラス基板31上に、アルミニウム(Al)、
ニッケル(Ni)、チタン(Ti)などから成るゲート
電極22aと走査信号配線22bを真空蒸着法やスパッ
タリング法で形成する。次に、窒化シリコン(Si
x )、酸化シリコン(SiO2 )、酸化タンタル(T
aOx )などから成るゲート絶縁膜(絶縁膜)32をプ
ラズマCVD法やスパッタリング法で形成する。次に、
ITOなどの透明導電膜で画素電極24を形成した後、
アモルファスシリコンなどから成る半導体膜33とアル
ミニウム(Al)、ニッケル(Ni)、チタン(Ti)
などから成るソース・ドレイン電極21a、34(画像
信号配線21)を形成し、最後に窒化シリコン膜や酸化
シリコン膜などから成る保護膜35をプラズマCVD法
などで形成する。
【0033】第1の近接部26aにおいて、走査信号配
線22と走査信号配線用短絡配線27aの一部を露出さ
せるには、図4及び図5に示すように、走査信号配線2
2と走査信号配線用短絡配線27aとが一部重なるよう
に積層して設けると共に、この走査信号配線用短絡配線
27aの先端部を含むようなパターンで保護膜35及び
絶縁膜32をエッチング除去すればよい。このようなパ
ターンで保護膜35と絶縁膜32を同時にエッチングす
ることで、一工程で走査信号配線22と走査信号配線用
短絡配線27aを露出させることができる。なお、走査
信号配線用短絡配線27aの下部は、走査信号配線用短
絡配線27aがマスクとなって、エッチングされること
はない。第2の近接部26b及び第3の近接部26cに
おいても同様である。
【0034】
【発明の効果】以上のように、本発明に係る液晶表示装
置では、表示領域外で前記絶縁膜を介して前記複数の走
査信号配線とこの複数の走査信号配線を短絡させるため
の走査信号配線用短絡配線を積層して設け、この積層部
において前記走査信号配線用短絡配線と前記走査信号配
線の一部を露出させたり、前記表示領域外で前記絶縁膜
を介して前記複数の画像信号配線とこの複数の画像信号
配線を短絡させるための画像信号配線用短絡配線を積層
して設け、この積層部の前記画像信号配線と前記画像信
号配線用短絡配線の一部を露出させたり、前記表示領域
外で前記絶縁膜を介して前記複数の走査信号配線を短絡
させるための走査信号配線用短絡配線と前記複数の画像
信号配線を短絡させるための画像信号配線用短絡配線を
積層して設け、この積層部の前記走査信号配線用短絡配
線と前記画像信号配線用短絡配線の一部を露出させるこ
とから、絶縁膜にコンタクトホールを形成することな
く、複数の走査信号配線と走査信号配線用短絡配線、複
数の画像信号配線と画像信号配線用短絡配線、および走
査信号配線用短絡配線と画像信号配線用短絡配線を簡単
な構成で疑似的に接続することができ、走査信号配線お
よび画像信号配線上に印加された静電気を短絡配線に放
電することにより、静電気による絶縁膜の破壊やスイッ
チング素子の特性劣化が防止される。また画素電極とス
イッチング素子を接続したり、付加容量用電極を形成す
る場合にも、絶縁膜にコンタクトホールを形成する必要
がなく、製造プロセスが簡単で、製造歩留りを低下させ
ることがなく、静電気対策が可能な、低コストで信頼性
の高い液晶表示装置を提供できる。
【0035】また、本発明に係る液晶表示装置の製造方
法によれば、前記走査信号配線上に、その一端部が位置
するように、前記走査信号配線用短絡配線を前記絶縁膜
を介して形成し、この走査信号配線用短絡配線上に保護
膜を形成して、前記走査信号配線用短絡配線の一端部を
含むような形状で前記保護膜と前記絶縁膜をエッチング
して前記走査信号配線と前記走査信号配線用短絡配線を
露出させたり、前記画像信号配線用短絡配線上に、その
一端部が位置するように、前記画像信号配線を前記絶縁
膜を介して形成し、この画像信号配線上に保護膜を形成
して、前記画像信号配線の一端部を含むような形状で前
記保護膜と前記絶縁膜をエッチングして前記画像信号配
線用短絡配線と前記画像信号配線を露出させたり、前記
画像信号配線用短絡配線上に、その一端部が位置するよ
うに、前記走査信号配線用短絡配線を前記絶縁膜を介し
て形成し、この走査信号配線用短絡配線上に保護膜を形
成して、前記走査信号配線用短絡配線の一端部を含むよ
うな形状で前記保護膜と前記絶縁膜をエッチングして前
記画像信号配線用短絡配線と前記走査信号配線用短絡配
線を露出させるころから、簡単なプロセスで静電気対策
が可能である。
【図面の簡単な説明】
【図1】本発明に係る液晶表示装置の一実施例を示すT
FTアレイパネルの平面図である。
【図2】本発明に係る液晶表示装置の一実施例を示すT
FTアレイパネルの一画素の平面図である。
【図3】図2のA−A’線断面図である。
【図4】請求項1に記載した液晶表示装置の一実施例を
示す平面図である。
【図5】図4のB−B’線断面図である。
【図6】請求項4に記載した液晶表示装置の一実施例を
示す平面図である。
【図7】図6のB−B’線断面図である。
【図8】請求項7に記載した液晶表示装置の一実施例を
示す平面図である。
【図9】図8のB−B’線断面図である。
【図10】従来の液晶表示装置におけるTFTアレイパ
ネルを示す平面図である。
【図11】従来の液晶表示装置におけるTFTアレイパ
ネルの一画素部分を示す平面図である。
【図12】図11のA−A’線断面図である。
【図13】従来の液晶表示装置における高電圧保護用の
トランジスタ部分を示す図である。
【図14】図13のB−B’線断面図である。
【図15】従来の液晶表示装置における短絡環配線の容
量結合部を示す断面図である。
【符号の説明】
1、1a、1b、21、21a、21b・・・画像信号
配線およびソース電極、2、2a、2b、22、22
a、22b・・・走査信号配線およびゲート電極、3、
23・・・画素スイッチング用薄膜トランジスタ、4、
24・・・画素電極、5、25・・・付加容量、6a、
6b・・・高電圧保護の薄膜トランジスタ、7、27
a、27b・・・短絡配線、8a、8b、28a、28
b・・・検査用パッド、9a、9b、29a、29b・
・・駆動回路接続端子、10、10a、10b、10
c、10d、10e・・・コンタクトホール、11、3
1・・・透明ガラス基板、12、32・・・絶縁膜、1
3、17a、17b、33・・・半導体膜、14、34
・・・ドレイン電極、15、35・・・絶縁性保護膜、
16a、16b・・・高電圧保護用トランジスタのゲー
ト電極、17a、17b・・・高電圧保護用トランジス
タの半導体膜、18・・・付加容量用電極、19a、1
9b、19c、19d・・・高電圧保護用トランジスタ
のソースまたはドレイン電極、26a・・・第1の近接
部、26b・・・第2の近接部、26c・・・第3の近
接部

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 複数の画像信号配線と、複数の走査信号
    配線とを絶縁膜を介して交差して設け、この画像信号配
    線と走査信号配線との交差部に画素電極とこの画素電極
    への画像信号の供給を制御するスイッチング素子とを設
    け、この画素電極とこの画素電極に対向して設けられた
    対向電極との間に液晶材料を保持した表示領域を設けた
    液晶表示装置において、前記表示領域外で前記絶縁膜を
    介して前記複数の走査信号配線とこの複数の走査信号配
    線の静電気を放電するための走査信号配線用短絡配線を
    積層して設け、この積層部において前記走査信号配線用
    短絡配線と前記走査信号配線の少なくとも一部を露出さ
    せたことを特徴とする液晶表示装置。
  2. 【請求項2】 前記スイッチング素子が前記走査信号配
    線の一部をゲート電極とし、前記絶縁膜をゲート絶縁膜
    とし、このゲート絶縁膜上に半導体膜から成るチャネル
    部を設け、このチャネル部上に、前記画像信号配線の一
    部をソース電極とし、この画像信号配線から切除された
    部位をドレイン電極として構成され、このスイッチング
    素子のドレイン電極と前記画素電極が前記絶縁膜の同じ
    側に形成されていることを特徴とする請求項1に記載の
    液晶表示装置。
  3. 【請求項3】 前記走査信号配線上に、その一端部が位
    置するように、前記走査信号配線用短絡配線を前記絶縁
    膜を介して形成し、この走査信号配線用短絡配線上に保
    護膜を形成して、前記走査信号配線用短絡配線の一端部
    を含むような形状で前記保護膜と前記絶縁膜をエッチン
    グして前記走査信号配線と前記走査信号配線用短絡配線
    を露出させる液晶表示装置の製造方法。
  4. 【請求項4】 複数の画像信号配線と、複数の走査信号
    配線とを絶縁膜を介して交差して設け、この画像信号配
    線と走査信号配線との交差部に画素電極とこの画素電極
    への画像信号の供給を制御するスイッチング素子とを設
    け、この画素電極とこの画素電極に対向して設けられた
    対向電極との間に液晶材料を保持した表示領域を設けた
    液晶表示装置において、前記表示領域外で前記絶縁膜を
    介して前記複数の画像信号配線とこの複数の画像信号配
    線の静電気を放電するための画像信号配線用短絡配線を
    積層して設け、この積層部の前記画像信号配線と前記画
    像信号配線用短絡配線の少なくとも一部を露出させたこ
    とを特徴とする液晶表示装置。
  5. 【請求項5】 前記画素電極と前記スイッチング素子の
    ドレイン電極が前記絶縁膜の同じ側に形成されているこ
    とを特徴とする請求項4に記載の液晶表示装置。
  6. 【請求項6】 前記画像信号配線用短絡配線上に、その
    一端部が位置するように、前記画像信号配線を前記絶縁
    膜を介して形成し、この画像信号配線上に保護膜を形成
    して、前記画像信号配線の一端部を含むような形状で前
    記保護膜と前記絶縁膜をエッチングして前記画像信号配
    線用短絡配線と前記画像信号配線を露出させる液晶表示
    装置の製造方法。
  7. 【請求項7】 複数の画像信号配線と、複数の走査信号
    配線とを絶縁膜を介して交差して設け、この画像信号配
    線と走査信号配線との交差部に画素電極とこの画素電極
    への画像信号の供給を制御するスイッチング素子とを設
    け、この画素電極とこの画素電極に対向して設けられた
    対向電極との間に液晶材料を保持した表示領域を設けた
    液晶表示装置において、前記表示領域外で前記絶縁膜を
    介して前記複数の走査信号配線の静電気を放電するため
    の走査信号配線用短絡配線と前記複数の画像信号配線の
    静電気を放電するための画像信号配線用短絡配線を積層
    して設け、この積層部の前記走査信号配線用短絡配線と
    前記画像信号配線用短絡配線の少なくとも一部を露出さ
    せたことを特徴とする液晶表示装置。
  8. 【請求項8】 前記画素電極と前記スイッチング素子の
    ドレイン電極が前記絶縁膜の同じ側に形成されているこ
    とを特徴とする請求項7に記載の液晶表示装置。
  9. 【請求項9】 前記画像信号配線用短絡配線上に、その
    一端部が位置するように、前記走査信号配線用短絡配線
    を前記絶縁膜を介して形成し、この走査信号配線用短絡
    配線上に保護膜を形成して、前記走査信号配線用短絡配
    線の一端部を含むような形状で前記保護膜と前記絶縁膜
    をエッチングして前記画像信号配線用短絡配線と前記走
    査信号配線用短絡配線を露出させる液晶表示装置の製造
    方法。
JP16336995A 1994-10-31 1995-06-29 液晶表示装置およびその製造方法 Pending JPH0915623A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP16336995A JPH0915623A (ja) 1995-06-29 1995-06-29 液晶表示装置およびその製造方法
US08/550,721 US5841490A (en) 1994-10-31 1995-10-31 Liquid crystal display device and its fabricating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16336995A JPH0915623A (ja) 1995-06-29 1995-06-29 液晶表示装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0915623A true JPH0915623A (ja) 1997-01-17

Family

ID=15772584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16336995A Pending JPH0915623A (ja) 1994-10-31 1995-06-29 液晶表示装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0915623A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380591B1 (en) 1997-11-25 2002-04-30 Kabushiki Kaisha Toshiba Electrode wiring board subjected to counter measure against static electricity and display device using the same
JP2004327551A (ja) * 2003-04-22 2004-11-18 Denso Corp 半導体集積回路装置
JP2006126621A (ja) * 2004-10-29 2006-05-18 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2006126618A (ja) * 2004-10-29 2006-05-18 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2006191014A (ja) * 2004-12-30 2006-07-20 Lg Phillips Lcd Co Ltd 薄膜トランジスタアレイ基板およびその製造方法
JP2006191016A (ja) * 2004-12-30 2006-07-20 Lg Philips Lcd Co Ltd 薄膜トランジスタアレイ基板およびその製造方法
JP2006191015A (ja) * 2004-12-30 2006-07-20 Lg Phillips Lcd Co Ltd 薄膜トランジスタアレイ基板およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380591B1 (en) 1997-11-25 2002-04-30 Kabushiki Kaisha Toshiba Electrode wiring board subjected to counter measure against static electricity and display device using the same
JP2004327551A (ja) * 2003-04-22 2004-11-18 Denso Corp 半導体集積回路装置
JP2006126621A (ja) * 2004-10-29 2006-05-18 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2006126618A (ja) * 2004-10-29 2006-05-18 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2006191014A (ja) * 2004-12-30 2006-07-20 Lg Phillips Lcd Co Ltd 薄膜トランジスタアレイ基板およびその製造方法
JP2006191016A (ja) * 2004-12-30 2006-07-20 Lg Philips Lcd Co Ltd 薄膜トランジスタアレイ基板およびその製造方法
JP2006191015A (ja) * 2004-12-30 2006-07-20 Lg Phillips Lcd Co Ltd 薄膜トランジスタアレイ基板およびその製造方法
US8507301B2 (en) 2004-12-30 2013-08-13 Lg Display Co., Ltd. TFT array substrate and the fabrication method thereof

Similar Documents

Publication Publication Date Title
JP3708637B2 (ja) 液晶表示装置
KR100270468B1 (ko) 박막소자의 제조방법,액티브 매트릭스 기판,액정표시장치,액티브 매트릭스 기판의 제조방법,및 액정표시장치에 포함되는 능동소자의 정전파괴방지방법
US5054887A (en) Active matrix type liquid crystal display
JP2002277889A (ja) アクティブマトリクス型液晶表示装置
US5841490A (en) Liquid crystal display device and its fabricating method
JPH1115022A (ja) 液晶表示装置及びその製造方法
JPH08234227A (ja) 表示装置およびその製造方法
JPH10213812A (ja) アクティブマトリクス型液晶表示装置
JPH0915623A (ja) 液晶表示装置およびその製造方法
JPH09152626A (ja) 液晶表示装置およびその製造方法
JPH1010581A (ja) 表示装置
JP3231410B2 (ja) 薄膜トランジスタアレイ及びその製造方法
JPH09146112A (ja) 液晶表示素子
JPH10335671A (ja) ドライバーモノリシック駆動素子
JP2003043523A (ja) 薄膜トランジスタパネル
JPH09270514A (ja) 半導体装置及び液晶表示装置
JP3628125B2 (ja) アクティブマトリクス基板及びアクティブマトリクス型液晶表示装置
JPH09197376A (ja) 半導体素子静電対策構造
JPH09281525A (ja) 液晶表示基板およびその製造方法
JPH06258665A (ja) 液晶パネルの製造方法
JPH11218782A (ja) アクティブマトリックス型液晶表示装置
JPH06250219A (ja) 液晶表示装置
JP2002072232A (ja) 液晶表示装置、及び、当該液晶表示装置の製造方法
JP3279969B2 (ja) Tftアレイ基板およびその製造方法並びに液晶表示装置
JP3077439B2 (ja) マトリクス基板及びその製造方法