CN1797773B - 薄膜晶体管阵列基板及其制造方法 - Google Patents

薄膜晶体管阵列基板及其制造方法 Download PDF

Info

Publication number
CN1797773B
CN1797773B CN2005101342115A CN200510134211A CN1797773B CN 1797773 B CN1797773 B CN 1797773B CN 2005101342115 A CN2005101342115 A CN 2005101342115A CN 200510134211 A CN200510134211 A CN 200510134211A CN 1797773 B CN1797773 B CN 1797773B
Authority
CN
China
Prior art keywords
electrode
grid
data line
layer
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005101342115A
Other languages
English (en)
Other versions
CN1797773A (zh
Inventor
崔荣锡
庾弘宇
曹基述
李在晤
丁辅径
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN1797773A publication Critical patent/CN1797773A/zh
Application granted granted Critical
Publication of CN1797773B publication Critical patent/CN1797773B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种薄膜晶体管阵列基板，包括连接到栅线的栅极；连接到与栅线交叉并限定像素区域的数据线的源极，数据线由金属层形成；与源极相对的漏极，在二者之间设置有沟道；限定源极和漏极之间沟道的半导体层；位于像素区域并与漏极连接的像素电极；在对应于半导体层的沟道的预定位置形成的沟道钝化层；延伸自栅线的栅焊盘，所述栅线上形成有半导体图案和透明导电图案；连接到数据线的数据焊盘，数据线上形成有透明导电图案；以及形成于半导体层、数据线和数据焊盘下方的栅绝缘层，数据焊盘包括由栅线材料形成的数据焊盘下电极；以及通过接触孔连接到数据焊盘下电极的数据焊盘上电极，在数据焊盘下电极与数据焊盘上电极之间设置有栅绝缘层。

Description

薄膜晶体管阵列基板及其制造方法
本申请要求享有2004年12月30日提交的韩国专利申请No.117242/2004的权益，在此引用其全部内容作为参考。
技术领域
本发明涉及一种薄膜晶体管(TFT)阵列基板，尤其涉及一种可以在没有钝化层的情况下能够防止焊盘腐蚀并保护TFT的薄膜晶体管阵列基板及其制造方法。
背景技术
液晶显示(LCD)器件通过采用电场控制液晶(LC)的透光率显示图像。
该LCD采用分别设置于彼此相对的上基板和下基板上的像素电极和公共电极之间形成的电场驱动液晶。
该LCD具有彼此相对的TFT阵列基板(下阵列基板)和滤色片基板(上阵列基板)，在两个基板之间设置衬垫料以保持盒间隙，并在该盒间隙中填充液晶。
该TFT阵列基板包括信号线、TFT和涂敷于其上以排列LC的定向层。
滤色片阵列基板包括用于复现颜色的滤色片、用于防止漏光的黑矩阵(BM)以及涂敷于其上用于排列LC的定向层。
在该LCD中，由于TFT阵列基板需要半导体工序和多轮掩模工序，其制造工序很复杂并因此提高了制造成本。
为了解决这个问题，希望能够研究出一种可以减少掩模工序数量的TFT阵列基板。
其原因在于一轮掩模工序包括诸如薄膜沉积工序、清洗工序、光刻工序、蚀刻工序、光刻胶剥离工序和检查工序等多个工序。
近来，已经研究出需要比典型应用于TFT阵列基板的标准五轮掩模工序少一轮掩模工序的四轮掩模工序。
图1所示为采用四轮掩模工序制造的现有技术TFT阵列基板的平面图，并且图2所示为沿图1的I-I’线提取的截面图。
参照图1和图2，现有技术的液晶显示面板的TFT阵列基板包括下基板1、形成于下基板上彼此交叉的栅线2和数据线4、在二者之间设置栅绝缘层12、形成于各交叉区的TFT 30、在由栅线和数据线交叉限定的像素区域中形成的像素电极22、在栅线2和存储电极28的重叠区域形成的存储电容40、与栅线2连接的栅焊盘50，以及连接到数据线4的数据焊盘60。
以交叉结构形成施加栅信号的栅线2和施加数据信号的数据线4以限定像素区域5。
TFT 30响应栅线的栅信号允许数据线4上的像素信号对像素电极22充电并保持。该TFT 30包括连接到栅线2的栅极6、连接到数据线4的源极8以及连接到像素电极22的漏极10。
该TFT 30还包括与栅极6重叠以在源极8和漏极10之间形成沟道的有源层14，在栅极6和有源层14之间设置有栅绝缘层12。
有源层14与数据线4、数据焊盘下电极62和存储电极28重叠。
在有源层14上还形成为数据线4、源极8、漏极10、数据焊盘下电极62和存储电极28提供欧姆接触的欧姆接触层16。
在像素区域5中形成像素电极22，并且该像素电极22通过贯穿钝化层18的第一接触孔20与TFT 30的漏极10连接。
在通过TFT 30施加像素信号的像素电极22和施加基准电压的公共电极(未示出)之间形成电场。下阵列基板和上阵列基板之间的液晶分子通过该电场由于介电各向异性而旋转。
根据液晶分子的旋转程度改变像素区域5的透光率，从而实现灰度级。
存储电容40包括栅线2和与栅线2重叠的存储电极28，在二者之间具有栅绝缘层12、有源层14和欧姆接触层16。
存储电极28通过形成于钝化层18中的第二接触孔42与像素电极22连接。
该存储电容40允许在像素电极22中充入的像素信号稳定保持到下一像素信号充入。
将栅焊盘50连接到栅驱动器(未示出)以向栅线2施加栅信号。该栅焊盘50包括延伸自栅线2的栅焊盘下电极52和通过贯穿栅绝缘层12和钝化层18的第三接触孔56连接到栅焊盘下电极52的栅焊盘上电极54。
数据焊盘60与数据驱动器(未示出)连接以向数据线4施加数据信号。该数据焊盘60包括延伸自数据线4的数据焊盘下电极62和通过贯穿钝化层18的第四接触孔66与数据焊盘下电极62连接的数据焊盘上电极64。
以下将参照图3A到图3D详细说明采用四轮掩模工序的液晶面板的TFT阵列基板的制造方法。
参照图3A，采用第一掩模工序在下基板1上形成包括栅线2、栅极6和数据焊盘下电极52的第一导电图案组。
采用沉积方法(例如，溅射方法)在下基板1上形成栅金属层。
然后，通过使用第一掩模的光刻和蚀刻工序构图该金属层，从而形成包括栅线2、栅极6和栅焊盘下电极52的第一导电图案组。
参照图3B，在形成有栅图案的下基板1上涂敷栅绝缘层12。
此后，采用第二掩模工序在栅绝缘层12上形成包括有源层14和欧姆接触层16的半导体图案，以及包括数据线4、源极8、漏极10、数据焊盘下电极62和存储电极28的第二导电图案组。
参照图3C，在形成有第二导电图案组的栅绝缘层12上通过第二掩模工序形成包括第一到第四接触孔20、42、56和66的钝化层18。在形成有数据图案的栅绝缘层12的整个表面上通过沉积方法(例如，等离子体增强型化学汽相沉积(PECVD))形成钝化层18。
此后，通过采用第三掩模的光刻和蚀刻工序构图该钝化层18，从而形成第一到第四接触孔20、42、56和66。
该第一接触孔20贯穿钝化层18以暴露漏极10，并且第二接触42贯穿钝化层18以暴露存储电极28。
该第三接触孔56贯穿钝化层18和栅绝缘层12以暴露栅焊盘下电极52，并且第四接触孔66贯穿钝化层18以暴露数据焊盘下电极62。
参照图3D，采用第四掩模工序在钝化层18上形成包括像素电极22、栅焊盘上电极54和数据焊盘上电极64的第三导电图案组。
该现有技术TFT阵列基板具有保护TFT 30的钝化层。
通过采用PECVD装置沉积无机绝缘材料或者通过旋转涂敷装置或非旋转涂敷装置涂敷有机绝缘材料形成钝化层18。
由于需要该PECVD装置、旋转涂敷装置或者非旋转涂敷装置以形成上述的钝化层18，因此增加了生产成本。
此外，因为采用单层形成数据线4，因此数据线被频繁断路。这样，需要单独的工序来修补断路的数据线4。
而且，当钝化层18由有机绝缘材料形成时，可能由于钝化层相对较厚而导致像素电极22断开。
特别地，该像素电极22会在通过用于使漏极10与像素电极22接触的接触孔20暴露的钝化层18侧面断开。
因此，由于不能通过漏极10将像素信号施加给像素电极22，所以产生点缺陷。
此外，存储电容40包括彼此重叠的栅线2和存储电极28，在二者之间具有栅绝缘层12、有源层14和欧姆接触层16。
这样，存储电容40的电容值由于将栅线2与存储电极28、有源层14和欧姆接触层16绝缘的相对较厚的栅绝缘层12而降低。
此外，由于存储电容40的存储电容值相对较低而导致图像质量下降(例如，出现斑点)。
而且，由于在形成钝化层时数据焊盘断路，因此在随后的工序中也可能会产生缺陷(例如，数据焊盘的电化腐蚀)。
发明内容
因此，本发明涉及一种TFT阵列基板及其制造方法，其基本上可以消除由于现有技术的局限性和不足导致的一个或多个问题。
本发明的优点在于提供一种不通过钝化层就可以保护TFT并进一步减少制造成本的TFT阵列基板及其制造方法。
本发明的另一优点在于提供一种通过采用衍射掩模而减少掩模工序数量并且通过将多余的透明导电层与数据线重叠而减少缺陷的TFT阵列基板及其制造方法。
本发明的再一优点在于提供一种可以通过采用栅金属图案和数据金属图案的跨接结构防止在数据焊盘断路时导致腐蚀的TFT阵列基板及其制造方法。
本发明的又一优点在于提供一种可以通过形成分离偶数和奇数数据线的防静电结构而减少制造工序步骤数量并提高产量的TFT阵列基板及其制造方法。
本发明的附加优点和特征将在以下的描述中得以阐明，一部分从说明书中显而易见，或者通过实践本发明来认识它们。本发明的这些优点可通过书面描述及其权利要求以及附图中具体指出的结构来实现和得到。
为了实现上述和其它优点并根据本发明的目的，作为具体而广泛的说明，本发明所提供的薄膜晶体管(TFT)阵列基板包括：连接到栅线的栅极；连接到与栅线交叉并限定像素区域的数据线的源极，所述数据线由金属层形成；与源极相对的漏极，在二者之间设置有沟道；限定源极和漏极之间沟道的半导体层；位于像素区域并与漏极连接的像素电极；在对应于半导体层的沟道的预定位置形成的沟道钝化层；延伸自栅线的栅焊盘，所述栅线上形成有半导体图案和透明导电图案；连接到数据线的数据焊盘，所述数据线上形成有透明导电图案；以及形成于半导体层、数据线和数据焊盘下的栅绝缘层，其中所述数据焊盘包括：由栅线材料形成的数据焊盘下电极；以及通过接触孔连接到数据焊盘下电极的数据焊盘上电极，在数据焊盘下电极与数据焊盘上电极之间设置有栅绝缘层。
在本发明的另一方面，提供了一种TFT阵列基板的制造方法，包括：在基板上形成栅极、栅线和栅焊盘；在栅极上形成栅绝缘层、半导体层和金属层；构图所述栅绝缘层、半导体层和金属层从而形成栅线、数据线、TFT区域、栅焊盘和数据焊盘；并涂敷和构图位于所述基板上的透明导电层以形成源极和漏极、限定二者之间沟道的半导体层、在对应于半导体层的沟道的预定位置形成的沟道钝化层、连接到形成于TFT区域的漏极的像素电极、栅焊盘和数据焊盘的上电极以及在所述数据线上的透明导电图案。
在本发明的再一方面，提供了一种薄膜晶体管(TFT)阵列基板包括：连接到栅线的栅极；连接到与栅线交叉并限定像素区域的数据线的源极，所述数据线由金属层形成；与源极相对的漏极，在二者之间设置有沟道；限定源极和漏极之间沟道的半导体层；位于像素区域并与漏极直接连接的像素电极；形成于对应于半导体层沟道的预定位置以保护限定所述沟道的半导体层的沟道钝化层；延伸自栅线的栅焊盘，所述栅线上形成有半导体图案和透明导电图案；连接到数据线的数据焊盘，所述数据线上形成有透明导电图案；与数据焊盘连接的偶数数据线和奇数数据线中的至少一条；连接到以预定距离分离的偶数和奇数数据线其中之一的静电保护引线图案；以及连接到每个偶数和奇数数据线上的外部短路棒。
在本发明的又一方面，提供了一种TFT阵列基板的制造方法，包括：在基板上形成栅极、栅线、栅焊盘、数据焊盘和第一短路棒；在所述栅极上形成栅绝缘层、半导体层和金属层；构图所述栅绝缘层、半导体层和金属层以形成栅线、数据线、TFT区域、栅焊盘、数据焊盘和第二短路棒；在所述基板上涂敷并构图透明导电层以形成源极、漏极和限定源极和漏极之间的沟道的半导体层，同时在对应于半导体层的沟道的预定位置形成的沟道钝化层、并形成连接到TFT区域中的漏极的像素电极、栅焊盘和数据焊盘的上电极、在所述数据线上的透明导电图案以及连接数据线和数据焊盘的跨接电极。
可以理解上述的概括性描述和以下的详细说明均为示例性的和解释性的并旨在提供进一步如权利要求所述的本发明的解释。
附图说明
包含用来提供本发明进一步理解并结合进来组成本申请一部分的附图示出了本发明的实施方式，并与说明书一起用于解释本发明的原理。在图中：
图1所示为采用现有技术四轮掩模工序的TFT阵列基板的平面图；
图2所示为沿图1的I-I’线提取的TFT阵列基板截面图；
图3A到3D所示为现有技术中液晶显示面板的TFT阵列基板制造方法的截面图；
图4所示为根据本发明的TFT阵列基板的平面图；
图5所示为沿图4的II-II’线提取的截面图；
图6A到6B所示为在根据本发明的TFT阵列基板中制造第一导电图案组方法的平面图和截面图；
图7A和7B所示为在根据本发明的TFT阵列基板中制造半导体图案和第二导电图案组方法的平面图和截面图；
图8A到8B所示为在根据本发明的TFT阵列基板中制造第三导电图案组方法的平面图和截面图；
图9A到9E所示为在根据本发明的TFT阵列基板中第三掩模工序的截面图；
图10所示为在根据本发明另一实施方式的TFT阵列基板的平面图；
图11所示为根据本发明的TFT阵列基板外部焊盘的预定部分的平面图。
具体实施方式
现在详细说明本发明的实施方式，其实施例在附图中示出。尽可能的，在附图中使用同样的附图标记来表示相同或者相似的部分。
图4所示为根据本发明实施方式的薄膜晶体管(TFT)阵列基板的平面图，图5所示为沿图4的II-II’线提取的截面图；
参照图4和图5，根据本发明的TFT阵列基板包括形成于下基板101上的栅绝缘层112、形成于各交叉部分的TFT 130、形成于由交叉结构限定的像素区域中的像素电极122以及用于保护TFT 130的沟道钝化层120。
而且，该TFT阵列基板还包括形成于栅线102和像素电极122重叠区域的存储电容140、与栅线102连接的栅焊盘150以及连接到数据线104上的数据焊盘160。
施加栅信号的栅线102和施加数据信号的数据线104交叉以限定像素区域105。
该TFT 130响应栅线102的栅信号向像素电极122施加数据线104上的像素信号。
该TFT 130具有连接到栅线102的栅极106、连接到数据线104的源极108以及连接到像素电极122的漏极。
此外，TFT 130还具有在源极108和漏极110之间形成沟道的有源层114，其中该有源层114与其下的栅绝缘层112和栅极106重叠。
该有源层114还与数据线104和数据焊盘下电极162重叠。
在该有源层114上还形成用于欧姆接触的欧姆接触层116。在数据线104、源极108、漏极110和数据焊盘下电极162下形成有源层114。
在限定源极108和漏极110之间沟道的有源层114的预定位置形成沟道钝化层120，其中该沟道钝化层120由氧化硅(SiOx)或者氮化硅(SiNx)形成。
该沟道钝化层120用于保护形成沟道的有源层114不受损坏。
该像素电极122连接到TFT 130的漏极110并形成在像素区域105内。
在源极108、漏极110和数据线104上形成透明导电图案118，其中该透明导电图案118由与像素电极122相同的材料形成。
形成在数据线104上的透明导电图案118用作在数据线104断路时向TFT130的源极108施加数据信号的修补线。
形成在源极108和漏极110上的透明导电图案118用于保护源极108和漏极110不受腐蚀，其中该源极108和漏极110由易腐蚀的金属(例如，钼)形成。应该分离该透明导电图案118以防止相邻的透明导电图案118之间或者相邻的像素电极122之间短路。
因此，在通过TFT 130施加像素信号的像素电极和施加基准电压的公共电极(未示出)之间形成电场。
由于该电场，位于下阵列基板和上阵列基板之间的液晶分子由于介电各向异性而旋转。
像素区域105的透射比按照液晶分子的旋转程度而变化，从而显示各种灰度级。
同时，该存储电容140包括栅线102和位于栅绝缘层112上与栅线102重叠的有源层114、欧姆接触层116、数据金属图案119和像素电极122。
该存储电容140稳定保持在像素电极122上充入的像素信号直到在其上充入下一像素信号。
栅焊盘150连接到栅驱动器(未示出)以向栅线102施加栅信号。
栅焊盘150包括延伸自栅线102的栅焊盘下电极152和栅焊盘上电极156。在数据金属图案119上形成栅焊盘上电极156并且其通过贯穿栅绝缘层112的接触孔154与栅焊盘下电极152、有源层114和欧姆接触层116接触。
数据焊盘160与数据驱动器(未示出)连接以向数据线104施加数据信号。该数据焊盘160配置有延伸自数据线104的数据焊盘下电极162和形成于该数据焊盘下电极162上的数据焊盘上电极166，其中在下基板上顺序层迭形成栅绝缘层112、有源层114、欧姆接触层116以后形成该数据焊盘下电极162。
图6A和6B所示分别为在根据本发明的TFT阵列基板的第一导电图案制造方法的平面图和截面图。
参照图6A到6B，采用第一掩模工序在下基板101上形成具有栅线102、栅极106和栅焊盘下电极152的栅图案。
通过诸如溅射或其它沉积方法在下基板101上形成栅金属层。
其后，通过采用第一掩模的光刻工序和蚀刻工序将该金属层构图为预定结构，从而形成包括栅线102、栅极106和栅焊盘下电极152的栅图案。
这里，该栅金属层采用铝或者诸如铝/钕(Al/Nd)的铝合金。
图7A和7B所示分别为根据本发明的TFT阵列基板的第二导电图案组制造方法的平面图和截面图。
参照图7A和7B，在先前形成有第一导电图案的下基板101上涂敷栅绝缘层112。
在形成栅绝缘层112时，形成半导体层和金属层。
在该栅绝缘层112上形成半导体图案和数据金属图案，即第二导电图案组，其中该半导体图案包括有源层114和欧姆接触层116，并且数据金属图案119包括数据线104、源极108和漏极110。
也可以在栅线102和栅焊盘150上形成具有有源层114和欧姆接触层116的半导体图案以及数据金属图案，从而防止在去除栅绝缘层112时可能出现的栅线102腐蚀的情况。
在TFT 130、存储电容140、栅焊盘150和数据焊盘160的各区域上形成光刻胶层作为掩模。其后，去除没有被光刻胶覆盖的部分栅绝缘层。
同时，在栅焊盘150中形成接触孔154。
参照图8A和8B，在下基板101上的整个第一和第二导电图案组上涂敷透明导电层。随后，采用第三掩模工序形成第三导电图案组，该第三导电图案组包括源极108、漏极110、像素电极122和位于TFT 130区域内的透明导电图案118、栅焊盘上电极156和数据焊盘上电极166。
采用诸如溅射方法或其他沉积方法在形成有接触孔154的下基板101上涂敷透明导电层。
该透明导电层由氧化铟锡(ITO)、氧化锡(TO)、氧化铟锡锌(ITZO)或者氧化铟锌(IZO)形成。
然后，通过采用第三掩模的光刻工序和蚀刻工序构图透明导电图案从而形成包括像素电极122、透明导电图案118、栅焊盘上电极156和数据焊盘上电极166的第三导电图案。该第三导电图案还形成在数据线104和源极108上。
该像素电极122直接连接到漏极110上。透明导电图案118形成于数据线104、源极108和漏极110上以直接与它们连接。
该栅焊盘上电极156通过接触孔154电连接到栅焊盘下电极152。该数据焊盘上电极166形成于有源层114、欧姆接触层116和数据焊盘下电极162上。
沟道钝化层120位于限定源极108和漏极110之间沟道的有源层114上。
对于采用第三掩模的光刻工序说明如下。参照图9A，在形成有位于栅绝缘层112上的半导体图案和第二导电图案的下基板上形成透明导电层117。
随后，参照图9B，在透明导电层117上形成光刻胶层后在下基板101上的预定位置对准第三掩模。
该第三掩模具有由透明材料构成的掩模衬底172、形成在掩模衬底172的遮光区域S2中的遮光部分174以及形成于掩模衬底172的局部曝光区域S3中的衍射曝光部分176。这里，可以使用半透光部分而不是衍射曝光部分176。
由于第三掩模曝光的掩模衬底172的区域为曝光区域。
采用第三掩模曝光后显影该光刻胶层从而在分别对应于第三掩模170遮光部分174和衍射曝光部分176的遮光区域S2和局部曝光区域S3之间形成具有预定台阶的光刻胶图案178。
位于形成有局部曝光区域S3的TFT区域中的光刻胶图案178具有低于形成有遮光部分S2的光刻胶图案178的第一高度的第二高度。
通过采用该光刻胶图案178作为掩模的湿法蚀刻工序构图该透明导电层，从而形成如图9C所示的第三导电图案组，其中该第三导电图案组包括源极、漏极、像素电极122、透明导电图案118、栅焊盘上电极156和数据焊盘上电极166。
其后，采用氧气(O2)等离子体执行灰化工序从而去除具有第二高度的光刻胶图案178并且降低具有第一高度的光刻胶图案178的高度。
通过采用该光刻胶图案178的蚀刻工序去除位于衍射曝光区域S3下方的预定区域，诸如位于TFT 130的沟道区域的透明导电层、数据金属图案119和欧姆接触层116。而且，还去除位于栅线102上的透明导电层117、有源层114和欧姆接触层116。
因此，暴露位于沟道区域中的有源层114使得源极108和漏极110彼此分离。
参照图9D，采用剩余的光刻胶图案178作为掩模将沟道区域暴露的有源层114暴露于氧等离子体(例如氧气等离子体)或者氮等离子体(例如氮气等离子体)中。
然后，离子态的Ox或者Nx与存在于有源层114中的硅反应，从而在沟道区域的有源层114上形成由SiO2或者SiNx构成的沟道钝化层120。
该沟道钝化层120用于保护沟道区域的有源层114不受损坏。
参照图9E，通过剥离工序去除位于第三导电图案组上的剩余光刻胶图案178。
图10所示为根据本发明另一实施方式的TFT阵列基板的平面图。
这里将省略对于与图4中相同部分的说明。
参照图10，在根据本发明的TFT阵列基板上，数据焊盘260包括配置有栅图案的数据焊盘下电极262以及透明导电层的数据上电极266，其中该数据焊盘下电极262向数据线204延伸从而以跨接结构的形状与数据线204连接。
该跨接结构通过透明导电层(即，跨接电极268)将数据线204连接到数据焊盘下电极262上。这里，该跨接电极268通过形成于数据焊盘下电极262中的接触孔271和272连接，并可以连接到数据线204上的透明导电图案。
因此，该配置有栅图案的数据焊盘260通过跨接结构连接到数据线204，同时在数据焊盘260和数据线204之间设置有栅绝缘层。
将根据本发明的TFT阵列基板和与该TFT阵列基板相对的滤色片基板粘结到一起，从而形成液晶面板，其中液晶填充于二者之间。
滤色片阵列基板包括形成于各液晶单元中的滤色片、用于彼此分离滤色片并反射外界光的黑矩阵以及共同向液晶单元施加基准电压的公共电极。
具体地，在完成制造工序后，采用用于检测诸如短路或者断路的引线缺陷以及TFT缺陷的信号检测工序检测该TFT阵列基板。
对于信号检测工序，在TFT阵列基板上设置奇数短路棒和偶数短路棒，其中该奇数短路棒和偶数短路棒分别与每条栅线202和数据线204的奇数线和偶数线连接。
数据线的检查采用共同连接到奇数数据线209b的奇数短路棒296和共同连接到偶数数据线209a的偶数短路棒297对引线缺陷执行检测。
图11所示为根据本发明的TFT阵列基板的部分外部焊盘的平面图。
参照图10和11，根据本发明的TFT阵列基板包括形成于栅线202和数据线204各交叉部分的TFT晶体管230以及连接到TFT 230的像素电极122。此外，数据线204通过外部数据链路以形成数据焊盘260。
该数据焊盘260向偶数/奇数数据线209a/209b延伸从而与短路棒296和297连接。
该通过跨接结构连接到数据线204上的数据焊盘260以及偶数/奇数数据线209a/209b由栅金属形成。该偶数数据线209a通过数据金属图案251和接触孔273与数据偶数短路棒297连接。
该奇数数据线209b连接到由栅金属形成的奇数短路棒296。
为了防止静电，偶数数据线209a配置有H形地线281，其中该H形地线281具有预定的中断部分A。
该中断部分A长度间距为几微米从而在产生静电时通过地线281释放该静电。
该地线281与数据奇数短路棒296连接。
该偶数/奇数数据线209a和209b通过地线281形成等电势以防止静电。
此后，在形成液晶面板时切断并去除该数据偶数/奇数短路棒296和297。
由于根据本发明的TFT阵列基板及其制造方法不需要附加设备来形成钝化层，因此可以降低制造成本。而且，本发明可以有效防止位于暴露漏极的接触孔的台阶部分的像素电极断路。
而且，根据本发明，其可以在数据线存在断路缺陷时不通过修补工序而采用透明导电层向各TFT施加像素信号。而且，本发明可以有效防止数据线、源极和漏极的腐蚀。
此外，根据本发明，由于两个导体之间彼此越来越近，因此通过提高电容电容的电容值可以减少图像质量(例如，污点)的缺陷。
本发明还可以有效防止数据焊盘的腐蚀缺陷。
而且，在根据本发明的TFT阵列基板中偶数数据线和奇数数据线彼此分离以形成防静电结构，从而减少了工序数量。
而且，根据本发明，可以减少所用掩模的数量从而降低制造成本并简化制造工序。
显然，对于熟悉本领域的技术人员来说可以对本发明中进行各种改进和变型。因而，本发明意在覆盖落入由所附权利要求及其等效物限定的本发明中改进和变型。

Claims (25)

1.一种薄膜晶体管阵列基板，包括：
连接到栅线的栅极；
连接到与栅线交叉以限定像素区域的数据线的源极，所述数据线由金属层形成；
与源极相对的漏极，在二者之间设置有沟道；
限定源极和漏极之间沟道的半导体层；
位于像素区域中并与漏极连接的像素电极；
在对应于半导体层的沟道的预定位置形成的沟道钝化层；
延伸自栅线的栅焊盘，所述栅线上形成有半导体图案和透明导电图案；
连接到数据线的数据焊盘，所述数据线上形成有透明导电图案；以及
形成于所述半导体层、数据线和数据焊盘下方的栅绝缘层，
其中所述数据焊盘包括：由栅线材料形成的数据焊盘下电极；以及通过接触孔连接到数据焊盘下电极的数据焊盘上电极，在数据焊盘下电极与数据焊盘上电极之间设置有栅绝缘层。
2.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述沟道钝化层由氮化硅和氧化硅其中之一形成。
3.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述半导体层包括：
限定源极和漏极之间沟道的有源层；
位于源极/漏极和有源层之间的欧姆接触层。
4.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，还包括位于源极和漏极上并且由与像素电极相同的材料形成的透明导电图案。
5.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，还包括包含与所述像素电极重叠的栅线的存储电容，在所述栅线和所述像素电极之间设置有栅绝缘层。
6.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述栅焊盘包括：
与栅线连接的栅焊盘下电极；
贯穿所述栅绝缘层和所述半导体图案以暴露栅焊盘下电极的接触孔；以及
通过所述接触孔连接到栅焊盘下电极的栅焊盘上电极。
7.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述数据焊盘通过由透明材料构成的跨接电极与所述数据线和所述数据焊盘下电极连接。
8.一种薄膜晶体管阵列基板的制造方法，包括：
在基板上形成栅极、栅线和栅焊盘；
在栅极上形成栅绝缘层、半导体层和金属层；
构图所述栅绝缘层、半导体层和金属层从而形成栅线、数据线、薄膜晶体管区域、栅焊盘和数据焊盘；以及
在所述基板上涂敷并构图透明导电层以形成源极和漏极、限定二者之间沟道的半导体层、在对应于半导体层的沟道的预定位置形成的沟道钝化层、连接到形成于薄膜晶体管区域的漏极的像素电极、栅焊盘和数据焊盘的上电极以及在所述数据线上的透明导电图案。
9.根据权利要求8所述的方法，其特征在于，所述栅绝缘层形成于所述半导体层、数据线和数据焊盘下方。
10.根据权利要求8所述的方法，其特征在于，所述涂敷和构图透明导电层包括：
在基板上形成透明导电层；
采用局部曝光掩模在薄膜晶体管区域中形成光刻胶图案；
通过采用所述光刻胶图案形成包括源极、漏极、像素电极、栅焊盘上电极和数据焊盘上电极的薄膜晶体管区域；
灰化所述光刻胶图案以及采用灰化后的光刻胶图案作为蚀刻掩模，通过构图对应于所述沟道的金属层和欧姆接触层以暴露有源层上的沟道，从而将源极和漏极彼此分开；
通过将所述有源层暴露于等离子体以在所述沟道的已暴露的有源层上形成沟道钝化层；以及
去除光刻胶图案。
11.根据权利要求10所述的方法，其特征在于，所述沟道钝化层的形成包括通过使有源层中的硅与氧等离子体和氮等离子体结合在所述有源层上形成沟道钝化层。
12.根据权利要求8所述的方法，其特征在于，还包括：
在源极和漏极上采用与像素电极相同的材料形成透明导电图案。
13.根据权利要求8所述的方法，其特征在于，还包括形成包含与栅线重叠的像素电极的存储电容，其中所述栅绝缘层设置于所述栅线和所述像素电极之间。
14.根据权利要求8所述的方法，其特征在于，所述栅焊盘的形成还包括：
形成延伸自连接到栅极的栅线的栅焊盘下电极；
形成贯穿栅绝缘层和半导体图案以暴露栅焊盘下电极的接触孔；
形成通过所述接触孔连接到栅焊盘下电极的栅焊盘上电极。
15.根据权利要求8所述方法，其特征在于，还包括：
在所述半导体层上形成通过跨接电极电连接到所述数据线的数据焊盘下电极，其中所述数据线与源极连接，并且该跨接电极形成为在数据线上形成的透明导电图案的一部分；
形成通过数据焊盘下电极之上的接触孔连接到所述数据焊盘下电极的数据焊盘上电极，在所述数据焊盘下电极与数据焊盘上电极之间设置所述栅绝缘层，并且该数据焊盘上电极由与所述透明导电图案相同的透明导电材料形成。
16.根据权利要求15所述的方法，其特征在于，所述跨接电极由透明导电材料形成。
17.根据权利要求8所述的方法，其特征在于，所述数据焊盘和所述数据线由不同材料形成。
18.根据权利要求8所述的方法，其特征在于，还包括连接到所述数据线并向所述数据线施加信号的外部短路棒。
19.一种薄膜晶体管阵列基板，包括：
连接到栅线的栅极；
连接到与栅线交叉以限定像素区域的数据线的源极，所述数据线由金属层形成；
与源极相对的漏极，在二者之间设置有沟道；
限定源极和漏极之间沟道的半导体层；
形成于像素区域并与漏极直接连接的像素电极；
形成于对应于半导体层沟道的预定位置以保护限定所述沟道的半导体层的沟道钝化层；
延伸自栅线的栅焊盘，所述栅线上形成有半导体图案和透明导电图案；
连接到数据线的数据焊盘，所述数据线上形成透明导电图案；
与数据焊盘连接的偶数数据线和奇数数据线中的至少一条；
连接到以预定距离分离的偶数和奇数数据线其中之一的静电保护引线图案；以及
连接到各偶数和奇数数据线上的外部短路棒。
20.根据权利要求19所述的薄膜晶体管阵列基板，其特征在于，还包括将所述数据线连接到所述数据焊盘的跨接电极。
21.根据权利要求19所述的薄膜晶体管阵列基板，其特征在于，所述静电保护引线图案与外部短路棒连接从而在所述偶数和奇数数据线之间形成等电势。
22.一种薄膜晶体管阵列基板的制造方法，包括：
在基板上形成栅极、栅线、栅焊盘、数据焊盘和第一短路棒；
在所述栅极上形成栅绝缘层、半导体层和金属层；
构图所述栅绝缘层、半导体层和金属层以形成栅线、数据线、薄膜晶体管区域、栅焊盘、数据焊盘和第二短路棒；以及
在所述基板上涂敷并构图透明导电层以形成源极和漏极、限定源极和漏极之间沟道的半导体层、在对应于半导体层的沟道的预定位置形成的沟道钝化层、在TFT区域与漏极连接的像素电极、栅焊盘上电极和数据焊盘上电极、在所述数据线上的透明导电图案以及连接数据线和数据焊盘的跨接电极。
23.根据权利要求22所述的方法，其特征在于，通过切割工序去除第一和第二短路棒。
24.根据权利要求22所述的方法，其特征在于，所述数据线与静电保护引线图案的一端连接从而在数据线之间形成等电势。
25.根据权利要求24所述的方法，其特征在于，所述静电保护引线图案的另一端与第一短路棒连接。
CN2005101342115A 2004-12-30 2005-12-12 薄膜晶体管阵列基板及其制造方法 Expired - Fee Related CN1797773B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2004-0117242 2004-12-30
KR1020040117242 2004-12-30
KR1020040117242A KR100726090B1 (ko) 2004-12-30 2004-12-30 박막 트랜지스터 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1797773A CN1797773A (zh) 2006-07-05
CN1797773B true CN1797773B (zh) 2010-09-22

Family

ID=36639356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101342115A Expired - Fee Related CN1797773B (zh) 2004-12-30 2005-12-12 薄膜晶体管阵列基板及其制造方法

Country Status (5)

Country Link
US (2) US7646018B2 (zh)
JP (1) JP2006191016A (zh)
KR (1) KR100726090B1 (zh)
CN (1) CN1797773B (zh)
DE (1) DE102005056702B4 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070071012A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 이의 제조 방법
KR101255307B1 (ko) 2006-06-19 2013-04-15 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
TWI354967B (en) * 2006-10-27 2011-12-21 Chimei Innolux Corp Liquid crystal display
CN101681928B (zh) * 2007-05-31 2012-08-29 佳能株式会社 使用氧化物半导体的薄膜晶体管的制造方法
JP4982896B2 (ja) * 2007-08-23 2012-07-25 学校法人東京理科大学 液晶添加剤及びその使用方法ならびに液晶表示素子
KR100945139B1 (ko) 2007-10-30 2010-03-02 엘지전자 주식회사 박막 트랜지스터 및 그의 제조 방법과, 비정질 실리콘박막의 결정화 방법
JP2009255531A (ja) * 2008-03-28 2009-11-05 Seiko Epson Corp 液体噴射ヘッド及び液体噴射装置並びにアクチュエータ
KR101525805B1 (ko) * 2008-06-11 2015-06-05 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP5306784B2 (ja) * 2008-11-18 2013-10-02 株式会社ジャパンディスプレイ 表示装置
JP5510663B2 (ja) * 2009-09-30 2014-06-04 セイコーエプソン株式会社 液滴噴射ヘッド、液滴噴射装置および圧電素子
CN102884633B (zh) * 2010-05-13 2013-11-13 夏普株式会社 电路基板和显示装置
KR101987985B1 (ko) * 2012-05-21 2019-10-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102032962B1 (ko) 2012-10-26 2019-10-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104122684B (zh) * 2013-05-30 2017-07-28 深超光电（深圳）有限公司 显示面板及制造该显示面板的方法
JP5539574B2 (ja) * 2013-06-26 2014-07-02 株式会社ジャパンディスプレイ 表示装置
CN103745955B (zh) 2014-01-03 2017-01-25 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN104299975B (zh) * 2014-10-28 2017-05-31 合肥鑫晟光电科技有限公司 阵列基板及其制作方法
CN106298523B (zh) * 2015-05-22 2019-12-17 鸿富锦精密工业（深圳）有限公司 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法
CN105529336B (zh) * 2016-01-28 2019-06-14 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法和液晶面板
CN106328587A (zh) * 2016-08-26 2017-01-11 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、液晶显示面板
CN107728364B (zh) * 2017-10-27 2020-06-12 合肥鑫晟光电科技有限公司 阵列基板及其制造方法、显示装置
CN110379819B (zh) * 2019-06-11 2022-02-18 滁州惠科光电科技有限公司 一种阵列基板及其制造方法和显示面板
CN113192973A (zh) * 2021-04-02 2021-07-30 Tcl华星光电技术有限公司 阵列基板及微型发光二极管显示面板

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07114281B2 (ja) * 1986-04-25 1995-12-06 セイコーエプソン株式会社 ドライバ−内蔵アクティブマトリックス基板
JPH06151460A (ja) * 1992-11-06 1994-05-31 Fujitsu Ltd 逆スタッガ型ｔｆｔの製造方法
JP3152025B2 (ja) * 1993-08-25 2001-04-03 松下電器産業株式会社 絶縁ゲート型トランジスタおよびその製造方法
JPH07131023A (ja) * 1993-11-04 1995-05-19 Matsushita Electric Ind Co Ltd 液晶表示用ｔｆｔアレイ基板の製造方法
JPH0915623A (ja) * 1995-06-29 1997-01-17 Kyocera Corp 液晶表示装置およびその製造方法
JP3629079B2 (ja) * 1994-12-21 2005-03-16 株式会社東芝 表示装置およびその製造方法
US6188452B1 (en) * 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
JPH10161149A (ja) * 1996-12-05 1998-06-19 Toshiba Corp 表示装置用アレイ基板の製造方法
JPH11274505A (ja) * 1998-03-23 1999-10-08 Nec Corp 薄膜トランジスタ構造およびその製造方法
JP2000002892A (ja) * 1998-04-17 2000-01-07 Toshiba Corp 液晶表示装置、マトリクスアレイ基板およびその製造方法
JP3190878B2 (ja) * 1998-04-27 2001-07-23 鹿児島日本電気株式会社 薄膜トランジスタの製造方法
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
US6448579B1 (en) * 2000-12-06 2002-09-10 L.G.Philips Lcd Co., Ltd. Thin film transistor array substrate for liquid crystal display and a method for fabricating the same
JP5408829B2 (ja) * 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
KR100621533B1 (ko) * 2000-08-08 2006-09-13 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
US6930732B2 (en) * 2000-10-11 2005-08-16 Lg.Philips Lcd Co., Ltd. Array substrate for a liquid crystal display
TW490857B (en) * 2001-02-05 2002-06-11 Samsung Electronics Co Ltd Thin film transistor array substrate for liquid crystal display and method of fabricating same
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
KR100456151B1 (ko) * 2002-04-17 2004-11-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100476366B1 (ko) * 2002-04-17 2005-03-16 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100870699B1 (ko) * 2002-12-09 2008-11-27 엘지디스플레이 주식회사 어레이 기판 및 이를 구비한 액정표시장치
JP4417072B2 (ja) * 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置

Also Published As

Publication number Publication date
DE102005056702A1 (de) 2006-07-27
CN1797773A (zh) 2006-07-05
KR20060077720A (ko) 2006-07-05
US20060145155A1 (en) 2006-07-06
JP2006191016A (ja) 2006-07-20
US7646018B2 (en) 2010-01-12
DE102005056702B4 (de) 2011-02-03
US8507301B2 (en) 2013-08-13
KR100726090B1 (ko) 2007-06-08
US20100075472A1 (en) 2010-03-25

Similar Documents

Publication Publication Date Title
CN1797773B (zh) 薄膜晶体管阵列基板及其制造方法
CN100417998C (zh) 薄膜晶体管阵列基板及其制造方法
CN100421017C (zh) 薄膜晶体管阵列基板及其制造方法
CN100388104C (zh) 薄膜晶体管阵列基板及其制造方法
CN100447645C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN100421020C (zh) 液晶显示器件及其制造方法
CN100592172C (zh) 水平电场施加型液晶显示器及其制造方法
CN100428037C (zh) 液晶显示器件及其制造方法
CN100514165C (zh) 用于液晶显示器件的阵列基板及其制造方法
KR100583311B1 (ko) 액정표시패널 및 그 제조 방법
CN103454819B (zh) 用于液晶显示器的阵列基板及其制造方法
CN100397223C (zh) 液晶显示器件及其制作方法
CN100368909C (zh) 薄膜晶体管阵列基板、液晶显示器件及其制造和检测方法
CN100395598C (zh) 液晶显示器件的阵列基板及其制造方法
CN100538999C (zh) 采用水平电场的薄膜晶体管基板及其制造方法
CN102466934A (zh) 高透光率面内切换模式液晶显示设备及其制造方法
CN101097925A (zh) 水平电场施加型薄膜晶体管基板及其制造方法
CN100371813C (zh) 面内切换型液晶显示装置中的液晶显示板及其制造方法
CN103901679A (zh) 用于边缘场开关模式液晶显示设备的阵列基板及其制造方法
CN100447643C (zh) 薄膜晶体管基板及其制造方法
KR100650401B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
CN100529926C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN101436569B (zh) 薄膜晶体管阵列基板的制造方法及显示装置
CN101477989B (zh) 薄膜晶体管基板及其制造方法
CN101840121A (zh) 阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100922

Termination date: 20191212