JP2006191016A - 薄膜トランジスタアレイ基板およびその製造方法 - Google Patents
薄膜トランジスタアレイ基板およびその製造方法 Download PDFInfo
- Publication number
- JP2006191016A JP2006191016A JP2005356389A JP2005356389A JP2006191016A JP 2006191016 A JP2006191016 A JP 2006191016A JP 2005356389 A JP2005356389 A JP 2005356389A JP 2005356389 A JP2005356389 A JP 2005356389A JP 2006191016 A JP2006191016 A JP 2006191016A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- electrode
- film transistor
- thin film
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 122
- 239000010409 thin film Substances 0.000 title claims abstract description 121
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000010408 film Substances 0.000 claims abstract description 100
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 230000001681 protective effect Effects 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims description 78
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 238000003860 storage Methods 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 239000003990 capacitor Substances 0.000 claims description 14
- 230000009191 jumping Effects 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 238000004380 ashing Methods 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 229910004205 SiNX Inorganic materials 0.000 claims 1
- 238000005520 cutting process Methods 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 230000007423 decrease Effects 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 24
- 230000007797 corrosion Effects 0.000 description 7
- 238000005260 corrosion Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 210000004027 cell Anatomy 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】保護膜なしに薄膜トランジスタを保護すると共に、製造費用を低減する薄膜トランジスタアレイ基板を得る。。
【解決手段】ゲートライン１０２と接続されたゲート電極１０６と、データライン１０４と接続されたソース電極１０８と、ソース電極とチャンネルを介して対向するドレイン電極１１０と、ソース電極およびドレイン電極間のチャンネルを形成する半導体層１１４、１１６と、ドレイン電極と接触形成された画素電極１２２と、半導体層のチャンネルに形成されるチャンネル保護膜１２０と、ゲートラインから延長され、半導体パターンと透明導電パターンが積層されたゲートパッド１５０と、データラインと接続され、透明導電パターンが積層されたデータパッド１６０と、半導体層、ゲートラインおよびゲートパッド、データラインおよびデータパッドの下に形成されるゲート絶縁膜１１２とを含む。
【選択図】図５
【解決手段】ゲートライン１０２と接続されたゲート電極１０６と、データライン１０４と接続されたソース電極１０８と、ソース電極とチャンネルを介して対向するドレイン電極１１０と、ソース電極およびドレイン電極間のチャンネルを形成する半導体層１１４、１１６と、ドレイン電極と接触形成された画素電極１２２と、半導体層のチャンネルに形成されるチャンネル保護膜１２０と、ゲートラインから延長され、半導体パターンと透明導電パターンが積層されたゲートパッド１５０と、データラインと接続され、透明導電パターンが積層されたデータパッド１６０と、半導体層、ゲートラインおよびゲートパッド、データラインおよびデータパッドの下に形成されるゲート絶縁膜１１２とを含む。
【選択図】図５
Description
本発明は、薄膜トランジスタアレイ基板に関し、特に、保護膜なしに薄膜トランジスタを保護すると共に、パッド電食を防止することができる薄膜トランジスタアレイ基板およびその製造方法に関する。
液晶表示装置は、電界を用いて液晶の光透過率を調節することにより画像を表示する。前記液晶表示装置において、互いに対向する上、下部基板に配置された画素電極と共通電極との間に形成される電界により、液晶が駆動される。
液晶表示装置は、互いに対向して合着された薄膜トランジスタアレイ基板（下部アレイ基板）およびカラーフィルタアレイ基板（上部アレイ基板）と、両基板の間でセルギャップを一定して維持するためのスペーサと、そのセルギャップに詰められた液晶とを備える。
薄膜トランジスタアレイ基板は、多数の信号配線および薄膜トランジスタと、その上に液晶配向のために塗布された配向膜とで構成される。前記カラーフィルタアレイ基板は、カラー表示するためのカラーフィルタおよび光漏れを防止するためのブラックマトリックスと、その上に液晶配向のために塗布された配向膜とで構成される。
前記液晶表示装置において、薄膜トランジスタアレイ基板は、半導体工程を含めると共に、多数のマスク工程を必要とすることによって製造工程が複雑であるため、液晶パネルの製造単価上昇の主原因となっている。
これを解決するために、薄膜トランジスタアレイ基板は、マスク工程の数を減らす方向へと発展している。これは、一つのマスク工程が、薄膜蒸着工程、洗浄工程、フォトリソグラフィ工程、エッチング工程、フォトレジスト剥離工程、検査工程などの多数の工程を含めているからである。
よって、近年は、薄膜トランジスタアレイ基板の標準マスク工程であった５マスク工程から一つの工程を減らした４マスク工程が台頭している。
図１は、従来の４マスク工程を用いた薄膜トランジスタアレイ基板を示す平面図であって、図２は、図１でＩ−Ｉ’に沿って切り取った薄膜トランジスタアレイ基板を示す断面図である。
図１および図２を参照すると、従来の液晶表示パネルの薄膜トランジスタアレイ基板は、下部基板１の上にゲート絶縁膜１２を介して交差形成されたゲートライン２およびデータライン４と、その交差部ごとに形成された薄膜トランジスタ３０と、その交差構造により設けられた画素領域に形成された画素電極２２と、ゲートライン２とストレッジ電極２８の重畳部に形成されたストレッジキャパシタ４０と、ゲートライン２と接続されたゲートパッド５０と、データライン４と接続されたデータパッド６０とを備える。
ゲート信号を供給するゲートライン２とデータ信号を供給するデータライン４は、交差構造で形成され、画素領域５を定義する。前記薄膜トランジスタ３０は、ゲートライン２のゲート信号に応じて、データライン４の画素信号が画素電極２２に充電され維持されるようにする。前記薄膜トランジスタ３０は、ゲートライン２に接続されたゲート電極６と、データライン４に接続されたソース電極８と、画素電極２２に接続されたドレイン電極１０とを備える。
前記薄膜トランジスタ３０は、ゲート電極６とゲート絶縁膜１２とを介して重畳され、ソース電極８とドレイン電極１０との間にチャンネルを形成する活性層１４をさらに備える。前記活性層１４は、データライン４、データパッド下部電極６２およびストレッジ電極２８とも重畳されるように形成される。
前記活性層１４の上には、データライン４、ソース電極８、ドレイン電極１０、データパッド下部電極６２およびストレッジ電極２８とオーミック接続のためのオーミック接触層１６がさらに形成される。
前記画素電極２２は、保護膜１８を貫通する第１コンタクトホール２０を通じて薄膜トランジスタ３０のドレイン電極１０と接続され、画素領域５に形成される。これによって、前記薄膜トランジスタ３０を通じて画素信号が供給された画素電極２２と、基準電圧が供給された共通電極（図示せず）との間には、電界が形成される。
このような電界により、下部アレイ基板と上部アレイ基板との間の液晶分子が、誘電異方性によって回転する。液晶分子の回転程度によって、画素領域５を透過する光透過率に差ができることによって階調表示するようになる。
前記ストレッジキャパシタ４０は、ゲートライン２と、そのゲートライン２とゲート絶縁膜１２、活性層１４およびオーミック接触層１６を介して重畳されるストレッジ電極２８とで構成される。
ここで、前記ストレッジ電極２８は、保護膜１８に形成された第２コンタクトホールを通じて画素電極２２と接続される。前記ストレッジキャパシタ４０は、画素電極２２に充電された画素信号が次の画素信号が充電されるまで安定的に維持されるようにする。
ゲートパッド５０は、ゲートドライバ（図示せず）と接続され、ゲートライン２にゲート信号を供給する。前記ゲートパッド５０は、ゲートライン２から延長されるゲートパッド下部電極５２と、ゲート絶縁膜１２および保護膜１８を貫通する第３コンタクトホール５６を通じてゲートパッド下部電極５２と接続されたゲートパッド上部電極５４とで構成される。
データパッド６０は、データドライバ（図示せず）と接続され、データライン４にデータ信号を供給する。前記データパッド６０は、データライン４から延長されるデータパッド下部電極６２と、保護膜１８を貫通する第４コンタクトホール６６を通じてデータパッド下部電極６２と接続されたデータパッド上部電極６４とで構成される。
図３Ａ乃至図３Ｄは、前記のような構成を有する液晶表示パネルの薄膜トランジスタアレイ基板の製造方法を、４マスク工程を用いて詳細に示したものである。図３Ａを参照すると、第１マスク工程を用いて、下部基板１上に、ゲートライン２、ゲート電極６およびゲートパッド下部電極５２を含む第１導電パターン群が形成される。これを詳細に説明すると、下部基板１上にスパッタリング方法などの蒸着方法によりゲート金属層が形成される。
続いて、第１マスクを用いたフォトリソグラフィ工程とエッチング工程でゲート金属層がパターニングされることにより、ゲートライン２、ゲート電極６およびゲートパッド下部電極５２を含む第１導電パターン群が形成される。図３Ｂを参照すると、ゲートパターンが形成された下部基板１上に、ゲート絶縁膜１２が塗布される。
第２マスク工程を用いて、ゲート絶縁膜１２の上に活性層１４およびオーミック接触層１６を含む半導体パターンと、データライン４、ソース電極８、ドレイン電極１０、データパッド下部電極６２、ストレッジ電極２８を含む第２導電パターン群とが形成される。図３Ｃを参照すると、第２導電パターン群が形成されたゲート絶縁膜１２上に、第３マスク工程を用いて、第１乃至第４コンタクトホール２０、４２、５６、６６を含む保護膜１８が形成される。
詳細に説明すると、データパターンが形成されたゲート絶縁膜１２上に、ＰＥＣＶＤなどの蒸着方法で保護膜１８が全面形成される。続いて、前記保護膜１８が第３マスクを用いたフォトリソグラフィ工程とエッチング工程でパターニングされることによって、第１乃至第４コンタクトホール２０、４２、５６、６６が形成される。
前記第１コンタクトホール２０は、保護膜１８を貫通してドレイン電極１０を露出させ、第２コンタクトホール４２は、保護膜１８を貫通してストレッジ電極２８を露出させる。前記第３コンタクトホール５６は、保護膜１８およびゲート絶縁膜１２を貫通してゲートパッド下部電極５２を露出させ、第４コンタクトホール６６は、保護膜１８を貫通してデータパッド下部電極６２を露出させる。
図３Ｄを参照すると、第４マスク工程を用いて、保護膜１８上に、画素電極２２、ゲートパッド上部電極５４、データパッド上部電極６４を含む第３導電パターン群が形成される。従来の薄膜トランジスタアレイ基板は、薄膜トランジスタ３０を保護するために保護膜１８が形成される。
この保護膜１８は、ＰＥＣＶＤ装置を用いて無機絶縁物質を蒸着するか、スピンコーティング装置またはスピンレスコーティング装置を用いて有機絶縁物質をコーティングすることによって形成される。
しかしながら、従来技術には次のような課題がある。このように、保護膜１８を形成するためには、ＰＥＣＶＤ装置、スピンコーティング装置、またはスピンレスコーティング装置が必要なので、製造費用が上昇する問題点がある。なお、従来の薄膜トランジスタアレイ基板で、データライン４を単一導電膜で形成するため、オープンされることが時々発生する。この場合、前記データライン４をリペアするための別の工程が必要になる問題点がある。
さらに、従来の薄膜トランジスタアレイ基板で保護膜１８を有機絶縁物質で形成する場合、相対的に厚い保護膜１８によって、その上に形成される画素電極２２が断線される。ドレイン電極１０と画素電極２２とを接触させるためのコンタクトホール２０により露出された保護膜１８の側面で、画素電極２２が断線される。従って、ドレイン電極１０を通じて画素電極２２に画素信号が供給されなくなって、点欠陥が発生する問題点がある。
さらに、従来の薄膜トランジスタアレイ基板で、ストレッジキャパシタ４０は、ゲート絶縁膜１２、活性層１４およびオーミック接触層１６を介して重畳されるゲートライン２とストレッジ電極２８とで構成される。
この場合、前記ゲートライン２とストレッジ電極２８を絶縁させるための相対的に厚いゲート絶縁膜１２、活性層１４およびオーミック接触層１６により、ストレッジキャパシタ４０の容量値が低下する問題点がある。
なお、相対的に低いストレッジキャパシタ４０の容量値により、むらのような画質低下が発生する。データパッドは保護膜形成時にオープンされるため、以降の工程進行中、前記データパッドの電食のような不良が発生する問題点がある。
本発明は上述のような課題を解決するためになされたもので、保護膜なしに薄膜トランジスタを保護すると共に、製造費用を低減することができる薄膜トランジスタアレイ基板およびその製造方法を提供することを目的とする。
また、本発明は、回折マスクを用いてマスクを低減する薄膜トランジスタアレイ基板およびその製造方法を提供し、データライン上に透明導電性膜を重畳形成して、セルフリペアを可能にすることによって、不良率を低減することを目的とする。
また、本発明は、データパッドをゲート金属パターンとデータ金属パターンのジャンピング構造で形成することによって、データパッドのオープンによる電食を防止することができる薄膜トランジスタアレイ基板およびその製造方法を提供することを目的とする。
さらに、本発明は、薄膜トランジスタアレイ基板で、偶数／奇数データラインを分離して静電気防止構造を形成することによって、工程数を減らして製造収率を工場させることを目的とする。
本発明の実施の形態に係る薄膜トランジスタアレイ基板は、ゲートラインと接続されたゲート電極と、前記ゲートラインと交差して画素領域を定義するデータラインと接続されたソース電極と、前記ソース電極とチャンネルを介して対向するドレイン電極と、前記ソース電極およびドレイン電極間の前記チャンネルを形成する半導体層と、前記画素領域に位置し、前記ドレイン電極と接続形成された画素電極と、前記半導体層のチャンネルに形成されるチャンネル保護膜と、前記ゲートラインから延長され、半導体パターンと透明導電パターンが積層されたゲートパッドと、前記データラインと接続され、透明導電パターンが積層されたデータパッドと、前記半導体層、ゲートラインおよびゲートパッド、データラインおよびデータパッドの下に形成されるゲート絶縁膜とを含む。
本発明の他の実施の形態に係る薄膜トランジスタアレイ基板の製造方法は、基板上にゲート電極、ゲートライン、ゲートパッドを形成する段階と、前記ゲート電極上にゲート絶縁膜、半導体層、金属層を形成する段階と、前記ゲート絶縁膜、半導体層、金属層をパターニングして、前記ゲートラインおよびデータライン、薄膜トランジスタ領域、ゲートパッドおよびデータパッド位置にパターンを形成する段階と、前記基板上に透明導電膜を塗布しパターニングして、前記薄膜トランジスタ領域でソース電極およびドレイン電極と、その間のチャンネルを形成する半導体層、前記半導体層上に形成されたチャンネル保護膜と前記ドレイン電極と接触形成された画素電極と前記ゲートパッドおよびデータパッドの上部電極を形成する段階とを含む。
本発明のまた他の実施の形態に係る薄膜トランジスタアレイ基板は、ゲートラインと接続されたゲート電極と、前記ゲートラインと交差して画素領域を定義するデータラインと接続されたソース電極と、前記ソース電極とチャンネルを介して対向するドレイン電極と、前記ソース電極およびドレイン電極間の前記チャンネルを形成する半導体層と、前記画素領域に位置し前記ドレイン電極と直接接続される画素電極と、前記チャンネルを形成する半導体層を保護するために前記チャンネルと対応する前記半導体層上に形成されるチャンネル保護膜と、前記ゲートラインから延長され半導体パターンと透明導電パターンが積層されたゲートパッドと、前記データラインと接続され透明導電パターンが積層されたデータパッドと、前記データパッドに信号を印加するための偶数／奇数データラインと、前記偶数／奇数データラインのうち一つに連結され一定間隔離隔して配列された静電気防止ラインパターンと、前記偶数／奇数データラインとそれぞれ連結される外郭部ショーティングバーとを含む。
本発明のまた他の実施の形態に係る薄膜トランジスタアレイ基板の製造方法は、基板上にゲート電極、ゲートライン、ゲートパッドおよびデータパッド、第１ショーティングバーを形成する段階と、前記ゲート電極上にゲート絶縁膜、半導体層、金属層を形成する段階と、前記ゲート絶縁膜、半導体層、金属層をパターニングして、前記ゲートラインおよびデータライン、薄膜トランジスタ領域、ゲートパッドおよびデータパッド、第２ショーティングバー位置にパターンを形成する段階と、前記基板上に透明導電膜を塗布しパターニングして、前記薄膜トランジスタ領域でソース電極およびドレイン電極と、その間のチャンネルを形成する半導体層、前記半導体層上に形成されたチャンネル保護膜と前記ドレイン電極と接触形成された画素電極と前記ゲートパッドおよびデータパッドの上部電極と前記データラインとデータパッドを連結するジャンピング電極を形成する段階とを含む。
本発明に係る薄膜トランジスタアレイ基板およびその製造方法は、保護膜を形成するための別の装備を必要としないので、製造費用の節減が可能であり、且つドレイン電極を露出させるコンタクトホールの段差部で、画素電極がオープンされることを防止できる効果がある。
さらに、本発明に係る薄膜トランジスタアレイ基板およびその製造方法は、データラインのオープン不良時に、リペア工程なしに、透明導電パターンを用いて画素信号を各薄膜トランジスタに供給することができ、且つデータライン、ソース電極およびドレイン電極の腐食を防止できる効果がある。
さらに、本発明に係る薄膜トランジスタアレイ基板およびその製造方法は、ストレッジキャパシタを形成する両導電体の距離が近くなって、ストレッジキャパシタの容量値が増大し、むらのような画質不良を改善する効果がある。
さらに、本発明に係る薄膜トランジスタアレイ基板は、データパッドの電食不良を防止する効果がある。
さらに、本発明は、薄膜トランジスタアレイ基板で偶数／奇数データラインを分離して、静電気防止構造を形成することによって、工程数を減らす効果がある。さらに、本発明は、マスク数を低減することによって、製造費用を節減し、工程を単純化する効果がある。
以下、添付の図面を参照して、本発明の具体的な実施の形態について説明する。
実施の形態１．
図４は、本発明の実施の形態１における薄膜トランジスタアレイ基板を示す平面図であって、図５は、図４でＩＩ−ＩＩ’に沿って切り取った薄膜トランジスタアレイ基板を示す断面図である。
図４は、本発明の実施の形態１における薄膜トランジスタアレイ基板を示す平面図であって、図５は、図４でＩＩ−ＩＩ’に沿って切り取った薄膜トランジスタアレイ基板を示す断面図である。
図４および図５を参照すると、本発明に係る薄膜トランジスタアレイ基板は、下部基板１０１の上にゲート絶縁膜１１２と、その交差部ごとに形成された薄膜トランジスタ１３０と、その交差構造で設けられた画素領域に形成された画素電極１２２と、薄膜トランジスタ１３０を保護するためのチャンネル保護膜１２０とを備える。
なお、本発明に係る薄膜トランジスタアレイ基板は、ゲートライン１０２と画素電極１２２との重畳部に形成されたストレッジキャパシタ１４０と、ゲートライン１０２と接続されたゲートパッド１５０と、データライン１０４と接続されたデータパッド１６０とをさらに備える。
ゲート信号を供給するゲートライン１０２とデータ信号を供給するデータライン１０４とは、交差構造で形成され、画素領域１０５を定義する。前記薄膜トランジスタ１３０は、ゲートライン１０２のゲート信号に応じて、データライン１０４の画素信号が画素電極１２２に充電され維持されるようにする。
これのために、前記薄膜トランジスタ１３０は、ゲートライン１０２に接続されたゲート電極１０６と、データライン１０４に接続されたソース電極１０８と、画素電極１２２に接続されたドレイン電極１１０とを備える。
なお、前記薄膜トランジスタ１３０は、ゲート電極１０６とゲート絶縁膜１１２を介して重畳され、ソース電極１０８とドレイン電極１１０との間にチャンネルを形成する活性層１１４をさらに備える。前記活性層１１４は、前記データライン１０４およびデータパッド下部電極１６２とも重畳されるように形成される。
このような活性層１１４パターンの上には、オーミック接触のためのオーミック接触層１１６が形成されており、前記活性層１１４は、前記データライン１０４、ソース電極１０８、ドレイン電極１１０およびデータパッド下部電極１６２の下に形成される。
前記チャンネル保護膜１２０は、ソース電極１０８およびドレイン電極１１０の間にチャンネルを形成する活性層１１４上に、酸化シリコン（ＳｉＯｘ）または窒化シリコン（ＳｉＮｘ）で形成される。
前記チャンネル保護膜１２０は、チャンネルを形成する活性層１１４の損傷を防止する。前記画素電極１２２は、前記薄膜トランジスタ１３０のドレイン電極１１０と接続され画素領域１０５に形成される。前記画素電極１２２と同一な物質で、ソース電極１０８、ドレイン電極１１０およびデータライン１０４上に、透明導電パターン１１８が形成される。
このとき、前記データライン１０４上に形成される透明導電パターン１１８は、データライン１０４の断線時にデータ信号を各薄膜トランジスタ１３０のソース電極１０８に供給するリペアの役割をする。
前記ソース電極１０８およびドレイン電極１１０上に形成される透明導電パターン１１８は、モリブデン（Ｍｏ）などの腐食に弱い金属で形成されるソース電極１０８およびドレイン電極１１０の腐食を防止する。このような透明導電パターン１１８は、隣接した透明導電パターン１１８または隣接した画素電極１２２とショートを防止できる程度離隔して形成される。
前記薄膜トランジスタ１３０を通じて画素信号が供給された画素電極１２２と基準電圧が供給された共通電極（図示せず）との間には、電界が形成される。このような電界によって、下部アレイ基板と上部アレイ基板との間の液晶分子が、誘電異方性により回転する。液晶分子の回転強度によって、画素領域１０５を透過する光透過率に差ができることにより、階調表示するようになる。
一方、前記ストレッジキャパシタ１４０は、ゲートライン１０２と、そのゲートライン１０２とゲート絶縁膜１１２上に重畳される活性層１１４、オーミック接触層１１６、データ金属パターン１１９および画素電極１２２で構成される。
前記ストレッジキャパシタ１４０は、画素電極１２２に充電された画素信号が、次の画素信号が充電されるまで安定的に維持されるようにする。前記ゲートパッド１５０は、ゲートドライバ（図示せず）と接続され、ゲートライン１０２にゲート信号を供給する。
前記ゲートパッド１５０は、ゲートライン１０２から延長されるゲートパッド下部電極１５２と、ゲート絶縁膜１１２を貫通するコンタクトホール１５４を通じて前記ゲートパッド下部電極１５２と活性層１１４、オーミック接触層１１６およびデータ金属パターン１１９上で接続されたゲートパッド上部電極１５６とで構成される。
前記データパッド１６０は、データドライバ（図示せず）と接続され、データライン１０４にデータ信号を供給する。前記データパッド１６０は、前記データライン１０４から延長されて連結され、基板上にゲート絶縁膜１１２、活性層１１４、オーミック接触層１１６パターンが順に積層されてから形成されるデータパッド下部電極１６２と、そのデータパッド下部電極１６２上で接続されるデータパッド上部電極１６６で構成される。
図６Ａおよび図６Ｂは、本発明に係る薄膜トランジスタアレイ基板の第１導電パターン群の製造方法を示す平面図および断面図である。図６Ａおよび図６Ｂを参照すると、第１マスク工程を用いて、下部基板１０１上にゲートライン１０２、ゲート電極１０６およびゲートパッド下部電極１５２を含むゲートパターンが形成される。
これを詳細に説明すると、前記下部基板１０１上に、スパッタリングなどの蒸着方法により、ゲート金属層が形成される。
続いて、第１マスクを用いたフォトリソグラフィ工程とエッチング工程でゲート金属層がパターニングされることにより、ゲートライン１０２、ゲート電極１０６およびゲートパッド下部電極１５２を含むゲートパターンが形成される。
ここで、前記ゲート金属層としては、アルミニウム（Ａｌ）、アルミニウム／ネオジム（Ａｌ／Ｎｄ）を含むアルミニウム系金属などが用いられる。
図７Ａおよび図７Ｂは、本発明に係る薄膜トランジスタアレイ基板の半導体パターンと第２導電パターン群の製造方法を示す平面図および断面図である。図７Ａおよび図７Ｂを参照すると、第１導電パターン群が形成された下部基板１０１上に、ゲート絶縁膜１１２が塗布される。
前記ゲート絶縁膜１１２上に、半導体層および金属層を積層する。第２マスク工程を用いて、ゲート絶縁膜１１２の上に活性層１１４およびオーミック接触層１１６を含む半導体パターンと、データライン１０４、ソース電極１０８、ドレイン電極１１０を含む第２導電パターン群であるデータ金属パターン１１９が形成される。
前記ゲートライン１０２およびゲートパッド１５０上にも、前記活性層１１４およびオーミック接触層１１６を含む半導体パターンとデータ金属パターン１１９を形成することにより、以降ゲート絶縁膜１１２の除去時に発生しうるゲートライン１０２のエッチングを防止する。
前記ゲートライン１０２、データライン１０４、ソース電極１０８およびドレイン電極１１０を含む薄膜トランジスタ１３０領域、ゲートパッド１５０、データパッド１６０は、フォトレジストをマスクとしてそのほかに露出されているゲート絶縁膜１１２を除去する。それと同時に、前記ゲートパッド１５０にコンタクトホール１５４を形成する。
図８Ａおよび図８Ｂを参照すると、前記基板１０１上に透明導電膜を塗布し、第３マスク工程を用いて薄膜トランジスタ１３０領域でソース電極１０８およびドレイン電極１１０と画素電極１２２、透明導電パターン１１８、ゲートパッド上部電極１５６、データパッド上部電極１６６を含む第３導電パターン群が形成される。
詳細に説明すると、前記コンタクトホール１５４が形成された基板１０１上に、スパッタリングなどの蒸着方法により、透明導電膜が塗布される。ここで、前記透明導電膜の材料としては、ＩＴＯ（Indium Tin Oxide）、ＴＯ（Tin Oxide）、ＩＴＺＯ（Indium Tin Zinc Oxide）およびＩＺＯ（Indium Zinc Oxide）のうち一つが用いられる。
続いて、第３マスクを用いたフォトリソグラフィ工程とエッチング工程により透明導電膜がパターニングされることによって、画素電極１２２、透明導電パターン１１８、ゲートパッド上部電極１５６、データパッド上部電極１６６を含む第３導電パターン群が形成される。前記第３導電パターンは、前記データライン１０４上にも形成され、前記ソース電極１０８にも形成される。
前記画素電極１２２は、ドレイン電極１１０と直接接続される。前記透明導電パターン１１８は、データライン１０４、ソース電極１０８およびドレイン電極１１０と直接接続されるように、それらの上に形成される。
前記ゲートパッド上部電極１５６は、コンタクトホール１５４を通じてゲートパッド下部電極１５２と電気的に接続される。前記データパッド上部電極１６６は、活性層１１４、オーミック接触層１１６、データパッド下部電極１６２上で接続される。前記ソース電極１０８およびドレイン電極１１０間のチャンネルを形成する活性層１１４上に、チャンネル保護膜１２０が形成される。
前記第３マスクを用いたフォト工程についてより具体的に説明すると、図９Ａに図示されたように、ゲート絶縁膜１１２上に半導体パターンおよび第２導電パターン群が形成された基板１０１上に透明導電膜１１７が形成される。
次に、前記透明導電膜１１７の上にフォトレジスト膜を形成してから、図９Ｂに図示されたように、部分露光第３マスク１７０が下部基板１０１の上部に整列される。前記第３マスク１７０は、透明材質であるマスク基板１７２と、前記マスク基板１７２の遮断領域Ｓ２に形成された遮断部１７４と、前記マスク基板１７２の部分露光領域Ｓ３に形成された回折露光部１７６（または半透過部）を備える。
ここで、前記第３マスクの基板１７２が露出された領域は、露光領域Ｓ１となる。このような第３マスク１７０を用いたフォトレジスト膜を露光してから現像することによって、第３マスク１７０の遮断部１７４と回折露光部１７６とに対応して遮断領域Ｓ２と部分露光領域Ｓ３で段差を有するフォトレジストパターン１７８が形成される。
すなわち、部分露光領域Ｓ３が形成された薄膜トランジスタ１３０領域のフォトレジストパターン１７８は、遮断領域Ｓ２で形成された第１高さｈ１を有するフォトレジストパターン１７８より低い第２高さｈ２を有する。
このようなフォトレジストパターン１７８をマスクとして用いた湿式エッチング工程で、透明導電膜がパターニングされることによって、図９Ｃに図示されたように、薄膜トランジスタ１３０領域でソース電極およびドレイン電極と画素電極１２２、透明導電パターン１１８、ゲートパッド上部電極１５６、データパッド上部電極１６６を含む第３導電パターン群が形成される。
続いて、酸素（Ｏ２）プラズマを用いたアッシング工程で、部分露光領域Ｓ３に第２高さｈ２を有するフォトレジストパターン１７８は除去され、遮断領域Ｓ２に第１高さｈ１を有するフォトレジストパターン１７８は、高さが低い状態となる。
このようなフォトレジストパターン１７８を用いたエッチング工程で、回折露光領域Ｓ３、すなわち、薄膜トランジスタ１３０のチャンネル部に形成された透明導電膜、データ金属パターン１１９とオーミック接触層１１６が除去される。前記ゲートライン１０２上に形成されている透明導電膜１１７、活性層１１４、オーミック接触層１１６も除去される。
これによって、チャンネル部の活性層１１４が露出され、ソース電極１０８とドレイン電極１１０とが分離される。
図９Ｄに図示されたように、残っているフォトレジストパターン１７８をマスクとしてチャンネル部の露出された活性層１１４の表面をＯｘ（例えば、Ｏ２）またはＮｘ（例えば、Ｎ２）プラズマに露出させる。
すると、イオン状態のＯｘまたはＮｘが活性層１１４に含まれたシリコン（Ｓｉ）と反応することによって、チャンネル部の活性層１１４上には、ＳｉＯ２およびＳｉＮｘのうちどちらか一つからなるチャンネル保護膜１２０が形成される。このチャンネル保護膜１２０は、チャンネル部の活性層１１４の損傷を防止する。
図９Ｅに図示されたように、第３導電パターン群の上に残っていたフォトレジストパターン１７８がストリップ工程で除去される。図１０は、本発明に係る薄膜トランジスタアレイ基板の他の実施の形態を示す平面図である。ここで、図４に図示された平面図と同一な部分については、符号の説明および詳細な説明は省略する。
図１０に図示されたように、本発明に係る薄膜トランジスタアレイ基板で、データパッド２６０は、ゲートパターンからなるデータパッド下部電極２６２と透明導電膜からなるデータパッド上部電極２６６とからなり、前記データパッド下部電極２６２は、データライン２０４の方に延長され、前記データライン２０４とジャンピング構造で接続される。
前記ジャンピング構造は、透明な導電膜であるジャンピング電極２６８により、前記データライン２０４とデータパッド下部電極２６２とが連結される構造であって、前記ジャンピング電極２６８は、前記データパッド下部電極２６２に形成されたコンタクトホール２７１、２７２を通じて接続され、前記データライン２０４上に形成された透明導電パターンと連結させることができる。
このように、前記ゲートパターンからなるデータパッド２６０は、ゲート絶縁膜を介して前記データライン２０４とジャンピング構造で接続される。本発明に係る薄膜トランジスタアレイ基板は、対向するカラーフィルタアレイ基板と合着され、その間に液晶を備えて液晶パネルを形成する。
前記カラーフィルタアレイ基板は、液晶セル単位で形成されたカラーフィルタと、カラーフィルタ間の区分および外部光反射のためのブラックマトリックスと、液晶セルに共通に基準電圧を供給する共通電極とで構成される。
特に、薄膜トランジスタアレイ基板は、製造工程の後に信号ラインのショート、断線などのようなライン不良と薄膜トランジスタの不良などを検出するための信号検査過程を経る。
信号検査過程のために、薄膜トランジスタアレイ基板には、ゲートライン２０２とデータライン２０４それぞれの奇数ラインと、偶数ラインとに区分して接続された奇数ショーティングバーと偶数ショーティングバーとが設けられる。
具体的に、データラインの検査は、奇数データライン２０９ｂに共通接続されたデータ奇数ショーティングバー２９６と、偶数データライン２０９ａに共通接続されたデータ偶数ショーティングバー２９７とを用いて、ライン不良を検出する。
図１１は、本発明に係る薄膜トランジスタアレイ基板の外郭パッド部の一部を示す平面図である。図１０および図１１に図示されたように、本発明に係る薄膜トランジスタアレイ基板は、ゲートライン２０２とデータライン２０４との交差部ごとに形成された薄膜トランジスタ２３０と、前記薄膜トランジスタ２３０に接続された画素電極２２２とを備え、前記データライン２０４は、外郭にデータリンクを経由してデータパッド２６０を形成する。
前記データパッド２６０は、偶数／奇数データライン２０９ａ、２０９ｂにつながり、ショーティングバー２９６、２９７に連結される。前記データライン２０４とジャンピング構造で連結される前記データパッド２６０および偶数／奇数データライン２０９ａ、２０９ｂは、ゲート金属からなり、前記偶数データライン２０９ａは、データ金属パターン２５１と、コンタクトホール２７３を通じて接続され、データ偶数ショーティングバー２９７に連結される。
前記奇数データライン２０９ｂは、ゲート金属からなるデータ奇数ショーティングバー２９６に連結される。静電気防止のために、前記偶数データライン２０９ａは、Ｈ形の接地ライン２８１を備え、前記Ｈ形の接地ライン２８１は、断絶部Ａを有し、つながっている。
前記断絶部Ａは、数μｍ程度で形成されることによって、静電気発生時に前記静電気が接地ライン２８１を通じて抜けられるようにする。前記接地ライン２８１は、前記データ奇数ショーティングバー２９６に連結される。
前記偶数／奇数データライン２０９ａ、２０９ｂは、前記接地ライン２８１により等電位を形成して、静電気を防止する。以降、液晶パネルの形成時に、前記データ偶数／奇数ショーティングバー２９６、２９７は、カッティングおよび除去される。
１０２、２０２ ゲートライン、１０４、２０４ データライン、１０５、２０５ 画素領域、１０６、２０６ ゲート電極、１０８、２０８ ソース電極、１１０、２１０ ドレイン電極、１１２、２１２ ゲート絶縁膜、１１４、２１４ 活性層、１１６、２１６ オーミック接触層、１１８、２１８ 透明導電パターン、１２０ チャンネル保護膜、１５４、２７１、２７２ コンタクトホール、１２２、２２２ 画素電極、１３０、２３０ 薄膜トランジスタ、１４０、２４０ キャパシタ、１５０、２５０ ゲートパッド、１５２、２５２ ゲートパッド下部電極、１５６、２５６ ゲートパッド上部電極、１６０、２６０ データパッド、１６２、２６２ データパッド下部電極、１６６、２６６ データパッド上部電極、２６８ ジャンピング電極。
Claims (26)
- ゲートラインと接続されたゲート電極と、
前記ゲートラインと交差して画素領域を定義するデータラインと接続されたソース電極と、
前記ソース電極とチャンネルを介して対向するドレイン電極と、
前記ソース電極およびドレイン電極間の前記チャンネルを形成する半導体層と、
前記画素領域に位置し、前記ドレイン電極と接触形成された画素電極と、
前記半導体層のチャンネルに形成されるチャンネル保護膜と、
前記ゲートラインから延長され、半導体パターンと透明導電パターンが積層されたゲートパッドと、
前記データラインと接続され、透明導電パターンが積層されたデータパッドと、
前記半導体層、ゲートラインおよびゲートパッド、データラインおよびデータパッドの下に形成されるゲート絶縁膜と
を含むことを特徴とする薄膜トランジスタアレイ基板。 - 前記チャンネル保護膜は、窒化シリコン（ＳｉＮｘ）および酸化シリコン（ＳｉＯｘ）のうちどちらか一つで形成されたことを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
- 前記半導体層は、前記ソース電極および前記ドレイン電極間のチャンネルを形成する活性層と、
前記ソース電極および前記ドレイン電極と前記活性層との間に形成されたオーミック接触層と
を備えることを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。 - 前記データライン、前記ソース電極および前記ドレイン電極上に沿って前記画素電極と同一物質で形成される透明導電パターンをさらに備えたことを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
- 前記ゲートラインと、前記ゲートラインとゲート絶縁膜を介して重畳される前記画素電極とからなるストレッジキャパシタをさらに備えたことを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
- 前記ゲートパッドは、
前記ゲートラインと接続されたゲートパッド下部電極と、
前記ゲート絶縁膜、半導体パターン、透明導電パターンを貫通して前記ゲートパッド下部電極を露出させるコンタクトホールと、
前記コンタクトホールを通じて前記ゲートパッド下部電極と接続されたゲートパッド上部電極と
を含むことを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。 - 前記データパッドは、前記データラインとデートパッド下部電極とが透明導電物質であるジャンピング電極で連結されることを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
- 前記データパッドは、
ゲート物質からなるデータパッド下部電極と、
前記データパッド下部電極とゲート絶縁膜を介してコンタクトホールを通じて接続されたデータパッド上部電極と
を含むことを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。 - 基板上にゲート電極、ゲートライン、ゲートパッドを形成する段階と、
前記ゲート電極上にゲート絶縁膜、半導体層、金属層を形成する段階と、
前記ゲート絶縁膜、半導体層、金属層をパターニングして、前記ゲートラインおよびデータライン、薄膜トランジスタ領域、ゲートパッドおよびデータパッド位置にパターンを形成する段階と、
前記基板上に透明導電膜を塗布しパターニングして、前記薄膜トランジスタ領域でソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極間のチャンネルを形成する半導体層、前記半導体層上に形成されたチャンネル保護膜と前記ドレイン電極と接触して形成された画素電極と前記ゲートパッドおよびデータパッドの上部電極を形成する段階と
を含むことを特徴とする薄膜トランジスタアレイ基板の製造方法。 - 前記ゲート絶縁膜は、前記半導体層、ゲートラインおよびゲートパッド、データラインおよびデータパッドの下に形成されることを特徴とする請求項９に記載の薄膜トランジスタアレイ基板の製造方法。
- 前記基板上に透明導電膜を塗布しパターニングして、前記薄膜トランジスタ領域でソース電極およびドレイン電極とその間のチャンネルを形成する半導体層、前記半導体層上に形成されたチャンネル保護膜と前記ドレイン電極と直接接続された画素電極と前記ゲートパッドおよびデータパッドの上部電極を形成する段階は、
基板上に透明導電膜を形成する段階と、
前記薄膜トランジスタ領域上に部分露光マスクを用いて、段差のあるフォトレジストパターンを形成する段階と、
前記フォトレジストパターンを用いて、ソース電極およびドレイン電極と画素電極、ゲートパッドおよびデータパッド上部電極を形成する段階と、
前記フォトレジストパターンをアッシングする段階と、
前記アッシングされたフォトレジストパターンを用いて、前記チャンネルと対応する金属層およびオーミック接触層をパターニングして、前記チャンネルを形成する前記活性層を露出させる段階と、
前記アッシングされたフォトレジストパターンをマスクとして前記露出された活性層表面をプラズマに露出させ、前記露出された活性層上にチャンネル保護膜と形成する段階と、
前記アッシングされたフォトレジストパターンを除去する段階と
を含むことを特徴とする請求項９に記載の薄膜トランジスタアレイ基板の製造方法。 - 前記チャンネル保護膜を形成する段階において、
前記活性層を形成するシリコンと酸素プラズマまたは窒素プラズマのうちどちらか一つと結合して、前記活性層上にチャンネル保護膜を形成する段階を含むことを特徴とする請求項１１に記載の薄膜トランジスタアレイ基板の製造方法。 - 前記ソース電極と接続されたデータライン、ソース電極およびドレイン電極上にに沿って前記画素電極と同一物質で透明導電パターンを形成する段階をさらに含むことを特徴とする請求項９に記載の薄膜トランジスタアレイ基板の製造方法。
- 前記ゲート電極と接続されたゲートラインと、前記ゲートラインとゲート絶縁膜を介して重畳される前記画素電極とからなるストレッジキャパシタを形成する段階をさらに含むことを特徴とする請求項９に記載の薄膜トランジスタアレイ基板の製造方法。
- 前記ゲート電極と接続されたゲートラインから延長されたゲートパッド下部電極を形成する段階と、
前記ゲート絶縁膜と半導体層と金属層を貫通して前記ゲートパッド下部電極を露出させるコンタクトホールを形成する段階と、
前記コンタクトホールを通じて前記ゲートパッド下部電極と接続されたゲートパッド上部電極を形成する段階と
を含むことを特徴とする請求項９に記載の薄膜トランジスタアレイ基板の製造方法。 - 前記半導体層上に前記ソース電極と接続されたデータラインと前記ジャンピング電極で連結されるデータパッド下部電極を形成する段階と、
前記データパッド下部電極とゲート絶縁膜を介してコンタクトホールを通じて接続されるデータパッド上部電極を形成する段階と
をさらに含むことを特徴とする請求項９に記載の薄膜トランジスタアレイ基板の製造方法。 - 前記ジャンピング電極は、透明導電膜からなることを特徴とする請求項１６に記載の薄膜トランジスタアレイ基板の製造方法
- 前記データパッドとデータラインは、互いに異なる物質からなることを特徴とする請求項９に記載の薄膜トランジスタアレイ基板の製造方法。
- 前記データラインと接続され信号を印加する外郭部ショーティングバーを形成する段階をさらに含むことを特徴とする請求項９に記載の薄膜トランジスタアレイ基板の製造方法。
- ゲートラインと接続されたゲート電極と、
前記ゲートラインと交差して画素領域を定義するデータラインと接続されたソース電極と、
前記ソース電極とチャンネルを介して対向するドレイン電極と、
前記ソース電極および前記ドレイン電極間の前記チャンネルを形成する半導体層と、
前記画素領域に位置し、前記ドレイン電極と直接接続される画素電極と、
前記チャンネルを形成する半導体層を保護するために、前記チャンネルと対応する前記半導体層上に形成されるチャンネル保護膜と、
前記ゲートラインから延長され、半導体パターンと透明導電パターンが積層されたゲートパッドと、
前記データラインと接続され、透明導電パターンが積層されたデータパッドと、
前記データパッドに信号を印加するための偶数／奇数データラインと、
前記偶数／奇数データラインのうちどちらか一つに連結され、一定間隔離隔して配列された静電気防止ラインパターンと、
前記偶数／奇数データラインとそれぞれ連結される外郭部ショーティングバーと
を含むことを特徴とする薄膜トランジスタアレイ基板。 - 前記データラインとデータパッドとを連結するジャンピング電極をさらに含むことを特徴とする請求項２０に記載の薄膜トランジスタアレイ基板。
- 前記静電気防止ラインパターンは、前記外郭部ショーティングバーと連結され等電位を形成することを特徴とする請求項２０に記載の薄膜トランジスタアレイ基板。
- 基板上にゲート電極、ゲートライン、ゲートパッドおよびデータパッド、第１ショーティングバーを形成する段階と、
前記ゲート電極上にゲート絶縁膜、半導体層、金属層を形成する段階と、
前記ゲート絶縁膜、半導体層、金属層をパターニングして、前記ゲートラインおよびデータライン、薄膜トランジスタ領域、ゲートパッドおよびデータパッド、第２ショーティングバー位置にパターンを形成する段階と、
前記基板上に透明導電膜を塗布しパターニングして、前記薄膜トランジスタ領域でソース電極およびドレイン電極と、
その間のチャンネルを形成する半導体層、前記半導体層上に形成されたチャンネル保護膜と前記ドレイン電極と接触形成された画素電極と前記ゲートパッドおよびデータパッドの上部電極と前記データラインとデータパッドを連結するジャンピング電極を形成する段階と
を含むことを特徴とする薄膜トランジスタアレイ基板の製造方法。 - 前記第１ショーティングバーと第２ショーティングバーをカッティングして除去する段階をさらに含むことを特徴とする請求項２３に記載の薄膜トランジスタアレイ基板の製造方法。
- 前記データラインは、静電気防止ラインパターンと連結され等電位を形成する段階をさらに含むことを特徴とする請求項２３に記載の薄膜トランジスタアレイ基板の製造方法。
- 前記静電気防止ラインパターンは、ショーティングバーと連結されることを特徴とする請求項２５に記載の薄膜トランジスタアレイ基板の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040117242A KR100726090B1 (ko) | 2004-12-30 | 2004-12-30 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006191016A true JP2006191016A (ja) | 2006-07-20 |
Family
ID=36639356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005356389A Pending JP2006191016A (ja) | 2004-12-30 | 2005-12-09 | 薄膜トランジスタアレイ基板およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7646018B2 (ja) |
| JP (1) | JP2006191016A (ja) |
| KR (1) | KR100726090B1 (ja) |
| CN (1) | CN1797773B (ja) |
| DE (1) | DE102005056702B4 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009053243A (ja) * | 2007-08-23 | 2009-03-12 | Tokyo Univ Of Science | 液晶添加剤及びその使用方法ならびに液晶表示素子 |
| JP2010122395A (ja) * | 2008-11-18 | 2010-06-03 | Hitachi Displays Ltd | 表示装置 |
| JP2013231991A (ja) * | 2013-06-26 | 2013-11-14 | Japan Display Inc | 表示装置 |
| KR20130129673A (ko) * | 2012-05-21 | 2013-11-29 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070071012A (ko) * | 2005-12-29 | 2007-07-04 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 이의 제조 방법 |
| KR101255307B1 (ko) | 2006-06-19 | 2013-04-15 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 제조방법 |
| TWI354967B (en) * | 2006-10-27 | 2011-12-21 | Chimei Innolux Corp | Liquid crystal display |
| CN101681928B (zh) * | 2007-05-31 | 2012-08-29 | 佳能株式会社 | 使用氧化物半导体的薄膜晶体管的制造方法 |
| KR100945139B1 (ko) | 2007-10-30 | 2010-03-02 | 엘지전자 주식회사 | 박막 트랜지스터 및 그의 제조 방법과, 비정질 실리콘박막의 결정화 방법 |
| JP2009255531A (ja) * | 2008-03-28 | 2009-11-05 | Seiko Epson Corp | 液体噴射ヘッド及び液体噴射装置並びにアクチュエータ |
| KR101525805B1 (ko) * | 2008-06-11 | 2015-06-05 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| JP5510663B2 (ja) * | 2009-09-30 | 2014-06-04 | セイコーエプソン株式会社 | 液滴噴射ヘッド、液滴噴射装置および圧電素子 |
| CN102884633B (zh) * | 2010-05-13 | 2013-11-13 | 夏普株式会社 | 电路基板和显示装置 |
| KR102032962B1 (ko) | 2012-10-26 | 2019-10-17 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN104122684B (zh) * | 2013-05-30 | 2017-07-28 | 深超光电（深圳）有限公司 | 显示面板及制造该显示面板的方法 |
| CN103745955B (zh) | 2014-01-03 | 2017-01-25 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制造方法 |
| CN104299975B (zh) * | 2014-10-28 | 2017-05-31 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制作方法 |
| CN106298523B (zh) * | 2015-05-22 | 2019-12-17 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法 |
| CN105529336B (zh) * | 2016-01-28 | 2019-06-14 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制造方法和液晶面板 |
| CN106328587A (zh) * | 2016-08-26 | 2017-01-11 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法、液晶显示面板 |
| CN107728364B (zh) * | 2017-10-27 | 2020-06-12 | 合肥鑫晟光电科技有限公司 | 阵列基板及其制造方法、显示装置 |
| CN110379819B (zh) * | 2019-06-11 | 2022-02-18 | 滁州惠科光电科技有限公司 | 一种阵列基板及其制造方法和显示面板 |
| CN113192973A (zh) * | 2021-04-02 | 2021-07-30 | Tcl华星光电技术有限公司 | 阵列基板及微型发光二极管显示面板 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62252964A (ja) * | 1986-04-25 | 1987-11-04 | Seiko Epson Corp | ドライバ−内蔵アクティブマトリックス基板 |
| JPH06151460A (ja) * | 1992-11-06 | 1994-05-31 | Fujitsu Ltd | 逆スタッガ型ｔｆｔの製造方法 |
| JPH0766416A (ja) * | 1993-08-25 | 1995-03-10 | Matsushita Electric Ind Co Ltd | 絶縁ゲート型トランジスタおよびその製造方法 |
| JPH07131023A (ja) * | 1993-11-04 | 1995-05-19 | Matsushita Electric Ind Co Ltd | 液晶表示用ｔｆｔアレイ基板の製造方法 |
| JPH08234227A (ja) * | 1994-12-21 | 1996-09-13 | Toshiba Corp | 表示装置およびその製造方法 |
| JPH0915623A (ja) * | 1995-06-29 | 1997-01-17 | Kyocera Corp | 液晶表示装置およびその製造方法 |
| JPH10161149A (ja) * | 1996-12-05 | 1998-06-19 | Toshiba Corp | 表示装置用アレイ基板の製造方法 |
| JPH11274505A (ja) * | 1998-03-23 | 1999-10-08 | Nec Corp | 薄膜トランジスタ構造およびその製造方法 |
| JPH11307780A (ja) * | 1998-04-27 | 1999-11-05 | Nec Kagoshima Ltd | 薄膜トランジスタの製造方法 |
| JP2000002892A (ja) * | 1998-04-17 | 2000-01-07 | Toshiba Corp | 液晶表示装置、マトリクスアレイ基板およびその製造方法 |
| JP2000164886A (ja) * | 1998-11-19 | 2000-06-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ―基板及びその製造方法 |
| JP2001250958A (ja) * | 1999-12-28 | 2001-09-14 | Nec Corp | アクティブマトリックス基板およびその製造方法 |
| JP2003179069A (ja) * | 2001-12-12 | 2003-06-27 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法 |
| JP2004318063A (ja) * | 2003-03-28 | 2004-11-11 | Fujitsu Display Technologies Corp | 液晶表示装置用基板及びそれを用いた液晶表示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6188452B1 (en) * | 1996-07-09 | 2001-02-13 | Lg Electronics, Inc | Active matrix liquid crystal display and method of manufacturing same |
| TW413949B (en) * | 1998-12-12 | 2000-12-01 | Samsung Electronics Co Ltd | Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same |
| US6448579B1 (en) * | 2000-12-06 | 2002-09-10 | L.G.Philips Lcd Co., Ltd. | Thin film transistor array substrate for liquid crystal display and a method for fabricating the same |
| KR100621533B1 (ko) * | 2000-08-08 | 2006-09-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| US6930732B2 (en) * | 2000-10-11 | 2005-08-16 | Lg.Philips Lcd Co., Ltd. | Array substrate for a liquid crystal display |
| TW490857B (en) * | 2001-02-05 | 2002-06-11 | Samsung Electronics Co Ltd | Thin film transistor array substrate for liquid crystal display and method of fabricating same |
| KR100456151B1 (ko) * | 2002-04-17 | 2004-11-09 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100476366B1 (ko) * | 2002-04-17 | 2005-03-16 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100870699B1 (ko) * | 2002-12-09 | 2008-11-27 | 엘지디스플레이 주식회사 | 어레이 기판 및 이를 구비한 액정표시장치 |
-
2004
- 2004-12-30 KR KR1020040117242A patent/KR100726090B1/ko not_active IP Right Cessation
-
2005
- 2005-11-28 DE DE102005056702A patent/DE102005056702B4/de not_active Expired - Fee Related
- 2005-11-30 US US11/289,503 patent/US7646018B2/en active Active
- 2005-12-09 JP JP2005356389A patent/JP2006191016A/ja active Pending
- 2005-12-12 CN CN2005101342115A patent/CN1797773B/zh not_active Expired - Fee Related
-
2009
- 2009-11-25 US US12/591,657 patent/US8507301B2/en active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62252964A (ja) * | 1986-04-25 | 1987-11-04 | Seiko Epson Corp | ドライバ−内蔵アクティブマトリックス基板 |
| JPH06151460A (ja) * | 1992-11-06 | 1994-05-31 | Fujitsu Ltd | 逆スタッガ型ｔｆｔの製造方法 |
| JPH0766416A (ja) * | 1993-08-25 | 1995-03-10 | Matsushita Electric Ind Co Ltd | 絶縁ゲート型トランジスタおよびその製造方法 |
| JPH07131023A (ja) * | 1993-11-04 | 1995-05-19 | Matsushita Electric Ind Co Ltd | 液晶表示用ｔｆｔアレイ基板の製造方法 |
| JPH08234227A (ja) * | 1994-12-21 | 1996-09-13 | Toshiba Corp | 表示装置およびその製造方法 |
| JPH0915623A (ja) * | 1995-06-29 | 1997-01-17 | Kyocera Corp | 液晶表示装置およびその製造方法 |
| JPH10161149A (ja) * | 1996-12-05 | 1998-06-19 | Toshiba Corp | 表示装置用アレイ基板の製造方法 |
| JPH11274505A (ja) * | 1998-03-23 | 1999-10-08 | Nec Corp | 薄膜トランジスタ構造およびその製造方法 |
| JP2000002892A (ja) * | 1998-04-17 | 2000-01-07 | Toshiba Corp | 液晶表示装置、マトリクスアレイ基板およびその製造方法 |
| JPH11307780A (ja) * | 1998-04-27 | 1999-11-05 | Nec Kagoshima Ltd | 薄膜トランジスタの製造方法 |
| JP2000164886A (ja) * | 1998-11-19 | 2000-06-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ―基板及びその製造方法 |
| JP2001250958A (ja) * | 1999-12-28 | 2001-09-14 | Nec Corp | アクティブマトリックス基板およびその製造方法 |
| JP2003179069A (ja) * | 2001-12-12 | 2003-06-27 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法 |
| JP2004318063A (ja) * | 2003-03-28 | 2004-11-11 | Fujitsu Display Technologies Corp | 液晶表示装置用基板及びそれを用いた液晶表示装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009053243A (ja) * | 2007-08-23 | 2009-03-12 | Tokyo Univ Of Science | 液晶添加剤及びその使用方法ならびに液晶表示素子 |
| JP2010122395A (ja) * | 2008-11-18 | 2010-06-03 | Hitachi Displays Ltd | 表示装置 |
| KR20130129673A (ko) * | 2012-05-21 | 2013-11-29 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101987985B1 (ko) * | 2012-05-21 | 2019-10-01 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP2013231991A (ja) * | 2013-06-26 | 2013-11-14 | Japan Display Inc | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102005056702A1 (de) | 2006-07-27 |
| CN1797773A (zh) | 2006-07-05 |
| KR20060077720A (ko) | 2006-07-05 |
| US20060145155A1 (en) | 2006-07-06 |
| US7646018B2 (en) | 2010-01-12 |
| DE102005056702B4 (de) | 2011-02-03 |
| US8507301B2 (en) | 2013-08-13 |
| CN1797773B (zh) | 2010-09-22 |
| KR100726090B1 (ko) | 2007-06-08 |
| US20100075472A1 (en) | 2010-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5084138B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| JP4965853B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| JP2006191016A (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| JP4527615B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JP4777334B2 (ja) | 液晶表示装置及びその製造方法 | |
| US7220611B2 (en) | Liquid crystal display panel and fabricating method thereof | |
| KR20080044645A (ko) | 액정표시패널 및 이의 제조방법 | |
| JP2005122186A (ja) | 薄膜トランジスタ・アレイ基板、その製造方法、それを利用した液晶表示装置、液晶表示装置の製造方法及び液晶表示装置の検査方法 | |
| KR100443835B1 (ko) | 정전기 방지를 위한 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| KR100560398B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| US20100066968A1 (en) | Liquid crystal display panel and method for testing the same | |
| KR100558716B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100558715B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100558712B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR101149939B1 (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| KR20050060958A (ko) | 액정표시장치 및 그 제조 방법과 검사방법 | |
| KR20080036298A (ko) | 박막 트랜지스터 기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091208 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091211 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100112 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110119 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110920 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120110 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120117 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120309 |