CN104299975B - 阵列基板及其制作方法 - Google Patents

阵列基板及其制作方法 Download PDF

Info

Publication number
CN104299975B
CN104299975B CN201410591712.5A CN201410591712A CN104299975B CN 104299975 B CN104299975 B CN 104299975B CN 201410591712 A CN201410591712 A CN 201410591712A CN 104299975 B CN104299975 B CN 104299975B
Authority
CN
China
Prior art keywords
short
circuiting bar
circuiting
data line
bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410591712.5A
Other languages
English (en)
Other versions
CN104299975A (zh
Inventor
徐大林
郑载润
王世凯
李根范
张福刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410591712.5A priority Critical patent/CN104299975B/zh
Publication of CN104299975A publication Critical patent/CN104299975A/zh
Priority to US14/802,623 priority patent/US9443889B2/en
Application granted granted Critical
Publication of CN104299975B publication Critical patent/CN104299975B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板及其制作方法，所述阵列基板包括多个数据线组和与多个数据线组对应相连的多个短路条，所述阵列基板的制作方法包括：形成包括源漏件、多个数据线组和第一短路条的图形，多个数据线组中的每条数据线均与所述第一短路条形成为一体结构；对所述源漏件进行刻蚀，以形成源极和漏极；断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接；形成多个短路条中除所述第一短路条之外的短路条；利用连接件将不与所述第一短路条对应的数据线组与各自相应的短路条连接。本发明能够减少阵列基板制作过程中静电击穿的发生。

Description

阵列基板及其制作方法
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板及其制作方法。
背景技术
在薄膜晶体管显示器的阵列基板的制作过程中，由于信号输入、检测精度及成本控制的原因，数据线通常分为不同的组，每组数据线对应不同的短路条(shorting bar)，每个短路条用于向相应的数据线组传输信号，从而以对每条数据线进行检测。当数据线分为奇数数据线组和偶数数据线组时，如图1所示，奇数数据线组1可以直接与第一短路条L1相连，偶数数据线组2可以通过过孔和连接件3与第二短路条L2相连。其中，第一短路条L1与数据线同层设置，第二短路条L2与栅线同层设置。
在利用4Mask工艺制作阵列基板的过程中，如进行沟道灰化工艺时，奇数数据线组1中某一条数据线上产生较多的电荷时，可以通过第一短路条L1分散至其他数据线上，而此时偶数数据线组2与第二短路条L2之间还未形成过孔和连接件3，因此，偶数数据线组2的各条数据线的之间相互独立，当某一条偶数数据线上积累较多的电荷时，容易发生静电击穿，从而影响产品质量。
发明内容
本发明的目的在于提供一种阵列基板及其制作方法，以减少阵列基板制作过程中产生的静电击穿现象，从而提高阵列基板的质量。
为了实现上述目的，本发明提供一种阵列基板的制作方法，所述阵列基板包括多个数据线组和与多个数据线组对应相连的多个短路条，所述阵列基板的制作方法包括：
形成包括源漏件、多个数据线组和第一短路条的图形，多个数据线组中的每条数据线均与所述第一短路条形成为一体结构；
对所述源漏件进行刻蚀，以形成源极和漏极；
断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接；
形成多个短路条中除所述第一短路条之外的短路条；
利用连接件将不与所述第一短路条对应的数据线组与各自相应的短路条连接。
优选地，形成多个短路条中除所述第一短路条之外的短路条的步骤与形成包括源漏件、多个数据线组和第一短路条的图形的步骤同时进行。
优选地，多个短路条中除第一短路条之外的短路条位于所述第一短路条的远离阵列基板的显示区域的一侧。
优选地，所述制作方法还包括与形成多个短路条中除所述第一短路条之外的短路条的步骤同步进行的：
形成包括栅极和栅线的图形。
优选地，多个短路条中除第一短路条之外的短路条位于所述第一短路条的远离阵列基板的显示区域的一侧。
优选地，利用连接件将不与所述第一短路条对应的数据线组与各自相应的短路条连接的步骤包括：
形成钝化层；
在钝化层上形成多组过孔，每组过孔包括第一过孔和第二过孔，所述第一过孔用于将不与所述第一短路条对应的数据线组露出，所述第二过孔用于将与同一组的第一过孔露出的数据线组对应的短路条露出；
在所述钝化层上形成包括多个连接件的图形，每个所述连接件通过一组过孔连接不与所述第一短路条对应的数据线组和各自对应的短路条。
优选地，所述制作方法还包括：形成透明电极；其中，在所述钝化层上形成包括多个连接件的图形的步骤与所述形成透明电极的步骤同步进行。
优选地，对所述源漏件进行刻蚀的步骤以及断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接的步骤同步进行。
优选地，形成包括源漏件、多个数据线组和第一短路条的图形的步骤包括：
形成数据线金属层；
在数据线金属层上形成光刻胶层；
利用半色调掩膜板对所述光刻胶层进行曝光并显影，以使得光刻胶层形成中间图形，所述中间图形包括未曝光光刻胶和半曝光光刻胶，所述半色调掩膜板包括透光区、半透光区和不透光区，透光区对应于数据线组、源漏件、第一短路条，半透光区对应于不与所述第一短路条对应的数据线组的断开区域，不透光区对应于所述数据线金属层上需要被刻蚀掉的部分；
以所述中间图形为掩膜，对所述数据线金属层进行一次刻蚀，形成包括源漏件、多个数据线组和第一短路条的图形；
同步进行的对所述源漏件进行刻蚀的步骤以及断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接的步骤包括：
对所述中间图形进行灰化，以去除所述半曝光光刻胶；
以灰化后的图形作为掩膜对所述数据线金属层进行二次刻蚀，形成源极和漏极，并且断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接。
相应地，本发明还提供一种阵列基板，所述阵列基板由本发明所提供的上述制作方法制成。
在本发明中，多个数据线组中的每条数据线均与所述第一短路条形成为一体结构，因此某条数据线上累积较多的静电时，电荷将通过短路条释放至其他数据线上，从而减少了静电击穿现象的发生；当将其中一部分数据线组的数据线与第一短路条断开后，断开的数据线与相应的短路条之间通过连接件相连，因此，本发明的制作方法中，在形成源漏和漏极之前，各个数据线组中的每条数据线之间始终是相互连通的，因而，形成源极和漏极的工艺过程中产生的静电电荷可以在多条数据线之间转移，从而减少静电击穿现象的发生，进而提高产品质量。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是现有技术中阵列基板上数据线和短路条的结构示意图；
图2是本发明提供的第一种实施方式中形成多条数据线和短路条的俯视图；
图3是图2中的AA剖视图；
图4是本发明提供的第一种实施方式中形成第一过孔、第二过孔和连接件后的俯视图；
图5是图4中的BB剖视图；
图6是本发明提供的第二种实施方式中形成多条数据线和短路条的俯视图；
图7是图6的CC剖视图；
图8是本发明提供的第二种实施方式中形成第一过孔、第二过孔和连接件后的俯视图；
图9是图8的DD剖视图；
图10是本发明提供的优选实施方式中形成多条数据线和短路条的俯视图；
图11是本发明提供的优选实施方式中形成第一过孔、第二过孔和连接件后的示意图。
其中，附图标记为：1、奇数数据线组；2、偶数数据线组；3、连接件；4、数据线金属层；5、光刻胶层；6、钝化层；7、第一过孔；8、第二过孔；9、复合层；L1、第一短路条；L2、第二短路条；S、断开区域。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
作为本发明的一方面，提供一种阵列基板的制作方法，所述阵列基板包括多个数据线组和与多个数据线组对应相连的多个短路条，所述阵列基板的制作方法包括：
形成包括源漏件、多个数据线组和第一短路条的图形，多个数据线组中的每条数据线均与所述第一短路条形成为一体结构；
对所述源漏件进行刻蚀，以形成源极和漏极；
断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接；
形成多个短路条中除所述第一短路条之外的短路条；
利用连接件将不与所述第一短路条对应的数据线组与各自相应的短路条连接。
需要说明的是，上述步骤中，断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接的步骤不早于对所述源漏件进行刻蚀的步骤。
通常，在阵列基板的显示区形成多个薄膜晶体管和多条数据线，为了对数据线进行测试，可以在非显示区形成多个短路条，相应地，将数据线分为多组，上文中所述的“对应”即指在测试时，每个数据线组与一个短路条对应相连，每个短路条为数据线组提供测试信号。例如，可以形成两个短路条，该两个短路条分别与排列顺序为奇数的奇数数据线和排列顺序为偶数的偶数数据线相连；或者形成三个短路条，该三个短路条分别与红色像素单元数据线、绿色像素单元数据线和蓝色像素单元数据线相连。
在利用4Mask工艺制作阵列基板的过程中，数据线、短路条、源极和漏极可以通过一次构图工艺形成，通过第一次刻蚀，形成数据线和源漏件(即，形成为一体的源极和漏极)；通过光刻胶灰化和第二次刻蚀，将所述源漏件中部断开从而形成分离的源极和漏极。而在本发明中，多个数据线组中的每条数据线均与所述第一短路条形成为一体结构，因此某条数据线上累积较多的静电时，电荷将通过短路条释放至其他数据线上，从而减少了静电击穿现象的发生；当将其中一部分数据线组的数据线与第一短路条断开后，断开的数据线与相应的短路条之间通过连接件相连，因此，本发明的制作方法中，在形成源漏和漏极之前，各个数据线组中的每条数据线之间始终是相互连通的，形成源极和漏极工艺过程(如，灰化工艺)中产生的静电电荷可以在多条数据线之间转移，从而减少了静电击穿现象的发生，进而提高了产品质量。
断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接的步骤可以在形成源极和漏极之间进行，以最大限度地减少静电击穿现象。
本发明对多个短路条之间的位置关系不作具体限定，多个短路条可以均与数据线同层设置，也可以将一部分短路条与数据线同层设置，另一部分与栅极同层设置。
作为本发明的第一种具体实施方式，形成多个短路条中除第一短路条之外的短路条的步骤与形成包括源漏件、多个数据线组和第一短路条的步骤同时进行，即所有的短路条均由数据线金属制作。
当多个短路条均位于数据线层时，为了便于工艺的进行，减少信号线之间的交叠，多个短路条中除第一短路条之外的短路条位于第一短路条的远离阵列基板的显示区域的一侧。如图2所示，第一短路条L1、第二短路条L2、奇数数据线组1和偶数数据线组2同时形成，且奇数数据线组1、偶数数据线组2和第一短路条L1形成为一体。
作为本发明的第二种具体实施方式，多个短路条可以设置在不同层中，所述制作方法还包括与形成多个短路条中除第一短路条之外的短路条的步骤同时进行的：
形成包括栅极和栅线的图形(图中未示出栅极和栅线)。
在本发明的第二种具体实施方式中，与栅极和栅线同时形成的短路条和与数据线形成的第一短路条之间的位置关系不作限定，当阵列基板上设置有第一短路条和第二短路条时，如图6所示，多个短路条中除第一短路条L1之外的短路条(即，第二短路条L2)可以设置在第一短路条L1的靠近显示区域的一侧，或者，如图10所示，多个短路条中除第一短路条之外的短路条(即，第二短路条L2)可以设置在第一短路条L1的远离显示区域的一侧。这里，需要说明的是，图10和图2的区别在于，图10中第二短路条L2由栅极金属制作，图2中第二短路条L2由数据线金属制作，且在附图中，第二短路条L2上标有斜线时，表示第二短路条L2与栅极同层设置；未标斜线时，表示第二短路条L2与数据线同层设置。
作为本发明的一种优选实施方式，如图10所示，第一短路条L1与数据线同层设置，第一短路条L1之外的短路条与栅极和栅线同层设置，多个短路条中除第一短路条L1之外的短路条位于第一短路条的远离阵列基板的显示区域的一侧，这种设置方式可以防止与第一短路条L1相连的奇数数据线组1中的数据线和栅线金属制作的第二短路条L2之间产生交叠，从而减少静电击穿的发生。
断开不与第一短路条L1对应的数据线组与第一短路条L1之间的连接后，利用连接件3将第一短路条L1对应的数据线组与各自相应的短路条连接。即，将偶数数据线组2与第一短路条L1断开后，利用连接件将偶数数据线组2与第二短路条L2相连，具体包括：
形成钝化层6；
在钝化层6上形成多组过孔，每组过孔包括第一过孔7和第二过孔8，第一过孔7用于将不与第一短路条L1对应的数据线组露出，第二过孔8用于将同一组的第一过孔7露出的数据线组对应的短路条露出；
在钝化层6上形成包括多个连接件3的图形，每个连接件3通过一组过孔连接不与第一短路条L1对应的数据线组和各自对应的短路条。
具体地，如图4、图5、图8、图9和图11所示，奇数偶数线组1与第一短路条L1对应，偶数数据线组2与第二短路条L2对应，将偶数数据线组2中的每条数据线与第一短路条L1断开后，形成钝化层，并在钝化层上形成多组过孔，每组过孔包括第一过孔7和第二过孔8，第一过孔7对应于偶数数据线组2中的每条数据线，多个第二过孔8对应于第二短路条。每个连接件3连接在第一过孔7和第二过孔8之间，从而将偶数数据线组2中的每条数据线与第二短路条L2相连。
所述阵列基板的制作方法还包括：形成透明电极；其中，在所述钝化层上形成包括多个连接件的图形的步骤与所述形成透明电极的步骤同时进行，连接件3和透明电极可以通过一次光刻构图工艺形成，从而简化制作工艺。
在本发明中，为了便于工艺的进行，对所述源漏件进行刻蚀，以形成源极和漏极的步骤以及断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接的步骤可以同步进行。
具体地，形成包括源漏件、多个数据线组和第一短路条的图形的步骤包括：
形成数据线金属层4；
在数据线金属层4上形成光刻胶层5；
利用半色调掩膜板对光刻胶层5进行曝光并显影，以使得光刻胶层形成中间图形，所述中间图形包括对应于未曝光光刻胶和半曝光光刻胶，所述半色调掩膜板包括透光区、半透光区和不透光区，透光区对应于数据线组、源漏件、第一短路条，半透光区对应于不与所述第一短路条对应的数据线组的断开区域，不透光区对应于所述数据线金属层上需要被刻蚀掉的部分，如图3和图7所示。
以所述中间图形为掩膜，对所述数据线金属层4进行一次刻蚀，形成包括源漏件、多个数据线组和第一短路条的图形；
同步进行的对所述源漏件进行刻蚀的步骤以及断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接的步骤包括：
对所述中间图形进行灰化，以除去所述半曝光光刻胶；
以灰化后的图形作为掩膜对所述数据线金属层进行二次刻蚀，形成源极和漏极，并且断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接。
上述步骤中，半色调掩膜板的不透光区与未曝光光刻胶对应，半透光区与半曝光光刻胶对应，半曝光光刻胶的厚度小于未曝光光刻胶的厚度。断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接时，断开区域可以位于数据线上，且尽可能靠近短路条，如图2和图6中的虚线框S所示的即为断开区域，该区域以及源漏件中部区域对应于半曝光光刻胶，经过灰化后，半曝光光刻胶被去除，此时，断开区域和源漏件中部的部分露出，因此通过二次刻蚀可以将断开区域和源漏件中部的数据线金属刻蚀掉，从而断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接并形成源极和漏极。
需要说明的是，上述为结合附图对本发明的实施方式进行的描述，将数据线分为奇数数据线组和偶数数据线组，多个短路条包括第一短路条和第二短路条。当然，本发明中还可以将数据线和短路条按照其他方式分类，例如，将数据线分为红色像素数据线、蓝色像素数据线和绿色像素数据线，短路条包括为红色像素数据线提供信号的第一短路条、为蓝色像素数据线提供信号的第二短路条和为绿色像素提供信号的第三短路条，这种情况下，只要第一短路条L1和多条数据线同层设置即可，其他短路条的位置不限制。
可以理解的是，通常，阵列基板还包括在栅极和栅线上方的栅极绝缘层和有源层，如图3、图5、图7、图9和图11中所示，将栅极绝缘层和有源层统一标识为复合层9。
以上为对本发明所提供的阵列基板的制作方法的描述，可以看出，本发明形成的多个短路条中，第一短路条和多条数据线均形成为一体，在形成源极和漏极的同时，或形成源极和漏极之后，将不与第一短路条对应的数据线组与第一短路条断开，之后通过连接件将断开的数据线与其对应的短路条相连，因此在制作阵列基板时，数据线保持和至少一条短路条相连，某一条数据线上的静电可以分散到其他数据线上，从而减少静电击穿现象的发生。
作为本发明的另一方面，提供一种阵列基板，所述阵列基板由本发明提供的上述制作方法制作。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (9)

1.一种阵列基板的制作方法，所述阵列基板包括多个数据线组和与多个数据线组对应相连的多个短路条，其特征在于，所述阵列基板的制作方法包括：
形成包括源漏件、多个数据线组和第一短路条的图形，多个数据线组中的每条数据线均与所述第一短路条形成为一体结构；
对所述源漏件进行刻蚀，以形成源极和漏极；
断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接；
形成多个短路条中除所述第一短路条之外的短路条；
利用连接件将不与所述第一短路条对应的数据线组与各自相应的短路条连接；
其中，断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接的步骤不早于对所述源漏件进行刻蚀的步骤。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，形成多个短路条中除所述第一短路条之外的短路条的步骤与形成包括源漏件、多个数据线组和第一短路条的图形的步骤同时进行。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，多个短路条中除第一短路条之外的短路条位于所述第一短路条的远离阵列基板的显示区域的一侧。
4.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述制作方法还包括与形成多个短路条中除所述第一短路条之外的短路条的步骤同步进行的：
形成包括栅极和栅线的图形。
5.根据权利要求4所述的阵列基板的制作方法，其特征在于，多个短路条中除第一短路条之外的短路条位于所述第一短路条的远离阵列基板的显示区域的一侧。
6.根据权利要求1至5中任意一项所述的阵列基板的制作方法，其特征在于，利用连接件将不与所述第一短路条对应的数据线组与各自相应的短路条连接的步骤包括：
形成钝化层；
在钝化层上形成多组过孔，每组过孔包括第一过孔和第二过孔，所述第一过孔用于将不与所述第一短路条对应的数据线组露出，所述第二过孔用于将与同一组的第一过孔露出的数据线组对应的短路条露出；
在所述钝化层上形成包括多个连接件的图形，每个所述连接件通过一组过孔连接不与所述第一短路条对应的数据线组和各自对应的短路条。
7.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述制作方法还包括：形成透明电极；其中，在所述钝化层上形成包括多个连接件的图形的步骤与所述形成透明电极的步骤同步进行。
8.根据权利要求1至5中任意一项所述的阵列基板的制作方法，其特征在于，对所述源漏件进行刻蚀的步骤以及断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接的步骤同步进行。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，形成包括源漏件、多个数据线组和第一短路条的图形的步骤包括：
形成数据线金属层；
在数据线金属层上形成光刻胶层；
利用半色调掩膜板对所述光刻胶层进行曝光并显影，以使得光刻胶层形成中间图形，所述中间图形包括未曝光光刻胶和半曝光光刻胶，所述半色调掩膜板包括透光区、半透光区和不透光区，透光区对应于数据线组、源漏件、第一短路条，半透光区对应于不与所述第一短路条对应的数据线组的断开区域，不透光区对应于所述数据线金属层上需要被刻蚀掉的部分；
以所述中间图形为掩膜，对所述数据线金属层进行一次刻蚀，形成包括源漏件、多个数据线组和第一短路条的图形；
同步进行的对所述源漏件进行刻蚀的步骤以及断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接的步骤包括：
对所述中间图形进行灰化，以去除所述半曝光光刻胶；
以灰化后的图形作为掩膜对所述数据线金属层进行二次刻蚀，形成源极和漏极，并且断开不与所述第一短路条对应的数据线组与所述第一短路条之间的连接。
CN201410591712.5A 2014-10-28 2014-10-28 阵列基板及其制作方法 Active CN104299975B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410591712.5A CN104299975B (zh) 2014-10-28 2014-10-28 阵列基板及其制作方法
US14/802,623 US9443889B2 (en) 2014-10-28 2015-07-17 Method for manufacturing array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410591712.5A CN104299975B (zh) 2014-10-28 2014-10-28 阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN104299975A CN104299975A (zh) 2015-01-21
CN104299975B true CN104299975B (zh) 2017-05-31

Family

ID=52319640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410591712.5A Active CN104299975B (zh) 2014-10-28 2014-10-28 阵列基板及其制作方法

Country Status (2)

Country Link
US (1) US9443889B2 (zh)
CN (1) CN104299975B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104785354A (zh) * 2015-04-07 2015-07-22 台州市金博超导纳米材料科技有限公司 以低温高纯水为介质对纳米级金属粉末分级的方法
KR102411705B1 (ko) * 2015-04-10 2022-06-23 삼성디스플레이 주식회사 표시장치
CN105789119B (zh) * 2016-05-20 2019-01-22 武汉华星光电技术有限公司 阵列基板及其制作方法
WO2020027804A1 (en) * 2018-07-31 2020-02-06 Hewlett-Packard Development Company, L.P. Displays with partial transparent areas
CN112018086B (zh) * 2020-07-27 2022-03-22 惠科股份有限公司 短接棒及其制作方法、阵列基板和显示装置
CN113764384B (zh) * 2021-08-31 2022-06-07 惠科股份有限公司 信号走线结构及阵列基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060095693A (ko) * 2005-02-28 2006-09-01 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 모드 액정표시장치에서의 어레이 기판테스트를 위한 배선 형성방법
CN102023444A (zh) * 2009-09-15 2011-04-20 乐金显示有限公司 液晶显示设备及其制造方法
CN102981340A (zh) * 2012-12-11 2013-03-20 京东方科技集团股份有限公司 一种液晶显示器的阵列基板及制造方法
CN103474418A (zh) * 2013-09-12 2013-12-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443835B1 (ko) * 2002-04-17 2004-08-11 엘지.필립스 엘시디 주식회사 정전기 방지를 위한 박막트랜지스터 어레이 기판 및 그 제조방법
KR101051012B1 (ko) * 2004-08-06 2011-07-21 삼성전자주식회사 표시 패널용 모기판 및 그의 제조 방법
US7538399B2 (en) * 2004-12-15 2009-05-26 Samsung Electronics Co., Ltd. Thin film transistor substrate and manufacturing method thereof
KR100726090B1 (ko) * 2004-12-30 2007-06-08 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7470942B2 (en) * 2005-09-07 2008-12-30 Chunghwa Picture Tube., Ltd. Thin film transistor array and electrostatic discharge protective device thereof
KR101614900B1 (ko) * 2009-10-27 2016-04-25 삼성디스플레이 주식회사 표시 패널
CN102566169B (zh) * 2010-12-31 2015-02-25 上海天马微电子有限公司 液晶显示装置的检测装置及其测试方法
KR101843872B1 (ko) * 2011-06-27 2018-04-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20130265069A1 (en) * 2012-04-10 2013-10-10 Shenzhen China Star Optoelectronics Technology Co. Ltd. Liquid Crystal Panel, Liquid Crystal Module, and Method Of Determining Reason Behind Bad Display
US9299299B2 (en) * 2012-10-11 2016-03-29 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrate, PSAV liquid crystal display panel and manufacturing method thereof
CN103325327B (zh) * 2013-06-20 2016-03-30 深圳市华星光电技术有限公司 一种显示面板、显示面板的检测线路
CN103676232A (zh) * 2013-11-25 2014-03-26 深圳市华星光电技术有限公司 走线结构及该走线结构的断路修复方法、液晶面板
CN104111550A (zh) * 2014-08-08 2014-10-22 深圳市华星光电技术有限公司 液晶面板检测线路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060095693A (ko) * 2005-02-28 2006-09-01 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 모드 액정표시장치에서의 어레이 기판테스트를 위한 배선 형성방법
CN102023444A (zh) * 2009-09-15 2011-04-20 乐金显示有限公司 液晶显示设备及其制造方法
CN102981340A (zh) * 2012-12-11 2013-03-20 京东方科技集团股份有限公司 一种液晶显示器的阵列基板及制造方法
CN103474418A (zh) * 2013-09-12 2013-12-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN104299975A (zh) 2015-01-21
US9443889B2 (en) 2016-09-13
US20160118421A1 (en) 2016-04-28

Similar Documents

Publication Publication Date Title
CN104299975B (zh) 阵列基板及其制作方法
US9240421B2 (en) Display panel, method for fabricating the same and display device
CN109935571A (zh) 显示基板及其制作方法、裂纹检测方法、显示装置
US9799247B2 (en) Display panel
CN103529577B (zh) 液晶显示装置
US9576864B2 (en) Short-circuit unit and array substrate
JP5624939B2 (ja) 露光領域間のパターンシフト量に対する測定方法及び測定マーク
WO2019100502A1 (zh) 一种薄膜晶体管液晶显示器阵列基板及其制作方法
US20220035472A1 (en) Touch substrate and method for manufacturing the same, and display device
WO2017118073A1 (zh) 阵列基板及其制备方法和显示装置
US10026789B1 (en) Touch display substrate, touch display apparatus having the same, pixel arrangement, and fabricating method thereof
CN103268879B (zh) 一种阵列基板
JP2012003266A (ja) マザーボード及びアレイ基板の製造方法
JPS62222286A (ja) 能動マトリクスのデイスプレイスクリ−ンおよびその製造方法
CN107068691A (zh) 阵列基板和阵列基板的制作方法
CN205862052U (zh) 一种阵列基板、显示面板以及显示装置
US9690157B2 (en) Display device
US11631619B2 (en) Array substrate and fabricating method thereof, display panel and display device
CN109061914A (zh) 显示基板的制造方法、显示基板、显示装置
CN106486494A (zh) 显示装置
CN205809499U (zh) 一种阵列基板、显示面板和显示装置
CN107068696A (zh) 一种阵列基板和阵列基板的制作方法
CN103235456B (zh) 阵列基板及其制造方法和显示装置
CN105607336B (zh) Cf基板及其制作方法
TWI471672B (zh) 顯示面板的畫素結構及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant