JPH06151460A - 逆スタッガ型ｔｆｔの製造方法 - Google Patents
逆スタッガ型ｔｆｔの製造方法Info
- Publication number
- JPH06151460A JPH06151460A JP29623792A JP29623792A JPH06151460A JP H06151460 A JPH06151460 A JP H06151460A JP 29623792 A JP29623792 A JP 29623792A JP 29623792 A JP29623792 A JP 29623792A JP H06151460 A JPH06151460 A JP H06151460A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- drain electrode
- stagger type
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 逆スタッガ型ＴＦＴの製造方法に関し、活性
層の厚さと特性の制御性の向上を目的とする。 【構成】 耐熱性透明基板（１）の上にゲート電極
（２）をパターン形成したる後、基板（１）の上にゲー
ト絶縁膜（３），ａ−Si活性層（４），ｎ+ ａ−Si層
（５），金属電極層（７）と順次に層形成を行い、次
に、ａ−Si活性層（４）に達するまで、金属電極層
（７）とｎ+ ａ−Si層（５）をエッチングして、ドレイ
ン電極（８）とソース電極（９）を形成する逆スタッガ
型ＴＦＴの製造工程において、金属電極層（７）をｎ+
ａ−Si層（５）に達するまで選択エッチングして、ドレ
イン電極（８）とソース電極（９）を形成した後、ドレ
イン電極（８）とソース電極（９）を陽極として陽極酸
化を行い、露出しているｎ+ ａ−Si層（５）を絶縁層と
することを特徴として逆スタッガ型ＴＦＴの製造方法を
構成する。
層の厚さと特性の制御性の向上を目的とする。 【構成】 耐熱性透明基板（１）の上にゲート電極
（２）をパターン形成したる後、基板（１）の上にゲー
ト絶縁膜（３），ａ−Si活性層（４），ｎ+ ａ−Si層
（５），金属電極層（７）と順次に層形成を行い、次
に、ａ−Si活性層（４）に達するまで、金属電極層
（７）とｎ+ ａ−Si層（５）をエッチングして、ドレイ
ン電極（８）とソース電極（９）を形成する逆スタッガ
型ＴＦＴの製造工程において、金属電極層（７）をｎ+
ａ−Si層（５）に達するまで選択エッチングして、ドレ
イン電極（８）とソース電極（９）を形成した後、ドレ
イン電極（８）とソース電極（９）を陽極として陽極酸
化を行い、露出しているｎ+ ａ−Si層（５）を絶縁層と
することを特徴として逆スタッガ型ＴＦＴの製造方法を
構成する。
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリックス
表示方式をとる液晶表示装置（略称ＬＣＤ）において、
画像表示装置を構成する逆スタッガ型ＴＦＴの製造方法
に関する。
表示方式をとる液晶表示装置（略称ＬＣＤ）において、
画像表示装置を構成する逆スタッガ型ＴＦＴの製造方法
に関する。
【０００２】単純マトリックス表示方式に較べ、Ｘ方向
電極とＹ方向電極の交点にスイッチング用の能動素子を
備えるアクティブマトリックス表示方式はクロストーク
（Cross-talk) を防ぎ、また応答速度を向上できること
から、ワードプロセッサ、パーソナルコンピュータ等の
ＯＡ機器の情報表示に適し、また、大画面映像の表示装
置として商品化が進められている。
電極とＹ方向電極の交点にスイッチング用の能動素子を
備えるアクティブマトリックス表示方式はクロストーク
（Cross-talk) を防ぎ、また応答速度を向上できること
から、ワードプロセッサ、パーソナルコンピュータ等の
ＯＡ機器の情報表示に適し、また、大画面映像の表示装
置として商品化が進められている。
【０００３】
【従来の技術】アクティブマトリックス表示方式をとる
ＬＣＤに使用されている薄膜トランジスタ（ＴＦＴ）は
ゲート電極の配置方法によりスタッガ型と逆スタッガ型
とがあるが、本発明は一般に使用されている逆スタッガ
型ＴＦＴの製造方法に関するものである。
ＬＣＤに使用されている薄膜トランジスタ（ＴＦＴ）は
ゲート電極の配置方法によりスタッガ型と逆スタッガ型
とがあるが、本発明は一般に使用されている逆スタッガ
型ＴＦＴの製造方法に関するものである。
【０００４】なお、ＴＦＴをパターン形成する耐熱性透
明基板には石英基板とガラス基板とがあり、また、ＴＦ
Ｔを構成する半導体材料にもポリ・シリコンなどがある
が、アモルフアス・シリコン（ａ-Si)を半導体材料とす
る場合は高温処理を必要とせずにＴＦＴが形成できるの
で、一般にａ-Si を用い、ガラス基板上にデバイスの形
成が行なわれている。
明基板には石英基板とガラス基板とがあり、また、ＴＦ
Ｔを構成する半導体材料にもポリ・シリコンなどがある
が、アモルフアス・シリコン（ａ-Si)を半導体材料とす
る場合は高温処理を必要とせずにＴＦＴが形成できるの
で、一般にａ-Si を用い、ガラス基板上にデバイスの形
成が行なわれている。
【０００５】そこで、以下、耐熱性透明基板をガラス基
板と略称して説明する。図４（Ａ）はエッチング・スト
ッパを備えていない逆スタッガー型ＴＦＴの断面図、ま
た、同図（Ｂ）はエッチング・ストッパを備えた逆スタ
ッガー型ＴＦＴの断面図である。
板と略称して説明する。図４（Ａ）はエッチング・スト
ッパを備えていない逆スタッガー型ＴＦＴの断面図、ま
た、同図（Ｂ）はエッチング・ストッパを備えた逆スタ
ッガー型ＴＦＴの断面図である。
【０００６】すなわち、硼珪酸ガラスなどよりなるガラ
ス基板１の上にスパッタ技術と写真蝕刻技術（フォトリ
ソグラフィ）を用いてクローム(Cr)などの金属よりなる
ゲート電極２をパターン形成した後、プラズマ気相成長
法（ＣＶＤ法）により窒化シリコン（Si3N4)よりなるゲ
ート絶縁膜３を形成し、同図（Ａ）の場合は同様にプラ
ズマＣＶＤ法によりａ-Si 活性層と燐（Ｐ）を不純物と
するｎ+ ａ-Si 層を連続して形成した後にパターン形成
を行なって、ａ-Si 活性層４とｎ+ ａ-Si 層５を形成す
る。
ス基板１の上にスパッタ技術と写真蝕刻技術（フォトリ
ソグラフィ）を用いてクローム(Cr)などの金属よりなる
ゲート電極２をパターン形成した後、プラズマ気相成長
法（ＣＶＤ法）により窒化シリコン（Si3N4)よりなるゲ
ート絶縁膜３を形成し、同図（Ａ）の場合は同様にプラ
ズマＣＶＤ法によりａ-Si 活性層と燐（Ｐ）を不純物と
するｎ+ ａ-Si 層を連続して形成した後にパターン形成
を行なって、ａ-Si 活性層４とｎ+ ａ-Si 層５を形成す
る。
【０００７】次に、ゲート絶縁膜２の上の所定の位置に
スパッタ法を用いて酸化インジゥム(In2O3) と酸化錫(S
nO2)の固溶体（略称ＩＴＯ）よりなる透明導電膜６を形
成した後、スパッタ法と写真蝕刻技術を用いて一部が透
明導電膜６にかゝる金属電極層７をパターン形成する。
スパッタ法を用いて酸化インジゥム(In2O3) と酸化錫(S
nO2)の固溶体（略称ＩＴＯ）よりなる透明導電膜６を形
成した後、スパッタ法と写真蝕刻技術を用いて一部が透
明導電膜６にかゝる金属電極層７をパターン形成する。
【０００８】次に、ゲート電極２の上にある金属電極層
７とｎ+ ａ−Si層５を化学エッチングとドライエッチン
グ或いはドライエッチングのみを用いてａ-Si 活性層４
に達するまでエッチングを行い、ドレイン電極８とソー
ス電極９をパターン形成し、これによりＴＦＴが完成し
ている。
７とｎ+ ａ−Si層５を化学エッチングとドライエッチン
グ或いはドライエッチングのみを用いてａ-Si 活性層４
に達するまでエッチングを行い、ドレイン電極８とソー
ス電極９をパターン形成し、これによりＴＦＴが完成し
ている。
【０００９】この構造の特徴はａ-Si 活性層４とｎ+ ａ
−Si層５とが連続して形成してあるために相互の接触抵
抗が少ないが、問題はエッチングに当たってｎ+ ａ-Si
層５とａ-Si 活性層４との選択エッチングが困難なこと
である。
−Si層５とが連続して形成してあるために相互の接触抵
抗が少ないが、問題はエッチングに当たってｎ+ ａ-Si
層５とａ-Si 活性層４との選択エッチングが困難なこと
である。
【００１０】一方、同図（Ｂ）はゲート絶縁膜３の上に
プラズマＣＶＤ法を用いてａ-Si 層とSi3N4 層を順次に
形成した後、写真蝕刻を行なってエッチングストッパ層
10を作る。
プラズマＣＶＤ法を用いてａ-Si 層とSi3N4 層を順次に
形成した後、写真蝕刻を行なってエッチングストッパ層
10を作る。
【００１１】次に、この上にｎ+ ａ−Si層５を形成した
後、ａ-Si の島をパターン形成し隣接してＩＴＯよりな
る透明導電膜６をパターン形成した後、ｎ+ ａ−Si層５
の上に金属電極層７を形成し、これに化学エッチングと
ドライエッチング或いはドライエッチングを施してSi3N
4 よりなるエッチングストッパ層10に到るまでエッチン
グを行ない、これによりドレイン電極８とソース電極９
をパターン形成し、ＴＦＴが完成している。
後、ａ-Si の島をパターン形成し隣接してＩＴＯよりな
る透明導電膜６をパターン形成した後、ｎ+ ａ−Si層５
の上に金属電極層７を形成し、これに化学エッチングと
ドライエッチング或いはドライエッチングを施してSi3N
4 よりなるエッチングストッパ層10に到るまでエッチン
グを行ない、これによりドレイン電極８とソース電極９
をパターン形成し、ＴＦＴが完成している。
【００１２】この構造の特徴はエッチングストッパ層10
の存在によりａ-Si 活性層４の厚さの制御は充分にでき
るものゝ、ａ-Si 活性層４の表面が後のエッチングスト
ッパ層10形成工程で酸化されるために表面処理が必要と
なり、また、次のｎ+ ａ−Si層形成の過程で受ける熱処
理によりａ-Si 活性層４中に含まれる水素（Ｈ）原子が
抜け易いと云う問題がある。
の存在によりａ-Si 活性層４の厚さの制御は充分にでき
るものゝ、ａ-Si 活性層４の表面が後のエッチングスト
ッパ層10形成工程で酸化されるために表面処理が必要と
なり、また、次のｎ+ ａ−Si層形成の過程で受ける熱処
理によりａ-Si 活性層４中に含まれる水素（Ｈ）原子が
抜け易いと云う問題がある。
【００１３】
【発明が解決しようとする課題】逆スタッガー型ＴＦＴ
の製造方法にはエッチングストッパ層を備えるものと、
エッチングストッパ層を備えないものとがあるが、先に
記したようにそれぞれに長所と短所とがあり、安定した
製造方法とは言えない。
の製造方法にはエッチングストッパ層を備えるものと、
エッチングストッパ層を備えないものとがあるが、先に
記したようにそれぞれに長所と短所とがあり、安定した
製造方法とは言えない。
【００１４】そこで、ａ-Si 活性層の厚さと特性の制御
性の優れた製造方法を実用化することが課題である。
性の優れた製造方法を実用化することが課題である。
【００１５】
【課題を解決するための手段】上記の課題はガラス基板
１の上にゲート電極２をパターン形成したる後、基板１
の上にゲート絶縁膜３，ａ−Si活性層４，ｎ+ ａ−Si層
５，金属電極層７と順次に層形成を行い、次に、ａ−Si
活性層４に達するまで、金属電極層７とｎ+ ａ-Si層５
をエッチングして、ドレイン電極８とソース電極９を形
成する逆スタッガ型ＴＦＴの製造工程において、金属電
極層７をｎ+ ａ−Si層５に達するまで選択エッチングし
て、ドレイン電極８とソース電極９を形成した後、この
ドレイン電極８とソース電極９を陽極として陽極酸化を
行い、露出しているｎ+ ａ−Si層５を絶縁層とすること
を特徴として逆スタッガ型ＴＦＴの製造方法を構成する
ことにより解決することができる。
１の上にゲート電極２をパターン形成したる後、基板１
の上にゲート絶縁膜３，ａ−Si活性層４，ｎ+ ａ−Si層
５，金属電極層７と順次に層形成を行い、次に、ａ−Si
活性層４に達するまで、金属電極層７とｎ+ ａ-Si層５
をエッチングして、ドレイン電極８とソース電極９を形
成する逆スタッガ型ＴＦＴの製造工程において、金属電
極層７をｎ+ ａ−Si層５に達するまで選択エッチングし
て、ドレイン電極８とソース電極９を形成した後、この
ドレイン電極８とソース電極９を陽極として陽極酸化を
行い、露出しているｎ+ ａ−Si層５を絶縁層とすること
を特徴として逆スタッガ型ＴＦＴの製造方法を構成する
ことにより解決することができる。
【００１６】
【作用】本発明はエッチングストッパを備えない逆スタ
ッガ型ＴＦＴの製造方法の長所を活かし、その欠点を無
くするものである。
ッガ型ＴＦＴの製造方法の長所を活かし、その欠点を無
くするものである。
【００１７】すなわち、この方法の長所はａ−Si活性層
とｎ+ ａ−Si層を連続して層形成してあることから両者
の接触抵抗が少ないことであるが、欠点はｎ+ ａ−Si層
だけを選択的に正確にエッチングすることが困難なこと
である。
とｎ+ ａ−Si層を連続して層形成してあることから両者
の接触抵抗が少ないことであるが、欠点はｎ+ ａ−Si層
だけを選択的に正確にエッチングすることが困難なこと
である。
【００１８】そこで、従来はａ−Si活性層の厚さとして
約200 Åの膜厚が必要であるが、800 Å程度と余分に形
成し、フレオン(CF4) 系のガスをエッチャントとしてプ
ラズマエッチングを行っていたが、プラズマエッチング
では不可避のローディング効果のために膜厚の制御が難
しかった。
約200 Åの膜厚が必要であるが、800 Å程度と余分に形
成し、フレオン(CF4) 系のガスをエッチャントとしてプ
ラズマエッチングを行っていたが、プラズマエッチング
では不可避のローディング効果のために膜厚の制御が難
しかった。
【００１９】これに対し、発明者はSi層は電解酸化によ
り酸化物に変えうる非金属元素であることに着目した。
すなわち、電解酸化を行なうことによりSi→ SiOx の高
抵抗体に変えることができ、このｎ+ ａ−Si層を酸化物
高抵抗体とすることは、電気的にはｎ+ ａ−Si層をエッ
チングして除去したのと等価となる。
り酸化物に変えうる非金属元素であることに着目した。
すなわち、電解酸化を行なうことによりSi→ SiOx の高
抵抗体に変えることができ、このｎ+ ａ−Si層を酸化物
高抵抗体とすることは、電気的にはｎ+ ａ−Si層をエッ
チングして除去したのと等価となる。
【００２０】また、ドライエッチングは厚さ制御が難し
いのに対し、電解酸化によるバリア型酸化皮膜の成長に
当たっては酸化物の成長膜厚（Å／Ｖ）は印加電圧に比
例することから、厚さ制御が容易である。
いのに対し、電解酸化によるバリア型酸化皮膜の成長に
当たっては酸化物の成長膜厚（Å／Ｖ）は印加電圧に比
例することから、厚さ制御が容易である。
【００２１】以上のことから、本発明は電解酸化により
ドレイン電極とソース電極の間にあるｎ+ ａ−Si層を絶
縁物類似の高抵抗体とするものである。図１は本発明の
原理図であり、また、図２は本発明の製造工程を示す断
面図であって、原理図は最終工程を示す同図（Ｄ）と同
じものである。
ドレイン電極とソース電極の間にあるｎ+ ａ−Si層を絶
縁物類似の高抵抗体とするものである。図１は本発明の
原理図であり、また、図２は本発明の製造工程を示す断
面図であって、原理図は最終工程を示す同図（Ｄ）と同
じものである。
【００２２】すなわち、図２において、従来と同様にガ
ラス基板１の上にCrなどの金属を用いてゲート電極２を
形成した後、プラズマＣＶＤ法によりSi3N4 よりなるゲ
ート絶縁膜３を形成する。（以上同図Ａ） 次に、従来と同様にプラズマＣＶＤ法によりａ−Si活性
層４とｎ+ ａ−Si層５を連続して層形成する。（以上同
図Ｂ） 次に、従来と同様にCrなどの金属をスパッタした後、こ
の金属層を写真蝕刻技術を用いてパターン形成し、ドレ
イン電極８とソース電極９を作る。（以上同図Ｃ） 次に、このドレイン電極８とソース電極９を陽極として
電解酸化を行い、露出しているｎ+ ａ−Si層５の部分を
選択的に SiOx 層11に変えるものである。
ラス基板１の上にCrなどの金属を用いてゲート電極２を
形成した後、プラズマＣＶＤ法によりSi3N4 よりなるゲ
ート絶縁膜３を形成する。（以上同図Ａ） 次に、従来と同様にプラズマＣＶＤ法によりａ−Si活性
層４とｎ+ ａ−Si層５を連続して層形成する。（以上同
図Ｂ） 次に、従来と同様にCrなどの金属をスパッタした後、こ
の金属層を写真蝕刻技術を用いてパターン形成し、ドレ
イン電極８とソース電極９を作る。（以上同図Ｃ） 次に、このドレイン電極８とソース電極９を陽極として
電解酸化を行い、露出しているｎ+ ａ−Si層５の部分を
選択的に SiOx 層11に変えるものである。
【００２３】こゝで、ｎ+ ａ−Si層５の抵抗は低いため
にドレイン電極８とソース電極９に電圧を印加する場
合、ｎ+ ａ−Si層５での電圧降下は無視することができ
る。( 以上同図Ｄ） なお、同図Ｄにおいて、ｎ+ ａ−Si層５の露出部分を S
iOx 層11に変える電解酸化法には湿式と乾式とがある。
にドレイン電極８とソース電極９に電圧を印加する場
合、ｎ+ ａ−Si層５での電圧降下は無視することができ
る。( 以上同図Ｄ） なお、同図Ｄにおいて、ｎ+ ａ−Si層５の露出部分を S
iOx 層11に変える電解酸化法には湿式と乾式とがある。
【００２４】すなわち、湿式はドレイン電極８とソース
電極９を陽極として化成装置に接続し、電解液に浸漬
し、液中に対向して配置してある陰極との間に電圧を印
加することにより、ｎ+ ａ−Si層の電解酸化を行なうも
のである。
電極９を陽極として化成装置に接続し、電解液に浸漬
し、液中に対向して配置してある陰極との間に電圧を印
加することにより、ｎ+ ａ−Si層の電解酸化を行なうも
のである。
【００２５】このような方法をとる場合、ドレイン電極
８とソース電極９は電解酸化によりバリア型の酸化皮膜
が形成可能な金属であることが必要で、アルミニウム
（Al)の使用が適当である。
８とソース電極９は電解酸化によりバリア型の酸化皮膜
が形成可能な金属であることが必要で、アルミニウム
（Al)の使用が適当である。
【００２６】すなわち、Alからなるドレイン電極８とソ
ース電極９を陽極として所定の直流電圧を印加すると、
Alは約14Å／Ｖの成長膜厚で抵抗率の高い酸化アルミニ
ウム（Al2O3)が成長し、電流が流れなくなるのに逆比例
して露出しているｎ+ ａ−Si層に電流が集中して電解酸
化が進行し、ｎ+ ａ−Siを抵抗率の高い SiOx に変える
ものである。
ース電極９を陽極として所定の直流電圧を印加すると、
Alは約14Å／Ｖの成長膜厚で抵抗率の高い酸化アルミニ
ウム（Al2O3)が成長し、電流が流れなくなるのに逆比例
して露出しているｎ+ ａ−Si層に電流が集中して電解酸
化が進行し、ｎ+ ａ−Siを抵抗率の高い SiOx に変える
ものである。
【００２７】また、乾式は酸素（O2) プラズマ中でドレ
イン電極８とソース電極９を陽極とし電界を加えて酸素
プラズマを陽極位置に導くことにより、露出しているｎ
+ ａ−Si層を低温で酸化させて抵抗率の高い SiOx に変
えるものである。
イン電極８とソース電極９を陽極とし電界を加えて酸素
プラズマを陽極位置に導くことにより、露出しているｎ
+ ａ−Si層を低温で酸化させて抵抗率の高い SiOx に変
えるものである。
【００２８】この場合、ドレイン電極８とソース電極９
は必ずしもAlで形成してある必要はなく、従来のように
Crでパターン形成れさていても差支えない。なお、この
ような電解酸化を行なう場合は露出しているドレイン電
極８とソース電極９も酸化されるが、この回路接続はレ
ジストで被覆してある部分を使用するか、或いは接続位
置の酸化物を除くことにより行なうことができる。
は必ずしもAlで形成してある必要はなく、従来のように
Crでパターン形成れさていても差支えない。なお、この
ような電解酸化を行なう場合は露出しているドレイン電
極８とソース電極９も酸化されるが、この回路接続はレ
ジストで被覆してある部分を使用するか、或いは接続位
置の酸化物を除くことにより行なうことができる。
【００２９】
実施例１：（電解液を用いた電解酸化, 図２関連） 厚さが1.1mm の硼珪酸ガラスよりなるガラス基板１の上
にスパッタ法を用いてCrを約1000Åの厚さに形成した
後、写真蝕刻を行ってゲート電極２をパターン形成した
後、プラズマＣＶＤ法によりSi3N4 よりなるゲート絶縁
膜３を約3000Åの厚さに形成した。（以上図２Ａ） 次に、プラズマＣＶＤ法によりａ−Si活性層４を約200
Åの厚さに、また、フォスフイン(PH3) を不純物として
ｎ+ ａ−Si層５を約700 Åの厚さに連続して層形成し、
パターン形成した。（以上同図Ｂ） 次に、Siを２％含むAl合金をスパッタ法により約4000Å
の厚さに形成した後、この金属層を写真蝕刻技術を用い
てパターン形成し、ドレイン電極８とソース電極９をパ
ターン形成しｎ+ ａ−Si層５を露出させた。（以上同図
Ｃ） 次に、ドレイン電極８, ソース電極９とｎ+ ａ−Si層５
を除いてレジストで被覆した後、基板上のドレイン電極
８を化成電源の陽極端子に回路接続し、陰極端子に回路
接続した白金(Pt)板を対極とし、0.04規定の亜硝酸カリ
(KNO3)を溶質とし、テトラヒドロフルフリルアルコール
(HOCH2C4H7O)を溶媒とする電解液を用いて電解酸化を行
ない、露出しているｎ+ ａ−Si層５を SiOx 層に変え
た。 実施例２：（O2プラズマ中の電解酸化，図３関連） 実施例１において、ドレイン電極とソース電極を形成す
る金属電極層を厚さ約1500ÅのCrを用いて形成した以外
は全く同様にしてゲート絶縁膜３の上にａ−Si活性層４
とｎ+ ａ−Si層５を形成した。
にスパッタ法を用いてCrを約1000Åの厚さに形成した
後、写真蝕刻を行ってゲート電極２をパターン形成した
後、プラズマＣＶＤ法によりSi3N4 よりなるゲート絶縁
膜３を約3000Åの厚さに形成した。（以上図２Ａ） 次に、プラズマＣＶＤ法によりａ−Si活性層４を約200
Åの厚さに、また、フォスフイン(PH3) を不純物として
ｎ+ ａ−Si層５を約700 Åの厚さに連続して層形成し、
パターン形成した。（以上同図Ｂ） 次に、Siを２％含むAl合金をスパッタ法により約4000Å
の厚さに形成した後、この金属層を写真蝕刻技術を用い
てパターン形成し、ドレイン電極８とソース電極９をパ
ターン形成しｎ+ ａ−Si層５を露出させた。（以上同図
Ｃ） 次に、ドレイン電極８, ソース電極９とｎ+ ａ−Si層５
を除いてレジストで被覆した後、基板上のドレイン電極
８を化成電源の陽極端子に回路接続し、陰極端子に回路
接続した白金(Pt)板を対極とし、0.04規定の亜硝酸カリ
(KNO3)を溶質とし、テトラヒドロフルフリルアルコール
(HOCH2C4H7O)を溶媒とする電解液を用いて電解酸化を行
ない、露出しているｎ+ ａ−Si層５を SiOx 層に変え
た。 実施例２：（O2プラズマ中の電解酸化，図３関連） 実施例１において、ドレイン電極とソース電極を形成す
る金属電極層を厚さ約1500ÅのCrを用いて形成した以外
は全く同様にしてゲート絶縁膜３の上にａ−Si活性層４
とｎ+ ａ−Si層５を形成した。
【００３０】次に、硝酸第２セリウムアンモン〔(NH4)2
Ce(NO3)6] と硝酸アンモン[(NH4)NO 3]および水(H2O) よ
りなるエッチャントを用いてゲート電極２の上部位置に
あるCr層を選択エッチングしてドレイン電極８とソース
電極９を形成すると共にｎ+ａ−Si層５を露出させた。
Ce(NO3)6] と硝酸アンモン[(NH4)NO 3]および水(H2O) よ
りなるエッチャントを用いてゲート電極２の上部位置に
あるCr層を選択エッチングしてドレイン電極８とソース
電極９を形成すると共にｎ+ａ−Si層５を露出させた。
【００３１】次に、電気的に導通しているドレイン電極
８, ソース電極９とｎ+ ａ−Si層５のうち、ドレイン電
極８を外部に回路接続して取り出し、この試料12を図３
に示すプラズマ電解酸化装置の化成電源13の陽極に繋が
るPt被覆を施した台座( ペデスタル）20の上におき、ド
レイン電極８を化成電源13の陽極に回路接続した。
８, ソース電極９とｎ+ ａ−Si層５のうち、ドレイン電
極８を外部に回路接続して取り出し、この試料12を図３
に示すプラズマ電解酸化装置の化成電源13の陽極に繋が
るPt被覆を施した台座( ペデスタル）20の上におき、ド
レイン電極８を化成電源13の陽極に回路接続した。
【００３２】こゝで、プラズマ電解酸化装置は石英製の
反応管14の上部に化成電源13の陰極に繋がるpt被覆のカ
ソード15があり、また、このカソード15を囲むようにし
て高周波コイル16が反応管14の外側に設けられており、
高周波電源17に回路接続されている。
反応管14の上部に化成電源13の陰極に繋がるpt被覆のカ
ソード15があり、また、このカソード15を囲むようにし
て高周波コイル16が反応管14の外側に設けられており、
高周波電源17に回路接続されている。
【００３３】また、反応管14の中にはO2ガスの給気管18
があり、一方、O2ガスは装置の基板側に設けた排気口19
より真空排気系により減圧排気するように構成さてい
る。かゝるプラズマ電解酸化装置を用い、給気管18より
O2を供給し、真空排気して反応管の内部を0.1 torrに保
った状態で、高周波電源17より13.56 ＭHzの電流を200
Ｗの電力で供給してO2プラズマを発生させると共に、化
成電源13を用い、台座20とカソード15の間に10〜100 Ｖ
を印加してO2プラズマを導き、露出しているｎ+ ａ−Si
層５を低温で SiOx 層に変えた。
があり、一方、O2ガスは装置の基板側に設けた排気口19
より真空排気系により減圧排気するように構成さてい
る。かゝるプラズマ電解酸化装置を用い、給気管18より
O2を供給し、真空排気して反応管の内部を0.1 torrに保
った状態で、高周波電源17より13.56 ＭHzの電流を200
Ｗの電力で供給してO2プラズマを発生させると共に、化
成電源13を用い、台座20とカソード15の間に10〜100 Ｖ
を印加してO2プラズマを導き、露出しているｎ+ ａ−Si
層５を低温で SiOx 層に変えた。
【００３４】
【発明の効果】本発明によれば、ａ−Si活性層を外気に
曝すことなくＴＦＴの形成が行なわれるために、特性の
再現性が良好であり、また、陽極酸化によりｎ+ ａ−Si
層が精度よく絶縁化できるために、ａ−Si活性層の膜厚
制御性が良い。
曝すことなくＴＦＴの形成が行なわれるために、特性の
再現性が良好であり、また、陽極酸化によりｎ+ ａ−Si
層が精度よく絶縁化できるために、ａ−Si活性層の膜厚
制御性が良い。
【００３５】また、製造面よりはＴＦＴの製造に必要な
マスク数が二枚とすることも可能で工数を削減すること
ができる。
マスク数が二枚とすることも可能で工数を削減すること
ができる。
【図１】本発明に係る逆スタッガ型ＴＦＴの原理図であ
る。
る。
【図２】本発明に係る製造工程を示す断面図である。
【図３】プラズマ電解酸化装置の構成を示す断面図であ
る。
る。
【図４】逆スタッガ型ＴＦＴの構成を示す断面図であ
る。
る。
４ ａ−Si活性層 ５ ｎ+ ａ−Si層 ７ 金属電極層 ８ ドレイン電極 ９ ソース電極 10 エッチングストッパ層 11 SiOx 層 13 化成電源 14 反応管 15 カソード 16 高周波コイル 20 台座
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/316 Ｔ 7352−4Ｍ
Claims (3)
- 【請求項１】 耐熱性透明基板（１）の上にゲート電極
（２）をパターン形成したる後、該基板（１）の上にゲ
ート絶縁膜（３），ａ−Si活性層（４），ｎ + ａ−Si層
（５），金属電極層（７）と順次に層形成を行い、次
に、前記のａ−Si活性層（４）に達するまで、金属電極
層（７）とｎ+ ａ−Si層（５）をエッチングして、ドレ
イン電極（８）とソース電極（９）を形成する逆スタッ
ガ型ＴＦＴの製造工程において、前記金属電極層（７）
をｎ+ ａ−Si層（５）に達するまで選択エッチングし
て、ドレイン電極（８）とソース電極（９）を形成した
後、該ドレイン電極（８）とソース電極（９）を陽極と
して陽極酸化を行い、露出しているｎ+ ａ−Si層（５）
を絶縁層とすることを特徴とする逆スタッガ型ＴＦＴの
製造方法。 - 【請求項２】 前記金属電極層（７）がAl合金よりな
り、前記の陽極酸化を電解液を用いて行なうことを特徴
とする請求項１記載の逆スタッガ型ＴＦＴの製造方法。 - 【請求項３】 前記ｎ+ ａ−Si層（５）の陽極酸化を酸
素プラズマにより行なうことを特徴とする請求項１記載
の逆スタッガ型ＴＦＴの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29623792A JPH06151460A (ja) | 1992-11-06 | 1992-11-06 | 逆スタッガ型ｔｆｔの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29623792A JPH06151460A (ja) | 1992-11-06 | 1992-11-06 | 逆スタッガ型ｔｆｔの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151460A true JPH06151460A (ja) | 1994-05-31 |
Family
ID=17830961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29623792A Withdrawn JPH06151460A (ja) | 1992-11-06 | 1992-11-06 | 逆スタッガ型ｔｆｔの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151460A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0684199A3 (en) * | 1994-05-23 | 1996-11-13 | Hewlett Packard Co | Positioning mechanism against two surfaces for a stack of sheets. |
| US6579749B2 (en) | 1998-11-17 | 2003-06-17 | Nec Corporation | Fabrication method and fabrication apparatus for thin film transistor |
| JP2006191016A (ja) * | 2004-12-30 | 2006-07-20 | Lg Philips Lcd Co Ltd | 薄膜トランジスタアレイ基板およびその製造方法 |
| JP2011187859A (ja) * | 2010-03-11 | 2011-09-22 | Hitachi Displays Ltd | 表示装置およびその製造方法 |
-
1992
- 1992-11-06 JP JP29623792A patent/JPH06151460A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0684199A3 (en) * | 1994-05-23 | 1996-11-13 | Hewlett Packard Co | Positioning mechanism against two surfaces for a stack of sheets. |
| US6579749B2 (en) | 1998-11-17 | 2003-06-17 | Nec Corporation | Fabrication method and fabrication apparatus for thin film transistor |
| JP2006191016A (ja) * | 2004-12-30 | 2006-07-20 | Lg Philips Lcd Co Ltd | 薄膜トランジスタアレイ基板およびその製造方法 |
| JP2011187859A (ja) * | 2010-03-11 | 2011-09-22 | Hitachi Displays Ltd | 表示装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6235559B1 (en) | Thin film transistor with carbonaceous gate dielectric | |
| US6081308A (en) | Method for manufacturing liquid crystal display | |
| US4502204A (en) | Method of manufacturing insulated gate thin film field effect transistors | |
| JPH0669233A (ja) | 半導体装置の製造方法 | |
| CN101419916A (zh) | 薄膜晶体管的制造方法 | |
| JPH0580650B2 (ja) | ||
| JP3160336B2 (ja) | 半導体装置の製造方法 | |
| JPH06151460A (ja) | 逆スタッガ型ｔｆｔの製造方法 | |
| JPH02106723A (ja) | 薄膜トランジスタアレイ | |
| JPH05165059A (ja) | 薄膜トランジスタの製造方法 | |
| JP2752983B2 (ja) | 液晶表示用薄膜トランジスタの製造方法 | |
| JP3114303B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
| JPS60170261A (ja) | 薄膜トランジスタの構成方法 | |
| JP3168648B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH0618930A (ja) | アクティブマトリックス形液晶表示装置の製造方法 | |
| JP2009267296A (ja) | 金属配線の製造方法、ｔｆｔの製造方法、及びそれを用いて製造されたｔｆｔ | |
| JPS6184065A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61164267A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05251701A (ja) | 薄膜トランジスタの形成方法 | |
| JP3012104B2 (ja) | 薄膜トランジスタ | |
| JPH0951098A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2002333845A (ja) | 表示パネル用基板、その製造方法およびそれに用いる薄膜形成装置 | |
| JPS61147574A (ja) | 薄膜トランジスタ | |
| KR20020076934A (ko) | 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| JPH06308539A (ja) | マトリクスアレイ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |