DE102004028991B4 - Dünnschichttransistorarray-Substrat und Herstellverfahren für ein solches - Google Patents

Dünnschichttransistorarray-Substrat und Herstellverfahren für ein solches Download PDF

Info

Publication number
DE102004028991B4
DE102004028991B4 DE102004028991A DE102004028991A DE102004028991B4 DE 102004028991 B4 DE102004028991 B4 DE 102004028991B4 DE 102004028991 A DE102004028991 A DE 102004028991A DE 102004028991 A DE102004028991 A DE 102004028991A DE 102004028991 B4 DE102004028991 B4 DE 102004028991B4
Authority
DE
Germany
Prior art keywords
film transistor
line
gate line
gate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004028991A
Other languages
English (en)
Other versions
DE102004028991A8 (de
DE102004028991A1 (de
Inventor
Jae Hong Jun
Yun Bok Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of DE102004028991A1 publication Critical patent/DE102004028991A1/de
Publication of DE102004028991A8 publication Critical patent/DE102004028991A8/de
Application granted granted Critical
Publication of DE102004028991B4 publication Critical patent/DE102004028991B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • G02F1/13394Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Dünnschichttransistorarray-Substrat mit:
– einer Gateleitung (52) auf einem Substrat (51);
– einem Gateisolierfilm (62) auf der Gateleitung (52);
– einer Datenleitung (54) auf dem Gateisolierfilm (62), wobei diese Datenleitung (54) die Gateleitung (52) schneidet, um einen Pixelbereich (84) zu definieren, und wobei sich der Gateisolierfilm (62) zwischen der Gateleitung (52) und der Datenleitung (54) befindet, wobei die Gateleitung (52) einen Vorsprung (52b) aufweist, der von einem Leitungsteil (52a) der Gateleitung (52) vorsteht;
– einem Dünnschichttransistor (80) an der Schnittstelle zwischen der Gateleitung (52) und der Datenleitung (54);
– einer Pixelelektrode (72) im Pixelbereich (84), wobei diese Pixelelektrode (72) mit dem Dünnschichttransistor (80) verbunden ist; und
– einem durch ein Tintenstrahlsystem aufgebrachten Abstandshalter (82) auf dem Vorsprung (52b),
– wobei eine Breite (d1) des Leitungsteils (52a) der Gateleitung (52) kleiner ist als eine Breite (W3) der Datenleitung (54).

Description

  • Diese Anmeldung beansprucht den Nutzen der am 17. Juni 2003 eingereichten koreanischen Patentanmeldung Nr. 2003-38990 , die hiermit durch Bezugnahme für alle Zwecke so eingeschlossen wird, als sei sie hier vollständig dargelegt.
  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die Erfindung betrifft ein Flüssigkristalldisplay (LCD) sowie ein Verfahren zum Herstellen eines solchen. Genauer gesagt, betrifft die Erfindung ein Dünnschichttransistorarray-Substrat mit Abstandshaltern, die so ausgebildet sind, ohne dass dadurch das Öffnungsverhältnis eingeschränkt würde.
  • Erörterung der einschlägigen Technik
  • Im Allgemeinen steuern Flüssigkristalldisplays (LCDs) die Lichttransmission eines Flüssigkristallmaterials unter Verwendung eines elektrischen Felds, um ein Bild anzuzeigen. Ein Flüssigkristalldisplay, bei dem eine gemeinsame Elektrode auf einem oberen Substrat ausgebildet ist und eine Pixelelektrode auf einem unteren Substrat ausgebildet ist, wobei die zwei Elektroden einander zugewandt angeordnet sind, steuert einen Flüssigkristall durch ein zwischen der gemeinsamen Elektrode und der Pixelelektrode erzeugtes elektrisches Feld an.
  • Ein Flüssigkristalldisplay verfügt über ein Dünnschichttransistorarray-Substrat (ein unteres Substrat) und ein Farbfilterarray-Substrat (ein oberes Substrat), wobei die zwei Substrate einander zugewandt und miteinander verbunden sind, Abstandshalter, um den Zellenabstand zwischen den zwei Substraten gleichmäßig aufrecht zu erhalten, und einen Flüssigkristall im durch die Abstandshalter geschaffenen Raum.
  • Das Dünnschichttransistorarray-Substrat verfügt über eine Vielzahl von Signalleitungen, eine Vielzahl von Dünnschichttransistoren sowie einen Ausrichtungsfilm, der zur Ausrichtung des Flüssigkristalls auf es aufgetragen ist. Das Farbfilterarray-Substrat verfügt über einen Farbfilter zum Darstellen von Farben, eine Schwarzmatrix zum Verhindern des Ausleckens von Licht sowie einen Ausrichtungsfilm, der zur Ausrichtung des Flüssigkristalls auf es aufgetragen ist.
  • Abstandshalter werden in durch ein Verstreuverfahren gebildete Kugel-Abstandshalter sowie durch eine Fotolithografietechnik ausgebildete Muster-Abstandshalter eingeteilt.
  • Kugel-Abstandshalter werden unter Verwendung einer Streueinrichtung auf einem Substrat verstreut, um den Zellenabstand zwischen dem oberen und dem unteren Substrat aufrecht zu erhalten. Jedoch ist es schwierig, die Kugel-Abstandshalter gleichmäßig zu verstreuen. Ferner bewegen sich die Kugel-Abstandshalter zwischen dem oberen und dem unteren Substrat, was zu einem Welligkeitseffekt führt.
  • Muster-Abstandshalter werden auf einem Substrat durch eine Fotolithografietechnik mit einem Muster ausgebildet, wobei sie an einer speziellen Stelle fixiert sind, um den Zellenabstand zwischen dem oberen und dem unteren Substrat aufrecht zu erhalten. Da jedoch die Muster-Abstandshalter durch eine Fotolithografietechnik hergestellt werden, wird ein zusätzlicher Maskenprozess benötigt. Darüber hinaus wird, wenn die Muster-Abstandshalter durch eine Fotolithografietechnik hergestellt werden, nur ein kleiner Anteil des Abstandshaltermaterials tatsächlich dazu verwendet, die Muster-Abstandshalter zu erzeugen, und das meiste des Abstandshaltermaterials, über 95%, wird vom Substrat entfernt, wodurch die Herstellkosten ansteigen.
  • Um diese Probleme zu lösen, wurde ein Dünnschichttransistorarray-Substrat vorgeschlagen, das über mittels einer Tintenstrahlvorrichtung hergestellte Abstandshalter verfügt.
  • Die 1 ist eine Draufsicht zum Veranschaulichen eines Dünnschichttransistorarray-Substrats gemäß einer einschlägigen Technik, bei dem Abstandshalter durch eine Tintenstrahlvorrichtung hergestellt sind, und die 2 ist eine Schnittansicht zum Veranschaulichen des Dünnschichttransistorarray-Substrats entlang der Linie 1-1' in der 1.
  • Gemäß den 1 und 2 verfügt das Dünnschichttransistorarray-Substrat gemäß der einschlägigen Technik über eine Gateleitung 2 und eine Datenleitung 4, die einander schneidend auf einem unteren Substrat 1 ausgebildet sind, einen an jeder Schnittstellen ausgebildeten Dünnschichttransistor, eine Pixelelektrode 22 in einem durch die Schnittstelle definierten Pixelbereich 32, einen an der Überlappung zwischen der Gateleitung 2 und einer Speicherelektrode 24 ausgebildeten Speicherkondensator 28 sowie einen Abstandshalter 32 in Überlappung mit dem Speicherkondensator 28.
  • Die Gateleitung 2 liefert ein Gatesignal an eine Gateelektrode 6 des Dünnschichttransistors 30. Die Gateleitung 2 ist so ausgebildet, dass sie in einem Gebiet, in dem sie und die Datenleitung 4 einander überlappen, wobei dazwischen ein Gateisolierfilm 12 eingefügt ist, eine erste Breite W1 aufweist, und dass sie in einem Gebiet zwischen den Pixelelektroden 22 eine zweite Breite W2, die größer als die erste Breite W1 ist, aufweist. D. h., dass die Gateleitung 2 in einem mit der Datenleitung 4 überlappenden Gebiet eine relativ geringe Breite aufweist. Demgemäß kann die Signalwechselwirkung, zu der es durch eine Kopplung zwischen einem an die Datenleitung 4 gelieferten Pixelsignal und einem an die Gateleitung 2 gelieferten Gatesignal kommt, verringert werden.
  • Die Datenleitung 4 ist so ausgebildet, dass sie eine dritte Breite W3 aufweist, und sie liefert über eine Drainelektrode 10 des Dünnschichttransistors 30 ein Pixelsignal an die Pixelelektrode 22.
  • Der Dünnschichttransistor 30 lädt, auf das Gatesignal auf der Gateleitung 2 hin, das Pixelsignal der Datenleitung 4 in die Pixelelektrode 22. Zu diesem Zweck verfügt der Dünnschichttransistor 30 über die mit der Gateleitung 2 verbundene Gateelektrode 6, eine mit der Datenleitung 4 verbundene Sourceelektrode 8 sowie eine mit der Pixelelektrode 22 verbundene Drainelektrode 10. Der Dünnschichttransistor 30 verfügt ferner über eine aktive Schicht 14 in Überlappung mit der Gateelektrode 6, wobei sich der Gateisolierfilm 12 dazwischen befindet, und zwischen der Sourceelektrode 8 und der Drainelektrode 10 ist ein Kanal gebildet. Auf der aktiven Schicht 14 befindet sich eine ohmsche Kontaktschicht 16 zum Herstellen eines ohmschen Kontakts mit der Sourceelektrode 8 und der Drainelektrode 10.
  • Die Pixelelektrode 22, die über ein erstes, einen Passivierungsfilm 18 durchdringendes Kontaktloch 20a mit der Drainelektrode 10 des Dünnschichttransistors 30 verbunden ist, ist im Pixelbereich 34 ausgebildet.
  • Demgemäß wird zwischen der Pixelelektrode 22, an die über den Dünnschichttransistor 30 das Pixelsignal geliefert wird, und der gemeinsamen Elektrode (nicht dargestellt), an die eine Bezugsspannung geliefert wird, ein elektrisches Feld erzeugt. Wenn ein derartiges elektrisches Feld angelegt wird, drehen sich die Flüssigkristallmoleküle, die zwischen dem Dünnschichttransistorarray-Substrat und dem Farbfilter- Arraysubstrat in einer vorbestimmten Richtung angeordnet sind, aufgrund ihrer dielektrischen Anisotropie. Im Ergebnis differiert die Lichttransmission im Pixelbereich 34 abhängig vom Ausmaß der Drehung der Flüssigkristallmoleküle, und dadurch können Bilder angezeigt werden.
  • Der Speicherkondensator 28 verfügt über die Gateleitung 2, die Speicherelektrode 24 in Überlappung mit der Gateleitung 2, wobei sich dazwischen der Gateisolierfilm 12 befindet, und die Pixelelektrode 22, die über ein zweites, den Passivierungsfilm 18 durchdringendes Kontaktloch 20b mit der Speicherelektrode 24 verbunden ist. Der Speicherkondensator 28 ermöglicht es, ein in die Pixelelektrode 22 geladenes Signal bis zum nächsten Pixelsignal stabil aufrecht zu erhalten.
  • Der Abstandshalter 32 hält einen Zellenabstand zwischen dem Dünnschichttransistorarray-Substrat und dem Farbfilterarray-Substrat aufrecht. Der Abstandshalter 32 wird durch eine Tintenstrahlvorrichtung in einem Bereich des Dünnschichttransistorarray-Substrats hergestellt, der mit einer Schwarzmatrix (nicht dargestellt) des Farbfilterarray-Substrats überlappt. D. h., dass der Abstandshalter 32 so hergestellt wird, dass er mit dem TFT 30 oder dem Speicherkondensator 28, der auf dem Dünnschichttransistorarray-Substrat ausgebildet ist, überlappt.
  • Nun wird in Zusammenhang mit den 3A bis 3C ein Verfahren zum Herstellen des Abstandshalters mit einer Tintenstrahlvorrichtung detailliert erläutert.
  • Wie es in der 3A dargestellt ist, wird eine Tintenstrahlvorrichtung 40 auf dem unteren Substrat 1 ausgerichtet. Dann wird unter Verwendung der ausgerichteten Tintenstrahlvorrichtung 40 ein Abstandshaltermaterial 33 auf den TFT 30 oder den Speicherkondensator 28 des unteren Substrats 1 ausgegeben, wie es in der 3B dargestellt ist. D. h., dass ein physikalischer Druck erzeugt wird, wenn an ein piezoelektrisches Element eines Tintenstrahlkopfs 44 eine Spannung angelegt wird. Dieser physikalische Druck sorgt dafür, dass sich eine Leitung, die dazu verwendet wird, den das Abstandshaltermaterial 33 enthaltenden Behälter 42 mit einer Düse 46 zu verbinden, wiederholt zusammenzieht und ausdehnt, so dass das Abstandshaltermaterial 33 durch die Düse 46 auf das untere Substrat 1 ausgegeben wird.
  • Das durch die Düse 46 der Tintenstrahlvorrichtung 40 auf das untere Substrat 1 ausgegebene Abstandshaltermaterial 33 erfährt anschließend eine Belichtung durch Ultraviolettstrahlung, wie sie von einer Lichtquelle 48 abgestrahlt wird, oder einen Brennprozess, wie es in der 3C dargestellt ist. Auf diese Weise wird der Abstandshalter 32 mit einer vorbestimmten Breite W und Höhe H auf dem unteren Substrat 1 fixiert.
  • Während der Herstellung des Abstandshalters 32 unter Verwendung der Tintenstrahlvorrichtung gemäß der einschlägigen Technik unterliegt das Abstandshaltermaterial 33 geringer Viskosität durch die Düse hindurch der Schwerkraft, während es auf das Substrat 1 ausgegeben wird. Demgemäß breitet sich das Abstandshaltermaterial 33 weit aus, was es erschwert, den Abstandshalter 32 an einer vorbestimmten Position zu lokalisieren. Anders gesagt, muss der Abstandshalter 32 auf dem unteren Substrat in Gebieten ausgebildet werden, die durch die Schwarzmatrix des oberen Substrats abgedeckt werden können, damit nichts am Öffnungsverhältnis des LCD verloren geht, wobei diese Gebiete den TFT 30, den Speicherkondensator 28, die Datenleitung 4 und die Gateleitung 2 beinhalten. Wenn sich der Abstandshalter 32 ausbreitet, bildet er sich in unerwünschter Weise auf der Pixelelektrode 22 aus, wobei es sich um ein Gebiet ohne Überlappung mit der Schwarzmatrix handelt, wodurch Öffnungsverhältnis verloren geht, und der Abstandshalter 32 erscheint als Fleck auf der Pixelelektrode 22.
  • US 6,392,735 B1 beschreibt eine Flüssigkristallanzeigevorrichtung mit einem oberen Substrat und einem unteren Substrat, bei der eine Gateleitung von einer Datenleitung geschnitten wird, um einen Pixelbereich zu bilden. Die Gateleitung weist einen rechteckigen Vorsprung auf. Im Bereich des Vorsprungs der Gateleitung ist vom oberen Substrat her ein Abstandshalter angeordnet, der aus mehreren Teilschichten von roten, blauen und grünen Farbfiltern besteht. Der Abstandshalter am oberen Substrat wird von der Gegenelektrode und einer Ausrichtungsschicht gedeckt.
  • US 2002/0140893 A1 beschreibt ein Verfahren zur Herstellung eines Abstandshalters von Flüssigkristallanzeigevorrichtungen. Um die unteren und oberen Substrate bei Flüssigkristallanzeigevorrichtungen einfach herzustellen, wird ein Tintenstrahlverfahren eingesetzt, welches auf dem unteren Substrat Abstandshalter aufbringt, um das obere Substrat zu beabstanden.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Demgemäß ist die Erfindung auf ein Dünnschichttransistorarray-Substrat und ein Verfahren zum Herstellen desselben gerichtet, das eines oder mehrere der Probleme aufgrund von Einschränkungen und Nachteilen in der einschlägigen Technik im Wesentlichen vermeidet.
  • Es ist eine Aufgabe der Erfindung, ein Dünnschichttransistorarray-Substrat mit Abstandshaltern zu schaffen, die durch ein Tintenstrahlsystem aufgebracht werden, ohne dass ein Verlust an Öffnungsverhältnis auftritt.
  • Zusätzliche Merkmale und Vorteile der Erfindung werden in der folgenden Beschreibung dargelegt, und sie sind teilweise aus der Beschreibung ersichtlich, oder sie ergeben sich beim Ausüben der Erfindung. Die Aufgaben und andere Vorteile der Erfindung werden durch die Struktur realisiert und erzielt, wie sie in der schriftlichen Beschreibung und den zugehörigen Ansprüchen sowie den beigefügten Ansprüchen speziell dargelegt ist.
  • Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst.
  • Es ist zu beachten, dass sowohl die vorstehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung beispielhaft und erläuternd sind und dazu vorgesehen sind, für eine weitere Erläuterung der beanspruchten Erfindung zu sorgen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen, die enthalten sind, um für ein weiteres Verständnis der Erfindung zu sorgen, und die in diese Beschreibung eingeschlossen sind und einen Teil derselben bilden, veranschaulichen Ausführungsformen der Erfindung und dienen gemeinsam mit der Beschreibung dazu, die Prinzipien der Erfindung zu erläutern.
  • In den Zeichnungen ist Folgendes dargestellt.
  • 1 ist eine Draufsicht zum Veranschaulichen eines Dünnschichttransistorarray-Substrats gemäß einer einschlägigen Technik;
  • 2 ist eine Schnittansicht des Dünnschichttransistorarray-Substrats entlang der Linie I-I' in der 1;
  • 3A bis 3C sind Schnittansichten zum Veranschaulichen eines Herstellprozesses für einen durch ein Tintenstrahlsystem gemäß der einschlägigen Technik hergestellten Abstandshalter;
  • 4 ist eine Draufsicht zum Veranschaulichen eines Abstandshalters, der auf der Pixelelektrode, ohne Abschirmung durch eine Schwarzmatrix, ausgebildet ist;
  • 5 ist eine Draufsicht zum Veranschaulichen eines Dünnschichttransistorarray-Substrats gemäß einer ersten Ausführungsform der Erfindung;
  • 6 ist eine Schnittansicht des Dünnschichttransistorarray-Substrats entlang der Linie II-II' in der 5;
  • 7 ist eine Draufsicht zum Veranschaulichen eines anderen Typs des in der 5 dargestellten Dünnschichttransistorarray-Substrats;
  • 8A bis 8F sind Draufsichten und Schnittansichten zum Veranschaulichen eines Herstellprozesses für das in den 5 und 6 dargestellte Dünnschichttransistorarray-Substrat;
  • 9 ist eine Draufsicht zum Veranschaulichen eines Dünnschichttransistorarray-Substrats gemäß einer zweiten Ausführungsform der Erfindung;
  • 10 ist eine Schnittansicht des Dünnschichttransistorarray-Substrats entlang der Linie II-II' in der 9;
  • 11 ist eine Draufsicht zum Veranschaulichen eines anderen Typs des in der 9 dargestellten Dünnschichttransistorarray-Substrats;
  • 12A bis 12E sind Draufsichten und Schnittansichten zum Veranschaulichen eines Herstellprozesses für das in den 9 und 10 dargestellte Dünnschichttransistorarray-Substrat;
  • 13A bis 13E sind Draufsichten und Schnittansichten zum Veranschaulichen eines zweiten Maskenprozesses beim Herstellprozess für das in der 12B dargestellte Dünnschichttransistorarray-Substrat; und
  • 14 ist eine Draufsicht zum Veranschaulichen eines Dünnschichttransistorarray-Substrats,
  • DETAILLIERTE BESCHREIBUNG DER VERANSCHAULICHTEN AUSFÜHRUNGSFORMEN
  • Nun wird detailliert auf Ausführungsformen der Erfindung Bezug genommen, zu denen in den beigefügten Zeichnungen Beispiele dargestellt sind.
  • Die 5 ist eine Draufsicht zum Veranschaulichen eines Dünnschichttransistorarray-Substrats gemäß einer ersten Ausführungsform der Erfindung, und die 6 ist eine Schnittansicht des Dünnschichttransistorarray-Substrats entlang der Linie II-II' in der 5.
  • Gemäß den 5 und 6 verfügt das Dünnschichttransistorarray-Substrat gemäß der ersten Ausführungsform der Erfindung über eine Gateleitung 52 mit verschiedenen Breiten sowie eine diese Gateleitung 52 schneidende Datenleitung 54 auf einem unteren Substrat, wobei sich dazwischen ein Gateisolierfilm 62 befindet. Das Dünnschichttransistorarray-Substrat verfügt ferner über einen an jeder Schnittstelle ausgebildeten Dünnschichttransistor 80, eine Pixelelektrode 72 in einem durch die Schnittstelle definierten Pixelbereich, einen Speicherkondensator 78, der an einer Überlappung zwischen der Gateleitung 52 und einer Speicherelektrode 74 ausgebildet ist, und einen Abstandshalter 82, der so ausgebildet ist, dass er mit dem Speicherkondensator 78 überlappt.
  • Die Gateleitung 52 liefert ein Gatesignal an eine Gateelektrode 56 des Dünnschichttransistor 80. Die Gateleitung 52 verfügt über einen einen Pixelbereich 84 bildenden Leitungs teil 52a und einen Vorsprung 52b, der vom Leitungsteil 52a vorsteht. Der Leitungsteil 52a ist so ausgebildet, dass er eine Breite d1 aufweist, die kleiner als die erste Breite W1 der Gateleitung bei der einschlägigen Technik ist, um das verringerte Öffnungsverhältnis der Pixelelektrode 72 aufgrund des Vorsprungs 52b zu kompensieren. Der Vorsprung 52b verfügt über eine Breite d2, mit größerer Breite als der des Leitungsteils 52a, in dem der mit der Speicherelektrode 74 überlappende Abstandshalter 82 durch eine Tintenstrahlvorrichtung ausgebildet ist. Gemäß der ersten Ausführungsform der Erfindung verfügt der Vorsprung 52b z. B. über eine vertikale Breite von ungefähr 30 μm–50 μm parallel zur Datenleitung 54 sowie eine horizontale Breite von ungefähr 30 μm–50 μm orthogonal zu dieser. Der Vorsprung 52b kann Rechteckform mit einer Breite aufweisen, die größer als der Durchmesser des Abstandshalters 82 ist, wie es in der 5 dargestellt ist, oder er kann Kreisform mit einem Durchmesser aufweisen, der größer als der Durchmesser des Abstandshalters 82 ist, wie es in der 7 dargestellt ist.
  • Die Datenleitung 54 liefert über eine Drainelektrode 60 des Dünnschichttransistors 80 ein Pixelsignal an die Pixelelektrode 72.
  • Der Dünnschichttransistor 80 lädt, auf ein Gatesignal auf der Gateleitung 52 hin, das Pixelsignal der Datenleitung 54 in die Pixelelektrode 72. Zu diesem Zweck verfügt der Dünnschichttransistor 80 über die mit der Gateleitung 52 verbundene Gateelektrode 56, eine mit der Datenleitung 54 verbundene Sourceelektrode 58 und eine mit der Pixelelektrode 52 verbundene Drainelektrode 60. Außerdem verfügt der Dünnschichttransistor 80 ferner über eine aktive Schicht 64 in Überlappung mit der Gateelektrode 56, wobei sich dazwischen der Gateisolierfilm 62 befindet, wobei zwischen der Sourceelektrode 58 und der Drainelektrode 60 ein Kanal gebildet ist. Auf der aktiven Schicht 64 befindet sich eine ohmsche Kontaktschicht 66 zum Ausbilden eines ohmschen Kontakts mit der Sourceelektrode 58 und der Drainelektrode 60.
  • Die Pixelelektrode 72, die durch ein einen Passivierungsfilm 68 durchdringendes erstes Kontaktloch 70a mit der Drainelektrode 60 des Dünnschichttransistors 80 verbunden ist, ist im Pixelbereich 84 ausgebildet.
  • Demgemäß wird zwischen der Pixelelektrode 72, an die über den Dünnschichttransistor 80 das Pixelsignal geliefert wird, und der gemeinsamen Elektrode (nicht dargestellt), an die eine Bezugsspannung geliefert wird, ein elektrisches Feld erzeugt. Wenn ein derartiges elektrisches Feld angelegt wird, drehen sich die in einer vorbestimmten Richtung zwischen dem Dünnschichttransistorarray-Substrat und dem Farbfilterarray-Substrat angeordneten Flüssigkristallmoleküle aufgrund ihrer dielektrischen Anisotropie. Im Ergebnis differiert die Lichttransmission im Pixelbereich 84 abhängig vom Ausmaß der Drehung der Flüssigkristallmoleküle, und dadurch können Bilder angezeigt werden.
  • Der Speicherkondensator 78 verfügt über die Gateleitung 52 die Speicherelektrode 74 in Überlappung mit der Gateleitung 52, wobei sich der Gateisolierfilm 62 dazwischen befindet, und die Pixelelektrode 72, die über ein zweites, den Passivierungsfilm 78 durchdringendes Kontaktloch 70b mit der Speicherelektrode 74 verbunden ist. Hierbei überlappt die Speicherelektrode 74 mit dem Vorsprung 52b der Gateleitung 52, wobei sich der Gateisolierfilm 62 dazwischen befindet. Die Speicherelektrode 74, die mit den Prinzipien der Erfindung in Übereinstimmung steht, kann teilweise sowohl mit dem Leitungsteil 52a als auch dem Vorsprung 52b der Gateleitung 52 so überlappen, dass sie mit ”T”-Form ausgebildet ist, um die Kapazität des Speicherkondensators 78 zu vergrößern. Der Speicherkondensator 78 ermöglicht es, ein in die Pixelelektrode 72 geladenes Pixelsignal stabil bis zum nächsten Pixelsignal aufrecht zu erhalten.
  • Der Abstandshalter 82 hält einen Zellenabstand zwischen dem Dünnschichttransistorarray-Substrat und dem Farbfilterarray-Substrat aufrecht. Der Abstandshalter 82, der mit den Prinzipien der Erfindung in Übereinstimmung steht, kann so ausgebildet sein, dass er in einem Vorsprungsbereich der Gateleitung 52 mit einer Tintenstrahlvorrichtung so hergestellt wird, dass er über Halbkreis- oder Halbovalform verfügt, wobei er mit einer Schwarzmatrix (nicht dargestellt) des Farbfilterarray-Substrats überlappt. D. h., dass der Abstandshalter 82 so ausgebildet ist, dass er mit dem Speicherkondensator 78 überlappt.
  • Die 8A bis 8F sind Draufsichten und Schnittansichten zum Veranschaulichen eines Herstellprozesses für das in den 5 und 6 dargestellte Dünnschichttransistorarray-Substrat gemäß der ersten Ausführungsform der Erfindung.
  • Gemäß der 8A wird durch einen ersten Maskenprozess auf einem unteren Substrat 51 eine erste leitende Mustergruppe mit der Gateleitung 52 und der Gateelektrode 56 hergestellt. Genauer gesagt, wird durch eine Abscheidungstechnik wie ein Sputterverfahren auf dem unteren Substrat 51 eine Gatemetallschicht hergestellt. Diese Gatemetallschicht wird aus einem Metall wie Aluminium (Al), einer Aluminiumlegierung, Molybdän (Mo) und Kupfer (Cu) hergestellt. Die Gatemetallschicht wird dann durch einen Fotolithografieprozess mit einem Ätzprozess strukturiert, um dadurch die erste leitende Mustergruppe mit der Gateleitung 52 mit dem Leitungsteil 52a und dem Vorsprung 52b und der Gateelektrode 56 herzustellen.
  • Gemäß der 8B werden auf dem unteren Substrat 51 mit der ersten leitenden Mustergruppe durch einen zweiten Maskenprozess ein Gateisolierfilm 62 und ein Halbleitermuster mit einer aktiven Schicht 64 und einer ohmschen Kontaktschicht 66 hergestellt. Genauer gesagt, wird der Gateisolierfilm 62 auf dem unteren Substrat 51 mit der ersten leitenden Mustergruppe durch Abscheidungstechniken wie ein Verfahren mit plasmaunterstützter chemischer Dampfabscheidung (PECVD) und ein Sputterverfahren hergestellt. Der Gateisolierfilm 62 wird aus einem anorganischen Isoliermaterial wie Siliciumoxid (SiOx) oder Siliciumnitrid (SiNx) hergestellt. Auf dem unteren Substrat 51 mit der Gateisolierfilm 62 werden eine erste Halbleiterschicht und ein zweiter Halbleiter durch Abscheidungstechniken wie ein Verfahren mit plasmaunterstützter chemischer Dampfabscheidung (PECVD) hergestellt. Hierbei wird die erste Halbleiterschicht aus amorphem Silicium hergestellt, in die kein Fremdstoff dotiert ist, und die zweite Halbleiterschicht wird aus amorphem Silicium hergestellt, in die ein Fremdstoff vom n- oder p-Typ dotiert ist. Dann werden die erste und die zweite Halbleiterschicht durch einen Fotolithografieprozess mit einem Trockenätzprozess strukturiert, um dadurch das Halbleitermuster mit der aktiven Schicht 64 und der ohmschen Kontaktschicht 66 auszubilden.
  • Gemäß der 8C wird auf dem unteren Substrat 51 mit dem Halbleitermuster durch einen dritten Maskenprozess eine zweite leitende Mustergruppe hergestellt. Genauer gesagt, wird durch eine Abscheidungstechnik wie ein Sputterverfahren auf dem Gateisolierfilm 62, auf dem das Halbleitermuster ausgebildet ist, eine Source/Drain-Metallschicht abgeschieden. Hierbei wird diese Scurce/Drain-Metallschicht aus Chrom (Cr), Molybdän (Mo) und Kupfer (Cu) hergestellt. Dann wird die Source/Drain-Metallschicht durch einen Fotolithografieprozess wie einen Ätzprozess strukturiert, um dadurch die zweite leitende Mustergruppe mit der Datenleitung 54, der Speicherelektrode 74, der Sourceelektrode 58 und der Drainelektrode 60 auszubilden. Danach wird die ohmsche Kontaktschicht 66 in einem Kanalabschnitt des Dünnschichttransistors durch einen Trockenätzprozess unter Verwendung der Sourceelektrode 58 und der Drainelektrode 60 als Maske entfernt, um dadurch die aktive Schicht 64 freizulegen.
  • Gemäß der 8D wird auf dem unteren Substrat 51 mit der zweiten leitenden Mustergruppe durch einen vierten Maskenprozess ein Passivierungsfilm 68 mit dem ersten und zweiten Kontaktloch 70a und 70b hergestellt. Genauer gesagt, wird der Passivierungsfilm 68 auf dem Gateisolierfilm 62 hergestellt. Der Passivierungsfilm 68 wird aus einem anorganischen Isoliermaterial wie dem für den Gateisolierfilm 62 verwendeten Material oder einem organischen Isoliermaterial mit kleiner Dielektrizitätskonstante wie einer organischen Acrylverbindung, BCB (Benzocyclobuten) oder PFCB (Perfluorcyclobutan) usw. hergestellt. Der Passivierungsfilm 68 wird durch einen Fotolithografieprozess mit einem Trockenätzprozess strukturiert, um dadurch das erste und das zweite Kontaktloch 70a und 70b auszubilden. Das erste Kontaktloch 70a wird auf solche Weise ausgebildet, dass es den Passivierungsfilm 68 durchdringt, um die Drainelektrode 60 freizulegen, wohingegen das zweite Kontaktloch 70b auf solche Weise ausgebildet wird, dass es den Passivierungsfilm 68 durchdringt, um die Speicherelektrode 74 freizulegen.
  • Gemäß der 8E wird auf dem unteren Substrat 51 mit dem Passivierungsfilm 68 durch einen fünften Maskenprozess eine dritte leitende Mustergruppe hergestellt. Genauer gesagt, wird durch eine Abscheidungstechnik wie ein Sputterverfahren ein transparenter leitender Film auf dem Passivierungsfilm 68 hergestellt. Der transparente leitende Film kann aus Indiumzinnoxid (ITO), Zinnoxid (TO), Indiumzinkoxid (IZO) oder Indiumzinnzinkoxid (ITZO) hergestellt werden. Dann wird der transparente leitende Film durch einen Fotolithografieprozess strukturiert, um die Pixelelektrode 72 auszubilden. Die Pixelelektrode 72 ist durch das erste Kontaktloch 70a mit der Drainelektrode 60 verbunden, und sie ist durch das zweite Kontaktloch 70b auch mit der Speicherelektrode 74 verbunden.
  • Gemäß der 8F wird auf dem unteren Substrat 51 mit der Pixelelektrode 72 ein Abstandshalter 82 hergestellt. Genauer gesagt, wird ein Abstandshaltermaterial durch ein Tintenstrahlsystem auf der Pixelelektrode 72 in Überlappung mit dem Vorsprung 52b der Gateleitung 52 hergestellt. Dann wird das Abstandshaltermaterial durch Ultraviolettstrahlung oder einem Brennprozess gehärtet, damit ein Abstandshalter 82 mit vorbestimmter Höhe und Breite in Überlappung mit dem Vorsprung 52b der Gateleitung 52 gebildet wird.
  • Die 9 ist eine Draufsicht zum Veranschaulichen eines Dünnschichttransistorarray-Substrats gemäß einer zweiten Ausführungsform der Erfindung, und die 10 ist eine Schnittansicht des Dünnschichttransistorarray-Substrats entlang der Linie III-III' in der 9.
  • Gemäß den 9 und 10 verfügt das Dünnschichttransistorarray-Substrat auf einem unteren Substrat 51 über eine Gateleitung 52 mit verschiedenen Breiten sowie eine die Gateleitung 52 schneidende Datenleitung 54, wobei sich dazwischen ein Gateisolierfilm 62 befindet. Das Dünnschichttransistorarray-Substrat verfügt ferner über einen an jeder Schnittstelle ausgebildeten Dünnschichttransistor 80, eine Pixelelektrode 72 in einem durch die Schnittstelle definierten Pixelbereich 84, einen an einer Überlappung zwischen der Gateleitung 52 und einer Pixelelektrode 72 ausgebildeten Speicherkondensator 78 sowie einen Abstandshalter 82, der so ausgebildet ist, dass er mit der Gateleitung 52 überlappt.
  • Die Gateleitung 52 liefert ein Gatesignal an eine Gateelektrode 56 des Dünnschichttransistors 80. Die Gateleitung 52 verfügt über einen einen Pixelbereich 84 definierenden Leitungsteil 52a und einen von diesem vorstehenden Vorsprung 52b. Der Leitungsteil 52a ist so ausgebildet, dass er eine Breite d1 aufweist, die kleiner als die erste Breite W1 der Gateleitung bei der einschlägigen Technik ist, um das verkleinerte Öffnungsverhältnis der Pixelelektrode 72 aufgrund des Vorsprungs 52b zu kompensieren. Der Vorsprung 52b verfügt über eine Breite W2, die größer als die des Leitungsteils 52a ist, in dem der mit der Pixelelektrode 72 überlappende Abstandshalter 82 durch eine Tintenstrahlvorrichtung hergestellt ist. Gemäß der zweiten Ausführungsform der Erfindung verfügt der Vorsprung 52b z. B. über eine vertikale Breite von ungefähr 30 μm–50 μm parallel zur Datenleitung 54 sowie eine horizontale Breite von ungefähr 30 μm–50 μm orthogonal zur Datenleitung 54. Der Vorsprung 52b kann über Rechteckform mit einer größeren Breite als dem Durchmesser des Abstandshalters 82, wie es in der 9 dargestellt ist, aufweisen, oder er kann Kreisform mit einem Durchmesser aufweisen, der größer als der Durchmesser des Abstandshalters 82 ist, wie es in der 11 dargestellt ist.
  • Die Datenleitung 54 liefert über eine Drainelektrode 60 des Dünnschichttransistors 80 ein Pixelsignal an die Pixelelektrode 72.
  • Der Dünnschichttransistor 80 lädt, auf ein Gatesignal auf der Gateleitung 52 hin, das Pixelsignal auf der Datenleitung 54 in die Pixelelektrode 72. Zu diesem Zweck verfügt der Dünnschichttransistor 80 über die mit der Gateleitung 52 verbundene Gateelektrode 56, eine mit der Datenleitung 54 verbundene Sourceelektrode 58 und eine mit der Pixelelektrode 72 verbundene Drainelektrode 80. Außerdem verfügt der Dünnschichttransistor 80 ferner über eine aktive Schicht 64 in Überlappung mit der Gateelektrode 56, wobei sich dazwischen der Gateisolierfilm 62 befindet, und wobei zwischen der Sourceelektrode 58 und der Drainelektrode 60 ein Kanal gebildet ist. Auf der aktiven Schicht 64 befindet sich eine ohmsche Kontaktschicht 66 zum Herstellen eines ohmschen Kontakts mit der Sourceelektrode 58 und der Drainelektrode 60.
  • Die Pixelelektrode 72, die durch ein einen Passivierungsfilm 68 durchdringendes erstes Kontaktloch 70 mit der Drainelektrode 60 des Dünnschichttransistors 80 verbunden ist, ist im Pixelbereich 84 ausgebildet.
  • Demgemäß wird zwischen der Pixelelektrode 72, an die das Pixelsignal über den Dünnschichttransistor 80 geliefert wird, und der gemeinsamen Elektrode (nicht dargestellt), an die eine Bezugsspannung geliefert wird, ein elektrisches Feld erzeugt. Wenn ein derartiges Feld angelegt wird, verdrehen sich die in einer vorbestimmten Richtung zwischen dem Dünnschichttransistorarray-Substrat und dem Farbfilterarray-Substrat angeordneten Flüssigkristallmoleküle aufgrund ihrer dielektrischen Anisotropie. Im Ergebnis differiert die Lichttransmission im Pixelbereich 84 abhängig vom Ausmaß der Drehung der Flüssigkristallmoleküle, und dadurch können Bilder angezeigt werden.
  • Der Speicherkondensator 78 verfügt über einen Vorsprung 52b der Gateleitung 52 und eine Pixelelektrode 72 in Überlappung mit dem Vorsprung 52b der Gateleitung 52, wobei sich dazwischen der Gateisolierfilm 62 und der Passivierungsfilm 68 befinden. Der Speicherkondensator 78 ermöglicht es, ein in die Pixelelektrode 72 geladenes Pixelsignal stabil bis zum Laden des nächsten Pixelsignals aufrecht zu erhalten.
  • Der Abstandshalter 82 hält einen Zellenabstand zwischen dem Dünnschichttransistorarray-Substrat und dem Farbfilterarray-Substrat aufrecht. Der Abstandshalter 82, der in Übereinstimmung mit den Prinzipien der Erfindung steht, kann durch eine Tintenstrahlvorrichtung so hergestellt werden, dass er über Halbkreisform oder Halbovalform im Vorsprungsbereich der Gateleitung 52 verfügt, wobei der Abstandshalter 82 mit einer Schwarzmatrix (nicht dargestellt) des Farbfilterarray-Substrats überlappt. D. h., dass der Abstandshalter 82 so hergestellt wird, dass er mit dem Speicherkondensator 78 überlappt.
  • Die 12A bis 12E sind Draufsichten und Schnittansichten zum Veranschaulichen eines Herstellprozesses für das in den 9 und 10 dargestellte Dünnschichttransistorarray-Substrat.
  • Gemäß der 12A wird auf dem unteren Substrat 51 durch einen ersten Maskenprozess eine erste leitende Mustergruppe mit der Gateleitung 52 und der Gateelektrode 56 hergestellt. Genauer gesagt, wird auf dem unteren Substrat 51 durch eine Abscheidungstechnik wie ein Sputterverfahren eine Gatemetallschicht hergestellt. Die Gatemetallschicht wird aus einem Metall wie Aluminium (Al), einer Aluminiumlegierung, Molybdän (Mo) und Kupfer (Cu) hergestellt. Dann wird die Gatemetallschicht durch einen Fotolithografieprozess mit einem Ätzprozess strukturiert, um dadurch die erste leitende Mustergruppe mit der Gateleitung 52 mit dem Leitungsteil 52a und dem Vorsprung 52b sowie der Gateelektrode 56 auszubilden.
  • Gemäß der 12B wird auf dem unteren Substrat 51 mit der ersten leitenden Mustergruppe durch Abscheidungstechniken wie ein Verfahren mit plasmaunterstützter chemischer Dampfabscheidung (PECVD) und ein Sputterverfahren ein Gateisolierfilm 62 hergestellt. Der Gateisolierfilm 62 wird aus einem anorganischen Isoliermaterial wie Siliciumoxid (SiOx) oder Siliciumnitrid (SiNx) hergestellt.
  • Ferner werden ein Halbleitermuster mit einer aktiven Schicht 64 und einer ohmschen Kontaktschicht 66, die aufeinandergeschichtet sind, und ein zweites leitendes Muster mit der Datenleitung 54, der Sourceelektrode 58 und der Drainelektrode 60 durch einen zweiten Maskenprozess auf dem Gateisolierfilm 62 hergestellt. Die Beschreibung des zweiten Maskenprozesses erfolgt später unter Bezugnahme auf die 13A bis 13E.
  • Es wird nun auf die 12C Bezug genommen, gemäß der auf dem unteren Substrat 51 mit der zweiten leitenden Mustergruppe durch einen dritten Maskenprozess ein Passivierungsfilm 68 mit einem Kontaktloch 70 hergestellt wird. Genauer gesagt, wird der Passivierungsfilm 68 auf dem Gateisolierfilm 62 hergestellt. Der Passivierungsfilm 68 wird aus einem anorganischen Isoliermaterial wie dem für den Gateisolierfilm 62 verwendeten Material oder einem organischen Isoliermaterial mit kleiner Dielektrizitätskonstante wie einer organischen Acrylverbindung, BCB (Benzocyclobuten) oder PFCB (Perfluorcyclobutan) usw. hergestellt. Dann wird der Passivierungsfilm 68 durch einen Fotolithografieprozess mit einem Trockenätzprozess strukturiert, um dadurch das Kontaktloch 70 auszubilden. Das Kontaktloch 70 wird auf solche Weise ausgebildet, dass es den Passivierungsfilm 68 durchdringt, um die Drainelektrode 60 freizulegen.
  • Gemäß der 12D wird auf dem unteren Substrat 51 mit dem Passivierungsfilm 68 durch einen vierten Maskenprozess eine dritte leitende Mustergruppe hergestellt. Genauer gesagt, wird auf dem Passivierungsfilm 68 durch eine Abscheidungstechnik wie ein Sputterverfahren ein transparenter leitender Film hergestellt. Der transparente leitende Film kann aus Indiumzinnoxid (ITO), Zinnoxid (TO), Indiumzinkoxid (IZO) oder Indiumzinnzinkoxid (ITZO) hergestellt werden. Dann wird der transparente leitende Film durch einen Fotolithografieprozess mit einem Nassätzprozess strukturiert, um die Pixelelektrode 72 auszubilden. Die Pixelelektrode 72 ist durch das Kontaktloch 70 mit der Drainelektrode 60 verbunden, und sie ist so ausgebildet, dass sie mit dem Vorsprung 52b der Gateleitung 52 überlappt, wobei der Gateisolierfilm 62 und der Passivierungsfilm 68 dazwischenliegen.
  • Gemäß der 12E wird auf dem unteren Substrat 51 mit der Pixelelektrode 72 ein Abstandshalter 82 hergestellt. Genauer gesagt, wird ein Abstandshaltermaterial durch ein Tintenstrahlsystem auf der Pixelelektrode 72 in Überlappung mit dem Vorsprung 52b der Gateleitung 52 hergestellt. Dann wird das Abstandshaltermaterial durch Ultraviolettstrahlung oder einen Brennprozess gehärtet, damit der Abstandshalter 82 mit vorbestimmter Höhe und Breite in Überlappung mit dem Vorsprung 52b der Gateleitung 52 ausgebildet wird.
  • Die 13A bis 13E sind Draufsichten und Schnittansichten zum Veranschaulichen eines zweiten Maskenprozesses beim Herstellprozess für das Dünnschichttransistorarray-Substrat.
  • Wie es in der 13A dargestellt ist, werden eine erste Halbleiterschicht 63, eine zweite Halbleiterschicht 65 und eine Source/Drain-Metallschicht 67 durch Abscheidungstechniken wie ein Verfahren mit plasmaunterstützter chemischer Dampfabscheidung (PECVD) und ein Sputterverfahren sequenziell auf dem Gateisolierfilm 62 hergestellt. Hierbei wird die erste Halbleiterschicht 63 aus amorphem Silicium, in das kein Fremdstoff dotiert ist, hergestellt, und die zweite Halbleiterschicht 65 wird aus amorphem Silicium hergestellt, in das ein Fremdstoff vom n- oder p-Typ dotiert ist. Die Source/Drain-Metallschicht 67 wird aus Chrom (Cr), Molybdän (Mo) und Kupfer (Cu) hergestellt.
  • Danach wird auf der Source/Drain-Metallschicht 67 ein Fotoresistfilm hergestellt, und dann wird auf einem oberen Teil des unteren Substrats 51 eine zweite Maske 90 angeordnet, wie es in der 13B dargestellt ist. Die zweite Maske 90 verfügt über ein Maskensubstrat 92 aus transparentem Material, einen Abschirmungsteil 94, der auf einem Abschirmungsbereich P2 des Maskensubstrats 52 ausgebildet ist, und einen Beugungs-Belichtungsteil 96 (oder einen halbdurchlässigen Teil), der auf einem Teilbelichtungsbereich P3 des Maskensubstrats 92 ausgebildet ist. Hierbei wird ein Bereich, in dem das Maskensubstrat 92 freigelegt ist, zu einem Belichtungsbereich P1. Der Fotoresistfilm wird unter Verwendung der zweiten Maske 90 Licht ausgesetzt, und er wird dann entwickelt, um dadurch ein Fotoresistmuster 98 zu bilden, das im Grenzgebiet zwischen dem Abschirmungsbereich P2 und dem Teilbelichtungsbereich P3, entsprechend dem Beugungs-Belichtungsteil 69 bzw. dem Abschirmungsteil 94 der zweiten Maske 90, einen Stufenteil aufweist. D. h., dass das im Teilbelichtungsbereich P3 ausgebildete Fotoresistmuster 98 eine zweite Höhe H2 aufweist, die niedriger als eine erste Höhe H1 des im Abschirmungsbereich P2 ausgebildeten Fotoresistmusters 98 ist.
  • Anschließend wird die Source/Drain-Metallschicht 67 durch einen Nassätzprozess unter Verwendung des Fotoresistmusters 98 als Maske strukturiert, damit die zweite leitende Mustergruppe mit der Datenleitung 54, der mit dieser verbundenen Sourceelektrode 58 und der Drainelektrode 60, die immer noch mit der Sourceelektrode 58 verbunden ist, hergestellt wird, wie es in der 13C dargestellt ist.
  • Danach werden die erste Halbleiterschicht 63 und die zweite Halbleiterschicht 65 unter Verwendung des Fotoresistmusters 98 als Maske durch einen Trockenätzprozess strukturiert, um dadurch die ohmsche Kontaktschicht 66 und die aktive Schicht 64 mit Anordnung entlang der zweiten leitenden Mustergruppe auszubilden, wie es in der 13D dargestellt ist. Als Nächstes wird das mit der zweiten Höhe H2 im Teilbelichtungsbereich P3 ausgebildete Fotoresistmuster 98 durch einen Veraschungsprozess unter Verwendung eines Sauerstoff(O2)plasmas entfernt, wodurch das mit der ersten Höhe H1 im Abschirmungsbereich P2 ausgebildete Fotoresistmuster 98 geringere Höhe aufweist. Der Teilbelichtungsbereich P3, d. h. die im Kanalabschnitt des Dünnschichttransistors ausgebildete zweite Source/Drain-Metallschicht 67, wird durch einen Ätzprozess unter Verwendung des Fotoresistmusters 98 entfernt. Demgemäß wird die Drainelektrode 60 von der Sourceelektrode 58 getrennt. Danach wird die ohmsche Kontaktschicht 66 auf einem Kanalabschnitt des Dünnschichttransistors durch einen Trockenätzprozess unter Verwendung des Fotoresistmusters 98 entfernt, um dadurch die aktive Schicht 64 freizulegen.
  • Dann wird der auf der zweiten leitenden Mustergruppe verbliebene Rest des Fotoresistmusters 98 durch einen Abziehprozess entfernt, um den zweiten Maskenprozess abzuschließen, wie es in der 13E dargestellt ist.
  • Die 14 ist eine Draufsicht zum Veranschaulichen eines Dünnschichttransistorarray-Substrats.
  • Wie es in der 14 dargestellt ist, verfügt das Dünnschichttransistorarray-Substrat über Elemente, die beinahe identisch mit denen des in den 5 und 6 dargestellten Dünnschichttransistorarray-Substrats sind, jedoch mit Ausnahme eines Abstandshalters 82 in Überlappung mit einer Datenleitung 54.
  • Die Datenleitung 54 liefert über eine Drainelektrode 60 eines Dünnschichttransistors 80 ein Pixelsignal an eine Pixelelektrode 72.
  • Die Datenleitung 54 verfügt über einen einen Pixelbereich 54 definierenden Leitungsteil 54a und einen von diesem vorstehenden Vorsprung 54b. Der Leitungsteil 54a ist so ausgebildet, dass er eine Breite d4 aufweist, die kleiner als die dritte Breite W3 der Datenleitung bei der einschlägigen Technik ist, um das verringerte Öffnungsverhältnis der Pixelelektrode 72 aufgrund des Vorsprungs 54b zu kompensieren. Der Vorsprung 54b verfügt über eine Breite d3, die größer als die des Leitungsteils 54a ist, wo der Abstandshalter 82 durch eine Tintenstrahlvorrichtung hergestellt ist. Der Vorsprung 54b verfügt über eine vertikale Breite von ungefähr 30 μm–50 μm parallel zur Gateleitung 52 sowie eine horizontale Breite von ungefähr 30 μm–50 μm orthogonal zu dieser. Der Vorsprung 54b kann die Form eines Rechtecks oder eines Kreises aufweisen. Die Breite des Vorsprungs 54b ist größer als die Breite des Abstandshalters 82, der über Kreisform verfügt.
  • Der Abstandshalter 82 hält den Zellenabstand zwischen dem Dünnschichttransistorarray-Substrat und dem Farbfilterarray-Substrat aufrecht. Der Abstandshalter 82 wird im Vorsprungsbereich 54b der Datenleitung 54 durch eine Tintenstrahlvorrichtung mit Halbkreis- oder Halbovalform ausgebildet, wobei er mit der Schwarzmatrix (nicht dargestellt) des Farbfilterarray-Substrats überlappt.
  • Die Schwarzmatrix des Farbfilterarray-Substrat wird gemäß der ersten und zweiten Ausführungsform der Erfindung so hergestellt, dass sie der Gateleitung (oder der Datenleitung) des Dünnschichttransistorarray-Substrats entspricht. D. h., dass die Schwarzmatrix des Farbfilterarray-Substrats so hergestellt wird, dass sie über einen Leitungsteil und einen Vorsprung verfügt, um mit der Gateleitung mit dem Leitungsteil und dem Vorsprung, wie bei der ersten und der zweiten Ausführungsform, oder der Datenleitung mit dem Leitungsteil und dem Vorsprung, wie bei der zweiten Ausführungsform, zu überlappen.
  • Darüber hinaus wird das Dünnschichttransistorarray-Substrat gemäß der ersten und zweiten Ausführungsform der Erfindung und gemäß 14 z. B. durch einen Prozess mit fünf Maskenumläufen oder einen solchen mit vier Maskenumlaufen hergestellt. Jedoch ist es zu beachten, dass ein mit den Prinzipien der Erfindung in Übereinstimmung stehendes Dünnschichttransistorarray-Substrat durch andere Anzahlen von Maskenprozessen hergestellt werden kann.
  • Wie oben beschrieben, verfügen das Dünnschichttransistorarray-Substrat und der Herstellprozess für dieses gemäß der Erfindung über einen Vorsprung an den Gateleitungen. Innerhalb des Vorsprungs wird durch ein Tintenstrahlsystem ein Abstandshalter hergestellt. Der mit dem Abstandshalter überlappende Vorsprung hat die Form eines Kreises oder eines Rechtecks, ähnlich der Form des Abstandshalters. Die Größe des Vorsprungs ist geringfügig größer als die des Abstandshalters, und die Breite des Leitungsteils der Gateleitung, der nicht dem Vorsprung entspricht, ist relativ geringer als die Breite des Leitungsteils bei der einschlägigen Technik, um den Abstandshalter herzustellen, ohne dass das Öffnungsverhältnis kleiner würde. Darüber hinaus kann die Größe der Datenleitung bei der ersten und der zweiten Ausführungsform der Erfindung dieselbe wie die der Datenleitung bei der einschlägigen Technik sein, so dass durch Realisieren eines Vorsprungs in der Gateleitung der Widerstand der Datenlei tung (Signalleitung) nicht ansteigt.
  • Wie es für den Fachmann ersichtlich ist, können an der Erfindung verschiedene Modifizierungen und Variationen vorgenommen werden, ohne vom Grundgedanken oder Schutzumfang der Erfindung abzuweichen. So soll die Erfindung die Modifizierungen und Variationen derselben abdecken, vorausgesetzt, dass sie in den Schutzumfang der beigefügten Ansprüche und deren Äquivalente gelangen.

Claims (20)

  1. Dünnschichttransistorarray-Substrat mit: – einer Gateleitung (52) auf einem Substrat (51); – einem Gateisolierfilm (62) auf der Gateleitung (52); – einer Datenleitung (54) auf dem Gateisolierfilm (62), wobei diese Datenleitung (54) die Gateleitung (52) schneidet, um einen Pixelbereich (84) zu definieren, und wobei sich der Gateisolierfilm (62) zwischen der Gateleitung (52) und der Datenleitung (54) befindet, wobei die Gateleitung (52) einen Vorsprung (52b) aufweist, der von einem Leitungsteil (52a) der Gateleitung (52) vorsteht; – einem Dünnschichttransistor (80) an der Schnittstelle zwischen der Gateleitung (52) und der Datenleitung (54); – einer Pixelelektrode (72) im Pixelbereich (84), wobei diese Pixelelektrode (72) mit dem Dünnschichttransistor (80) verbunden ist; und – einem durch ein Tintenstrahlsystem aufgebrachten Abstandshalter (82) auf dem Vorsprung (52b), – wobei eine Breite (d1) des Leitungsteils (52a) der Gateleitung (52) kleiner ist als eine Breite (W3) der Datenleitung (54).
  2. Dünnschichttransistorarray-Substrat nach Anspruch 1, bei dem eine Breite (d2) des Vorsprungs (52b) grösser als eine Breite des Abstandshalters (82) ist.
  3. Dünnschichttransistorarray-Substrat nach Anspruch 2, bei dem der Vorsprung (52b) die Form eines Vielecks, einschliesslich eines Rechtecks, oder eines Kreises hat.
  4. Dünnschichttransistorarray-Substrat nach Anspruch 3, bei dem die Breite (d2) des Vorsprungs (52b) 30 μm bis 50 μm ist.
  5. Dünnschichttransistorarray-Substrat nach Anspruch 1, ferner mit einem Speicherkondensator (78) mit der Gateleitung (52) und der Pixelelektrode (72) als Speicherkondensatorelektroden sowie mit dem Gateisolierfilm (62) und einem Passivierungsfilm (68) zwischen diesen Speicherkondensatorelektroden als dielektrisches Material für den Speicherkondensator (78).
  6. Dünnschichttransistorarray-Substrat nach Anspruch 1, ferner mit einem Speicherkondensator (78) mit der Gateleitung (52) und einer Speicherelektrode (74) als Speicherkondensatorelektroden sowie mit dem Gateisolierfilm (62) zwischen den Speicherkondensatorelektroden als dielektrisches Material für den Speicherkondensator (78), wobei die Speicherelektrode (74) elektrisch mit der Pixelelektrode (72) verbunden ist.
  7. Dünnschichttransistorarray-Substrat nach Anspruch 1, bei dem der Abstandshalter (82) im Querschnitt die Form eines Halbkreises oder eines Halbovals aufweist.
  8. Dünnschichttransistorarray-Substrat nach Anspruch 1, bei dem der Dünnschichttransistor (80) ferner Folgendes aufweist: – eine mit der Gateleitung (52) verbundene Gateelektrode (56); – eine mit der Datenleitung (54) verbundene Sourceelektrode (58); – eine mit der Pixelelektrode (72) verbundene Drainelektrode (60); und – eine Halbleiterschicht (64), die einen Kanalabschnitt des Dünnschichttransistors (80) bildet.
  9. Dünnschichttransistorarray-Substrat nach Anspruch 8, bei dem die Halbleiterschicht (64) unter und entlang der Datenleitung (54), der Sourceelektrode (58) und der Drainelektrode (60) sowie einer unteren Datenkontaktfleckelektrode ausgebildet ist.
  10. Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats, umfassend: – Herstellen einer Gateleitung (52) auf einem Substrat (51); – Herstellen eines Gateisolierfilms (62) auf der Gateleitung (52); – Herstellen einer Datenleitung (54) auf dem Gateisolierfilm (62), wobei diese Datenleitung (54) die Gateleitung (52) schneidet, um einen Pixelbereich (84) zu definieren, und wobei sich der Gateisolierfilm (62) zwischen der Gateleitung (52) und der Datenleitung (54) befindet, wobei die Gateleitung (52) über einen Vorsprung (52b) verfügt, der von einem Leitungteil (52a) der Gateleitung (52) vorsteht; – Herstellen eines Dünnschichttransistors (80) an der Schnittstelle zwischen der Gateleitung (52) und der Datenleitung (54); – Herstellen einer Pixelelektrode (72) im Pixelbereich (84), die mit dem Dünn schichttransistor (86) verbunden ist; und – Herstellen eines Abstandshalters (82) auf dem Vorsprung (52b) durch ein Tintenstrahlsystem, wobei eine Breite (d1) des Leitungsteils (52a) der Gateleitung (52) kleiner ist als eine Breite (W3) der Datenleitung (54).
  11. Verfahren nach Anspruch 10, bei dem eine Breite (d2) des Vorsprungs (52b) grösser als eine Breite des Abstandshalters (82) ist.
  12. Verfahren nach Anspruch 10, bei dem der Vorsprung (52b) die Form eines Vielecks, einschliesslich eines Rechtecks, oder eines Kreises hat.
  13. Verfahren nach Anspruch 10, ferner mit dem Herstellen eines Speicherkondensators (78) mit der Gateleitung (52) und der Pixelelektrode (72) als Speicherkondensatorelektroden, wobei sich der Gateisolierfilm (62) und ein Passivierungsfilm (68) als dielektrisches Material für den Speicherkondensator (78) zwischen den Speicherkondensatorelektroden befinden.
  14. Verfahren nach Anspruch 10, ferner umfassend das Herstellen eines Speicherkondensators (78) mit der Gateleitung (52) und einer Speicherelektrode (74) als Speicherkondensatorelektroden, wobei sich der Gateisolierfilm (62) als dielektrisches Material für den Speicherkondensator (68) zwischen den Speicherkondensatorelektroden befindet und wobei die Speicherelektrode (74) elektrisch mit der Pixelelektrode (72) verbunden ist.
  15. Verfahren nach Anspruch 10, bei dem der Abstandshalter (82) im Querschnitt die Form eines Halbkreises oder eines Halbovals aufweist.
  16. Verfahren zum Herstellen eines Flüssigkristalldisplays (LCD), umfassend: – Herstellen einer Gateleitung (52) auf einem unteren Substrat (51); – Herstellen einer die Gateleitung (52) schneidenden Datenleitung (54), um einen Pixelbereich (84) zu definieren, wobei die Gateleitung (52) einen Vorsprung (52b) aufweist, der von einem Leitungsteil (52a) der Gateleitung (52) vorsteht; – Herstellen eines Dünnschichttransistors (80) an der Schnittstelle zwischen der Gateleitung (52) und der Datenleitung (54), der über eine Sourceelektrode (58), eine Drainelektrode (60) und eine Gateelektrode (56) verfügt; – Herstellen einer Pixelelektrode (72) im Pixelbereich (84), die mit der Drainelektrode (60) des Dünnschichttransistors (80) verbunden ist; und – Herstellen eines Abstandshalters (82) auf dem Vorsprung (52b) durch eine Tintenstrahl-Spendereinrichtung, wobei eine Breite (d1) des Leitungsteils der Gateleitung (52) kleiner ist als eine Breite (W3) der Datenleitung (54).
  17. Verfahren nach Anspruch 16, ferner umfassend das Verbinden eines oberen Substrats mit dem unteren Substrat, wobei das obere Substrat eine Schwarzmatrix trägt.
  18. Verfahren nach Anspruch 17, bei dem die Schwarzmatrix mit dem Abstandshalter (82) auf dem Vorsprung (52b) überlappt.
  19. Verfahren nach Anspruch 17, bei dem der Abstandshalter (82) einen Zellenabstand zwischen dem oberen und dem unteren Substrat (51) aufrecht erhält.
  20. Verfahren nach Anspruch 16, ferner umfassend das Herstellen eines Speicherkondensators (78), wobei der Abstandshalter (82) mit diesem überlappt.
DE102004028991A 2003-06-17 2004-06-16 Dünnschichttransistorarray-Substrat und Herstellverfahren für ein solches Expired - Fee Related DE102004028991B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2003-0038990A KR100489282B1 (ko) 2003-06-17 2003-06-17 박막 트랜지스터 어레이 기판 및 그 제조방법
KR2003/38990 2003-06-17
KR10-2003-0038990 2003-06-17

Publications (3)

Publication Number Publication Date
DE102004028991A1 DE102004028991A1 (de) 2005-02-10
DE102004028991A8 DE102004028991A8 (de) 2005-06-09
DE102004028991B4 true DE102004028991B4 (de) 2010-06-02

Family

ID=33516356

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004028991A Expired - Fee Related DE102004028991B4 (de) 2003-06-17 2004-06-16 Dünnschichttransistorarray-Substrat und Herstellverfahren für ein solches

Country Status (5)

Country Link
US (2) US7170576B2 (de)
JP (2) JP4015137B2 (de)
KR (1) KR100489282B1 (de)
CN (1) CN1573489B (de)
DE (1) DE102004028991B4 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20060077335A1 (en) * 2004-10-13 2006-04-13 Chunghwa Picture Tubes., Ltd Method of utilizing ink-jetting to form spacer of liquid crystal display panel
US7796223B2 (en) 2005-03-09 2010-09-14 Samsung Electronics Co., Ltd. Liquid crystal display apparatus having data lines with curved portions and method
KR20060104707A (ko) 2005-03-31 2006-10-09 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100965572B1 (ko) * 2005-04-08 2010-06-23 엘지디스플레이 주식회사 액정 표시 장치
JP4731206B2 (ja) * 2005-05-30 2011-07-20 シャープ株式会社 液晶表示装置
KR101127833B1 (ko) 2005-06-28 2012-03-20 엘지디스플레이 주식회사 액정 표시 장치
KR101153942B1 (ko) * 2005-07-20 2012-06-08 삼성전자주식회사 액정 표시 장치
KR101137842B1 (ko) * 2005-09-23 2012-04-20 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR101157954B1 (ko) * 2005-09-28 2012-06-22 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
JP2007241183A (ja) * 2006-03-13 2007-09-20 Mitsubishi Electric Corp 表示装置および表示装置の修復方法
KR20080022918A (ko) * 2006-09-08 2008-03-12 삼성전자주식회사 스페이서 분사 및 이에 의해 제조된 액정표시패널
WO2008075475A1 (ja) * 2006-12-18 2008-06-26 Sharp Kabushiki Kaisha 液晶装置、及び液晶装置の製造方法
US8077286B2 (en) * 2007-08-10 2011-12-13 Toshiba Matsushita Display Technology Co., Ltd. Liquid crystal display device
KR101327846B1 (ko) * 2007-09-28 2013-11-11 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
TWI372932B (en) * 2008-06-20 2012-09-21 Chimei Innolux Corp Liquid crystal display and thin film transistor array substrate thereof
JP5213596B2 (ja) * 2008-09-08 2013-06-19 株式会社ジャパンディスプレイウェスト 液晶表示装置
TWI574423B (zh) * 2008-11-07 2017-03-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR20100060325A (ko) * 2008-11-27 2010-06-07 삼성전자주식회사 액정표시장치와 그 제조방법
KR101513440B1 (ko) * 2008-12-01 2015-04-22 삼성디스플레이 주식회사 터치 스크린 표시 장치 및 그 제조 방법
KR101620527B1 (ko) 2009-10-23 2016-05-13 삼성디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
US20120081646A1 (en) * 2010-09-30 2012-04-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
WO2012073798A1 (en) * 2010-11-30 2012-06-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
WO2012147722A1 (ja) * 2011-04-26 2012-11-01 シャープ株式会社 液晶表示装置
JP6070073B2 (ja) * 2012-10-31 2017-02-01 凸版印刷株式会社 薄膜トランジスタアレイ
US10756118B2 (en) * 2016-11-30 2020-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
CN109270732A (zh) * 2018-11-13 2019-01-25 成都中电熊猫显示科技有限公司 一种显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10339885A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
US6392735B1 (en) * 1999-09-29 2002-05-21 Nec Corporation Liquid crystal display apparatus with sealing element including conductive spacers
US20020140893A1 (en) * 2001-04-03 2002-10-03 Lg.Philips Lcd Co., Ltd Method for fabricating a spacer for liquid crystal display

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3014291B2 (ja) * 1995-03-10 2000-02-28 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示パネル、液晶表示装置及び液晶表示パネルの製造方法
JP2907137B2 (ja) 1996-08-05 1999-06-21 日本電気株式会社 液晶表示装置
JPH10104606A (ja) * 1996-09-27 1998-04-24 Toray Ind Inc 液晶表示装置
JP3782194B2 (ja) * 1997-02-28 2006-06-07 株式会社東芝 アクティブマトリクス型液晶表示装置
CA2294060A1 (en) * 1997-06-13 1998-12-17 Sekisui Chemical Co., Ltd. Liquid crystal display and method of manufacturing the same
JPH11212075A (ja) 1998-01-23 1999-08-06 Toshiba Electronic Engineering Corp 液晶表示装置の製造方法
JP4220030B2 (ja) 1998-10-13 2009-02-04 東芝松下ディスプレイテクノロジー株式会社 液晶表示素子の製造方法
US6501527B1 (en) * 1999-07-29 2002-12-31 Canon Kabushiki Kaisha Liquid crystal elemental device, production process thereof and spacer-bearing substrate
US6245469B1 (en) * 1999-09-09 2001-06-12 Canon Kabushiki Kaisha Manufacturing method for color filter and liquid crystal element using color filter manufactured thereby
JP2002182236A (ja) 2000-12-11 2002-06-26 Toshiba Corp 平面表示装置用アレイ基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10339885A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
US6392735B1 (en) * 1999-09-29 2002-05-21 Nec Corporation Liquid crystal display apparatus with sealing element including conductive spacers
US20020140893A1 (en) * 2001-04-03 2002-10-03 Lg.Philips Lcd Co., Ltd Method for fabricating a spacer for liquid crystal display

Also Published As

Publication number Publication date
CN1573489B (zh) 2010-05-05
JP4015137B2 (ja) 2007-11-28
US20040257519A1 (en) 2004-12-23
KR20040108417A (ko) 2004-12-24
JP2005010784A (ja) 2005-01-13
CN1573489A (zh) 2005-02-02
DE102004028991A8 (de) 2005-06-09
US7170576B2 (en) 2007-01-30
KR100489282B1 (ko) 2005-05-17
DE102004028991A1 (de) 2005-02-10
JP2007226272A (ja) 2007-09-06
US20070040955A1 (en) 2007-02-22
US7295255B2 (en) 2007-11-13

Similar Documents

Publication Publication Date Title
DE102004028991B4 (de) Dünnschichttransistorarray-Substrat und Herstellverfahren für ein solches
DE102006057773B4 (de) Matrixsubstrat für eine In-Plane-Switching LCD-Vorrichtung, In-Plane Switching LCD-Vorrichtung und Verfahren zu dessen Herstellung
DE102005027445B4 (de) Dünnschichttransistorarray-Substrat und Herstellungsverfahren für ein solches
DE102005058680B4 (de) Herstellungsverfahren eines TFT-Array-Substrats
DE102005056703B4 (de) TFT - Arraysubstrat und zugehöriges Herstellungsverfahren
DE102005059789B4 (de) Flüssigkristallanzeigevorrichtung
DE102006061869B4 (de) Arraysubstrat für eine Flüssigkristallanzeigevorrichtung und Herstellungsverfahren desselben
DE102005056702B4 (de) TFT-Arraysubstrat und zugehöriges Herstellverfahren
DE10317627B4 (de) Verfahren zur Herstellung eines Matrixsubstrats für eine Flüssigkristallanzeigevorrichtung
DE102005029265B4 (de) Arraysubstrat für ein LCD sowie zugehöriges Herstellverfahren
DE10331826B4 (de) Transflektives Flüssigkristalldisplay und Verfahren zur Herstellung desselben
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE102009044914B4 (de) Elektrophoretische Anzeigevorrichtung und Verfahren zum Herstellen derselben
DE102005030672B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben
DE102008058709B4 (de) Arraysubstrat für Fringe-Field-Schaltmodus-Flüssigkristallanzeigevorrichtung und eine Fringe-Field-Schaltmodus-Flüssigkristallanzeigevorrichtung, die dasselbe aufweist
DE10355666B4 (de) Dünnschichttransistor-Matrixsubstrat sowie Verfahren zu dessen Herstellung
DE102006060731B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zu deren Herstellung
DE102004021157B4 (de) Dünnschichttransistor-Arraysubstrat und Verfahren zum Herstellen desselben
DE102016112646B4 (de) Arraysubstrat, anzeige und elektronische vorrichtung
DE102006061594B4 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren
DE10354866B4 (de) Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung
DE102015116395A1 (de) Dünnfilmtransistor-substrat und displayvorrichtung, welche diese verwendet
DE102011050113B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zur Herstellung derselben
DE602005003087T2 (de) Verfahren zur Herstellung einer Flüssigkristallanzeige und Maske zur Verwendung darin
DE102007027645B4 (de) IPS-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8196 Reprint of faulty title page (publication) german patentblatt: part 1a6
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: G02F 1/1339 AFI20051017BHDE

8127 New person/name/address of the applicant

Owner name: LG DISPLAY CO., LTD., SEOUL, KR

8128 New person/name/address of the agent

Representative=s name: TER MEER STEINMEISTER & PARTNER GBR PATENTANWAELTE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee