CN102884633B - 电路基板和显示装置 - Google Patents

电路基板和显示装置 Download PDF

Info

Publication number
CN102884633B
CN102884633B CN201180022959XA CN201180022959A CN102884633B CN 102884633 B CN102884633 B CN 102884633B CN 201180022959X A CN201180022959X A CN 201180022959XA CN 201180022959 A CN201180022959 A CN 201180022959A CN 102884633 B CN102884633 B CN 102884633B
Authority
CN
China
Prior art keywords
electrode
source electrode
gate type
circuit substrate
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180022959XA
Other languages
English (en)
Other versions
CN102884633A (zh
Inventor
山崎周郎
田中信也
菊池哲郎
嶋田纯也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102884633A publication Critical patent/CN102884633A/zh
Application granted granted Critical
Publication of CN102884633B publication Critical patent/CN102884633B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种电路面积被缩小化后的电路基板和具备该电路基板且被窄边框化的显示装置。本发明的电路基板具有：具有第一半导体层、第一栅极电极、第一源极电极和第一漏极电极的底栅型薄膜晶体管；以及具有第二半导体层、第二栅极电极、第二源极电极和第二漏极电极的顶栅型薄膜晶体管，其中，该第一半导体层与该第二半导体层包括同一材料，该第一漏极电极或第一源极电极与该第二栅极电极以不隔着其他薄膜晶体管的方式连接，且彼此为同电位。

Description

电路基板和显示装置
技术领域
本发明涉及电路基板和显示装置。更详细地说，涉及适合用作显示装置的驱动电路的电路基板以及具有该电路基板的显示装置。
背景技术
有源矩阵型的显示装置，以行单位选择矩阵状排列的像素电极，对所选择的像素电极写入与显示数据相应的电压，由此显示图像。为了以行单位选择像素电极，需要在显示装置内设置薄膜晶体管(TFT：Thin Film Transistor)等开关元件，在使用TFT的情况下，需要设置栅极驱动器、源极驱动器等驱动电路。TFT是具有半导体层且具有栅极电极、源极电极和漏极电极的三个端子的场效应晶体管，栅极电极与栅极驱动器连接，源极电极与源极驱动器连接。另外，源极电极经由半导体层与漏极电极连接。
驱动电路一般集成到IC(Integral Circuit：集成电路)芯片上，安装在面板的外部。在面板外部的驱动电路中也适合使用TFT，使栅极驱动器、源极驱动器等能够高速动作。作为TFT的半导体层的材料，多能够使用非晶质硅(非晶硅)、微晶硅、多晶硅、单晶硅等硅类材料。另外，TFT可以大致分为：栅极电极形成于比源极电极和漏极电极更靠下层的底栅型；和栅极电极形成于比源极电极和漏极电极更靠上层的顶栅型。
关于半导体层的材料使用何种材料，或者采用顶栅型和顶栅型中的哪一种，根据设计适当决定即可，例如为了在同一基板上形成具有不同特性的晶体管，可以分别在同一基板上形成：具有单晶硅的半导体层的顶栅型的晶体管；和具有非晶硅的半导体层的底栅型的晶体管。
近年来，出于降低成本和窄边框化的观点，在同一面板形成像素部和驱动电路部的栅极单片电路的开发在进行中，例如对于一次性制作像素部中的TFT和驱动电路部中的TFT双方的方法在探讨中。
先行技术文献
专利文献
专利文献1：日本特开2009-33145号公报
发明内容
发明要解决的课题
本发明者们，在制作栅极单片型的显示装置时，对用于减少驱动电路部的面积、进行窄边框化的措施进行了各种探讨。
图18是表示一般的显示装置的驱动电路的一部分的电路图。如图18所示，在显示装置的驱动电路中，在电路内的一部分设置有使上游侧的TFT101的漏极电极与下游侧102的TFT的栅极电极连接的部位。
在这种电路中，各TFT成为如下所述的配置结构。图19是表示一般的显示装置的驱动电路的TFT的结构的一部分的平面示意图，图20是表示一般的显示装置的驱动电路的TFT的结构的一部分的截面示意图。
如图19所示，在使用梳形的源极电极125和漏极电极126的情况下，上述源极电极125和上述漏极电极126采取彼此的梳齿空开一定间隔地啮合的结构，且以与这些梳齿整体重叠的方式配置栅极电极121。栅极电极121与源极电极125和漏极电极126之间配置有栅极绝缘膜和半导体层123，按对栅极电极121供给信号的定时，将供给到源极电极125的信号经由半导体层123向漏极电极126供给。
如图20所示，上游侧的TFT101和下游侧的TFT102都通过层叠栅极电极121、栅极绝缘膜122、半导体层123、层间绝缘膜124、源极电极125和漏极电极126、以及层间绝缘膜127而构成。在上游侧的TFT101与下游侧的TFT102之间，需要设置进行栅极与源极和漏极的连接替换的区域，在上游侧的TFT101与下游侧的TFT102之间设置有用于连接上游侧的TFT101的漏极电极126与下游侧的TFT102的栅极电极121的接触部105。在层间绝缘膜124和层间绝缘膜127内，形成有接触孔，以覆盖露出的栅极电极121、层间绝缘膜124、漏极电极126、层间绝缘膜127的表面的方式配置有透明导电膜155，由此形成接触部105。
但是，出于显示装置的窄边框化的观点，并不优选设置这种接触部。接触部，需要与第一TFT和第二TFT并排单独形成，并且考虑到光刻法的校准精度、导通用的接触孔的完成的偏差、电极间的接触电阻的降低等，需要确保较大面积的余裕。因此，出于实现显示装置的窄边框化的观点，这种配置结构尚有改善的余地。
本发明是鉴于上述现状而完成的，其目的在于提供一种电路面积缩小化后的电路基板和具有该电路基板且窄边框化的显示装置。
用于解决课题的方法
本发明者们，对电路面积的缩小有效的TFT的结构进行各种探讨后，着眼于用于将不同的TFT的漏极电极或源极电极与栅极电极相互连接的接触部。然后，本发明者们发现：在电路结构中，为了将各TFT统一为底栅型和顶栅型中的任一种，需要设置新的接触部，并且发现：使用彼此结构相反的底栅型的TFT和顶栅型的TFT这两个并将它们连接，且使用包括彼此相同的材料的半导体层，由此即使不设置用于进行栅极电极与漏极电极或源极电极的连接替换的接触部，也能够将具有彼此大致相同特性的各TFT的栅极电极与漏极电极或源极电极连接。这样，本发明者们想到能够完美地解决上述课题，到达本发明。
即，本发明是一种电路基板(以下称为本发明的第一电路基板)，其具有：具有第一半导体层、第一栅极电极、第一源极电极和第一漏极电极的底栅型薄膜晶体管；以及具有第二半导体层、第二栅极电极、第二源极电极和第二漏极电极的顶栅型薄膜晶体管，其中，该第一半导体层和该第二半导体层包括同一材料，该第一漏极电极或该第一源极电极与该第二栅极电极以不隔着其他薄膜晶体管的方式连接，且彼此为同电位。
另外，本发明也是一种电路基板(以下称为本发明的第二电路基板)，其具有第三半导体层、第三栅极电极、第三源极电极和第三漏极电极的顶栅型薄膜晶体管；以及具有第四半导体层、第四栅极电极、第四源极电极和第四漏极电极的底栅型薄膜晶体管，其中，该第三半导体层和该第四半导体层包括同一材料，该第三漏极电极或该第三源极电极与该第四栅极电极以不隔着其他薄膜晶体管的方式连接，且彼此为同电位。
作为本发明的第一和第二电路基板的结构，只要以这样的构成要素为必须要素形成即可，并不对其他的构成要素作特别限定。另外，也可以将具有本发明的第一电路基板的结构的薄膜晶体管的组合、和具有本发明的第二电路基板的结构的薄膜晶体管的组合双方形成于一个电路基板内。
本发明的第一电路基板具有：具有第一半导体层、第一栅极电极、第一源极电极和第一漏极电极的底栅型薄膜晶体管；以及具有第二半导体层、第二栅极电极、第二源极电极和第二漏极电极的顶栅型薄膜晶体管。另外，本发明的第二电路基板具有：具有第三半导体层、第三栅极电极、第三源极电极和第三漏极电极的顶栅型薄膜晶体管；以及具有第四半导体层、第四栅极电极、第四源极电极和第四漏极电极的底栅型薄膜晶体管。在本说明书中，所谓底栅型薄膜晶体管(TFT)，是指栅极电极位于比源极电极和漏极电极都更靠下层，所谓顶栅型薄膜晶体管(TFT)，是指栅极电极位于比源极电极和漏极电极都更靠下层。
上述第一半导体层和上述第二半导体层包括同一材料。另外，上述第三半导体层和上述第四半导体层包括同一材料。由于TFT的特性大致由半导体层的特性决定，所以通过使底栅型TFT和顶栅型TFT的半导体材料分别相同，能够不区别底栅型和顶栅型地得到具有大致相同特性的TFT，能够得到良好的电路。
在本发明的第一电路基板中，上述第一漏极电极或第一源极电极与上述第二栅极电极以不隔着其他薄膜晶体管的方式连接，且彼此为同电位。即，在本发明的第一电路基板中，顶栅型TFT的漏极电极或源极电极与顶栅型TFT的栅极电极直接连接，在施加底栅型TFT的漏极电极或源极电极中的电压时，顶栅型TFT的栅极电极也被施加相同的电压。即，底栅型TFT的漏极电极或源极电极与顶栅型TFT的栅极电极在电性质上是同一部件。
在本发明的第二电路基板中，上述第三漏极电极或第三源极电极与上述第四栅极电极以不隔着其他薄膜晶体管的方式连接，且彼此为同电位。即，在本发明的第二电路基板中，顶栅型TFT的漏极电极或源极电极与底栅型TFT的栅极电极直接连接，在施加顶栅型TFT的漏极电极或源极电极中的电压时，底栅型TFT的栅极电极也被施加相同的电压。即，顶栅型TFT的漏极电极或源极电极与底栅型TFT的栅极电极，在电性质上是同一部件。
根据本发明的第一和第二电路基板，通过底栅型TFT和顶栅型TFT的组合构成电路的一部分，所以不需要设置额外的接触部，能够在例如应用于显示装置时实现窄边框化。
下面对本发明的第一和第二电路基板的优选方式进行详细说明。
在本发明的第一电路基板中，优选上述第一栅极电极、上述第二源极电极和上述第二漏极电极包括同一材料。另外，优选上述第一栅极电极、上述第二源极电极和上述第二漏极电极配置于同一层。通过将这些电极使用相同材料构成或者配置于同一层，能够使制造工序高效化。
在本发明的第二电路基板中，优选上述第三栅极电极、上述第四源极电极和上述第四漏极电极包括同一材料。另外，优选上述第三栅极电极、上述第四源极电极和上述第四漏极电极配置于同一层。通过将这些电极使用相同材料构成或者配置于同一层，能够使制造工序高效化。
在本发明的第一电路基板中，优选上述第一半导体层和上述第二半导体层的材料是氧化物半导体。另外，在本发明的第二电路基板中，优选上述第三半导体层和上述第四半导体层的材料是氧化物半导体。作为上述氧化物半导体，优选包含Ga(镓)、In(铟)、Zn(锌)和O(氧)作为构成原子。由此，能够容易地实现具有优秀的电特性和工艺耐性的TFT。因此，通过使用氧化物半导体即使沟道宽度小也能够得到充分的导电特性，所以能够将薄膜晶体管的尺寸设定得小，能够减小电路面积。氧化物半导体的组成，能够用俄歇电子分光法(AES：Auger Electron Spectroscopy)、X射线电子分光法(XPS：X-rayPhotoelectron Spectroscopy)等确认。
本发明的第一电路基板，优选具有：信号总线；从该信号总线的一部分延伸，与上述第一栅极电极连接的栅极引出配线；和从该信号总线的另一部分延伸，与上述第一源极电极连接的源极引出配线，上述第一栅极电极和该栅极引出配线包括同一材料，上述第一源极电极和该源极引出配线包括同一材料，该信号总线和该栅极引出配线分别包括不同的材料，该信号总线的宽度大于该栅极引出配线的宽度，该信号总线与该栅极引出配线经由接触部连接，该接触部贯通与该信号总线位置重叠的绝缘膜。
本发明的第二电路基板，优选具有：信号总线；从该信号总线的一部分延伸，与上述第三栅极电极连接的栅极引出配线；和从该信号总线的另一部分延伸，与上述第三源极电极连接的源极引出配线，上述第三栅极电极和该栅极引出配线包括同一材料，上述第三源极电极和该源极引出配线包括同一材料，该信号总线和该栅极引出配线分别包括不同的材料，该信号总线的宽度大于该栅极引出配线的宽度，该信号总线与该栅极引出配线经由接触部连接，该接触部贯通与该信号总线位置重叠的绝缘膜。
这些方式着眼于总线的粗细形成得比电路内配线更粗的方面，通过将栅极引出配线与信号总线之间的导通点形成在与信号总线重叠的位置，由于不必在电路内形成接触部，所以能够缩小电路面积。
本发明也是一种显示装置，其包括上述本发明的第一和第二电路基板中的至少一种。根据本发明的第一和第二电路基板，能够缩小电路面积地形成，所以能够得到边框面积窄的显示装置。
发明效果
本发明的电路基板通过底栅型TFT和顶栅型TFT的组合构成电路的一部分，所以不需要设置额外的接触部，能够削减电路面积，能够在应用于显示装置时实现窄边框化。
附图说明
图1是表示实施方式1的电路基板的底栅型TFT与顶栅型TFT的连接部分的平面示意图。
图2是表示比较例1的电路基板的两个底栅型TFT的连接部分的平面示意图。
图3是表示比较例1的电路基板的接触部的截面示意图。
图4是实施方式1的电路基板的截面示意图。
图5是实施方式1的电路基板的单位电路的电路图。
图6是实施方式1的电路基板的各信号的时序图。
图7是表示实施方式1的电路基板的一部分的平面示意图。
图8是表示比较例1的电路基板的一部分的平面示意图。
图9是将实施方式1的电路基板应用于有源矩阵型的液晶显示装置时的框图。
图10是实施方式2的电路基板的截面示意图。
图11是实施方式3的电路基板的电路图。
图12是比较例2的电路基板的电路图。
图13是实施方式4的电路基板的顶栅型TFT的截面示意图。
图14是表示实施方式5的电路基板的顶栅型TFT的截面示意图。
图15是表示实施方式5的电路基板的顶栅型TFT的截面示意图。
图16是表示实施方式6的电路基板的顶栅型TFT的截面示意图。
图17是表示实施方式6的电路基板的顶栅型TFT的截面示意图。
图18是表示一般的显示装置的驱动电路的一部分的电路图。
图19是表示一般的显示装置的驱动电路的TFT的结构的一部分的平面示意图。
图20是表示一般的显示装置的驱动电路的TFT的结构的一部分的截面示意图。
具体实施方式
以下揭示实施方式，参照附图对本发明进行更详细的说明，但本发明并不只限定于这些实施方式。
(实施方式1)
图1是表示实施方式1的电路基板的底栅型TFT与顶栅型TFT的连接部分的平面示意图。另一方面，图2是表示比较例1的电路基板的两个底栅型TFT的连接部分的平面示意图。
如图1所示，实施方式1的电路基板，具有配置于上游侧的底栅型TFT1和配置于下游侧的顶栅型TFT2。底栅型TFT1与顶栅型TFT2彼此连接，由于底栅型TFT1的漏极电极(第一漏极电极)26与顶栅型TFT2的栅极电极(第二栅极电极)35直接连接，所以这些电极为同电位。底栅型TFT1与顶栅型TFT2之间没有配置其他的TFT。即，实施方式1的电路基板相当于本发明的第一电路基板。
底栅型TFT1具有半导体层(第一半导体层)23、栅极电极(第一漏极电极)21、源极电极(第一源极电极)25和漏极电极(第一漏极电极)26。如图1所示，在底栅型TFT1中，源极电极25和漏极电极26均具有梳形结构，彼此的梳齿空开一定间隔啮合配置。在源极电极25与漏极电极26之间配置有半导体层23，按对栅极电极21供给扫描信号的定时，源极电极25与漏极电极26导通。
顶栅型TFT2具有半导体层(第二半导体层)33、栅极电极(第二漏极电极)35、源极电极(第二源极电极)31和漏极电极(第二漏极电极)32。在顶栅型TFT2中，源极电极31和漏极电极32均具有梳形结构，彼此的梳齿空开一定间隔地啮合配置。在源极电极31与漏极电极32之间配置有半导体层33，按对栅极电极35供给扫描信号的定时，源极电极31与漏极电极32导通。
在实施方式1中，在底栅型TFT1与顶栅型TFT2之间不设置将漏极与栅极连接替换的接触部，也能够将供给到底栅型TFT1的漏极电极26的信号作为顶栅型TFT2的扫描信号供给到顶栅型TFT2的栅极电极35。
另一方面，如图2所示，比较例1的电路基板具有配置于上游侧的底栅型TFT101和配置于下游侧的底栅型TFT102。在底栅型TFT101与底栅型TFT102之间配置有接触部105，通过接触部105，底栅型TFT101与底栅型TFT102彼此连接。接触部105是为了将底栅型TFT101的漏极电极126与底栅型TFT102的栅极电极135在不同的层连接替换而设置的结构，底栅型TFT101的漏极电极126与底栅型TFT102的栅极电极135为同电位，但为此需要形成接触部105。
图3是表示比较例1的电路基板的接触部的截面示意图。在第二绝缘膜124和第三绝缘膜127，形成有贯通它们的接触孔，以覆盖露出的栅极电极151、第二绝缘膜124、漏极电极126、第三绝缘膜127的表面的方式，形成有在像素电极中使用的透明电极膜155。
另外，比较例1的结构，在将顶栅型TFT两个组合使用的情况下也同样需要形成接触部。
将图1和图2相比可知，在比较例1的电路基板中，由均为底栅型的两个TFT构成电路的一部分，所以需要在各TFT之间设置用于进行漏极与栅极的替换的接触部，需要确保一定范围的空间。与之相对地，在实施方式1的电路基板中，由彼此结构相反的底栅型TFT和顶栅型TFT构成电路的一部分，所以不需要另外设置接触部，能够缩小电路面积。具体而言，图1中的用虚线围起来的区域是空闲空间，能够将其他部件移动配置到该区域，所以整体上缩小了电路面积。另外，实施方式1的电路基板的电路图，与图18所示的电路图相同。
图4是实施方式1的电路基板的截面示意图。如图4所示，实施方式1的电路基板具有玻璃基板12作为母体，底栅型TFT1和顶栅型TFT2分别配置在玻璃基板12上。玻璃基板12只要表面具有绝缘性，就能够用其他材料代替。
实施方式1中，底栅型TFT1从玻璃基板一侧12起依次层叠有栅极电极21、栅极绝缘膜(第一绝缘膜)22、半导体层23、第二绝缘膜24、以及源极电极25和漏极电极26。另外，实施方式1中，顶栅型TFT2从玻璃基板12一侧起依次层叠有源极电极31和漏极电极32、半导体层33、栅极绝缘膜(第四绝缘膜)34、以及栅极电极35。下面对制作底栅型TFT1和顶栅型TFT2的方法进行详述。
首先，在玻璃基板12上用溅射法形成膜厚200～600nm的导电膜之后，通过光刻工序图案形成为期望的形状，由此形成底栅型TFT1的栅极电极21、顶栅型TFT2的源极电极31和顶栅型TFT2的漏极电极32。作为各电极的材料，优选为钽(Ta)、钨(W)、钛(Ti)、钼(Mo)等高熔点金属、或者以这些高熔点金属为主成分的合金或化合物。另外，作为以高熔点金属为主成分的化合物，优选为氮化物。由此，能够一起制作配置在同一层、且包括同样的材料的底栅型TFT1的栅极电极21、顶栅型TFT2的源极电极31和顶栅型TFT2的漏极电极32。
接着，在底栅型TFT1的栅极电极21上，形成有底栅型TFT1用的栅极绝缘膜22。栅极绝缘膜22能够通过以下方法形成：通过使用有包含硅的绝缘材料(例如SiO2、SiN、SiNO)的等离子体CVD法或溅射法形成膜厚30～100nm的绝缘膜，之后，通过光刻法图案形成为期望的形状。
接着，在底栅型TFT1的栅极绝缘膜22上、以及顶栅型TFT2的源极电极31上和漏极电极32上，形成有半导体层23、33。作为半导体层23、33的材料，可以使用非晶质硅(非晶硅)、微晶硅、多晶硅、单晶硅等硅类材料，但优选包含In、Ga、Zn和O的氧化物半导体(IGZO)。在使用氧化物半导体的情况下，首先，用溅射法使膜厚10～300nm的氧化物半导体的材料堆积，形成膜之后，用光刻法进行图案形成为期望的形状，由此能够形成氧化物半导体。由此，能够一起制作配置在同一层、且包括同样的材料的底栅型TFT1的半导体层23和顶栅型TFT2的半导体层33。另外，氧化物半导体由于相比进行掺杂了杂质(例如N+)的类型的半导体材料具有优秀的导电特性，所以可以将各TFT的沟道宽度设计得比一般的尺寸小，能够减小电路面积。
接着，形成底栅型TFT1用的第二绝缘膜24和顶栅型TFT2用的栅极绝缘膜34。首先，在整个面形成膜厚30～100nm的绝缘膜之后，利用光刻法进行图案形成，使得底栅型TFT1的源极电极25和漏极电极26与半导体层23导通的部分开口。
接着，在利用溅射法形成膜厚200～600nm的导电膜之后，通过光刻工序图案形成到期望的形状，由此形成底栅型TFT1的源极电极25、底栅型TFT1的漏极电极26和顶栅型TFT2的栅极电极35。作为各电极的材料，优选钽(Ta)、钨(W)、钛(Ti)、钼(Mo)等高熔点金属、或者以这些高熔点金属为主成分的合金或化合物。另外，作为以高熔点金属为主成分的化合物，优选氮化物。由此，能够一起制作配置在同一层、且包括同样的材料的底栅型TFT1的源极电极25、底栅型TFT1的漏极电极26和顶栅型TFT2的栅极电极35。
下面对实施方式1的电路基板的结构进行更详细的说明。实施方式1中，电路基板具有多个单位电路被多级连接的电路。图5是实施方式1的电路基板的单位电路的电路图，构成移位寄存器。各单位电路具有输入端子INa和INb、时钟端子CK和CKB、电源端子VSS、清零端子CLR、输出端子OUT。
如图5所示，各单位电路包括TFT11a～11j和电容部41。TFT11a的漏极与时钟端子CK连接，源极与输出端子OUT连接。TFT11b的漏极和栅极与输入端子INa连接，源极与TFT11a的栅极连接。在TFT11a的栅极与源极之间设置有电容部41。TFT11c的漏极与输出端子OUT连接，TFT11d的漏极与TFT11a的栅极连接。TFT11c和11d的栅极与输入端子INb连接，源极与电源端子VSS连接。
TFT11e的漏极与输出端子OUT连接，栅极与时钟端子CKB连接，源极与电源端子VSS连接。TFT11f的漏极与TFT11a的栅极连接，栅极与清零端子连接，源极与电源端子VSS连接。
TFT11g的漏极与TFT11a的栅极连接，源极与电源端子VSS连接。TFT11g的栅极与TFT11h的源极、TFT11i和11j的漏极连接。TFT11h的漏极和栅极，与时钟端子CKB连接。TFT11i的栅极与TFT11a的栅极连接，源极与电源端子VSS连接。TFT11j的栅极与时钟端子CK连接，源极与电源端子VSS连接。
TFT11a设置在时钟端子CK与输出端子OUT之间，作为根据栅极电位切换是否使时钟信号通过的输出晶体管(传送栅极)起作用。另外，TFT11a的栅极与输出端子OUT一侧的导通端子(源极)电容耦合。因此，如后所示，在TFT11a为导通状态且时钟信号CK为高电平的期间，TFT11a的栅极电位变得比时钟信号CK的高电平电位更高。下面将连接有TFT11a的栅极的节点称作netA。
图6是实施方式1的电路基板的各信号的时序图。图6图示了第奇数级的单位电路的输入输出信号和节点netA的电压变化。对第奇数级的单位电路，从时钟端子CK输入时钟信号CK1，从时钟端子CKB输入时钟信号CK2。时钟信号CK1是电位为高电平期间的长度比1/2周期略短的时钟信号。时钟信号CK2是使时钟信号CK1延迟1/2周期的信号。即，时钟信号CK1和时钟信号CK2，具有电位在高电平期间彼此不重叠的相位关系。
另外，在下面的说明中，只要没有特别否定，将高电平电位设为VGH，低电平电位设为VGL。另外，电源端子VSS等于低电平电位VGL。而且，将经由电路的某个端子输入或输出的信号称作与该端子相同的名称。例如，将经由时钟端子CK输入的信号称为时钟信号CK。n和m为2以上的整数，i为1以上n以下的整数，j为1以上m以下的整数。
启动脉冲SP在移动动作开始前，时钟信号CK1的电位在与高电平期间相同长度的时间为高电平。结束脉冲移动动作完成后，时钟信号CK1的电位在与高电平期间相同长度的时间为高电平。
在时刻t1，当输入信号INa(前级的单位电路的输出信号)从低电平变为高电平时，经由二极管连接的TFT11b，节点netA的电位也变为高电平，TFT11a成为导通状态。
在时刻t2，当输入信号INa变为低电平时，TFT11b成为断开状态，节点netA成为浮置状态，而TFT11a保持导通状态。
在时刻t3，当时钟信号CK(时钟信号CK1)从低电平变为高电平时，因启动(Bootstrap)效应而使节点netA的电位上升至时钟信号的振幅Vck(＝VGH-VGL)的2倍程度。由于TFT11a的栅极电位充分高，所以时钟信号CK以不发生电压降低的方式通过TFT11a。
在时钟信号CK从成为高电平的时刻t3到时刻t4的期间，节点netA的电位成为Vck的2倍程度，输出信号OUT成为高电平。
在时刻t4，节点netA的电位成为高电平，输出信号OUT成为低电平。
在时刻t5，当输入信号INb(后级的单位电路的输出信号)从低电平变为高电平时，TFT11c和11d成为导通状态。在TFT11c为导通状态的期间，对输出端子OUT施加低电平电位。另外，当TFT11d成为导通状态时，节点netA的电位变为低电平，TFT11a成为断开状态。
在时刻t6，当输入信号INb变为低电平时，TFT11c和11d成为断开状态。此时，节点netA成为浮置状态，而TFT11a保持断开状态。在输入信号INa成为下一个高电平之前，理想的是TFT11a保持断开状态，输出信号OUT保持低电平。
TFT11e在时钟信号CKB(时钟信号CK2)为高电平时成为导通状态。因此，每次时钟信号CKB成为高电平时，对输出端子OUT施加低电平电位。像这样TFT11e具有将输出端子OUT反复设定为低电平，使输出信号OUT稳定的功能。
TFT11f在清零信号CLR(清零脉冲CP)为高电平时成为导通状态。此时，对节点netA施加低电平电位。像这样TFT11f具有将节点netA的电位初始化为低电平的功能。
TFT11h在时钟信号CKB(时钟信号CK2)为高电平时成为导通状态。此时，对节点netB施加时钟信号CKB高电平电位。TFT11i在节点netA的电位为Vck以上时成为导通状态。此时，对节点netB施加低电平电位。TFT11j在时钟信号CK(时钟信号CK1)为高电平时成为导通状态。此时，对节点netB施加低电平电位。
因此，节点netB的电位在时钟信号CK为低电平、时钟信号CKB为高电平、且节点netA的电位为低电平时成为高电平，除此以外时成为低电平。TFT11g在节点netB的电位为高电平时成为导通状态。此时，对节点netA施加低电平电位。像这样TFT11g～11j具有维持施加到节点netA的低电平电位的功能。
像这样，TFT11c和11e在输出信号OUT的输出时以外的时刻，是用于对输出端子OUT施加低电平电压而起作用的TFT(低电平引入用的TFT)。
另一方面，TFT11d、11f～11h和11j，在用于使TFT11a(输出TFT)成为导通状态的期间以外，是用于对与TFT11a的栅极连接的节点netA施加低电平电压而起作用的TFT(低电平引入用的TFT)。
另外，TFT11i在输入信号INa被输入时成为导通状态，是用于对节点netB施加低电平电压而起作用的TFT。由此在该期间TFT11g不会成为导通状态，能够对节点netA施加输入信号INa。像这样，TFT11i在用于使TFT11a(输出TFT)成为导通状态的期间，是用于对与TFT11g的栅极连接的节点netB施加低电平电压而起作用的TFT(低电平引入用的TFT)。
图7是表示实施方式1的电路基板的一部分的平面示意图。图8是表示比较例1的电路基板的一部分的平面示意图。实施方式1的电路基板与比较例1的电路基板，作为电路是相同的，但实际的结构彼此不同。图7所示的各TFT11b、11c、11d、11f、11g、11h、11i、11j，分别相当于图5中的各TFT11b、11c、11d、11f、11g、11h、11i、11j。各TFT经由引出配线彼此连接，根据需要形成有接触部。
在实施方式1中，TFT11b、11c、11d、11f、11g是底栅型TFT，TFT11h、11i、11j是顶栅型TFT。另外，TFT11b、11c、11d、11i、11j是源极电极和漏极电极具有梳形结构的TFT，TFT11f、11h是源极电极和漏极电极不具有梳形结构的TFT。另一方面，在比较例1中，TFT11b、11c、11d、11f、11g、11h、11i、11j全部都是底栅型TFT。
如图7所示，在实施方式1的电路基板中，由底栅型TFT和顶栅型TFT的组合构成电路的一部分，所以即使不形成接触部也能够实现各TFT的连接，能够削减电路面积。另一方面，如图8所示，在比较例1的电路基板中，由2个底栅型TFT的组合构成电路的一部分，所以是必须形成接触部的部位。图7中，虚线所示的接触部，表示实施方式1中不需要的接触部，具体而言，根据实施方式1，能够削减用于连接TFT11b与TFT11i之间的接触部、用于连接TFT11h与TFT11g之间的接触部。比较图7和图8可知，根据实施方式1的电路基板，能够大幅削减电路面积。
另外，在实施方式1中，为了消除配线的重叠，也能够根据需要形成接触部。
图9是将实施方式1的电路基板应用于有源矩阵型的液晶显示装置时的框图。如图9所示，实施方式1的液晶显示装置，包括像素部62、显示控制电路63、栅极驱动器64和源极驱动器65。在实施方式1中，本发明的底栅型TFT和顶栅型TFT的组合构成移位寄存器61的一部分，应用于栅极驱动器64。
像素部62和栅极驱动器64形成在玻璃基板等透明的绝缘基板上，源极驱动器65形成于柔性印制电路板，显示控制电路63形成于控制基板。像这样，在一个基板上，栅极驱动器64与像素部62被做入于单片。被称为栅极单片、无栅极驱动器(gate-driverless)、面板内置栅极驱动器、栅极集成面板(gate-in-panel)等的栅极驱动器全部能够包含于栅极驱动器64。
像素部62包括n条扫描信号线G1～Gn，m条数据信号线S1～Sm和(m×n)个像素电路Pij。扫描信号线G1～Gn相互平行地配置，数据信号线S1～Sm以与扫描信号线G1～Gn正交的方式相互平行地配置。在扫描信号线Gi与数据信号线Sj的交点附近，设置有像素电路Pij。而且，这样的(m×n)个像素电路Pij，在行方向每行设置m个，在列方向每列设置n个，二维状(矩阵状)地设置。扫描信号线Gi与设置于第i行的像素电路Pij共用地连接，数据信号线Sj与设置于第j列的像素电路Pij共用地连接。另外，在像素电路Pij，作为开关元件分别配置有像素用TFT，像素用TFT的栅极电极与扫描信号线Gi连接，该TFT的源极电极与数据信号线Sj连接，像素用TFT的漏极电极与像素电极连接。
对实施方式1的液晶显示装置的显示控制电路63供给水平同步信号HSYNC、垂直同步信号VSYNC等控制信号和显示数据DT。显示控制电路63基于这些信号，对栅极驱动器64输出时钟信号CK1和CK2，输出启动脉冲SP，对源极驱动器65输出控制信号SC和显示数据DT。
栅极驱动器64包括n级的移位寄存器61。移位寄存器61基于时钟信号CK1和CK2，将输出信号SROUT1～SROUTn逐个依次控制为高电平(表示选择状态)。输出信号SROUT1～SROUTn分别被供给扫描信号线G1～Gn。由此，扫描信号线G1～Gn被逐个依次选择，1行的像素电路Pij被一次性选择。
源极驱动器65基于控制信号SC和显示数据DT，对数据信号线S1～Sm施加与显示数据DT相应的电压。由此，对所选择的1行的像素电路Pij写入与显示数据DT相应的电压。通过这样的方式，液晶显示装置100显示图像。
在实施方式1的液晶显示装置中，由于不需要在驱动电路内额外形成接触部，所以能够实现窄边框化。
(实施方式2)
实施方式2的电路基板，除了底栅型的TFT与顶栅型的TFT的连接顺序与实施方式1不同的点以外，与实施方式1相同。即，在实施方式2中，存在顶栅型的TFT与底栅型的TFT以此顺序连接的部位。由于顶栅型TFT的漏极电极(第三漏极电极)与底栅型TFT的栅极电极(第四栅极电极)直接连接，所以这些电极为同电位。在顶栅型TFT3与底栅型TFT4之间没有隔着其他的TFT。即，实施方式2的电路基板相当于本发明的第二电路基板。另外，实施方式2的电路基板的电路图，与实施方式1中的图5同样。
图10是实施方式2的电路基板的截面示意图。如图10所示，实施方式2的电路基板具有玻璃基板12作为母体，顶栅型TFT3和底栅型TFT4分别配置在玻璃基板上。玻璃基板12只要表面具有绝缘性，就能够用其他材料代替。
实施方式2中，顶栅型TFT3从玻璃基板12一侧起依次层叠有源极电极31和漏极电极32、半导体层33、栅极绝缘膜(第四绝缘膜)34、以及栅极电极35。另外，实施方式2中，底栅型TFT4从玻璃基板12一侧起依次层叠有栅极电极21、栅极绝缘膜(第一绝缘膜)22、半导体层23、第二绝缘膜24、以及源极电极25和漏极电极26。
如实施方式2所示，即使底栅型的TFT与顶栅型的TFT的连接顺序与实施方式1的情况相反，由于使用彼此结构相反的底栅型的TFT和顶栅型的TFT两种TFT，所以与实施方式1同样，不需要在这些TFT间设置新的连接替换下层与上层的接触部，能够得到缩小电路面积的效果。
(实施方式3)
图11是实施方式3的电路基板的电路图。实施方式3的电路基板，具有彼此连接的底栅型TFT和顶栅型TFT。底栅型TFT和顶栅型TFT的连接顺序并不特别限定，实施方式3的电路基板可以应用本发明的第一电路基板和本发明的第二电路基板中的任一个。
图12是比较例2的电路基板的电路图。比较例2的电路基板，电路图与实施方式3相同，由均为底栅型的两个TFT，或者均为顶栅型的两个TFT构成电路的一部分，所以进行漏极与栅极的连接替换的接触部的位置不同。
如图11和图12所示，在实施方式3和比较例2的电路基板中，第一引出配线(栅极引出配线)73、173从第一信号总线76、176的一部分起延伸，与上游侧的TFT71、171(以下称为第一TFT)的栅极电极连接。另外，第二引出配线(源极引出配线)74、174从第二信号总线77、177的一部分起延伸，分别与第一TFT71、171的源极电极和下流区域的TFT72、172(以下称为第二TFT)的源极电极连接。而且，在第一TFT71、171与第二TFT72、172之间，延伸有连结它们的第三引出配线(栅极引出配线)75、175，第一TFT71、171与第二TFT72、172分别连接。
根据这种电路结构，基于施加到第一TFT71、171的栅极电极的信号，经由第二引出配线74、174供给到第一TFT71、171的源极电极的信号，经由第三引出配线75、175向第二TFT72、172的栅极电极供给。而且，基于施加到第二TFT72、172的栅极电极的信号，经由第二引出配线74、174供给到第二TFT72、172的源极电极的信号，被向第二TFT72、172的漏极电极供给，直接流到外部。
在图11所示的实施方式3中，第一引出配线73，全部包括与第一TFT71的栅极电极相同的材料(以下称为栅极金属)，且它们形成在同一层。第二引出配线74具有分支点，以分支点为界分为前往第一TFT71的路径和前往第二TFT72的路径。其中，从第二信号总线77至上述分支点的配线、以及从上述分支点至第一TFT71的源极电极的配线，包括与第一TFT71的源极电极和漏极电极相同材料(以下称为源极金属)，且它们形成在同一层。另一方面，从上述分支点至第二TFT72的配线，使用栅极金属。在上述分支点形成有接触部81，该接触部81连结配置有由源极金属形成的配线的层和配置有由栅极金属形成的配线的层，各层通过配置在它们之间的贯通绝缘膜的接触部81分别连结。连结第一TFT71与第二TFT72之间的第三引出配线75由源极金属构成，且形成在与配置有由上述源极金属形成的配线的层相同的层。另外，在第一信号总线76与第一引出配线73的分支点，形成有贯通与第一信号总线76的一部分重叠的绝缘膜的接触部82，经由接触部82，第一信号总线76与第一引出配线73彼此连接。
各信号总线76、77的宽度形成得比电路内配线各自的宽度大。具体而言，各信号总线76、77的宽度，能够形成为20～50μm。因此，即使在各单位电路不单独设置接触部，通过将接触部设置在与第一信号总线76重合的位置，能够在电路内配线外确保导通所需的空间，能够进一步缩小电路面积。
在图12所示的比较例2中，第二引出配线174也全部包括源极金属。另一方面，第一引出配线173具有分支点，以分支点为界分为前往第一TFT171的路径和前往外部的路径。其中，从上述分支点至第一TFT171的配线包括栅极金属，从上述分支点持续到外部的配线包括源极金属。在上述分支点形成有接触部181，该接触部181连结配置有由源极金属形成的配线的层和配置有由栅极金属形成的配线的层，各层通过配置在它们之间的贯通绝缘膜的接触部181分别连结。连结第一TFT71与第二TFT72之间的第三引出配线75，具有包括栅极金属的配线和包括源极金属的配线，这些配线配置在彼此不同的层，且通过贯通绝缘膜的接触部182分别连结。
图12所示的比较例2中，由均为底栅型的两个TFT、或者均为顶栅型的两个TFT构成电路的一部分，所以在电路内配线中至少2个部位形成接触部。因此，根据实施方式3，与比较例2相比，能够进一步减小电路面积。
(实施方式4)
实施方式4的电路基板，除了顶栅型TFT的结构不同的点以外，与实施方式2同样。即，实施方式4的电路基板是本发明的第二电路基板。
图13是实施方式4的电路基板的顶栅型TFT的截面示意图。如图13所示，实施方式4中，顶栅型TFT3在玻璃基板12上层叠有半导体层33、栅极绝缘膜(第四绝缘膜)34、以及源极电极31、漏极电极32和栅极电极35。源极电极31、漏极电极32和栅极电极35全部由相同的材料构成，且设置在同一层，但它们空开一定间隔设置以使彼此不导通。另外，在实施方式4中，顶栅型TFT3中的全部电极包括与底栅型TFT的源极电极和漏极电极相同的材料。
根据这种结构，由于能够一次性形成源极电极、漏极电极和栅极电极，所以能够简化制造工序。另外，由于由顶栅型TFT和底栅型TFT构成电路的一部分，所以因减少接触部能够得到削减电路面积的效果。
(实施方式5)
实施方式5的电路基板，除了顶栅型TFT的结构不同的点以外，与实施方式2相同。即，实施方式5的电路基板是本发明的第二电路基板。
图14和图15是表示实施方式5的电路基板的顶栅型TFT的截面示意图。如图14和图15所示，实施方式5中，顶栅型TFT3在玻璃基板12上层叠有半导体层33、栅极绝缘膜(第四绝缘膜)34、以及源极电极31、漏极电极32和栅极电极35。源极电极31、漏极电极32和栅极电极35，至少一部分包含相同的材料，而源极电极31和漏极电极32由不同的材料层叠而成，所以它们与栅极电极35的层结构不同。
具体而言，顶栅型TFT3的源极电极31和漏极电极32，分别分为下层膜31a、32a和上层膜31b、32b，下层膜31a、32a包括与底栅型TFT的栅极电极相同的材料，上层膜31b、32b包括与底栅型TFT的源极电极和漏极电极相同的材料。
另外，底栅型TFT的栅极电极、顶栅型TFT3的源极电极的下层膜31a和漏极电极的下层膜32a形成在同一层，底栅型TFT的源极电极和漏极电极，与顶栅型TFT3的源极电极的上层膜31b、漏极电极的上层膜32b和栅极电极35，形成在同一层。
在图14所示例中，源极电极的下层膜31a和漏极电极的下层膜32a与半导体层33配置在同一层，与之相对地，在图15所示例中，源极电极的下层膜31a和漏极电极的下层膜32a配置在比半导体层33更靠下层。
如实施方式5所示，构成TFT的各电极可以包括层叠膜，能够根据设计适当变更。另外，由于由顶栅型TFT和底栅型TFT构成电路的一部分，所以因减少接触部能够得到削减电路面积的效果。
(实施方式6)
实施方式6的电路基板，除了顶栅型TFT的结构不同的点以外，与实施方式2相同。即，实施方式6的电路基板是本发明的第二电路基板。
图16和图17是表示实施方式6的电路基板的顶栅型TFT的截面示意图。如图16和图17所示，实施方式6中，顶栅型TFT3在玻璃基板12上层叠有半导体层33、栅极绝缘膜(第四绝缘膜)34、以及源极电极31、漏极电极32和栅极电极35。源极电极31、漏极电极32和栅极电极35，至少一部分包含相同的材料，而源极电极31和漏极电极32由不同的材料层叠而成，所以它们与栅极电极35的层结构不同。
具体而言，顶栅型TFT3的源极电极31和漏极电极32，均分为下层膜31a、32a和上层膜31c、32c，下层膜31a、32a包括与底栅型TFT的栅极电极相同的材料，上层膜31c、32c包括与底栅型TFT和顶栅型TFT3所用的材料不同的材料。作为顶栅型TFT3的源极电极31和漏极电极32的上层膜31c、32c，例如能够用像素电极所用的ITO(铟锡氧化物)等透明导电膜形成。
底栅型TFT的栅极电极、顶栅型TFT3的源极电极的下层膜31a和漏极电极的下层膜32a形成在同一层，底栅型TFT的源极电极和漏极电极，与顶栅型TFT3的栅极电极35形成在同一层，顶栅型TFT3的源极电极的上层膜31c与漏极电极的上层膜和栅极32c形成在同一层。顶栅型TFT3的栅极电极35，配置在比顶栅型TFT3的源极电极的上层膜31c和漏极电极的上层膜32c更靠下层。在栅极电极35与源极电极和漏极电极之间，形成有第五绝缘膜36。
在图16所示例中，顶栅型TFT3的源极电极的下层膜31a和漏极电极的下层膜32a与半导体层33配置在同一层，与之相对地，在图17所示例中，顶栅型TFT3的源极电极的下层膜31a和漏极电极的下层膜32a配置在比半导体层33更靠下层。
另外，在图16所示例中，顶栅型TFT3的源极电极31和漏极电极32经由一个接触部与底栅型的TFT连接，与之相对地，在图17所示例中，顶栅型TFT3的源极电极的31和漏极电极32经由两个接触部与底栅型的TFT连接。
如实施方式6所示，构成TFT的各电极可以包括层叠膜，能够根据设计适当变更。另外，由于由顶栅型TFT和底栅型TFT构成电路的一部分，所以因减少接触部能够得到削减电路面积的效果。
另外，本申请以2010年5月13日提出的日本专利申请2010-111423号为基础，基于巴黎公约或进入阶段的该国法规主张优先权。该申请的内容全部作为参考被引入本申请。
符号说明
1、4：底栅型TFT(薄膜晶体管)
2、3：顶栅型TFT(薄膜晶体管)
11a～11j、111a～111j：TFT(薄膜晶体管)
12、112：玻璃基板
21、121：栅极电极
22、122：栅极绝缘膜(第一绝缘膜)
23、123：半导体层
24：第二绝缘膜
25、125：源极电极
26、126：漏极电极
27：第三绝缘膜
31、131：源极电极
31a：下层膜
31b、31c：上层膜
32、132：漏极电极
32a：下层膜
32b、32c：上层膜
33、133：半导体层
34：栅极绝缘膜(第四绝缘膜)
35、135：栅极电极
36：第五绝缘膜
41：电容部
61：移位寄存器
62：像素部
63：显示控制电路
64：栅极驱动器
65：源极驱动器
71、171：第一TFT
72、172：第二TFT
73、173：第一引出配线
74、174：第二引出配线
75、175：第三引出配线
76、176：第一信号总线
77、177：第二信号总线
81、82、181、182：接触部
105：接触部
124、127：层间绝缘膜
151：栅极电极
155：透明导电膜

Claims (11)

1.一种电路基板，其特征在于，具有：
具有第一半导体层、第一栅极电极、第一源极电极和第一漏极电极的底栅型薄膜晶体管；以及
具有第二半导体层、第二栅极电极、第二源极电极和第二漏极电极的顶栅型薄膜晶体管，其中，
该第一半导体层和该第二半导体层包括同一材料，
该第一漏极电极或该第一源极电极与该第二栅极电极以不隔着其他薄膜晶体管的方式连接，且彼此为同电位，
该电路基板还具有：第一信号总线和第二信号总线；从该第一信号总线的一部分延伸，与该第一栅极电极连接的栅极引出配线；和从该第二信号总线的一部分延伸，与该第一源极电极连接的源极引出配线，
该第一栅极电极和该栅极引出配线包括同一材料，
该第一源极电极和该源极引出配线包括同一材料，
该第一信号总线和该栅极引出配线分别包括不同的材料，
该第一信号总线的宽度大于该栅极引出配线的宽度，
该第一信号总线与该栅极引出配线经由接触部连接，该接触部贯通与该第一信号总线位置重叠的绝缘膜。
2.如权利要求1所述的电路基板，其特征在于：
所述第一栅极电极、所述第二源极电极和所述第二漏极电极包括同一材料。
3.如权利要求1或2所述的电路基板，其特征在于：
所述第一栅极电极、所述第二源极电极和所述第二漏极电极配置于同一层。
4.如权利要求1或2所述的电路基板，其特征在于：
所述第一半导体层和所述第二半导体层的材料是氧化物半导体。
5.如权利要求4所述的电路基板，其特征在于：
所述氧化物半导体包括铟、镓、锌和氧。
6.一种电路基板，其特征在于，具有：
具有第三半导体层、第三栅极电极、第三源极电极和第三漏极电极的顶栅型薄膜晶体管；以及
具有第四半导体层、第四栅极电极、第四源极电极和第四漏极电极的底栅型薄膜晶体管，其中，
该第三半导体层和该第四半导体层包括同一材料，
该第三漏极电极或该第三源极电极与该第四栅极电极以不隔着其他薄膜晶体管的方式连接，且彼此为同电位，
该电路基板还具有：第三信号总线和第四信号总线；从该第三信号总线的一部分延伸，与该第三栅极电极连接的栅极引出配线；和从该第四信号总线的一部分延伸，与该第三源极电极连接的源极引出配线，
该第三栅极电极和该栅极引出配线包括同一材料，
该第三源极电极和该源极引出配线包括同一材料，
该第三信号总线和该栅极引出配线分别包括不同的材料，
该第三信号总线的宽度大于该栅极引出配线的宽度，
该第三信号总线与该栅极引出配线经由接触部连接，该接触部贯通与该第三信号总线位置重叠的绝缘膜。
7.如权利要求6所述的电路基板，其特征在于：
所述第三栅极电极、所述第四源极电极和所述第四漏极电极包括同一材料。
8.如权利要求6或7所述的电路基板，其特征在于：
所述第三栅极电极、所述第四源极电极和所述第四漏极电极配置于同一层。
9.如权利要求6或7所述的电路基板，其特征在于：
所述第三半导体层和所述第四半导体层的材料是氧化物半导体。
10.如权利要求9所述的电路基板，其特征在于：
所述氧化物半导体包括铟、镓、锌和氧。
11.一种显示装置，其特征在于：
所述显示装置包括权利要求1、2、6或7所述的电路基板。
CN201180022959XA 2010-05-13 2011-01-25 电路基板和显示装置 Expired - Fee Related CN102884633B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-111423 2010-05-13
JP2010111423 2010-05-13
PCT/JP2011/051342 WO2011142147A1 (ja) 2010-05-13 2011-01-25 回路基板及び表示装置

Publications (2)

Publication Number Publication Date
CN102884633A CN102884633A (zh) 2013-01-16
CN102884633B true CN102884633B (zh) 2013-11-13

Family

ID=44914207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180022959XA Expired - Fee Related CN102884633B (zh) 2010-05-13 2011-01-25 电路基板和显示装置

Country Status (6)

Country Link
US (1) US8575620B2 (zh)
EP (1) EP2571058A1 (zh)
JP (1) JP5128721B2 (zh)
KR (1) KR101276483B1 (zh)
CN (1) CN102884633B (zh)
WO (1) WO2011142147A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6285150B2 (ja) * 2012-11-16 2018-02-28 株式会社半導体エネルギー研究所 半導体装置
US9577110B2 (en) * 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
US9484396B2 (en) 2014-01-27 2016-11-01 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same, display device and electronic product
CN103794633B (zh) * 2014-01-27 2016-06-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105489617B (zh) * 2016-01-21 2019-07-05 重庆京东方光电科技有限公司 一种阵列基板、显示面板及显示装置
KR102359245B1 (ko) 2016-07-08 2022-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기
CN106057825A (zh) 2016-08-03 2016-10-26 深圳市华星光电技术有限公司 Oled显示装置的阵列基板及其制造方法
CN106252395B (zh) * 2016-08-30 2019-12-03 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法
KR102565380B1 (ko) * 2016-12-07 2023-08-10 삼성디스플레이 주식회사 박막 트랜지스터 기판
JP2019040026A (ja) 2017-08-24 2019-03-14 株式会社ジャパンディスプレイ 表示装置
US11189704B2 (en) * 2019-06-10 2021-11-30 Tcl China Star Optofi Fctronics Technology Co.. Ltd. Thin film transistor and electrical circuit
CN110707156B (zh) * 2019-09-16 2023-11-28 Tcl华星光电技术有限公司 薄膜晶体管及其制造方法
JP6806956B1 (ja) * 2020-02-18 2021-01-06 三菱電機株式会社 薄膜トランジスタ基板および表示装置
CN112925135B (zh) * 2021-03-29 2024-03-15 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286772A (ja) * 2005-03-31 2006-10-19 Toppan Printing Co Ltd 薄膜トランジスタ装置及びその製造方法並びに薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
WO2008075625A1 (ja) * 2006-12-18 2008-06-26 Panasonic Corporation 半導体デバイス
JP2009540623A (ja) * 2007-05-31 2009-11-19 パナソニック株式会社 有機ｅｌデバイスおよびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0650779B2 (ja) 1985-09-26 1994-06-29 セイコー電子工業株式会社 薄膜トランジスタ装置とその製造方法
JP3387135B2 (ja) * 1993-01-21 2003-03-17 ソニー株式会社 ビデオカメラ
JPH0792500A (ja) * 1993-06-29 1995-04-07 Toshiba Corp 半導体装置
JP3921331B2 (ja) 2000-05-26 2007-05-30 富士通株式会社 半導体装置
KR100846464B1 (ko) * 2002-05-28 2008-07-17 삼성전자주식회사 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법
KR101002347B1 (ko) * 2004-06-24 2010-12-21 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100726090B1 (ko) * 2004-12-30 2007-06-08 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2007139967A (ja) * 2005-11-16 2007-06-07 Canon Inc 電流駆動型装置及び表示装置
KR20070112954A (ko) * 2006-05-24 2007-11-28 엘지.필립스 엘시디 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
JPWO2008075626A1 (ja) 2006-12-18 2010-05-13 有限会社 Ｆｅｅｌ＆Ｔｅｃ・２ 通信端末認証システム、インターネットを使用した電話システム
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP4448535B2 (ja) * 2007-12-18 2010-04-14 株式会社 日立ディスプレイズ 表示装置
KR102133478B1 (ko) * 2008-10-03 2020-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286772A (ja) * 2005-03-31 2006-10-19 Toppan Printing Co Ltd 薄膜トランジスタ装置及びその製造方法並びに薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
WO2008075625A1 (ja) * 2006-12-18 2008-06-26 Panasonic Corporation 半導体デバイス
JP2009540623A (ja) * 2007-05-31 2009-11-19 パナソニック株式会社 有機ｅｌデバイスおよびその製造方法

Also Published As

Publication number Publication date
KR20120135351A (ko) 2012-12-12
EP2571058A1 (en) 2013-03-20
JPWO2011142147A1 (ja) 2013-07-22
CN102884633A (zh) 2013-01-16
US20130201610A1 (en) 2013-08-08
JP5128721B2 (ja) 2013-01-23
US8575620B2 (en) 2013-11-05
KR101276483B1 (ko) 2013-06-18
WO2011142147A1 (ja) 2011-11-17

Similar Documents

Publication Publication Date Title
CN102884633B (zh) 电路基板和显示装置
JP5208277B2 (ja) 走査信号線駆動回路およびそれを備えた表示装置
CN102110406B (zh) 栅极驱动电路
EP3089144B1 (en) Shift register using oxide transistor and display device using the same
KR100918180B1 (ko) 쉬프트 레지스터
KR102484185B1 (ko) 게이트 구동 회로와 이를 이용한 표시장치
KR101048365B1 (ko) 트랜지스터와 이를 갖는 표시장치
KR101758783B1 (ko) 게이트 구동부, 이를 포함하는 표시 기판 및 이 표시 기판의 제조 방법
US20140347349A1 (en) Gate driver and liquid crystal display including same
WO2010058581A1 (ja) シフトレジスタ
CN108713225B (zh) 有源矩阵基板以及具备有源矩阵基板的液晶显示装置
EP2086011B1 (en) Display device
KR20150124925A (ko) 산화물 트랜지스터를 이용한 쉬프트 레지스터 및 그를 이용한 표시 장치
CN101894517A (zh) 电子电路、显示装置、电子设备以及电子电路的驱动方法
US9196213B2 (en) Gate driving circuit and display device having the same
CN102714220B (zh) 移位寄存器和显示装置
KR102489594B1 (ko) 협 베젤을 갖는 표시장치
KR102365774B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102453948B1 (ko) 박막트랜지스터 기판 및 그를 구비한 표시장치
KR20070014242A (ko) 표시 기판 및 이를 구비한 표시 장치
KR20170067234A (ko) 박막 트랜지스터 및 그 제조방법과 그를 구비한 표시장치
KR20170079376A (ko) 박막 트랜지스터 및 그를 이용한 내장형 게이트 구동부를 갖는 표시 장치
KR20060015860A (ko) 쉬프트 레지스터와 이를 갖는 표시패널

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131113

Termination date: 20200125

CF01 Termination of patent right due to non-payment of annual fee