CN105529336B - 薄膜晶体管阵列基板及其制造方法和液晶面板 - Google Patents

薄膜晶体管阵列基板及其制造方法和液晶面板 Download PDF

Info

Publication number
CN105529336B
CN105529336B CN201610058366.3A CN201610058366A CN105529336B CN 105529336 B CN105529336 B CN 105529336B CN 201610058366 A CN201610058366 A CN 201610058366A CN 105529336 B CN105529336 B CN 105529336B
Authority
CN
China
Prior art keywords
layer
film transistor
thin
semiconductor layer
transistor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610058366.3A
Other languages
English (en)
Other versions
CN105529336A (zh
Inventor
周志超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201610058366.3A priority Critical patent/CN105529336B/zh
Publication of CN105529336A publication Critical patent/CN105529336A/zh
Priority to US15/317,296 priority patent/US20170221930A1/en
Priority to PCT/CN2016/084752 priority patent/WO2017128581A1/zh
Application granted granted Critical
Publication of CN105529336B publication Critical patent/CN105529336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本发明公开了一种薄膜晶体管阵列基板及其制备方法和液晶面板。所述薄膜晶体管阵列基板包括具有一透明基板,还包括:栅极、栅极绝缘层、半导体层、蚀刻阻挡层、源极电极与漏极电极,以及,像素电极。本发明的薄膜晶体管阵列基板通过采用MoTi电极取代传统结构中的ITO电极,使得本发明的所述薄膜晶体管阵列基板的制造工艺中可以同时省掉PV层,减少一道光罩,以降低制造成本,扩大IGZO结构的应用。

Description

薄膜晶体管阵列基板及其制造方法和液晶面板
技术领域
本发明涉及一种薄膜晶体管及其制造方法,特别是涉及一种薄膜晶体管阵列基板及其制造方法和液晶面板。
背景技术
液晶显示器是目前使用最广泛的一种平板显示器,已经逐渐成为各种电子设备如移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕所广泛应用具有高分辨率彩色屏幕的显示器。随着液晶显示器技术的发展进步,人们对液晶显示器的显示品质,外观设计等提出了更高的要求。
液晶面板是液晶显示器最主要的组成配件,其包括真空贴合的薄膜晶体管(TFT)阵列基板、彩色滤光片(CF)基板、设置在两者之间的液晶层及配向膜。
随着目前显示行业中大尺寸化,对于高解析度的需求越来越强烈,因此,对有源层半导体器件充放电提出了更高的要求。铟镓锌氧化物(IGZO)材料因具有的高迁移率、高开态电流、低关态电流、可迅速开关等特点,因此,能够有效满足高充放电的要求。
尽管在目前常用的IGZO结构中,蚀刻阻挡(Etching Stop)结构器件因有保护层的存在,使得其电性的稳定性往往较其他结构更好。但是,由于增加了一道光罩,因此,该种结构的制备成本高,限制了IGZO的应用。
因此,需要提供一种新的薄膜晶体管阵列基板及应用该薄膜晶体管阵列基板的液晶面板,以解决上述问题。
发明内容
本发明的第一个目的是提供一种薄膜晶体管阵列基板,具有一透明基板。所述薄膜晶体管阵列基板还包括:栅极,所述栅极设于所述透明基板上;栅极绝缘层,所述栅极绝缘层设于所述透明基板上,并且覆盖所述栅极;半导体层,所述半导体层设于所述栅极绝缘层上,并且对应所述透明基板上的栅极电极;蚀刻阻挡层,所述蚀刻阻挡层设于所述栅极绝缘层上并覆盖所述半导体层,并且,所述蚀刻阻挡层上形成数个接触孔;源极电极与漏极电极,所述源极电极与漏极电极设于所述蚀刻阻挡层上,并通过所述接触孔分别与所述半导体层连接;以及,像素电极,所述像素电极设于所述源极电极及漏极电极上。
在本发明一实施例中,所述半导体层由铟镓锌氧化物(IGZO)制成。
在本发明一实施例中,所述像素电极由钼合金制成。优选地,所述钼合金由钼(Mo)与选自钛(Ti)、钽(Ta)、铬(Cr)、镍(Ni)、铟(In)、以及铝(Al)中的一种形成合金。更优选地,所述钼合金为钼钛合金(MoTi)。
本发明还提供上述薄膜晶体管阵列基板的制造方法。所述方法包括:步骤S10、提供一透明基板,在所述透明基板上沉积第一金属层,图案化后形成一栅极图案;步骤S20、在所述栅极图案及透明基板上沉积一栅极绝缘层;步骤S30、在所述栅极绝缘层上沉积一半导体层,图案化后形成一半导体层图案,所述半导体层图案对应于所述栅极图案;步骤S40、在所述半导体层图案及所述栅极绝缘层上沉积一蚀刻阻挡层,在所述蚀刻阻挡层对应所述半导体层的区域形成至少两个间隔设置的接触孔,用以暴露所述半导体层;步骤S50、在所述蚀刻阻挡层上沉积第二金属层,图案化后形成一源极电极和一漏极电极,所述源极电极及所述漏极电极分别通过所述接触孔与所述半导体层连接;以及,步骤S60、在所述源极电极及漏极电极上沉积像素电极图案。
本发明还提供一种液晶面板,包括:相对设置的第一基板、第二基板和填充于所述第一基板及第二基板之间的液晶组合物和配向膜,其中,所述第一基板为上述薄膜晶体管阵列基板,所述第二基板为彩色滤光片基板。
本发明的薄膜晶体管阵列基板通过采用MoTi电极取代传统结构中的ITO电极,既起到作为像素电极的作用,同时对位于所述MoTi电极下的源极电极与漏极电极进行覆盖和保护,起到类似钝化层(PV层)的作用。因此,本发明的所述薄膜晶体管阵列基板的制造工艺中可以同时省掉PV层,减少一道光罩,以降低制造成本,扩大IGZO结构的应用。
附图说明
图1是本发明所述薄膜晶体管阵列基板在一像素结构中的结构示意图;
图2是本发明所述薄膜晶体管阵列基板的步骤示意图;
图3A~3F是本发明所述薄膜晶体管阵列基板的工艺流程图;
图4是利用本发明所述薄膜晶体管阵列基板的液晶面板的像素结构示意图。
具体实施方式
以下结合实施例对本发明做详细的说明,实施例旨在解释而非限定本发明的技术方案。本发明所提到的方向用语,例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。在图中,结构相似的单元是以相同标号表示。特别说明的是,为了说明上的方便,图3A~3F是以简化示意的方式来呈现,其中的线路数量已经过简化,并且也省略了与说明无关的细节。
本发明的优选实施例中提供一种薄膜晶体管阵列基板100,所述薄膜晶体管阵列基板100具有一透明基板101。以下以一像素区域作为示例对本发明的薄膜晶体管阵列基板100进行详细描述。
请参见图1,所述薄膜晶体管阵列基板100包括:栅极110、栅极绝缘层120、半导体层130、蚀刻阻挡层140、源极电极151与漏极电极152,以及,像素电极160。如图所示的,所述薄膜晶体管阵列基板100的具体结构依次为:透明基板101;设于所述透明基板101上的栅极110;设于所述透明基板101上并且覆盖所述栅极110的栅极绝缘层120;设于所述栅极绝缘层120上,并且对应所述透明基板101上的栅极110的半导体层130;设于所述栅极绝缘层120上并覆盖所述半导体层130的蚀刻阻挡层140,并且,如图所示的,所述蚀刻阻挡层140上形成数个接触孔141、142;设于所述蚀刻阻挡层140上并通过所述接触孔141、142分别与所述半导体层130连接的源极电极151与漏极电极152;以及,设于所述源极电极151及漏极电极152上的像素电极160。其中,所述半导体层由铟镓锌氧化物(IGZO)制成。所述像素电极由钼钛合金(MoTi)制成。
以下结合图2及图3A~3F,对上述薄膜晶体管阵列基板的制备方法进行详细描述。请参见图2及图3A~3F,本发明还提供上述薄膜晶体管阵列基板的制备方法。所述制备方法包括如下步骤:
参见步骤S10及图3A,提供一透明基板101,在所述透明基板101上沉积第一金属层,图案化后形成一栅极110图案。
参见步骤S20及图3B,在所述栅极110图案及透明基板101上沉积一栅极绝缘层120。
参见步骤S30及图3C,在所述栅极绝缘层120上沉积一半导体层130,图案化后形成一半导体层130图案,使得所述半导体层130图案对应于所述栅极110图案。
参见步骤S40及图3D,在所述半导体层130图案及所述栅极绝缘120层上沉积一蚀刻阻挡层140,在所述蚀刻阻挡层140对应所述半导体层130的区域形成至少两个间隔设置的接触孔141、142,用以暴露所述半导体层130。
参见步骤S50及图3E,在所述蚀刻阻挡层140上沉积第二金属层,图案化后形成一源极电极151和一漏极电极152,所述源极电极151及所述漏极电极152分别通过所述接触孔141、142与所述半导体层130连接。
参见步骤S60及图3F,在所述源极电极151及漏极电极152上沉积像素电极160图案。
此外,本发明的所述薄膜晶体管阵列基板可以用于液晶面板。请参见图4,图4是利用本发明所述薄膜晶体管阵列基板的液晶面板的像素结构示意图。如图4所示的,本发明还提供一种液晶面板,包括:相对设置的所述薄膜晶体管阵列基板100、第二基板200和填充于所述第一基板100及第二基板200之间的液晶组合物300。其中,所述第二基板为彩色滤光片基板。
本发明的薄膜晶体管阵列基板通过采用MoTi电极取代传统结构中的ITO电极,既起到作为像素电极的作用,同时对位于所述MoTi电极下的源极电极与漏极电极进行覆盖和保护,起到类似钝化层(PV层)的作用。因此,本发明的所述薄膜晶体管阵列基板的制造工艺中可以同时省掉PV层,减少一道光罩,以降低制造成本,扩大IGZO结构的应用。
本发明已由上述相关实施例加以描述,然而上述实施例仅为实施本发明的范例。必需指出的是,已公开的实施例并未限制本发明的范围。相反地,包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (6)

1.一种薄膜晶体管阵列基板,具有一透明基板,其特征在于,所述薄膜晶体管阵列基板还包括:
栅极,所述栅极设于所述透明基板上;
栅极绝缘层,所述栅极绝缘层设于所述透明基板上,并且覆盖所述栅极;
半导体层,所述半导体层设于所述栅极绝缘层上,并且对应所述透明基板上的栅极电极;蚀刻阻挡层,所述蚀刻阻挡层设于所述栅极绝缘层上并覆盖所述半导体层,并且,所述蚀刻阻挡层上形成数个接触孔;
源极电极与漏极电极,所述源极电极与漏极电极设于所述蚀刻阻挡层上,并通过所述接触孔分别与所述半导体层连接;以及,
像素电极,所述像素电极设于所述源极电极及漏极电极上;其中,
所述半导体层由铟镓锌氧化物制成;所述像素电极由钼合金制成。
2.如权利要求1所述的薄膜晶体管阵列基板,其特征在于,所述钼合金由钼与由钛、钽、铬、镍、铟、以及铝组成的组中的一种形成。
3.如权利要求2所述的薄膜晶体管阵列基板,其特征在于,所述钼合金为钼钛合金。
4.一种如权利要求1所述的薄膜晶体管阵列基板的制造方法,其特征在于,所述方法包括:步骤S10、提供一透明基板,在所述透明基板上沉积第一金属层,图案化后形成一栅极图案;
步骤S20、在所述栅极图案及透明基板上沉积一栅极绝缘层;
步骤S30、在所述栅极绝缘层上沉积一半导体层,图案化后形成一半导体层图案,所述半导体层图案对应于所述栅极图案;
步骤S40、在所述半导体层图案及所述栅极绝缘层上沉积一蚀刻阻挡层,在所述蚀刻阻挡层对应所述半导体层的区域形成至少两个间隔设置的接触孔,用以暴露所述半导体层;
步骤S50、在所述蚀刻阻挡层上沉积第二金属层,图案化后形成一源极电极和一漏极电极,所述源极电极及所述漏极电极分别通过所述接触孔与所述半导体层连接;以及,
步骤S60、在所述源极电极及漏极电极上沉积像素电极图案;其中,
所述半导体层由铟镓锌氧化物制成,所述像素电极由钼合金制成。
5.如权利要求4所述的方法,其特征在于,所述钼合金为钼钛合金。
6.一种液晶面板,包括:相对设置的第一基板、第二基板和填充于所述第一基板及第二基板之间的液晶组合物和配向膜,其特征在于,所述第一基板为如权利要求1所述的薄膜晶体管阵列基板,所述第二基板为彩色滤光片基板。
CN201610058366.3A 2016-01-28 2016-01-28 薄膜晶体管阵列基板及其制造方法和液晶面板 Active CN105529336B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610058366.3A CN105529336B (zh) 2016-01-28 2016-01-28 薄膜晶体管阵列基板及其制造方法和液晶面板
US15/317,296 US20170221930A1 (en) 2016-01-28 2016-06-03 Thin film transistor array substrate and method for manufacturing the same
PCT/CN2016/084752 WO2017128581A1 (zh) 2016-01-28 2016-06-03 薄膜晶体管阵列基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610058366.3A CN105529336B (zh) 2016-01-28 2016-01-28 薄膜晶体管阵列基板及其制造方法和液晶面板

Publications (2)

Publication Number Publication Date
CN105529336A CN105529336A (zh) 2016-04-27
CN105529336B true CN105529336B (zh) 2019-06-14

Family

ID=55771456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610058366.3A Active CN105529336B (zh) 2016-01-28 2016-01-28 薄膜晶体管阵列基板及其制造方法和液晶面板

Country Status (2)

Country Link
CN (1) CN105529336B (zh)
WO (1) WO2017128581A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105529336B (zh) * 2016-01-28 2019-06-14 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法和液晶面板
CN105742297B (zh) * 2016-04-13 2019-09-24 深圳市华星光电技术有限公司 薄膜晶体管阵列面板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102236227A (zh) * 2010-05-05 2011-11-09 乐金显示有限公司 液晶显示设备及其制造方法
CN104867942A (zh) * 2015-04-29 2015-08-26 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100654569B1 (ko) * 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100726090B1 (ko) * 2004-12-30 2007-06-08 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR102140235B1 (ko) * 2013-05-31 2020-08-03 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN103715203B (zh) * 2013-12-26 2016-06-22 合肥京东方光电科技有限公司 阵列基板及其制造方法和显示装置
CN105529336B (zh) * 2016-01-28 2019-06-14 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法和液晶面板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102236227A (zh) * 2010-05-05 2011-11-09 乐金显示有限公司 液晶显示设备及其制造方法
CN104867942A (zh) * 2015-04-29 2015-08-26 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构

Also Published As

Publication number Publication date
CN105529336A (zh) 2016-04-27
WO2017128581A1 (zh) 2017-08-03

Similar Documents

Publication Publication Date Title
US10340354B2 (en) Manufacturing method of thin-film transistor (TFT) array substrate
CN105070727B (zh) 一种薄膜晶体管阵列基板、其制作方法及显示装置
CN103354218B (zh) 阵列基板及其制作方法和显示装置
CN102053435B (zh) 液晶显示设备及其制造方法
CN107068725B (zh) 有源矩阵有机发光二极管背板及其制造方法
US9881942B2 (en) Array substrate, manufacturing method thereof and display device
WO2016086531A1 (zh) 阵列基板及其制作方法
CN103700669A (zh) 一种阵列基板及其制备方法、显示装置
EP3159734B1 (en) Array substrate and manufacturing method thereof, and display device
CN106783737A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
CN103018977B (zh) 一种阵列基板及其制造方法
CN103474471A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN105070684A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN105977205B (zh) 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
CN102916051A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103985639B (zh) 一种薄膜晶体管及其制备方法、显示基板、显示装置
CN103700629A (zh) 一种阵列基板及其制备方法、显示装置
CN103309105A (zh) 阵列基板及其制备方法、显示装置
CN105068335A (zh) 一种ffs阵列基板的制造方法
CN104934443A (zh) 阵列基板及其制造方法、显示装置
EP2819155B1 (en) Thin film transistor array substrate and producing method thereof
CN105118864B (zh) 薄膜晶体管及其制作方法、显示器件
CN108873526A (zh) 阵列基板及其制造方法、显示装置
CN105702586A (zh) 一种薄膜晶体管、阵列基板、其制作方法及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant