CN107728364B - 阵列基板及其制造方法、显示装置 - Google Patents

阵列基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN107728364B
CN107728364B CN201711024949.5A CN201711024949A CN107728364B CN 107728364 B CN107728364 B CN 107728364B CN 201711024949 A CN201711024949 A CN 201711024949A CN 107728364 B CN107728364 B CN 107728364B
Authority
CN
China
Prior art keywords
layer
forming
data lines
buffer layer
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711024949.5A
Other languages
English (en)
Other versions
CN107728364A (zh
Inventor
操彬彬
张辉
艾力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201711024949.5A priority Critical patent/CN107728364B/zh
Publication of CN107728364A publication Critical patent/CN107728364A/zh
Priority to US16/107,884 priority patent/US10608019B2/en
Application granted granted Critical
Publication of CN107728364B publication Critical patent/CN107728364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种阵列基板及其制造方法、显示装置，该制造方法包括：在基板上设置若干检测像素单元。该检测像素单元的制造方法包括：形成至少两条数据线，在数据线上形成缓冲层；在该缓冲层上形成设有过孔的有机膜；该过孔与两条相邻的数据线在基板上的正投影部分重叠；在该有机膜上形成第一导电层。其中，该缓冲层形成失败时，该第一导电层通过该过孔短接该相邻的数据线。本发明提供的阵列基板及其制造方法、显示装置通过在有机膜上设置覆盖到相邻数据线的过孔，使得第一导电层能在缓冲层形成失败时通过该过孔短接相邻的数据线，从而在阵列检测中检测到相邻数据线短路的信号，检测出缓冲层缺失的问题，以避免产品的品质风险隐患。

Description

阵列基板及其制造方法、显示装置
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板及其制造方法、显示装置。
背景技术
采用有机膜工艺能有效降低数据线和公共电极间的耦合电容，提升产品开口率，从而降低薄膜晶体管液晶显示器的产品功耗，近年来得到了很广泛的应用。然而，有机膜在使用过程中可能会发生分解，污染其相邻的膜层结构，为了解决该问题，一般在有机膜的下方设置有缓冲层，但是由于设备异常或工艺失误造成缓冲层未形成时，会造成产品的品质风险，因此，需要及时检测出缓冲层缺失的不良。
发明内容
鉴于现有技术中的上述缺陷或不足，期望提供一种能检测出有机膜下的缓冲层缺失导致的产品不良，以避免产品品质风险的阵列基板及其制造方法、显示装置。
第一方面，本发明提供一种阵列基板制造方法，包括：在基板上设置若干检测像素单元。
该检测像素单元的制造方法包括：
形成至少两条数据线，在数据线上形成缓冲层；
在该缓冲层上形成设有过孔的有机膜；该过孔与两条相邻的数据线在基板上的正投影部分重叠；
在该有机膜上形成第一导电层。
其中，该缓冲层形成失败时，该第一导电层通过该过孔短接该相邻的数据线。
第二方面，本发明提供一种阵列基板，该阵列基板设置有若干检测像素单元。该检测像素单元包括：
至少两条数据线；
缓冲层，位于数据线上；
有机膜，设有过孔，位于该缓冲层上，该过孔与两条相邻的数据线在基板上的正投影部分重叠；
第一导电层，位于该有机膜上；
其中，该缓冲层缺失时，该第一导电层通过该过孔短接该相邻的数据线。
第三方面，本发明还提供一种显示装置，该显示装置包括上述阵列基板。
本发明诸多实施例提供的阵列基板及其制造方法、显示装置通过在有机膜上设置覆盖到相邻数据线的过孔，使得第一导电层能在缓冲层形成失败时通过该过孔短接相邻的数据线，从而在阵列检测中检测到相邻数据线短路的信号，检测出缓冲层缺失的问题，以避免产品的品质风险隐患；
本发明一些实施例提供的阵列基板及其制造方法、显示装置进一步通过设置包括延伸区域的数据线，使得相邻数据线的延伸区域相向设置以减小有机膜过孔所需覆盖的范围，减小了过孔的面积，从而避免了过孔因需要覆盖较大范围而导致产品性能不稳定的风险；
本发明一些实施例提供的阵列基板及其制造方法、显示装置进一步通过将检测像素单元设置在虚拟像素区域，无需改变正常像素区域的制造工艺，避免影响正常像素区域。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1为一种相关技术的包含有机膜的阵列基板的制作工艺流程示意图。
图2为本发明一实施例提供的一种阵列基板制造方法中检测像素单元制造方法的流程图。
图3为正常像素在缓冲层形成失败时的结构示意图。
图4为检测像素单元在缓冲层形成失败时的结构示意图。
图5为图2所示检测像素单元制造方法的一种优选实施方式的流程图。
图6为本发明一优选实施例中检测像素单元在完成源漏极掩膜工艺后的顶面示意图。
图7为图6所示顶面示意图的B-B’截面示意图。
图8为本发明一优选实施例中检测像素单元在完成有机膜掩膜工艺后的顶面示意图。
图9为图8所示顶面示意图的B-B’截面示意图。
图10为本发明一实施例提供的一种阵列基板的结构示意图。
图11为图10所示阵列基板中检测像素单元在缓冲层形成成功时的结构示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
图1为一种相关技术中的包含有机膜的阵列基板的制作工艺流程示意图。如图1所示，该制作工艺流程包括6次掩膜工艺，依次包括以下工艺流程：栅极(Gate)、源漏极(SDT)、有机膜(ORG)、第一导电层(1st ITO)、钝化层(PVX2)和第二导电层(2st ITO)。其中，在涂覆有机膜106前，需要先在源漏极104上形成一层缓冲层105，该缓冲层105用于防止长期使用过程中有机膜106在背光和电流的作用下发生分解后，其中的C、O、S、H等元素污染有源层103，进而造成显示器件性能衰退和画面品质下降的问题。
在图1所示的有机膜工艺流程中，当由于设备异常或工艺失误造成缓冲层105未形成时，现有的阵列段的检测方法无法识别出此种不良，现有的电学类和光学类的检测方法均无法识别，只有在后续信赖性评价或客户端长期使用才能反馈因该原因所造成的产品不良，从而导致该类工艺制造的产品存在很大的品质风险。
图2为本发明一实施例提供的一种阵列基板制造方法中检测像素单元制造方法的流程图。如图2所示，在本实施例中，本发明提供的阵列基板制造方法包括：在基板上设置若干检测像素单元，该检测像素单元的制造方法包括：
S23：形成至少两条数据线，在数据线上形成缓冲层；
S24：在该缓冲层上形成设有过孔的有机膜；该过孔与两条相邻的数据线在基板上的正投影部分重叠；
S25：在该有机膜上形成第一导电层。
其中，该缓冲层形成失败时，该第一导电层通过该过孔短接该相邻的数据线。
具体地，在本实施例中，导电层具体采用氧化铟锡(ITO)，在更多实施例中可根据实际需求为导电层配置不同的材料；
本实施例中，正常像素的制作方法采用图1所示的有机膜工艺，上述检测像素单元的制造方法中步骤S23与正常像素的缓冲层形成工艺相同，可采用沉积、涂敷、溅射等任一种方式，此处不再赘述；
步骤S24与正常像素的制作方法的区别在于在有机膜上设置了覆盖到相邻的数据线的过孔，从而使得步骤S25形成的第一导电层在步骤S23缓冲层形成成功时，通过该过孔覆盖到相邻的数据线上所形成的缓冲层；以及，在步骤S23缓冲层形成失败时，通过该过孔直接覆盖到相邻的数据线上，形成该相邻的数据线之间的短接。
因此，当步骤S23中缓冲层形成失败导致缺失缓冲层时，即可在阵列检测中检测到相邻数据线短路的直接数字合成(Direct Digital Synthesis，简称DDS)信号，从而检测出缓冲层缺失的问题。
图3为正常像素在缓冲层形成失败时的结构示意图。图4为检测像素单元在缓冲层形成失败时的结构示意图。
如图3和图4所示，正常像素在缓冲层形成失败时，第一导电层307与数据线304之间隔有有机膜306，因此相邻的数据线之间未形成短路；
而检测像素单元在缓冲层形成失败时，第一导电层407通过有机膜406的过孔直接与数据线404相接，从而形成了相邻的数据线之间的短路，在阵列检测时可以检测到缓冲层缺失导致的产品不良。
在本实施例中，检测像素单元设置在虚拟(dummy)像素区域。具体地，虚拟像素区域是在基板上的正常像素区域四周额外设置的像素，通常称为dummy像素。在更多实施例中，还可根据实际需求将检测像素单元设置在阵列基板的正常像素区域等不同位置，以及为正常像素配置其它不同的有机膜工艺，可实现相同的技术效果。
上述实施例通过在有机膜上设置覆盖到相邻数据线的过孔，使得第一导电层能在缓冲层形成失败时通过该过孔短接相邻的数据线，从而在阵列检测中检测到相邻数据线短路的信号，检测出缓冲层缺失的问题，以避免产品的品质风险隐患。
图5为图2所示检测像素单元制造方法的一种优选实施方式的流程图。
如图5所示，在一优选实施例中，本发明所提供的阵列基板制造方法中，步骤S23包括：
S231：形成至少两条数据线；
S232：在两条相邻的数据线中分别形成相向的延伸区域；过孔与延伸区域在基板上的正投影部分重叠；
S233：在数据线上形成缓冲层。
图6为本发明一优选实施例中检测像素单元在完成源漏极掩膜工艺后的顶面示意图。图7为图6所示顶面示意图的B-B’截面示意图。图8为本发明一优选实施例中检测像素单元在完成有机膜掩膜工艺后的顶面示意图。图9为图8所示顶面示意图的B-B’截面示意图。
如图6-9所示，在图5所提供的方法中，由于步骤S232为相邻的数据线设置了相向的延伸区域，步骤S24设置的过孔无需覆盖到相邻数据线本身，而只需覆盖到相邻数据线相向设置的延伸区域即可，从而减小了过孔所需覆盖的面积。
如图8所示，在该优选实施例中，延伸区域8041为矩形，过孔8061为圆形。此外，同样如图8所示，有机膜806上除了设置有上述过孔8061外，同时还设有第二过孔8062，用于供连接电极通过第二过孔8062连接漏极和像素电极。在更多实施例中，还可根据实际需求将延伸区域和过孔设置为椭圆形、三角形、不规则形状等不同形状，可实现相同技术效果。
上述实施例进一步通过设置包括延伸区域的数据线，使得相邻数据线的延伸区域相向设置以减小有机膜过孔所需覆盖的范围，减小了过孔的面积，从而避免了过孔因需要覆盖较大范围而导致产品性能不稳定的风险。
在一优选实施例中，步骤S23之前还包括：
在基板上形成栅极层，在所述栅极层上形成栅极绝缘层，以及，在所述栅极绝缘层上形成有源层；
优选地，步骤S23中还包括在有源层上形成数据线时同步形成源漏极，并在数据线、源漏极和有源层上形成上述缓冲层，
进一步优选地，步骤S25之后还包括在第一导电层上形成钝化层(PVX2mask)，以及，在钝化层上形成第二导电层的步骤(2st ITO mask)。具体地，这些工艺步骤的实现方法与现有工艺相同，此处不再赘述。
图10为本发明一实施例提供的一种阵列基板的结构示意图。图10所示的阵列基板可通过上述任一实施例所提供的阵列基板制造方法制造获得。
图11为图10所示阵列基板中检测像素单元在缓冲层形成成功时的结构示意图。
如图10和图11所示，在本实施例中，本发明提供一种阵列基板，该阵列基板设置有若干检测像素单元。该检测像素单元包括：
缓冲层1105，位于数据线1104上；
有机膜1106，设有过孔，位于缓冲层1105上，该过孔覆盖到相邻的数据线；
第一导电层1107，位于有机膜1106上。
其中，缓冲层1105缺失时，第一导电层1107通过有机膜1106的过孔短接该相邻的数据线。
具体地，图11所示的检测像素单元结构为缓冲层形成成功时的检测像素单元结构，缓冲层形成失败时的检测像素单元结构可参考图4。
缓冲层形成失败时的不良检测原理可参考上述图2所述的方法，此处不再赘述。
在一优选实施例中，该数据线包括延伸区域，所述相邻的数据线的延伸区域相向设置，以供所述过孔覆盖。该优选实施例提供的阵列基板可通过图5所示的方法制造获得，具体结构可参考图6-图9，此处不再赘述。
在一优选实施例中，该检测像素单元还包括：
栅极层1101，位于基板上；
栅极绝缘层1102，位于栅极层1101上；
有源层1103，位于栅极绝缘层1102。
数据线1104位于有源层1103上。
优选地，检测像素单元还包括位于有源层1103上的源漏极1109，缓冲层1105位于数据线1104、源漏极1109和有源层1103上。
进一步优选地，该检测像素单元还包括：
钝化层(图中未示出)，位于第一导电层1107上；
第二导电层(图中未示出)，位于该钝化层上。
该钝化层和第二导电层的结构可参考图1所示工艺中的钝化层108和第二导电层109，此处不再赘述。
在一优选实施例中，该检测像素单元设置在虚拟(dummy)像素区域。在更多实施例中，还可根据实际需求设置在阵列基板的不同区域。
上述实施例进一步通过将检测像素单元设置在虚拟(dummy)像素区域，无需改变正常像素区域的制造工艺，避免影响正常像素区域。
本发明还提供了一种显示装置，包括上述任一实施例所述的阵列基板。该显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
附图中的流程图和框图，图示了按照本发明各种实施例的***、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这根据所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以通过执行规定的功能或操作的专用的基于硬件的***来实现，或者可以通过专用硬件与计算机指令的组合来实现。
描述于本申请实施例中所涉及到的单元或模块可以通过软件的方式实现，也可以通过硬件的方式来实现。所描述的单元或模块也可以设置在处理器中，例如，各所述单元可以是设置在计算机或移动智能设备中的软件程序，也可以是单独配置的硬件装置。其中，这些单元或模块的名称在某种情况下并不构成对该单元或模块本身的限定。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离本申请构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (13)

1.一种阵列基板制造方法，其特征在于，包括：在基板上设置若干检测像素单元；
所述检测像素单元的制造方法包括：
形成至少两条数据线，在所述数据线上形成缓冲层；
在所述缓冲层上形成设有过孔的有机膜；所述过孔与两条相邻的数据线在所述基板上的正投影部分重叠；
在所述有机膜上形成第一导电层；
其中，所述缓冲层形成失败时，所述第一导电层通过所述过孔短接所述相邻的数据线。
2.根据权利要求1所述的方法，其特征在于，所述形成至少两条数据线，在各所述数据线上形成缓冲层包括：
形成至少两条平行的数据线；
在两条相邻的数据线中分别形成相向的延伸区域；所述过孔与所述延伸区域在所述基板上的正投影部分重叠；
在所述数据线上形成缓冲层。
3.根据权利要求1所述的方法，其特征在于，所述形成至少两条数据线，在所述数据线上形成缓冲层之前还包括：
在基板上形成栅极层，在所述栅极层上形成栅极绝缘层，以及，在所述栅极绝缘层上形成有源层。
4.根据权利要求3所述的方法，其特征在于，所述检测像素单元的制造方法还包括：
在所述有源层上形成所述数据线时同步形成源漏极；在所述数据线、所述源漏极和所述有源层上形成所述缓冲层。
5.根据权利要求4所述的方法，其特征在于，所述在所述有机膜上形成第一导电层之后还包括：
在所述第一导电层上形成钝化层；以及，
在所述钝化层上形成第二导电层。
6.根据权利要求1-5任一项所述的方法，其特征在于，所述检测像素单元设置在虚拟像素区域。
7.一种阵列基板，其特征在于，设置有若干检测像素单元，所述检测像素单元包括：
至少两条数据线；
缓冲层，位于所述数据线上；
有机膜，设有过孔，所述有机膜位于所述缓冲层上，所述过孔与两条相邻的数据线在所述基板上的正投影部分重叠；
第一导电层，位于所述有机膜上；
其中，所述缓冲层缺失时，所述第一导电层通过所述过孔短接所述相邻的数据线。
8.根据权利要求7所述的阵列基板，其特征在于，所述数据线相互平行，所述数据线包括延伸区域，所述相邻的数据线的延伸区域相向设置，所述过孔与所述延伸区域在所述基板上的正投影部分重叠。
9.根据权利要求7所述的阵列基板，其特征在于，所述检测像素单元还包括：
栅极层，位于基板上；
栅极绝缘层，位于所述栅极层上；
有源层，位于所述栅极绝缘层上；
所述数据线位于所述有源层上。
10.根据权利要求9所述的阵列基板，其特征在于，所述检测像素单元还包括：
源漏极，位于所述有源层上；
所述缓冲层位于所述数据线、所述源漏极和所述有源层上。
11.根据权利要求10所述的阵列基板，其特征在于，所述检测像素单元还包括：
钝化层，位于所述第一导电层上；
第二导电层，位于所述钝化层上。
12.根据权利要求7-11任一项所述的阵列基板，其特征在于，所述检测像素单元设置在虚拟像素区域。
13.一种显示装置，其特征在于，包括如权利要求7-12任一项所述的阵列基板。
CN201711024949.5A 2017-10-27 2017-10-27 阵列基板及其制造方法、显示装置 Active CN107728364B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711024949.5A CN107728364B (zh) 2017-10-27 2017-10-27 阵列基板及其制造方法、显示装置
US16/107,884 US10608019B2 (en) 2017-10-27 2018-08-21 Array substrate, its manufacturing method, and a display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711024949.5A CN107728364B (zh) 2017-10-27 2017-10-27 阵列基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN107728364A CN107728364A (zh) 2018-02-23
CN107728364B true CN107728364B (zh) 2020-06-12

Family

ID=61202783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711024949.5A Active CN107728364B (zh) 2017-10-27 2017-10-27 阵列基板及其制造方法、显示装置

Country Status (2)

Country Link
US (1) US10608019B2 (zh)
CN (1) CN107728364B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300440B (zh) * 2018-10-15 2020-05-22 深圳市华星光电技术有限公司 显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184948B1 (en) * 1997-02-11 2001-02-06 Lg Electronics Inc. Liquid crystal display device having a plurality of error detecting shorting bars and a method of manufacturing the same
CN1740881A (zh) * 2004-08-24 2006-03-01 三星电子株式会社 阵列基板及其制造方法
CN1797773A (zh) * 2004-12-30 2006-07-05 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法
TW200728826A (en) * 2006-01-27 2007-08-01 Au Optronics Corp Pixel structure and method for fabricating the same and detecting and repair defect of the same
CN102487042A (zh) * 2010-12-03 2012-06-06 北京京东方光电科技有限公司 阵列基板及其制造方法和检测方法、液晶面板
CN103454819A (zh) * 2012-05-31 2013-12-18 乐金显示有限公司 用于液晶显示器的阵列基板及其制造方法
CN104282248A (zh) * 2014-09-28 2015-01-14 京东方科技集团股份有限公司 阵列基板及其测试方法、显示面板、显示装置
CN104637957A (zh) * 2015-02-05 2015-05-20 厦门天马微电子有限公司 一种阵列基板及其制作方法、显示面板及显示装置
CN105655295A (zh) * 2016-01-28 2016-06-08 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN107180924A (zh) * 2016-03-11 2017-09-19 三星显示有限公司 显示设备及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4485559B2 (ja) * 2007-09-26 2010-06-23 株式会社 日立ディスプレイズ 液晶表示装置
CN102955312B (zh) * 2012-11-14 2015-05-20 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104253159B (zh) * 2014-08-19 2017-06-13 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184948B1 (en) * 1997-02-11 2001-02-06 Lg Electronics Inc. Liquid crystal display device having a plurality of error detecting shorting bars and a method of manufacturing the same
CN1740881A (zh) * 2004-08-24 2006-03-01 三星电子株式会社 阵列基板及其制造方法
CN1797773A (zh) * 2004-12-30 2006-07-05 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法
TW200728826A (en) * 2006-01-27 2007-08-01 Au Optronics Corp Pixel structure and method for fabricating the same and detecting and repair defect of the same
CN102487042A (zh) * 2010-12-03 2012-06-06 北京京东方光电科技有限公司 阵列基板及其制造方法和检测方法、液晶面板
CN103454819A (zh) * 2012-05-31 2013-12-18 乐金显示有限公司 用于液晶显示器的阵列基板及其制造方法
CN104282248A (zh) * 2014-09-28 2015-01-14 京东方科技集团股份有限公司 阵列基板及其测试方法、显示面板、显示装置
CN104637957A (zh) * 2015-02-05 2015-05-20 厦门天马微电子有限公司 一种阵列基板及其制作方法、显示面板及显示装置
CN105655295A (zh) * 2016-01-28 2016-06-08 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN107180924A (zh) * 2016-03-11 2017-09-19 三星显示有限公司 显示设备及其制造方法

Also Published As

Publication number Publication date
US20190131317A1 (en) 2019-05-02
US10608019B2 (en) 2020-03-31
CN107728364A (zh) 2018-02-23

Similar Documents

Publication Publication Date Title
US9508751B2 (en) Array substrate, method for manufacturing the same and display device
US10268304B2 (en) Touch display panel, manufacturing method for the same, driving method for the same, and display device
US10203534B2 (en) Display motherboard comprising first and second sub-supporting layers each comprising a plurality of layer structures and manufacturing method thereof, display panel and display device
US10720450B2 (en) Array substrate and manufacturing method thereof, display panel and display device
US10139685B2 (en) Array substrate, manufacturing method thereof and display device
US9678400B2 (en) Array substrate for liquid crystal display and manufacturing method thereof
US9461074B2 (en) Motherboard, array substrate and fabrication method thereof, and display device
US20180292693A1 (en) A display panel and an array substrate thereof
CN106773394B (zh) 一种阵列基板、显示面板及显示装置
US9448445B2 (en) Electrode structure and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
US9478565B2 (en) Array substrate and method for fabricating the same, and display panel
US20160147123A1 (en) Array substrate and display device
US11940700B2 (en) Array substrate, display panel and display device
WO2018000480A1 (zh) 阵列基板、触控显示器及电子装置
KR101907079B1 (ko) 어레이 기판 및 액정 디스플레이 패널
WO2015188418A1 (zh) 液晶面板及显示装置
US10002887B2 (en) Array substrate, method for producing the same, and display apparatus
US20180211876A1 (en) Array substrate, method for manufacturing the same, and display apparatus
CN105093693A (zh) 显示母板及其制作方法、显示面板、显示装置
WO2018014370A1 (zh) 阵列基板及触控显示器
US10908467B2 (en) Array substrate and repairing method thereof, display panel
US20160380005A1 (en) Array substrate, preparation method thereof and display device
US9196631B1 (en) Array substrate and method for manufacturing the same, and display device
CN107728364B (zh) 阵列基板及其制造方法、显示装置
US10510782B2 (en) Array substrate and manufacturing method thereof, and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant