DE102005027445B4 - Dünnschichttransistorarray-Substrat und Herstellungsverfahren für ein solches - Google Patents

Dünnschichttransistorarray-Substrat und Herstellungsverfahren für ein solches Download PDF

Info

Publication number
DE102005027445B4
DE102005027445B4 DE102005027445A DE102005027445A DE102005027445B4 DE 102005027445 B4 DE102005027445 B4 DE 102005027445B4 DE 102005027445 A DE102005027445 A DE 102005027445A DE 102005027445 A DE102005027445 A DE 102005027445A DE 102005027445 B4 DE102005027445 B4 DE 102005027445B4
Authority
DE
Germany
Prior art keywords
electrode
gate
source
array substrate
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005027445A
Other languages
English (en)
Other versions
DE102005027445A1 (de
Inventor
Young Seok Choi
Byung Yong Ahn
Hong Woo Yu
Ki Sul Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of DE102005027445A1 publication Critical patent/DE102005027445A1/de
Application granted granted Critical
Publication of DE102005027445B4 publication Critical patent/DE102005027445B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)

Abstract

Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats, das Folgendes umfasst: – Herstellen einer Gateelektrode (106) auf einem Substrat (101); – Herstellen eines Gateisolierfilms (112) auf der Gateelektrode (106); – Herstellen einer Silicium (Si) enthaltenden Halbleiterschicht (114) auf dem Gateisolierfilm (112); – Herstellen einer Source- und einer Drainelektrode (108, 110) auf der Halbleiterschicht (114); – Ausbilden eines Kanalschutzfilms (120) durch Aussetzen der Halbleiterschicht (114) in einem Kanalabschnitt zwischen der Source- und der Drainelektrode (108, 110) einem Ox- oder Nx-Plasma, um die Halbleiterschicht (114) im Kanalabschnitt zu schützen; und – Herstellen einer Pixelelektrode (122) in einem Pixelgebiet, die die Drainelektrode (110) überlappt, wobei die gesamte Oberfläche der Drainelektrode (110) von der Pixelelektrode (122) bedeckt ist und mit dieser in direktem Kontakt steht.

Description

  • Gebiet der Erfindung
  • Die Erfindung betrifft ein Dünnschichttransistorarray-Substrat, und spezieller betrifft sie ein Dünnschichttransistorarray-Substrat und ein Herstellverfahren für ein solches, die dazu ausbildbar sind, einen Dünnschichttransistor ohne Schutzfilm zu schützen und die Herstellkosten zu senken.
  • Beschreibung der einschlägigen Technik
  • Im Allgemeinen steuert ein Flüssigkristalldisplay (LCD) die Lichttransmission eines Flüssigkristalls unter Verwendung eines elektrischen Felds, um dadurch ein Bild anzuzeigen. Das LCD steuert einen Flüssigkristall durch ein zwischen einer Pixelelektrode und einer gemeinsamen Elektrode, die einander gegenüberstehend auf einem oberen und einem unteren Substrat angeordnet sind, erzeugtes elektrisches Feld an.
  • Ein LCD verfügt über ein Dünnschichttransistorarray-Substrat (unteres Arraysubstrat) und ein Farbfilterarray-Substrat (oberes Arraysubstrat), die einander gegenüberstehend miteinander verbunden sind, einen Abstandshalter zum konstanten Aufrechterhalten eines Zellenzwischenraums zwischen den zwei Arraysubstraten sowie einen in den Zellenzwischenraum eingefüllten Flüssigkristall.
  • Das Dünnschichttransistorarray-Substrat besteht aus einer Anzahl von Signalleiterbahnen und Dünnschichttransistoren sowie einem darauf aufgetragenen Ausrichtungsfilm, der für eine anfängliche Ausrichtung des Flüssigkristalls sorgt. Das Farbfilterarray-Substrat besteht aus einem Farbfilter zum Realisieren von Farbe, einer Schwarzmatrix zum Verhindern eines Lichtlecks sowie einem Ausrichtungsfilm, der darauf aufgetragen ist und für eine anfängliche Ausrichtung des Flüssigkristalls sorgt.
  • Bei einem derartigen LCD besteht für das Dünnschichttransistorarray-Substrat ein komplizierter Herstellprozess, der zu einem großen Anstieg der Herstellkosten der Flüssigkristalldisplay-Tafel führt, da dazu ein Halbleiterprozess gehört und mehrere Maskenprozesse verwendet werden. Um dies zu lösen, wurde ein Dünnschichttransistorarray-Substrat dahingehend entwickelt, die Anzahl der Maskenprozesse zu verringern. Dies, da ein Maskenprozess eine Anzahl individueller Prozesse enthält, wie Dünnfilmabscheidung, Reinigen, Fotolithografie, Ätzen, Abheben des Fotoresists und Prüfprozesse usw. In jüngerer Zeit wurde ein Prozess mit vier Masken an Stelle des standardmäßigen Prozesses mit fünf Masken zur Herstellung von Dünnschichttransistoren verwendet.
  • Die 1 ist eine Draufsicht zum Veranschaulichen eines unteren Transistorarray-Substrats unter Verwendung eines Prozesses mit vier Maskendurchläufen gemäß einer einschlägigen Technik, und die 2 ist eine Schnittansicht des Dünnschichttransistorarray-Substrats entlang der Linie V-V' in der 1.
  • Gemäß der 1 und der 2 verfügt ein Dünnschichttransistorarray-Substrat bei einer Flüssigkristalldisplay-Tafel gemäß einer einschlägigen Technik über eine Gateleitung 2 und eine Datenleitung 4, die auf einem unteren Substrat 1 auf solche Weise vorhanden sind, dass sie einander mit einem Gateisolierfilm 12 dazwischen schneiden, einen Dünnschichttransistor 30 an jeder Schnittstelle, eine Pixelelektrode 22, die in einem durch die Schnittstellenstruktur gebildeten Zellengebiet vorhanden ist, einen Speicherkondensator 40 in einem Überlappungsabschnitt zwischen der Gateleitung 2 und einer Speicherelektrode 28, einem mit der Gateleitung 2 verbundenen Gate-Kontaktfleck 50 und einen mit der Datenleitung 4 verbundenen Daten-Kontaktfleck 60.
  • Die Gateleitung 2 zum Anlegen eines Gatesignals und die Datenleitung 4 zum Anlegen eines Datensignals sind mit einer Schnittstellenstruktur versehen, um dadurch ein Pixelgebiet 5 zu definieren.
  • Der Dünnschichttransistor 30 ermöglicht es, ein Pixelsignal auf der Datenleitung 4 in die Pixelelektrode 22 zu laden und es auf ein Gatesignal auf der Gateleitung 2 hin zu halten. Zu diesem Zweck verfügt der Dünnschichttransistor 30 über eine mit der Gateleitung 2 verbundene Gateelektrode 6, eine mit der Datenleitung 4 verbundene Sourceelektrode 8 und eine mit der Pixelelektrode 22 verbundene Drainelektrode 10. Ferner verfügt der Dünnschichttransistor 30 über eine aktive Schicht 14 in Überlappung mit der Gateelektrode 6, wobei sich dazwischen ein Gateisolierfilm 12 befindet, um zwischen der Sourceelektrode 8 und der Drainelektrode 10 einen Kanal auszubilden.
  • Die aktive Schicht 14 überlappt auch mit der Datenleitung 4, einer unteren Daten-Kontaktfleckelektrode 62 und einer Speicherelektrode 28. Auf der aktiven Schicht 14 ist ferner eine ohmsche Kontaktschicht vorhanden, um einen Kontakt zur Datenleitung 4, Sourceelektrode 8, Drainelektrode 10, der unteren Daten-Kontaktfleckelektrode 62 und der Speicherelektrode 28 zu bilden.
  • So wird zwischen der Pixelelektrode 22, an die über den Dünnschichttransistor 30 ein Pixelsignal geliefert wird, und einer mit einer Referenzspannung versorgten gemeinsamen Elektrode (nicht dargestellt) ein elektrisches Feld erzeugt. Flüssigkristallmoleküle zwischen dem Dünnschichttransistorarray-Substrat und dem Farbfilterarray-Substrat werden auf Grund dielektrischer Anisotropie durch das elektrische Feld gedreht. Das Transmissionsvermögen von Licht durch das Pixelgebiet 5 differiert abhängig vom Ausmaß der Verdrehung der Flüssigkristallmoleküle, um dadurch eine Grauskala zu realisieren.
  • Der Speicherkondensator 40 besteht aus der Gateleitung 2 und der mit dieser überlappenden Speicherelektrode 28, wobei der Gateisolierfilm 12, die aktive Schicht 14 und die ohmsche Kontaktschicht 16 dazwischen liegen. Hierbei ist die Speicherelektrode 28, über ein im Schutzfilm 18 ausgebildeten zweites Kontaktloch 42, mit der Pixelelektrode 22 verbunden. Der Speicherkondensator 40 ermöglicht es, ein Pixelsignal in die Pixelelektrode 22 zu laden, um dieses stabil aufrechtzuerhalten, bis das nächste Pixelsignal geladen wird.
  • Der Gate-Kontaktfleck 50 ist mit einem Gatetreiber (nicht dargestellt) verbunden, um ein Gatesignal an die Gateleitung 2 anzulegen. Der Gate-Kontaktfleck 50 besteht aus einer sich von der Gateleitung 2 aus erstreckenden unteren Gate-Kontaktfleckelektrode 52 und einer oberen Gate-Kontaktfleckelektrode 54, die, durch ein durch den Gateisolierfilm 12 und den Schutzfilm 18 verlaufendes drittes Kontaktloch 56, mit der unteren Gate-Kontaktfleckelektrode 52 verbunden ist.
  • Der Daten-Kontaktfleck 60 ist mit einem Datentreiber (nicht dargestellt) verbunden, um ein Datensignal an die Datenleitung 4 zu legen. Der Daten-Kontaktfleck 60 besteht aus einer sich ausgehend von der Datenleitung 4 erstreckenden unteren Daten-Kontaktfleckelektrode 62 und einer oberen Daten-Kontaktfleckelektrode 64, die, durch ein durch den Schutzfilm 18 verlaufendes viertes Kontaktloch 66, mit der unteren Daten-Kontaktfleckelektrode 62 verbunden ist.
  • Nachfolgend wird unter Bezugnahme auf die 3A bis 3D ein Verfahren zum Herstellen des Dünnschichttransistorarray-Substrats der Flüssigkristalldisplay-Tafel mit dem oben genannten Aufbau unter Verwendung eines Prozesses mit vier Maskendurchläufen beschrieben.
  • Gemäß der 3A wird durch den ersten Maskenprozess auf dem unteren Substrat 1 eine erste Leitungsmustergruppe mit der Gateleitung 2, der Gateelektrode 6 und der unteren Gate-Kontaktfleckelektrode 52 angebracht.
  • Genauer gesagt, wird auf dem unteren Substrat 1 durch eine Abscheidungstechnik wie Sputtern eine Gatemetallschicht hergestellt. Dann wird diese Gatemetallschicht durch Fotolithografie und Ätzen unter Verwendung einer ersten Maske strukturiert, um dadurch die erste Leitungsmustergruppe mit der Gateleitung 2, der Gateelektrode 6 und der unteren Gate-Kontaktfleckelektrode 52 auszubilden. Die Gatemetallschicht wird aus einem Metall aus der Aluminiumgruppe usw. hergestellt.
  • Gemäß der 3B wird der Gateisolierfilm 12 auf das mit der ersten Leitungsmustergruppe versehene untere Substrat 1 aufgetragen. Ferner werden durch einen zweiten Maskenprozess auf dem Gateisolierfilm 12 Halbleitermuster mit der aktiven Schicht 14 und der ohmschen Kontaktschicht 16 sowie eine zweite Leitungsmustergruppe mit der Datenleitung 4, der Sourceelektrode 8, der Drainelektrode 10, der unteren Daten-Kontaktfleckelektrode 62 und der Speicherelektrode 28 hergestellt.
  • Genauer gesagt, werden der Gateisolierfilm 12, eine amorphe Siliciumschicht, eine Schicht aus amorphem n+-Silicium und eine Datenmetallschicht sequenziell durch Abscheidungstechniken wie Plasma-verstärkte, chemische Dampfabscheidung (PECVD) und Sputtern usw. auf dem mit der ersten Leitungsmustergruppe versehenen unteren Substrat 1 angebracht. Hierbei wird der Gateisolierfilm 12 aus einem anorganischen Isoliermaterial wie Siliciumnitrid (SiNx) oder Siliciumoxid (SiOx) hergestellt. Die Datenmetallschicht wird aus Molybdän (Mo), Titan (Ti), Tantal (Ta) oder einer Molybdänlegierung usw. ausgewählt.
  • Dann wird auf der Datenmetallschicht durch Fotolithografie unter Verwendung einer zweiten Maske ein Fotoresistmuster ausgebildet. In diesem Fall wird als zweite Maske eine Beugungsbelichtungsmaske mit einem Beugungsbelichtungsteil in einem Kanalabschnitt des Dünnschichttransistors verwendet, was es ermöglicht, dass ein Fotoresistmuster des Kanalabschnitts eine geringere Höhe als der andere Source/Drain-Musterabschnitt aufweist.
  • Anschließend wird die Datenmetallschicht durch Nassätzen unter Verwendung des Fotoresistmusters strukturiert, um dadurch die zweite Leitungsmustergruppe mit der Datenleitung 4, der Sourceelektrode 8, der Drainelektrode 10 integral mit der Sourceelektrode 8 sowie die Speicherelektrode 28 zu bilden.
  • Als Nächstes werden die Schicht aus amorphem n+-Silicium und die amorphe Siliciumschicht gleichzeitig durch einen Trockenätzprozess unter Verwendung desselben Fotoresistmusters strukturiert, um dadurch die ohmsche Kontaktschicht 14 und die aktive Schicht 16 zu bilden.
  • Das Fotoresistmuster mit relativ geringer Höhe wird durch Veraschen vom Kanalabschnitt entfernt, und danach werden die Datenmetallschicht und die ohmsche Kontaktschicht 16 des Kanalabschnitts durch Trockenätzen geätzt. So wird die aktive Schicht 14 des Kanalabschnitts freigelegt, um die Sourceelektrode 8 von der Drainelektrode 10 zu trennen.
  • Dann wird das auf der zweiten Leitungsmustergruppe verbliebene Fotoresistmuster durch Abheben entfernt.
  • Gemäß der 3C wird der Schutzfilm 18 mit dem ersten bis vierten Kontaktloch 20, 42, 56 und 66 auf dem mit der zweiten Leitungsmustergruppe versehenen Gateisolierfilm 12 hergestellt.
  • Genauer gesagt, wird der Schutzfilm 18 durch eine Abscheidungstechnik wie Plasma-unterstützte chemische Dampfabscheidung (PECVD) vollständig auf dem mit den Datenmustern versehenen Gateisolierfilm 12 hergestellt. Dann wird der Schutzfilm 18 durch Fotolithografie und Ätzen unter Verwendung einer dritten Maske strukturiert, um dadurch das erste bis vierte Kontaktloch 20, 42, 56 und 66 zu bilden. Das erste Kontaktloch 20 durchdringt den Schutzfilm 18, um die Drainelektrode 10 freizulegen, wohingegen das zweite Kontaktloch 42 den Schutzfilm 18 durchdringt, um die Speicherelektrode 28 freizulegen. Das dritte Kontaktloch 56 durchdringt den Schutzfilm 18 und den Gateisolierfilm 12, um die untere Gate-Kontaktfleckelektrode 52 freizulegen, wohingegen das vierte Kontaktloch 66 den Schutzfilm 18 durchdringt, um die untere Daten-Kontaktfleckelektrode 62 freizulegen. Hierbei durchdringen, wenn ein Material mit großem Trockenätzverhältnis, wie Molybdän (Mo), als Datenmetall verwendet wird, das erste, zweite und vierte Kontaktloch 20, 42 und 66 die Drainelektrode 10, die Speicherelektrode 28 bzw. die untere Daten-Kontaktfleckelektrode 62, um dadurch deren Seitenflächen freizulegen.
  • Der Schutzfilm 18 besteht aus einem anorganischen Isoliermaterial, das mit dem des Gateisolierfilms 12 identisch ist, oder einem organischen Isoliermaterial wie einer organischen Acrylverbindung mit kleiner Dielektrizitätskonstante, BCB (Benzocyclobuten) oder PFCB (Perfluorcyclobutan) usw.
  • Gemäß der 3D werden durch einen vierten Maskenprozess dritte Leitungsmustergruppenmuster mit der Pixelelektrode 22, der oberen Gate-Kontaktfleckelektrode 54 und der oberen Daten-Kontaktfleckelektrode 64 auf dem Schutzfilm 18 angebracht.
  • Genauer gesagt, wird durch eine Abscheidungstechnik wie Sputtern usw. ein transparenter, leitender Film auf den Schutzfilm 18 aufgetragen. Dann wird dieser transparente, leitende Film durch Fotolithografie und Ätzen unter Verwendung einer vierten Maske strukturiert, um dadurch die dritte Leitungsmustergruppe mit der Pixelelektrode 22, der oberen Gate-Kontaktfleckelektrode 54 und der oberen Daten-Kontaktfleckelektrode 64 zu bilden. Die Pixelelektrode 22 ist, über das erste Kontaktloch 20, elektrisch mit der Drainelektrode 10 verbunden, während sie, über das zweite Kontaktloch 42, elektrisch mit der Speicherelektrode 28 verbunden ist. Die obere Gate-Kontaktfleckelektrode 54 ist, über das dritte Kontaktloch 56, elektrisch mit der unteren Gate-Kontaktfleckelektrode 52 verbunden. Die obere Daten-Kontaktfleckelektrode 54 ist, über das vierte Kontaktloch 66, elektrisch mit der unteren Daten-Kontaktfleckelektrodes 62 verbunden.
  • Hierbei wird der transparente, leitende Film aus Indiumzinnoxid (ITO), Zinnoxid (To), Indiumzinnzinkoxid (ITZO) oder Indiumzinkoxid (IZO) hergestellt.
  • Das Dünnschichttransistorarray-Substrat gemäß der einschlägigen Technik ist mit dem Schutzfilm 18 zum Schützen des Dünnschichttransistors 30 versehen. Der Schutzfilm 18 wird durch Abscheiden eines anorganischen Isoliermaterials unter Verwendung einer PECVD-Vorrichtung oder durch Auftragen eines organischen Isoliermaterials unter Verwendung eines Schleuderbeschichters oder eines schleuderfreien Beschichters hergestellt. Da zur Herstellung des Schutzfilms 18 eine PECVD-Vorrichtung, ein Schleuderbeschichter oder ein schleuderfreier Beschichter verwendet wird, sind die Herstellkosten erhöht.
  • Auch ist beim Dünnschichttransistorarray-Substrat gemäß der einschlägigen Technik häufig die Datenleitung offen. In diesem Fall wird ein gesonderter Prozess zum Reparieren der Datenleitung verwendet.
  • Ferner wird beim Dünnschichttransistorarray-Substrat gemäß der einschlägigen Technik, wenn der Schutzfilm 18 aus einem organischen Isoliermaterial hergestellt wird, die darauf hergestellte Pixelelektrode 22 unterbrochen, da der Schutzfilm 18 relativ dick ist. Insbesondere wird die Pixelelektrode 22 an der Seitenfläche des Schutzfilms 18, wo eine Freilegung durch ein Kontaktloch 20 für Kontakt der Drainelektrode 10 mit der Pixelelektrode 22 besteht, unterbrochen. So tritt ein Punktdefekt auf, da ein Pixelsignal nicht über die Drainelektrode 10 zur Pixelelektrode 22 geliefert wird.
  • Darüber hinaus besteht beim Dünnschichttransistorarray-Substrat gemäß der einschlägigen Technik der Speicherkondensator 40 aus der Gateleitung 2 und der Speicherelektrode 28, die miteinander überlappen, wobei sich der Gateisolierfilm 12, die aktive Schicht 14 und die ohmsche Kontaktschicht 16 dazwischen befinden. In diesem Fall ist die Kapazität des Speicherkondensators 40 verringert, das der Gateisolierfilm 12, die aktive Schicht 14 und die ohmsche Kontaktschicht 16 eine relativ große Dicke zum Isolieren der Gateleitung 2 und der Speicherelektrode 28 aufweisen. Auch wird auf Grund einer relativ niedrigen Kapazität des Speicherkondensators 40 eine Beeinträchtigung der Bildqualität, wie ein Verschmutzungseffekt, erzeugt.
  • Die US 5,302,987 A weist einen Kanalschutzfilm auf, der vor dem Ausbilden der Kontaktschicht und der Source- und Drainelektroden hergestellt und mit Hilfe eines Maskenprozesses gemustert wird.
  • Die US 2001/0014493 A1 weist als Kanalschutzfilm eine Ätzstoppschicht auf, die vor dem Ausbilden der Source- and Drainelektrode mit Hilfe eines Maskenprozesses strukturiert werden muss.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Demgemäß werden ein Dünnschichttransistorarray-Substrat und ein Herstellverfahren für ein solches angegeben, bei denen ein Dünnschichttransistor ohne Schutzfilm geschützt ist und die Herstellkosten gesenkt sind.
  • Diese Aufgabe wird durch das Verfahren nach Anspruch 1 sowie durch das Dünnschichttransistorarray-Substrat nach Anspruch 9 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung werden in den Unteransprüchen dargelegt.
  • Nur zur Einführung sei es angegeben, dass ein Dünnschichttransistorarray-Substrat mit Folgendem versehen ist: einer mit einer Gateleitung verbundenen Gateelektrode; einer Sourceelektrode, die mit einer die Gateleitung schneidenden Datenleitung verbunden ist, um ein Pixelgebiet zu bilden; einer Drainelektrode, die der Sourceelektrode gegenübersteht, wobei sich dazwischen ein Kanal befindet; einer Halbleiterschicht im Kanal; einer im Pixelgebiet positionierten Pixelelektrode, wobei im Wesentlichen die gesamte mit der Drainelektrode überlappende Pixelelektrode mit der Drainelektrode in Kontakt steht; und einem Kanalschutzfilm, der auf der dem Kanal entsprechenden Halbleiterschicht vorhanden ist, um die Halbleiterschicht im Kanal zu schützen.
  • Ein Dünnschichttransistorarray-Substrat verfügt über einen Transistor mit einander gegenüberstehenden Elektroden und einem Kanal dazwischen sowie eine Pixelelektrode, die an mindestens einer der gegenüberstehenden Elektroden so vorhanden ist, dass zwischen den gegenüberstehenden Elektroden ein Kanalschutzfilm vorhanden ist, der jedoch nicht zwischen im Wesentlichen den gesamten Überlappungsabschnitten der Pixelelektrode und der mindestens einen gegenüberstehenden Elektrode vorhanden ist.
  • Ein Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats umfasst das Folgende: Herstellen einer Gateelektrode auf einem Substrat; Herstellen eines Gateisolierfilms auf der Gateelektrode; Herstellen einer Source- und einer Drainelektrode sowie einer Halbleiterschicht in einem Kanal zwischen der Source- und der Drainelektrode, und Herstellen eines Kanalschutzfilms auf der Halbleiterschicht, um diese im Kanal zu schützen; Herstellen der Drainelektrode auf dem Gateisolierfilm; und Herstellen einer Pixelelektrode in solcher Weise, dass im Wesentlichen die gesamte mit der Drainelektrode überlappende Pixelelektrode mit der Drainelektrode in Kontakt steht.
  • Ein anderes Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats umfasst das Folgende: Herstellen einer Gateleitung, einer mit dieser verbundenen Gateelektrode und einer ersten Leitungsmustergruppe mit einer sich von der Gateleitung aus erstreckenden unteren Gate-Kontaktfleckelektrode; Herstellen eines Gateisolierfilms in solcher Weise, dass er die erste Leitungsmustergruppe bedeckt; Herstellen einer die Gateleitung schneidenden Datenleitung, einer mit der Datenleitung verbundenen Sourceelektrode, einer Drainelektrode, die der Sourceelektrode mit einem Kanal dazwischen gegenübersteht, einer zweiten Leitungsmustergruppe mit einer sich von der Datenleitung aus erstreckenden unteren Daten-Kontaktfleckelektrode sowie eines dem Kanal entsprechenden Kanalschutzfilms; Herstellen eines Kontaktlochs, das den Gateisolierfilm durchdringt, um die untere Gate-Kontaktfleckelektrode freizulegen; und Herstellen einer Pixelelektrode auf der Drainelektrode in solcher Weise, dass im Wesentlichen die gesamte Pixelelektrode in Überlappung mit der Drainelektrode mit dieser in Kontakt steht, einer oberen Daten-Kontaktfleckelektrode auf der unteren Daten-Kontaktfleckelektrode in solcher Weise, dass im Wesentlichen die gesamte obere Daten-Kontaktfleckelektrode in Überlappung mit der unteren Daten-Kontaktfleckelektrode mit dieser in Kontakt steht, und einer dritten Leitungsmustergruppe mit einer oberen Gate-Kontaktfleckelektrode, die, über ein Kontaktloch, mit der unteren Gate-Kontaktfleckelektrode verbunden ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die folgende detaillierte Beschreibung der Ausführungsformen der Erfindung nimmt auf die beigefügten Zeichnungen Bezug, die Folgendes zeigen:
  • 1 ist eine Draufsicht, die ein Dünnschichttransistorarray-Substrat bei einer Flüssigkristalldisplay-Tafel gemäß einer einschlägigen Technik zeigt;
  • 2 ist eine Schnittansicht des Dünnschichttransistorarray-Substrats entlang der Linie V-V' in der 1;
  • 3A bis 3D sind Schnittansichten zum Veranschaulichen, Schritt für Schritt, eines Verfahrens zum Herstellen des in der 2 dargestellten Dünnschichttransistorarray-Substrats;
  • 4 ist eine Draufsicht, die den Aufbau eines Dünnschichttransistorarray-Substrats gemäß einer Ausführungsform der Erfindung zeigt;
  • 5 ist eine Schnittansicht des Dünnschichttransistorarray-Substrats entlang der Linie V-V' in der 4;
  • 6A und 6B sind eine Draufsicht bzw. eine Schnittansicht, die eine durch einen ersten Maskenprozess hergestellte Leitungsmustergruppe zeigen;
  • 7A und 7B sind eine Draufsicht bzw. eine zweite Ansicht zum Darstellen eines Halbleitermusters, einer zweiten Leitungsmustergruppe und eines Kanalschutzfilms;
  • 8A bis 8F sind Schnittansichten zum speziellen Erläutern eines Verfahrens zum Herstellen des Halbleitermusters, der zweiten Leitungsmustergruppe und des Kanalschutzfilms, wie sie in den 7A und 7B dargestellt sind.
  • 9A und 9B sind eine Draufsicht bzw. eine Schnittansicht, die ein durch einen dritten Maskenprozess hergestelltes Kontaktloch zeigen; und
  • 10A und 10B sind eine Draufsicht bzw. eine Schnittansicht, die eine durch einen vierten Maskenprozess hergestellte dritte Leitungsmustergruppe zeigen.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Nun wird detailliert auf die bevorzugten Ausführungsformen der Erfindung Bezug genommen, zu denen in den beigefügten Zeichnungen Beispiele veranschaulicht sind.
  • Nachfolgend werden die bevorzugten Ausführungsformen der Erfindung unter Bezugnahme auf die 4 bis 10B detailliert beschrieben.
  • Die 4 ist eine Draufsicht, die den Aufbau eines Dünnschichttransistorarray-Substrats gemäß einer Ausführungsform der Erfindung zeigt, und die 5 ist eine Schnittansicht des Dünnschichttransistorarray-Substrats entlang der Linie V-V' in der 4.
  • Gemäß den 4 und 5 verfügt das Dünnschichttransistorarray-Substrat über eine Gateleitung 102 und eine Datenleitung 104, die auf einem unteren Substrat 101 auf solche Weise vorhanden sind, dass sie einander mit einem Gateisolierfilm 112 dazwischen schneiden, einen Dünnschichttransistor 130 an jeder Schnittstelle, eine Pixelelektrode 122, die im durch die Schnittstellenstruktur definierten Pixelgebiet vorhanden ist, und einen Kanalschutzfilm 120 zum Schützen des Dünnschichttransistors 130. Ferner verfügt das Dünnschichttransistorarray-Substrat über einen Speicherkondensator 140, der in einem Überlappungsabschnitt zwischen der Pixelelektrode 122 und der Gateleitung 102 vorhanden ist, einen mit der Gateleitung 102 verbundenen Gate Leitungsmustergruppe 150 und einen mit der Datenleitung 104 verbundenen Daten Leitungsmustergruppe 160.
  • Die Gateleitung 102 zum Anlegen eines Gatesignals und die Datenleitung 104 zum Anlegen eines Datensignals zeigen eine Schnittstruktur in Bezug aufeinander, um ein Pixelgebiet 105 zu bilden.
  • Der Dünnschichttransistor 130 ermöglicht es, ein Pixelsignal auf der Datenleitung 104 in die Pixelelektrode 122 zu laden und es aufrechtzuerhalten, was auf ein Gatesignal auf der Gateleitung 102 hin erfolgt. Zu diesem Zweck verfügt der Dünnschichttransistor 130 über eine mit der Gateleitung 102 verbundene Gateelektrode 106, eine mit der Datenleitung 104 verbundene Sourceelektrode 108 und eine mit der Pixelelektrode 122 verbundene Drainelektrode 110. Ferner verfügt der Dünnschichttransistor 130 über eine aktive Schicht 114 in Überlappung mit der Gateelektrode 106, wobei der Gateisolierfilm 112 dazwischen liegen, um zwischen der Sourceelektrode 108 und der Drainelektrode 110 einen Kanal zu bilden.
  • Die aktive Schicht 114 überlappt auch mit der Datenleitung 104 und einer unteren Daten-Kontaktfleckelektrode 162. Auf der aktiven Schicht 114 ist ferner eine ohmsche Kontaktschicht 116 vorhanden, um die Datenleitung 104, die Sourceelektrode 108, die Drainelektrode 110 und die untere Daten-Kontaktfleckelektrode 162 zu bilden.
  • Der Kanalschutzfilm 120 ist aus Siliciumnitrid (SiNx) oder Siliciumoxid (SiOx) auf der aktiven Schicht 114, mit Ausbildung eines Kanals zwischen der Sourceelektrode 108 und der Drainelektrode 110, hergestellt. Der Kanalschutzfilm 120 verhindert eine Beschädigung der einen Kanal bildenden aktiven Schicht 114 beim Abheben eines Fotoresistmusters bei der Herstellung der Sourceelektrode 108, der Drainelektrode 110 und der Pixelelektrode 122 und bei Reinigen vor oder nach dem gesamten Prozess.
  • Die Pixelelektrode 122 ist, über ein den Schutzfilm 118 durchdringendes Kontaktloch 120, mit der Drainelektrode 110 des Dünnschichttransistors 130 verbunden, und sie ist im Pixelgebiet 105 vorhanden.
  • Ein transparentes, leitendes Muster 118 wird aus demselben Material wie dem der Pixelelektrode 122 auf der Sourceelektrode 108, der Drainelektrode 110 und der Datenleitung 104 hergestellt. Das auf der Datenleitung 104 hergestellte transparente, leitende Muster 118 ermöglicht es, ein Datensignal an die Sourceelektrode 108 jedes Dünnschichttransistors 130 anzulegen, wenn die Datenleitung 104 unterbrochen ist. Das auf der Source- und der Drainelektrode 108 und 110 hergestellte transparente, leitende Muster 108 verhindert Korrosion der Source- und der Drainelektrode 108 und 110, die aus einem für Korrosion anfälligen Material, wie Molybdän (Mo), bestehen. Das transparente, leitende Muster 118 wird so hergestellt, dass es vom benachbarten transparenten, leitenden Muster 118 oder von der benachbarten Pixelelektrode 122 in solchem Ausmaß beabstandet ist, dass es einen Kurzschluss verhindern kann. Das auf der Sourceelektrode 108 ausgebildete transparente, leitende Muster 118 ist z. B. um ungefähr 4 bis 5 m vom auf der Drainelektrode 110 hergestellten transparenten, leitenden Muster 118 ausgebildet, wohingegen das auf der Drainelektrode 110 hergestellte transparente, leitende Muster 118 um z. B. ungefähr 4 bis 5 m von der Pixelelektrode 122 beabstandet ist.
  • Demgemäß wird zwischen der Pixelelektrode 122, an die über den Dünnschichttransistor 130 ein Pixelsignal gelegt wird, und einer mit einer Referenzspannung versorgten gemeinsamen Elektrode (nicht dargestellt) ein elektrisches Feld erzeugt. Ein derartiges elektrisches Feld dreht auf Grund dielektrischer Anisotropie Flüssigkristallmoleküle zwischen dem Farbfilterarray-Substrat und dem Dünnschichttransistorarray-Substrat. Das Transmissionsvermögen von Licht durch das Pixelgebiet 107 differiert abhängig vom Verdrehungsausmaß der Flüssigkristallmoleküle, wodurch eine Grauskala realisiert wird.
  • Der Speicherkondensator 140 besteht aus der Gateleitung 102 und einer Speicherelektrode 28 in Überlappung mit dieser, wobei der Gateisolierfilm 112 dazwischen liegt und direkte Verbindung mit der Pixelelektrode 122 besteht. Der Speicherkondensator 140 ermöglicht es, ein in die Pixelelektrode 122 geladenes Pixelsignal bis zum Laden des nächsten Pixelsignals stabil aufrechtzuerhalten.
  • Der Gate Leitungsmustergruppe 150 ist mit einem Gatetreiber (nicht dargestellt) verbunden, um ein durch dieses erzeugtes Gatesignal an die Gateleitung 102 zu legen. Der Gate Leitungsmustergruppe 150 besteht aus einer sich von der Gateleitung 102 aus erstreckenden unteren Gate-Kontaktfleckelektrode 152 und einer oberen Gate-Kontaktfleckelektrode 156, die, über ein den Gateisolierfilm 112 durchdringendes Kontaktloch 154, mit der unteren Gate-Kontaktfleckelektrode 152 verbunden ist.
  • Der Daten Leitungsmustergruppe 160 ist mit einem Datentreiber (nicht dargestellt) verbunden, um ein von diesem erzeugtes Datensignal an die Datenleitung 104 zu legen. Der Daten Leitungsmustergruppe 160 besteht aus einer sich von der Datenleitung 104 aus erstreckenden unteren Daten-Kontaktfleckelektrode 162 und einer oberen Daten-Kontaktfleckelektrode 166, die direkt mit dieser verbunden ist.
  • Die 6A und 6B sind eine Draufsicht bzw. eine Schnittansicht zum Veranschaulichen eines Verfahrens zum Herstellen einer ersten Leitungsmustergruppe des Dünnschichttransistorarray-Substrats gemäß der Ausführungsform der Erfindung.
  • Gemäß den 6A und 6B wird durch einen ersten Maskenprozess ein Gatemuster mit der Gateleitung 102, der Gateelektrode 106 und der unteren Gate-Kontaktfleckelektrode 152 auf dem unteren Substrat 101 hergestellt.
  • Genauer gesagt, wird durch eine Abscheidungstechnik wie Sputtern eine Gatemetallschicht auf dem unteren Substrat 101 hergestellt. Dann wird diese Gatemetallschicht durch Fotolithografie und Ätzen unter Verwendung einer ersten Maske strukturiert, um dadurch das Gatemuster mit der Gateleitung 102, der Gateelektrode 106 und der unterem Gate-Kontaktfleckelektrode 152 zu bilden. Das Gatemetall besteht aus Aluminium (Al) oder einem Metall der Aluminiumgruppe, einschließlich Al/Nd.
  • Die 7A und 7B sind eine Draufsicht bzw. eine Schnittansicht zum Veranschaulichen eines Verfahrens zum Herstellen des Halbleitermusters, der zweiten Leitungsmustergruppe und des Kanalschutzfilms des Dünnschichttransistorarray-Substrats gemäß der Ausführungsform der Erfindung.
  • Gemäß den 7A und 7B wird der Gateisolierfilm 122 auf das mit der ersten Leitungsmustergruppe versehene untere Substrat 101 aufgetragen. Ferner werden durch einen zweiten Maskenprozess auf dem Gateisolierfilm 112 ein Halbleitermuster mit der aktiven Schicht 114 und der ohmschen Kontaktschicht 116 sowie eine zweite Leitungsmustergruppe mit der Datenleitung 104, der Source- und der Drainelektrode 108 und 110 sowie der unteren Kontaktfleckelektrode 162 hergestellt. Ferner wird der Kanalschutzfilm 120 auf der aktiven Schicht 114, die zwischen der Sourceelektrode 108 und der Drainelektrode 110 einen Kanal bildet, hergestellt.
  • Genauer gesagt, werden, wie es in der 8A dargestellt ist, eine erste Halbleiterschicht 147, eine zweite Halbleiterschicht 149 und eine Source/Drain-Metallschicht 151 durch eine Abscheidungstechnik wie PECVD oder Sputtern usw. sequenziell auf dem Gateisolierfilm 112 hergestellt. Hierbei besteht die erste Halbleiterschicht 147 aus intrinsisch dotiertem amorphem Silicium, wohingegen die zweite Halbleiterschicht 149 amorphes Silicium vom n- oder p-Typ ist. Die Source/Drain-Metallschicht 151 besteht aus einem Metall wie Molybdän (Mo) oder Kupfer (Cu) usw.
  • Dann wird auf der Source/Drain-Metallschicht 151 ein Fotoresistfilm hergestellt und danach wird im oberen Abschnitt des unteren Substrats 101 eine zweite Teilbelichtungsmaske 170 ausgerichtet, wie es in der 8B dargestellt ist. Die zweite Maske 107 verfügt über ein aus einem transparenten Material bestehendes Maskensubstrat 172, einen in einem Abschirmungsgebiet S2 desselben vorhandenen Abschirmungsteil 174 sowie einen Beugungsbelichtungsteil (oder semitransparenten Teil) 176, der in einem Teilbelichtungsgebiet S3 des Maskensubstrats 172 vorhanden ist. Hierbei wird ein durch das Maskensubstrat 172 belichtetes Gebiet zu einem Belichtungsgebiet S1. Der Fotoresistfilm wird unter Verwendung der zweiten Maske 170 mit Licht belichtet und dann entwickelt, um dadurch ein Fotoresistmuster 178 mit einer Stufenüberdeckung im Abschirmungsgebiet S2 und im Teilbelichtungsgebiet S3, entsprechend den Abschirmungsteil 174 und dem Beugungsbelichtungsteil 176 der zweiten Maske 170 auszubilden. Anders gesagt, verfügt das im Teilbelichtungsgebiet S3 vorhandene Fotoresistmuster 178 über eine zweite Höhe h2, die niedriger als eine erste Höhe h1 desselben im Abschirmungsgebiet S2 ist.
  • Die Source/Drain-Metallschicht 151 wird durch Nassätzen unter Verwendung des Fotoresistmusters 178 als Maske strukturiert, um dadurch eine zweite Leitungsmustergruppe mit der Datenleitung 104, der Sourceelektrode 108 und der Drainelektrode 110 in Verbindung mit der Datenleitung 104 und der unteren Daten-Kontaktfleckelektrode 152 zu bilden, wie es in der 8C dargestellt ist.
  • Ferner werden die erste Halbleiterschicht 147 und die zweite leitende Schicht 149 durch Trockenätzen unter Verwendung des Fotoresistmusters 178 als Maske strukturiert, um dadurch die ohmsche Kontaktschicht 116 und die aktive Schicht 114 entlang der zweiten Leitungsmustergruppe auszubilden, wie es in der 8D dargestellt ist. Dann wird, unter Verwendung von Sauerstoff (O2) Plasma zum Veraschen der Struktur die Höhe des Fotoresistmusters 178 mit der zweiten Höhe h2 im Teilbelichtungsgebiet S3, während es im Abschirmungsgebiet S2 eine erste Höhe h1 aufweist, verringert. Das Beugungsbelichtungsgebiet S3, d. h. die Source/Drain-Metallschicht 154 und die ohmsche Kontaktschicht 116 im Kanalabschnitt des Dünnschichttransistors, wird durch einen Ätzprozess unter Verwendung des oben genannten Fotoresistmusters entfernt. So wird die aktive Schicht 114 des Kanalabschnitts freigelegt, um die Sourceelektrode 108 von der Drainelektrode 110 zu trennen.
  • Wie es in der 8E dargestellt ist, wird die Oberfläche der freigelegten aktiven Schicht 114 des Kanalabschnitts einem Ox(z. B. O2)- oder einem Nx(z. B. N2)-Plasma unter Verwendung des Fotoresistmusters 178 als Maske ausgesetzt. Dann reagiert Ox oder Nx mit in der aktiven Schicht 114 enthaltenem Silicium (Si), um dadurch den aus SiOx oder SiN bestehenden Kanalschutzfilm zu bilden. Der Kanalschutzfilm 120 verhindert eine Beschädigung der aktiven Schicht 114 des Kanalabschnitts hervorgerufen durch eine Abhebeflüssigkeit und eine Reinigungsflüssigkeit, wie sie bei den Prozessen nach der Herstellung, d. h. beim Abheben und Reinigen, versendet werden.
  • Wie es in der 8F dargestellt ist, wird das auf der zweiten Leitungsmustergruppe verbliebene Fotoresistmuster 178 durch Abheben entfernt.
  • Gemäß den 9A und 9B wird das Kontaktloch 154 zum Freilegen des Gateisolierfilms 112, der zum Bedecken der unteren Gate-Kontaktfleckelektrode 152 hergestellt wurde, durch einen dritten Maskenprozess gebildet.
  • Genauer gesagt, wird der zum Bedecken der unteren Gate-Kontaktfleckelektrode 152 hergestellte Gateisolierfilm 112 durch Fotolithografie und Ätzen unter Verwendung einer dritten Maske strukturiert, um dadurch das Kontaktloch 154 zum Freilegen der unteren Gate-Kontaktfleckelektrode 152 zu bilden.
  • Gemäß den 10A und 10B wird durch einen vierten Maskenprozess auf dem mit dem Kontaktloch 154 versehenen unteren Substrat 110 eine dritte Leitungsmustergruppe mit der Pixelelektrode 122, dem transparenten, leitenden Muster 118, der oberen Gate-Kontaktfleckelektrode 156 und der oberen Daten-Kontaktfleckelektrode 166 hergestellt.
  • Genauer gesagt, wird auf das mit dem Kontaktloch 154 versehene Substrat 101 durch eine Abscheidungstechnik wie Sputtern oder dergleichen ein transparenter, leitender Film aufgetragen. Hierbei wird dieser transparente, leitende Film aus Indiumzinnoxid (ITO), Zinnoxid (TO), Indiumzinnzinkoxid (ITZO) oder Indiumzinkoxid (IZO) hergestellt. Dann wird der transparente, leitende Film durch Fotolithografie und Ätzen strukturiert, um dadurch die dritte Leitungsmustergruppe mit der Pixelelektrode 122, dem transparenten, leitenden Muster 118, der oberen Gate-Kontaktfleckelektrode 156 und der oberen Daten-Kontaktfleckelektrode 166 zu bilden. Die Pixelelektrode 122 wird direkt mit der Drainelektrode 110 verbunden. Das transparente, leitende Muster 118 wird darauf hergestellt, und es wird direkt mit der Datenleitung 104, der Speicherelektrode 28 und der Drainelektrode 110 verbunden. Die obere Gate-Kontaktfleckelektrode 156 wird, durch das Kontaktloch 154, mit der unteren Gate-Kontaktfleckelektrode 152 elektrisch verbunden. Die obere Daten-Kontaktfleckelektrode 166 wird direkt mit der unteren Daten-Kontaktfleckelektrode 162 verbunden.
  • Wie oben beschrieben, kann, gemäß der Erfindung, die dem Kanal des Dünnschichttransistors entsprechende freigelegte aktive Schicht durch den Kanalschutzfilm ohne jeglichen zusätzlichen Schutzfilm geschützt werden. So kann die Abscheidungsanlage oder Beschichtungsanlage zum Herstellen des Schutzfilms beim Stand der Technik weggelassen werden, um die Herstellkosten zu senken, und es kann eine Öffnung der Pixelelektrode, hervorgerufen durch die Stufenüberdeckung des die Drainelektrode freilegenden Kontaktlochs beim Stand der Technik verhindert werden.
  • Ferner wird, gemäß der Erfindung, der transparente, leitende Film auf der Datenleitung, der Sourceelektrode und der Drainelektrode hergestellt. Demgemäß kann mittels des transparenten, leitenden Musters ein Pixelsignal an jeden Dünnschichttransistor geliefert werden, ohne dass die Datenleitung zu reparieren wäre, wenn sie unterbrochen ist, oder um eine Korrosion der Datenleitung, der Sourceelektrode und der Drainelektrode zu verhindern.
  • Darüber hinaus ist, gemäß der Erfindung, der Speicherkondensator durch die Gateleitun und die Pixelelektrode, die einander mit dem Gateisolierfilm dazwischen überlappen, gebildet. Demgemäß ist der Abstand zwischen den den Speicherkondenator bildenden zwei leitenden Materialien verringert, so dass die Kapazität des Speicherkondensators erhöht werden kann, um die Bildqualität zu verbessern und Verschmutzungseffekte usw. zu vermeiden.

Claims (17)

  1. Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats, das Folgendes umfasst: – Herstellen einer Gateelektrode (106) auf einem Substrat (101); – Herstellen eines Gateisolierfilms (112) auf der Gateelektrode (106); – Herstellen einer Silicium (Si) enthaltenden Halbleiterschicht (114) auf dem Gateisolierfilm (112); – Herstellen einer Source- und einer Drainelektrode (108, 110) auf der Halbleiterschicht (114); – Ausbilden eines Kanalschutzfilms (120) durch Aussetzen der Halbleiterschicht (114) in einem Kanalabschnitt zwischen der Source- und der Drainelektrode (108, 110) einem Ox- oder Nx-Plasma, um die Halbleiterschicht (114) im Kanalabschnitt zu schützen; und – Herstellen einer Pixelelektrode (122) in einem Pixelgebiet, die die Drainelektrode (110) überlappt, wobei die gesamte Oberfläche der Drainelektrode (110) von der Pixelelektrode (122) bedeckt ist und mit dieser in direktem Kontakt steht.
  2. Verfahren nach Anspruch 1, bei dem das Herstellen der Source- und der Drainelektrode (108, 110), der Halbleiterschicht (114) und des Kanalschutzfilms (120) Folgendes umfasst: – sequenzielles Herstellen einer ersten (147) und einer zweiten (149) Halbleiterschicht und einer Source/Drain-Metallschicht (151) auf dem Gateisolierfilm (112); – Herstellen eines Fotoresistmusters mit einer abgestuften Überdeckung auf der Source/Drain-Metallschicht (151) unter Verwendung einer Teilbelichtungsmaske; – Strukturieren der ersten (147) und der zweiten (149) Halbleiterschicht und der Source/Drain-Metallschicht (151) unter Verwendung des Fotoresistmusters, um eine aktive Schicht (114), eine ohmsche Kontaktschicht (116) sowie eine Source- und eine Drainelektrode (108, 110) auszubilden; – Veraschen des Fotoresistmusters; – Strukturieren der Source/Drain-Metallschicht (151) und der ohmschen Kontaktschicht (116) in Entsprechung zum Kanal unter Verwendung des veraschten Fotoresistmusters zum Freilegen der aktiven Schicht (114) im Kanal; – Aussetzen der freigelegten aktiven Schicht einem Ox- oder Nx-Plasma, um auf der aktiven Schicht den Kanalschutzfilm (120) auszubilden; und – Entfernen des veraschten Fotoresistmusters.
  3. Verfahren nach Anspruch 1 oder 2, bei dem zum Herstellen des Schutzfilms in der aktiven Schicht (114) enthaltenes Silicium mit Ox und/oder Nx reagiert.
  4. Verfahren nach Anspruch 1, ferner umfassend das Herstellen eines transparenten, leitenden Musters (118) aus demselben Material wie dem der Pixelelektrode (122) auf der mit der Sourceelektrode (108) verbundenen Datenleitung (104) und auf der Drainelektrode (110).
  5. Verfahren nach Anspruch 4, bei dem das Herstellen des transparenten, leitenden Musters (118) Folgendes umfasst: – Abscheiden eines transparenten, leitenden Films auf dem mit der Sourceelektrode (108), der Drainelektrode (110), der Halbleiterschicht (114) und dem Kanalschutzfilm (120) versehenen Substrat (101); – Herstellen eines Fotoresistmusters auf dem transparenten, leitenden Film; und – Ätzen des transparenten, leitenden Films unter Verwendung des Fotoresistmusters.
  6. Verfahren nach Anspruch 1, ferner umfassend das Herstellen eines Speicherkondensators mit einer mit der Gateelektrode (106) verbundenen Gateleitung (102), der Pixelelektrode (122) in Überlappung mit der Gateleitung (102) sowie dem Gateisolierfilm (112) dazwischen.
  7. Verfahren nach Anspruch 1, ferner umfassend: – Herstellen einer unteren Gate-Kontaktfleckelektrode (152), die sich ausgehend von der mit der Gateelektrode (106) verbundenen Gateleitung (102) erstreckt; – Herstellen eines den Gateisolierfilm (112) durchdringenden Kontaktlochs (154), um die untere Gate-Kontaktfleckelektrode (152) freizulegen; und – Herstellen einer oberen Gate-Kontaktfleckelektrode (156), die, über das Kontaktloch (154), mit der unteren Gate-Kontaktfleckelektrode (152) verbunden ist.
  8. Verfahren nach Anspruch 1, ferner umfassend: – Herstellen einer unteren Daten-Kontaktfleckelektrode (162), die sich von einer mit der Sourceelektrode (110) verbundenen Datenleitung (102) auf der Halbleiterschicht (114) erstreckt; und – Herstellen einer oberen Daten-Kontaktfleckelektrode (166) in solcher Weise auf der unteren Daten-Kontaktfleckelektrode (162), dass die obere Daten-Kontaktfleckelektrode (166) in Überlappung mit der unteren Daten-Kontaktfleckelektrode (162) mit dieser verbunden ist.
  9. Dünnschichttransistorarray-Substrat mit: – einem Transistor mit einer Halbleiterschicht (114) und einer Source- und einer Drainelektrode (108, 110), die darauf ausgebildet sind, wobei ein Kanalabschnitt zwischen der Source- und der Drainelektrode (108, 110) ausgebildet ist; – einem Kanalschutzfilm (120), der durch Aussetzen der Halbleiterschicht (114) im Kanalabschnitt zwischen der Source- und der Drainelektrode (108, 110) einem Ox- oder Nx-Plasma ausgebildet ist; und – einer Pixelelektrode (122) in einem Pixelgebiet, die die Drainelektrode (110) so überlappt, dass die gesamte Oberfläche der Drainelektrode (110) von der Pixelelektrode (122) bedeckt ist und mit dieser in direktem Kontakt steht.
  10. Dünnschichttransistorarray-Substrat nach Anspruch 9, bei dem der Kanalschutzfilm (120) aus zumindest Siliciumnitrid und/oder Siliciumoxid besteht.
  11. Dünnschichttransistorarray-Substrat nach Anspruch 9, bei dem die Halbleiterschicht (114) Folgendes aufweist: – eine aktive Schicht (114) im Kanal und – eine ohmsche Kontaktschicht (116) auf der aktiven Schicht (114), wobei die ohmsche Kontaktschicht (116) die aktive Schicht (114) zwischen der Source- und der Drainelektrode (108, 110) frei lässt.
  12. Dünnschichttransistorarray-Substrat nach Anspruch 11, bei dem der Kanalschutzfilm (120) auf der durch die ohmsche Kontaktschicht (116) freigelassenen aktiven Schicht (114) ausgebildet ist.
  13. Dünnschichttransistorarray-Substrat nach Anspruch 9, ferner mit einem transparenten, leitenden Muster, das aus demselben Material wie dem der Pixelelektrode (122) auf der Datenleitung (104) und der Sourceelektrode (108) hergestellt ist.
  14. Dünnschichttransistorarray-Substrat nach Anspruch 9, ferner mit einem Speicherkondensator (140), der Überlappungsabschnitte der Gateleitung (102) und der Pixelelektrode (122) mit dem Gateisolierfilm (112) dazwischen enthält.
  15. Dünnschichttransistorarray-Substrat nach Anspruch 14, bei dem nur der Gateisolierfilm (112) zwischen der Gateleitung (102) und der Pixelelektrode (122) im Speicherkondensator vorhanden ist.
  16. Dünnschichttransistorarray-Substrat nach Anspruch 9, ferner mit einem sich von der Gateleitung (102) aus erstreckenden Gate-Kontaktfleck (150), der Folgendes aufweist: – eine mit der Gateleitung (102) verbundene untere Gate-Kontaktfleckelektrode (152); – ein den Gateisolierfilm (112) durchdringendes Kontaktloch (154), das die untere Gate-Kontaktfleckelektrode (152) freilegt; und – eine obere Gate-Kontaktfleckelektrode (156), die, durch das Kontaktloch (154), mit der unteren Gate-Kontaktfleckelektrode (152) verbunden ist.
  17. Dünnschichttransistorarray-Substrat nach Anspruch 9, ferner mit einem sich ausgehend von der Datenleitung (104) erstreckenden Datenkontaktfleck (160), der Folgendes aufweist: – eine mit der Datenleitung (104) verbundene und auf der Halbleiterschicht (114) vorhandene untere Daten-Kontaktfleckelektrode (162); und – eine obere Daten-Kontaktfleckelektrode (166) auf der unteren Daten-Kontaktfleckelektrode, wobei die obere Daten-Kontaktfleckelektrode (156) die untere Daten-Kontaktfleckelektrode (162) überlappt und mit dieser in Kontakt steht.
DE102005027445A 2004-06-25 2005-06-14 Dünnschichttransistorarray-Substrat und Herstellungsverfahren für ein solches Expired - Fee Related DE102005027445B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2004-0048259 2004-06-25
KR1020040048259A KR101126396B1 (ko) 2004-06-25 2004-06-25 박막트랜지스터 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE102005027445A1 DE102005027445A1 (de) 2006-02-16
DE102005027445B4 true DE102005027445B4 (de) 2012-10-25

Family

ID=34858889

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005027445A Expired - Fee Related DE102005027445B4 (de) 2004-06-25 2005-06-14 Dünnschichttransistorarray-Substrat und Herstellungsverfahren für ein solches

Country Status (7)

Country Link
US (2) US7586123B2 (de)
JP (1) JP4527615B2 (de)
KR (1) KR101126396B1 (de)
CN (1) CN100388104C (de)
DE (1) DE102005027445B4 (de)
FR (1) FR2872344B1 (de)
GB (1) GB2415542B (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101050300B1 (ko) * 2004-07-30 2011-07-19 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101350609B1 (ko) * 2005-12-30 2014-01-10 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101221261B1 (ko) * 2006-02-15 2013-01-11 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101243395B1 (ko) * 2006-04-27 2013-03-13 엘지디스플레이 주식회사 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101245225B1 (ko) * 2006-06-22 2013-03-19 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
KR101227408B1 (ko) * 2006-06-28 2013-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101238233B1 (ko) * 2006-06-30 2013-03-04 엘지디스플레이 주식회사 박막트랜지스터와 그 제조방법
KR101284697B1 (ko) * 2006-06-30 2013-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101282404B1 (ko) 2006-09-05 2013-07-04 삼성디스플레이 주식회사 액정 표시 장치의 제조 방법
KR20080060861A (ko) 2006-12-27 2008-07-02 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101386284B1 (ko) * 2006-12-29 2014-04-17 엘지디스플레이 주식회사 오믹 저항 측정용 패턴 및 이를 이용한 박막 트랜지스터기판과 그 제조방법
TWI405017B (zh) * 2008-12-18 2013-08-11 Lg Display Co Ltd 顯示裝置之陣列基板及其製造方法
JP5395566B2 (ja) * 2009-08-20 2014-01-22 パナソニック液晶ディスプレイ株式会社 表示装置及びその製造方法
KR101549267B1 (ko) * 2009-10-14 2015-09-11 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조방법
CN102243404B (zh) * 2010-05-14 2016-05-11 北京京东方光电科技有限公司 阵列基板及其制造方法
JP5950638B2 (ja) * 2012-03-12 2016-07-13 三菱電機株式会社 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
KR101960379B1 (ko) * 2012-07-11 2019-03-20 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN102881596A (zh) * 2012-09-26 2013-01-16 深圳市华星光电技术有限公司 薄膜晶体管主动装置的制作方法及制作的薄膜晶体管主动装置
KR102207063B1 (ko) * 2012-12-12 2021-01-25 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
CN103280447B (zh) * 2013-04-25 2015-12-09 京东方科技集团股份有限公司 电路板、其制作方法以及显示装置
KR102130139B1 (ko) * 2013-07-30 2020-07-03 엘지디스플레이 주식회사 산화물 반도체를 이용한 박막 트랜지스터 기판을 포함하는 유기발광 다이오드 표시장치 및 그 제조 방법
KR20150137214A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
CN105336751B (zh) * 2014-06-23 2018-06-22 上海箩箕技术有限公司 光电传感器及其制造方法
CN104716147B (zh) * 2015-04-01 2018-05-08 京东方科技集团股份有限公司 一种tft阵列基板及其制备方法、显示装置
CN106298523B (zh) * 2015-05-22 2019-12-17 鸿富锦精密工业（深圳）有限公司 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102424445B1 (ko) * 2016-05-03 2022-07-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN106229298B (zh) * 2016-08-17 2018-12-11 武汉华星光电技术有限公司 一种阵列基板及其制作方法
KR102464131B1 (ko) * 2017-06-30 2022-11-04 엘지디스플레이 주식회사 전계발광 표시장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0493113A2 (de) * 1990-12-28 1992-07-01 Sharp Kabushiki Kaisha Ein Verfahren zum Herstellen eines Dünnfilm-Transistors und eines Aktive-Matrix-Substrates für Flüssig-Kristall-Anzeige-Anordnungen
US5302987A (en) * 1991-05-15 1994-04-12 Sharp Kabushiki Kaisha Active matrix substrate including connecting electrode with extended portion
DE19808990A1 (de) * 1997-08-26 1999-03-11 Lg Electronics Inc Dünnschichttransistor und Herstellungsverfahren dafür
US20010014493A1 (en) * 1993-11-05 2001-08-16 Yuko Inoue Thin film semiconductor device for display and method of producing same
US20020171085A1 (en) * 2001-03-06 2002-11-21 Hideomi Suzawa Semiconductor device and manufacturing method thereof
DE102004053587A1 (de) * 2003-11-10 2005-09-01 Lg. Philips Lcd Co., Ltd. Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5474941A (en) * 1990-12-28 1995-12-12 Sharp Kabushiki Kaisha Method for producing an active matrix substrate
JP2738289B2 (ja) 1993-12-30 1998-04-08 日本電気株式会社 液晶表示装置の製造方法
JP3238020B2 (ja) * 1994-09-16 2001-12-10 株式会社東芝 アクティブマトリクス表示装置の製造方法
JPH08228011A (ja) 1994-12-14 1996-09-03 Toshiba Corp 半導体装置およびその製造方法
JP3213196B2 (ja) * 1995-03-08 2001-10-02 日本アイ・ビー・エム株式会社 配線材料、金属配線層の形成方法
JPH08264790A (ja) 1995-03-22 1996-10-11 Toshiba Corp 薄膜電解効果トランジスタ及び液晶表示装置
KR100204071B1 (ko) 1995-08-29 1999-06-15 구자홍 박막트랜지스터-액정표시장치 및 제조방법
US6268895B1 (en) * 1995-10-27 2001-07-31 Sharp Kabushiki Kaisha Liquid crystal display device having light shield in periphery of display
KR100580398B1 (ko) * 1999-01-21 2006-05-15 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
US6403980B1 (en) 1999-11-05 2002-06-11 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
US6500701B2 (en) * 2000-04-28 2002-12-31 Casio Computer Co., Ltd. Method of manufacturing thin film transistor panel having protective film of channel region
JP4785229B2 (ja) * 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001332740A (ja) * 2000-05-24 2001-11-30 Toshiba Corp アレイ基板の製造方法
TW499605B (en) 2000-10-27 2002-08-21 Acer Display Tech Inc Manufacture method of thin film transistor flat panel display
TW490857B (en) * 2001-02-05 2002-06-11 Samsung Electronics Co Ltd Thin film transistor array substrate for liquid crystal display and method of fabricating same
JP2002337101A (ja) 2001-05-15 2002-11-27 Makita Corp ジグソー
KR100507283B1 (ko) * 2002-03-12 2005-08-09 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 제조방법
KR100499371B1 (ko) * 2002-04-17 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100476366B1 (ko) * 2002-04-17 2005-03-16 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7118943B2 (en) * 2002-04-22 2006-10-10 Seiko Epson Corporation Production method of a thin film device, production method of a transistor, electro-optical apparatus and electronic equipment
KR100887671B1 (ko) * 2002-12-23 2009-03-11 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0493113A2 (de) * 1990-12-28 1992-07-01 Sharp Kabushiki Kaisha Ein Verfahren zum Herstellen eines Dünnfilm-Transistors und eines Aktive-Matrix-Substrates für Flüssig-Kristall-Anzeige-Anordnungen
US5302987A (en) * 1991-05-15 1994-04-12 Sharp Kabushiki Kaisha Active matrix substrate including connecting electrode with extended portion
US20010014493A1 (en) * 1993-11-05 2001-08-16 Yuko Inoue Thin film semiconductor device for display and method of producing same
DE19808990A1 (de) * 1997-08-26 1999-03-11 Lg Electronics Inc Dünnschichttransistor und Herstellungsverfahren dafür
US20020171085A1 (en) * 2001-03-06 2002-11-21 Hideomi Suzawa Semiconductor device and manufacturing method thereof
DE102004053587A1 (de) * 2003-11-10 2005-09-01 Lg. Philips Lcd Co., Ltd. Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
FR2872344A1 (fr) 2005-12-30
JP4527615B2 (ja) 2010-08-18
US20100001278A1 (en) 2010-01-07
JP2006013513A (ja) 2006-01-12
GB2415542B (en) 2008-12-10
US7960199B2 (en) 2011-06-14
CN1713057A (zh) 2005-12-28
GB2415542A (en) 2005-12-28
GB0512103D0 (en) 2005-07-20
CN100388104C (zh) 2008-05-14
DE102005027445A1 (de) 2006-02-16
KR101126396B1 (ko) 2012-03-28
KR20050122654A (ko) 2005-12-29
US20050285195A1 (en) 2005-12-29
US7586123B2 (en) 2009-09-08
FR2872344B1 (fr) 2008-08-15

Similar Documents

Publication Publication Date Title
DE102005027445B4 (de) Dünnschichttransistorarray-Substrat und Herstellungsverfahren für ein solches
DE102005056703B4 (de) TFT - Arraysubstrat und zugehöriges Herstellungsverfahren
DE102005058680B4 (de) Herstellungsverfahren eines TFT-Array-Substrats
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE102005029265B4 (de) Arraysubstrat für ein LCD sowie zugehöriges Herstellverfahren
DE102005056702B4 (de) TFT-Arraysubstrat und zugehöriges Herstellverfahren
DE102004028991B4 (de) Dünnschichttransistorarray-Substrat und Herstellverfahren für ein solches
DE10355666B4 (de) Dünnschichttransistor-Matrixsubstrat sowie Verfahren zu dessen Herstellung
DE19624916C2 (de) Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung
DE102012108165B4 (de) Array-Substrat für Streufeldschaltung-Modus-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen desselben
DE102005056911B4 (de) Organisches Elektrolumineszenzdisplay und Herstellverfahren für ein solches
DE102006060731B4 (de) Flüssigkristallanzeigevorrichtung und Verfahren zu deren Herstellung
DE112012006888B4 (de) Verfahren zur Herstellung eines Flüssigkristallanzeige-Panels
DE102004021157B4 (de) Dünnschichttransistor-Arraysubstrat und Verfahren zum Herstellen desselben
DE102006061869B4 (de) Arraysubstrat für eine Flüssigkristallanzeigevorrichtung und Herstellungsverfahren desselben
DE19746055C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE102004051839A1 (de) Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats
DE102006061594B4 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren
DE60037707T2 (de) Herstellungsverfahren für dünnfilmtransistoren
DE102009044337A1 (de) Arraysubstrat für ein Display sowie Verfahren zum Herstellen desselben
DE102005030672A1 (de) Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben
DE102009046779A1 (de) Array-Substrat für eine Elektrophorese-Anzeigevorrichtung und Verfahren zum Herstellen derselben, Verfahren zum Reparieren einer Leitung derselben
DE10317627A1 (de) Verfahren zur Herstellung eines Matrixsubstrats für eine Flüssigkristallanzeigevorrichtung
DE102004015276A1 (de) Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, und Verfahren zu deren Herstellung
DE102011077647A1 (de) Dünnschichttransistorsubstrat mit einer widerstandsarmen Busleitungsstruktur und Herstellungsverfahren für dasselbe

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: LG DISPLAY CO., LTD., SEOUL, KR

8128 New person/name/address of the agent

Representative=s name: TER MEER STEINMEISTER & PARTNER GBR PATENTANWAELTE

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130126

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee