JP2001320013A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001320013A JP2001320013A JP2000137702A JP2000137702A JP2001320013A JP 2001320013 A JP2001320013 A JP 2001320013A JP 2000137702 A JP2000137702 A JP 2000137702A JP 2000137702 A JP2000137702 A JP 2000137702A JP 2001320013 A JP2001320013 A JP 2001320013A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- individual
- individual semiconductor
- stacked
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73207—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06506—Wire or wire-like electrical connections between devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 製造工程における不具合いが解消され、且つ
信頼性の高い、高品質の高密度実装用半導体装置（ＣＳ
Ｐ）を提供する。 【解決手段】 第１の個片半導体基板１の電極パッド２
が設けられている主面に、第１の絶縁膜３およびダイア
タッチ材料４を介して、上記第１の個片半導体基板１と
同材料からなる第２の個片半導体基板５が搭載されてい
る。該第２の個片半導体基板５の、第１の個片半導体基
板１上に搭載されていない側の面（以下、主面と称す
る。）には、配線パターン６と、該配線パターン６を保
護するための第２の絶縁膜７が設けられている。上記配
線パターン６は、電極パッド６ａ、配線６ｂ、およびラ
ンド６ｃを備えている。また、外部接続用端子９は、該
ランド６ｃ部分に形成されている。
信頼性の高い、高品質の高密度実装用半導体装置（ＣＳ
Ｐ）を提供する。 【解決手段】 第１の個片半導体基板１の電極パッド２
が設けられている主面に、第１の絶縁膜３およびダイア
タッチ材料４を介して、上記第１の個片半導体基板１と
同材料からなる第２の個片半導体基板５が搭載されてい
る。該第２の個片半導体基板５の、第１の個片半導体基
板１上に搭載されていない側の面（以下、主面と称す
る。）には、配線パターン６と、該配線パターン６を保
護するための第２の絶縁膜７が設けられている。上記配
線パターン６は、電極パッド６ａ、配線６ｂ、およびラ
ンド６ｃを備えている。また、外部接続用端子９は、該
ランド６ｃ部分に形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に、小型化を図った半導体装置お
よびその製造方法に関する。
の製造方法に関し、特に、小型化を図った半導体装置お
よびその製造方法に関する。
【０００２】
【従来の技術】近年、ＣＳＰ（Chip Size Package ）と
呼ばれる半導体装置が種々提供されている。これは、チ
ップサイズとほぼ同等サイズの半導体装置として注目さ
れている。
呼ばれる半導体装置が種々提供されている。これは、チ
ップサイズとほぼ同等サイズの半導体装置として注目さ
れている。
【０００３】図１２に示すように、このようなＣＳＰの
半導体装置には、配線パターンが形成されたポリイミド
等の樹脂性のフレーム１０１が用いられている。この樹
脂性のフレーム１０１にダイアタッチ材料１０２を設
け、該ダイアタッチ材料１０２の上に半導体チップ１０
３を搭載する。
半導体装置には、配線パターンが形成されたポリイミド
等の樹脂性のフレーム１０１が用いられている。この樹
脂性のフレーム１０１にダイアタッチ材料１０２を設
け、該ダイアタッチ材料１０２の上に半導体チップ１０
３を搭載する。
【０００４】ダイアタッチ材料１０２を熱により硬化さ
せた後、金属線１０４により、樹脂性のフレーム１０１
に形成された配線パターン（図示せず）と半導体チップ
１０３に形成された電極パッド１０５とが電気的に接続
される。
せた後、金属線１０４により、樹脂性のフレーム１０１
に形成された配線パターン（図示せず）と半導体チップ
１０３に形成された電極パッド１０５とが電気的に接続
される。
【０００５】次に、トランスファモールドにより樹脂封
止を行い、封止樹脂１０６を硬化させるためにアウター
キュアを行う。その後、成形物を裏返してから、半田ボ
ールが樹脂性のフレーム１０１に搭載されてリフロー炉
で溶融されることにより、外部と電気信号の授受を行う
ための外部電極１０７が完成する。さらに、樹脂性のフ
レーム１０１を切断することにより、半導体装置が完成
する。尚、１０８は絶縁膜である。
止を行い、封止樹脂１０６を硬化させるためにアウター
キュアを行う。その後、成形物を裏返してから、半田ボ
ールが樹脂性のフレーム１０１に搭載されてリフロー炉
で溶融されることにより、外部と電気信号の授受を行う
ための外部電極１０７が完成する。さらに、樹脂性のフ
レーム１０１を切断することにより、半導体装置が完成
する。尚、１０８は絶縁膜である。
【０００６】上記のような構造では、金属線１０４が半
導体チップ１０３の外側に存在することにより、半導体
装置が半導体チップ１０３のサイズよりも大きくなる。
導体チップ１０３の外側に存在することにより、半導体
装置が半導体チップ１０３のサイズよりも大きくなる。
【０００７】このような従来の構成では、金属線が半導
体チップの周辺部に設けられるために、半導体チップの
サイズまでパッケージを小さくすることは不可能であ
る。
体チップの周辺部に設けられるために、半導体チップの
サイズまでパッケージを小さくすることは不可能であ
る。
【０００８】そこで、特開平１０−２２３６８８号公報
には、半導体チップのサイズにまで小さくしたパッケー
ジについての技術が開示されている。この公報に開示さ
れている半導体装置は、図１３に示すように、導電パタ
ーン１１５が形成されたポリイミド等からなる絶縁性基
板１１６をインタポーザとして、半導体チップ１１１の
上に弾性接着剤１１７で貼り付けた構造である。該弾性
接着剤１１７はエポキシ系の接着剤である。一実施例と
して開示されている半導体装置には、半導体チップ１１
１と導電パターン１１５との接続がワイヤボンディング
により行われているものもある。
には、半導体チップのサイズにまで小さくしたパッケー
ジについての技術が開示されている。この公報に開示さ
れている半導体装置は、図１３に示すように、導電パタ
ーン１１５が形成されたポリイミド等からなる絶縁性基
板１１６をインタポーザとして、半導体チップ１１１の
上に弾性接着剤１１７で貼り付けた構造である。該弾性
接着剤１１７はエポキシ系の接着剤である。一実施例と
して開示されている半導体装置には、半導体チップ１１
１と導電パターン１１５との接続がワイヤボンディング
により行われているものもある。
【０００９】絶縁性基板１１６に形成された導電パター
ン１１５は、インタポーザとしての機能を有しており、
半導体チップ１１１の信号は導電パターン１１５を介し
て外部接続端子に導かれる。外部接続端子は、導電パタ
ーン１１５の一端上に形成される。導電パターンは幅が
５０〜１００μｍ程度で、厚さ２０〜５０μｍで引き回
される。１１２は半導体チップ１１１の電極であり、１
１３は半導体チップ１１１と導電パターン１１５とのワ
イヤボンディングに用いられるワイヤである。尚、図中
の１１４は絶縁膜である。
ン１１５は、インタポーザとしての機能を有しており、
半導体チップ１１１の信号は導電パターン１１５を介し
て外部接続端子に導かれる。外部接続端子は、導電パタ
ーン１１５の一端上に形成される。導電パターンは幅が
５０〜１００μｍ程度で、厚さ２０〜５０μｍで引き回
される。１１２は半導体チップ１１１の電極であり、１
１３は半導体チップ１１１と導電パターン１１５とのワ
イヤボンディングに用いられるワイヤである。尚、図中
の１１４は絶縁膜である。
【００１０】
【発明が解決しようとする課題】しかしながら、上記公
報に開示されているような従来の半導体装置における上
記インタポーザには、製造工程や信頼性に関して、以下
に示すような問題点が挙げられる。 （製造上の問題点） 生産性を高めるために、ウエハ状態で、半導体チッ
プ上にポリイミド等の絶縁性基板を接着すると、接着後
にウエハが大きく反ってしまう。このようなウエハの反
りによって、それ以降の工程における搬送上のトラブル
（例えば装置の停止）が生じたり、ウエハに割れが生じ
たりする。
報に開示されているような従来の半導体装置における上
記インタポーザには、製造工程や信頼性に関して、以下
に示すような問題点が挙げられる。 （製造上の問題点） 生産性を高めるために、ウエハ状態で、半導体チッ
プ上にポリイミド等の絶縁性基板を接着すると、接着後
にウエハが大きく反ってしまう。このようなウエハの反
りによって、それ以降の工程における搬送上のトラブル
（例えば装置の停止）が生じたり、ウエハに割れが生じ
たりする。
【００１１】また、ポリイミド系の絶縁性基板の場合
は、エッチングにより５０μｍ程度のスリットを入れて
ウエハの反りを防ぐことも可能であるが、このように絶
縁性基板にスリットを入れると、半導体チップへの貼り
付けが困難となる。
は、エッチングにより５０μｍ程度のスリットを入れて
ウエハの反りを防ぐことも可能であるが、このように絶
縁性基板にスリットを入れると、半導体チップへの貼り
付けが困難となる。
【００１２】 ポリイミド等からなる絶縁性基板に配
線を形成する場合、通常、圧延によって１８μｍとした
銅泊を絶縁性基板に接着剤で貼り付け、ウエットエッチ
ングにより所望の形状にパターニングする。従って、ラ
イン・アンド・スペースは、それぞれ２０μｍ程度がミ
ニマムであり、それ以下の微細配線には適さない。
線を形成する場合、通常、圧延によって１８μｍとした
銅泊を絶縁性基板に接着剤で貼り付け、ウエットエッチ
ングにより所望の形状にパターニングする。従って、ラ
イン・アンド・スペースは、それぞれ２０μｍ程度がミ
ニマムであり、それ以下の微細配線には適さない。
【００１３】 素子形成ができないため、マルチチッ
プ半導体装置には不向きである。 （信頼性の問題） ポリイミドやガラエポ（ガラス入りエポキシ樹脂）
等からなる絶縁性基板と、半導体チップとの線膨張係数
との差は非常に大きいため、ヒートサイクルによるダメ
ージを受けやすい。
プ半導体装置には不向きである。 （信頼性の問題） ポリイミドやガラエポ（ガラス入りエポキシ樹脂）
等からなる絶縁性基板と、半導体チップとの線膨張係数
との差は非常に大きいため、ヒートサイクルによるダメ
ージを受けやすい。
【００１４】 絶縁性基板として一般的に使用される
エポキシ、ポリイミド等は吸水してしまうため、半導体
チップの耐湿性に悪影響を及ぼしたり、基板実装時の熱
によって剥離を起こしてしまう。
エポキシ、ポリイミド等は吸水してしまうため、半導体
チップの耐湿性に悪影響を及ぼしたり、基板実装時の熱
によって剥離を起こしてしまう。
【００１５】 ポリイミドやガラエポ（ガラス入りエ
ポキシ樹脂）基板等では遮光できないため、半導体チッ
プの種類によっては光の影響で誤作動する場合がある。
ポキシ樹脂）基板等では遮光できないため、半導体チッ
プの種類によっては光の影響で誤作動する場合がある。
【００１６】本発明は上記の問題点に鑑みてなされたも
ので、製造工程における不具合いが解消され、且つ信頼
性の高い、高品質の高密度実装用半導体装置（ＣＳ
Ｐ）、およびその製造方法を提供することを課題とす
る。
ので、製造工程における不具合いが解消され、且つ信頼
性の高い、高品質の高密度実装用半導体装置（ＣＳ
Ｐ）、およびその製造方法を提供することを課題とす
る。
【００１７】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明の半導体装置は、能動素子および電極が配
置されている側の面を主面とする第１の個片半導体基板
と、上記第１の個片半導体基板と同じ材料からなり、且
つ、該第１の個片半導体基板の主面側に、該主面内に収
まるように積載された少なくとも１つの積載個片半導体
基板と、上記積層個片半導体基板のうち、最上位に配さ
れる最上位個片半導体基板の表面に設けられた、電極を
含む配線パターンと、上記配線パターン上に設けられた
外部接続用端子と、上記第１の個片半導体基板に設けら
れた電極と上記最上位個片半導体基板に設けられた電極
とを接続する導体と、上記導体を被覆する、上記第１の
個片半導体基板を超えないサイズの封止樹脂とを備えた
ことを特徴としている。
めに、本発明の半導体装置は、能動素子および電極が配
置されている側の面を主面とする第１の個片半導体基板
と、上記第１の個片半導体基板と同じ材料からなり、且
つ、該第１の個片半導体基板の主面側に、該主面内に収
まるように積載された少なくとも１つの積載個片半導体
基板と、上記積層個片半導体基板のうち、最上位に配さ
れる最上位個片半導体基板の表面に設けられた、電極を
含む配線パターンと、上記配線パターン上に設けられた
外部接続用端子と、上記第１の個片半導体基板に設けら
れた電極と上記最上位個片半導体基板に設けられた電極
とを接続する導体と、上記導体を被覆する、上記第１の
個片半導体基板を超えないサイズの封止樹脂とを備えた
ことを特徴としている。
【００１８】上記の構成によれば、最上位個片半導体基
板は、その表面に配線パターンおよび外部接続用端子が
設けられて、且つ第１の個片半導体基板の主面に設けら
れた電極と電気的に接続されており、インタポーザとし
て機能している。
板は、その表面に配線パターンおよび外部接続用端子が
設けられて、且つ第１の個片半導体基板の主面に設けら
れた電極と電気的に接続されており、インタポーザとし
て機能している。
【００１９】一般的に、半導体装置におけるインタポー
ザとしては、樹脂（例えばポリイミドやガラス入りエポ
キシ樹脂等）性の絶縁性基板が用いられている。このよ
うな樹脂性の絶縁性基板をインタポーザとして用いた場
合、微細な形状の配線パターンの形成が困難なことや、
半導体チップとの線膨脹率の差によって製造工程中に反
りが発生する等の問題が起こる。
ザとしては、樹脂（例えばポリイミドやガラス入りエポ
キシ樹脂等）性の絶縁性基板が用いられている。このよ
うな樹脂性の絶縁性基板をインタポーザとして用いた場
合、微細な形状の配線パターンの形成が困難なことや、
半導体チップとの線膨脹率の差によって製造工程中に反
りが発生する等の問題が起こる。
【００２０】これに対し、本発明においてインタポーザ
として用いられる最上位個片半導体基板は、半導体チッ
プの基板（第１の個片半導体基板）と同じ材料からなる
ので、半導体チップの製造ラインを利用して製造でき
る。従って、微細な配線パターンの形成が可能となり、
また、上記従来のように樹脂材料からなるインタポーザ
では不可能であった素子形成も可能となる。さらに、材
質が同じなので、第１の個片半導体基板と最上位個片半
導体基板との線膨脹率は同じとなる。従って、製造工程
中に付加される熱により反りが発生することもなくな
る。
として用いられる最上位個片半導体基板は、半導体チッ
プの基板（第１の個片半導体基板）と同じ材料からなる
ので、半導体チップの製造ラインを利用して製造でき
る。従って、微細な配線パターンの形成が可能となり、
また、上記従来のように樹脂材料からなるインタポーザ
では不可能であった素子形成も可能となる。さらに、材
質が同じなので、第１の個片半導体基板と最上位個片半
導体基板との線膨脹率は同じとなる。従って、製造工程
中に付加される熱により反りが発生することもなくな
る。
【００２１】さらに、半導体チップの基板として一般的
に用いられるシリコン（Ｓｉ）等の無機系の材料をイン
タポーザとして用いることにより、吸水による悪影響も
抑制して、さらには遮光性も確保することができる。
に用いられるシリコン（Ｓｉ）等の無機系の材料をイン
タポーザとして用いることにより、吸水による悪影響も
抑制して、さらには遮光性も確保することができる。
【００２２】さらに、各積載個片半導体基板は第１の個
片半導体基板のサイズ内に配置されるので、第１の個片
半導体基板に設けられた電極と最上位個片半導体基板に
設けられた電極とを接続する導体が、第１の個片半導体
基板よりも外側に存在することがなくなる。尚、上記導
体としては、上記電極間を直接的に接続することはもち
ろん、例えば、上記電極間を他の積載個片半導体基板を
介して間接的に接続することも考えられる。
片半導体基板のサイズ内に配置されるので、第１の個片
半導体基板に設けられた電極と最上位個片半導体基板に
設けられた電極とを接続する導体が、第１の個片半導体
基板よりも外側に存在することがなくなる。尚、上記導
体としては、上記電極間を直接的に接続することはもち
ろん、例えば、上記電極間を他の積載個片半導体基板を
介して間接的に接続することも考えられる。
【００２３】これにより、半導体装置のサイズを第１の
個片半導体基板と同サイズにまで小さくすることができ
るとともに、製造コストを低減することができ、さらに
製造中の反りの発生による製造装置での搬送不具合や、
導体による接続信頼性、および熱による変質等の諸問題
を防ぐことができる。
個片半導体基板と同サイズにまで小さくすることができ
るとともに、製造コストを低減することができ、さらに
製造中の反りの発生による製造装置での搬送不具合や、
導体による接続信頼性、および熱による変質等の諸問題
を防ぐことができる。
【００２４】さらに、上記の課題を解決するために、本
発明の半導体装置は、上記積載個片半導体基板は、一方
の面に電極を有しており、該一方の面が上記第１の個片
半導体基板の主面と同方向を向き、且つ、第１の個片半
導体基板に設けられた電極および他の積載個片半導体基
板に設けられた電極を覆わないように積載されているこ
とが好ましい。
発明の半導体装置は、上記積載個片半導体基板は、一方
の面に電極を有しており、該一方の面が上記第１の個片
半導体基板の主面と同方向を向き、且つ、第１の個片半
導体基板に設けられた電極および他の積載個片半導体基
板に設けられた電極を覆わないように積載されているこ
とが好ましい。
【００２５】上記の構成によれば、第１の個片半導体基
板の主面と各積載個片半導体基板の電極配置側の面とが
同方向を向くように積載されているので、互いの個片半
導体基板の電気的接続のために、各個片半導体基板にバ
ンプやスルーホール等を形成する必要がない。
板の主面と各積載個片半導体基板の電極配置側の面とが
同方向を向くように積載されているので、互いの個片半
導体基板の電気的接続のために、各個片半導体基板にバ
ンプやスルーホール等を形成する必要がない。
【００２６】これにより、製造方法を簡略化して、製造
コストを低減することができる。
コストを低減することができる。
【００２７】さらに、上記の課題を解決するために、本
発明の半導体装置は、上記配線パターンには、中央部に
配された外部接続用端子形成領域と、周端部に配された
上記電極と、該外部接続用端子形成領域および電極を接
続する配線部とが設けられており、上記配線パターン上
に設けられる絶縁層には、上記外部接続用端子形成領域
および電極に対応する位置に開口部が設けられているこ
とが好ましい。
発明の半導体装置は、上記配線パターンには、中央部に
配された外部接続用端子形成領域と、周端部に配された
上記電極と、該外部接続用端子形成領域および電極を接
続する配線部とが設けられており、上記配線パターン上
に設けられる絶縁層には、上記外部接続用端子形成領域
および電極に対応する位置に開口部が設けられているこ
とが好ましい。
【００２８】上記の構成によれば、外部接続用端子を、
絶縁層に設けられた外部接続用端子形成領域の開口部を
介して、最上位個片半導体基板の配線パターンの外部接
続用端子形成領域に接続することができる。これによ
り、製造が容易となり、製造コストも低減することがで
きる。
絶縁層に設けられた外部接続用端子形成領域の開口部を
介して、最上位個片半導体基板の配線パターンの外部接
続用端子形成領域に接続することができる。これによ
り、製造が容易となり、製造コストも低減することがで
きる。
【００２９】さらに、上記の課題を解決するために、本
発明の半導体装置は、上記積載個片半導体基板のうち少
なくとも１つには、電極配置側の面に能動素子が形成さ
れていることが好ましい。
発明の半導体装置は、上記積載個片半導体基板のうち少
なくとも１つには、電極配置側の面に能動素子が形成さ
れていることが好ましい。
【００３０】上記の構成によれば、第１の個片半導体基
板以外にも能動素子が設けられた個片半導体基板が１パ
ッケージ内に存在することになるので、つまりは、１パ
ッケージ内に複数の半導体チップを封入する複数チップ
１パッケージの半導体装置となる。このように、最上位
個片半導体基板を含め、各積算個片半導体基板に能動素
子を形成できるのは、各積算個片半導体基板が樹脂では
なく、半導体チップの基板（第１の個片半導体基板）と
同じ材料にて形成されているからである。また、本発明
の半導体装置のサイズは、第１の個片半導体基板のサイ
ズと同等となる。
板以外にも能動素子が設けられた個片半導体基板が１パ
ッケージ内に存在することになるので、つまりは、１パ
ッケージ内に複数の半導体チップを封入する複数チップ
１パッケージの半導体装置となる。このように、最上位
個片半導体基板を含め、各積算個片半導体基板に能動素
子を形成できるのは、各積算個片半導体基板が樹脂では
なく、半導体チップの基板（第１の個片半導体基板）と
同じ材料にて形成されているからである。また、本発明
の半導体装置のサイズは、第１の個片半導体基板のサイ
ズと同等となる。
【００３１】これにより、複数チップ１パッケージの半
導体装置を、従来の半導体装置のサイズよりも小さくす
ることが可能となる。
導体装置を、従来の半導体装置のサイズよりも小さくす
ることが可能となる。
【００３２】さらに、本発明の半導体装置は、上記の課
題を解決するために、同一面内に、複数の最上位個片半
導体基板が配置されている構成とすることも可能であ
る。
題を解決するために、同一面内に、複数の最上位個片半
導体基板が配置されている構成とすることも可能であ
る。
【００３３】上記の構成によれば、例えば能動素子を有
する最上位個片半導体基板の面積が小さい場合に、他の
積算個片半導体基板を並べて搭載することにより、外部
接続用端子の配置領域を拡大することができる。
する最上位個片半導体基板の面積が小さい場合に、他の
積算個片半導体基板を並べて搭載することにより、外部
接続用端子の配置領域を拡大することができる。
【００３４】これにより、外部接続用端子の数を十分に
確保することが可能となる。
確保することが可能となる。
【００３５】また、上記の課題を解決するために、本発
明に係る半導体装置の製造方法は、第１の半導体基板の
主面上に能動素子および電極を形成する第１の工程と、
上記第１の半導体基板と同じ材料からなる積載半導体基
板上に、電極を含む配線パターンを形成した後、該積載
半導体基板を個々に切り出して積載個片半導体基板を形
成する、上記第１の工程と並行する第２の工程と、上記
第１の半導体基板上に、該第１の半導体基板の主面範囲
内に収まるように、少なくとも１つ以上の上記積載個片
半導体基板を積載する第３の工程と、上記第１の半導体
基板に形成された電極と、積載個片半導体基板のうちの
少なくとも１つに形成された電極とを、導体にて接続す
る第４の工程と、最上位に配置された積載個片半導体基
板に設けられる配線パターン上に、外部接続用端子を形
成する第５の工程と、少なくとも上記導体を被覆するよ
うに封止樹脂を形成する第６の工程と、上記第１の半導
体基板を分断することにより、個々の半導体装置を形成
する第７の工程とを含むことを特徴としている。
明に係る半導体装置の製造方法は、第１の半導体基板の
主面上に能動素子および電極を形成する第１の工程と、
上記第１の半導体基板と同じ材料からなる積載半導体基
板上に、電極を含む配線パターンを形成した後、該積載
半導体基板を個々に切り出して積載個片半導体基板を形
成する、上記第１の工程と並行する第２の工程と、上記
第１の半導体基板上に、該第１の半導体基板の主面範囲
内に収まるように、少なくとも１つ以上の上記積載個片
半導体基板を積載する第３の工程と、上記第１の半導体
基板に形成された電極と、積載個片半導体基板のうちの
少なくとも１つに形成された電極とを、導体にて接続す
る第４の工程と、最上位に配置された積載個片半導体基
板に設けられる配線パターン上に、外部接続用端子を形
成する第５の工程と、少なくとも上記導体を被覆するよ
うに封止樹脂を形成する第６の工程と、上記第１の半導
体基板を分断することにより、個々の半導体装置を形成
する第７の工程とを含むことを特徴としている。
【００３６】上記の製造方法によれば、最上位に配され
る積載個片半導体基板を、インタポーザとして形成する
こととなる。一般的に、半導体装置におけるインタポー
ザとしては、樹脂（例えばポリイミドやガラス入りエポ
キシ樹脂等）性の絶縁性基板が用いられている。このよ
うな樹脂性の絶縁性基板をインタポーザとして用いた場
合、微細な形状の配線パターンの形成が困難なことや、
半導体チップとの線膨脹率の差によって製造工程中に反
りが発生する等の問題が起こる。
る積載個片半導体基板を、インタポーザとして形成する
こととなる。一般的に、半導体装置におけるインタポー
ザとしては、樹脂（例えばポリイミドやガラス入りエポ
キシ樹脂等）性の絶縁性基板が用いられている。このよ
うな樹脂性の絶縁性基板をインタポーザとして用いた場
合、微細な形状の配線パターンの形成が困難なことや、
半導体チップとの線膨脹率の差によって製造工程中に反
りが発生する等の問題が起こる。
【００３７】これに対し、本発明の製造方法を用いる場
合、インタポーザとして用いられる最上位の積載個片半
導体基板は、半導体チップの基板（第１の半導体基板）
と同材料から形成されるので、半導体チップの製造ライ
ンを利用して製造できる。従って、微細な配線パターン
の形成が可能となり、また、上記従来のインタポーザで
は困難であった素子形成も可能となる。さらに、材質が
同じなので、第１の半導体基板と最上位の積載個片半導
体基板との線膨脹率は等しい。よって、製造工程中に付
加される熱により反りが発生することもなくなる。
合、インタポーザとして用いられる最上位の積載個片半
導体基板は、半導体チップの基板（第１の半導体基板）
と同材料から形成されるので、半導体チップの製造ライ
ンを利用して製造できる。従って、微細な配線パターン
の形成が可能となり、また、上記従来のインタポーザで
は困難であった素子形成も可能となる。さらに、材質が
同じなので、第１の半導体基板と最上位の積載個片半導
体基板との線膨脹率は等しい。よって、製造工程中に付
加される熱により反りが発生することもなくなる。
【００３８】また、半導体チップの基板として一般的に
用いられるシリコン（Ｓｉ）等の無機系の材料をインタ
ポーザとして用いるので、吸水による悪影響も抑制し
て、さらには遮光性も確保することができる。
用いられるシリコン（Ｓｉ）等の無機系の材料をインタ
ポーザとして用いるので、吸水による悪影響も抑制し
て、さらには遮光性も確保することができる。
【００３９】さらに、各積載個片半導体基板は、個片に
分断された第１の半導体基板（第１の個片半導体基板）
のサイズ内に収まるように配置されるため、電極同士を
接続する導体が第１の個片半導体基板の外側に存在する
ことがなくなる。
分断された第１の半導体基板（第１の個片半導体基板）
のサイズ内に収まるように配置されるため、電極同士を
接続する導体が第１の個片半導体基板の外側に存在する
ことがなくなる。
【００４０】これにより、半導体装置のサイズを第１の
個片半導体基板と同サイズにまで小さくすることができ
るとともに、製造コストを低減することができる。さら
に製造中の反りの発生による製造装置での搬送不具合
や、導体による接続信頼性、および熱による変質等の諸
問題を防ぐことができる。
個片半導体基板と同サイズにまで小さくすることができ
るとともに、製造コストを低減することができる。さら
に製造中の反りの発生による製造装置での搬送不具合
や、導体による接続信頼性、および熱による変質等の諸
問題を防ぐことができる。
【００４１】また、上記導体は樹脂により被覆されるの
で、第１の半導体基板の分断時や運搬中に発生する導体
部分へのダメージを抑制することができる。それゆえ、
装置としての信頼性を保つことができる。さらに、封止
樹脂として例えば液状の樹脂を用いることにより、樹脂
封止用の金型も不要となり、様々な半導体チップのサイ
ズにも対応することが可能となる。
で、第１の半導体基板の分断時や運搬中に発生する導体
部分へのダメージを抑制することができる。それゆえ、
装置としての信頼性を保つことができる。さらに、封止
樹脂として例えば液状の樹脂を用いることにより、樹脂
封止用の金型も不要となり、様々な半導体チップのサイ
ズにも対応することが可能となる。
【００４２】さらに、上記の課題を解決するために、本
発明の半導体装置の製造方法は、上記第３の工程におい
て、各積載個片半導体基板における電極形成側の面の向
きを上記第１の半導体基板の主面と同方向とし、且つ、
第１の半導体基板に設けられた電極および他の積載個片
半導体基板に設けられた電極を覆わないように、各積載
個片半導体基板を積載することが好ましい。
発明の半導体装置の製造方法は、上記第３の工程におい
て、各積載個片半導体基板における電極形成側の面の向
きを上記第１の半導体基板の主面と同方向とし、且つ、
第１の半導体基板に設けられた電極および他の積載個片
半導体基板に設けられた電極を覆わないように、各積載
個片半導体基板を積載することが好ましい。
【００４３】上記の製造方法によれば、第１の半導体基
板の主面と各積載個片半導体基板の電極配置側の面とが
同一方向を向くように積載されているので、第１の半導
体基板と積載個片半導体基板との電気的接続のために、
各個片半導体基板にバンプやスルーホール等を形成する
必要がない。
板の主面と各積載個片半導体基板の電極配置側の面とが
同一方向を向くように積載されているので、第１の半導
体基板と積載個片半導体基板との電気的接続のために、
各個片半導体基板にバンプやスルーホール等を形成する
必要がない。
【００４４】これにより、製造方法を簡略化して、製造
コストを低減することができる。
コストを低減することができる。
【００４５】さらに、上記の課題を解決するために、本
発明の半導体装置の製造方法は、上記積載個片半導体基
板のうちの少なくとも１つに、能動素子を形成すること
もできる。
発明の半導体装置の製造方法は、上記積載個片半導体基
板のうちの少なくとも１つに、能動素子を形成すること
もできる。
【００４６】上記の製造方法を用いることにより、第１
の半導体基板以外にも能動素子が設けられた個片半導体
基板が１パッケージ内に存在することになる。つまり
は、１パッケージ内に複数の半導体チップを封入する複
数チップ１パッケージの半導体装置を製造することにな
る。このように、最上位個片半導体基板を含め、各積載
個片半導体基板に能動素子を形成できるのは、各積載個
片半導体基板が樹脂ではなく、半導体チップの基板（第
１の半導体基板）と同じ材料にて形成されているからで
ある。また、本発明の製造方法を用いることにより、半
導体装置のサイズを、第１の個片半導体基板のサイズと
同等に作成することができる。
の半導体基板以外にも能動素子が設けられた個片半導体
基板が１パッケージ内に存在することになる。つまり
は、１パッケージ内に複数の半導体チップを封入する複
数チップ１パッケージの半導体装置を製造することにな
る。このように、最上位個片半導体基板を含め、各積載
個片半導体基板に能動素子を形成できるのは、各積載個
片半導体基板が樹脂ではなく、半導体チップの基板（第
１の半導体基板）と同じ材料にて形成されているからで
ある。また、本発明の製造方法を用いることにより、半
導体装置のサイズを、第１の個片半導体基板のサイズと
同等に作成することができる。
【００４７】これにより、複数チップ１パッケージの半
導体装置を、従来の半導体装置のサイズよりも小さくす
ることが可能となる。
導体装置を、従来の半導体装置のサイズよりも小さくす
ることが可能となる。
【００４８】さらに、上記の課題を解決するために、本
発明の半導体装置の製造方法は、上記第２の工程におい
て、ウエハプロセスが用いられることが好ましい。
発明の半導体装置の製造方法は、上記第２の工程におい
て、ウエハプロセスが用いられることが好ましい。
【００４９】上記の製造方法によれば、印刷により形成
された配線パターンよりも細かい配線を形成することが
できる。すなわち、容易に微細配線の形成を行うことが
できる。
された配線パターンよりも細かい配線を形成することが
できる。すなわち、容易に微細配線の形成を行うことが
できる。
【００５０】さらに、上記の課題を解決するために、本
発明の半導体装置の製造方法は、上記第６の工程の後
に、上記第１の半導体基板の裏面側を研磨する工程を含
むことも可能である。
発明の半導体装置の製造方法は、上記第６の工程の後
に、上記第１の半導体基板の裏面側を研磨する工程を含
むことも可能である。
【００５１】上記の製造方法によれば、第１の半導体基
板が研磨されて薄くなるため、第１の半導体基板と他の
積載個片半導体基板とを積載させることにより増加する
高さを軽減することができる。
板が研磨されて薄くなるため、第１の半導体基板と他の
積載個片半導体基板とを積載させることにより増加する
高さを軽減することができる。
【００５２】これにより、半導体装置のサイズの増加を
抑えることができる。
抑えることができる。
【００５３】さらに、上記の課題を解決するために、本
発明の半導体装置の製造方法は、上記第３の工程におい
て、上記第１の半導体基板に各積載個片半導体基板を積
載する前に、該第１の半導体基板の良品検査を行い、良
品と判定された第１の半導体基板の個片領域にのみ各積
載個片半導体基板を積載することが好ましい。
発明の半導体装置の製造方法は、上記第３の工程におい
て、上記第１の半導体基板に各積載個片半導体基板を積
載する前に、該第１の半導体基板の良品検査を行い、良
品と判定された第１の半導体基板の個片領域にのみ各積
載個片半導体基板を積載することが好ましい。
【００５４】上記の製造方法のように、切り出して個片
となる前に予め第１の半導体基板の品質を検査すること
で、良品と判定される第１の半導体基板の個片領域のみ
を選択して使用することができる。
となる前に予め第１の半導体基板の品質を検査すること
で、良品と判定される第１の半導体基板の個片領域のみ
を選択して使用することができる。
【００５５】これにより、半導体装置の歩留りを向上さ
せることができる。
せることができる。
【００５６】さらに、上記の課題を解決するために、本
発明の半導体装置の製造方法は、上記第３の工程におい
て、各積載個片半導体基板を第１の半導体基板に積載す
る前に、各積載個片半導体基板の良品検査を行い、良品
と判定された積載個片半導体基板のみを第１の半導体基
板に積載することが好ましい。
発明の半導体装置の製造方法は、上記第３の工程におい
て、各積載個片半導体基板を第１の半導体基板に積載す
る前に、各積載個片半導体基板の良品検査を行い、良品
と判定された積載個片半導体基板のみを第１の半導体基
板に積載することが好ましい。
【００５７】上記の製造方法のように、第１の半導体基
板に搭載する前に、予め各積載個片半導体基板の品質を
検査することで、良品と判定される積載個片半導体基板
のみを選択して使用することができる。
板に搭載する前に、予め各積載個片半導体基板の品質を
検査することで、良品と判定される積載個片半導体基板
のみを選択して使用することができる。
【００５８】これにより、半導体装置の歩留りを向上さ
せることができる。
せることができる。
【００５９】
【発明の実施の形態】〔実施の形態１〕本発明の第１の
実施の形態について図１ないし図４に基づいて説明すれ
ば、以下のとおりである。
実施の形態について図１ないし図４に基づいて説明すれ
ば、以下のとおりである。
【００６０】本実施の形態における半導体装置は、図１
に示すように、第１の個片半導体基板１の主面（図示し
ない能動素子（電気信号の出力が可能な素子）と、電極
パッド２とが設けられている側の面）に、ＳｉＮ（窒化
珪素）とポリイミドからなる第１の絶縁膜３およびダイ
アタッチ材料４を介して第２の個片半導体基板（積載個
片半導体基板）５が搭載されている。上記第１の個片半
導体基板１と同材料からなる第２の個片半導体基板５に
おいて、その主面（第１の個片半導体基板１側の面とは
反対側の面）には、配線パターン６と、該配線パターン
６を保護するための第２の絶縁膜７が設けられている。
上記配線パターン６は、電極パッド（電極）６ａ、配線
６ｂ、および外部接続用端子形成領域（ランド）６ｃを
備えている。また、第２の個片半導体基板５の電極パッ
ド６ａと上記第１の個片半導体基板１の電極パッド２と
の接続には、Ａｕワイヤ（導体）８が用いられている。
また、外部接続用端子９は、上記配線パターン６のラン
ド６ｃの部分に形成されている。封止樹脂１０は、少な
くともＡｕワイヤ８を覆い、上記第１の個片半導体基板
１のサイズを超えない構成となっており、半導体装置を
封止している。
に示すように、第１の個片半導体基板１の主面（図示し
ない能動素子（電気信号の出力が可能な素子）と、電極
パッド２とが設けられている側の面）に、ＳｉＮ（窒化
珪素）とポリイミドからなる第１の絶縁膜３およびダイ
アタッチ材料４を介して第２の個片半導体基板（積載個
片半導体基板）５が搭載されている。上記第１の個片半
導体基板１と同材料からなる第２の個片半導体基板５に
おいて、その主面（第１の個片半導体基板１側の面とは
反対側の面）には、配線パターン６と、該配線パターン
６を保護するための第２の絶縁膜７が設けられている。
上記配線パターン６は、電極パッド（電極）６ａ、配線
６ｂ、および外部接続用端子形成領域（ランド）６ｃを
備えている。また、第２の個片半導体基板５の電極パッ
ド６ａと上記第１の個片半導体基板１の電極パッド２と
の接続には、Ａｕワイヤ（導体）８が用いられている。
また、外部接続用端子９は、上記配線パターン６のラン
ド６ｃの部分に形成されている。封止樹脂１０は、少な
くともＡｕワイヤ８を覆い、上記第１の個片半導体基板
１のサイズを超えない構成となっており、半導体装置を
封止している。
【００６１】上記第１の個片半導体基板１は、板状に切
断された単結晶シリコン（以降、単結晶Ｓｉと記す）か
らなり、主面には能動素子が形成されている。
断された単結晶シリコン（以降、単結晶Ｓｉと記す）か
らなり、主面には能動素子が形成されている。
【００６２】上記第１の絶縁膜３はＳｉＮ膜とポリイミ
ド膜にて形成されており、電極パッド２の形成領域部分
が開口している。この第１の絶縁膜３は、第１の個片半
導体基板１に損傷を与えない等の目的で設けられるもの
である。
ド膜にて形成されており、電極パッド２の形成領域部分
が開口している。この第１の絶縁膜３は、第１の個片半
導体基板１に損傷を与えない等の目的で設けられるもの
である。
【００６３】上記第２の個片半導体基板５としては、板
状に切断された単結晶Ｓｉ上の酸化膜等の絶縁膜（図示
せず）の表面に、アルミニウム（Ａｌ）からなる配線パ
ターン６が形成されたものが用いられている。該配線パ
ターン６には、上述したように、電極パッド６ａ、配線
６ｂ、およびランド６ｃが含まれている（図４（ａ），
（ｂ）参照）。また、Ａｌからなる配線パターン６の上
には、活性化処理を施した後に、バリアメタル層となる
ニッケル（Ｎｉ）（図示せず）と、ハンダと密着させる
ための金（Ａｕ）（図示せず）とを、無電解メッキ（無
電解Ａｕ−Ｎｉメッキ）にて形成する。
状に切断された単結晶Ｓｉ上の酸化膜等の絶縁膜（図示
せず）の表面に、アルミニウム（Ａｌ）からなる配線パ
ターン６が形成されたものが用いられている。該配線パ
ターン６には、上述したように、電極パッド６ａ、配線
６ｂ、およびランド６ｃが含まれている（図４（ａ），
（ｂ）参照）。また、Ａｌからなる配線パターン６の上
には、活性化処理を施した後に、バリアメタル層となる
ニッケル（Ｎｉ）（図示せず）と、ハンダと密着させる
ための金（Ａｕ）（図示せず）とを、無電解メッキ（無
電解Ａｕ−Ｎｉメッキ）にて形成する。
【００６４】第２の絶縁膜７は、ポリイミド膜にて形成
されており、電極パッド６ａおよびランド６ｃの形成領
域に開口部を有している。
されており、電極パッド６ａおよびランド６ｃの形成領
域に開口部を有している。
【００６５】上記ダイアタッチ材料４には、シート状の
ものが用いられている。ダイアタッチ材料としてはペー
スト状のものも一般的に用いられているが、ペースト状
の材料を第１の個片半導体基板１に塗布する際に、塗布
用ニードルが第１の個片半導体基板１にダメージを与え
てしまう虞れがあることや、ペースト状の材料が電極パ
ッド２に流れてしまう等の不具合が生じるので、本実施
の形態においては、シート状のものが用いられている。
ダイアタッチ材料４としてペースト状の材料を用いる場
合は、第１の個片半導体基板１の厚さのバラツキを小さ
くするか、または第１の絶縁膜３を厚く形成し、且つペ
ースト材料塗布位置から電極パッド２までの距離の適正
化を行う必要がある。
ものが用いられている。ダイアタッチ材料としてはペー
スト状のものも一般的に用いられているが、ペースト状
の材料を第１の個片半導体基板１に塗布する際に、塗布
用ニードルが第１の個片半導体基板１にダメージを与え
てしまう虞れがあることや、ペースト状の材料が電極パ
ッド２に流れてしまう等の不具合が生じるので、本実施
の形態においては、シート状のものが用いられている。
ダイアタッチ材料４としてペースト状の材料を用いる場
合は、第１の個片半導体基板１の厚さのバラツキを小さ
くするか、または第１の絶縁膜３を厚く形成し、且つペ
ースト材料塗布位置から電極パッド２までの距離の適正
化を行う必要がある。
【００６６】外部接続用端子９には、Ｓｎを６３％、Ｐ
ｂを３７％含有するハンダが用いられている。
ｂを３７％含有するハンダが用いられている。
【００６７】上記封止樹脂１０は液状の樹脂にて形成さ
れており、上述したように、少なくともＡｕワイヤ８が
被覆されるように封止すればよい。本実施の形態におい
ては、Ａｕワイヤ８、第２の個片半導体基板５、電極パ
ッド２の全てを覆い、且つ第１の個片半導体基板１の主
面を覆うように封止樹脂１０が設けられている。また、
封止樹脂１０は液状の樹脂にて形成されているので、樹
脂封止用の金型も不要となり、様々な半導体チップのサ
イズにも対応することが可能となる。尚、さらに、光起
電力の発生を抑制するために、第１の個片半導体基板１
の裏面（主面と反対側の面）も被覆してもよい。
れており、上述したように、少なくともＡｕワイヤ８が
被覆されるように封止すればよい。本実施の形態におい
ては、Ａｕワイヤ８、第２の個片半導体基板５、電極パ
ッド２の全てを覆い、且つ第１の個片半導体基板１の主
面を覆うように封止樹脂１０が設けられている。また、
封止樹脂１０は液状の樹脂にて形成されているので、樹
脂封止用の金型も不要となり、様々な半導体チップのサ
イズにも対応することが可能となる。尚、さらに、光起
電力の発生を抑制するために、第１の個片半導体基板１
の裏面（主面と反対側の面）も被覆してもよい。
【００６８】次に、本実施の形態に係る半導体装置の製
造方法について、図３を用いて説明する。尚、製造方法
の説明においては、完成後に第１の個片半導体基板１、
第２の個片半導体基板５となるダイシングされる前の各
半導体基板に対して、それぞれ第１の半導体基板１’、
第２の半導体基板（積載半導体基板）５’とする。
造方法について、図３を用いて説明する。尚、製造方法
の説明においては、完成後に第１の個片半導体基板１、
第２の個片半導体基板５となるダイシングされる前の各
半導体基板に対して、それぞれ第１の半導体基板１’、
第２の半導体基板（積載半導体基板）５’とする。
【００６９】まず、第１の工程として、Ｓｉウエハ上に
電極パッド２および能動素子（図示せず）が形成された
第１の半導体基板１’上に、上記該電極パッド２の形成
領域を除き、第１の絶縁膜３を形成する（図３（ａ）参
照）。尚、８１はスクライブラインである。
電極パッド２および能動素子（図示せず）が形成された
第１の半導体基板１’上に、上記該電極パッド２の形成
領域を除き、第１の絶縁膜３を形成する（図３（ａ）参
照）。尚、８１はスクライブラインである。
【００７０】一方、第２の半導体基板５’に配線パター
ン６を形成するために、上記第１の工程と並行する第２
の工程として、何の処理も施されていないＳｉウエハを
準備し、絶縁層としての酸化膜（図示せず）を形成する
（図３（ｂ）参照）。次に、Ａｌを蒸着した後レジスト
をスピンコートし、所望の配線パターンを形成できるよ
うに現像して、エッチングにより配線パターン６を形成
する。配線パターン６形成後、レジストを全て剥離し、
無電解Ｎｉメッキおよび無電解Ａｕメッキを施す。次に
ポリイミド膜をスピンコートし、スクライブライン８１
上、配線パターン６の電極パッド６ａおよびランド６ｃ
部分に開口部を設けて、第２の絶縁膜７を形成する。こ
の第２の絶縁膜７は、ＳｉＮ膜等の無機材料、または無
機材料とポリイミド等の有機材料とを併用することによ
り形成することもできる。（図３（ｃ）参照）。
ン６を形成するために、上記第１の工程と並行する第２
の工程として、何の処理も施されていないＳｉウエハを
準備し、絶縁層としての酸化膜（図示せず）を形成する
（図３（ｂ）参照）。次に、Ａｌを蒸着した後レジスト
をスピンコートし、所望の配線パターンを形成できるよ
うに現像して、エッチングにより配線パターン６を形成
する。配線パターン６形成後、レジストを全て剥離し、
無電解Ｎｉメッキおよび無電解Ａｕメッキを施す。次に
ポリイミド膜をスピンコートし、スクライブライン８１
上、配線パターン６の電極パッド６ａおよびランド６ｃ
部分に開口部を設けて、第２の絶縁膜７を形成する。こ
の第２の絶縁膜７は、ＳｉＮ膜等の無機材料、または無
機材料とポリイミド等の有機材料とを併用することによ
り形成することもできる。（図３（ｃ）参照）。
【００７１】次に、ダイシングを行う前に、配線パター
ン６を形成した、能動素子の形成を行っていないＳｉウ
エハ（第２の半導体基板５’）の裏面に、シート状のダ
イアタッチ材料４を貼り付けておく。その後、第２の半
導体基板５’裏面のダイアタッチ材料４上にダイシング
シートを貼り付け、スクライブライン８１にそって切断
し、個片（第２の個片半導体基板５）とする（図３
（ｄ）参照）。
ン６を形成した、能動素子の形成を行っていないＳｉウ
エハ（第２の半導体基板５’）の裏面に、シート状のダ
イアタッチ材料４を貼り付けておく。その後、第２の半
導体基板５’裏面のダイアタッチ材料４上にダイシング
シートを貼り付け、スクライブライン８１にそって切断
し、個片（第２の個片半導体基板５）とする（図３
（ｄ）参照）。
【００７２】次に、第３の工程では、第１の工程で作成
した第１の半導体基板１’上の、スクライブライン８１
に囲まれた領域で、且つ電極パッド２に重ならない領域
に、第２の個片半導体基板５を搭載する（図３（ｅ）参
照）。この第２の個片半導体基板５の搭載は、予め裏面
に設けられたダイアタッチ材料４を用い、２００℃程度
の熱を加えながら所定の領域に圧着して固定することに
より行われる。その後、オーブンを用い、１８０℃、１
ｈの条件で上記ダイアタッチ材料４を硬化させ、第２の
個片半導体基板５を第１の半導体基板１’上に確実に搭
載する。尚、本実施の形態においては、ダイアタッチ材
料４としてシート状のものを用いたが、ダイアタッチ材
料として一般的に使用されているペースト状のものを用
いることもできる。この場合、第１の半導体基板１’上
の所定領域にペースト状のダイアタッチ材料を塗布して
から第２の個片半導体基板５を搭載し、その後このダイ
アタッチ材料を硬化させる方法を用いることも可能であ
る。
した第１の半導体基板１’上の、スクライブライン８１
に囲まれた領域で、且つ電極パッド２に重ならない領域
に、第２の個片半導体基板５を搭載する（図３（ｅ）参
照）。この第２の個片半導体基板５の搭載は、予め裏面
に設けられたダイアタッチ材料４を用い、２００℃程度
の熱を加えながら所定の領域に圧着して固定することに
より行われる。その後、オーブンを用い、１８０℃、１
ｈの条件で上記ダイアタッチ材料４を硬化させ、第２の
個片半導体基板５を第１の半導体基板１’上に確実に搭
載する。尚、本実施の形態においては、ダイアタッチ材
料４としてシート状のものを用いたが、ダイアタッチ材
料として一般的に使用されているペースト状のものを用
いることもできる。この場合、第１の半導体基板１’上
の所定領域にペースト状のダイアタッチ材料を塗布して
から第２の個片半導体基板５を搭載し、その後このダイ
アタッチ材料を硬化させる方法を用いることも可能であ
る。
【００７３】その後、第４の工程では、Ａｕワイヤ８を
用いて、第１の半導体基板１’上の電極パッド２と、第
２の個片半導体基板５の電極パッド６ａとを、ワイヤボ
ンディングにて電気的に接続する（図３（ｆ）参照）。
このワイヤボンディングは、２５０℃の温度で超音波を
併用することにより行われる。
用いて、第１の半導体基板１’上の電極パッド２と、第
２の個片半導体基板５の電極パッド６ａとを、ワイヤボ
ンディングにて電気的に接続する（図３（ｆ）参照）。
このワイヤボンディングは、２５０℃の温度で超音波を
併用することにより行われる。
【００７４】次に、第５の工程では、ハンダ材料（Ｓ
ｎ：Ｐｂ＝６３：３７）が球形に形成されたハンダボー
ルをランド６ｃに搭載し、Ｎ2 雰囲気を確保できるリフ
ロー炉にて２４０℃で溶融させ、外部接続用端子９を形
成する（図３（ｇ）参照）。
ｎ：Ｐｂ＝６３：３７）が球形に形成されたハンダボー
ルをランド６ｃに搭載し、Ｎ2 雰囲気を確保できるリフ
ロー炉にて２４０℃で溶融させ、外部接続用端子９を形
成する（図３（ｇ）参照）。
【００７５】第６の工程として、シリカフィラーを含有
させたエポキシ系樹脂を、少なくともＡｕワイヤ８が被
覆されるように、描画法によって塗布する。本実施の形
態においては、Ａｕワイヤ８だけでなく、第２の個片半
導体基板５と、第１の半導体基板１’の主面となる能動
素子形成側の面を覆い隠すように、上記樹脂を塗布し
た。ここで、第１の半導体基板１’のスクライブライン
８１において、第１の半導体基板１’（Ｓｉウエハ）の
周辺部に存在するスクライブライン８１には、上記樹脂
を塗布しない。これは、後のダイシング工程においてダ
イシングを行うラインを確認できるようにするためであ
る。その後、１５０℃の熱を１ｈ与えて上記樹脂を硬化
させることにより、封止樹脂１０が形成される（図３
（ｈ）参照）。
させたエポキシ系樹脂を、少なくともＡｕワイヤ８が被
覆されるように、描画法によって塗布する。本実施の形
態においては、Ａｕワイヤ８だけでなく、第２の個片半
導体基板５と、第１の半導体基板１’の主面となる能動
素子形成側の面を覆い隠すように、上記樹脂を塗布し
た。ここで、第１の半導体基板１’のスクライブライン
８１において、第１の半導体基板１’（Ｓｉウエハ）の
周辺部に存在するスクライブライン８１には、上記樹脂
を塗布しない。これは、後のダイシング工程においてダ
イシングを行うラインを確認できるようにするためであ
る。その後、１５０℃の熱を１ｈ与えて上記樹脂を硬化
させることにより、封止樹脂１０が形成される（図３
（ｈ）参照）。
【００７６】尚、本実施の形態においては採用していな
いが、光起電力の発生を抑制する目的で、第１の個片半
導体基板１の裏面（主面とは反対側の面）にも樹脂を封
止することができる。これにより、信頼性がさらに向上
する。
いが、光起電力の発生を抑制する目的で、第１の個片半
導体基板１の裏面（主面とは反対側の面）にも樹脂を封
止することができる。これにより、信頼性がさらに向上
する。
【００７７】最後に、第７の工程として、第１の半導体
基板１’のダイシングを行い、半導体装置が完成する
（図３（ｉ）参照）。
基板１’のダイシングを行い、半導体装置が完成する
（図３（ｉ）参照）。
【００７８】以上のような工程により、図１に示した本
実施の形態に係る半導体装置が形成される。ここで、図
１に示した上記半導体装置と同じ構造であるが、第１の
個片半導体基板１の厚さが図１に示した半導体装置より
も薄い半導体装置が、図２に示されている。このような
第１の個片半導体基板１の厚さが薄い半導体装置を得る
ための製造方法としては、図３（ｈ）に示した第７の工
程後に、第１の半導体基板１’の裏面を研磨する（図３
（ｈ’）参照）。これは、もし、図３（ａ）に示す第１
の工程の段階で第１の半導体基板１’を極端に薄くして
しまうと、後段の工程中に第１の半導体基板１’が割れ
る等の不具合が発生する可能性が極めて高くなるからで
ある。その後、ダイシング工程を経て、図２に示した半
導体装置が完成する（図３（ｉ’）参照）。
実施の形態に係る半導体装置が形成される。ここで、図
１に示した上記半導体装置と同じ構造であるが、第１の
個片半導体基板１の厚さが図１に示した半導体装置より
も薄い半導体装置が、図２に示されている。このような
第１の個片半導体基板１の厚さが薄い半導体装置を得る
ための製造方法としては、図３（ｈ）に示した第７の工
程後に、第１の半導体基板１’の裏面を研磨する（図３
（ｈ’）参照）。これは、もし、図３（ａ）に示す第１
の工程の段階で第１の半導体基板１’を極端に薄くして
しまうと、後段の工程中に第１の半導体基板１’が割れ
る等の不具合が発生する可能性が極めて高くなるからで
ある。その後、ダイシング工程を経て、図２に示した半
導体装置が完成する（図３（ｉ’）参照）。
【００７９】このように、第１の個片半導体基板１の厚
さを薄くすることにより、第２の個片半導体基板５の積
層による高さの増加を軽減することができる。このよう
に第１の個片半導体基板１の厚さを薄くすることができ
るのは、第１の個片半導体基板１の裏面が封止樹脂にて
覆われていないために、例えば封止後に第１の個片半導
体基板１の裏面を研磨することができるからである。
さを薄くすることにより、第２の個片半導体基板５の積
層による高さの増加を軽減することができる。このよう
に第１の個片半導体基板１の厚さを薄くすることができ
るのは、第１の個片半導体基板１の裏面が封止樹脂にて
覆われていないために、例えば封止後に第１の個片半導
体基板１の裏面を研磨することができるからである。
【００８０】以上のように、本実施の形態に係る半導体
装置は、インタポーザとして機能する第２の個片半導体
基板５が、半導体チップの基板（第１の個片半導体基板
１）と同じ材料からなるので、半導体チップの製造ライ
ンを利用して製造できる。従って、微細な配線パターン
の形成が可能となり、また、上記従来のように樹脂材料
からなるインタポーザでは不可能であった素子形成も可
能となる。さらに、材質が同じなので、第１の個片半導
体基板１と第２の個片半導体基板５との線膨脹率は同じ
となる。従って、製造工程中に付加される熱により反り
が発生することもなくなる。
装置は、インタポーザとして機能する第２の個片半導体
基板５が、半導体チップの基板（第１の個片半導体基板
１）と同じ材料からなるので、半導体チップの製造ライ
ンを利用して製造できる。従って、微細な配線パターン
の形成が可能となり、また、上記従来のように樹脂材料
からなるインタポーザでは不可能であった素子形成も可
能となる。さらに、材質が同じなので、第１の個片半導
体基板１と第２の個片半導体基板５との線膨脹率は同じ
となる。従って、製造工程中に付加される熱により反り
が発生することもなくなる。
【００８１】さらに、半導体チップの基板として一般的
に用いられるシリコン（Ｓｉ）等の無機系の材料をイン
タポーザとして用いることにより、吸水による悪影響も
抑制して、さらには遮光性も確保することができる。
に用いられるシリコン（Ｓｉ）等の無機系の材料をイン
タポーザとして用いることにより、吸水による悪影響も
抑制して、さらには遮光性も確保することができる。
【００８２】さらに、第２の個片半導体基板５を第１の
個片半導体基板１のサイズ内に配置することより、Ａｕ
ワイヤ８が第１の個片半導体基板１の外側に存在するこ
とがなくなる。
個片半導体基板１のサイズ内に配置することより、Ａｕ
ワイヤ８が第１の個片半導体基板１の外側に存在するこ
とがなくなる。
【００８３】これにより、半導体装置のサイズを第１の
個片半導体基板１と同サイズにまで小さくすることがで
きるとともに、製造コストを低減することもできる。さ
らに、製造中の反りの発生による製造装置での搬送不具
合や、導体による接続信頼性、および熱による変質等の
諸問題を防ぐことができる。
個片半導体基板１と同サイズにまで小さくすることがで
きるとともに、製造コストを低減することもできる。さ
らに、製造中の反りの発生による製造装置での搬送不具
合や、導体による接続信頼性、および熱による変質等の
諸問題を防ぐことができる。
【００８４】〔実施の形態２〕本発明の第２の実施の形
態について、図５ないし図８に基づいて説明すれば、以
下のとおりである。尚、説明の便宜上、前記した実施の
形態１で説明した部材と同様の機能を有する部材につい
ては同じ参照番号を付記し、その説明を省略する。
態について、図５ないし図８に基づいて説明すれば、以
下のとおりである。尚、説明の便宜上、前記した実施の
形態１で説明した部材と同様の機能を有する部材につい
ては同じ参照番号を付記し、その説明を省略する。
【００８５】図５は、本実施の形態に係る半導体装置の
構成を示す断面図である。本実施の形態に係る半導体装
置は、実施の形態１で説明した半導体装置を構成してい
る、能動素子が形成されていない第２の個片半導体基板
５の代わりに、能動素子が形成された第２の個片半導体
基板１１を備えた構成となっている。
構成を示す断面図である。本実施の形態に係る半導体装
置は、実施の形態１で説明した半導体装置を構成してい
る、能動素子が形成されていない第２の個片半導体基板
５の代わりに、能動素子が形成された第２の個片半導体
基板１１を備えた構成となっている。
【００８６】第２の個片半導体基板１１は、第１の個片
半導体基板１と同様に、板状に切断された単結晶Ｓｉに
能動素子が形成されており、電極パッド１２が設けられ
ている。該第２の個片半導体基板１１の電極パッド１２
形成側の面（主面）上には、ＳｉＮとポリイミドとから
なる第３の絶縁膜１３が形成されている。この第３の絶
縁膜１３においては、電極パッド１２の形成領域部分が
開口している。この第３の絶縁膜１３は、第２の個片半
導体基板１１に損傷を与えない等の目的で設けられるも
のである。
半導体基板１と同様に、板状に切断された単結晶Ｓｉに
能動素子が形成されており、電極パッド１２が設けられ
ている。該第２の個片半導体基板１１の電極パッド１２
形成側の面（主面）上には、ＳｉＮとポリイミドとから
なる第３の絶縁膜１３が形成されている。この第３の絶
縁膜１３においては、電極パッド１２の形成領域部分が
開口している。この第３の絶縁膜１３は、第２の個片半
導体基板１１に損傷を与えない等の目的で設けられるも
のである。
【００８７】上記第３の絶縁膜１３上には、配線パター
ン１４が設けられており、電極パッド（電極）１４ａ、
ランド（外部接続用端子形成領域）１４ｃ、および電極
パッド１４ａとランド１４ｃとを電気的に接続する配線
（配線部）１４ｂで構成されている（図８（ａ），
（ｂ）参照。）。
ン１４が設けられており、電極パッド（電極）１４ａ、
ランド（外部接続用端子形成領域）１４ｃ、および電極
パッド１４ａとランド１４ｃとを電気的に接続する配線
（配線部）１４ｂで構成されている（図８（ａ），
（ｂ）参照。）。
【００８８】上記配線パターン１４上に、第４の絶縁膜
１５が設けられている。この第４の絶縁膜１５はポリイ
ミド膜にて形成されており、電極パッド１４ａおよびラ
ンド１４ｃの形成領域に開口部を有している（図８
（ａ），（ｂ）参照。）。
１５が設けられている。この第４の絶縁膜１５はポリイ
ミド膜にて形成されており、電極パッド１４ａおよびラ
ンド１４ｃの形成領域に開口部を有している（図８
（ａ），（ｂ）参照。）。
【００８９】通常、半導体チップに形成される電極は半
導体チップの周辺部に設けられるのだが、本実施の形態
においては、周辺部（電極パッド１２，１４ａ）と中央
部（ランド１４ｃ）とに配置されている。尚、本実施の
形態においては、電極パッド１２の表面はＡｌで形成さ
れており、配線パターン１４はＣｕメッキにて形成され
ている（配線パターン１４の下地はスパッタリングにて
形成されたＣｕ／ＴｉＷ膜、Ｃｕメッキの表面は無電解
Ｎｉメッキ、無電解Ａｕメッキにて形成されてい
る。）。
導体チップの周辺部に設けられるのだが、本実施の形態
においては、周辺部（電極パッド１２，１４ａ）と中央
部（ランド１４ｃ）とに配置されている。尚、本実施の
形態においては、電極パッド１２の表面はＡｌで形成さ
れており、配線パターン１４はＣｕメッキにて形成され
ている（配線パターン１４の下地はスパッタリングにて
形成されたＣｕ／ＴｉＷ膜、Ｃｕメッキの表面は無電解
Ｎｉメッキ、無電解Ａｕメッキにて形成されてい
る。）。
【００９０】尚、本実施の形態における第３の絶縁膜１
３は、ＳｉＮとポリイミドにて形成されているが、その
他の材料を使用することも可能である。また、配線パタ
ーン１４についても同様に、他の材料にて形成すること
が可能である。
３は、ＳｉＮとポリイミドにて形成されているが、その
他の材料を使用することも可能である。また、配線パタ
ーン１４についても同様に、他の材料にて形成すること
が可能である。
【００９１】次に、本実施の形態に係る半導体装置の製
造方法について、図７に基づいて説明する。本実施の形
態に係る半導体装置の製造方法において、実施の形態１
に係る半導体装置の製造方法と異なる工程は、図３
（ｂ）ないし（ｄ）で示される工程であり、その他の工
程は同じである。従って、図７（ａ）ないし（ｃ）に示
されている工程図は、図３（ｂ）ないし（ｄ）で示され
る工程図に代わるものである。尚、製造方法の説明にお
いては、完成後に第２の個片半導体基板１１となる、ダ
イシングされる前の各半導体基板に対し、第２の半導体
基板（積載半導体基板）１１’と称する。
造方法について、図７に基づいて説明する。本実施の形
態に係る半導体装置の製造方法において、実施の形態１
に係る半導体装置の製造方法と異なる工程は、図３
（ｂ）ないし（ｄ）で示される工程であり、その他の工
程は同じである。従って、図７（ａ）ないし（ｃ）に示
されている工程図は、図３（ｂ）ないし（ｄ）で示され
る工程図に代わるものである。尚、製造方法の説明にお
いては、完成後に第２の個片半導体基板１１となる、ダ
イシングされる前の各半導体基板に対し、第２の半導体
基板（積載半導体基板）１１’と称する。
【００９２】まず、実施の形態１で説明した第１の工程
と同様の工程により、第１の半導体基板１’を形成す
る。
と同様の工程により、第１の半導体基板１’を形成す
る。
【００９３】上記第１の工程と並行する第２の工程とし
て、Ｓｉウエハに能動素子（図示せず）が形成された第
２の半導体基板１１’を準備し、この第２の半導体基板
１１’の能動素子上に、第３の絶縁膜１３がパッシベー
ション膜（ＳｉＮ）とポリイミド膜とにより形成される
（図７（ａ）参照）。
て、Ｓｉウエハに能動素子（図示せず）が形成された第
２の半導体基板１１’を準備し、この第２の半導体基板
１１’の能動素子上に、第３の絶縁膜１３がパッシベー
ション膜（ＳｉＮ）とポリイミド膜とにより形成される
（図７（ａ）参照）。
【００９４】次に、上記第３の絶縁膜１３とＡｌからな
る電極パッド１２との上に、スパッタリングによってＴ
ｉＷ膜、Ｃｕ膜を順に積層する。次に、レジストをスピ
ンコートし、所望の配線パターンを形成できるように開
口部を設け、この開口部にＣｕメッキを施す。レジスト
を全て剥離し、前記Ｃｕメッキをマスクとして、スパッ
タリングにて形成した膜（ＴｉＷ膜、Ｃｕ膜）をエッチ
ングし、配線パターン１４配置領域以外の薄膜（ＴｉＷ
膜、Ｃｕ膜）を除去する。その後、Ｃｕメッキの表面に
対して活性化処理を行い、無電解Ｎｉメッキおよび無電
解Ａｕメッキを施す。次に第４の絶縁膜１５としてのポ
リイミド膜をスピンコートにより形成し、スクライブラ
イン８１近傍と、電極パッド１４ａおよびランド１４ｃ
の形成領域とに開口部を設ける（図７（ｂ）参照）。
る電極パッド１２との上に、スパッタリングによってＴ
ｉＷ膜、Ｃｕ膜を順に積層する。次に、レジストをスピ
ンコートし、所望の配線パターンを形成できるように開
口部を設け、この開口部にＣｕメッキを施す。レジスト
を全て剥離し、前記Ｃｕメッキをマスクとして、スパッ
タリングにて形成した膜（ＴｉＷ膜、Ｃｕ膜）をエッチ
ングし、配線パターン１４配置領域以外の薄膜（ＴｉＷ
膜、Ｃｕ膜）を除去する。その後、Ｃｕメッキの表面に
対して活性化処理を行い、無電解Ｎｉメッキおよび無電
解Ａｕメッキを施す。次に第４の絶縁膜１５としてのポ
リイミド膜をスピンコートにより形成し、スクライブラ
イン８１近傍と、電極パッド１４ａおよびランド１４ｃ
の形成領域とに開口部を設ける（図７（ｂ）参照）。
【００９５】次に、第２の半導体基板１１’であるＳｉ
ウエハの裏面（主面と反対側の面）に、シート状のダイ
アタッチ材料４を貼り付ける。次に、該ダイアタッチ材
料４の上にダイシングシートを貼り付け、スクライブラ
イン８１に沿って切断して個片とし、第２の個片半導体
基板１１とする（図７（ｃ）参照）。
ウエハの裏面（主面と反対側の面）に、シート状のダイ
アタッチ材料４を貼り付ける。次に、該ダイアタッチ材
料４の上にダイシングシートを貼り付け、スクライブラ
イン８１に沿って切断して個片とし、第２の個片半導体
基板１１とする（図７（ｃ）参照）。
【００９６】以降の工程は、実施の形態１の半導体装置
の製造方法で説明した、第３ないし第７の工程と同じで
ある。
の製造方法で説明した、第３ないし第７の工程と同じで
ある。
【００９７】以上のような工程により、図５に示した本
実施の形態に係る半導体装置が形成される。ここで、図
５に示した上記半導体装置と同じ構造であるが、第１の
個片半導体基板１の厚さが薄い半導体装置が、図６に示
されている。このような第１の個片半導体基板１の厚さ
が薄い半導体装置を得るための製造方法としては、実施
の形態１で図２に示されている半導体装置の製造方法と
同様に、第１の個片半導体基板１をダイシングする前の
段階において第１の個片半導体基板１の裏面を研磨す
る。この段階で研磨を行う理由は、実施の形態１で述べ
たとおりである。
実施の形態に係る半導体装置が形成される。ここで、図
５に示した上記半導体装置と同じ構造であるが、第１の
個片半導体基板１の厚さが薄い半導体装置が、図６に示
されている。このような第１の個片半導体基板１の厚さ
が薄い半導体装置を得るための製造方法としては、実施
の形態１で図２に示されている半導体装置の製造方法と
同様に、第１の個片半導体基板１をダイシングする前の
段階において第１の個片半導体基板１の裏面を研磨す
る。この段階で研磨を行う理由は、実施の形態１で述べ
たとおりである。
【００９８】以上のように本実施の形態に係る半導体装
置は、第２の個片半導体基板１１の電極１２の配置側の
面に能動素子が設けられているので、第１の個片半導体
基板１以外にも能動素子が設けられた個片半導体基板が
１パッケージ内に存在することになる。つまりは、１パ
ッケージ内に２つの半導体チップを封入する複数チップ
１パッケージの半導体装置となる。このように、第２の
個片半導体基板１１に能動素子を形成できるのは、第２
の個片半導体基板１１が、樹脂材料ではなく、半導体チ
ップの基板（第１の個片半導体基板１）と同じ材料にて
形成されているからである。また、本実施の形態に係る
半導体装置のサイズは、第１の個片半導体基板１のサイ
ズと同等である。
置は、第２の個片半導体基板１１の電極１２の配置側の
面に能動素子が設けられているので、第１の個片半導体
基板１以外にも能動素子が設けられた個片半導体基板が
１パッケージ内に存在することになる。つまりは、１パ
ッケージ内に２つの半導体チップを封入する複数チップ
１パッケージの半導体装置となる。このように、第２の
個片半導体基板１１に能動素子を形成できるのは、第２
の個片半導体基板１１が、樹脂材料ではなく、半導体チ
ップの基板（第１の個片半導体基板１）と同じ材料にて
形成されているからである。また、本実施の形態に係る
半導体装置のサイズは、第１の個片半導体基板１のサイ
ズと同等である。
【００９９】これにより、複数チップ１パッケージの半
導体装置を、従来の半導体装置のサイズよりも小さくす
ることが可能となる。
導体装置を、従来の半導体装置のサイズよりも小さくす
ることが可能となる。
【０１００】〔実施の形態３〕本発明の第３の実施の形
態について、図９ないし図１１に基づいて説明すれば以
下のとおりである。尚、前記した実施の形態１または２
で説明した部材と同様の機能を有する部材については同
じ参照番号を付記し、その説明を省略する。
態について、図９ないし図１１に基づいて説明すれば以
下のとおりである。尚、前記した実施の形態１または２
で説明した部材と同様の機能を有する部材については同
じ参照番号を付記し、その説明を省略する。
【０１０１】実施の形態１および２では、２個の個片半
導体基板を１パッケージ内に収容する半導体装置につい
て説明したが、３個以上の個片半導体基板を１パッケー
ジとすることも可能である。そこで、本実施の形態にお
いては、３個以上の個片半導体基板を１パッケージとし
た半導体装置について説明する。
導体基板を１パッケージ内に収容する半導体装置につい
て説明したが、３個以上の個片半導体基板を１パッケー
ジとすることも可能である。そこで、本実施の形態にお
いては、３個以上の個片半導体基板を１パッケージとし
た半導体装置について説明する。
【０１０２】３個以上の個片半導体基板を１パッケージ
とする半導体装置としては、図９に示すように、３個の
個片半導体基板を積み上げる構成や、図１０に示すよう
に、２個の個片半導体基板を縦に積み上げて、さらにそ
の上に２個の個片半導体基板（一方は能動素子が形成さ
れていない第２の個片半導体基板５で、他方は能動素子
が形成されている第２の半導体基板１１である。）を横
に並べる構成（４個の個片半導体基板を用いている。）
等が考えられる。尚、図９および図１０に示されている
半導体装置は、実施の形態１または２で説明した各個片
半導体基板を組み合わせて積層したものであるので、詳
細な説明は省略する。尚、図９や図１０に示されている
半導体装置のように、最上位に位置する個片半導体基板
（第２の積載個片半導体基板５，１１）と第１の半導体
基板１とは、Ａｕワイヤ８にて直接的に接続されるだけ
でなく、他の個片半導体基板を介して間接的に接続され
るような構成とすることも可能である。
とする半導体装置としては、図９に示すように、３個の
個片半導体基板を積み上げる構成や、図１０に示すよう
に、２個の個片半導体基板を縦に積み上げて、さらにそ
の上に２個の個片半導体基板（一方は能動素子が形成さ
れていない第２の個片半導体基板５で、他方は能動素子
が形成されている第２の半導体基板１１である。）を横
に並べる構成（４個の個片半導体基板を用いている。）
等が考えられる。尚、図９および図１０に示されている
半導体装置は、実施の形態１または２で説明した各個片
半導体基板を組み合わせて積層したものであるので、詳
細な説明は省略する。尚、図９や図１０に示されている
半導体装置のように、最上位に位置する個片半導体基板
（第２の積載個片半導体基板５，１１）と第１の半導体
基板１とは、Ａｕワイヤ８にて直接的に接続されるだけ
でなく、他の個片半導体基板を介して間接的に接続され
るような構成とすることも可能である。
【０１０３】また、図１１に示すように、一方の個片半
導体基板の主面上に他方の個片半導体基板の主面を対向
させて積層させる構成とすることもできる。このような
構成の場合、第１の個片半導体基板２１の配線パターン
２２と、第２の個片半導体基板（積載個片半導体基板）
２３の配線パターン２４とは、バンプ２９を介して電気
的に接続されており、第１の個片半導体基板２１と配線
パターン２６が設けられた第３の個片半導体基板（積載
個片半導体基板、最上位個片半導体基板）２５とは、Ａ
ｕワイヤ８を介して電気的に接続されている。このよう
に接続された第１〜第３の個片半導体基板２１、２３、
２５の電気信号は、外部接続用端子９で入出力される。
また、配線パターン２２，２４，２６は、電極パッド
（電極）２２ａ，２４ａ，２６ａ、配線（配線部）２２
ｂ，２４ｂ，２６ｂ、およびランド（外部接続用端子形
成領域）２２ｃ，２４ｃ，２６ｃからなっている。
導体基板の主面上に他方の個片半導体基板の主面を対向
させて積層させる構成とすることもできる。このような
構成の場合、第１の個片半導体基板２１の配線パターン
２２と、第２の個片半導体基板（積載個片半導体基板）
２３の配線パターン２４とは、バンプ２９を介して電気
的に接続されており、第１の個片半導体基板２１と配線
パターン２６が設けられた第３の個片半導体基板（積載
個片半導体基板、最上位個片半導体基板）２５とは、Ａ
ｕワイヤ８を介して電気的に接続されている。このよう
に接続された第１〜第３の個片半導体基板２１、２３、
２５の電気信号は、外部接続用端子９で入出力される。
また、配線パターン２２，２４，２６は、電極パッド
（電極）２２ａ，２４ａ，２６ａ、配線（配線部）２２
ｂ，２４ｂ，２６ｂ、およびランド（外部接続用端子形
成領域）２２ｃ，２４ｃ，２６ｃからなっている。
【０１０４】次に、図１１に示した半導体装置の製造方
法について簡単に説明する。
法について簡単に説明する。
【０１０５】まず、実施の形態１または２に係る半導体
装置の第２の個片半導体基板５、１１と同様に、配線パ
ターン６または配線パターン１４が形成された３つの半
導体基板を準備する。尚、これらの３つの半導体基板
は、完成後に第１の個片半導体基板２１、第２の個片半
導体基板２３、第３の個片半導体基板２５となるため、
製造方法の説明においては、ダイシングされる前の各半
導体基板に対し、それぞれ第１の半導体基板、第２の半
導体基板、第３の半導体基板と称する。
装置の第２の個片半導体基板５、１１と同様に、配線パ
ターン６または配線パターン１４が形成された３つの半
導体基板を準備する。尚、これらの３つの半導体基板
は、完成後に第１の個片半導体基板２１、第２の個片半
導体基板２３、第３の個片半導体基板２５となるため、
製造方法の説明においては、ダイシングされる前の各半
導体基板に対し、それぞれ第１の半導体基板、第２の半
導体基板、第３の半導体基板と称する。
【０１０６】まず、第１の半導体基板の配線パターン２
２を構成しているランド２２ｃにハンダ材料（Ｓｎ：Ｐ
ｂ＝９：１）を用いてハンダボールを搭載する。このハ
ンダボールをリフロー炉で溶融させて、バンプ２９を形
成する。
２を構成しているランド２２ｃにハンダ材料（Ｓｎ：Ｐ
ｂ＝９：１）を用いてハンダボールを搭載する。このハ
ンダボールをリフロー炉で溶融させて、バンプ２９を形
成する。
【０１０７】次に、第２の半導体基板をダイシングによ
り分割し、第２の個片半導体基板２３とする。分割後、
フェイスダウンでのチップの搭載を可能とするフリップ
チップボンダーを用いて、第１の半導体基板と第２の個
片半導体基板２３とを、それぞれの主面同士を対向さ
せ、且つ第２の個片半導体基板２３の配線パターン２４
を構成しているランド２４ｃと、第１の半導体基板のラ
ンド２２ｃとの位置が重なり合うように、第２の個片半
導体基板２３を第１の半導体基板に搭載する。その後、
再度Ｎ2 雰囲気を保ったリフロー炉でバンプ２９を溶融
させて、第１の半導体基板と第２の個片半導体基板２３
とを電気的に接続する。
り分割し、第２の個片半導体基板２３とする。分割後、
フェイスダウンでのチップの搭載を可能とするフリップ
チップボンダーを用いて、第１の半導体基板と第２の個
片半導体基板２３とを、それぞれの主面同士を対向さ
せ、且つ第２の個片半導体基板２３の配線パターン２４
を構成しているランド２４ｃと、第１の半導体基板のラ
ンド２２ｃとの位置が重なり合うように、第２の個片半
導体基板２３を第１の半導体基板に搭載する。その後、
再度Ｎ2 雰囲気を保ったリフロー炉でバンプ２９を溶融
させて、第１の半導体基板と第２の個片半導体基板２３
とを電気的に接続する。
【０１０８】次に、第１の半導体基板と第２の個片半導
体基板２３との間に液状樹脂２７を注入し、１５０℃、
１ｈの条件でこの液状樹脂２７を硬化させる。この液状
樹脂２７は、その後の製造工程で与えられる振動または
熱、さらには基板実装時に与えられる熱等によってバン
プ２９に変形やクラックの発生が起こらないようにする
ために設けられるものである。
体基板２３との間に液状樹脂２７を注入し、１５０℃、
１ｈの条件でこの液状樹脂２７を硬化させる。この液状
樹脂２７は、その後の製造工程で与えられる振動または
熱、さらには基板実装時に与えられる熱等によってバン
プ２９に変形やクラックの発生が起こらないようにする
ために設けられるものである。
【０１０９】その後の第３の個片半導体基板２５の搭載
以降は、実施の形態１および２で説明した２個の個片半
導体基板の搭載方法と同様である。また、第３の半導体
基板から第３の個片半導体基板２５を形成する工程も、
実施の形態１の第２の個片半導体基板５および実施の形
態２の第２の個片半導体基板１１と同様であるので、こ
こでは省略する。
以降は、実施の形態１および２で説明した２個の個片半
導体基板の搭載方法と同様である。また、第３の半導体
基板から第３の個片半導体基板２５を形成する工程も、
実施の形態１の第２の個片半導体基板５および実施の形
態２の第２の個片半導体基板１１と同様であるので、こ
こでは省略する。
【０１１０】また、図９および図１０に示す半導体装置
は、実施の形態１および２で説明した半導体装置の製造
方法を応用して、第２の個片半導体基板上にさらに他の
個片半導体基板を搭載することにより、製造することが
できる。 また、上記した実施の形態１ないし３の半導
体装置の製造方法において、第１の半導体基板１に各個
片半導体基板を積載する前に、該第１の半導体基板１の
良品検査を行い、良品と判定された第１の半導体基板の
個片領域にのみ各個片半導体基板を積載することが好ま
しい。
は、実施の形態１および２で説明した半導体装置の製造
方法を応用して、第２の個片半導体基板上にさらに他の
個片半導体基板を搭載することにより、製造することが
できる。 また、上記した実施の形態１ないし３の半導
体装置の製造方法において、第１の半導体基板１に各個
片半導体基板を積載する前に、該第１の半導体基板１の
良品検査を行い、良品と判定された第１の半導体基板の
個片領域にのみ各個片半導体基板を積載することが好ま
しい。
【０１１１】上記の製造方法のように、切り出して個片
となる前に予め第１の半導体基板の品質を検査すること
で、良品の第１の半導体基板の個片領域のみを選択して
使用することができる。これにより、半導体装置の歩留
りを向上させることができる。
となる前に予め第１の半導体基板の品質を検査すること
で、良品の第１の半導体基板の個片領域のみを選択して
使用することができる。これにより、半導体装置の歩留
りを向上させることができる。
【０１１２】さらに、各個片半導体基板を第１の半導体
基板１に積載する前に各個片半導体基板の良品検査を行
い、良品と判定された個片半導体基板のみを第１の半導
体基板１に積載することが好ましい。
基板１に積載する前に各個片半導体基板の良品検査を行
い、良品と判定された個片半導体基板のみを第１の半導
体基板１に積載することが好ましい。
【０１１３】上記の製造方法のように、第１の半導体基
板に搭載する前に、予め各個片半導体基板の品質を検査
することで、良品の個片半導体基板のみを選択して使用
することができる。これにより、半導体装置の歩留りを
向上させることができる。
板に搭載する前に、予め各個片半導体基板の品質を検査
することで、良品の個片半導体基板のみを選択して使用
することができる。これにより、半導体装置の歩留りを
向上させることができる。
【０１１４】
【発明の効果】以上のように、本発明の半導体装置は、
能動素子および電極が配置されている側の面を主面とす
る第１の個片半導体基板と、上記第１の個片半導体基板
と同じ材料からなり、且つ、該第１の個片半導体基板の
主面側に、該主面内に収まるように積載された少なくと
も１つの積載個片半導体基板と、上記積載個片半導体基
板のうち、最上位に配される最上位個片半導体基板の表
面に設けられた、電極を含む配線パターンと、上記配線
パターン上に設けられた外部接続用端子と、上記第１の
個片半導体基板に設けられた電極と上記最上位個片半導
体基板に設けられた電極とを接続する導体と、上記導体
を被覆する、上記第１の個片半導体基板を超えないサイ
ズの封止樹脂とを備えた構成である。
能動素子および電極が配置されている側の面を主面とす
る第１の個片半導体基板と、上記第１の個片半導体基板
と同じ材料からなり、且つ、該第１の個片半導体基板の
主面側に、該主面内に収まるように積載された少なくと
も１つの積載個片半導体基板と、上記積載個片半導体基
板のうち、最上位に配される最上位個片半導体基板の表
面に設けられた、電極を含む配線パターンと、上記配線
パターン上に設けられた外部接続用端子と、上記第１の
個片半導体基板に設けられた電極と上記最上位個片半導
体基板に設けられた電極とを接続する導体と、上記導体
を被覆する、上記第１の個片半導体基板を超えないサイ
ズの封止樹脂とを備えた構成である。
【０１１５】それゆえ、半導体チップの製造ラインを利
用して製造できる。従って、微細な配線パターンの形成
が可能となり、また、上記従来のように樹脂材料からな
るインタポーザでは不可能であった素子形成も可能とな
る。さらに、製造工程中に付加される熱により反りが発
生することもなくなる。さらに、吸水による悪影響も抑
制して、さらには遮光性も確保することができる。さら
に、各積載個片半導体基板は第１の個片半導体基板のサ
イズ内に配置されることより、各電極を接続する導体が
第１の個片半導体基板の外側に存在することがなくな
る。
用して製造できる。従って、微細な配線パターンの形成
が可能となり、また、上記従来のように樹脂材料からな
るインタポーザでは不可能であった素子形成も可能とな
る。さらに、製造工程中に付加される熱により反りが発
生することもなくなる。さらに、吸水による悪影響も抑
制して、さらには遮光性も確保することができる。さら
に、各積載個片半導体基板は第１の個片半導体基板のサ
イズ内に配置されることより、各電極を接続する導体が
第１の個片半導体基板の外側に存在することがなくな
る。
【０１１６】これにより、半導体装置のサイズを第１の
個片半導体基板と同サイズにまで小さくすることができ
るとともに、製造コストを低減することができる。さら
に製造中の反りの発生による製造装置での搬送不具合
や、導体による接続信頼性、および熱による変質等の諸
問題を防ぐことができるという効果を奏する。
個片半導体基板と同サイズにまで小さくすることができ
るとともに、製造コストを低減することができる。さら
に製造中の反りの発生による製造装置での搬送不具合
や、導体による接続信頼性、および熱による変質等の諸
問題を防ぐことができるという効果を奏する。
【０１１７】さらに、本発明の半導体装置は、上記積載
個片半導体基板は、一方の面に電極を有しており、該一
方の面が上記第１の個片半導体基板の主面と同方向を向
き、且つ、第１の個片半導体基板に設けられた電極およ
び他の積載個片半導体基板に設けられた電極を覆わない
ように、積載されていることが好ましい。
個片半導体基板は、一方の面に電極を有しており、該一
方の面が上記第１の個片半導体基板の主面と同方向を向
き、且つ、第１の個片半導体基板に設けられた電極およ
び他の積載個片半導体基板に設けられた電極を覆わない
ように、積載されていることが好ましい。
【０１１８】それゆえ、個片半導体基板の互いの電気的
接続のために、バンプやスルーホール等を形成する必要
がない。これにより、製造方法を簡略化して、製造コス
トを低減することができるという効果を奏する。
接続のために、バンプやスルーホール等を形成する必要
がない。これにより、製造方法を簡略化して、製造コス
トを低減することができるという効果を奏する。
【０１１９】さらに、本発明の半導体装置は、上記配線
パターンには、中央部に配された外部接続用端子形成領
域と、周端部に配された上記電極と、該外部接続用端子
形成領域および電極を接続する配線部とが設けられてお
り、上記配線パターン上に設けられる絶縁層には、上記
外部接続用端子形成領域および電極に対応する位置に開
口部が設けられていることが好ましい。
パターンには、中央部に配された外部接続用端子形成領
域と、周端部に配された上記電極と、該外部接続用端子
形成領域および電極を接続する配線部とが設けられてお
り、上記配線パターン上に設けられる絶縁層には、上記
外部接続用端子形成領域および電極に対応する位置に開
口部が設けられていることが好ましい。
【０１２０】それゆえ、外部接続用端子を、絶縁層に設
けられた外部接続用端子形成領域の開口部を介して、最
上位個片半導体基板の配線パターンの外部接続用端子形
成領域に接続することができるので、製造が容易とな
る。これにより、製造コストを低減することができると
いう効果を奏する。
けられた外部接続用端子形成領域の開口部を介して、最
上位個片半導体基板の配線パターンの外部接続用端子形
成領域に接続することができるので、製造が容易とな
る。これにより、製造コストを低減することができると
いう効果を奏する。
【０１２１】さらに、本発明の半導体装置は、上記積載
個片半導体基板のうち少なくとも１つには、電極配置側
の面に能動素子が設けられていることが好ましい。
個片半導体基板のうち少なくとも１つには、電極配置側
の面に能動素子が設けられていることが好ましい。
【０１２２】それゆえ、１パッケージ内に複数の半導体
チップを封入する複数チップ１パッケージの半導体装置
となる。これにより、複数チップ１パッケージの半導体
装置を、従来の半導体装置のサイズよりも小さくするこ
とが可能となるという効果を奏する。
チップを封入する複数チップ１パッケージの半導体装置
となる。これにより、複数チップ１パッケージの半導体
装置を、従来の半導体装置のサイズよりも小さくするこ
とが可能となるという効果を奏する。
【０１２３】さらに、本発明の半導体装置は、同一面内
に、複数の最上位個片半導体基板が配置されている構成
とすることも可能である。
に、複数の最上位個片半導体基板が配置されている構成
とすることも可能である。
【０１２４】それゆえ、例えば能動素子を有する最上位
個片半導体基板の面積が小さい場合に、他の積載個片半
導体基板を並べて搭載することにより、外部接続用端子
の配置領域が拡大する。これにより、外部接続用端子数
を十分に確保することが可能となるという効果を奏す
る。
個片半導体基板の面積が小さい場合に、他の積載個片半
導体基板を並べて搭載することにより、外部接続用端子
の配置領域が拡大する。これにより、外部接続用端子数
を十分に確保することが可能となるという効果を奏す
る。
【０１２５】また、本発明に係る半導体装置の製造方法
は、第１の半導体基板の主面上に能動素子および電極を
形成する第１の工程と、上記第１の半導体基板と同じ材
料からなる積載半導体基板上に、電極を含む配線パター
ンを形成した後、該積載半導体基板を個々に切り出して
積載個片半導体基板を形成する、上記第１の工程と並行
する第２の工程と、上記第１の半導体基板上に、該第１
の半導体基板の主面範囲内に収まるように、少なくとも
１つ以上の上記積載個片半導体基板を積載する第３の工
程と、上記第１の半導体基板に形成された電極と、積載
個片半導体基板のうちの少なくとも１つに形成された電
極とを、導体にて接続する第４の工程と、最上位に配置
された積載個片半導体基板に設けられる配線パターン上
に、外部接続用端子を形成する第５の工程と、少なくと
も上記導体を被覆するように封止樹脂を形成する第６の
工程と、上記第１の半導体基板を分断することにより、
個々の半導体装置を形成する第７の工程とを含む方法で
ある。
は、第１の半導体基板の主面上に能動素子および電極を
形成する第１の工程と、上記第１の半導体基板と同じ材
料からなる積載半導体基板上に、電極を含む配線パター
ンを形成した後、該積載半導体基板を個々に切り出して
積載個片半導体基板を形成する、上記第１の工程と並行
する第２の工程と、上記第１の半導体基板上に、該第１
の半導体基板の主面範囲内に収まるように、少なくとも
１つ以上の上記積載個片半導体基板を積載する第３の工
程と、上記第１の半導体基板に形成された電極と、積載
個片半導体基板のうちの少なくとも１つに形成された電
極とを、導体にて接続する第４の工程と、最上位に配置
された積載個片半導体基板に設けられる配線パターン上
に、外部接続用端子を形成する第５の工程と、少なくと
も上記導体を被覆するように封止樹脂を形成する第６の
工程と、上記第１の半導体基板を分断することにより、
個々の半導体装置を形成する第７の工程とを含む方法で
ある。
【０１２６】それゆえ、インタポーザとして用いられる
最上位の積載個片半導体基板は、半導体チップの基板
（第１の半導体基板）と同材料から形成されるので、半
導体チップの製造ラインを利用して製造できる。従っ
て、微細な配線パターンの形成が可能となり、また、上
記従来のインタポーザでは困難であった素子形成も可能
となる。さらに、製造工程中に付加される熱により反り
が発生することもなくなる。また、吸水による悪影響も
抑制して、さらには遮光性も確保することができる。さ
らに、電極同士を接続する導体が第１の個片半導体基板
（個片に分断された第１の半導体基板）の外側に存在す
ることがなくなる。
最上位の積載個片半導体基板は、半導体チップの基板
（第１の半導体基板）と同材料から形成されるので、半
導体チップの製造ラインを利用して製造できる。従っ
て、微細な配線パターンの形成が可能となり、また、上
記従来のインタポーザでは困難であった素子形成も可能
となる。さらに、製造工程中に付加される熱により反り
が発生することもなくなる。また、吸水による悪影響も
抑制して、さらには遮光性も確保することができる。さ
らに、電極同士を接続する導体が第１の個片半導体基板
（個片に分断された第１の半導体基板）の外側に存在す
ることがなくなる。
【０１２７】これにより、半導体装置のサイズを第１の
個片半導体基板と同サイズにまで小さくすることができ
るとともに、製造コストを低減することができる。さら
に製造中の反りの発生による製造装置での搬送不具合
や、導体による接続信頼性、および熱による変質等の諸
問題を防ぐことができるという効果を奏する。
個片半導体基板と同サイズにまで小さくすることができ
るとともに、製造コストを低減することができる。さら
に製造中の反りの発生による製造装置での搬送不具合
や、導体による接続信頼性、および熱による変質等の諸
問題を防ぐことができるという効果を奏する。
【０１２８】また、上記導体は樹脂により被覆されるの
で、第１の半導体基板の分断時や運搬中に発生する導体
部分へのダメージを抑制することができる。それゆえ、
装置としての信頼性を保つことができる。さらに、封止
樹脂として例えば液状の樹脂を用いることにより、樹脂
封止用の金型も不要となり、様々な半導体チップのサイ
ズにも対応することが可能となるという効果も併せて奏
する。
で、第１の半導体基板の分断時や運搬中に発生する導体
部分へのダメージを抑制することができる。それゆえ、
装置としての信頼性を保つことができる。さらに、封止
樹脂として例えば液状の樹脂を用いることにより、樹脂
封止用の金型も不要となり、様々な半導体チップのサイ
ズにも対応することが可能となるという効果も併せて奏
する。
【０１２９】さらに、本発明の半導体装置の製造方法
は、上記第４の工程において、各積載個片半導体基板に
おける電極形成側の面の向きを上記第１の半導体基板の
主面と同方向とし、且つ、第１の半導体基板に設けられ
た電極および他の積載個片半導体基板に設けられた電極
を覆わないように、各積載個片半導体基板を積載するこ
とが好ましい。
は、上記第４の工程において、各積載個片半導体基板に
おける電極形成側の面の向きを上記第１の半導体基板の
主面と同方向とし、且つ、第１の半導体基板に設けられ
た電極および他の積載個片半導体基板に設けられた電極
を覆わないように、各積載個片半導体基板を積載するこ
とが好ましい。
【０１３０】それゆれ、個片半導体基板の互いの電気的
接続のために、バンプやスルーホール等を形成する必要
がない。これにより、製造方法を簡略化して、製造コス
トを低減することができるという効果を奏する。
接続のために、バンプやスルーホール等を形成する必要
がない。これにより、製造方法を簡略化して、製造コス
トを低減することができるという効果を奏する。
【０１３１】さらに、本発明の半導体装置の製造方法で
は、上記積載個片半導体基板のうちの少なくとも１つ
に、能動素子を形成することもできる。
は、上記積載個片半導体基板のうちの少なくとも１つ
に、能動素子を形成することもできる。
【０１３２】それゆえ、１パッケージ内に複数の半導体
チップを封入する複数チップ１パッケージの半導体装置
を製造することになる。これにより、複数チップ１パッ
ケージの半導体装置を、従来の半導体装置のサイズより
も小さくすることが可能となるという効果を奏する。
チップを封入する複数チップ１パッケージの半導体装置
を製造することになる。これにより、複数チップ１パッ
ケージの半導体装置を、従来の半導体装置のサイズより
も小さくすることが可能となるという効果を奏する。
【０１３３】さらに、本発明の半導体装置の製造方法で
は、上記第２の工程において、ウエハプロセスが用いら
れることが好ましい。
は、上記第２の工程において、ウエハプロセスが用いら
れることが好ましい。
【０１３４】これにより、容易に微細配線の形成を行う
ことができるという効果を奏する。
ことができるという効果を奏する。
【０１３５】さらに、本発明の半導体装置の製造方法
は、上記第７の工程の後に、上記第１の半導体基板の裏
面側を研磨する工程を含むことも可能である。
は、上記第７の工程の後に、上記第１の半導体基板の裏
面側を研磨する工程を含むことも可能である。
【０１３６】それゆえ、第１の半導体基板および積載個
片半導体基板の積載後の高さの増加を軽減することがで
きる。これにより、半導体装置のサイズの増加を抑える
ことができるという効果を奏する。
片半導体基板の積載後の高さの増加を軽減することがで
きる。これにより、半導体装置のサイズの増加を抑える
ことができるという効果を奏する。
【０１３７】さらに、本発明の半導体装置の製造方法で
は、上記第４の工程において、上記第１の半導体基板に
各積載個片半導体基板を積載する前に、該第１の半導体
基板の良品検査を行い、良品と判定された第１の半導体
基板の個片領域にのみ各積載個片半導体基板を積載する
ことが好ましい。
は、上記第４の工程において、上記第１の半導体基板に
各積載個片半導体基板を積載する前に、該第１の半導体
基板の良品検査を行い、良品と判定された第１の半導体
基板の個片領域にのみ各積載個片半導体基板を積載する
ことが好ましい。
【０１３８】それゆえ、良品と判定される第１の半導体
基板の個片領域のみを選択して使用することができる。
これにより、半導体装置の歩留りを向上させることがで
きるという効果を奏する。
基板の個片領域のみを選択して使用することができる。
これにより、半導体装置の歩留りを向上させることがで
きるという効果を奏する。
【０１３９】さらに、本発明の半導体装置の製造方法で
は、上記第４の工程において、各積載個片半導体基板を
第１の半導体基板に積載する前に、各積載個片半導体基
板の良品検査を行い、良品と判定された積載個片半導体
基板のみを第１の半導体基板に積載することが好まし
い。
は、上記第４の工程において、各積載個片半導体基板を
第１の半導体基板に積載する前に、各積載個片半導体基
板の良品検査を行い、良品と判定された積載個片半導体
基板のみを第１の半導体基板に積載することが好まし
い。
【０１４０】それゆえ、良品と判定される積載個片半導
体基板のみを選択して使用することができる。これによ
り、半導体装置の歩留りを向上させることができるとい
う効果を奏する。
体基板のみを選択して使用することができる。これによ
り、半導体装置の歩留りを向上させることができるとい
う効果を奏する。
【図１】本発明の第１の実施の形態に係る半導体装置の
構成を示す断面図である。
構成を示す断面図である。
【図２】上記半導体装置の変形例である半導体装置の構
成を示す断面図である。
成を示す断面図である。
【図３】（ａ）ないし（ｉ）は、上記半導体装置の製造
工程を示す工程図であり、（ｈ’）および（ｉ’）は、
上記変形例の半導体装置の製造工程の一部を示す工程図
である。
工程を示す工程図であり、（ｈ’）および（ｉ’）は、
上記変形例の半導体装置の製造工程の一部を示す工程図
である。
【図４】（ａ）は、上記半導体装置の個片半導体基板に
形成される配線パターンを示す平面図であり、（ｂ）
は、（ａ）の断面図である。
形成される配線パターンを示す平面図であり、（ｂ）
は、（ａ）の断面図である。
【図５】本発明の第１の実施の形態に係る半導体装置の
構成を示す断面図である。
構成を示す断面図である。
【図６】上記半導体装置の変形例である半導体装置の構
成を示す断面図である。
成を示す断面図である。
【図７】（ａ）ないし（ｃ）は、上記半導体装置の製造
工程の一部を示す工程図である。
工程の一部を示す工程図である。
【図８】（ａ）は、上記半導体装置の個片半導体基板に
形成される配線パターンを示す平面図であり、（ｂ）
は、（ａ）の断面図である。
形成される配線パターンを示す平面図であり、（ｂ）
は、（ａ）の断面図である。
【図９】本発明の第３の実施の形態に係る半導体装置の
構成を示す断面図である。
構成を示す断面図である。
【図１０】上記半導体装置の変形例である半導体装置の
構成を示す断面図である。
構成を示す断面図である。
【図１１】上記半導体装置の変形例である半導体装置の
構成を示す断面図である。
構成を示す断面図である。
【図１２】従来の半導体装置の構成を示す断面図であ
る。
る。
【図１３】従来の半導体装置の構成を示す断面図であ
る。
る。
１ 第１の個片半導体基板 ２ 電極パッド（電極） ５ 第２の個片半導体基板（積載個片半導体基板、最
上位個片半導体基板） ６ 配線パターン ６ａ 電極パッド（電極） ６ｂ 配線（配線部） ６ｃ 外部接続用端子形成領域 ７ 第２の絶縁膜（絶縁層） ８ Ａｕワイヤ（導体） ９ 外部接続用端子 １０ 封止樹脂 １１ 第２の個片半導体基板（積載個片半導体基板、
最上位個片半導体基板） １４ 配線パターン １４ａ 電極パッド（電極） １４ｂ 配線（配線部） １４ｃ 外部接続用端子形成領域 １５ 第４の絶縁膜（絶縁層） ２１ 第１の個片半導体基板 ２２ 配線パターン ２２ａ 電極パッド（電極） ２２ｂ 配線（配線部） ２２ｃ 外部接続用端子形成領域 ２３ 第２の個片半導体基板（積載個片半導体基板） ２４ 配線パターン ２４ａ 電極パッド（電極） ２４ｂ 配線（配線部） ２４ｃ 外部接続用端子形成領域 ２５ 第３の個片半導体基板（積載個片半導体基板、
最上位個片半導体基板） ２６ 配線パターン ２６ａ 電極パッド（電極） ２６ｂ 配線（配線部） ２６ｃ 外部接続用端子形成領域
上位個片半導体基板） ６ 配線パターン ６ａ 電極パッド（電極） ６ｂ 配線（配線部） ６ｃ 外部接続用端子形成領域 ７ 第２の絶縁膜（絶縁層） ８ Ａｕワイヤ（導体） ９ 外部接続用端子 １０ 封止樹脂 １１ 第２の個片半導体基板（積載個片半導体基板、
最上位個片半導体基板） １４ 配線パターン １４ａ 電極パッド（電極） １４ｂ 配線（配線部） １４ｃ 外部接続用端子形成領域 １５ 第４の絶縁膜（絶縁層） ２１ 第１の個片半導体基板 ２２ 配線パターン ２２ａ 電極パッド（電極） ２２ｂ 配線（配線部） ２２ｃ 外部接続用端子形成領域 ２３ 第２の個片半導体基板（積載個片半導体基板） ２４ 配線パターン ２４ａ 電極パッド（電極） ２４ｂ 配線（配線部） ２４ｃ 外部接続用端子形成領域 ２５ 第３の個片半導体基板（積載個片半導体基板、
最上位個片半導体基板） ２６ 配線パターン ２６ａ 電極パッド（電極） ２６ｂ 配線（配線部） ２６ｃ 外部接続用端子形成領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 Ｈ０１Ｌ 23/52 Ｄ 23/14 Ｃ 23/52 (72)発明者 森 勝信 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 5F044 RR03 RR08 5F061 AA01 BA07 CA10 CB13
Claims (12)
- 【請求項１】能動素子および電極が配置されている側の
面を主面とする第１の個片半導体基板と、 上記第１の個片半導体基板と同じ材料からなり、且つ、
該第１の個片半導体基板の主面側に、該主面内に収まる
ように積載された少なくとも１つの積載個片半導体基板
と、 上記積載個片半導体基板のうち、最上位に配される最上
位個片半導体基板の表面に設けられた、電極を含む配線
パターンと、 上記配線パターン上に設けられた外部接続用端子と、 上記第１の個片半導体基板に設けられた電極と上記最上
位個片半導体基板に設けられた電極とを接続する導体
と、 上記導体を被覆する、上記第１の個片半導体基板を超え
ないサイズの封止樹脂とを備えたことを特徴とする半導
体装置。 - 【請求項２】上記積載個片半導体基板は、一方の面に電
極を有しており、該一方の面が上記第１の個片半導体基
板の主面と同方向を向き、且つ、第１の個片半導体基板
に設けられた電極および他の積載個片半導体基板に設け
られた電極を覆わないように積載されていることを特徴
とする請求項１に記載の半導体装置。 - 【請求項３】上記配線パターンには、中央部に配された
外部接続用端子形成領域と、周端部に配された上記電極
と、該外部接続用端子形成領域および電極を接続する配
線部とが設けられており、 上記配線パターン上に設けられる絶縁層には、上記外部
接続用端子形成領域および電極に対応する位置に開口部
が設けられていることを特徴とする請求項１または２に
記載の半導体装置。 - 【請求項４】上記積載個片半導体基板のうち少なくとも
１つには、電極配置側の面に能動素子が形成されている
ことを特徴とする請求項１ないし３の何れか１つに記載
の半導体装置。 - 【請求項５】同一面内に、複数の最上位個片半導体基板
が配置されていることを特徴とする請求項１ないし４の
何れか１つに記載の半導体装置。 - 【請求項６】第１の半導体基板の主面上に能動素子およ
び電極を形成する第１の工程と、 上記第１の半導体基板と同じ材料からなる積載半導体基
板上に、電極を含む配線パターンを形成した後、該積載
半導体基板を個々に切り出して積載個片半導体基板を形
成する、上記第１の工程と並行する第２の工程と、 上記第１の半導体基板上に、該第１の半導体基板の主面
範囲内に収まるように、少なくとも１つ以上の上記積載
個片半導体基板を積載する第３の工程と、 上記第１の半導体基板に形成された電極と、積載個片半
導体基板のうちの少なくとも１つに形成された電極と
を、導体にて接続する第４の工程と、 最上位に配置された積載個片半導体基板に設けられる配
線パターン上に、外部接続用端子を形成する第５の工程
と、 少なくとも上記導体を被覆するように封止樹脂を形成す
る第６の工程と、 上記第１の半導体基板を分断することにより、個々の半
導体装置を形成する第７の工程とを含むことを特徴とす
る半導体装置の製造方法。 - 【請求項７】上記第３の工程において、各積載個片半導
体基板における電極形成側の面の向きを上記第１の半導
体基板の主面と同方向とし、且つ、第１の半導体基板に
設けられた電極および他の積載個片半導体基板に設けら
れた電極を覆わないように、各積載個片半導体基板を積
載することを特徴とする請求項６に記載の半導体装置の
製造方法。 - 【請求項８】上記積載個片半導体基板のうちの少なくと
も１つには、能動素子が形成されていることを特徴とす
る請求項６または７に記載の半導体装置の製造方法。 - 【請求項９】上記第２の工程において、ウエハプロセス
が用いられることを特徴とする請求項６ないし８の何れ
か１つに記載の半導体装置の製造方法。 - 【請求項１０】上記第６の工程の後に、上記第１の半導
体基板の裏面側を研磨する工程を含むことを特徴とする
請求項６ないし９の何れか１つに記載の半導体装置の製
造方法。 - 【請求項１１】上記第３の工程において、上記第１の半
導体基板に各積載個片半導体基板を積載する前に、該第
１の半導体基板の良品検査を行い、良品と判定された第
１の半導体基板の個片領域にのみ各積載個片半導体基板
を積載することを特徴とする請求項６ないし１０の何れ
か１つに記載の半導体装置の製造方法。 - 【請求項１２】上記第３の工程において、各積載個片半
導体基板を第１の半導体基板に積載する前に、各積載個
片半導体基板の良品検査を行い、良品と判定された積載
個片半導体基板のみを第１の半導体基板に積載すること
を特徴とする請求項６ないし１１の何れか１つに記載の
半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000137702A JP3701542B2 (ja) | 2000-05-10 | 2000-05-10 | 半導体装置およびその製造方法 |
| KR10-2001-0023702A KR100424058B1 (ko) | 2000-05-10 | 2001-05-02 | 반도체장치 및 그의 제조방법 |
| US09/847,314 US6552426B2 (en) | 2000-05-10 | 2001-05-03 | Semiconductor device and method of manufacturing same |
| TW090110837A TW502347B (en) | 2000-05-10 | 2001-05-07 | Semiconductor device and method of manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000137702A JP3701542B2 (ja) | 2000-05-10 | 2000-05-10 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001320013A true JP2001320013A (ja) | 2001-11-16 |
| JP3701542B2 JP3701542B2 (ja) | 2005-09-28 |
Family
ID=18645434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000137702A Expired - Fee Related JP3701542B2 (ja) | 2000-05-10 | 2000-05-10 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6552426B2 (ja) |
| JP (1) | JP3701542B2 (ja) |
| KR (1) | KR100424058B1 (ja) |
| TW (1) | TW502347B (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072587A (ja) * | 2003-08-20 | 2005-03-17 | Samsung Electronics Co Ltd | Ｂｇａパッケージ、パッケージ積層構造及びその製造方法 |
| JP2006060281A (ja) * | 2004-08-17 | 2006-03-02 | Seiko Epson Corp | 圧電発振器 |
| KR100639702B1 (ko) | 2004-11-26 | 2006-10-30 | 삼성전자주식회사 | 패키지된 반도체 다이 및 그 제조방법 |
| KR100771936B1 (ko) * | 2003-11-28 | 2007-10-31 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| KR100771860B1 (ko) | 2004-12-28 | 2007-11-01 | 삼성전자주식회사 | 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법 |
| JP2008193179A (ja) * | 2007-01-31 | 2008-08-21 | Kyocera Kinseki Corp | 圧電発振器 |
| JP2008205518A (ja) * | 2008-06-02 | 2008-09-04 | Sharp Corp | 半導体装置の製造方法 |
| JP2008258279A (ja) * | 2007-04-02 | 2008-10-23 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2008277438A (ja) * | 2007-04-26 | 2008-11-13 | Ricoh Microelectronics Co Ltd | 電子部品、基板、並びに、電子部品及び基板の製造方法 |
| US7645634B2 (en) | 2005-06-20 | 2010-01-12 | Stats Chippac Ltd. | Method of fabricating module having stacked chip scale semiconductor packages |
| KR101172527B1 (ko) | 2005-03-31 | 2012-08-10 | 스태츠 칩팩, 엘티디. | 상부면 및 하부면에서 노출된 기판 표면들을 갖는 반도체적층 패키지 어셈블리 |
| JP2016503241A (ja) * | 2013-01-11 | 2016-02-01 | マイクロン テクノロジー， インク． | パッケージ貫通インタコネクト付き半導体デバイスアセンブリ並びに関連するシステム、デバイス、及び方法 |
| US9543261B2 (en) | 2003-09-22 | 2017-01-10 | Intel Corporation | Designs and methods for conductive bumps |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6881593B2 (en) * | 2001-05-31 | 2005-04-19 | The Johns Hopkins University | Semiconductor die adapter and method of using |
| US7109588B2 (en) * | 2002-04-04 | 2006-09-19 | Micron Technology, Inc. | Method and apparatus for attaching microelectronic substrates and support members |
| TWI232560B (en) * | 2002-04-23 | 2005-05-11 | Sanyo Electric Co | Semiconductor device and its manufacture |
| SG111069A1 (en) * | 2002-06-18 | 2005-05-30 | Micron Technology Inc | Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods |
| SG107595A1 (en) | 2002-06-18 | 2004-12-29 | Micron Technology Inc | Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assembles and packages including such semiconductor devices or packages and associated methods |
| TWI229435B (en) | 2002-06-18 | 2005-03-11 | Sanyo Electric Co | Manufacture of semiconductor device |
| US6791168B1 (en) * | 2002-07-10 | 2004-09-14 | Micron Technology, Inc. | Semiconductor package with circuit side polymer layer and wafer level fabrication method |
| JP2006502596A (ja) * | 2002-10-08 | 2006-01-19 | チップパック，インク． | 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール |
| US7034387B2 (en) | 2003-04-04 | 2006-04-25 | Chippac, Inc. | Semiconductor multipackage module including processor and memory package assemblies |
| TWI227550B (en) * | 2002-10-30 | 2005-02-01 | Sanyo Electric Co | Semiconductor device manufacturing method |
| US7199459B2 (en) * | 2003-01-22 | 2007-04-03 | Siliconware Precision Industries Co., Ltd. | Semiconductor package without bonding wires and fabrication method thereof |
| KR100498488B1 (ko) * | 2003-02-20 | 2005-07-01 | 삼성전자주식회사 | 적층형 반도체 패키지 및 그 제조방법 |
| US7030489B2 (en) * | 2003-07-31 | 2006-04-18 | Samsung Electronics Co., Ltd. | Multi-chip module having bonding wires and method of fabricating the same |
| JP4401181B2 (ja) | 2003-08-06 | 2010-01-20 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
| SG120123A1 (en) * | 2003-09-30 | 2006-03-28 | Micron Technology Inc | Castellated chip-scale packages and methods for fabricating the same |
| US7098544B2 (en) * | 2004-01-06 | 2006-08-29 | International Business Machines Corporation | Edge seal for integrated circuit chips |
| US7309904B2 (en) * | 2004-03-24 | 2007-12-18 | Yamaha Corporation | Semiconductor device, magnetic sensor, and magnetic sensor unit |
| US7332801B2 (en) * | 2004-09-30 | 2008-02-19 | Intel Corporation | Electronic device |
| JPWO2006043388A1 (ja) * | 2004-10-21 | 2008-05-22 | 松下電器産業株式会社 | 半導体内蔵モジュール及びその製造方法 |
| KR100626618B1 (ko) * | 2004-12-10 | 2006-09-25 | 삼성전자주식회사 | 반도체 칩 적층 패키지 및 제조 방법 |
| TWI324800B (en) * | 2005-12-28 | 2010-05-11 | Sanyo Electric Co | Method for manufacturing semiconductor device |
| TWI334638B (en) * | 2005-12-30 | 2010-12-11 | Ind Tech Res Inst | Structure and process of chip package |
| TW200737506A (en) * | 2006-03-07 | 2007-10-01 | Sanyo Electric Co | Semiconductor device and manufacturing method of the same |
| TWI314774B (en) * | 2006-07-11 | 2009-09-11 | Siliconware Precision Industries Co Ltd | Semiconductor package and fabrication method thereof |
| WO2008018524A1 (en) * | 2006-08-11 | 2008-02-14 | Sanyo Electric Co., Ltd. | Semiconductor device and its manufacturing method |
| JP5010247B2 (ja) * | 2006-11-20 | 2012-08-29 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| JP4639245B2 (ja) * | 2008-05-22 | 2011-02-23 | パナソニック株式会社 | 半導体素子とそれを用いた半導体装置 |
| US8080446B2 (en) * | 2009-05-27 | 2011-12-20 | Stats Chippac Ltd. | Integrated circuit packaging system with interposer interconnections and method of manufacture thereof |
| US8981577B2 (en) * | 2010-03-24 | 2015-03-17 | Stats Chippac Ltd. | Integrated circuit packaging system with interconnect and method of manufacture thereof |
| US8642381B2 (en) | 2010-07-16 | 2014-02-04 | Stats Chippac, Ltd. | Semiconductor device and method of forming protective layer over exposed surfaces of semiconductor die |
| US8895440B2 (en) | 2010-08-06 | 2014-11-25 | Stats Chippac, Ltd. | Semiconductor die and method of forming Fo-WLCSP vertical interconnect using TSV and TMV |
| US8288203B2 (en) | 2011-02-25 | 2012-10-16 | Stats Chippac, Ltd. | Semiconductor device and method of forming a wafer level package structure using conductive via and exposed bump |
| US9324659B2 (en) * | 2011-08-01 | 2016-04-26 | Stats Chippac, Ltd. | Semiconductor device and method of forming POP with stacked semiconductor die and bumps formed directly on the lower die |
| US10120971B2 (en) * | 2016-08-30 | 2018-11-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated fan-out package and layout method thereof |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR850000289A (ko) * | 1983-06-17 | 1985-02-26 | 이연동 | 연탄보일라용 토관 제조방법 |
| ES8700500A1 (es) * | 1984-02-17 | 1986-11-16 | American Telephone & Telegraph | Perfeccionamientos en dispositivos de circuitos integrados |
| JP3176542B2 (ja) * | 1995-10-25 | 2001-06-18 | シャープ株式会社 | 半導体装置及びその製造方法 |
| SG45122A1 (en) * | 1995-10-28 | 1998-01-16 | Inst Of Microelectronics | Low cost and highly reliable chip-sized package |
| US5674785A (en) * | 1995-11-27 | 1997-10-07 | Micron Technology, Inc. | Method of producing a single piece package for semiconductor die |
| KR19980030912A (ko) * | 1996-10-30 | 1998-07-25 | 김광호 | 칩 스케일 패키지 |
| KR100199286B1 (ko) * | 1996-12-02 | 1999-06-15 | 윤종용 | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 |
| KR100221918B1 (ko) * | 1996-12-30 | 1999-09-15 | 윤종용 | 칩 스케일 패키지 |
| WO1998033217A1 (en) * | 1997-01-24 | 1998-07-30 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing thereof |
| JP3593833B2 (ja) | 1997-02-10 | 2004-11-24 | 富士通株式会社 | 半導体装置 |
| JPH1154658A (ja) * | 1997-07-30 | 1999-02-26 | Hitachi Ltd | 半導体装置及びその製造方法並びにフレーム構造体 |
| US6097087A (en) * | 1997-10-31 | 2000-08-01 | Micron Technology, Inc. | Semiconductor package including flex circuit, interconnects and dense array external contacts |
| US6049129A (en) * | 1997-12-19 | 2000-04-11 | Texas Instruments Incorporated | Chip size integrated circuit package |
| JP3481444B2 (ja) * | 1998-01-14 | 2003-12-22 | シャープ株式会社 | 半導体装置及びその製造方法 |
| JP3481117B2 (ja) * | 1998-02-25 | 2003-12-22 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP3127889B2 (ja) * | 1998-06-25 | 2001-01-29 | 日本電気株式会社 | 半導体パッケージの製造方法およびその成形用金型 |
| JP2000208540A (ja) * | 1998-08-25 | 2000-07-28 | Texas Instr Inc <Ti> | 薄型半導体チップスケ―ル・パッケ―ジを密封する方法 |
-
2000
- 2000-05-10 JP JP2000137702A patent/JP3701542B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-02 KR KR10-2001-0023702A patent/KR100424058B1/ko not_active IP Right Cessation
- 2001-05-03 US US09/847,314 patent/US6552426B2/en not_active Expired - Lifetime
- 2001-05-07 TW TW090110837A patent/TW502347B/zh not_active IP Right Cessation
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072587A (ja) * | 2003-08-20 | 2005-03-17 | Samsung Electronics Co Ltd | Ｂｇａパッケージ、パッケージ積層構造及びその製造方法 |
| US11201129B2 (en) | 2003-09-22 | 2021-12-14 | Intel Corporation | Designs and methods for conductive bumps |
| US10249588B2 (en) | 2003-09-22 | 2019-04-02 | Intel Corporation | Designs and methods for conductive bumps |
| US9543261B2 (en) | 2003-09-22 | 2017-01-10 | Intel Corporation | Designs and methods for conductive bumps |
| KR100771936B1 (ko) * | 2003-11-28 | 2007-10-31 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| US7298045B2 (en) | 2003-11-28 | 2007-11-20 | Matsushita Electric Industrial Co., Ltd | Stacked semiconductor device |
| JP2006060281A (ja) * | 2004-08-17 | 2006-03-02 | Seiko Epson Corp | 圧電発振器 |
| KR100639702B1 (ko) | 2004-11-26 | 2006-10-30 | 삼성전자주식회사 | 패키지된 반도체 다이 및 그 제조방법 |
| KR100771860B1 (ko) | 2004-12-28 | 2007-11-01 | 삼성전자주식회사 | 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법 |
| KR101172527B1 (ko) | 2005-03-31 | 2012-08-10 | 스태츠 칩팩, 엘티디. | 상부면 및 하부면에서 노출된 기판 표면들을 갖는 반도체적층 패키지 어셈블리 |
| US7645634B2 (en) | 2005-06-20 | 2010-01-12 | Stats Chippac Ltd. | Method of fabricating module having stacked chip scale semiconductor packages |
| KR101081140B1 (ko) | 2005-06-20 | 2011-11-07 | 스태츠 칩팩, 엘티디. | 적층 칩 스케일 패키지를 구비한 모듈 및 그 제작 방법 |
| JP2008193179A (ja) * | 2007-01-31 | 2008-08-21 | Kyocera Kinseki Corp | 圧電発振器 |
| JP2008258279A (ja) * | 2007-04-02 | 2008-10-23 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2008277438A (ja) * | 2007-04-26 | 2008-11-13 | Ricoh Microelectronics Co Ltd | 電子部品、基板、並びに、電子部品及び基板の製造方法 |
| JP2008205518A (ja) * | 2008-06-02 | 2008-09-04 | Sharp Corp | 半導体装置の製造方法 |
| JP2016503241A (ja) * | 2013-01-11 | 2016-02-01 | マイクロン テクノロジー， インク． | パッケージ貫通インタコネクト付き半導体デバイスアセンブリ並びに関連するシステム、デバイス、及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6552426B2 (en) | 2003-04-22 |
| TW502347B (en) | 2002-09-11 |
| KR100424058B1 (ko) | 2004-03-24 |
| KR20010104216A (ko) | 2001-11-24 |
| JP3701542B2 (ja) | 2005-09-28 |
| US20010040285A1 (en) | 2001-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3701542B2 (ja) | 半導体装置およびその製造方法 | |
| TWI654726B (zh) | 具有虛設連接器的半導體封裝及其形成方法 | |
| KR100750764B1 (ko) | 반도체 장치 | |
| US20200335447A1 (en) | Method for fabricating electronic package | |
| KR100621438B1 (ko) | 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법 | |
| US7413925B2 (en) | Method for fabricating semiconductor package | |
| US7335986B1 (en) | Wafer level chip scale package | |
| US20110209908A1 (en) | Conductor package structure and method of the same | |
| US10242972B2 (en) | Package structure and fabrication method thereof | |
| US20110074037A1 (en) | Semiconductor device | |
| KR100460062B1 (ko) | 멀티 칩 패키지 및 그 제조 방법 | |
| JPH0897217A (ja) | 半導体装置及びその製造方法 | |
| JPH11233687A (ja) | サブチップ−スケール・パッケージ構造を有する半導体デバイスおよびその製造方法 | |
| JP2003051580A (ja) | 半導体装置及びその製造方法 | |
| JP2010278040A (ja) | 半導体装置の製造方法および半導体装置 | |
| TWI740352B (zh) | 製造具有增加產量的半導體裝置模組的方法及相關的半導體裝置模組 | |
| US6841884B2 (en) | Semiconductor device | |
| US20070054439A1 (en) | Multi-chip stack structure | |
| JP2001338932A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2002110714A (ja) | チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法 | |
| US20110031607A1 (en) | Conductor package structure and method of the same | |
| US20040089946A1 (en) | Chip size semiconductor package structure | |
| US11784148B2 (en) | Semiconductor package | |
| US10854576B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2003031768A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050713 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080722 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130722 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |