TW201140807A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW201140807A
TW201140807A TW099143235A TW99143235A TW201140807A TW 201140807 A TW201140807 A TW 201140807A TW 099143235 A TW099143235 A TW 099143235A TW 99143235 A TW99143235 A TW 99143235A TW 201140807 A TW201140807 A TW 201140807A
Authority
TW
Taiwan
Prior art keywords
electrode
oxide semiconductor
insulating layer
layer
transistor
Prior art date
Application number
TW099143235A
Other languages
English (en)
Other versions
TWI549261B (zh
Inventor
Shunpei Yamazaki
Jun Koyama
Kiyoshi Kato
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201140807A publication Critical patent/TW201140807A/zh
Application granted granted Critical
Publication of TWI549261B publication Critical patent/TWI549261B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

201140807 六、發明說明： 【發明所屬之技術領域】 在此揭露的本發明有關於包括半導體元件的半導體裝 置及製造半導體裝置之方法。 * 【先前技術】 使用半導體元件之儲存裝置大致分成兩類：當電源停 止時喪失已儲存資料之依電性裝置及當不供應電力時保持 已儲存資料之非依電性裝置。 依電性儲存裝置的一典型範例爲動態隨機存取記憶體 (DRAM ) 。DRAM以一種方式儲存資料，使得選擇包括 在儲存元件中之電晶體並在電容器中儲存電荷。 當從DRAM讀取資料時，以上述原理喪失儲存在電容 器中之電荷；因此，每一次讀出資料時必須有另一寫入操 作。此外，包括在儲存元件中之電晶體有漏電流且即使當 不選擇電晶體時電荷會流入或流出電容器，所以資料保持 時間爲短。有鑑於此，必須在預定間隔有另一寫入資料（ 更新操作），且難以充分減少耗電量。此外，由於當電源 停止時會喪失已儲存的資料，需要使用磁性材料或光學材 料的額外儲存裝置來長時間保持資料。 依電性儲存裝置之另一範例爲靜態隨機存取記億體（ SRAM ) 。SRAM藉由使用諸如正反器的電路來保持已儲存 資料並不需更新操作。這意指SRAM比DRAM更有優勢。然 而，每儲存容量之成本增加’因爲使用了諸如正反器的電 -5- 201140807 路。此外，如同在DRAM中般，當電源停止時SRAM中儲存 的資料會喪失。 非依電性儲存裝置的一典型範例爲快閃記憶體。快閃 記憶體包括於電晶體中在閘極電極與通道形成區域之間的 浮置閘極，並藉由在浮置閘極中保持電荷來儲存资料。因 此，快閃記憶體具有資料保持時間極長（幾乎永久）且不 需要依電性儲存裝置中所需的更新操作之優點（參見專利 文獻1 )。 然而，包括在儲存元件中之閘極絕緣層會藉由在寫入 中產生的穿隧電流而退化，所以在預定次數的寫入操作後 儲存元件會停止其之作用。爲了減少此問題之負面影響， 例如採用等化每一儲存元件中之寫入操作的次數的方法。 然而，需要複雜的周邊電路來實現此方法。此外，採用這 類方法不會解決爵命之根本問題。換言之，快閃記憶體不 適合其中頻繁重寫資料的應用。 另外，在浮置閘極中保持電荷或移除電荷需要高電壓 ，並且還需要針對此之電路。此外，保持或移除電荷會花 上頗長的時間，並且不容易以較高速度執行寫入及抹除。 [引用] [專利文獻] [專利文獻1]日本公開專利申請案號S 5 7- 1 05 8 8 9 【發明內容】 有鑑於上述問題，所揭露的本發明之一實施例的一目 -6 - 201140807 的爲提供一種具有新穎結構的半導體裝置，其中當不 電力時可保持已儲存之資料，且無寫入次數的限制。 在所揭露的本發明中，使用高度純化的氧化物半 來形成半導體裝置。使用高度純化的氧化物半導體所 之電晶體可長時間保持資料，因爲其之漏電流極小。 所揭露的本發明之一實施例爲一種半導體裝置， :第一電晶體，其包括：一通道形成區域、具有通道 區域設置在其之間的雜質區域、設置在通道形成區域 的第一閘極絕緣層、設置在第一閘極絕緣層上方的第 極電極、以及電連接至雜質區域的第一源極電極及第 極電極；第二電晶體，其包括：氧化物半導體層、電 至氧化物半導體層之第二源極電極及第二汲極電極、 氧化物半導體層、第二源極電極、第二汲極電極之第 極絕緣層、以及在第二閘極絕緣層上方重疊氧化物半 層的第二閘極電極；以及電容器元件，其包括：第二 電極及第二汲極電極之一、第二閘極絕緣層、以及設 在第二閘極絕緣層上方重疊第二源極電極及第二汲極 之一的電極。第一閘極電極及第二源極電極和第二汲 極之一互相電連接。 所揭露的本發明之一實施例爲一種半導體裝置， :第一電晶體，其包括：通道形成區域、具有通道形 域設置在其之間的雜質區域、設置在通道形成區域上 第一閘極絕緣層'設置在第一閘極絕緣層上方的第一 電極、以及電連接至雜質區域的第一源極電極及第一 供應 導體 形成 包含 形成 上方 一聞 一汲 連接 覆蓋 二閘 導體 源極 置成 電極 極電 包含 成區 方的 閘極 汲極 201140807 電極；第二電晶體，其包括：氧化物半導體層、電連接至 氧化物半導體層之第二源極電極及第二汲極電極、接觸第 二源極電極及第二汲極電極之絕緣層、設置成覆蓋氧化物 半導體層、第二源極電極、第二汲極電極、及絕緣層之第 二閘極絕緣層、以及設置成在第二閘極絕緣層上方重疊氧 化物半導體層的第二閘極電極；以及電容器元件，其包括 :第二源極電極及第二汲極電極之一、第二閘極絕緣層、 以及設置成在第二閘極絕緣層上方重疊第二源極電極及第 二汲極電極之一的電極。第一閘極電極及第二源極電極和 第二汲極電極之一互相電連接。 在上述說明中，氧化物半導體層較佳接觸第二源極電 極及第二汲極電極的側表面或頂表面。另外，在上述說明 中，第二電晶體及電容器較佳設置在第一電晶體上方。 注意到在此說明書及之類中，諸如「上方」或「下方 」的術語不非一定指一構件在另一構件的「直接上方」或 「直接下方」。例如，詞句「閘極電極在閘極絕緣層上方 」不排除其中構件係放置在閘極絕緣層與閘極電極之間的 情況。此外，諸如「上方」或「下方」的術語僅爲了方便 敘述而使用且可包括其中構件關係爲顛倒的情況，除非另 有所指。 另外，在此說明書及之類中，諸如「電極」或「佈線 」的術語不限制構件的功能。例如，「電極」有時用爲「 佈線」之部分，且反之亦然。此外，「電極」或「佈線」 的術語可包括其中複數「電極」或「佈線」以積體方式形 201140807 成的情況。 當例如使用相反極性的電晶體時或當電流流動方向在 電路操作中改變時，「源極」及「汲極」的功能有時會互 換。因此，「源極」及「汲極」術語可在此說明書中分別 用來標示汲極及源極。 注意到在此說明書及之類中，「電連接」術語包括其 中構件經由具有任何電功能的物體連接之情況。對於具有 任何電功能的物體無特別限制，只要可在經由該物體所連 接的構件之間傳送並接收電信號。 「具有任何電功能的物體」之範例爲切換元件，如電 晶體、電阻器、電感器、電容器，以及具有各式各樣的功 能之元件，還有電極及佈線。 本發明之一實施例提供具有一結構的半導體裝置，其 中堆疊著包括非氧化物半導體之材料的電晶體及包括氧化 物半導體之電晶體。 由於包括氧化物半導體的電晶體之關閉電流極低，可 藉由使用該電晶體來保持已儲存資料極長的時間。換言之 ，可充分減少耗電量，因爲更新操作變得不必要或更新操 作的頻率可極低。此外，即使在不供電時，仍可長時間保 持已儲存的資料。 再者’無需高電壓來寫入資料，且元件的退化不會成 爲問題。例如，由於無需執行將電子注入到浮置閘極或從 浮置閘極抽取電子（此爲傳統非依電性記憶體所需），不 會發生諸如閘極絕緣層退化的問題。亦即，根據本發明之 -9- 201140807 一實施例的半導體裝置對於寫入次數無限制（此爲傳統非 依電性記億體的一個問題），且可大幅改善其之可靠度。 此外，根據電晶體的啓通狀態及關閉狀態來寫入資料，藉 此可輕易贲現高速操作。另外，無需抹除資料的操作。 由於包括非氧化物半導體的材料之電晶體可以夠高速 度操作，藉由使用該電晶體可以高速讀出已儲存的資料。 藉由包含包括非氧化物半導體的材料之電晶體及包括 氧化物半導體之電晶體兩者可實現具有新穎特徵結構的氧 化物半導體。 【實施方式】 將參考附圖於下說明本發明之實施例的範例。注意到 本發明不限於下列說明，且熟悉此技藝人士輕易了解到可 以各種方式修改在此揭露的模式及細節而不背離本發明之 精神與範疇。因此，本發明不應解釋成限於包括在此之實 施例的內容。 注意到在某些情況中爲了方便了解而未準確地表示圖 中所示之各個結構的位置、大小、範園、或之類。因此， 本發明之實施例不一定限於闘中所揭露之這類位置、大小 、範圍、或之類。 在此說明書中，使用諸如「第一」、「第二」、及「 第三」的順序數以避免混淆構件，且這些用詞不意味構件 數量之限制。 201140807 (實施例1 ) 在此實施例中，將參照第1A及1B圖、第2A至2D圖、 第3A1、A2、及3B圖、第4A至4H圖、及第5A至5E圖說明 根據在此揭露之本發明之一實施例的半導體裝置之結構及 製造方法。注意到在每一電路圖中，在一些情況中，在電 晶體旁寫上「OS」以指示電晶體包括氧化物半導體。 <半導體裝置之平面結構及剖面結構> 第1A及1B繪示半導體裝置之結構的一範例。第1A圖 繪示半導體裝置的剖面圖，且第1B圖繪示半導體裝置的平 面圖。在此，第1A圖對應沿著至第1B圖中之線A1-A2及 B1-B2的剖面。在第1A及1B圖中所示之半導體裝置中’在 下部中設置包括非半導體裝置的材料之電晶體160，且在 上部中設置包括氧化物半導體層的電晶體162及電容器164 。雖然電晶體160及162在此爲η通道電晶體，當然可使用p 通道電晶體。由於所揭露之本發明的技術本質係在電晶體 1 62中使用氧化物半導體以保持資料，不一定得將半導體 裝置之特定結構限制於在此所述之結構。 電晶體160包括設置在含有半導體材料（如矽）之基 板100中的通道形成區域116、通道形成區域11 6設置在其 之間的雜質區域114和高濃度雜質區域120 (雜質區域114 和高濃度雜質區域120亦統稱爲雜質區域）、設置在通道 形成區域1 1 6上方之閘極絕緣層1 0 8、設置在閘極絕緣層 108上方之閘極電極11〇、及電連接至雜質區域的源極電極 -11 - 201140807 或汲極電極130a和源極或汲極電極130b。 在此，側壁絕緣層1 1 8設置在閘極電極1 1 〇的側表面上 。此外，高濃度雜質區域1 2 0形成在基板1 〇 〇中，以不和側 壁絕緣層1 18重疊，當由上看去時，金屬化合物區域124設 置成接觸高濃度雜質區域120。元件隔離絕緣層106設置在 基板100上方以圍繞電晶體160。設置層間絕緣層126及層 間絕緣層128以覆蓋電晶體160。源極或汲極電極130a及源 極或汲極電極1 3 Ob經由形成在層間絕緣層1 2 6及1 2 8中的開 口電連接至金屬化合物區域124。亦即，源極或汲極電極 1 3 0a及源極或汲極電極1 30b的每一者經由金屬化合物區域 124電連接至高濃度雜質區域120及雜質區域1 14。另外， 電極1 3 0 c經由形成在層間絕緣層1 2 6及1 2 8中的開口電連接 至閘極電極1 1 〇。注意到在某些情況中爲了電晶體1 60的整 合而不形成側壁絕緣層1 1 8。 電晶體1 62包括設置在絕緣層1 3 8上方的源極或汲極電 極142a及源極或汲極電極142b、電連接至源極或汲極電極 142a及源極或汲極電極142b之氧化物半導體層140、接觸 源極或汲極電極142a、源極或汲極電極142b、及氧化物半 導體層140的絕緣層144、覆蓋源極或汲極電極142a、源極 或汲極電極142b、氧化物半導體層140、及絕緣層144的閘 極絕緣層1 46、及設置成在閘極絕緣層1 46上方重疊氧化物 半導體層140的閘極電極148a。在此，設置絕緣層144以減 少由閘極電極1 48 a及之類所造成的電容。注意到爲了簡化 程序，可採用其中不設置絕緣層1 44的結構。 •12- 201140807 如上述，第1 A及1 B圖中所示之電晶體1 62爲頂部閘極 電晶體，且可稱爲頂部閘極底部接觸電晶體，因爲氧化物 半導體層14〇及源極或汲極電極142 a之類連接於包括氧化 物半導體層140之底表面的區域中。 在此，氧化物半導體層140較佳爲藉由從其充分移除 如氫之雜質或充分供應氧至其來高度純化的氧化物半導體 層。詳言之，例如，氧化物半導體層140中之氫濃度少於 或等於5xl019 atoms/cm3 ；較佳少於或等於5xl018 atoms/cm3;更佳爲少於或等於5xl017 atoms/cm3。注意到 藉由二次離子質譜（SIMS )來測量氧化物半導體層140的 上述氫濃度。在藉由以這類方式充分減少氫濃度來高度純 化且其中藉由充分供應氧來減少氧缺乏所導致之能隙中的 缺陷程度的氧化物半導體層140中獲得少於lxl 012 /cm3 ; 較佳少於lxlO11 /cm3或；且更佳少於1.45xl01() /cm3的載 子濃度。例如，在其中通道長度爲ΙΟμπι且氧化物半導體層 的厚度爲30 nm的情況中，當汲極電壓的範圍從近乎1 V至 10 V時，關閉電流（當閘極-源極電壓少於或等於0 V時 的汲極電流）少於或等於ΐχΐίτ13 A。此外，在室溫的關閉 電流密度（將關閉電流除以電晶體的通道寬度而得的値） 近乎 ΙχΙΟ.20 Α/μηι ( 10 ζΑ/μιη)至 ΙχΙΟ·19 Α/μπι ( 1〇〇 ζΑ/μηι)。另外，關閉電阻率大於或等於1χ109 Ω·ιη，且較 佳大於或等於lxl〇1C) Ω·ιη。依照此方式，當使用製造成i型 (本質）或實質i型的這種氧化物半導體時，可獲得具有 優異的關閉電流特性之電晶體162» -13- 201140807 源極或汲極電極142a電連接至電極130c。換言之，源 極或汲極電極142 a電連接至電晶體160的閘極電極110。依 照此方式，設置分別接觸源極或汲極電極1 30a及源極或汲 極電極130b的電極142c及電極142d。 以源極或汲極電極142a、閘極絕緣層146、及電極 148b形成電容器164 »亦即，源極或汲極電極142a作用爲 電容器164的電極之一，且電極148b作用爲電容器164之另 一電極。 保護絕緣層150設置在電晶體162及電容器164的上方 ，且層間絕緣層152設置在保護絕緣層150上方。 <在上部中之電晶體及電容器中之修改範例> 接下來，在第2A至2D圖中繪示在第1A圖中之上部中 之電晶體及電容器中之修改範例。 第2A圖中所示的電晶體及電容器爲第1A及1B圖中之 半導體裝置的上部中之電晶體及電容器之修改範例。 第2A圖中所示之結構與第1A圖中所示之結構的不同 處在於絕緣層144設置在源極或汲極電極142a及源極或汲 極電極142b上方，且氧化物半導體層140覆蓋絕緣層144、 源極或汲極電極142a、及源極或汲極電極142b。另外，氧 化物半導體層1 40設置成經由絕緣層1 44中之開口接觸源極 或汲極電極142a。 此外，在第2 A至2D圖中所示的電晶體及電容器中’ 源極或汲極電極1 4 2 a、源極或汲極電極1 4 2 b、及絕緣廢 -14- 201140807 1 44的邊緣部具有錐形。在此，錐角例如較佳大於或等於 3 0°並少於或等於6(Γ。注意到錐角意指，當從與具有錐形 之層（例如，源極或汲極電極1 42a )的剖面垂直的方向（ 與基板的表面垂直之平面）看去，該層的側表面及底表面 所形成之傾斜角度。當源極或汲極電極1 4 2 a及源極或汲極 電極142b的邊緣部具有錐形時，可改善以氧化物半導體層 140的覆蓋並可防止因爲階梯造成之斷連。 在第2A圖中所示的結構中，由於並未處理氧化物半導 體層140，可避免因爲處理中所執行的蝕刻所導致之混合 污染物至氧化物半導體層140»此外，在電容器164中，當 堆疊氧化物半導體層140及閘極絕緣層146時，可充分確保 源極或汲極電極142a與電極148b之間的絕緣。 第2B圖中所示的電晶體及電容器具有與第2 A圖中所示 的電晶體及電容器部分不同的結構。 第2B圖中所示的結構與第2A圖中所示的結構不同處在 於形成具有錐形之氧化物半導體。換言之，氧化物半導體 層140在第2 A圖中的結構中整體覆蓋絕緣層144、源極或汲 極電極142a、及源極或汲極電極142b，而第2B圖中的結構 中，氧化物半導體層具有島狀形狀，藉此氧化物半導體層 覆蓋絕緣層144、源極或汲極電極142a、及源極或汲極電 極142b的部分。在此，島狀氧化物半導體層140之邊緣部 較佳具有錐形。其之錐角例如較佳大於或等於3 0 °並少於 或等於60°。 此外，在電容器164中，當堆疊氧化物半導體層140及 -15- 201140807 閘極絕緣層146時，可充分確保源極或汲極電極142 a與電 極1 4 8 b之間的絕緣。 第2C圖中所示的電晶體及電容器具有與第2A圖中所示 的電晶體及電容器部分不同的結構。 第2C圖中所示的結構與第2A圖中所示的結構不同處在 於絕緣層144並未設置在電晶體162及電容器164中。由於 絕緣層M4並未設置在第2C圖中所示的結構中’相較於第 2 A圖中所示之電晶體及電容器簡化製程並且減少製造成本 〇 在第2C圖中所示的結構中，由於並未處理氧化物半導 體層1 40，可避免因爲處理中所執行的蝕刻所導致之混合 污染物至氧化物半導體層140-此外，在電容器164中，當 堆疊氧化物半導體層140及閘極絕緣層146時，可充分確保 源極或汲極電極142 a與電極148b之間的絕緣。 第2D圖中所示的電晶體及電容器具有與第2B圖中所示 的電晶體及電容器部分不同的結構。 第2D圖中所示的結構與第2B圖中所示的結構不同處在 於絕緣層144並未設置在電晶體162及電容器164中。當絕 緣層144並未設置在電晶體162及電容器164中時，相較於 第2B圖中所示之電晶體及電容器簡化製程並且減少製造成 本。 此外，在電容器164中，當堆疊氧化物半導體層140及 閘極絕緣層146時，可充分確保源極或汲極電極142a與電 極1 4 8 b之間的絕緣。 -16- 201140807 <半導體裝置之電路組態及操作> 接下來，說明半導體裝置之電路組態及操作的範例。 第3A1圖繪示對應於第1A及1B圖中所示之半導體裝置的電 路組態之範例。 在第3A1圖中所示的半導體裝置中，第一佈線（1st線 ，亦稱爲源極線）電連接至電晶體1 60的源極電極。第二 佈線（2nd線，亦稱爲位元線）電連接至電晶體1 60的汲極 電極。此外，第三佈線（3 rd線，亦稱爲第一信號線）電 連接至電晶體162的源極電極和汲極電極之另一，且第四 佈線（4th線，亦稱爲第二信號線）電連接至電晶體162的 閘極電極。此外，電晶體1 60的閘極電極及電晶體1 62的源 極電極及汲極電極之一電連接至電容器164的電極之一。 第五佈線（5th線，亦稱爲字線）電連接至電容器164的另 —電極。 由於包括非氧化物半導體層的材料之電晶體160可在 比充分高的速度操作，可藉由使用電晶體1 60來以高速讀 出已儲存的資料。此外，包括氧化物半導體層的電晶體 1 62具有極低的關閉電流。針對那個原因，可藉由關閉電 晶體162來將電晶體160的閘極電極之電位保持極長的時間 。藉由設置電容器1 64，可輕易執行給予電晶體1 60之閘極 電極的電荷之保持及已儲存資料的讀取。 在此實施例中之半導體裝置利用其中可保持電晶體 160的閘極電極之電位的特性，藉此如下般寫入、保持、 -17- 201140807 及讀取資料。 首先，將說明资料的寫入及保持。首先，將第四佈線 之電位設定在會啓通電晶體1 62的電位，因此啓通電晶體 1 62。因此，將第三佈線之電位供應至電晶體1 60的閘極電 極及電容器164的電極之一。亦即，給與預定電荷至電晶 體1 60的閘極電極（寫入）。在此，提供給與不同電位位 準（此後亦稱爲低位準電荷及高位準電荷）的任何兩種電 荷。之後，將第四佈線的電位設定在會關閉電晶體1 62的 電位，因此關閉電晶體1 62。故保持給與電晶體1 60的閘極 電極之電荷（保持）。 由於電晶體1 62之關閉電流極低，長時間保持電晶體 160之閘極電極的電荷。 其次，將說明資料之讀取。藉由在供應預定電位（恆 定電位）至第一佈線的同時供應適當電位至第五佈線，第 二佈線之電位隨電晶體1 60的閘極電極中保持的電荷量變 化。這是因爲一般而言，當電晶體160爲η通道電晶體時， 在其中給與高位準電荷至電晶體1 60的閘極電極之情況中 的視臨限電壓Vth H低於在其中給與低位準電荷至電晶體 160的閘極電極之情況中的表觀臨限電壓Vth_L。在此，表 觀臨限電壓意指第五佈線的電位，其爲啓通電晶體1 6 0所 需。因此，將第五佈線的電位設定至介於V,h H與Vth L中 間的電位Vq，藉此可決定給與電晶體1 60的閘極電極之電 荷。例如，在其中於寫入中給與高位準電荷的情況中，當 第五佈線的電位設定至V〇 ( >Vth H)時，啓通電晶體160。 -18- 201140807 在其中於寫入中給與低位準電荷的情況中，即使當第五佈 線的電位設定至vQ ( <Vth_L)時，電晶體160維持在關閉狀 態中。因此’可藉由第二線的電位讀出已儲存的資料。 注意到在不讀出資料的情況中，可給與電晶體1 60會 關閉之電位，亦即，小於Vth_H的電位至第五佈線，無論電 晶體1 6 0的閘極電極之狀態爲何。替代地，可給與電晶體 160會啓通之電位’亦即，高於Vth_L的電位至第五佈線， 無論電晶體1 6 0的閘極電極之狀態爲何。 第三’將說明資料的重寫。以和資料之寫入和保持類 似的方式來執行資料的重寫。亦即，將第四佈線的電位設 定在會啓通電晶體162的電位，藉此啓通電晶體162。因此 ’將第三佈線之電位（關於新資料的電位）供應至電晶體 160的閘極電極及電容器164的電極之一。之後，將第四佈 線的電位設定在會關閉電晶體1 62的電位，藉此關閉電晶 體1 62。依此，給與關於新資料的電位至電晶體1 60的閘極 電極。 在根據於此揭露之本發明的半導體裝置中，可藉由另 一如上述般的資料寫入來直接重寫資料。針對那個原因， 無需快閃記億體或之類所必要的抹除操作，因此可防止抹 除操作所導致之操作速度的降低》換言之，可實現半導體 裝置的高速操作。 注意到電晶體1 62之源極電極和汲極電極電連接至電 晶體1 60的閘極電極，藉此具有和用於非依電性記億體元 件之浮置閘極電晶體的浮置閘極類似的功效。因此，圖中 -19- 201140807 電晶體162之源極電極和汲極電極電連接至電晶體i6〇的閘 極電極的部份在某些情況中稱爲浮置閘極部FG。當電晶體 162爲關閉時，浮置閘極部FG可被視爲嵌入絕緣體中並因 此可在浮置閘極部FG中保持電荷。包括氧化物半導體的電 晶體1 62中之關閉電流量小於或等於包括矽半導體或之類 電晶體1 60之關閉電流量的十萬分之一；因此，因電晶體 162的漏電流所造成之累積於浮置閘極部FG中的電荷喪失 微不足道。亦即，藉由包括氧化物半導體之電晶體1 62， 可實現能非依電性記億體裝置。 例如，當電晶體1 62的關閉電流密度在室溫近乎1 〇 ζΑ/μηι ( I zA(賽普托安培（zeptoampere))且電容器164的 電容値近乎1 pF，可儲存資料達1〇6秒或更長。不用說保持 時間取決於電晶體的特性及電容値。 此外，在此情況中，可避免閘極絕緣膜（隧道絕緣膜 )惡化的問題，這是傳統浮置閘極電晶體中已有者。亦即 ，可解決由於注入電子至浮置閘極中而造成的閘極絕緣膜 之惡化的問題。依此，在此實施例中所述的半導體裝置中 ，原則上對於寫入次數並無限制。此外，無需傳統浮置閘 極電晶體中的寫入或抹除所需之高電壓。 第3A1圖中之半導體裝置中的諸如電晶體的構件可被 視爲由電阻器及電容器所組成並以如第3 A2圖中所示之電 路所取代。亦即，在第3A2圖中，電晶體160及電容器164 各被視爲包括一電阻器及一電容器。R1及C1分別標示電容 器1 64的電阻値及電容値。電阻値r 1對應至取決於包括在 -20- 201140807 電容器1 64中之絕緣層的電阻値。R2及C2分別標示電晶體 160的電阻値及電容値。電阻値R2對應至取決於在電晶體 1 60在啓通狀態的時候之閘極絕緣層的電阻値。電容値C2 對應至所謂的閘極電容器（形成在閘極電極與源極電極或 汲極電極間的電容器）的値。注意到電阻値R2僅標示在電 晶體1 60的閘極電極與通道形成區域之間的電阻値，爲了 釐清這點，藉由虛線標示連結的一部分。 假設在電晶體1 62處於關閉狀態中的情況中在源極電 極與汲極電極之間的電阻値（亦稱爲有效電阻）爲ROS， 當滿足R12R0S及R22ROS時，電子保持時期（亦稱爲資 料保持時期）主要由電晶體1 62之關閉電流所決定。 另一方面，當沒滿足此條件時，即使電晶體1 62的電 流夠小仍難以充分保全保持時期。這是因爲除了電晶體 162中所發生之漏電流之外的漏電流爲大。因此，在此實 施例中之所揭露的半導體裝置可說是有利地滿足上述關係 〇 同時，希望滿足C12C2。這是因爲若C1爲大，則可 抑制第五佈線之電位，所以其在當浮置閘極部FG的電位被 第五佈線控制時（如在讀取時）爲低。 當滿足上述關係時，可實現較佳的半導體裝置。在此 實施例中，R 1及R2被閘極絕緣層1 08、閘極絕緣層1 46、或 之類所控制。相同關係適用於C 1及C 2。因此，希望適當設 定閘極絕緣層之材料、厚度、及之類以滿足上述關係。 第3B圖繪示與上述半導體裝置部分不同的半導體裝置 -21 - 201140807 。在第3B圖中所示的半導體中，電晶體160的閘極電極、 電晶體166的源極電極及汲極電極之一、及電容器164的電 極之一彼此電連接。第一佈線電晶體1 60的及源極電極互 相電連接。第二佈線電晶體1 6 0的及汲極電極互相電連接 。第三佈線電晶體166及源極電極及汲極電極的另一互相 電連接。第四佈線及電晶體166的第一閘極電極互相電連 接。第五佈線及電容器164的另一電極互相電連接。第六 佈線及電晶體1 66的第二閘極電極互相電連接。可施加與 施加至第四佈線相同的電位至第六佈線。替代地，可施加 與施加至第四佈線不同的電位至第六佈線以獨立控制第六 佈線》 換言之，第3B圖中所示的半導體裝置具有其中第3A1 圖中之半導體裝置的電晶體162被具有第二閘極電極的電 晶體1 6 6取代的結構。依此，在第3 B圖中所示的半導體裝 置中’除了第3A1圖中之半導體裝置所獲得之功效外，可 獲得輕易控制電晶體1 66的電氣特性（如臨限電壓）之功 效。例如，當施加負電位至第六佈線時，可輕易將電晶體 166變成通常關閉電晶體。 注意到在上述說明中使用其中電子爲主要載子的η通 道電晶體，當然可使用其中電洞爲主要載子的ρ通道電晶 體來取代η通道電晶體。 <製造半導體裝置之方法> 接下來，將說明製造第1 Α及1Β圖及第3Α1圖中所示的 -22- 201140807 半導體裝置之方法的一範例。首先，將於下參照第4 A至 4H圖來說明製造在下部中之電晶體160的方法，並接著將 參照第5A至5E圖來說明製造在上部中之電晶體162及電容 器1 64的方法。 <製造在下部中的電晶體之方法> 首先，備置包括半導體材料之基板100 (參見第4A圖 )。作爲包括半導體材料之基板1 00，可使用以矽、碳化 矽、或之類製成之單晶半導體基板或多晶半導體基板；以 鍺化矽或之類製成的化合物半導體基板；SOI基板；或之 類。在此，說明使用單晶矽基板作爲包括半導體材料之基 板100的一範例。注意到一般而言，術語「SOI基板j意指 在絕緣表面上設置矽半導體層的基板。在此說明書及之類 中，術語「SOI基板」意指亦在其類別中包括一種基板， 其中在絕緣表面上方設置使用非矽之材料所形成的半導體 層。亦即，包括「SOI基板」之半導體層不限於矽半導體 層。此外，SOI基板可爲一種基板，其具有半導體層設置 在諸如玻璃基板的絕緣基板上方且這兩者間設有絕緣層的 結構。 在基板100上方形成充當用於形成元件隔離絕緣層之 遮罩的保護層102 (參見第4A圖）。作爲保護層102，可例 如使用氧化矽、氮化矽、氮氧化矽、或之類所形成之絕緣 層。注意到在此步驟之前或之後，可將提供η型傳導性之 雜質元素或提供Ρ型傳導性之雜質元素添加至基板1 〇〇以控 -23- 201140807 制電晶體之臨限電壓。當使用矽來形成半導體時，可使用 磷、砷、或之類作爲提供η型傳導性之雜質。可使用硼、 鋁、鎵、或之類作爲提供ρ型傳導性之雜質。 接下來，使用保護層102作爲遮罩來蝕刻來移除未以 保護層102覆蓋之區域（亦即暴露區域）中之基板1〇〇的部 分。因此，形成隔離的半導體區域104 (參見第4Β圖）。 作爲蝕刻，較佳執行乾蝕刻，但可執行濕蝕刻。作爲蝕刻 氣體，可根據被蝕刻層的材料適當選擇蝕刻劑。 接著，形成絕緣層以覆蓋半導體區域1 04，並選擇性 移除與半導體區域1〇4重疊之一區域中的絕緣層，以形成 元件隔離絕緣層丨06 (參見第4Β圖）。使用氧化矽、氮化 矽、氮氧化矽、或之類來形成絕緣層。作爲移除絕緣層的 一種方法，可採用任何蝕刻處理及如CMP之硏磨處理。注 意到在半導體區域1 04的形成之後或在元件隔離絕緣層1 〇6 的形成之後移除保護層102。 接下來，在半導體區域104上方形成絕緣層，並且在 絕緣層上方形成包括導電材料之層。 絕緣層後續充當閘極絕緣層，並藉由CVD方法、濺鍍 方法、或之類形成爲氧化矽膜、氮氧化矽膜、氮化矽膜、 氧化飴膜、氧化鋁膜、氧化鉅膜、或之類單層或包括上述 膜之任何者的堆题層。替代地，可以一種方式形成絕緣層 ，使得藉由高密度電漿處理或熱氧化處理來氧化或氮化半 導體區域104之一表面。可例如使用諸如He、Ar、Kr、或 Xe之稀有氣體與諸如氧、氮氧化物、氨、氮、或氫的氣體 -24- 201140807 之混合來執行氣體高密度電漿處理。對於絕緣層之厚度無 特別限制，但可形成在例如大於或等於1 nm並且少於或等 於100 nm的範圍中之絕緣層。 可使用諸如鋁、銅、鈦、鉬、或鎢之金屬材料來形成 包括導電材料之層。可使用諸如含多晶矽的半導體材料來 形成包括導電材料之層。對於形成含有導電材料之層的方 法並無特別限制，且可採用諸如蒸發方法、CVD方法、濺 鍍方法、或旋塗方法的各種薄膜形成方法。注意到此實施 例顯示其中含有導電材料之層係使用金屬材料形成的情況 之一範例。 之後，藉由選擇性蝕刻絕緣層及包括導電材料之層來 形成閘極絕緣層108及閘極電極1 10 (參見第4C圖）。 接下來，形成覆蓋閘極電極U0的絕緣層112 (參見第 4C圖）。接著，藉由添加磷（P )、砷（As )、或之類到 半導體區域104，藉此形成具有淺接面深度之雜質區域114 (參見第4C圖）。注意到在此添加磷或砷以形成η通道電 晶體；可在形成Ρ通道電晶體的情況中添加諸如硼（Β )或 鋁（Α1)之雜質。藉由形成雜質區域114，在閘極絕緣層 108下方的半導體區域1〇4中形成通道形成區域116 (參見 第4C圖）。在此’可適當設定所添加之雜質的濃度；當半 導體元件之大小極度縮小時，較佳增加濃度。在此採用其 中於絕緣層1 1 2形成之後形成雜質區域U 4的步驟；替代地 ，可在雜質區域1 1 4形成後形成絕緣層1 1 2。 接下來，形成側壁絕緣層1 1 8 (參見第4 D圖）。形成 -25- 201140807 絕緣層以覆蓋絕緣層1 1 2並接著加以高各向異性鈾刻，藉 此可以自對準方式形成側壁絕緣層1 1 8 »此時，較佳部分 蝕刻絕緣層112以暴露出閘極電極11〇的頂表面及雜質區域 1 14的頂表面。 接著，形成絕緣層以覆蓋閘極電極110、雜質區域114 、側壁絕緣層1 1 8、及之類。接下來，添加諸如磷（Ρ )、 砷（As)、或之類至其中接觸絕緣層的雜質區域114之區 域，藉此形成高濃度雜質區域120 (參見第4E圖）。此後 ，移除絕緣層，並形成金屬層1 2 2以覆蓋閘極電極1 1 〇、側 壁絕緣層118、高濃度雜質區域120、及之類（參見第4E圖 )。可採用諸如真空蒸發方法、濺鍍方法、或旋塗方法之 各種沉積方法來形成金屬層122。較佳使用與包括在半導 體區域104中之半導體材料起反應而成爲低電阻金屬化合 物的金斶材料來形成金屬曆122。這類金屬材料之範例爲 隹太、鉬、鶴、鎳、銘、及鉛。 接下來，執行熱處理，使金屬層122與半導體材料起 反應。因此，形成接觸高濃度雜質區域120之金屬化合物 區域1 24 (參見第4F圖）》注意到當使用多晶矽或之類來 形成閘極電極1 10時，亦在接觸金屬層122之閘極電極1 1〇 的一區域中形成金屬化合物區域》 作爲熱處理，可例如採用以閃光燈之照射。雖當然可 使用另一熱處理方法，較佳使用可實現極短時間之熱處理 的方法以改善於金屬化合物之形成中的化學反應的可控性 。注意到藉由金屬材料與半導體材料之反應形成金屬化合 -26- 201140807 物區域，且其具有充分高的傳導性。金屬化合物區域的形 成可恰當減少電阻並改善元件特性。注意到在形成金屬化 合物區域124之後移除金屬層122。 接著，形成層間絕緣層1 2 6及層間絕緣層1 2 8以覆蓋於 上述步驟中形成之構件（參見第4G圖）。可使用包括諸如 氧化矽、氮氧化矽、氮化矽、氧化給、氧化鋁、或氧化鉅 的無機絕緣材料之材料來形成層間絕緣層1 2 6及1 2 8。此外 ，可使用諸如聚醯亞胺或丙烯酸樹脂之有機絕緣材料來形 成層間絕緣層1 2 6及1 2 8。雖然層間絕緣層在此具有層間絕 緣層1 2 6及層間絕緣層1 2 8的兩層結構，層間絕緣層之結構 不限於此結構。在形成層間絕緣層1 2 8之後，較佳以CMP 、鈾刻、或之類來平面化層間絕緣層1 2 8的表面。 接著，在層間絕緣層中形成到達金屬化合物區域1 24 的開口，並在開口中形成源極或汲極電極130a及源極或汲 極電極13 0b (參見第4H圖）。可以一種方式形成源極或汲 極電極及源極或汲極電極130b，例如，使得藉由PVC 方法、CVD方法、或之類在包括開口的區域中形成導電層 ，並接著藉由蝕刻、CMP、或之類移除導電層之部分。 詳言之，可採用一種方法，例如，其中藉由PVD方法 在包括開口的區域中形成薄鈦膜並藉由CVD方法形成氮化 鈦膜，並接著’形成鎢膜以嵌入開口中。在此，藉由PVD 方法所形成之鈦膜具有減少氧化物膜之表面（其上形成鈦 膜）的功能，以減少與下電極（在此，如金屬化合物區域 1 2 4 )的接觸電阻。在鈦膜形成之後所形成的氮化鈦膜具 -27- 201140807 有防止導電材料擴散的阻障功能。在形成鈦、氮化鈦、或 之類阻障膜之後可藉由鍍覆方法形成銅膜》 注意到在其中藉由移除導電層之部分來形成源極或汲 極電極130a及源極或汲極電極130b的情況中，較佳執行程 序以平面化表面。例如，當在包括開口的一區域中形成薄 鈦膜或薄氮化鈦膜並接著形成鎢薄膜以嵌入開口中時，可 移除多餘的鎢、鈦、氮化鈦、或之類並可藉由後續的CMP 來改善表面的平面性。以一種方式平面化包括源極或汲極 電極1 3 0a及源極或汲極電極1 3 Ob之表面，使得可在後續步 驟中有利地形成電極、佈線、絕緣層、半導體層、及之類 〇 注意到僅在此顯示與金屬化合物區域1 24接觸之源極 或汲極電極130a及源極或汲極電極130b;然而，亦可在此 步驟中形成與閘極電極110及之類接觸的電極130c。對於 用於源極或汲極電極130a及源極或汲極電極130b之材料並 無特別限制，且可使用各種導電材料。例如，可使用諸如 鉬、鈦、鉻、鉅、鎢、鋁、銅、鈸、或銃之導電材料。在 考慮到稍後執行的熱處理，較佳使用具有夠高耐熱性以承 受後續執行之熱處理的材料來形成源極或汲極電極1 30a及 源極或汲極電極13 0b。 依照此方式，形成使用包括半導體材料之基板1〇〇的 電晶體1 60 (參見第4H圖）。注意到在上述步驟之後可進 一步形成電極、佈線、絕緣層、或之類。當佈線具有包括 一層間絕緣層及一導電層之分層結構的堆疊層結構時，可 -28- 201140807 提供高度整合的半導體裝置。 <製造在上部中之電晶體的方法> 接下來，將參照第5A至5E圖說明在層間絕泰 方製造電晶體162的步驟。注意到第5A至5E圖繪 絕緣層128上方製造電極、電晶體162、及之類步 略放置於電晶體162下方之電晶體160及之類細節 首先，在層間絕緣層1 28、源極或汲極電極 極或汲極電極130b、及電極130c上方形成絕緣眉 藉由PVD方法、CVD方法、或之類來形成絕緣層1 用包括諸如氧化矽、氮氧化矽、氮化矽、氧化給 、或氧化鉬的無機絕緣材料之材料來形成絕緣屑 意到絕緣層138充當電晶體162的基底。不一定得 層 1 3 8。 接下來，在絕緣層1 3 8中形成到達源極或： 130a、源極或汲極電極130b、極電極130c的開口 .5A圖）。可藉由諸如使用遮罩的蝕刻之方法來形 藉由諸如使用光罩或之類的曝光來形成遮罩。可 刻或乾蝕刻來做爲蝕刻；以微製造而言，乾蝕刻 注意到在未設置絕緣層138的情況中，可省略此步 接下來，形成源極或汲極電極142a、源極或 142b、電極142c、及電極142d (參見第5B圖）。 方式形成源極或汲極電極142a、源極或汲極電極 極142c、及電極142d，以形成導電層來覆蓋絕箱 会層128上 示在層間 驟；故省 〇 130a 、源 Η 3 8。可 38。可使 、氧化鋁 F 1 3 8。注 設置絕緣 及極電極 (參見第 成開口。 使用濕蝕 爲較佳。 驟。 汲極電極 可以一種 142b ' Μ t層1 3 8並 29- 201140807 接著加以選擇性蝕刻。 可藉由典型爲濺鍍方法之PVD方法或諸如電漿CVD方 法的CVD方法來形成導電層。作爲導電層的材料，可使用 選自鋁、鉻、銅、鉅、鈦、鉬、或鎢之元素；含有任何這 些元素作爲成分之合金；或之類。替代地，可使用選自錳 、鎂、鲒、鈹、或钍的一或更多材料。可使用與選自鈦、 鉅、鎢、鉬、鉻、鈸 '或銃的一或更多元素結合的鋁。導 電層可具有單層結構或包括兩或更多層之堆疊層結構。例 如，導電層可具有含矽之鋁膜的單層結構、其中鈦膜堆疊 在鋁膜之上的兩層結構、或其中鈦膜、鋁膜、及鈦膜以此 順序堆®的三層結構。 亦可使用導電金屬氧化物來形成導電層。作爲導電金 屬氧化物，可使用氧化銦（Ιη203 )、氧化錫（Sn02 )、 氧化鋅（ZnO) '氧化銦—氧化錫合金（In203-Sn02，其 在某些情況中簡稱爲ITO)、氧化銦一氧化鋅合金（ In203-ZnO )、或其中包括矽或氧化矽的這些金屬氧化物 材料的任何者。 藉由源極或汲極電極142a之下邊緣部與源極或汲極電 極142b之下邊緣部之間的距離來決定電晶體之通道長度（ L )。在通道長度（I )少於25 nm的情況中之曝光，較佳 使用具有數奈米至數十奈米之波長的極紫外射線來形成用 於蝕刻之遮罩。以極紫外線之曝光導致高解析度且大焦深 。依此，可形成其中通道長度（1)少於25 nm的圖案，並 且還有，通道長度（Z)可大於或等於1〇 nm並少於或等於 •30- 201140807 1 000 nm。依照此方式，具有小通道長度之電晶體爲較佳 ，因爲具有小通道長度之電晶體導致電路的高操作速度及 低耗電量。 另外，源極或汲極電極142a及源極或汲極電極M2b之 端部較佳形成爲具有錐形。追是因爲當源極或汲極電極 142a及源極或汲極電極142b之端部具有錐形時，以後續形 成之氧化物半導體的覆蓋可增加並可防止斷連。在此，錐 角例如較佳大於或等於30°並少於或等於60°。注意到錐角 意指，當從與具有錐形之層（例如，源極或汲極電極1 42a )的剖面垂直的方向（與基板的表面垂直之平面）看去， 該層的側表面及底表面所形成之傾斜角度。 接下來，形成氧化物半導體層以覆蓋源極或汲極電極 l42a、源極或汲極電極l42b、及之類，並接著藉由諸如使 用遮罩的蝕刻之方法來加以處理，以形成島狀氧化物半導 體140 (參見第5C圖）。 較佳使用濺鍍方法來形成氧化物半導體層。作爲氧化 物半導體層，較佳使用如In-Sn-Ga-Zn-Ο爲基的膜之四成 分金屬氧化物；如In-Ga-Zn-Ο爲基的膜、In-Sn-Zn-Ο爲基 的膜、In-Al-Zn-Ο爲基的膜、Sn-Ga-Zn-Ο爲基的膜、A1-Ga-Ζη-Ο爲基的膜、及Sn-Al-Zn-Ο爲基的膜之三成分金屬 氧化物；Ιη-Ζη-0爲基的膜、Sn-Zn-Ο爲基的膜、Al-Zn-0 爲基的膜、Zn-Mg-Ο爲基的膜、Sn-Mg-Ο爲基的膜、In· Mg-Ο爲基的膜之兩成分金屬氧化物；或ιη_〇爲基的膜' Sn-Ο爲基的膜、或Ζη-0爲基的膜之兩成分金屬氧化物。注 -31 - 201140807 意到可添加矽到金屬氧化物中。例如，可使用例如含有在 2 wt%至10 wt% (包括這兩値）之Si02的靶材來形成氧化 物半導體層。 尤其，當使用In-Ga-Ζη-Ο爲基的金屬氧化物時，可形 成當無電場時具有夠高的電阻（夠低的關閉電流）並具有 高場效遷移率之半導體裝置》有鑑於此點，In-Ga_Zn_〇爲 基的金屬氧化物適用於針對半導體裝置所使用之半導體材 料。 作爲In-Ga-Zn-Ο爲基的金屬氧化物之一典型範例，提 供由InGaO^ZnOhCmX))所表示者。另外，提供使用μ 來取代Ga的由InM03(ZnO)m ( m>0)所表示者。在此，μ標 示選自鎵（Ga)、鋁（Α1)、鐵（Fe)、鎳（Ni)、錳（ Μη)、及鈷（Co)及之類的一或更多金屬元素。例如，μ 可爲 Ga、Ga 及 Al、Ga 及 Fe、Ga 及 Ni、Ga 及 Μη、Ga 及 Co、 或之類。注意到藉由晶體結構獲得上述組成並僅爲一個範 例。 在此實施例中，藉由使用In-Ga-Ζη-Ο爲基的金屬氧化 物靶材之濺鍍方法來形成氧化物半導體層。 在形成氧化物半導體層中，將基板保持在一維持在減 壓之處理室中且基板溫度較佳設定成高於或等於100 °c並 低於或等於600°c，且更佳高於或等於200°c並低於或等於 400 °C的溫度。在此，在加熱基板的同時形成氧化物半導 體層，而得以減少氧化物半導體層中之雜質濃度，並減少 濺鍍對氧化物半導體層的破壞。 -32- 201140807 形成氧化物半導體層之較佳的周圍環境爲稀有氣體（ 典型爲氬）周圍環境、氧周圍環境、或含有稀有氣體（典 型爲氬）及氧之混合周圍環境。詳言之，較佳使用高純度 氣體，例如，從其移除諸如氫、水、羥基、或氫化物之雜 質，使濃度降至1 ppm或更低（較佳爲10 ppb或更低）。 在此’爲了從室移除殘留的濕氣，較佳使用吸付型真 空泵。例如，可使用低溫泵、離子泵、或鈦昇華泵。作爲 抽空單元，可使用添加冷阱的渦輪分子泵。在以低溫泵抽 空之沉積室中，移除例如氫原子及諸如水（H20 )的含有 氫原子之化合物（且較佳還有含碳原子之化合物），藉此 可減少形成在沉積室中之氧化物半導體層的雜質濃度。 氧化物半導體層形成爲具有大於或等於2 rim並少於或 等於200 nm之厚度，較佳爲大於或等於5 nm並少於或等於 30 nm之厚度。注意到適當的厚度隨氧化物半導體材料而 變，且根據使用之材料適當設定厚度。 另外，當在形成氧化物半導體層中使用脈衝直流（DC )電源時，可減少塵埃（在沉積時形成的粉末或片狀物質 )且厚度爲均勻。 注意到沉積氧化物半導體層的濺鍍條件可如下·基板 與靶材間的距離爲170 nm;壓力爲0.4 Pa;直流（DC)電 爲0.5 kW;且周圍環境爲氧周圍環境（氧流速的比例爲 10 0%)。 注意到在藉由濺鍍形成氧化物半導體層之前’較佳藉 由引進氬氣體來產生電漿的反向濺鍍來移除附著至聞極絕 -33- 201140807 緣層138之表面的塵埃。在此，相較於離子衝擊濺鍍靶材 之正常濺鍍，反向濺鍍爲一種離子衝擊欲處理之表面以修 改表面的方法。讓離子衝擊欲處理之表面的方法之一範圍 爲其中在氬周圍環境中供應高頻電壓至表面以在基板附近 產生電漿的方法。注意到取代氬周圍環境，可使用氮周圍 環境、氦周圍環境、氧周圍環境、或之類。 作爲氧化物半導體層之蝕刻方法，可採用乾蝕刻或濕 蝕刻。當然可結合使用乾蝕刻及濕蝕刻。根據材料適當地 設定蝕刻條件（如蝕刻氣體或蝕刻溶液、蝕刻時間、及溫 度）以將氧化物半導體蝕刻成希望的形狀。 用於乾蝕刻的蝕刻氣體的一範例爲含有氯（氯爲基之 氣體，如氯（Cl2)、三氯化硼（BC13)、四氯化矽（SiCl4)、或 四氯化碳（CC14))之氣體。此外，可使用含氟之氣體（氟 爲基之氣體，如四氟化碳（CF4)、六氟化硫（SF6)、三氟化 氮（NF3)、或三氟甲烷（CHF3))、溴化氫（HBr)、氧（02)、 或諸如（He)或（Ar)的稀有氣體可添加至其之任何這些氣體 、或之類。 作爲乾蝕刻方法，可使用平行板RIE (反應性離子蝕 刻）方法或ICP (電感耦合式電漿）蝕刻方法。爲了蝕刻 氧化物半導體層成希望的形狀，適當地設定蝕刻條件（如 供應至盤繞電極之電力量、供應至基板側上之電極的電力 量、及基板側上之電極溫度）。 作爲濕蝕刻的蝕刻劑，可使用藉由混合磷酸、醋酸、 及硝酸而得之溶液、過氧化氨（在3 1 wt%的過氧化氫水： -34- 201140807 在2 8 w t %的氨水：水=5 : 2 : 2 )、或之類。亦可使用如 ITO07N (由 ΚΑΝΤΟ CHEMICAL CO.，INC所生產）之触刻 劑。 接著，較佳於氧化物半導體層上執行第一熱處理。藉 由第一熱處理，可移除氧化物半導體層中之諸如氫的雜質 。注意到在其中於蝕刻之後執行第一熱處理的情況中，會 有即使當使用濕蝕刻時縮短蝕刻時間的優點。第一熱處理 的溫度設定成高於或等於3 00 °C且低於或等於750 °C，較佳 高於或等於400°C且且低於或等於700°C。例如，將基板引 進到電爐中，其中使用電阻式加熱元件或之類，並且使氧 化物半導體層140在45 0°C於氮周圍環境中受到加熱處理一 小時。氧化物半導體層140在熱處理期間不暴露至空氣， 所以可防止水及氫（包括濕氣或之類）的進入。另外，較 佳在考量到設置在下層中之電晶體1 6 0的電極、佈線、或 之類的耐熱性下來決定第一熱處理之溫度。 熱處理設備不限於電爐且可爲藉由熱輻射或熱傳導從 諸如加熱氣體的一媒介加熱物體之設備。例如，可使用諸 如氣體迅速熱退火（GRTA)設備或燈迅速熱退火（LRTA )設備的迅速熱退火（RTA )設備。LRTA設備爲藉由從諸 如鹵素燈、金屬魯化物、氙弧燈、碳弧燈、高壓鈉燈、或 高壓汞燈的燈所發射之光的輻射（電磁波）加熱待處理物 體之設備。GRTA設備爲使用高溫氣體來執行熱處理的設 備。作爲氣體，使用不藉由熱處理與物體起反應之例如氮 的惰性氣體或諸如氬之稀有氣體》 -35- 201140807 例如，作爲第一熱處理，可如下舶 將基板放置在已加熱至650 °C至700 °C的 ，加熱數分鐘，並從惰性氣體中取出。 時的高溫加熱處理。此外，由於短時間 即使在超過基板的應變點的溫度條件下 璃基板的具有低耐熱性之基板。 注意到較佳在含有氮或稀有氣體（ 作爲其主成分且不含氫、水、或之類的 一熱處理。例如，引進熱處理設備中之 或氬之稀有氣體的純度爲大於或等於6N 佳大於或等於7N ( 99.99999%)(亦即 等於1 ppm，較佳少於或等於0.1 ppm) 在一些情況中，根據第一熱處理之 體層之材料，可將氧化物半導體層結晶 化物半導體層。此外，根據第一熱處理 導體層之材料，氧化物半導體層可爲不 氧化物半導體層。 另外，可藉由在氧化物半導體層之 層來改變氧化物半導體層的電氣特性。 中晶粒爲對準之具有電各向異性的晶層 導體層之電氣特性。 可在尙未處理成島狀氧化物半導體 導體層上執行氧化物半導體層140之第· 情況中，在第一熱處理之後，從加熱設 :執行GRTA程序。 高溫之惰性氣體中 GRTA程序允許短 執行第一熱處理， ，仍可使用諸如玻 如氦、氖、或急） 周圍環境中執行第 氮或諸如氣、氣、 (9 9.9999%)，較 ，雜質濃度少於或 〇 條件或氧化物半導 成含結晶成分的氧 之條件或氧化物半 含結晶成分的非晶 非晶表面上設置晶 例如，藉由設置其 ，可改變氧化物半 丨層1 4 0的氧化物半 一熱處理。在那個 備取出基板並執行 -36- 201140807 光微影步驟。 注意到上述第一熱處理可稱爲脫氫處理（脫水處理） 或之類，因其對氧化物半導體層140之脫氫（脫水）之效 果的緣故。可在例如形成氧化物半導體層之後、在氧化物 半導體層1 40上方形成絕緣層（閘極絕緣層或之類）、或 在形成閘極電極之後的任何時間點，執行這類處理。可進 行這類處理一次或數次。 另外，在可藉由其中控制關於氧化物半導體之形成之 周圍環境或之類的方法來獲得其之氫充分減少之氧化物半 導體層的情況中，可省略第一熱處理。 注意到在上述步驟之後較佳使用諸如N20、N2、或Ar 的氣體來執行電漿處理。此電漿處理移除附接至氧化物半 導體層之暴露表面的水或之類。另外，可使用含氧之氣體 (如氧及氬的混合氣體）來執行電漿處理。依照此方式， 供應氧給氧化物半導體層並且可減少因爲氧缺乏而導致能 隙中之缺陷程度。 接下來，在源極或汲極電極1 42a、源極或汲極電極 142b、氧化物半導體層140、及之類的上方形成絕緣層M4 ，並在形成閘極電極的區域之一部分中及形成電容器之電 極的區域之一部分中形成開口。接著，形成閘極絕緣層 1 46以覆蓋包括該些開口的區域。此後’形成閘極電極 148a及電極148b (參見第5D圖）。可藉由諸如使用遮罩的 飩刻之方法來形成絕緣層1 4 4中之開口。可以一種方式形 成閘極電極148 a及電極148b，使得形成導電層以覆蓋閘極 -37- 201140807 絕緣層1 46，並接著選擇性加以蝕刻。 可藉由CVD方法、濺鍍方法、或之類來形成絕緣層 1 44及閘極絕緣層1 46。另外，較佳形成絕緣層1 44及閘極 絕緣層1 46以含有氧化矽、氮化矽、氧氮化矽、氧化鋁、 氧化給、氧化鉬、或之類。絕緣層〗44及閘極絕緣層146可 具有單層結構或堆疊層結構。對於絕緣層1 44及閘極絕緣 層1 46之厚度並無特別限制，但其之各者可形成爲具有例 如大於或等於1〇 nm並少於或等於500 nm的厚度。注意到 設置絕緣層1 44以減少當電極彼此重疊或之類時所產生之 電容。例如，當形成絕緣層1 44時，可減少由源極或汲極 電極142 a或之類與閘極電極148 a所產生的電容。 較佳藉由其中諸如氫或水的雜質不會輕易進入絕緣層 1 44及閘極絕緣層1 46的方法來形成絕緣層1 44及閘極絕緣 層146。這是因爲當絕緣層144及閘極絕緣層146含氫時， 可能發生氫侵入氧化物半導體層、從氧化物半導體層抽出 氧、或之類。 例如，在藉由濺鍍方法形成絕緣層1 44及閘極絕緣層 146的情況中，使用其中雜質（如氫、水、羥基、或氫化 物）的濃度減少成近乎1 ppm (較佳近乎10 ppb )之高純 度氣體作爲濺鍍氣體。另外，較佳移除在處理室中的殘留 濕氣。 注意到如此贲施例中所述般藉由移除雜質而變成本質 的氧化物半導體（高度純化的氧化物半導體）容易受到界 面位準及界面電荷的影響；因此，當使用這類氧化物半導 -38- 201140807 體作爲氧化物半導體層時，與閘極絕緣層之界面很重要。 因此，接觸高度純化的氧化物半導體的閘極絕緣層1 46須 具有高品質。 例如，較佳藉由使用微波（頻率爲2.45 GHz)的高密 度電漿CVD方法來形成閘極絕緣層1 46，因爲閘極絕緣層 146可爲密實並具有高耐受電壓及高品質。這是因爲當高 度純化的氧化物半導體及高品質的閘極絕緣膜密切接觸時 ，可減少界面狀態並且界面性質爲合意。 當然，即使當使用高度純化氧化物半導體時，可採用 諸如濺鍍方法或電漿CVD方法的另一方法，只要可形成良 好品質的絕緣層作爲閘極絕緣層。此外，可使用一絕緣層 ，其之品質及界面特性受到絕緣層形成後所執行的熱處理 改善。在任何情況中，可形成具有良好膜品質的閘極絕緣 層146，其中可減少閘極絕緣層146與氧化物半導體層之界 面狀態密度。 在此實施例中，藉由濺鍍方法形成充當絕緣層144及 閘極絕緣層1 46的含氧化矽之絕緣層。 在形成絕緣層144或閘極絕緣層146之後，較佳在惰性 氣體周圍環境或氧周圍環境中（較佳在高於或等於200 °C 並低於或等於400°C，例如，在高於或等於250°C至並低於 或等於3 5 0 °C的溫度）中執行第二熱處理。例如，在2 5 0 °C 於氮周圍環境中執行第二熱處理一小時。第二熱處理可減 少電晶體之電氣特性中的變異。此外，藉由第二熱處理， 可從含氧之絕緣層供應氧至氧化物半導體層，並且可減少 -39- 201140807 因爲氧缺乏而導致能隙中之缺陷程度。不限於上述周圍環 境，熱處理的周圍環境可爲空氣周圍環境或之類。然而， 在此情況中，較佳採用其中移除氫、水、及之類的周圍環 境，使氫不混合至氧化物半導體層。另外，第二熱處理並 非爲必要的步驟且可因此省略。 可藉由典型爲濺鍍方法之PVD方法或諸如電漿CVD方 法的CVD方法形成將成爲閘極電極148a及電極148b的導電 層。細節與源極或汲極電極142a或之類的那些類似；故省 略其之敘述。 可使用乾蝕刻或濕蝕刻作爲形成絕緣層1 44中之開口 的蝕刻或用於形成閘極電極148a或之類的蝕刻。當然可結 合使用乾蝕刻及濕蝕刻。根據材料適當地設定蝕刻條件（ 如蝕刻氣體或蝕刻溶液、蝕刻時間、及溫度）以獲得希望 的形狀。 接下來，形成保護絕緣層1 5 0及層間絕緣層1 5 2 (參見 第5 E圖）。 可藉由PVC方法、CVD方法、或之類形成保護絕緣層 1 5 0及層間絕緣層1 52。可使用諸如氧化矽、氮氧化矽、氮 化矽、氧化鈴、氧化銘、或氧化鉬的無機絕緣材料來形成 保護絕緣層150及曆間絕緣層152。 注意到由於相對接近氧化物半導體層1 4〇地設置保護 絕緣層1 5 0，較佳藉由不會輕易混合諸如氫或水之雜質之 方法（如濺鍍方法）形成保護絕緣層150。 此外，較佳形成層間絕緣層1 5 2以具有平面化表面。 -40- 201140807 這是因爲當層間絕緣層152形成爲具有平坦表面時，可在 層間絕緣層1 52上方合意地形成電極、佈線、或之類。 注意到保護絕緣層1 5 0或層間絕緣層1 5 2爲非必要的構 件且可適當省略。 如上述，完成包括氧化物半導體之電晶體162及電容 器164 (參見第5E圖）。 在藉由上述方法中所製造的包括氧化物半導體的電晶 體1 62中之關閉電流極小。例如，夠本質（i型）之氧化物 半導體的載子密度爲例如少於1 X 1 〇 1 2 /cm3，或較佳少於 1.45xl01C)/Cin3，且在汲極電壓Vd爲+1 V或+10 V且閘極電 壓Vg在-5 V至-20 V的範圍內的情況中，電晶體之關閉電流 爲例如少於或等於lxl〇_13 A。因此’可充分確保半導體裝 置之資料保持時期。另外，在使用夠本質的氧化物半導體 之情況中，在室溫之漏電流可減少至近乎1 X 1 〇_2() A ( 1 0 zA(zeptoampere))至 1x10-19A(100 zA)。換言之，漏電 流實質上爲0。藉由使用這類氧化物半導體’可提供其中 充分確保資料保持時期的半導體裝置。 亦設置電容器1 64，其促進給與電晶體1 60之閘極電極 的電荷保持及已儲存內容的讀取。尤其’可藉由在此實施 例中所述之方法在不增加步驟下形成電容器1 64 ’這對成 本降低有利。 注意到在此實施例中敘述具有包括非氧化物半導體之 材料的電晶體及包括氧化物半導體之電晶體的堆疊層（兩 層）結構之半導體裝置。然而’在此揭露的本發明所用的 •41 - 201140807 結構不限於該堆®暦結構。可採用單層結構或三層或更多 的堆疊層結構。 另外，可根據半導體積體電路所需之功能適當地改變 電極（佈線）、絕緣層、半導體層、及之類的位置或連結 關係；諸如佈線寬度、通道寬度、通道長度之參數；或其 他條件。例如，在具有單層結構之半導體裝置的情況中電 極、佈線、或之類的結構與在具有堆疊層結構之半導體裝 置的情況中的那些大不相同。 可與在其他實施例中所述的結構、方法、及之類適當 地結合在此實施例中所述的結構、方法、及之類。 [實施例2] 在此實施例中，將參照第6A及6B圖及第7A至7E圖說 明與上述實施例中所述不同的半導體裝置及製造半導體裝 置的方法。注意到在此實施例中之半導體裝置的結構及製 程與實施例1中的有許多相同處。因此，在下列說明中， 省略相同部分的重複說明，並詳細說明不同之處。 <半導體裝置之平面結構及剖面結構> 第6 A及6B繪示半導體裝置之結構的一例。第6A及6B 圖分別繪示半導體裝置的剖面圖及其之平面圖。在此，第 6A圖對應沿著至第6B圖中之線A3-A4及B3-B4的剖面。在 第6A及6B圖中所示之半導體裝置中，以與第1A及1B圖類 似的方式，在下部中包含包括非半導體裝置的材料之電晶 -42- 201140807 體160，且在上部中包含包括氧化物半導體層的電晶體162 及電容器164。由於在此實施例中所述之半導體裝置不設 有絕緣層144，製程簡化且製造成本比第1A圖中所示之半 導體裝置更低。注意到可設置絕緣層1 44以減少閘極電極 148a或之類所造成之電容。 第6A圖中所示的電晶體162包括設置在絕緣層138上方 的氧化物半導體層140、電連接至氧化物半導體層140的源 極或汲極電極142a及源極或汲極電極142b、覆蓋源極或汲 極電極142a、源極或汲極電極142b、及氧化物半導體層 1 40之閘極絕緣層1 46、以及在閘極絕緣層1 46上方重疊氧 化物半導體層140的閘極電極148a。注意到第6A圖中所示 的電晶體1 62爲頂部閘極電晶體且可稱爲頂部閘極頂部接 觸電晶體，因爲氧化物半導體層140及源極或汲極電極 142 a或之類係在包括氧化物半導體層140的頂表面之區域 中互相連接。 <製造半導體裝置之方法> 接下來，說明製造半導體裝置之方法的一範例。在下 列說明中，將於下參照第7 A至7E圖來說明製造在上部中之 電晶體162的方法。注意到由於在下部中之電晶體160的製 造方法與第4圖中所示的製造方法相同，省略其之說明。 首先’在層間絕緣層128、源極或汲極電極130a、源 極或汲極電極130b、及電極130c上方形成絕緣層138。接 著，在絕緣層1 3 8中形成到達源極或汲極電極1 3 0a '源極 -43- 201140807 或汲極電極130b、極電極i3〇c的開口（參見第7A圖）。省
略絕緣層138之材料及形成方法的說明，因爲可參照第5A 圖。另外，可藉由諸如使用遮罩的蝕刻之方法來形成開口 〇 接下來，在絕緣層138上方形成氧化物半導體層，並 藉由諸如使用遮罩的蝕刻之方法加以處理，以形成島狀氧 化物半導體層M〇(參見第7B圖）。省略島狀氧化物半導 體層14〇之材料及形成方法的說明，因爲可參照第5C圖。 接下來，形成導電層以覆蓋絕緣層138、設置在絕緣 層138中之開□、及島狀氧化物半導體層140，並接著諸如 使用遮罩的蝕刻之方法加以處理，以形成接觸氧化物半導 體層140、電極142c、及電極142d的源極或汲極電極142a 及源極或汲極電極142b。接著，形成閘極絕緣層146以覆 蓋源極或汲極電極142a、源極或汲極電極142b、電極142c 、及電極l42d(參見第7C圖）。省略源極或汲極電極142a 、源極或汲極電極142b、電極142c、及電極142d之材料及 形成方法的說明，因爲可參照第5 B圖。另外，省略閘極絕 緣層146之材料及形成方法的說明，因爲可參照第5D圖。 接著，在閘極絕緣層146上方形成導電層，並藉由諸 如使用遮罩的蝕刻之方法加以處理，以形成閘極電極1 48a 及電極14 8b (參見第7D圖）。省略閘極電極M8a及電極 148b之材料及形成方法的說明，因爲可參照第5D圖。
接下來，形成保護絕緣層150及層間絕緣層152以覆蓋 閘極絕緣層146、閘極電極I48a、及電極148b (參見第7E -44- 201140807 圖）。省略保護絕緣層1 5 0及層間絕緣層1 5 2之材料及形成 方法的說明，因爲可參照第5Ε圖。 經由上述步驟，可製造出第6Α及6Β圖中所示之半導體 裝置。 [實施例3] 在此實施例中，參照第8Α及8Β圖和第9Α及9Β圖說明 使用複數個實施例1中所示之半導體裝置所形成之一半導 體裝置的電路組態、操作、及之類的範例。 <半導體裝置之電路組態及操作> 第8Α及8Β圖爲半導體裝置之電路圖的範例，各包括複 數個第3Α1圖中所示之半導體裝置（此後稱爲記憶胞190) 。第8Α圖爲其中記憶胞190串聯連接的N AND半導體裝置的 電路圖，且第8B圖爲其中記億胞190並聯連接的NOR半導 體裝置的電路圖。 第8A圖中之半導體裝置包括源極線SL、位元線BL、 第一信號線S 1、複數條第二信號線S 2、複數條字線W L、 及複數個記憶胞1 90。在每一記憶胞1 90中，電晶體1 60的 閘極電極、電晶體1 62的源極電極及汲極電極之一、及電 容器164的電極之一彼此電連接。第一信號線S1及電晶體 162的源極電極及汲極電極之另一互相電連接，且第二信 號線S2及電晶體162的閘極電極互相電連接。字線WL及電 容器164的電極之另一互相電連接。 -45- 201140807 此外’包括在記憶胞1 9 0中之電晶體1 6 0的源極電極電 連接至包括在相鄰記憶胞1 9 0中之電晶體1 6 0的汲極電極。 包括在記憶胞190中之電晶體160的汲極電極電連接至在相 鄰記憶胞190中之電晶體160的源極電極。注意到包括在串 接之複數記憶胞之記憶胞190中的電晶體160的汲極電極（ 其設置在端部之一）電連接至位元線。包括在串接之複數 記憶胞之記憶胞190中的電晶體160的源極電極（其設置在 另一端）電連接至源極線SL。注意到在第8Α圖中，在半導 體裝置中設置一條源極線SL及一條位元線BL ;然而，本 發明之一實施例不限於此。可設置複數條源極線S L及複數 條位元線B L。 在第8Α圖中之半導體裝置中，在每一列中執行寫入操 作及讀取操作。如下般執行寫入操作。將啓通電晶體1 62 之電位供應至將執行寫入的一列之第二信號線S2，以啓通 將執行寫入之該列的電晶體〗62。依此，將第一信號線S 1 的電位供應至指定列之電晶體1 6 〇的閘極電極’以提供預 定電荷至閘極電極。因此，可寫入資料至指定列的記憶胞 〇 此外，如下般執行讚取操作。首先，無論提供至電晶 體160的閘極電極之電荷爲何，將啓通電晶體160之電位供 應至非將執行證取之列的列之字線w L，以啓通非將執行 讀取之列的列之電晶體1 60。接著，將恆定電位供應至源 極線S L，並且位元線B L連接至的讀取電路（未圖示）。 在此，在源極線SL與位元線BL之間的複數電晶體160爲啓 -46- 201140807 通，除了將執行讀取之列的電晶體1 60 ;因此，源極線S L 與位元線BL之間的電導由將執行讀取之列的電晶體1 60的 狀態而定。亦即，將被讀取電路讀出之位元線BL的電位取 決於將執行讀取之列的電晶體1 60之閘極電極中的電荷。 依此方式，讀取電路可從指定列中之記憶胞讀取資料。 第8B圖中之半導體裝置包括複數源極線SL、複數位元 線BL、複數第一信號線S 1、複數第二信號線S2、複數字線 WL、及複數記憶胞190。電晶體160的閘極電極、電晶體 162之源極電極和汲極電極之一、及電容器164的電極之一 彼此電連接。源極線SL及電晶體160的源極電極互相電連 接。位元線BL及電晶體160的汲極電極互相電連接。第一 信號線S 1和電晶體1 62之源極電極和汲極電極之另一互相 電連接，且第二信號線S2和電晶體1 62的閘極電極互相電 連接。字線WL和電容器164的電極之另一互相電連接。 在第8B圖中之半導體裝置中，在每一列中執行寫入操 作及讀取操作。以和第8A圖中之半導體裝置類似的方式執 行寫入操作。如下般執行讀取操作。將根據儲存在電晶體 160的閘極電極中之電荷而選擇電晶體160的啓通狀態或關 閉狀態之電位供應至將執行讀取之列中的字線WL。接著 ，將恆定電位供應至源極線SL，且位元線BL連接至讀取 電路（未圖示）。未被選擇之列中的電晶體160處於關閉 狀態中。在此，源極線S L與位元線B L之間的電導由將執 行讀取之列的電晶體1 60的狀態而定。亦即，被讀取電路 讀出之位元線BL的電位取決於將執行讀取之電晶體1 60的 -47- 201140807 閘極電極中的電荷。依此方式，讀取電路可從指定列中之 記憶胞讀取資料。 在第8A及8B圖中所示的半導體裝置中，包括非氧化物 半導體的電晶體160可在夠高速度操作，並因此，可以高 速執行已儲存內容之讀取或之類。此外，包括氧化物半導 體之電晶體1 62具有極低關閉電流。針對那個原因，可藉 由關閉電晶體162來保持電晶體160之閘極電極的電位極長 的時間。藉由設置電容器1 64，可輕易執行給與至電晶體 160之閘極電極的電荷之保持及已儲存內容的讀取。 同時’針對上述之包括複數記憶胞的半導體裝置，減 少由每一記憶胞所佔據之面積變成一個問題以抑制每儲存 容量之成本。爲了解決此問題，例如，在第8A圖中所示之 NAND半導體裝置中，串聯連接的每一電晶體160形成爲具 有如第9 A圖之剖面圖中所示的結構，界此可減少由每一記 憶胞所佔據之面積。注意到第9A圖對應至沿著第9B圖之線 C1-C2及D1-D2的剖面。 在第9A圖中所示的半導體裝置中，設置在基板100上 方的電晶體160經由高濃度雜質區域〗2〇 (亦簡稱爲雜質區 域）及金屬化合物區域124連接至相鄰的電晶體160。亦即 ，設置在電晶體160之間的高濃度雜質區域120及金廟化合 物區域1 2 4作用爲電晶體1 6 0之一的源極區域及電晶體1 6 0 之另一的汲極區域。 另外，在電晶體1 60上方設置層間絕緣層1 26及層間絕 緣層128。另外，在彼此串聯之複數電晶體160的一端’形 -48 - 201140807 成電極192，其透過形成在層間絕緣層126及層間絕緣層 128中之開口電連接至金屬化合物區域124。 在此，由於電晶體160具有和實施例1的第1A及1B圖中 所示之電晶體160幾乎相同的結構，針對第9A及9B圖中所 示之電晶體160的說明可參照第1 A及1B圖之說明。注意到 在此實施例中，爲了獲得電晶體160的高整合度，並未設 置第1 A及1 B圖中所示的側壁絕緣層1 1 8。 另外，第9 A圖中所示的結構可不僅用於第8 A圖中所 示的NAND半導體裝置，還可用於第8B圖中所示的NOR半 導體裝置。例如，在第8B圖中，可對稱配置相鄰列中之記 憶胞，且相鄰列中之記憶胞的電晶體1 6 0可經由高濃度雜 質區域120及金屬化合物區域124彼此連接。在此情況中， 至少兩個電晶體1 6 0經由高濃度雜質區域1 2 0及金屬化合物 區域124彼此連接。 當複數電晶體160依照此方式彼此連接時，可獲得電 晶體1 6 0及記憶胞1 9 0的高整合度。依此，可抑制半導體裝 置之每儲存容量的成本。 可與在其他實施例中所述的結構、方法、及之類適當 地結合在此實施例中所述的結構、方法、及之類。 [實施例4] 接下來，在第1 0A及1 0B圖中繪示半導體裝置的修改範 例。 第10A圖中所示之半導體裝置爲第丨八圖中所示之半導 -49- 201140807 體裝置的修改範例。 第1 0 A圖中所示之結構與第1 A圖中所示之結構的差別 在於電極130c電連接至設置在基板100上方之金屬化合物 區域。換言之，在第10A圖中之源極或汲極電極a及金 屬化合物區域互相連接，而在第1 A圖中所示的結構中之源 極或汲極電極142 a及閘極電極1 10互相連接。 藉由第10A圖中所示之結構，可獲得具有與任何上述 實施例中的半導體裝置不同之電路組態之半導體裝置。 第10B圖中所示之半導體裝置爲第6A圖中所示之半導 體裝置的修改範例。 第10B圖中所示之結構與第6A圖中所示之結構的差別 在於電極130c及設置在基板100上方之金屬化合物區域互 相電連接。換言之1在第10B圖中之源極或汲極電極142a 及金屬化合物區域互相連接，而在第6A圖中所示的結構中 之源極或汲極電極1 42a及閘極電極Π 0互相連接。 藉由第1 0B圖中所示之結構，可獲得具有與任何上述 實施例中的半導體裝置不同之電路組態之半導體裝置。 可與在其他實施例中所述的結構、方法、及之類適當 地結合在此實施例中所述的結構、方法、及之類。 [實施例5] 接下來，參照第1 1A至ΠΕ圖說明可用作上述實施例（ 如實施例1 )中之電晶體1 62或之類的包括氧化物半導體的 電晶體之製造方法的另一範例。在此實施例中，對使用高 -50- 201140807 度純化之氧化物半導體（尤其係具有非晶結構）的情況故 出詳細說明。雖使用頂部閘極電晶體作爲下列說明中之一 範例，電晶體之結構不限於此。 首先，在下層基板2〇〇上方形成絕緣層202。接著，在 絕緣層202上方形成氧化物半導體層206 (參見第iiA圖） 〇 例如，下層基板200可爲在上述實施例（第ία及1B圖 、第6A及6B圖、或之類）中之半導體裝置的層間絕緣層 1 2 8下方的結構體。針對其之細節，可參照上述實施例。 下層基板200之表面較佳盡可能地平坦。例如，藉由化學 機械硏磨方法（CMP方法）或之類，表面上之高度差可少 於或等於5 nm，或較佳少於或等於1 nm。另外，表面粗糙 度之均方根（RMS)可少於或等於2 nm，或較佳少於或等 於 0.4 n m。 絕緣層202充當基底並可以和上述實施例中所示之絕 緣層1 3 8、絕緣層1 44、或之類類似的方式形成。針對絕緣 層2 02的細節可參照上述實施例。注意到較佳形成絕緣層 202以盡可能少地含有氫或水。 針對氧化物半導體層206，較佳使用爲四成分金屬氧 化物之In-Sn-Ga-Zn-O爲基的氧化物半導體；爲三成分金 屬氧化物之In-Ga-Ζη-Ο爲基的氧化物半導體、In-Sn-Zn-0 爲基的氧化物半導體、In-Al-Ζη-Ο爲基的氧化物半導體、 Sn-Ga-Zn-Ο爲基的氧化物半導體、Al-Ga-Ζη-Ο爲基的氧化 物半導體、及Sn-Al-Zn-Ο爲基的氧化物半導體；爲兩成分 -51 - 201140807 金屬氧化物之Ιη-Ζη-0爲基的氧化物半導體、Sn-Zn-Ο爲基 的氧化物半導體、Al-Zii-Ο爲基的氧化物半導體、Zn-Mg-0 爲基的氧化物半導體、Sn-Mg-Ο爲基的氧化物半導體、In-Mg-Ο爲基的氧化物半導體；或ΐη-0爲基的氧化物半導體、 Sn-Ο爲基的氧化物半導體、或Zn-〇爲基的氧化物半導體之 兩成分金屬氧化物。 尤其’當無電場時In-Ga-Ζη-Ο爲基的氧化物半導體材 料具有夠高的電阻，並因此可獲得夠低的關閉電流。另外 ，具有高場效遷移率，有鑑於此點，In-Ga-Zn-Ο爲基的氧 化物半導體材料適用於半導體裝置。 由 InGa03(Zn0)m ( m>0 )表示 In-Ga-Ζη-Ο 爲基的氧化 物半導體之一典型範例。可由InMOdZnOUCmX))表示 In-Ga-Zn-Ο爲基的氧化物半導體之另—範例，其中使用M 來取代Ga。在此’Μ標示選自鎵（Ga)、鋁（A1)、鐵（ Fe )、鎳（Ni )、錳（Μη )、及鈷（C〇 )及之類的一或 更多金躅元素。例如，Μ可爲Ga、Ga及Al、Ga及Fe、Ga及 Ni、Ga及Μη、Ga及Co、或之類。注意到上述組成僅爲從 晶體結構獲得之一範例。 作爲藉由濺鍍方法製造氧化物半導體層206之靶材， 可使用由In:Ga:Zn=l:x:y ( X大於或等於〇且y大於或等於 0 · 5並少於或等於5 )的組成配方所表示之靶材。例如，亦 可使用具有In:Ga:Zn=l:l:l [莫耳比率](χ=ι且y=i)(亦 即，In203:Ga203:Zn0=l:l:2 [莫耳比率])之組成配方的靶 材。另外，具有In:Ga:Zn=l:l:〇.5 [原子比率](χ=ι且y=〇.5) -52- 201140807 之組成比例的靶材，亦可使用具有In : Ga ·· Zn= 1 : 1 : 2 [原子比 率](x=l且y = 2 )之組成比例的靶材，或具有 In:Ga:Zn=l:0:l [原子比率](x = 0且y=l )之組成比例的靶 材。 金屬氧化物靶材中的金屬氧化物的相對密度大於或等 於8 0 % ;較佳大於或等於9 5 % ;且更佳大於或等於9 9.9 % 。使用具有高相對密度之金屬氧化物靶材得以形成具有密 實結構的氧化物半導體層206。 在此實施例中，藉由使用In-Ga-Zn-O爲基的金屬氧化 物靶材來形成具有非晶結構的氧化物半導體層206。 形成氧化物半導體層之周圍環境較佳爲稀有氣體（典 型爲氣）周圍環境、氧周圍環境、或含有稀有氣體（典型 爲氬）及氧之混合周圍環境。詳言之，較佳使用高純度氣 體，例如，從其移除諸如氫、水、羥基、或氫化物之雜質 ，使濃度降至1 ppm或更低（較佳爲10 ppb或更低）。 在形成氧化物半導體層206之時，例如，將基板保持 在維持於減壓下之處理室中且將基板加熱至高於或等於 l〇〇°C並低於或等於550°C，較佳高於或等於200°C並低於 或等於400 °C的溫度。接著，在移除處理室中之濕氣的同 時，引進從其移除掉氫、水、或之類的濺鍍氣體到處理室 中，藉此使用上述靶材來形成氧化物半導體層206。在加 熱基板的同時形成氧化物半導體層206，而得以減少氧化 物半導體層206中所含之雜質。此外，可減少濺鍍造成的 破壞。較佳使用捕集真空泵來移除處理室中殘留的濕氣。 -53- 201140807 例如，可使用低溫泵、離子泵、或鈦昇華泵。替代地’亦 可使用具有冷阱的渦輪分子泵。由於從以低溫泵抽空之處 理室移除氫、水、或之類，藉此可減少氧化物半導體層 206中的雜質濃度。 可以下列條件形成氧化物半導體層206，例如：基板 與靶材間的距離爲1 70 nm ;壓力爲0.4 Pa ;直流（DC )電 爲0.5 kW;且周圍環境爲氧（氧的比例爲100%)、氬（氬 的比例爲1 00% )、或含氧及氬之混合周圍環境。注意到較 佳使用脈衝式直流（DC )電源，因爲可減少塵埃（諸如在 沉積時所形成的粉末物質）並且厚度分佈均勻。氧化物半 導體層206的厚度爲2 nm至200 nm (包括這兩値），較佳 爲5 rim至30 ηηι (包括這兩値）。注意到適當的厚度隨所 使用之氧化物半導體材料、半導體裝置之用途、或之類而 變；因此，可根據材料、用途、或之類來決定厚度。 注意到在以濺鍍方法形成氧化物半導體層206之前， 較佳執行其中引進氬氣體來產生電漿的反向濺鍍，以移除 絕緣層2 02之表面上的塵埃》在此，相較於離子衝擊濺鍍 靶材之正常濺鍍，反向濺鍍爲一種離子衝擊欲處理之表面 以修改表面的方法。讓離子衝擊欲處理之表面的方法之一 範圍爲其中在氬周圍環境中供應高頻電壓至表面以在基板 附近產生電漿的方法。注意到取代氬周圍環境，可使用g 、氦、氧或之類的周圍環境。 接下來，以諸如使用遮罩之蝕刻的方法處理氧化物半 導體層206，藉此形成島狀氧化物半導體層206a。 -54- 201140807 作爲氧化物半導體層206的蝕刻方法，可採用乾蝕刻 或濕鈾刻。當然可結合使用乾蝕刻及濕蝕刻。根據材料適 當地設定蝕刻條件（如蝕刻氣體或蝕刻溶液 '蝕刻時間、 及溫度）以將氧化物半導體層蝕刻成希望的形狀。可以和 上述實施例中所示之氧化物半導體層類似的方式蝕刻氧化 物半導體層206。針對蝕刻條件或之類的細節，可參照上 述實施例。 之後，較佳於島狀氧化物半導體層206 a上執行熱處理 (第一熱處理）。藉由第一熱處理，可移除島狀氧化物半 導體層206a中之多餘的氫（包括水及羥基），可對準氧化 物半導體層之結構，並可減少島狀氧化物半導體層206a中 之能隙的缺陷程度。在例如高於或等於3〇〇 °C且低於或等 於5 5 0 °C，或高於或等於4〇〇°C且且低於或等於500°C之溫 度執行第一熱處理。注意到在其中於蝕刻之後執行熱處理 的情況中，會有即使當使用濕蝕刻時縮短蝕刻時間的優點 〇 可以一種方式執行熱處理，例如，將下層基板2 00引 進到使用電阻式加熱元件或之類的電爐中，並且接著在 450 °C於氮周圍環境下加熱一小時。島狀氧化物半導體層 206a在熱處理期間不暴露至空氣，所以可防止水或氫的進 入。
熱處理設備不限於電爐且可爲藉由熱輻射或熱傳導從 諸如加熱氣體的一媒介加熱物體之設備。例如，可使用諸 如氣體迅速熱退火（GRTA)設備或燈迅速熱退火（LRTA 55- 201140807 )設備的迅速熱退火（RTA )設備。LRT A設備爲藉由從諸 如鹵素燈、金屬魯化物、氙弧燈、碳弧燈、高壓鈉燈、或 高壓汞燈的燈所發射之光的輻射（電磁波）加熱待處理物 體之設備。GRTA設備爲使用高溫氣體來執行熱處理的設 備。作爲氣體，使用不藉由熱處理與物體起反應之例如氮 的惰性氣體或諸如氬之稀有氣體。 例如，作爲第一熱處理，可如下般執行GRTA程序。 將基板放置在已加熱之惰性氣體中，加熱數分鐘，並從惰 性氣體中取出》GRT A程序允許短時的高溫加熱處理。此 外，即使在超過基板的溫度上限時，仍可採用GRT A程序 ，因其爲短時間的熱處理。注意到惰性氣體可在程序期間 改變成包括氧之氣體。這是因爲藉由在含氧的周圍環境下 執行第一熱處理可減少氧缺乏所造成之能隙中的缺陷程度 〇 注意到作爲惰性氣體周圍環境，較佳採用含有氮或稀 有氣體（如氦、氖、或氬）作爲其主成分且不含水、氫、 或之類的周圍環境。例如，引進熱處理設備中之氮或諸如 氦、氖、或氬之稀有氣體的純度爲大於或等於6N( 99.9999%)，較佳大於或等於7N( 99.99999%)(亦即， 雜質濃度少於或等於1 ppm，較佳少於或等於〇 · 1 ppm ) ^ 在任何情況中，當透過第一熱處理減少雜質而形成i 型或質i型的氧化物半導體層206a時，可實現具有優異 特性之電晶體。 注意到可在尙未處理成島狀氧化物半導體層2 06a的氧 -56- 201140807 化物半導體層206上執行第一熱處理。在那個情況中，在 第一熱處理之後，從加熱設備取出底部基板200並執行光 微影步驟。 注意到上述第一熱處理（其具有移除氫或水的效果） 亦可稱爲脫水處理 '脫氫處理、或之類。可在例如形成氧 化物半導體層之後，或在氧化物半導體層206a上方堆疊源 極或汲極電極之後執行脫水處理或脫氫處理。可執行這類 脫水處理或脫氫處理一次或數次。 接下來，形成接觸氧化物半導體層20 6 a的導電層。接 著，藉由選擇性蝕刻導電層形成源極或汲極電極208 a及源 極或汲極電極208b(參見第11B圖）。此步驟與形成上述 實施例中所述之源極或汲極電極1 42a及之類的步驟類似。 針對此步驟的細節，可參照上述實施例。 接下來，形成接觸氧化物半導體層2 06a的一部分之閘 極絕緣層2 1 2 (參見第1 1 C圖）。針對閘極絕緣層2 1 2的細 節’可參照上述實施例中之絕緣層1 3 8的說明。 在形成閘極絕緣層2 1 2之後，較佳在惰性惰性氣體周 圍環境或氧周圍環境中執行第二熱處理。在高於或等於 200 °C並低於或等於450 °C，較佳在高於或等於25(TC至並 低於或等於3 5 0 °C的溫度執行該熱處理。例如，在25〇t於 氮周圍環境中執行該熱處理一小時。第二熱處理可減少電 晶體之電氣特性中的變異。在閘極絕緣層212含氧的情況 中，藉由供應氧至氧化物半導體層206a以彌補氧化物半導 體層206a中之氧缺乏，亦可形成i型（本質）或實質丨型的 -57- 201140807 氧化物半導體層。 注意到雖在此13施例中係在形成閘極絕緣層2 1 2之後 執行第二熱處理，第二熱處理之時序不限於此。 接下來，在閘極絕緣層212上方重疊氧化物半導體層 206a之區域中形成閘極電極214(參見第11D圖）。可藉由 在閘極絕緣層2 1 2上方形成導電層並接著選擇性圖案化導 電層來形成閘極電極2 1 4。針對閘極電極2 1 4的細節，可參 照上述實施例中之閘極電極148a的說明。 接下來，在閘極絕緣層21 2及閘極電極214上方形成層 間絕緣層2 1 6及層間絕緣層2 1 8 (參見第1 1 E圖）。可以 PVD方法、CVD方法、或之類形成層間絕緣層2 16及層間絕 緣層218。可使用包括諸如氧化矽、氧氮化矽、氮化矽、 氧化紿、氧化鋁、或氧化鉬的無機絕緣材料之材料來形成 層間絕緣層2 1 6及層間絕緣層2 1 8。注意到雖在此實施例中 使用層間絕緣層216及層間絕緣層218的堆疊結構，在此揭 露之本發明之一 K施例不限於此。亦可使用單層結構或包 括三或更多層的堆疊結構。 注意到較佳形成層間絕緣層2 1 8以具有平面化表面。 這是因爲當形成層間絕緣層2 1 8以具有平面化表面時，可 在層間絕緣層2 1 8上方有利地形成電極、佈線、或之類。 經由上述步驟，完成包括高度純化氧化物半導體曆 2 06a的電晶體25 0 (參見第11 E圖）。 第1 1E圖中所示的電晶體2 5 0包括下列者：設置在底部 基板200上方並具有絕緣層202夾置在其間的氧化物半導體 -58- 201140807 層2 06a、電連接至氧化物半導體層2 06a的源極或汲極電極 2〇8a及源極或汲極電極208b、覆蓋氧化物半導體層206a、 源極或汲極電極208 a、及源極或汲極電極208b的閘極絕緣 層2 1 2、在閘極絕緣層2 1 2上方的閘極電極2 1 4、在閘極絕 緣層212及閘極電極214上方的層間絕緣層216、以及在層 間絕緣層2 1 6上方的層間絕緣層2 1 8。 在此實施例中所述的電晶體250中，氧化物半導體層 206 a爲高度純化。因此，氧化物半導體層206a中之氫濃度 少於或等於5xl019 atoms/cm3 ;較佳少於或等於5xl018 atoms/cm3;或更佳爲少於或等於5xl017 atoms/cm3·»另外 ，相較於典型矽晶圓的載子密度（近乎lxl 014 /cm3 )，氧 化物半導體層206a的載子密度夠低（例如，少於1 X 1012 /cm3，較佳少於1.45x1 01° /cm3 )。因此，可獲得夠低的關 閉電流。例如，在其中通道長度爲1 Ομιη ;氧化物半導體層 的厚度爲30 nm ;汲極電壓的範圍爲從近乎1 V至10 V的情 況中，關閉電流（當閘極一源極電壓少於或等於0 V時的 汲極電流）少於或等於lxl〇_13 A。另外，在室溫的關閉電 流密度（將關閉電流除以電晶體的通道寬度而得的値）近 乎 1χ10.20Α/μηι ( 10 ζΑ/μη〇 至 1χ10·19Α/μηι ( 100 ζΑ/μπ〇 ο 注意到除了關閉電流或關閉電流密度外，上述電晶體 的特性可使用關閉電阻（當電晶體關閉時之電阻値）或關 閉電阻率（當電晶體關閉時之電阻率）來表示。在此，藉 由歐姆定律使用關閉電流及汲極電壓來得到關閉電阻R。 -59- 201140807 另外，使用通道形成區域之剖面面積A及通道長度L，藉由 p =RA/L的公式獲得關閉電阻率p。詳言之，在上述情況 中，關閉電阻率大於或等於1x1 09Ω·ιη (或較佳大於或等於 1χ101()Ω·ιη)。注意到使用氧化物半導體層之厚度d及通道 寬度W，由A = dW的公式來表示剖面面積A。 藉由使用氧化物半導體層2 06a，其爲以一種方式高純 度成本質氧化物半導體層，而可充分減少電晶體的關閉電 流。 注意到雖然在此實施例中使用電晶體2 5 0來取代上述 實施例中所示的電晶體1 62，在此揭露的本發明不需被理 解成限制在那個情況。例如，當充分增加氧化物半導體的 電氣特性時，可針對包含包括積體電路之電晶體的電晶體 使用該氧化物半導體。在這種情況中，無需採用上述實施 例中所示的堆韪層結構。注意到爲了實現有利的電路操作 ，氧化物半導體之場效遷移率μ較佳爲μ>100 cm2/V.s。另 外，可例如使用諸如玻璃基板的基板來形成半導體裝置。 可與在其他實施例中所述的結構、方法、及之類適當 地結合在此實施例中所述的結構、方法、及之類。 [實施例6] 接下來，參照第12A至12E圖說明可用作上述實施例（ 如實施例1 )中之電晶體1 62或之類的包括氧化物半導體的 電晶體之製造方法的另一範例。在此實施例中，對使用具 有結晶區域的第一氧化物半導體層及藉由從第一氧化物半 -60- 201140807 導體層之結晶區域的晶體生長而得之第二氧化物半導 作爲氧化物半導體層的情況做出詳細說明。雖使用頂 極電晶體作爲下列說明中之一範例，電晶體之結構不 此。 首先，在下層基板300上方形成絕緣層302。接下 在絕緣層3 02上方形成第一氧化物半導體層，並接著 第一熱處理，以結晶包括第一氧化物半導體層之至少 面的區域，藉此形成第一氧化物半導體層304(參見| 圖）。 例如’下層基板300可爲在上述實施例（第1 A及 、第6A及6B圖、或之類）中之半導體裝置的層間絕 128下方的結構體。針對其之細節，可參照上述實施 下層基板300之表面較佳盡可能地平坦。例如，藉由 機械硏磨方法（CMP方法）或之類，表面上之高度差 於或等於5 nm’或較佳少於或等於1 nm。另外，表面 度之均方根（RMS)可少於或等於2 nm，或較佳少於 於 0.4 n m。 絕緣層302充當基底並可以和上述實施例中所示 緣層1 3 8、絕緣層1 44、或之類類似的方式形成。針對 層3 02的細節，可參照上述實施例。注意到較佳形成 層3 0 2以盡可能少地含有氫或水。 可以和上述實施例中之氧化物半導體層2〇6類似 式形成第一氧化物半導體層。針對第一氧化物半導體 細節及其製造方法’可參照上述實施例。注意到在此 體層 部閘 限於 來， 受到 一表 ί 12A 1 B圖 緣層 例。 化學 可少 粗糙 或等 之絕 絕緣 絕緣 的方 層的 實施 -61 - 201140807 例中，故意經由第一熱處理結晶第一氧化物半導體層；因 此’較佳使用容易導致結晶的氧化物半導體來形成第一氧 化物半導體層。例如，可提供ZnO或之類作爲這類氧化物 半導體。此外，亦較佳使用In-Ga-Zn-Ο爲基的氧化物半導 體，其中在金屬元素（In、Ga、Zn)中之Zn的比例大於或 等於60 %，因爲容易結晶含高濃度之Zn之In-Ga-Zn-Ο爲基 的氧化物半導體。第一氧化物半導體層之厚度較佳大於或 等於3 nm並少於或等於1 5 nm，且在此實施例中，例如爲5 nm。注意到第一氧化物半導體層之適當的厚度隨所使用之 氧化物半導體材料、半導體裝置之用途、或之類而變；因 此，可根據材料、用途、或之類來決定厚度。 在高於或等於5 5 0 °C且低於或等於850°C，較佳高於或 等於600°C且低於或等於750°C之溫度執行第一熱處理。第 一熱處理的時間較佳長於或等於1分鐘並短於或等於24小 時。熱處理的溫度及時間隨氧化物半導體之種類或之類而 變。另外，較佳在不含氫或水之周圍環境中執行第一熱處 理，如從其充分移除水的氮、氧、或稀有氣體（如氦、氖 、或氬）的周圍環境。 熱處理設備不限於電爐且可爲藉由熱輻射或熱傳導從 諸如加熱氣體的一媒介加熱物體之設備。例如，可使用諸 如氣體迅速熱退火（GRTA)設備或燈迅速熱退火（LRTA )設備的迅速熱退火（RTA)設備。LRTA設備爲藉由從諸 如鹵素燈、金屬魯化物、氙弧燈、碳弧燈、高壓鈉燈、或 高壓汞燈的燈所發射之光的輻射（電磁波）加熱待處理物 -62- 201140807 體之設備。GRTA設備爲使用局溫氣體來執行熱處理的設 備。作爲氣體，使用不藉由熱處理與物體起反應之例如氮 的惰性氣體或諸如氬之稀有氣體。 經由前述的第一熱處理，結晶包括第一氧化物半導體 層之至少該表面的區域。以一種方式形成結晶區域，使得 從第一氧化物半導體層之表面朝第一氧化物半導體層的內 部進行晶體生長。注意到在一些情況中，結晶區域包括板 狀晶體，具有大於或等於2 nm並少於或等於1〇 nm的平均 厚度。在一些情況中’結晶區域一包括晶體，其具有與氧 化物半導體層之表面實質上平行的a-b表面，並在與氧化 物半導體層之表面實質上垂直的方向中c軸對準。在此， 「實質上平行之方向」意指在平行方向的±10°內的方向， 且「實質上垂直之方向」意指在垂直方向的±10°內的方向 〇 經由期間形成結晶區域的第一熱處理，較佳移除第一 氧化物半導體層中之氫（包括水或羥基）。爲了移除氫或 之類’可在具有6N ( 99.9999 % )或更多的純度（亦即， 雜質濃度少於或等於1 ppm)且更佳7N( 99.99999 %)或 更多的純度（亦即，雜質濃度少於或等於0.1 ppm )之氮 、氧、或稀有氣體（如氦、氖、或氬）的周圍環境下執行 第一熱處理。替代地，可在含有20 ppm或更少的H20且較 佳1 ppm或更少之超乾燥空氣中執行第一熱處理。 此外，經由期間形成結晶區域的第一熱處理，較佳供 應氧至第一氧化物半導體層。可可藉由例如將熱處理的周 •63- 201140807 圍環境改變成氧周圍環境來供應氧至第一氧化物半導體層 〇 在此贲施例中之第一熱處理係如下：經由在700°c於 氮周圍環境下一小時的熱處理來從氧化物半導體層移除氫 或之類，並接著將周圍環境改變成氧周圍環境，以供應氧 至第一氧化物半導體層之內部。注意到第一熱處理的主要 目的爲形成結晶區域；依此，可分別執行移除氫或之類的 處理及供應氧的處理。例如，可在移除氫或之類的熱處理 及供應氧的熱處理之後執行結晶的熱處理》 經由這類第一熱處理，形成結晶區域，移除氫（包括 水及羥基）或之類，並可獲得供氧至其的第一氧化物半導 體層。 接下來，在於至少其之表面上包括結晶區域的第一氧 化物半導體層304上方形成第二氧化物半導體層3 05 (參見 第12B圖）。 可以和上述實施例中之氧化物半導體層206類似的方 式形成第二氧化物半導體層305。針對第二氧化物半導體 層305的細節及其製造方法，可參照上述實施例。注意到 較佳形成比第一氧化物半導體層304更厚的第二氧化物半 導體層3 05。此外，較佳形成第二氧化物半導體層3 05，使 第一氧化物半導體層3 04及第二氧化物半導體層3 05的總厚 度大於或等於3 nm並少於或等於50 nm。注意到氧化物半 導體層之適當的厚度隨所使用之氧化物半導體材料、半導 體裝置之用途、或之類而變；因此，可根據材料、用途、 -64 - 201140807 或之類來決定厚度。 較佳使用具有相同主成分並在結晶後具有相近的晶格 常數（晶格不匹配少於或等於1 % )之材料來形成第二氧 化物半導體層3 05及第一氧化物半導體層3 04。這是因爲在 第二氧化物半導體層3 05的結晶中，在使用具有相同主成 分的材料之情況中，容易從第一氧化物半導體層304之結 晶區域進行晶體生長。另外，使用具有相同主成分的材料 實現有利的界面物理性質或電氣特性。 注意到在經由結晶獲得希望的膜品質之情況中，可使 用具有與第一氧化物半導體層304之材料不同的主成分之 材料來形成第二氧化物半導體層3 05。 接下來，於第二氧化物半導體層3 05上執行第二熱處 理’藉此從第一氧化物半導體層3 04的結晶區域進行晶體 生長，並形成第二氧化物半導體層306 (參見第12C圖）。 在高於或等於550°C且低於或等於8 50°C且較佳高於或 等於600 °C且低於或等於75 0°C之溫度執行第二熱處理。第 二熱處理的時間爲1分鐘至100小時（包括這兩値），較佳 5小時至20小時（包括這兩値），且典型爲10小時。注意 到較佳在不含氫或水之周圍環境下執行第二熱處理。 周圍環境及熱處理的效果之細節與第一熱處理的類似 。亦可使用與第一熱處理類似的熱處理設備。例如，在第 一熱處理中’當溫度升商時以氮周圍環境填充爐子，並且 當溫度下降時以氧周圍環境塡充爐子，藉此可在氮周圍環 境下移除氫或之類並可在氧周圍環境下供氧。 -65- 201140807 經由前述第二熱處理，可從第一氧化物半導體層304 之結晶區域進行晶體生長至第二氧化物半導體層305的全 部，以形成第二氧化物半導體層306。另外，得以形成從 其移除掉氫（包括水及羥基）或之類並供氧至其的第二氧 化物半導體層306。此外，可經由第二熱處理改善第一氧 化物半導體層3 04之結晶區域的方位。 例如，在針對第二氧化物半導體層3 06使用In-Ga-Zn-〇爲基的氧化物半導體材料之情況中，第二氧化物半導體 層3 06可包括由InGa03(Zn0)„« ( m代表自然數）所表示之晶 體、由11120&2211〇7(111:0&:211:0 = 2:2:1:7)所表示之晶體 、或之類。經由第二熱處理對準這類晶體使得c軸在與第 二氧化物半導體層306a之表面實質上垂直的方向中。 在此，前述晶體包括In、Ga、及Zn的任何者，並可是 爲具有與a軸及b軸平行之層的堆疊層結構。詳言之，前述 晶體具有一種結構，其中在c軸方向中堆疊含In的層及不 含In的層（含Ga或Zn的層）》 在ln-Ga-Zn-Ο爲基的氧化物半導體晶體中，在平面方 向中之含In的層，亦即，與a軸及b軸平行之方向中的層具 有有利的傳導性。這是因爲在In-Ga-Ζη-Ο爲基的氧化物半 導體晶體中之導電性主要受控於In，且In原子之5s軌道與 相鄰的In原子之5s軌道重疊，因此形成載子路徑。 此外’在第一氧化物半導體層304於與絕緣層3 02之界 面處包括非晶區域的情況中，經由第二熱處理，在一些情 況中晶體生長從形成於第一氧化物半導體層304之表面上 -66 - 201140807 的結晶區域朝第一氧化物半導體層的底部進行以結晶非晶 區域。注意到在一些情況中，非晶區域之保留取決於絕緣 層3 02的材料、熱處理條件、或之類。 在使用具有相同主成分之氧化物半導體材料形成第一 氧化物半導體層304及第二氧化物半導體層305的情況中， 在一些情況中，第一氧化物半導體層3 04及第二氧化物半 導體層3 06具有相同晶體結構，如第12C圖中所示。因此， 雖由第12C圖中之虛線所示，在一些情況中無法分辨第一 氧化物半導體層304及第二氧化物半導體層306之間的邊界 ，所以第一氧化物半導體層304及第二氧化物半導體層306 可視爲相同層。 接下來，以諸如使用遮罩的蝕刻之方法來處理第一氧 化物半導體層3 04及第二氧化物半導體層306，藉此形成島 狀第一氧化物半導體層3 04 a及島狀第二氧化物半導體層 3〇63(參見第120圖）。注意到在此，處理成島狀氧化物 半導體係在第二熱處理之後執行；然而，可在處理成島狀 氧化物半導體層之後執行第二熱處理。在此情況中，會有 即使當使用濕蝕刻可縮短蝕刻時間的優點。 作爲第一氧化物半導體層304及第二氧化物半導體層 3 06的蝕刻方法，可採用乾蝕刻或濕蝕刻。當然可結合使 用乾蝕刻及濕蝕刻。根據材料適當地設定蝕刻條件（如蝕 刻氣體或蝕刻溶液、蝕刻時間、及溫度）以將氧化物半導 體層蝕刻成希望的形狀。可以和上述實施例中所示之氧化 物半導體層類似的方式蝕刻第一氧化物半導體層3 04及第 -67- 201140807 二氧化物半導體層3 0 6。針對蝕刻的細節，可參照上述實 施例。 氧化物半導體層之區域，其變成通道形成區域，較佳 具有平面化表面。例如，第二氧化物半導體層3 06之表面 在重#間極電極的區域（通道形成區域）中較佳具有1 nm 或更少（更佳0.2 nm或更少）的峰至谷高度。 接下來，形成接觸第二氧化物半導體層3 06a的導電層 。接著，藉由選擇性蝕刻導電層形成源極或汲極電極308a 及源極或汲極電極308b (參見第12D圖）。可以和上述實 施例中所示之源極或汲極電極142a及源極或汲極電極142b 類似的方式形成源極或汲極電極3 08a及源極或汲極電極 3 08b。針對源極或汲極電極3 08a及源極或汲極電極3 08b的 細節，可參照上述實施例。 在第12D圖中所示的步驟中，在第一氧化物半導體層 3 04a及第二氧化物半導體層3 06a的側表面上之晶體層，其 接觸源極或汲極電極3 08 a及源極或汲極電極3 08b，在一些 情況中被帶到非晶狀態中。針對此原因，第一氧化物半導 體層3 04a及第二氧化物半導體層3 0 6a的全部區域不會總是 具有晶體結構。 接下來，形成接觸第二氧化物半導體層3 06 a的一部分 之閘極絕緣層3 1 2。可以CVD方法或濺鍍方法形成閘極絕 緣層3 1 2。接著，在閘極絕緣層3 1 2上方重疊第一氧化物半 導體層3(Ma及第二氧化物半導體層306a的區域中形成閘極 電極3 1 4。之後，在閘極絕緣層3 1 2及閘極電極3 1 4上方形 -68- 201140807 成層間絕緣層316及層間絕緣層318 (參見第12E圖）。可 使用和上述實施例中所示的絕緣層1 3 8、閘極電極1 4 8 a、 層間絕緣層2 1 6、層間絕緣層2 1 8、或之類類似的方式來形 成閘極絕緣層3 1 2、閘極電極3 1 4、層間絕緣層3 1 6、及層 間絕緣層3 1 8。針對閘極絕緣層3 1 2、閘極電極3 1 4、層間 絕緣層3 1 6、及層間絕緣層3 1 8的細節，可參照上述實施例 〇 在形成閘極絕緣層3 1 2之後，較佳在惰性惰性氣體周 圍環境或氧周圍環境中執行第三熱處理。在高於或等於 200 °C並低於或等於450 °C且較佳在高於或等於250 °C至並 低於或等於35〇°C的溫度執行該熱處理。例如，在250°C於 含氧的周圍環境中執行該熱處理一小時。第三熱處理可減 少電晶體之電氣特性中的變異。在閘極絕緣層3 1 2含氧的 情況中，藉由供應氧至第二氧化物半導體層3 0 6 a以彌補第 二氧化物半導體層306a中之氧缺乏，亦可形成i型（本質 )或實質i型的氧化物半導體層。 注意到雖在此實施例中係在形成閘極絕緣層3 1 2之後 執行第三熱處理，第三熱處理之時序不限於此。此外，在 經由諸如第二熱處理的其他處理供應氧至第二氧化物半導 體層的情況中可省略第三熱處理。 經由上述步驟，完成電晶體3 50 »電晶體3 50使用第一 氧化物半導體層3〇4 a及藉由從第一氧化物半導體層3 04 a的 結晶區域之晶體生長而得之第二氧化物半導體層306a (參 照第12E圖）。 69- 201140807 第12E圖中所示的電晶體3 5 0包括下列者：設置在底部 基板300上方並具有絕緣層3 02夾置在其間的第一氧化物半 導體層3 04 a、設置在第一氧化物半導體層3 04a上方之第二 氧化物半導體層306a、電連接至第二氧化物半導體層306a 的源極或汲極電極3 08 a及源極或汲極電極3 08b、覆蓋第二 氧化物半導體層306a、源極或汲極電極308a、及源極或汲 極電極308b的閘極絕緣層312、在閘極絕緣層312上方的閘 極電極3 1 4、在閘極絕緣層3 1 2及閘極電極3 1 4上方的層間 絕緣層3 1 6、以及在層間絕緣層3 1 6上方的層間絕緣層3 1 8 〇 在此實施例中所述的電晶體3 5 0中，第一氧化物半導 體層3CMa及第二氧化物半導體層3 06 a爲高度純化。因此， 第一氧化物半導體層3 04 a及第二氧化物半導體層306a中之 氫濃度少於或等於5xl019 /cm3 ;較佳少於或等於5xl〇18 /cm3;或更佳爲少於或等於5xl017 /cm3。另外，相較於典 型矽晶圆的載子密度（近乎1 X 1 0 1 4 /cm3 )，氧化物半導體 層的載子密度夠低（例如，少於1 X 1 0 12 / c m3，較佳少於 1.45xlOl() /cm3)。因此，可獲得夠低的關閉電流》例如 ，在其中通道長度爲10/xm且氧化物半導體層的厚度爲30 nm的情況中，當汲極電壓的範圍爲從近乎1 v至1〇 v時， 關閉電流（當閘極-源極電壓少於或等於0 V時的汲極電 流）少於或等於1x10·13 A。另外，在室溫的關閉電流密度 (將關閉電流除以電晶體的通道寬度而得的値）近乎1 x 10·20Α/μιη ( 10 ζΑ/μιη)至 1χ10 Ι9Α/μηι ( 100 ζΑ/μιη)。 -70- 201140807 注意到除了關閉電流或關閉電流密度外，上述電晶體 的特性可使用關閉電阻（當電晶體關閉時之電阻値）或關 閉電阻率（當電晶體關閉時之電阻率）來表示。在此，藉 由歐姆定律使用關閉電流及汲極電壓來得到關閉電阻R。 另外，使用通道形成區域之剖面面積A及通道長度L，藉由 p =RA/L的公式獲得關閉電阻率p。詳言之，在上述情況 中，關閉電阻率大於或等於1χ109Ω·ηι (或較佳大於或等於 1χ101()Ω·πι )。注意到使用氧化物半導體層之厚度d及通道 寬度W，由A = dW的公式來表示剖面面積A。 依照此方式，藉由使用高度純化且本質的第一氧化物 半導體層3 04 a及第二氧化物半導體層306a，可充分減少電 晶體的關閉電流。 此外，在此實施例中’使用具有結晶區域之第一氧化 物半導體層3(Ma及藉由從第一氧化物半導體層304a的結晶 區域之晶體生長而得之第二氧化物半導體層3 06a作爲氧化 物半導體層。因此，可增加場效遷移率並可實現具有有利 的電氣特性之電晶體。 注意到雖然在此實施例中使用電晶體3 5 0來取代上述 實施例中所示的電晶體1 6 2，在此揭露的本發明不需被理 解成限制在那個情況。例如，在此實施例中所示之電晶體 3 50使用具有結晶區域之第一氧化物半導體層304a及藉由 從第一氧化物半導體層304a的結晶區域之晶體生長而得之 第二氧化物半導體層3 06a，並因此具有高場效遷移率。依 此，可針對包含包括在積體電路中之電晶體的電晶體使用 -71 - 201140807 該氧化物半導體。在這種情況中’無需採用上述實施例中 所示的堆疊層結構。注意到爲了實現有利的電路操作’氧 化物半導體之場效遷移率μ較佳爲μ>1〇〇 cm2/V’s。另外， 在此情況中，可例如使用諸如玻璃基板的基板來形成半導 體裝置。 可與在其他實施例中所述的結構、方法、及之類適當 地結合在此實施例中所述的結構、方法、及之類。 [賣施例7] 在此實施例中，說明與W施例1中所述之製造半導體 裝置的方法不同之製造半導體裝置的方法。此實施例的特 徵在於藉由所謂的金屬鑲嵌法來形成下部中之電晶體的閘 極電極，且使用該閘極電極的材料來形成上部中之電晶體 的源極電極、汲極電極、及之類。 首先，藉由實施例1中所述的方法來獲得第4G圖中的 狀態。此狀態繪示於第13A圖中。使用CMP方法或之類來 硏磨層間絕緣層126及層間絕緣層128，以暴露出閘極電極 1 1 0的頂表面。接著，藉由選擇性蝕刻方法來蝕刻閘極電 極1 10，以形成孔部127 (參見第13B圖）。 接下來，藉由沉積方法形成包括金屬或金屬氮化物的 導電曆，藉其使孔部127完全嵌入。導電層可爲單層或堆 疊層。接著’蝕刻導電層，以獲得電極層（源極或汲極電 極M2a及源極或汲極電極l42b)(參見第13C圖）。此階 段之結構與贲施例1中所示的第5 B圖的結構等效。 -72- 201140807 之後，以和實施例1類似的方式，形成島狀氧化物半 導體層140、閘極絕緣層146、閘極電極148a、及電極148b (參見第13D圖）。注意到電極層（源極或汲極電極142a )爲下部中之電晶體的閘極電極且亦爲上部中之電晶體的 源極或汲極電極。在此實施例中，可省略實施例1中所須 之形成到達下部中之電晶體的閘極電極110之接觸孔的步 驟。在此實施例中，由於島狀氧化物半導體層140接觸層 間絕緣層128，較佳在形成島狀氧化物半導體層140之前充 分脫氫層間絕緣層1 2 8之表面。 [實施例8] 在此實施例中，參照第14A至14F圖說明將上述實施例 中所述之半導體裝置應用於電子用具的情況。說明將上述 半導體裝置應用至諸如電腦、行動電話機（亦稱爲行動電 話或行動電話裝置）、個人數位助理（包括可攜式遊戲機 、音頻再生裝置、及之類）、數位相機、數位視訊攝影機 、電子紙、電視機（亦稱爲電視或電視接收器）之電子用 具的情況。 第14A圖顯示筆記型個人電腦，包括殻體40 !、殼體 402、顯示部403、鍵盤404、及之類的形成。在上述實施 例中所示的半導體裝置係設置在殻體4〇1及殻體402之中。 因此’可實現其中可以高速執行資料的寫入及讀取並可長 時間儲存資料的具有夠低耗電量之筆記型P C。 第14B圖顯示個人數位助理（Pda)，包括設有顯示 -73- 201140807 部413的主體411、外部界面415、操作鈕414、及之類。亦 設置操作個人數位助理之手寫筆412及之類。在上述實施 例中所示的半導體裝置係設置在主體411中。因此，可實 現其中可以高速執行資料的寫入及取並可長時間儲存資 料的具有夠低耗電S之個人數位助理。 第14C圖顯示具有附接之電子紙的電子書讀取器420， 其包括殻體421及42 3。顯示部42 5及顯示部427分別設置在 殻體42〗及殻體423中。殼體421及423藉由樞紐部437連接 並以樞紐部43 7予以打開及關閉。殼體42 1設有電源開關 431、操作鍵433、揚聲器435、及之類。在上述實施例中 所示的半導體裝置係設置在殼體42 1及殼體42 3之至少一者 中。因此，可K現其中可以高速執行資料的寫入及讀取並 可長時間儲存资料的具有夠低耗電量之電子書讀取器。 第14D圖顯示包括殼體440及殼體441的行動電話。此 外，在第14D圖中顯示成展開的殼體440及殼體44 1可藉由 滑動而重疊。因此，行動電話可爲適合攜帶用的尺寸。殻 體441包括顯示板442、揚聲器443、麥克風444、指示裝置 446、相機透鏡447、外部連結端子448、及之類。殻體440 設有用於充電行動電話的太陽能電池449、外部記憶體槽 45 0、及之類。另外，天線係納入殻體441中。在上述實施 例中所示的半導體裝置係設Η在殼體440及441之至少一者 中。因此，可0現其中可以高速執行資料的寫入及讀取並 可長時間儲存資料的具有夠低耗電量之行動電話。 第14Ε圖爲包括主體461、顯示部467、目鏡部463、操 -74- 201140807 作開關464、顯示部465、電池466、及之類的數位相機。 在上述實施例中所示的半導體裝置係設置在殻體主體461 中。因此，可實現其中可以高速執行資料的寫入及讀取並 可長時間儲存資料的具有夠低耗電量之數位相機。 第14F圖爲包括殼體471、顯示部473、支架475、及之 類的電視機470。可藉由殻體471之操作開關或分開的遙控 器48 0操作電視機47〇。在上述實施例中所示的半導體裝置 係安裝在殻體471及遙控器480中。因此，可實現其中可以 高速執行資料的寫入及讀取並可長時間儲存資料的具有夠 低耗電量之電視機。 如上述，關於上述實施例的半導體裝置係安裝在此實 施例中所示的電子用具中。因此，可實現其之耗電量充分 減少的電子用具。 [範例1] 檢驗根據所揭露之本發明的一實施例之半導體裝置可 重寫資料的次數。在此範例中，參照第1 5圖說明檢驗結果 〇 用於檢驗之半導體裝置爲具有第3A1圖中之電路組態 的半導體裝置。在此，在對應於電晶體1 62之電晶體中使 用氧化物半導體。另外，作爲對應至電容器164的電容器 ，使用具有0.33 pF之電容値的電容器。 藉由比較初始記憶體窗寬度及在重複保持及寫入資料 預定次數之後的時刻之記億體窗寬度來執行檢驗。藉由施 -75- 201140807 加0 V或5 V至對應於第3 A 1跑中之第三佈線的佈線並施加0 V或5 V至對應於第3 A 1圖中之第四佈線的佈線來保持及寫 入資料。當對應於第四佈線的佈線之電位爲0 V時，對應 於電晶體1 62之電晶體爲關閉；故保持供應至浮置閘極部 FG的電位。當對應於第四佈線的佈線之電位爲5 V時，對 應於電晶體1 62之電晶體爲啓通；故供應對應於第三佈線 的佈線之電位至浮置閘極部F G。 記憶體窗寬度爲記億體裝置之特性的指標之一。在此 ，記憶體窗寬度代表不同記憶體狀態之間的曲線（ 曲線）中之位移量△ ，該些曲線顯示在對應於第五佈線 的佈線之電位Vcg及對應於電晶體1 60之電晶體的汲極電流 之間的關係。不同記億體狀態意指施加〇 V至浮置閘極部 FG之狀態（此後稱爲低狀態）及施加5 V至浮置閘極部FG 之狀態（此後稱爲高狀態）。亦即，藉由掃掠在低狀態中 及高狀態中之電位來檢査記憶體窗寬度。 第15圖顯示初始記億體窗寬度及在執行寫入ΙχΙΟ19次 之後的時刻之記憶體窗寬度的檢驗結果。注意到在第1 5圖 中，水平軸顯示LS(V)且垂直軸顯示/rf(A)。從第15圖可證 货在執行寫入1x1 019次之前及之後的記憶體窗寬度並未改 變》從在執行寫入IxlO19次之前及之後的記憶體窗寬度並 未改變的事ΙΓ，顯示出至少在寫入期間半導體裝置並未惡 化。 如上述，即使當重複保持及寫入多次時，根據所揭露 之本發明的一责施例的半導體裝置的特性並未改變。亦即 -76- 201140807 ’根據所揭露之本發明的一實施例，可獲得具有極高可靠 度之半導體裝置。 此申請案依據在2009年12月18日向日本專利局申請之 日本專利申請案序號2009-288474及在2009年12月25日向 日本專利局申請之日本專利申請案序號2009-294790，其 全部內容以引用方式倂於此。 【圖式簡單說明】 在附圖中： 第1 A及1B圖爲半導體裝置之剖面圖及平面圖； 第2A至2D圖爲半導體裝置之剖面圖； 第3A1及3A2圖及第3B圖爲半導體裝置之電路圖； 第4A至4H圖爲關於半導體裝置之製造步驟的剖面圖 » 第5A至5E圖爲關於半導體裝置之製造步驟的剖面圖； 第6A及6B圖爲半導體裝置之剖面圖及平面圖； 第7A至7E圖爲關於半導體裝置之製造步驟的剖面圖； 第8A圖及8B圖爲半導體裝置之電路圖； 第9A及9B圖爲半導體裝置之剖面圖及平面圖； 第10A及10B圖爲半導體裝置之剖面圖； 第11A至11E圖爲關於半導體裝置之製造步驟的剖面圖 » 第12A至12E圖爲關於半導體裝置之製造步驟的剖面圖 -77- 201140807 第13A至13D圖爲關於半斡體裝置之製造步驟的剖面 圖， 第14A至14F圖爲敘述電子用具之透射圖；以及 第15圖爲顯示記憶體窗寬度之調査結果的圖。 【主要元件符號說明】 100： 基板 102 ： 保護層 104: 半導體區域 106 ： 元件隔離絕緣層 108 ： 閘極絕緣層 110： 閘極電極 112： 絕緣層 114： 雜質區域 116： 通道形成區域 118： 側壁絕緣層 120 ： 高濃度雜質區域 122 ： 金屬層 124 ： 金屬化合物區域 126 ： 層間絕緣層 127 ： 孔部 128 : 層間絕緣層 130a :源極或汲極電極 130b :源極或汲極電極 130c :電極 138： 絕緣層 140 ： 氧化物半導體層 140a :氧化物半導體層 140b :氧化物半導體層 142a :電極 142b :電極 142c :電極 1 42d •電極 144 ： 絕緣層 146 : 聞極絕緣層 148a :電極 148b :電極 150 ： 保護絕緣層 152 ： 層間絕緣層 160 ： 電晶體 162 ： 電晶體 1 64 : 電容器 -78- 201140807 1 6 6 :電晶體 1 92 :電極 2 0 2 :絕緣層 206a :氧化物半導體層 208b :電極 2 1 4 :電極 2 1 8 :層間絕緣層 3 00 :基板 3 04 :氧化物半導體層 3 05 :氧化物半導體層 306a :氧化物半導體層 308b :電極 3 1 4 :電極 3 1 8 :層間絕緣層 401 :殼體 403 :顯示部 41 1 :主體 4 1 3 :顯示部 4 1 5 :外部界面 421 :殼體 425 :顯示部 431 :電源開關 435 :揚聲器 440 :殻體 190 :記憶胞 200 :基板 206 :氧化物半導體層 208a :電極 2 1 2 :閘極絕緣層 2 1 6 :層間絕緣層 250 :電晶體 302 :絕緣層 3〇4a :氧化物半導體層 306 :氧化物半導體層 308a :電極 3 1 2 :閘極絕緣層 3 1 6 :層間絕緣層 3 50 :電晶體 402 :殼體 404 :鍵盤 412 :手寫筆 4 1 4 :操作鈕 420 :電子書讀取器 423 :殼體 427 :顯示部 433 :操作鍵 437 :樞紐部 441 :殻體 79- 201140807 442 ： 顯 示 板 443 ： 揚 聲 器 444 ： 麥 克 風 446 ： 指 示 裝 置 447 ： 相 機 透 鏡 448 ： 外 部 連 結 端 子 449 ： 太 陽 能 電池 45 0 ： 外 部 記 憶 體 槽 461 ： 主 體 463 ： 目 鏡 部 464 ： 操 作 開 關 465 : 顯 示 部 466 : 電 池 467 ： 顯 示 部 470 ： 電 視 機 471 ： 殼 體 473 : 顯 示 部 475 ： 支 架 480 : 遙 控 器 80-

Claims (1)

  1. 201140807 七、申請專利範圍： !.一種半導體裝置’包含： 一第一電晶體’包含： 一通道形成區域； 一第一雜質區域及一第二雜質區域’且該通道开夕 成區域夾置於該第一雜質區域及該第二雜質區域之間’ 在該通道形成區域上方的一第一絕緣層； 在該通道形成區域上方的—第一閘極電極’且該 第一絕緣層夾置於其之間： 電連接至該第一雜質區域的一第一電極；以及 電連接至該第二雜質區域的一第二電極； 一第二電晶體，包含： 一氧化物半導體層； 一第三電極及一第四電極，該第三電極及該第四 電極的各者電連接至該氧化物半導體層； 在該氧化物半導體層、該第三電極、及該第四電 極上方的一第二絕緣層；以及 重疊該氧化物半導體層的一第二閘極電極，且該 第二絕緣層夾置於其之間； —電容器元件，包含： 該第三電極； 該第二絕緣層；以及 重疊該第三電極之一第五電極，且該第二絕緣層 夾置於其之間； -81 - 201140807 其中該第一閘極電極及該第三電極彼此電連接。 2. —種半導體裝置，包含： 在一半導體上方之一第一閘極電極，且一第一絕緣層 夾置於其之間； 在該第一閘極電極上方之一第二絕緣層； 在該第二絕緣層上方的一第一電極及一第二電極； 在該第二絕緣層上方並電連接至該第一電極及該第二 電極的一氧化物半導體層： 在該第一電極、該第二電極、及該氧化物半導體層上 方的一第三絕緣層； 在該第一電極上方的一第三電極，且該第三絕緣層夾 置於其之間；以及 在該氧化物半導體層上方的一第二閘極電極，且該第 三絕緣層夾置於其之間， 其中該第一閘極電極及該第一電極彼此電連接。 3 .如申請專利範圍第2項所述之半導體裝置，其中該 半導體爲一半導體基板。 4. 如申請專利範圍第2項所述之半導體裝置，進一步 包含接觸該第一閘極電極的一側之一側壁絕緣體。 5. 如申請專利範圍第2項所述之半導體裝置， 其中該半導體包含一第一雜質區域、一第二雜質區域 、及在該第一雜質區域與該第二雜質區域之間的一通道形 成區域，以及 其中該通道形成區域重該第一閘極電極。 -82- 201140807 6. 如申請專利範圍第2項所述之半導體裝置，其中該 氧化物半導體層包含銦及鎵。 7. 如申請專利範圍第2項所述之半導體裝置，其中該 第三電極重疊該氧化物半導體層。 8 .如申請專利範圍第2項所述之半導體裝置，進一步 包含在該氧化物半導體層與該第一電極之間的一第四絕緣 層， 其中該第四絕緣層包含在重疊該第三電極的一區域之 一開口，以及 其中該氧化物半導體設置在該開口中。 9.如申請專利範圍第2項所述之半導體裝置，其中該 氧化物半導體層及該第一電極及該第二電極之各者在該氧 化物半導體層的一頂表面彼此直接接觸。 1 0 · —種包含如申請專利範圍第2項所述之半導體裝置 的電子用具’其中該電子用具爲選自由電腦、行動電話、 個人數位助理、數位相機、數位視訊攝影機、電子紙、及 電視所組成之群組者。 11. 一種包含如申請專利範圍第2項所述之半導體裝 置的記憶體裝置。 -83-
TW099143235A 2009-12-18 2010-12-10 半導體裝置 TWI549261B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009288474 2009-12-18
JP2009294790 2009-12-25

Publications (2)

Publication Number Publication Date
TW201140807A true TW201140807A (en) 2011-11-16
TWI549261B TWI549261B (zh) 2016-09-11

Family

ID=44149801

Family Applications (6)

Application Number Title Priority Date Filing Date
TW107118780A TWI701807B (zh) 2009-12-18 2010-12-10 半導體裝置
TW109125399A TWI772848B (zh) 2009-12-18 2010-12-10 半導體裝置
TW112130003A TW202347731A (zh) 2009-12-18 2010-12-10 半導體裝置
TW105109497A TWI632667B (zh) 2009-12-18 2010-12-10 半導體裝置
TW111127466A TWI814498B (zh) 2009-12-18 2010-12-10 半導體裝置
TW099143235A TWI549261B (zh) 2009-12-18 2010-12-10 半導體裝置

Family Applications Before (5)

Application Number Title Priority Date Filing Date
TW107118780A TWI701807B (zh) 2009-12-18 2010-12-10 半導體裝置
TW109125399A TWI772848B (zh) 2009-12-18 2010-12-10 半導體裝置
TW112130003A TW202347731A (zh) 2009-12-18 2010-12-10 半導體裝置
TW105109497A TWI632667B (zh) 2009-12-18 2010-12-10 半導體裝置
TW111127466A TWI814498B (zh) 2009-12-18 2010-12-10 半導體裝置

Country Status (7)

Country Link
US (3) US8610187B2 (zh)
EP (1) EP2513966B1 (zh)
JP (15) JP5651458B2 (zh)
KR (3) KR101813460B1 (zh)
CN (2) CN105655340B (zh)
TW (6) TWI701807B (zh)
WO (1) WO2011074392A1 (zh)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101813460B1 (ko) 2009-12-18 2017-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2517245B1 (en) 2009-12-25 2019-07-24 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR101781336B1 (ko) 2009-12-25 2017-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2519969A4 (en) * 2009-12-28 2016-07-06 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
KR101762316B1 (ko) 2009-12-28 2017-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8415731B2 (en) 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
WO2011096277A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
KR101921618B1 (ko) * 2010-02-05 2018-11-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
WO2011096270A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102742001B (zh) 2010-02-05 2017-03-22 株式会社半导体能源研究所 半导体装置
KR101939713B1 (ko) 2010-02-19 2019-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101891065B1 (ko) * 2010-03-19 2018-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 구동 방법
US8664658B2 (en) 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5923248B2 (ja) 2010-05-20 2016-05-24 株式会社半導体エネルギー研究所 半導体装置
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8582348B2 (en) 2010-08-06 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
JP5671418B2 (ja) 2010-08-06 2015-02-18 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP5727892B2 (ja) 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
US8339837B2 (en) 2010-08-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
JP5702689B2 (ja) 2010-08-31 2015-04-15 株式会社半導体エネルギー研究所 半導体装置の駆動方法、及び半導体装置
US8634228B2 (en) 2010-09-02 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
JP2012256821A (ja) 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
TWI543166B (zh) 2010-09-13 2016-07-21 半導體能源研究所股份有限公司 半導體裝置
TWI670711B (zh) 2010-09-14 2019-09-01 日商半導體能源研究所股份有限公司 記憶體裝置和半導體裝置
JP5973165B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
JP2012151453A (ja) 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
US9048142B2 (en) 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8912080B2 (en) 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
US8921948B2 (en) 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI596769B (zh) 2011-01-13 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體儲存裝置
TWI572009B (zh) 2011-01-14 2017-02-21 半導體能源研究所股份有限公司 半導體記憶裝置
KR102026718B1 (ko) 2011-01-14 2019-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치, 반도체 장치, 검출 방법
TWI520273B (zh) 2011-02-02 2016-02-01 半導體能源研究所股份有限公司 半導體儲存裝置
US8975680B2 (en) 2011-02-17 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method manufacturing semiconductor memory device
US9111795B2 (en) 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
US8709889B2 (en) * 2011-05-19 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and manufacturing method thereof
JP6013682B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP6231735B2 (ja) 2011-06-01 2017-11-15 株式会社半導体エネルギー研究所 半導体装置
US8836626B2 (en) * 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP6016532B2 (ja) * 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
CN103843145B (zh) 2011-09-29 2017-03-29 株式会社半导体能源研究所 半导体装置
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9287405B2 (en) 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9076505B2 (en) 2011-12-09 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Memory device
US8796683B2 (en) * 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102097171B1 (ko) * 2012-01-20 2020-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9419146B2 (en) * 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6100559B2 (ja) * 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
US9349849B2 (en) * 2012-03-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
US9208849B2 (en) 2012-04-12 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device, and electronic device
KR102254731B1 (ko) 2012-04-13 2021-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6005391B2 (ja) * 2012-05-01 2016-10-12 株式会社半導体エネルギー研究所 半導体装置
JP6250955B2 (ja) 2012-05-25 2017-12-20 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US9048265B2 (en) 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
US9343120B2 (en) 2012-06-01 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. High speed processing unit with non-volatile register
TWI821777B (zh) * 2012-09-24 2023-11-11 日商半導體能源研究所股份有限公司 半導體裝置
JP2014195243A (ja) 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
US9612795B2 (en) 2013-03-14 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Data processing device, data processing method, and computer program
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102294507B1 (ko) * 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG11201604650SA (en) * 2013-12-26 2016-07-28 Semiconductor Energy Lab Semiconductor device
US9349418B2 (en) 2013-12-27 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US9831238B2 (en) 2014-05-30 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including insulating film having opening portion and conductive film in the opening portion
US9384964B1 (en) * 2014-08-01 2016-07-05 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
US20160155849A1 (en) 2014-12-02 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, module, and electronic device
JP6689062B2 (ja) 2014-12-10 2020-04-28 株式会社半導体エネルギー研究所 半導体装置
KR102582523B1 (ko) * 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
CN106158857B (zh) * 2015-04-21 2020-12-22 联华电子股份有限公司 半导体元件及其制作方法
JP2016225613A (ja) 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
US10008502B2 (en) 2016-05-04 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
DE112017002579T5 (de) * 2016-05-20 2019-03-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung oder diese enthaltende Anzeigevorrichtung
CN107526857B (zh) * 2016-06-22 2021-04-23 中芯国际集成电路制造（天津）有限公司 Eeprom单元仿真模型以及eeprom阵列仿真模型
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US10685983B2 (en) 2016-11-11 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
WO2018092007A1 (ja) * 2016-11-17 2018-05-24 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
TWI694580B (zh) * 2016-11-18 2020-05-21 聯華電子股份有限公司 電晶體堆疊結構
JP2021034650A (ja) * 2019-08-28 2021-03-01 キオクシア株式会社 半導体記憶装置
KR20210088045A (ko) * 2020-01-03 2021-07-14 삼성디스플레이 주식회사 표시 장치

Family Cites Families (253)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6034199B2 (ja) 1980-12-20 1985-08-07 株式会社東芝 半導体記憶装置
DE3171836D1 (en) 1980-12-08 1985-09-19 Toshiba Kk Semiconductor memory device
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS62274773A (ja) * 1986-05-23 1987-11-28 Hitachi Ltd 半導体記憶装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63268184A (ja) * 1987-04-24 1988-11-04 Sony Corp 半導体メモリ装置
JPH07109874B2 (ja) 1988-07-08 1995-11-22 株式会社東芝 半導体装置及びその製造方法
US5079180A (en) * 1988-12-22 1992-01-07 Texas Instruments Incorporated Method of fabricating a raised source/drain transistor
KR0133536B1 (en) 1989-03-24 1998-04-22 Lg Electronics Inc Amorphous silicon thin film transistor with dual gates and
JP2775040B2 (ja) * 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0799251A (ja) 1992-12-10 1995-04-11 Sony Corp 半導体メモリセル
JP3836166B2 (ja) * 1993-11-22 2006-10-18 株式会社半導体エネルギー研究所 ２層構造のトランジスタおよびその作製方法
JPH07176184A (ja) * 1993-12-20 1995-07-14 Mitsubishi Electric Corp 半導体記憶装置と、その半導体記憶装置におけるデータの書込および読出方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
EP0821412B1 (en) * 1996-06-17 2006-09-13 United Microelectronics Corporation Hemispherical-grained silicon top-gate electrode for improved soft-error immunity in SRAMs
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JPH1096949A (ja) * 1996-09-24 1998-04-14 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
US6088070A (en) * 1997-01-17 2000-07-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
GB9726094D0 (en) * 1997-12-10 1998-02-11 Philips Electronics Nv Thin film transistors and electronic devices comprising such
JP3686248B2 (ja) * 1998-01-26 2005-08-24 株式会社日立製作所 半導体集積回路装置およびその製造方法
JP4931267B2 (ja) * 1998-01-29 2012-05-16 ルネサスエレクトロニクス株式会社 半導体装置
US6022770A (en) * 1998-03-24 2000-02-08 International Business Machines Corporation NVRAM utilizing high voltage TFT device and method for making the same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US7012292B1 (en) * 1998-11-25 2006-03-14 Advanced Technology Materials, Inc Oxidative top electrode deposition process, and microelectronic device structure
GB9907019D0 (en) * 1999-03-27 1999-05-19 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
TW518650B (en) * 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
WO2000070683A1 (fr) 1999-05-13 2000-11-23 Hitachi, Ltd. Mémoire à semi-conducteurs
EP1058310A3 (en) * 1999-06-02 2009-11-18 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4654471B2 (ja) * 1999-07-29 2011-03-23 ソニー株式会社 半導体装置
JP2001053164A (ja) * 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW516244B (en) * 1999-09-17 2003-01-01 Semiconductor Energy Lab EL display device and method for manufacturing the same
KR100320438B1 (ko) * 1999-12-27 2002-01-15 박종섭 불휘발성 강유전체 메모리 소자 및 그 제조방법
JP2001203277A (ja) 2000-01-18 2001-07-27 Sony Corp 半導体記憶装置およびその駆動方法
US6570206B1 (en) 2000-03-29 2003-05-27 Hitachi, Ltd. Semiconductor device
JP2001351386A (ja) 2000-06-07 2001-12-21 Sony Corp 半導体記憶装置およびその動作方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3749101B2 (ja) 2000-09-14 2006-02-22 株式会社ルネサステクノロジ 半導体装置
JP2002093924A (ja) 2000-09-20 2002-03-29 Sony Corp 半導体記憶装置
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100389032B1 (ko) * 2000-11-21 2003-06-25 삼성전자주식회사 강유전체 메모리 장치 및 그의 제조 방법
JP4609970B2 (ja) * 2001-01-17 2011-01-12 カシオ計算機株式会社 液晶表示装置
JP2002230965A (ja) * 2001-01-24 2002-08-16 Internatl Business Mach Corp <Ibm> 不揮発性メモリ装置
US6649935B2 (en) * 2001-02-28 2003-11-18 International Business Machines Corporation Self-aligned, planarized thin-film transistors, devices employing the same
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002297110A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd アクティブマトリクス型液晶表示装置の駆動方法
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
SG120075A1 (en) * 2001-09-21 2006-03-28 Semiconductor Energy Lab Semiconductor device
JP3810725B2 (ja) * 2001-09-21 2006-08-16 株式会社半導体エネルギー研究所 発光装置及び電子機器
CN102290005B (zh) * 2001-09-21 2017-06-20 株式会社半导体能源研究所 有机发光二极管显示装置的驱动方法
US7365713B2 (en) * 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
TWI256607B (en) * 2001-10-31 2006-06-11 Semiconductor Energy Lab Signal line drive circuit and light emitting device
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US6656748B2 (en) * 2002-01-31 2003-12-02 Texas Instruments Incorporated FeRAM capacitor post stack etch clean/repair
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6804142B2 (en) * 2002-11-12 2004-10-12 Micron Technology, Inc. 6F2 3-transistor DRAM gain cell
JP4339103B2 (ja) * 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US7026690B2 (en) * 2003-02-12 2006-04-11 Micron Technology, Inc. Memory devices and electronic systems comprising integrated bipolar and FET devices
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4526771B2 (ja) * 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100930916B1 (ko) 2003-03-20 2009-12-10 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그 제조방법
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US8445946B2 (en) 2003-12-11 2013-05-21 International Business Machines Corporation Gated diode memory cells
KR100615085B1 (ko) * 2004-01-12 2006-08-22 삼성전자주식회사 노드 콘택 구조체들, 이를 채택하는 반도체소자들, 이를채택하는 에스램 셀들 및 이를 제조하는 방법들
CN100533808C (zh) * 2004-01-26 2009-08-26 株式会社半导体能源研究所 显示器件及其制造方法以及电视设备
US7064973B2 (en) 2004-02-03 2006-06-20 Klp International, Ltd. Combination field programmable gate array allowing dynamic reprogrammability
US6972986B2 (en) 2004-02-03 2005-12-06 Kilopass Technologies, Inc. Combination field programmable gate array allowing dynamic reprogrammability and non-votatile programmability based upon transistor gate oxide breakdown
US20050184407A1 (en) * 2004-02-20 2005-08-25 Takahiro Korenari Transistor circuit, thin film transistor circuit and display device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4872196B2 (ja) * 2004-08-25 2012-02-08 カシオ計算機株式会社 薄膜トランジスタパネル及びその製造方法
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP5152448B2 (ja) * 2004-09-21 2013-02-27 カシオ計算機株式会社 画素駆動回路及び画像表示装置
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP2006138960A (ja) * 2004-11-10 2006-06-01 Nec Corp 液晶表示装置及びその製造方法並びに投射表示装置
CA2585063C (en) * 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
WO2006057417A1 (en) * 2004-11-26 2006-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP1825478B1 (en) * 2004-12-07 2009-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4849817B2 (ja) * 2005-04-08 2012-01-11 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7888702B2 (en) * 2005-04-15 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
KR20060109343A (ko) * 2005-04-15 2006-10-19 세이코 엡슨 가부시키가이샤 전자 회로, 그 구동 방법, 전기 광학 장치, 및 전자 기기
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4981283B2 (ja) 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7530037B2 (en) * 2005-10-26 2009-05-05 Freescale Semiconductor, Inc. Methods of generating planar double gate transistor shapes and data processing system readable media to perform the methods
CN101577231B (zh) * 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP4855786B2 (ja) * 2006-01-25 2012-01-18 株式会社東芝 半導体装置
US7439791B2 (en) * 2006-01-31 2008-10-21 Freescale Semiconductor, Inc. Temperature compensation device and method thereof
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR100714401B1 (ko) * 2006-02-08 2007-05-04 삼성전자주식회사 적층된 트랜지스터를 구비하는 반도체 장치 및 그 형성방법
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US8222116B2 (en) * 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20070211517A1 (en) * 2006-03-10 2007-09-13 Freescale Semiconductor, Inc. System and method for operating a memory circuit
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5204959B2 (ja) * 2006-06-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008053288A (ja) 2006-08-22 2008-03-06 Sony Corp 半導体集積回路及びその製造方法
JP4946286B2 (ja) * 2006-09-11 2012-06-06 凸版印刷株式会社 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR20080035761A (ko) * 2006-10-20 2008-04-24 동부일렉트로닉스 주식회사 모스 트랜지스터의 게이트 절연막 형성 방법
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5019436B2 (ja) * 2007-02-22 2012-09-05 ルネサスエレクトロニクス株式会社 半導体集積回路
JP4910779B2 (ja) * 2007-03-02 2012-04-04 凸版印刷株式会社 有機ｅｌディスプレイおよびその製造方法
TWI326919B (en) * 2007-03-14 2010-07-01 Au Optronics Corp Semiconductor structure of liquid crystal display and manufacturing method thereof
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5286826B2 (ja) * 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5350655B2 (ja) 2007-04-27 2013-11-27 株式会社半導体エネルギー研究所 半導体装置
KR100823177B1 (ko) * 2007-05-11 2008-04-21 삼성전자주식회사 반도체 소자 및 그 형성 방법
JP5261979B2 (ja) * 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
JP5542296B2 (ja) * 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5411456B2 (ja) * 2007-06-07 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US20090001360A1 (en) * 2007-06-29 2009-01-01 Masaya Nakayama Organic el display and method for producing the same
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP5245333B2 (ja) * 2007-09-10 2013-07-24 セイコーエプソン株式会社 電気光学装置及び電子機器
JPWO2009034953A1 (ja) * 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
US8232598B2 (en) 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7982250B2 (en) * 2007-09-21 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5314873B2 (ja) * 2007-10-05 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置
US8455331B2 (en) * 2007-10-10 2013-06-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2009122250A (ja) * 2007-11-13 2009-06-04 Seiko Epson Corp 電気光学装置及び電子機器
KR101594335B1 (ko) * 2007-12-03 2016-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8384077B2 (en) 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
FR2927722A1 (fr) * 2008-02-18 2009-08-21 Commissariat Energie Atomique Cellule memoire sram a transistor double grille dotee de moyens pour ameliorer la marge en ecriture
US20090278121A1 (en) 2008-05-08 2009-11-12 Tpo Displays Corp. System for displaying images and fabrication method thereof
JP5305731B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP2009288474A (ja) 2008-05-29 2009-12-10 Seiko Epson Corp 画像形成装置および画像形成方法
JP4609527B2 (ja) 2008-06-03 2011-01-12 株式会社デンソー 自動車用情報提供システム
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101622978B1 (ko) * 2008-09-19 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102386236B (zh) * 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
WO2010050419A1 (en) * 2008-10-31 2010-05-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and display device
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
EP2380266B1 (en) * 2008-12-18 2016-03-16 Nxp B.V. Charge-pump circuit
KR101525499B1 (ko) * 2009-02-27 2015-06-03 삼성전자주식회사 캐패시터 언더 비트라인 구조를 갖는 반도체 소자의 제조방법
US8101479B2 (en) * 2009-03-27 2012-01-24 National Semiconductor Corporation Fabrication of asymmetric field-effect transistors using L-shaped spacers
KR102215941B1 (ko) * 2009-07-31 2021-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5403464B2 (ja) 2009-08-14 2014-01-29 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
CN105448937A (zh) * 2009-09-16 2016-03-30 株式会社半导体能源研究所 晶体管及显示设备
KR101832698B1 (ko) * 2009-10-14 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101591613B1 (ko) * 2009-10-21 2016-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20190006091A (ko) 2009-10-29 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
MY164205A (en) * 2009-10-29 2017-11-30 Semiconductor Energy Lab Semiconductor device
KR101752348B1 (ko) * 2009-10-30 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011052488A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104600074A (zh) * 2009-11-06 2015-05-06 株式会社半导体能源研究所 半导体装置
CN104681079B (zh) * 2009-11-06 2018-02-02 株式会社半导体能源研究所 半导体装置及用于驱动半导体装置的方法
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101752212B1 (ko) * 2009-11-20 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101700154B1 (ko) * 2009-11-20 2017-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 래치 회로와 회로
WO2011062058A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011065258A1 (en) * 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102656683B (zh) * 2009-12-11 2015-02-11 株式会社半导体能源研究所 半导体装置
KR101813460B1 (ko) * 2009-12-18 2017-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2519969A4 (en) * 2009-12-28 2016-07-06 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
WO2011086871A1 (en) * 2010-01-15 2011-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011096270A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011099335A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130025871A (ko) * 2010-02-26 2013-03-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR101767037B1 (ko) * 2010-03-02 2017-08-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 승압 회로 및 승압 회로를 포함하는 ｒｆｉｄ 태그
KR102220018B1 (ko) * 2010-03-08 2021-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
WO2011114919A1 (en) * 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012002186A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103003934B (zh) * 2010-07-16 2015-07-01 株式会社半导体能源研究所 半导体器件
WO2012014786A1 (en) * 2010-07-30 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Semicondcutor device and manufacturing method thereof
US8582348B2 (en) * 2010-08-06 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
JP5727892B2 (ja) * 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
KR101851817B1 (ko) * 2010-09-03 2018-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
US8647919B2 (en) * 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
KR101973212B1 (ko) * 2010-11-05 2019-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9093538B2 (en) * 2011-04-08 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
TW201624675A (zh) 2016-07-01
TW201904025A (zh) 2019-01-16
TW202322363A (zh) 2023-06-01
TWI632667B (zh) 2018-08-11
JP2015173286A (ja) 2015-10-01
US20140175431A1 (en) 2014-06-26
US9123574B2 (en) 2015-09-01
JP7033226B2 (ja) 2022-03-09
KR101813460B1 (ko) 2017-12-29
JP5651458B2 (ja) 2015-01-14
JP6864137B2 (ja) 2021-04-28
JP2024057026A (ja) 2024-04-23
EP2513966B1 (en) 2020-09-16
TW202111922A (zh) 2021-03-16
CN102652356B (zh) 2016-02-17
JP2022166273A (ja) 2022-11-01
TW202347731A (zh) 2023-12-01
TWI549261B (zh) 2016-09-11
TWI814498B (zh) 2023-09-01
JP7130083B2 (ja) 2022-09-02
KR20180001575A (ko) 2018-01-04
KR101481399B1 (ko) 2015-01-14
JP2014207456A (ja) 2014-10-30
TWI701807B (zh) 2020-08-11
JP2011151377A (ja) 2011-08-04
JP2018174349A (ja) 2018-11-08
JP2015213185A (ja) 2015-11-26
JP2021114618A (ja) 2021-08-05
KR20120101131A (ko) 2012-09-12
US20110147737A1 (en) 2011-06-23
KR20140046039A (ko) 2014-04-17
JP5851061B2 (ja) 2016-02-03
JP6374943B2 (ja) 2018-08-15
CN105655340A (zh) 2016-06-08
JP2017085140A (ja) 2017-05-18
JP2020161844A (ja) 2020-10-01
EP2513966A4 (en) 2016-08-10
US8610187B2 (en) 2013-12-17
JP5289609B2 (ja) 2013-09-11
JP2023065492A (ja) 2023-05-12
JP2021114612A (ja) 2021-08-05
US9978757B2 (en) 2018-05-22
CN102652356A (zh) 2012-08-29
WO2011074392A1 (en) 2011-06-23
JP5422772B2 (ja) 2014-02-19
JP7445796B2 (ja) 2024-03-07
JP2021132235A (ja) 2021-09-09
JP6072136B2 (ja) 2017-02-01
KR101913111B1 (ko) 2018-10-31
JP2014013907A (ja) 2014-01-23
CN105655340B (zh) 2020-01-21
US20150364477A1 (en) 2015-12-17
JP2013012764A (ja) 2013-01-17
JP5753928B2 (ja) 2015-07-22
TWI772848B (zh) 2022-08-01
JP7057850B2 (ja) 2022-04-20
EP2513966A1 (en) 2012-10-24
JP7233591B2 (ja) 2023-03-06

Similar Documents

Publication Publication Date Title
JP7130083B2 (ja) 半導体装置
JP2020127011A (ja) 半導体装置
US10083996B2 (en) Semiconductor device
TWI555171B (zh) 半導體裝置
TW201145834A (en) Non-volatile latch circuit and logic circuit, and semiconductor device using the same
KR20140035822A (ko) 반도체 장치 및 그 제작 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees