KR20210088045A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210088045A
KR20210088045A KR1020200000988A KR20200000988A KR20210088045A KR 20210088045 A KR20210088045 A KR 20210088045A KR 1020200000988 A KR1020200000988 A KR 1020200000988A KR 20200000988 A KR20200000988 A KR 20200000988A KR 20210088045 A KR20210088045 A KR 20210088045A
Authority
KR
South Korea
Prior art keywords
transistor
electrode
gate
insulating layer
gate insulating
Prior art date
Application number
KR1020200000988A
Other languages
English (en)
Inventor
테츠히로 다나카
김영규
서기성
이승현
이창호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200000988A priority Critical patent/KR20210088045A/ko
Priority to US16/986,933 priority patent/US11211407B2/en
Priority to CN202010934961.5A priority patent/CN113078185A/zh
Publication of KR20210088045A publication Critical patent/KR20210088045A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/3265—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L51/52—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 개시는 표시 장치에 관한 것으로, 일 실시예에 의한 표시 장치는 기판, 상기 기판 위에 위치하는 구동 트랜지스터의 채널, 제1 전극 및 제2 전극을 포함하는 다결정 반도체, 상기 다결정 반도체 위에 위치하는 제1 게이트 절연막, 상기 제1 게이트 절연막 위에 위치하고 상기 구동 트랜지스터의 채널과 중첩하는 구동 트랜지스터의 게이트 전극, 상기 제1 게이트 절연막 위에 위치하는 부스트 커패시터의 제1 전극, 상기 구동 게이트 전극 및 상기 부스트 커패시터의 제1 전극 위에 위치하는 제2 게이트 절연막, 상기 제2 게이트 절연막 위에 위치하는 제1 층간 절연막, 상기 제1 층간 절연막 위에 위치하고, 서로 연결되어 있는 제3 트랜지스터의 채널, 제1 전극 및 제2 전극, 제4 트랜지스터의 채널, 제1 전극 및 제2 전극, 부스트 커패시터의 제2 전극을 포함하는 산화물 반도체, 상기 산화물 반도체 위에 위치하는 제3 게이트 절연막, 상기 제3 게이트 절연막 위에 위치하고, 상기 제3 트랜지스터의 채널과 중첩하는 제3 트랜지스터의 게이트 전극, 상기 제3 게이트 절연막 위에 위치하고, 상기 제4 트랜지스터의 채널과 중첩하는 제4 트랜지스터의 게이트 전극, 및 상기 제3 트랜지스터의 게이트 전극 및 상기 제4 트랜지스터의 게이트 전극 위에 위치하는 제2 층간 절연막을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성한다. 여기자가 여기 상태(exited state)로부터 기저 상태(ground state)로 변하면서 에너지를 방출하여 발광한다.
이러한 유기 발광 표시 장치는 자발광 소자인 유기 발광 다이오드를 포함하는 복수의 화소를 포함하며, 각 화소에는 유기 발광 다이오드를 구동하기 위한 복수의 트랜지스터 및 하나 이상의 커패시터(Capacitor)가 형성되어 있다. 복수의 트랜지스터는 기본적으로 스위칭 트랜지스터 및 구동 트랜지스터를 포함한다.
유기 발광 표시 장치의 해상도 증가를 위해 화소의 개수를 늘리고, 안정적인 동영상을 구현하기 위해 고속 구동을 하는 과정에서 개구율이 감소하고, 전류 밀도가 증가하며 구동 전압이 증가할 수 있다. 이에 따라 얼룩이 발생하고, 트랜지스터 등 소자의 신뢰성이 낮아지는 문제점이 있다.
실시예들은 고해상도를 가지고, 고속 구동되는 표시 장치의 소자의 신뢰성을 향상시키기 위한 것이다.
일 실시예에 의한 표시 장치는 기판, 상기 기판 위에 위치하는 구동 트랜지스터의 채널, 제1 전극 및 제2 전극을 포함하는 다결정 반도체, 상기 다결정 반도체 위에 위치하는 제1 게이트 절연막, 상기 제1 게이트 절연막 위에 위치하고 상기 구동 트랜지스터의 채널과 중첩하는 구동 트랜지스터의 게이트 전극, 상기 제1 게이트 절연막 위에 위치하는 부스트 커패시터의 제1 전극, 상기 구동 게이트 전극 및 상기 부스트 커패시터의 제1 전극 위에 위치하는 제2 게이트 절연막, 상기 제2 게이트 절연막 위에 위치하는 제1 층간 절연막, 상기 제1 층간 절연막 위에 위치하고, 서로 연결되어 있는 제3 트랜지스터의 채널, 제1 전극 및 제2 전극, 제4 트랜지스터의 채널, 제1 전극 및 제2 전극, 부스트 커패시터의 제2 전극을 포함하는 산화물 반도체, 상기 산화물 반도체 위에 위치하는 제3 게이트 절연막, 상기 제3 게이트 절연막 위에 위치하고, 상기 제3 트랜지스터의 채널과 중첩하는 제3 트랜지스터의 게이트 전극, 상기 제3 게이트 절연막 위에 위치하고, 상기 제4 트랜지스터의 채널과 중첩하는 제4 트랜지스터의 게이트 전극, 및 상기 제3 트랜지스터의 게이트 전극 및 상기 제4 트랜지스터의 게이트 전극 위에 위치하는 제2 층간 절연막을 포함하고, 상기 제1 층간 절연막, 상기 제3 게이트 절연막 및 상기 제2 층간 절연막의 수소 농도는 상기 제1 게이트 절연막 및 상기 제2 게이트 절연막의 수소 농도보다 낮고, 상기 산화물 반도체의 상기 제3 트랜지스터의 제1 전극 및 제2 전극, 상기 제4 트랜지스터의 제1 전극 및 제2 전극, 상기 부스트 커패시터의 제2 전극은 붕소, 인, 아르곤, 제논 및 크립톤 중 적어도 어느 하나의 물질로 도핑되어 있다.
상기 제3 게이트 절연막은 상기 산화물 반도체 및 상기 제1 층간 절연막 위의 전면에 위치할 수 있다.
상기 제3 게이트 절연막은 상기 산화물 반도체의 상부면 및 측면을 덮을 수 있다.
상기 제1 층간 절연막의 수소 농도는 1.0E+21atoms/cm3미만일 수 있다.
상기 제3 게이트 절연막의 수소 농도는 1.14E+21atoms/cm3미만일 수 있다.
상기 제2 층간 절연막의 수소 농도는 1.0E+22atoms/cm3미만일 수 있다.
상기 산화물 반도체의 상기 소스 영역 및 상기 드레인 영역의 도핑 농도는 5E+18cm-3이상일 수 있다.
일 실시예에 의한 표시 장치는 구동 전압이 인가되는 구동 전압선과 공통 전압이 인가되는 공통 전압선 사이에 연결되어 있는 발광 다이오드, 상기 구동 전압선과 상기 발광 다이오드 사이에 연결되어 있는 구동 트랜지스터, 상기 구동 전압선과 연결되어 있는 상기 구동 트랜지스터의 제1 전극과 데이터 전압이 인가되는 데이터선 사이에 연결되어 있는 제2 트랜지스터, 상기 발광 다이오드에 연결되어 있는 상기 구동 트랜지스터의 제2 전극과 상기 구동 트랜지스터의 게이트 전극 사이에 연결되어 있는 제3 트랜지스터, 상기 구동 트랜지스터의 게이트 전극과 제1 초기화 전압이 인가되는 제1 초기화 전압선 사이에 연결되어 있는 제4 트랜지스터, 상기 구동 전압선과 상기 구동 트랜지스터의 게이트 전극 사이에 연결되어 있는 유지 커패시터, 및 상기 제2 트랜지스터의 게이트 전극과 상기 구동 트랜지스터의 게이트 전극 사이에 연결되어 있는 부스트 커패시터를 포함한다.
상기 제2 트랜지스터의 게이트 전극은 스캔 신호가 인가되는 스캔선에 연결되어 있고, 상기 제3 트랜지스터의 게이트 전극은 반전 스캔 신호가 인가되는 반전 스캔선에 연결되어 있고, 동일한 타이밍에 상기 스캔선에 인가되는 전압과 반대 극성의 전압이 상기 반전 스캔선에 인가될 수 있다.
상기 구동 트랜지스터 및 상기 제2 트랜지스터는 다결정 반도체를 포함하고, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는 산화물 반도체를 포함하고, 상기 산화물 반도체의 적어도 일부는 붕소, 인, 아르곤, 제논 및 크립톤 중 적어도 어느 하나의 물질로 도핑되어 있을 수 있다.
상기 구동 트랜지스터 및 상기 제2 트랜지스터는 p형 트랜지스터로 이루어지고, 상기 제3 트랜지스터 및 상기 제4 트랜지스터는 n형 트랜지스터로 이루어질 수 있다.
상기 구동 트랜지스터의 게이트 전극에 연결되어 있는 상기 부스트 커패시터의 제2 전극은 붕소, 인, 아르곤, 제논 및 크립톤 중 적어도 어느 하나의 물질로 도핑되어 있을 수 있다.
일 실시예에 의한 표시 장치는 상기 구동 전압선과 상기 구동 트랜지스터의 제1 전극 사이에 연결되어 있는 제5 트랜지스터, 상기 구동 트랜지스터의 제1 전극과 상기 발광 다이오드 사이에 연결되어 있는 제6 트랜지스터, 및 제2 초기화 전압이 인가되는 제2 초기화 전압선과 상기 발광 다이오드 사이에 연결되어 있는 제7 트랜지스터를 더 포함할 수 있다.
일 실시예에 의한 표시 장치는 기판, 상기 기판 위에 위치하는 다결정 반도체, 상기 다결정 반도체 위에 위치하는 제1 게이트 절연막, 상기 제1 게이트 절연막 위에 위치하는 구동 게이트 전극, 상기 구동 게이트 전극 위에 위치하는 제2 게이트 절연막, 상기 제2 게이트 절연막 위에 위치하는 제1 층간 절연막, 상기 제1 층간 절연막 위에 위치하는 산화물 반도체, 상기 산화물 반도체 위에 위치하는 제3 게이트 절연막, 상기 제3 게이트 절연막 위에 위치하는 스위칭 게이트 전극, 및 상기 스위칭 게이트 전극 위에 위치하는 제2 층간 절연막을 포함하고, 상기 제1 층간 절연막, 상기 제3 게이트 절연막 및 상기 제2 층간 절연막의 수소 농도는 상기 제1 게이트 절연막 및 상기 제2 게이트 절연막의 수소 농도보다 낮고, 상기 산화물 반도체는 중심에 위치하는 채널 및 상기 채널의 양측에 위치하는 소스 영역 및 드레인 영역을 포함하고, 상기 산화물 반도체의 상기 소스 영역 및 상기 드레인 영역은 붕소, 인, 아르곤, 제논 및 크립톤 중 적어도 어느 하나의 물질로 도핑되어 있다.
상기 제3 게이트 절연막은 상기 산화물 반도체 및 상기 제1 층간 절연막 위의 전면에 위치할 수 있다.
상기 제3 게이트 절연막은 상기 산화물 반도체의 상기 채널, 상기 소스 영역 및 상기 드레인 영역의 상부면 및 측면을 덮을 수 있다.
상기 제1 층간 절연막의 수소 농도는 1.0E+21atoms/cm3미만일 수 있다.
상기 제3 게이트 절연막의 수소 농도는 1.14E+21atoms/cm3미만일 수 있다.
상기 제2 층간 절연막의 수소 농도는 1.0E+22atoms/cm3미만일 수 있다.
상기 산화물 반도체의 상기 소스 영역 및 상기 드레인 영역의 도핑 농도는 5E+18cm-3이상일 수 있다.
실시예들에 따르면 표시 장치의 소자 신뢰성을 향상시킬 수 있다.
도 1은 일 실시예에 의한 표시 장치의 일부를 나타내는 단면도이다.
도 2는 일 실시예에 의한 표시 장치의 제1 트랜지스터의 일부를 도시한 단면도이다.
도 3은 일 실시예에 의한 표시 장치의 제1 트랜지스터의 제1 반도체를 도핑하기 전과 후의 온 전류를 나타낸 그래프이다.
도 4는 일 실시예에 의한 표시 장치의 회로도이다.
도 5는 일 실시예에 의한 표시 장치의 회로도이다.
도 6은 일 실시예에 의한 표시 장치의 회로도이다.
도 7은 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
도 8은 도 7의 VIII-VIII선을 따라 나타낸 단면도이다.
도 9는 도 7의 IX-IX선을 따라 나타낸 단면도이다.
도 10은 일 실시예에 의한 표시 장치의 일부 층을 나타낸 평면도이다.
도 11은 도 10의 XI-XI선을 따라 나타낸 단면도이다.
도 12는 도 10의 XII-XII선을 따라 나타낸 단면도이다.
도 13은 일 실시예에 의한 표시 장치에서 부스트 커패시터의 전압-커패시턴스 특성을 나타낸 그래프이다.
도 14는 비교예에 의한 표시 장치에서 부스트 커패시터의 전압-커패시턴스 특성을 나타낸 그래프이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
먼저, 도 1을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 1은 일 실시예에 의한 표시 장치의 일부를 나타내는 단면도이다. 도 1은 표시 장치에 있어서 설명의 편의를 위하여 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2), 제2 트랜지스터(TR2)에 연결된 발광 다이오드(LED)를 위주로 도시하였다. 제1 트랜지스터(TR1)는 스위칭 트랜지스터일 수 있다. 제2 트랜지스터(TR2)는 구동 트랜지스터일 수 있다.
기판(110) 위에는 버퍼층(111)이 위치할 수 있다. 기판(110)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 하나를 포함할 수 있다. 기판(110)은 휘거나 접힘이 가능한 가요성 재료를 포함할 수 있고, 단층 또는 다층일 수 있다.
버퍼층(111)은 단층 또는 다층 구조를 가질 수 있다. 도 1에서 버퍼층(111)은 단층으로 도시되었으나 실시예에 따라 다층일 수 있다. 버퍼층(111)은 유기 절연 물질 또는 무기 절연 물질을 포함할 수 있다. 일례로, 버퍼층(111)은 실리콘질화물, 실리콘 산화물, 실리콘산질화물 등을 포함할 수 있다.
버퍼층(111) 위에는 제2 반도체(130)가 위치할 수 있다. 제2 반도체(130)는 다결정 실리콘 물질을 포함할 수 있다. 즉, 제2 반도체(130)는 다결정 반도체로 이루어질 수 있다. 제2 반도체(130)는 소스 영역(131), 채널 영역(132) 및 드레인 영역(133)을 포함할 수 있다.
제2 반도체(130)의 소스 영역(131)은 제2 소스 전극(SE2)과 연결될 수 있고, 제2 반도체(130)의 드레인 영역(133)은 제2 드레인 전극(DE2)과 연결될 수 있다.
제2 반도체(130) 위에는 제1 게이트 절연막(141)이 위치할 수 있다. 제1 게이트 절연막(141)은 실리콘질화물, 실리콘 산화물 등을 포함할 수 있다.
제1 게이트 절연막(141) 위에는 제2 게이트 하부 전극(GE2-U)이 위치할 수 있다. 제2 게이트 하부 전극(GE2-U) 위에는 제2 게이트 절연막(142)이 위치할 수 있다. 제2 게이트 절연막(142)은 실리콘질화물, 실리콘 산화물 등을 포함할 수 있다.
제2 게이트 절연막(142) 위에는 제2 게이트 상부 전극(GE2-L)이 위치할 수 있다. 제2 게이트 하부 전극(GE2-U)과 제2 게이트 상부 전극(GE2-L)은 제2 게이트 절연막(142)을 사이에 두고 중첩할 수 있다. 제2 게이트 상부 전극(GE2-L)과 제2 게이트 하부 전극(GE2-U)은 제2 게이트 전극(GE2)을 구성한다. 제2 게이트 전극(GE2)은 제2 반도체(130)의 채널 영역(132)과 기판(110)에 수직한 방향으로 중첩할 수 있다.
제2 반도체(130), 제2 게이트 전극(GE2), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)은 제2 트랜지스터(TR2)를 구성한다. 제2 트랜지스터(TR2)는 발광 다이오드(LED)와 연결된 구동 트랜지스터일 수 있고, 다결정 반도체를 포함하는 트랜지스터로 이루어질 수 있다.
제2 게이트 전극(GE2) 위에는 제1 층간 절연막(161)이 위치할 수 있다. 제1 층간 절연막(161)은 실리콘질화물, 실리콘산화물 등을 포함할 수 있다. 제1 층간 절연막(161)은 실리콘질화물을 포함하는 층과 실리콘산화물을 포함하는 층이 적층되어 있는 다중층으로 이루어질 수 있다. 이때, 제1 층간 절연막(161)에서 실리콘질화물을 포함하는 층이 실리콘산화물을 포함하는 층보다 기판(110)에 가까이 위치할 수 있다.
제1 층간 절연막(161) 위에는 제1 반도체(135)가 위치할 수 있다.
제1 반도체(135)는 산화물 반도체로 이루어질 수 있다. 산화물 반도체는 산화 인듐(In), 산화 주석(Sn), 또는 산화 아연(Zn) 등의 1원계금속 산화물, In-Zn계 산화물, Sn-Zn계 산화물, Al-Zn계 산화물, Zn-Mg계 산화물, Sn-Mg계 산화물, In-Mg계 산화물 또는 In-Ga계 산화물 등의 2원계 금속 산화물, In-Ga-Zn계 산화물, In-Al-Zn계 산화물, In-Sn-Zn계 산화물, Sn-Ga-Zn계 산화물, Al-Ga-Zn계 산화물, Sn-Al-Zn계 산화물, In-Hf-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물,In-Yb-Zn계 산화물 또는 In-Lu-Zn계 산화물 등의 3원계 금속 산화물, 및 In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물 또는 In-Hf-Al-Zn계 산화물 등의 4원계 금속 산화물 중 적어도 하나를 포함할 수 있다. 예를 들면, 제1 반도체(135)는 상기 In-Ga-Zn계 산화물 중 IGZO(Indium-Gallium-Zinc Oxide)를 포함할 수 있다.
제1 반도체(135)는 소스 영역(136), 채널 영역(137) 및 드레인 영역(138)을 포함할 수 있다. 제1 반도체(135)의 소스 영역(136)은 제1 소스 전극(SE1)과 연결될 수 있고, 제1 반도체(135)의 드레인 영역(138)은 제1 드레인 전극(DE1)과 연결될 수 있다.
제1 반도체(135) 위에는 제3 게이트 절연막(143)이 위치할 수 있다. 도 1의 실시예에서, 제3 게이트 절연막(143)은 제1 반도체(135) 및 제1 층간 절연막(161) 위의 전면에 위치할 수 있다. 따라서, 제3 게이트 절연막(143)은 제1 반도체(135)의 소스 영역(136), 채널 영역(137) 및 드레인 영역(138)의 상부면 및 측면을 덮고 있다.
고해상도를 구현하는 과정에서 각각의 화소의 크기는 줄어들게 되고, 이에 따라 반도체의 채널의 길이가 줄어들게 된다. 이때, 제3 게이트 절연막(143)이 소스 영역(136) 및 드레인 영역(138)의 상부면을 덮고 있지 않다면, 제1 반도체(135)의 일부 물질이 제3 게이트 절연막(143)의 측면으로 이동할 수 있다. 예를 들면, 제1 반도체(135)가 인듐을 포함하는 산화물 반도체로 이루어지는 경우 인듐 입자들이 제3 게이트 절연막(143)의 측면에 위치할 수 있으며, 이러한 인듐 입자들에 의해 제1 반도체(135)와 제1 게이트 전극(GE1)이 단락될 수 있다. 본 실시예에서는 제3 게이트 절연막(143)이 제1 반도체(135) 및 제1 층간 절연막(161) 위의 전면에 위치함으로써, 제1 반도체(135)와 제1 게이트 전극(GE1)의 단락을 방지할 수 있다.
다만, 본 실시예는 이에 한정되지 아니하고, 제3 게이트 절연막(143)은 제1 반도체(135) 및 제1 층간 절연막(161) 위의 전면에 위치하지 않을 수도 있다. 예를 들면, 제3 게이트 절연막(143)은 제1 게이트 전극(GE1)과 제1 반도체(135) 사이에만 위치할 수도 있다. 즉, 제3 게이트 절연막(143)은 제1 반도체(135)의 채널 영역(137)과 중첩하고, 소스 영역(136) 및 드레인 영역(138)과는 중첩하지 않을 수 있다.
제3 게이트 절연막(143) 위에는 제1 게이트 전극(GE1)이 위치할 수 있다. 제1 게이트 전극(GE1)은 제1 반도체(135)의 채널 영역(137)과 기판(110)에 수직한 방향으로 중첩할 수 있다.
제1 반도체(135), 제1 게이트 전극(GE1), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)은 제1 트랜지스터(TR1)를 구성한다. 제1 트랜지스터(TR1)는 제2 트랜지스터(TR2)의 스위칭을 위한 스위칭 트랜지스터일 수 있고, 산화물 반도체를 포함하는 트랜지스터로 이루어질 수 있다.
제1 게이트 전극(GE1) 위에는 제2 층간 절연막(162)이 위치할 수 있다. 제2 층간 절연막(162) 위에는 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)이 위치할 수 있다. 제2 층간 절연막(162)에는 제1 개구(OP1), 제2 개구(OP2), 제3 개구(OP3) 및 제4 개구(OP4)가 형성될 수 있다. 제1 개구(OP1)는 제1 소스 전극(SE1)과 중첩할 수 있고, 제2 개구(OP2)는 제1 드레인 전극(DE1)과 중첩할 수 있다. 제3 개구(OP3)는 제2 소스 전극(SE2)과 중첩할 수 있고, 제4 개구(OP4)는 제2 드레인 전극(DE2)과 중첩할 수 있다.
제1 소스 전극(SE1)은 제1 개구(OP1)를 통해 제1 반도체(135)의 소스 영역(136)과 연결될 수 있다. 제1 드레인 전극(DE1)은 제2 개구(OP2)를 통해 제1 반도체(135)의 드레인 영역(138)과 연결될 수 있다.
제2 소스 전극(SE2)은 제3 개구(OP3)를 통해 제2 반도체(130)의 소스 영역(131)과 연결될 수 있다. 제2 드레인 전극(DE2)은 제4 개구(OP4)를 통해 제2 반도체(130)의 드레인 영역(133)과 연결될 수 있다.
제1 소스 전극(SE1), 제1 드레인 전극(DE1), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2) 위에는 제3 층간 절연막(180)이 위치할 수 있다. 제3 층간 절연막(180)에는 개구(185)가 형성될 수 있다. 제3 층간 절연막(180)의 개구(185)는 제2 드레인 전극(DE2)과 중첩할 수 있다.
제3 층간 절연막(180) 위에는 애노드 전극(191)이 위치할 수 있다. 애노드 전극(191)은 제3 층간 절연막(180)의 개구(185)를 통해 제2 드레인 전극(DE2)과 연결될 수 있다.
애노드 전극(191) 위에는 격벽(350)이 위치할 수 있다. 격벽(350)에는 개구가 형성되어 있으며, 격벽(350)의 개구는 애노드 전극(191)과 중첩할 수 있다. 격벽(350)의 개구 내에는 발광 소자층(370)이 위치할 수 있다.
발광 소자층(370) 및 격벽(350) 위에는 캐소드 전극(270)이 위치할 수 있다. 애노드 전극(191), 발광 소자층(370) 및 캐소드 전극(270)은 발광 다이오드(LED)를 구성한다.
이상과 같이 일 실시예에 의한 표시 장치에서 스위칭 트랜지스터인 제1 트랜지스터(TR1)가 산화물 반도체를 포함할 수 있고, 구동 트랜지스터인 제2 트랜지스터(TR2)가 다결정 반도체를 포함할 수 있다. 고속 구동을 위해 기존의 약 60Hz의 주파수를 약 120Hz로 높임으로써 동영상의 움직임을 더 자연스럽게 표현할 수 있으나, 이로 인해 구동 전압이 증가하게 된다. 높아진 구동 전압을 보상하기 위해 정지 영상을 구동할 때의 주파수를 낮출 수 있다. 예를 들면, 정지 영상 구동시 약 1Hz로 구동할 수 있다. 이처럼 주파수가 낮아지는 경우 누설 전류가 발생할 수 있다. 일 실시예에 의한 표시 장치에서는 스위칭 트랜지스터인 제1 트랜지스터(TR1)가 산화물 반도체를 포함하도록 함으로써, 누설 전류를 최소화할 수 있다. 또한, 구동 트랜지스터인 제2 트랜지스터(TR2)가 다결정 반도체를 포함하도록 함으로써, 높은 전자이동도를 가질 수 있다. 즉, 스위칭 트랜지스터와 구동 트랜지스터가 서로 다른 반도체 물질을 포함하도록 함으로써 보다 안정적으로 구동할 수 있으며 높은 신뢰성을 가질 수 있다.
앞서 언급한 바와 같이 고해상도를 구현하는 과정에서 각각의 화소의 크기는 줄어들게 되고, 이에 따라 반도체의 채널의 길이가 줄어들게 된다. 채널의 길이가 짧은 산화물 반도체의 임계 전압의 안정적인 제어를 위해 제1 트랜지스터(TR1)의 제1 반도체(135)의 주변에 위치하는 절연막을 형성하는 공정을 저수소 상태에서 진행할 수 있다. 따라서, 제1 반도체(135)의 하측면에 접하고 있는 제1 층간 절연막(161)은 낮은 수소 농도를 가질 수 있다. 예를 들면, 제1 층간 절연막(161)의 수소 농도는 1.0E+21atoms/cm3미만일 수 있다. 또한, 제1 반도체(135)의 상측면에 접하고 있는 제3 게이트 절연막(143)은 낮은 수소 농도를 가질 수 있다. 예를 들면, 제3 게이트 절연막(143)의 수소 농도는 1.14E+21atoms/cm3미만일 수 있다. 또한, 제3 게이트 절연막(143)과 접하고 있는 제2 층간 절연막(162)은 낮은 수소 농도를 가질 수 있다. 예를 들면, 제2 층간 절연막(162)의 수소 농도는 1.0E+22atoms/cm3미만일 수 있다.
이처럼 산화물 반도체를 포함하는 제1 반도체(135) 주변에 위치하는 제1 층간 절연막(161), 제3 게이트 절연막(143) 및 제2 층간 절연막(162)은 낮은 수소 농도를 가질 수 있다. 반면에, 제1 게이트 절연막(141), 제2 게이트 절연막(142)은 높은 수소 농도를 가질 수 있다. 따라서, 제1 층간 절연막(161), 제3 게이트 절연막(143) 및 제2 층간 절연막(162)의 수소 농도는 제1 게이트 절연막(141), 제2 게이트 절연막(142)의 수소 농도보다 낮을 수 있다.
다만, 산화물 반도체를 포함하는 제1 트랜지스터(TR1)의 제1 반도체(135)의 캐리어로 작용할 수 있는 수소 농도가 낮으므로, 제1 트랜지스터(TR1)의 온전류가 감소할 수 있다. 일 실시예에 의한 표시 장치에서는 도 2에 도시된 바와 같이, 제1 반도체(135)에 캐리어 물질을 도핑함으로써, 제1 트랜지스터(TR1)의 온전류가 감소하는 것을 방지할 수 있다. 도 2는 일 실시예에 의한 표시 장치의 제1 트랜지스터의 일부를 도시한 단면도이고, 도 3은 일 실시예에 의한 표시 장치의 제1 트랜지스터의 제1 반도체를 도핑하기 전과 후의 온 전류를 나타낸 그래프이다.
도 2를 참조하면, 제1 반도체(135) 위에 제3 게이트 절연막(143)을 형성하고, 제3 게이트 절연막(143) 위에 제1 게이트 전극(GE1)을 형성한다. 제1 게이트 전극(GE1)을 마스크로 이용하여 붕소(B)를 제3 게이트 절연막(143) 위의 전면에 주입한다. 붕소(B)는 제1 게이트 전극(GE1)과 중첩하고 있는 채널 영역(137)에는 주입되지 않고, 제1 게이트 전극(GE1)과 중첩하지 않는 소스 영역(136) 및 드레인 영역(138)에는 주입된다. 따라서, 제1 반도체(135)의 소스 영역(136) 및 드레인 영역(138)을 붕소(B)로 도핑할 수 있다. 제1 반도체(135)의 소스 영역(136) 및 드레인 영역(138)의 도핑 농도는 5E+18cm-3 이상일 수 있다. 이때, 붕소(B)를 대신하여 인(P), 아르곤(Ar), 제논(Xe) 및 크립톤(Kr) 등으로 제1 반도체(135)를 도핑할 수도 있다. 이처럼 제1 반도체(135)의 도핑 공정을 통해 제1 반도체(135)의 캐리어 농도가 높아지게 되고, 제1 트랜지스터(TR1)의 온전류가 증가할 수 있다.
도 3에 도시된 바와 같이, 붕소(B)를 도핑하지 않은 제1 트랜지스터(Ref.)의 온전류(Ion)는 약 9㎂ 내지 10㎂에서 높은 빈도를 나타내고 있다. 붕소(B)를 약 35kV의 조건에서 도핑한 제1 트랜지스터(B+ Impla.)의 제1 반도체의 소스 영역 및 드레인 영역의 도핑 농도는 약 1E+19cm-3일 수 있다. 이때, 제1 트랜지스터의 온전류(Ion)는 약 13㎂ 내지 14㎂에서 높은 빈도를 나타내고 있다. 즉, 붕소(B)를 도핑함으로써, 제1 트랜지스터(TR1)의 온전류가 증가하는 것을 확인할 수 있다.
이하에서는 일 실시예에 의한 표시 장치의 회로도에 대하여 설명한다. 도 4는 일 실시예에 의한 표시 장치의 회로도이다.
도 4를 참조하면 하나의 화소는 발광 다이오드(LED)를 제어하기 위한 제2 트랜지스터(TR2)와, 제2 트랜지스터(TR2)를 스위칭하는 제1 트랜지스터(TR1) 및 구동 전압선(172)에 연결된 유지 커패시터(Cst)를 포함할 수 있다. 스위칭 트랜지스터인 제1 트랜지스터(TR1)는 산화물 반도체를 포함할 수 있고, 구동 트랜지스터인 제2 트랜지스터(TR2)는 다결정 반도체를 포함할 수 있다.
제1 트랜지스터(TR1)는 게이트 전극, 소스 전극, 및 드레인 전극을 포함할 수 있다. 제1 트랜지스터(TR1)의 게이트 전극은 i번째 스캔 배선(Si)에 연결될 수 있고, 소스 전극은 j번째 데이터 배선(Dj)에 연결될 수 있다. 제1 트랜지스터(TR1)의 드레인 전극은 제2 트랜지스터(TR2)의 게이트 전극에 연결될 수 있다. 제1 트랜지스터(TR1)는 i번째 스캔 배선(Si)에 인가되는 주사 신호에 따라 j번째 데이터 배선(Dj)에 인가되는 데이터 신호를 제2 트랜지스터(TR2)에 전달할 수 있다.
제2 트랜지스터(TR2)는 게이트 전극과, 소스 전극 및 드레인 전극을 포함할 수 있다. 제2 트랜지스터(TR2)의 게이트 전극은 제1 트랜지스터(TR1)에 연결될 수 있고, 소스 전극은 구동 전압선(172)에 연결될 수 있으며, 드레인 전극은 발광 다이오드(LED)에 연결될 수 있다.
발광 다이오드(LED)는 발광층과, 발광층을 사이에 두고 서로 대향하는 애노드 전극 및 캐소드 전극을 포함할 수 있다. 애노드 전극은 제2 트랜지스터(TR2)의 드레인 전극에 연결될 수 있다. 캐소드 전극은 공통 전압선(741)에 연결되어 공통 전압이 인가될 수 있다. 발광층은 제2 트랜지스터(TR2)의 출력 신호에 따라 발광함으로써 광을 출사하거나 출사하지 않음으로써 영상을 표시할 수 있다.
여기서, 상기 발광층으로부터 출사되는 광은 발광층의 재료에 따라 달라질 수 있으며, 컬러의 광 또는 백색의 광일 수 있다.
유지 커패시터(Cst)는 제2 트랜지스터(TR2)의 게이트 전극과 소스 전극 사이에 연결되며, 제2 트랜지스터(TR2)의 게이트 전극에 입력되는 데이터 신호를 충전하고 유지할 수 있다.
도 4는 하나의 화소가 두 개의 트랜지스터(TR1, TR2)를 포함하는 것으로 설명하였나, 이에 한정되는 것은 아니며, 하나의 트랜지스터와 커패시터, 또는 셋 이상의 트랜지스터와 둘 이상의 커패시터를 구비할 수도 있다. 예를 들면, 도 5에 도시된 바와 같이 하나의 화소가 제1 내지 제7 트랜지스터(T1 내지 T7) 및 유지 커패시터(Cst)를 포함할 수 있다.
다음으로, 도 5를 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 5에 도시된 실시예에 의한 표시 장치는 도 1 내지 도 4에 도시된 실시예에 의한 표시 장치와 동일한 부분이 상당하므로, 동일한 부분에 대한 설명은 생략한다. 본 실시예에서는 3개 이상의 트랜지스터를 포함한다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 5는 일 실시예에 의한 표시 장치의 회로도이다. 도 5를 참조하면, 일 실시예에 의한 표시 장치의 하나의 화소(PX)는 여러 신호선들에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 유지 커패시터(Cst), 그리고 발광 다이오드(LED)를 포함한다.
일 실시예에 의한 표시 장치는 영상이 표시되는 표시 영역을 포함하고, 표시 영역에는 이러한 화소(PX)가 다양한 형태로 배열되어 있다.
복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 구동 트랜지스터(T1)를 포함하며, 스캔선(Sn)에 연결되어 있는 스위칭 트랜지스터, 즉, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)를 포함하고, 그 외의 트랜지스터는 발광 다이오드(LED)를 동작시키는데 필요한 동작을 하기 위한 트랜지스터(이하 보상 트랜지스터라 함)다. 이러한 보상 트랜지스터(T4, T5, T6, T7)는 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 포함할 수 있다.
복수의 신호선은 스캔선(Sn), 전단 스캔선(Sn-1), 발광 제어선(155), 바이패스 제어선(154), 데이터선(171), 구동 전압선(172), 초기화 전압선(127) 및 공통 전압선(741)을 포함할 수 있다. 바이패스 제어선(154)은 전단 스캔선(Sn-1)의 일부이거나 전기적으로 연결되어 있을 수 있다. 또는 바이패스 제어선(154)은 스캔선(Sn)의 일부이거나 전기적으로 연결되어 있을 수 있다.
스캔선(Sn)은 게이트 구동부에 연결되어 스캔 신호를 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)에 전달한다. 전단 스캔선(Sn-1)은 게이트 구동부에 연결되어 전단에 위치하는 화소(PX)에 인가되는 전단 스캔 신호를 제4 트랜지스터(T4)에 전달한다. 발광 제어선(155)은 발광 제어부에 연결되어 있으며, 발광 다이오드(LED)가 발광하는 시간을 제어하는 발광 제어 신호를 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 전달한다. 바이패스 제어선(154)은 바이패스 신호를 제7 트랜지스터(T7)에 전달한다.
데이터선(171)은 데이터 구동부에서 생성되는 데이터 전압을 전달하는 배선으로 데이터 전압에 따라서 발광 다이오드(LED)가 발광하는 휘도가 변한다. 구동 전압선(172)은 구동 전압을 인가한다. 초기화 전압선(127)은 구동 트랜지스터(T1)를 초기화하는 초기화 전압을 전달한다. 공통 전압선(741)은 공통 전압을 인가한다. 구동 전압선(172), 초기화 전압선(127) 및 공통 전압선(741)에 인가되는 전압은 각각 일정한 전압이 인가될 수 있다.
이하에서는 복수의 트랜지스터에 대하여 살펴본다.
구동 트랜지스터(T1)는 인가되는 데이터 전압에 따라서 출력되는 전류의 크기를 조절하는 트랜지스터이다. 출력되는 구동 전류(Id)가 발광 다이오드(LED)에 인가되어 발광 다이오드(LED)의 밝기를 데이터 전압에 따라서 조절한다. 이를 위하여 구동 트랜지스터(T1)의 제1 전극(S1)은 구동 전압을 인가 받을 수 있도록 배치된다. 제1 전극(S1)은 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있다. 또한, 구동 트랜지스터(T1)의 제1 전극(S1)은 제2 트랜지스터(T2)의 제2 전극(D2)과도 연결되어 데이터 전압도 인가 받는다. 구동 트랜지스터(T1)의 제2 전극(D1, 출력 전극)은 발광 다이오드(LED)를 향하여 전류를 출력할 수 있도록 배치된다. 구동 트랜지스터(T1)의 제2 전극(D1)은 제6 트랜지스터(T6)를 경유하여 발광 다이오드(LED)의 애노드와 연결되어 있다. 한편, 게이트 전극(G1)은 유지 커패시터(Cst)의 일 전극(제2 유지 전극(E2))과 연결되어 있다. 이에 유지 커패시터(Cst)에 저장된 전압에 따라서 게이트 전극(G1)의 전압이 변하고 그에 따라 구동 트랜지스터(T1)가 출력하는 구동 전류(Id)가 변경된다.
제2 트랜지스터(T2)는 데이터 전압을 화소(PX) 내로 받아들이는 트랜지스터이다. 게이트 전극(G2)은 스캔선(Sn)과 연결되어 있고, 제1 전극(S2)은 데이터선(171)과 연결되어 있다. 제2 트랜지스터(T2)의 제2 전극(D2)은 구동 트랜지스터(T1)의 제1 전극(S1)과 연결되어 있다. 스캔선(Sn)을 통해 전달되는 스캔 신호에 따라 제2 트랜지스터(T2)가 켜지면, 데이터선(171)을 통해 전달되는 데이터 전압이 구동 트랜지스터(T1)의 제1 전극(S1)으로 전달된다.
제3 트랜지스터(T3)는 데이터 전압이 구동 트랜지스터(T1)를 거쳐 변화된 보상 전압이 유지 커패시터(Cst)의 제2 유지 전극(E2)에 전달되도록 하는 트랜지스터이다. 게이트 전극(G3)이 스캔선(Sn)과 연결되어 있고, 제1 전극(S3)이 구동 트랜지스터(T1)의 제2 전극(D1)과 연결되어 있다. 제3 트랜지스터(T3)의 제2 전극(D3)은 유지 커패시터(Cst)의 제2 유지 전극(E2) 및 구동 트랜지스터(T1)의 게이트 전극(G1)과 연결되어 있다. 제3 트랜지스터(T3)는 스캔선(Sn)을 통해 전달받은 스캔 신호에 따라 켜져서 구동 트랜지스터(T1)의 게이트 전극(G1)과 제2 전극(D1)을 연결시키고, 구동 트랜지스터(T1)의 제2 전극(D1)과 유지 커패시터(Cst)의 제2 유지 전극(E2)도 연결시킨다.
제4 트랜지스터(T4)는 구동 트랜지스터(T1)의 게이트 전극(G1) 및 유지 커패시터(Cst)의 제2 유지 전극(E2)을 초기화시키는 역할을 한다. 게이트 전극(G4)은 전단 스캔선(Sn-1)과 연결되어 있고, 제1 전극(S4)은 초기화 전압선(127)과 연결되어 있다. 제4 트랜지스터(T4)의 제2 전극(D4)은 제3 트랜지스터(T3)의 제2 전극(D3)을 경유하여 유지 커패시터(Cst)의 제2 유지 전극(E2) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 연결되어 있다. 제4 트랜지스터(T4)는 전단 스캔선(Sn-1)을 통해 전달받은 전단 스캔 신호에 따라 초기화 전압을 구동 트랜지스터(T1)의 게이트 전극(G1) 및 유지 커패시터(Cst)의 제2 유지 전극(E2)에 전달한다. 이에 따라 구동 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압 및 유지 커패시터(Cst)가 초기화된다. 초기화 전압은 저전압값을 가져 구동 트랜지스터(T1)를 턴 온 시킬 수 있는 전압일 수 있다.
제5 트랜지스터(T5)는 구동 전압을 구동 트랜지스터(T1)에 전달시키는 역할을 한다. 게이트 전극(G5)은 발광 제어선(155)과 연결되어 있고, 제1 전극(S5)은 구동 전압선(172)과 연결되어 있다. 제5 트랜지스터(T5)의 제2 전극(D5)은 구동 트랜지스터(T1)의 제1 전극(S1)과 연결되어 있다.
제6 트랜지스터(T6)는 구동 트랜지스터(T1)에서 출력되는 구동 전류(Id)를 발광 다이오드(LED)로 전달하는 역할을 한다. 게이트 전극(G6)은 발광 제어선(155)과 연결되어 있고, 제1 전극(S6)은 구동 트랜지스터(T1)의 제2 전극(D1)과 연결되어 있다. 제6 트랜지스터(T6)의 제2 전극(D6)은 발광 다이오드(LED)의 애노드와 연결되어 있다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어선(155)을 통해 전달받은 발광 제어 신호에 따라 동시에 켜지며, 제5 트랜지스터(T5)를 통하여 구동 전압이 구동 트랜지스터(T1)의 제1 전극(S1)에 인가되면, 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압(즉, 유지 커패시터(Cst)의 제2 유지 전극(E2)의 전압)에 따라서 구동 트랜지스터(T1)가 구동 전류(Id)를 출력한다. 출력된 구동 전류(Id)는 제6 트랜지스터(T6)를 통하여 발광 다이오드(LED)에 전달된다. 발광 다이오드(LED)에 전류(Iled)가 흐르게 되면서 발광 다이오드(LED)가 빛을 방출한다.
제7 트랜지스터(T7)는 발광 다이오드(LED)의 애노드를 초기화시키는 역할을 한다. 게이트 전극(G7)은 바이패스 제어선(154)과 연결되어 있고, 제1 전극(S7)은 발광 다이오드(LED)의 애노드와 연결되어 있고, 제2 전극(D7)은 초기화 전압선(127)과 연결되어 있다. 바이패스 제어선(154)은 전단 스캔선(Sn-1)에 연결되어 있을 수 있으며, 바이패스 신호는 전단 스캔 신호와 동일한 타이밍의 신호가 인가된다. 바이패스 제어선(154)은 전단 스캔선(Sn-1)에 연결되지 않고 전단 스캔 신호와 별개의 신호를 전달할 수도 있다. 바이패스 신호(GB)에 따라 제7 트랜지스터(T7)가 턴 온 되면 초기화 전압이 발광 다이오드(LED)의 애노드로 인가되어 초기화된다.
유지 커패시터(Cst)의 제1 유지 전극(E1)은 구동 전압선(172)과 연결되어 있으며, 제2 유지 전극(E2)은 구동 트랜지스터(T1)의 게이트 전극(G1), 제3 트랜지스터(T3)의 제2 전극(D3) 및 제4 트랜지스터(T4)의 제2 전극(D4)과 연결되어 있다. 그 결과 제2 유지 전극(E2)은 구동 트랜지스터(T1)의 게이트 전극(G1)의 전압을 결정하며, 제3 트랜지스터(T3)의 제2 전극(D3)을 통하여 데이터 전압을 인가 받거나, 제4 트랜지스터(T4)의 제2 전극(D4)을 통하여 초기화 전압을 인가 받는다.
한편, 발광 다이오드(LED)의 애노드는 제6 트랜지스터(T6)의 제2 전극(D6) 및 제7 트랜지스터(T7)의 제1 전극(S7)과 연결되어 있으며, 캐소드는 공통 전압을 전달하는 공통 전압선(741)과 연결되어 있다.
상기에서 하나의 화소가 7개의 트랜지스터(T1 내지 T7)와 1개의 유지 커패시터(Cst)를 포함하는 것으로 설명하였으나 이에 한정되는 것은 아니며, 트랜지스터의 수와 커패시터의 수, 그리고 이들의 연결 관계는 다양하게 변경될 수 있다.
본 실시예에서 구동 트랜지스터(T1)는 다결정 반도체를 포함할 수 있다. 또한, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 산화물 반도체를 포함할 수 있다. 제2 트랜지스터(T2), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)는 다결정 반도체를 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 제2 트랜지스터(T2), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7) 중 적어도 어느 하나 이상이 산화물 반도체를 포함할 수도 있다. 본 실시예에서 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)가 구동 트랜지스터(T1)와 서로 다른 반도체 물질을 포함하도록 함으로써 보다 안정적으로 구동할 수 있고, 신뢰성을 향상시킬 수 있다.
본 실시예에서 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 앞선 실시예에서 제1 트랜지스터(TR1)와 유사한 구조를 가질 수 있다. 또한, 본 실시예에서 구동 트랜지스터(T1)는 앞선 실시예에서 제2 트랜지스터(TR2)와 유사한 구조를 가질 수 있다. 따라서, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 주변에 위치하는 절연막들은 낮은 수소 농도를 가질 수 있고, 구동 트랜지스터(T1) 주변에 위치하는 절연막들은 높은 수소 농도를 가질 수 있다. 또한, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)의 반도체는 붕소(B), 인(P), 아르곤(Ar), 제논(Xe) 및 크립톤(Kr) 등과 같은 물질로 도핑되어 있다.
다음으로, 도 6 내지 도 14를 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 6에 도시된 실시예에 의한 표시 장치는 도 1 내지 도 4에 도시된 실시예에 의한 표시 장치 및 도 5에 도시된 실시예에 의한 표시 장치와 동일한 부분이 상당하므로, 동일한 부분에 대한 설명은 생략한다. 본 실시예에서는 부스트 커패시터를 더 포함한다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
먼저 도 6을 참조하여 일 실시예에 의한 표시 장치의 한 화소에 대해 설명한다.
도 6은 일 실시예에 의한 표시 장치의 회로도이다. 일 실시예에 의한 표시 장치의 하나의 화소(PX)는 여러 신호선들에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 유지 커패시터(Cst), 부스트 커패시터(Cboost) 및 발광 다이오드(LED)를 포함한다.
일 실시예에 의한 표시 장치는 영상이 표시되는 표시 영역을 포함하고, 표시 영역에는 이러한 화소(PX)가 다양한 형태로 배열되어 있다.
하나의 화소(PX)에는 복수의 신호선(127, 128, 151, 152, 153, 154, 155, 171, 172, 741)이 연결되어 있다. 복수의 신호선은 제1 초기화 전압선(127), 제2 초기화 전압선(128), 스캔선(151), 반전 스캔선(152), 초기화 제어선(153), 바이패스 제어선(154), 발광 제어선(155), 데이터선(171), 구동 전압선(172) 및 공통 전압선(741)을 포함한다.
스캔선(151)은 게이트 구동부(도시되지 않음)에 연결되어 스캔 신호(GW)를 제2 트랜지스터(T2)에 전달한다. 반전 스캔선(152)은 스캔선(151)의 신호와 동일한 타이밍에 스캔선(151)에 인가되는 전압과 반대 극성의 전압이 인가될 수 있다. 예를 들면, 스캔선(151)에 고전압이 인가될 때, 반전 스캔선(152)에 저전압이 인가될 수 있다. 반전 스캔선(152)은 반전 스캔 신호(GC)를 제3 트랜지스터(T3)에 전달한다.
초기화 제어선(153)은 초기화 제어 신호(GI)를 제4 트랜지스터(T4)에 전달한다. 바이패스 제어선(154)은 바이패스 신호(GB)를 제7 트랜지스터(T7)에 전달한다. 바이패스 제어선(154)은 후단의 스캔선(151)으로 이루어질 수 있다. 발광 제어선(155)은 발광 제어 신호(EM)를 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 전달한다.
데이터선(171)은 데이터 구동부(도시되지 않음)에서 생성되는 데이터 전압(DATA)을 전달하는 배선으로 화소(PX)에 인가되는 데이터 전압(DATA)에 따라서 발광 다이오드(LD)가 발광하는 휘도가 변한다.
구동 전압선(172)은 구동 전압(ELVDD)을 인가한다. 제1 초기화 전압선(127)은 제1 초기화 전압(VINT)을 전달하고, 제2 초기화 전압선(128)은 제2 초기화 전압(AINT)을 전달한다. 공통 전압선(741)은 공통 전압(ELVSS)을 발광 다이오드(LED)의 캐소드 전극으로 인가한다. 본 실시예에서 구동 전압선(172), 제1 및 제2 초기화 전압선(127, 128) 및 공통 전압선(741)에 인가되는 전압은 각각 일정한 전압일 수 있다.
이하에서는 복수의 트랜지스터의 구조 및 연결 관계에 대하여 구체적으로 살펴본다.
구동 트랜지스터(T1)는 p형 트랜지스터 특성을 가질 수 있고, 다결정 반도체를 포함할 수 있다. 구동 트랜지스터(T1)의 게이트 전극에 인가되는 데이터 전압(DATA)에 따라서 발광 다이오드(LED)의 애노드 전극으로 출력되는 전류의 크기를 조절하는 트랜지스터이다. 발광 다이오드(LED)의 애노드 전극으로 출력되는 구동 전류의 크기에 따라서 발광 다이오드(LED)의 밝기가 조절되므로 화소(PX)에 인가되는 데이터 전압(DATA)에 따라서 발광 다이오드(LED)의 휘도를 조절할 수 있다. 이를 위하여 구동 트랜지스터(T1)의 제1 전극은 구동 전압(ELVDD)을 인가 받을 수 있도록 배치되어, 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있다. 또한, 구동 트랜지스터(T1)의 제1 전극은 제2 트랜지스터(T2)의 제2 전극과도 연결되어 데이터 전압(DATA)도 인가 받는다. 한편, 구동 트랜지스터(T1)의 제2 전극은 발광 다이오드(LED)를 향하여 전류를 출력할 수 있도록 배치되어, 제6 트랜지스터(T6)를 경유하여 발광 다이오드(LED)의 애노드와 연결되어 있다. 또한, 구동 트랜지스터(T1)의 제2 전극은 제1 전극으로 인가되는 데이터 전압(DATA)을 제3 트랜지스터(T3)로 전달한다. 한편, 구동 트랜지스터(T1)의 게이트 전극은 유지 커패시터(Cst)의 일 전극(이하 제2 유지 전극이라고도 함)과 연결되어 있다. 이에 유지 커패시터(Cst)에 저장된 전압에 따라서 구동 트랜지스터(T1)의 게이트 전극의 전압이 변하고 그에 따라 구동 트랜지스터(T1)가 출력하는 구동 전류가 변경된다. 또한, 유지 커패시터(Cst)는 한 프레임 동안 구동 트랜지스터(T1)의 게이트 전극의 전압을 일정하게 유지시키는 역할도 한다.
제2 트랜지스터(T2)는 p형 트랜지스터 특성을 가질 수 있고, 다결정 반도체를 포함할 수 있다. 제2 트랜지스터(T2)는 데이터 전압(DATA)을 화소(PX)내로 받아들이는 트랜지스터이다. 제2 트랜지스터(T2)의 게이트 전극은 스캔선(151) 및 부스트 커패시터(Cboost)의 제1 전극과 연결되어 있다. 제2 트랜지스터(T2)의 제1 전극은 데이터선(171)과 연결되어 있다. 제2 트랜지스터(T2)의 제2 전극은 구동 트랜지스터(T1)의 제1 전극과 연결되어 있다. 스캔선(151)을 통해 전달되는 스캔 신호(GW) 중 저전압에 의하여 제2 트랜지스터(T2)가 턴 온 되면, 데이터선(171)을 통해 전달되는 데이터 전압(DATA)이 구동 트랜지스터(T1)의 제1 전극으로 전달된다.
제3 트랜지스터(T3)는 n형 트랜지스터 특성을 가질 수 있고, 산화물 반도체를 포함할 수 있다. 제3 트랜지스터(T3)는 구동 트랜지스터(T1)의 제2 전극과 구동 트랜지스터(T1)의 게이트 전극을 전기적으로 연결한다. 그 결과 데이터 전압(DATA)이 구동 트랜지스터(T1)를 거쳐 변화된 보상 전압이 유지 커패시터(Cst)의 제2 유지 전극에 전달되도록 하는 트랜지스터이다. 제3 트랜지스터(T3)의 게이트 전극이 반전 스캔선(152)과 연결되어 있고, 제3 트랜지스터(T3)의 제1 전극이 구동 트랜지스터(T1)의 제2 전극과 연결되어 있다. 제3 트랜지스터(T3)의 제2 전극은 유지 커패시터(Cst)의 제2 유지 전극, 구동 트랜지스터(T1)의 게이트 전극 및 부스트 커패시터(Cboost)의 제2 전극과 연결되어 있다. 제3 트랜지스터(T3)는 반전 스캔선(152)을 통해 전달받은 반전 스캔 신호(GC) 중 고전압에 의하여 턴 온 되어, 구동 트랜지스터(T1)의 게이트 전극과 구동 트랜지스터(T1)의 제2 전극을 연결시키고, 구동 트랜지스터(T1)의 게이트 전극에 인가된 전압을 유지 커패시터(Cst)의 제2 유지 전극으로 전달하여 유지 커패시터(Cst)에 저장시킨다.
제4 트랜지스터(T4)는 n형 트랜지스터 특성을 가질 수 있고, 산화물 반도체를 포함할 수 있다. 제4 트랜지스터(T4)는 구동 트랜지스터(T1)의 게이트 전극 및 유지 커패시터(Cst)의 제2 유지 전극을 초기화시키는 역할을 한다. 제4 트랜지스터(T4)의 게이트 전극은 초기화 제어선(153)과 연결되어 있고, 제4 트랜지스터(T4)의 제1 전극은 제1 초기화 전압선(127)과 연결되어 있다. 제4 트랜지스터(T4)의 제2 전극은 제3 트랜지스터(T3)의 제2 전극을 경유하여 유지 커패시터(Cst)의 제2 유지 전극, 구동 트랜지스터(T1)의 게이트 전극 및 부스트 커패시터(Cboost)의 제2 전극에 연결되어 있다. 제4 트랜지스터(T4)는 초기화 제어선(153)을 통해 전달받은 초기화 제어 신호(GI) 중 고전압에 의하여 턴 온 되며, 이 때, 제1 초기화 전압(VINT)을 구동 트랜지스터(T1)의 게이트 전극 및 유지 커패시터(Cst)의 제2 유지 전극에 전달한다. 이에 따라 구동 트랜지스터(T1)의 게이트 전극의 전압 및 유지 커패시터(Cst)가 초기화된다.
제5 트랜지스터(T5)는 p형 트랜지스터 특성을 가질 수 있고, 다결정 반도체를 포함할 수 있다. 제5 트랜지스터(T5)는 구동 전압(ELVDD)을 구동 트랜지스터(T1)에 전달하는 역할을 한다. 제5 트랜지스터(T5)의 게이트 전극은 발광 제어선(155)과 연결되어 있고, 제5 트랜지스터(T5)의 제1 전극은 구동 전압선(172)과 연결되어 있으며, 제5 트랜지스터(T5)의 제2 전극은 구동 트랜지스터(T1)의 제1 전극과 연결되어 있다.
제6 트랜지스터(T6)는 p형 트랜지스터 특성을 가질 수 있고, 다결정 반도체를 포함할 수 있다. 제6 트랜지스터(T6)는 구동 트랜지스터(T1)에서 출력되는 구동 전류를 발광 다이오드(LED)로 전달하는 역할을 한다. 제6 트랜지스터(T6)의 게이트 전극은 발광 제어선(155)과 연결되어 있고, 제6 트랜지스터(T6)의 제1 전극은 구동 트랜지스터(T1)의 제2 전극과 연결되어 있으며, 제6 트랜지스터(T6)의 제2 전극은 발광 다이오드(LED)의 애노드와 연결되어 있다.
제7 트랜지스터(T7)는 p형 트랜지스터 특성을 가질 수 있고, 다결정 반도체를 포함할 수 있다. 제7 트랜지스터(T7)는 발광 다이오드(LED)의 애노드를 초기화시키는 역할을 한다. 제7 트랜지스터(T7)의 게이트 전극은 바이패스 제어선(154)과 연결되어 있고, 제7 트랜지스터(T7)의 제1 전극은 발광 다이오드(LED)의 애노드와 연결되어 있고, 제7 트랜지스터(T7)의 제2 전극은 제2 초기화 전압선(128)과 연결되어 있다. 바이패스 신호(GB) 중 저전압에 의해 제7 트랜지스터(T7)가 턴 온 되면 제2 초기화 전압(AINT)이 발광 다이오드(LD)의 애노드로 인가되어 초기화된다.
상기에서 하나의 화소가 7개의 트랜지스터(T1 내지 T7), 1개의 유지 커패시터(Cst), 1개의 부스트 커패시터(Cboost)를 포함하는 것으로 설명하였으나 이에 한정되는 것은 아니며, 트랜지스터의 수와 커패시터의 수, 그리고 이들의 연결 관계는 다양하게 변경될 수 있다.
본 실시예에서 구동 트랜지스터(T1)는 다결정 반도체를 포함할 수 있다. 또한, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 산화물 반도체를 포함할 수 있다. 제2 트랜지스터(T2), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)는 다결정 반도체를 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 제2 트랜지스터(T2), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7) 중 적어도 어느 하나 이상이 산화물 반도체를 포함할 수도 있다. 본 실시예에서 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)가 구동 트랜지스터(T1)와 서로 다른 반도체 물질을 포함하도록 함으로써 보다 안정적으로 구동할 수 있고, 신뢰성을 향상시킬 수 있다.
앞서 설명한 바와 같이, 스캔선(151)에 고전압이 인가될 때 반전 스캔선(152)에 저전압이 인가되고, 스캔선(151)에 저전압이 인가될 때 반전 스캔선(152)에 고전압이 인가된다. 즉, 반전 스캔선(152)에 인가되는 반전 스캔 신호(GC)가 스캔선(151)에 인가되는 스캔 신호(GW)와 반전된 신호로 이루어지므로, 데이터 기입 후 구동 트랜지스터(T1)의 게이트 전압을 끌어내리게 된다. 반대로 스캔 신호(GW)는 구동 트랜지스터(T1)의 게이트 전압을 끌어올리게 된다. 따라서, 블랙 전압을 기입할 경우 블랙 전압이 감소할 수 있다. 본 실시예에서는 부스트 커패시터(Cboost)를 스캔 신호(GW)가 인가되는 스캔선(151)과 구동 트랜지스터(T1)의 게이트 전극 사이에 위치시킴으로써, 구동 트랜지스터(T1)의 게이트 전압을 상승시켜 블랙 전압을 안정적으로 출력할 수 있다.
부스트 커패시터(Cboost)에 의한 구동 트랜지스터(T1)의 게이트 전압의 상승분을 부스팅 전압이라 정의한다. 부스팅 전압은 식 1에 의해 결정된다.
Figure pat00001
(Vb: 부스팅 전압, Cboost: 부스트 커패시터의 용량, Cst: 유지 커패시터의 용량, VGH: 고전압, VGL: 저전압)
따라서, 부스트 커패시터(Cboost)의 용량이 커질수록 구동 트랜지스터(T1)의 게이트 전압을 더 많이 상승시킬 수 있다. 부스트 커패시터(Cboost)의 용량을 조절함으로써, 구동 트랜지스터(T1)의 게이트 전압을 제어할 수 있다.
본 실시예에서 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 도 1 내지 도 4에 도시된 실시예에서 제1 트랜지스터(TR1)와 유사한 구조를 가질 수 있다. 또한, 본 실시예에서 구동 트랜지스터(T1)는 도 1 내지 도 4에 도시된 실시예에서 제2 트랜지스터(TR2)와 유사한 구조를 가질 수 있다. 따라서, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 주변에 위치하는 절연막들은 낮은 수소 농도를 가질 수 있고, 구동 트랜지스터(T1) 주변에 위치하는 절연막들은 높은 수소 농도를 가질 수 있다. 또한, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)의 반도체는 붕소(B), 인(P), 아르곤(Ar), 제논(Xe) 및 크립톤(Kr) 등과 같은 물질로 도핑되어 있다. 또한, 부스트 커패시터(Cboost)도 붕소(B), 인(P), 아르곤(Ar), 제논(Xe) 및 크립톤(Kr) 등과 같은 물질로 도핑되어 있다.
이하에서는 도 7 내지 도 9를 참조하여 구동 트랜지스터(T1), 제3 트랜지스터(T3), 제4 트랜지스터(T4) 및 부스트 커패시터(Cboost)의 평면 및 단면상 구조에 대해 더욱 설명한다.
도 7은 일 실시예에 의한 표시 장치를 나타낸 평면도이고, 도 8은 도 7의 VIII-VIII선을 따라 나타낸 단면도이며, 도 9는 도 7의 IX-IX선을 따라 나타낸 단면도이다. 도 7 내지 도 9는 인접한 두 개의 화소를 도시하고 있으며, 두 화소는 서로 대칭인 형상을 가질 수 있다. 이하에서는 주로 좌측에 위치한 화소를 위주로 설명한다. 또한, 제7 트랜지스터(T7)의 경우 후단의 스캔선(151)에 연결되어 있으므로 그 도시를 생략하고, 대신 전단의 제7 트랜지스터(T7)가 도시되어 있다.
도 7 내지 도 9에 도시된 바와 같이, 기판(110) 위에는 구동 트랜지스터(T1)의 채널(1132), 제1 전극(1131) 및 제2 전극(1133)을 포함하는 다결정 반도체가 위치할 수 있다. 다결정 반도체는 구동 트랜지스터(T1)뿐만 아니라 제2 트랜지스터(T2), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)의 채널, 제1 전극 및 제2 전극을 더 포함할 수 있다.
구동 트랜지스터(T1)의 채널(1132)은 평면 상에서 구부러진 형상으로 이루어질 수 있다. 다만, 구동 트랜지스터(T1)의 채널(1132)의 형상은 이에 한정되지 아니하며, 다양하게 변경될 수 있다. 예를 들면, 구동 트랜지스터(T1)의 채널(1132)은 다른 형상으로 구부러질 수도 있고, 막대 형상으로 이루어질 수도 있다. 구동 트랜지스터(T1)의 채널(1132)의 양측에 구동 트랜지스터(T1)의 제1 전극(1131) 및 제2 전극(1133)이 위치할 수 있다. 구동 트랜지스터(T1)의 제1 전극(1131)은 평면 상에서 위아래에 연장되어, 위쪽으로 연장된 부분은 제2 트랜지스터(T2)의 제2 전극과 연결될 수 있고, 아래쪽으로 연장된 부분은 제5 트랜지스터(T5)의 제2 전극과 연결될 수 있다. 구동 트랜지스터(T1)의 제2 전극(1133)은 평면 상에서 아래로 연장되어 제6 트랜지스터(T6)의 제1 전극과 연결될 수 있다.
기판(110)과 구동 트랜지스터(T1)의 채널(1132), 제1 전극(1131) 및 제2 전극(1133)을 포함하는 다결정 반도체 사이에는 버퍼층(111)이 위치할 수 있다. 버퍼층(111)은 단층 또는 다층 구조를 가질 수 있다. 버퍼층(111)은 유기 절연 물질 또는 무기 절연 물질을 포함할 수 있다.
구동 트랜지스터(T1)의 채널(1132), 제1 전극(1131) 및 제2 전극(1133)을 포함하는 다결정 반도체 위에는 제1 게이트 절연막(141)이 위치할 수 있다. 제1 게이트 절연막(141)은 실리콘질화물, 실리콘 산화물 등을 포함할 수 있다.
제1 게이트 절연막(141) 위에는 구동 트랜지스터(T1)의 게이트 전극(1151), 부스트 커패시터(Cboost)의 제1 전극(1155)을 포함하는 제1 게이트 도전체가 위치할 수 있다. 제1 게이트 도전체는 스캔선(151), 발광 제어선(155)을 더 포함할 수 있다. 스캔선(151) 및 발광 제어선(155)은 대략 가로 방향으로 연장될 수 있다.
구동 트랜지스터(T1)의 게이트 전극(1151)은 구동 트랜지스터(T1)의 채널(1132)과 중첩할 수 있다. 구동 트랜지스터(T1)의 채널(1132)은 구동 트랜지스터(T1)의 게이트 전극(1151)에 의해 덮여 있다. 부스트 커패시터(Cboost)의 제1 전극(1155)은 평면 상에서 좌우로 연장되어 제2 트랜지스터(T2)의 게이트 전극, 스캔선(151)과 연결될 수 있다.
구동 트랜지스터(T1)의 게이트 전극(1151), 부스트 커패시터(Cboost)의 제1 전극(1155)을 포함하는 제1 게이트 도전체를 형성한 후 도핑 공정을 수행할 수 있다. 제1 게이트 도전체에 의해 가려진 다결정 반도체는 도핑되지 않고, 제1 게이트 도전체에 의해 덮여 있지 않은 다결정 반도체의 부분은 도핑되어 도전체와 동일한 특성을 가질 수 있다. 이때 p형 도펀트로 도핑 공정을 진행할 수 있으며, 다결정 반도체를 포함하는 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7)는 p형 트랜지스터 특성을 가질 수 있다.
구동 트랜지스터(T1)의 게이트 전극(1151), 부스트 커패시터(Cboost)의 제1 전극(1155)을 포함하는 제1 게이트 도전체 및 제1 게이트 절연막(141) 위에는 제2 게이트 절연막(142)이 위치할 수 있다. 제2 게이트 절연막(142)은 실리콘 질화물, 실리콘 산화물 등을 포함할 수 있다.
제2 게이트 절연막(142) 위에는 유지 커패시터(Cst)의 제1 유지 전극(1153)을 포함하는 제2 게이트 도전체가 위치할 수 있다.
제1 유지 전극(1153)은 구동 트랜지스터(T1)의 게이트 전극(1151)과 중첩하여 유지 커패시터(Cst)를 이룬다. 유지 커패시터(Cst)의 제1 유지 전극(1153)에는 개구부(1152)가 형성되어 있다. 유지 커패시터(Cst)의 제1 유지 전극(1153)의 개구부(1152)는 구동 트랜지스터(T1)의 게이트 전극(1151)과 중첩할 수 있다.
제2 게이트 도전체는 초기화 전압선(127), 하부 초기화 제어선(153a) 및 하부 반전 스캔선(152a)을 더 포함할 수 있다. 초기화 전압선(127), 하부 초기화 제어선(153a) 및 하부 반전 스캔선(152a)은 대략 가로 방향으로 연장될 수 있다. 제2 게이트 도전체는 제3 트랜지스터(T3)의 광차단층(3155) 및 제4 트랜지스터(T4)의 광차단층(4155)을 더 포함할 수 있다. 제3 트랜지스터(T3)의 광차단층(3155)은 제3 트랜지스터(T3)의 채널(3137) 및 게이트 전극(3151)과 중첩할 수 있다. 제4 트랜지스터(T4)의 광차단층(4155)은 제4 트랜지스터(T4)의 채널(4137) 및 게이트 전극(4151)과 중첩할 수 있다.
유지 커패시터(Cst)의 제1 유지 전극(1153)을 포함하는 제2 게이트 도전체 위에는 제1 층간 절연막(161)이 위치할 수 있다. 제1 층간 절연막(161)은 실리콘질화물, 실리콘산화물 등을 포함할 수 있다.
제1 층간 절연막(161) 위에는 제3 트랜지스터(T3)의 채널(3137), 제1 전극(3136) 및 제2 전극(3138), 제4 트랜지스터(T4)의 채널(4137), 제1 전극(4138) 및 제2 전극(4136), 부스트 커패시터(Cboost)의 제2 전극(1135)을 포함하는 산화물 반도체가 위치할 수 있다. 산화물 반도체는 금속 산화물을 포함할 수 있으며, 예를 들면, IGZO(Indium-Gallium-Zinc Oxide)를 포함할 수 있다.
제3 트랜지스터(T3)의 채널(3137), 제1 전극(3136) 및 제2 전극(3138), 제4 트랜지스터(T4)의 채널(4137), 제1 전극(4138) 및 제2 전극(4136), 부스트 커패시터(Cboost)의 제2 전극(1135)은 서로 연결되어 있다. 제3 트랜지스터(T3)의 채널(3137)의 양측에 제3 트랜지스터(T3)의 제1 전극(3136) 및 제2 전극(3138)이 위치할 수 있다. 제4 트랜지스터(T4)의 채널(4137)의 양측에 제4 트랜지스터(T4)의 제1 전극(4138) 및 제2 전극(4136)이 위치할 수 있다. 부스트 커패시터(Cboost)의 제2 전극(1135)은 제3 트랜지스터(T3)의 제2 전극(3138)과 연결되어 있다. 부스트 커패시터(Cboost)의 제2 전극(1135)은 제4 트랜지스터(T4)의 제2 전극(4136)과 연결되어 있다. 부스트 커패시터(Cboost)의 제2 전극(1135)은 제1 전극(1155)과 중첩할 수 있다. 부스트 커패시터(Cboost)의 제1 전극(1155)과 제2 전극(1135)의 중첩 면적, 제1 전극(1155)과 제2 전극(1135) 사이에 위치하는 제2 게이트 절연막(142) 및 제1 층간 절연막(161)의 두께 등에 의해 부스트 커패시터(Cboost)의 용량이 결정될 수 있다.
제3 트랜지스터(T3)의 채널(3137), 제1 전극(3136) 및 제2 전극(3138), 제4 트랜지스터(T4)의 채널(4137), 제1 전극(4138) 및 제2 전극(4136), 부스트 커패시터(Cboost)의 제2 전극(1135)을 포함하는 산화물 반도체 위에는 제3 게이트 절연막(143)이 위치할 수 있다. 제3 게이트 절연막(143)은 산화물 반도체 및 제1 층간 절연막(161) 위의 전면에 위치할 수 있다. 따라서, 제3 게이트 절연막(143)은 제3 트랜지스터(T3)의 채널(3137), 제1 전극(3136) 및 제2 전극(3138), 제4 트랜지스터(T4)의 채널(4137), 제1 전극(4138) 및 제2 전극(4136)의 상부면 및 측면을 덮고 있다.
앞선 실시예에서 설명한 바와 같이 고해상도를 구현하는 과정에서 각각의 화소의 크기는 줄어들게 되고, 이에 따라 반도체의 채널의 길이가 줄어들게 된다. 이때, 제3 게이트 절연막(143)이 제3 트랜지스터(T3)의 제1 전극(3136) 및 제2 전극(3138), 제4 트랜지스터(T4)의 제1 전극(4138) 및 제2 전극(4136)의 상부면을 덮고 있지 않다면, 산화물 반도체의 일부 물질이 제3 게이트 절연막(143)의 측면으로 이동할 수 있다. 본 실시예에서는 제3 게이트 절연막(143)이 산화물 반도체 및 제1 층간 절연막(161) 위의 전면에 위치함으로써, 산화물 반도체와 제3 트랜지스터(T3)의 게이트 전극(3151)이 단락되는 것을 방지할 수 있고, 산화물 반도체와 제4 트랜지스터(T4)의 게이트 전극(4151)이 단락되는 것을 방지할 수 있다.
다만, 본 실시예는 이에 한정되지 아니하고, 제3 게이트 절연막(143)이 산화물 반도체 및 제1 층간 절연막(161) 위의 전면에 위치하지 않을 수도 있다. 예를 들면, 제3 게이트 절연막(143)이 제3 트랜지스터(T3)의 채널(3137)과 중첩하고, 제1 전극(3136) 및 제2 전극(3138)과는 중첩하지 않을 수도 있다. 또한, 제3 게이트 절연막(143)이 제4 트랜지스터(T4)의 채널(4137)과 중첩하고, 제1 전극(4138) 및 제2 전극(4136)과는 중첩하지 않을 수도 있다.
제3 게이트 절연막(143) 위에는 제3 트랜지스터(T3)의 게이트 전극(3151) 및 제4 트랜지스터(T4)의 게이트 전극(4151)을 포함하는 제3 게이트 도전체가 위치할 수 있다.
제3 트랜지스터(T3)의 게이트 전극(3151)은 제3 트랜지스터(T3)의 채널(3137)과 중첩할 수 있다. 제3 트랜지스터(T3)의 게이트 전극(3151)은 반전 스캔선(152)과 연결될 수 있다. 이때, 제3 트랜지스터(T3)의 게이트 전극(3151)은 상부 반전 스캔선(152b)과 연결될 수 있다. 제4 트랜지스터(T4)의 게이트 전극(4151)은 제4 트랜지스터(T4)의 채널(4137)과 중첩할 수 있다. 제4 트랜지스터(T4)의 게이트 전극(4151)은 초기화 제어선(153)과 연결될 수 있다. 이때, 제4 트랜지스터(T4)의 게이트 전극(4151)은 상부 초기화 제어선(153)과 연결될 수 있다.
제3 게이트 도전체는 상부 초기화 제어선(153b) 및 상부 반전 스캔선(152b)을 더 포함할 수 있다. 상부 초기화 제어선(153b) 및 상부 반전 스캔선(152b)은 대략 가로 방향으로 연장될 수 있다. 상부 초기화 제어선(153b)은 하부 초기화 제어선(153a)과 함께 초기화 제어선(153)을 이룬다. 상부 반전 스캔선(152b)은 하부 반전 스캔선(152a)과 함께 반전 스캔선(152)을 이룬다.
제3 트랜지스터(T3)의 게이트 전극(3151) 및 제4 트랜지스터(T4)의 게이트 전극(4151)을 포함하는 제3 게이트 도전체 위에는 제2 층간 절연막(162)이 위치할 수 있다.
제2 층간 절연막(162) 및 제3 게이트 절연막(143)에는 제1 개구부(165), 제2 개구부(166), 제3 개구부(167) 및 제4 개구부(168)가 형성될 수 있다. 제1 개구부(165)는 구동 트랜지스터(T1)의 게이트 전극(1151)의 적어도 일부와 중첩할 수 있다. 제1 개구부(165)는 제2 층간 절연막(162) 및 제3 게이트 절연막(143)뿐만 아니라 제1 층간 절연막(161) 및 제2 게이트 절연막(142)에 더 형성될 수 있다. 제1 개구부(165)는 제1 유지 전극(1153)의 개구부(1152)와 중첩할 수 있다. 제1 개구부(165)는 제1 유지 전극(1153)의 개구부(1152)의 내측에 위치할 수 있다. 제2 개구부(166)는 부스트 커패시터(Cboost)의 제2 전극(1135)과 적어도 일부 중첩할 수 있다. 제3 개구부(167)는 제3 트랜지스터(T3)의 제1 전극(3136)과 적어도 일부 중첩할 수 있다. 제4 개구부(168)는 제4 트랜지스터(T4)의 제1 전극(4138)과 적어도 일부 중첩할 수 있다.
제2 층간 절연막(162) 위에는 제1 연결 전극(1175), 제2 연결 전극(3175) 및 제3 연결 전극(4175)이 위치할 수 있다. 제1 연결 전극(1175)은 제1 개구부(165) 및 제1 유지 전극(1153)의 개구부(1152)를 통해 구동 트랜지스터(T1)의 게이트 전극(1151)과 연결될 수 있다. 제1 연결 전극(1175)은 제2 개구부(166)를 통해 부스트 커패시터(Cboost)의 제2 전극(1135)과 연결될 수 있다. 따라서, 제1 연결 전극(1175)에 의해 구동 트랜지스터(T1)의 게이트 전극(1151)과 부스트 커패시터(Cboost)의 제2 전극(1135)이 연결될 수 있다. 제2 연결 전극(3175)은 제3 개구부(167)를 통해 제3 트랜지스터(T3)의 제1 전극(3136)과 연결될 수 있다. 제2 연결 전극(3175)은 제6 트랜지스터(T6)와도 연결될 수 있다. 따라서, 제2 연결 전극(3175)에 의해 제3 트랜지스터(T3)의 제1 전극(3136)과 제6 트랜지스터(T6)가 연결될 수 있다. 제3 연결 전극(4175)은 제4 개구부(168)를 통해 제4 트랜지스터(T4)의 제1 전극(4138)과 연결될 수 있다. 제3 연결 전극(4175)은 초기화 전압선(127)과 연결될 수 있다. 따라서, 제3 연결 전극(4175)에 의해 제4 트랜지스터(T4)의 제1 전극(4138)과 초기화 전압선(127)이 연결될 수 있다.
제1 연결 전극(1175), 제2 연결 전극(3175) 및 제3 연결 전극(4175) 위에는 제3 층간 절연막(180)이 위치할 수 있다.
제3 층간 절연막(180) 위에는 데이터선(171) 및 구동 전압선(172)이 위치할 수 있다. 데이터선(171) 및 구동 전압선(172)은 대략 세로 방향으로 연장될 수 있다. 데이터선(171)은 제2 트랜지스터(T2)와 연결될 수 있다. 구동 전압선(172)은 제5 트랜지스터(T5)와 연결될 수 있다.
데이터선(171) 및 구동 전압선(172) 위에는 보호막(182)이 위치할 수 있다. 도시는 생략하였으나, 보호막(182) 위에는 애노드 전극이 위치할 수 있다. 애노드 전극은 제6 트랜지스터(T6)와 연결될 수 있고, 구동 트랜지스터(T1)의 출력 전류를 전달받을 수 있다. 애노드 전극 위에는 격벽이 위치할 수 있다. 격벽에는 개구가 형성되어 있으며, 격벽의 개구는 애노드 전극과 중첩할 수 있다. 격벽의 개구 내에는 발광 소자층이 위치할 수 있다. 발광 소자층 및 격벽 위에는 캐소드 전극이 위치할 수 있다. 애노드 전극, 발광 소자층 및 캐소드 전극은 발광 다이오드(LED)를 구성한다.
이상과 같이 일 실시예에 의한 표시 장치에서 구동 트랜지스터(T1)는 다결정 반도체를 포함할 수 있고, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 산화물 반도체를 포함할 수 있다. 앞서 설명한 바와 같이 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)가 구동 트랜지스터(T1)와 서로 다른 반도체 물질을 포함하도록 함으로써 보다 안정적으로 구동할 수 있고, 신뢰성을 향상시킬 수 있다.
또한, 고해상도를 구현하는 과정에서 각각의 화소의 크기가 줄어들게 되고, 이에 따라 반도체의 채널의 길이가 줄어들게 된다. 채널의 길이가 짧은 산화물 반도체의 임계 전압의 안정적인 제어를 위해 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)의 산화물 반도체 주변에 위치하는 절연막을 형성하는 공정을 저수소 상태에서 진행할 수 있다. 따라서, 산화물 반도체의 하측면에 접하고 있는 제1 층간 절연막(161)은 낮은 수소 농도를 가질 수 있다. 예를 들면, 제1 층간 절연막(161)의 수소 농도는 1.0E+21atoms/cm3미만일 수 있다. 또한, 산화물 반도체의 상측면에 접하고 있는 제3 게이트 절연막(143)은 낮은 수소 농도를 가질 수 있다. 예를 들면, 제3 게이트 절연막(143)의 수소 농도는 1.14E+21atoms/cm3미만일 수 있다. 또한, 제3 게이트 절연막(143)과 접하고 있는 제2 층간 절연막(162)은 낮은 수소 농도를 가질 수 있다. 예를 들면, 제2 층간 절연막(162)의 수소 농도는 1.0E+22atoms/cm3미만일 수 있다.
이처럼 산화물 반도체 주변에 위치하는 제1 층간 절연막(161), 제3 게이트 절연막(143) 및 제2 층간 절연막(162)은 낮은 수소 농도를 가질 수 있다. 반면에, 제1 게이트 절연막(141), 제2 게이트 절연막(142)은 높은 수소 농도를 가질 수 있다. 따라서, 제1 층간 절연막(161), 제3 게이트 절연막(143) 및 제2 층간 절연막(162)의 수소 농도는 제1 게이트 절연막(141), 제2 게이트 절연막(142)의 수소 농도보다 낮을 수 있다.
다만, 산화물 반도체의 캐리어로 작용할 수 있는 수소 농도가 낮으므로, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)의 온전류가 감소할 수 있고, 부스트 커패시터(Cboost)의 제2 전극(1135)이 반도체의 특성을 나타낼 수 있다. 일 실시예에 의한 표시 장치에서는 도 10 내지 도 12에 도시된 바와 같이, 산화물 반도체에 캐리어 물질을 도핑함으로써, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)의 온전류가 감소하는 것을 방지할 수 있고, 부스트 커패시터(Cboost)의 제2 전극(1135)이 반도체의 특성을 가지는 것을 방지할 수 있다. 도 10은 일 실시예에 의한 표시 장치의 일부 층을 나타낸 평면도이고, 도 11은 도 10의 XI-XI선을 따라 나타낸 단면도이며, 도 12는 도 10의 XII-XII선을 따라 나타낸 단면도이다. 도 13은 일 실시예에 의한 표시 장치에서 부스트 커패시터의 전압-커패시턴스 특성을 나타낸 그래프이고, 도 14는 비교예에 의한 표시 장치에서 부스트 커패시터의 전압-커패시턴스 특성을 나타낸 그래프이다.
도 10 내지 도 13을 참조하면, 산화물 반도체 위에 제3 게이트 절연막(143)을 형성하고, 제3 게이트 절연막(143) 위에 제3 트랜지스터(T3)의 게이트 전극(3151) 및 제4 트랜지스터(T4)의 게이트 전극(4151)을 형성한다. 제3 트랜지스터(T3)의 게이트 전극(3151) 및 제4 트랜지스터(T4)의 게이트 전극(4151)을 마스크로 이용하여 붕소(B)를 제3 게이트 절연막(143) 위의 전면에 주입한다. 붕소(B)는 제3 트랜지스터(T3)의 게이트 전극(3151) 및 제4 트랜지스터(T4)의 게이트 전극(4151)과 중첩하고 있는 제3 트랜지스터(T3)의 채널(3137) 및 제4 트랜지스터(T4)의 채널(4137)에는 주입되지 않는다. 붕소(B)는 제3 트랜지스터(T3)의 게이트 전극(3151)과 중첩하지 않는 제1 전극(3136) 및 제2 전극(3138)에 주입되고, 제4 트랜지스터(T4)의 게이트 전극(4151)과 중첩하지 않는 제1 전극(4138) 및 제2 전극(4136)에 주입된다. 또한, 부스트 커패시터(Cboost)의 제2 전극(1135)의 전체 영역에 붕소(B)가 주입된다. 따라서, 제3 트랜지스터(T3)의 제1 전극(3136) 및 제2 전극(3138), 제4 트랜지스터(T4)의 제1 전극(4138) 및 제2 전극(4136), 부스트 커패시터(Cboost)의 제2 전극(1135)을 붕소(B)로 도핑할 수 있다. 제3 트랜지스터(T3)의 제1 전극(3136) 및 제2 전극(3138), 제4 트랜지스터(T4)의 제1 전극(4138) 및 제2 전극(4136), 부스트 커패시터(Cboost)의 제2 전극(1135)의 도핑 농도는 5E+18cm-3 이상일 수 있다. 이때, 붕소(B)를 대신하여 인(P), 아르곤(Ar), 제논(Xe) 및 크립톤(Kr) 등으로 산화물 반도체를 도핑할 수도 있다. 이처럼 산화물 반도체의 도핑 공정을 통해 산화물 반도체의 캐리어 농도가 높아지게 되고, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)의 온전류가 증가할 수 있다. 또한, 부스트 커패시터(Cboost)의 제2 전극(1135)의 반도체성 거동이 개선될 수 있다.
도 14에서 붕소(B)를 도핑하지 않은 부스트 커패시터(Cboost)의 경우 0V 내지 10V 사이의 구간에서는 양호한 커패시턴스 특성을 가지지만, 0V 내지 -10V 사이의 구간에서는 커패시턴스가 급격히 감소하는 것을 확인할 수 있다. 부스트 커패시터(Cboost)의 제2 전극(1135)이 반도체성 거동을 가지기 때문이다. 도 13에서 붕소(B)를 약 35kV의 조건에서 도핑한 부스트 커패시터(Cboost)의 도핑 농도는 약 1E+19cm-3일 수 있으며, 이 경우 전체 전압 구간에서 양호한 커패시턴스 특성을 가지는 것을 확인할 수 있다. 즉, 부스트 커패시터(Cboost)의 제2 전극(1135)이 전체적으로 도핑되어 도체의 특성을 나타내기 때문이다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판
141: 제1 게이트 절연막
142: 제2 게이트 절연막
143: 제3 게이트 절연막
161: 제1 층간 절연막
162: 제2 층간 절연막
171: 데이터선
172: 구동 전압선
180: 제3 층간 절연막
1132: 구동 트랜지스터의 채널
1151: 구동 트랜지스터의 게이트 전극
1135: 부스트 커패시터의 제2 전극
1155: 부스트 커패시터의 제1 전극
1175: 제1 연결 전극
3136: 제3 트랜지스터의 제1 전극
3137: 제3 트랜지스터의 채널
3138: 제3 트랜지스터의 제2 전극
3151: 제3 트랜지스터의 게이트 전극
4136: 제4 트랜지스터의 제2 전극
4137: 제4 트랜지스터의 채널
4148: 제4 트랜지스터의 제1 전극
4151: 제4 트랜지스터의 게이트 전극

Claims (20)

  1. 기판,
    상기 기판 위에 위치하는 구동 트랜지스터의 채널, 제1 전극 및 제2 전극을 포함하는 다결정 반도체,
    상기 다결정 반도체 위에 위치하는 제1 게이트 절연막,
    상기 제1 게이트 절연막 위에 위치하고 상기 구동 트랜지스터의 채널과 중첩하는 구동 트랜지스터의 게이트 전극,
    상기 제1 게이트 절연막 위에 위치하는 부스트 커패시터의 제1 전극,
    상기 구동 게이트 전극 및 상기 부스트 커패시터의 제1 전극 위에 위치하는 제2 게이트 절연막,
    상기 제2 게이트 절연막 위에 위치하는 제1 층간 절연막,
    상기 제1 층간 절연막 위에 위치하고, 서로 연결되어 있는 제3 트랜지스터의 채널, 제1 전극 및 제2 전극, 제4 트랜지스터의 채널, 제1 전극 및 제2 전극, 부스트 커패시터의 제2 전극을 포함하는 산화물 반도체,
    상기 산화물 반도체 위에 위치하는 제3 게이트 절연막,
    상기 제3 게이트 절연막 위에 위치하고, 상기 제3 트랜지스터의 채널과 중첩하는 제3 트랜지스터의 게이트 전극,
    상기 제3 게이트 절연막 위에 위치하고, 상기 제4 트랜지스터의 채널과 중첩하는 제4 트랜지스터의 게이트 전극, 및
    상기 제3 트랜지스터의 게이트 전극 및 상기 제4 트랜지스터의 게이트 전극 위에 위치하는 제2 층간 절연막을 포함하고,
    상기 제1 층간 절연막, 상기 제3 게이트 절연막 및 상기 제2 층간 절연막의 수소 농도는 상기 제1 게이트 절연막 및 상기 제2 게이트 절연막의 수소 농도보다 낮고,
    상기 산화물 반도체의 상기 제3 트랜지스터의 제1 전극 및 제2 전극, 상기 제4 트랜지스터의 제1 전극 및 제2 전극, 상기 부스트 커패시터의 제2 전극은 붕소, 인, 아르곤, 제논 및 크립톤 중 적어도 어느 하나의 물질로 도핑되어 있는 표시 장치.
  2. 제1항에서,
    상기 제3 게이트 절연막은 상기 산화물 반도체 및 상기 제1 층간 절연막 위의 전면에 위치하는 표시 장치.
  3. 제2항에서,
    상기 제3 게이트 절연막은 상기 산화물 반도체의 상부면 및 측면을 덮고 있는 표시 장치.
  4. 제1항에서,
    상기 제1 층간 절연막의 수소 농도는 1.0E+21atoms/cm3미만인 표시 장치.
  5. 제1항에서,
    상기 제3 게이트 절연막의 수소 농도는 1.14E+21atoms/cm3미만인 표시 장치.
  6. 제1항에서,
    상기 제2 층간 절연막의 수소 농도는 1.0E+22atoms/cm3미만인 표시 장치.
  7. 제1항에서,
    상기 산화물 반도체의 상기 소스 영역 및 상기 드레인 영역의 도핑 농도는 5E+18cm-3이상인 표시 장치.
  8. 구동 전압이 인가되는 구동 전압선과 공통 전압이 인가되는 공통 전압선 사이에 연결되어 있는 발광 다이오드,
    상기 구동 전압선과 상기 발광 다이오드 사이에 연결되어 있는 구동 트랜지스터,
    상기 구동 전압선과 연결되어 있는 상기 구동 트랜지스터의 제1 전극과 데이터 전압이 인가되는 데이터선 사이에 연결되어 있는 제2 트랜지스터,
    상기 발광 다이오드에 연결되어 있는 상기 구동 트랜지스터의 제2 전극과 상기 구동 트랜지스터의 게이트 전극 사이에 연결되어 있는 제3 트랜지스터,
    상기 구동 트랜지스터의 게이트 전극과 제1 초기화 전압이 인가되는 제1 초기화 전압선 사이에 연결되어 있는 제4 트랜지스터,
    상기 구동 전압선과 상기 구동 트랜지스터의 게이트 전극 사이에 연결되어 있는 유지 커패시터, 및
    상기 제2 트랜지스터의 게이트 전극과 상기 구동 트랜지스터의 게이트 전극 사이에 연결되어 있는 부스트 커패시터를 포함하는 표시 장치.
  9. 제8항에서,
    상기 제2 트랜지스터의 게이트 전극은 스캔 신호가 인가되는 스캔선에 연결되어 있고,
    상기 제3 트랜지스터의 게이트 전극은 반전 스캔 신호가 인가되는 반전 스캔선에 연결되어 있고,
    동일한 타이밍에 상기 스캔선에 인가되는 전압과 반대 극성의 전압이 상기 반전 스캔선에 인가되는 표시 장치.
  10. 제8항에서,
    상기 구동 트랜지스터 및 상기 제2 트랜지스터는 다결정 반도체를 포함하고,
    상기 제3 트랜지스터 및 상기 제4 트랜지스터는 산화물 반도체를 포함하고,
    상기 산화물 반도체의 적어도 일부는 붕소, 인, 아르곤, 제논 및 크립톤 중 적어도 어느 하나의 물질로 도핑되어 있는 표시 장치.
  11. 제10항에서,
    상기 구동 트랜지스터 및 상기 제2 트랜지스터는 p형 트랜지스터로 이루어지고,
    상기 제3 트랜지스터 및 상기 제4 트랜지스터는 n형 트랜지스터로 이루어지는 표시 장치.
  12. 제10항에서,
    상기 구동 트랜지스터의 게이트 전극에 연결되어 있는 상기 부스트 커패시터의 제2 전극은 붕소, 인, 아르곤, 제논 및 크립톤 중 적어도 어느 하나의 물질로 도핑되어 있는 표시 장치.
  13. 제10항에서,
    상기 구동 전압선과 상기 구동 트랜지스터의 제1 전극 사이에 연결되어 있는 제5 트랜지스터,
    상기 구동 트랜지스터의 제1 전극과 상기 발광 다이오드 사이에 연결되어 있는 제6 트랜지스터, 및
    제2 초기화 전압이 인가되는 제2 초기화 전압선과 상기 발광 다이오드 사이에 연결되어 있는 제7 트랜지스터를 더 포함하는 표시 장치.
  14. 기판,
    상기 기판 위에 위치하는 다결정 반도체,
    상기 다결정 반도체 위에 위치하는 제1 게이트 절연막,
    상기 제1 게이트 절연막 위에 위치하는 구동 게이트 전극,
    상기 구동 게이트 전극 위에 위치하는 제2 게이트 절연막,
    상기 제2 게이트 절연막 위에 위치하는 제1 층간 절연막,
    상기 제1 층간 절연막 위에 위치하는 산화물 반도체,
    상기 산화물 반도체 위에 위치하는 제3 게이트 절연막,
    상기 제3 게이트 절연막 위에 위치하는 스위칭 게이트 전극, 및
    상기 스위칭 게이트 전극 위에 위치하는 제2 층간 절연막을 포함하고,
    상기 제1 층간 절연막, 상기 제3 게이트 절연막 및 상기 제2 층간 절연막의 수소 농도는 상기 제1 게이트 절연막 및 상기 제2 게이트 절연막의 수소 농도보다 낮고,
    상기 산화물 반도체는 중심에 위치하는 채널 및 상기 채널의 양측에 위치하는 소스 영역 및 드레인 영역을 포함하고, 상기 산화물 반도체의 상기 소스 영역 및 상기 드레인 영역은 붕소, 인, 아르곤, 제논 및 크립톤 중 적어도 어느 하나의 물질로 도핑되어 있는 표시 장치.
  15. 제14항에서,
    상기 제3 게이트 절연막은 상기 산화물 반도체 및 상기 제1 층간 절연막 위의 전면에 위치하는 표시 장치.
  16. 제15항에서,
    상기 제3 게이트 절연막은 상기 산화물 반도체의 상기 채널, 상기 소스 영역 및 상기 드레인 영역의 상부면 및 측면을 덮고 있는 표시 장치.
  17. 제14항에서,
    상기 제1 층간 절연막의 수소 농도는 1.0E+21atoms/cm3미만인 표시 장치.
  18. 제14항에서,
    상기 제3 게이트 절연막의 수소 농도는 1.14E+21atoms/cm3미만인 표시 장치.
  19. 제14항에서,
    상기 제2 층간 절연막의 수소 농도는 1.0E+22atoms/cm3미만인 표시 장치.
  20. 제14항에서,
    상기 산화물 반도체의 상기 소스 영역 및 상기 드레인 영역의 도핑 농도는 5E+18cm-3이상인 표시 장치.
KR1020200000988A 2020-01-03 2020-01-03 표시 장치 KR20210088045A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200000988A KR20210088045A (ko) 2020-01-03 2020-01-03 표시 장치
US16/986,933 US11211407B2 (en) 2020-01-03 2020-08-06 Display device
CN202010934961.5A CN113078185A (zh) 2020-01-03 2020-09-08 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200000988A KR20210088045A (ko) 2020-01-03 2020-01-03 표시 장치

Publications (1)

Publication Number Publication Date
KR20210088045A true KR20210088045A (ko) 2021-07-14

Family

ID=76609051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200000988A KR20210088045A (ko) 2020-01-03 2020-01-03 표시 장치

Country Status (3)

Country Link
US (1) US11211407B2 (ko)
KR (1) KR20210088045A (ko)
CN (1) CN113078185A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11817056B2 (en) 2021-12-30 2023-11-14 Samsung Display Co., Ltd. Display device and pixel of a display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022087821A1 (zh) * 2020-10-27 2022-05-05 京东方科技集团股份有限公司 显示面板及其驱动方法和显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2513966B1 (en) * 2009-12-18 2020-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101783898B1 (ko) * 2010-11-05 2017-10-11 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP2016075836A (ja) * 2014-10-08 2016-05-12 Ｎｌｔテクノロジー株式会社 画素回路、その駆動方法及び表示装置
KR102226236B1 (ko) 2014-10-13 2021-03-11 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102265368B1 (ko) * 2015-01-13 2021-06-15 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치 및 그 구동방법
US9960281B2 (en) 2015-02-09 2018-05-01 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with source and drain regions doped at room temperature
JP6518471B2 (ja) * 2015-03-19 2019-05-22 株式会社ジャパンディスプレイ 発光素子表示装置
KR102390487B1 (ko) * 2015-10-20 2022-04-26 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기발광 표시장치
WO2017175095A1 (en) * 2016-04-08 2017-10-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102330605B1 (ko) * 2016-06-22 2021-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI737665B (zh) * 2016-07-01 2021-09-01 日商半導體能源硏究所股份有限公司 半導體裝置以及半導體裝置的製造方法
TWI720097B (zh) * 2016-07-11 2021-03-01 日商半導體能源硏究所股份有限公司 濺射靶材及濺射靶材的製造方法
WO2018197994A1 (en) * 2017-04-28 2018-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
KR102432360B1 (ko) 2017-10-13 2022-08-16 삼성디스플레이 주식회사 표시패널 및 그 제조방법
KR102476190B1 (ko) 2017-10-17 2022-12-08 엘지디스플레이 주식회사 플렉시블 전계발광 표시장치
KR20190051504A (ko) 2017-11-07 2019-05-15 엘지디스플레이 주식회사 전계발광 표시장치
KR102584303B1 (ko) * 2018-06-25 2023-10-04 삼성디스플레이 주식회사 표시 장치
KR102631125B1 (ko) * 2018-10-30 2024-01-29 엘지디스플레이 주식회사 화소 및 이를 포함하는 발광 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11817056B2 (en) 2021-12-30 2023-11-14 Samsung Display Co., Ltd. Display device and pixel of a display device

Also Published As

Publication number Publication date
CN113078185A (zh) 2021-07-06
US11211407B2 (en) 2021-12-28
US20210210518A1 (en) 2021-07-08

Similar Documents

Publication Publication Date Title
US11380257B2 (en) Display panel and display device
US20230397456A1 (en) Display device
EP2693482A2 (en) Organic light emitting diode display
US20210097937A1 (en) Organic light emitting diode display
KR102402567B1 (ko) 유기 발광 다이오드 표시장치
CN113035133A (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN111292687A (zh) 像素驱动电路、像素结构及显示面板
KR20210109083A (ko) 표시 장치
KR20210022807A (ko) 화소 및 이를 구비한 표시 장치
US11455943B2 (en) Semiconductor device having separate initialization voltage lines
US11967669B2 (en) Display device including an auxiliary layer
KR20210088045A (ko) 표시 장치
KR102517126B1 (ko) 표시 장치
KR102523400B1 (ko) 표시 장치
CN113823659A (zh) 显示装置
KR20230010897A (ko) 화소 및 표시 장치
KR20210142025A (ko) 발광 표시 장치
US11751443B2 (en) Organic light emitting diode display
EP3761367A1 (en) Display device
KR20230097252A (ko) 표시 장치
KR20210149959A (ko) 표시 장치
CN116613177A (zh) 一种阵列基板及显示面板

Legal Events

Date Code Title Description
A201 Request for examination