KR20140026659A - 표시 장치 및 표시 장치를 갖는 전자 기기 - Google Patents

표시 장치 및 표시 장치를 갖는 전자 기기 Download PDF

Info

Publication number
KR20140026659A
KR20140026659A KR1020147004299A KR20147004299A KR20140026659A KR 20140026659 A KR20140026659 A KR 20140026659A KR 1020147004299 A KR1020147004299 A KR 1020147004299A KR 20147004299 A KR20147004299 A KR 20147004299A KR 20140026659 A KR20140026659 A KR 20140026659A
Authority
KR
South Korea
Prior art keywords
layer
oxide semiconductor
insulating layer
film
transistor
Prior art date
Application number
KR1020147004299A
Other languages
English (en)
Other versions
KR101582636B1 (ko
Inventor
순페이 야마자키
준 고야마
히로유키 미야케
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20140026659A publication Critical patent/KR20140026659A/ko
Application granted granted Critical
Publication of KR101582636B1 publication Critical patent/KR101582636B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

소비 전력이 억제된 표시 장치를 제공하는 것을 일 과제로 한다. 또한, 소비 전력이 억제된 자발광형의 표시 장치를 제공하는 것을 일 과제로 한다. 또한, 어두운 곳에서도 장시간 사용이 가능한, 소비 전력이 억제된 자발광형의 표시 장치를 제공하는 것을 일 과제로 한다. 고순도화된 산화물 반도체를 이용한 박막 트랜지스터로 회로를 구성하여 화소가 일정한 상태(영상 신호가 기입된 상태)를 유지하는 것을 가능하게 한다. 그 결과, 정지화를 표시하는 경우에도 안정된 동작이 용이하다. 또한, 구동회로의 동작 간격을 길게 할 수 있으므로 표시 장치의 소비 전력을 감소시킬 수 있다. 또한, 자발광형의 표시 장치의 화소부에 축광 재료를 적용하여 발광소자 광을 축적하면 어두운 곳에서도 장시간 이용이 가능해진다.

Description

표시 장치 및 표시 장치를 갖는 전자 기기{DISPLAY DEVICE AND ELECTRONIC DEVICE INCLUDING DISPLAY DEVICE}
본 발명의 일 형태는 표시 장치 및 표시 장치를 갖는 전자 기기에 관한 것이다. 특히, 산화물 반도체를 이용한 전계 효과형 트랜지스터와 발광소자에 의해 구성되는 표시 장치 및 표시 장치를 갖는 전자 기기에 관한 것이다.
절연 표면을 갖는 기판 상에 형성된 반도체 박막을 이용하여 박막 트랜지스터(TFT)를 구성하는 기술이 주목을 받고 있다. 박막 트랜지스터는 액정 TV로 대표될 수 있는 표시 장치에 사용되고 있다. 박막 트랜지스터에 적용 가능한 반도체 박막으로서 실리콘계 반도체 재료가 잘 알려져 있으나, 그 밖의 재료로서 산화물 반도체가 주목을 받고 있다.
산화물 반도체의 재료로서는 산화 아연 또는 산화 아연을 성분으로 하는 것이 알려져 있다. 그리고, 전자 캐리어 농도가 1018/cm3 미만인 비정질 산화물(산화물 반도체)로 형성된 박막 트랜지스터가 개시되어 있다(특허문헌 1 내지 3).
산화물 반도체를 사용한 전계 효과형 트랜지스터는 예를 들어 표시 장치에 적용할 수 있다. 표시 장치로는, 광을 발생시켜 화상을 표시하는 자발광형의 표시 장치와, 백라이트로부터의 광을 선택적으로 일부 투과시켜 화상을 표시하는 투과형의 표시 장치와, 외광을 반사시켜 화상을 표시하는 반사형의 표시 장치가 있다.
자발광형의 표시 장치 및 투과형의 표시 장치의 특징은 외광의 영향을 쉽게 받지 않아 선명한 색을 나타내어 영상의 표현 능력이 뛰어나다.
반사형의 표시 장치의 특징은 광원을 내장할 필요가 없으므로 소비 전력의 절감이 용이한 점에 있다. 물론 표시 화상을 다시 기입할 수 있어 인쇄 매체를 대체하는 전자 페이퍼로서 자원 절약을 지향하는 사회에서 주목을 받고 있다.
그러나, 외광이 적은 환경에서 반사형의 표시 장치는 시인성이 저하되므로 그 사용에는 조명이 필요하다. 조명을 사용하면 반사형의 표시 장치의 특징, 즉 소비 전력이 적은 특징이 훼손된다. 따라서, 특허문헌 4 및 특허문헌 5에는 소비 전력을 억제하면서 어두운 곳에서의 시인성을 높이기 위해 축광성 형광 재료나 축광 재료 등 외광을 축적하는 물질을 반사형의 표시 장치에 적용하는 발명이 개시되어 있다.
일본 특허공개 제2006-165527호 공보 일본 특허공개 제2006-165528호 공보 일본 특허공개 제2006-165529호 공보 일본 특허공개 제2006-3924호 공보 일본 특허공개 제2008-116855호 공보
산화물 반도체는 박막 형성 공정에 있어서 화학양론적 조성에 의해 불균일이 발생한다. 예를 들어, 산소의 과부족에 의해 산화물 반도체의 전기 전도도가 변화된다. 또한, 산화물 반도체의 박막 형성 동안에 혼입되는 수소가 산소(O)-수소(H) 결합을 형성하여 전자 공여체가 되어 전기 전도도를 변화시키는 요인이 된다. 나아가 O-H는 극성 분자이므로 산화물 반도체에 의해 제조되는 박막 트랜지스터와 같은 능동 디바이스에 대해 특성의 변동 요인이 된다.
전자 캐리어 농도가 1018/cm3 미만이어도 산화물 반도체에서는 실질적으로는 n형이며, 상기 특허문헌에 개시되는 박막 트랜지스터의 온/오프비는 103 밖에 되지 않는다. 이러한 박막 트랜지스터의 온/오프비가 낮은 이유는 오프 전류가 높음에 따른 것이다.
오프 전류가 높은 박막 트랜지스터를 표시 장치의 화소부에 사용했을 경우, 화소에 인가한 신호 전압을 유지하기 위해 용량을 추가로 마련할 필요가 발생한다. 화소에 용량을 마련하면 화소의 개구율이 저하되고 표시 장치의 소비 전력이 증가하는 과제가 있다.
또한, 자발광형이나 투과형의 표시 장치의 소비 전력을 감소시키기 위해 상기 표시 장치가 갖는 발광소자로 공급하는 에너지를 감소시키면 표시가 어두워지거나 또는 사라지는 등 표시 품위에 미치는 영향이 현저하다.
또한, 상기 특허문헌에 개시되는 축광 재료를 적용한 반사형의 표시 장치는 외광이 적은 환경에서도 낮은 소비 전력으로 표시가 가능하나, 미리 외광을 축광 재료에 조사하여 축광 재료에 광을 축적해 둘 필요가 있고 어두운 곳에서의 장시간 사용에는 적합하지 않다.
본 발명은, 이러한 기술적 배경 하에서 이루어진 것이다. 따라서 그 목적은, 소비 전력이 억제된 표시 장치를 제공하는 것을 일 과제로 한다. 또한, 소비 전력이 억제된 자발광형의 표시 장치를 제공하는 것을 일 과제로 한다. 또한, 어두운 곳에서도 장시간의 이용이 가능한, 소비 전력이 억제된 자발광형의 표시 장치를 제공하는 것을 일 과제로 한다.
본 발명의 일 형태는, 안정된 전기적 특성(예를 들어, 오프 전류가 극히 감소됨)을 갖는 박막 트랜지스터를 적용한 자발광형의 표시 장치이다. 구체적으로는, 산화물 반도체 내에서 전자 공여체(도너)가 되는 불순물을 제거함으로써 진성 또는 실질적으로 진성인 반도체로, 실리콘 반도체보다 에너지갭이 큰 산화물 반도체로 채널 영역이 형성되는 박막 트랜지스터에 의해 발광소자의 구동회로를 구성하는 것이다.
즉, 본 발명의 일 형태는, 산화물 반도체에 포함되는 수소가 5×1019/cm3 이하 바람직하게는 5×1018/cm3 이하, 보다 바람직하게는 5×1017/cm3 이하로 하여 산화물 반도체에 포함되는 수소 또는 OH결합을 제거하고 캐리어 농도를 1×1014/cm3 미만, 바람직하게는 1×1012/cm3 이하로 한 산화물 반도체막으로 채널 영역이 형성되는 박막 트랜지스터에 의해 발광소자의 구동회로를 구성하는 것이다.
에너지갭은 2eV 이상, 바람직하게는 2.5eV 이상, 보다 바람직하게는 3eV 이상으로 하여 도너를 형성하는 수소 등의 불순물을 최대한 감소시키고 캐리어 농도를 1×1014/cm3 미만, 바람직하게는 1×1012/cm3 이하가 되도록 한다.
이와 같이 고순도화된 산화물 반도체는 박막 트랜지스터의 채널 형성 영역에 이용함으로써 채널폭이 10mm인 경우일지라도 드레인 전압이 1V 및 10V인 경우에 게이트 전압이 -5V에서 -20V인 범위에 있어서 드레인 전류는 1×10-13A 이하가 되도록 작용한다.
또한, 본 발명의 일 태양은 자발광형의 표시 장치가 갖는 구동회로가 소비하는 전력에 착안했다. 즉, 상기 구동회로가 동작하는 빈도를 줄여 그 표시 장치가 소비하는 전력을 억제할 수 있다. 또한, 자발광형 표시 장치의 화소부에 축광층을 마련하여 축광층에 발광소자가 발생하는 광을 축적하고, 축광층이 발생하는 광이 화상을 표시하고 있는 동안에 발광소자로 공급하는 에너지를 억제하여 표시 장치의 소비 전력을 억제할 수 있다.
즉, 본 발명의 일 태양은, 화소에 펄스상의 직류 전력을 공급하는 전원선과, 전원선으로부터 전력이 공급되는 발광소자와, 전원선과 발광소자를 접속하는 회로의 개폐를 제어하는 제1 박막 트랜지스터를 갖는다. 또한, 영상 신호를 공급하는 신호선과, 신호선과 제1 박막 트랜지스터를 접속하는 회로의 개폐를 제어하는 제2 박막 트랜지스터를 갖는다. 상기 제2 박막 트랜지스터의 채널 형성 영역은 밴드 갭이 2eV 이상이며, 수소 농도가 5×1019/cm3 이하인 산화물 반도체로 형성되어 있다. 채널폭 1㎛ 당 오프 전류가 1×10-16A/m 이하로 억제된 제2 박막 트랜지스터가 제1 박막 트랜지스터의 온 상태를 유지하고, 상기 전원선과 상기 발광소자를 접속하여 정지 화상을 표시하는 표시 장치이다.
또한, 본 발명의 일 태양은, 산화물 반도체층의 캐리어 농도가 1×1014/cm3 미만인 상기한 표시 장치이다.
또한, 본 발명의 일 태양은, 정지 화상의 표시 기간 동안에 주사선 신호의 출력이 정지되는 기간을 갖는 상기한 표시 장치이다.
또한, 본 발명의 일 태양은, 발광소자가 한 쌍의 전극과, 한 쌍의 전극간에 발광성의 유기물질을 포함하는 층을 갖는 상기한 표시 장치이다.
또한, 본 발명의 일 태양은, 화소에 축광층을 갖는 상기한 표시 장치이다.
또한, 본 발명의 일 태양은, 상기 표시 장치를 구비하는 전자 기기이다.
아울러 본 명세서에서, 축광 재료는 외광 등의 외부로부터의 에너지를 흡수하여 비교적 안정적이며 수명이 긴 여기자를 생성하는 재료로서, 이 여기자가 비교적 긴 기간에 걸쳐 발광한 후 활성을 잃는 재료 전반을 가리킨다. 수명이 긴 여기자가 축적된 축광 재료는 외부로부터의 에너지가 끊긴 후에도 발광을 계속한다.
아울러 본 명세서에서, 화소는 표시 장치의 각 화소에 마련된 각 소자, 예를 들어 박막 트랜지스터, 화소 전극으로서 기능하는 전극, 및 배선 등의 전기적인 신호에 의해 표시를 제어하기 위한 소자로 구성되는 소자군을 의미한다. 또한 화소는 컬러필터 등을 포함하는 것일 수도 있고, 1화소에 의해 밝기를 제어할 수 있는 하나의 색 요소에 해당할 수도 있다. 따라서, 일례로서 RGB의 색 요소로 이루어지는 컬러 표시 장치의 경우에는, 화상의 최소 단위는 R의 화소와 G의 화소와 B의 화소의 3화소로 구성되며, 복수의 화소에 의해 화상을 얻을 수 있다.
아울러 본 명세서에서 A와 B가 접속되어 있다고 기재하는 경우는, A와 B가 전기적으로 접속되어 있는 경우와 A와 B가 직접 접속되어 있는 경우를 포함하는 것으로 한다. 여기서, A, B는 대상물(예를 들어, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
아울러 본 명세서에서 EL층은 발광소자의 한 쌍의 전극 사이에 마련된 층을 가리키는 것으로 한다. 따라서, 전극 사이에 마련된 발광 물질인 유기 화합물을 포함하는 발광층은 EL층의 일 태양이다.
또한, 본 명세서에서, 물질 A를 다른 물질 B로 이루어지는 매트릭스 내에 분산시키는 경우, 매트릭스를 구성하는 물질 B를 호스트 재료라 부르고 매트릭스 내에 분산되는 물질 A를 게스트 재료라 부르기로 한다. 아울러 물질 A 및 물질 B는 각각 단일의 물질일 수도 있고, 2 종류 이상의 물질의 혼합물일 수도 있다.
아울러 본 명세서에서 발광 장치는 화상 표시 디바이스, 발광 디바이스 또는 광원(조명 장치 포함)을 의미한다. 또한, 발광 장치에 코넥터, 예를 들어 FPC(Flexible printed circuit) 또는 TAB(Tape Automated Bonding) 테이프 또는 TCP(Tape CarrierPackage)가 부착된 모듈, TAB 테이프나 TCP의 끝에 프린트 배선판이 마련된 모듈, 또는 발광소자가 형성된 기판에 COG(Chip On Glass) 방식에 의해 IC(집적회로)가 직접 실장된 모듈도 모두 발광 장치에 포함되는 것으로 한다.
본 발명의 일 형태에 따르면, 고순도화된 산화물 반도체를 이용한 박막 트랜지스터로 회로를 구성함으로써, 표시 장치가 갖는 회로의 동작을 안정화시킬 수 있다. 또한, 오프 전류가 1×10-13A 이하로 감소되었으므로, 표시 장치의 화소로 인가한 신호 전압을 유지하는 용량을 추가로 마련할 필요가 없게 된다. 즉, 각 화소에 유지 용량을 마련하지 않아도 되므로 개구율을 향상시킬 수 있다. 개구율이 높아짐으로써 발광소자의 구동 전압이 억제되어 표시 장치의 소비 전력이 감소된다.
또한, 본 발명의 일 형태에 따른 박막 트랜지스터를 이용한 화소는 일정한 상태(영상 신호가 기입된 상태)를 유지하는 것이 가능해지므로 정지화를 표시하는 경우에도 안정된 동작을 할 수 있다. 또한, 구동회로의 동작 간격을 길게 할 수 있으므로 표시 장치의 소비 전력을 감소시킬 수 있다.
또한, 본 발명의 일 형태에 의하면, 외광이 약한 환경하에서도 사용 가능한 표시 장치를 제공할 수 있다. 또한, 소비 전력을 억제하여 화상을 표시할 수 있는 표시 장치를 제공할 수 있다.
도 1(A)는 실시형태에 따른 화소의 상면도이고 도 1(B)는 단면도이고,
도 2는 실시형태에 따른 표시 장치의 구성을 설명하는 도면이고,
도 3은 실시형태에 따른 화소에의 기입 기간과 유지 기간을 설명하는 도면이고,
도 4(A)는 실시형태에 따른 화소의 상면도이고 도 4(B)는 단면도이고,
도 5(A)는 실시형태에 따른 박막 트랜지스터의 상면도이고 도 5(B)는 단면도이고,
도 6(A) 내지 도 6(E)는 실시형태에 따른 박막 트랜지스터의 제조 공정을 설명하는 도면이고,
도 7(A)는 실시형태에 따른 박막 트랜지스터의 상면도이고 도 7B는 단면도이고,
도 8(A) 내지 도 8(E)는 실시형태에 따른 박막 트랜지스터의 제조 공정을 설명하는 도면이고,
도 9(A) 및 도 9(B)는 실시형태에 따른 박막 트랜지스터의 단면도이고,
도 10(A) 내지 도 10(E)는 실시형태에 따른 박막 트랜지스터의 제조 공정을 설명하는 도면이고,
도 11(A) 내지 도 11(E)는 실시형태에 따른 박막 트랜지스터의 제조 공정을 설명하는 도면이고,
도 12(A) 내지 도 12(D)는 실시형태에 따른 박막 트랜지스터의 제조 공정을 설명하는 도면이고,
도 13(A) 내지 도 13(D)는 실시형태에 따른 박막 트랜지스터의 제조 공정을 설명하는 도면이고,
도 14는 실시형태에 따른 박막 트랜지스터의 단면도이고,
도 15는 실시형태에 따른 화소의 등가 회로를 설명하는 도면이고,
도 16(A) 내지 도 16(C)는 실시형태에 따른 화소의 단면도이고,
도 17(A)는 실시형태에 따른 발광 장치의 상부면도이고 도 17(B)는 단면도이고,
도 18은 실시형태에 따른 화소의 단면도이고,
도 19(A) 내지 도 19(C)는 실시형태에 따른 전자 기기를 설명하는 도면이고,
도 20(A) 내지 도 20(C)는 실시형태에 따른 전자 기기를 설명하는 도면이고,
도 21은 산화물 반도체를 이용한 역스태거형의 박막 트랜지스터의 종단면도이고,
도 22(A) 및 도 22(B)는 도 21에 나타낸 A-A＇단면에 있어서의 에너지밴드도(모식도)이고,
도 23(A)는 (A)게이트(G1)에 양의 전위(＋VG)가 인가된 상태를 나타내고, 도 23B는 게이트(G1)에 음의 전위(-VG)가 인가된 상태를 나타낸 도면이고,
도 24는 진공 준위와 금속의 일함수(φM), 산화물 반도체의 전자 친화력(χ)의 관계를 나타낸 도면이고,
도 25는 실시형태에 따른 표시 장치의 구성을 설명하는 블록도이고,
도 26(A) 내지 도 26(C)는 실시형태에 따른 구동회로 및 시프트 레지스터의 구성을 설명하는 도면이고,
도 27은 시프트 레지스터의 동작을 설명하는 타이밍차트이고,
도 28은 시프트 레지스터의 동작을 설명하는 타이밍차트이다.
실시형태에 대해 도면을 이용하여 상세히 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고 본 발명의 취지 및 그 범위를 벗어나지 않고 그 형태 및 상세를 다양하게 변경할 수 있음을 당업자라면 용이하게 이해할 수 있을 것이다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 아울러 이하에 설명하는 발명의 구성에 있어서 동일 부분 또는 동일한 기능을 갖는 부분에는 동일한 부호를 다른 도면들에서 공통적으로 사용하고 그 반복 설명은 생략한다.
(실시형태 1)
본 실시형태에서는, 고순도화된 산화물 반도체를 이용한 박막 트랜지스터와 화소 전극으로 구성하는 화소의 예를, 도 1(A) 내지 도 1(C), 도 2, 도 3 및 도 4(A) 및 도 4(B)를 이용하여 이하에 설명한다.
우선, 화소의 상면도를 도 1(A)에 나타내었다. 또한 도 1(A)에 도시된 TFT의 구조는, 일례로서 보텀 게이트형 구조에 대해 도시하였으며 게이트가 되는 배선에서 보아 채널 영역이 되는 산화물 반도체층 반대측에, TFT의 소스 전극 및 드레인 전극이 되는 배선층을 갖는, 이른바 역스태거형의 구성에 대해 도시하고 있다. 도 1(A)에 나타낸 화소(100)는 주사선으로서 기능하는 제1 배선(101), 신호선으로서 기능하는 제2 배선(102A), 산화물 반도체층(103), 용량선(104), 화소 전극(105)을 갖는다. 또한, 산화물 반도체층(103)과 화소 전극(105)을 전기적으로 접속하기 위한 제3 배선(102B)을 가지며, 이로써 박막 트랜지스터(106)가 구성된다.
제1 배선(101)은 박막 트랜지스터(106)의 게이트로서 기능하는 배선이기도 하다. 제2 배선(102A)은 소스 전극 또는 드레인 전극 중 하나 및 유지 용량의 하나의 전극으로서 기능하는 배선이기도 하다. 제3 배선(102B)은 소스 전극 또는 드레인 전극 중 다른 하나로서 기능하는 배선이기도 하다. 용량선(104)은 유지 용량의 다른 하나의 전극으로서 기능하는 배선이다. 또한 제1 배선(101)과 용량선(104)이 같은 층에 마련되고 제2 배선(102A)과 제3 배선(102B)이 같은 층에 마련된다. 또 제3 배선(102B)과 용량선(104)은 일부 중첩하여 마련되어 발광소자의 유지 용량을 형성하고 있다. 아울러 박막 트랜지스터(106)가 갖는 산화물 반도체층(103)은, 제1 배선(101)에서 분기된 배선 상에 게이트 절연막(도시하지 않음)을 사이에 두고 마련되어 있다.
또한 도 1(B)에는 도 1(A)의 일점쇄선 A1-A2 간의 단면 구조에 대해 나타내고 있다. 도 1(B)에 도시된 단면 구조에서, 기판(111) 상에는, 하지막(112)을 사이에 두고, 게이트인 제1 배선(101), 용량선(104)이 마련되어 있다. 제1 배선(101) 및 용량선(104)을 덮도록 게이트 절연막(113)이 마련되어 있다. 게이트 절연막(113) 상에는 산화물 반도체층(103)이 마련되어 있다. 산화물 반도체층(103) 상에는 제2 배선(102A), 제3 배선(102B)이 마련되어 있다. 또한, 산화물 반도체층(103), 제2 배선(102A), 및 제3 배선(102B) 상에는, 패시베이션막으로서 기능하는 산화물 절연층(114)이 마련되어 있다. 산화물 절연층(114)에는 개구부가 형성되어 있고 개구부에서 화소 전극(105)과 제3 배선(102B)과의 접속이 이루어진다. 또한, 제3 배선(102B) 및 용량선(104)은 게이트 절연막(113)을 유전체로 하여 용량 소자를 형성하고 있다.
또한 도 1(C)에는, 도 1(A)의 일점쇄선 B1-B2의 단면도에 대해 도시되어 있으며, 용량선(104)과 제2 배선(102A)과의 사이에 절연층(121)을 갖는 구성에 대해 나타내고 있다.
제1 배선(101) 및 용량선(104) 상에 제2 배선(102A)을 마련하는 경우, 게이트 절연막(113)의 두께에 따라서는, 제1 배선(101)과 제2 배선(102A), 및 용량선(104)과 제2 배선(102A) 사이에 기생 용량이 발생하게 된다. 따라서 도 1(C)에 도시된 바와 같이 절연층(121)을 마련함으로써 기생 용량을 줄여 오동작 등의 불량을 감소시킬 수 있다.
아울러 도 1(A) 내지 (C)에 도시된 화소는, 도 2에 도시된 바와 같이 기판(200) 상에 복수의 화소(201)가 매트릭스형으로 배치되는 것이다. 도 2에서는, 기판(200) 상에는 화소부(202), 주사선 구동회로(203), 및 신호선 구동회로(204)를 갖는 구성에 대해 나타내고 있다. 화소(201)는 주사선 구동회로(203)에 접속된 제1 배선(101)에 의해 공급되는 주사 신호에 의해, 각 행마다 선택 상태 또는 비선택 상태가 결정된다. 또한 주사 신호에 의해 선택된 화소(201)는 신호선 구동회로(204)에 접속된 제2 배선(102A)에 의해 제2 배선(102A)으로부터 비디오 전압(영상 신호, 화상 신호, 비디오 신호, 비디오 데이터라고도 함)이 공급된다.
도 2에서는, 주사선 구동회로(203), 신호선 구동회로(204)가 기판(200) 상에 마련되는 구성에 대해 도시하였으나, 주사선 구동회로(203) 또는 신호선 구동회로(204) 중 어느 하나가 기판(200) 상에 마련되도록 구성으로 할 수도 있다. 또한 화소부(202)만을 기판(200) 상에 마련하도록 구성할 수도 있다.
도 2에서 화소부(202)에는 복수의 화소(201)가 매트릭스형으로 배치(스트라이프 배치)되는 예에 대해 나타내고 있다. 아울러 화소(201)는 반드시 매트릭스형으로 배치될 필요는 없고, 예를 들어, 화소(201)를 델타 배치, 또는 베이어 배치할 수도 있다. 또한 화소부(202)의 표시 방식은 프로그래시브 방식, 인터레이스 방식 중 어느 하나를 이용할 수 있다. 아울러 컬러 표시할 때에 화소에서 제어하는 색 요소로서는 RGB(R는 빨강, G는 초록, B는 파랑)의 3색으로 한정되지 않고 그 이상일 수도 있고, 예를 들어 RGBW(W는 흰색), 또는 RGB에, 옐로우, 시안, 마젠타 등을 하나 이상 추가한 것 등이 있다. 아울러 색 요소의 도트마다 그 표시 영역의 크기가 다를 수도 있다.
도 2에서, 제1 배선(101) 및 제2 배선(102A)은 화소의 행방향 및 열방향의 수에 대응시켜 도시하고 있다. 또한 화소들 사이에 제1 배선(101) 및 제2 배선(102A)을 공유하여 화소(201)를 구동하도록 구성할 수도 있다.
아울러 도 1(A)에서는 TFT의 제2 배선(102A)의 형상을 직사각형으로 도시하고 있으나, 제3 배선(102B)을 둘러싸는 형상(구체적으로는, U자형 또는 C자형)으로 하여 캐리어가 이동하는 영역의 면적을 증가시켜 박막 트랜지스터의 도통시에 흐르는 전류(온 전류라고도 함)의 양을 늘리도록 구성할 수도 있다.
또한 본 명세서에서 설명하는 온 전류는 박막 트랜지스터가 온 상태(도통 상태라고도 함)시에 소스와 드레인 사이에 흐르는 전류를 말한다. n채널형의 박막 트랜지스터에서는 게이트와 소스 사이에 인가되는 전압이 문턱 전압(Vth)보다 큰 경우에 소스와 드레인 사이를 흐르는 전류를 가리킨다.
또한 개구율은 단위면적에 대해, 광이 통과하는 영역의 면적의 비율을 나타낸 것으로, 광을 투과시키지 않는 부재가 차지하는 영역이 넓어지면 개구율이 저하되고, 광을 투과시키는 부재가 차지하는 영역이 넓어지면 개구율이 향상된다. 표시 장치에서는, 화소 전극에 중첩되는 배선, 용량선이 차지하는 면적, 및 박막 트랜지스터의 사이즈를 작게 함으로써 개구율이 향상된다.
특히 자발광형의 표시 장치에 있어서는, 관찰자가 표시 장치의 표시와 마주하는 위치에서 관찰할 수 있는 발광소자의 발광 면적이 화소 면적에서 차지하는 비율을 개구율이라고 한다.
아울러 박막 트랜지스터는, 게이트와, 드레인과, 소스를 포함하는 적어도 3개의 단자를 갖는 소자이며, 드레인영역과 소스영역 사이에 채널 영역을 가지고 있으며, 드레인영역과 채널 영역과 소스영역을 통해 전류를 흐르게 할 수 있다. 여기서, 소스와 드레인은 서로, 트랜지스터의 구조나 동작 조건 등에 의해 바뀌므로 어느것이 소스 또는 드레인인지를 한정하기 어렵다. 따라서 소스 및 드레인으로서 기능하는 영역을 소스 또는 드레인이라고 부르지 않는 경우가 있다. 그 경우, 일례로서는 각각을 제1 단자, 제2 단자로 표기하는 경우가 있다. 또는, 각각을 제1 전극, 제2 전극으로 표기하는 경우가 있다. 또는, 제1 영역, 제2 영역이라고 표기하는 경우가 있다.
이어서 산화물 반도체층(103)에 대해 설명한다.
본 실시형태에서 사용하는 산화물 반도체는 수소 또는 OH결합이 제거되어 이 산화물 반도체에 포함되는 수소는 5×1019/cm3 이하, 바람직하게는 5×1018/cm3 이하, 보다 바람직하게는 5×1017/cm3 이하이다. 그리고, 캐리어 농도를 1×1014/cm3 미만, 바람직하게는 1×1012/cm3 이하로 한 산화물 반도체막을 채널 형성 영역에 적용하여 박막 트랜지스터를 구성한다. 아울러 산화물 반도체층 내의 수소 농도 측정은 2차 이온 질량 분석법(SIMS：Secondary Ion Mass Spectroscopy)으로 수행할 수 있다.
산화물 반도체의 에너지갭은 2eV 이상, 바람직하게는 2.5eV 이상, 보다 바람직하게는 3eV 이상으로 하여 도너를 형성하는 수소 등의 불순물을 최대한 감소시켜 캐리어 농도를 1×1014/cm3 미만, 바람직하게는 1×1012/cm3 이하가 되도록 한다. 즉, 산화물 반도체층의 캐리어 농도는 가능한 한 제로로 한다.
이와 같이 산화물 반도체층에 포함되는 수소를 철저하게 제거함으로써 고순도화된 산화물 반도체층을 박막 트랜지스터의 채널 형성 영역에 이용하여 오프 전류값이 지극히 작은 박막 트랜지스터를 제공할 수 있다.
예를 들어, 고순도화된 산화물 반도체층을 이용한 박막 트랜지스터의 채널 길이가 3㎛, 채널폭이 10mm인 경우일지라도 드레인 전압이 1V 및 10V인 경우에 게이트 전압이 -5V에서 -20V인 범위(오프 상태)에 있어서 드레인 전류는 1×10-13A 이하가 되도록 작용한다.
고순도화된 산화물 반도체층을 이용한 박막 트랜지스터의 특성에 대해 도 21 내지 도 24를 이용하여 설명한다. 도 21은, 산화물 반도체를 이용한 역스태거형의 박막 트랜지스터의 종단면도를 나타낸다. 게이트 전극(GE1) 상에 게이트 절연막(GI)을 사이에 두고 산화물 반도체층(OS)이 마련되고 그 위에 소스 전극(S) 및 드레인 전극(D)이 마련되어 있다.
도 22는, 도 21에 나타낸 A-A＇단면에 있어서의 에너지밴드도(모식도)를 나타낸다. 도 22(A)는 소스와 드레인 사이의 전압을 등전위(VD=0V)로 했을 경우를 나타내고, 도 22(B)는 소스에 대해 드레인에 양의 전위(VD＞0V)를 가했을 경우를 나타낸다.
도 23은 도 21의 B-B＇ 단면에 있어서의 에너지밴드도(모식도)이다. 도 23(A)은 게이트(G1)에 양의 전위(＋VG)가 인가된 상태이며, 소스와 드레인 사이에 캐리어(전자)가 흐르는 온 상태를 나타내고 있다. 또한, 도 23(B)은 게이트(G1)에 음의 전위(-VG)가 인가된 상태이며, 오프 상태(소수 캐리어는 흐르지 않음)인 경우를 나타낸다.
도 24는 진공 준위와 금속의 일함수(φM), 산화물 반도체의 전자 친화력(χ)의 관계를 나타낸다.
종래의 산화물 반도체는 일반적으로 n형이며, 그 경우의 페르미 준위(Ef)는 밴드 갭 중앙에 위치하는 진성 페르미 준위(Ei)에서 떨어져 전도대 가까이에 위치하고 있다. 아울러 산화물 반도체에 있어서 수소의 일부는 도너가 되어 n형화되는 하나의 요인이 될 수 있음이 알려져 있다.
이에 반해 본 발명에 따른 산화물 반도체는, n형 불순물인 수소를 산화물 반도체로부터 제거하여 산화물 반도체의 주성분 이외의 불순물이 최대한 포함되지 않도록 고순도화함으로써 진성(i형)으로 하거나 또는 진성형으로 하고자 한 것이다. 즉, 수소나 물 등의 불순물을 최대한 제거함으로써 고순도화된 i형(진성 반도체) 또는 이에 근접하도록 하는 것을 특징으로 하고 있다. 이에 따라 페르미 준위(Ef)는 진성 페르미 준위(Ei)와 동일한 레벨로 할 수도 있다.
산화물 반도체의 밴드갭(Eg)이 3.15eV인 경우 전자 친화력(χ)은 4.3eV로 알려져 있다. 소스 전극 및 드레인 전극을 구성하는 티타늄(Ti)의 일함수는 산화물 반도체의 전자 친화력(χ)과 거의 같다. 이 경우, 금속-산화물 반도체 계면에 있어서 전자에 대해 쇼트키형의 장벽은 형성되지 않는다.
즉, 금속의 일함수(φM)와 산화물 반도체의 전자 친화력(χ)이 거의 같은 경우, 이 둘이 접촉하면 도 22(A)와 같은 에너지밴드도(모식도)가 나타난다.
도 22(B)에서 검은 동그라미(●)는 전자를 나타내고, 드레인으로 양의 전위가 인가되면, 전자는 배리어(h)를 넘어 산화물 반도체로 주입되어 드레인을 향해 흐른다. 이 경우, 배리어(h)의 높이는 게이트 전압과 드레인 전압에 따라 변화되는데, 양의 드레인 전압이 인가되었을 경우에는, 전압 인가가 없는 도 22(A)의 배리어의 높이 즉 밴드갭(Eg)의 1/2보다 배리어의 높이(h)는 작은 값이 된다.
이 때 전자는 도 23(A)에서 나타낸 바와 같이 게이트 절연막과 고순도화된 산화물 반도체와의 계면에서의, 산화물 반도체측의 에너지적으로 안정된 최저부를 따라 이동한다.
또한, 도 23(B)에서 게이트 전극(G1)에 음의 전위가 인가되면 소수 캐리어인 홀은 실질적으로 제로가 되므로 전류는 최대한 제로에 가까운 값이 된다.
예를 들어, 박막 트랜지스터의 채널폭(W)이 1×104㎛이고 채널 길이가 3㎛인 소자에서도 오프 전류가 10-13A 이하이며 서브 스레쉬홀드 스윙값(S값)이 0.1V/dec.(게이트 절연 두께 100nm)를 얻을 수 있다.
이와 같이 산화물 반도체의 주성분 이외의 불순물이 최대한 포함되지 않도록 고순도화함으로써 박막 트랜지스터의 동작을 양호하게 할 수 있다.
이와 같이, 오프 상태에서의 전류값(오프 전류값)이 극히 작은 박막 트랜지스터를 이용하여 기억회로(기억소자) 등을 제조했을 경우 오프 전류값이 작고 거의 리크가 없으므로 영상 신호 등의 전기신호를 유지하는 시간을 길게 할 수 있다.
구체적으로는 상술한 산화물 반도체층을 구비하는 박막 트랜지스터는 채널폭 1㎛ 당 오프 전류를 1×10-16A/m 이하로 하는 것, 나아가 1aA/m(1×10-18A/m) 이하로 하는 것이 가능하다.
오프 상태에서의 전류값(오프 전류값)이 극히 작은 트랜지스터를 화소부의 스위칭용 트랜지스터(예를 들어 도 15의 스위칭용 트랜지스터(6401))로서 이용함으로써 영상 신호 등의 전기신호의 유지 시간을 길게 할 수 있다. 유지 시간을 길게 할 수 있으므로 예를 들어 기입의 간격은 10초 이상, 바람직하게는 30초 이상, 더욱 바람직하게는 1분 이상 10분 미만으로 할 수 있다. 기입하는 간격을 길게 하면 소비 전력을 억제하는 효과를 높일 수 있다.
아울러 트랜지스터의 오프 전류가 흐르기 어려운 정도를 오프 저항율로서 나타낼 수 있다. 오프 저항율은 트랜지스터의 오프시의 채널 형성 영역의 저항율이며 오프 저항율은 오프 전류로부터 산출할 수 있다.
구체적으로는, 오프 전류와 드레인 전압의 값을 알 수 있으면 오옴의 법칙으로부터 트랜지스터가 오프일 때의 저항값(오프 저항(R))을 산출할 수 있다. 그리고, 채널 형성 영역의 단면적(A)과 채널 형성 영역의 길이(소스 드레인 전극간의 거리에 상당)(L)를 알 수 있으면 ρ=RA/L의 식(R은 오프 저항)으로부터 오프 저항율(ρ)을 산출할 수 있다.
*여기서, 단면적(A)은 채널 형성 영역의 두께를 d로 하고 채널폭을 W로 할 때, A=dW로부터 산출할 수 있다. 또한, 채널 형성 영역의 길이(L)는 채널 길이(L)이다. 이상과 같이 오프 전류로부터 오프 저항율을 산출할 수 있다.
본 실시형태의 산화물 반도체층을 구비하는 트랜지스터의 오프 저항율은 1×109Ω·m이상이 바람직하고, 나아가 1×1010Ω·m 이상이 보다 바람직하다.
또한 도 15에 나타낸 화소 구성은 본 실시형태의 일 태양이며, 예를 들어 유지 용량을 구동용 트랜지스터(6402)의 게이트와 전원선(6407) 사이에 마련할 수도 있다. 이 유지 용량은, 한 쌍의 전극 사이에 절연층을 유전체로서 개재시켜 구성할 수 있다. 유지 용량의 크기는 스위칭용 트랜지스터(6401)의 오프 전류 등을 고려하여 소정 기간 동안 전하를 유지할 수 있도록 설정한다.
예를 들어 저온 폴리실리콘을 구비하는 박막 트랜지스터에서는, 오프 전류가 1×10-12A 상당하는 것으로 추측하여 설계 등을 수행하도록 되어 있다. 이 때문에 산화물 반도체를 갖는 박막 트랜지스터에서는 저온 폴리실리콘을 구비하는 박막 트랜지스터에 비해 유지 용량이 동등(0.1Pf 정도)할 때, 전압의 유지 기간을 105배 정도로 연장시킬 수 있다. 또한, 아몰퍼스(amorphous) 실리콘을 구비하는 트랜지스터의 경우, 채널폭 1㎛ 당 오프 전류는 1×10-13A/m 이상이다. 따라서, 유지 용량이 동등(0.1pF 정도)할 때 고순도의 산화물 반도체를 이용한 트랜지스터가 아몰퍼스(amorphous) 실리콘을 이용한 트랜지스터와 비교하여 전압의 유지 기간을 104배 이상으로 연장시킬 수 있다.
일례로서 통상 저온 폴리실리콘을 이용한 트랜지스터를 갖는 화소에서는 표시를 60프레임/초(1프레임 당 16msec)로 수행하고 있다. 이는 정지화의 경우에도 동일하며 레이트를 저하시키면(기입의 간격을 늘리면) 화소의 전압이 저하되어 표시에 지장을 초래하기 때문이다. 한편, 상술한 산화물 반도체층을 구비하는 트랜지스터를 이용했을 경우 오프 전류가 작으므로 한번의 신호 기입에 의한 유지 기간을 105배인 1600초 정도로 할 수 있다.
이상과 같이 본 실시형태의 표시 장치는 적은 화상 신호의 기입 회수로 정지화의 표시를 수행할 수 있다. 유지 기간을 길게 취할 수 있으므로 특히 정지화의 표시를 수행할 때에 신호의 기입을 수행하는 빈도를 줄일 수 있다. 따라서 저소비전력화를 도모할 수 있다. 예를 들어, 하나의 정지 화상의 표시 기간에 화소에 기입하는 회수는 1회 또는 n회로 할 수 있다. 아울러 n은 2 이상 103회 이하로 한다. 이에 의해 표시 장치의 저소비전력화를 도모할 수 있다.
나아가 본 실시형태에서는, 정지화 표시를 실시할 때에 신호선이나 주사선으로 공급되는 신호의 출력을 정지하도록 구동회로부를 동작시킴으로써 화소부 뿐만 아니라 구동회로부의 소비 전력도 억제할 수 있다.
도 3에서는 기입 기간과 유지 기간(1 프레임 기간이라고도 함)의 관계에 대해 나타내고 있다. 도 3에서, 기간(251, 252)이 유지 기간에 상당하고, 기간(261, 262)이 기입 기간에 상당한다. 전술한 고순도화된 산화물 반도체층을 구비하는 박막 트랜지스터는 유지 기간(기간(251), 기간(252))을 길게 취할 수 있으므로 특히 정지화의 표시를 수행할 때에 신호의 기입을 수행하는 빈도를 현저하게 줄일 수 있다. 따라서 표시의 변환이 적은 정지화 등의 표시에서는, 화소로의 신호의 기입 회수를 줄일 수 있으므로 저소비전력화를 도모할 수 있다.
또한 EL소자에 접속된 구동 트랜지스터의 게이트로 인가된 전압은 정지화를 표시하고 있는 동안에 감쇠되므로 구동 트랜지스터의 게이트로 인가된 전압이 유지되고 있는 비율을 고려하여 적절히 리프레쉬 동작할 수도 있다. 예를 들어, 구동 트랜지스터의 게이트에 신호를 기입한 직후의 전압의 값(초기값)에 대해 소정의 레벨까지 전압이 내려간 타이밍에 리프레쉬 동작을 수행할 수 있다. 소정의 레벨의 전압은, 초기값에 대해서 깜박임을 느끼지 않는 정도로 설정하는 것이 바람직하다. 구체적으로는, 표시 대상이 영상인 경우, 초기값에 대해 1.0% 낮은 상태, 바람직하게는 0.3% 낮은 상태가 될 때마다 리프레쉬 동작(재기입)을 수행하는 것이 바람직하다. 또한, 표시 대상이 문자인 경우, 초기값에 대해서 10% 낮은 상태, 바람직하게는 3% 낮은 상태가 될 때마다 리프레쉬 동작(재기입)을 수행하는 것이 바람직하다.
아울러 유지 용량을 형성하지 않는 경우의 화소의 상면도 및 그 단면도의 구성에 대해 도 4(A), (B)에 도시하였다. 도 4(A), (B)에 도시된 구성은, 도 1(A) 및 (B)에서의 용량선을 생략한 도면에 상당한다. 도 4(A)에 나타낸 상면도, 도 4(B)에 나타낸 단면도를 통해서도 알 수 있는 바와 같이, 산화물 반도체층을 갖는 박막 트랜지스터를 이용함으로써 화소 전극(105)이 차지하는 영역, 즉 개구율을 향상시킬 수 있다. 또한 도 4(B)에 나타낸 단면도를 통해서도 알 수 있는 바와 같이, 산화물 반도체층을 갖는 박막 트랜지스터를 이용함으로써 용량선을 삭감하고 그리고 화소 전극(105)이 차지하는 영역을 넓힐 수 있으므로 결국 개구율을 향상시킬 수 있다.
본 실시형태와 같이 고순도화된 산화물 반도체층을 이용한, 오프 전류값이 극히 작은 박막 트랜지스터를 화소부에 적용함으로써 화소부에 유지 용량을 마련하지 않고서도 화상(특히 동영상)의 표시가 가능한 표시 장치를 제공할 수 있다. 또한 유지 용량을 마련하는 경우에 있어서도 유지 용량에서 전압을 유지할 수 있는 기간을 길게 취할 수 있어 정지화 등을 표시할 때의 소비 전력이 감소된 표시 장치를 제공할 수 있다. 아울러 개구율의 향상을 도모함으로써 고해상도의 표시부를 갖는 표시 장치를 제공할 수 있다.
본 실시형태는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 2)
본 실시형태는, 본 명세서에서 개시하는 표시 장치에 적용할 수 있는 박막 트랜지스터의 예를 나타낸다. 본 실시형태에서 나타내는 박막 트랜지스터(410)는 실시형태 1의 박막 트랜지스터(106)로서 이용할 수 있다.
본 실시형태의 박막 트랜지스터 및 박막 트랜지스터의 제조 방법의 일 형태를 도 5 및 도 6을 이용하여 설명한다.
도 5(A), (B)에 박막 트랜지스터의 표면 및 단면 구조의 일례를 나타낸다. 도 5(A), (B)에 나타낸 박막 트랜지스터(410)는 탑 게이트 구조의 박막 트랜지스터 중 하나이다.
도 5(A)는 탑 게이트 구조의 박막 트랜지스터(410)의 상면도이며, 도 5(B)는 도 5(A)의 선 C1-C2의 단면도이다.
박막 트랜지스터(410)는 절연 표면을 갖는 기판(400) 상에, 절연층(407), 산화물 반도체층(412), 소스 전극층 또는 드레인 전극층(415a), 및 소스 전극층 또는 드레인 전극층(415b), 게이트 절연층(402), 게이트 전극층(411)을 포함하고, 소스 전극층 또는 드레인 전극층(415a), 소스 전극층 또는 드레인 전극층(415b)에 각각 배선층(414a), 배선층(414b)이 접촉하여 마련되어 전기적으로 접속되어 있다.
또한, 박막 트랜지스터(410)는 싱글 게이트 구조의 박막 트랜지스터를 이용하여 설명했으나, 필요에 따라서 채널 형성 영역을 복수 갖는 멀티 게이트 구조의 박막 트랜지스터도 형성할 수 있다.
이하, 도 6(A) 내지 (E)를 이용하여 기판(400) 상에 박막 트랜지스터(410)를 제조하는 공정을 설명한다.
절연 표면을 갖는 기판(400)으로 사용할 수 있는 기판에 큰 제한은 없으나, 적어도 이후의 가열 처리에 견딜 수 있을 정도의 내열성을 가질 필요가 있다. 바륨보로실리케이트 유리나 알루미노보로실리케이트 유리 등의 유리 기판을 사용할 수 있다.
또한, 유리 기판으로서는, 이후의 가열 처리의 온도가 높은 경우에는 변형점이 730℃ 이상인 것을 사용하는 것이 좋다. 또한, 유리 기판에는 예를 들어 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 바륨보로실리케이트 유리 등의 유리 재료가 사용되고 있다. 또한 산화 붕소에 비해 산화 바륨(BaO)을 많이 포함시킴으로써 보다 실용적인 내열유리를 얻을 수 있다. 따라서 B2O3보다 BaO를 많이 포함하는 유리 기판을 사용하는 것이 바람직하다.
또한 상기한 유리 기판 대신에 세라믹 기판, 석영 기판, 사파이어 기판 등의 절연체인 기판을 사용할 수도 있다. 그 밖에도 결정화 유리 등을 사용할 수 있다. 또한, 플라스틱 기판 등도 적절히 사용할 수 있다.
우선, 절연 표면을 갖는 기판(400) 상에 하지막이 되는 절연층(407)을 형성한다. 산화물 반도체층과 접하는 절연층(407)은, 산화 실리콘층, 산화 질화 실리콘층, 산화 알루미늄층, 또는 산화 질화 알루미늄층 등의 산화물 절연층을 사용하는 것이 바람직하다. 절연층(407)의 형성 방법으로서는 플라즈마 CVD법 또는 스퍼터링법 등을 이용할 수 있는데, 절연층(407) 내에 수소가 다량으로 포함되지 않도록 하기 위해서는 스퍼터링법으로 절연층(407)을 성막하는 것이 바람직하다.
본 실시형태에서는, 절연층(407)으로서 스퍼터링법에 의해 산화 실리콘층을 형성한다. 기판(400)을 처리실로 이송하고 수소 및 수분이 제거된 고순도 산소를 포함하는 스퍼터링 가스를 도입하고 실리콘 반도체의 타겟을 이용하여 기판(400)에 절연층(407)으로서 산화 실리콘층을 성막한다. 또한 기판(400)은 실온일 수도 있고 가열되어 있을 수도 있다.
예를 들어, 석영(바람직하게는 합성 석영)을 사용하고 기판 온도 108℃, 기판과 타겟 사이의 거리(T-S간 거리)를 60mm, 압력 0.4Pa, 고주파 전원 1.5kW, 산소 및 아르곤(산소 유량 25sccm：아르곤 유량 25sccm=1：1) 분위기하에서 RF 스퍼터링법에 의해 산화 실리콘막을 성막한다. 두께는 100nm로 한다. 또한 산화 실리콘막을 성막하기 위한 타겟으로서 석영(바람직하게는 합성 석영) 대신 실리콘 타겟을 사용할 수 있다. 또한 스퍼터링 가스로서 산소 또는, 산소 및 아르곤의 혼합 가스를 사용하여 수행한다.
이 경우에 처리실 내의 잔류 수분을 제거하면서 절연층(407)을 성막하는 것이 바람직하다. 절연층(407)에 수소, 수산기 또는 수분이 포함되지 않도록 하기 위함이다.
처리실 내의 잔류 수분을 제거하기 위해서는 흡착형의 진공 펌프를 사용하는 것이 바람직하다. 예를 들어, 크라이오 펌프, 이온 펌프, 티타늄 서브리메이션 펌프를 사용하는 것이 바람직하다. 또한, 배기 수단은 터보 펌프에 콜드트랩을 부가한 것일 수도 있다. 크라이오 펌프를 이용하여 배기시킨 처리실은, 예를 들어, 수소 원자나, 물(H2O) 등 수소 원자를 포함하는 화합물을 포함하는 화합물 등이 배기되므로 이 처리실에서 성막한 절연층(407)에 포함되는 불순물의 농도를 감소시킬 수 있다.
절연층(407)을 성막할 때에 이용하는 스퍼터링 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이, 농도 ppm 정도, 바람직하게는 농도 ppb 정도까지 제거된 고순도 가스를 사용하는 것이 바람직하다.
스퍼터링법에는 스퍼터링용 전원으로 고주파 전원을 이용하는 RF 스퍼터링법과 직류 전원을 이용하는 DC 스퍼터링법, 나아가 펄스적으로 바이어스를 주는 펄스 DC 스퍼터링법이 있다. RF 스퍼터링법은 주로 절연막을 성막하는 경우에 이용되고 DC 스퍼터링법은 주로 금속막을 성막하는 경우에 이용된다.
또한, 재료가 다른 타겟을 복수 설치할 수 있는 다원 스퍼터링 장치도 있다. 다원 스퍼터링 장치는 동일 챔버에서 다른 재료막을 적층 성막할 수도, 동일 챔버에서 복수 종류의 재료를 동시에 방전시켜 성막할 수도 있다.
또한, 챔버 내부에 자석 기구를 구비한 마그네트론 스퍼터링법을 이용하는 스퍼터링 장치나, 글로우 방전을 이용하지 않고 마이크로파를 이용하여 발생시킨 플라즈마를 이용하는 ECR 스퍼터링법을 이용하는 스퍼터링 장치가 있다.
또한, 스퍼터링법을 이용하는 성막 방법으로서 성막시에 타겟 물질과 스퍼터링 가스 성분을 화학반응시켜 그 화합물 박막을 형성하는 리엑티브 스퍼터링법이나, 성막시에 기판에도 전압을 인가하는 바이어스 스퍼터링법도 있다.
또한, 절연층(407)은 적층 구조일 수도 있고, 예를 들어, 기판(400) 상에 질화 실리콘층, 질화 산화 실리콘층, 질화 알루미늄층 또는 질화 산화 알루미늄층 등의 질화물 절연층과 상기 산화물 절연층을 적층한 구조로 할 수도 있다.
예를 들어, 산화 실리콘층과 기판 사이에 수소 및 수분이 제거된 고순도 질소를 포함하는 스퍼터링 가스를 도입하고 실리콘 타겟을 이용하여 질화 실리콘층을 성막한다. 이 경우에도 산화 실리콘층과 마찬가지로, 처리실 내의 잔류 수분을 제거하면서 질화 실리콘층을 성막하는 것이 바람직하다.
질화 실리콘층을 형성하는 경우에도 성막시에 기판을 가열할 수도 있다.
절연층(407)으로서 질화 실리콘층과 산화 실리콘층을 적층하는 경우, 질화 실리콘층과 산화 실리콘층을 같은 처리실에서 공통의 실리콘 타겟을 이용하여 성막할 수 있다. 먼저 질소를 포함하는 가스를 도입하고, 처리실 내에 장착된 실리콘 타겟을 이용하여 질화 실리콘층을 형성하고 이어서 산소를 포함하는 가스로 바꾸어 동일한 실리콘 타겟을 이용하여 산화 실리콘층을 성막한다. 질화 실리콘층과 산화 실리콘층을 대기에 노출시키지 않고 연속적으로 형성할 수 있으므로 질화 실리콘층 표면에 수소나 수분 등의 불순물이 흡착하는 것을 방지할 수 있다.
이어서 절연층(407) 상에 두께 2nm 이상 200nm 이하의 산화물 반도체막을 형성한다.
또한, 산화물 반도체막에 수소, 수산기 및 수분이 가능한 한 포함되지 않도록 하기 위해, 성막의 사전 처리로서, 스퍼터링 장치의 예비 가열실에서 절연층(407)이 형성된 기판(400)을 예비 가열하고, 기판(400)에 흡착된 수소, 수분 등의 불순물을 이탈시켜 배기하는 것이 바람직하다. 또한 예비 가열실에 마련하는 배기 수단은 크라이오 펌프가 바람직하다. 또한 이 예비 가열의 처리는 생략할 수도 있다. 또한 이 예비 가열은, 이후에 형성하는 게이트 절연층(402)의 성막전의 기판(400)에 수행할 수도 있고, 이후에 형성하는 소스 전극층 또는 드레인 전극층(415a) 및 소스 전극층 또는 드레인 전극층(415b)까지 형성한 기판(400)에도 동일하게 수행할 수도 있다.
또한 산화물 반도체막을 스퍼터링법에 의해 성막하기 전에 아르곤 가스를 도입하여 플라즈마를 발생시키는 역스퍼터링을 수행하여 절연층(407)의 표면에 부착되어 있는 먼지를 제거하는 것이 바람직하다. 역스퍼터링은 타겟 측에 전압을 인가하지 않고 아르곤 분위기하에서 기판측에 고주파 전원을 이용하여 전압을 인가하여 기판 근방에 플라즈마를 형성하여 표면을 개질하는 방법이다. 또한 아르곤 분위기 대신에 질소, 헬륨, 산소 등을 사용할 수도 있다.
산화물 반도체막은 스퍼터링법에 의해 성막한다. 산화물 반도체막은 In-Ga-Zn-O계 비단결정막, In-Sn-Zn-O계, In-Al-Zn-O계, Sn-Ga-Zn-O계, Al-Ga-Zn-O계, Sn-Al-Zn-O계, In-Zn-O계, In-Sn-O계, Sn-Zn-O계, Al-Zn-O계, In-O계, Sn-O계, Zn-O계의 산화물 반도체막을 사용한다. 본 실시형태에서는, 산화물 반도체막을 In-Ga-Zn-O계 산화물 반도체 성막용 타겟을 사용하여 스퍼터링법에 의해 성막한다. 또한, 산화물 반도체막은 희가스(대표적으로는 아르곤) 분위기하, 산소 분위기하, 또는 희가스(대표적으로는 아르곤) 및 산소 분위기하에서 스퍼터링법에 의해 형성할 수 있다. 또한, 스퍼터링법을 이용하는 경우, SiO2를 2중량% 이상 10중량% 이하 포함하는 타겟을 사용하여 성막을 수행할 수도 있다.
산화물 반도체막을 성막할 때에 이용하는 스퍼터링 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이 농도 ppm 정도, 농도 ppb 정도까지 제거된 고순도 가스를 사용하는 것이 바람직하다.
산화물 반도체막을 스퍼터링법으로 제조하기 위한 타겟으로서, 산화 아연을 주성분으로 하는 금속 산화물의 타겟을 사용할 수 있다. 또한, 금속 산화물의 타겟의 다른 예로서는, In, Ga, 및 Zn를 포함하는 산화물 반도체 성막용 타겟(조성비로서 In2O3：Ga2O3：ZnO=1：1：1［mol비］, In：Ga：Zn=1：1：0.5［atomic비］)를 이용할 수 있다. 또한, In, Ga, 및 Zn를 포함하는 산화물 반도체 성막용 타겟으로서 In：Ga：Zn=1：1：1［atomic비］, 또는 In：Ga：Zn=1：1：2［atomic비］의 조성비를 갖는 타겟을 사용할 수도 있다. 산화물 반도체 성막용 타겟의 충전율은 90% 이상 100% 이하, 바람직하게는 95% 이상 99.9% 이하이다. 충전율이 높은 산화물 반도체 성막용 타겟을 이용함으로써, 성막한 산화물 반도체막은 치밀한 막이 된다.
산화물 반도체막은, 감압 상태로 유지된 처리실 내에 기판을 유지시키고 처리실 내의 잔류 수분을 제거하면서 수소 및 수분이 제거된 스퍼터링 가스를 도입하고, 금속 산화물을 타겟으로 하여 기판(400) 상에 산화물 반도체막을 성막한다. 처리실 내의 잔류 수분을 제거하기 위해서는 흡착형의 진공 펌프를 이용하는 것이 바람직하다. 예를 들어, 크라이오 펌프, 이온 펌프, 티타늄 서브리메이션 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단은 터보 펌프에 콜드트랩을 부가한 것일 수도 있다. 크라이오 펌프를 이용하여 배기시킨 처리실은, 예를 들어, 수소 원자, 물(H2O) 등 수소 원자를 포함하는 화합물(보다 바람직하게는 탄소 원자를 포함하는 화합물도) 등이 배기되므로 이 처리실에서 성막한 산화물 반도체막에 포함되는 불순물의 농도를 감소시킬 수 있다. 또한, 산화물 반도체막 성막시에 기판을 가열할 수도 있다.
성막 조건의 일례로서는, 기판 온도 실온, 기판과 타겟 사이의 거리를 110mm, 압력 0.4Pa, 직류(DC) 전원 0.5kW, 산소 및 아르곤(산소 유량 15sccm：아르곤 유량 30sccm) 분위기하의 조건이 적용된다. 또한 펄스 직류(DC) 전원을 이용하면, 성막시에 발생하는 가루형 물질(파티클, 먼지라고도 함)을 경감시킬 수 있고 두께 분포도 균일해지므로 바람직하다. 산화물 반도체막은 바람직하게는 5nm 이상 30nm 이하로 한다. 또한 적용하는 산화물 반도체 재료에 의해 적절한 두께는 다르며, 재료에 따라 적절히 두께를 선택할 수 있다.
이어서 산화물 반도체막을 제1 포토리소그래피 공정에 의해 섬형의 산화물 반도체층(412)으로 가공한다(도 6(A) 참조.). 또한, 섬형의 산화물 반도체층(412)을 형성하기 위한 레지스트 마스크를 잉크젯법으로 형성할 수도 있다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않으므로 제조비용을 줄일 수 있다.
또한 여기서의 산화물 반도체막의 에칭은 드라이 에칭일 수도 웨트 에칭일 수도 있으며, 둘 모두를 이용할 수도 있다.
드라이 에칭에 사용하는 에칭 가스로서는, 염소를 포함하는 가스(염소계 가스, 예를 들어 염소(Cl2), 염화 붕소(BCl3), 염화 규소(SiCl4), 사염화탄소(CCl4) 등)가 바람직하다.
또한, 불소를 포함하는 가스(불소계 가스, 예를 들어 사불화탄소(CF4), 육불화황(SF6), 삼불화질소(NF3), 트리플루오로메탄(CHF3) 등), 브롬화 수소(HBr), 산소(O2), 이들 가스에 헬륨(He)이나 아르곤(Ar) 등의 희가스를 첨가한 가스 등을 사용할 수 있다.
드라이 에칭법으로서는, 평행 평판형 RIE(Reactive Ion Etching) 법이나, ICP(Inductively Coupled Plasma：유도 결합형 플라즈마) 에칭법을 이용할 수 있다. 원하는 가공 형상으로 에칭할 수 있도록 에칭 조건(코일형의 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 기판측의 전극 온도 등)을 적절히 조절한다.
웨트 에칭에 사용하는 에칭액으로서는, 인산과 초산과 질산을 혼합한 용액, 암모니아과수(31중량% 과산화수소수：28중량% 암모니아수：물=5：2：2) 등을 사용할 수 있다. 또한, ITO07N(칸토 화학사 제품)을 사용할 수도 있다.
또한, 웨트 에칭후의 에칭액은 에칭된 재료와 함께 세정에 의해 제거된다. 이 제거된 재료를 포함하는 에칭액의 폐수를 정제하여, 포함되는 재료를 재이용할 수도 있다. 이 에칭후의 폐수로부터 산화물 반도체층에 포함되는 인듐 등의 재료를 회수하여 재이용함으로써 자원을 효과적으로 활용하여 비용을 절감할 수 있다.
원하는 가공 형상으로 에칭할 수 있도록, 재료에 맞추어 에칭 조건(에칭액, 에칭 시간, 온도 등)을 적절히 조절한다.
본 실시형태에서는, 에칭액으로서 인산과 초산과 질산을 혼합한 용액을 사용한 습식 에칭법에 의해 산화물 반도체막을 섬형의 산화물 반도체층(412)으로 가공한다.
본 실시형태에서는, 산화물 반도체층(412)에 제1 가열 처리를 수행한다. 제1 가열 처리의 온도는, 400℃ 이상 750℃ 이하, 바람직하게는 400℃ 이상 기판의 변형점 미만으로 한다. 여기서는, 가열 처리 장치 중 하나인 전기로에 기판을 도입하고 산화물 반도체층에 대해 질소 분위기하 450℃에서 1시간의 가열 처리를 수행한 후, 대기에 접촉하지 않고 산화물 반도체층으로의 물이나 수소의 재혼입을 막아 산화물 반도체층을 얻는다. 이 제1 가열 처리에 의해 산화물 반도체층(412)의 탈수화 또는 탈수소화를 수행할 수 있다.
또한 가열 처리 장치는 전기로에 한정되지 않고 저항 발열체 등의 발열체로부터의 열전도 또는 열복사에 의해 피처리물을 가열하는 장치를 구비할 수도 있다. 예를 들어, GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 이용할 수 있다. LRTA 장치는, 할로겐 램프, 메탈할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프에서 발생하는 광(전자파)의 복사에 의해 피처리물을 가열하는 장치이다. GRTA 장치는 고온의 가스를 이용하여 가열 처리를 수행하는 장치이다. 기체로는, 아르곤 등의 희가스, 또는 가열 처리에 의해 피처리물과 반응하지 않는 질소와 같은 불활성 기체가 사용된다.
예를 들어, 제1 가열 처리로서, 650℃~700℃의 고온으로 가열한 불활성 가스 내에 기판을 이동시켜 넣고 수분간 가열한 후 기판을 이동시켜 고온으로 가열한 불활성 가스 내에서 꺼내는 GRTA를 수행할 수도 있다. GRTA를 이용하면 단시간으로 고온 가열 처리를 할 수 있다.
또한 제1 가열 처리에서는, 질소, 또는 헬륨, 네온, 아르곤 등의 희가스에 물, 수소 등이 포함되지 않는 것이 바람직하다. 또는, 가열 처리 장치에 도입하는 질소, 또는 헬륨, 네온, 아르곤 등의 희가스의 순도를 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)로 하는 것이 바람직하다.
또한, 제1 가열 처리의 조건, 또는 산화물 반도체층의 재료에 따라서는 산화물 반도체막이 결정화하여 미결정막 미결정막(microcrystalline film) 또는 다결정막이 되는 경우도 있다. 예를 들어, 결정화율이 90% 이상, 또는 80% 이상인 미결정의 산화물 반도체막이 되는 경우도 있다. 또한, 제1 가열 처리의 조건, 또는 산화물 반도체층의 재료에 따라서는 결정 성분을 포함하지 않는 비정질의 산화물 반도체막이 되는 경우도 있다. 또한, 비정질의 산화물 반도체 내에 미결정부(입경 1nm 이상 20nm 이하(대표적으로는 2nm 이상 4nm 이하))가 혼재하는 산화물 반도체막이 되는 경우도 있다.
또한, 산화물 반도체층의 제1 가열 처리는, 섬형의 산화물 반도체층으로 가공하기 전의 산화물 반도체막에 수행할 수도 있다. 이 경우에는 제1 가열 처리 후에 가열 장치에서 기판을 꺼내 포토리소그래피 공정을 수행한다.
산화물 반도체층에 대한 탈수화, 탈수소화의 효과를 나타내는 가열 처리는 산화물 반도체층 성막 후, 산화물 반도체층 상에 소스 전극 및 드레인 전극을 적층시킨 후, 소스 전극 및 드레인 전극 상에 게이트 절연층을 형성한 후 중 언제라도 수행할 수 있다.
이어서 절연층(407) 및 산화물 반도체층(412) 상에 도전막을 형성한다. 도전막을 스퍼터링법이나 진공 증착법으로 형성할 수 있다. 도전막의 재료로서는, Al, Cr, Cu, Ta, Ti, Mo, W에서 선택된 원소, 또는 상술한 원소를 성분으로 하는 합금이나 상술한 원소를 조합한 합금막 등을 들 수 있다. 또한, 망간, 마그네슘, 지르코늄, 베릴륨, 토륨 중 어느 하나 또는 복수에서 선택된 재료를 사용할 수도 있다. 또한, 도전막은, 단층 구조일 수도, 2층 이상의 적층 구조로 할 수도 있다. 예를 들어, 실리콘을 포함하는 알루미늄막의 단층 구조, 알루미늄막 상에 티타늄막을 적층하는 2층 구조, Ti막과, 그 Ti막 상에 중첩하여 알루미늄막을 적층하고, 나아가 그 위에 Ti막을 성막하는 3층 구조 등을 들 수 있다. 또한, Al에, 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디움(Nd), 스칸듐(Sc)에서 선택된 원소를 단수, 또는 복수 조합한 막, 합금막, 또는 질화막을 사용할 수도 있다.
제2 포토리소그래피 공정에 의해 도전막상에 레지스트 마스크를 형성하고, 선택적으로 에칭을 수행하여 소스 전극층 또는 드레인 전극층(415a), 소스 전극층 또는 드레인 전극층(415b)을 형성한 후, 레지스트 마스크를 제거한다(도 6(B) 참조.). 또한 형성된 소스 전극층, 드레인 전극층의 단부는 테이퍼 형상이면, 위에 적층하는 게이트 절연층의 피복성이 향상되므로 바람직하다.
본 실시형태에서는 소스 전극층 또는 드레인 전극층(415a), 소스 전극층 또는 드레인 전극층(415b)으로서 스퍼터링법에 의해 두께 150nm의 티타늄막을 형성한다.
또한 도전막의 에칭시에, 산화물 반도체층(412)은, 산화물 반도체층(412)이 제거되어 그 아래의 절연층(407)이 노출되지 않도록 각각의 재료 및 에칭 조건을 적절히 조절한다.
본 실시형태에서는, 도전막으로서 Ti막을 사용하고, 산화물 반도체층(412)으로는 In-Ga-Zn-O계 산화물 반도체를 사용하고, 에칭액으로서 암모니아과수(31중량% 과산화수소수：28중량% 암모니아수：물=5：2：2)를 사용한다.
또한 제2 포토리소그래피 공정에서는, 산화물 반도체층(412)은 일부만이 에칭 되어 홈부(요입부)를 갖는 산화물 반도체층이 될 수도 있다. 또한, 소스 전극층 또는 드레인 전극층(415a), 소스 전극층 또는 드레인 전극층(415b)을 형성하기 위한 레지스트 마스크를 잉크젯법으로 형성할 수도 있다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않으므로 제조비용을 줄일 수 있다.
제2 포토리소그래피 공정에서의 레지스트 마스크 형성시의 노광에는, 자외선이나 KrF 레이저광이나 ArF 레이저광을 이용한다. 산화물 반도체층(412) 상에서 서로 이웃하는 소스 전극층의 하단부와 드레인 전극층의 하단부의 간격폭에 의해, 이후에 형성되는 박막 트랜지스터의 채널 길이(L)가 결정된다. 또한 채널 길이(L)=25nm 미만인 노광을 수행하는 경우에는, 수nm~수십nm로 극히 파장이 짧은 초자외선(Extreme Ultraviolet)를 이용하여 제2 포토리소그래피 공정에서의 레지스트 마스크 형성시의 노광을 수행한다. 초자외선에 의한 노광은 해상도가 높고 초점심도도 크다. 따라서, 이후에 형성되는 박막 트랜지스터의 채널 길이(L)를 10nm 이상 1000nm 이하로 할 수도 있고 회로의 동작 속도를 고속화할 수 있고 나아가 오프 전류값이 극히 작으므로 저소비전력화도 도모할 수 있다.
이어서 절연층(407), 산화물 반도체층(412), 소스 전극층 또는 드레인 전극층(415a), 소스 전극층 또는 드레인 전극층(415b) 상에 게이트 절연층(402)을 형성한다(도 6(C) 참조.).
여기서, 불순물을 제거함으로써 i형화 또는 실질적으로 i형화된 산화물 반도체(고순도화된 산화물 반도체)는 계면준위, 계면전하에 대해 극히 민감하므로 게이트 절연막과의 계면은 중요하다. 따라서 고순도화된 산화물 반도체에 접촉하는 게이트 절연막(GI)은 고품질화가 요구된다.
예를 들어,μ파(2.45GHz)를 이용한 고밀도 플라즈마 CVD는 치밀하고 절연내압이 높은 고품질의 절연막을 형성할 수 있으므로 바람직하다. 고순도화된 산화물 반도체와 고품질 게이트 절연막이 밀착됨으로써 계면준위 밀도를 감소시켜 계면특성을 양호하게 할 수 있기 때문이다.
또한, 고밀도 플라즈마 CVD 장치에 의해 얻어진 절연막은 일정한 두께의 막 형성을 할 수 있으므로 단차 피복성이 뛰어나다. 또한, 고밀도 플라즈마 CVD 장치에 의해 얻어지는 절연막은, 얇은 막의 두께를 정밀하게 제어할 수 있다.
물론, 게이트 절연막으로서 양질의 절연막을 형성할 수 있는 것이면 스퍼터링법이나 플라즈마 CVD법 등 다른 성막 방법을 적용할 수 있다. 또한, 성막 후의 열처리에 의해 게이트 절연막의 막질, 산화물 반도체와의 계면특성이 개질되는 절연막일 수도 있다. 어떠한 경우든, 게이트 절연막으로서의 막질이 양호함은 물론, 산화물 반도체와의 계면준위 밀도를 감소시켜 양호한 계면을 형성할 수 있으면 된다.
아울러 85℃, 2×106V/cm, 12시간의 게이트 바이어스/열 스트레스 시험(BT시험)에서는 불순물이 산화물 반도체에 첨가되어 있으면 불순물과 산화물 반도체의 주성분과의 결합손이 강한 전류계(B：바이어스)와 고온(T：온도)에 의해 절단되고, 생성된 미결합손이 문턱값 전압(Vth)의 드리프트를 유발하게 된다. 이에 반해, 본 발명은, 산화물 반도체의 불순물, 특히 수소나 물 등을 가능한 한 제거하여 상기한 바와 같이 게이트 절연막과의 계면특성을 양호하게 함으로써 BT시험에 대해서도 안정된 박막 트랜지스터를 얻는 것을 가능하게 하고 있다.
또한, 게이트 절연층은, 산화 실리콘층, 질화 실리콘층, 산화 질화 실리콘층, 질화 산화 실리콘층, 또는 산화 알루미늄층을 단층으로 또는 적층하여 형성할 수 있다.
게이트 절연층의 형성은 고밀도 플라즈마 CVD 장치에 의해 수행한다. 여기서는, 고밀도 플라즈마 CVD 장치로서 1×1011/cm3 이상의 플라즈마 밀도를 달성할 수 있는 장치를 나타내고 있다. 예를 들어, 3kW~6kW의 마이크로파 전력을 인가하여 플라즈마를 발생시켜 절연막의 성막을 수행한다.
챔버에 재료 가스로서 모노실란 가스(SiH4)와 아산화질소(N2O)와 희가스를 도입하고, 10Pa~30Pa의 압력하에서 고밀도 플라즈마를 발생시켜 유리 등의 절연 표면을 갖는 기판 상에 절연막을 형성한다. 그 후, 모노실란 가스의 공급을 정지하고 대기에 노출시키지 않고 아산화질소(N2O)와 희가스를 도입하여 절연막 표면에 플라즈마 처리를 수행할 수도 있다. 적어도 아산화질소(N2O)와 희가스를 도입하여 절연막 표면에 수행되는 플라즈마 처리는 절연막의 성막보다 후에 수행한다. 상기 프로세스 순서를 거친 절연막은 두께가 얇아 예를 들어 100nm 미만이어도 신뢰성을 확보할 수 있는 절연막이다.
챔버에 도입하는 모노실란 가스(SiH4)와 아산화질소(N2O)와의 유량비는 1：10에서 1：200의 범위로 한다. 또한, 챔버에 도입하는 희가스로서는 헬륨, 아르곤, 크립톤, 크세논 등을 사용할 수 있는데, 그 중에서 저렴한 아르곤을 사용하는 것이 바람직하다.
상기 프로세스 순서를 거친 절연막은, 종래의 평행 평판형의 PCVD 장치로 얻어지는 절연막과는 크게 달라, 같은 에칭액을 이용하여 에칭 속도를 비교했을 경우, 평행 평판형의 PCVD 장치로 얻어지는 절연막의 10% 이상 또는 20% 이상 늦어 고밀도 플라즈마 CVD 장치로 얻어지는 절연막은 치밀한 막이라고 할 수 있다.
본 실시형태에서는, 게이트 절연층(402)으로서 두께 100nm의 산화 질화 규소막(SiOxNy라고도 함. 단, x＞y＞0)을 사용한다. 게이트 절연층(402)은 고밀도 플라즈마 CVD 장치에 성막 가스로서 모노실란(SiH4), 아산화질소(N2O), 및 아르곤(Ar)을 사용하여 각각의 유량을 SiH4/N2O/Ar=250/2500/2500(sccm)으로 하고, 성막 압력 30Pa, 성막 온도 325℃에서, 5kW의 마이크로파 전력을 인가하여 플라즈마를 발생시켜 성막을 수행한다.
또한, 스퍼터링법으로 게이트 절연층(402)을 성막할 수도 있다. 스퍼터링법에 의해 산화 실리콘막을 성막하는 경우에는, 타겟으로서 실리콘 타겟 또는 석영 타겟을 사용하고 스퍼터링 가스로서 산소 또는, 산소 및 아르곤의 혼합 가스를 사용하여 수행한다. 스퍼터링법을 이용하면 게이트 절연층(402) 내에 수소가 다량으로 포함되지 않도록 할 수 있다.
또한, 게이트 절연층(402)은 소스 전극층 또는 드레인 전극층(415a), 소스 전극층 또는 드레인 전극층(415b) 상에 산화 실리콘층과 질화 실리콘층을 적층한 구조로 할 수도 있다. 예를 들어, 제1 게이트 절연층으로서 두께 5nm 이상 300nm 이하의 산화 실리콘층(SiOx(x＞0))을 형성하고, 제1 게이트 절연층 상에 제2 게이트 절연층으로서 스퍼터링법에 의해 두께 50nm 이상 200nm 이하의 질화 실리콘층(SiNy(y＞0))을 적층할 수도 있다. 예를 들어, 압력 0.4Pa, 고주파 전원 1.5kW, 산소 및 아르곤(산소 유량 25sccm：아르곤 유량 25sccm=1：1) 분위기하에서 RF 스퍼터링법에 의해 두께 100nm의 산화 실리콘층을 형성할 수 있다.
이어서 제3 포토리소그래피 공정에 의해 레지스트 마스크를 형성하고 선택적으로 에칭을 수행하여 게이트 절연층(402)의 일부를 제거하여 소스 전극층 또는 드레인 전극층(415a), 소스 전극층 또는 드레인 전극층(415b)에 이르는 개구(421a, 421b)를 형성한다(도 6(D) 참조.).
이어서, 게이트 절연층(402) 및 개구(421a, 421b) 상에 도전막을 형성한 후, 제4 포토리소그래피 공정에 의해 게이트 전극층(411), 배선층(414a, 414b)을 형성한다. 또한 레지스트 마스크를 잉크젯법으로 형성할 수도 있다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않으므로 제조비용을 줄일 수 있다.
또한, 게이트 전극층(411), 배선층(414a, 414b)의 재료는, 몰리브덴, 티타늄, 크롬, 탄탈륨, 텅스텐, 알루미늄, 구리, 네오디움, 스칸듐 등의 금속재료 또는 이것들을 주성분으로 하는 합금 재료를 이용하여 단층으로 또는 적층하여 형성할 수 있다.
예를 들어, 게이트 전극층(411), 배선층(414a, 414b)의 2층의 적층 구조로서는, 알루미늄층 상에 몰리브덴층이 적층된 2층의 적층 구조, 또는 구리층 상에 몰리브덴층을 적층한 2층 구조, 또는 구리층 상에 질화 티타늄층 또는 질화 탄탈륨층을 적층한 2층 구조, 질화 티타늄층과 몰리브덴층을 적층한 2층 구조로 하는 것이 바람직하다. 3층의 적층 구조로서는, 텅스텐층 또는 질화 텅스텐과, 알루미늄과 실리콘의 합금 또는 알루미늄과 티타늄의 합금과, 질화 티타늄 또는 티타늄층을 적층한 적층으로 하는 것이 바람직하다. 또한 투광성을 갖는 도전막을 이용하여 게이트 전극층을 형성할 수도 있다. 투광성을 갖는 도전막으로서는 투광성 도전성 산화물 등을 그 예로 들 수 있다.
본 실시형태에서는 게이트 전극층(411), 배선층(414a, 414b)으로서 스퍼터링법에 의해 두께 150nm의 티타늄막을 형성한다.
이어서 불활성 가스 분위기하, 또는 산소 가스 분위기하에서 제2 가열 처리(바람직하게는 200℃ 이상 400℃이하, 예를 들어 250℃ 이상 350℃ 이하)를 수행한다. 본 실시형태에서는, 질소 분위기하에서 250℃, 1시간의 제2 가열 처리를 수행한다. 또한, 제2 가열 처리는 박막 트랜지스터(410) 상에 보호 절연층이나 평탄화 절연층을 형성하고 나서 수행할 수도 있다.
또한 대기중, 100℃ 이상 200℃ 이하, 1시간 이상 30시간 이하의 가열 처리를 수행할 수도 있다. 이 가열 처리는 일정한 가열 온도를 유지하며 가열할 수도 있고, 실온에서 100℃ 이상 200℃의 가열 온도로의 승온과, 가열 온도에서 실온까지의 강온을 여러번 반복하여 수행할 수도 있다. 또한, 이 가열 처리를 산화물 절연층의 형성전에 감압하에서 수행할 수도 있다. 감압하에서 가열 처리를 수행하면 가열 시간을 단축할 수 있다.
이상의 공정으로 수소, 수분, 수소화물, 수산화물의 농도가 감소된 산화물 반도체층(412)을 갖는 박막 트랜지스터(410)를 형성할 수 있다(도 6(E) 참조.). 박막 트랜지스터(410)는 실시형태 1의 박막 트랜지스터(106)로서 적용할 수 있다.
또한, 박막 트랜지스터(410) 상에 보호 절연층이나, 평탄화를 위한 평탄화 절연층을 마련할 수도 있다. 예를 들어, 보호 절연층으로서 산화 실리콘층, 질화 실리콘층, 산화 질화 실리콘층, 질화 산화 실리콘층, 또는 산화 알루미늄층을 단층으로 또는 적층하여 형성할 수 있다.
또한, 평탄화 절연층으로서는, 폴리이미드, 아크릴, 벤조시클로부텐, 폴리아미드, 에폭시 등의, 내열성을 갖는 유기 재료를 사용할 수 있다. 또한 상기 유기 재료 외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(phosphosilicate glass), BPSG(borophosphosilicate glass) 등을 사용할 수 있다. 또한 이러한 재료로 형성되는 절연막을 복수 적층시킴으로써 평탄화 절연층을 형성할 수도 있다.
또한 실록산계 수지는 실록산계 재료를 출발 재료로 하여 형성된 Si-O-Si결합을 포함하는 수지에 상당한다. 실록산계 수지는 치환기로서는 유기기(예를 들어 알킬기나 아릴기)나 플루오르기를 사용할 수도 있다. 또한, 유기기는 플루오르기를 포함할 수도 있다.
평탄화 절연층의 형성법은 특별히 한정되지 않고 그 재료에 따라 스퍼터링법, SOG법, 스핀코트, 딥, 스프레이 도포, 액적 토출법(잉크젯법, 스크린 인쇄, 오프셋 인쇄 등), 닥터 나이프, 롤 코터, 커텐 코터, 나이프 코터 등을 이용할 수 있다.
상기와 같이 산화물 반도체막을 성막함에 있어서, 반응 분위기중의 잔류 수분을 제거함으로써 이 산화물 반도체막의 수소 및 수소화물의 농도를 감소시킬 수 있다. 이에 의해 산화물 반도체막의 안정화를 도모할 수 있다.
이상과 같이, 고순도화된 산화물 반도체층을 박막 트랜지스터에 적용함으로써 오프 전류를 감소시킨 박막 트랜지스터를 제공할 수 있다. 또한, 본 실시형태에서 설명한 오프 전류를 감소시킨 박막 트랜지스터를, 표시 장치의 화소에 적용함으로써 화소에 마련한 유지 용량이 전압을 유지할 수 있는 기간을 길게 할 수 있다. 따라서, 정지화 등을 표시할 때의 소비 전력이 적은 표시 장치를 제공할 수 있다.
본 실시형태는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 3)
본 실시형태는, 본 명세서에서 개시하는 표시 장치에 적용할 수 있는 박막 트랜지스터의 예를 나타낸다. 또한 실시형태 2와 동일 부분 또는 동일한 기능을 갖는 부분, 및 공정은, 실시형태 2와 동일하게 할 수 있고, 그 반복 설명은 생략한다. 또한 동일한 부분의 상세한 설명도 생략한다. 본 실시형태에서 나타내는 박막 트랜지스터(460)는 실시형태 1의 박막 트랜지스터(106)로서 이용할 수 있다.
본 실시형태의 박막 트랜지스터 및 박막 트랜지스터의 제조 방법의 일 형태를, 도 7및 도 8을 이용하여 설명한다.
도 7(A), (B)에 박막 트랜지스터의 표면 및 단면 구조의 일례를 나타낸다. 도 7(A), (B)에 나타낸 박막 트랜지스터(460)는 탑 게이트 구조의 박막 트랜지스터 중 하나이다.
도 7(A)은 탑 게이트 구조의 박막 트랜지스터(460)의 상면도이며, 도 7(B)은 도 7(A)의 선 D1-D2의 단면도이다.
박막 트랜지스터(460)는 절연 표면을 갖는 기판(450) 상에, 절연층(457), 소스 전극층 또는 드레인 전극층(465a(465a1, 465a2)), 산화물 반도체층(462), 소스 전극층 또는 드레인 전극층(465b), 배선층(468), 게이트 절연층(452), 게이트 전극층(461(461a, 461b))을 포함하고, 소스 전극층 또는 드레인 전극층(465a(465a1, 465a2))은 배선층(468)을 통해 배선층(464)과 전기적으로 접속되어 있다. 또한, 도시되지 않았으나, 소스 전극층 또는 드레인 전극층(465b)도 게이트 절연층(452)에 마련된 개구에서 배선층과 전기적으로 접속된다.
이하, 도 8(A) 내지 (E)를 이용하여 기판(450) 상에 박막 트랜지스터(460)를 제조하는 공정을 설명한다.
우선, 절연 표면을 갖는 기판(450) 상에 하지막이 되는 절연층(457)을 형성한다.
본 실시형태에서는, 절연층(457)으로서 스퍼터링법에 의해 산화 실리콘층을 형성한다. 기판(450)을 처리실로 이송하고, 수소 및 수분이 제거된 고순도 산소를 포함하는 스퍼터링 가스를 도입하고 실리콘 타겟 또는 석영(바람직하게는 합성 석영)을 이용하여 기판(450)에 절연층(457)으로서 산화 실리콘층을 성막한다. 또한 스퍼터링 가스로서 산소 또는, 산소 및 아르곤의 혼합 가스를 이용하여 수행한다.
예를 들어, 순도가 6N이며, 석영(바람직하게는 합성 석영)을 이용하여 기판 온도 108℃, 기판과 타겟 사이의 거리(T-S간 거리)를 60mm, 압력 0.4Pa, 고주파 전원 1.5kW, 산소 및 아르곤(산소 유량 25sccm：아르곤 유량 25sccm=1：1) 분위기하에서 RF 스퍼터링법에 의해 산화 실리콘막을 성막한다. 막 두께는 100nm로 한다. 또한 산화 실리콘막을 성막하기 위한 타겟으로서 석영(바람직하게는 합성 석영) 대신에 실리콘 타겟을 이용할 수 있다.
이 경우에 있어서, 처리실 내의 잔류 수분을 제거하면서 절연층(457)을 성막하는 것이 바람직하다. 절연층(457)에 수소, 수산기 또는 수분이 포함되지 않도록 하기 위함이다. 크라이오 펌프를 이용하여 배기시킨 처리실은, 예를 들어, 수소 원자나, 물(H2O) 등 수소 원자를 포함하는 화합물을 포함하는 화합물 등이 배기되므로 이 처리실에서 성막한 절연층(457)에 포함되는 불순물의 농도를 감소시킬 수 있다.
절연층(457)을 성막할 때에 이용하는 스퍼터링 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이, 농도 ppm 정도, 농도 ppb 정도까지 제거된 고순도 가스를 이용하는 것이 바람직하다.
또한, 절연층(457)은 적층 구조일 수도 있고, 예를 들어, 기판(450) 상에 질화 실리콘층, 질화 산화 실리콘층, 질화 알루미늄층, 질화 산화 알루미늄층 등의 질화물 절연층과, 상기 산화물 절연층을 적층한 구조로 할 수도 있다.
예를 들어, 산화 실리콘층과 기판 사이에 수소 및 수분이 제거된 고순도 질소를 포함하는 스퍼터링 가스를 도입하고 실리콘 타겟을 이용하여 질화 실리콘층을 성막한다. 이 경우에도, 산화 실리콘층과 마찬가지로, 처리실 내의 잔류 수분을 제거하면서 질화 실리콘층을 성막하는 것이 바람직하다.
이어서 절연층(457) 상에 도전막을 형성하고 제1 포토리소그래피 공정에 의해 도전막 상에 레지스트 마스크를 형성하고 선택적으로 에칭을 수행하여 소스 전극층 또는 드레인 전극층(465a1, 465a2)을 형성한 후 레지스트 마스크를 제거한다(도 8(A) 참조.). 소스 전극층 또는 드레인 전극층(465a1, 465a2)은 단면도에서는 분단되어 도시되어 있으나 연속된 막이다. 또한 형성된 소스 전극층, 드레인 전극층의 단부는 테이퍼 형상이면, 위에 적층하는 게이트 절연층의 피복성이 향상되므로 바람직하다.
소스 전극층 또는 드레인 전극층(465a1, 465a2)의 재료로서는, Al, Cr, Cu, Ta, Ti, Mo, W에서 선택된 원소, 또는 상술한 원소를 성분으로 하는 합금이나, 상술한 원소를 조합한 합금막 등을 들 수 있다. 또한, 망간, 마그네슘, 지르코늄, 베릴륨, 토륨 중 어느 하나 또는 복수에서 선택된 재료를 사용할 수도 있다. 또한, 도전막은 단층 구조일 수도, 2층 이상의 적층 구조로 할 수도 있다. 예를 들어, 실리콘을 포함하는 알루미늄막의 단층 구조, 알루미늄막 상에 티타늄막을 적층하는 2층 구조, Ti막과, 그 Ti막 상에 중첩하여 알루미늄막을 적층하고 추가로 그 위에 Ti막을 성막하는 3층 구조 등을 들 수 있다. 또한, Al에, 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디움(Nd), 스칸듐(Sc)에서 선택된 원소를 단수, 또는 복수 조합한 막, 합금막, 또는 질화막을 사용할 수도 있다.
본 실시형태에서는 소스 전극층 또는 드레인 전극층(465a1, 465a2)으로서 스퍼터링법에 의해 막 두께 150nm의 티타늄막을 형성한다.
이어서 막 두께 2nm 이상 200nm 이하의 산화물 반도체층(462)을 형성한다.
형성한 산화물 반도체막을 제2 포토리소그래피 공정에 의해 섬형의 산화물 반도체층(462)으로 가공한다(도 8(B) 참조.). 본 실시형태에서는, 산화물 반도체막을 In-Ga-Zn-O계 산화물 반도체 성막용 타겟을 이용하여 스퍼터링법에 의해 성막한다.
산화물 반도체막은, 감압 상태로 유지된 처리실 내에 기판을 유지시키고 처리실 내의 잔류 수분을 제거하면서 수소 및 수분이 제거된 스퍼터링 가스를 도입하고 금속 산화물을 타겟으로 하여 기판(450) 상에 산화물 반도체막을 성막한다. 처리실 내의 잔류 수분을 제거하기 위해서는 흡착형의 진공 펌프를 이용하는 것이 바람직하다. 예를 들어, 크라이오 펌프, 이온 펌프, 티타늄 서브리메이션 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단은 터보 펌프에 콜드트랩을 부가한 것일 수도 있다. 크라이오 펌프를 이용하여 배기시킨 처리실은, 예를 들어, 수소 원자, 물(H2O) 등 수소 원자를 포함하는 화합물(보다 바람직하게는 탄소 원자를 포함하는 화합물도) 등이 배기되므로 이 처리실에서 성막한 산화물 반도체막에 포함되는 불순물의 농도를 감소시킬 수 있다. 또한, 산화물 반도체막 성막시에 기판을 가열할 수도 있다.
산화물 반도체막을 성막할 때에 이용하는 스퍼터링 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이, 농도 ppm 정도, 농도 ppb 정도까지 제거된 고순도 가스를 이용하는 것이 바람직하다.
성막 조건의 일례로서는, 기판 온도 실온, 기판과 타겟 사이의 거리를 110mm, 압력 0.4Pa, 직류(DC) 전원 0.5kW, 산소 및 아르곤(산소 유량 15sccm：아르곤 유량 30sccm) 분위기하의 조건이 적용된다. 또한 펄스 직류(DC) 전원을 이용하면, 성막시에 발생하는 가루형 물질(파티클, 먼지라고도 함)을 경감시킬 수 있어 두께 분포도 균일해지므로 바람직하다. 산화물 반도체막은 바람직하게는 5nm 이상 30nm 이하로 한다. 또한 적용하는 산화물 반도체 재료에 의해 적절한 두께는 다르며, 재료에 따라 적절히 두께를 선택할 수 있다.
본 실시형태에서는, 에칭액으로서 인산과 초산과 질산을 혼합한 용액을 사용한 습식 에칭법에 의해 산화물 반도체막을 섬형의 산화물 반도체층(462)으로 가공한다.
본 실시형태에서는, 산화물 반도체층(462)에 제1 가열 처리를 수행한다. 제1 가열 처리의 온도는 400℃ 이상 750℃ 이하, 바람직하게는 400℃ 이상 기판의 변형점 미만으로 한다. 여기서는, 가열 처리 장치의 하나인 전기로에 기판을 도입하고 산화물 반도체층에 대해 질소 분위기하 450℃에서 1시간의 가열 처리를 수행한 후, 대기에 접하지 않고 산화물 반도체층으로의 물이나 수소의 재혼입을 막아 산화물 반도체층을 얻는다. 이 제1 가열 처리에 의해 산화물 반도체층(462)의 탈수화 또는 탈수소화를 수행할 수 있다.
또한 가열 처리 장치는 전기로에 한정되지 않고, 저항 발열체 등의 발열체로부터의 열전도 또는 열복사에 의해 피처리물을 가열하는 장치를 구비할 수도 있다. 예를 들어, GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 이용할 수 있다. 예를 들어, 제1 가열 처리로서 650℃~700℃의 고온으로 가열한 불활성 가스 내로 기판을 이동시켜 넣고 수분간 가열한 후, 기판을 이동시켜 고온으로 가열한 불활성 가스 내에서 꺼내는 GRTA를 수행할 수도 있다. GRTA를 이용하면 단시간으로 고온 가열 처리가 가능해진다.
또한 제1 가열 처리에서는, 질소, 또는 헬륨, 네온, 아르곤 등의 희가스에, 물, 수소 등이 포함되지 않는 것이 바람직하다. 또는, 가열 처리 장치에 도입하는 질소, 또는 헬륨, 네온, 아르곤 등의 희가스의 순도를, 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 하는 것이 바람직하다.
또한, 제1 가열 처리의 조건, 또는 산화물 반도체층의 재료에 따라서는 산화물 반도체막이 결정화되어 미결정막 또는 다결정막이 되는 경우도 있다.
*또한, 산화물 반도체층의 제1 가열 처리는 섬형의 산화물 반도체층으로 가공하기 전의 산화물 반도체막에 수행할 수도 있다. 그러한 경우에는, 제1 가열 처리 후에 가열 장치에서 기판을 꺼내 포토리소그래피 공정을 수행한다.
산화물 반도체층에 대한 탈수화, 탈수소화의 효과를 나타내는 가열 처리는, 산화물 반도체층 성막후, 산화물 반도체층 상에 추가로 소스 전극 및 드레인 전극을 적층시킨 후, 소스 전극 및 드레인 전극 상에 게이트 절연층을 형성한 후 중 언제라도 수행할 수 있다.
이어서 절연층(457) 및 산화물 반도체층(462) 상에, 도전막을 형성하고 제3 포토리소그래피 공정에 의해 도전막 상에 레지스트 마스크를 형성하고 선택적으로 에칭을 수행하여 소스 전극층 또는 드레인 전극층(465b), 배선층(468)을 형성한 후, 레지스트 마스크를 제거한다(도 8(C) 참조.). 소스 전극층 또는 드레인 전극층(465b), 배선층(468)은 소스 전극층 또는 드레인 전극층(465a1, 465a2)과 동일한 재료 및 공정으로 형성할 수 있다.
본 실시형태에서는 소스 전극층 또는 드레인 전극층(465b), 배선층(468)으로서 스퍼터링법에 의해 두께 150nm의 티타늄막을 형성한다. 본 실시형태에서는, 소스 전극층 또는 드레인 전극층(465a1, 465a2)과 소스 전극층 또는 드레인 전극층(465b)에 동일한 티타늄막을 이용하는 예이므로 소스 전극층 또는 드레인 전극층(465a1, 465a2)과 소스 전극층 또는 드레인 전극층(465b)은 서로 에칭에 있어서 선택비를 취할 수 없다. 따라서, 소스 전극층 또는 드레인 전극층(465a1, 465a2)이 소스 전극층 또는 드레인 전극층(465b)의 에칭시에 에칭되지 않도록, 산화물 반도체층(462)으로 덮이지 않는 소스 전극층 또는 드레인 전극층(465a2) 상에 배선층(468)을 마련하고 있다. 소스 전극층 또는 드레인 전극층(465a1, 465a2)과 소스 전극층 또는 드레인 전극층(465b)에 에칭 공정에 있어서 높은 선택비를 갖는 다른 재료를 사용하는 경우에는 에칭시에 소스 전극층 또는 드레인 전극층(465a2)을 보호하는 배선층(468)은 마련하지 않아도 된다.
또한 도전막의 에칭시에, 산화물 반도체층(462)은 제거되지 않도록 각각의 재료 및 에칭 조건을 적절히 조절한다.
본 실시형태에서는, 도전막으로서 Ti막을 사용하고, 산화물 반도체층(462)으로는 In-Ga-Zn-O계 산화물 반도체를 사용하고, 에칭액으로서 암모니아과수(31중량% 과산화수소수：28중량% 암모니아수：물=5：2：2)를 사용한다.
또한 제3 포토리소그래피 공정에서는, 산화물 반도체층(462)은 일부만이 에칭 되어 홈부(요입부)를 갖는 산화물 반도체층이 될 수도 있다. 또한, 소스 전극층 또는 드레인 전극층(465b), 배선층(468)을 형성하기 위한 레지스트 마스크를 잉크젯법으로 형성할 수도 있다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않으므로 제조비용을 줄일 수 있다.
이어서 절연층(457), 산화물 반도체층(462), 소스 전극층 또는 드레인 전극층(465a1, 465a2), 소스 전극층 또는 드레인 전극층(465b) 상에 게이트 절연층(452)을 형성한다.
게이트 절연층(452)은, 플라즈마 CVD법 또는 스퍼터링법 등을 이용하여 산화 실리콘층, 질화 실리콘층, 산화 질화 실리콘층, 질화 산화 실리콘층, 또는 산화 알루미늄층을 단층으로 또는 적층하여 형성할 수 있다. 또한 게이트 절연층(452) 내에 수소가 다량으로 포함되지 않도록 하기 위해서는 스퍼터링법으로 게이트 절연층(452)을 성막하는 것이 바람직하다. 스퍼터링법에 의해 산화 실리콘막을 성막하는 경우에는, 타겟으로서 실리콘 타겟 또는 석영 타겟을 이용하고 스퍼터링 가스로서 산소 또는, 산소 및 아르곤의 혼합 가스를 이용하여 수행한다.
게이트 절연층(452)은 소스 전극층 또는 드레인 전극층(465a1, 465a2), 소스 전극층 또는 드레인 전극층(465b) 상에 산화 실리콘층과 질화 실리콘층을 적층한 구조로 할 수도 있다. 본 실시형태에서는, 압력 0.4Pa, 고주파 전원 1.5kW, 산소 및 아르곤(산소 유량 25sccm：아르곤 유량 25sccm=1：1) 분위기하에서 RF 스퍼터링법에 의해 막 두께 100nm의 산화 실리콘층을 형성한다.
이어서 제4 포토리소그래피 공정에 의해 레지스트 마스크를 형성하고, 선택적으로 에칭을 수행하여 게이트 절연층(452)의 일부를 제거하여 배선층(468)에 이르는 개구(423)를 형성한다(도 8(D) 참조.). 도시되지 않았으나 개구(423)의 형성시에 소스 전극층 또는 드레인 전극층(465b)에 이르는 개구를 형성할 수도 있다. 본 실시형태에서는, 소스 전극층 또는 드레인 전극층(465b)에 이르는 개구는 추가로 층간 절연층을 적층한 후에 형성하고, 전기적으로 접속되는 배선층을 개구에 형성하는 예로서 설명한다.
이어서, 게이트 절연층(452), 및 개구(423) 상에 도전막을 형성한 후, 제5 포토리소그래피 공정에 의해 게이트 전극층(461(461a, 461b)), 배선층(464)을 형성한다. 또한 레지스트 마스크를 잉크젯법으로 형성할 수도 있다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않으므로 제조비용을 줄일 수 있다.
또한, 게이트 전극층(461(461a, 461b)), 배선층(464)의 재료는, 몰리브덴, 티타늄, 크롬, 탄탈륨, 텅스텐, 알루미늄, 구리, 네오디움, 스칸듐 등의 금속재료 또는 이들을 주성분으로 하는 합금 재료를 사용하여 단층으로 또는 적층하여 형성할 수 있다.
본 실시형태에서는 게이트 전극층(461(461a, 461b)), 배선층(464)으로서 스퍼터링법에 의해 막 두께 150nm의 티타늄막을 형성한다.
이어서 불활성 가스 분위기하, 또는 산소 가스 분위기하에서 제2 가열 처리(바람직하게는 200℃ 이상 400℃ 이하, 예를 들어 250℃ 이상 350℃ 이하)를 수행한다. 본 실시형태에서는, 질소 분위기하에서 250℃, 1시간의 제2 가열 처리를 수행한다. 또한, 제2 가열 처리는 박막 트랜지스터(460) 상에 보호 절연층이나 평탄화 절연층을 형성한 후에 수행할 수도 있다.
또한 대기중, 100℃ 이상 200℃ 이하, 1시간 이상 30시간 이하의 가열 처리를 수행할 수도 있다. 이 가열 처리는 일정한 가열 온도를 유지하며 가열할 수도 있고, 실온에서 100℃ 이상 200℃의 가열 온도로의 승온과, 가열 온도에서 실온까지의 강온을 여러번 반복하여 수행할 수도 있다. 또한, 이 가열 처리를 산화물 절연층의 형성전에 감압하에서 수행할 수도 있다. 감압하에서 가열 처리를 수행하면 가열 시간을 단축할 수 있다.
이상의 공정으로, 수소, 수분, 수소화물, 수산화물의 농도가 감소된 산화물 반도체층(462)을 갖는 박막 트랜지스터(460)를 형성할 수 있다(도 8(E) 참조.). 박막 트랜지스터(460)는 실시형태 1의 화소부(202)의 각 화소에 이용하는 박막 트랜지스터로 사용할 수 있다.
또한, 박막 트랜지스터(460) 상에 보호 절연층이나 평탄화를 위한 평탄화 절연층을 마련할 수도 있다. 또한 도시되지 않았으나, 게이트 절연층(452), 보호 절연층이나 평탄화 절연층에 소스 전극층 또는 드레인 전극층(465b)에 이르는 개구를 형성하고, 그 개구에, 소스 전극층 또는 드레인 전극층(465b)과 전기적으로 접속하는 배선층을 형성한다.
상기와 같이 산화물 반도체막을 성막함에 있어서, 반응 분위기중의 잔류 수분을 제거함으로써 이 산화물 반도체막 내의 수소 및 수소화물의 농도를 감소시킬 수 있다. 이에 의해 산화물 반도체막의 안정화를 도모할 수 있다.
이상과 같이, 고순도화된 산화물 반도체층을 박막 트랜지스터에 적용함으로써 오프 전류를 감소시킨 박막 트랜지스터를 제공할 수 있다. 또한, 본 실시형태에서 설명한 오프 전류를 감소시킨 박막 트랜지스터를, 표시 장치의 화소에 적용함으로써 화소에 마련한 유지 용량이 전압을 유지할 수 있는 기간을 길게 할 수 있다. 따라서 정지화 등을 표시할 때의 소비 전력이 적은 표시 장치를 제공할 수 있다.
본 실시형태는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 4)
본 실시형태는, 본 명세서에서 개시하는 표시 장치에 적용할 수 있는 박막 트랜지스터의 다른 예를 나타낸다. 또한 실시형태 2와 동일 부분 또는 동일한 기능을 갖는 부분, 및 공정은, 실시형태 2와 동일하게 할 수 있고, 그 반복 설명은 생략한다. 또한 동일한 부분의 상세한 설명도 생략한다. 본 실시형태에서 나타내는 박막 트랜지스터(425, 426)는 실시형태 1의 박막 트랜지스터(106)로서 이용할 수 있다.
본 실시형태의 박막 트랜지스터를 도 9를 이용하여 설명한다.
도 9(A), (B)에 박막 트랜지스터의 단면 구조의 일례를 나타낸다. 도 9(A), (B)에 나타낸 박막 트랜지스터(425, 426)는 산화물 반도체층을 도전층과 게이트 전극층 사이에 형성한 구조의 박막 트랜지스터 중 하나이다.
또한, 도 9(A), (B)에 있어서, 기판은 실리콘 기판을 사용하고 있으며 실리콘 기판(420) 상에 마련된 절연층(422) 상에 박막 트랜지스터(425, 426)가 각각 마련되어 있다.
도 9(A)에 있어서, 실리콘 기판(420)에 마련된 절연층(422)과 절연층(407)과의 사이에 적어도 산화물 반도체층(412) 전체와 중첩되도록 도전층(427)이 마련되어 있다.
또한 도 9(B)는, 절연층(422)과 절연층(407) 사이의 도전층이, 도전층(424)과 같이 에칭에 의해 가공되어 산화물 반도체층(412)의 적어도 채널 영역을 포함하는 일부와 중첩되는 예이다.
도전층(427, 424)은 후속 공정에서 수행되는 가열 처리 온도에 견딜 수 있는 금속재료일 수 있으며, 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), Nd(네오디움), 스칸듐(Sc)에서 선택된 원소, 또는 상술한 원소를 성분으로 하는 합금, 상술한 원소를 조합한 합금막, 또는 상술한 원소를 성분으로 하는 질화물 등을 사용할 수 있다. 또한, 단층 구조일 수도 적층 구조일 수도 있으며, 예를 들어 텅스텐층 단층, 또는 질화 텅스텐층과 텅스텐층과의 적층 구조 등을 이용할 수 있다.
또한, 도전층(427, 424)은 전위가 박막 트랜지스터(425, 426)의 게이트 전극층(411)과 같을 수도 다를 수도 있으며, 제2 게이트 전극층으로서 기능시킬 수도 있다. 또한, 도전층(427, 424)의 전위가 GND, 0V의 고정 전위일 수도 있다.
도전층(427, 424)에 의해 박막 트랜지스터(425, 426)의 전기 특성을 제어할 수 있다.
이상과 같이, 고순도화된 산화물 반도체층을 박막 트랜지스터에 적용함으로써 오프 전류를 감소시킨 박막 트랜지스터를 제공할 수 있다. 또한, 본 실시형태에서 설명한 오프 전류를 감소시킨 박막 트랜지스터를, 표시 장치의 화소에 적용함으로써 화소에 마련한 유지 용량이 전압을 유지할 수 있는 기간을 길게 할 수 있다. 따라서 정지화 등을 표시할 때의 소비 전력이 적은 표시 장치를 제공할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 5)
본 실시형태는, 본 명세서에서 개시하는 표시 장치에 적용할 수 있는 박막 트랜지스터의 다른 예를 나타낸다. 본 실시형태에서 나타내는 박막 트랜지스터(390)는, 실시형태 1의 박막 트랜지스터(106)로서 이용할 수 있다.
본 실시형태의 박막 트랜지스터의 단면 구조의 일례를 도 10(A) 내지 (E)에 도시하였다. 도 10(A) 내지 (E)에 도시된 박막 트랜지스터(390)는 보텀 게이트 구조 중 하나이며 역스태거형 박막 트랜지스터로도 칭한다.
또한, 박막 트랜지스터(390)는 싱글 게이트 구조의 박막 트랜지스터를 이용하여 설명했으나, 필요에 따라 채널 형성 영역을 복수 갖는 멀티 게이트 구조의 박막 트랜지스터도 형성할 수 있다.
이하, 도 10(A) 내지 (E)를 이용하여 기판(394) 상에 박막 트랜지스터(390)를 제조하는 공정을 설명한다.
우선, 절연 표면을 갖는 기판(394) 상에 도전막을 형성한 후, 제1 포토리소그래피 공정에 의해 게이트 전극층(391)을 형성한다. 형성된 게이트 전극층의 단부는 테이퍼 형상이면, 위에 적층하는 게이트 절연층의 피복성이 향상되므로 바람직하다. 또한 레지스트 마스크를 잉크젯법으로 형성할 수도 있다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않으므로 제조비용을 줄일 수 있다.
절연 표면을 갖는 기판(394)으로 사용할 수 있는 기판에 큰 제한은 없으나, 적어도, 이후의 가열 처리에 견딜 수 있을 정도의 내열성을 가질 필요가 있다. 바륨보로실리케이트 유리나 알루미노보로실리케이트 유리 등의 유리 기판을 사용할 수 있다.
또한, 유리 기판으로서는, 이후의 가열 처리의 온도가 높은 경우에는 변형점이 730℃ 이상인 것을 사용할 수 있다. 또한, 유리 기판에는, 예를 들어, 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 바륨보로실리케이트 유리 등의 유리 재료가 이용되고 있다. 또한 산화 붕소와 비교하여 산화 바륨(BaO)을 많이 포함시킴으로써 보다 실용적인 내열유리를 얻을 수 있다. 따라서 B2O3보다 BaO를 많이 포함하는 유리 기판을 이용하는 것이 바람직하다.
또한 상기한 유리 기판 대신에 세라믹 기판, 석영 기판, 사파이어 기판 등의 절연체인 기판을 이용할 수도 있다. 그 밖에도, 결정화 유리 등을 이용할 수 있다. 또한, 플라스틱 기판 등도 적절히 이용할 수 있다.
하지막이 되는 절연막을 기판(394)과 게이트 전극층(391) 사이에 마련할 수도 있다. 하지막은, 기판(394)으로부터의 불순물 원소의 확산을 방지하는 기능이 있고, 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 또는 산화 질화 실리콘막에서 선택된 1 또는 복수의 막에 의한 적층 구조에 의해 형성할 수 있다.
또한, 게이트 전극층(391)의 재료는, 몰리브덴, 티타늄, 크롬, 탄탈륨, 텅스텐, 알루미늄, 구리, 네오디움, 스칸듐 등의 금속재료 또는 이들을 주성분으로 하는 합금 재료를 사용하고, 단층으로 또는 적층하여 형성할 수 있다.
예를 들어, 게이트 전극층(391)의 2층의 적층 구조로서는, 알루미늄층 상에 몰리브덴층이 적층된 2층의 적층 구조, 구리층 상에 몰리브덴층을 적층한 2층 구조, 구리층 상에 질화 티타늄층 또는 질화 탄탈륨층을 적층한 2층 구조, 질화 티타늄층과 몰리브덴층을 적층한 2층 구조, 또는 질화 텅스텐층과 텅스텐층을 적층한 2층 구조로 하는 것이 바람직하다. 3층의 적층 구조로서는, 텅스텐층 또는 질화 텅스텐층과, 알루미늄과 실리콘의 합금 또는 알루미늄과 티타늄의 합금과, 질화 티타늄층 또는 티타늄층을 적층한 적층으로 하는 것이 바람직하다. 또한 투광성을 갖는 도전막을 이용하여 게이트 전극층을 형성할 수도 있다. 투광성을 갖는 도전막으로서는 투광성 도전성 산화물 등을 그 예로 들 수 있다.
이어서 게이트 전극층(391) 상에 게이트 절연층(397)을 형성한다.
게이트 절연층(397)은, 플라즈마 CVD법 또는 스퍼터링법 등을 이용하여 산화 실리콘층, 질화 실리콘층, 산화 질화 실리콘층, 질화 산화 실리콘층, 또는 산화 알루미늄층을 단층으로 또는 적층하여 형성할 수 있다. 또한 게이트 절연층(397) 내에 수소가 다량으로 포함되지 않도록 하기 위해서는 스퍼터링법으로 게이트 절연층(397)을 성막하는 것이 바람직하다. 스퍼터링법에 의해 산화 실리콘막을 성막하는 경우에는 타겟으로서 실리콘 타겟 또는 석영 타겟을 이용하고 스퍼터링 가스로서 산소 또는, 산소 및 아르곤의 혼합 가스를 이용하여 수행한다.
게이트 절연층(397)은 게이트 전극층(391) 상에 질화 실리콘층과 산화 실리콘층을 적층한 구조로 할 수도 있다. 예를 들어, 제1 게이트 절연층으로서 스퍼터링법에 의해 막 두께 50nm 이상 200nm 이하의 질화 실리콘층(SiNy(y＞0))을 형성하고, 제1 게이트 절연층 상에 제2 게이트 절연층으로서 막 두께 5nm 이상 300nm 이하의 산화 실리콘층(SiOx(x＞0))을 적층하여 두께 100nm의 게이트 절연층을 형성한다.
또한, 게이트 절연층(397), 산화물 반도체막(393)에 수소, 수산기 및 수분이 가능한 한 포함되지 않도록 하기 위해, 성막의 사전 처리로서 스퍼터링 장치의 예비 가열실에서 게이트 전극층(391)이 형성된 기판(394), 또는 게이트 절연층(397)까지 형성된 기판(394)을 예비 가열하고 기판(394)에 흡착된 수소, 수분 등의 불순물을 이탈시켜 배기하는 것이 바람직하다. 또한 예비 가열의 온도는 100℃ 이상 400℃ 이하 바람직하게는 150℃ 이상 300℃ 이하이다. 또한 예비 가열실에 마련하는 배기 수단은 크라이오 펌프가 바람직하다. 또한 이 예비 가열의 처리는 생략할 수도 있다. 또한 이 예비 가열은 산화물 절연층(396)의 성막전에, 소스 전극층(395a) 및 드레인 전극층(395b)까지 형성한 기판(394)에도 동일하게 수행할 수도 있다.
이어서 게이트 절연층(397) 상에, 막 두께 2nm 이상 200nm 이하의 산화물 반도체막(393)을 형성한다(도 10(A) 참조.).
또한 산화물 반도체막(393)을 스퍼터링법에 의해 성막하기 전에, 아르곤 가스를 도입하여 플라즈마를 발생시키는 역스퍼터링을 수행하여 게이트 절연층(397)의 표면에 부착되어 있는 먼지를 제거하는 것이 바람직하다. 역스퍼터링은 타겟 측에 전압을 인가하지 않고, 아르곤 분위기하에서 기판측으로 RF 전원을 이용하여 전압을 인가하여 기판 근방에 플라즈마를 형성하여 표면을 개질하는 방법이다. 또한 아르곤 분위기 대신에 질소, 헬륨, 산소 등을 이용할 수도 있다.
산화물 반도체막(393)은 스퍼터링법에 의해 성막한다. 산화물 반도체막(393)은, In-Ga-Zn-O계 비단결정막, In-Sn-Zn-O계, In-Al-Zn-O계, Sn-Ga-Zn-O계, Al-Ga-Zn-O계, Sn-Al-Zn-O계, In-Sn-O계, In-Zn-O계, Sn-Zn-O계, Al-Zn-O계, In-O계, Sn-O계, Zn-O계의 산화물 반도체막을 사용한다. 본 실시형태에서는, 산화물 반도체막(393)을, In-Ga-Zn-O계 산화물 반도체 성막용 타겟을 이용하여 스퍼터링법에 의해 성막한다. 또한, 산화물 반도체막(393)은, 희가스(대표적으로는 아르곤) 분위기하, 산소 분위기하, 또는 희가스(대표적으로는 아르곤) 및 산소 분위기하에서 스퍼터링법에 의해 형성할 수 있다. 또한, 스퍼터링법을 이용하는 경우, SiO2를 2중량% 이상 10중량% 이하 포함하는 타겟을 이용하여 성막을 수행할 수도 있다.
산화물 반도체막(393)을 스퍼터링법으로 제조하기 위한 타겟으로서 산화 아연을 주성분으로 하는 금속 산화물의 타겟을 이용할 수 있다. 또한, 금속 산화물의 타겟의 다른 예로서는, In, Ga, 및 Zn를 포함하는 산화물 반도체 성막용 타겟(조성비로서 In2O3：Ga2O3：ZnO=1：1：1［mol비］, In：Ga：Zn=1：1：0.5［atomic비］)을 이용할 수 있다. 또한, In, Ga, 및 Zn를 포함하는 산화물 반도체 성막용 타겟으로서 In：Ga：Zn=1：1：1［atomic비］, 또는 In：Ga：Zn=1：1：2［atomic비］의 조성비를 갖는 타겟을 이용할 수도 있다. 산화물 반도체 성막용 타겟의 충전율은 90% 이상 100% 이하, 바람직하게는 95% 이상 99.9% 이하이다. 충전율이 높은 산화물 반도체 성막용 타겟을 이용함으로써 성막한 산화물 반도체막은 치밀한 막이 된다.
감압 상태로 유지된 처리실 내에 기판을 유지시키고 기판을 실온 또는 400℃ 미만의 온도로 가열한다. 그리고, 처리실 내의 잔류 수분을 제거하면서 수소 및 수분이 제거된 스퍼터링 가스를 도입하고 금속 산화물을 타겟으로 하여 기판(394) 상에 산화물 반도체막(393)을 성막한다. 처리실 내의 잔류 수분을 제거하기 위해서는 흡착형의 진공 펌프를 이용하는 것이 바람직하다. 예를 들어, 크라이오 펌프, 이온 펌프, 티타늄 서브리메이션 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단은 터보 펌프에 콜드트랩을 부가한 것일 수도 있다. 크라이오 펌프를 이용하여 배기시킨 처리실은, 예를 들어, 수소 원자, 물(H2O) 등 수소 원자를 포함하는 화합물(보다 바람직하게는 탄소 원자를 포함하는 화합물도) 등이 배기되므로, 이 처리실에서 성막한 산화물 반도체막에 포함되는 불순물의 농도를 감소시킬 수 있다. 또한, 크라이오 펌프에 의해 처리실 내에 잔류하는 수분을 제거하면서 스퍼터링 성막을 수행함으로써 산화물 반도체막(393)을 성막할 때의 기판 온도는 실온 또는 400℃ 미만으로 할 수 있다.
성막 조건의 일례로서는, 기판과 타겟 사이의 거리를 100mm, 압력 0.6Pa, 직류(DC) 전원 0.5kW, 산소(산소 유량 비율 100%) 분위기하의 조건이 적용된다. 또한 펄스 직류(DC) 전원을 이용하면, 성막시에 발생하는 가루형 물질(파티클, 먼지라고도 함)을 경감시킬 수 있어 두께 분포도 균일해지므로 바람직하다. 산화물 반도체막은 바람직하게는 5nm 이상 30nm 이하로 한다. 또한 적용하는 산화물 반도체 재료에 따라 적절한 두께는 다르며, 재료에 따라 적절히 두께를 선택할 수 있다.
스퍼터링법에는 스퍼터링용 전원으로 고주파 전원을 이용하는 RF 스퍼터링법, 직류 전원을 이용하는 DC 스퍼터링법, 나아가 펄스적으로 바이어스를 주는 펄스 DC 스퍼터링법이 있다. RF 스퍼터링법은 주로 절연막을 성막하는 경우에 이용되며 DC 스퍼터링법은 주로 금속막을 성막하는 경우에 이용된다.
또한, 재료가 다른 타겟을 복수 설치할 수 있는 다원 스퍼터링 장치도 있다. 다원 스퍼터링 장치는 동일 챔버에서 다른 재료막을 적층 성막할 수도, 동일 챔버에서 복수 종류의 재료를 동시에 방전시켜 성막할 수도 있다.
또한, 챔버 내부에 자석 기구를 구비한 마그네트론 스퍼터링법을 이용하는 스퍼터링 장치나, 글로우 방전을 이용하지 않고 마이크로파를 이용하여 발생시킨 플라즈마를 이용하는 ECR 스퍼터링법을 이용하는 스퍼터링 장치가 있다.
또한, 스퍼터링법을 이용하는 성막 방법으로서 성막 동안에 타겟 물질과 스퍼터링 가스 성분을 화학반응시켜 그들의 화합물 박막을 형성하는 리엑티브 스퍼터링법이나, 성막 동안에 기판에도 전압을 인가하는 바이어스 스퍼터링법도 있다.
이어서 산화물 반도체막을 제2 포토리소그래피 공정에 의해 섬형의 산화물 반도체층(399)으로 가공한다(도 10(B) 참조.). 또한, 섬형의 산화물 반도체층(399)을 형성하기 위한 레지스트 마스크를 잉크젯법으로 형성할 수도 있다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않으므로 제조비용을 줄일 수 있다.
또한, 게이트 절연층(397)에 컨택트홀을 형성하는 경우, 그 공정은 산화물 반도체층(399)의 형성시에 수행할 수 있다.
또한 여기서의 산화물 반도체막(393)의 에칭은 드라이 에칭일 수도 웨트 에칭일 수도 있으며 둘 모두를 이용할 수도 있다.
드라이 에칭에 이용하는 에칭 가스로서는, 염소를 포함하는 가스(염소계 가스, 예를 들어 염소(Cl2), 염화 붕소(BCl3), 염화 규소(SiCl4), 사염화탄소(CCl4) 등)가 바람직하다.
또한, 불소를 포함하는 가스(불소계 가스, 예를 들어 사불화 탄소(CF4), 육불화황(SF6), 삼불화 질소(NF3), 트리플루오로메탄(CHF3) 등), 브롬화 수소(HBr), 산소(O2), 이들 가스에 헬륨(He)이나 아르곤(Ar) 등의 희가스를 첨가한 가스, 등을 이용할 수 있다.
드라이 에칭법으로서는, 평행 평판형 RIE(Reactive Ion Etching) 법이나, ICP(Inductively Coupled Plasma：유도 결합형 플라즈마) 에칭법을 이용할 수 있다. 원하는 가공 형상으로 에칭할 수 있도록, 에칭 조건(코일형의 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 기판측의 전극 온도 등)을 적절히 조절한다.
웨트 에칭에 이용하는 에칭액으로서는, 인산과 초산과 질산을 혼합한 용액, 암모니아과수(31중량% 과산화수소수：28중량% 암모니아수：물=5：2：2) 등을 이용할 수 있다. 또한, ITO07N(칸토 화학사 제품)을 이용할 수도 있다.
또한, 웨트 에칭 후의 에칭액은 에칭된 재료와 함께 세정에 의해 제거된다. 그 제거된 재료를 포함하는 에칭액의 폐수를 정제하여, 포함되는 재료를 재이용할 수도 있다. 이 에칭 후의 폐수로부터 산화물 반도체층에 포함되는 인듐 등의 재료를 회수하여 재이용함으로써 자원을 효과적으로 활용하여 저비용화를 도모할 수 있다.
원하는 가공 형상으로 에칭할 수 있도록 재료에 맞추어 에칭 조건(에칭액, 에칭 시간, 온도 등)을 적절히 조절한다.
또한 다음 공정의 도전막을 형성하기 전에 역스퍼터링을 수행하여 산화물 반도체층(399) 및 게이트 절연층(397)의 표면에 부착되어 있는 레지스터 찌꺼기 등을 제거하는 것이 바람직하다.
이어서 게이트 절연층(397), 및 산화물 반도체층(399) 상에 도전막을 형성한다. 도전막을 스퍼터링법이나 진공 증착법으로 형성할 수 있다. 도전막의 재료로서는 Al, Cr, Cu, Ta, Ti, Mo, W에서 선택된 원소, 또는 상술한 원소를 성분으로 하는 합금이나, 상술한 원소를 조합한 합금막 등을 들 수 있다. 또한, 망간, 마그네슘, 지르코늄, 베릴륨, 토륨 중 어느 하나 또는 복수에서 선택된 재료를 이용할 수도 있다. 또한, 도전막은 단층 구조일 수도, 2층 이상의 적층 구조로 할 수도 있다. 예를 들어, 실리콘을 포함하는 알루미늄막의 단층 구조, 알루미늄막 상에 티타늄막을 적층하는 2층 구조, Ti막과, 그 Ti막 상에 중첩하여 알루미늄막을 적층하고 추가로 그 위에 Ti막을 성막하는 3층 구조 등을 들 수 있다. 또한, Al에, 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디움(Nd), 스칸듐(Sc)에서 선택된 원소를 단수, 또는 복수 조합한 막, 합금막, 또는 질화막을 이용할 수도 있다.
제3 포토리소그래피 공정에 의해 도전막 상에 레지스트 마스크를 형성하고 선택적으로 에칭을 수행하여 소스 전극층(395a), 드레인 전극층(395b)을 형성한 후 레지스트 마스크를 제거한다(도 10(C) 참조.).
제3 포토리소그래피 공정에서의 레지스트 마스크 형성시의 노광에는, 자외선이나 KrF 레이저광이나 ArF 레이저광을 이용한다. 산화물 반도체층(399) 상에서 이웃하는 소스 전극층의 하단부와 드레인 전극층의 하단부와의 간격폭에 의해 후에 형성되는 박막 트랜지스터의 채널 길이(L)가 결정된다. 또한 채널 길이(L)=25nm 미만인 노광을 수행하는 경우에는, 수nm~수십nm로 지극히 파장이 짧은 초자외선(Extreme Ultraviolet)를 이용하여 제3 포토리소그래피 공정에서의 레지스트 마스크 형성시의 노광을 수행한다. 초자외선에 의한 노광은 해상도가 높고 초점심도도 크다. 따라서, 후에 형성되는 박막 트랜지스터의 채널 길이(L)를 10nm 이상 1000nm 이하로 하는 것도 가능하고, 회로의 동작 속도를 고속화할 수 있으며 나아가 오프 전류값이 극히 작으므로 저소비전력화도 도모할 수 있다.
또한 도전막의 에칭시에 산화물 반도체층(399)는 제거되지 않도록 각각의 재료 및 에칭 조건을 적절히 조절한다.
본 실시형태에서는, 도전막으로서 Ti막을 사용하고, 산화물 반도체층(399)으로는 In-Ga-Zn-O계 산화물 반도체를 사용하고, 에칭액으로서 암모니아과수(31중량% 과산화수소수：28중량% 암모니아수：물=5：2：2)를 사용한다.
또한 제3 포토리소그래피 공정에서는, 산화물 반도체층(399)은 일부만이 에칭 되어 홈부(요입부)를 갖는 산화물 반도체층이 될 수도 있다. 또한, 소스 전극층(395a), 드레인 전극층(395b)을 형성하기 위한 레지스트 마스크를 잉크젯법으로 형성할 수도 있다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않으므로 제조비용을 줄일 수 있다.
또한, 포토리소그래피 공정에 이용하는 포토마스크수 및 공정수를 삭감하기 위해, 투과된 광이 복수의 강도로 되는 노광 마스크인 다계조 마스크에 의해 형성된 레지스트 마스크를 이용하여 에칭 공정을 수행할 수도 있다. 다계조 마스크를 이용하여 형성한 레지스트 마스크는 복수의 막 두께를 갖는 형상이 되고, 에칭을 수행함으로써 추가로 형상을 변형할 수 있으므로, 다른 패턴으로 가공하는 복수의 에칭 공정에 이용할 수 있다. 따라서, 하나의 다계조 마스크에 의해, 적어도 2종류 이상의 다른 패턴에 대응하는 레지스트 마스크를 형성할 수 있다. 따라서 노광 마스크수를 삭감할 수 있고 대응하는 포토리소그래피 공정도 삭감할 수 있으므로 공정의 간략화가 가능해진다.
N2O, N2, 또는 Ar 등의 가스를 이용한 플라즈마 처리에 의해 노출되어 있는 산화물 반도체층의 표면에 부착한 흡착수 등을 제거할 수도 있다. 또한, 산소와 아르곤의 혼합 가스를 이용하여 플라즈마 처리를 수행할 수도 있다.
플라즈마 처리를 수행했을 경우, 대기에 접하지 않고 산화물 반도체층의 일부에 접하는 보호 절연막이 되는 산화물 절연층으로서 산화물 절연층(396)을 형성한다(도 10(D) 참조.). 본 실시형태에서는, 산화물 반도체층(399)이 소스 전극층(395a), 드레인 전극층(395b)과 겹치지 않는 영역에서, 산화물 반도체층(399)과 산화물 절연층(396)이 서로 접하도록 형성한다.
본 실시형태에서는, 산화물 절연층(396)으로서 섬형의 산화물 반도체층(399), 소스 전극층(395a), 드레인 전극층(395b)까지 형성된 기판(394)을 실온 또는 100℃ 미만의 온도로 가열하고, 수소 및 수분이 제거된 고순도 산소를 포함하는 스퍼터링 가스를 도입하고 실리콘 반도체의 타겟을 이용하여 결함을 포함하는 산화 실리콘층을 성막한다.
예를 들어, 순도가 6N이며, 붕소가 도핑된 실리콘 타겟(저항값 0.01 Ω·cm)을 이용하고 기판과 타겟 사이의 거리(T-S간 거리)를 89mm, 압력 0.4Pa, 직류(DC) 전원 6kW, 산소(산소 유량 비율 100%) 분위기하에서 펄스 DC 스퍼터링법에 의해 산화 실리콘막을 성막한다. 두께는 300nm로 한다. 또한 산화 실리콘막을 성막하기 위한 타겟으로서 실리콘 타겟 대신에 석영(바람직하게는 합성 석영)을 이용할 수 있다. 또한 스퍼터링 가스로서 산소 또는, 산소 및 아르곤의 혼합 가스를 이용하여 수행한다.
이 경우에 있어서, 처리실 내의 잔류 수분을 제거하면서 산화물 절연층(396)을 성막하는 것이 바람직하다. 산화물 반도체층(399) 및 산화물 절연층(396)에 수소, 수산기 또는 수분이 포함되지 않도록 하기 위함이다.
처리실 내의 잔류 수분을 제거하기 위해서는 흡착형의 진공 펌프를 이용하는 것이 바람직하다. 예를 들어, 크라이오 펌프, 이온 펌프, 티타늄 서브리메이션 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단은, 터보 펌프에 콜드트랩을 부가한 것일 수도 있다. 크라이오 펌프를 이용하여 배기시킨 처리실은, 예를 들어 수소 원자나, 물(H2O) 등 수소 원자를 포함하는 화합물을 포함하는 화합물 등이 배기되므로 이 처리실에서 성막한 산화물 절연층(396)에 포함되는 불순물의 농도를 감소시킬 수 있다.
또한 산화물 절연층(396)으로서 산화 실리콘층 대신에 산화 질화 실리콘층, 산화 알루미늄층, 또는 산화 질화 알루미늄층 등을 이용할 수도 있다.
아울러 산화물 절연층(396)과 산화물 반도체층(399)을 접촉시킨 상태에서 100℃ 내지 400℃로 가열 처리를 수행할 수도 있다. 본 실시형태에서의 산화물 절연층(396)은 결함을 많이 포함하므로, 이 가열 처리에 의해 산화물 반도체층(399) 내에 포함되는 수소, 수분, 수산기 또는 수소화물 등의 불순물을 산화물 절연층(396)으로 확산시켜 산화물 반도체층(399) 내에 포함되는 상기 불순물을 보다 감소시킬 수 있다.
이상의 공정에 의해 수소, 수분, 수산기 또는 수소화물의 농도가 감소된 산화물 반도체층(392)을 갖는 박막 트랜지스터(390)를 형성할 수 있다(도 10(E) 참조.).
상기와 같이 산화물 반도체막을 성막함에 있어서, 반응 분위기중의 잔류 수분을 제거함으로써 이 산화물 반도체막 내의 수소 및 수소화물의 농도를 감소시킬 수 있다. 이에 의해 산화물 반도체막의 안정화를 도모할 수 있다.
산화물 절연층상에 보호 절연층을 마련할 수도 있다. 본 실시형태에서는, 보호 절연층(398)을 산화물 절연층(396) 상에 형성한다. 보호 절연층(398)으로서는 질화 실리콘막, 질화 산화 실리콘막, 질화 알루미늄막, 또는 질화 산화 알루미늄막 등을 이용한다.
보호 절연층(398)으로서, 산화물 절연층(396)까지 형성된 기판(394)을 100℃~400℃의 온도로 가열하고, 수소 및 수분이 제거된 고순도 질소를 포함하는 스퍼터링 가스를 도입하고 실리콘 반도체의 타겟을 이용하여 질화 실리콘막을 성막한다. 이 경우에도, 산화물 절연층(396)과 마찬가지로, 처리실 내의 잔류 수분을 제거하면서 보호 절연층(398)을 성막하는 것이 바람직하다.
보호 절연층(398)을 형성하는 경우, 보호 절연층(398)의 성막시에 100℃~400℃로 기판(394)을 가열함으로써 산화물 반도체층 내에 포함되는 수소 또는 수분을 산화물 절연층으로 확산시킬 수 있다. 이 경우 상기 산화물 절연층(396)의 형성후에 가열 처리를 수행하지 않을 수도 있다.
산화물 절연층(396)으로서 산화 실리콘층을 형성하고, 보호 절연층(398)으로서 질화 실리콘층을 적층하는 경우, 산화 실리콘층과 질화 실리콘층을 같은 처리실에서 공통의 실리콘 타겟을 이용하여 성막할 수 있다. 먼저 산소를 포함하는 가스를 도입하고 처리실 내에 장착된 실리콘 타겟을 이용하여 산화 실리콘층을 형성하고, 이어서 질소를 포함하는 가스로 바꾸고 같은 실리콘 타겟을 이용하여 질화 실리콘층을 성막한다. 산화 실리콘층과 질화 실리콘층을 대기에 노출시키지 않고 연속적으로 형성할 수 있으므로 산화 실리콘층 표면에 수소나 수분 등의 불순물이 흡착되는 것을 방지할 수 있다. 이 경우, 산화물 절연층(396)으로서 산화 실리콘층을 형성하고, 보호 절연층(398)으로서 질화 실리콘층을 적층한 후, 산화물 반도체층 내에 포함되는 수소 또는 수분을 산화물 절연층에 확산시키기 위한 가열 처리(온도 100℃ 내지 400℃)를 수행할 수 있다.
보호 절연층의 형성 후, 아울러 대기중, 100℃ 이상 200℃ 이하, 1시간 이상 30시간 이하에서의 가열 처리를 수행할 수도 있다. 이 가열 처리는 일정한 가열 온도를 유지하며 가열할 수도 있고, 실온에서 100℃ 이상 200℃의 가열 온도로의 승온과 가열 온도에서 실온까지의 강온을 여러번 반복하여 수행할 수도 있다. 또한, 이 가열 처리를, 산화물 절연층의 형성전에 감압하에서 수행할 수도 있다. 감압하에서 가열 처리를 수행하면 가열 시간을 단축할 수 있다. 이 가열 처리에 의해, 노멀리-오프되는 박막 트랜지스터를 얻을 수 있다. 따라서 표시 장치의 신뢰성을 향상시킬 수 있다.
또한, 게이트 절연층 상에 채널 형성 영역으로 이용되는 산화물 반도체층을 성막함에 있어서, 반응 분위기중의 잔류 수분을 제거함으로써 이 산화물 반도체층 내의 수소 및 수소화물의 농도를 감소시킬 수 있다.
상기의 공정은 400℃ 이하의 온도에서 수행되므로, 두께가 1mm이하이며 한 변이 1m를 넘는 유리 기판을 사용하는 제조 공정에도 적용할 수 있다. 또한, 400℃ 이하의 처리 온도로 모든 공정을 수행할 수 있으므로 표시 패널을 제조하기 위해 많은 에너지를 소비하지 않게 된다.
이상과 같이, 고순도화된 산화물 반도체층을 박막 트랜지스터에 적용함으로써 오프 전류를 감소시킨 박막 트랜지스터를 제공할 수 있다. 또한, 본 실시형태에서 설명한 오프 전류를 감소시킨 박막 트랜지스터를, 표시 장치의 화소에 적용함으로써 화소에 마련한 유지 용량이 전압을 유지할 수 있는 기간을 길게 할 수 있다. 따라서 정지화 등을 표시할 때의 소비 전력이 적은 표시 장치를 제공할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 6)
본 실시형태는, 본 명세서에서 개시하는 표시 장치에 적용할 수 있는 박막 트랜지스터의 다른 예를 나타낸다. 본 실시형태에서 나타내는 박막 트랜지스터(310)는 실시형태 1의 박막 트랜지스터(106)로서 이용할 수 있다.
본 실시형태의 박막 트랜지스터의 단면 구조의 일례를 도 11(A) 내지 (E)에 나타내었다. 도 11(A) 내지 (E)에 나타낸 박막 트랜지스터(310)는 보텀 게이트 구조 중 하나이며 역스태거형 박막 트랜지스터로도 칭한다.
또한, 박막 트랜지스터(310)는 싱글 게이트 구조의 박막 트랜지스터를 이용하여 설명하였으나, 필요에 따라 채널 형성 영역을 복수 갖는 멀티 게이트 구조의 박막 트랜지스터도 형성할 수 있다.
이하, 도 11(A) 내지 (E)를 이용하여 기판(300) 상에 박막 트랜지스터(310)를 제조하는 공정을 설명한다. 또한 도 11(E)에서는, 박막 트랜지스터(310) 상에 보호 절연층을 형성한 구조에 대해 나타내었다.
우선, 절연 표면을 갖는 기판(300) 상에 도전막을 형성한 후, 제1 포토리소그래피 공정에 의해 게이트 전극층(311)을 형성한다. 또한 레지스트 마스크를 잉크젯법으로 형성할 수도 있다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않으므로 제조비용을 줄일 수 있다.
절연 표면을 갖는 기판(300)으로 이용할 수 있는 기판에 큰 제한은 없으나, 적어도, 후의 가열 처리에 견딜 수 있을 정도의 내열성을 가질 필요가 있다. 바륨보로실리케이트 유리나 알루미노보로실리케이트 유리 등의 유리 기판을 사용할 수 있다.
또한, 유리 기판으로서는, 후의 가열 처리의 온도가 높은 경우에는, 변형점이 730℃ 이상인 것을 사용할 수 있다. 또한, 유리 기판으로는, 예를 들어 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 바륨보로실리케이트 유리 등의 유리 재료가 사용되었다. 또한 산화 붕소와 비교하여 산화 바륨(BaO)을 많이 포함시킴으로써 보다 실용적인 내열유리를 얻을 수 있다. 따라서 B2O3보다 BaO를 많이 포함하는 유리 기판을 이용하는 것이 바람직하다.
또한 상기한 유리 기판 대신에 세라믹 기판, 석영 기판, 사파이어 기판 등의 절연체인 기판을 사용할 수도 있다. 그 밖에도, 결정화 유리 등을 사용할 수 있다.
하지막이 되는 절연막을 기판(300)과 게이트 전극층(311)과의 사이에 마련할 수도 있다. 하지막은 기판(300)으로부터의 불순물 원소의 확산을 방지하는 기능을 가지며, 질화 규소막, 산화 규소막, 질화 산화 규소막, 또는 산화 질화 규소막에서 선택된 1 또는 복수의 막에 의한 적층 구조에 의해 형성할 수 있다.
또한, 게이트 전극층(311)의 재료는 몰리브덴, 티타늄, 크롬, 탄탈륨, 텅스텐, 알루미늄, 구리, 네오디움, 스칸듐 등의 금속재료 또는 이들을 주성분으로 하는 합금 재료를 사용하고, 단층으로 또는 적층하여 형성할 수 있다.
예를 들어, 게이트 전극층(311)의 2층의 적층 구조로서는, 알루미늄층 상에 몰리브덴층이 적층된 2층의 적층 구조, 구리층 상에 몰리브덴층을 적층한 2층의 적층 구조, 구리층 상에 질화 티타늄층 또는 질화 탄탈륨을 적층한 2층의 적층 구조, 질화 티타늄층과 몰리브덴층을 적층한 2층의 적층 구조, 또는 질화 텅스텐층과 텅스텐층과의 2층의 적층 구조로 하는 것이 바람직하다. 3층의 적층 구조로서는, 텅스텐층 또는 질화 텅스텐층과, 알루미늄과 규소의 합금 또는 알루미늄과 티타늄의 합금과, 질화 티타늄층 또는 티타늄층을 적층한 적층으로 하는 것이 바람직하다.
이어서 게이트 전극층(311) 상에 게이트 절연층(302)을 형성한다.
게이트 절연층(302)은 플라즈마 CVD법 또는 스퍼터링법 등을 이용하여 산화 규소층, 질화 규소층, 산화 질화 규소층, 질화 산화 규소층, 또는 산화 알루미늄층을 단층으로 또는 적층하여 형성할 수 있다. 예를 들어, 성막 가스로서 SiH4, 산소 및 질소를 이용하여 플라즈마 CVD법에 의해 산화 질화 규소층을 형성할 수 있다. 게이트 절연층(302)의 두께는 100nm 이상 500nm 이하로 하고, 적층의 경우에는, 예를 들어 두께 50nm 이상 200nm 이하의 제1 게이트 절연층과, 제1 게이트 절연층 상에 두께 5nm 이상 300nm 이하의 제2 게이트 절연층의 적층으로 한다.
본 실시형태에서는, 게이트 절연층(302)으로서 플라즈마 CVD법에 의해 막 두께 100nm 이하의 산화 질화 규소층을 형성한다.
이어서 게이트 절연층(302) 상에, 두께 2nm 이상 200nm 이하의 산화물 반도체막(330)을 형성한다.
또한 산화물 반도체막(330)을 스퍼터링법에 의해 성막하기 전에, 아르곤 가스를 도입하여 플라즈마를 발생시키는 역스퍼터링을 수행하여 게이트 절연층(302)의 표면에 부착되어 있는 먼지를 제거하는 것이 바람직하다. 또한 아르곤 분위기 대신에 질소, 헬륨, 산소 등을 이용할 수도 있다.
산화물 반도체막(330)은, In-Ga-Zn-O계 비단결정막, In-Sn-Zn-O계, In-Al-Zn-O계, Sn-Ga-Zn-O계, Al-Ga-Zn-O계, Sn-Al-Zn-O계, In-Sn-O계, In-Zn-O계, Sn-Zn-O계, Al-Zn-O계, In-O계, Sn-O계, Zn-O계의 산화물 반도체막을 이용한다. 본 실시형태에서는, 산화물 반도체막(330)을 In-Ga-Zn-O계 산화물 반도체 성막용 타겟을 이용하여 스퍼터링법에 의해 성막한다. 이 단계에서의 단면도가 도 11(A)에 상당한다. 또한, 산화물 반도체막(330)은 희가스(대표적으로는 아르곤) 분위기하, 산소 분위기하, 또는 희가스(대표적으로는 아르곤) 및 산소 분위기하에서 스퍼터링법에 의해 형성할 수 있다. 또한, 스퍼터링법을 이용하는 경우, SiO2를 2중량% 이상 10중량% 이하 포함하는 타겟을 이용하여 성막을 수행할 수도 있다.
산화물 반도체막(330)을 스퍼터링법으로 제조하기 위한 타겟으로서 산화 아연을 주성분으로 하는 금속 산화물의 타겟을 이용할 수 있다. 또한, 금속 산화물의 타겟의 다른 예로서는, In, Ga, 및 Zn를 포함하는 산화물 반도체 성막용 타겟(조성비로서 In2O3：Ga2O3：ZnO=1：1：1［mol비］, In：Ga：Zn=1：1：0.5［atomic비］)를 이용할 수 있다. 또한, In, Ga, 및 Zn를 포함하는 산화물 반도체 성막용 타겟으로서 In：Ga：Zn=1：1：1［atomic비］, 또는 In：Ga：Zn=1：1：2［atomic비］의 조성비를 갖는 타겟을 이용할 수도 있다. 산화물 반도체 성막용 타겟의 충전율은 90% 이상 100% 이하, 바람직하게는 95% 이상 99.9% 이하이다. 충전율이 높은 산화물 반도체 성막용 타겟을 이용함으로써 성막한 산화물 반도체막은 치밀한 막이 된다.
산화물 반도체막(330)을 성막할 때에 이용하는 스퍼터링 가스는, 수소, 물, 수산기 또는 수소화물 등의 불순물이, 농도 ppm 정도, 농도 ppb 정도까지 제거된 고순도 가스를 이용하는 것이 바람직하다.
감압 상태로 유지된 처리실 내에 기판을 유지시키고 기판 온도를 100℃ 이상 600℃ 이하 바람직하게는 200℃ 이상 400℃ 이하로 한다. 기판을 가열하면서 성막함으로써, 성막한 산화물 반도체막에 포함되는 불순물 농도를 감소시킬 수 있다. 또한, 스퍼터링에 의한 손상이 경감된다. 그리고, 처리실 내의 잔류 수분을 제거하면서 수소 및 수분이 제거된 스퍼터링 가스를 도입하고 금속 산화물을 타겟으로 하여 게이트 절연층(302) 상에 산화물 반도체막(330)을 성막한다. 처리실 내의 잔류 수분을 제거하기 위해서는 흡착형의 진공 펌프를 이용하는 것이 바람직하다. 예를 들어, 크라이오 펌프, 이온 펌프, 티타늄 서브리메이션 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단은 터보 펌프에 콜드트랩을 부가한 것일 수도 있다. 크라이오 펌프를 이용하여 배기시킨 처리실은, 예를 들어, 수소 원자, 물(H2O) 등 수소 원자를 포함하는 화합물(보다 바람직하게는 탄소 원자를 포함하는 화합물도) 등이 배기되므로, 이 처리실에서 성막한 산화물 반도체막에 포함되는 불순물의 농도를 감소시킬 수 있다.
성막 조건의 일례로서는, 기판과 타겟 사이의 거리를 100mm, 압력 0.6Pa, 직류(DC) 전원 0.5kW, 산소(산소 유량 비율 100%) 분위기하의 조건이 적용된다. 또한 펄스 직류(DC) 전원을 이용하면, 성막시에 발생하는 가루형 물질(파티클, 먼지라고도 함)을 경감시킬 수 있어 두께 분포도 균일해지므로 바람직하다. 산화물 반도체막은 바람직하게는 5nm 이상 30nm 이하로 한다. 또한 적용하는 산화물 반도체 재료에 의해 적절한 두께는 다르며, 재료에 따라 적절히 두께를 선택할 수 있다.
이어서 산화물 반도체막(330)을 제2 포토리소그래피 공정에 의해 섬형의 산화물 반도체층으로 가공한다. 또한, 섬형의 산화물 반도체층을 형성하기 위한 레지스트 마스크를 잉크젯법으로 형성할 수도 있다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않으므로 제조비용을 줄일 수 있다.
이어서 산화물 반도체층에 제1 가열 처리를 수행한다. 이 제1 가열 처리에 의해 산화물 반도체층의 탈수화 또는 탈수소화를 수행할 수 있다. 제1 가열 처리의 온도는, 400℃ 이상 750℃ 이하, 바람직하게는 400℃ 이상 기판의 변형점 미만으로 한다. 여기서는, 가열 처리 장치의 하나인 전기로에 기판을 도입하고, 산화물 반도체층에 대해 질소 분위기하 450℃에서 1시간의 가열 처리를 수행한 후, 대기에 접하지 않고 산화물 반도체층으로의 물이나 수소의 재혼입을 막아 산화물 반도체층(331)을 얻는다(도 11(B) 참조.).
또한 가열 처리 장치는 전기로에 한정되지 않고, 저항 발열체 등의 발열체로부터의 열전도 또는 열복사에 의해 피처리물을 가열하는 장치를 구비할 수도 있다. 예를 들어, GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 이용할 수 있다. LRTA 장치는, 할로겐 램프, 메탈할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프에서 발생하는 광(전자파)의 복사에 의해 피처리물을 가열하는 장치이다. GRTA 장치는 고온의 가스를 이용하여 가열 처리를 수행하는 장치이다. 기체로는, 아르곤 등의 희가스, 또는 가열 처리에 의해 피처리물과 반응하지 않는 질소와 같은 불활성 기체가 사용된다.
예를 들어, 제1 가열 처리로서 650℃~700℃의 고온으로 가열한 불활성 가스 내로 기판을 이동시켜 넣고 수분간 가열한 후, 기판을 이동시켜 고온으로 가열한 불활성 가스 내에서 꺼내는 GRTA를 수행할 수도 있다. GRTA를 이용하면 단시간으로 고온 가열 처리가 가능해진다.
또한 제1 가열 처리에서는, 질소, 또는 헬륨, 네온, 아르곤 등의 희가스에, 물, 수소 등이 포함되지 않는 것이 바람직하다. 또는, 가열 처리 장치에 도입하는 질소, 또는 헬륨, 네온, 아르곤 등의 희가스의 순도를, 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 하는 것이 바람직하다.
또한, 제1 가열 처리의 조건, 또는 산화물 반도체층의 재료에 따라서는 산화물 반도체막이 결정화되어 미결정막 또는 다결정막이 되는 경우도 있다. 예를 들어, 결정화율이 90% 이상, 또는 80% 이상인 미결정의 산화물 반도체막이 되는 경우도 있다. 또한, 제1 가열 처리의 조건, 또는 산화물 반도체층의 재료에 따라서는, 결정 성분을 포함하지 않는 비정질의 산화물 반도체막이 되는 경우도 있다. 또한, 비정질의 산화물 반도체 내에 미결정부(입경 1nm 이상 20nm 이하(대표적으로는 2nm 이상 4nm 이하))가 혼재하는 산화물 반도체막이 되는 경우도 있다.
또한, 산화물 반도체층의 제1 가열 처리는, 섬형의 산화물 반도체층으로 가공하기 전의 산화물 반도체막(330)에 수행할 수도 있다. 이 경우에는 제1 가열 처리 후에, 가열 장치에서 기판을 꺼내 포토리소그래피 공정을 수행한다.
산화물 반도체층에 대한 탈수화, 탈수소화의 효과를 나타내는 가열 처리는, 산화물 반도체층 성막 후, 산화물 반도체층 상에 소스 전극 및 드레인 전극을 적층시킨 후, 소스 전극 및 드레인 전극 상에 보호 절연막을 형성한 후 중 언제라도 수행할 수 있다.
또한, 게이트 절연층(302)에 컨택트홀을 형성하는 경우, 그 공정은 산화물 반도체막(330)에 탈수화 또는 탈수소화 처리를 수행하기 전에 실시할 수도 후에 실시할 수도 있다.
또한 여기서의 산화물 반도체막의 에칭은 웨트 에칭에 한정되지 않고 드라이 에칭을 이용할 수도 있다.
원하는 가공 형상으로 에칭할 수 있도록, 재료에 맞추어 에칭 조건(에칭액, 에칭 시간, 온도 등)을 적절히 조절한다.
이어서 게이트 절연층(302), 및 산화물 반도체층(331) 상에 도전막을 형성한다. 도전막을 스퍼터링법이나 진공 증착법으로 형성할 수 있다. 도전막의 재료로서는, Al, Cr, Cu, Ta, Ti, Mo, W에서 선택된 원소, 또는 상술한 원소를 성분으로 하는 합금이나, 상술한 원소를 조합한 합금막 등을 들 수 있다. 또한, 망간, 마그네슘, 지르코늄, 베릴륨, 토륨 중 어느 하나 또는 복수에서 선택된 재료를 이용할 수도 있다. 또한, 도전막은, 단층 구조일 수도, 2층 이상의 적층 구조로 할 수도 있다. 예를 들어, 실리콘을 포함하는 알루미늄막의 단층 구조, 알루미늄막 상에 티타늄막을 적층하는 2층 구조, Ti막과, 그 Ti막 상에 중첩하여 알루미늄막을 적층하고 추가로 그 위에 Ti막을 성막하는 3층 구조 등을 들 수 있다. 또한, Al에, 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), Nd(네오디움), Sc(스칸듐)에서 선택된 원소를 단수, 또는 복수 조합한 막, 합금막, 또는 질화막을 이용할 수도 있다.
도전막 형성후에 가열 처리를 수행하는 경우에는, 이 가열 처리에 견디는 내열성을 도전막에 부여하는 것이 바람직하다.
제3 포토리소그래피 공정에 의해 도전막 상에 레지스트 마스크를 형성하고 선택적으로 에칭을 수행하여 소스 전극층(315a), 드레인 전극층(315b)을 형성한 후, 레지스트 마스크를 제거한다(도 11(C) 참조.).
제3 포토리소그래피 공정에서의 레지스트 마스크 형성시의 노광에는, 자외선이나 KrF 레이저광이나 ArF 레이저광을 이용한다. 산화물 반도체층(331) 상에서 이웃하는 소스 전극층의 하단부와 드레인 전극층의 하단부와의 간격폭에 의해, 후에 형성되는 박막 트랜지스터의 채널 길이(L)가 결정된다. 또한 채널 길이(L)=25nm 미만인 노광을 수행하는 경우에는, 수nm~수십nm로 극히 파장이 짧은 초자외선(Extreme Ultraviolet)을 이용하여 제3 포토리소그래피 공정에서의 레지스트 마스크 형성시의 노광을 수행한다. 초자외선에 의한 노광은 해상도가 높고 초점심도도 크다. 따라서, 후에 형성되는 박막 트랜지스터의 채널 길이(L)를 10nm 이상 1000nm 이하로 하는 것도 가능하고 회로의 동작 속도를 고속화할 수 있으며 나아가 오프 전류값이 극히 작으므로 저소비전력화도 도모할 수 있다.
또한 도전막의 에칭시에, 산화물 반도체층(331)은 제거되지 않도록 각각의 재료 및 에칭 조건을 적절히 조절한다.
본 실시형태에서는, 도전막으로서 Ti막을 사용하고, 산화물 반도체층(331)으로는 In-Ga-Zn-O계 산화물 반도체를 사용하고, 에칭액으로서 암모니아과수(31중량% 과산화수소수：28중량% 암모니아수：물=5：2：2)를 사용한다.
또한 제3 포토리소그래피 공정에서는, 산화물 반도체층(331)은 일부만이 에칭 되어 홈부(요입부)를 갖는 산화물 반도체층이 될 수도 있다. 또한, 소스 전극층(315a), 드레인 전극층(315b)를 형성하기 위한 레지스트 마스크를 잉크젯법으로 형성할 수도 있다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않으므로 제조비용을 줄일 수 있다.
또한, 산화물 반도체층과 소스 전극층 및 드레인 전극층과의 사이에 산화물 도전층을 형성할 수도 있다. 산화물 도전층과 소스 전극층 및 드레인 전극층을 형성하기 위한 금속층은 연속 성막이 가능하다. 산화물 도전층은 소스영역 및 드레인영역으로서 기능할 수 있다.
소스영역 및 드레인영역으로서 산화물 도전층을 산화물 반도체층과 소스 전극층 및 드레인 전극층과의 사이에 마련함으로써 소스영역 및 드레인영역의 저저항화를 도모할 수 있어 트랜지스터의 고속 동작을 도모할 수 있다.
또한, 포토리소그래피 공정에 이용하는 포토마스크수 및 공정수를 삭감하기 위해, 투과된 광이 복수의 강도가 되는 노광 마스크인 다계조 마스크에 의해 형성된 레지스트 마스크를 이용하여 에칭 공정을 수행할 수도 있다. 다계조 마스크를 이용하여 형성한 레지스트 마스크는 복수의 두께를 갖는 형상이 되고, 에칭을 수행함으로써 추가로 형상을 변형할 수 있으므로, 다른 패턴으로 가공하는 복수의 에칭 공정에 이용할 수 있다. 따라서, 하나의 다계조 마스크에 의해 적어도 2종류 이상의 다른 패턴에 대응하는 레지스트 마스크를 형성할 수 있다. 따라서 노광 마스크수를 삭감할 수 있고 대응하는 포토리소그래피 공정도 삭감할 수 있으므로 공정의 간략화가 가능해진다.
이어서 N2O, N2, 또는 Ar 등의 가스를 이용한 플라즈마 처리를 수행한다. 이 플라즈마 처리에 의해 노출되어 있는 산화물 반도체층의 표면에 부착된 흡착수 등을 제거한다. 또한, 산소와 아르곤의 혼합 가스를 이용하여 플라즈마 처리를 수행할 수도 있다.
플라즈마 처리를 수행한 후, 대기에 접하지 않고 산화물 반도체층의 일부에 접촉하는 보호 절연막이 되는 산화물 절연층(316)을 형성한다.
산화물 절연층(316)은 적어도 1nm 이상의 막 두께로 하고, 산화물 절연층(316)에 물, 수소 등의 불순물을 혼입시키지 않는, 스퍼터링법 등의 방법을 적절히 이용하여 형성할 수 있다. 산화물 절연층(316)에 수소가 포함되면, 그 수소가 산화물 반도체층으로 침입하거나, 수소가 산화물 반도체층 내의 산소를 추출하여 산화물 반도체층의 채널이 형성되는 영역과는 반대측의 면(소위 백 채널측)이 저저항화(N형화)되어 기생 채널이 형성될 우려가 있다. 따라서, 산화물 절연층(316)은 가능한 한 수소를 포함하지 않는 막이 되도록, 성막 방법에 수소를 이용하지 않는 것이 중요하다.
본 실시형태에서는, 스퍼터링법을 이용하여 산화물 절연층(316)으로서 막 두께 200nm의 산화 규소막을 성막한다. 성막시의 기판 온도는 실온 이상 300℃ 이하일 수 있고, 본 실시형태에서는 100℃로 한다. 산화 규소막의 스퍼터링법에 의한 성막은, 희가스(대표적으로는 아르곤) 분위기하, 산소 분위기하, 또는 희가스(대표적으로는 아르곤) 및 산소 분위기하에서 수행할 수 있다. 또한, 타겟으로서 산화 규소 타겟 또는 규소 타겟을 이용할 수 있다. 예를 들어, 규소 타겟을 이용하여 산소, 및 질소 분위기하에서 스퍼터링법에 의해 산화 규소를 형성할 수 있다. 저저항화된 산화물 반도체층에 접촉하여 형성하는 산화물 절연층(316)은 수분이나, 수소이온이나, OH- 등의 불순물을 포함하지 않고, 이것들이 외부로부터 침입하는 것을 막는 무기 절연막을 이용하며, 대표적으로는 산화 실리콘막, 산화 질화 실리콘막, 산화 알루미늄막, 또는 산화 질화 알루미늄막 등을 이용한다.
이 경우에 있어서, 처리실 내의 잔류 수분을 제거하면서 산화물 절연층(316)을 성막하는 것이 바람직하다. 산화물 반도체층(331) 및 산화물 절연층(316)에 수소, 수산기 또는 수분이 포함되지 않도록 하기 위함이다.
처리실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프를 이용하는 것이 바람직하다. 예를 들어, 크라이오 펌프, 이온 펌프, 티타늄 서브리메이션 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단은, 터보 펌프에 콜드트랩을 부가한 것일 수도 있다. 크라이오 펌프를 이용하여 배기시킨 처리실은, 예를 들어 수소 원자나, 물(H2O) 등 수소 원자를 포함하는 화합물을 포함하는 화합물 등이 배기되므로, 이 처리실에서 성막한 산화물 절연층(316)에 포함되는 불순물의 농도를 감소시킬 수 있다.
산화물 절연층(316)을 성막할 때에 이용하는 스퍼터링 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이, 농도 ppm 정도, 농도 ppb 정도까지 제거된 고순도 가스를 이용하는 것이 바람직하다.
이어서 불활성 가스 분위기하, 또는 산소 가스 분위기하에서 제2 가열 처리(바람직하게는 200℃ 이상 400℃ 이하, 예를 들어 250℃ 이상 350℃ 이하)를 수행한다. 예를 들어, 질소 분위기하에서 250℃, 1시간의 제2 가열 처리를 수행한다. 제2 가열 처리를 수행하면 산화물 반도체층의 일부(채널 형성 영역)가 산화물 절연층(316)과 접촉한 상태로 가열된다.
이상의 공정을 거쳐 성막 후의 산화물 반도체막에 대해 탈수화 또는 탈수소화를 위한 가열 처리를 수행하여 저저항화한 후, 산화물 반도체막의 일부를 선택적으로 산소 과잉인 상태로 한다. 그 결과, 게이트 전극층(311)과 중첩되는 채널 형성 영역(313)은 i형이 되고, 소스 전극층(315a)과 중첩되는 고저항 소스영역(314a)과, 드레인 전극층(315b)과 중첩되는 고저항 드레인영역(314b)이 자기 정합적으로 형성된다. 이상의 공정으로 박막 트랜지스터(310)가 형성된다(도 11(D) 참조.).
또한 대기중, 100℃ 이상 200℃ 이하, 1시간 이상 30시간 이하에서의 가열 처리를 수행할 수도 있다. 본 실시형태에서는 150℃에서 10시간 가열 처리를 수행한다. 이 가열 처리는 일정한 가열 온도를 유지하며 가열할 수도 있고, 실온에서 100℃ 이상 200℃의 가열 온도로의 승온과 가열 온도에서 실온까지의 강온을 여러번 반복하여 수행할 수도 있다. 또한, 이 가열 처리를, 산화물 절연막의 형성전에 감압하에서 수행할 수도 있다. 감압하에서 가열 처리를 수행하면 가열 시간을 단축할 수 있다. 이 가열 처리에 의해 노멀리-오프되는 박막 트랜지스터를 얻을 수 있다. 따라서 표시 장치의 신뢰성을 향상시킬 수 있다.
또한 드레인 전극층(315b)(및 소스 전극층(315a))과 중첩된 산화물 반도체층에 있어서 고저항 드레인영역(314b)(또는 고저항 소스영역(314a))을 형성함으로써 박막 트랜지스터의 신뢰성의 향상을 도모할 수 있다. 구체적으로는, 고저항 드레인영역(314b)을 형성함으로써 드레인 전극층(315b)부터 고저항 드레인영역(314b), 채널 형성 영역(313)에 걸쳐 도전성을 단계적으로 변화시킬 수 있는 구조로 할 수 있다. 따라서 드레인 전극층(315b)에 고전원 전위(Vdd)를 공급하는 배선에 접속하여 동작시키는 경우, 게이트 전극층(311)과 드레인 전극층(315b)과의 사이에 고전압이 인가되어도 고저항 드레인영역이 버퍼가 되어 국소적인 전계 집중이 쉽게 발생하지 않아 트랜지스터의 내압을 향상시킨 구성을 이룰 수 있다.
또한, 산화물 반도체층에서의 고저항 소스영역 또는 고저항 드레인영역은, 산화물 반도체층의 두께가 15nm 이하로 얇은 경우에는 두께 방향 전체에 걸쳐 형성되지만, 산화물 반도체층의 두께가 30nm 이상 50nm 이하로 상대적으로 두꺼운 경우에는, 산화물 반도체층의 일부, 소스 전극층 또는 드레인 전극층과 접하는 영역 및 그 근방이 저저항화되어 고저항 소스영역 또는 고저항 드레인영역이 형성되고 산화물 반도체층에 있어서 게이트 절연막에 가까운 영역은 i형으로 할 수도 있다.
산화물 절연층(316) 상에 추가로 보호 절연층을 형성할 수도 있다. 예를 들어, RF 스퍼터링법을 이용하여 질화 규소막을 형성한다. RF 스퍼터링법은 양산성이 좋으므로 보호 절연층의 성막 방법으로서 바람직하다. 보호 절연층은 수분이나, 수소이온이나, OH- 등의 불순물을 포함하지 않고, 이것들이 외부로부터 침입하는 것을 막는 무기 절연막을 사용하며 질화 실리콘막, 질화 알루미늄막, 질화 산화 실리콘막, 질화 산화 알루미늄막 등을 사용한다. 본 실시형태에서는, 보호 절연층으로서 보호 절연층(303)을 질화 실리콘막을 사용하여 형성한다(도 11(E) 참조.).
본 실시형태에서는, 보호 절연층(303)으로서, 산화물 절연층(316)까지 형성된 기판(300)을 100℃~400℃의 온도로 가열하고, 수소 및 수분이 제거된 고순도 질소를 포함하는 스퍼터링 가스를 도입하고 실리콘 반도체의 타겟을 이용하여 질화 실리콘막을 성막한다. 이 경우에 있어서도, 산화물 절연층(316)과 마찬가지로 처리실 내의 잔류 수분을 제거하면서 보호 절연층(303)을 성막하는 것이 바람직하다.
보호 절연층(303) 상에 평탄화를 위한 평탄화 절연층을 마련할 수도 있다.
이상과 같이, 고순도화된 산화물 반도체층을 박막 트랜지스터에 적용함으로써 오프 전류를 감소시킨 박막 트랜지스터를 제공할 수 있다. 또한, 본 실시형태에서 설명한 오프 전류를 감소시킨 박막 트랜지스터를, 표시 장치의 화소에 적용함으로써 화소에 마련한 유지 용량이 전압을 유지할 수 있는 기간을 길게 할 수 있다. 따라서 정지화 등을 표시할 때의 소비 전력이 적은 표시 장치를 제공할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 7)
본 실시형태는, 본 명세서에서 개시하는 표시 장치에 적용할 수 있는 박막 트랜지스터의 다른 예를 나타낸다. 본 실시형태에서 나타낸 박막 트랜지스터(360)는 실시형태 1의 박막 트랜지스터(106)로서 이용할 수 있다.
본 실시형태의 박막 트랜지스터의 단면 구조의 일례를 도 12(A) 내지 (D)에 도시하였다. 도 12(A) 내지 (D)에 도시된 박막 트랜지스터(360)는 채널 보호형(채널 스톱형이라고도 함)이라 불리는 보텀 게이트 구조 중 하나이며 역스태거형 박막 트랜지스터로도 칭한다.
또한, 박막 트랜지스터(360)는 싱글 게이트 구조의 박막 트랜지스터를 이용하여 설명했으나, 필요에 따라 채널 형성 영역을 복수 갖는 멀티 게이트 구조의 박막 트랜지스터도 형성할 수 있다.
이하, 도 12(A) 내지 (D)를 이용하여 기판(320) 상에 박막 트랜지스터(360)를 제조하는 공정을 설명한다.
*우선, 절연 표면을 갖는 기판(320) 상에 도전막을 형성한 후, 제1 포토리소그래피 공정에 의해 게이트 전극층(361)을 형성한다. 또한 레지스트 마스크를 잉크젯법으로 형성할 수도 있다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않으므로 제조비용을 줄일 수 있다.
또한, 게이트 전극층(361)의 재료는, 몰리브덴, 티타늄, 크롬, 탄탈륨, 텅스텐, 알루미늄, 구리, 네오디움, 스칸듐 등의 금속재료 또는 이들을 주성분으로 하는 합금 재료를 이용하고, 단층으로 또는 적층하여 형성할 수 있다.
이어서 게이트 전극층(361) 상에 게이트 절연층(322)을 형성한다.
본 실시형태에서는, 게이트 절연층(322)으로서 플라즈마 CVD법에 의해 막 두께 100nm 이하의 산화 질화 규소층을 형성한다.
이어서 게이트 절연층(322) 상에, 막 두께 2nm 이상 200nm 이하의 산화물 반도체막을 형성하고, 제2 포토리소그래피 공정에 의해 섬형의 산화물 반도체층으로 가공한다. 본 실시형태에서는, 산화물 반도체막을 In-Ga-Zn-O계 산화물 반도체 성막용 타겟을 이용하여 스퍼터링법에 의해 성막한다.
이 경우에 있어서, 처리실 내의 잔류 수분을 제거하면서 산화물 반도체막을 성막하는 것이 바람직하다. 산화물 반도체막에 수소, 수산기 또는 수분이 포함되지 않도록 하기 위함이다.
처리실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프를 이용하는 것이 바람직하다. 예를 들어, 크라이오 펌프, 이온 펌프, 티타늄 서브리메이션 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단은, 터보 펌프에 콜드트랩을 부가한 것일 수도 있다. 크라이오 펌프를 이용하여 배기시킨 처리실은, 예를 들어, 수소 원자나, 물(H2O) 등 수소 원자를 포함하는 화합물을 포함하는 화합물 등이 배기되므로, 이 처리실에서 성막한 산화물 반도체막에 포함되는 불순물의 농도를 감소시킬 수 있다.
산화물 반도체막을 성막할 때에 이용하는 스퍼터링 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이, 농도 ppm 정도, 농도 ppb 정도까지 제거된 고순도 가스를 이용하는 것이 바람직하다.
이어서 산화물 반도체층의 탈수화 또는 탈수소화를 수행한다. 탈수화 또는 탈수소화를 수행하는 제1 가열 처리의 온도는, 400℃ 이상 750℃ 이하, 바람직하게는 400℃ 이상 기판의 변형점 미만으로 한다. 여기에서는, 가열 처리 장치의 하나인 전기로에 기판을 도입하고, 산화물 반도체층에 대해 질소 분위기하 450℃에서 1시간의 가열 처리를 수행한 후, 대기에 접하지 않고 산화물 반도체층으로의 물이나 수소의 재혼입을 막아 산화물 반도체층(332)을 얻는다(도 12(A) 참조.).
이어서 N2O, N2, 또는 Ar 등의 가스를 이용한 플라즈마 처리를 수행한다. 이 플라즈마 처리에 의해 노출되어 있는 산화물 반도체층의 표면에 부착된 흡착수 등을 제거한다. 또한, 산소와 아르곤의 혼합 가스를 이용하여 플라즈마 처리를 수행할 수도 있다.
이어서 게이트 절연층(322), 및 산화물 반도체층(332) 상에, 산화물 절연층을 형성한 후, 제3 포토리소그래피 공정에 의해 레지스트 마스크를 형성하고 선택적으로 에칭을 수행하여 산화물 절연층(366)을 형성한 후 레지스트 마스크를 제거한다.
본 실시형태에서는, 산화물 절연층(366)으로서 스퍼터링법을 이용하여 막 두께 200nm의 산화 규소막을 성막한다. 성막시의 기판 온도는, 실온 이상 300℃ 이하일 수 있고, 본 실시형태에서는 100℃로 한다. 산화 규소막의 스퍼터링법에 의한 성막은, 희가스(대표적으로는 아르곤) 분위기하, 산소 분위기하, 또는 희가스(대표적으로는 아르곤) 및 산소 분위기하에서 수행할 수 있다. 또한, 타겟으로서 산화 규소 타겟 또는 규소 타겟을 이용할 수 있다. 예를 들어, 규소 타겟을 이용하고 산소, 및 질소 분위기하에서 스퍼터링법에 의해 산화 규소를 형성할 수 있다. 저저항화된 산화물 반도체층에 접촉하여 형성하는 산화물 절연층(366)은, 수분이나, 수소이온이나, OH- 등의 불순물을 포함하지 않고, 이것들이 외부로부터 침입하는 것을 막는 무기 절연막을 이용하며 대표적으로는 산화 실리콘막, 산화 질화 실리콘막, 산화 알루미늄막, 또는 산화 질화 알루미늄막 등을 이용한다.
이 경우에 있어서, 처리실 내의 잔류 수분을 제거하면서 산화물 절연층(366)을 성막하는 것이 바람직하다. 산화물 반도체층(332) 및 산화물 절연층(366)에 수소, 수산기 또는 수분이 포함되지 않도록 하기 위함이다.
처리실 내의 잔류 수분을 제거하기 위해서는 흡착형의 진공 펌프를 이용하는 것이 바람직하다. 예를 들어, 크라이오 펌프, 이온 펌프, 티타늄 서브리메이션 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단은, 터보 펌프에 콜드트랩을 부가한 것일 수도 있다. 크라이오 펌프를 이용하여 배기시킨 처리실은 예를 들어, 수소 원자나, 물(H2O) 등 수소 원자를 포함하는 화합물을 포함하는 화합물 등이 배기되므로 이 처리실에서 성막한 산화물 절연층(366)에 포함되는 불순물의 농도를 감소시킬 수 있다.
산화물 절연층(366)을 성막할 때에 이용하는 스퍼터링 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이, 농도 ppm 정도, 농도 ppb 정도까지 제거된 고순도 가스를 이용하는 것이 바람직하다.
이어서 불활성 가스 분위기하, 또는 산소 가스 분위기하에서 제2 가열 처리(바람직하게는 200℃ 이상 400℃ 이하, 예를 들어 250℃ 이상 350℃ 이하)를 수행할 수도 있다. 예를 들어, 질소 분위기하에서 250℃, 1시간의 제2 가열 처리를 수행한다. 제2 가열 처리를 수행하면 산화물 반도체층의 일부(채널 형성 영역)가 산화물 절연층(366)과 접촉한 상태로 가열된다.
본 실시형태는, 아울러 산화물 절연층(366)이 마련되고 일부가 노출되어 있는 산화물 반도체층(332)을 질소, 불활성 가스 분위기하, 또는 감압하에서 가열 처리를 수행한다. 산화물 절연층(366)에 의해 덮이지 않은 노출된 산화물 반도체층(332)의 영역은 질소, 불활성 가스 분위기하, 또는 감압하에서 가열 처리를 수행하면 저저항화될 수 있다. 예를 들어, 질소 분위기하에서 250℃, 1시간의 가열 처리를 수행한다.
산화물 절연층(366)이 마련된 산화물 반도체층(332)에 대한 질소 분위기하의 가열 처리에 의해 산화물 반도체층(332)의 노출 영역은 저저항화되어 저항이 다른 영역(도 12(B)에서는 빗금 영역 및 흰 바탕 영역으로 나타냄)을 갖는 산화물 반도체층(362)이 된다.
이어서 게이트 절연층(322), 산화물 반도체층(362), 및 산화물 절연층(366) 상에 도전막을 형성한 후 제4 포토리소그래피 공정에 의해 레지스트 마스크를 형성하고 선택적으로 에칭을 수행하여 소스 전극층(365a), 드레인 전극층(365b)을 형성한 후 레지스트 마스크를 제거한다(도 12(C) 참조.).
소스 전극층(365a), 드레인 전극층(365b)의 재료로서는, Al, Cr, Cu, Ta, Ti, Mo, W에서 선택된 원소, 또는 상술한 원소를 성분으로 하는 합금이나, 상술한 원소를 조합한 합금막 등을 들 수 있다. 또한, 도전막은 단층 구조일 수도, 2층 이상의 적층 구조로 할 수도 있다.
이상의 공정을 거침으로써 성막 후의 산화물 반도체막에 대해 탈수화 또는 탈수소화를 위한 가열 처리를 수행하여 저저항화시킨 후 산화물 반도체막의 일부를 선택적으로 산소 과잉인 상태로 한다. 그 결과, 산화물 절연층(366)과 중첩되는 채널 형성 영역(363)은 i형이 되고, 소스 전극층(365a)과 중첩되는 고저항 소스영역(364a)과 드레인 전극층(365b)과 중첩되는 고저항 드레인영역(364b)이 자기 정합적으로 형성된다. 이상의 공정으로 박막 트랜지스터(360)가 형성된다.
또한 대기중, 100℃ 이상 200℃ 이하, 1시간 이상 30시간 이하에서의 가열 처리를 수행할 수도 있다. 본 실시형태에서는 150℃에서 10시간 가열 처리를 수행한다. 이 가열 처리는 일정한 가열 온도를 유지하며 가열할 수도 있고, 실온에서 100℃ 이상 200℃의 가열 온도로의 승온과 가열 온도에서 실온까지의 강온을 여러번 반복하여 수행할 수도 있다. 또한, 이 가열 처리를, 산화물 절연막의 형성전에 감압하에서 수행할 수도 있다. 감압하에서 가열 처리를 수행하면 가열 시간을 단축할 수 있다. 이 가열 처리에 의해, 노멀리-오프되는 박막 트랜지스터를 얻을 수 있다. 따라서 표시 장치의 신뢰성을 향상시킬 수 있다.
또한 드레인 전극층(365b)(및 소스 전극층(365a))과 중첩되는 산화물 반도체층에 있어서 고저항 드레인영역(364b)(또는 고저항 소스영역(364a))을 형성함으로써 박막 트랜지스터의 신뢰성의 향상을 도모할 수 있다. 구체적으로는, 고저항 드레인영역(364b)을 형성함으로써 드레인 전극층에서부터 고저항 드레인영역(364b), 채널 형성 영역(363)에 걸쳐 도전성을 단계적으로 변화시킬 수 있는 구조로 할 수 있다. 따라서 드레인 전극층(365b)에 고전원 전위(Vdd)를 공급하는 배선에 접속하여 동작시키는 경우, 게이트 전극층(361)과 드레인 전극층(365b)과의 사이에 고전압이 인가되어도 고저항 드레인영역(364b)이 버퍼가 되어 국소적인 전계 집중이 쉽게 발생하지 않아 트랜지스터의 내압을 향상시킨 구성을 이룰 수 있다.
이어서, 소스 전극층(365a), 드레인 전극층(365b), 산화물 절연층(366) 상에 보호 절연층(323)을 형성한다. 본 실시형태에서는 보호 절연층(323)을 질화 규소막을 이용하여 형성한다(도 12(D) 참조.).
또한 소스 전극층(365a), 드레인 전극층(365b), 산화물 절연층(366) 상에 추가로 산화물 절연층을 형성하고, 이 산화물 절연층 상에 보호 절연층(323)을 적층할 수도 있다.
이상과 같이, 고순도화된 산화물 반도체층을 박막 트랜지스터에 적용함으로써 오프 전류를 감소시킨 박막 트랜지스터를 제공할 수 있다. 또한, 본 실시형태에서 설명한 오프 전류를 감소시킨 박막 트랜지스터를, 표시 장치의 화소에 적용함으로써 화소에 마련한 유지 용량이 전압을 유지할 수 있는 기간을 길게 할 수 있다. 따라서 정지화 등을 표시할 때의 소비 전력이 적은 표시 장치를 제공할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 8)
본 실시형태는, 본 명세서에서 개시하는 표시 장치에 적용할 수 있는 박막 트랜지스터의 다른 예를 나타낸다. 본 실시형태에서 나타낸 박막 트랜지스터(350)는 실시형태 1의 박막 트랜지스터(106)로서 이용할 수 있다.
본 실시형태의 박막 트랜지스터의 단면 구조의 일례를 도 13(A) 내지 (D)에 도시한다.
또한, 박막 트랜지스터(350)는 싱글 게이트 구조의 박막 트랜지스터를 이용하여 설명했으나, 필요에 따라 채널 형성 영역을 복수 갖는 멀티 게이트 구조의 박막 트랜지스터도 형성할 수 있다.
이하, 도 13(A) 내지 (D)를 이용하여 기판(340) 상에 박막 트랜지스터(350)를 제조하는 공정을 설명한다.
우선, 절연 표면을 갖는 기판(340) 상에 도전막을 형성한 후 제1 포토리소그래피 공정에 의해 게이트 전극층(351)을 형성한다. 본 실시형태에서는 게이트 전극층(351)으로서 막 두께 150nm의 텅스텐막을 스퍼터링법을 이용하여 형성한다.
이어서 게이트 전극층(351) 상에 게이트 절연층(342)을 형성한다. 본 실시형태에서는 게이트 절연층(342)으로서 플라즈마 CVD법에 의해 막 두께 100nm 이하의 산화 질화 규소층을 형성한다.
이어서 게이트 절연층(342)에 도전막을 형성하고, 제2 포토리소그래피 공정에 의해 도전막 상에 레지스트 마스크를 형성하고 선택적으로 에칭을 수행하여 소스 전극층(355a), 드레인 전극층(355b)을 형성한 후 레지스트 마스크를 제거한다(도 13(A) 참조.).
이어서 산화물 반도체막(345)을 형성한다(도 13(B) 참조.). 본 실시형태에서는 산화물 반도체막(345)을 In-Ga-Zn-O계 산화물 반도체 성막용 타겟을 이용하여 스퍼터링법에 의해 성막한다. 산화물 반도체막(345)을 제3 포토리소그래피 공정에 의해 섬형의 산화물 반도체층으로 가공한다.
이 경우에 있어서, 처리실 내의 잔류 수분을 제거하면서 산화물 반도체막(345)를 성막하는 것이 바람직하다. 산화물 반도체막(345)에 수소, 수산기 또는 수분이 포함되지 않도록 하기 위함이다.
처리실 내의 잔류 수분을 제거하기 위해서는 흡착형의 진공 펌프를 이용하는 것이 바람직하다. 예를 들어, 크라이오 펌프, 이온 펌프, 티타늄 서브리메이션 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단은 터보 펌프에 콜드트랩을 부가한 것일 수도 있다. 크라이오 펌프를 이용하여 배기시킨 처리실은 예를 들어 수소 원자나, 물(H2O) 등 수소 원자를 포함하는 화합물을 포함하는 화합물 등이 배기되므로, 이 처리실에서 성막한 산화물 반도체막(345)에 포함되는 불순물의 농도를 감소시킬 수 있다.
산화물 반도체막(345)을 성막할 때에 이용하는 스퍼터링 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이, 농도 ppm 정도, 농도 ppb 정도까지 제거된 고순도 가스를 이용하는 것이 바람직하다.
이어서 산화물 반도체층의 탈수화 또는 탈수소화를 수행한다. 탈수화 또는 탈수소화를 수행하는 제1 가열 처리의 온도는 400℃ 이상 750℃ 이하, 바람직하게는 400℃ 이상 기판의 변형점 미만으로 한다. 여기서는, 가열 처리 장치의 하나인 전기로에 기판을 도입하고 산화물 반도체층에 대해 질소 분위기하 450℃에서 1시간의 가열 처리를 수행한 후 대기에 접하지 않고 산화물 반도체층으로의 물이나 수소의 재혼입을 막아 산화물 반도체층(346)을 얻는다(도 13(C) 참조.).
또한, 제1 가열 처리로서 650℃~700℃의 고온으로 가열한 불활성 가스 내로 기판을 이동시켜 넣고 수분간 가열한 후 기판을 이동시켜 고온으로 가열한 불활성 가스 내에서 꺼내는 GRTA를 수행할 수도 있다. GRTA를 이용하면 단시간으로 고온 가열 처리가 가능해진다.
이어서, 산화물 반도체층(346)에 접하는 보호 절연막이 되는 산화물 절연층(356)을 형성한다.
산화물 절연층(356)은 적어도 1nm 이상의 막 두께로 하고, 산화물 절연층(356)에 물, 수소 등의 불순물을 혼입시키지 않는, 스퍼터링법 등의 방법을 적절히 이용하여 형성할 수 있다. 산화물 절연층(356)에 수소가 포함되면 그 수소가 산화물 반도체층으로 침입하거나 또는 수소가 산화물 반도체층 내의 산소를 추출하여 산화물 반도체층의 채널이 형성되는 영역과는 반대측의 면(소위 백 채널측)이 저저항화(N형화)되어 기생 채널이 형성될 우려가 있다. 따라서, 산화물 절연층(356)은 가능한 한 수소를 포함하지 않는 막이 되도록, 성막 방법에 수소를 이용하지 않는 것이 중요하다.
본 실시형태에서는 산화물 절연층(356)으로서 스퍼터링법을 이용하여 막 두께 200nm의 산화 규소막을 성막한다. 성막시의 기판 온도는 실온 이상 300℃ 이하일 수 있고, 본 실시형태에서는 100℃로 한다. 산화 규소막의 스퍼터링법에 의한 성막은 희가스(대표적으로는 아르곤) 분위기하, 산소 분위기하, 또는 희가스(대표적으로는 아르곤) 및 산소 분위기하에서 수행할 수 있다. 또한, 타겟으로서 산화 규소 타겟 또는 규소 타겟을 이용할 수 있다. 예를 들어, 규소 타겟을 이용하여 산소, 및 질소 분위기하에서 스퍼터링법에 의해 산화 규소를 형성할 수 있다. 저저항화된 산화물 반도체층에 접촉하여 형성하는 산화물 절연층(356)은 수분이나, 수소이온이나, OH- 등의 불순물을 포함하지 않고, 이것들이 외부로부터 침입하는 것을 막는 무기 절연막을 이용하고 대표적으로는 산화 실리콘막, 산화 질화 실리콘막, 산화 알루미늄막, 또는 산화 질화 알루미늄막 등을 이용한다.
이 경우에 있어서, 처리실 내의 잔류 수분을 제거하면서 산화물 절연층(356)을 성막하는 것이 바람직하다. 산화물 반도체층(346) 및 산화물 절연층(356)에 수소, 수산기 또는 수분이 포함되지 않도록 하기 위함이다.
처리실 내의 잔류 수분을 제거하기 위해서는 흡착형의 진공 펌프를 이용하는 것이 바람직하다. 예를 들어, 크라이오 펌프, 이온 펌프, 티타늄 서브리메이션 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단은 터보 펌프에 콜드트랩을 부가한 것일 수도 있다. 크라이오 펌프를 이용하여 배기시킨 처리실은 예를 들어, 수소 원자나, 물(H2O) 등 수소 원자를 포함하는 화합물을 포함하는 화합물 등이 배기되므로, 이 처리실에서 성막한 산화물 절연층(356)에 포함되는 불순물의 농도를 감소시킬 수 있다.
산화물 절연층(356)을 성막할 때에 이용하는 스퍼터링 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이, 농도 ppm 정도, 농도 ppb 정도까지 제거된 고순도 가스를 이용하는 것이 바람직하다.
이어서 불활성 가스 분위기하, 또는 산소 가스 분위기하에서 제2 가열 처리(바람직하게는 200℃ 이상 400℃ 이하, 예를 들어 250℃ 이상 350℃ 이하)를 수행한다. 예를 들어, 질소 분위기하에서 250℃, 1시간의 제2 가열 처리를 수행한다. 제2 가열 처리를 수행하면 산화물 반도체층이 산화물 절연층(356)과 접촉한 상태로 가열된다.
이상의 공정을 거침으로써 성막 후의 산화물 반도체막에 대해 탈수화 또는 탈수소화를 위한 가열 처리를 수행하여 저저항화한 후, 산화물 반도체막을 산소 과잉인 상태로 한다. 그 결과, i형의 산화물 반도체층(352)이 형성된다. 이상의 공정으로 박막 트랜지스터(350)가 형성된다.
또한 대기중, 100℃ 이상 200℃ 이하, 1시간 이상 30시간 이하에서의 가열 처리를 수행할 수도 있다. 본 실시형태에서는 150℃에서 10시간 가열 처리를 수행한다. 이 가열 처리는 일정한 가열 온도를 유지하며 가열할 수도 있고, 실온에서 100℃ 이상 200℃의 가열 온도로의 승온과 가열 온도에서 실온까지의 강온을 여러번 반복하여 수행할 수도 있다. 또한, 이 가열 처리를, 산화물 절연막의 형성전에 감압하에서 수행할 수도 있다. 감압하에서 가열 처리를 수행하면 가열 시간을 단축할 수 있다. 이 가열 처리에 의해, 노멀리-오프되는 박막 트랜지스터를 얻을 수 있다. 따라서 표시 장치의 신뢰성을 향상시킬 수 있다.
또한 산화물 절연층(356) 상에 추가로 보호 절연층을 형성할 수도 있다. 예를 들어, RF 스퍼터링법을 이용하여 질화 규소막을 형성한다. 본 실시형태에서는 보호 절연층으로서 보호 절연층(343)을 질화 규소막을 이용하여 형성한다(도 13(D) 참조.).
또한, 보호 절연층(343) 상에 평탄화를 위한 평탄화 절연층을 마련할 수도 있다.
이상과 같이, 고순도화된 산화물 반도체층을 박막 트랜지스터에 적용함으로써 오프 전류를 감소시킨 박막 트랜지스터를 제공할 수 있다. 또한, 본 실시형태에서 설명한 오프 전류를 감소시킨 박막 트랜지스터를, 표시 장치의 화소에 적용함으로써 화소에 마련한 유지 용량이 전압을 유지할 수 있는 기간을 길게 할 수 있다. 따라서 정지화 등을 표시할 때의 소비 전력이 적은 표시 장치를 제공할 수 있다.
본 실시형태는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 9)
본 실시형태는, 본 명세서에서 개시하는 표시 장치에 적용할 수 있는 박막 트랜지스터의 다른 예를 나타낸다. 본 실시형태에서 나타낸 박막 트랜지스터(380)는 실시형태 1의 박막 트랜지스터(106)로서 이용할 수 있다.
본 실시형태에서는, 박막 트랜지스터의 제조 공정의 일부가 실시형태 6과 다른 예를 도 14에 도시하였다. 도 14는 도 11과 공정이 일부 다른 점을 제외하고는 동일하므로, 동일한 부분에는 동일한 부호를 사용하고, 동일한 부분의 상세한 설명은 생략한다.
실시형태 6에 따라, 기판(370) 상에 게이트 전극층(381)을 형성하고, 제1 게이트 절연층(372a), 제2 게이트 절연층(372b)을 적층한다. 본 실시형태에서는, 게이트 절연층을 2층 구조로 하고, 제1 게이트 절연층(372a)으로 질화물 절연층을, 제2 게이트 절연층(372b)으로 산화물 절연층을 이용한다.
산화 절연층으로서는, 산화 실리콘층, 산화 질화 실리콘층, 또는 산화 알루미늄층, 또는 산화 질화 알루미늄층 등을 사용할 수 있다. 또한, 질화 절연층으로서는, 질화 실리콘층, 질화 산화 실리콘층, 질화 알루미늄층, 또는 질화 산화 알루미늄층 등을 사용할 수 있다.
본 실시형태에서는 게이트 절연층을 게이트 전극층(381) 상에 질화 실리콘층과 산화 실리콘층을 차례로 적층한 구조로 한다. 제1 게이트 절연층(372a)으로서 스퍼터링법에 의해 막 두께 50nm 이상 200nm 이하(본 실시형태에서는 50nm)의 질화 실리콘층(SiNy(y＞0))을 형성하고, 제1 게이트 절연층(372a) 상에 제2 게이트 절연층(372b)으로서 막 두께 5nm 이상 300nm 이하(본 실시형태에서는 100nm)의 산화 실리콘층(SiOx(x＞0))을 적층하여 막 두께 150nm의 게이트 절연층을 형성한다.
이어서 산화물 반도체막의 형성을 수행하여 산화물 반도체막을 포토리소그래피 공정에 의해 섬형의 산화물 반도체층으로 가공한다. 본 실시형태에서는 산화물 반도체막을 In-Ga-Zn-O계 산화물 반도체 성막용 타겟을 이용하여 스퍼터링법에 의해 성막한다.
이 경우에 있어서, 처리실 내의 잔류 수분을 제거하면서 산화물 반도체막을 성막하는 것이 바람직하다. 산화물 반도체막에 수소, 수산기 또는 수분이 포함되지 않도록 하기 위함이다.
처리실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프를 이용하는 것이 바람직하다. 예를 들어, 크라이오 펌프, 이온 펌프, 티타늄 서브리메이션 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단은, 터보 펌프에 콜드트랩을 부가한 것일 수도 있다. 크라이오 펌프를 이용하여 배기시킨 처리실은, 예를 들어, 수소 원자나, 물(H2O) 등 수소 원자를 포함하는 화합물을 포함하는 화합물 등이 배기되므로, 이 처리실에서 성막한 산화물 반도체막에 포함되는 불순물의 농도를 감소시킬 수 있다.
산화물 반도체막을, 성막할 때에 이용하는 스퍼터링 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이, 농도 ppm 정도, 농도 ppb 정도까지 제거된 고순도 가스를 이용하는 것이 바람직하다.
이어서 산화물 반도체층의 탈수화 또는 탈수소화를 수행한다. 탈수화 또는 탈수소화를 수행하는 제1 가열 처리의 온도는, 400℃ 이상 750℃ 이하, 바람직하게는 425℃ 이상으로 한다. 또한 425℃ 이상이면 가열 처리 시간은 1시간 이하일 수 있으나, 425℃ 미만이면 가열 처리 시간은 1시간보다 길게 수행하기로 한다. 여기서는, 가열 처리 장치의 하나인 전기로에 기판을 도입하고 산화물 반도체층에 대해 질소 분위기하에서 가열 처리를 수행한 후 대기에 접하지 않고 산화물 반도체층으로의 물이나 수소의 재혼입을 막아 산화물 반도체층을 얻는다. 이후, 동일한 전기로에 고순도의 산소 가스, 고순도의 N2O 가스, 또는 초건조 에어(이슬점이 -40℃ 이하, 바람직하게는 -60℃ 이하)를 도입하여 냉각을 수행한다. 산소 가스 또는 N2O 가스에 물, 수소 등이 포함되지 않는 것이 바람직하다. 또는, 가열 처리 장치에 도입하는 산소 가스 또는 N2O 가스의 순도를 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉 산소 가스 또는 N2O 가스중의 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 하는 것이 바람직하다.
또한 가열 처리 장치는 전기로에 한정되지 않고, 예를 들어, GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 이용할 수 있다. LRTA 장치는 할로겐 램프, 메탈할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 발생하는 광(전자파)의 복사에 의해 피처리물을 가열하는 장치이다. 또한, LRTA 장치, 램프뿐 아니라, 저항 발열체 등의 발열체로부터의 열전도 또는 열복사에 의해 피처리물을 가열하는 장치를 구비할 수도 있다. GRTA는 고온의 가스를 이용하여 가열 처리를 수행하는 방법이다. 가스로는, 아르곤 등의 희가스, 또는 질소와 같은, 가열 처리에 의해 피처리물과 반응하지 않는 불활성 기체가 사용된다. RTA법을 이용하여 600℃~750℃에서 수분간 가열 처리를 수행할 수도 있다.
또한, 탈수화 또는 탈수소화를 수행하는 제1 가열 처리 후에 200℃ 이상 400℃ 이하, 바람직하게는 200℃ 이상 300℃ 이하의 온도로 산소 가스 또는 N2O 가스 분위기하에서의 가열 처리를 수행할 수도 있다.
또한, 산화물 반도체층의 제1 가열 처리는, 섬형의 산화물 반도체층으로 가공하기 전의 산화물 반도체막에 수행할 수도 있다. 이 경우에는, 제1 가열 처리 후에 가열 장치에서 기판을 꺼내 포토리소그래피 공정을 수행한다.
이상의 공정을 거쳐 산화물 반도체막 전체를 산소 과잉인 상태로 함으로써 고저항화, 즉 i형화시킨다. 따라서, 전체가 i형화된 산화물 반도체층(382)을 얻는다.
이어서 게이트 절연층(372b), 및 산화물 반도체층(382) 상에 도전막을 형성한다. 아울러 도전막 상에 포토리소그래피 공정에 의해 레지스트 마스크를 형성하고 선택적으로 에칭을 수행하여 소스 전극층(385a), 드레인 전극층(385b)을 형성하고 스퍼터링법으로 산화물 절연층(386)을 형성한다.
이 경우에 있어서, 처리실 내의 잔류 수분을 제거하면서 산화물 절연층(386)을 성막하는 것이 바람직하다. 산화물 반도체층(382) 및 산화물 절연층(386)에 수소, 수산기 또는 수분이 포함되지 않도록 하기 위함이다.
처리실 내의 잔류 수분을 제거하기 위해서는 흡착형의 진공 펌프를 이용하는 것이 바람직하다. 예를 들어, 크라이오 펌프, 이온 펌프, 티타늄 서브리메이션 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단은 터보 펌프에 콜드트랩을 부가한 것일 수도 있다. 크라이오 펌프를 이용하여 배기시킨 처리실은, 예를 들어 수소 원자나, 물(H2O) 등 수소 원자를 포함하는 화합물을 포함하는 화합물 등이 배기되므로, 이 처리실에서 성막한 산화물 절연층(386)에 포함되는 불순물의 농도를 감소시킬 수 있다.
산화물 절연층(386)을 성막할 때에 이용하는 스퍼터링 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이, 농도 ppm 정도, 농도 ppb 정도까지 제거된 고순도 가스를 이용하는 것이 바람직하다.
이상의 공정으로 박막 트랜지스터(380)를 형성할 수 있다.
이어서 박막 트랜지스터의 전기적 특성의 불균일을 줄이기 위해 불활성 가스 분위기하, 또는 질소 가스 분위기하에서 가열 처리(바람직하게는 150℃ 이상 350℃ 미만)를 수행할 수도 있다. 예를 들어, 질소 분위기하에서 250℃, 1시간의 가열 처리를 수행한다.
또한, 대기중, 100℃ 이상 200℃ 이하, 1시간 이상 30시간 이하에서의 가열 처리를 수행할 수도 있다. 본 실시형태에서는 150℃으로 10시간 가열 처리를 수행한다. 이 가열 처리는 일정한 가열 온도를 유지하며 가열할 수도 있고, 실온에서 100℃ 이상 200℃의 가열 온도로의 승온과 가열 온도에서 실온까지의 강온을 여러번 반복하여 수행할 수도 있다. 또한, 이 가열 처리를, 산화물 절연막의 형성전에, 감압하에서 수행할 수도 있다. 감압하에서 가열 처리를 수행하면, 가열 시간을 단축할 수 있다. 이 가열 처리에 의해, 노멀리-오프가 되는 박막 트랜지스터를 얻을 수 있다. 따라서 표시 장치의 신뢰성을 향상시킬 수 있다.
이어서, 산화물 절연층(386) 상에 보호 절연층(373)을 형성한다. 본 실시형태에서는, 보호 절연층(373)으로서 스퍼터링법을 이용하여 막 두께 100nm의 질화 규소막을 형성한다.
질화물 절연층으로 이루어지는 보호 절연층(373) 및 제1 게이트 절연층(372a)은 수분이나, 수소나, 수소화물, 수산화물 등의 불순물을 포함하지 않고, 이것들이 외부로부터 침입하는 것을 막는 효과가 있다.
따라서, 보호 절연층(373) 형성 후의 제조 프로세스에 있어서 외부로부터의 수분 등의 불순물의 침입을 막을 수 있다. 또한, 표시 장치로서 디바이스가 완성된 후에도 장기적으로, 외부로부터의 수분 등의 불순물의 침입을 막을 수 있어 디바이스의 장기 신뢰성을 향상시킬 수 있다.
또한, 질화물 절연층으로 이루어지는 보호 절연층(373)과 제1 게이트 절연층(372a) 사이에 마련되는 절연층을 제거하여 보호 절연층(373)과 제1 게이트 절연층(372a)이 접촉하는 구조로 할 수도 있다.
따라서, 산화물 반도체층 내의 수분이나, 수소나, 수소화물, 수산화물 등의 불순물을 최소한으로 감소시키고 아울러 이 불순물의 재혼입을 방지하여 산화물 반도체층 내의 불순물 농도를 낮게 유지할 수 있다.
또한 보호 절연층(373) 상에 평탄화를 위한 평탄화 절연층을 마련할 수도 있다.
이상과 같이, 고순도화된 산화물 반도체층을 박막 트랜지스터에 적용함으로써 오프 전류를 감소시킨 박막 트랜지스터를 제공할 수 있다. 또한, 본 실시형태에서 설명한 오프 전류를 감소시킨 박막 트랜지스터를, 표시 장치의 화소에 적용함으로써 화소에 마련한 유지 용량이 전압을 유지할 수 있는 기간을 길게 할 수 있다. 따라서 정지화 등을 표시할 때의 소비 전력이 적은 표시 장치를 제공할 수 있다.
본 실시형태는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 10)
본 실시형태는, 본 명세서에서 개시하는 표시 장치에 적용할 수 있는 박막 트랜지스터의 다른 예를 나타낸다. 본 실시형태에서 나타낸 박막 트랜지스터는 실시형태 2 내지 8의 박막 트랜지스터에 적용할 수 있다.
본 실시형태에서는 게이트 전극층, 소스 전극층 및 드레인 전극층에 투광성을 갖는 도전 재료를 사용하는 예를 나타낸다. 따라서, 나머지는 상기 실시형태와 동일하게 수행할 수 있고, 상기 실시형태와 동일 부분 또는 동일한 기능을 갖는 부분, 및 공정의 반복 설명은 생략한다. 또한 동일한 부분의 상세한 설명은 생략한다.
예를 들어, 게이트 전극층, 소스 전극층, 드레인 전극층의 재료로서 가시광에 대해 투광성을 갖는 도전 재료, 예를 들어 In-Sn-O계, In-Sn-Zn-O계, In-Al-Zn-O계, Sn-Ga-Zn-O계, Al-Ga-Zn-O계, Sn-Al-Zn-O계, In-Zn-O계, Sn-Zn-O계, Al-Zn-O계, In-O계, Sn-O계, Zn-O계의 금속 산화물을 적용할 수 있고 막 두께는 50nm 이상 300nm 이하의 범위내에서 적절히 선택한다. 게이트 전극층, 소스 전극층, 드레인 전극층에 사용하는 금속 산화물의 성막 방법은 스퍼터링법, 진공 증착법(전자빔 증착법 등), 아크 방전 이온 도금법, 또는 스프레이법을 이용한다. 또한, 스퍼터링법을 이용하는 경우, SiO2를 2중량% 이상 10중량% 이하 포함하는 타겟을 사용하여 성막을 수행하고, 투광성을 갖는 도전막에 결정화를 저해하는 SiOx(X＞0)를 포함시켜 이후의 공정에서 수행하는 가열 처리시에 결정화되는 것을 억제시키는 것이 바람직하다.
또한 투광성을 갖는 도전막의 조성비의 단위는 원자%로 하고, 전자선 마이크로 애널라이저(EPMA：Electron Probe X-ray MicroAnalyzer)를 이용한 분석에 의해 평가하는 것으로 한다.
또한, 박막 트랜지스터가 배치되는 화소에 있어서, 화소 전극층, 또는 그 외의 전극층(용량 전극층 등)이나, 그 외의 배선층(용량 배선층 등)으로 가시광에 대해 투광성을 갖는 도전막을 사용하면, 고개구율을 갖는 표시 장치를 실현할 수 있다. 물론, 화소에 존재하는 게이트 절연층, 산화물 절연층, 보호 절연층, 평탄화 절연층도 가시광에 대해 투광성을 갖는 막을 사용하는 것이 바람직하다.
본 명세서에서, 가시광에 대해 투광성을 갖는 막은 가시광의 투과율이 75~100%인 두께를 갖는 막을 의미하며, 그 막이 도전성을 갖는 경우에는 투명한 도전막이라고도 부른다. 또한, 게이트 전극층, 소스 전극층, 드레인 전극층, 화소 전극층, 또는 그 외의 전극층이나, 그 외의 배선층에 적용하는 금속 산화물로서 가시광에 대해 반투명인 도전막을 사용할 수도 있다. 가시광에 대해 반투명이라는 것은 가시광의 투과율이 50~75%인 것을 가리킨다.
이상과 같이, 박막 트랜지스터에 투광성을 갖게 하면 개구율을 향상시킬 수 있다. 특히 10인치 이하의 소형의 표시 패널에 있어서, 게이트 배선의 개수를 늘리거나 하여 표시 화상의 고해상화를 도모하기 위해 화소 치수를 미세화하여도 높은 개구율을 실현할 수 있다. 또한, 박막 트랜지스터의 구성 부재로서 투광성을 갖는 막을 사용함으로써 고밀도의 박막 트랜지스터군을 배치하여도 개구율을 크게 할 수 있어 표시 영역의 면적을 충분히 확보할 수 있다. 또한, 박막 트랜지스터의 구성 부재와 동일한 공정과 동일한 재료를 이용하여 유지 용량을 형성하면 유지 용량도 투광성을 가질 수 있으므로 더욱 개구율을 향상시킬 수 있다.
또한, 고순도화된 산화물 반도체층을 박막 트랜지스터에 적용함으로써 오프 전류를 감소시킨 박막 트랜지스터를 제공할 수 있다. 또한, 본 실시형태에서 설명한 오프 전류를 감소시킨 박막 트랜지스터를, 표시 장치의 화소에 적용함으로써 화소에 마련한 유지 용량이 전압을 유지할 수 있는 기간을 길게 할 수 있다. 따라서 정지화 등을 표시할 때의 소비 전력이 적은 표시 장치를 제공할 수 있다.
본 실시형태는 다른 실시형태에 기재한 구성과 적절히 조합하여 실시하는 것이 가능하다.
(실시형태 11)
본 실시형태는, 본 명세서에서 개시하는 표시 장치에 적용할 수 있는 발광소자의 예를 도 15 내지 도 17을 이용하여 이하에 설명한다.
표시 장치의 화소가 갖는 표시 소자로서, 본 실시형태에서는 전계 발광을 이용하는 발광소자를 예시한다. 전계 발광을 이용하는 발광소자는 발광재료가 유기 화합물인지 무기 화합물인지에 따라 구별되며, 일반적으로 전자는 유기 EL소자, 후자는 무기 EL소자라고 불린다.
유기 EL소자는 양극과 음극과 그 사이에 유기 화합물을 포함하는 층을 갖는다. 양극의 전위를 음극의 전위보다 높게 하여, 유기 화합물을 포함하는 층에 양극에서 정공을, 음극에서 전자를 주입한다. 전자 및 정공(캐리어)이 유기 화합물을 포함하는 층에서 재결합하면 에너지를 발생하고, 발생한 에너지에 의해 발광성의 유기 화합물이 여기되며, 여기된 유기 화합물이 기저 상태로 되돌아올 때에 발광한다. 이러한 메커니즘이므로 유기 EL소자는 전류 여기형 발광소자의 일례이다.
무기 EL소자는, 그 소자 구성에 따라 분산형 무기 EL소자와 박막형 무기 EL소자로 분류된다. 분산형 무기 EL소자는 발광재료의 입자를 바인더 내에 분산시킨 발광층을 갖는 것으로서, 발광 메카니즘은 도너 준위와 억셉터-준위를 이용하는 도너-억셉터-재결합형 발광이다. 박막형 무기 EL소자는, 발광층을 유전체층 사이에 두고, 나아가 그것을 전극 사이에 두는 구조이며, 발광 메카니즘은 금속 이온의 내각전자 천이를 이용하는 국재형 발광이다. 또한, 여기서는 발광소자로서 유기 EL소자를 이용하여 설명한다.
도 15는 화소 구성의 일례를 나타내는 등가 회로도이다.
화소의 구성 및 화소의 동작에 대해 설명한다. 여기서는 산화물 반도체층을 채널 형성 영역에 이용하는 n채널형의 트랜지스터를 하나의 화소에 두 개 이용하는 예를 나타낸다.
화소(6400)는 스위칭용 트랜지스터(6401), 구동용 트랜지스터(6402) 및 발광소자(6404)를 가지고 있다. 스위칭용 트랜지스터(6401)는 게이트가 주사선 (6406)에 접속되고, 제1 전극(소스 전극 및 드레인 전극 중 하나)이 신호선 (6405)에 접속되고, 제2 전극(소스 전극 및 드레인 전극 중 다른 하나)이 구동용 트랜지스터(6402)의 게이트에 접속되어 있다. 구동용 트랜지스터(6402)는, 게이트가 스위칭용 트랜지스터(6401)의 제2 전극(소스 전극 및 드레인 전극 중 다른 하나)에 접속되고, 제1 전극이 전원선(6407)에 접속되고, 제2 전극이 발광소자(6404)의 제1 전극(화소 전극)에 접속되어 있다. 발광소자(6404)의 제2 전극은 공통 전극(6408)에 상당한다. 공통 전극 (6408)은 동일 기판 상에 형성되는 공통 전위선과 전기적으로 접속된다.
또한, 발광소자(6404)의 제2 전극(공통 전극 6408)에는 저전원 전위가 설정되어 있다. 또한, 저전원 전위란, 전원선(6407)에 설정되는 고전원 전위를 기준으로 하여 저전원 전위＜고전원 전위를 충족하는 전위로서, 저전원 전위로는 예를 들어 GND, 0V 등이 설정될 수도 있다. 이 고전원 전위와 저전원 전위 간의 전위차를 발광소자(6404)로 인가하여 발광소자(6404)로 전류를 흘려보내서 발광소자(6404)를 발광시키기 위해, 고전원 전위와 저전원 전위 간의 전위차가 발광소자(6404)의 순방향 문턱값 전압 이상이 되도록 각각의 전위를 설정한다.
또한, 전원선(6407)에는 직류 전력을 공급한다. 특히 펄스상의 직류 전력을 전원선(6407)에 공급하여 발광소자(6404)를 펄스상으로 발광시킬 수 있다. 간격을 두고 펄스상의 영상을 표시하면, 복수의 정지 화상을 차례로 바꾸어 표시할 수 있다. 이러한 표시는, 예를 들어 초를 나타내는 시계의 표시에 이용할 수 있다. 또한 전압 변동이 없는 직류 전력을 공급할 수도 있다.
본 실시형태에서는, 고순도화된 산화물 반도체층을 가져 오프 전류가 억제된 박막 트랜지스터가 화소부에 적용되어 있기 때문에, 스위칭용 트랜지스터(6401)가 오프 상태인 기간은 구동용 트랜지스터(6402)의 게이트에 기입된 전위가 유지된다. 또한, 구동용 트랜지스터(6402)의 게이트와 전원선(6407) 사이에 용량 소자를 마련할 수도 있다.
발광소자(6404)의 구동 방법의 일례로서, 아날로그 계조 구동을 수행하는 방법을 설명한다. 구동용 트랜지스터(6402)의 게이트에 발광소자(6404)의 순방향 전압 + 구동용 트랜지스터(6402)의 Vth 이상의 전압을 건다. 발광소자(6404)의 순방향 전압이란, 원하는 휘도로 하는 경우의 전압을 가리키며 적어도 순방향 문턱값 전압을 포함한다. 또한, 구동용 트랜지스터(6402)가 포화 영역에서 동작할 비디오 신호(영상 신호)를 입력함으로써 발광소자(6404)로 전류를 흘릴 수 있다. 구동용 트랜지스터(6402)를 포화 영역에서 동작시키기 위해, 전원선(6407)의 전위를 구동용 트랜지스터(6402)의 게이트 전위보다 높게 한다. 비디오 신호를 아날로그로 함으로써, 발광소자(6404)로 비디오 신호에 따른 전류를 흘려 아날로그 계조 구동을 수행할 수 있다.
또한 레이저 결정화를 수행하지 않는 산화물 반도체층은, 기판면 내의 특성의 편차가 적다. 따라서, 이 산화물 반도체층을 이용하여 표시 영역에 복수 배치된 박막 트랜지스터의 특성도 균질하다. 구동용 트랜지스터(6402)는 특성에 편차가 적고, 발광소자(6404)로 흐르는 전류를 기입된 게이트 전압에 따라 정밀하게 제어할 수 있다. 그 결과, 본 발명의 일 태양의 표시 장치는 표시 불균일이 적은 고품위의 표시가 가능하다.
또한, 전압입력 전압구동 방식에 따르면, 복수의 화소를 이용한 면적 계조 표시나, 발광색이 다른 복수의 화소(예를 들어, R, G, B)의 조합에 의한 색표현, (예를 들어, R＋G, G＋B, R＋B, R＋G＋B) 등이 가능하다. 전압입력 전압구동 방식의 경우에는, 구동용 트랜지스터(6402)의 게이트에는, 구동용 트랜지스터(6402)가 충분히 온되거나 오프되는 두가지 상태가 될 수 있는 신호를 입력한다. 즉, 구동용 트랜지스터(6402)는 선형 영역에서 동작시킨다. 구동용 트랜지스터(6402)는 선형 영역에서 동작시키기 위해, 전원선(6407)의 전압보다 높은 전압을 구동용 트랜지스터(6402)의 게이트에 건다. 또한, 신호선(6405)에는 (전원선 전압 ＋ 구동용 트랜지스터(6402)의 Vth) 이상의 전압을 건다.
또한, 발광소자(6404)를 아날로그 계조 구동하는 경우, 전압입력 전압구동하는 경우 모두 스위칭용 트랜지스터(6401)의 채널폭 1㎛ 전후의 오프 전류가 예를 들어 1×10-16A/㎛이하로 억제되어 있으므로 구동용 트랜지스터(6402)의 게이트 전위의 유지 기간이 길다. 따라서, 적은 화상 신호의 기입 횟수로도 표시부에서의 정지화의 표시를 수행할 수 있다. 신호 기입을 수행하는 빈도를 감소시킬 수 있어 저소비전력화를 도모할 수 있다. 또한, 도 15에 도시된 화소 구성은 여기에만 한정되지 않는다. 예를 들어, 도 15에 도시된 화소에 새롭게 스위치, 저항 소자, 용량 소자, 트랜지스터 또는 논리 회로 등을 추가할 수도 있다.
이어서, 화소의 단면 구조에 대해 도 16을 이용하여 설명한다. 또한, 도 16(A), (B), (C)에 예시된 구동용 TFT(7011, 7021, 7001)에는 고순도화된 산화물 반도체층을 갖는 박막 트랜지스터를 적용할 수 있으며, 예를 들어 실시형태 2 내지 실시형태 10에서 설명한 박막 트랜지스터를 이용할 수 있다.
본 실시형태에서 예시하는 발광소자는 제1 전극과 제2 전극의 사이에 EL층을 개재하는 구성을 갖는다.
발광소자의 제1 전극과 제2 전극으로는, 음극이 되는 전극이, 일함수가 작은 재료, 예를 들어 구체적으로는 Li나 Cs 등의 알칼리 금속 및 Mg, Ca, Sr 등의 알칼리 토류 금속 및 이들을 포함하는 합금(Mg：Ag, Al：Li 등)뿐 아니라, Yb나 Er 등의 희토류 금속 등이 바람직하다. 또한, 양극이 되는 전극은, 일함수가 큰 재료, 예를 들어 질화 티타늄, ZrN, Ti, W, Ni, Pt, Cr 등이나, ITO, IZO(산화 인듐 산화 아연), ZnO 등의 투명 도전성 재료가 바람직하다. 또한, 전자 주입층을 음극과 접촉하여 형성하는 경우나 정공 주입층을 양극과 접촉하여 형성하는 경우에는 전극 재료의 일함수의 영향을 줄일 수 있다. 전자 주입층 및 정공 주입층으로는 예를 들어 유기 화합물과 금속 산화물의 복합재료, 금속 산화물, 유기 화합물과 알칼리 금속, 알칼리 토류 금속 또는 이들의 화합물과의 복합재료뿐 아니라 이것들을 적당히 조합하여 형성할 수 있다.
또한, 제1 전극 상에 형성하는 EL층은 단수의 층으로 구성할 수도 복수의 층을 적층하여 구성할 수도 있다. EL층이 복수의 층으로 구성되어 있는 경우, 양극, 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층 및 음극이 차례로 서로 접촉하여 적층된 구성을 일례로서 들 수 있다. 또한 이들 층을 모두 마련할 필요는 없다. 또한, 전하 발생층으로서 기능하는 중간층으로 구획된 복수의 EL층을 제1 전극과 제2 전극 사이에 마련하도록 구성할 수도 있다.
또한, 발광소자로부터 발광을 추출하기 위해 제1 전극 또는 제2 전극의 적어도 하나가 투광성을 갖는 도전막으로 형성된다. 기판 상에 형성된 발광소자가 내는 광을 추출하는 방향에 따라 발광소자를 분류하면, 기판의 발광소자가 형성된 쪽의 면에서 추출하는 상면 사출, 기판측의 면에서 추출하는 하면 사출, 기판측 및 기판과는 반대측 면에서 추출하는 양면 사출의 세 가지 대표적인 구조의 발광소자가 있으며, 화소 구성은 어떤 사출 구조의 발광소자에도 적용할 수 있다.
또한, 제1 전극 상에 EL층을 적층하는 경우, 제1 전극의 테두리부를 격벽으로 덮는다. 격벽은 예를 들어 폴리이미드, 아크릴, 폴리아미드, 에폭시 등의 유기 수지막, 무기 절연막 또는 유기 폴리실록산을 이용하여 형성한다. 또한, 감광성의 수지 재료를 이용하여 격벽을 형성하는 것이 바람직하다. 제1 전극의 테두리부에 격벽을 남기면서 제1 전극을 덮고 있는 감광성의 수지 재료에 개구부를 형성하면 격벽에서 개구부까지의 측벽이 연속된 곡률을 가진 경사면이 될 뿐 아니라 레지스터 마스크를 형성하는 공정을 생략할 수 있기 때문이다.
또한, 기판과 발광소자 사이에 컬러필터를 형성할 수도 있다. 컬러필터는 잉크젯 방법 등의 액적 토출법이나 인쇄법, 포토리소그래피 기술을 이용한 에칭 방법 등으로 형성할 수 있다.
또한, 컬러필터 상에 오버코트층을 형성하고, 추가로 보호 절연층을 형성할 수 있다. 오버코트층을 마련하면, 컬러필터에 기인하는 요철을 평탄하게 할 수 있다. 보호 절연막을 형성하면 불순물이 컬러필터에서 발광소자로 확산되는 현상을 방지할 수 있다.
또한, 박막 트랜지스터 상의 보호 절연층, 오버코트층 및 절연층 상에 발광소자를 형성하는 경우, 보호 절연층, 오버코트층 및 절연층을 관통하여 박막 트랜지스터의 소스 전극층 또는 드레인 전극층에 이르는 콘택홀을 형성한다. 특히, 이 콘택홀을 상술한 격벽과 중첩되는 위치로 레이아웃하여 형성하면 개구율의 감소를 억제할 수 있으므로 바람직하다.
하면 사출 구조의 발광소자를 갖는 화소의 구성에 대해 설명한다. 화소에 마련한 구동용 TFT(7011)와 발광소자(7012)를 포함하는 절단면의 단면도를 도 16(A)에 나타낸다.
구동용 TFT(7011)는 기판 상에 절연층, 산화물 반도체층, 소스 전극층 및 드레인 전극층, 게이트 절연층, 게이트 전극층을 가지며, 소스 전극층 및 드레인 전극층에 각각 배선층이 전기적으로 접속되어 마련되어 있다.
또한, 구동용 TFT(7011)를 덮어 절연층(7031)이 형성되고, 절연층(7031) 상에 개구부를 갖는 컬러필터(7033)가 마련되어 있다. 투광성을 갖는 도전막(7017)은 컬러필터(7033)를 덮어 형성된 오버코트층(7034) 및 절연층 (7035) 상에 형성되어 있다. 또한 구동용 TFT(7011)의 드레인 전극과 도전막(7017)은, 오버코트층(7034), 절연층(7035) 및 절연층(7031)에 형성된 개구부를 통해 전기적으로 접속하고 있다. 또한 도전막(7017) 상에 발광소자 (7012)의 제1 전극(7013)이 접촉하여 마련되어 있다.
발광소자(7012)는 제1 전극(7013)과 제2 전극(7015) 사이에 형성된 EL층(7014)을 갖는다.
투광성을 갖는 도전막(7017)으로는, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티타늄을 포함하는 인듐 산화물, 산화 티타늄을 포함하는 인듐 주석 산화물, 인듐 주석 산화물(이하, ITO라고 함), 인듐 아연 산화물, 산화 규소를 첨가한 인듐 주석 산화물 등의 투광성을 갖는 도전성 도전막을 이용할 수 있다.
여기서는, 발광소자(7012)의 제1 전극(7013)을 음극으로서 이용하는 경우에 대해 설명한다. 제1 전극(7013)을 음극으로서 이용하는 경우는 일함수가 작은 금속이 바람직하다. 도 16(A)에서는 제1 전극(7013)의 두께를 광을 투과시키는 정도(바람직하게는 5nm~30nm 정도)로 한다. 예를 들어, 20nm의 두께를 갖는 알루미늄막 또는 Mg-Ag 합금막을 제1 전극(7013)에 이용한다.
또한, 투광성을 갖는 도전막과 알루미늄막을 적층 성막한 후, 선택적으로 에칭 하여 투광성을 갖는 도전막(7017)과 제1 전극(7013)을 형성할 수도 있으며, 이 경우, 동일한 마스크를 이용하여 에칭할 수 있어 바람직하다.
또한, EL층(7014) 상에 형성하는 제2 전극(7015)으로서는 일함수가 큰 재료가 바람직하다. 또한, 제2 전극(7015) 상에 차폐막(7016), 예를 들어 광을 차광 하는 금속, 광을 반사하는 금속 등을 이용한다. 본 실시형태에서는, 제2 전극(7015)으로서 ITO막을 사용하며, 차폐막(7016)으로서 Ti막을 사용한다.
또한, 컬러필터(7033)를 오버코트층(7034)으로 덮고, 추가로 보호 절연층(7035)으로 덮는다. 또한, 도 16(A)에서는 오버코트층(7034)을 얇은 두께로 도시했지만, 오버코트층(7034)은 컬러필터(7033)에 기인하는 요철을 평탄화한다.
또한, 오버코트층(7034) 및 보호 절연층(7035)에 형성되며 드레인 전극층(7030)에까지 이르는 콘택홀은, 격벽(7019)과 중첩되는 위치에 배치되어 있다.
도 16(A)에 도시된 화소 구조의 경우, 발광소자(7012)가 내는 광은, 화살표로 나타낸 바와 같이 제1 전극(7013) 측으로 사출되고 컬러필터(7033)를 투과하여 표시 장치 외부로 나온다.
또한, 도 16(A)에서는 게이트 전극층, 소스 전극층 및 드레인 전극층으로서 투광성을 갖는 도전막을 이용하여 구동용 TFT(7011)를 구성하는 예를 나타내고 있다. 따라서, 발광소자(7012)에서 나오는 광의 일부는 컬러필터(7033)와 구동용 TFT(7011)를 통과하여 사출된다.
이어서, 양면 사출 구조의 발광소자를 갖는 화소의 구성에 대해 설명한다. 화소에 마련된 구동용 TFT(7021)와 발광소자(7022)를 포함하는 절단면의 단면도를 도 16(B)에 나타낸다.
구동용 TFT(7021)는 기판 상에 절연층, 산화물 반도체층, 소스 전극층 및 드레인 전극층, 게이트 절연층, 게이트 전극층을 가지며, 소스 전극층 및 드레인 전극층에 각각 배선층이 전기적으로 접속되어 마련되어 있다.
또한, 구동용 TFT(7021)를 덮어 절연층(7041)이 형성되며, 절연층(7041) 상에 개구부를 갖는 컬러필터(7043)가 마련되어 있다. 투광성을 갖는 도전막(7027)은 컬러필터(7043)를 덮어 형성된 오버코트층(7044) 및 절연층 (7045) 상에 형성되어 있다. 또한 구동용 TFT(7021)의 드레인 전극과 도전막(7027)은, 오버코트층(7044), 절연층(7045) 및 절연층(7041)에 형성된 개구부를 통해 전기적으로 접속하고 있다. 또한 도전막(7027) 상에 발광소자 (7022)의 제1 전극(7023)이 접촉하여 마련되어 있다.
발광소자(7022)는 제1 전극(7023)과 제2 전극(7025) 사이에 형성된 EL층(7024)을 갖는다.
여기서는, 발광소자(7022)의 제1 전극(7023)을 음극으로 이용하는 경우에 대해 설명한다. 또한, 투광성을 갖는 도전막(7027)은 도 16(A)에 도시된 도전막(7017)과 동일하게 형성할 수 있으며, 또한 제1 전극(7023)은 도 16(A)에 도시된 제1 전극(7013)과 동일하게 형성할 수 있으며, 또한 EL층(7024)은 도 16(A)에 도시된 EL층(7014)과 동일하게 형성할 수 있으므로 여기서는 상세한 설명을 생략한다.
EL층(7024) 상에 형성하는 제2 전극(7025)이 여기서는 양극으로서 기능하기 때문에, 일함수가 큰 재료, 예를 들어 ITO, IZO, ZnO 등의 투명 도전성 재료가 바람직하다. 본 실시형태에서는 제2 전극(7025)으로서 ITO를 형성한다.
또한, 컬러필터(7043), 오버코트층(7044) 및 보호 절연층(7045)은 도 16(A)에서 예시한 화소가 갖는 컬러필터(7033), 오버코트층(7034) 및 보호 절연층(7035)과 각각 동일하게 형성할 수 있다.
도 16(B)에 도시된 화소 구조의 경우, 발광소자(7022)에서 나오는 광은, 화살표로 나타낸 바와 같이 제1 전극(7023)측과 제2 전극(7025)측 양측으로 사출되고, 제1 전극(7023)측의 광이 컬러필터(7043)를 투과하여 표시 장치 외부로 나온다.
또한, 도 16(B)에서는 게이트 전극층, 소스 전극층 및 드레인 전극층으로서 투광성을 갖는 도전막을 이용하여 구동용 TFT(7021)를 구성하는 예를 나타내고 있다. 따라서, 발광소자(7022)에서 나오는 광의 일부는 컬러필터(7043)와 구동용 TFT(7021)를 통과하여 사출된다.
또한, 오버코트층(7044) 및 절연층(7045)에 형성되며 드레인 전극층(7040)에까지 이르는 콘택홀은 격벽(7029)과 중첩되는 위치에 배치되어 있다. 드레인 전극층에 이르는 콘택홀과 격벽(7029)이 중첩되도록 배치함으로써 제2 전극(7025)측의 개구율과 제1 전극(7023)측의 개구율을 거의 동일하게 할 수 있다.
다만, 양면 사출 구조의 발광소자의 표시면을 모두 풀 컬러 표시로 하는 경우, 제2 전극(7025)측의 광은 컬러필터(7043)를 통과하지 않으므로 별도의 컬러필터를 구비한 봉지 기판을 제2 전극(7025) 상측에 마련하는 것이 바람직하다.
이어서, 표면 사출 구조의 발광소자를 갖는 화소의 구성에 대해 설명한다. 화소에 마련한 구동용 TFT(7001)와 발광소자(7002)를 포함하는 절단면의 단면도를 도 16(C)에 나타낸다.
구동용 TFT(7001)는 기판 상에 절연층, 산화물 반도체층, 소스 전극층 및 드레인 전극층, 게이트 절연층, 게이트 전극층을 가지며, 소스 전극층 및 드레인 전극층에 각각 배선층이 전기적으로 접속하여 마련되어 있다.
또한, 구동용 TFT(7001)를 덮어 절연층(7051)이 형성되고, 절연층(7051) 상에 개구부를 갖는 절연층(7053)이 마련되어 있다. 제1 전극(7003)은 절연층(7053)을 덮어 형성된 절연층(7055) 상에 형성되어 있다. 또한 구동용 TFT(7001)의 드레인 전극과 제1 전극(7003)은, 절연층(7055) 및 절연층 (7051)에 형성된 개구부를 통해 전기적으로 접속하고 있다.
또한, 절연층(7053)은 폴리이미드, 아크릴, 벤조시클로부텐, 폴리아미드, 에폭시 등의 수지 재료를 이용할 수 있다. 또한 상기 수지 재료 외에 저유전율 재료(low-k 재료), 실록산계 수지, PSG(Phosphor Silicate Glass), BPSG (Borophospho Silicate Glass) 등도 사용할 수 있다. 또한 이 재료들로 형성되는 절연막을 복수 적층시킴으로써 절연층(7053)을 형성할 수도 있다. 절연층(7053)의 형성법은 특별히 한정되지 않으며 그 재료에 따라 스퍼터링법, SOG법, 스핀 코트, 딥, 스프레이 도포, 액적 토출법(잉크젯법, 스크린 인쇄, 오프셋 인쇄 등), 닥터 나이프, 롤코터, 커텐 코터, 나이프 코터 등을 이용할 수 있다. 절연층(7053)을 형성함으로써 예를 들어 구동용 TFT에 기인하는 요철을 평탄하게 할 수 있다.
발광소자(7002)는 제1 전극(7003)과 제2 전극(7005) 사이에 형성된 EL층(7004)을 갖는다. 도 16(C)에 예시하는 발광소자(7002)에 있어서는 제1 전극(7003)을 음극으로서 이용하는 경우에 대해 설명한다.
제1 전극(7003)은 도 16(A)에 도시된 제1 전극(7013)과 동일한 재료를 적용할 수 있으나, 도 16(C)에 도시된 표면 사출 구조의 발광소자에서는, 제1 전극(7003)이 투광성을 갖지 않고 오히려 높은 반사율을 갖는 전극인 것이 바람직하다. 높은 반사율을 갖는 전극을 이용함으로써 발광의 추출 효율을 높일 수 있다.
제1 전극(7003)으로는 예를 들어 알루미늄막 또는 알루미늄을 주성분으로 하는 합금막, 또는 알루미늄막에 티타늄막을 적층한 것이 바람직하다. 도 16(C)에서는, Ti막, 알루미늄막, Ti막의 순서로 적층한 적층막을 제1 전극(7003)에 이용한다.
또한, EL층(7004)은 도 16(A)에 도시된 EL층(7014)과 동일하게 형성할 수 있으며, 또한, 제2 전극(7005)은 도 16(B)에 도시된 제2 전극(7025)과 동일하게 형성할 수 있으므로 여기서는 상세한 설명을 생략한다.
도 16(C)에 도시된 화소 구조의 경우, 발광소자(7002)에서 나오는 광은 화살표로 나타낸 바와 같이 제2 전극(7005)측으로 사출된다.
도 16(C)의 구조를 이용하여 풀 컬러 표시를 수행하는 경우, 예를 들어 발광소자(7002)를 녹색 발광소자로 하고, 이웃하는 한쪽의 발광소자를 적색 발광소자로 하고, 다른 한쪽의 발광소자를 청색 발광소자로 한다. 또한, 3 종류의 발광소자뿐 아니라 백색 소자를 부가한 4종류의 발광소자로 풀 컬러 표시를 할 수 있는 발광 표시 장치를 제조할 수도 있다.
또한, 도 16(C)의 구조에 배치하는 복수의 발광소자를 모두 백색 발광소자로 하고, 발광소자(7002)를 포함하는 각각의 발광소자의 상측에 컬러필터 등을 갖는 봉지 기판을 배치하여, 풀 컬러 표시를 할 수 있는 발광 표시 장치를 제조할 수도 있다. 백색 등의 단색 발광을 나타내는 소자를 형성하고, 컬러필터나 색변환층을 조합함으로써 풀 컬러 표시를 수행할 수 있다.
물론, 단색 발광의 표시를 수행할 수도 있다. 예를 들어, 백색 발광을 이용하여 조명 장치를 형성할 수도 있고, 단색 발광을 이용하여 에리어 컬러 타입의 발광 장치를 형성할 수도 있다.
또한, 필요시에는 원편광판 등의 편광 필름 등의 광학 필름을 마련할 수도 있다.
또한, 여기서는 발광소자로서 유기 EL소자에 대해 설명했으나 발광소자로서 무기 EL소자를 마련하는 것도 가능하다.
또한, 발광소자의 구동을 제어하는 박막 트랜지스터(구동용 TFT)와 발광소자가 전기적으로 접속되어 있는 예를 나타냈으나, 구동용 TFT와 발광소자 사이에 전류 제어용 TFT가 접속되어 있을 수도 있다.
이어서 표시 장치의 일 형태에 상당하는 발광 표시 패널(발광 패널이라고도 함)의 외관 및 단면에 대해 도 17을 이용하여 설명한다. 도 17(A)은 제1 기판 상에 형성된 박막 트랜지스터 및 발광소자를 제2 기판과의 사이에 씰재로 봉지한 패널의 상면도이며, 도 17(B)은 도 17(A)의 H-I의 단면도에 상당한다.
제1 기판(4501) 상에 마련된 화소부(4502), 신호선 구동회로(4503a, 4503b) 및 주사선 구동회로(4504a, 4504b)를 둘러싸도록 씰재(4505)가 마련되어 있다. 또한, 화소부(4502), 신호선 구동회로(4503a, 4503b) 및 주사선 구동회로(4504a, 4504b) 상에 제2 기판(4506)이 마련되어 있다. 따라서, 화소부(4502), 신호선 구동회로(4503a, 4503b) 및 주사선 구동회로 (4504a, 4504b)는 제1 기판(4501), 씰재(4505), 제2 기판(4506)에 의해, 충전재(4507)와 함께 밀봉되어 있다. 이와 같이 외기에 노출되지 않도록 기밀성이 높고 탈가스가 적은 보호 필름(접착 필름, 자외선 경화 수지 필름 등)이나 커버재로 패키징(봉입)하는 것이 바람직하다.
또한, 제1 기판(4501) 상에 마련된 화소부(4502), 신호선 구동회로(4503a, 4503b) 및 주사선 구동회로(4504a, 4504b)는 박막 트랜지스터를 복수개 가지고 있으며, 도 17(B)에서는 화소부(4502)에 포함되는 박막 트랜지스터(4510)와 신호선 구동회로(4503a)에 포함되는 박막 트랜지스터(4509)를 예시하고 있다. 박막 트랜지스터(4509, 4510) 상에는 절연층(4542)이 마련되어 있다. 또한, 절연층(4542)에 마련된 콘택홀을 통해 박막 트랜지스터(4510)의 소스 전극층 또는 드레인 전극층과 발광소자(4511)의 제1 전극층(4517)이 전기적으로 접속되어 있다.
박막 트랜지스터(4509, 4510)로 실시형태 1 내지 실시형태 10에서 설명한 고순도화된 산화물 반도체층을 갖는 박막 트랜지스터를 이용한다.
절연층(4542) 상에는, 구동회로용 박막 트랜지스터(4509)의 산화물 반도체층의 채널 형성 영역과 중첩되는 위치에 도전층(4540)이 마련되어 있다. 도전층(4540)을 산화물 반도체층의 채널 형성 영역과 중첩되는 위치에 마련함으로써, BT 스트레스 시험(바이어스/온도 스트레스 시험) 전후의 박막 트랜지스터(4509)의 문턱값 전압의 변화량을 감소시킬 수 있다. 또한, 본 명세서에서 BT 스트레스 시험(바이어스/온도 스트레스 시험)은 박막 트랜지스터에 고온 분위기하에서 고게이트 전압을 인가하는 시험을 가리킨다. 또한, 도전층(4540)은 전위가 박막 트랜지스터(4509)의 게이트 전극층과 같을 수도 다를 수도 있으며, 제2 게이트 전극층으로서 기능시킬 수도 있다. 또한, 도전층(4540)의 전위가 GND, 0V 혹은 플로팅 상태일 수도 있다.
발광소자(4511)의 구성은 제1 전극층(4517), 전계 발광층(4512), 제2 전극층 (4513)의 적층 구조를 도시하였으나, 도시된 구성에 한정되지 않는다. 발광소자(4511)에서 추출하는 광의 방향 등에 맞추어 발광소자(4511)의 구성을 적절히 바꿀 수 있다.
격벽(4520)은 유기 수지막, 무기 절연막 또는 유기 폴리실록산을 이용하여 형성한다. 특히 감광성의 재료를 이용하여 제1 전극층(4517) 상에 개구부를 형성하고, 그 개구부의 측벽이 연속된 곡률로 형성되는 경사면이 되도록 형성하는 것이 바람직하다.
전계 발광층(4512)은 단수의 층으로 구성될 수도 있고 복수의 층이 적층되도록 구성될 수도 있다.
발광소자(4511)에 산소, 수소, 수분, 이산화탄소 등이 침입하지 않도록 제2 전극층(4513) 및 격벽(4520) 상에 보호막을 형성할 수도 있다. 보호막으로는 질화 규소막, 질화 산화 규소막, DLC막 등을 형성할 수 있다.
또한, 신호선 구동회로(4503a, 4503b), 주사선 구동회로(4504a, 4504b) 또는 화소부(4502)로 제공되는 각종 신호 및 전위는, FPC(4518a, 4518b)로부터 공급되고 있다.
접속 단자 전극(4515)은 발광소자(4511)가 갖는 제1 전극층(4517)과 동일한 도전막으로 형성되어 있다. 또한, 단자 전극(4516)은 박막 트랜지스터(4509, 4510)가 갖는 소스 전극층 및 드레인 전극층과 동일한 도전막으로 형성되어 있다.
접속 단자 전극(4515)은 FPC(4518a)가 갖는 단자와 이방성 도전막(4519)을 통해 전기적으로 접속되어 있다.
발광소자(4511)의 광의 추출 방향에 위치하는 기판은 투광성이어야 한다. 이 경우에는, 유리판, 플라스틱판, 폴리에스테르 필름 또는 아크릴 필름과 같은 투광성을 갖는 재료를 사용한다.
또한, 충전재(4507)로는 질소나 아르곤 등의 불활성 기체 외에도 자외선 경화 수지 또는 열경화 수지를 사용할 수 있으며, PVC(폴리비닐 클로라이드), 아크릴, 폴리이미드, 에폭시 수지, 실리콘 수지, PVB(폴리비닐부티랄) 또는 EVA(에틸렌 비닐 아세테이트)를 사용할 수 있다. 예를 들어 충전재로 질소를 사용할 수 있다.
또한, 필요시에는 발광소자의 사출면에 편광판 또는 원편광판(타원 편광판을 포함함), 위상차판(λ/4판, λ/2판), 컬러필터 등의 광학 필름을 적절히 마련할 수도 있다. 또한, 편광판 또는 원편광판에 반사 방지막을 마련할 수도 있다. 예를 들어, 표면의 요철에 의해 반사광을 확산시켜 난반사를 감소시킬 수 있는 안티글레어 처리를 실시할 수 있다.
신호선 구동회로(4503a, 4503b) 및 주사선 구동회로(4504a, 4504b)는, 별도로 준비된 기판 상에 단결정 반도체막 또는 다결정 반도체막에 의해 형성된 구동회로에 실장될 수도 있다. 또한, 신호선 구동회로만 또는 일부, 또는 주사선 구동회로만 또는 일부만을 별도로 형성하여 실장할 수도 있으며 도 17의 구성에 한정되지 않는다.
이상의 구성에 의해, 고순도화된 산화물 반도체층을 가지며, 오프 전류가 감소된 박막 트랜지스터가 적용된 표시 장치를 제공할 수 있다. 오프 전류가 감소된 박막 트랜지스터를 화소에 적용하고 있으므로 화소에 마련한 유지 용량이 전압을 유지할 수 있는 기간을 길게 할 수 있다. 그 결과, 정지화 등을 표시할 때의 동작이 안정되고 소비 전력이 적은 표시 장치를 제공할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 수행하는 것이 가능하다.
(실시형태 12)
본 실시형태에서는, 화소부에 축광층을 마련한 표시 장치의 일 태양에 대해 도 18을 이용하여 설명한다.
도 18은 하면 사출 구조의 화소부의 단면도이며, 화소에 마련한 구동용 TFT(7211)와 발광소자(7212)를 포함하는 절단면의 단면도이다.
구동용 TFT(7211)는 기판 상에 절연층, 산화물 반도체층, 소스 전극층 및 드레인 전극층, 게이트 절연층, 게이트 전극층을 가지며, 소스 전극층 및 드레인 전극층에 각각 배선층이 전기적으로 접속하여 마련되어 있다.
또한, 구동용 TFT(7211)를 덮어 절연층(7231)이 형성되며, 절연층(7231) 상에 개구부를 갖는 축광층(7233)이 마련되어 있다. 투광성을 갖는 도전막 (7217)은 축광층(7233)을 덮어 형성된 오버코트층(7234) 및 절연층(7235) 상에 형성되어 있다. 또한, 구동용 TFT(7211)의 드레인 전극(7230)과 도전막 (7217)은 오버코트층(7234), 절연층(7235) 및 절연층(7231)에 형성된 개구부를 통해 전기적으로 접속하고 있다. 또한, 도전막(7217) 상에 발광소자(7212)의 제1 전극(7213)이 접촉하여 마련되어 있다.
구동용 TFT(7211) 및 발광소자(7212)는 실시형태 11에서 설명한 방법으로 제조할 수 있으므로 여기서는 상세한 설명을 생략한다.
축광층(7233)은 축광 재료를 포함하여, 인접하는 발광소자가 내는 광을 축적한다. 발광소자가 발광을 중단한 후에도 축광층(7233)에 포함되는 축광 재료가 발광을 계속한다. 본 실시형태에서는 축광 재료로서 구리부활 황화아연(ZnS：Cu)을 이용한다. 또한, 황화 스트론튬(SrS) 등의 황화물을 모체로 하여 부활제를 첨가한 형광체나, 희토류를 부활한 알칼리 토류 알루민산염인 CaAl2O4：Eu, CaAl2O4：Nd, Sr4Al14O25：Eu, Sr4Al14O25：Dy, SrAl2O4：Eu 및 SrAl2O4：Dy 등을 이용할 수도 있다.
축광층(7233)이 발광을 계속하는 시간은, 이용하는 축광 재료의 종류에 의해 변화시킬 수 있다. 축광 재료의 종류에 따라 발광을 계속하는 시간, 이른바 잔광 시간이 다르므로 용도에 따라 재료를 선택한다. 예를 들어, 표시 내용을 빈번하게 다시 기입할 필요가 없는 용도로 이용하는 표시 장치에는, 잔광 시간이 긴 축광 재료를 선택하여 이용할 수 있다. 또한, 비교적 빈번하게 표시를 다시 기입하는 경우에는 잔광 시간이 짧은 축광 재료를 선택하여 이용할 수 있다. 또한 축광 재료가 무기 입자인 경우, 입경은 1nm 이상 10㎛ 이하, 바람직하게는 10nm 이상 5㎛ 이하이다. 입경이 1nm 이하인 경우에는 축광성이 소실되고, 입경이 10㎛ 이상인 경우에는 축광층의 평탄성이 손상되어 발광소자의 제조가 곤란해지기 때문이다.
또한, 본 실시형태에서는 축광층(7233)이 바인더 폴리머를 포함하고, 축광 재료를 분산시킨 분산액을 잉크젯 방법 등의 액적 토출법, 인쇄법, 스핀 코트법 및 포토리소그래피 기술을 이용한 에칭 방법 등을 적절히 선택하여 형성한다.
또한, 축광층(7233)은 오버코트층(7234)으로 덮고, 오버코트층(7234)을 절연층 (7235)으로 덮는다. 또한, 도 18에서는 오버코트층(7234)의 두께를 얇게 도시했으나, 오버코트층(7234)은 축광층(7233)의 요철을 평탄화시키는 기능을 갖는다.
또한, 축광층을 마련하는 위치는 표시 장치의 사용자와 발광소자 사이로 한정되지 않는다. 예를 들어, 투광성을 갖는 한 쌍의 전극 사이에 EL층을 마련한 양면 사출 구조의 발광소자는 투광성을 갖는다. 이와 같이 발광소자가 투광성을 갖는 경우에는, 축광층을 표시 장치의 사용자가 보았을 때 발광층의 배면측에 배치할 수 있다. 다시 말해, 축광층과 표시 장치의 사용자 사이에 발광소자를 배치할 수 있다. 발광소자를 표시 장치의 사용자와 축광층 사이에 배치하면, 축광층은 반드시 투광성을 가질 필요는 없으므로 축광 재료의 선택의 폭이 넓어진다. 구체적으로는 입경이 100㎛ 이하인 축광 재료를 이용할 수 있게 된다.
이상의 구성에 의해, 화소부에 축광층과 고순도화된 산화물 반도체층을 갖는 박막 트랜지스터가 적용된 표시 장치를 제공할 수 있다. 이 표시 장치는 오프 전류가 감소된 박막 트랜지스터를 화소에 적용하고 있으므로 화소에 마련한 유지 용량이 전압을 유지할 수 있는 기간을 길게 할 수 있다. 그 결과, 정지화 등을 표시할 때의 동작이 안정되고 소비 전력이 적은 표시 장치를 제공할 수 있다.
또한, 본 발명의 일 형태는, 외광이 약한 환경하에서도 시인성이 뛰어난 화상을 표시할 수 있는 자발광형의 표시 장치를 제공할 수 있다. 또한, 축광 재료를 적용한 축광층을 화소부에 구비하므로 발광소자의 발광 간격이 길어도 깜박거림(flicker)이 두드러지지 않는 표시 장치를 제공할 수 있다. 또한, 외광이 약한 환경에서도 발광소자를 구동하여 축광 재료에 에너지를 줄 수 있으므로, 장시간 계속해서 사용할 수 있는 표시 장치를 제공할 수 있다.
또한 본 실시형태는, 본 명세서에서 나타낸 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 13)
본 실시형태에서는, 상기 실시형태에서 설명한 표시 장치를 구비하는 전자 기기의 예에 대해 설명한다.
도 19(A)는 휴대형 게임기이며, 케이스(9630), 표시부(9631), 스피커(9633), 조작 키(9635), 접속 단자(9636), 기록매체 판독부(9672) 등을 가질 수 있다. 도 19(A)에 도시된 휴대형 게임기는, 기록매체에 기록되어 있는 프로그램 또는 데이터를 읽어 표시부에 표시하는 기능, 다른 휴대형 게임기와 무선통신을 수행하여 정보를 공유하는 기능 등을 가질 수 있다. 또한 도 19(A)에 도시된 휴대형 게임기가 갖는 기능은 이에 한정되지 않고 다양한 기능을 가질 수 있다.
도 19(B)는 디지털 카메라이며, 케이스(9630), 표시부(9631), 스피커(9633), 조작 키(9635), 접속 단자(9636), 셔터 버튼(9676), 수상부(9677) 등을 가질 수 있다. 도 19(B)에 도시된 텔레비젼 수상 기능이 첨부된 디지털 카메라는 정지화를 촬영하는 기능, 동영상을 촬영하는 기능, 촬영한 화상을 자동 또는 수동으로 보정하는 기능, 안테나에서 다양한 정보를 취득하는 기능, 촬영한 화상 또는 안테나에서 취득한 정보를 보존하는 기능, 촬영한 화상 또는 안테나에서 취득한 정보를 표시부에 표시하는 기능 등을 가질 수 있다. 또한, 도 19(B)에 도시된 텔레비젼 수상 기능이 첨부된 디지털 카메라가 갖는 기능은 이에 한정되지 않고 다양한 기능을 가질 수 있다.
도 19(C)는 텔레비젼 수상기이며, 케이스(9630), 표시부(9631), 스피커(9633), 조작 키(9635), 접속 단자(9636) 등을 가질 수 있다. 도 19(C)에 도시된 텔레비젼 수상기는 텔레비전용 전파를 처리하여 화상 신호로 변환하는 기능, 화상 신호를 처리하여 표시에 적합한 신호로 변환하는 기능, 화상 신호의 프레임 주파수를 변환하는 기능 등을 가질 수 있다. 또한 도 19(C)에 도시된 텔레비젼 수상기가 갖는 기능은 이에 한정되지 않고 다양한 기능을 가질 수 있다.
도 20(A)은 컴퓨터이며, 케이스(9630), 표시부(9631), 스피커(9633), 조작 키(9635), 접속 단자(9636), 포인팅 디바이스(9681), 외부 접속포트(9680) 등을 가질 수 있다. 도 20(A)에 도시된 컴퓨터는 다양한 정보(정지화, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 다양한 소프트웨어(프로그램)에 의해 처리를 제어하는 기능, 무선통신 또는 유선통신 등의 통신 기능, 통신 기능을 이용하여 다양한 컴퓨터 네트워크에 접속하는 기능, 통신 기능을 이용하여 다양한 데이터의 송신 또는 수신을 수행하는 기능 등을 가질 수 있다. 또한 도 20(A)에 도시된 컴퓨터가 갖는 기능은 이에 한정되지 않고 다양한 기능을 가질 수 있다.
이어서, 도 20(B)은 휴대전화이며, 케이스(9630), 표시부(9631), 스피커(9633), 조작 키(9635), 마이크로폰(9638) 등을 가질 수 있다. 도 20(B)에 도시된 휴대전화는 다양한 정보(정지화, 동영상, 텍스트 화상 등)를 표시하는 기능, 달력, 날짜 또는 시각 등을 표시부에 표시하는 기능, 표시부에 표시한 정보를 조작 또는 편집하는 기능, 다양한 소프트웨어(프로그램)에 의해 처리를 제어하는 기능 등을 가질 수 있다. 또한 도 20(B)에 도시된 휴대전화가 갖는 기능은 이에 한정되지 않고 다양한 기능을 가질 수 있다.
이어서, 도 20(C)은 전자 페이퍼(E-book이라고도 함)이며, 케이스(9630), 표시부(9631), 조작 키(9635) 등을 가질 수 있다. 도 20(C)에 나타낸 전자 페이퍼는 다양한 정보(정지화, 동영상, 텍스트 화상 등)를 표시하는 기능, 달력, 날짜 또는 시각 등을 표시부에 표시하는 기능, 표시부에 표시한 정보를 조작 또는 편집하는 기능, 다양한 소프트웨어(프로그램)에 의해 처리를 제어하는 기능 등을 가질 수 있다. 또한 도 20(C)에 도시된 전자 페이퍼가 갖는 기능은 이에 한정되지 않고 다양한 기능을 가질 수 있다.
본 실시형태에서 설명한 전자 기기는, 표시부를 구성하는 복수 화소에 있어서 오프 전류를 감소시킬 수 있다. 따라서 유지 용량에서 전압을 유지할 수 있는 기간을 길게 할 수 있고 정지화 등을 표시할 때 저소비전력화를 도모할 수 있는 표시 장치를 구비하는 전자 기기로 구현할 수 있다. 또한, 개구율의 향상을 도모함으로써 고해상도의 표시부를 갖는 표시 장치를 구현할 수 있다.
또한, 본 발명의 일 형태는, 외광이 약한 환경하에서도 시인성이 뛰어난 화상을 표시할 수 있는 자발광형의 표시 장치를 제공할 수 있다. 또한, 축광 재료를 적용한 축광층을 화소부에 적용했을 경우, 발광소자의 발광 간격이 길어도 깜박거림(flicker)이 두드러지지 않는 표시 장치를 제공할 수 있다. 또한, 외광이 약한 환경하에서도 발광소자를 구동하여 축광 재료에 에너지를 줄 수 있으므로 장시간 계속해서 사용할 수 있는 표시 장치를 제공할 수 있다.
본 실시형태는 다른 실시형태에서 기재한 구성과 적절히 조합하여 수행하는 것이 가능하다.
(실시형태 14)
본 실시형태에서는 표시 장치의 블럭도, 및 구동회로에 있어서의 동작의 정지 수순 및 개시 수순에 대해 나타낸다. 우선 도 25에서는 표시 장치의 블럭도에 대해 설명한다.
본 실시형태에서 나타낸 표시 장치(1000)는 표시 패널(1001), 신호 생성 회로(1002), 기억 회로(1003), 비교 회로(1004), 선택 회로(1005), 표시 제어 회로(1006)를 갖는다.
표시 패널(1001)은, 일례로서 구동회로부(1007) 및 화소부(1008)를 갖는다. 게이트선 구동회로(1009A), 신호선 구동회로(1009B)를 갖는다. 게이트선 구동회로(1009A), 신호선 구동회로(1009B)는 복수의 화소를 갖는 화소부(1008)을 구동하기 위한 구동회로이다. 또한, 게이트선 구동회로(1009A), 신호선 구동회로(1009B), 및 화소부(1008)는 동일한 기판에 형성되는 박막 트랜지스터에 의해 회로가 구성되는 것일 수도 있다.
또한 게이트선 구동회로(1009A), 신호선 구동회로(1009B), 및 화소부(1008)를 구성하는 박막 트랜지스터의 일부 또는 전부에는, 반도체층을 산화물 반도체로 한 n채널형의 박막 트랜지스터를 이용한다. 또한 구동회로부(1007)에 있는 게이트선 구동회로(1009A) 또는 신호선 구동회로(1009B)는 동일한 기판 상에 형성되도록 구성할 수도 있고 다른 기판 상에 마련하도록 구성할 수도 있다.
또한, 신호 생성 회로(1002)는 게이트선 구동회로(1009A) 및 신호선 구동회로(1009B)로부터 화소부(1008)로 표시를 수행하기 위한 신호를 출력하기 위한 펄스 신호를 생성하는 회로이다. 또한 신호 생성 회로(1002)는 배선을 통해 구동회로부(1007)로 출력하기 위한 회로, 및 화상 신호(비디오 전압, 비디오 신호, 비디오 데이터라고도 함)를 배선을 통해 기억 회로(1003)로 출력하기 위한 회로이다. 다시 말해, 구동회로부(1007)를 구동하기 위한 제어 신호, 및 화소부로 공급하는 화상 신호를 생성하여 출력하기 위한 회로이다.
신호 생성 회로(1002)는 구체적으로는, 제어 신호로서 게이트선 구동회로(1009A) 및 신호선 구동회로(1009B)로 전원 전압인 고전원 전위(Vdd), 저전원 전위(Vss)를 공급한다. 또한, 게이트선 구동회로(1009A)로 게이트선 구동회로용의 스타트 펄스(SP), 클록 신호(CK)를 생성하여 출력하고, 신호선 구동회로(1009B)로 신호선 구동회로용의 스타트 펄스(SP), 클록 신호(CK)를 생성하여 출력한다. 또한 신호 생성 회로(1002)는 동화상 또는 정지화를 표시하기 위한 화상 신호 데이터를 기억 회로(1003)로 출력한다.
또한 동화상은 복수의 프레임 기간에 시분할된 복수의 화상을 고속으로 절환함으로써 인간의 눈에 동화상으로서 인식되는 화상을 의미한다. 구체적으로는 1초 동안에 60회(60 프레임) 이상 화상을 절환함으로써 인간의 눈에는 깜박거림이 적고 동화상으로 인식되는, 연속된 화상 신호를 말한다. 한편 정지화는 동화상과 달리, 복수의 프레임 기간에 시분할된 복수의 화상을 고속으로 절환하여 동작시키지만, 연속하는 프레임 기간, 예를 들어 n프레임째 및 (n＋1)프레임째에서 화상 신호가 변화되지 않는 화상 신호를 말한다.
또한 신호 생성 회로(1002)는, 그 밖에도 화상 신호, 래치 신호 등의 신호를 생성하는 회로일 수도 있다. 또한 신호 생성 회로(1002)는 게이트선 구동회로(1009A) 및/또는 신호선 구동회로(1009B)로는 각 구동회로의 펄스 신호의 출력을 정지하기 위해 리셋 신호(Res)를 출력하도록 구성할 수도 있다. 또한 각 신호는 제1 클록 신호, 제2 클록 신호와 같이 복수의 신호로 구성되는 신호일 수도 있다.
또한 고전원 전위(Vdd)는 기준 전위보다 높은 전위이며, 저전원 전위는 기준 전위 이하의 전위를 말한다. 또한 고전원 전위 및 저전원 전위 모두 트랜지스터가 동작할 수 있을 정도의 전위인 것이 바람직하다.
또한 전압은 한 전위와 기준의 전위(예를 들어 그라운드 전위)와의 전위차를 나타내는 경우가 많다. 따라서, 전압, 전위, 전위차를 각각, 전위, 전압, 전압차로 바꾸어 말할 수 있다.
또한 신호 생성 회로(1002)로부터 기억 회로(1003)로의 화상 신호의 출력이 아날로그의 신호인 경우에는 A/D 컨버터 등을 통해 디지털 신호로 변환하여 기억 회로(1003)로 출력하도록 구성할 수 있다.
기억 회로(1003)는 복수의 프레임 기간에 관한 화상 신호를 기억하기 위한 복수의 프레임 메모리(1010)를 갖는다. 기억 회로(1003)가 갖는 프레임 메모리의 수는 특별히 한정되지 않고, 복수의 프레임 기간에 관한 화상 신호를 기억할 수 있는 소자이면 가능하다. 또한 프레임 메모리는, 예를 들어 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 등의 기억소자를 이용하여 구성할 수 있다.
또한 프레임 메모리(1010)는 프레임 기간마다 화상 신호를 기억하는 구성일 수 있으며 프레임 메모리의 수는 특별히 한정되지 않는다. 또한 프레임 메모리(1010)의 화상 신호는 비교 회로(1004) 및 선택 회로(1005)에 의해 선택적으로 판독되는 것이다.
비교 회로(1004)는, 기억 회로(1003)에 기억된 연속하는 프레임 기간의 화상 신호를 선택적으로 판독하여 그 화상 신호의 비교를 수행하여 차분을 검출하기 위한 회로이다. 이 비교 회로(1004)에서의 화상 신호의 비교에 의해 차분이 검출되었을 때에 그 차분을 검출한 연속하는 프레임 기간에서는 동화상으로 판단된다. 한편 비교 회로(1004)에서의 화상 신호의 비교에 의해 차분이 검출되지 않았을 때에 그 차분을 검출하지 않은 연속하는 프레임 기간에서는 정지화로 판단된다. 즉, 비교 회로(1004)에서의 차분의 검출에 의해, 연속하는 프레임 기간의 화상 신호가 동화상을 표시하기 위한 화상 신호인지, 또는 정지화를 표시하기 위한 화상 신호인지에 대한 판단이 이루어지는 것이다. 또한 상기 비교에 의해 얻어지는 차분은 일정한 레벨을 넘었을 때 차분을 검출했다고 판단되도록 설정할 수도 있다.
선택 회로(1005)는 복수의 스위치, 예를 들어 박막 트랜지스터로 형성되는 스위치를 마련하고, 동화상을 표시하기 위한 화상 신호가 비교 회로에서의 차분의 검출에 의해 판단되었을 때에, 상기 화상 신호가 기억된 프레임 메모리(1010)에서 화상 신호를 선택하여 표시 제어 회로(1006)로 출력하기 위한 회로이다. 또한 비교 회로(1004)에서 비교한 프레임간의 화상 신호의 차분이 검출되지 않으면 상기 프레임간에 표시되는 화상은 정지화이며, 이 경우 상기 프레임 기간의 화상 신호를 표시 제어 회로(1006)로 출력하지 않도록 구성할 수 있다.
표시 제어 회로(1006)는 화상 신호, 고전원 전위(Vdd), 저전원 전위(Vss), 스타트 펄스(SP), 클록 신호(CK), 및 리셋 신호(Res)와 같은 제어 신호의, 구동회로부(1007)로의 공급 또는 정지를 절환하기 위한 회로이다. 구체적으로는, 비교 회로(1004)에 의해 동화상으로 판단, 즉 연속 프레임 기간의 화상 신호의 차분이 추출된 경우에는 화상 신호가 선택 회로(1005)로부터 공급되어 표시 제어 회로(1006)을 통해 구동회로(1007)로 공급되어, 제어 신호가 표시 제어 회로(1006)를 통해 구동회로부(1007)로 공급되게 된다. 한편, 비교 회로(1004)에 의해 정지화로 판단, 즉 연속 프레임 기간의 화상 신호의 차분을 추출하지 않은 경우에는 화상 신호가 선택 회로(1005)로부터 공급되지 않으므로 표시 제어 회로(1006)로부터 구동회로부(1007)로 화상 신호가 공급되지 않고, 제어 신호의 구동회로부(1007)로의 공급을 표시 제어 회로(1006)가 정지하게 된다.
또한 정지화로 판단되는 경우에 정지화로 판단되는 기간이 짧으면 제어 신호 중, 고전원 전위(Vdd), 저전원 전위(Vss)의 정지를 수행하지 않도록 구성할 수도 있다. 빈번하게 고전원 전위(Vdd), 저전원 전위(Vss)의 정지 및 재개를 수행함에 따른 소비 전력의 증가를 감소시킬 수 있어 바람직하다.
또한 화상 신호 및 제어 신호의 정지는 화소부(1008)의 각 화소에서 화상 신호를 유지할 수 있는 기간에 걸쳐 수행하는 것이 바람직하고, 각 화소에서의 유지 기간 후에 다시 화상 신호를 공급하도록, 표시 제어 회로(1005)가 이전에 공급한 화상 신호 및 제어 신호를 다시 공급하도록 할 수 있다.
또한 신호의 공급은 배선으로 소정의 전위를 공급하는 것을 말한다. 신호의 정지는 배선으로의 소정의 전위의 공급을 정지하고, 소정의 고정 전위가 공급되는 배선, 예를 들어 저전원 전위(Vss)가 공급된 배선에 접속하는 것을 말한다. 또한 신호의 정지는 소정의 전위가 공급된 배선과의 전기적인 접속을 끊고 부유 상태로 하는 것을 말한다.
위에서 설명한 바와 같이 산화물 반도체층을 구비하는 박막 트랜지스터는 채널 길이 10㎛인 경우에, 채널폭 1㎛ 당 오프 전류를 1aA(1×10-18A) 이하(이를 1aA/m으로 나타냄)로 할 수 있으므로 큰 유지 기간을 취할 수 있다. 따라서 본 실시형태에서의 정지화의 표시를 수행할 때에 저소비전력화를 도모함에 있어서 상승효과를 기대할 수 있다.
위에서 설명한 바와 같이 영상 신호를 비교하여 동화상인지 정지화인지를 판정하고, 클록 신호나 스타트 펄스 등의 제어 신호의 구동회로부로의 공급의 재개 또는 정지를 선택적으로 수행함으로써 저소비전력화를 도모할 수 있다.
이어서 구동회로부(1007)의 게이트선 구동회로(1009A), 신호선 구동회로(1009B)를 구성하는 시프트 레지스터의 구성에 대해 도 26에 일례를 나타낸다.
도 26(A)에 도시된 시프트 레지스터는 제1 펄스 출력 회로(10_1) 내지 제N 펄스 출력 회로(10_N)(N=3인 자연수)를 갖는다. 도 26(A)에 나타낸 시프트 레지스터의 제1 펄스 출력 회로(10_1) 내지 제N 펄스 출력 회로(10_N)에는, 제1 배선(11)으로부터 제1 클록 신호(CK1), 제2 배선(12)으로부터 제2 클록 신호(CK2), 제3 배선(13)으로부터 제3 클록 신호(CK3), 제4 배선(14)으로부터 제4 클록 신호(CK4)가 공급된다. 또한 제1 펄스 출력 회로(10_1)에서는, 제5 배선(15)으로부터의 스타트 펄스(SP1)(제1 스타트 펄스)가 입력된다. 또한 2단째 이후의 제n 펄스 출력 회로(10_n)(n은 2=n=N인 자연수)에서는, 1단 이전의 펄스 출력 회로로부터의 신호(전단 신호(OUT(n-1))라고 함)(n=2인 자연수)가 입력된다. 또한 제1 펄스 출력 회로(10_1)에서는, 2단 이후의 제3 펄스 출력 회로(10_3)로부터의 신호가 입력된다. 마찬가지로 2단째 이후의 제n 펄스 출력 회로(10_n)에서는, 2단 이후의 제(n＋2) 펄스 출력 회로(10_(n＋2))로부터의 신호(후단 신호(OUT(n＋2))라고 함)가 입력된다. 따라서, 각 단의 펄스 출력 회로로부터는, 후단 및/또는 2단 이전의 펄스 출력 회로로 입력하기 위한 제1 출력 신호(OUT(1)(SR)~OUT(N)(SR)), 다른 회로 등으로 입력되는 제2 출력 신호(OUT(1)~OUT(N))가 출력된다. 또한 도 26(A)에 도시된 바와 같이, 시프트 레지스터의 최종단의 2개의 단에는 후단 신호(OUT(n＋2))가 입력되지 않으므로, 일례로서 별도의 제6 배선(17)으로부터 제2 스타트 펄스(SP2), 제7 배선(18)으로부터 제3 스타트 펄스(SP3)를 각각 입력하도록 구성할 수도 있다. 또는, 별도의 시프트 레지스터의 내부에서 생성된 신호일 수도 있다. 예를 들어, 화소부로의 펄스 출력에 기여하지 않는 제(N＋1) 펄스 출력 회로(10_(N＋1)), 제(N＋2) 펄스 출력 회로(10_(N＋2))를 마련하여(더미단이라고도 함), 이 더미단으로부터 제2 스타트 펄스(SP2) 및 제3 스타트 펄스(SP3)에 상당하는 신호를 생성하도록 구성할 수도 있다.
또한 제1 클록 신호(CK1) 내지 제4 클록 신호(CK4)는 일정한 간격으로 H신호와 L신호를 반복하는 신호이다. 또한, 제1 클록 신호(CK1) 내지 제4 클록 신호(CK4)는 차례로 1/4 주기만큼 지연되어 있다. 본 실시형태에서는 제1 클록 신호(CK1) 내지 제4 클록 신호(CK4)를 이용하여 펄스 출력 회로의 구동의 제어 등을 수행한다. 또한 클록 신호(CK)는 입력되는 구동회로에 따라 GCK, SCK라 할 수도 있으나, 여기서는 CK로서 설명한다.
또한 A와 B가 접속되어 있다고 명시적으로 기재하는 경우에는, A와 B가 전기적으로 접속되어 있는 경우, A와 B가 기능적으로 접속되어 있는 경우, 및 A와 B가 직접 접속되어 있는 경우를 포함하는 것으로 한다. 여기서, A, B는 대상물(예를 들어, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)에 상당하는 것으로 한다. 따라서, 소정의 접속 관계, 예를 들어 도면 또는 문장에 나타난 접속 관계에 한정되지 않고, 도면 또는 문장에 나타난 접속 관계 이외의 것도 포함하는 것으로 한다.
제1 내지 제N 펄스 출력 회로((10_1~10_N) 각각은 제1 입력 단자(21), 제2 입력 단자(22), 제3 입력 단자(23), 제4 입력 단자(24), 제5 입력 단자(25), 제1 출력 단자(26), 제2 출력 단자(27)를 갖고 있다(도 26(B) 참조).
제1 입력 단자(21), 제2 입력 단자(22) 및 제3 입력 단자(23)는 제1 배선(11) 내지 제4 배선(14) 중 어느 하나와 전기적으로 접속되어 있다. 예를 들어, 도 26 (A), (B)에 있어서, 제1 펄스 출력 회로(10_1)는, 제1 입력 단자(21)가 제1 배선(11)과 전기적으로 접속되고 제2 입력 단자(22)가 제2 배선(12)과 전기적으로 접속되고 제3 입력 단자(23)가 제3 배선(13)과 전기적으로 접속되어 있다. 또한, 제2 펄스 출력 회로(10_2)는, 제1 입력 단자(21)가 제2 배선(12)과 전기적으로 접속되고 제2 입력 단자(22)가 제3 배선(13)과 전기적으로 접속되고 제3 입력 단자(23)가 제4 배선(14)과 전기적으로 접속되어 있다.
또 도 26(A), (B)에서, 제1 펄스 출력 회로(10_1)는, 제4 입력 단자(24)로 스타트 펄스가 입력되고 제5 입력 단자(25)로 후단 신호(OUT(3))가 입력되고 제1 출력 단자(26)로부터 제1 출력 신호(OUT(1)(SR))가 출력되고 제2 출력 단자(27)로부터 제2 출력 신호(OUT(1))가 출력되게 된다.
이어서, 펄스 출력 회로의 구체적인 회로 구성의 일례에 대해 도 26(C)를 이용하여 설명한다.
도 26(C)에서 제1 트랜지스터(31)는, 제1 단자가 전원선(51)에 전기적으로 접속되고 제2 단자가 제9 트랜지스터(39)의 제1 단자에 전기적으로 접속되고 게이트 전극이 제4 입력 단자(24)에 전기적으로 접속되어 있다. 제2 트랜지스터(32)는, 제1 단자가 전원선(52)에 전기적으로 접속되고 제2 단자가 제9 트랜지스터(39)의 제1 단자에 전기적으로 접속되고 게이트 전극이 제4 트랜지스터(34)의 게이트 전극에 전기적으로 접속되어 있다. 제3 트랜지스터(33)는 제1 단자가 제1 입력 단자(21)에 전기적으로 접속되고 제2 단자가 제1 출력 단자(26)에 전기적으로 접속되어 있다. 제4 트랜지스터(34)는, 제1 단자가 전원선(52)에 전기적으로 접속되고 제2 단자가 제1 출력 단자(26)에 전기적으로 접속되어 있다. 제5 트랜지스터(35)는, 제1 단자가 전원선(52)에 전기적으로 접속되고 제2 단자가 제2 트랜지스터(32)의 게이트 전극 및 제4 트랜지스터(34)의 게이트 전극에 전기적으로 접속되고 게이트 전극이 제4 입력 단자(24)에 전기적으로 접속되어 있다. 제6 트랜지스터(36)는, 제1 단자가 전원선(51)에 전기적으로 접속되고 제2 단자가 제2 트랜지스터(32)의 게이트 전극 및 제4 트랜지스터(34)의 게이트 전극에 전기적으로 접속되고 게이트 전극이 제5 입력 단자(25)에 전기적으로 접속되어 있다. 제7 트랜지스터(37)는, 제1 단자가 전원선(51)에 전기적으로 접속되고 제2 단자가 제8 트랜지스터(38)의 제2 단자에 전기적으로 접속되고 게이트 전극이 제3 입력 단자(23)에 전기적으로 접속되어 있다. 제8 트랜지스터(38)는, 제1 단자가 제2 트랜지스터(32)의 게이트 전극 및 제4 트랜지스터(34)의 게이트 전극에 전기적으로 접속되고 게이트 전극이 제2 입력 단자(22)에 전기적으로 접속되어 있다. 제9 트랜지스터(39)는, 제1 단자가 제1 트랜지스터(31)의 제2 단자 및 제2 트랜지스터(32)의 제2 단자에 전기적으로 접속되고 제2 단자가 제3 트랜지스터(33)의 게이트 전극 및 제10 트랜지스터(40)의 게이트 전극에 전기적으로 접속되고 게이트 전극이 전원선(51)에 전기적으로 접속되어 있다. 제10 트랜지스터(40)는, 제1 단자가 제1 입력 단자(21)에 전기적으로 접속되고 제2 단자가 제2 출력 단자(27)에 전기적으로 접속되고 게이트 전극이 제9 트랜지스터(39)의 제2 단자에 전기적으로 접속되어 있다. 제11 트랜지스터(41)는, 제1 단자가 전원선(52)에 전기적으로 접속되고 제2 단자가 제2 출력 단자(27)에 전기적으로 접속되고 게이트 전극이 제2 트랜지스터(32)의 게이트 전극 및 제4 트랜지스터(34)의 게이트 전극에 전기적으로 접속되어 있다.
도 26(C)에서, 제3 트랜지스터(33)의 게이트 전극, 제10 트랜지스터(40)의 게이트 전극, 및 제9 트랜지스터(39)의 제2 단자의 접속 부분을 노드(NA)라 칭한다. 또한, 제2 트랜지스터(32)의 게이트 전극, 제4 트랜지스터(34)의 게이트 전극, 제5 트랜지스터(35)의 제2 단자, 제6 트랜지스터(36)의 제2 단자, 제8 트랜지스터(38)의 제1 단자, 및 제11 트랜지스터(41)의 게이트 전극의 접속 부분을 노드(NB)라 칭한다.
도 26(C)의 펄스 출력 회로가 제1 펄스 출력 회로(10_1)인 경우, 제1 입력 단자(21)로는 제1 클록 신호(CK1)가 입력되고 제2 입력 단자(22)로는 제2 클록 신호(CK2)가 입력되고 제3 입력 단자(23)로는 제3 클록 신호(CK3)가 입력되고 제4 입력 단자(24)로는 스타트 펄스(SP)가 입력되고 제5 입력 단자(25)로는 후단 신호(OUT(3))가 입력되고 제1 출력 단자(26)로부터는 제1 출력 신호(OUT(1)(SR))가 출력되고 제2 출력 단자(27)로부터는 제2 출력 신호(OUT(1))가 출력되게 된다.
여기서, 도 26(C)에 나타낸 펄스 출력 회로를 복수 구비하는 시프트 레지스터의 타이밍차트에 대해 도 27에 도시하였다. 또한 시프트 레지스터가 게이트선 구동회로인 경우, 도 27에서 기간(61)은 수직 귀선 기간이며, 기간(62)은 게이트 선택 기간에 상당한다.
도 26, 도 27에서, 일례로서 나타낸, n채널형의 트랜지스터를 복수 이용하여 제조한 구동회로에 있어서, 정지화 표시로부터 동화상 표시를 수행하는 동작, 또는 화소부에 마련된 EL소자의 구동용 TFT에 재기입을 수행하는 동작(이하, 리프레쉬 동작이라고도 함)시의, 구동회로부로의 각 배선의 전위의 공급 또는 정지의 수순에 대해 도 28을 참조하여 설명한다. 도 28은, 시프트 레지스터에 고전원 전위(Vdd)를 공급하는 배선, 저전전원 전위(Vss)를 공급하는 배선, 스타트 펄스(SP)를 공급하는 배선, 및 제1 클록 신호(CK1)를 공급하는 배선 내지 제4 클록 신호(CK4)를 공급하는 배선의, 기간(T1)의 전후에 있어서의 전위의 변화를 나타낸 도면이다.
본 실시형태의 표시 장치에서는, 동화상의 표시와 정지화의 표시, 또는 리프레쉬 동작에 의해 구동회로부를 상시 동작하지 않고 정지화의 표시를 수행할 수 있다. 따라서 도 28에 도시된 바와 같이, 시프트 레지스터에 대해, 고전원 전위(Vdd), 제1 클록 신호(CK1) 내지 제4 클록 신호(CK4), 및 스타트 펄스 등의 제어 신호가 공급되는 기간, 및 제어 신호가 공급되지 않는 기간이 존재한다. 또한 도 28에 나타낸 기간(T1)은 제어 신호가 공급되는 기간, 즉 동화상을 표시하는 기간 및 리프레쉬 동작을 수행하는 기간에 상당한다. 또한 도 28에 나타낸 기간(T2)은 제어 신호가 공급되지 않는 기간, 즉 정지화를 표시하는 기간에 상당한다.
도 28에서 고전원 전위(Vdd)가 공급되는 기간은 기간(T1)에 한정되지 않고, 기간(T1)과 기간(T2)에 걸쳐 마련되어 있다. 또한 도 28에서, 제1 클록 신호(CK1) 내지 제4 클록 신호(CK4)가 공급되는 기간은, 고전원 전위(Vdd)가 공급된 이후부터 고전원 전위(Vdd)가 정지하기 전까지에 걸쳐 마련되어 있다.
또 도 28에 도시된 바와 같이, 제1 클록 신호(CK1) 내지 제4 클록 신호(CK4)는, 기간(T1)이 시작되기 전에는 일단 고전위의 신호가 되고나서 일정 주기의 클록 신호의 발진을 개시하고, 기간(T1)이 끝난 후에는 저전위의 신호가 되고나서 클록 신호의 발진을 종료하도록 구성할 수 있다.
상술한 바와 같이, 본 실시형태의 표시 장치에서는, 기간(T2) 동안에는 시프트 레지스터로의 고전원 전위(Vdd), 제1 클록 신호(CK1) 내지 제4 클록 신호(CK4), 및 스타트 펄스 등의 제어 신호의 공급을 정지한다. 그리고, 제어 신호의 공급이 정지되는 기간에는, 각 트랜지스터의 도통 또는 비도통을 제어하여 동작하고 시프트 레지스터로부터 출력되는 펄스 신호도 정지된다. 따라서 시프트 레지스터에서 소비되는 전력 및 그 시프트 레지스터에 의해 구동되는 화소부에서 소비되는 전력을 감소시키는 것이 가능해진다.
또한 상술한 리프레쉬 동작은, 표시되는 정지화의 화질의 저하를 유발할 가능성이 있으므로 정기적으로 수행할 필요가 있다. 본 실시형태의 표시 장치는, 각 화소에 마련된 EL소자의 구동용 TFT로 인가하는 전압을 제어하는 스위칭 소자로서, 상술한 산화물 반도체를 구비하는 트랜지스터를 적용하고 있다. 이에 의해, 오프 전류를 대폭 감소시킬 수 있으므로 각 화소에 마련된 EL소자의 구동용 TFT로 인가되는 전압의 변동을 감소시킬 수 있다. 즉 정지화의 표시에 의해 시프트 레지스터의 동작이 정지하는 기간이 장기간에 걸쳐도 화질의 저하를 감소시킬 수 있다. 일례로서, 상기 기간이 3분인 경우에도 표시되는 정지화의 품질을 유지시킬 수 있다. 예를 들어, 1초 동안에 60회의 재기입을 수행하는 표시 장치와 3분 동안에 1회의 리프레쉬 동작을 수행하는 표시 장치를 비교하면 약 1/10000까지 소비 전력을 감소시키는 것이 가능하다.
또한 상술한 고전원 전위(Vdd)의 정지는, 도 28에 도시된 바와 같이, 저전위 전원(Vss)과 등전위로 하는 것을 의미한다. 또한 고전원 전위(Vdd)의 정지는, 고전원 전위가 공급되는 배선의 전위를 부유 상태로 하는 것을 의미할 수도 있다.
또한 고전원 전위(Vdd)가 공급되는 배선의 전위를 증가시킬 때, 즉 기간(T1) 전에 저전원 전위(Vss)에서 고전원 전위(Vdd)로 증가시킬 때, 상기 배선의 전위의 변화가 완만하도록 제어하는 것이 바람직하다. 상기 배선의 전위의 변화의 기울기가 급하면 그 전위의 변화가 노이즈가 되어 시프트 레지스터로부터 부정 펄스가 출력될 가능성이 있다. 이 시프트 레지스터가 게이트선 구동회로가 갖는 시프트 레지스터인 경우, 부정 펄스는 트랜지스터를 온시키는 신호가 된다. 상기 부정 펄스에 의해, EL소자의 구동용 TFT로 인가되는 전압이 변화하여 정지화의 화상이 변화될 가능성이 있기 때문이다. 상술한 내용을 감안하여 도 28에서는 고전원 전위(Vdd)가 되는 신호의 상승이 하강보다 완만해지는 예에 대해 도시하고 있다. 특히, 본 실시형태의 표시 장치에 있어서는, 화소부에서 정지화를 표시하고 있을 때, 시프트 레지스터에 대한 고전원 전위(Vdd)의 공급의 정지 및 재공급이 적절히 수행되도록 구성된다. 즉, 고전원 전위(Vdd)를 공급하는 배선의 전위의 변화가 노이즈로서 화소부에 영향을 주었을 경우, 이 노이즈는 표시 화상의 저하로 직결된다. 따라서 본 실시형태의 표시 장치에서는 상기 배선의 전위의 변화(특히, 전위의 증가)가 노이즈로서 화소부로 침입하지 않도록 제어하는 것이 중요하다.
11 : 배선 12 : 배선
13 : 배선 14 : 배선
15 : 배선 17 : 배선
18 : 배선 51 : 전원선
52 : 전원선 61 : 기간
62 : 기간 100 : 화소
101 : 배선 102 : 배선
102A : 배선 102B : 배선
103 : 산화물 반도체층 104 : 용량선
105 : 화소 전극 106 : 박막 트랜지스터
108 : 기판 온도 111 : 기판
112 : 하지막 113 : 게이트 절연막
114 : 산화물 절연층 121 : 절연층
200 : 기판 201 : 화소
202 : 화소부 203 : 주사선 구동회로
204 : 신호선 구동회로 251 : 기간
252 : 기간 261 : 기간
300 : 기판 302 : 게이트 절연층
303 : 보호 절연층 310 : 박막 트랜지스터
311 : 게이트 전극층 313 : 채널 형성 영역
314a : 고저항 소스영역 314b : 고저항 드레인영역
315a : 소스 전극층 315b : 드레인 전극층
316 : 산화물 절연층 320 : 기판
322 : 게이트 절연층 323 : 보호 절연층
330 : 산화물 반도체막 331 : 산화물 반도체층
332 : 산화물 반도체층 340 : 기판
342 : 게이트 절연층 343 : 보호 절연층
345 : 산화물 반도체막 346 : 산화물 반도체층
350 : 박막 트랜지스터 351 : 게이트 전극층
352 : 산화물 반도체층 355a : 소스 전극층
355b : 드레인 전극층 356 : 산화물 절연층
360 : 박막 트랜지스터 361 : 게이트 전극층
362 : 산화물 반도체층 363 : 채널 형성 영역
364a : 고저항 소스영역 364b : 고저항 드레인영역
365a : 소스 전극층 365b : 드레인 전극층
366 : 산화물 절연층 370 : 기판
372a : 게이트 절연층 372b : 게이트 절연층
373 : 보호 절연층 380 : 박막 트랜지스터
381 : 게이트 전극층 382 : 산화물 반도체층
385a : 소스 전극층 385b : 드레인 전극층
386 : 산화물 절연층 390 : 박막 트랜지스터
391 : 게이트 전극층 392 : 산화물 반도체층
393 : 산화물 반도체막 394 : 기판
395a : 소스 전극층 395b : 드레인 전극층
396 : 산화물 절연층 397 : 게이트 절연층
398 : 보호 절연층 399 : 산화물 반도체층
400 : 기판 402 : 게이트 절연층
407 : 절연층 410 : 박막 트랜지스터
411 : 게이트 전극층 412 : 산화물 반도체층
414a : 배선층 414b : 배선층
415a : 드레인 전극층 415b : 드레인 전극층
420 : 실리콘 기판 422 : 절연층
423 : 개구 424 : 도전층
425 : 박막 트랜지스터 427 : 도전층
438 : 배선층 450 : 기판
452 : 게이트 절연층 457 : 절연층
460 : 박막 트랜지스터 461 : 게이트 전극층
462 : 산화물 반도체층 464 : 배선층
465a : 드레인 전극층 465a1 : 드레인 전극층
465a2 : 드레인 전극층 465b : 드레인 전극층
468 : 배선층 472a : 게이트 절연층
1008 : 화소부 1009B : 신호선 구동회로
4501 : 기판 4502 : 화소부
4503a : 신호선 구동회로 4504a : 주사선 구동회로
4505 : 씰재 4506 : 기판
4507 : 충전재 4509 : 박막 트랜지스터
4510 : 박막 트랜지스터 4511 : 발광소자
4512 : 전계 발광층 4513 : 전극층
4515 : 접속 단자 전극 4516 : 단자 전극
4517 : 전극층 4518a : FPC
4519 : 이방성 도전막 4520 : 격벽
4540 : 도전층 4542 : 절연층
6400 : 화소 6401 : 스위칭용 트랜지스터
6402 : 구동용 트랜지스터 6404 : 발광소자
6405 : 신호선 6406 : 주사선
6407 : 전원선 6408 : 공통 전극
7001 : 구동용 TFT 7002 : 발광소자
7003 : 전극 7004 : EL층
7005 : 전극 7011 : 구동용 TFT
7012 : 발광소자 7013 : 전극
7014 : EL층 7015 : 전극
7016 : 차폐막 7017 : 도전막
7019 : 격벽 7021 : 구동용 TFT
7022 : 발광소자 7023 : 전극
7024 : EL층 7025 : 전극
7026 : 전극 7027 : 도전막
7029 : 격벽 7030 : 드레인 전극층
7031 : 절연층 7033 : 컬러필터
7034 : 오버코트층 7035 : 절연층
7040 : 드레인 전극층 7041 : 절연층
7043 : 컬러필터 7044 : 오버코트층
7045 : 절연층 7051 : 절연층
7053 : 절연층 7055 : 절연층
7211 : 구동용 TFT 7212 : 발광소자
7217 : 도전막 7230 : 드레인 전극
7231 : 절연층 7233 : 축광층
7234 : 오버코트층 7235 : 절연층
9630 : 케이스 9631 : 표시부
9633 : 스피커 9635 : 조작 키
9636 : 접속 단자 9638 : 마이크로폰
9672 : 기록매체 판독부 9676 : 셔터 버튼
9677 : 수상부 9680 : 외부 접속포트
9681 : 포인팅 디바이스

Claims (9)

  1. 표시 장치에 있어서,
    전원선;
    상기 전원선으로부터 전력을 공급받는 발광소자;
    상기 전원선과 상기 발광소자를 전기적으로 접속하기 위한 제 1 트랜지스터;
    화상 신호를 공급하기 위한 신호선; 및
    상기 신호선과 상기 제 1 트랜지스터를 전기적으로 접속하기 위한 제 2 트랜지스터를 포함하고,
    상기 제 2 트랜지스터의 채널 형성 영역은 수소 농도가 5×1019/cm3 이하인 산화물 반도체층을 포함하고,
    상기 제 2 트랜지스터의 오프 전류는 1×10-16A/㎛ 이하이고,
    상기 제 2 트랜지스터는 상기 제1 트랜지스터의 온 상태를 유지하고, 상기 전원선과 상기 발광소자를 접속하여 정지 화상을 표시하는, 표시 장치.
  2. 제 1 항에 있어서,
    상기 전원선은 펄스 직류(DC) 전원을 공급하는, 표시 장치.
  3. 표시 장치에 있어서,
    신호선;
    주사선;
    펄스 직류 전원이 공급되는 전원선; 및
    화소부를 포함하고,
    상기 화소부는:
    제 1 트랜지스터;
    제 2 트랜지스터; 및
    발광소자를 포함하고,
    상기 제 2 트랜지스터의 게이트는 상기 주사선에 전기적으로 접속되고, 상기 제 2 트랜지스터의 제 1 전극은 상기 신호선에 전기적으로 접속되고, 상기 제 2 트랜지스터의 제 2 전극은 상기 제 1 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 제 1 전극은 상기 전원선에 전기적으로 접속되고, 상기 제 1 트랜지스터의 제 2 전극은 상기 발광소자의 제 1 전극에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 채널 형성 영역은 수소 농도가 5×1019/cm3 이하인 산화물 반도체층을 포함하고,
    상기 제 2 트랜지스터의 오프 전류는 1×10-16A/㎛ 이하이고,
    상기 제 2 트랜지스터는 상기 제1 트랜지스터의 온 상태를 유지하고, 상기 전원선과 상기 발광소자를 접속하여 정지 화상을 표시하는, 표시 장치.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 산화물 반도체층의 캐리어 농도는 1×1014/cm3 미만인, 표시 장치.
  5. 제 1 항 또는 제 3 항에 있어서,
    상기 정지 화상의 표시 기간은 주사선 신호의 출력이 정지되는 기간을 포함하는, 표시 장치.
  6. 제 1 항 또는 제 3 항에 있어서,
    상기 발광소자는:
    한 쌍의 전극; 및
    상기 한 쌍의 전극 사이의 발광 유기 물질을 포함하는 층을 포함하는, 표시 장치.
  7. 제 1 항 또는 제 3 항에 있어서,
    축광층을 포함하는, 표시 장치.
  8. 제 1 항 또는 제 3 항에 기재된 표시 장치를 포함하는 전자 기기.
  9. 제 1 항 또는 제 3 항에 있어서,
    상기 표시 장치는 전자 페이퍼인, 표시 장치.
KR1020147004299A 2009-10-21 2010-09-24 표시 장치 및 표시 장치를 갖는 전자 기기 KR101582636B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2009-242757 2009-10-21
JP2009242757 2009-10-21
JP2009278997 2009-12-08
JPJP-P-2009-278997 2009-12-08
PCT/JP2010/067193 WO2011048924A1 (en) 2009-10-21 2010-09-24 Display device and electronic device including display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020127004537A Division KR20120096463A (ko) 2009-10-21 2010-09-24 표시 장치 및 표시 장치를 갖는 전자 기기

Publications (2)

Publication Number Publication Date
KR20140026659A true KR20140026659A (ko) 2014-03-05
KR101582636B1 KR101582636B1 (ko) 2016-01-07

Family

ID=43878933

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020147004299A KR101582636B1 (ko) 2009-10-21 2010-09-24 표시 장치 및 표시 장치를 갖는 전자 기기
KR1020127006103A KR101293261B1 (ko) 2009-10-21 2010-09-24 표시 장치 및 표시 장치를 갖는 전자 기기
KR1020127004537A KR20120096463A (ko) 2009-10-21 2010-09-24 표시 장치 및 표시 장치를 갖는 전자 기기
KR1020177024408A KR101875794B1 (ko) 2009-10-21 2010-09-24 표시 장치 및 표시 장치를 갖는 전자 기기

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020127006103A KR101293261B1 (ko) 2009-10-21 2010-09-24 표시 장치 및 표시 장치를 갖는 전자 기기
KR1020127004537A KR20120096463A (ko) 2009-10-21 2010-09-24 표시 장치 및 표시 장치를 갖는 전자 기기
KR1020177024408A KR101875794B1 (ko) 2009-10-21 2010-09-24 표시 장치 및 표시 장치를 갖는 전자 기기

Country Status (9)

Country Link
US (7) US8890781B2 (ko)
EP (1) EP2491594A4 (ko)
JP (11) JP5154627B2 (ko)
KR (4) KR101582636B1 (ko)
CN (4) CN102576734B (ko)
MY (1) MY166003A (ko)
SG (1) SG178058A1 (ko)
TW (4) TWI506611B (ko)
WO (1) WO2011048924A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160128547A (ko) * 2015-04-28 2016-11-08 삼성디스플레이 주식회사 유기 발광 표시 장치

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101710586B (zh) * 2009-01-09 2011-12-28 深超光电（深圳）有限公司 提高开口率的储存电容及其制作方法
KR101801959B1 (ko) 2009-10-21 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 액정 표시 장치를 구비하는 전자기기
KR101582636B1 (ko) 2009-10-21 2016-01-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기
CN102640207A (zh) 2009-12-18 2012-08-15 株式会社半导体能源研究所 液晶显示装置及其驱动方法
WO2011089843A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
KR20120120458A (ko) 2010-02-26 2012-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US8698852B2 (en) 2010-05-20 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
US8446171B2 (en) * 2011-04-29 2013-05-21 Semiconductor Energy Laboratory Co., Ltd. Signal processing unit
WO2013052298A1 (en) * 2011-10-07 2013-04-11 Applied Materials, Inc. Methods for depositing a silicon containing layer with argon gas dilution
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
TWI463663B (zh) * 2011-12-30 2014-12-01 Ind Tech Res Inst 半導體元件及其製造方法
TWI485585B (zh) * 2012-02-17 2015-05-21 Innocom Tech Shenzhen Co Ltd 複合層結構及具有其之觸控顯示裝置
KR102082794B1 (ko) * 2012-06-29 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법, 및 표시 장치
KR20140026257A (ko) * 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9379169B2 (en) * 2012-09-14 2016-06-28 Universal Display Corporation Very high resolution AMOLED display
JP2014130336A (ja) 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 表示装置
JP6046592B2 (ja) * 2013-03-26 2016-12-21 株式会社ジャパンディスプレイ 表示装置及び電子機器
US9583063B2 (en) * 2013-09-12 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
US9876188B2 (en) * 2013-12-27 2018-01-23 Pioneer Corporation Light emitting element and method of manufacturing light emitting element
US10903246B2 (en) 2014-02-24 2021-01-26 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911199B1 (en) 2014-02-24 2020-05-06 LG Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911200B1 (en) 2014-02-24 2020-06-03 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
TWI569289B (zh) * 2014-05-12 2017-02-01 Ｌｇ化學股份有限公司 導電性結構體及其製造方法以及顯示裝置
US10141342B2 (en) * 2014-09-26 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN107851406A (zh) * 2015-07-09 2018-03-27 夏普株式会社 有源矩阵基板、显示装置以及制造方法
CN105390451B (zh) * 2015-12-03 2018-03-30 深圳市华星光电技术有限公司 低温多晶硅tft基板的制作方法
KR20170090357A (ko) * 2016-01-28 2017-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 동작 방법
JP6677386B2 (ja) * 2016-02-16 2020-04-08 天馬微電子有限公司 表示装置および表示装置の製造方法
US10528165B2 (en) * 2016-04-04 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR102568632B1 (ko) 2016-04-07 2023-08-21 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
TWI743115B (zh) 2016-05-17 2021-10-21 日商半導體能源硏究所股份有限公司 顯示裝置及其工作方法
TWI753908B (zh) 2016-05-20 2022-02-01 日商半導體能源硏究所股份有限公司 半導體裝置、顯示裝置及電子裝置
JP2017219572A (ja) * 2016-06-03 2017-12-14 株式会社半導体エネルギー研究所 情報端末および学習支援システム
KR102365543B1 (ko) 2016-06-10 2022-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 정보 단말
TWI709128B (zh) 2016-06-30 2020-11-01 日商半導體能源研究所股份有限公司 資訊終端
US10120470B2 (en) 2016-07-22 2018-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device
US10255838B2 (en) 2016-07-27 2019-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6998690B2 (ja) 2016-07-28 2022-01-18 株式会社半導体エネルギー研究所 情報端末
US10733946B2 (en) 2016-08-26 2020-08-04 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI794812B (zh) 2016-08-29 2023-03-01 日商半導體能源研究所股份有限公司 顯示裝置及控制程式
CN109643735B (zh) 2016-09-12 2022-12-16 株式会社半导体能源研究所 显示装置及电子设备
JP6698486B2 (ja) * 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
US10540944B2 (en) 2016-09-29 2020-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising register
JP6864453B2 (ja) * 2016-10-03 2021-04-28 キヤノン株式会社 読取装置および制御方法
KR102662057B1 (ko) 2016-10-07 2024-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2018073706A1 (en) 2016-10-21 2018-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device and operating method thereof
JP2018072821A (ja) 2016-10-26 2018-05-10 株式会社半導体エネルギー研究所 表示装置およびその動作方法
TWI607425B (zh) * 2016-11-17 2017-12-01 元太科技工業股份有限公司 畫素結構與驅動方法
CN108074514B (zh) 2016-11-17 2020-11-13 元太科技工业股份有限公司 像素结构与驱动方法
CN114115609A (zh) 2016-11-25 2022-03-01 株式会社半导体能源研究所 显示装置及其工作方法
US11132969B2 (en) 2016-12-09 2021-09-28 Semiconductor Energy Laboratory Co., Ltd. Display device and method for operating the same
CN106597715B (zh) * 2017-02-06 2019-08-06 京东方科技集团股份有限公司 一种亚像素单元、显示装置以及该显示装置的驱动方法
US10490130B2 (en) 2017-02-10 2019-11-26 Semiconductor Energy Laboratory Co., Ltd. Display system comprising controller which process data
US10461121B2 (en) 2017-10-17 2019-10-29 Shenzhen China Star Optoelectronics Technology Co., Ltd. Miniature led display panel and miniature led display
CN107871752B (zh) * 2017-10-17 2019-11-15 深圳市华星光电技术有限公司 微型led显示面板及微型led显示器
JP6872571B2 (ja) * 2018-02-20 2021-05-19 セイコーエプソン株式会社 電気光学装置及び電子機器
US11744109B2 (en) * 2018-09-18 2023-08-29 Sony Semiconductor Solutions Corporation Display device and electronic apparatus
JP2020053475A (ja) * 2018-09-25 2020-04-02 株式会社ジャパンディスプレイ 薄膜トランジスタ及び表示装置
CN109742130B (zh) * 2019-01-30 2021-01-26 京东方科技集团股份有限公司 有机电致发光显示器件及控制方法
JP7284986B2 (ja) * 2019-04-08 2023-06-01 株式会社Joled 半導体装置および表示装置
CN113889041B (zh) * 2021-09-30 2022-09-27 晟合微电子(肇庆)有限公司 像素电路及显示装置
WO2024033742A1 (ja) * 2022-08-10 2024-02-15 株式会社半導体エネルギー研究所 シフトレジスタ

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002169499A (ja) * 2000-11-30 2002-06-14 Sanyo Electric Co Ltd 表示パネルの駆動方法及び表示パネルの駆動制御装置
JP2006003924A (ja) 2005-08-31 2006-01-05 Kenji Sato 蛍光電子ペーパ
JP2006084758A (ja) * 2004-09-16 2006-03-30 Seiko Epson Corp 電気光学装置用駆動回路及び方法、電気光学装置、並びに電子機器
JP2006165527A (ja) 2004-11-10 2006-06-22 Canon Inc 電界効果型トランジスタ
JP2006165528A (ja) 2004-11-10 2006-06-22 Canon Inc 画像表示装置
JP2006165529A (ja) 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2008116855A (ja) 2006-11-08 2008-05-22 Nippon Kayaku Co Ltd 発光電気泳動セル、発光電子ペーパー及び発光表示装置
JP2008294136A (ja) * 2007-05-23 2008-12-04 Canon Inc 酸化物半導体を用いた電子素子及びその製造方法
JP2009164393A (ja) * 2008-01-08 2009-07-23 Canon Inc アモルファス酸化物及び電界効果型トランジスタ

Family Cites Families (206)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5154627A (ja) 1974-11-07 1976-05-13 Einosuke Hosaka Funtaioryoshitabutsutaino setsuchakuhoho
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63205963A (ja) * 1987-02-23 1988-08-25 Mitsubishi Electric Corp 薄膜トランジスタ
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0384963A (ja) * 1989-08-29 1991-04-10 Casio Comput Co Ltd 薄膜トランジスタ
JP2638237B2 (ja) * 1989-12-28 1997-08-06 カシオ計算機株式会社 液晶素子
JP2784615B2 (ja) 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06268220A (ja) * 1993-03-17 1994-09-22 Fujitsu Ltd 薄膜トランジスタ
JP2734962B2 (ja) 1993-12-27 1998-04-02 日本電気株式会社 薄膜トランジスタ及びその製造方法
JP4293434B2 (ja) * 1994-08-31 2009-07-08 株式会社半導体エネルギー研究所 液晶表示装置
US5847413A (en) * 1994-08-31 1998-12-08 Semiconductor Energy Laboratory Co., Ltd. Differential amplifier circuit and analog buffer
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3286152B2 (ja) 1995-06-29 2002-05-27 シャープ株式会社 薄膜トランジスタ回路および画像表示装置
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1020304A (ja) 1996-07-01 1998-01-23 Mitsubishi Electric Corp 反射型液晶表示装置
JP3496431B2 (ja) 1997-02-03 2004-02-09 カシオ計算機株式会社 表示装置及びその駆動方法
JP2001051292A (ja) 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6573195B1 (en) * 1999-01-26 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere
TW518637B (en) 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
US8853696B1 (en) * 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW494447B (en) 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4712198B2 (ja) * 2000-02-01 2011-06-29 株式会社半導体エネルギー研究所 表示装置の作製方法
JP3701832B2 (ja) * 2000-02-04 2005-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 薄膜トランジスタ、液晶表示パネル、および薄膜トランジスタの製造方法
JP2001296553A (ja) 2000-04-14 2001-10-26 Advanced Display Inc 表示装置および表示装置の製造方法
WO2001084226A1 (fr) * 2000-04-28 2001-11-08 Sharp Kabushiki Kaisha Unite d'affichage, procede d'excitation pour unite d'affichage, et appareil electronique de montage d'une unite d'affichage
JP2002140052A (ja) 2000-08-23 2002-05-17 Semiconductor Energy Lab Co Ltd 携帯情報装置及びその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP5028723B2 (ja) 2001-08-16 2012-09-19 奇美電子股▲ふん▼有限公司 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
TW574529B (en) * 2001-09-28 2004-02-01 Tokyo Shibaura Electric Co Organic electro-luminescence display device
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003338628A (ja) 2002-05-20 2003-11-28 Seiko Epson Corp 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004087682A (ja) 2002-08-26 2004-03-18 Chi Mei Electronics Corp 薄膜トランジスタ、画像表示素子および画像表示装置
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
TW594635B (en) 2003-03-06 2004-06-21 Toppoly Optoelectronics Corp Pixel driving circuit of display device
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4482790B2 (ja) 2003-07-23 2010-06-16 東芝ライテック株式会社 自発光装置
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4504645B2 (ja) 2003-08-27 2010-07-14 明義 三上 複合発光装置
US8247965B2 (en) * 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
JP2005190797A (ja) * 2003-12-25 2005-07-14 Seiko Epson Corp 有機ｅｌ装置および電子機器
JP4036838B2 (ja) * 2004-03-12 2008-01-23 インターナショナル・ビジネス・マシーンズ・コーポレーション セキュリティ装置、情報処理装置、セキュリティ装置が実行する方法、情報処理装置が実行する方法、該方法を実行させるための装置実行可能なプログラムおよびチケット・システム
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4245158B2 (ja) 2004-04-19 2009-03-25 パナソニック株式会社 Ｆｅｔ型強誘電体メモリセルおよびｆｅｔ型強誘電体メモリ
KR101054341B1 (ko) * 2004-04-30 2011-08-04 삼성전자주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP2005327966A (ja) 2004-05-17 2005-11-24 Seiko Epson Corp 半導体装置、電気光学装置、集積回路及び電子機器
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
TWI278800B (en) 2004-10-28 2007-04-11 Au Optronics Corp Current-driven OLED panel and related pixel structure
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
WO2006051993A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
KR20070085879A (ko) * 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US20060118869A1 (en) * 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
KR101142996B1 (ko) 2004-12-31 2012-05-08 재단법인서울대학교산학협력재단 표시 장치 및 그 구동 방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) * 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7537976B2 (en) * 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
JP5116251B2 (ja) * 2005-05-20 2013-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
EP1935027B1 (en) 2005-10-14 2017-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5427340B2 (ja) * 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) * 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI311737B (en) * 2005-11-17 2009-07-01 Chi Mei El Corporatio Structure of display panel
US20090090914A1 (en) 2005-11-18 2009-04-09 Koki Yano Semiconductor thin film, method for producing the same, and thin film transistor
TWI328213B (en) * 2005-12-16 2010-08-01 Chi Mei El Corp Plate display and pixel circuitry
TWI404227B (zh) 2005-12-20 2013-08-01 Semiconductor Energy Lab 半導體裝置及其製造方法、以及顯示裝置和電子設備
US7314801B2 (en) 2005-12-20 2008-01-01 Palo Alto Research Center Incorporated Semiconductor device having a surface conducting channel and method of forming
US8097877B2 (en) * 2005-12-20 2012-01-17 Northwestern University Inorganic-organic hybrid thin-film transistors using inorganic semiconducting films
JP2007194194A (ja) 2005-12-22 2007-08-02 Matsushita Electric Ind Co Ltd エレクトロルミネッセンス素子およびこれを用いた表示装置、露光装置、照明装置
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4946601B2 (ja) * 2006-05-15 2012-06-06 ソニー株式会社 撮像装置およびその駆動方法、表示装置、並びに、電子機器
KR101014473B1 (ko) * 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR20080002186A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판
US7586423B2 (en) * 2006-06-30 2009-09-08 Research In Motion Limited Handheld electronic device and method for dual-mode disambiguation of text input
JP2008033066A (ja) 2006-07-28 2008-02-14 Sony Corp 表示動作制御装置、表示装置、電子機器、表示動作制御方法及びコンピュータプログラム
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
TWI612509B (zh) 2006-09-29 2018-01-21 半導體能源研究所股份有限公司 顯示裝置和電子裝置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
US7782278B2 (en) * 2006-12-14 2010-08-24 Himax Technologies Limited Intra-pixel convolution for AMOLED
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
US8436349B2 (en) * 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP4300491B2 (ja) 2007-03-13 2009-07-22 ソニー株式会社 ディスプレイ装置
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276211A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
TWI360088B (en) * 2007-04-20 2012-03-11 Chi Mei El Corp Pixel circuit and display device having the pixel
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR20080099084A (ko) 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5164427B2 (ja) * 2007-05-11 2013-03-21 株式会社ジャパンディスプレイウェスト 半導体装置およびその駆動方法、表示装置およびその駆動方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
JP5241143B2 (ja) 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
KR100848341B1 (ko) * 2007-06-13 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100873705B1 (ko) 2007-06-22 2008-12-12 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
JP5133616B2 (ja) * 2007-06-28 2013-01-30 本田技研工業株式会社 燃料電池
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP2009043748A (ja) 2007-08-06 2009-02-26 Seiko Epson Corp 半導体装置および電気光学装置
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
KR101392276B1 (ko) * 2007-10-31 2014-05-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5489445B2 (ja) 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5489446B2 (ja) * 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2010103451A (ja) * 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
US20110006297A1 (en) * 2007-12-12 2011-01-13 Idemitsu Kosan Co., Ltd. Patterned crystalline semiconductor thin film, method for producing thin film transistor and field effect transistor
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI372379B (en) 2007-12-31 2012-09-11 Au Optronics Corp Liquid crystal display apparatus and bandgap reference circuit thereof
JP5511139B2 (ja) 2008-01-10 2014-06-04 シチズンホールディングス株式会社 表示装置
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5207885B2 (ja) * 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN103985718B (zh) * 2008-09-19 2019-03-22 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2351088B1 (en) 2008-10-24 2016-09-14 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101671544B1 (ko) 2008-11-21 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 기기
KR102246529B1 (ko) * 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102065330B1 (ko) 2009-10-16 2020-01-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
IN2012DN01823A (ko) 2009-10-16 2015-06-05 Semiconductor Energy Lab
KR101582636B1 (ko) 2009-10-21 2016-01-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002169499A (ja) * 2000-11-30 2002-06-14 Sanyo Electric Co Ltd 表示パネルの駆動方法及び表示パネルの駆動制御装置
JP2006084758A (ja) * 2004-09-16 2006-03-30 Seiko Epson Corp 電気光学装置用駆動回路及び方法、電気光学装置、並びに電子機器
JP2006165527A (ja) 2004-11-10 2006-06-22 Canon Inc 電界効果型トランジスタ
JP2006165528A (ja) 2004-11-10 2006-06-22 Canon Inc 画像表示装置
JP2006165529A (ja) 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2006003924A (ja) 2005-08-31 2006-01-05 Kenji Sato 蛍光電子ペーパ
JP2008116855A (ja) 2006-11-08 2008-05-22 Nippon Kayaku Co Ltd 発光電気泳動セル、発光電子ペーパー及び発光表示装置
JP2008294136A (ja) * 2007-05-23 2008-12-04 Canon Inc 酸化物半導体を用いた電子素子及びその製造方法
JP2009164393A (ja) * 2008-01-08 2009-07-23 Canon Inc アモルファス酸化物及び電界効果型トランジスタ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160128547A (ko) * 2015-04-28 2016-11-08 삼성디스플레이 주식회사 유기 발광 표시 장치
US11158698B2 (en) 2015-04-28 2021-10-26 Samsung Display Co., Ltd. Organic light-emitting diode display
KR20210149017A (ko) * 2015-04-28 2021-12-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20220138844A (ko) * 2015-04-28 2022-10-13 삼성디스플레이 주식회사 유기 발광 표시 장치
USRE50012E1 (en) 2015-04-28 2024-06-11 Samsung Display Co., Ltd. Organic light-emitting diode display

Also Published As

Publication number Publication date
TWI553607B (zh) 2016-10-11
US20200258449A1 (en) 2020-08-13
CN112447130A (zh) 2021-03-05
JP5947864B2 (ja) 2016-07-06
US20150070254A1 (en) 2015-03-12
US20110090207A1 (en) 2011-04-21
JP2017017356A (ja) 2017-01-19
TWI506611B (zh) 2015-11-01
JP2020074410A (ja) 2020-05-14
JP2016128913A (ja) 2016-07-14
EP2491594A4 (en) 2015-09-16
US20160035275A1 (en) 2016-02-04
TWI621114B (zh) 2018-04-11
CN102576734B (zh) 2015-04-22
JP2021106276A (ja) 2021-07-26
CN104681568A (zh) 2015-06-03
JP2013092783A (ja) 2013-05-16
US20210383750A1 (en) 2021-12-09
JP2023164438A (ja) 2023-11-10
JP5154627B2 (ja) 2013-02-27
US10657882B2 (en) 2020-05-19
KR101582636B1 (ko) 2016-01-07
JP2023174719A (ja) 2023-12-08
EP2491594A1 (en) 2012-08-29
JP6853338B2 (ja) 2021-03-31
TW201543440A (zh) 2015-11-16
JP2018157226A (ja) 2018-10-04
CN102576734A (zh) 2012-07-11
JP2022130464A (ja) 2022-09-06
CN107731931A (zh) 2018-02-23
TW201638919A (zh) 2016-11-01
SG178058A1 (en) 2012-03-29
CN104681568B (zh) 2017-11-21
US11107396B2 (en) 2021-08-31
US20240203337A1 (en) 2024-06-20
JP7090193B2 (ja) 2022-06-23
US20190012960A1 (en) 2019-01-10
MY166003A (en) 2018-05-21
KR101875794B1 (ko) 2018-08-09
KR20120096463A (ko) 2012-08-30
KR20170102395A (ko) 2017-09-08
JP2011141524A (ja) 2011-07-21
TWI588802B (zh) 2017-06-21
KR20120079830A (ko) 2012-07-13
JP2015092575A (ja) 2015-05-14
US8890781B2 (en) 2014-11-18
TW201207815A (en) 2012-02-16
US9165502B2 (en) 2015-10-20
WO2011048924A1 (en) 2011-04-28
TW201727611A (zh) 2017-08-01
US10083651B2 (en) 2018-09-25
JP7337230B2 (ja) 2023-09-01
JP6639568B2 (ja) 2020-02-05
KR101293261B1 (ko) 2013-08-09
CN107731931B (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
JP7337230B2 (ja) 表示装置
KR102329497B1 (ko) 표시 장치 및 이 표시 장치를 구비한 전자 기기

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 5