CN102576734B - 显示装置和包括显示装置的电子设备 - Google Patents

显示装置和包括显示装置的电子设备 Download PDF

Info

Publication number
CN102576734B
CN102576734B CN201080039655.XA CN201080039655A CN102576734B CN 102576734 B CN102576734 B CN 102576734B CN 201080039655 A CN201080039655 A CN 201080039655A CN 102576734 B CN102576734 B CN 102576734B
Authority
CN
China
Prior art keywords
oxide semiconductor
layer
film
film transistor
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080039655.XA
Other languages
English (en)
Other versions
CN102576734A (zh
Inventor
山崎舜平
小山润
三宅博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201510122784.XA priority Critical patent/CN104681568B/zh
Priority to CN202011381869.7A priority patent/CN112447130A/zh
Priority to CN201710967394.1A priority patent/CN107731931B/zh
Publication of CN102576734A publication Critical patent/CN102576734A/zh
Application granted granted Critical
Publication of CN102576734B publication Critical patent/CN102576734B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明的目的在于提供具有减少的功耗的显示装置以及提供具有减少的功耗且在暗处能够长时间地使用的自发光型显示装置。利用薄膜晶体管形成电路，在该薄膜晶体管中使用了高度纯净化的氧化物半导体，并且像素能够保持一定的状态(视频信号已被写入的状态)。因此，即使在显示静止图像的情况下，也能容易地执行稳定的操作。此外，可以延长驱动器电路的操作间隔，这使得显示装置的功耗降低。而且，在自发光型显示装置的像素部分中使用蓄光材料以存储光，由此能够在暗处较长时间地使用该显示装置。

Description

显示装置和包括显示装置的电子设备
技术领域
本发明涉及显示装置和分别包括显示装置的电子设备。更具体地，本发明的一个实施例涉及一种显示装置和包括该显示装置的电子设备，其中，该显示装置包括发光元件和使用了氧化物半导体的场效应晶体管。
背景技术
使用在具有绝缘表面的衬底上形成的半导体薄膜来形成薄膜晶体管(TFT)的技术引起了人们的关注。这种薄膜晶体管被用在以液晶电视为代表的显示装置中。已知基于硅的半导体材料是一种可以被用在薄膜晶体管中的半导体薄膜材料。此外，氧化物半导体作为另一种材料也引起了人们的关注。
作为氧化物半导体的材料，已知氧化锌和包含氧化锌的物质。专利文献1至3中公开了如下薄膜晶体管，该薄膜晶体管中的每一个均是使用电子载流子浓度低于1018/cm3的非晶态氧化物(氧化物半导体)而形成的。
例如，使用氧化物半导体的场效应晶体管可以被用在显示装置中。作为该显示装置的示例，给出了：用于通过发射光来显示图像的自发光型显示装置，用于通过选择性地透射部分来自背光的光来显示图像的透射型显示装置，以及用于通过反射外部光来显示图像的反射型显示装置。
自发光型显示装置和透射型显示装置不易受到外部光的影响，发射强光，而且具有极好的显示图像的性能。
反射型显示装置的特征在于能够容易地实现节能，因为反射型显示装置不需要加入光源。更不用说，所显示的图像能够被重写。因此，作为替代打印介质的电子纸张，反射型显示装置引起了以节约自然资源为目的的社会团体的关注。
然而，在外部光量小的环境中，反射型显示装置的可见性降低；因此，在使用反射型显示装置的时候需要照明。而使用照明破坏了反射型装置的低能耗的特征。由此，专利文献4和5公开了以下发明，在这些发明中，诸如蓄光荧光材料或者蓄光材料的存储外部光的物质被用在反射型显示装置中，以用于在暗处增强可见性同时抑制功耗。
【参考文献】
【专利文献1】日本公开专利申请号2006-165527
【专利文献2】日本公开专利申请号2006-165528
【专利文献3】日本公开专利申请号2006-165529
【专利文献4】日本公开专利申请号2006-3924
【专利文献5】日本公开专利申请号2008-116855
发明内容
当将氧化物半导体形成为薄膜时，出现了偏离该氧化物半导体理想配比成分的偏差。例如，由于氧气过量或者氧气不足，氧化物半导体的电导率发生变化。此外，在薄膜形成期间混入氧化物半导体中的氢气形成氧-氢键(O-H键)并且该OH键充当电子供体，这是改变电导率的一个因素。而且，O-H是极性分子，因此它成为了改变有源器件(诸如，使用该氧化物半导体而制备的薄膜晶体管)的特性的因素。
即使当电子载流子浓度低于1018/cm3时，该氧化物半导体也基本上是n型，而且在上述专利文献中公开的薄膜晶体管的导通/截止率只有103。该薄膜晶体管的上述低导通/截止率是由大的断态电流引起的。
当在显示装置的像素部分中使用具有大的断态电流的薄膜晶体管时，需要额外地提供电容器，用于保持施加在像素上的信号电压。而在像素中提供电容器会引起诸如像素的开口率的减小以及显示装置的功耗的增加等问题。
进一步地，为了降低显示装置的功耗而使供给包括在自发光型显示装置或者透射型显示装置中的发光元件的能量减少对显示质量有着很重要的影响，诸如暗场显示或者显示消失等。
此外，在上述专利文献中公开的使用了蓄光材料的反射型显示装置即使在外部光量低的环境中也能够以低的功耗执行显示；然而，需要预先利用外部光照射蓄光材料，以存储光。因此，这种类型的反射型显示装置不适于在暗处被长时间地使用。
鉴于上述技术背景，提出了本发明。因此，本发明的一个实施例的目的在于提供一种显示装置，该显示装置的功耗得到了抑制。另一个目的在于提供一种自发光型显示装置，该自发光型显示装置的功耗得到了抑制。再一个目的在于提供一种自发光型显示装置，该自发光型显示装置的功耗得到了抑制并且该自发光型显示装置可以在暗处被长时间地使用。
本发明的一个实施例是自发光型显示装置，在该自发光型显示装置中使用了具有稳定的电特性(例如，极小量的断态电流)的薄膜晶体管。具体地，在该自发光型显示装置中，发光元件的驱动器电路包括其中利用氧化物半导体形成沟道区的薄膜晶体管，该氧化物半导体是去除了杂质的本征半导体或者基本上本征半导体并且具有大于硅半导体的能隙，这些杂质在该氧化物半导体中形成为电子供体(施主)。
换句话说，在本发明的一个实施例中，发光元件的驱动器电路包括其中使用氧化物半导体膜形成沟道形成区的薄膜晶体管，其中包含在该氧化物半导体中的氢或OH基的氢浓度被减少到5×1019/cm3或更低，优选地5×1018/cm3或更低，更优选地5×1017/cm3或更低，并且其中载流子浓度低于1×1014/cm3，优选地1×1012/cm3或更低。
能隙为2eV或更大，优选地2.5eV或更大，更优选地3eV或更大，诸如形成施主的氢之类的杂质被尽可能多地减少，并且载流子浓度低于1×1014/cm3，优选地1×1012/cm3或更低。
如上所述高度纯净化的氧化物半导体被用在薄膜晶体管的沟道形成区中，由此该薄膜半导体使得即使在沟道宽度为10mm的情况下当漏电压为1V和10V时在-5V到-20V的栅电压的范围中，漏电流为1×10-13A或更少。
进一步地，本发明的一个实施例关注于包括在自发光型显示装置中的驱动器电路消耗的功率。换句话说，通过降低驱动器电路的工作频率可以减少显示装置消耗的功率。此外，可以通过在自发光型显示装置的像素部分中提供蓄光层来减少显示装置消耗的功率，发光元件发射的光被存储在蓄光层中，并且当利用蓄光层发射的光来显示图像的时候，供给发光元件的能量得到了抑制。
换句话说，本发明的一个实施例是显示装置，该显示装置在像素中包括：向其供给脉冲式直流电的电源线、从电源线向其供给电的发光元件、控制连接电源线和发光元件的电路的开关的第一薄膜晶体管、供给视频信号的信号线、以及控制连接信号线和第一薄膜晶体管的电路的开关的第二薄膜晶体管。使用具有2eV或更大的带隙以及5×1019/cm3或更小的氢浓度的氧化物半导体形成第二薄膜晶体管中的沟道形成区。其中每1μm沟道宽度的断态电流被抑制至1×10-16A/μm或更低的第二薄膜晶体管将第一薄膜晶体管保持在导通状态并且将电源线连接至发光元件以显示静止图像。
本发明的一个实施例是显示装置，该显示装置的载流子在氧化物半导体中的浓度低于1×1014/cm3。
本发明的一个实施例是显示装置，该显示装置具有在静止图像被显示的时段(period)中扫描线信号的输出被终止的时段。
本发明的一个实施例是包括发光元件的显示装置，该发光元件包括一对电极以及在该一对电极之间的包含发光有机物质的层。
本发明的一个实施例是在像素中包括蓄光层的显示装置。
本发明的一个实施例是包括该显示装置的电子设备。
注意，在本说明书中，“蓄光材料”是指一般吸收诸如外部光之类的外部能量的材料，其相对稳定并产生寿命较长的激子，而且其中该激子在相对较长时间的光发射之后才被去激活。其中存储了寿命较长的激子的蓄光材料即使在不存在外部能量的情况下也继续发射光。
注意，在本说明书中，“像素”是指包括在显示装置的每个像素中设置的元件的元件组，例如，用于根据电信号控制显示的元件，诸如薄膜晶体管、用作像素电极的电极或者布线。注意，像素可能包括滤色器等，并且可能对应于其照度可以由一个像素控制的一个颜色分量。因此，例如，在包括R，G，B颜色分量的彩色显示装置的情况下，图像的最小单元包括R，G，B三个像素并且可以通过多个像素获得图像。
注意，在本说明书中，当描述“A与B连接”时，包括以下情况：A和B电连接，A和B功能性连接，以及A和B直接连接。这里，A和B中的每一个对应于一个对象(例如，器件、元件、电路、布线、电极、端子、导电膜或者层)。
注意，在本说明书中，“EL层”是指设置在发光元件的一对电极之间的层。因此，EL层的一个实施例是包含有机化合物的发光层，该有机化合物是***在电极之间的发光物质。
在本说明书中，在物质A分散在使用物质B形成的基质中的情况下，形成基质的物质B被称为主体材料而分散在该基质中的物质A被称为客体材料。注意，物质A和物质B可均为单一物质或者为两种或两种以上物质的混合物。
注意，在本说明书中，“发光装置”是指图像显示装置、发光装置或者光源(包括照明装置)。此外，发光装置包括在其范畴内的以下模块：其中诸如FPC(柔性印刷电路)、TAB(带式自动焊接)带或TCP(带状载体封装)之类的连接器被附接至发光装置的模块，具有其端部设置有印刷线路板的TAB带或TCP的模块，以及具有直接安装在其上通过COG(玻璃上芯片)方法形成有发光元件的衬底上的IC(集成电路)的模块。
根据本发明的一个实施例，使用薄膜晶体管形成电路，在该薄膜晶体管中使用了高度纯净化的氧化物半导体，由此可以使包括在显示装置中的电路的运行稳定化。此外，减小至1×10-13A或更小的断态电流使得可以省略保持施加到显示装置的像素上的信号电压的电容器。换句话说，不需要在每个像素中设置存储电容器，这导致开口率的增加。当开口率增加时，发光元件的驱动电压被抑制，从而使得显示装置的功耗降低。
此外，根据本发明的一个实施例的使用薄膜晶体管形成的像素可以维持恒定状态(其中图像信号被写入的状态)，因此即使在静止图像被显示的情况下也可以稳定地工作。而且，驱动器电路的运行间隔可以被延伸，从而使得显示装置的功耗降低。
进一步地，根据本发明的一个实施例，可以提供一种能够在外部光弱的环境中使用的显示装置。另外，可以提供一种能够在抑制功耗的同时显示图像的显示装置。
附图说明
在附图中：
图1A是根据实施例的像素的俯视图，图1B和1C是该像素的剖视图；
图2示出了根据实施例的显示装置的结构；
图3示出了根据实施例的写入像素的时段和保留期；
图4A是根据实施例的像素的俯视图，图4B是该像素的剖视图；
图5A是根据实施例的薄膜晶体管的俯视图，图5B是该薄膜晶体管的剖视图；
图6A至6E示出了根据实施例的薄膜晶体管的制造步骤；
图7A是根据实施例的薄膜晶体管的俯视图，图7B是该薄膜晶体管的剖视图；
图8A至8E示出了根据实施例的薄膜晶体管的制造步骤；
图9A和9B是根据实施例的薄膜晶体管的剖视图；
图10A至10E示出了根据实施例的薄膜晶体管的制造步骤；
图11A至11E示出了根据实施例的薄膜晶体管的制造步骤；
图12A至12D示出了根据实施例的薄膜晶体管的制造步骤；
图13A至13D示出了根据实施例的薄膜晶体管的制造步骤；
图14是根据实施例的薄膜晶体管的剖视图；
图15是示出根据实施例的像素的等同电路的示意图；
图16A至16C是根据实施例的像素的剖视图；
图17A是根据实施例的发光装置的俯视图，图17B是该发光装置的剖视图；
图18是根据实施例的像素的剖视图；
图19A至19C示出了根据实施例的电子设备；
图20A至20C示出了根据实施例的电子设备；
图21是其中使用了氧化物半导体的反交错型薄膜晶体管的纵向截面图；
图22A和22B是沿着图21中的线A-A’截取的截面中的能带示意图(示意性视图)；
图23A示出了其中正电势(+VG)被施加到栅极(G1)的状态，图23B示出了其中负电势(-VG)被施加到栅极(G1)的状态；
图24示出了金属的真空能级和功函数(ΦM)之间的关系以及氧化物半导体的真空能级和电子亲和性(x)之间的关系；
图25是示出根据实施例的显示装置的结构的框图；
图26A至26C示出了根据实施例的移位寄存器和驱动器电路的结构；
图27是移位寄存器的运行的时序图；以及
图28是移位寄存器的运行的时序图。
具体实施方式
以下将参考附图详细地描述本发明的实施例和示例。但是，本发明并不局限于下面的描述，并且本领域的技术人员将很容易地理解，可以以各种方式修改在此公开的实施方式及细节而不脱离本发明的精神和范围。因此，本发明不应该被理解为仅局限于对实施例的描述。在以下将给出的结构中，相同部分或者具有相似功能的部分在不同附图中用相同的附图标记表示，并且不再重复对其进行解释说明。
(实施例1)
在该实施例中，将参考图1A至1C，图2，图3以及图4A和4B来描述包括薄膜晶体管和像素电极的像素的例子，在该薄膜晶体管中使用了高度纯净化的氧化物半导体。
首先，图1A是像素的俯视图。注意，作为图1A示出的TFT的结构的一个例子，示出了底栅结构，该底栅结构是所谓的反交错型结构，其中，在用作沟道区的氧化物半导体的一侧设置了用作TFT的源电极和漏电极的布线层，并且在该氧化物半导体的另一侧设置了用作栅极的布线。在图1A中示出的像素100包括：用作扫描线的第一布线101，用作信号线的第二布线102A，氧化物半导体层103，电容器线104，和像素电极105；并且除了这些以外，还包括用于电连接氧化物半导体层103至像素电极105的第三布线102B，由此形成了薄膜晶体管106。
第一布线101还用作薄膜晶体管106的栅极。第二布线102A还用作源电极和漏电极中的一个以及存储电容器的一个电极。第三布线102B还用作源电极和漏电子中的另一个。电容器线104用作存储电容器的另一个电极。注意，第一布线101和电容器线104形成在同一个层中，第二布线102A和第三布线103B形成在同一个层中。此外，第三布线102B和电容器线104部分相互重叠，形成了发光元件的存储电容器。注意，包括在薄膜晶体管106中的氧化物半导体层103设置在从第一布线分支出来的布线上，并且在该布线和氧化物半导体层103之间存在栅极绝缘膜(未示出)。
图1B示出了沿着图1A中的链线A1-A2截取的剖面结构。在图1B示出的剖面结构中，用作栅极的第一布线101以及电容器线104设置在衬底111上，并且在第一布线101和电容器线104之间存在基膜112。设置栅极绝缘膜113以覆盖第一布线101和电容器线104。氧化物半导体层103设置在栅极绝缘膜113上。第二布线102A和第三布线102B设置在氧化物半导体层103上。用作钝化膜的氧化物绝缘层114设置在氧化物半导体层103、第二布线102A、和第三布线102B上。氧化物绝缘层114中形成有开口，在该开口中像素电极105和第三布线102B相互连接。第三布线102B、电容器线104、和用作电介质的栅极绝缘膜113构成了电容器。
图1C是沿着图1A中的链线B1-B2截取的剖视图并且示出了其中绝缘层121被设置在电容器线104和第二布线102A之间的结构。
在将第二布线102A设置在第一布线101和电容器线104之上的情况下，取决于栅极绝缘膜113的厚度，在第一布线101和第二布线102A之间以及在电容器线104和第二布线102A之间可能会产生寄生电容。因此，如图1C所示设置绝缘层121使得可以减少诸如故障之类的缺陷。
注意，图1A至1C示出的像素对应于以矩阵形式布置在称底200上的多个像素201中的一个，如图2所示。图2示出了其中像素部分202、扫描线驱动器电路203和信号线驱动器电路204设置在衬底200之上的结构。根据从连接至扫描线驱动器电路203的第一布线101供给的扫描信号，每行地确定像素201是处于选定状态还是处于非选定状态。将来自连接至信号线驱动器电路204的第二布线102A的视频电压(也称为视频信号、图像信号或者视频数据)供给被扫描信号选定的像素201。
尽管在图2中扫描线驱动器电路203和信号线驱动器电路204都被设置在衬底200之上，也可以在衬底200上设置扫描线驱动器电路203和信号线驱动器电路204中的一个。或者，只有像素部分202被设置在衬底200之上。
图2示出了其中多个像素201以矩阵(条纹)的形式布置在像素部分202中的例子。注意，像素201并非必须以矩阵的形式布置，其也可以以Δ(delta)模式或者贝尔(Bayer)模式的形式布置。对于显示部分202的显示方法，可以采用渐行的方法或者隔行的方法。注意，用于彩色显示的在像素中受控的颜色元素并不局限于R(红)、G(绿)和B(蓝)三种颜色，可以采用多于三种颜色的颜色元素，例如RGBW(W对应于白色)或添加了黄、品红、青等中的一种或多种的RGB。注意，显示区域的大小在颜色元素的各个点之间是不同的。
在图2中，第一布线101和第二布线102A的数量在行和列的方向上对应于像素的数量。像素201可以由被多个像素所共享的第一布线101和第二布线102A驱动。
注意，虽然在图1A中第二布线102A是矩形的，第二布线102A也可以围绕第三布线102B(具体来说，第二布线102A可以是U形或C形)使得载流子移动的区域的面积得到增大以增加当薄膜晶体管处于导电状态时流过的电流量(该电流也被称为开态电流)。
注意，在本说明书中描述的“开态电流”是指当薄膜晶体管导通时(当薄膜晶体管处于导电状态时)在源极和漏极之间流过的电流。在n沟道薄膜晶体管的情况下，“开态电流”是指当施加在栅极和源极之间的电压高于阈电压(Vth)时流过源极和漏极之间的电流。
注意，开口率是指在单元像素内光透射通过的区域的面积的比；当不透射光的部件所占据的区域的面积增加时，开口率减小，而当透射光的部件所占据的区域的面积增加时，开口率增加。在显示装置中，通过减少与像素电极重叠的布线和电容器线所占据的面积以及减少薄膜晶体管的大小来增加开口率。
具体地，在自发光型显示装置中，开口率是指在像素的面积中发光元件的可以由显示装置的显示器前方的观察者观察到的发射面积的比例。
注意，薄膜晶体管是具有栅极、源极和漏极至少三个端子的元件。薄膜晶体管具有在漏区和源区之间的沟道区，并且电流可以流过漏区、沟道区和源区。此处，由于取决于晶体管的结构和运行条件等晶体管的源极和漏极可能发生变化，所以很难定义哪个是源极哪个是漏极。因此，在某些情况下，用作源极和漏极的区域不被称为源极或漏极。在这样的情况中，例如，源极和漏极中的一个可以被称为第一端子而另一个可以被称为第二端子。或者，源极和漏极中的一个可以被称为第一电极而另一个可以被称为第二电极。进一步地，作为选择，源极和漏极中的一个可以被称为第一区域而另一个可以被称为第二区域。
接下来，将描述氧化物半导体层103。
从在该实施例中使用的氧化物半导体中去除氢或OH团，并且在该氧化物半导体中所包含的氢的浓度为5×1019/cm3或更低，优选地为5×1018/cm3或更低，更优选地为5×1017/cm3或更低。在氧化物半导体膜中形成了沟道形成区，其载流子浓度低于1×1014/cm3，优选地低于1×1012/cm3或更低，从而形成薄膜晶体管。可以通过二次离子质谱法(SIMS)来测量氧化物半导体膜中氢的浓度。
氧化物半导体的能隙为2eV或更大，优选地2.5eV或更大，更优选地3eV或更大，诸如形成施主的氢之类的杂质被尽可能多地减少从而使得载流子浓度低于1×1014/cm3，优选地1×1012/cm3或更低。换句话说，尽可能地将氧化物半导体的载流子浓度降低到接近于零的水平。
如上所述通过彻底地去除氧化物半导体中所包含的氢而被高度纯净化的氧化物半导体被用在薄膜晶体管的沟道形成区中，由此可以提供具有极少量的断态电流的薄膜晶体管。
例如，即使在其中使用了高度纯净化的氧化物半导体层的薄膜晶体管具有3μm的沟道长度和10mm的沟道宽度的情况下，薄膜晶体管也能使得当漏电压为1V和10V时在-5V到-20V的栅电压的范围中(薄膜晶体管截止)，漏电流为1×10-13A或更少。
参考图21、图22A和22B、图23A和23B以及图24，描述其中使用了高度纯净化的氧化物半导体层的薄膜晶体管的特性。图21是其中使用了氧化物半导体的反交错薄膜晶体管的纵向截面图。在栅极电极(GE1)上设置氧化物半导体层(OS)，在栅极电极和氧化物半导体层之间有栅极绝缘膜(GI)，并且源极电极(S)和漏极电极(D)设置在氧化物半导体层之上。
图22A和22B是沿着图21的线A-A’截取的截面中的薄膜晶体管的能带图(示意性视图)。图22A示出了源极和漏极具有相同电势的电压(VD＝0V)的情况。图22B示出了正电势被施加到漏极(VD＞0V)而正电势不被施加到源极的情况。
图23A和23B是沿着图21的线B-B’截取的截面中的薄膜晶体管的能带图(示意性视图)。图23A示出了其中正电势(+VG)被施加到栅极(G1)的状态，即，薄膜晶体管处于导通状态(载流子(电子)在源极和漏极之间流过)的情况。图23B示出了其中负电势(-VG)被施加到栅极(G1)的状态，即薄膜晶体管处于截止状态(少数载流子不流过)的情况。
图24示出了金属的真空能级和功函数(ΦM)之间的关系以及氧化物半导体的真空能级和电子亲和性(x)之间的关系。
传统的氧化物半导体通常具有n型，而且这种情况中的费米能级(EF)被安置为靠近传导带并远离定位在带隙中间的固有费米能级(Ei)。注意，已知氧化物半导体中的某些氢形成施主并且可能是导致氧化物半导体成为n型氧化物半导体的因素。
相比之下，根据本发明的氧化物半导体是通过如下方式而成为本征(i型)半导体或尽可能接近于本征半导体的氧化物半导体，即，通过去除n型杂质的氢从而包含尽可能少的杂质(其不是氧化物半导体的主要成分)来使氧化物半导体被高度纯净化。换句话说，根据本发明的氧化物半导体的特征在于其可以通过尽可能多地去除诸如氢或水之类的杂质而被高度纯净化从而成为i型(本征)氧化物半导体或者接近于i型(本征)氧化物半导体。由此，费米能级(EF)可以基本上与固有费米能级(Ei)在同一个水平上。
据称，在氧化物半导体的带隙(Eg)为3.15eV时其电子亲和性(x)为4.3eV。用于形成源极电极和漏极电极的钛(Ti)的功函数基本上等于氧化物半导体的电子亲和性(x)。在钛被用于源极电极和漏极电极的情况下，在金属和氧化物半导体之间的界面处没有形成肖特基电子屏障。
换句话说，在金属的功函数(ΦM)和氧化物半导体的电子亲和性(x)基本相等时，在该金属和该氧化物半导体相互接触的情况下，获得如图22A的能带图(示意性视图)。
在图22B中，黑圈(·)代表电子。当正电势被施加到漏极时，电子跨过屏障(h)以被注入到氧化物半导体中并且流向漏极。在这种情况下，屏障(h)的高度根据栅电压和漏电压而发生变化。在施加正漏电压的情况下，屏障(h)的高度小于图22A中没有施加电压的情况下的屏障(h)的高度；也就是，屏障(h)的高度小于带隙(Eg)的一半。
在这种情况下，如图23A所示，电子沿着氧化物半导体的最底下的部分移动，其在栅极绝缘膜和高度纯净化的氧化物半导体之间的界面处相当稳定。
在图23B中，当负电势被施加到栅极(G1)时，作为少数载流子的空穴的数量基本为零；因此，电流值变成一个尽可能接近于零的值。
例如，即使当薄膜晶体管具有1×104μm的沟道宽度以及3μm的沟道长度时，也可以获得10-13A或更小的断态电流以及0.1V/dec.的亚阈值(S值)(栅极绝缘膜的厚度：100nm)。
如上所述，氧化物半导体被高度纯净化使得不是氧化物半导体的主要成分的杂质的量被最小化，由此获得薄膜晶体管的良好操作。
使用如下薄膜晶体管制成的存储器电路(存储器元件)等具有小的断态电流值并且几乎没有泄漏电流，该薄膜晶体管在其处于截止状态时具有极小的电流值(极小的断态电流值)。因此，可以增加保持诸如视频信号之类的电信号的时段的长度。
具体来说，包括上述氧化物半导体层的薄膜晶体管可以在每1μm的沟道宽度上具有1×10-16A/μm或更小(进一步地1aA/μm(1×10-18A/μm)或更低)的断态电流。
通过将在截止状态时具有极小的电流值(断态电流值)的晶体管用作像素部分中的开关晶体管(例如，图15中的开关晶体管6401)，可以增加保持诸如视频信号之类的电信号的时段的长度。由于可以增加保持时段的长度，因此，例如，写入间隔可以长于或等于10秒，优选地长于或等于30秒，更优选地长于或等于1分钟并且短于10分钟。增加写入间隔使得可以提高抑制功耗的效果。
注意，晶体管中断态电流的抑制可以被称为断开电阻率。该断开电阻率是指当晶体管截止时沟道形成区的电阻率，并且该断开电阻率可以通过断态电流来计算。
具体来说，当已知断态电流和漏电压的值时，可以根据欧姆定律获得晶体管截止时的电阻率(断开电阻率R)。另外，如果已知沟道形成区的截面面积A和沟道形成区的长度L(该长度对应于源极电极和漏极电极之间的距离)，则可以根据公式(R：断开电阻率)来获得断开电阻率ρ。
此处，可以根据公式A＝dW(d：沟道形成区的厚度，W：沟道宽度)获得截面面积A。另外，沟道形成区的长度L是沟道长度L。以这种方式，可以从断态电流来计算出断开电阻率。
包括本实施例的氧化物半导体层的晶体管的断开电阻率优选地大于或等于1×109Ω·m，更优选地大于或等于1×1010Ω·m。
图15中示出的像素配置是本实施例的一个示例。例如，可以在驱动晶体管6402的栅极和电源线6407之间设置存储电容器。该存储电容器可以由一对电极和作为***该一对电极之间的电介质的绝缘层组成。设置该存储电容器的大小使得在考虑到开关晶体管6401等的断态电流的情况下电荷可以被保存预定的时间段。
例如，在将包括低温多晶硅的薄膜晶体管的断态电流的量估值为大约1×10-12A的时候，执行设计等。因此，当保持电容相等(大约为0.1pF)时，包括氧化物半导体的薄膜晶体管的电压保持时段大约为包括低温多晶硅的薄膜晶体管的电压保持时段的105倍。进一步地，包括非晶硅的晶体管每1μm的沟道宽度具有大于或等于1×10-13A/μm的断态电流。因此，当保持电容相等(大约为0.1pF)时，包括高度纯净化的氧化物半导体的薄膜晶体管的电压保持时段大约为包括非晶硅的薄膜晶体管的电压保持时段的104倍。
例如，通常情况下，在包括使用了低温多晶硅的晶体管的像素中，每秒60帧地执行显示(每帧16毫秒)。对于静止图像来说情况也一样，因为速度的下降(写入间隔的增大)导致显示缺陷和像素电压的减小。相比之下，在使用了包括上述氧化物半导体层的晶体管的情况下，断态电流的量小；因此，一个信号写入的保持时段可以大约为1600秒，即，为包括低温多晶硅的晶体管的保持时段的105倍。
如上所述，本实施例的显示装置能够执行静止图像的显示，其中图像信号被写入的次数较少。长的保持时段允许信号写入的频率降低，尤其是在执行静止图像的显示的情况下。因此，可以实现功耗的减少。例如，在一个静止图像的显示时段写入像素的次数可以是1或n。注意，n大于或者等于2并且小于或者等于103。因此，可以实现显示装置的功耗的减少。
而且，在本实施例中，运行驱动器电路部分使得在执行静止图像的显示中停止供给信号线或扫描线的信号的输出，由此可以抑制驱动器电路以及像素部分所消耗的功率。
图3示出了写入时段和保持时段(也被称为一个帧周期)之间的关系。在图3中，时段251和252对应于保持时段，时段261和262对应于写入时段。包括上述高度纯净化的氧化物半导体层的薄膜晶体管可以具有长的保持时段(时段251和时段252)；因此，信号写入的频率可以被显著地降低，尤其是在执行静止图像的显示的情况下。因此，在显示静止图像(其需要较少的显示切换)时，可以减少信号被写入到像素的次数，从而降低功耗。
注意，在静止图像被显示的时候，施加到连接至EL元件的驱动晶体管的栅极的电压衰减；因此，考虑到施加到驱动晶体管的栅极的存储的电压的比例，可以适当地执行刷新操作。例如，可以在信号被写入到驱动晶体管的栅极之后电压立即从电压值(初始值)降到预定水平时执行刷新操作。电压的该预定水平优选地被设定为从初始值没有检测到闪烁的水平。具体来说，在图像是要被显示的对象的情况下，刷新操作(重写)优选地在每次电压达到低于初始值1.0％(优选地0.3％)的值时被执行。在字符是要被显示的对象的情况下，刷新操作(重写)优选地在每次电压达到低于初始值10％(优选地3％)的值时被执行。
图4A是没有形成存储电容器的情况下的像素的配置的俯视图，图4B是该配置的剖视图。图4A和4B中示出的配置对应于其中图1A和1B中的电容器线被省略的视图。从图4A的俯视图和图4B的剖视图可以清楚地看出，通过使用包括氧化物半导体层的薄膜晶体管可以增大像素电极105所占据的面积，即，可以增大开口率。另外，如从图4B的剖视图可以清楚地看出，通过使用包括氧化物半导体层的薄膜晶体管，可以减少电容器线，这导致像素电极105所占据的面积的增大，即，开口率的增大。
如在本实施例中，在像素部分中使用具有极小的断态电流值的薄膜晶体管(在该薄膜晶体管中使用了高度纯净化的氧化物半导体层)，由此显示装置在甚至不需要在像素部分中提供存储电容器的情况下也能显示图像(尤其是移动图像)。另外，即使在提供存储电容器的情况下，也可以增大在存储电容器中保持电压的时段；因此，可以提供一种显示装置，该显示装置在显示静止图像等时的功耗降低。而且，通过增大开口率，可以提供包括高分辨率显示部分的显示装置。
可以通过适当地组合其它实施例的任何结构来实施本实施例。
(实施例2)
在本实施例中，将描述可以应用于本说明书所公开的显示装置的薄膜晶体管的示例。本实施例描述的薄膜晶体管410可以被用作实施例1中的薄膜晶体管106。
下面参考图5A和5B以及图6A至6E，描述本实施例的薄膜晶体管的示例和用于制造该薄膜晶体管的方法的示例。
图5A示出了薄膜晶体管的上表面结构的示例，图5B示出了该薄膜晶体管的截面结构的示例。在图5A和5B中示出的薄膜晶体管是顶栅极薄膜晶体管。
图5A是顶栅极薄膜晶体管410的俯视图，图5B是沿着图5A中的线C1-C2截取的剖视图。
薄膜晶体管410在具有绝缘表面的衬底400之上包括绝缘层407、氧化物半导体层412、源极或者漏极电极层415a、源极或者漏极电极层415b、栅极绝缘层402和栅极电极层411。布线层414a和布线层414b被设置成分别与源极或漏极电极层415a以及源极或漏极电极层415b接触，使得他们之间相互电连接。
尽管薄膜晶体管410被描述为单栅极薄膜晶体管，但是当需要时也可以形成包括多个沟道形成区的多栅极薄膜晶体管。
下面将参考图6A至6E描述在衬底400上制造薄膜晶体管410的过程。
虽然对可以被用作具有绝缘表面的衬底400的衬底没有特别的限制，但是该衬底至少应该具有足够的耐热性以抵抗稍后执行的热处理。可以使用由硼硅酸钡玻璃、硼硅酸铝玻璃等形成的玻璃衬底。
在使用了玻璃衬底并且稍后执行的热处理的温度高的情况下，优选使用应力点高于或等于730℃的玻璃衬底作为该玻璃衬底。对于玻璃衬底，例如，可以使用诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃或硼硅酸钡玻璃之类的玻璃材料。注意，在氧化钡(BaO)的含量大于氧化硼的含量的情况下，可以获得更实用的耐热玻璃衬底。因此，优选使用BaO的含量大于B2O3的含量的玻璃衬底。
注意，可以使用由绝缘体形成的衬底(诸如陶瓷衬底、石英衬底或蓝宝石衬底)来替代上述的玻璃衬底。也可以使用微晶玻璃等。适当地也可以使用塑料衬底等。
首先，将用作基膜的绝缘层407形成在具有绝缘表面的衬底400之上。对于要与氧化物半导体层接触的绝缘层407，优选地使用诸如氧化硅层、氮氧化硅层、氧化铝层或氮氧化铝层之类的氧化物绝缘层。尽管等离子体化学气相沉积法(CVD)和溅射法等都可以被用作形成绝缘层407的方法，但是优选地使用溅射法使得防止大量的氢被包含在绝缘层407中。
在该实施例中，作为绝缘层407，按照如下方式通过溅射法在衬底400上形成氧化硅层，即，衬底400被转移到溅射气体被引入其中的处理室中并且使用硅半导体靶，氢和水气已从该溅射气体去除并且该溅射气体包含高度纯净化的氧。衬底400的温度可以是室温或者可以加热衬底400。
例如，在以下条件下，在含有氧和氩(25sccm的氧的流速∶25sccm的氩的流速＝1∶1)的氛围中，通过RF溅射法形成氧化硅膜，该条件为：衬底温度为108℃，衬底和靶之间的距离(T-S距离)为60mm，气压为0.4Pa，高频功率为1.5kW。厚度为100nm。注意，作为形成氧化硅膜的靶，可以使用硅靶来代替石英(优选地人造石英)。注意，使用氧或氧和氩的混合气体作为溅射气体。
在这种情况下，优选地当残留在处理室中的水气被去除时形成绝缘层407，从而可以防止氢、羟基或水气被包含在绝缘层407中。
为了去除残留在处理室中的水气，优选地可以使用捕集真空泵。例如，优选地可以使用低温泵、离子泵、或者钛升华泵。排气单元可以是设置有冷阱的汽轮泵。在利用低温泵抽空的处理室中，氢原子、含有氢原子的化合物(诸如水(H2O))、含有碳原子的化合物等被去除，由此可以降低形成在处理室中的绝缘层407中的杂质的浓度。
对于用于形成绝缘层407的溅射气体，优选地可以使用高纯度气体，在该高纯度气体中，诸如氢、水、羟基或氢化物之类的杂质被减少到杂质浓度由单位“ppm”或“ppb”表示的水平。
溅射法的示例包括：使用高频电源作为溅射供电电源的RF溅射法，使用DC电源的DC溅射法，以及以脉冲的方式施加偏压的脉冲DC溅射法。RF溅射法主要用于形成有绝缘膜的情况下，而DC溅射法主要用于形成有金属膜的情况下。
此外，还存在多源溅射装置，在该装置中设置了多个不同材料的靶。利用该多源溅射装置，可以形成多个堆叠在同一腔室中的不同材料的膜，或者可以在同一腔室中通过放电同时形成一层不同种材料的膜。
而且，还存在具有设置在腔室内的磁体***的溅射装置，该溅射装置用于磁控溅射法；或者还存在用于ECR溅射法的溅射装置，其中，在不使用辉光放电的情况下使用利用微波产生的等离子体。
更进一步地，作为使用溅射法的沉积法，还存在反应溅射法，在该反应溅射法中，靶物质和溅射气体成分在沉积期间相互发生化学反应，从而形成它们的化合物薄膜；以及偏压溅射法，在该偏压溅射法中，在沉积期间也向衬底施加电压。
绝缘层407可以具有叠层结构。例如，绝缘层407可以具有其中氮化物绝缘层(例如氮化硅层)、氧氮化硅层、氮化铝层、或氧氮化铝层以及上述氧化物绝缘层堆叠在衬底400之上的结构。
例如，以如下方式形成氮化硅层，即，在氧化硅层和衬底之间引入溅射气体并且使用硅靶，其中该溅射气体已经去除了氢和水气并且包含高纯度氮。而且，在该情况下，按照与氧化硅层类似的方式，优选地在残留在处理室中的水气被去除的同时形成氮化硅层。
并且，在形成氮化硅层的情况下，在膜形成的时候加热衬底。
在堆叠氮化硅层和氧化硅层作为绝缘层407的情况下，可以使用相同的硅靶在同一处理室中形成该氮化硅层和该氧化硅层。首先，以如下方式形成氮化硅层，即，引入包含氮的气体并使用设置在处理室中的硅靶。然后，以如下方式形成氧化硅层，即，将气体切换为包含氧的气体并使用用于氮化硅层的硅靶。可以在不暴露至空气的情况下先后形成氮化硅层和氧化硅层；因此，可以防止诸如氢和水气之类的杂质附着到氮化硅层的表面。
然后，在绝缘层407上形成氧化物半导体膜，该氧化物半导体膜的厚度大于或等于2nm并且小于或等于200nm.
为了尽可能地避免氢、羟基和水气被包含在氧化物半导体膜中，优选地，作为膜形成的预处理，在溅射装置的预热室中预先加热其上形成绝缘层407的衬底400，使得附着到衬底400的诸如氢和水气之类的杂质可以被消除和去除。对于提供给预热室的排气单元，优选地可以使用低温泵。可以省略该预先加热步骤。可以在其上还没有形成栅极绝缘层402的衬底400上执行该预先加热步骤。也可以以类似的方式在其上形成有包括源极或漏极电极层415a和源极或漏极电极层415b的部件的衬底400上执行该预先加热步骤。
注意，在通过溅射法形成氧化物半导体膜之前，优选地通过反向溅射去除附着在绝缘层407的表面的灰尘，在该反向溅射中，通过引入氩气体产生等离子体。在反向溅射法中，在氩气氛中使用高频电源将电压施加到衬底侧而非靶侧，并且在衬底的附近产生等离子体从而修改衬底表面。注意，可以使用氮气氛、氦气氛、氧气氛等代替氩气氛。
通过溅射法形成氧化物半导体膜。对于氧化物半导体膜，可以采用以下膜：基于In-Ga-Zn-O非单晶膜，基于In-Sn-Zn-O氧化物半导体膜，基于In-Al-Zn-O氧化物半导体膜，基于Sn-Ga-Zn-O氧化物半导体膜，基于Al-Ga-Zn-O氧化物半导体膜，基于Sn-Al-Zn-O氧化物半导体膜，基于In-Zn-O氧化物半导体膜，基于In-Sn-O氧化物半导体膜，基于Sn-Zn-O氧化物半导体膜，基于Al-Zn-O氧化物半导体膜，基于In-O氧化物半导体膜，基于Sn-O氧化物半导体膜，或基于Zn-O氧化物半导体膜。在该实施例中，通过溅射法使用用于膜形成的基于In-Ga-Zn-O氧化物半导体靶来形成氧化物半导体膜。可以在稀有气体(典型地，氩)气氛、氧气气氛或者包括稀有气体(典型地，氩)和氧的气氛中通过溅射法形成氧化物半导体膜。在使用溅射法的情况下，可以使用含有大于或等于2wt％并小于或等于10wt％的SiO2的靶形成氧化物半导体膜。
对于用于形成氧化物半导体膜的溅射气体，优选地可以使用高纯度气体，在该高纯度气体中，诸如氢、水、羟基或氢化物之类的杂质被减少到其杂质浓度由单位“ppm”或“ppb”表示的水平。
对于用于通过溅射法形成氧化物半导体膜的靶，可以使用包含氧化锌作为其主要成分的金属氧化物靶。作为金属氧化物靶的另一个示例，可以使用用于膜形成的包含In，Ga和Zn(组成成分比：In2O3∶Ga2O3∶ZnO＝1∶1∶1(摩尔比)，In∶Ga∶Zn＝1∶1∶0.5(原子比))的氧化物半导体靶。对于用于膜形成的包含In，Ga和Zn的氧化物半导体靶，可以使用具有In∶Ga∶Zn＝1∶1∶1(原子比)或In∶Ga∶Zn＝1∶1∶2(原子比)的组成成分比的靶。此外，该用于膜形成的氧化物半导体靶的填充系数大于或等于90％并且小于或等于100％，优选地大于或等于95％并且小于或等于99.9％。使用具有高填充系数的用于膜形成的氧化物半导体靶形成的氧化物半导体膜致密(dense)。
以如下方式在衬底400上形成氧化物半导体膜，即，将衬底保持在处理室中，该处理室维持在减弱的气压下，在去除残留在处理室中的水气的同时引入氢和水气已从其去除的溅射气体，并使用金属氧化物作为靶。为了去除残留在处理室中的水气，优选地使用捕集真空泵。例如，优选地可以使用低温泵，离子泵、或者钛升华泵。排气单元可以是设置有冷阱的汽轮泵。在使用低温泵抽空的处理室中，氢原子和包含的氢原子的化合物(诸如水(H2O))(优选地也可以是包含碳原子的化合物)等被去除，由此可以降低在处理室中形成的氧化物半导体膜中的杂质的浓度。可以在氧化物半导体膜形成的时候加热衬底。
作为沉积条件的示例，衬底温度为室温，衬底和靶之间的距离为110mm，气压为0.4Pa，直流(DC)电功率为0.5kW，气氛为包含氧和氩的气氛(15sccm的氧的流速∶30sccm的氩的流速)。注意，优选地使用脉冲直流(DC)电源，在这种情况下，可以减少沉积中形成的粉末物质(也被称为颗粒或灰尘)并且膜厚度均匀。氧化物半导体膜优选地具有大于或等于5nm并且小于或等于30nm的厚度。注意，合适的厚度根据氧化物半导体材料而不同，可以根据材料来适当地设置该厚度。
接下来，在第一光刻步骤中将氧化物半导体膜加工成岛状氧化物半导体层412(参见图6A)。进一步地，可通过喷墨法形成抗蚀剂掩模，该抗蚀剂掩模用于形成岛状氧化物半导体层412。通过喷墨法形成抗蚀剂掩模不需要光掩模，这导致制造成本的降低。
注意，可以通过干蚀刻、湿蚀刻或者干蚀刻和湿蚀刻两者来执行此处的氧化物半导体膜的蚀刻。
对于用于干蚀刻的蚀刻气体，优选地可以使用包含氯(基于氯的气体，诸如氯气(Cl2)，氯化硼(BCl3)，氯化硅(SiCl4)，或者四氯化碳(CCl4))的气体。
或者，可以使用包含氟(基于氟的气体，诸如，四氟化碳(CF4)，六氟化硫(SF6)，三氟化氮(NF3)或三氟甲烷(CHF3))的气体、溴化氢(HBr)、氧(O2)或者添加了诸如氦(He)或氩(Ar)的稀有气体的任何这些气体等。
对于干蚀刻法，可以使用平行板活性离子蚀刻(RIE)法或感应耦合等离子体(ICP)蚀刻法。为了将膜蚀刻成期望的形状，适当地调整蚀刻条件(施加到线圈状电极的电功率的量，施加到衬底侧的电极的电功率的量，衬底侧的电极的温度等)。
对于用于湿蚀刻的蚀刻剂，可以使用磷酸、乙酸和硝酸的混合溶液以及氨-过氧化氢混合液(31重量％过氧化氢溶液∶28重量％氨溶液∶水＝5∶2∶2)等。或者，可以使用ITO07N(KANTO CHEMICALCO.，INC.生产)。
湿蚀刻后的蚀刻剂连同被蚀刻的材料一起通过清洗被去除。包含蚀刻剂和蚀刻掉的材料的废液可以被纯净化并且材料可以被重新使用。当包含在氧化物半导体层中的诸如铟之类的材料在蚀刻后从废液中被收集并被重新使用时，可以有效地使用资源并降低成本。
根据材料适当地调整蚀刻条件(诸如蚀刻剂、蚀刻时间和温度)使得可以将氧化物半导体膜蚀刻成期望的形状。
在该实施例中，使用磷酸、乙酸和硝酸的混合液作为蚀刻剂通过湿蚀刻将氧化物半导体膜加工成岛状氧化物半导体层412。
在该实施例中，对氧化物半导体层412执行第一热处理。该第一热处理的温度高于或等于400℃并且低于或等于750℃，优选地高于或等于400℃并且低于衬底的应变点。此处，衬底被放入电炉中，该电炉是一种热处理装置，在氮气气氛中在450℃下对氧化物半导体层执行热处理1小时，然后，水和氢被阻止进入氧化物半导体层，同时氧化物半导体层没有被暴露至空气。按照上述方式，获得了氧化物半导体层。第一热处理使得可以使氧化物半导体层412脱水或脱氢。
热处理装置不限于电炉，其可以设置有通过来自诸如电阻加热器等的热传导或热辐射来加热待加工对象的装置。例如，可以使用诸如GRTA(气体快速热退火)装置或LRTA(灯快速热退火)装置的RTA(快速热退火)装置。LRTA装置是一种用于通过诸如碘钨灯、金属卤化灯、氙弧灯、炭弧灯、高压钠汽灯或高压汞灯发射的光的辐射(电磁波)来加热待加工对象的装置。GRTA装置是一种通过该装置使用高温气体执行热处理的装置。对于该气体，可以使用通过热处理不会和加工对象发生反应的惰性气体，例如氮气或者诸如氩气之类的稀有气体。
例如，对于第一热处理，可以如下执行GRTA。将衬底转移并放入已经加热至650℃-700℃高温的惰性气体中，加热几分钟，转移并从已加热至高温的惰性气体中取出。GRTA能够在短时间内启动高温热处理。
注意，在第一热处理中，优选的是，在氮气气氛或者诸如氦、氖或氩之类的稀有气体气氛中不包含水和氢等。优选的是，将引入到热处理装置中的氮或诸如氦、氖或氩之类的稀有气体的纯度设置为6N(99.9999％)或更高，优选地为7N(99.99999％)或更高(即，杂质浓度为1ppm或更低，优选地0.1ppm或更低)。
进一步地，可以根据第一热处理的条件或者氧化物半导体层的材料使氧化物半导体层结晶为微晶膜或多晶膜。例如，可以将氧化物半导体层结晶为具有90％或更多或80％或更多的结晶度的微晶半导体膜。此外，根据第一热处理的条件以及氧化物半导体层的材料，氧化物半导体层可以是不包含晶体成分的非晶氧化物半导体膜。氧化物半导体层可以成为这样的氧化物半导体膜，在该氧化物半导体膜中，微晶部分(具有大于或等于1nm并大于或小于20nm的粒径，典型地大于或等于2nm并大于或小于4nm的粒径)被混入到非晶氧化物半导体中。
可以在氧化物半导体膜被加工成岛状氧化物半导体层之前，对氧化物半导体层执行第一热处理。在这种情况下，在第一热处理后从加热装置中取出衬底，然后执行光刻步骤。
在以下任何时间可以执行具有使氧化物半导体层脱水或脱氢的效果的热处理：形成氧化物半导体层之后；在氧化物半导体层上形成源电极和漏电极之后；以及，在源电极和漏电极上形成栅极绝缘膜之后。
接下来，在绝缘层407和氧化物半导体层412上形成导电膜。该导电膜可以通过溅射法或真空蒸发法来形成。对于金属导电膜的材料，给出了如下示例：从Al、Cr、Cu、Ta、Ti、Mo或W中选取的元素；包含任何这些元素作为其成分的合金；包含任何这些元素的组合的合金膜，等等。或者，可以使用从锰、镁、钴、铍和钍中选取的一个或多个材料。此外，该导电膜可以具有单层结构或者具有包括两个或多个层的叠层结构。例如，可以给出如下示例：包括硅的铝膜的单层结构，其中钛膜堆叠在铝膜之上的两层结构，其中钛膜、铝膜和钛膜按该顺序堆叠的三层结构，等等。或者，可以使用包含铝(Al)以及从钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)中选择的一种或多种元素的膜、合金膜或氮化物膜。
在第二光刻步骤中，在导电膜上形成抗蚀剂掩模并选择性地蚀刻导电膜使得形成源极或漏极电极层415a和源极或漏极电极层415b，然后去除抗蚀剂掩模(参见图6B)。注意，优选地，所形成的源极电极层和漏极电极层的边缘为锥形，在该情况下，待堆叠在源极和漏极电极层之上的栅极绝缘层可以更充分地覆盖源极和漏极电极层。
在该实施例中，作为源极或漏极电极层415a和源极或漏极电极层415b，通过溅射法形成厚度为150nm的钛膜。
注意，为了防止氧化物半导体层412被去除并防止其下的绝缘层407在蚀刻导电膜时被暴露，适当地调整导电膜和氧化物半导体层412的材料以及蚀刻条件。
在该实施例中，使用Ti膜作为导电膜，将基于In-Ga-Zn-O的氧化物半导体用于氧化物半导体层412，以及使用氨-过氧化氢溶液(氨、水以及过氧化氢溶液的混合物)作为蚀刻剂。
注意，在第二光刻步骤中，在某些情况下，仅蚀刻部分氧化物半导体层412以形成具有槽(凹陷部分)的氧化物半导体层。此外，可以通过喷墨法形成用于形成源极或漏极电极层415a和源极或漏极电极层415b的抗蚀剂掩模。通过溅射法形成抗蚀剂掩模不需要光掩模，这导致制造成本的降低。
紫外光、KrF激光或ArF激光可用于曝光，该曝光用于在第二光刻步骤中形成抗蚀剂掩模。通过源极电极层和漏极电极层的下端部之间的距离来确定随后将完成的薄膜晶体管的沟道长度L，该源极电极层和漏极电极层的下端部在氧化物半导体层412上彼此相邻。注意，在执行曝光使得沟道长度L小于25nm的情况下，利用具有几纳米到几十纳米的超短波长的远紫外来执行用于在第二光刻步骤中形成抗蚀剂掩模的曝光。利用远紫外的曝光可实现高分辨率和深的焦点深度。因此，随后将完成的薄膜晶体管的沟道长度L可以大于或等于10nm并且小于或等于1000nm，电路的运行速度可以被提高，并且断态电流的值非常小，这导致低功耗。
接下来，在绝缘层407、氧化物半导体层412、源极或漏极电极层415a、源极或漏极电极层415b上形成栅极绝缘层402(参见图6C)。
此处，通过去除杂质而成为本征氧化物半导体或者基本上本征氧化物半导体的氧化物半导体对界面态以及界面电荷极其敏感；因此，氧化物半导体和栅极绝缘膜之间的界面很重要。因此，与高度纯净化的氧化物半导体接触的栅极绝缘膜(GI)需要具有更高的质量。
例如，优选地使用利用微波(2.45GHz)的高密度等离子体CVD，在这种情况下，可以形成具有高耐压和高质量的致密的绝缘膜。高度纯净化的氧化物半导体和高质量的绝缘膜彼此紧密接触，由此可以降低界面态密度以获得有利的界面特性。
此外，利用高密度等离子体CVD装置形成的绝缘膜可具有均匀的厚度，绝缘膜具有很好的阶梯覆盖。而且，对于利用高密度等离子体CVD装置形成的绝缘膜，可以精确地控制薄膜的厚度。
毫无疑问，可以采用诸如溅射法或等离子体CVD法之类的其它膜形成法，只要该方法能够形成高质量的绝缘膜作为栅极绝缘膜。进一步地，可以形成这样的绝缘膜作为栅极绝缘膜，该绝缘膜的质量以及该绝缘膜与氧化物半导体之间的界面的特性通过在该绝缘膜形成之后执行的热处理而得到改善。在任何情况下，可以使用任何绝缘膜作为栅极绝缘膜，只要该绝缘膜具有以下特性：能够降低绝缘膜和氧化物半导体之间的界面的界面态密度，能够形成有利的界面并且具有作为栅极绝缘膜的有利的膜质量。
此外，当包含杂质的氧化物半导体在温度为85℃并且施加到栅极的电压为2×106V/cm的条件下接受偏压-温度应力测试(BT测试)12个小时时，杂质和氧化物半导体的主要成分之间的键被高电场(B：偏压)和高温度(T：温度)断开，并且生成的悬空键引起阈值电压(Vth)的偏离。与之相对，本发明使得能够获得一种薄膜晶体管，通过尽可能多地去除氧化物半导体中的杂质(尤其是氢和水等等)该薄膜晶体管对于BT测试稳定，从而获得如上所述的氧化物半导体膜和栅极绝缘膜之间的界面的有利特性。
该栅极绝缘层可以形成为具有单层结构或者具有叠层结构，该叠层结构包括氧化硅层、氮化硅层、氮氧化硅层、氧氮化硅层和/或氧化铝层。
利用高密度等离子体CVD装置形成该栅极绝缘层。此处，高密度等离子体CVD装置是指能够实现等离子体密度高于或等于1×1011/cm3的装置。例如，通过施加高于或等于3kW且低于或等于6kW的微波功率生成等离子体，从而形成绝缘膜。
单硅烷气体(SiH4)、一氧化二氮气体(N2O)和稀有气体被引入腔室作为源气体以在高于或等于10Pa且低于或等于30Pa的气压下生成高密度等离子体，从而在具有绝缘表面的衬底(诸如玻璃衬底)上形成绝缘膜。在此之后，停止供应单硅烷气体，并且一氧化二氮气体(N2O)和稀有气体在不暴露至空气的情况下被引入，从而可以对绝缘膜的表面进行等离子体处理。至少在形成绝缘膜之后执行通过引入一氧化二氮气体(N2O)和稀有气体而在绝缘膜表面执行的等离子体处理。通过上述制作工艺形成的绝缘膜具有薄的厚度并且对应于即使其厚度小于100nm也能确保其可靠性的绝缘膜。
被引入到腔室中的单硅烷气体(SiH4)与一氧化二氮气体(N2O)的流量比在1∶10到1∶200的范围内。此外，作为引入到腔室中的稀有气体，可以使用氦气、氩气、氪气、氙气等等。尤其是，优选使用较便宜的氩气。
通过上述制作工艺形成的绝缘膜与利用传统平行板等离子体CVD装置形成的绝缘膜存在很大的差异。在利用相同的蚀刻剂的情况下，通过上述制作工艺形成的绝缘膜的蚀刻速度低于利用传统平行板等离子体CVD装置形成的绝缘膜的蚀刻速度10％或更多或20％或更多。因此，可以说利用高密度等离子体CVD装置形成的绝缘膜是致密膜。
在该实施例中，使用厚度为100nm的氮氧化硅膜(也称为SiOxNy，其中x＞y＞0)作为栅极绝缘层402。按照如下方式形成栅极绝缘层402，即，在高密度等离子体CVD装置中使用单硅烷气体(SiH4)、一氧化二氮气体(N2O)、和氩气(Ar)作为膜形成气体，其中SiH4/N2O/Ar的流速为250/2500/2500(sccm)，并且通过在膜形成气压为30Pa并且膜形成温度为325℃时施加5kW的微波功率来生成等离子体。
或者，可以通过溅射法形成栅极绝缘层402。在通过溅射法形成氧化硅膜的情况下，使用硅靶或石英靶作为靶，使用氧气或者氧气和氩气的混合气体作为溅射气体。使用溅射法使得可以阻止大量的氢被包含在栅极绝缘层402中。
栅极绝缘层402可具有这样的结构，其中氧化硅层和氮化硅层堆叠在源极或漏极电极层415a和源极或漏极电极层415b上。例如，可以形成具有大于或等于5nm且小于或等于300nm的厚度的氧化硅层(SiOx(X＞0))作为第一栅极绝缘层，通过溅射法可以将具有大于或等于50nm且小于或等于200nm的厚度的氮化硅层(SiNy(y＞0))作为第二栅极绝缘层堆叠在第一栅极绝缘层上。例如，在气压为0.4Pa且高频功率为1.5kW的条件下可以通过RF溅射法在包含氧和氩的气氛中(25sccm的氧的流速∶25sccm的氩的流速＝1∶1)形成厚度为100nm的氧化硅层。
接下来，在第三光刻步骤中形成抗蚀剂掩模，选择性地蚀刻栅极绝缘层402使得部分栅极绝缘层402被去除，由此形成分别到达源极或漏极电极层415a和源极或漏极电极层415b的开口421a和421b(参见图6D)。
接下来，在第四光刻步骤中，在栅极绝缘层402上以及在开口421a和421b中和上形成导电膜，然后形成栅极电极层411和布线层414a和414b。注意，可以通过喷墨法形成抗蚀剂掩模。通过喷墨法形成抗蚀剂掩模不需要光掩模，这导致制造成本的下降。
栅极电极层411和布线层414a和414b可以形成为具有单层结构或具有叠层结构，该叠层结构包括诸如钼、钛、铬、钽、钨、铝、铜、钕或钪的金属材料，或者包含任何这些金属材料作为其主要成分的合金金属。
例如，作为栅极电极层411和布线层414a和414b的两层结构，以下结构是优选的：铝层和堆叠在铝层上的钼层的两层结构，铜层和堆叠在铜层上的钼层结构，铜层和堆叠在铜层上的氮化钛层或氮化钽层的两层结构，以及氮化钛层和钼层的两层结构。作为三层结构，优选钨层或氮化钨层、铝和硅的合金层或铝和钛的合金层、以及氮化钛层或钛层的叠层。注意，也可以使用透光导电膜来形成栅极电极层。作为透光导电膜的材料的示例，给出了透光导电氧化物等。
在该实施例中，通过溅射法形成厚度为150nm的钛膜作为栅极电极层411和布线层414a和414b。
接下来，在惰性气体气氛中或在氧气气氛中执行第二热处理(优选地在高于或等于200℃且低于或等于400℃的温度下，例如在高于或等于250℃且低于或等于350℃的温度下)。在该实施例中，在氮气氛中在250℃下执行第二热处理1小时。或者，可以在薄膜晶体管410上形成保护绝缘层或平坦化绝缘层之后执行第二热处理。
此外，可以在空气气氛中在100℃到200℃的温度下执行热处理一小时到三十小时。可以在固定的加热温度下执行该热处理。或者，可以重复地多次执行如下加热温度的变化：加热温度从室温增加至100℃到200℃的温度，然后下降至室温。又或者，可以在减弱的气压下形成氧化物绝缘层之前执行该热处理。当在减弱的气压下执行热处理时，可以缩短热处理的时间。
通过上述步骤，可以制造包括氧化物半导体层412的薄膜晶体管410(参见图6E)，在该氧化物半导体层412中，氢、水分、氢化物以及氢氧化物的浓度降低了。该薄膜晶体管410可以用作实施例1中的薄膜晶体管106。
此外，可以在薄膜晶体管410上提供保护绝缘层或用于平坦化的平坦化绝缘层。例如，该保护绝缘层可以形成为具有单层结构或具有叠层结构，该叠层结构包括氧化硅层、氮化硅层、氮氧化硅层、氧氮化硅层和/或氧化铝层。
可以利用具有耐热性的有机材料(诸如，聚酰亚胺、丙烯酸、苯丙环丁烯、聚酰胺或环氧树酯)来形成该平坦化绝缘层。除了这些有机材料以外，还可以使用低介电值材料(低K材料)、硅氧烷基树脂、PSG(磷硅酸玻璃)、BPSG(硼磷酸盐玻璃)等。可以通过堆叠多个由这些材料形成的绝缘膜来形成平坦化绝缘层。
注意，硅氧烷基树脂对应于包括利用硅氧烷基材料作为原材料而形成的Si-O-Si键的树脂。该硅氧化烷基树脂可包括有机基(例如，烷基或芳基)或氟基作为替代。另外，有机基可包括氟基。
对于形成平坦化绝缘层的方法没有特别的限制。根据材料，可以通过诸如溅射法、SOG法、旋涂法、浸涂法、喷涂法或液滴喷出法(诸如喷墨法、丝网印刷法、胶版印刷法等等)之类的方法，或者通过诸如刮刀、浸胶辊、帘式涂料器或刮刀式涂胶机之类的工具(装置)来形成平坦化绝缘层。
如上所述，在形成氧化物半导体膜中，去除了残留在反应气氛中水气，由此可以降低氧化物半导体膜中氢和氢化物的浓度。因此，可以实现氧化物半导体的稳定性。
如上所述，在薄膜晶体管中使用高度纯净化的氧化物半导体层，由此可以提供具有减少的断态电流的薄膜晶体管。此外，在该实施例中描述的具有减少的断态电流的薄膜晶体管被应用于显示装置的像素，由此可以增大其中在像素中设置的存储电容器可以保持电压的时段。因此，可以提供在显示静止图像等时消耗较少功率的显示装置。
可以适当地结合其它实施例中的任何结构来实现该实施例。
(实施例3)
在该实施例中，将描述能够被应用于在本说明书中公开的显示装置的薄膜晶体管的示例。注意，对于与实施例2相同的部分以及与实施例2相似的部分和步骤，可以参考实施例2，在此不再重复描述。此外，省略了对相同部分的详细描述。在该实施例中描述的薄膜晶体管460可以被用作实施例1中的薄膜晶体管106。
参考图7A和7B以及图8A至8E，描述本实施例的薄膜晶体管的示例以及用于制造该薄膜晶体管的方法的示例。
图7A示出了薄膜晶体管的上表面结构的示例，图7B示出了该薄膜晶体管的截面结构的示例。在图7A和7B中示出的薄膜晶体管460是顶栅型薄膜晶体管。
图7A是该顶栅型薄膜晶体管460的俯视图，图7B是沿图7A的线D1-D2截取的截面图。
薄膜晶体管460包括在具有绝缘表面的衬底450之上的绝缘层457、源极或漏极电极层465a(465a1和465a2)、氧化物半导体层462、源极或漏极电极层465b、布线层468、栅极绝缘层452以及栅极电极层461(461a和461b)。源极或漏极电极层465a(465a1和465a2)通过布线层468与布线层464电连接。此外，尽管未示出，但是源极或漏极电极层465b也可以通过设置在栅极绝缘层452中的开口与布线层电连接。
参考图8A至8E，描述在衬底450上制造薄膜晶体管460的过程。
首先，在具有绝缘表面的衬底450上形成用作基膜的绝缘层457。
在该实施例中，作为绝缘层457，通过溅射法形成氧化硅层。按照如下方式在衬底450上形成氧化硅层，即，将衬底450转移到处理室，向处理室引入溅射气体(氢和水气已从该溅射气体中去除并且该溅射气体包含高纯度的氧)，使用硅靶或石英(优选地人造石英)。注意，使用氧气或者氧气和氩气的混合气体作为溅射气体。
例如，在以下条件下在含有氧和氩(25sccm的氧的流速∶25sccm的氩的流速＝1∶1)的气氛中通过RF溅射法来形成氧化硅膜，该条件为：使用其纯度为6N的石英(优选地为人造石英)，衬底温度为108℃，衬底和靶之间的距离(T-S距离)为60mm，气压为0.4Pa，高频功率为1.5kW。厚度为100nm。注意，作为形成氧化硅膜的靶，可以使用硅靶来代替石英(优选地人造石英)。
在这种情况下，优选地当残留在处理室中的水气被去除时形成绝缘层457，从而可以防止氢、羟基或水气被包含在绝缘层457中。在利用低温泵抽空的处理室中，氢原子、含有氢原子的化合物(诸如水(H2O))、含有碳原子的化合物等被去除，由此可以降低形成在处理室中的绝缘层457中的杂质的浓度。
对于用于形成绝缘层457的溅射气体，优选地可以使用高纯度气体，在该高纯度气体中，诸如氢、水、羟基或氢化物之类的杂质被减少到杂质浓度由单位“ppm”或“ppb”表示的水平。
绝缘层457可以具有叠层结构。例如，绝缘层457可以具有其中氮化物绝缘层(例如氮化硅层)、氧氮化硅层、氮化铝层、或氧氮化铝层以及上述氧化物绝缘层堆叠在衬底400之上的结构。
例如，以如下方式形成氮化硅层，即，在氧化硅层和衬底之间引入溅射气体并且使用硅靶，其中已经从该溅射气体去除了氢和水气并且该溅射气体包含高纯度氮。而且，在该情况下，按照与氧化硅层类似的方式，优选地在残留在处理室中的水气被去除的同时形成氮化硅层。
接下来，在绝缘层457上形成导电膜，并且在第一光刻步骤中，在导电膜上形成抗蚀剂掩模并选择性地蚀刻该导电膜，从而形成源极和漏极电极层465a1和465a2，然后去除该抗蚀剂掩模(参见图8A)。尽管在截面图中源极和漏极电极层465a1和465a2是分开的，但它们是连续的膜。注意，所形成的源极电极层和漏极电极层的边缘优选地为锥形，在这种情况下，要堆叠在源极和漏极电极层上的栅极绝缘层可以更充分地覆盖源极和漏极电极层。
作为源极和漏极电极层465a1和465a2的材料，给出了如下示例：从Al、Cr、Cu、Ta、Ti、Mo或W中选取的元素；包含任何这些元素作为其成分的合金；包含任何这些元素的组合的合金膜，等等。或者，可以使用从锰、镁、钴、铍和钍中选取的一个或多个材料。此外，该导电膜可以具有单层结构或者具有包括两个或多个层的叠层结构。例如，可以给出如下示例：包括硅的铝膜的单层结构，其中钛膜堆叠在铝膜之上的两层结构，其中钛膜、铝膜和钛膜按该顺序堆叠的三层结构，等等。或者，可以使用包含铝(Al)以及从钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)中选择的一种或多种元素的膜、合金膜或氮化物膜。
在该实施例中，作为源极和漏极电极层465a1和465a2，可以通过溅射法形成厚度为150nm的钛膜。
接下来，形成具有大于或等于2nm且小于或等于200nm的厚度的氧化物半导体层462。
在第二光刻步骤中，所形成的氧化物半导体膜被加工成岛状氧化物半导体层462(参见图8B)。在该实施例中，通过溅射法利用用于膜形成的基于In-Ga-Zn-O的氧化物半导体靶来形成氧化物半导体膜。
以如下方式在衬底450上形成氧化物半导体膜，即，将衬底保持在处理室中，该处理室维持在减弱的气压下，在去除残留在处理室中的水气的同时引入氢和水气已从其去除的溅射气体，并使用金属氧化物作为靶。为了去除残留在处理室中的水气，优选地使用捕集真空泵。例如，优选地可以使用低温泵、离子泵、或者钛升华泵。排气单元可以是设置有冷阱的汽轮泵。在使用低温泵抽空的处理室中，氢原子和包含氢原子的化合物(诸如水(H2O))(优选地也可以是包含碳原子的化合物)等被去除，由此可以降低在处理室中形成的氧化物半导体膜中的杂质的浓度。可以在形成氧化物半导体膜的时候加热衬底。
对于用于形成氧化物半导体膜的溅射气体，优选地可以使用高纯度气体，在该高纯度气体中，诸如氢、水、羟基或氢化物之类的杂质被减少到杂质浓度由单位“ppm”或“ppb”表示的水平。
作为沉积条件的示例，衬底温度为室温，衬底和靶之间的距离为110mm，气压为0.4Pa，直流(DC)电功率为0.5kW，气氛为包含氧和氩的气氛(15sccm的氧的流速∶30sccm的氩的流速)。注意，优选地使用脉冲直流(DC)电源，在这种情况下，可以减少沉积中形成的粉末物质(也被称为颗粒或灰尘)并且膜厚度均匀。氧化物半导体膜优选地具有大于或等于5nm并且小于或等于30nm的厚度。注意，合适的厚度根据氧化物半导体材料而不同，可以根据材料来适当地设置该厚度。
在该实施例中，使用磷酸、乙酸和硝酸的混合溶液作为蚀刻剂通过湿蚀刻将氧化物半导体膜加工成岛状氧化物半导体层462。
在该实施例中，对氧化物半导体层462执行第一热处理。该第一热处理的温度高于或等于400℃并且低于或等于750℃，优选地高于或等于400℃并且低于衬底的应变点。此处，衬底被放入电炉中，该电炉是一种热处理装置，在氮气氛中在450℃下对氧化物半导体层执行热处理1小时，然后，水和氢被阻止进入氧化物半导体层，同时氧化物半导体层没有被暴露至空气。按照上述方式，获得了氧化物半导体层。第一热处理使得可以使氧化物半导体层462脱水或脱氢。
热处理装置不限于电炉，其可以设置有通过来自诸如电阻加热器等的热传导或热辐射来加热待加工对象的装置。例如，可以使用诸如GRTA(气体快速热退火)装置或LRTA(灯快速热退火)装置的RTA(快速热退火)装置。例如，对于第一热处理，可以如下执行GRAT。将衬底转移并放入已经加热至650℃-700℃高温的惰性气体中，加热几分钟，转移并从已加热至高温的惰性气体中取出。GRTA能够在短时间内启动高温热处理。
注意，在第一热处理中，优选的是，在氮气氛或者诸如氦、氖或氩之类的稀有气体气氛中不包含水和氢等。优选的是，将引入到热处理装置中的氮或者诸如氦、氖或氩之类的稀有气体的纯度设置为6N(99.9999％)或更高，优选地为7N(99.99999％)或更高(即，杂质浓度为1ppm或更低，优选地0.1ppm或更低)。
进一步地，可以根据第一热处理的条件或者氧化物半导体层的材料使氧化物半导体层结晶为微晶膜或多晶膜。
可以在将氧化物半导体膜加工成岛状氧化物半导体层之前，对氧化物半导体层执行第一热处理。在这种情况下，在第一热处理后从加热装置中取出衬底，然后执行光刻步骤。
可以在以下任何时间执行具有使氧化物半导体层脱水或脱氢的效果的热处理：形成氧化物半导体层之后；在氧化物半导体层上进一步形成源电极和漏电极之后；以及，在源电极和漏电极上形成栅极绝缘膜之后。
接下来，在绝缘层457和氧化物半导体层462上形成导电膜，并且在第三光刻步骤中，在导电膜上形成抗蚀剂掩模，选择性地蚀刻该导电膜，从而形成源极或漏极电极层465b和布线层468，然后去除抗蚀剂掩模(参见图8C)。可以使用与源极和漏极电极层465a1和465a2相似的材料并且在与之相似的步骤中形成源极或漏极电极层465b和布线层468。
在该实施例中，作为源极或漏极电极层465b和布线层468，通过溅射法形成厚度为150nm的钛膜。在该实施例中，由于已经描述了相同的钛膜被用于源极和漏极电极层465a1和465a2以及源极或漏极电极层465b的示例，所以没有获得源极或漏极电极层465a1或465a2相对于源极或漏极电极层465b的蚀刻选择性。为此，在源极或漏极电极层465a2未覆盖有氧化物半导体层462的部分上设置布线层468，从而在蚀刻源极或漏极电极层465b时源极和漏极电极层465a1和465a2没有被蚀刻。当在蚀刻步骤中具有高选择性的不同材料被用于源极或漏极电极层465a1和465a2以及源极或漏极电极层465b时，没有必要设置在蚀刻时保护源极或漏极电极层465a2的布线层468。
注意，为了防止在蚀刻导电膜时氧化物半导体层462被去除，可以适当地调整导电膜和氧化物半导体层462的材料和蚀刻条件。
在该实施例中，使用Ti膜作为导电膜，将基于In-Ga-Zn-O的氧化物半导体用于氧化物半导体层462，以及使用氨-过氧化氢溶液(氨、水以及过氧化氢溶液的混合物)作为蚀刻剂。
在第三光刻步骤中，在某些情况下，仅蚀刻部分氧化物半导体层462，由此形成具有槽(凹陷部分)的氧化物半导体层。可以通过喷墨法形成用于形成源极或漏极电极层465b和布线层468的抗蚀剂掩模。通过溅射法形成抗蚀剂掩模不需要光掩模，这导致制造成本的降低。
接下来，在绝缘层457、氧化物半导体层462、源极和漏极电极层465a1和465a2以及源极或漏极电极层465b上形成栅极绝缘层452。
可以通过等离子体CVD法和溅射法等将栅极绝缘层452形成为具有单层结构或叠层结构，该叠层结构包括氧化硅层、氮化硅层、氮氧化硅层、氧氮化硅层和/或氧化铝层。优选地通过溅射法形成栅极绝缘层452，从而可以阻止大量的氢被包含在栅极绝缘层452中。在通过溅射法形成氧化硅层的情况下，使用硅靶或石英靶作为靶，使用氧气或氧和氩的混合气体作为溅射气体。
栅极绝缘层452可具有这样的结构，其中氧化硅层和氮化硅层堆叠在源极和漏极电极层465a1和465a2以及源极或漏极电极层465b上。在该实施例中，在气压为0.4Pa且高频功率为1.5kW的条件下可以通过RF溅射法在包含氧和氩的气氛中(25sccm的氧的流速∶25sccm的氩的流速＝1∶1)形成厚度为100nm的氧化硅层。
接下来，在第四光刻步骤中形成抗蚀剂掩模，选择性地蚀刻栅极绝缘层452以去除部分栅极绝缘层452，由此形成到达布线层468的开口423(参见图8D)。尽管未示出，可以在形成开口423的时候形成到达源极或漏极电极层465b的开口。在该实施例中，描述了这样的示例，其中，在进一步地堆叠中间绝缘层并且在开口中形成了用于电连接的布线层后形成到达源极或漏极电极层465b的开口。
接下来，在栅极绝缘层452上以及在开口423中和上形成导电膜。然后，在第五光刻步骤中，形成栅极电极层461(461a和461b)和布线层464。注意，可以通过喷墨法形成抗蚀剂掩模。通过喷墨法形成抗蚀剂掩模不需要光掩模，这导致制造成本的下降。
栅极电极层461(461a和461b)和布线层464可以形成为具有单层结构或具有叠层结构，该叠层结构包括诸如钼、钛、铬、钽、钨、铝、铜、钕或钪的金属材料，或者包含任何这些金属材料作为其主要成分的合金金属。
在该实施例中，作为栅极电极层461(461a和461b)以及布线层464，可以通过溅射法形成厚度为150nm的钛膜。
接下来，在惰性气体气氛中或在氧气气氛中执行第二热处理(优选地在高于或等于200℃且低于或等于400℃的温度下，例如在高于或等于250℃且低于或等于350℃的温度下)。在该实施例中，在氮气气氛中在250℃下执行第二热处理1小时。或者，可以在薄膜晶体管410上形成保护绝缘层或平坦化绝缘层之后执行第二热处理。
此外，可以在空气气氛中在100℃到200℃的温度下执行热处理一小时到三十小时。可以在固定的加热温度下执行该热处理。或者，可以重复地多次执行如下加热温度的变化：加热温度从室温增加至100℃到200℃的温度，然后下降至室温。又或者，可以在减弱的气压下在形成氧化物绝缘层之前执行该热处理。当在减弱的气压下执行热处理时，可以缩短热处理的时间。
通过上述步骤，可以制造包括氧化物半导体层462的薄膜晶体管460(参见图8E)，在该氧化物半导体层462中，氢、水分、氢化物以及氢氧化物的浓度降低了。该薄膜晶体管460可以用作实施例1中的在像素部分202的每个像素中使用的薄膜晶体管。
可以在薄膜晶体管460上提供保护绝缘层或用于平坦化的平坦化绝缘层。注意，尽管没有被示出，在栅极绝缘层452、保护绝缘层或平坦化绝缘层中形成到达源极或漏极电极层465b的开口，并且在开口中形成要与源极或漏极电极层465b电连接的布线层。
如上所述，在形成氧化物半导体膜中，残留在反应气氛中的水气被去除，由此可以降低氧化物半导体膜中的氢和氢化物的浓度。因此，可以实现氧化物半导体膜的稳定性。
如上所述，在薄膜晶体管中使用高度纯净化的氧化物半导体层，由此可以提供具有减小的断态电流的薄膜晶体管。另外，将在本实施例中描述的具有较小的断态电流的薄膜晶体管应用于显示装置中的像素，由此可以增大其中设置在像素中的存储电容器可以保持电压的时段。因此，可以提供在显示静止图像等时消耗较少功率的显示装置。
可以适当地结合其它实施例的任何结构来实现本实施例。
(实施例4)
在该实施例中，将描述能够被应用于在本说明书中公开的显示装置的薄膜晶体管的另一示例。注意，对于与实施例2相同的部分以及与实施例2相似的部分和步骤，可以参考实施例2，在此不再重复描述。此外，省略了对相同部分的详细描述。在该实施例中描述的薄膜晶体管425和426可以被用作实施例1中的薄膜晶体管106。
参考图9A和9B，描述本实施例的薄膜晶体管的示例。
图9A和9B示出了薄膜晶体管的截面结构的示例。在图9A和9B中示出的薄膜晶体管425和426中的每一个都是具有如下结构的薄膜晶体管，即，氧化物半导体层被***在导电层和栅极电极层之间。
在图9A和9B中，硅衬底被用作衬底，薄膜晶体管425和426均被设置在绝缘层422之上，而该绝缘层422又被设置在硅衬底420之上。
在图9A中，导电层427被设置在绝缘层422和绝缘层407之间以至少与整个氧化物半导体层412重叠，该绝缘层422被设置在硅衬底420上。
注意，图9B示出了其中位于绝缘层422和绝缘层407之间的导电层通过蚀刻被加工成导电层424并且与部分氧化物半导体层412重叠的例子，其至少包括沟道区。
导电层427和424可以由能够抵抗稍后执行的热处理的温度的金属材料形成；作为该金属材料，可以使用：从钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)中选择的元素，包含任何以上元素作为其成分的合金，包含任何以上元素的组合的合金膜，以及包含任何以上元素作为其成分的氮化物等等。此外，导电层427和424可均具有单层结构或具有叠层结构。例如，可以使用钨层的单层结构、包括氮化钨层和钨层的叠层结构、等等。
进一步地，导电层427和424的电势可以与薄膜晶体管425和426的栅极电极层411的电势相同或不同。导电层427和424也可以用作第二栅极电极层。此外，导电层427和424的电势可以是固定电势，诸如GND或0V。
导电层427和424使得可以分别控制薄膜晶体管425和426的电特性。
如上所述，在薄膜晶体管中使用高度纯净化的氧化物半导体层，由此可以提供具有减小的断态电流的薄膜晶体管。另外，将在本实施例中描述的具有较小的断态电流的薄膜晶体管应用于显示装置中的像素，由此可以增大其中设置在像素中的存储电容器可以保持电压的时段。因此，可以提供在显示静止图像等时消耗较少功率的显示装置。
可以适当地结合其它实施例的任何结构来实现本实施例。
(实施例5)
在该实施例中，将描述能够被应用于在本说明书中公开的显示装置的薄膜晶体管的又一示例。在该实施例中描述的薄膜晶体管390可以被用作实施例1中的薄膜晶体管106。
图10A至10E示出了本实施例的薄膜晶体管的截面结构的示例。在图10A至10E中示出的薄膜晶体管390具有底栅型结构并被称为反交错薄膜晶体管。
尽管薄膜晶体管390被描述为单栅极型薄膜晶体管，需要时也可以制造包括多个沟道形成区的多栅极型薄膜晶体管。
下面将参考图10A至10E描述在衬底394上制造薄膜晶体管390的过程。
首先，在具有绝缘表面的衬底394上形成导电膜，然后在第一光刻步骤中，形成栅极电极层391。优选地，所形成的栅极电极层的边缘为锥形，在该情况下，要堆叠在源极和漏极电极层上的栅极绝缘层能够更充分地覆盖源极和漏极电极层。注意，可以通过喷墨法形成抗蚀剂掩模。通过喷墨法形成抗蚀剂掩模不需要光掩模，这导致制造成本的下降。
虽然对于能够用作具有绝缘表面的衬底394的衬底没有特别的限制，但是该衬底需要具有足够的耐热性以至少抵抗稍后执行的热处理。可以使用由钡硼硅酸盐玻璃和铝硼硅酸盐玻璃等制成的玻璃衬底。
在使用玻璃衬底且稍后执行的热处理温度高的情况下，优选使用其应力点高于或等于730℃的玻璃衬底。对于玻璃衬底，例如，使用了诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃或钡硼硅酸盐玻璃之类的玻璃材料。注意，在氧化钡(BaO)的含量大于氧化硼的含量时，可以获得更实用的耐热玻璃衬底。因此，优选使用BaO的含量大于B2O3的含量的玻璃衬底。
注意，可以使用由绝缘体形成的衬底(诸如陶瓷衬底、石英衬底或蓝宝石衬底)来替代上述的玻璃衬底。或者，也可以使用微晶玻璃等。或者，适当地也可以使用塑料衬底等。
可以在衬底394和栅极电极层391之间设置用作基膜的绝缘膜。该基膜具有阻止杂质元素从衬底394扩散的功能，并且可以形成为具有单层结构或具有叠层结构，其中该叠层结构包括氮化硅膜、氧化硅膜、氧氮化硅膜和氮氧化硅膜中的一个或多个。
栅极电极层391可以形成为具有单层结构或具有叠层结构，该叠层结构包括诸如钼、钛、铬、钽、钨、铝、铜、钕或钪之类的金属材料，或者包含任何这些金属材料作为其主要成分的合金材料。
例如，作为栅极电极层391的两层结构，以下结构是优选的：钼层堆叠在铝层上的结构，钼层堆叠在铜层上的结构，氮化钛层或氮化钽层堆叠在铜层上的结构，堆叠有氮化钛层和钼层的结构，或堆叠有氮化钨层或钨层的结构。作为三层结构，优选的是钨层或氮化钨层、铝和硅的合金层或铝和钛的合金层、以及氮化钛层或钛层的叠层。注意，也可以使用透光导电膜来形成栅极电极层。作为透光导电膜的示例，给出了透光导电氧化物等。
接下来，在栅极电极层391上形成栅极绝缘层397。
可以通过等离子体CVD法和溅射法等将栅极绝缘层397形成为具有单层结构或具有叠层结构，该叠层结构包括氧化硅层、氮化硅层、氮氧化硅层、氧氮化硅层和/或氧化铝层。优选地通过溅射法形成栅极绝缘层397，从而可以阻止大量的氢被包含在栅极绝缘层397中。在通过溅射法形成氧化硅膜的情况下，使用硅靶或石英靶作为靶，使用氧气或氧和氩的混合气体作为溅射气体。
栅极绝缘层397可具有这样的结构，其中氧化硅层和氮化硅层堆叠在栅极电极层391上。例如，可以通过溅射法形成具有大于或等于50nm且小于或等于200nm的厚度的氮化硅层(SiNy(y＞0))作为第一栅极绝缘层，将具有大于或等于5nm且小于或等于300nm的厚度的氧化硅层(SiOx(X＞0))作为第二栅极绝缘层堆叠在第一栅极绝缘层上，从而形成厚度为100nm的栅极绝缘层。
为了尽可能地避免氢、羟基和水气被包含在栅极绝缘层397和氧化物半导体膜393中，优选地，作为膜形成的预处理，在溅射装置的预热室中预先加热其上形成栅极电极层391的衬底394，或者预先加热其上形成包括栅极绝缘层397的部件的衬底394，使得附着到衬底394的诸如氢和水气之类的杂质可以被消除和去除。预处理的温度高于或等于100℃且低于或等于400℃，优选地高于或等于150℃且低于或等于300℃。作为提供给预热室的排气单元，优选地可以使用低温泵。可以省略该预先加热步骤。也可以以类似的方式，在形成氧化物绝缘层396之前，在其上形成有包括源极电极层395a和漏极电极层395b的部件的衬底394上执行该预先加热步骤。
接下来，在栅极绝缘层397上形成厚度大于或等于2nm且小于或等于200nm的氧化物半导体膜393(参见图10A)。
注意，在通过溅射法形成氧化物半导体膜393之前，优选地通过反向溅射去除附着在绝缘层397的表面的灰尘，在该反向溅射中，通过引入氩气体产生等离子体。在反向溅射法中，在氩气气氛中使用RF电源将电压施加到衬底侧而非靶侧，并且在衬底的附近产生等离子体从而修改衬底表面。注意，可以使用氮气气氛、氦气气氛、氧气气氛等代替氩气气氛。
通过溅射法形成氧化物半导体膜393。对于氧化物半导体膜393，可以采用以下膜：基于In-Ga-Zn-O非单晶膜，基于In-Sn-Zn-O氧化物半导体膜，基于In-Al-Zn-O氧化物半导体膜，基于Sn-Ga-Zn-O氧化物半导体膜，基于Al-Ga-Zn-O氧化物半导体膜，基于Sn-Al-Zn-O氧化物半导体膜，基于In-Sn-O氧化物半导体膜，基于In-Zn-O氧化物半导体膜，基于Sn-Zn-O氧化物半导体膜，基于Al-Zn-O氧化物半导体膜，基于In-O氧化物半导体膜，基于Sn-O氧化物半导体膜，或基于Zn-O氧化物半导体膜。在该实施例中，通过溅射法使用用于膜形成的基于In-Ga-Zn-O的氧化物半导体靶来形成氧化物半导体膜393。可以在稀有气体(典型地，氩)气氛、氧气气氛或者包括稀有气体(典型地，氩)和氧的气氛中通过溅射法形成氧化物半导体膜393。在使用溅射法的情况下，可以使用含有大于或等于2wt％并小于或等于10wt％的SiO2的靶形成氧化物半导体膜。
对于用于通过溅射法形成氧化物半导体膜393的靶，可以使用包含氧化锌作为其主要成分的金属氧化物靶。作为金属氧化物靶的另一个示例，可以使用用于膜形成的包含In，Ga和Zn(组成成分比：In2O3∶Ga2O3∶ZnO＝1∶1∶1(摩尔比)，In∶Ga∶Zn＝1∶1∶0.5(原子比))的氧化物半导体靶。对于用于膜形成的包含In，Ga和Zn的氧化物半导体靶，可以使用具有In∶Ga∶Zn＝1∶1∶1(原子比)或In∶Ga∶Zn＝1∶1∶2(原子比)的组成成分比的靶。此外，该用于膜形成的氧化物半导体靶的填充系数大于或等于90％并且小于或等于100％，优选地大于或等于95％并且小于或等于99.9％。使用具有高填充系数的用于膜形成的氧化物半导体靶形成的氧化物半导体膜较致密。
以如下方式在衬底394上形成氧化物半导体膜393，即，将衬底保持在处理室中，该处理室维持在减弱的气压下，将衬底加热至室温或加热至低于400℃，然后在去除残留在处理室中的水气的同时引入氢和水气已从其去除的溅射气体，并使用金属氧化物作为靶。为了去除残留在处理室中的水气，优选使用捕集真空泵。例如，优选地可以使用低温泵、离子泵、或者钛升华泵。排气单元可以是设置有冷阱的汽轮泵。在使用低温泵抽空的处理室中，氢原子和包含的氢原子的化合物(诸如水(H2O))(优选地也可以是包含碳原子的化合物)等被去除，由此可以降低在处理室中形成的氧化物半导体膜中的杂质的浓度。在使用低温泵去除处理室中残留的水气的时候执行溅射膜形成，由此在形成氧化物半导体膜393中的衬底温度可以是室温或者是低于400℃的温度。
作为沉积条件的示例，衬底和靶之间的距离为100mm，气压为0.6Pa，直流(DC)电功率为0.5kW，气氛为氧气气氛(氧流量的比例：100％)。注意，优选地使用脉冲直流(DC)电源，在这种情况下，可以减少沉积中形成的粉末物质(也被称为颗粒或灰尘)并且膜厚度均匀。氧化物半导体膜优选地具有大于或等于5nm并且小于或等于30nm的厚度。注意，合适的厚度根据氧化物半导体材料而不同，可以根据材料来适当地设置该厚度。
溅射法的示例包括：使用高频电源作为溅射供电电源的RF溅射法，使用DC电源的DC溅射法，以及以脉冲的方式施加偏压的脉冲DC溅射法。RF溅射法主要用于形成有绝缘膜的情况下，而DC溅射法主要用于形成有金属膜的情况下。
此外，还存在多源溅射装置，在该装置中设置了多个不同材料的靶。利用该多源溅射装置，可以形成多个堆叠在同一腔室中的不同材料的膜，或者可以在同一腔室中通过放电同时形成一层不同种材料的膜。
而且，还存在具有设置在腔室内的磁体***的溅射装置，该溅射装置用于磁控溅射法；或者还存在用于ECR溅射法的溅射装置，其中，在不使用辉光放电的情况下使用利用微波产生的等离子体。
更进一步地，作为使用溅射法的沉积法，还存在反应溅射法，在该反应溅射法中，靶物质和溅射气体成分在沉积期间相互发生化学反应，从而形成它们的化合物薄膜；以及偏压溅射法，在该偏压溅射法中，在沉积期间也向衬底施加电压。
接下来，在第二光刻步骤中将氧化物半导体膜加工成岛状氧化物半导体层399(参见图10B)。注意，可通过喷墨法形成抗蚀剂掩模，该抗蚀剂掩模用于形成岛状氧化物半导体层399。通过喷墨法形成抗蚀剂掩模不需要光掩模，这导致制造成本的降低。
当在栅极绝缘层397中形成接触孔时，该接触孔可以在形成氧化物半导体层399的时候形成。
注意，可以通过干蚀刻、湿蚀刻、或者干蚀刻和湿蚀刻两者来执行此处的对氧化物半导体膜393的蚀刻。
对于用于干蚀刻的蚀刻气体，优选地可以使用包含氯(基于氯的气体，诸如氯气(Cl2)，氯化硼(BCl3)，氯化硅(SiCl4)，或者四氯化碳(CCl4))的气体。
或者，可以使用包含氟(基于氟的气体，诸如四氟化碳(CF4)，六氟化硫(SF6)，三氟化氮(NF3)或三氟甲烷(CHF3))的气体、溴化氢(HBr)、氧气(O2)或者添加了诸如氦(He)或氩(Ar)的稀有气体的任何这些气体等。
对于干蚀刻法，可以使用平行板活性离子蚀刻(RIE)法或感应耦合等离子体(ICP)蚀刻法。为了将膜蚀刻成期望的形状，适当地调整蚀刻条件(施加到线圈状电极的电功率的量，施加到衬底侧的电极的电功率的量，衬底侧的电极的温度等)。
对于用于湿蚀刻的蚀刻剂，可以使用磷酸、乙酸和硝酸的混合溶液以及氨-过氧化氢混合液(31重量％过氧化氢溶液∶28重量％氨溶液∶水＝5∶2∶2)等。或者，可以使用ITO07N(KANTO CHEMICALCO.，INC.生产)。
湿蚀刻后的蚀刻剂连同被蚀刻的材料一起通过清洗被去除。包含蚀刻剂和蚀刻掉的材料的废液可以被纯净化并且材料可以被重新使用。当包含在氧化物半导体层中的诸如铟之类的材料在蚀刻后从废液中被收集并被重新使用时，可以有效地使用资源并降低成本。
根据材料适当地调整蚀刻条件(诸如蚀刻剂、蚀刻时间和温度)使得可以将氧化物半导体膜蚀刻成期望的形状。
注意，在后续步骤中形成导电膜之前，优选地执行反向溅射，从而去除附着在氧化物半导体层399和栅极绝缘层397的表面的抗蚀剂残留物等。
接下来，在栅极绝缘层397和氧化物半导体层399上形成导电膜。该导电膜可以通过溅射法或真空蒸发法来形成。作为金属导电膜的材料，给出了如下示例：从Al、Cr、Cu、Ta、Ti、Mo或W中选取的元素；包含任何这些元素作为其成分的合金；包含任何这些元素的组合的合金膜，等等。或者，可以使用从锰、镁、钴、铍和钍中选取的一个或多个材料。此外，该导电膜可以具有单层结构或者具有包括两个或多个层的叠层结构。例如，可以给出如下示例：包括硅的铝膜的单层结构，其中钛膜堆叠在铝膜之上的两层结构，其中钛膜、铝膜和钛膜按该顺序堆叠的三层结构，等等。或者，可以使用包含铝(Al)以及从钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)中选择的一种或多种元素的膜、合金膜或氮化物膜。
在第三光刻步骤中，在导电膜上形成抗蚀剂掩模并选择性地蚀刻导电膜使得形成源极电极层395a和漏极电极层395b，然后去除抗蚀剂掩模(参见图10C)。
紫外光、KrF激光或ArF激光可用于曝光，该曝光用于在第三光刻步骤中形成抗蚀剂掩模。通过源极电极层和漏极电极层的下端部之间的距离来确定随后将完成的薄膜晶体管的沟道长度L，该源极电极层和漏极电极层的下端部在氧化物半导体层399上彼此相邻。注意，在执行曝光使得沟道长度L小于25nm的情况下，利用具有几纳米到几十纳米的超短波长的远紫外来执行用于在第三光刻步骤中形成抗蚀剂掩模的曝光。利用远紫外的曝光可实现高分辨率和深的焦点深度。因此，随后将完成的薄膜晶体管的沟道长度L可以大于或等于10nm并且小于或等于1000nm，电路的运行速度可以被提高，并且断态电流的值非常小，这导致低功耗。
注意，为了防止在蚀刻导电膜时氧化物半导体层399被去除，可以适当地调整导电膜和氧化物半导体层399的材料和蚀刻条件。
在该实施例中，使用Ti膜作为导电膜，将基于In-Ga-Zn-O的氧化物半导体用于氧化物半导体层399，以及使用氨-过氧化氢溶液(氨、水以及过氧化氢溶液的混合物)作为蚀刻剂。
注意，在第三光刻步骤中，在某些情况下，仅蚀刻部分氧化物半导体层399，由此形成具有槽(凹陷部分)的氧化物半导体层。此外，可以通过喷墨法形成用于形成源极电极层395a和漏极电极层395b的抗蚀剂掩模。通过喷墨法形成抗蚀剂掩模不需要光掩模，这导致制造成本的降低。
为了减少光刻过程中的光掩模数量以及步骤，可以利用抗蚀剂掩模来执行蚀刻，该抗蚀剂掩模是利用多色调掩模形成的，该多色调掩模是曝光掩模，光可透射通过该曝光掩模，从而具有多个强度。由于利用多色调掩模形成的抗蚀剂掩模具有多个厚度并且可以通过执行蚀刻而进一步地被改变形状，因此可以在多个蚀刻步骤中使用该抗蚀剂掩模以提供不同的图案。因此，使用多色调掩模可以形成对应于至少两种不同图案的抗蚀剂掩模。由此，可以减少曝光掩模的数量，并且也可以减少对应的光刻步骤的数量，从而可以实现过程的简化。
使用诸如N2O，N2或Ar的气体通过等离子体处理可以去除附着在暴露的氧化物半导体层的表面的水等。可以使用氧和氩的混合气体执行该等离子体处理。
在执行等离子体处理的情况下，氧化物绝缘层396被形成为用作保护性绝缘膜的氧化物绝缘层，其与部分氧化物半导体层接触，而不被暴露至空气(参见图10C)。在该实施例中，形成氧化物绝缘层396以与氧化物半导体层399未与源极电极层395a和漏极电极层395b重叠的区域中的氧化物半导体层399接触。
在该实施例中，按照如下方式将包含缺陷的氧化硅层形成为氧化物绝缘层396，即，将其上形成有包括岛状氧化物半导体层399、源极电极层395a和漏极电极层395b的部件的衬底394加热至室温或加热至低于100℃的温度，引入包含高纯度氧的溅射气体(其中氢和水气已从该溅射气体中去除)，使用硅半导体靶。
例如，在如下条件下并在氧气气氛中(氧流速比例为100％)，利用掺硼硅靶(其具有6N的纯度(电阻率为0.01Ωcm))通过脉冲DC溅射法形成氧化硅膜，该条件为：衬底和靶之间的距离(T-S距离)为89mm，气压为0.4Pa，直流(DC)功率为6kW。膜厚度为300nm。注意，作为形成氧化硅膜的靶，可以使用石英(优选地人造石英来代替)硅靶。注意，使用氧气或氧和氩的混合气体作为溅射气体。
在这种情况下，优选地当残留在处理室中的水气被去除时形成氧化物绝缘层396，从而可以防止氢、羟基或水气被包含在氧化物半导体层399和氧化物绝缘层396中。
为了去除残留在处理室中的水气，优选地可以使用捕集真空泵。例如，优选地可以使用低温泵、离子泵、或者钛升华泵。排气单元可以是设置有冷阱的汽轮泵。在利用低温泵抽空的处理室中，氢原子、含有氢原子的化合物(诸如水(H2O))、含有碳原子的化合物等被去除，由此可以降低形成在处理室中的氧化物绝缘层396中的杂质的浓度。
注意，作为氧化物绝缘层396，可以使用氮氧化硅层、氧化铝层和氮氧化铝层等来代替氧化硅层。
此外，可以在100℃至400℃的温度下执行热处理，并且氧化物绝缘层396和氧化物半导体层399彼此相互接触。本实施例中的氧化物绝缘层396包含大量的缺陷；因此，包含在氧化物半导体层399中的诸如氢、水气、羟基或氢化物等的杂质可能会在该热处理的作用下扩散至氧化物绝缘层396中，从而可以减少包含在氧化物半导体层399中的杂质。
通过上述步骤，可以制造包含氧化物半导体层392的薄膜晶体管390，在该氧化物半导体层392中，氢、水气、羟基或氢化物的浓度降低了(参见图10E)。
如上所述，在形成氧化物半导体膜中，残留在反应气氛中的水气被去除，由此可以降低氧化物半导体膜中的氢和氢化物的浓度。因此，可以实现氧化物半导体膜的稳定性。
可以在氧化物绝缘层上设置保护性绝缘层。在该实施例中，保护性绝缘层398形成在氧化物绝缘层396上。氮化硅膜、氧氮化硅膜、氮化铝膜、氧氮化铝膜等等被用作该保护性绝缘层398。
作为保护性绝缘层398，按照如下方式利用硅半导体靶形成氮化硅膜，即，将其上形成有包括氧化物绝缘层396的部件的衬底394加热至100℃至400℃的温度，引入溅射气体，其中氢和水气已从该溅射气体中去除并且该溅射气体包含高纯度氮。仍然在该情况下，按照与氧化物绝缘层396的方式类似的方式，优选地，在残留在处理室中的水气被去除的时候形成该保护性绝缘层398。
在形成保护性绝缘层398的情况下，衬底394在形成该保护性绝缘层398的时候被加热至100℃至400℃，由此包含在氧化物半导体层中的氢或水气可被扩散至氧化物绝缘层中。在这种情况下，在形成氧化物绝缘层396之后不是必须执行热处理。
在氧化硅层被形成为氧化物绝缘层396并且在其上堆叠氮化硅层作为保护性绝缘层398的情况下，可以使用相同的硅靶在同一处理室中形成该氮化硅层和该氧化硅层。首先，以如下方式形成氧化硅层，即，引入包括氧的气体并使用设置在处理室中的硅靶。然后，以如下方式形成氮化硅层，即，将气体切换为包含氮的气体并使用用于氮化硅层的硅靶。可以在不暴露至空气的情况下先后形成氧化硅层和氮化硅层；因此，可以防止诸如氢和水气之类的杂质附着到氧化硅层的表面。在这种情况下，优选地(在100℃至400℃的温度下)执行热处理，从而使得，在将氧化硅层形成为氧化物绝缘层396并且将氮化硅层作为保护性绝缘层398堆叠在该氧化硅层上之后，包含在氧化物半导体层中氢或水气扩散至氧化物绝缘层中。
此外，可以在形成保护性绝缘层后，在空气气氛中，在100℃到200℃的温度下，执行热处理一小时到三十小时。可以在固定的加热温度下执行该热处理。或者，可以重复地多次执行如下加热温度的变化：加热温度从室温增加至100℃到200℃的温度，然后下降至室温。又或者，可以在减弱的气压下在形成氧化物绝缘层之前执行该热处理。当在减弱的气压下执行热处理时，可以缩短热处理的时间。该热处理使得能够获得常截止状态的薄膜晶体管。因此，可以增强显示装置的可靠性。
此外，当在栅极绝缘层上形成用作沟道形成区的氧化物半导体层时，去除残留在反应气氛中的水气，由此可以降低氧化物半导体层中氢和氢化物的浓度。
由于上述步骤是在400℃或更低的温度下执行的，因此该过程可以被应用于使用边长大于或等于1米且厚度小于或等于1毫米的玻璃衬底的制造过程。此外，由于上述步骤均可以在400℃或更低的处理温度下执行，因此可以在不消耗太多的能量的情况下制造显示面板。
如上所述，在薄膜晶体管中使用高度纯净化的氧化物半导体层，由此可以提供具有减少的断态电流的薄膜晶体管。此外，在该实施例中描述的具有减少的断态电流的薄膜晶体管被应用于显示装置的像素，由此可以增大其中在像素中设置的存储电容器可以保持电压的时段。因此，可以提供在显示静止图像等时消耗较少功率的显示装置。
可以适当地结合其它实施例中的任何结构来实现该实施例。
(实施例6)
在该实施例中，将描述能够被应用于本说明书公开的显示装置的薄膜晶体管的又一示例。在该实施例中描述的薄膜晶体管310可以被用作实施例1中的薄膜晶体管106。
图11A至11E示出了本实施例的薄膜晶体管的截面结构的示例。在图11A至11E中示出的薄膜晶体管310具有底栅型结构并被称为反交错薄膜晶体管。
尽管薄膜晶体管310被描述为单栅极薄膜晶体管，需要时也可以制造包括多个沟道形成区的多栅极薄膜晶体管。
下面将参考图11A至11E描述在衬底300上制造薄膜晶体管310的过程。图11E示出了其中在薄膜晶体管310上形成保护性绝缘层的结构。
首先，在具有绝缘表面的衬底300上形成导电膜，然后在该导电膜上执行第一光刻步骤以形成栅极电极层311。注意，可以通过喷墨法形成抗蚀剂掩模。通过喷墨法形成抗蚀剂掩模不需要光掩模，这导致制造成本的下降。
虽然对于能够用作具有绝缘表面的衬底300的衬底没有特别的限制，但是该衬底需要具有足够的耐热性以至少抵抗稍后执行的热处理。可以使用由钡硼硅酸盐玻璃和铝硼硅酸盐玻璃等制成的玻璃衬底。
在使用玻璃衬底且稍后执行的热处理温度高的情况下，优选使用其应力点高于或等于730℃的玻璃衬底。对于玻璃衬底，例如，使用了诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃或钡硼硅酸盐玻璃之类的玻璃材料。注意，在氧化钡(BaO)的含量大于氧化硼的含量时，可以获得更实用的耐热玻璃衬底。因此，优选使用BaO的含量大于B2O3的含量的玻璃衬底。
注意，可以使用由绝缘体形成的衬底(诸如陶瓷衬底、石英衬底或蓝宝石衬底)来替代上述的玻璃衬底。或者，也可以使用微晶玻璃等。
可以在衬底300和栅极电极层311之间设置用作基膜的绝缘膜。该基膜具有阻止杂质元素从衬底300扩散的功能，并且可以形成为具有单层结构或具有叠层结构，其中该叠层结构包括氮化硅膜、氧化硅膜、氧氮化硅膜和氮氧化硅膜中的一个或多个。
栅极电极层311可以形成为具有单层结构或具有叠层结构，该叠层结构包括诸如钼、钛、铬、钽、钨、铝、铜、钕或钪之类的金属材料，或者包含任何这些金属材料作为其主要成分的合金材料。
例如，作为栅极电极层311的两层结构，以下结构是优选的：钼层堆叠在铝层上的结构，钼层堆叠在铜层上的结构，氮化钛层或氮化钽层堆叠在铜层上的结构，堆叠有氮化钛层和钼层的结构，或堆叠有氮化钨层或钨层的结构。作为三层结构，优选钨层或氮化钨层、铝和硅的合金层或铝和钛的合金层、以及氮化钛层或钛层的叠层。
接下来，在栅极电极层311上形成栅极绝缘层302。
可以通过等离子体CVD法和溅射法等将栅极绝缘层302形成为具有单层结构或具有叠层结构，该叠层结构包括氧化硅层、氮化硅层、氮氧化硅层、氧氮化硅层和/或氧化铝层。例如，可以通过等离子体CVD利用包含SiH4、氧、和氮的沉积气体形成氮氧化硅层。栅极绝缘层302的厚度大于或等于100nm且小于或等于500nm。在叠层结构的情况下，例如，厚度大于或等于50nm且小于或等于200nm的第一栅极绝缘层以及厚度大于或等于5nm且小于或等于300nm的第二栅极绝缘层按照该顺序堆叠。
在该实施例中，作为栅极绝缘层302，通过等离子体CVD法形成厚度小于或等于200nm的氮氧化硅层。
接下来，在栅极绝缘层302上形成厚度大于或等于2nm且小于或等于200nm的氧化物半导体膜330。
注意，在通过溅射法形成氧化物半导体膜330之前，优选地通过反向溅射去除附着在第二栅极绝缘层302的表面的灰尘，在该反向溅射中，通过引入氩气体产生等离子体。注意，可以使用氮气气氛、氦气气氛、氧气气氛等代替氩气气氛。
利用下面这些膜形成氧化物半导体膜330，该膜为：基于In-Ga-Zn-O非单晶膜，基于In-Sn-Zn-O氧化物半导体膜，基于In-Al-Zn-O氧化物半导体膜，基于Sn-Ga-Zn-O氧化物半导体膜，基于Al-Ga-Zn-O氧化物半导体膜，基于Sn-Al-Zn-O氧化物半导体膜，基于In-Sn-O氧化物半导体膜，基于In-Zn-O氧化物半导体膜，基于Sn-Zn-O氧化物半导体膜，基于Al-Zn-O氧化物半导体膜，基于In-O氧化物半导体膜，基于Sn-O氧化物半导体膜，或基于Zn-O氧化物半导体膜。在该实施例中，通过溅射法使用用于膜形成的基于In-Ga-Zn-O的氧化物半导体靶形成氧化物半导体膜330。该阶段的截面图对应于图11A。此外，可以在稀有气体(典型地，氩)气氛、氧气气氛或者包括稀有气体(典型地，氩)和氧的气氛中通过溅射法形成氧化物半导体膜330。在使用溅射法形成氧化物半导体膜330的情况下，可以使用含有2wt％至10wt％的SiO2的靶来形成该氧化物半导体膜。
对于用于通过溅射法形成氧化物半导体膜330的靶，可以使用包含氧化锌作为其主要成分的金属氧化物靶。作为金属氧化物靶的另一个示例，可以使用用于膜形成的包含In，Ga和Zn(组成成分比：In2O3∶Ga2O3∶ZnO＝1∶1∶1(摩尔比)，In∶Ga∶Zn＝1∶1∶0.5(原子比))的氧化物半导体靶。对于用于膜形成的包含In，Ga和Zn的氧化物半导体靶，可以使用具有In∶Ga∶Zn＝1∶1∶1(原子比)或In∶Ga∶Zn＝1∶1∶2(原子比)的组成成分比的靶。此外，该用于膜形成的氧化物半导体靶的填充系数大于或等于90％并且小于或等于100％，优选地大于或等于95％并且小于或等于99.9％。使用具有高填充系数的用于膜形成的氧化物半导体靶形成的氧化物半导体膜较致密。
对于用于形成氧化物半导体膜330的溅射气体，优选地可以使用高纯度气体，在该高纯度气体中，诸如氢、水、羟基或氢化物之类的杂质被减少到其杂质浓度由单位“ppm”或“ppb”表示的水平。
将衬底保持在处理室中，该处理室维持在减弱的气压下，将衬底加热至高于或等于100℃且小于或等于600℃的温度，优选地高于或等于200℃且小于或等于400℃的温度。在加热衬底的同时执行膜形成，由此可以降低所形成的氧化物半导体膜中包含的杂质的浓度。然后，在去除残留在处理室中的水气的同时引入氢和水气已从其去除的溅射气体，并使用金属氧化物作为靶在栅极绝缘层302上形成氧化物半导体膜330。为了去除残留在处理室中的水气，优选使用捕集真空泵。例如，优选地可以使用低温泵，离子泵或者钛升华泵。排气单元可以是设置有冷阱的汽轮泵。在使用低温泵抽空的处理室中，氢原子和包含的氢原子的化合物(诸如水(H2O))(优选地也可以是包含碳原子的化合物)等被去除，由此可以降低在处理室中形成的氧化物半导体膜中的杂质的浓度。
作为沉积条件的示例，衬底和靶之间的距离为100mm，气压为0.6Pa，直流(DC)电功率为0.5kW，气氛为氧气气氛(氧流量的比例：100％)。注意，优选地使用脉冲直流(DC)电源，在这种情况下，可以减少沉积中形成的粉末物质(也被称为颗粒或灰尘)并且膜厚度均匀。氧化物半导体膜优选地具有大于或等于5nm并且小于或等于30nm的厚度。注意，合适的厚度根据氧化物半导体材料而不同，可以根据材料来适当地设置该厚度。
接下来，在第二光刻步骤中将氧化物半导体膜330加工成岛状氧化物半导体层。可通过喷墨法形成抗蚀剂掩模，该抗蚀剂掩模用于形成岛状氧化物半导体层。通过喷墨法形成抗蚀剂掩模不需要光掩模，这导致制造成本的降低。
接下来，对氧化物半导体层执行第一热处理。该第一热处理可以使氧化物半导体层脱水或脱氢。该第一热处理的温度高于或等于400℃并且低于或等于750℃，优选地高于或等于400℃并且低于衬底的应变点。此处，衬底被放入电炉中，该电炉是一种热处理装置，在氮气气氛中在450℃下对氧化物半导体层执行热处理1小时，然后，水和氢被阻止进入氧化物半导体层，同时氧化物半导体层没有被暴露至空气。按照上述方式，获得了氧化物半导体层331(参见图11B)。
热处理装置不限于电炉，其可以设置有通过来自诸如电阻加热器等的热传导或热辐射来加热待加工对象的装置。例如，可以使用诸如GRTA(气体快速热退火)装置或LRTA(灯快速热退火)装置的RTA(快速热退火)装置。LRTA装置是一种用于通过诸如碘钨灯、金属卤化灯、氙弧灯、炭弧灯、高压钠汽灯或高压汞灯发射的光的辐射(电磁波)来加热待加工对象的装置。GRTA装置是一种通过该装置使用高温气体执行热处理的装置。对于该气体，可以使用通过热处理不会和加工对象发生反应的惰性气体，例如氮气或者诸如氩气之类的稀有气体。
例如，对于第一热处理，可以如下执行GRTA。将衬底转移并放入已经加热至650℃-700℃高温的惰性气体中，加热几分钟，转移并从已加热至高温的惰性气体中取出。GRTA能够在短时间内启动高温热处理。
注意，在第一热处理中，优选的是，在氮气气氛或者诸如氦、氖或氩之类的稀有气体气氛中不包含水和氢等。优选的是，将引入到热处理装置中的氮气或诸如氦、氖或氩之类的稀有气体的纯度设置为6N(99.9999％)或更高，优选地为7N(99.99999％)或更高(即，杂质浓度为1ppm或更低，优选地0.1ppm或更低)。
进一步地，可以根据第一热处理的条件或者氧化物半导体层的材料使氧化物半导体层结晶为微晶膜或多晶膜。例如，可以将氧化物半导体层结晶为具有90％或更多或80％或更多的结晶度的微晶半导体膜。此外，根据第一热处理的条件以及氧化物半导体层的材料，氧化物半导体层可以是不包含晶体成分的非晶氧化物半导体层。氧化物半导体层可以成为氧化物半导体膜，在该氧化物半导体膜中，微晶部分(具有大于或等于1nm并大于或小于20nm的粒径，典型地大于或等于2nm并大于或小于4nm的粒径)被混入到非晶氧化物半导体中。
可以在将氧化物半导体膜330加工成岛状氧化物半导体层之前，对氧化物半导体层执行第一热处理。在这种情况下，在第一热处理后从加热装置中取出衬底，然后执行光刻步骤。
可以在以下任何时间执行具有使氧化物半导体层脱水或脱氢的效果的热处理：形成氧化物半导体层之后；在氧化物半导体层上形成源电极和漏电极之后；以及，在源电极和漏电极上形成栅极绝缘膜之后。
当在栅极绝缘层302中形成接触孔时，可以在使氧化物半导体膜330脱水或脱氢前或后执行接触孔的形成。
注意，可以通过干蚀刻来执行对氧化物半导体膜的蚀刻，而不局限于湿蚀刻。
根据材料适当地调整蚀刻条件(诸如蚀刻剂、蚀刻时间和温度)使得可以将氧化物半导体膜蚀刻成期望的形状。
接下来，在栅极绝缘层302和氧化物半导体层331上形成导电膜。该导电膜可以通过溅射法或真空蒸发法来形成。对于金属导电膜的材料，给出了如下示例：从Al、Cr、Cu、Ta、Ti、Mo或W中选取的元素；包含任何这些元素作为其成分的合金；包含任何这些元素的组合的合金膜，等等。或者，可以使用从锰、镁、钴、铍和钍中选取的一个或多个材料。此外，该金属导电膜可以具有单层结构或者具有包括两个或多个层的叠层结构。例如，可以给出如下示例：包括硅的铝膜的单层结构，其中钛膜堆叠在铝膜之上的两层结构，其中钛膜、铝膜和钛膜按该顺序堆叠的三层结构，等等。或者，可以使用包含铝(Al)以及从钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)中选择的一种或多种元素的膜、合金膜或氮化物膜。
当在形成导电膜之后执行热处理时，优选的是，该导电膜具有足够的耐热性以抵抗热处理。
在第三光刻步骤中，在导电膜上形成抗蚀剂掩模并选择性地蚀刻导电膜使得形成源极电极层315a和漏极电极层315b，然后去除抗蚀剂掩模(参见图11C)。
紫外光、KrF激光或ArF激光可用于曝光，该曝光用于在第三光刻步骤中形成抗蚀剂掩模。通过源极电极层和漏极电极层的下端部之间的距离来确定随后将完成的薄膜晶体管的沟道长度L，该源极电极层和漏极电极层的下端部在氧化物半导体层331上彼此相邻。注意，在执行曝光使得沟道长度L小于25nm的情况下，利用具有几纳米到几十纳米的超短波长的远紫外来执行用于在第三光刻步骤中形成抗蚀剂掩模的曝光。利用远紫外的曝光可实现高分辨率和深的焦点深度。因此，随后将完成的薄膜晶体管的沟道长度L可以大于或等于10nm并且小于或等于1000nm，电路的运行速度可以被提高，并且断态电流的值非常小，这导致低功耗。
注意，为了防止在蚀刻导电膜时氧化物半导体层331被去除，可以适当地调整导电膜和氧化物半导体层331的材料和蚀刻条件。
在该实施例中，使用Ti膜作为导电膜，将基于In-Ga-Zn-O的氧化物半导体用于氧化物半导体层331，以及使用氨-过氧化氢溶液(氨、水以及过氧化氢溶液的混合物)作为蚀刻剂。
注意，在第三光刻步骤中，在某些情况下，仅蚀刻部分氧化物半导体层331，由此形成具有槽(凹陷部分)的氧化物半导体层。此外，可以通过喷墨法形成用于形成源极电极层315a和漏极电极层315b的抗蚀剂掩模。通过喷墨法形成抗蚀剂掩模不需要光掩模，这导致制造成本的降低。
此外，可以在氧化物半导体层与源极和漏极电极层之间形成氧化物导电层。可以相继形成氧化物导电层和用于形成源极和漏极电极层的金属层。该氧化物导电层可以用作源区和漏区。
在氧化物半导体层与源极和漏极电极层之间设置作为源区和漏区的氧化物导电层使得可以减小源区和漏区的电阻并且可以高速地运行该晶体管。
为了减少光刻过程中的光掩模的数量以及步骤，可以利用抗蚀剂掩模来执行蚀刻，该抗蚀剂掩模是利用多色调掩模形成的，该多色调掩模是曝光掩模，光可透射通过该曝光掩模，从而具有多个强度。由于利用多色调掩模形成的抗蚀剂掩模具有多个厚度并且可以通过执行蚀刻而进一步地被改变形状，因此可以在多个蚀刻步骤中使用该抗蚀剂掩模以提供不同的图案。因此，使用多色调掩模可以形成对应于至少两种不同图案的抗蚀剂掩模。由此，可以减少曝光掩模的数量，并且也可以减少对应的光刻步骤的数量，从而可以实现过程的简化。
接下来，使用诸如N2O、N2或Ar的气体执行等离子体处理。该等离子体处理去除吸附在暴露的氧化物半导体层的表面的水等。可以使用氧和氩的混合气体执行该等离子体处理。
在该等离子体处理之后，形成氧化物绝缘层316而不被暴露至空气，该氧化物绝缘层316用作保护性绝缘膜并与部分氧化物半导体层接触。
适当地通过诸如溅射法的方法可以将氧化物绝缘层316形成为具有至少1nm的厚度，通过该方法，诸如水或氢的杂质不会进入氧化物绝缘层316。当氧化物绝缘层316中包含氢时，氢进入氧化物半导体层或者氧化物半导体层中的氧被氢提取，从而使在与形成沟道的侧相对的侧(所谓的背沟道侧)上的氧化物半导体层的电阻降低(使背沟道侧具有n型传导率)，这又将导致寄生沟道的形成。因此，优选的是，采用其中未使用氢的形成方法，以形成含有尽可能少的氢的氧化物绝缘层316。
在该实施例中，作为氧化物绝缘层316，通过溅射法形成厚度为200nm的氧化硅膜。膜形成中的衬底温度可以高于或等于室温且低于或等于300℃，并且在该实施例中该温度为100℃。可以在稀有气体(典型地，氩)气氛、氧气气氛或稀有气体(典型地，氩)和氧的气氛中执行通过溅射法的氧化硅膜的形成。作为靶，可以使用氧化硅靶或硅靶。例如，可以在氧和氮的气氛中，使用硅靶，通过溅射法来形成氧化硅。作为形成为与具有减少的电阻的氧化物半导体层相接触的氧化物绝缘层316，可以使用不包括诸如水气、氢离子、和OH-的杂质且阻挡这些杂质自外部进入的无机绝缘膜。典型地，使用氧化硅膜、氧氮化硅膜、氧化铝膜、以及氮氧化铝膜等。
在这种情况下，优选地当残留在处理室中的水气被去除时形成氧化物绝缘层316，从而可以防止氢、羟基或水气被包含在氧化物半导体层331和氧化物绝缘层316中。
为了去除残留在处理室中的水气，优选地可以使用捕集真空泵。例如，优选地可以使用低温泵、离子泵或者钛升华泵。排气单元可以是设置有冷阱的汽轮泵。在利用低温泵抽空的处理室中，氢原子、含有氢原子的化合物(诸如水(H2O))、含有碳原子的化合物等被去除，由此可以降低形成在处理室中的氧化物绝缘层316中的杂质的浓度。
对于用于形成氧化物绝缘层316的溅射气体，优选地可以使用高纯度气体，在该高纯度气体中，诸如氢、水、羟基或氢化物之类的杂质被减少到杂质浓度由单位“ppm”或“ppb”表示的水平。
接下来，在惰性气体气氛中或在氧气气氛中执行第二热处理(优选地在高于或等于200℃且低于或等于400℃的温度下，例如在高于或等于250℃且低于或等于350℃的温度下)。例如，在氮气气氛中在250℃下执行第二热处理1小时。通过第二热处理，在部分氧化物半导体层(沟道形成区)与氧化物绝缘层316相接触时施加热。
通过上述步骤，在对所形成的氧化物半导体膜执行用于脱水或脱氢的热处理以减小电阻之后，部分氧化物半导体膜选择性地处于氧过量的状态。因此，与栅极电极层311重叠的沟道形成区313成为i型，并且与源极电极层315a重叠的高电阻源区314a以及与漏极电极层315b重叠的高电阻漏区314b按照自对准的方式被形成。通过上述步骤，可以制造薄膜晶体管310(参见图11D)。
此外，可以在空气气氛中在100℃到200℃的温度下执行热处理一小时到三十小时。在该实施例中，在150℃下执行热处理十小时。可以在固定的加热温度下执行该热处理。或者，可以重复地多次执行如下加热温度的变化：加热温度从室温增加至100℃到200℃的温度，然后下降至室温。又或者，可以在减弱的气压下在形成氧化物绝缘层之前执行该热处理。当在减弱的气压下执行热处理时，可以缩短热处理的时间。该热处理使得能够获得常截止状态的薄膜晶体管。因此，可以增强显示装置的可靠性。
高电阻漏区314b(或者高电阻源区314a)形成在氧化物半导体层的与漏极电极层315b(或者源极电极层315a)重叠的部分中，由此可以增强薄膜晶体管的可靠性。具体地，形成高电阻漏区314b可以实现如下结构，在该结构中，传导率从漏极电极层315b经由高电阻漏区314b到沟道形成区313逐步地变化。因此，当晶体管在漏极电极层315b连接至布线用于提供高电源电压Vdd的情况下运行时，高电阻漏区用作缓冲器，并且因此，即使当在栅极电极层311和漏极电极层315b之间施加高电压时也很少可能出现电磁场的局部集中，这导致晶体管的耐电压性增强。
此外，在氧化物半导体层的厚度为15nm或更小的情况下，在整个厚度方向形成氧化物半导体层中的高电阻源区或高电阻漏区。在氧化物半导体层的厚度为30nm至50nm的情况下，在部分氧化物半导体层中，即，在氧化物半导体层的与源极电极层或漏极电极层相接触的区域以及在该区域的附近，降低电阻。然后，形成高电阻源区或高电阻漏区，同时可以使氧化物半导体层中接近栅极绝缘膜的区域成为i型区域。
可以在氧化物绝缘层316上额外地形成保护性绝缘层。例如，通过RF溅射法形成氮化硅膜。由于RF溅射法具有高生产率，因此优选地将该RF溅射法用作保护性绝缘层的膜形成法。利用不包含诸如水气、氢离子和OH-的杂质且阻挡这些杂质自外部进入的无机绝缘膜来形成保护性绝缘层；例如，使用氮化硅膜、氮化铝膜、氧氮化硅膜和氧氮化铝膜等。在该实施例中，作为保护性绝缘层，利用氮化硅膜形成保护性绝缘层303(参见图11E)。
在该实施例中，作为保护性绝缘层303，按照如下方式利用硅半导体靶形成氮化硅膜，即，将其上形成有包括氧化物绝缘层316的部件的衬底300加热至100℃至400℃的温度，引入溅射气体，其中氢和水气已从该溅射气体中去除并且该溅射气体包含高纯度氮。仍然在该情况下，按照与氧化物绝缘层316的方式类似的方式，优选地在残留在处理室中的水气被去除的时候形成该保护性绝缘层303。
可以在该保护性绝缘层303上设置用于平坦化的平坦化绝缘层。
如上所述，在薄膜晶体管中使用高度纯净化的氧化物半导体层，由此可以提供具有减少的断态电流的薄膜晶体管。此外，在该实施例中描述的具有减少的断态电流的薄膜晶体管被应用于显示装置的像素，由此可以增大其中在像素中设置的存储电容器可以保持电压的时段。因此，可以提供在显示静止图像等时消耗较少功率的显示装置。
可以适当地结合其它实施例中的任何结构来实现该实施例。
(实施例7)
在该实施例中，将描述能够被应用于本说明书公开的显示装置的薄膜晶体管的又一示例。在该实施例中描述的薄膜晶体管360可以被用作实施例1中的薄膜晶体管106。
图12A至12D示出了本实施例的薄膜晶体管的截面结构的示例。在图12A至12D中示出的薄膜晶体管360具有被称为沟道保护型(沟道终止型)的底栅型结构并被称为反交错薄膜晶体管。
尽管薄膜晶体管360被描述为单栅极薄膜晶体管，需要时也可以制造包括多个沟道形成区的多栅极薄膜晶体管。
下面将参考图12A至12D描述在衬底320上制造薄膜晶体管360的过程。
首先，在具有绝缘表面的衬底320上形成导电膜，然后在该导电膜上执行第一光刻步骤以形成栅极电极层361。注意，可以通过喷墨法形成抗蚀剂掩模。通过喷墨法形成抗蚀剂掩模不需要光掩模，这导致制造成本的下降。
栅极电极层361可以形成为具有单层结构或具有叠层结构，该叠层结构包括诸如钼、钛、铬、钽、钨、铝、铜、钕或钪之类的金属材料，或者包含任何这些金属材料作为其主要成分的合金材料。
接下来，在栅极电极层361上形成栅极绝缘层322。
在该实施例中，作为栅极绝缘层322，通过等离子体CVD法形成厚度小于或等于200nm的氮氧化硅层。
接下来，在栅极绝缘层322上形成厚度大于或等于2nm且小于或等于200nm的氧化物半导体膜332，然后在第二光刻步骤中将氧化物半导体膜加工成岛状氧化物半导体层。在该实施例中，利用用于膜形成的基于In-Ga-Zn-O的氧化物半导体靶通过溅射法形成氧化物半导体膜。
在这种情况下，优选地当残留在处理室中的水气被去除时形成氧化物绝缘膜，从而可以防止氢、羟基或水气被包含在氧化物半导体膜中。
为了去除残留在处理室中的水气，优选地可以使用捕集真空泵。例如，优选地可以使用低温泵、离子泵或者钛升华泵。排气单元可以是设置有冷阱的汽轮泵。在利用低温泵抽空的处理室中，氢原子、含有氢原子的化合物(诸如水(H2O))等被去除，由此可以降低形成在处理室中的氧化物绝缘膜中的杂质的浓度。
对于用于形成氧化物半导体膜的溅射气体，优选地可以使用高纯度气体，在该高纯度气体中，诸如氢、水、羟基或氢化物之类的杂质被减少到杂质浓度由单位“ppm”或“ppb”表示的水平。
接下来，使氧化物半导体层脱水或脱氢。用于脱水或脱氢的第一热处理的温度高于或等于400℃并且低于或等于750℃，优选地高于或等于400℃并且低于衬底的应变点。此处，衬底被放入电炉中，该电炉是一种热处理装置，在氮气气氛中在450℃下对氧化物半导体层执行热处理1小时，然后，水和氢被阻止进入氧化物半导体层，同时氧化物半导体层没有被暴露至空气。按照上述方式，获得了氧化物半导体层332(参见图12A)。
接下来，使用诸如N2O、N2或Ar的气体执行等离子体处理。该等离子体处理去除吸附在暴露的氧化物半导体层的表面的水等。可以使用氧和氩的混合气体执行该等离子体处理。
接下来，在栅极绝缘层322和氧化物半导体层332上形成氧化物绝缘层。在此之后，在第三光刻步骤中，形成抗蚀剂掩模，并选择性地蚀刻氧化物绝缘层以形成氧化物绝缘层366，然后去除抗蚀剂掩模。
在该实施例中，作为氧化物绝缘层366，通过溅射法形成厚度为200nm的氧化硅膜。膜形成中的衬底温度可以高于或等于室温且低于或等于300℃，并且在该实施例中该温度为100℃。可以在稀有气体(典型地，氩)气氛、氧气气氛或稀有气体(典型地，氩)和氧的气氛中执行通过溅射法的氧化硅膜的形成。作为靶，可以使用氧化硅靶或硅靶。例如，可以在氧和氮的气氛中，使用硅靶，通过溅射法来形成氧化硅。作为形成为与具有减少的电阻的氧化物半导体层相接触的氧化物绝缘层366，使用不包括诸如水气、氢离子、和OH-的杂质且阻挡这些杂质自外部进入的无机绝缘膜。典型地，使用氧化硅膜、氧氮化硅膜、氧化铝膜、以及氮氧化铝膜等。
在这种情况下，优选地当残留在处理室中的水气被去除时形成氧化物绝缘层366，从而可以防止氢、羟基或水气被包含在氧化物半导体层332和氧化物绝缘层366中。
为了去除残留在处理室中的水气，优选地可以使用捕集真空泵。例如，优选地可以使用低温泵、离子泵或者钛升华泵。排气单元可以是设置有冷阱的汽轮泵。在利用低温泵抽空的处理室中，氢原子、含有氢原子的化合物(诸如水(H2O))、含有碳原子的化合物等被去除，由此可以降低形成在处理室中的氧化物绝缘层366中的杂质的浓度。
对于用于形成绝缘层366的溅射气体，优选地可以使用高纯度气体，在该高纯度气体中，诸如氢、水、羟基或氢化物之类的杂质被减少到杂质浓度由单位“ppm”或“ppb”表示的水平。
接下来，在惰性气体气氛中或在氧气气氛中执行第二热处理(优选地在高于或等于200℃且低于或等于400℃的温度下，例如在高于或等于250℃且低于或等于350℃的温度下)。例如，在氮气气氛中在250℃下执行第二热处理1小时。通过第二热处理，在部分氧化物半导体层(沟道形成区)与氧化物绝缘层366相接触时施加热。
在该实施例中，在氮气气氛或惰性气体气氛中或在减弱的气压下，进一步地对设置有氧化物绝缘层366且被部分暴露的氧化物半导体层332执行热处理。通过在氮气气氛或惰性气体气氛中或在减弱的气压下的热处理，可以降低氧化物半导体层441的未被氧化物绝缘层366覆盖的暴露区域的电阻。例如，可以在氮气气氛中在250℃下执行热处理1小时。
通过在氮气气氛中对设置有氧化物绝缘层366的氧化物半导体层332执行热处理，降低了氧化物半导体层332的暴露区域的电阻，由此形成了包括具有不同电阻的区域(在图12B中由阴影区域和白色区域表示)的氧化物半导体层362。
接下来，在栅极绝缘层322、氧化物半导体层362和氧化物绝缘层366上形成导电膜。在此之后，在第四光刻步骤中，选择性蚀刻导电膜以形成源极电极层365a和漏极电极层365b，然后去除抗蚀剂掩模(参见图12C)。
对于源极电极层365a和漏极电极层365b的材料，给出了如下示例：从Al、Cr、Cu、Ta、Ti、Mo或W中选取的元素；包含任何这些元素作为其成分的合金；包含任何这些元素的组合的合金膜，等等。此外，该导电膜可以具有单层结构或者具有包括两个或多个层的叠层结构。
通过上述步骤，在对所形成的氧化物半导体膜执行用于脱水或脱氢的热处理以减小电阻之后，部分氧化物半导体膜选择性地处于氧过量的状态。因此，与氧化物绝缘层366重叠的沟道形成区363成为i型，并且与源极电极层365a重叠的高电阻源区364a以及与漏极电极层365b重叠的高电阻漏区364b按照自对准的方式被形成。通过上述步骤，可以制造薄膜晶体管360。
此外，可以在空气气氛中在100℃到200℃的温度下执行热处理一小时到三十小时。在该实施例中，在150℃下执行热处理十小时。可以在固定的加热温度下执行该热处理。或者，可以重复地多次执行如下加热温度的变化：加热温度从室温增加至100℃到200℃的温度，然后下降至室温。又或者，可以在减弱的气压下在形成氧化物绝缘层之前执行该热处理。当在减弱的气压下执行热处理时，可以缩短热处理的时间。该热处理使得能够获得常截止状态的薄膜晶体管。因此，可以增强显示装置的可靠性。
高电阻漏区364b(或者高电阻源区364a)形成在氧化物半导体层的与漏极电极层365b(或者源极电极层365a)重叠的部分中，由此可以增强薄膜晶体管的可靠性。具体地，形成高电阻漏区364b可以实现如下结构，在该结构中，传导率从漏极电极层365b经由高电阻漏区364b到沟道形成区363逐步地变化。因此，当晶体管在漏极电极层365b连接至布线用于提供高电源电压Vdd的情况下运行时，高电阻漏区364b用作缓冲器，并且因此，即使当在栅极电极层361和漏极电极层365b之间施加高电压时也很少可能出现电磁场的局部集中，这导致晶体管的耐电压性增强。
接下来，在源极电极层365a、漏极电极层365b和氧化物绝缘层366上形成保护性绝缘层323。在该实施例中，利用氮化硅膜形成保护性绝缘层323(参见图12D)。
注意，可以额外地在源极电极层365a、漏极电极层365b和氧化物绝缘层366上形成氧化物绝缘层，并且可以在氧化物绝缘层上堆叠保护性绝缘层323。
如上所述，在薄膜晶体管中使用高度纯净化的氧化物半导体层，由此可以提供具有减少的断态电流的薄膜晶体管。此外，将在该实施例中描述的具有减少的断态电流的薄膜晶体管应用于显示装置的像素，由此可以增大其中在像素中设置的存储电容器可以保持电压的时段。因此，可以提供在显示静止图像等时消耗较少功率的显示装置。
可以适当地结合其它实施例中的任何结构来实现该实施例。
(实施例8)
在该实施例中，将描述能够被应用于本说明书公开的显示装置的薄膜晶体管的又一示例。在该实施例中描述的薄膜晶体管350可以被用作实施例1中的薄膜晶体管106。
图13A至13D示出了本实施例的薄膜晶体管的截面结构的示例。
尽管薄膜晶体管350被描述为单栅极薄膜晶体管，需要时也可以制造包括多个沟道形成区的多栅极薄膜晶体管。
下面将参考图13A至13D描述在衬底340上制造薄膜晶体管350的过程。
首先，在具有绝缘表面的衬底340上形成导电膜，然后在该导电膜上执行第一光刻步骤以形成栅极电极层351。在该实施例中，作为栅极电极层351，通过溅射法形成厚度为150nm的钨膜。
接下来，在栅极电极层351上形成栅极绝缘层342。在该实施例中，作为栅极绝缘层342，通过等离子体CVD法形成厚度小于或等于100nm的氮氧化硅层。
接下来，在栅极绝缘层342上形成导电膜。在此之后，在第二光刻步骤中，在导电膜上形成抗蚀剂掩模，并选择性地蚀刻导电膜以形成源极电极层355a和漏极电极层355b，然后去除抗蚀剂掩模(参见图13A)。
接下来，形成氧化物半导体膜345(参见图13B)。在该实施例中，利用用于膜形成的基于In-Ga-Zn-O的氧化物半导体靶通过溅射法形成氧化物半导体膜。在第三光刻步骤中，将氧化物半导体膜345加工成岛状氧化物半导体层。
在这种情况下，优选地当残留在处理室中的水气被去除时形成氧化物绝缘膜345，从而可以防止氢、羟基或水气被包含在氧化物半导体膜345中。
为了去除残留在处理室中的水气，优选地可以使用捕集真空泵。例如，优选地可以使用低温泵、离子泵或者钛升华泵。排气单元可以是设置有冷阱的汽轮泵。在利用低温泵抽空的处理室中，氢原子、含有氢原子的化合物(诸如水(H2O))等被去除，由此可以降低形成在处理室中的氧化物绝缘膜345中的杂质的浓度。
对于用于形成氧化物半导体膜345的溅射气体，优选地可以使用高纯度气体，在该高纯度气体中，诸如氢、水、羟基或氢化物之类的杂质被减少到杂质浓度由单位“ppm”或“ppb”表示的水平。
接下来，使氧化物半导体层脱水或脱氢。用于脱水或脱氢的第一热处理的温度高于或等于400℃并且低于或等于750℃，优选地高于或等于400℃并且低于衬底的应变点。此处，衬底被放入电炉中，该电炉是一种热处理装置，在氮气气氛中在450℃下对氧化物半导体层执行热处理1小时，然后，水和氢被阻止进入氧化物半导体层，同时氧化物半导体层没有被暴露至空气。按照上述方式，获得了氧化物半导体层346(参见图13C)。
对于第一热处理，可以如下执行GRTA。将衬底转移并放入已经加热至650℃-700℃高温的惰性气体中，加热几分钟，转移并从已加热至高温的惰性气体中取出。GRTA能够在短时间内启动高温热处理。
接下来，将用作保护性绝缘膜的氧化物绝缘层356形成为与氧化物半导体层346相接触。
适当地通过诸如溅射法的方法可以将氧化物绝缘层356形成为具有至少1nm的厚度，通过该方法诸如水或氢的杂质不会进入氧化物绝缘层356。当氧化物绝缘层356中包含氢时，氢进入氧化物半导体层或者氧化物半导体层中的氧被氢提取，从而使在与形成沟道的侧相对的侧(所谓的背沟道侧)上的氧化物半导体层的电阻降低(使背沟道侧具有n型传导率)，这又将导致寄生沟道的形成。因此，优选的是，采用其中未使用氢的形成方法，以形成含有尽可能少的氢的氧化物绝缘层356。
在该实施例中，作为氧化物绝缘层356，通过溅射法形成厚度为200nm的氧化硅膜。膜形成中的衬底温度可以高于或等于室温且低于或等于300℃，并且在该实施例中该温度为100℃。可以在稀有气体(典型地，氩)气氛、氧气气氛或稀有气体(典型地，氩)和氧的气氛中执行通过溅射法的氧化硅膜的形成。作为靶，可以使用氧化硅靶或硅靶。例如，可以在氧和氮的气氛中，使用硅靶，通过溅射法来形成氧化硅。作为形成为与具有减少的电阻的氧化物半导体层相接触的氧化物绝缘层356，使用不包括诸如水气、氢离子、和OH-的杂质且阻挡这些杂质自外部进入的无机绝缘膜。典型地，使用氧化硅膜、氧氮化硅膜、氧化铝膜、以及氮氧化铝膜等。
在这种情况下，优选地当残留在处理室中的水气被去除时形成氧化物绝缘层356，从而可以防止氢、羟基或水气被包含在氧化物半导体层346和氧化物绝缘层356中。
为了去除残留在处理室中的水气，优选地可以使用捕集真空泵。例如，优选地可以使用低温泵、离子泵或者钛升华泵。排气单元可以是设置有冷阱的汽轮泵。在利用低温泵抽空的处理室中，氢原子、含有氢原子的化合物(诸如水(H2O))、含有碳原子的化合物等被去除，由此可以降低形成在处理室中的氧化物绝缘层356中的杂质的浓度。
对于用于形成氧化物绝缘层356的溅射气体，优选地可以使用高纯度气体，在该高纯度气体中，诸如氢、水、羟基或氢化物之类的杂质被减少到杂质浓度由单位“ppm”或“ppb”表示的水平。
接下来，在惰性气体气氛中或在氧气气氛中执行第二热处理(优选地在高于或等于200℃且低于或等于400℃的温度下，例如在高于或等于250℃且低于或等于350℃的温度下)。例如，在氮气气氛中在250℃下执行第二热处理1小时。通过第二热处理，在部分氧化物半导体层(沟道形成区)与氧化物绝缘层356相接触时施加热。
通过上述步骤，在对所形成的氧化物半导体膜执行用于脱水或脱氢的热处理以减小电阻之后，部分氧化物半导体膜选择性地处于氧过量的状态。由此，形成i型氧化物半导体层352。通过上述步骤，可以制造薄膜晶体管350。
此外，可以在空气气氛中在100℃到200℃的温度下执行热处理一小时到三十小时。在该实施例中，在150℃下执行热处理十小时。可以在固定的加热温度下执行该热处理。或者，可以重复地多次执行如下加热温度的变化：加热温度从室温增加至100℃到200℃的温度，然后下降至室温。又或者，可以在减弱的气压下在形成氧化物绝缘层之前执行该热处理。当在减弱的气压下执行热处理时，可以缩短热处理的时间。该热处理使得能够获得常截止状态的薄膜晶体管。因此，可以增强显示装置的可靠性。
可以在氧化物绝缘层356上额外地形成保护性绝缘层。例如，通过RF溅射法形成氮化硅膜。在该实施例中，作为保护性绝缘层，利用氮化硅膜形成保护性绝缘层343(参见图13D)。
可以在该保护性绝缘层343上设置用于平坦化的平坦化绝缘层。
如上所述，在薄膜晶体管中使用高度纯净化的氧化物半导体层，由此可以提供具有减少的断态电流的薄膜晶体管。此外，将在该实施例中描述的具有减少的断态电流的薄膜晶体管应用于显示装置的像素，由此可以增大其中在像素中设置的存储电容器可以保持电压的时段。因此，可以提供在显示静止图像等时消耗较少功率的显示装置。
可以适当地结合其它实施例中的任何结构来实现该实施例。
(实施例9)
在该实施例中，将描述能够被应用于本说明书公开的显示装置的薄膜晶体管的另一示例。在本实施例中描述的薄膜晶体管380可以被用作实施例1中的薄膜晶体管106。
在该实施例中，参考图14描述薄膜晶体管的制造过程的示例，该过程与实施例6的过程部分不同。由于除了某些步骤图14中的薄膜晶体管的制造过程与图11A至11E中的薄膜晶体管的制造过程相同，因此相同的附图标记用于相同的部分，并且不再重复对相同部分的详细描述。
根据实施例6，在衬底370上形成栅极电极层381，并且在该栅极电极层381上堆叠第一栅极绝缘层372a和第二栅极绝缘层372b。在该实施例中，栅极绝缘层具有两层结构：氮化物绝缘层被用作第一栅极绝缘层372a并且氧化物绝缘层被用作第二栅极绝缘层372b。
对于氧化物绝缘层，可以使用氧化硅层、氮氧化硅层、氧化铝层和氮氧化铝层等。对于氮化物绝缘层，可以使用氮化硅层、氧氮化硅层、氮化铝层和氧氮化铝层等。
在该实施例中，绝缘层可具有这样的结构，其中氮化硅层和氧化硅层按照该顺序堆叠在栅极电极层381上。通过溅射法将具有大于或等于50nm且小于或等于200nm(在本实施例中为50nm)的厚度的氮化硅层(SiNy(y＞0))形成为第一栅极绝缘层372a，将具有大于或等于5nm且小于或等于300nm(在本实施例中为100nm)的厚度的氧化硅层(SiOx(X＞0))作为第二栅极绝缘层堆叠在第一栅极绝缘层372a上，由此形成厚度为150nm的氧化硅层。
接下来，形成氧化物半导体膜，并在光刻步骤中将所形成的氧化物半导体膜加工成岛状氧化物半导体层。在该实施例中，通过溅射法利用用于膜形成的基于In-Ga-Zn-O的氧化物半导体靶形成氧化物半导体膜。
在这种情况下，优选地当残留在处理室中的水气被去除时形成氧化物半导体膜，从而可以防止氢、羟基或水气被包含在氧化物半导体膜中。
为了去除残留在处理室中的水气，优选地可以使用捕集真空泵。例如，优选地可以使用低温泵、离子泵或者钛升华泵。排气单元可以是设置有冷阱的汽轮泵。在利用低温泵抽空的处理室中，氢原子、含有氢原子的化合物(诸如水(H2O))等被去除，由此可以降低形成在处理室中的氧化物半导体膜中的杂质的浓度。
对于用于形成氧化物半导体膜的溅射气体，优选地可以使用高纯度气体，在该高纯度气体中，诸如氢、水、羟基或氢化物之类的杂质被减少到杂质浓度由单位“ppm”或“ppb”表示的水平。
接下来，使氧化物半导体层脱水或脱氢。用于脱水或脱氢的第一热处理的温度高于或等于400℃并且低于或等于750℃，优选地高于或等于425℃。注意，在该温度高于或等于425℃的情况下，热处理的时间可以是一个小时或更少；而在该温度低于425℃的情况下，热处理的时间大于一小时。此处，将衬底引入电炉中，该电炉是一种热处理装置，在氮气气氛中对氧化物半导体层执行热处理，然后，水和氢被阻止进入氧化物半导体层，同时氧化物半导体层没有被暴露至空气。按照上述方式，获得了氧化物半导体层。在此之后，通过向同一电炉中引入高纯度氧气、高纯度N20气体或超干燥气体(具有-40℃或更低的露点，优选地具有-60℃或更低的露点)来执行冷却。优选的是，该氧气和N2O气体不包括水和氢等。或者，引入到热处理装置中的氧气或N2O气体的纯度优选为6N(99.9999％)或更高，更优选为7N(99.99999％)或更高(即，氧气或N2O气体浓度为1ppm或更低，优选地0.1ppm或更低)。
热处理装置不限于电炉，其可以是，例如，诸如GRTA(气体快速热退火)装置或LRTA(灯快速热退火)装置的RTA(快速热退火)装置。LRTA装置是一种用于通过诸如碘钨灯、金属卤化灯、氙弧灯、炭弧灯、高压钠汽灯或高压汞灯发射的光的辐射(电磁波)来加热待加工对象的装置。此外，LRTA装置也可以不仅设置有灯，其还可以设置有通过来自诸如电阻加热器等的热传导或热辐射来加热待加工对象的装置。GRTA是一种使用高温气体执行热处理的方法。对于该气体，可以使用通过热处理不会和加工对象发生反应的惰性气体，例如氮气或者诸如氩气之类的稀有气体。可以利用RTA方法在600℃到750℃的温度下执行热处理几分钟。
进一步地，在用于脱水或脱氢的第一热处理之后，可以在氧气或N2O气体气氛中，在高于或等于200℃且低于或等于400℃的温度下，优选的在高于或等于200℃且低于或等于300℃的温度下，执行热处理。
可以在将氧化物半导体膜加工成岛状氧化物半导体层之前，对氧化物半导体层进行第一热处理。在这种情况下，在第一热处理之后，将衬底从加热装置中取出，然后执行光刻步骤。
通过上述步骤，整个氧化物半导体膜都处于氧过量的状态中，由此氧化物半导体膜具有高电阻，即，氧化物半导体膜具有i型导电率。因此，获得其全部区域均具有i型导电率的氧化物半导体层382。
接下来，在栅极绝缘层372b和氧化物半导体层382上形成导电膜。而且，在光刻步骤中，在导电膜上形成抗蚀剂掩模，并选择性地蚀刻导电膜以形成源极电极层385a和漏极电极层385b，然后通过溅射法形成氧化物绝缘层386。
在这种情况下，优选地当残留在处理室中的水气被去除时形成氧化物绝缘层386，从而可以防止氢、羟基或水气被包含在氧化物半导体层382和氧化物绝缘层386中。
为了去除残留在处理室中的水气，优选地可以使用捕集真空泵。例如，优选地可以使用低温泵、离子泵或者钛升华泵。排气单元可以是设置有冷阱的汽轮泵。在利用低温泵抽空的处理室中，氢原子、含有氢原子的化合物(诸如水(H2O))等被去除，由此可以降低形成在处理室中的氧化物绝缘层386中的杂质的浓度。
对于用于形成氧化物绝缘层386的溅射气体，优选地可以使用高纯度气体，在该高纯度气体中，诸如氢、水、羟基或氢化物之类的杂质被减少到杂质浓度由单位“ppm”或“ppb”表示的水平。
通过上述步骤，可以制造薄膜晶体管380。
接下来，为了减少薄膜晶体管的电特性的变化，可以在惰性气体气氛或氮气气氛中执行热处理(优选的在高于或等于150℃且低于350℃的温度下)。例如，在氮气气氛中在250℃执行热处理1小时。
可以在空气气氛中在高于或等于100℃且小于或等于200℃的温度下执行热处理一小时到三十小时。在该实施例中，在150℃下执行热处理十小时。可以在固定的加热温度下执行该热处理。或者，可以重复地多次执行如下加热温度的变化：加热温度从室温增加至100℃到200℃的温度，然后下降至室温。又或者，可以在减弱的气压下在形成氧化物绝缘层之前执行该热处理。当在减弱的气压下执行热处理时，可以缩短热处理的时间。该热处理使得能够获得常截止状态的薄膜晶体管。因此，可以增强显示装置的可靠性。
接下来，在氧化物绝缘层386上形成保护性绝缘层373。在该实施例中，作为保护性绝缘层373，通过溅射法形成厚度为100nm的氮化硅膜。
由氮化物绝缘层形成的保护性绝缘层373和第一栅极绝缘层372a不包括诸如水气、氢、氢化物和氢氧化物之类的杂质，并且具有阻挡杂质从外部进入的效果。
因此，在形成保护性绝缘层373之后，在制造过程中可以阻止诸如水气的杂质从外部进入。而且，即使在完成作为半导体装置的装置之后，也可以长时间地阻止水气自外部进入；因此，可以实现装置的长期可靠性。
或者，可以采用这样的结构，在该结构中，设置在由氮化物绝缘层形成的保护性绝缘层373和第一栅极绝缘层372a之间的绝缘层被去除使得保护性绝缘层373与第一栅极绝缘层372a相接触。
因此，可以将诸如水气、氢、氢化物和氢氧化物之类的杂质减少到最少，可以阻止杂质的再次进入，并且可以将氧化物半导体层中的杂质的浓度保持在低水平。
注意，可以在保护性绝缘层373上设置用于平坦化的平坦化绝缘层。
如上所述，在薄膜晶体管中使用高度纯净化的氧化物半导体层，由此可以提供具有减少的断态电流的薄膜晶体管。此外，将在该实施例中描述的具有减少的断态电流的薄膜晶体管应用于显示装置的像素，由此可以增大其中在像素中设置的存储电容器可以保持电压的时段。因此，可以提供在显示静止图像等时消耗较少功率的显示装置。
可以适当地结合其它实施例中的任何结构来实现该实施例。
(实施例10)
在该实施例中，将描述能够被应用于本说明书公开的显示装置的薄膜晶体管的另一示例。在本实施例中描述的薄膜晶体管可以被用作实施例2至8中的薄膜晶体管。
在该实施例中，将描述其中透光导电材料被用于栅极电极层、源极电极层和漏极电极层的示例。除了上述之外，可以按照与上述实施例相似的方式制造薄膜晶体管，在此不再重复对相同部分或具有与上述实施例相似的功能和过程的部分进行描述。此外，省略了对相同部分的详细描述。
对于栅极电极层、源极电极层和漏极电极层的材料，可以使用透射可见光的导电材料。例如，可以使用如下任何金属氧化物：基于In-Sn-O金属氧化物；基于In-Sn-Zn-O金属氧化物；基于In-Al-Zn-O金属氧化物；基于Sn-Ga-Zn-O金属氧化物；基于Al-Ga-Zn-O金属氧化物；基于Sn-Al-Zn-O金属氧化物；基于In-Zn-O金属氧化物；基于Sn-Zn-O金属氧化物；基于Al-Zn-O金属氧化物；基于In-O金属氧化物；基于Sn-O金属氧化物；和基于Zn-O金属氧化物。适当地将这些金属氧化物的厚度设置为在大于或等于50nm且小于或等于300nm的范围内。对于用于栅极电极层、源极电极层和漏极电极层的金属氧化物的沉积方法，可以使用溅射法、真空蒸汽法(电子束蒸汽法等)、电弧放电离子电镀法或喷射法。当采用溅射法时，优选的是，利用包含大于或等于2wt％且小于或等于10wt％的SiO2以及SiOx(x＞0)的靶来执行沉积，该靶抑制了在透光导电膜中包含结晶从而阻止了在稍后执行的热处理的时候的氧化物导电膜的晶化。
注意，透光导电膜中各成分的百分比的单位是原子百分比，并且使用电子探针X射线微分析器(EPMA)通过分析来计算各成分的百分比。
在设置有薄膜晶体管的像素中，当使用透射可见光的导电膜来形成像素电极层、另一电极层(诸如电容器电极层)或布线层时，可以实现具有高开口率的显示装置。毫无疑问，优选的是，也使用透射可见光的膜来形成栅极绝缘层、氧化物绝缘层、保护性绝缘层和平坦化绝缘层中的每一个。
在本说明书中，透射可见光的膜是指具有使其可见光透射率为75％至100％的厚度的膜。在膜具有导电率的情况下，该膜也被称为透明导电膜。进一步地，可以将相对于可见光半透射的导电膜用于如下金属氧化物，该金属氧化物被应用于栅极电极层、源极电极层、漏极电极层、像素电极层、另一电极层或另一布线层。相对于可见光半透射的导电膜是指具有50％至75％的可见光透射率的膜。
当薄膜晶体管具有如上所述的透光特性时，可以增大开口率。尤其是，对于十英寸或更小的小型液晶显示面板，即使在像素尺寸被减小时也能够实现高开口率，以通过例如增加栅极布线的数量来实现更高的显示图像的分辨率。进一步地，通过将透光膜用于薄膜晶体管中的组成部件，即使当提供一组高密度薄膜晶体管时，也能够获得高开口率并且可以确保足够的显示区域的面积。此外，可以通过相同的步骤利用相同的材料形成存储电容器作为薄膜晶体管的组成部件，使得该存储电容器具有透光特性，通过该特性，可以进一步改善开口率。
如上所述，在薄膜晶体管中使用高度纯净化的氧化物半导体层，由此可以提供具有减少的断态电流的薄膜晶体管。此外，将在该实施例中描述的具有减少的断态电流的薄膜晶体管应用于显示装置的像素，由此可以增大其中在像素中设置的存储电容器可以保持电压的时段。因此，可以提供在显示静止图像等时消耗较少功率的显示装置。
可以适当地结合其它实施例中的任何结构来实现该实施例。
(实施例11)
在该实施例中，将参考图15、图16A至16C以及图17A和17B描述能够被应用于本说明书公开的显示装置的发光元件的示例。
在该实施例中，对于包括在显示装置的像素中的显示元件，将描述利用场致发光的发光元件作为示例。根据发光材料是有机化合物还是无机化合物来分类利用场致发光的发光元件。一般来讲，当发光材料为有机化合物时，该发光元件被称为有机EL元件；而当发光材料为无机化合物时，该发光元件被称为无机EL元件。
有机EL元件包括阳极、阴极，以及在阳极和阴极之间的包含有机化合物的层。将阳极的电势设置为大于阴极的电势使得从阳极将空穴注入到包含有机化合物的层中并从阴极将电子注入到包含有机化合物的层中。当电子和空穴(载流子)在包含有机化合物的层中再结合时，所产生的能量激励具有透光特性的有机化合物，并且当所激励的有机化合物返回至基态时发射光。由于这样的机制，该有机EL元件是电流激励发光元件。
无机EL元件根据其元件结构被分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有发光层，在该发光层上，发光材料的颗粒分散在黏合剂中，并且其光发射机制是利用施主能级和受主能级的给体-受体重合型光发射。薄膜型无机EL元件具有这样的结构，在该结构中，发光层被夹在电介质层之间，而该电介质层又进一步地被夹在电极之间，并且其光发射机制是利用金属离子的内壳层电子过渡的局部型光发射。注意，此处将有机EL元件作为发光元件来进行说明。
图15是像素配置的示例的等效电路图。
下面，将描述像素的配置和操作。此处，一个像素包括两个n-沟道晶体管，在每个n-沟道晶体管中，在沟道形成区中使用氧化物半导体层。
像素6400包括开关晶体管6401、驱动晶体管6402和发光元件6404。开关晶体管6401的栅极连接至扫描线6406，开关晶体管6401的第一电极(源电极和漏电极中的一个)连接至信号线6405，开关晶体管6401的第二电极(源电极和漏电极中的另一个)连接至驱动晶体管6402的栅极。驱动晶体管6402的栅极连接至开关晶体管6401的第二电极(源电极和漏电极中的另一个)，第一电极连接至电源线6407，第二电极连接至发光元件6404的第一电极(像素电极)。发光元件6404的第二电极对应于公共电极6408。公共电极6408电连接至在同一衬底上设置的公共电势线。
将发光元件6404的第二电极(公共电极6408)设置为低电源电势。注意，该低电源电势是当设置给电源线6407的高电源电势是参考值时低于高电源电势的电势。例如，作为低电源电势，可以采用GND和0V等。将高电源电势与低电源电势之间的电势差施加到发光元件6404并将电流提供给发光元件6404，使得发光元件6404发射光。此处，为了使发光元件6404发射光，设置每个电势使得高电源电势和低电源电势之间的电势差是正向阈值电压或更高。
进一步地，将DC功率提供给电源线6407。尤其是，将脉冲DC功率提供给电源线6407使得发光元件6404可以发射脉冲光。通过相隔一定距离地显示脉冲图像，可以按照顺序切换和显示多个静止图像。这种显示可以被用于滴滴答答地使时间一秒一秒地过去的时钟或手表的显示。注意，可以供给没有电压变化的DC功率。
在该实施例中，在像素部分中使用其中包括了高度纯净化的氧化物半导体层并且断态电流被抑制的薄膜晶体管；因此，在开关晶体管6401截止时保持写入到驱动晶体管6402的栅极的电势。注意，可以在驱动晶体管6402的栅极和电源线6407之间设置电容器。
作为发光元件6404的驱动方法的示例，将描述执行模拟灰度驱动的方法。将高于或等于发光元件6404的正向电压与驱动晶体管6402的Vth之和的电压施加到驱动晶体管6402的栅极。发光元件6404的正向电压是指在该电压处获得期望的亮度的电压并且包括至少正向阈值电压。通过输入视频信号使得驱动晶体管6402能够在饱和区域运行，可以将电流提供给发光元件6404。为了使驱动晶体管6402在饱和区域运行，将电源线6407的电势设置为高于驱动晶体管6402的栅极电势。当使用模拟视频信号时，可以根据该视频信号将电流馈送给发光元件6404并且执行模拟灰度驱动。
注意，设置在衬底上的氧化物半导体层在其特性上具有较小的变化。因此，在显示区域布置的均包括氧化物半导体层的多个薄膜晶体管具有统一的特性。驱动晶体管6402在其特性上具有较少的变化，并且可以根据栅极电压来精确地控制该驱动晶体管6402，流向发光元件6404的电流被写入至该栅极电压。因此，作为本发明的一个实施例的显示装置具有高质量的显示且具有较少的显示不均性。
进一步地，电压输入电压驱动法使得能够利用多个像素进行区域灰度显示以及通过组合具有不同发射颜色的多个像素(R，G和B)进行彩色显示(例如，R+G，G+B，R+B和R+G+B)等。在电压输入电压驱动法的情况下，将信号输入到驱动晶体管6402的栅极使得驱动晶体管6402完全截止或导通。换句话说，驱动晶体管6402在线性区域中运行。由于驱动晶体管6402在线性区域中运行，将高于电源线6407的电压的电压施加至驱动晶体管6402的栅极。注意，将作为电源线的电压与驱动晶体管6402的Vth之和的高于或等于电源线的电压施加至信号线6405。
注意，也是在发光元件6404由模拟灰度驱动法或电压输入电压驱动法驱动的情况下，可以长时间地保持驱动晶体管6402的栅极电势，因为开关晶体管6401的每1μm沟道宽度的断态电流被抑制至例如低于或等于1×10-16A/μm。因此，即使利用少量的图像信号的写入也能够将静止图像显示在显示部分中。可以降低信号写入的频率，这导致功耗的降低。注意，像素布置不局限于图15中所示出的那样。例如，图15示出的像素可以进一步地包括开关、电阻器、电容器、晶体管和逻辑电路等。
接下来，参考图16A至16C描述像素的截面结构。注意，可以将包括高度纯净化的氧化物半导体层的薄膜晶体管分别用作驱动TFTs7011、7021和7001，如图16A、16B和16C所示出的。例如，可以使用在实施例2至10中描述的薄膜晶体管中的任何一个。
在该实施例中描述的发光元件均可包括这样的结构，在该结构中，EL层被夹在第一电极和第二电极之间。
对于发光元件的第一电极和第二电极，作为用作阴极的电极，优选如下具有低功函的材料，这些材料的具体示例有：诸如Yb或Er之类的稀土材料以及诸如Li或Cs之类的碱金属，诸如Mg、Ca、或Sr之类的碱土金属以及包括任何上述金属的合金(例如，Mg:Ag或Al:Li)；作为用作阳极的电极，优选具有高功函的材料，这些材料的示例有：氮化钛、ZrN、Ti、W、Ni、Pt、Cr、以及诸如ITO、IZO(氧化铟锌)和ZnO之类的透明导电材料。注意，在电子注入层被形成为与阳极接触的情况下或者在空穴注入层被形成为与阳极接触的情况下，可以减少电极材料的功函数的影响。例如，可以使用有机化合物和金属氧化物的合成材料、金属氧化物、或有机化合物和碱金属的合成材料、碱土金属、或其化合物来形成电子注入层和空穴注入层。或者，可以适当地组合这些材料来形成电子注入层和空穴注入层。
在第一电极上形成的EL层可以包括单层或多个层。在EL层包括多个层的情况下，作为示例可以给出如下结构，即，阳极、空穴注入层、空穴传输层、发光层、电子传输层、电极注入层以及阴极按照该顺序堆叠并且相互接触。注意，并不是必须设置所有这些层。或者，可以采用这样的结构，即，在第一电极和第二电极之间设置多个EL层，这些EL层被用作电荷产生层的中间层分离开。
第一电极和第二电极中的至少一个是使用具有透光特性的导电膜形成的，使得从发光元件获得光发射。根据基于在衬底上形成的发光元件所发射的光被提取的方向的分类，存在三种典型的发光元件的结构：顶部发射结构，在该结构中，从形成发光元件的一侧提取光；底部发射结构，在该结构中，从衬底侧提取光；以及双发射结构，在该结构中，从衬底侧和形成发光元件的一侧两侧发射光。
在EL层堆叠在第一电极上的情况下，第一电极的周边部分覆盖有隔离物。例如，该隔离物是使用聚酰亚胺、丙烯酸、聚酰胺或环氧树脂的有机树脂膜形成的。出于以下原因优选地使用感光性材料来形成该隔离物，即，如果在覆盖第一电极的感光树脂材料中形成有开口并且隔离物残留在第一电极的周边部分，则从隔离物到开口的侧表面被形成为具有连续曲率的斜面并且可以省略形成抗蚀剂掩模的步骤。
注意，可以在衬底和发光元件之间形成滤色器。该滤色器可以通过诸如喷墨法的液滴喷出法、印刷法、利用光刻技术的蚀刻法等等来形成。
进一步地，优选地，在滤色器上形成外涂层并且额外地形成保护性绝缘层。提供该外涂层可以消除由滤色器引起的不均性。提供该保护性绝缘膜可以阻止杂质从滤色器分散到发光元件。
注意，在发光元件形成在保护性绝缘层、外涂层以及绝缘层(这些层又都形成在薄膜晶体管之上)之上的情况下，形成穿过保护性绝缘层、外涂层以及绝缘层并且到达薄膜晶体管的源极电极层或漏极电极层的接触孔。特别地，优选将该接触孔形成在与上述隔离物重叠的位置，在这种情况下，可以阻止开口率被减小。
下面，将描述包括具有底部发射结构的发光元件的像素的结构。图16A是设置在像素中的驱动TFT7011和发光元件7012的截面图。
在驱动TFT7011中，在衬底上设置绝缘层、氧化物半导体层、源极和漏极电极层、栅极绝缘层和栅极电极层，并且设置布线层使其与源极和漏极电极层中的每一个电连接。
形成绝缘层7031以覆盖驱动TFT7011，并且在绝缘层7031上设置具有开口的滤色器7033。在外涂层7034和绝缘层7035上形成透光导电膜7017，外涂层7034和绝缘层7035形成为覆盖滤色器7033。注意，驱动TFT7011的漏电极和导电膜7017通过形成在外涂层7034、绝缘层7035和绝缘层7031中的开口彼此电连接。注意，发光元件7012的第一电极7013设置在导电膜7017上并与导电膜7017接触。
在发光元件7012中，EL层被夹在第一电极7013和第二电极7015之间。
作为透光导电膜7017，可以使用诸如包含氧化钨的氧化铟的膜、包含氧化钨的氧化铟锌的膜、包含氧化钛的氧化铟的膜、包含氧化钛的氧化铟锡的膜、氧化铟锡(此后称为ITO)膜、氧化铟锌膜或添加了氧化硅的氧化铟锡的膜之类的透光导电膜。
此处，将描述发光元件7012的第一电极7013被用作阴极的情况。在第一电极7013被用作阴极的情况下，优选地，使用具有低功函的金属来形成该第一电极7013。在图16A中，第一电极7013被形成为具有允许光透射的厚度(优选地，大约为5nm到30nm)。例如，将厚度为20nm的铝膜或Mg-Ag合金膜用于第一电极7013。
注意，优选地按照如下方式形成透光导电膜7017和第一电极7013，即，堆叠透光导电膜和铝膜并选择性地蚀刻它们，在这种情况下，可以使用相同的掩模来蚀刻透光导电膜7017和第一电极7013。
对于形成在EL层7014上的第二电极7015，优选地，使用具有高功函的材料。进一步地，在第二电极7015上设置光阻挡膜7016，例如，阻挡光的金属以及反射光的金属等等。在该实施例中，ITO膜被用作第二电极7015并且Ti膜被用作光阻挡膜7016。
滤色器7033被外涂层7034覆盖并且额外地还被保护性绝缘层7035覆盖。虽然在图16A中示出了具有薄的厚度的外涂层7034，外涂层7034具有消除由滤色器7033引起的不均性的功能。
进一步地，在外涂层7034和保护性绝缘层7035中形成的并且到达漏极电极层7030的接触孔位于与隔离物7019重叠的位置。
在图16A中示出的像素结构的情况下，光从发光元件7012发射到第一电极7013侧，以通过滤色器7033到达显示器外部，如箭头所示。
注意，图16A示出了其中驱动TFT7011包括栅极电极层、源极电极层和作为漏极电极层的透光导电膜的示例。因此，从发光元件7012发射的光的一部分通过滤色器7033和驱动TFT7011，从而被提取。
接下来，将描述包括具有双发射结构的发光元件的像素的结构。图16B是设置在像素中的驱动TFT7021和发光元件7022的截面图。
在驱动TFT7021中，在衬底上设置绝缘层、氧化物半导体层、源极和漏极电极层、栅极绝缘层和栅极电极层，并且设置布线层从而使其与源极和漏极电极层中的每一个电连接。
形成绝缘层7041以覆盖驱动TFT7021，并且在绝缘层7041上提供具有开口的滤色器7043。在形成为覆盖滤色器7043的外涂层7044和绝缘层7045上形成透光导电层7027。注意，驱动TFT7021的漏电极和导电膜7027通过形成在外涂层7044、绝缘层7045和绝缘层7041中的开口而相互电连接。注意，发光元件7022的第一电极7023设置在导电膜7027上并与导电膜7027相接触。
在发光元件7022中，EL层7024被夹在第一电极7023和第二电极7025之间。
此处，将描述发光元件7022的第一电极7023被用作阴极的情况。可以按照与图16A中示出的导电膜的方式类似的方式形成透光导电膜7027。可以按照与图16A中示出的第一电极7013的方式类似的方式形成第一电极7023。可以按照与图16A中示出的EL层7014的方式类似的方式形成EL层7024。因此，在此不再给出关于这些层的详细描述。
此处，形成在EL层7024上的第二电极7025被用作阳极，其优选地是通过使用具有高功函的材料而形成的，诸如透明导电材料(例如，ITO，IZO或ZnO)。在该实施例中，ITO形成为第二电极7025。
可以按照与包括在图16A示出的像素中的滤色器7033、外涂层7034和保护性绝缘层7035的方式类似的方式来形成滤色器7043、外涂层7044和保护性绝缘层7045。
在图16B中示出的像素结构的情况下，光从发光元件7022发射至第一电极7023侧和第二电极7025侧，如箭头所示，并且第一电极7023侧的光通过滤色器7043到达显示装置的外部。
注意，图16B示出了其中驱动TFT7021包括栅极电极层、源极电极层和作为漏极电极层的透光导电膜的示例。因此，从发光元件7022发射的光的一部分通过滤色器7043和驱动TFT7021，从而被提取。
进一步地，形成于外涂层7044和绝缘层7045中的并且到达漏极电极层7040的接触孔位于与隔离物7029重叠的位置。到达漏极电极层的接触孔与隔离物7029相互重叠，由此在第二电极7025侧的开口率可以基本上与在第一电极7023侧的开口率相同。
注意，当在具有双发射结构的发光元件的两个显示表面上执行全色显示时，来自第二电极7025侧的光不通过滤色层7043；因此，设置有另一滤色器层的密封衬底优选地被设置在第二电极7025上。
接下来，将描述包括具有顶部发射结构的发光元件的像素。图16C是设置在像素中的驱动TFT7001和发光元件7002的截面图。
在驱动TFT7001中，在衬底上设置绝缘层、氧化物半导体层、源极和漏极层、栅极绝缘层和栅极电极层，并且设置布线层使其与源极和漏极电极层的每一个电连接。
形成绝缘层7051以覆盖驱动TFT7001，并且具有开口的绝缘层7053被设置在绝缘层7051上。在形成为覆盖绝缘层7053的绝缘层7055上形成第一电极7003。注意，驱动TFT7001的漏电极与第一电极7003通过形成在绝缘层7055和绝缘层7051中的开口彼此电连接。
注意，可以使用诸如聚酰亚胺、丙烯酸、苯丙环丁烯、聚酰胺或环氧树脂之类的树脂材料来形成绝缘层7053。除了上述给出的树脂材料之外，还可以使用低介电常数材料(低K材料)、硅氧烷基树脂、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)等等。注意，可以通过堆叠多个由这些材料形成的绝缘膜来形成绝缘层7053。对于形成绝缘层7053的方法没有特别的限制。根据材料，可以通过诸如溅射法、SOG法、旋涂法、浸涂法、喷涂法或液滴喷出法(诸如喷墨法、丝网印刷法、胶版印刷法等等)之类的方法，或者通过诸如刮刀、浸胶辊、帘式涂料器或刮刀式涂胶机之类的工具(装置)来形成平坦化绝缘层。例如，绝缘层7053的形成可以消除由驱动TFT引起的不均性。
在发光元件7002中，EL层7004被夹在第一电极7003和第二电极7005之间。对于在图16C中示出的发光元件7002，将描述第一电极7003被用作阴极的情况。
可以将类似于图16A中示出的第一电极7013的材料用于第一电极7003。但是，优选的是，在具有图16C示出的顶部发射结构的发光元件中，第一电极7003不具有透光特性，但是是具有高反射率的电极。使用具有高反射率的电极使得可以提高光提取效率。
作为第一电极7003，例如，优选地，使用铝膜、包含铝作为其主要成分的合金膜、或其中钛膜堆叠在铝膜上的膜。在图16C中，将其中Ti膜、铝膜和Ti膜按照该顺序堆叠的层用作第一电极7003。
可以按照与图16A中示出的EL层的方式类似的方式来形成EL层7004。可以按照与图16B中示出的第二电极7025的方式类似的方式来形成第二电极7005。因此，在此不再给出关于这些层的详细描述。
在图16C示出的像素结构的情况下，光从发光元件7002发射至第二电极7005侧，如箭头所示。
在利用图16C示出的结构来执行全色显示的情况下，例如，发光元件7002被用作绿发光元件，相邻发光元件中的一个被用作红发光元件，相邻发光元件中的另一个被用作蓝发光元件。或者，可以使用四种发光元件来制造具有全色显示能力的发光显示装置，该四种发光元件除上述三种发光元件以外还包括白发光元件。
或者，可以按照如下方式来制造具有全色显示能力的发光显示装置，即，布置在图16C示出的结构中的多个发光元件全部均为白发光元件，并且具有滤色器等的密封衬底被布置在包括发光元件7002的发光元件上。形成呈现诸如白色的单色色彩的元件并将该元件与滤色器或颜色转换层相组合，由此可以执行全色显示。
毫无疑问，也可以执行单色光的显示。例如，可以通过利用白光发射来形成照明装置，或者可以通过利用单色色彩光发射来形成区域色彩发光器件。
如果必要的话，也可以设置诸如包括圆偏振板的偏振片的光学膜。
注意，尽管有机EL元件在此被描述为发光元件，也可以提供无机EL元件作为发光元件。
注意，描述了其中控制发光元件的驱动的薄膜晶体管(驱动TFT)与发光元件电连接的例子；但是，可以采用这样的结构，在该结构中，用于电流控制的TFT连接在驱动TFT和发光元件之间。
接下来，参考图17A和17B描述与显示装置的一个实施例对应的发光显示面板(也称为发光面板)的外观和截面。图17A是其中形成在第一衬底上的薄膜晶体管和发光元件通过密封剂被密封在第一衬底和第二衬底之间的面板的俯视图。图17B是沿着图17A的线H-I截取的截面图。
提供密封剂4505以围绕设置在第一衬底4501上的像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b。此外，第二衬底4506被设置在像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b上。相应地，像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b通过第一衬底4501、密封剂4505以及第二衬底4506与填充物4507密封在一起。优选的是，利用保护性膜(诸如层压膜或紫外线可固化树脂膜)或具有高气密性和几乎没有除气作用的覆盖材料来封装(密封)面板，使得该面板按照这种方式不会被暴露至外部空气。
在第一衬底4501上形成的像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b均包括多个薄膜晶体管，在图17B中示出了包括在像素部分4502中的薄膜晶体管4510和包括在信号线驱动器电路4503a中的薄膜晶体管4509作为示例。在薄膜晶体管4509和4510上设置绝缘层4542。此外，薄膜晶体管4510的源极电极层或漏极电极层通过形成在绝缘层4542中的接触孔而与发光元件4511的第一电极层4517电连接。
在实施例1至10中描述的包括高度纯净化的氧化物半导体层的薄膜晶体管中的任何一个均可用作薄膜晶体管4509和4510。
在部分绝缘层4542上设置导电层4540，其与用于驱动器电路的薄膜晶体管4509中的氧化物半导体层的沟道形成区重叠。在与氧化物半导体层的沟道形成区重叠的位置设置导电层4540使得可以减少在BT应力测试(偏压-温度应力测试)之前和之后薄膜晶体管4509的阈值电压的变化的量。在本说明书中，BT应力测试(偏压-温度应力测试)是指其中在高温气氛中将高栅极电压施加到薄膜晶体管的测试。进一步地，导电层4540的电势与薄膜晶体管4509的栅极电极层的电势相同或者不同。导电层4540也可以用作第二栅极电极层。或者，导电层4540的电势可以是GND或0V，或者导电层4540可以处于浮动状态。
注意，发光元件4511的结构不限于第一电极层4517、电致发光层4512和第二电极层4513的叠层结构。可以适当地根据光从发光元件4511中被提取的方向等来改变发光元件4511的结构。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷来形成隔离物4520。尤其优选的是，使用感光性材料来形成隔离物4520并且在第一电极层4517上形成开口，使得开口的侧壁被形成为具有连续曲率的斜面。
可以将电致发光层4512形成为单层或形成为堆叠的多个层。
可以在第二电极层4513和隔离物4520上形成保护性膜，以阻止氧、氢、水气、二氧化碳等进入发光元件4511。作为保护性膜，可以形成氮化硅膜、氧氮化硅膜、DLC膜等。
进一步地，多种信号和电势从FPCs4518a和4518b被提供给信号线驱动器电路4503a和4503b、扫描线驱动器电路4504a和4504b或者像素部分4502。
使用与包括在发光元件4511中的第一电极层4517相同的导电膜来形成连接端子电极4515。使用与包括在薄膜晶体管4509和4510中的源极和漏极电极层相同的导电膜来形成端子电极4516。
连接端子电极4515通过各向异性导电膜4519与包括在FPC4518a中的端子电连接。
位于光从发光元件4511被提取的方向的衬底需要具有透光特性。在这种情况下，将诸如玻璃板、塑料板、聚酯膜或丙烯酸膜的透光材料用于第二衬底4506。
作为填充物4507，除了诸如氮或氩之类的惰性气体，还可以使用紫外线可固化树脂或热固树脂。例如，可以使用PVC(聚氯乙烯)、丙烯酸、聚酰亚胺、环氧树脂、硅树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-醋酸乙烯共聚物)。例如，将氮用于填充物。
进一步地，如果需要，可以适当地在发光元件的发光表面设置诸如偏振板、圆偏振板(包括椭圆偏振板)、延迟板(四分之一波板或二分之一波板)、或滤色器等的光学膜。可以为偏振板或圆偏振板提供抗反射膜。例如，可以执行抗眩光处理，通过该抗眩光处理，被反射的光通过表面上的凹凸被漫射，从而可以减少眩光。
可以在单独制备的衬底上安装信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b作为使用单晶半导体膜或多晶半导体膜形成的驱动器电路。或者，可以仅单独地形成和安装信号线驱动器电路或部分信号线驱动器电路，或者可以仅单独地形成和安装扫描线驱动器电路或部分扫描线驱动器电路。该实施例不局限于图17A和图17B所示出的结构。
上述结构使得可以提供其中使用了如下薄膜晶体管的显示装置，在该薄膜晶体管中，包括高度纯净化的氧化物半导体层并且断态电流被减小。由于在像素中使用了断态电流减小的薄膜晶体管，因此设置在该像素中的电容器可以较长时间地保持电压。因此，可以提供显示装置，该显示装置在显示静止图像等时运行稳定并且消耗较少的功率。
可以适当地结合其它实施例中的任何结构来实施该实施例。
(实施例12)
在该实施例中，参考图18描述像素部分中设置有蓄光层的显示装置的一个实施例。
图18是具有底部发射结构的像素部分的截面图并且示出了设置在像素中的驱动TFT7211和发光元件7212。
在驱动TFT7211中，在衬底上设置绝缘层、氧化物半导体层、源极和漏极电极层、栅极绝缘层和栅极电极层，并且提供布线层使其与源极和漏极电极层中的每一个电连接。
进一步地，形成绝缘层7231以覆盖驱动TFT7211，并且将具有开口的蓄光层7233设置在绝缘层7231上。在外涂层7234和绝缘层7235上形成透光导电膜7217，该外涂层7234和绝缘层7235被形成为覆盖蓄光层7233。注意，驱动TFT7211的漏电极7230和导电膜7217通过形成在外涂层7234、绝缘层7235和绝缘层7231中的开口而彼此电连接。注意，发光元件7212的第一电极7213被设置在导电膜7217上并与导电膜7217接触。
可以通过在实施例11中描述的方法来形成驱动TFT7211和发光元件7212。因此，在此不再给出其详细描述。
蓄光层7233包含蓄光材料并且存储从与其相邻的发光元件发射的光。即使在发光元件停止发射光后，包含在蓄光层7233中的蓄光材料也继续发射光。在该实施例中，作为蓄光材料，使用了硫化锌:铜(ZnS:Cu)。或者，也可以使用：其中添加了活化剂且使用诸如硫化锶(SrS)之类的硫化物作为基材的磷光体；其中添加了稀土元素作为活化剂的碱土铝酸盐，诸如CaAl2O4:Eu，CaAl2O4:Nd，Sr4Al14O25:Eu，Sr4Al14O25:Dy，SrAl2O4:Eu，或ArAl2O4:Dy；等等。
可以根据要使用的发光材料的种类来改变蓄光层7233保持发射光的时段。蓄光层7233保持发射光的时段(即，光保留时段)取决于蓄光材料的种类；因此，按照所期望的目的来选择该材料。例如，对于在所显示的内容不需要频繁地被改变的情况中所使用的显示装置，可以选择具有长的光保留时间的蓄光材料。此外，在相对频繁地改变显示的情况下，可以选择具有短的光保留时间的蓄光材料。注意，在蓄光材料是无机颗粒的情况下，该无机材料具有大于或等于1nm且小于或等于10μm的粒径，优选地为大于或等于10nm且小于或等于5μm的粒径。给出如上所述的粒径的范围是出于以下原因：如果颗粒尺寸小于或等于1nm，则丢失了蓄光特性；并且如果颗粒尺寸大于或等于10μm，则破坏了蓄光层的平面度，这使得难以制造发光元件。
此外，在该实施例中，蓄光层7233包含黏合剂聚合物并且是通过适当地选择诸如喷墨法的液滴排出法、印刷法、旋涂法、利用光刻技术的蚀刻法等使用分散液而形成的，在该分散液中，分散有蓄光材料。
进一步地，蓄光层7233覆盖有外涂层7234，并且外涂层7234覆盖有绝缘层7235。注意，尽管外涂层7234在图18中被示出为具有小的厚度，但是外涂层7234具有消除蓄光层7233的不均性的功能。
注意，设置蓄光层的位置不局限于显示装置的用户和发光元件之间的位置。例如，具有其中EL层被夹在具有透光特性的一对电极之间的双发射结构的发光元件具有透光特性。在发光元件具有如上所述的透光特性的情况下，可以将蓄光层从显示装置的用户侧布置在发光层的后表面侧。换句话说，可以在蓄光层和显示装置的用户之间设置发光元件。当在显示装置的用户和蓄光层之间设置发光元件时，蓄光层没有必要需要具有透光特性。因此，可以从较大范围的材料中选择蓄光材料。具体来讲，可以使用颗粒尺寸小于或等于100μm的蓄光材料。
上述结构使得可以提供这样的显示装置，在该显示装置中，在像素部分中使用了蓄光层以及其中包括高度纯净化的氧化物半导体层的薄膜晶体管。由于在显示装置的像素中使用了断态电流减小的薄膜晶体管，设置在像素中的电容器可以较长时间地保持电压。因此，可以提供显示装置，该显示装置在显示静止图像等时运行稳定且消耗较少的功率。
进一步地，根据本发明的一个实施例，可以提供自发光型显示装置，该自发光型显示装置具有极好的可视性并且即使在外部光微弱的环境中也能够显示图像。此外，由于在像素部分中包括了其中使用了蓄光材料的蓄光层，因此可以提供这样的显示装置，在该显示装置中，即使当发光元件的发射间隔长时闪烁也不太明显。并且，由于即使在外部光弱的环境中也可以通过驱动发光元件将能量赋予给蓄光材料，因此可以提供能长时间地保持使用的显示装置。
可以适当的结合其它实施例的任何结构来实施该实施例。
(实施例13)
在该实施例中，将描述均包括在上述实施例中描述的显示装置的电子设备的示例。
图19A示出了便携式游戏机，该便携式游戏机包括：底盘9630，显示部分9631，扬声器9633，操作键9635，连接端子9636，记录介质读取部分9672等。图19A中示出的便携式游戏机可以具有：读取存储在记录介质中的程序或数据以在显示部分上进行显示的功能；通过无线通信与另一个便携式游戏机共享信息的功能；等等。注意，图19A中示出的便携式游戏机可以具有多种功能，并非仅局限于上述功能。
图19B示出了数字照相机，该数字照相机包括：底盘9630，显示部分9631，扬声器9633，操作键9635，连接端子9636，快门按钮9676，图像接收部分9677等。图19B示出的具有电视接收功能的数字照相机可以具有：拍摄静止图像的功能；拍摄运动图像的功能；自动或手动地校正所拍摄的图像的功能；从天线接收各种信息的功能；保持从天线获取的信息或所拍摄的图像的功能；在显示部分显示从天线获取的信息或所拍摄的图像的功能；等等。注意，图19B中示出的具有电视接收功能的数字照相机可以具有多种功能，并非仅局限于上述功能。
图19C示出了电视接收机，该电视接收机包括：底盘9630，显示部分9631，扬声器9633，操作键9635，连接端子9636等。图19C示出的电视接收机可以具有：处理电视的电波并将电波转换为像素信号的功能；处理像素信号并将像素信号转换为适合于显示的信号的功能；转换像素信号的帧频率的功能；等等。注意，图19C中示出的电视接收机可以具有多种功能，并非仅局限于上述功能。
图20A示出了计算机，该计算机包括：底盘9630，显示部分9631，扬声器9633，操作键9635，连接端子9636，指示装置9681，外部连接端口9680等。图20A示出的计算机可以具有：在显示部分上显示各种信息(例如，静止图像、运动图像和文本图像)的功能；控制各种软件(程序)的处理的功能；诸如无线通信或有线通信的通信功能；利用该通信功能与各种计算机网络连接的功能；利用该通信功能发送或接收各种数据的功能；等等。注意，图20A中示出的计算机可以具有多种功能，并非仅局限于上述功能。
图20B示出了移动电话，该移动电话包括：底盘9630，显示部分9631，扬声器9633，操作键9635，麦克风9638等。图20B示出的移动电话可以具有：显示各种信息(例如，静止图像、运动图像和文本图像)的功能；在显示部分上显示日历、日期、时间等的功能；操作或编辑显示在显示部分上的信息的功能；控制各种软件(程序)的处理的功能；等等。注意，图20B中示出的移动电话可以具有多种功能，并非仅局限于上述功能。
图20C示出了包括电子纸的电气装置(该电气装置也被称为电子书阅读器)，该电气装置包括：底盘9630，显示部分9631，操作键9635等。图20C示出的电子纸可以具有各种功能，诸如：显示各种信息(例如，静止图像、运动图像和文本图像)的功能；在显示部分上显示日历、日期、时间等的功能；操作或编辑显示在显示部分上的信息的功能；控制各种软件(程序)的处理的功能；等等。注意，图20C中示出的电子纸可以具有多种功能，并非仅局限于上述功能。
对于在该实施例中描述的电子设备，在包括在显示部分中的多个像素中，可以减小断态电流。因此，电压可以被长时间地保持在电容器中，这导致设置有显示装置的电子设备在显示静止图像等时消耗较少的功率。此外，可以实现开口率的增大，这可实现包括高分辨率显示部分的显示装置。
进一步地，根据本发明的一个实施例，可以提供自发光型显示装置，该自发光型显示装置具有极好的可视性并且即使在外部光微弱的环境中也能够显示图像。此外，当在像素部分中包括了其中使用了蓄光材料的蓄光层时，可以提供这样的显示装置，在该显示装置中，即使当发光元件的发射间隔长时闪烁也不太明显。并且，由于即使在外部光弱的环境中也可以通过驱动发光元件将能量赋予给蓄光材料，因此可以提供能长时间地保持使用的显示装置。
可以适当的结合其它实施例的任何结构来实施该实施例。
(实施例14)
在该实施例中，将描述显示装置的方框图，以及驱动器电路中操作的关闭过程和启动过程。首先，参考图25描述显示装置的方框图。
在该实施例中描述的显示装置1000包括显示面板1001、信号生成电路1002、存储器电路1003、比较电路1004、选择电路1005、以及显示控制电路1006。
例如，显示面板1001包括驱动器电路部分1007和像素部分1008。包括栅极线驱动器电路1009A和信号线驱动器电路1009B。栅极线驱动器电路1009A和信号线驱动器电路1009B是用于驱动包括多个像素的像素部分1008的驱动器电路。可以使用形成在一个衬底上的薄膜晶体管来形成栅极线驱动器电路1009A、信号线驱动器电路1009B、和像素部分1008。
注意，将其中半导体层由氧化物半导体形成的n沟道薄膜晶体管用作包括在栅极线驱动器电路1009A、信号线驱动器电路1009B、和像素部分1008中的部分薄膜晶体管或全部薄膜晶体管。注意，驱动器电路部分1007中的栅极线驱动器电路1009A或信号线驱动器电路1009B可以形成在相同的衬底上也可以形成在不同的衬底上。
信号生成电路1002是生成脉冲信号的电路，用于输出信号以通过栅极线驱动器电路1009A和信号线驱动器电路1009B而在像素部分中执行显示。此外，信号生成电路1002是用于经由布线将信号输出至驱动器电路部分1007的电路以及用于经由布线将图像信号(也被称为视频电压、视频信号、和视频数据)输出至存储器电路1003。换句话说，信号生成电路1002是用于生成和输出控制信号以及图像信号的电路，该控制信号用于驱动驱动器电路部分1007，该图像信号要被供给像素部分。
具体来讲，信号生成电路1002将作为控制信号的高电源电势Vdd(即，电源电压)供给栅极线驱动器电路1009A和信号线驱动器电路1009B。此外，信号生成电路1002为栅极线驱动器电路1009A生成起动脉冲SP和时钟信号CK，以将起动脉冲SP和时钟信号CK输出至栅极线驱动器电路1009A，并且为信号线驱动器电路1009B生成起动脉冲SP和时钟信号CK，以将起动脉冲SP和时钟信号CK输出至信号线驱动器电路1009B。而且，信号生成电路1002将用于显示运动图像或静止图像的图像信号数据输出至存储器电路1003。
注意，运动图像是指通过高速切换多张图像而被人眼识别为运动图像的图像，该多张图像被时分为多个帧。具体来讲，运动图像是指一系列的图像信号，通过每秒至少60次(60帧)地切换图像，该一系列的图像信号能够被人眼识别为几乎没有闪烁的运动图像。与之相对地，静止图像是指在一系列的帧周期中(例如，在第n个帧和(n+1)个帧中)不发生变化的图像信号，其不同于运动图像，在运动图像中，被时分为多个帧的多个图像被高速地切换。
注意，信号生成电路1002也可以生成其它信号，诸如图像信号和自锁信号。信号生成电路1002可以向栅极线驱动器电路1009A和/或信号线驱动器电路1009B输出复位信号Res，该复位信号用于停止向每个驱动器电路输出脉冲信号。注意，每个信号可以由诸如第一时钟信号和第二时钟信号的多个信号组成。
注意，高电源电势Vdd是指高于参考电势的电势，而低电源电势是指低于或等于参考电势的电势。注意，优选地，高电源电势和低电源电势都是使得晶体管运行的电势。
注意，在很多情况下，电压是指给定电势和参考电势(例如，地电势)之间的电势差。相应地，电压、电势、和电势差可以被分别称为电势、电压、和电压差。
注意，在从信号生成电路1002输出至存储器电路1003的图像信号是模拟信号的情况下，可以通过A/D转换器等将该信号转换为数字信号以被输出至存储器电路1003。
存储器电路1003包括用于存储图像信号的存储器1010，该图像信号用于多个帧。对包括在存储器电路1003中的帧存储器的数量没有特别的限制，该帧存储器可以是能够存储多个帧上的图像信号的元件。注意，可以使用诸如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)的存储器元件来形成该帧存储器。
注意，对帧存储器1010的数量没有特别的限制，只要能够为每个帧周期存储图像信号。此外，比较电路1004和选择电路1005选择性地读出帧存储器1010的图像信号。
比较电路1004是这样的电路，该电路选择性地读出存储在存储器电路1003中的一系列帧周期中的图像信号，比较该图像信号并且检测图像信号的差异。在比较电路1004通过比较图像信号检测到差异的情况下，在该一系列帧周期中识别到运动图像(从其中检测到差异)，而在比较电路1004通过比较图像信号未检测到差异的情况下，在该一系列帧周期中识别到静止图像(从其中未检测到差异)。换句话说，通过比较电路1004对差异的检测来确定一系列帧周期中的图像信号是用于显示运动图像的图像信号还是用于显示静止图像的图像信号。注意，通过比较获取的差异可以被设置为当该差异超出一定水平时将被检测到。
选择电路1005包括诸如薄膜晶体管的多个开关，并且其是这样的电路：当通过比较电路1004中的差异检测而确定图像信号为用于显示运动图像的图像信号时，该电路从存储有图像信号的帧存储器1010中选择图像信号并将其输出至显示控制电路1006。注意，当在比较电路所比较的帧之间的图像信号的差异没有被检测到时，显示在帧中的图像是静止图像。在这种情况下，可以采用如下结构，在该结构中，帧周期的图像信号不被输出至显示控制电路1006。
显示控制电路1006是这样的电路，该电路在如下两种情况之间进行切换，该情况是：将诸如高电源电势Vdd、低电源电势Vss、起动脉冲SP、时钟脉冲CK和复位信号Res的控制信号和图像信号供给驱动器电路部分1007；以及，停止将诸如高电源电势Vdd、低电源电势Vss、起动脉冲SP、时钟脉冲CK和复位信号Res的控制信号和图像信号供给驱动器电路部分1007。具体来讲，当比较电路1004确定图像为运动图像时，即，当检测到一系列帧中的图像信号的差异时，图像信号经由显示控制电路1006从选择电路1005被供给驱动器电路部分1007，并且控制信号经由显示控制电路1006被供给驱动器电路部分1007。另一方面，当比较电路1004确定图像为静止图像时，即，当未检测到一系列帧中的图像信号的差异时，不从选择电路1005供给后一帧的图像信号，使得没有经由显示控制电路1006将图像信号供给驱动器电路部分1007，并且显示控制电路1006停止将控制信号供给驱动器电路部分1007。
注意，在确定静止图像的情况下，当其间图像被假设为静止图像的时段短时，没有必要执行停止控制信号中的高电源电势Vdd和低电源电势Vss的供给。优选地，频繁地执行停止和重新起动高电源电势Vdd和低电源电势Vss的供给，在这种情况下，可以减少功耗的增加。
优选的是，完全在用于将图像信号保持在像素部分1008的每个像素中的时段中执行停止图像信号和控制信号的供给，并且显示控制电路1005之前供给的图像信号和控制信号被再次供给，使得图像信号在每个像素的保持时段之后再次被供给。
任何信号的供给是指将预定电势供给布线。停止任何信号的供给是指停止将预定电势供给布线，以及停止到布线(预定的固定电势被供给该布线，例如低电源电势Vss被供给该布线)的连接。停止任何信号的供给也指切断至布线(预定电势被供给该布线)的电连接以制造浮动状态。
如上所述，在包括氧化物半导体层的薄膜晶体管中，可以将每1μm沟道宽度的断态电流减少至小于或等于1aA(1×10-18A/μm)(1aA/μm)，由此可以延长保持时段。因此，在该实施例中，当显示静止图像时，期望产生协同效应以减少功耗。
按照这种方式，比较图像信号以确定该图像信号的图像是运动图像还是静止图像，并且选择性地执行供给诸如时钟信号或起动脉冲的控制信号或执行停止该供给，由此可以降低功耗。
接下来，利用图26A至26C描述包括在驱动器电路部分1007的栅极线驱动器电路1009A和信号线驱动器电路1009B的每一个中的移位寄存器的结构的示例。
图26A示出的移位寄存器包括第一至第N个脉冲输出电路10_1至10_N(N是大于或等于3的自然数)。将来自第一布线11的时钟信号CK1、来自第二布线12的时钟信号CK2、来自第三布线13的时钟信号CK3、以及来自第四布线14的时钟信号CK4供给图26A所示的移位寄存器的第一至第N个脉冲输出电路10_1至10_N。将来自第五布线15的起动脉冲SP1(第一起动脉冲)输入至第一脉冲输出电路10_1。将来自前一级中的脉冲输出电路的信号(该信号被称为前一级信号OUT(n-1)(n是大于或等于2且小于或等于N的自然数)输入至第二级或后一级中的第n个脉冲输出电路10_N。将来自第一脉冲输出电路10_1之后两级的级中的第三脉冲输出电路10_3的信号输入至第一脉冲输出电路10_1。按照相似的方式，将来自第n个脉冲输出电路10_n之后两级的级中的第(n+2)个脉冲输出电路10_(n+2)的信号(该信号被称为后一级信号OUT(n+2))输入至第n个脉冲输出电路。因此，各级中的脉冲输出电路输出第一输出信号(OUT(1)(SR)至OUT(N)(SR))以将该第一输出信号输入至各随后级中的脉冲输出电路和/或在各脉冲输出电路之前两级的级中的脉冲输出电路，并输出第二输出信号(OUT(1)至OUT(N))以将该第二输出信号输入至其它电路等等...。注意，如图26A中所示，后一级信号OUT(n+2)未被输入至移位寄存器的最后两级中的脉冲输出电路；因此，作为示例，来自第六布线17的第二起动脉冲SP2被输入至移位寄存器的最后两级的一个级中的脉冲输出电路，并且来自第七布线18的第三起动脉冲SP3被输入至移位寄存器的最后两级的另一级中的脉冲输出电路。或者，可以在移位寄存器内部生成信号。例如，可以提供第(N+1)个脉冲输出电路10_(N+1)和第(N+2)个脉冲输出电路10_(N+2)，这些电路对到像素部分的脉冲输出没有作出贡献(也可以被称为伪级)，并且在该伪级中生成对应于第二起动脉冲(SP2)和第三起动脉冲(SP3)的信号。
注意，第一至第四时钟信号(CK1)至(CK4)均为以固定周期在H-水平信号和L-水平信号之间振动的信号。继而第一至第四时钟信号(CK1)至(CK4)被延迟1/4周期。在该实施例中，通过使用第一至第四时钟信号(CK1)至(CK4)，执行对脉冲输出电路等的驱动的控制。注意，取决于时钟信号被输入至的驱动器电路，时钟信号可以被称为GCK或SCK；然而，在该实施例中通过使用CK作为时钟信号来进行描述。
注意，当明确地描述“A和B连接”时，其包括以下情况：A和B电连接、A和B功能性连接、以及A和B直接连接。此处，A和B中的每一个对应于一个对象(例如，器件、元件、电路、布线、电极、端子、导电膜、或层)。因此，包括在附图和文本中示出的另一种连接关系，而并非局限于预定的连接关系，例如，在附图和文本中示出的连接关系。
第一至第N个脉冲输出电路10_1至10_N中的每一个均包括第一输入端子21、第二输入端子22、第三输入端子23、第四输入端子24、第五输入端子25、第一输出端子26、和第二输出端子27(参见图26B)。
第一输入端子21、第二输入端子22、和第三输入端子23电连接至第一至第四布线11至14中的任何一个。例如，在图26A和26B中，第一脉冲输出电路10_1的第一输入端子21电连接至第一布线11，第一脉冲输出电路10_1的第二输入端子22电连接至第二布线12，第一脉冲输出电路10_1的第三输入端子23电连接至第三布线13。此外，第二脉冲输出电路10_2的第一输入端子21电连接至第二布线12，第二脉冲输出电路10_2的第二输入端子22电连接至第三布线13，以及第二脉冲输出电路10_2的第三输入端子23电连接至第四布线14。
在图26A和图26B中，在第一脉冲输出电路10_1中，第一起动脉冲SP1被输入至第四输入端子24，第一输出信号OUT(1)(SR)从第一输出端子26输出，第二输出信号OUT(1)从第二输出端子27输出。
接下来，参考图26C描述脉冲输出电路的具体电路结构的示例。
在图26C中，第一晶体管31的第一端子电连接至电源线51，第一晶体管31的第二端子电连接至第九晶体管39的第一端子，第一晶体管31的栅极电极电连接至第四输入端子24。第二晶体管32的第一端子电连接至电源线52，第二晶体管32的第二端子电连接至第九晶体管39的第一端子，第二晶体管32的栅极电极电连接至第四晶体管34的栅极电极。第三晶体管33的第一端子电连接至第一输入端子21，第三晶体管33的第二端子电连接至第一输出端子26。第四晶体管34的第一端子电连接至电源线52，第四晶体管34的第二端子电连接至第一输出端子26。第五晶体管35的第一端子电连接至电源线52，第五晶体管35的第二端子电连接至第二晶体管32的栅极电极以及第四晶体管34的栅极电极，第五晶体管35的栅极电极电连接至第四输入端子24。第六晶体管36的第一端子电连接至电源线51，第六晶体管36的第二端子电连接至第二晶体管32的栅极电极以及第四晶体管34的栅极电极，第六晶体管36的栅极电极电连接至第五输入端子25。第七晶体管37的第一端子电连接至电源线51，第七晶体管37的第二端子电连接至第八晶体管38的第二端子，第七晶体管37的栅极电极电连接至第三输入端子23。第八晶体管38的第一端子电连接至第二晶体管32的栅极电极以及第四晶体管34的栅极电极，第八晶体管38的栅极电极电连接至第二输入端子22。第九晶体管39的第一端子电连接至第一晶体管31的第二端子以及第二晶体管32的第二端子，第九晶体管39的第二端子电连接至第三晶体管33的栅极电极以及第十晶体管40的栅极电极，第九晶体管39的栅极电极电连接至电源线51。第十晶体管40的第一端子电连接至第一输入端子21，第十晶体管40的第二端子电连接至第二输入端子27，第十晶体管40的栅极电极电连接至第九晶体管39的第二端子。第十一晶体管41的第一端子电连接至电源线52，第十一晶体管41的第二端子电连接至第二输出端子27，第十一晶体管41的栅极电极电连接至第二晶体管32的栅极电极和第四晶体管34的栅极电极。
在图26C中，第三晶体管33的栅极电极、第十晶体管40的栅极电极、和第九晶体管39的第二端子之间的连接点被称为节点NA。此外，第二晶体管32的栅极电极、第四晶体管34的栅极电极、第五晶体管35的第二端子、第六晶体管36的第二端子、第八晶体管38的第一端子、以及第十一晶体管41的栅极电极之间的连接点被称为节点NB。
在图26C的脉冲输出电路是第一脉冲输出电路10_1的情况下，第一时钟信号CK1被输入至第一输入端子21，第二时钟信号CK2被输入至第二输入端子22，第三时钟信号CK3被输入至第三输入端子23，起动脉冲SP被输入至第四输入端子24，下一级信号OUT(3)被输入至第五输入端子25，第一输入信号OUT(1)(SR)从第一输出端子26输出，第二输出信号OUT(1)从第二输出端子27输出。
图27是包括图26C中示出的多个脉冲输出电路的移位寄存器的时序图。在移位寄存器是栅极线驱动器电路的情况下，图27中的时段61是垂直回描时段，而时段62是栅极选择时段。
将参考图28，描述在利用多个n沟道晶体管制造的驱动器电路中的如下操作时段将电势供给驱动器电路部分的每个布线的过程以及停止该供给的过程，该操作是显示静止图像和运动图像的操作或是在像素部分重新写入要施加到EL元件的驱动TFT的电压的操作(此后，该操作也被称为刷新操作)，在图26A至26C和图27中给出了该利用多个n沟道晶体管制造的驱动器电路作为示例。图28示出了在时段T1之前和之后以下布线的电势的变化，该布线为用于供给高电源电势(Vdd)的布线、用于供给低电源电势(Vss)的布线、用于供给起动脉冲(SP)的布线以及用于将第一至第四时钟信号(CK1至CK4)供给移位寄存器的布线。
根据该实施例的液晶显示器件可以显示静止图像和运动图像(mobbing image)，并且可以通过刷新操作在无需经常地操作驱动器电路部分的情况下显示静止图像。因此，如图28所示，存在其中诸如高电源电势(Vdd)、第一至第四时钟信号(CK1至CK4)、和起动脉冲之类的控制信号被供给移位寄存器的时段以及其中没有供给控制信号的时段。注意，图28示出的时段T1对应于其中供给了控制信号的时段，换句话说，对应于其中显示了运动图像的时段和其中执行了刷新操作的时段。图27示出的时段T2对应于其中未供给控制信号的时段，换句话说，对应于其中显示了静止图像的时段。
在图28中，不仅在时段T1也在时段T2的一部分中设置了其中供给了高电源电势(Vdd)的时段。此外，在图28中，在开始高电源电势(Vdd)的供给和停止高电源电势(Vdd)的供给之间设置其中供给了第一至第四时钟信号(CK1至CK4)的时段。
而且，如图28所示，可以设置第一至第四时钟信号(CK1至CK4)使得在时段T1开始之前在被设置为高电势之后开始以恒定的频率振动并且使得在时段T1结束之后在被设置为低电势之后停止振动。
如上所述，在根据该实施例的显示装置中，在时段T2中停止了将诸如高电源电势(Vdd)、第一至第四时钟信号(CK1至CK4)、和起动脉冲之类的控制信号供给移位寄存器。然后，在其中停止了控制信号的供给的时段中，控制每个晶体管是导通的还是截止的，并且也停止脉冲信号从移位寄存器的输出。因此，可以降低移位寄存器的功耗以及移位寄存器所驱动的像素部分的功耗。
注意，上述刷新操作需要被定期执行，因为存在所显示的静止图像的质量劣化的可能性。在根据该实施例的显示装置中，采用上述包括氧化物半导体的晶体管作为开关元件，该开关元件用于控制每个像素中要施加到EL元件的驱动TFT的电压。因此，可以显著地减少断态电流，并且可以减少在每个像素中要施加到EL元件的驱动TFT的电压的变化。换句话说，即使当由于显示静止图像而使得其中移位寄存器的操作被停止的时段长时，也可以抑制图像质量的劣化。例如，即使当该时段为3分钟长时，也可以保持所显示的静止图像的质量。例如，如果将其中重新写入每秒被执行60次的显示装置与其中刷新操作在3分钟内被执行一次的显示装置进行比较，功耗可以被减少至大约1/10000。
注意，停止高电源电势(Vdd)的供给是设置等于低电源电势(Vss)的电势，如图28所示。注意，停止高电源电势(Vdd)的供给可以是将布线的电势设置在浮动状态，高电源电势被供给该布线。
注意，当高电源电势(Vdd)被供给至的布线的电势增加时(这意味着在时段T1之前该电势从低电源电势(Vss)增加至高电源电势(Vdd))，优选的是，控制布线的电势逐渐地变化。如果布线的电势的变化梯度陡峭，则存在如下可能性，即，电势的变化成为噪声并且从移位寄存器输出不规则的脉冲。在移位寄存器被包括在栅极线驱动器电路中的情况下，不规则的脉冲用作用于导通晶体管的信号。因此，存在如下可能性，即，要被施加到EL元件的驱动TFT的电压可能会被不规则的脉冲改变并且静止图像的质量可能会被改变。因此，优选的是，如上所述地控制布线的电势。鉴于上述内容，图28示出了这样的示例，在该示例中，至高电源电势(Vdd)的信号中的上升比下降更逐步。特别地，在根据本实施例的显示装置，当在像素部分中显示静止图像时，适当地执行停止高电源电势(Vdd)至移位寄存器的供给以及重新将高电源电势(Vdd)供给移位寄存器。换句话说，在用于供给高电源电势(Vdd)的布线的电势的变化作为噪声不利地影响像素部分时，该噪声直接导致显示图像的劣化。因此，控制根据该实施例的显示装置以防止布线的电势的变化(特别是电势的增加)作为噪声进入像素部分是很重要的。
本申请基于2009年10月21日向日本专利局提交的日本专利申请序列号2009-242757以及2009年12月8日向日本专利局提交的日本专利申请号2009-278997，在此引用其全部内容作为参考。

Claims (15)

1.一种显示装置，包括：
电源线；
发光元件，该发光元件被配置为接收来自所述电源线的功率；
第一薄膜晶体管，该第一薄膜晶体管用于电连接所述电源线和所述发光元件；
信号线，该信号线用于供给视频信号；
第二薄膜晶体管，该第二薄膜晶体管用于电连接所述信号线和所述第一薄膜晶体管的栅极；
其中，所述第二薄膜晶体管中的沟道形成区包括氧化物半导体层，所述氧化物半导体层具有大于或等于2eV的带隙以及通过从所述氧化物半导体层中去除氢而获得的小于或等于5×1019/cm3的氢浓度，以及
其中，所述第二薄膜晶体管被配置为将所述第一薄膜晶体管保持在导通状态并且将所述电源线连接至所述发光元件以显示静止图像，在所述第二薄膜晶体管中，每1μm的沟道宽度的断态电流被抑制至小于或等于1×10-16A/μm。
2.根据权利要求1的显示装置，其中，所述电源线被配置为供给脉冲DC功率。
3.根据权利要求1的显示装置，其中，所述氧化物半导体层的载流子浓度小于1×1014/cm3。
4.根据权利要求1的显示装置，其中，显示所述静止图像的时段包括停止扫描线信号的输出的时段。
5.根据权利要求1的显示装置，
其中，所述发光元件包括：
一对电极；以及
在所述一对电极之间的包含发光有机物质的层。
6.根据权利要求1的显示装置，其中，包括蓄光层。
7.一种包括根据权利要求1的显示装置的电子设备。
8.根据权利要求1的显示装置，其中，所述显示装置是照明装置。
9.一种显示装置，包括：
信号线；
扫描线；
电源线，脉冲DC功率被供给该电源线；以及
像素部分，该像素部分包括：
第一薄膜晶体管；
第二薄膜晶体管；以及
发光元件，
其中，所述第二薄膜晶体管的栅极电连接至所述扫描线，所述第二薄膜晶体管的第一电极电连接至所述信号线，所述第二薄膜晶体管的第二电极电连接至所述第一薄膜晶体管的栅极，
其中，所述第一薄膜晶体管的第一电极电连接至所述电源线，所述第一薄膜晶体管的所述第二电极电连接至所述发光元件的第一电极，
其中，所述第二薄膜晶体管中的沟道形成区包括氧化物半导体层，所述氧化物半导体层具有大于或等于2eV的带隙以及通过从所述氧化物半导体层中去除氢而获得的小于或等于5×1019/cm3的氢浓度，以及
其中，所述第二薄膜晶体管被配置为将所述第一薄膜晶体管保持在导通状态并且将所述电源线连接至所述发光元件以显示静止图像，在所述第二薄膜晶体管中，每1μm的沟道宽度的断态电流被抑制至小于或等于1×10-16A/μm。
10.根据权利要求9的显示装置，其中所述氧化物半导体层的载流子浓度小于1×1014/cm3。
11.根据权利要求9的显示装置，其中，显示所述静止图像的时段包括停止扫描线信号的输出的时段。
12.根据权利要求9的显示装置，
其中，所述发光元件包括：
一对电极；以及
在所述一对电极之间的包含发光有机物质的层。
13.根据权利要求9的显示装置，其中，包括蓄光层。
14.一种包括根据权利要求9的显示装置的电子设备。
15.根据权利要求9的显示装置，其中，所述显示装置是电子纸。
CN201080039655.XA 2009-10-21 2010-09-24 显示装置和包括显示装置的电子设备 Active CN102576734B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510122784.XA CN104681568B (zh) 2009-10-21 2010-09-24 显示装置和包括显示装置的电子设备
CN202011381869.7A CN112447130A (zh) 2009-10-21 2010-09-24 显示装置和包括显示装置的电子设备
CN201710967394.1A CN107731931B (zh) 2009-10-21 2010-09-24 显示装置和包括显示装置的电子设备

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009242757 2009-10-21
JP2009-242757 2009-10-21
JP2009278997 2009-12-08
JP2009-278997 2009-12-08
PCT/JP2010/067193 WO2011048924A1 (en) 2009-10-21 2010-09-24 Display device and electronic device including display device

Related Child Applications (3)

Application Number Title Priority Date Filing Date
CN201710967394.1A Division CN107731931B (zh) 2009-10-21 2010-09-24 显示装置和包括显示装置的电子设备
CN202011381869.7A Division CN112447130A (zh) 2009-10-21 2010-09-24 显示装置和包括显示装置的电子设备
CN201510122784.XA Division CN104681568B (zh) 2009-10-21 2010-09-24 显示装置和包括显示装置的电子设备

Publications (2)

Publication Number Publication Date
CN102576734A CN102576734A (zh) 2012-07-11
CN102576734B true CN102576734B (zh) 2015-04-22

Family

ID=43878933

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201710967394.1A Active CN107731931B (zh) 2009-10-21 2010-09-24 显示装置和包括显示装置的电子设备
CN201080039655.XA Active CN102576734B (zh) 2009-10-21 2010-09-24 显示装置和包括显示装置的电子设备
CN202011381869.7A Pending CN112447130A (zh) 2009-10-21 2010-09-24 显示装置和包括显示装置的电子设备
CN201510122784.XA Active CN104681568B (zh) 2009-10-21 2010-09-24 显示装置和包括显示装置的电子设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710967394.1A Active CN107731931B (zh) 2009-10-21 2010-09-24 显示装置和包括显示装置的电子设备

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202011381869.7A Pending CN112447130A (zh) 2009-10-21 2010-09-24 显示装置和包括显示装置的电子设备
CN201510122784.XA Active CN104681568B (zh) 2009-10-21 2010-09-24 显示装置和包括显示装置的电子设备

Country Status (9)

Country Link
US (7) US8890781B2 (zh)
EP (1) EP2491594A4 (zh)
JP (11) JP5154627B2 (zh)
KR (4) KR101875794B1 (zh)
CN (4) CN107731931B (zh)
MY (1) MY166003A (zh)
SG (1) SG178058A1 (zh)
TW (4) TWI506611B (zh)
WO (1) WO2011048924A1 (zh)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101710586B (zh) * 2009-01-09 2011-12-28 深超光电（深圳）有限公司 提高开口率的储存电容及其制作方法
CN107731931B (zh) 2009-10-21 2021-03-23 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
CN102598280B (zh) 2009-10-21 2016-05-18 株式会社半导体能源研究所 液晶显示器件及包括该液晶显示器件的电子设备
WO2011074379A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
WO2011089843A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
KR20230155614A (ko) 2010-02-26 2023-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US8698852B2 (en) 2010-05-20 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
US8446171B2 (en) * 2011-04-29 2013-05-21 Semiconductor Energy Laboratory Co., Ltd. Signal processing unit
KR101912888B1 (ko) * 2011-10-07 2018-12-28 어플라이드 머티어리얼스, 인코포레이티드 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
TWI463663B (zh) * 2011-12-30 2014-12-01 Ind Tech Res Inst 半導體元件及其製造方法
TWI485585B (zh) * 2012-02-17 2015-05-21 Innocom Tech Shenzhen Co Ltd 複合層結構及具有其之觸控顯示裝置
KR102082794B1 (ko) * 2012-06-29 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법, 및 표시 장치
KR20140026257A (ko) * 2012-08-23 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9379169B2 (en) * 2012-09-14 2016-06-28 Universal Display Corporation Very high resolution AMOLED display
JP2014130336A (ja) 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 表示装置
JP6046592B2 (ja) * 2013-03-26 2016-12-21 株式会社ジャパンディスプレイ 表示装置及び電子機器
US9583063B2 (en) * 2013-09-12 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
US9876188B2 (en) * 2013-12-27 2018-01-23 Pioneer Corporation Light emitting element and method of manufacturing light emitting element
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9691799B2 (en) 2014-02-24 2017-06-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10903246B2 (en) 2014-02-24 2021-01-26 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9881986B2 (en) 2014-02-24 2018-01-30 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911195B1 (en) 2014-02-24 2020-05-27 LG Display Co., Ltd. Thin film transistor substrate and display using the same
WO2015174678A1 (ko) * 2014-05-12 2015-11-19 주식회사 엘지화학 전도성 구조체 및 이의 제조방법
US10141342B2 (en) * 2014-09-26 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR102336004B1 (ko) * 2015-04-28 2021-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치
CN107851406A (zh) * 2015-07-09 2018-03-27 夏普株式会社 有源矩阵基板、显示装置以及制造方法
CN105390451B (zh) * 2015-12-03 2018-03-30 深圳市华星光电技术有限公司 低温多晶硅tft基板的制作方法
KR20170090357A (ko) * 2016-01-28 2017-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 동작 방법
JP6677386B2 (ja) * 2016-02-16 2020-04-08 天馬微電子有限公司 表示装置および表示装置の製造方法
CN113470589B (zh) * 2016-04-04 2022-12-30 株式会社半导体能源研究所 显示装置、显示模块以及电子设备
KR102568632B1 (ko) 2016-04-07 2023-08-21 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
TWI743115B (zh) 2016-05-17 2021-10-21 日商半導體能源硏究所股份有限公司 顯示裝置及其工作方法
TWI753908B (zh) 2016-05-20 2022-02-01 日商半導體能源硏究所股份有限公司 半導體裝置、顯示裝置及電子裝置
JP2017219572A (ja) * 2016-06-03 2017-12-14 株式会社半導体エネルギー研究所 情報端末および学習支援システム
KR102365543B1 (ko) 2016-06-10 2022-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 정보 단말
TWI709128B (zh) 2016-06-30 2020-11-01 日商半導體能源研究所股份有限公司 資訊終端
US10120470B2 (en) 2016-07-22 2018-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device
US10255838B2 (en) 2016-07-27 2019-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6998690B2 (ja) 2016-07-28 2022-01-18 株式会社半導体エネルギー研究所 情報端末
US10733946B2 (en) 2016-08-26 2020-08-04 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI729030B (zh) 2016-08-29 2021-06-01 日商半導體能源研究所股份有限公司 顯示裝置及控制程式
WO2018047067A1 (en) 2016-09-12 2018-03-15 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP6698486B2 (ja) * 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
US10540944B2 (en) 2016-09-29 2020-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising register
JP6864453B2 (ja) * 2016-10-03 2021-04-28 キヤノン株式会社 読取装置および制御方法
KR102662057B1 (ko) 2016-10-07 2024-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102393567B1 (ko) 2016-10-21 2022-05-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 동작 방법
JP2018072821A (ja) 2016-10-26 2018-05-10 株式会社半導体エネルギー研究所 表示装置およびその動作方法
TWI607425B (zh) * 2016-11-17 2017-12-01 元太科技工業股份有限公司 畫素結構與驅動方法
CN108074514B (zh) 2016-11-17 2020-11-13 元太科技工业股份有限公司 像素结构与驱动方法
CN114115609A (zh) 2016-11-25 2022-03-01 株式会社半导体能源研究所 显示装置及其工作方法
WO2018104831A1 (en) 2016-12-09 2018-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for operating the same
CN106597715B (zh) * 2017-02-06 2019-08-06 京东方科技集团股份有限公司 一种亚像素单元、显示装置以及该显示装置的驱动方法
US10490130B2 (en) 2017-02-10 2019-11-26 Semiconductor Energy Laboratory Co., Ltd. Display system comprising controller which process data
US10461121B2 (en) 2017-10-17 2019-10-29 Shenzhen China Star Optoelectronics Technology Co., Ltd. Miniature led display panel and miniature led display
CN107871752B (zh) * 2017-10-17 2019-11-15 深圳市华星光电技术有限公司 微型led显示面板及微型led显示器
JP6872571B2 (ja) * 2018-02-20 2021-05-19 セイコーエプソン株式会社 電気光学装置及び電子機器
US11744109B2 (en) * 2018-09-18 2023-08-29 Sony Semiconductor Solutions Corporation Display device and electronic apparatus
JP2020053475A (ja) * 2018-09-25 2020-04-02 株式会社ジャパンディスプレイ 薄膜トランジスタ及び表示装置
CN109742130B (zh) * 2019-01-30 2021-01-26 京东方科技集团股份有限公司 有机电致发光显示器件及控制方法
JP7284986B2 (ja) * 2019-04-08 2023-06-01 株式会社Joled 半導体装置および表示装置
CN112635571A (zh) * 2019-09-24 2021-04-09 乐金显示有限公司 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示设备
CN113889041B (zh) * 2021-09-30 2022-09-27 晟合微电子(肇庆)有限公司 像素电路及显示装置
WO2024033742A1 (ja) * 2022-08-10 2024-02-15 株式会社半導体エネルギー研究所 シフトレジスタ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101425543A (zh) * 2007-10-31 2009-05-06 三星电子株式会社 薄膜晶体管基板和制造薄膜晶体管基板的方法
CN101491086A (zh) * 2006-05-15 2009-07-22 索尼株式会社 成像设备、该成像设备的驱动方法、显示设备和电子装置

Family Cites Families (213)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5154627A (ja) 1974-11-07 1976-05-13 Einosuke Hosaka Funtaioryoshitabutsutaino setsuchakuhoho
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63205963A (ja) * 1987-02-23 1988-08-25 Mitsubishi Electric Corp 薄膜トランジスタ
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0384963A (ja) * 1989-08-29 1991-04-10 Casio Comput Co Ltd 薄膜トランジスタ
JP2638237B2 (ja) * 1989-12-28 1997-08-06 カシオ計算機株式会社 液晶素子
JP2784615B2 (ja) 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06268220A (ja) * 1993-03-17 1994-09-22 Fujitsu Ltd 薄膜トランジスタ
JP2734962B2 (ja) 1993-12-27 1998-04-02 日本電気株式会社 薄膜トランジスタ及びその製造方法
US5847413A (en) * 1994-08-31 1998-12-08 Semiconductor Energy Laboratory Co., Ltd. Differential amplifier circuit and analog buffer
JP4293434B2 (ja) * 1994-08-31 2009-07-08 株式会社半導体エネルギー研究所 液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3286152B2 (ja) 1995-06-29 2002-05-27 シャープ株式会社 薄膜トランジスタ回路および画像表示装置
KR100394896B1 (ko) * 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1020304A (ja) 1996-07-01 1998-01-23 Mitsubishi Electric Corp 反射型液晶表示装置
JP3496431B2 (ja) * 1997-02-03 2004-02-09 カシオ計算機株式会社 表示装置及びその駆動方法
JP2001051292A (ja) 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6573195B1 (en) * 1999-01-26 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere
TW518650B (en) * 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
US8853696B1 (en) * 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW494447B (en) 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4712198B2 (ja) * 2000-02-01 2011-06-29 株式会社半導体エネルギー研究所 表示装置の作製方法
JP3701832B2 (ja) * 2000-02-04 2005-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 薄膜トランジスタ、液晶表示パネル、および薄膜トランジスタの製造方法
JP2001296553A (ja) * 2000-04-14 2001-10-26 Advanced Display Inc 表示装置および表示装置の製造方法
US7321353B2 (en) * 2000-04-28 2008-01-22 Sharp Kabushiki Kaisha Display device method of driving same and electronic device mounting same
JP2002140052A (ja) 2000-08-23 2002-05-17 Semiconductor Energy Lab Co Ltd 携帯情報装置及びその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002169499A (ja) 2000-11-30 2002-06-14 Sanyo Electric Co Ltd 表示パネルの駆動方法及び表示パネルの駆動制御装置
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP5028723B2 (ja) 2001-08-16 2012-09-19 奇美電子股▲ふん▼有限公司 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
TW574529B (en) * 2001-09-28 2004-02-01 Tokyo Shibaura Electric Co Organic electro-luminescence display device
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003338628A (ja) 2002-05-20 2003-11-28 Seiko Epson Corp 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004087682A (ja) * 2002-08-26 2004-03-18 Chi Mei Electronics Corp 薄膜トランジスタ、画像表示素子および画像表示装置
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
TW594635B (en) 2003-03-06 2004-06-21 Toppoly Optoelectronics Corp Pixel driving circuit of display device
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4482790B2 (ja) 2003-07-23 2010-06-16 東芝ライテック株式会社 自発光装置
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4504645B2 (ja) * 2003-08-27 2010-07-14 明義 三上 複合発光装置
WO2005048222A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device, method for manufacturing the same, and tv set
JP2005190797A (ja) * 2003-12-25 2005-07-14 Seiko Epson Corp 有機ｅｌ装置および電子機器
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4036838B2 (ja) * 2004-03-12 2008-01-23 インターナショナル・ビジネス・マシーンズ・コーポレーション セキュリティ装置、情報処理装置、セキュリティ装置が実行する方法、情報処理装置が実行する方法、該方法を実行させるための装置実行可能なプログラムおよびチケット・システム
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
JP4245158B2 (ja) * 2004-04-19 2009-03-25 パナソニック株式会社 Ｆｅｔ型強誘電体メモリセルおよびｆｅｔ型強誘電体メモリ
KR101054341B1 (ko) * 2004-04-30 2011-08-04 삼성전자주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP2005327966A (ja) * 2004-05-17 2005-11-24 Seiko Epson Corp 半導体装置、電気光学装置、集積回路及び電子機器
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2006084758A (ja) 2004-09-16 2006-03-30 Seiko Epson Corp 電気光学装置用駆動回路及び方法、電気光学装置、並びに電子機器
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
TWI278800B (en) 2004-10-28 2007-04-11 Au Optronics Corp Current-driven OLED panel and related pixel structure
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7601984B2 (en) * 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100953596B1 (ko) * 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100911698B1 (ko) * 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US20060118869A1 (en) 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
KR101142996B1 (ko) * 2004-12-31 2012-05-08 재단법인서울대학교산학협력재단 표시 장치 및 그 구동 방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP5116251B2 (ja) * 2005-05-20 2013-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7537976B2 (en) * 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2006003924A (ja) * 2005-08-31 2006-01-05 Kenji Sato 蛍光電子ペーパ
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5427340B2 (ja) * 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
EP1935027B1 (en) 2005-10-14 2017-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI311737B (en) * 2005-11-17 2009-07-01 Chi Mei El Corporatio Structure of display panel
JP5386084B2 (ja) 2005-11-18 2014-01-15 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI328213B (en) * 2005-12-16 2010-08-01 Chi Mei El Corp Plate display and pixel circuitry
US7314801B2 (en) 2005-12-20 2008-01-01 Palo Alto Research Center Incorporated Semiconductor device having a surface conducting channel and method of forming
WO2007075965A2 (en) * 2005-12-20 2007-07-05 Northwestern University Inorganic-organic hybrid thin-film transistors using inorganic semiconducting films
TWI404227B (zh) 2005-12-20 2013-08-01 Semiconductor Energy Lab 半導體裝置及其製造方法、以及顯示裝置和電子設備
JP2007194194A (ja) 2005-12-22 2007-08-02 Matsushita Electric Ind Co Ltd エレクトロルミネッセンス素子およびこれを用いた表示装置、露光装置、照明装置
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
EP2025004A1 (en) * 2006-06-02 2009-02-18 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7586423B2 (en) * 2006-06-30 2009-09-08 Research In Motion Limited Handheld electronic device and method for dual-mode disambiguation of text input
KR20080002186A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판
JP2008033066A (ja) 2006-07-28 2008-02-14 Sony Corp 表示動作制御装置、表示装置、電子機器、表示動作制御方法及びコンピュータプログラム
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
TWI675358B (zh) 2006-09-29 2019-10-21 日商半導體能源研究所股份有限公司 顯示裝置和電子裝置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008116855A (ja) 2006-11-08 2008-05-22 Nippon Kayaku Co Ltd 発光電気泳動セル、発光電子ペーパー及び発光表示装置
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
US7782278B2 (en) * 2006-12-14 2010-08-24 Himax Technologies Limited Intra-pixel convolution for AMOLED
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
US8436349B2 (en) * 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP4300491B2 (ja) 2007-03-13 2009-07-22 ソニー株式会社 ディスプレイ装置
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276211A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
TWI360088B (en) * 2007-04-20 2012-03-11 Chi Mei El Corp Pixel circuit and display device having the pixel
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR20080099084A (ko) 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5164427B2 (ja) * 2007-05-11 2013-03-21 株式会社ジャパンディスプレイウェスト 半導体装置およびその駆動方法、表示装置およびその駆動方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
JP5241143B2 (ja) * 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
KR100848341B1 (ko) * 2007-06-13 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100873705B1 (ko) 2007-06-22 2008-12-12 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
JP5133616B2 (ja) * 2007-06-28 2013-01-30 本田技研工業株式会社 燃料電池
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP2009043748A (ja) 2007-08-06 2009-02-26 Seiko Epson Corp 半導体装置および電気光学装置
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5489445B2 (ja) 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US8319214B2 (en) * 2007-11-15 2012-11-27 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
JP2010103451A (ja) * 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
US20110006297A1 (en) * 2007-12-12 2011-01-13 Idemitsu Kosan Co., Ltd. Patterned crystalline semiconductor thin film, method for producing thin film transistor and field effect transistor
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
TWI372379B (en) * 2007-12-31 2012-09-11 Au Optronics Corp Liquid crystal display apparatus and bandgap reference circuit thereof
JP5213458B2 (ja) * 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5511139B2 (ja) 2008-01-10 2014-06-04 シチズンホールディングス株式会社 表示装置
US20100295042A1 (en) 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5207885B2 (ja) * 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN103985718B (zh) * 2008-09-19 2019-03-22 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102509736B (zh) 2008-10-24 2015-08-19 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR102163686B1 (ko) 2008-11-21 2020-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20230165355A (ko) * 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN104992980B (zh) 2009-10-16 2018-11-20 株式会社半导体能源研究所 逻辑电路和半导体器件
WO2011046015A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
CN107731931B (zh) 2009-10-21 2021-03-23 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101491086A (zh) * 2006-05-15 2009-07-22 索尼株式会社 成像设备、该成像设备的驱动方法、显示设备和电子装置
CN101425543A (zh) * 2007-10-31 2009-05-06 三星电子株式会社 薄膜晶体管基板和制造薄膜晶体管基板的方法

Also Published As

Publication number Publication date
US11107396B2 (en) 2021-08-31
JP2015092575A (ja) 2015-05-14
TWI621114B (zh) 2018-04-11
JP2020074410A (ja) 2020-05-14
TW201638919A (zh) 2016-11-01
TWI553607B (zh) 2016-10-11
US20190012960A1 (en) 2019-01-10
EP2491594A1 (en) 2012-08-29
US20160035275A1 (en) 2016-02-04
KR101875794B1 (ko) 2018-08-09
JP2023164438A (ja) 2023-11-10
JP2013092783A (ja) 2013-05-16
US20210383750A1 (en) 2021-12-09
TWI588802B (zh) 2017-06-21
KR20140026659A (ko) 2014-03-05
JP6639568B2 (ja) 2020-02-05
JP2017017356A (ja) 2017-01-19
JP7090193B2 (ja) 2022-06-23
US9165502B2 (en) 2015-10-20
WO2011048924A1 (en) 2011-04-28
US20110090207A1 (en) 2011-04-21
KR101582636B1 (ko) 2016-01-07
CN104681568A (zh) 2015-06-03
CN107731931A (zh) 2018-02-23
KR20170102395A (ko) 2017-09-08
JP2011141524A (ja) 2011-07-21
US10083651B2 (en) 2018-09-25
EP2491594A4 (en) 2015-09-16
TWI506611B (zh) 2015-11-01
JP2018157226A (ja) 2018-10-04
TW201207815A (en) 2012-02-16
JP5154627B2 (ja) 2013-02-27
TW201727611A (zh) 2017-08-01
CN112447130A (zh) 2021-03-05
CN104681568B (zh) 2017-11-21
US20240203337A1 (en) 2024-06-20
US20150070254A1 (en) 2015-03-12
US10657882B2 (en) 2020-05-19
US8890781B2 (en) 2014-11-18
US20200258449A1 (en) 2020-08-13
JP2016128913A (ja) 2016-07-14
CN102576734A (zh) 2012-07-11
JP2021106276A (ja) 2021-07-26
JP5947864B2 (ja) 2016-07-06
KR20120096463A (ko) 2012-08-30
JP2023174719A (ja) 2023-12-08
MY166003A (en) 2018-05-21
JP6853338B2 (ja) 2021-03-31
TW201543440A (zh) 2015-11-16
JP2022130464A (ja) 2022-09-06
KR101293261B1 (ko) 2013-08-09
JP7337230B2 (ja) 2023-09-01
SG178058A1 (en) 2012-03-29
KR20120079830A (ko) 2012-07-13
CN107731931B (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
CN102576734B (zh) 显示装置和包括显示装置的电子设备
KR102329497B1 (ko) 표시 장치 및 이 표시 장치를 구비한 전자 기기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant