JP2020053475A - 薄膜トランジスタ及び表示装置 - Google Patents

薄膜トランジスタ及び表示装置 Download PDF

Info

Publication number
JP2020053475A
JP2020053475A JP2018179131A JP2018179131A JP2020053475A JP 2020053475 A JP2020053475 A JP 2020053475A JP 2018179131 A JP2018179131 A JP 2018179131A JP 2018179131 A JP2018179131 A JP 2018179131A JP 2020053475 A JP2020053475 A JP 2020053475A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
gate insulating
gate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018179131A
Other languages
English (en)
Other versions
JP2020053475A5 (ja
Inventor
将志 津吹
Masashi Tsubuki
将志 津吹
達也 戸田
Tatsuya Toda
達也 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2018179131A priority Critical patent/JP2020053475A/ja
Priority to PCT/JP2019/030207 priority patent/WO2020066288A1/ja
Publication of JP2020053475A publication Critical patent/JP2020053475A/ja
Priority to US17/199,991 priority patent/US12010871B2/en
Publication of JP2020053475A5 publication Critical patent/JP2020053475A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80516—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】酸化物半導体を活性層とするトランジスタのオフリーク電流を十分に小さくするとともに、大型基板に対して多数のトランジスタを形成する際にも均一な特性が得られ、なおかつ製造工程への負荷を小さくすること。【解決手段】少なくともインジウム及びガリウムを含む酸化物半導体からなる活性層と、少なくとも１つのゲート電極と、前記活性層と前記ゲート電極間の前記ゲート電極側に配置された第１ゲート絶縁層と、前記活性層と前記ゲート電極化の前記活性層側に配置された水素ブロック層である第２ゲート絶縁層と、を有する薄膜トランジスタ。【選択図】図１

Description

本発明は、薄膜トランジスタ及び表示装置に関する。
特許文献１には、ゲート電極層に窒素を含むシリコン膜を含んで構成されるゲート絶縁層と、ゲート絶縁層上の酸化物絶縁層と、酸化物絶縁層上に接する酸化物半導体層を有する半導体装置が開示されている。同文献において、ゲート絶縁層は窒化シリコン膜、酸化物絶縁層は酸化物半導体層の構成元素から選択される一又は複数の金属元素を含む酸化物膜であり、ゲート絶縁層の膜厚は、酸化物絶縁層よりも厚い。
特開２０１３-２５４９５０号公報
インジウム、ガリウム等の第１３族元素等を含んだＩＧＯ、ＩＧＺＯ等の酸化物半導体を活性層とするトランジスタは、オフリーク電流が非常に小さいため、これを表示装置の駆動素子等に用いた場合には低消費電力を実現できる。また容量と接続するスイッチング素子として用いた場合の電荷保持性能が高いため、各種の応用が期待される。
しかしながら、酸化物半導体は水素に対する感受性が高く、水素に暴露されることにより活性層がｎ型化し、オフリーク電流を十分に下げることができなくなる。ゲート絶縁層として、窒化シリコンを用いた場合、製膜プロセスに使用されるアンモニアガスに由来する水素が窒化シリコン中に残留し、これが拡散により酸化物半導体に悪影響を及ぼす。この窒化シリコン中の水素の含有量は、フラットパネルディスプレイ製造に用いられるマザーガラスなどの大型の基板に対して窒化シリコン膜を製膜する際には、面内の制御が難しく、その分布が不均一となってしまい、均一な特性のトランジスタを得るのは難しい。
あるいは、ゲート絶縁層として酸化シリコンを用いた場合、十分に厚膜として形成すれば、製膜プロセス中の水素の混入は避けられるが、一方で酸化シリコンは比誘電率が４前後と、窒化シリコンの比誘電率である８程度に比べて小さく、十分なドレイン電流を得るためには膜厚を薄くしなければならず、段差のカバレッジ不良や絶縁破壊耐性の低下が心配される。
本発明は、上記事情に鑑みてなされたものであり、酸化物半導体を活性層とするトランジスタのオフリーク電流を十分に小さくするとともに、大型基板に対して多数のトランジスタを形成する際にも均一な特性が得られ、なおかつ製造工程への負荷を小さくすることを目的とする。
上記課題を解決すべく本出願において開示される発明は種々の側面を有しており、それ
ら側面の代表的なものの概要は以下の通りである。
（１）少なくともインジウム及びガリウムを含む酸化物半導体からなる活性層と、少なくとも１つのゲート電極と、前記活性層と前記ゲート電極間の前記ゲート電極側に配置された第１ゲート絶縁層と、前記活性層と前記ゲート電極化の前記活性層側に配置された水素ブロック層である第２ゲート絶縁層と、を有する薄膜トランジスタ。
（２）（１）において、前記第１ゲート絶縁層は窒化シリコン層であり、前記第２ゲート絶縁層は酸化シリコン層であり、前記第２ゲート絶縁層の厚みが前記第１ゲート絶縁層より厚い薄膜トランジスタ。
（３）（２）において、前記第１ゲート絶縁層の厚みは３０ｎｍ以上４００ｎｍ以下であり、前記第２ゲート絶縁層の厚みは５０ｎｍ以上５００ｎｍ以下であり、前記第１ゲート絶縁層と前記第２ゲート絶縁層の合計の厚みは４００ｎｍ以上である、薄膜トランジスタ。
（４）（２）又は（３）において、前記第１ゲート絶縁層と前記第２ゲート絶縁層の厚みの差は５０ｎｍ以上である、薄膜トランジスタ。
（５）（２）〜（４）のいずれかにおいて、前記第１ゲート絶縁層と前記第２ゲート絶縁層の合計の厚みは６００ｎｍ以下である、薄膜トランジスタ。
（６）（１）〜（５）のいずれかにおいて、前記ゲート電極は、前記活性層の下部に設けられた下部ゲート電極と、前記活性層の上部に設けられた上部ゲート電極からなる、薄膜トランジスタ。
（７）（１）〜（６）のいずれかの薄膜トランジスタを用いた表示装置。
本発明の実施形態に係るトランジスタの断面を説明する図である。 本発明の実施形態に係るトランジスタと、当該トランジスタを使用したＯＬＥＤである表示装置及びその製造方法を説明する図である。 本発明の実施形態に係るトランジスタと、当該トランジスタを使用したＬＣＤである表示装置及びその製造方法を説明する図である。 作成したトランジスタのゲート電圧に対するドレイン電流値の測定結果を示すグラフである。
図１は本発明の実施形態に係るトランジスタ１０の断面を説明する図である。
トランジスタ１０は、基板１上に形成されたアンダーコート層２上にフォトリソグラフィの手法を用いて形成されたいわゆる薄膜トランジスタである。本実施形態では、トランジスタ１０は、活性層である酸化物半導体層１３の上下にそれぞれゲート電極を有する、いわゆるデュアルゲート構造であるが、これに替えて、酸化物半導体層１３の上下いずれか片側のみにゲート電極を有する、いわゆるスタガ型、あるいは逆スタガ型の構造であってもよい。
基板１は、ガラス基板、石英基板、樹脂基板等の無機又は有機基板であり、剛性を持つものであっても、可撓性を持つものであってもよい。また、アンダーコート層２は、不純物に対するバリア層として機能する膜である。アンダーコート層２上には、下部ゲート電極層１１が形成される。下部ゲート電極層１１は金属若しくは合金層、又は導電性金属酸化物やその他の導電性材料からなってよく、好ましくは低抵抗性の材料を選択する。
下部ゲート電極層１１上に、下部ゲート絶縁層１２が形成される。下部ゲート絶縁層１２は、ゲート電極層１１と接する下部第１ゲート絶縁層１２１と、下部ゲート絶縁層１２上に形成される酸化物半導体層１３と接する下部第２ゲート絶縁層１２２を含み、下部第１ゲート絶縁層１２１と下部第２ゲート絶縁層１２２はその材質が異なる。ここでは、下部第１ゲート絶縁層１２１は、組成あるいは製造プロセス上の理由から、内部に水素を含有する層である。一方、下部第２ゲート絶縁層１２２は、内部に水素を事実上含まない層であり、下部第１ゲート絶縁層１２１から酸化物半導体層１３への水素の拡散を妨げる、水素ブロック層として機能する層である。
本実施形態では、下部第１ゲート絶縁層１２１は窒化シリコン、下部第２ゲート絶縁層１２２は酸化シリコン層であり、比誘電率は下部第１ゲート絶縁層１２１がおよそ８に対し、下部第２ゲート絶縁層１２２は４であって、下部第１ゲート絶縁層１２１の方が比誘電率が大きい。下部第１ゲート絶縁層１２１の厚みは３０ｎｍ以上４００ｎｍ以下、好ましくは５０ｎｍ以上３００ｎｍ以下とし、より好ましくは１００ｎｍ以上２００ｎｍ以下とする。また、下部第２ゲート絶縁層１２２の厚みは５０ｎｍ以上５００ｎｍ以下、好ましくは１００ｎｍ以下４００ｎｍ以下とし、より好ましくは２００ｎｍ以上３００ｎｍ以下とする。また、下部第１ゲート絶縁層１２１と下部第２ゲート絶縁層１２２の合計の厚みは４００ｎｍ以上とする。下部第１ゲート絶縁層１２１と下部第２ゲート絶縁層１２２の合計の厚みの上限は必ずしも設ける必要はないが、製膜時間の観点から、６００ｎｍ以下とすることが製造上好ましい。
また、下部第２ゲート絶縁層１２２の厚みは下部第１ゲート絶縁層１２１の厚みより厚くすることが望ましい。そして、下部第２ゲート絶縁層１２２の厚みと下部第１ゲート絶縁層１２１の厚みとの差は、好ましくは５０ｎｍ以上とし、より好ましくは１００ｎｍ以上とする。
以上の下部第１ゲート絶縁層１２１と下部第２ゲート絶縁層１２２を積層する理由は、下部第１ゲート絶縁層１２１は製造工程により組織中に水素を含有するため、酸化物半導体層１３と直接接触させることなく、水素の酸化物半導体層１３への拡散を妨げることにある。そのため、下部第２ゲート絶縁層１２２は、下部第１ゲート絶縁層１２１から酸化物半導体層１３への水素の拡散を妨げる性能が必要であるが、本実施形態で下部第２ゲート絶縁層１２２に用いている酸化シリコンは、拡散による水素の組織中への侵入を防ぐ性質は持っていない。そのため、下部第２ゲート絶縁層１２２には、トランジスタ１０の製造工程における加熱等により、下部第１ゲート絶縁層１２１からの水素の拡散が生じたとしても、実質的に水素が下部第２ゲート絶縁層１２２を透過することのない厚みが必要であり、それ故に下部第１ゲート絶縁層１２１よりも厚みが厚い必要がある。
一方で、酸化シリコンは前述の通り誘電率が低いため、ゲート絶縁層１２を酸化シリコンのみで生成すると、ドレイン電流の不足が生じるか、または厚膜化によるプロセスコストの増大が生じるため、誘電率の高い窒化シリコンによる下部第１ゲート絶縁層１２１を、酸化物半導体層１３からできるだけ離れた、下部ゲート電極層１１と接する位置に設け、ゲート絶縁層１２全体での誘電率を高める。ゲート絶縁層１２全体での誘電率を十分に確保するためと、水素の酸化物半導体層１３への拡散を抑制するため、下部第１ゲート絶縁層１２１と下部第２ゲート絶縁層１２２の合計の厚みは４００ｎｍ以上とする。
なお、下部第２ゲート絶縁層１２２の材質として、酸化シリコン以外の材質を用いてもよい。水素ブロック性能が高く、誘電率も高い材質であれば、下部第２ゲート絶縁層１２２の厚みは上記数値範囲に限定されることなく設定してもよい。そのような材質の例としては、酸化アルミニウムや酸化ハフニウムを挙げることができる。
さらに、下部ゲート絶縁層１２上であって、下部ゲート電極層１１に重畳する領域に、酸化物半導体層１３が形成される。酸化物半導体層１３は、トランジスタ１０の活性層であり、第１３族元素の内、少なくともインジウム及びガリウムを含む金属酸化物である。本実施形態では、酸化物半導体層１３は、いわゆるＩＧＺＯとして知られるインジウム、ガリウム及び亜鉛の酸化物からなる透明半導体である。
酸化物半導体層１３及びゲート絶縁層１２上に、酸化物半導体層１３に一部分が接するように、電極層１４が形成される。電極層１４は、パターニングにより、ソース電極及びドレイン電極としての形状を有し、酸化物半導体層１３上で互いに接することなく、所定の距離を離して配置される。そのため、酸化物半導体層１３上には、電極層１４に覆われない部分が存在する。電極層１４は、下部ゲート電極１１と同様に、金属若しくは合金層、又は導電性金属酸化物やその他の導電性材料からなってよく、好ましくは低抵抗性の材料を選択する。また、電極層１４は単層であっても、複層であってもよい。
酸化物半導体層１３、電極層１４上には、さらに上部ゲート絶縁層１５が形成される。上部ゲート絶縁層１５は、上部ゲート電極層１６と接する上部第１ゲート絶縁層１５１と、酸化物半導体層１３と接する上部第２ゲート絶縁層１２２を含み、上部第１ゲート絶縁層１５１と上部第２ゲート絶縁層１５２はその材質が異なる。ここで、上部第１ゲート絶縁層１５１の性状は、すでに説明した下部第１ゲート絶縁層１２１と同様であり、上部第２ゲート絶縁層１５２の性状は、すでに説明した下部第２ゲート絶縁層１２２と同様である。
すなわち、上部第１ゲート絶縁層１５１は、製造工程により組織中に水素を含有する層であり、本実施形態では窒化シリコンである。そして上部第１ゲート絶縁層１５１の厚みは３０ｎｍ以上４００ｎｍ以下、好ましくは５０ｎｍ以上３００ｎｍ以下とし、より好ましくは１００ｎｍ以上２００ｎｍ以下とする。また、上部第２ゲート絶縁層１５２は、内部に水素を事実上含まない層であり、水素ブロック層として機能する層である。上部第２ゲート絶縁層１５２の厚みは、０ｎｍ以上５００ｎｍ以下、好ましくは１００ｎｍ以下４００ｎｍ以下とし、より好ましくは２００ｎｍ以上３００ｎｍ以下とする。
上部第１ゲート絶縁層１５１と上部第２ゲート絶縁層１５２の厚みの合計を４００ｎｍ以上とし、６００ｎｍ以下とすることが製造上好ましいこと、上部第１ゲート絶縁層１５１よりも、上部第２ゲート絶縁層１５２の方が厚みが厚いこと、その差は好ましくは５０ｎｍ以上とし、より好ましくは１００ｎｍ以上とすることについても同様である。
以上より、下部ゲート電極層１１及び上部ゲート電極層１６のいずれに対しても、ゲート絶縁層として、ゲート電極層に接する第１ゲート絶縁層と、酸化物半導体層１３に接する第２ゲート絶縁層を積層し、第２ゲート絶縁層は水素ブロック層として機能し、第１ゲート絶縁層の厚みは３０ｎｍ以上４００ｎｍ以下、好ましくは５０ｎｍ以上３００ｎｍ以下とし、より好ましくは１００ｎｍ以上２００ｎｍ以下とし、第２ゲート絶縁層の厚みは、０ｎｍ以上５００ｎｍ以下、好ましくは１００ｎｍ以下４００ｎｍ以下とし、より好ましくは２００ｎｍ以上３００ｎｍ以下とする。そして、第１ゲート絶縁層と第２ゲート絶縁層の厚みの合計を４００ｎｍ以上６００ｎｍ以下とし、第１ゲート絶縁層よりも、第２ゲート絶縁層の方が厚みが厚く、その差は好ましくは５０ｎｍ以上とし、より好ましくは１００ｎｍ以上とすると良い。
最後に、上部ゲート絶縁層１５上であって、酸化物半導体層１３と重畳する位置に、上部ゲート電極層１６が形成される。上部ゲート電極層１６としては下部ゲート電極層１１と同様に、金属若しくは合金層、又は導電性金属酸化物やその他の導電性材料からなってよく、好ましくは低抵抗性の材料を選択する。
このようにしてトランジスタ１０が基板１上に形成される。そして、トランジスタ１０の用途に応じ、上部ゲート絶縁層１５を貫通するスルーホールを適宜形成し、上部ゲート絶縁層上に形成した適宜の電気回路とを接続することにより、トランジスタ１０を有する任意の装置が形成される。そのような装置として、ＬＣＤやＯＬＥＤのような表示装置が例示される。なお、上述の電気回路は、トランジスタ１０の上にさらに平坦化層等の任意の絶縁層を形成し、その上に形成してもよい。
次に、本発明の実施形態に係るトランジスタと、当該トランジスタを使用した表示装置の製造方法を、図２及び図３を参照して説明する。
[トランジスタ１１０の作製]（図２及び図３）
基板１０１を用意する。基板１０１としては、ガラス基板、石英基板、樹脂基板等が用いられる。樹脂基板を用いることで、基板１０１に可撓性を付与することができる。
基板１０１上に、アンダーコート層１０２を形成する。アンダーコート層１０２は、基板１０１に含まれる不純物、又は基板１０１の裏面側から侵入する不純物に対するバリア膜とすることを目的の一として設けられる。この場合、バリア性に優れた窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム、酸化アルミニウム、又はそれらを含む積層膜として形成することができる。
アンダーコート上に下部ゲート電極層１１１が形成される。下部ゲート電極層１１１としては、例えばアルミニウム、チタン、クロム、モリブデン、タンタル、タングステン等の金属、又はそれらを含む合金を使用することができる。トランジスタ１１０の下部ゲート電極層１１１としては、前述の金属材料のみならず、ＩＴＯ、ＩＺＯ等の透明導電材料等を使用することもできる。当該層をトランジスタ１１０の下部ゲート電極層１１１のみならず、周辺の配線を形成するための導電層として使用する場合は、低抵抗性が求められることから前述の金属材料を用いることがより好ましい。下部ゲート電極層１１１の膜厚は、５０ｎｍ乃至７００ｎｍ、好ましくは１００ｎｍ乃至５００ｎｍ程度で形成されると良い。
下部ゲート電極層１１１上に、下部ゲート絶縁層１１２が形成される。下部ゲート絶縁層１１２は、下部ゲート電極層１１１に接する下部第１ゲート絶縁層と、酸化物半導体層１１３に接する下部第２ゲート絶縁層を含む多層膜であり、本実施形態では、下部第１ゲート絶縁層は窒化シリコン、下部第２ゲート絶縁膜は酸化シリコンとして形成した。下部ゲート絶縁層１１２の厚みや性状については、すでに説明したとおりである。
下部ゲート絶縁層１１２上であって、先に形成した下部ゲート電極層１１１に重畳する領域に、酸化物半導体層１１３が形成される。酸化物半導体層１１３としては、インジウムやガリウム等の第１３族元素等を含んだ金属酸化物、具体的にはＩＧＯ、ＩＧＺＯ等が代表的である。また、酸化物半導体層１１３として、その他の元素、例えば第１４族元素に属するスズ、第４族元素に属するチタン、ジルコニウム等を含んでいても良い。酸化物半導体層１１３の膜厚は、５ｎｍ乃至１００ｎｍ、好ましくは５ｎｍ乃至６０ｎｍ程度で形成されると良い。
酸化物半導体層１１３は、特にその結晶性についての限定は無く、単結晶、多結晶、微結晶のいずれの態様であっても良い。または、非晶質であっても良い。酸化物半導体層１１３の特性としては、酸素欠損等の結晶欠陥が少なく、水素含有濃度は低いことが好ましい。酸化物半導体層１１３に含まれる水素がドナーとして機能し、トランジスタの電流リークを誘発するためである。
酸化物半導体層１１３に接するように、電極層１１４が形成される。電極層１１４は、図中示されるように、ソース電極及びドレイン電極として形成される。電極層１１４は、ゲート電極層１１１と同様、例えばアルミニウム、チタン、クロム、モリブデン、タンタル、タングステン等の金属、又はそれらを含む合金を使用することができる。また、電極層１１４は酸化物半導体層１１３に接して形成されるため、酸化物半導体層１１３に接する面は、両者の接合部においてオーミックな抵抗特性が取れるような材料を選択することが好ましい。電極層１１４の膜厚は、５０ｎｍ乃至１μｍ、好ましくは３００ｎｍ乃至７００ｎｍ程度で形成されると良い。
電極層１１４には、エッチングによるパターニングがなされ、ソース電極及びドレイン電極が形成される。また、この時同時に、周囲の配線回路を形成してもよい。
以上により、逆スタガ型のシングルゲート型のトランジスタが形成される。トランジスタをデュアルゲート型のトランジスタ１１０とする場合には、さらに以下の工程を経ても良い。
すなわち、酸化物半導体層１１３及び電極層１１４上に、上部ゲート絶縁層１１５が形成される。上部ゲート絶縁層１１５は、上部ゲート電極層１１６に接する上部第１ゲート絶縁層と、酸化物半導体層１１３に接する上部第２ゲート絶縁層を含む多層膜であり、本実施形態では、上部第１ゲート絶縁層は窒化シリコン、上部第２ゲート絶縁膜は酸化シリコンとして形成した。上部ゲート絶縁層１１２の厚みや性状についても、すでに説明したとおりである。
上部ゲート絶縁層１１２上であって、酸化物半導体層１１３に重畳する位置に、上部ゲート電極層１１６が形成される。上部ゲート電極層１１６は、下部ゲート電極層１１１と同様に、例えばアルミニウム、チタン、クロム、モリブデン、タンタル、タングステン等の金属、又はそれらを含む合金を使用することができ、また、ＩＴＯ、ＩＺＯ等の透明導電材料等を使用することもできる。上部ゲート電極層１１１の膜厚は、５０ｎｍ乃至７００ｎｍ、好ましくは１００ｎｍ乃至５００ｎｍ程度とすると良い。
以上の工程で、デュアルゲート型のトランジスタ１１０、及び周囲の配線層（図示せず）が形成される。
[表示装置２００の作製]（図２）
トランジスタ１１０の形成後、トランジスタ１１０を覆う平坦化層３１８が形成される。平坦化層３１８は、トランジスタ１１０等による凹凸の緩和を目的の一として設けられる。平坦化層３１８としては、熱硬化型あるいは光硬化型の有機樹脂を用いることができる。平坦化層３１８の膜厚は、３００ｎｍ乃至２μｍ、好ましくは５００ｎｍ乃至１μｍ程度で形成されると良い。
平坦化層３１８に、電極層１１４に達するコンタクトホールが形成される。その後、当該コンタクトホールを介して電極層１１４のドレイン電極と電気的に接続される画素電極３２３が形成される。同図に示すように、コンタクトホール形成後、コンタクトホールを覆うように導電層３１９が形成され、同時に導電層３２１が形成されても良い。導電層３１９は、電極層１１４のドレイン電極と画素電極３２３との接続を良好にすることを目的の一として設けられる。導電層３２１は、容量絶縁層３２２を介して画素電極３２３と重畳するように設けられ、当該重畳箇所で容量を形成することを目的の一として設けられる。
画素電極３２３は、ここでは有機ＥＬ素子３３０の陽極（アノード）として機能する。また、表示装置２００をトップエミッション型として構成する場合は、画素電極３２３は反射電極として形成される。このとき、画素電極３２３には、良好な表面反射性と、有機ＥＬ素子３３０の陽極として機能するための仕事関数が求められる。これらを満たす構成として、画素電極３２３は、最表面をＩＴＯ、ＩＺＯ等のインジウム系酸化物導電層とし、反射性の高いアルミニウムや銀との積層膜として形成されると良い。画素電極の膜厚は、アルミニウムや銀等でなる反射層を５０ｎｍ乃至３００ｎｍ、好ましくは１００ｎｍ乃至２００ｎｍ程度、その上にＩＴＯ、ＩＺＯ等でなる表層を５ｎｍ乃至１００ｎｍ、好ましくは１０ｎｍ乃至５０ｎｍ程度で形成されると良い。
その後、画素電極３２３の端部を覆うと共に、画素電極３２３の上面を露出する開口を有する絶縁層３２４が設けられる。絶縁層３２４から露出する画素電極３２３の上面に相当する領域が、後に有機ＥＬ素子の発光領域となる。絶縁層３２４は、隣接する画素電極３２３を隔離する部材として機能することから、一般的に「隔壁」「バンク」「リブ」等と称される。絶縁層３２４としては、上面の平坦性と共に、開口部分の側壁がなだらかなテーパー形状となるように形成されることが好ましく、平坦化層３１８と同様、熱硬化性あるいは光硬化性の有機樹脂を用いることができる。絶縁層３２４の膜厚は、３００ｎｍ乃至２μｍ、好ましくは５００ｎｍ乃至１μｍ程度で形成されると良い。
露出した画素電極３２３を覆うように、有機層３２５が形成される。有機層３２５は、少なくとも発光層を有し、有機ＥＬ素子３３０の発光部として機能する。有機層３２５は、発光層以外に、正孔注入層、正孔輸送層、電子注入層、電子輸送層といった各種の電荷輸送層が含まれても良く、さらには正孔ブロック層、電子ブロック層等といった各種の電荷ブロック層が含まれても良い。有機層３２５の膜厚は、含まれる層やその光学的特性によって異なるが、５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至１５０ｎｍ程度で形成されると良い。また、同図では有機層３２５は、１つの画素電極３２３上に設けられているが、複数の画素電極３２５と、絶縁層３２４上に連続的に形成されても良い。
有機層３２５の形成後、対向電極３２６が形成される。対向電極３２６は、ここでは有機ＥＬ素子３３０の陰極（カソード）として機能する。また、表示装置２００をトップエミッション型として構成する場合は、対向電極３２６は透明電極として形成される。このとき、対向電極３２６には、有機層３２５から得られる発光を阻害しない高い透過率と、有機ＥＬ素子３３０も陰極として機能するための仕事関数が求められる。これらを満たす構成として、対向電極３２６は、ＩＴＯ、ＩＺＯ等のインジウム系酸化物透明導電層、又はマグネシウム、銀、もしくはそれらの合金、化合物であって、透過率を確保できる程度の薄膜として形成されると良い。対向電極３２６の膜厚は、インジウム系酸化物透明導電層を用いる場合は５０ｎｍ乃至５００ｎｍ、好ましくは１００ｎｍ乃至３００ｎｍ程度、マグネシウム、銀、もしくはそれらの合金、化合物を用いる場合は５ｎｍ乃至５０ｎｍ、好ましくは１０ｎｍ乃至３０ｎｍ程度で形成されると良い。また、対向電極３２６は、複数の有機ＥＬ素子３３０に対して共通の電極であり、複数の画素電極３２５上と、絶縁層３２４上に連続的に形成される。
有機ＥＬ素子３３０は、水分侵入等によって容易に機能劣化を生ずるため、封止層が形成される。同図では、一例として無機絶縁層３３１、有機絶縁層３３２、無機絶縁層３３３を含む封止層が形成される。無機絶縁層３３１、３３３としては、バリア性に優れた窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム、酸化アルミニウム、又はそれらを含む積層膜として形成することができる。有機絶縁層３３２としては、熱硬化型あるいは光硬化型の有機樹脂を用いることができる。封止層を無機絶縁層３３１、３３３と有機絶縁層３３２の積層構造とすることで、工程中に混入したパーティクル等による封止不良を抑制することができる。封止層の膜厚は、無機絶縁層３３１、３３３においてはそれぞれ３００ｎｍ乃至２μｍ、好ましくは５００ｎｍ乃至１μｍ程度、有機絶縁層３３２においては１μｍ乃至２０μｍ、好ましくは２μｍ乃至１０μｍ程度で形成されると良い。
以上の工程によって、ＯＬＥＤである表示装置２００が完成する。なお、図に示すように、無機絶縁層３３３上に、粘着材３３４を介して対向基板３３５が設けられても良い。対向基板３３５は、カバーグラスやタッチセンサ等の機能を有していても良い。
[表示装置４００の作製]（図３）
トランジスタ１１０の形成後、トランジスタ１１０を覆う平坦化層４１８が形成される。平坦化層４１８は、トランジスタ１１０等による凹凸の緩和を目的の一として設けられる。平坦化層４１８としては、熱硬化型あるいは光硬化型の有機樹脂を用いることができる。平坦化層４１８の膜厚は、３００ｎｍ乃至２μｍ、好ましくは５００ｎｍ乃至１μｍ程度で形成されると良い。
平坦化層４１８に、電極層１１４に達するコンタクトホールが形成される。その後、当該コンタクトホールを介して電極層１１４のドレイン電極と電気的に接続される画素電極４２１が形成される。画素電極４２１としては、ＩＴＯ、ＩＺＯ等のインジウム系酸化物透明導電層を用いることができる。画素電極４２１の膜厚は、５０ｎｍ乃至５００ｎｍ、好ましくは１００ｎｍ乃至３００ｎｍ程度で形成されると良い。
画素電極４２１上には、絶縁層４２２を介して共通電極４２３が形成される。共通電極４２３としては、画素電極４２１と同様、ＩＴＯ、ＩＺＯ等のインジウム系酸化物透明導電層を用いることができる。図では共通電極４２３は離散的に表されているが、平面視したとき、これらは互いに接続されて、櫛歯状あるいはスリットを有する板状に形成される。画素電極４２１と共通電極４２３の形状についてはこの限りではなく、板状に形成された共通電極上に、絶縁層４２２を介して櫛歯状あるいはスリットを有する板状の画素電極が形成されても良い。
一方、対向基板４２７上にはカラーフィルタ４２６、及びオーバーコート層４２５が形成され、基板１０１に対向するように配置されると共に、両者の間隙に液晶層４２４が設けられる。液晶層４２４は、前述した画素電極４２１および共通電極４２３とによって、矢印で示すように印加される横電界によって液晶の配向方向が制御され、光線の透過率が制御される。
以上の工程によって、ＬＣＤである表示装置４００が完成する。
図４は、以上説明した工程により作成したトランジスタのゲート電圧に対するドレイン電流値の測定結果を示すグラフである。図の横軸はゲート電圧[V]、縦軸はドレイン電流[A]を示している。
グラフより、ゲート電圧が正の値から０付近になると、トランジスタがオフとなり、ドレイン電流が急激に減少することがわかる。ゲート電圧がおおよそ−１Ｖを下回ると、ドレイン電流値は検出限界を下回り、この測定例では、少なくとも1.0×10-13[A]以下となる。ゲート電圧をそれ以下の負電圧としても、ドレイン電流が検出されることはなく、オフリーク電流は1.0×10-13[A]以下を保っている。
なお、この測定サンプルでは、リーク耐性を測定するためのサンプルとして、ゲート電極の幅を３．５μｍ、長さを１２ｃｍ（１２０，０００μm）とした。したがって、同じ幅３．５μｍのゲート電極を考えると、電極長さ１ｍｍ当たりのオフリーク電流は1.0×10-18[A]以下と極めて小さい値であり、オフリーク電流を十分に小さくすることができている。
また、窒化シリコンなどの水素を含有する層からの酸化物半導体層への水素の拡散が構造上抑制されているため、トランジスタの特性のばらつきが少なく、均一な特性が得られるとともに、ゲート絶縁層の厚みを過度に厚くする必要がないため、製造工程への負荷も小さい。
すなわち、以上説明した本実施形態に係るトランジスタを使用した表示装置２００及び４００においては、オフリーク電流が小さく省電力であって、面内において均一な表現性能が得られる。
１ 基板、２ アンダーコート層、１０ トランジスタ、１１ 下部ゲート電極層、１２ 下部ゲート絶縁層、１３ 酸化物半導体層、１４ 電極層、１５ 上部ゲート絶縁層、１６ 上部ゲート電極層、１０１ 基板、１０２ アンダーコート層、１１０ トランジスタ、１１１ 下部ゲート電極層、１１２ 下部ゲート絶縁層、１１３ 酸化物半導体層、１１４ 電極層、１１５ 上部ゲート絶縁層、１１６ 上部ゲート電極層、１２１ 下部第１ゲート絶縁層、１２２ 下部第２ゲート絶縁層、１５１ 上部第１ゲート絶縁層、１５２ 上部第２ゲート絶縁層、２００ 表示装置、３１８ 平坦化層、３１９ 導電層、３２１ 導電層、３２２ 容量絶縁層、３２３ 画素電極、３２４ 絶縁層、３２５ 有機層、３２６ 対向電極、３３０ 有機ＥＬ素子、３３１ 無機絶縁層、３３２ 有機絶縁層、３３３ 無機絶縁層、３３４ 粘着剤、３３５ 対向基板、４００ 表示装置、４１８ 平坦化層、４２１ 画素電極、４２２ 絶縁層、４２３ 共通電極、４２４ 液晶層、４２５ オーバーコート層、４２６ カラーフィルタ、４２７ 対向基板。

Claims (7)

  1. 少なくともインジウム及びガリウムを含む酸化物半導体からなる活性層と、
    少なくとも１つのゲート電極と、
    前記活性層と前記ゲート電極間の前記ゲート電極側に配置された第１ゲート絶縁層と、
    前記活性層と前記ゲート電極化の前記活性層側に配置された水素ブロック層である第２ゲート絶縁層と、
    を有する薄膜トランジスタ。
  2. 前記第１ゲート絶縁層は窒化シリコン層であり、前記第２ゲート絶縁層は酸化シリコン層であり、前記第２ゲート絶縁層の厚みが前記第１ゲート絶縁層より厚い
    請求項１に記載の薄膜トランジスタ。
  3. 前記第１ゲート絶縁層の厚みは３０ｎｍ以上４００ｎｍ以下であり、前記第２ゲート絶縁層の厚みは５０ｎｍ以上５００ｎｍ以下であり、前記第１ゲート絶縁層と前記第２ゲート絶縁層の合計の厚みは４００ｎｍ以上である、
    請求項２に記載の薄膜トランジスタ。
  4. 前記第１ゲート絶縁層と前記第２ゲート絶縁層の厚みの差は５０ｎｍ以上である、
    請求項２又は３に記載の薄膜トランジスタ。
  5. 前記第１ゲート絶縁層と前記第２ゲート絶縁層の合計の厚みは６００ｎｍ以下である、
    請求項２〜４のいずれか１項に記載の薄膜トランジスタ。
  6. 前記ゲート電極は、前記活性層の下部に設けられた下部ゲート電極と、前記活性層の上部に設けられた上部ゲート電極からなる、
    請求項１〜５のいずれか１項に記載の薄膜トランジスタ。
  7. 請求項１〜６のいずれか１項に記載の薄膜トランジスタを用いた表示装置。

JP2018179131A 2018-09-25 2018-09-25 薄膜トランジスタ及び表示装置 Pending JP2020053475A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018179131A JP2020053475A (ja) 2018-09-25 2018-09-25 薄膜トランジスタ及び表示装置
PCT/JP2019/030207 WO2020066288A1 (ja) 2018-09-25 2019-08-01 薄膜トランジスタ及び表示装置
US17/199,991 US12010871B2 (en) 2018-09-25 2021-03-12 Thin film transistor and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018179131A JP2020053475A (ja) 2018-09-25 2018-09-25 薄膜トランジスタ及び表示装置

Publications (2)

Publication Number Publication Date
JP2020053475A true JP2020053475A (ja) 2020-04-02
JP2020053475A5 JP2020053475A5 (ja) 2021-11-04

Family

ID=69950583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018179131A Pending JP2020053475A (ja) 2018-09-25 2018-09-25 薄膜トランジスタ及び表示装置

Country Status (3)

Country Link
US (1) US12010871B2 (ja)
JP (1) JP2020053475A (ja)
WO (1) WO2020066288A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210193049A1 (en) * 2019-12-23 2021-06-24 Apple Inc. Electronic Display with In-Pixel Compensation and Oxide Drive Transistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054946A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2011141524A (ja) * 2009-10-21 2011-07-21 Semiconductor Energy Lab Co Ltd 表示装置、及び表示装置を有する電子機器
JP2016178279A (ja) * 2014-11-28 2016-10-06 株式会社半導体エネルギー研究所 半導体装置、及び該半導体装置を有する表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102222438B1 (ko) 2012-05-10 2021-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
JP2019186301A (ja) * 2018-04-04 2019-10-24 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054946A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2011141524A (ja) * 2009-10-21 2011-07-21 Semiconductor Energy Lab Co Ltd 表示装置、及び表示装置を有する電子機器
JP2016178279A (ja) * 2014-11-28 2016-10-06 株式会社半導体エネルギー研究所 半導体装置、及び該半導体装置を有する表示装置

Also Published As

Publication number Publication date
US12010871B2 (en) 2024-06-11
WO2020066288A1 (ja) 2020-04-02
US20210202639A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
US9570621B2 (en) Display substrate, method of manufacturing the same
US11348948B2 (en) Manufacturing method of a display device
US8952376B2 (en) Thin film transistor, and method of manufacturing the same
US9640559B2 (en) Low temperature poly-silicon array substrate and forming method thereof
US8835929B2 (en) Pixel structure and thin film transistor
US9214533B2 (en) Semiconductor device having transparent electrodes
KR20150041511A (ko) 표시 장치 및 그 제조 방법
KR20120042029A (ko) 표시 장치 및 그 제조 방법
JP2018125340A (ja) 表示装置
KR102067968B1 (ko) 유기 발광 다이오드 디스플레이 장치 및 이의 제조 방법
US11791346B2 (en) Method for manufacturing a display device
TWI451179B (zh) 畫素結構及其製造方法
KR20170126535A (ko) 박막 트랜지스터 표시판
US9595545B2 (en) Semiconductor device
US9583515B2 (en) Semiconductor device including substrate which is used in display devices
EP3754637B1 (en) Pixel unit, array substrate and display device
US20210210524A1 (en) Thin film transistor and manufacturing method for thin film transistor
US12010871B2 (en) Thin film transistor and display device
KR101604480B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
US20180233596A1 (en) Semiconductor device
US9305939B2 (en) Semiconductor device with oxide layer as transparent electrode
KR102468858B1 (ko) 표시 장치용 기판과 그를 포함하는 표시 장치
US20230418123A1 (en) Active matrix substrate and display device
KR20190001279A (ko) 고 이동도 반도체 물질을 구비한 박막 트랜지스터 기판 및 그 제조 방법
KR102191975B1 (ko) 박막트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210922

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230228