KR101486587B1 - 마스터 전극 및 마스터 전극 형성 방법 - Google Patents

마스터 전극 및 마스터 전극 형성 방법 Download PDF

Info

Publication number
KR101486587B1
KR101486587B1 KR1020087014733A KR20087014733A KR101486587B1 KR 101486587 B1 KR101486587 B1 KR 101486587B1 KR 1020087014733 A KR1020087014733 A KR 1020087014733A KR 20087014733 A KR20087014733 A KR 20087014733A KR 101486587 B1 KR101486587 B1 KR 101486587B1
Authority
KR
South Korea
Prior art keywords
delete delete
layer
carrier
conductive
insulating pattern
Prior art date
Application number
KR1020087014733A
Other languages
English (en)
Other versions
KR20080099233A (ko
Inventor
미카엘 프레덴베르그
패트릭 뮐러
피터 위웬-닐손
세실리아 아론손
마테오 다이네세
Original Assignee
레플리서러스 그룹 에스에이에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레플리서러스 그룹 에스에이에스 filed Critical 레플리서러스 그룹 에스에이에스
Publication of KR20080099233A publication Critical patent/KR20080099233A/ko
Application granted granted Critical
Publication of KR101486587B1 publication Critical patent/KR101486587B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0075—Manufacture of substrate-free structures
    • B81C99/0085—Manufacture of substrate-free structures using moulds and master templates, e.g. for hot-embossing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/003—3D structures, e.g. superposed patterned layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/10—Moulds; Masks; Masterforms
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C25D7/126—Semiconductors first coated with a seed layer or a conductive layer for solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/14—Etching locally
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/07—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process being removed electrolytically
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0117—Pattern shaped electrode used for patterning, e.g. plating or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Abstract

기판을 갖는 전기화학적 셀을 형성하는 전극 및 상기 전극을 형성하는 방법의 개시되어 있다. 상기 전극은 전방측에서 패터닝되는 절연 층(7)이 제공된 캐리어(1)를 포함한다. 전극 층(4) 내의 도전성 재료가 패터닝된 절연 층의 캐비티 내에, 그리고 캐리어와 콘택하도록 도포된다. 접속 층(5)이 캐리어의 후방측에, 그리고 상기 캐리어와 콘택하도록 도포된다. 전극의 주변은 절연 재료에 의해 커버된다.
Figure 112008043530434-pct00001
기판, 전기화학적 셀, 전극, 절연 층, 접속 층.

Description

마스터 전극 및 마스터 전극 형성 방법{MASTER ELECTRODE AND METHOD OF FORMING THE MASTER ELECTRODE}
본 발명은 마스터 전극 및 마스터 전극을 형성하는 방법에 관한 것이다. 마스터 전극은 본원과 함께 출원되고 명칭이 "METHOD OF FORMING A MULTIPLAYER STRUCTURE"(대리인 참조번호: P52190002)인 공동계류중인 스웨덴 특허 출원 번호 0502538-2에 기재된 바와 같은 에칭 및 도금 방법에서 사용 가능하다. 이 특허 명세서의 내용은 본원에 참조된다. 마스터 전극은 단일 또는 다중 층에서 마이크로 또는 나노 구조를 포함하는 애플리케이션의 생성을 가능하게 하는데 적합하다. 마스터 전극은 PWB(인쇄 배선 기판), PCB(인쇄 회로 기판), MEMS(마이크로 전자 기계적 시스템), IC(집적 회로) 상호접속부, 상위 IC 상호접속부, 센서, 평판 디스플레이, 자기 및 광 저장 장치, 태양 전지 및 다른 전자 장치의 제조에 유용하다. 도전성 폴리머 내의 상이한 유형의 구조, 반도체 내의 구조, 금속 내의 구조, 등이 이 마스터 전극을 사용하여 생성될 수 있다. 다공성 실리콘의 구성을 사용함으로써 실리콘 내의 3D-구조조차도 생성할 수 있다.
WO 02/103085는 전기화학적 패턴 복제 방법(ECPR) 및 마이크로 및 나노 구조를 포함하는 어플라이언스(applicace)의 제조를 위한 도전성 마스터 전극의 구성과 관련된다. 마스터 전극에 의해 규정되는 에칭 및 도금 패턴은 전기적 도전성 재료, 기판 상에 복제된다. 마스터 전극은 상기 기판과 밀접하게 되고, 에칭/도금 패턴은 콘택 에칭/도금 프로세스(contact etching/plating process)를 사용함으로써 기판 상에 직접 전달된다. 콘택 에칭/도금 프로세스는 마스터 전극 및 기판 사이의 폐쇄되거나 개방된 캐비티 내에 형성되는 로컬 에칭/도금 셀(local etching/plating cell)에서 수행된다.
마스터 전극은 구조가 구성될 기판과의 협동에 사용된다. 마스터 전극은 에칭 또는 도금이 행해지는 적어도 하나, 통상적으로는 다수의 전기화학적 셀을 형성한다.
마스터 전극은 마스터 전극이 다수의 에칭 또는 도금 프로세스에 사용되어야 하기 때문에 내구성이 있는 재료로 구성될 수 있다.
문제점은 패턴이 기판 상의 이전 구조와 정렬되도록 하기 위하여 마스터 전극이 기판 상의 신중하게 조정된 위치에 배열되어야 한다는 것이다.
부가적인 문제점은 상기 기판이 토포그래피(topography)를 포함할 때 마스터 전극이 기판에 밀접하게 배열되어야 한다는 것이다.
더 부가적인 문제점은 다른 에어리어보다 페리미터(perimeter)에서와 같은 시드 층(seed layer)의 콘택 에어리어에 더 가깝게 위치된 전기화학적 셀에서 에칭 레이트 또는 도금 레이트가 더 높을 수 있다는 것이다.
본 발명의 목적은 전술한 문제점이 적어도 부분적으로 제거되거나 경감되는 전극을 제공하는 것이다.
또 다른 목적은 여러 에칭 또는 도금 프로세스에 사용될 수 있는 마스터 전극을 제공하는 것이다.
부가적인 목적은 셀이 시드 층의 콘택 에어리어에 대해 위치되는 장소와 관계없이 전기화학적 셀에서 개선된 에칭 또는 도금 레이트 균일성을 가능하게 하는 마스터 전극을 제공하는 것이다.
부가적인 목적은 토포그래피를 포함하는 기판에 밀접하게 배열될 수 있는 마스터 전극을 제공하는 것이다.
본 발명의 양상에 따르면, 도전성 또는 반도전성 재료로 이루어진 전면 및 후면을 갖는 디스크를 제공하는 단계; 상기 디스크의 적어도 일부의 경계를 정하는 절연 코팅 층을 형성하는 단계; 상기 전면의 적어도 일부 상에 도전성 재료를 형성하는 전극의 도전성 전극 층을 형성하는 단계로서, 상기 도전성 전극 층은 상기 절연 코팅 층 내의 적어도 하나의 개구를 통하여 상기 디스크와 전기적으로 접속되는, 도전성 전극 층 형성 단계; 상기 도전성 전극 층 상에 적어도 하나의 캐비티를 포함하는 절연 패턴 층을 형성하는 단계를 포함하는 마스터 전극을 형성하는 방법이 제공된다. 상기 방법은 상기 후면의 적어도 일부 상에 도전성 재료의 콘택 층을 형성하는 단계를 더 포함하며, 상기 콘택 층은 상기 절연 코팅 층 내의 적어도 하나의 개구를 통하여 상기 디스크와 전기적으로 접속된다.
또 다른 양상에서, 전면 및 후면을 가지며 절연 재료로 이루어지는 절연 디스크를 제공하는 단계; 도전성 재료의 상기 절연 디스크 내에 접속 비아(via)를 형성하는 단계; 상기 전면의 적어도 일부 상에 도전성 재료의 전극 층을 형성하는 단계로서, 상기 전극 층은 상기 비아와 전기적으로 접속되는, 접속 비아 형성 단계; 상기 전극 층 상에 적어도 하나의 캐비티를 포함하는 절연 패턴 층을 형성하는 단계를 포함하는 마스터 전극을 형성하는 방법이 제공된다. 상기 방법은 상기 후면의 적어도 일부 상에 도전성 재료의 콘택 층을 형성하는 단계를 더 포함할 수 있고, 상기 콘택 층은 상기 비아와 전기적으로 접속된다.
부가적인 양상에서, 도전성 및/또는 반-도전성 재료의 적어도 하나의 층의 디스크를 제공하는 단계; 적어도 부분적으로 절연 재료의 적어도 하나의 층의 절연 층을 형성하는 단계; 상기 절연 재료 내에 적어도 하나의 리세스를 형성하는 단계; 각각의 리세스 내에 전극을 형성하는 도전성 재료의 전극 층을 형성하는 단계, 및 상기 절연 층의 후면에 적어도 하나의 리세스를 형성하는 단계를 포함하는 마스터 전극을 형성하는 방법이 제공된다. 상기 방법은 상기 절연 층의 후면에서 상기 전극 층 및 상기 디스크와 전기적으로 콘택되는 도전성 및/또는 반-도전성 재료의 적어도 하나의 층의 접속 층을 형성하는 단계를 더 포함할 수 있다. 상기 방법은 적어도 또 다른 도전성 층을 도포하는 단계를 더 포함할 수 있다.
부가적인 양상에서, 도전성 및/또는 반-도전성 재료의 적어도 하나의 층의 캐리어를 제공하는 단계; 도전성 및/또는 반-도전성 재료의 상기 층에 여러 개의 리세스를 제공하는 단계; 상기 리세스들 사이에 절연 층의 적어도 하나의 층을 제공하는 단계를 포함하는 마스터 전극을 형성하는 방법이 제공된다. 상기 방법은 상기 적어도 하나의 리세스의 하부면에 도전 전극 층의 적어도 하나의 층을 제공하는 단계를 더 포함할 수 있다. 상기 방법은 상기 캐리어의 후면 측에서 절연 재료의 적어도 하나의 층을 제공하는 단계; 및 접속부를 형성하는 적어도 하나의 리세스를 상기 절연 층 내에 제공하는 단계를 더 포함할 수 있다. 상기 방법은 절연 재료의 상기 리세스에 적어도 하나의 도전성 전극 층을 제공하는 단계를 더 포함할 수 있다. 상기 방법은 상기 적어도 하나의 리세스의 측면에 절연 재료의 적어도 하나의 층을 제공하는 단계를 더 포함할 수 있다. 상기 방법은 캐리어의 전면-측의 실질적으로 모든 표면을 커버하는 절연 재료를 도포하는 단계; 및 캐리어 내의 리세스의 상기 하부면으로부터 절연 재료를 제거하는 단계를 더 포함할 수 있다.
상기 절연 재료는 열적 산화, 열적 질화, 스퍼터링, PECVD 및 ALD를 포함하는 그룹으로부터 선택된 방법에 의해 도포될 수 있다. 상기 절연 재료는 리세스의 상기 측면에 수직인 방향보다 상기 하부면에 수직인 방향에서 에치 레이트(etch rate)가 더 높은 건식-에칭과 같은 이방성 에칭에 의하여 제거될 수 있다. 상기 절연 재료는 리소그래피 및 에칭에 의해 리세스의 하부면으로부터 제거될 수 있다.
실시예에서, 상기 방법은 에치-마스크(etch-mask)로서 상기 절연 재료 층을 사용함으로써 상기 캐리어에 상기 적어도 하나의 리세스를 형성하는 단계를 더 포함할 수 있다. 부가적인 절연 재료의 적어도 하나의 층이 상기 절연 층 위에 배열될 수 있다.
또 다른 양상에서, 적어도 부분적으로 도전성 재료의 캐리어; 실질적으로 상기 캐리어의 전면에 배열되고 적어도 하나의 캐비티를 포함하는, 적어도 부분적으로 절연 재료의 적어도 하나의 층의 절연 패턴 층을 포함하는, 기판을 갖는 전기화학적 셀을 형성하는 마스터 전극이 제공되며; 상기 캐리어는 절연 코팅 층이 제공되는 도전성 또는 반-도전성 재료의 적어도 하나의 층의 디스크; 및 상기 디스크의 전면을 적어도 부분적으로 커버하고 상기 디스크와 전기적으로 콘택하는 전극 형성 재료의 적어도 하나의 도전성 전극 층을 포함한다. 상기 캐리어는 상기 디스크의 후면의 적어도 일부를 커버하고/하거나 상기 디스크 및 상기 전극 층과 전기적으로 접속하는 도전성 재료의 적어도 하나의 층의 접속부를 포함할 수 있다. 상기 절연 코팅 층은 상기 디스크의 전면-측 및 후면측의 중앙부를 제외한 상기 디스크에서 도전성 또는 반도전성 재료의 모든 부분을 커버할 수 있다. 상기 절연 코팅 층은 상기 디스크의 특정 부분을 선택적으로 커버하거나 상기 디스크의 도전성 또는 반도전성 층의 실질적으로 모든 부분을 커버할 수있고, 상기 절연 재료 코팅의 부분은 예를 들어, 습식-에칭 또는 건식-에칭 방법과 같은 에칭 방법; 또는 기계적 연마 방법에 의하여 선택된 에어리어에서 제거된다.
또 다른 양상에서, 적어도 부분적으로 도전성 및/반-도전성 재료의 적어도 하나의 층의 캐리어; 실질적으로 상기 캐리어의 전면에 배열되는 적어도 부분적으로 절연 재료의 적어도 하나의 층의 절연 패턴 층을 포함하는, 기판을 갖는 전기화학적 셀을 형성하는 마스터 전극이 제공되며; 상기 캐리어는 아마도 투명한 절연 재료의 적어도 하나의 층을 디스크; 상기 디스크의 전면의 적어도 일부를 커버하는, 전극 형성 재료의 적어도 하나의 층의 도전성 전극 층; 상기 전극 층과 전기적으로 콘택하는, 도전 재료의 적어도 하나의 층의 비아 층을 포함한다. 접속 층은 상기 비아 층 및 전극 층과 전기적으로 콘택할 수 있다. 접속 층은 디스크의 후방측면의 적어도 일부를 커버하는 도전성 재료의 적어도 하나의 층을 포함할 수 있다. 상기 디스크는 아마도 투명한 절연 재료의 적어도 하나의 층을 포함할 수 있고, 여기서 디스크의 적어도 일부는 도전성 또는 반도전성 재료를 포함한다. 도전성 또는 반도전성 부분은 상기 절연 디스크의 중앙에 도포될 수 있다.
또 다른 양상에서, 도전성 및/또는 반-도전성 재료의 적어도 하나의 층의 디스크; 적어도 부분적으로 절연 재료의 적어도 하나의 층의 절연 층을 포함하는, 기판을 갖는 전기화학적 셀을 형성하는 마스터 전극이 제공되며; 전방측의 상기 절연 패턴 층에는 전극을 형성하는 도전성 재료의 도전성 전극 층이 각각 제공되는 적어도 하나의 리세스가 제공되며; 후방측의 상기 절연 층에는 적어도 하나의 리세스가 제공된다. 상기 절연 층은 상기 디스크를 실질적으로 둘러싸도록 배열될 수 있다. 상기 절연 층의 후방측 상의 리세스에는 상기 디스크 및 상기 전극 층과 전기적으로 콘택하는 도전성 및/또는 반-도전성 재료의 적어도 하나의 층으로 이루어지는 접속 층이 제공될 수 있다. 상기 마스터 전극은 적어도 하나의 또 다른 도전성 층을 포함할 수 있다.
또 다른 양상에서, 도전성 및/또는 반-도전성 재료의 적어도 하나의 층의 캐리어를 포함하는, 기판을 갖는 전기화학적 셀을 형성하는 마스터 전극이 제공되며; 전방측의 상기 캐리어에는 여러 개의 리세스 및 상기 리세스들 사이에 배열되는 절연 층의 적어도 하나의 층이 제공된다. 도전성 및/또는 반-도전성 재료의 상기 적어도 하나의 층 내의 각각의 리세스는 하부면 및 측면을 포함할 수 있고, 상기 측면에는 절연 재료의 적어도 하나의 층이 제공된다. 상기 하부면에는 전극을 형성하는 도전성 재료의 도전성 전극 층의 적어도 하나의 층이 제공될 수 있다.
실시예에서, 상기 캐리어는 도전성 및/또는 반-도전성 재료의 적어도 하나의 층으로 제조될 수 있고, 상기 캐리어에는 상기 절연 패턴 층의 캐비티 내에 전극을 형성하는 도전성 재료의 도전성 전극 층이 제공될 수 있다. 상기 캐리어는 도전성 및/또는 반도전성 재료의 적어도 하나의 층으로 제조될 수 있고; 리세스는 패턴을 형성하는 상기 전면에 제공되며, 절연 재료는 상기 리세스 사이의 에어리어를 커버하도록 배열되고 도전성 전극 층(4)은 상기 리세스의 하부면에 배열된다.
실시예에서, 상기 마스터 전극에는 기판에 대한 콘택을 배열하기 위하여 리세스가 제공될 수 있다. 콘택 수단은 전극이 상기 전극 표면과의 전기적 콘택을 형성하기 위하여 상기 기판에 적용될 때, 기판 표면과 맞물리도록 배열될 수 있다. 상기 콘택 수단은 상기 절연 재료의 외부의 캐리어의 외부면에 배열될 수 있다.
실시예에서, 디스크는 탄성 및/또는 가요성 재료로 제조될 수 있다. 절연 패턴 층의 전면에는 콘택될 기판의 3차원 구조에 대응하는 구성이 제공될 수 있다.
실시예에서, 절연 패턴 층의 캐비티의 측벽은 전면에 대한 법선에 대하여 기울어져 배열될 수 있다.
실시예에서, 상기 도전성 전극 층과 콘택하는 절연 패턴 층의 캐비티 내에 애노드 재료가 사전증착된다. 상기 애노드 재료는 전기도금, 무전해 도금, 침지 도금, CVD, MOCVD, (하전된) 파우더-코팅, 화학적 그래프팅(chemical grafting), 전기그래프팅, 및 이의 조합으로 사전증착될 수 있다. 상기 애노드 재료를 증착하는 방법은 전기도금 또는 무전해 도금일 수 있다.
실시예에서, 상기 캐리어의 층은 마스터 전극이 기판에 대해 가압될 때, 상기 절연 패턴 층 및 상기 기판 표면 사이의 콘택을 제공하고, 기판의 굴곡(waviness) 또는 불균일성을 보상하도록 가요성이 있을 수 있다. 상기 캐리어의 층은 상기 마스터 전극을 기판과 콘택시키기 위해 힘을 가할 때, 상기 절연 패턴 층의 캐비티 내로 벤딩(bending)되는 것을 피하기 위하여 강성일 수 있다. 캐리어의 벤딩은 25% 미만과 같은 50% 미만, 예를 들어, 10% 미만, 가령, 1% 미만일 수 있다. 캐리어는 유리, 석영 실리콘 웨이퍼와 같은 실질적으로 동일하거나 더 높은 가요성을 가질 수 있다.
실시예에서, 도전성 및/또는 반도전성 재료의 적어도 하나의 층은 도전성 폴리머, 도전성 페이스트(conducting paste), 금속, Fe, Cu, Au, Ag, Pt, Si, SiC, Sn, Pd, Pt, Co, Ti, Ni, Cr, Al, 인듐-주석-산화물(ITO), SiGe, GaAs, InP, Ru, Ir, Re, Hf, Os, Rh, 합금, 인 합금, SnAg, PbAg, SnAgCu, NiP, AuCu, 실리사이드, 스테인리스강, 황동, 땜납 재료 및 이의 조합을 포함하는 그룹으로부터 선택될 수 있다. 도전성 재료의 적어도 하나의 층은 Cr, Ti, Au, Pt를 포함하는 그룹으로부터 선택된 금속일 수 있다. 도전성 재료의 적어도 하나의 층은 Au 또는 Pt를 포함할 수 있다. 반도전성 재료의 적어도 하나의 층은 Si일 수 있다. 절연 재료는 SiO2와 같은 산화물, 석영, 유리, SiN과 같은 질화물, 폴리머, 폴라이미드, 폴리우레탄, 에폭시 폴리머, 아크릴레이트 폴리머, PDMS, (천연) 고무, 실리콘, 래커, 엘라스토머, 니트릴 고무, EPDM, 네오프렌, PFTE, 파릴렌, 및 이의 조합을 포함하는 그룹으로부터 선택될 수 있다. 절연 재료는 열적-산화, 플라즈마-강화된-화학적-기상 증착(PECVD), 물리적 기상 증착(PVD), 화학적-기상-증착(CVD), 전기적 양극산화, 원자-층-증착(ALD), 스핀-코팅, 스프레이-코팅, 롤러-코팅, 파우더-코팅, 접착 테이핑, 열분해, 본딩 및 이의 조합을 포함하는 그룹으로부터 선택된 방법으로 도포될 수 있다.
실시예에서, 습식-에칭 또는 건식-에칭 방법은 에칭되지 않아야 하는 표면 상에 도포되는 에치-마스크를 사용하는 단계를 포함할 수 있다. 에치-마스크는 리소그래피 방법으로 패터닝될 수 있다.
실시예에서, 상기 캐리어에 평탄화 단계가 수행될 수 있다. 도전성 전극 층은 Fe, Cu, Ag, Au, Pd, Co, Ti, Ta, Ni, Pt, Cr, Al, W, ITO, Si, Ru, Rh, Re, Os, Hf, Ir, Nb, 다른 금속, 인-합금, SnAg, SnAgCu, CoWP, CoWB, CoWBP, NiP, AuCu, 실리사이드, 흑연, 스테인리스강, 도전성 폴리머, 땜납 폴리머, 도전성 또는 반도전성 산화물 또는 Ru, Ir, Rh, Ti 및/또는 Ta 산화물과 같은 전술한 금속의 산화물의 혼합물인 혼합된 산화물을 포함하는 그룹으로부터 선택된 도전성 및/또는 반도전성 재료의 적어도 하나의 층을 포함할 수 있다. 도전성 전극 층은 ALD, 금속유기-화학적-기상-증착(MOCVD), PVD, CVD, 스퍼터링, 무전해 증착, 침지 증착, 전기증착, 전기-그래프팅, 화학적 그래프팅 및 이의 조합을 포함하는 그룹으로부터 선택된 방법으로 도포될 수 있다. 도전성 전극 층은 PVD/스퍼터링 및 무전해/침지 증착의 조합을 사용함으로써 도포될 수 있다. 상기 도전성 전극 층은 열적 방법에 의해 처리될 수 있다. 열적 방법은 고속-열적-어닐링(RTA)과 같은 어닐링, 노 가열(furnace heating), 핫-플레이트 가열(hot-plate heating) 또는 이의 조합일 수 있고; 상기 방법은 실질적으로 진공, 포밍 가스(forming gas), 수소 가스, 질소 가스, 저 산소 함유량 및 이의 조합을 포함하는 환경에서 수행된다.
실시예에서, 도전성 전극 층은 적어도하나의 재료의 여러 층을 도포하고 다음 층을 도포하기 전에 상기 열적 방법에 의해 적어도 하나의 층을 처리함으로써 형성될 수 있다. 접착 층은 상기 도전성 전극 층을 도포하기 전에 캐리어의 적어도 일부 상에 도포될 수 있고; 상기 접착 층은 상기 캐리어로의 도전성 전극 층의 접착력을 증가시키기 위하여 하나 또는 여러 재료로 이루어질 수 있다. 절연 패턴 층은 여러 개의 리세스가 제공됨으로써 패터닝되는 전기적 절연 재료의 하나 또는 여러 층으로 이루어질 수 있다. 절연 패턴 층은 낮은 표면 거칠기 및 높은 표면 균일도를 가질 수 있다.
실시예에서, 상기 절연 패턴 층의 적어도 하나의 전기적 절연 층은 열적 산화, 열적 질화, PECVD, PVD, CVD, MOCVD, 전기화학적 양극산화, ALD, 스핀-코팅, 스프레이-코팅, 딥-코팅, 커튼-코팅, 롤러-코팅, 파우더-코팅, 열분해, 접착 테이핑, 본딩 및 이의 조합을 포함하는 그룹으로부터 선택된 방법을 사용하여 도포될 수 있다. 접착 층은 상기 절연 패턴 층을 배열하기 전에 상기 캐리어의 적어도 일부 상에 배열될 수 있고; 상기 접착 층은 절연 패턴 층 및 캐리어 사이의 접착 특성을 개선시키는 재료의 적어도 하나의 층을 포함할 수 있다. 접착 층은 Pt, Al, Ni, Pd, Cr, Ti, TiW와 같은 도전성 재료, AP-3000, AP-100, AP-200, AP-300과 같은 절연 재료; HMDS와 같은 실란 및 이의 조합을 포함하는 그룹으로부터 선택된 재료의 적어도 하나의 층으로 이루어질 수 있다. 접착 층은 전기증착, 스핀-코팅, 스프레이-코팅, 딥-코팅, 분자-기상-증착(MVD), ALD, MOCVD, CVD, PVD, 스퍼터링, 무전해 증착, 침지 증착, 전기그래프팅, 화학적 그래프팅 및 이의 조합을 포함하는 그룹으로부터 선택된 증착 방법을 사용하여 도포될 수 있다.
실시예에서, 배열된 절연 패턴 층에 평탄화 단계가 수행될 수 있다. 평탄화 단계는 화학적-기계적-연마(CMP), 랩핑(lapping), 콘택 평탄화(CP), 및/또는 이온-스퍼터링, 반응성-이온-에칭(RIE), 플라즈마-보조-에칭, 레이저-절제, 이온-밀링과 같은 건식 에칭 방법과 같은 에칭 및/또는 연마 방법; 및 이의 조합을 포함하는 그룹으로부터 선택된 방법에 의해 수행될 수 있다. 전기적 절연 재료는 유기 화합물, 폴리머, 절연 무기 화합물, 산화물, 질화물, 폴리이미드, 실록산 변성 폴리이미드, BCB, SU-8, 폴리테트라플루오로에틸렌(PTFE), 실리콘, 엘라스토머 폴리머, ZEP과 같은 E-빔 레지스트(E-beam resist), 포토레지스트, 박막 레지스트, 후막 레지스트, 폴리사이클릭 올레핀, 폴리노보렌, 폴리에텐, 폴리카보네이트, PMMA, BARC 재료, 리프트-오프-층(Lift-Off-Layer) 재료, PDMS, 폴리우레탄, 에폭시 폴리머, 플루오로 엘라스토머, 아크릴레이트 폴리머, (천연) 고무, 실리콘, 래커, 니트릴 고무, EPDM, 네로프렌, PFTE, 파릴렌, 플루오로메틸렌, 시아네이트 에스테르, 무기-유기 하이브리드 폴리머, 불화 또는 수화 비정질 탄소, 유기 도핑된 실리콘 유리(OSG), 불소 도핑된 실리콘 유리(FSG), PFTE/실리콘 화합물, 테트라에틸오쏘실리케이트(TEOS), SiN, SiO2, SiON, SiOC, SiCN:H, SiOCH 재료, SiCH 재료, 실리케이트, 슬리카계 재료, 실세스퀴옥산(SSQ)계 재료, 메틸-실세스퀴옥산(MSQ), 수소-실세스퀴옥산(HSQ), TiO2, Al2O3, TiN 및 이의 조합을 포함하는 그룹으로부터 선택될 수 있다. 상기 절연 패턴 층 내의 리세스는 리소그래피, 에칭 방법 및/또는 기계적 연마 방법을 사용함으로써 형성될 수 있다. 에칭 방법은 습식-에칭 및/또는 건식-에칭을 포함할 수 있다. 건식-에칭 방법은 이온-스퍼터링, 반응성-이온-에칭(RIE), 플라즈마-보조-에칭, 레이저-절제, 이온-밀링 또는 이의 조합을 포함할 수 있다. 에칭 방법은 상기 절연 패턴 층의 적어도 일부 영역 상에 패터닝된 에치-마스크를 배열하는 단계를 포함할 수 있고, 상기 에어리어는 에칭으로부터 보호된다. 패터닝된 에치-마스크는 상기 리소그래피 및/또는 에칭 방법에 의해 생성될 수 있다. 에치-마스크는 박막 포토레지스트, 폴리이미드, BCB, 후막 레지스트 및/또는 다른 폴리머 등과 같은 상기 리소그래피 방법에서 사용된 폴리머 레지스트; 또는 SiN, SiO2, SiC, Pt, Ti, TiW, TiN, Al, Cr, Au, Cu, Ni, Ag, NiP와 같은 금속을 포함하는 하드-마스크; 또는 이의 조합으로 이루어질 수 있다. 하드 마스크는 PVD, CVD, MOCVD, 스퍼터링, 무전해 증착, 침지 증착, 전기증착, PECVD, ALD 및 이의 조합을 포함하는 그룹으로부터 선택된 방법으로 도포될 수 있다. 에치-마스크는 부가적인 마스터 전극에 의해 형성된 상기 적어도 하나의 전기화학적 셀 내에 형성되는 적어도 하나의 구조를 포함할 수 있다.
실시예에서, 구조 층은 Cu, Ni, NiFe, NiP, Au, Ag, Sn, Pb, SnAg, SnAgCu, SnPb 및 이의 조합을 포함하는 그룹으로부터 선택된 적어도 하나의 재료로 이루어질 수 있다. 에치-스톱 층(etch-stop layer)이 상기 절연 패턴 층을 도포하기 전에 도포될 수 있다. 에치-스톱 층은 Ti, Pt, Au, Ag, Cr, TiW, SiN, Ni, Si, SiC, SiO2, Al, InGaP, CoP, CoWP, NiP, NiPCo, AuCo, BLOkTM, 및 이의 조합을 포함하는 그룹으로부터 선택된 재료의 적어도 하나의 층에 의해 형성될 수 있다.
실시예에서, 상기 절연 패턴 층을 형성하는 패터닝 방법은 절연 패턴 층 내의 캐비티 측벽에 대한 경사 각도에 영향을 주기 위하여 변경될 수 있다. 상기 절연 패턴 층의 캐비티 측벽은 수직에 가까울 수 있고, 상기 측벽은 약 20°미만, 약 5°미만, 약 2°미만, 약 1°미만, 약 0.1°미만과 같이 45°미만의 상기 도전성 전극 표면의 법선에 대한 각도를 갖는다. 경사 각도는 파장 필터를 사용하는 것, 반사 방지 코팅을 사용하는 것, 노출 도우즈(exposure dose)를 변경하는 것, 현상 시간을 변경하는 것, 열 처리를 사용하는 것 및/또는 이의 조합과 같이 포토리소그래피 패터닝 방법에서 파라미터를 가변시킴으로써 최적화될 수 있다. 특정 경사 각도는 반응성-이온-에칭(RIE)과 같은 건식-에칭 방법에 대한 가스 조성, 플래튼 파워(platen power)(RF 파워) 및/또는 플라즈마 파워(또한 코일 파워라 칭해짐)를 최적화함으로써 성취될 수 있다.
실시예에서, 상기 절연 패턴 층의 캐비티를 생성하기 위하여 다마신 프로세스(damascene process)가 사용될 수 있고; 상기 다마신 프로세스는 캐리어 상에서 리세스를 갖는 희생 패턴 층을 도포하는 단계; 절연 재료를 도포하여, 상기 절연 재료가 상기 희생 패턴 층을 커버할 뿐만 아니라, 희생 패턴의 리세스를 채우도록 하는 단계; 상기 희생 패턴 층이 언커버될 때까지 상기 절연 재료를 평탄화하는 단계; 및 상기 희생 패턴 층을 제거함으로써 절연 패턴 층을 형성하는 단계를 포함할 수 있다. 희생 패턴은 리소그래피, 도금 및/또는 에칭 방법에 의해 패터닝되는 재료를 도포함으로써 배열될 수 있다. 희생 패턴 층은 부가적인 마스터 전극을 갖는 전기화학적 셀 내에 형성되는 적어도 하나의 구조 층을 포함할 수 있다.
실시예에서, 상기 방법은 절연 패턴 층의 적어도 일부 상에 릴리스 층(release layer)을 코팅하는 단계를 더 포함하며, 상기 릴리스 층은 절연 패턴 층 및 상기 층과 콘택하는 다른 재료 사이의 기계적 및 화학적 접합을 낮춘다. 릴리스 층은 스핀-코팅, 스프레이-코팅, CVD, MOCVD, MVD, PVD 및/또는 이의 조합을 사용하여 도포되며; 메톡시-실란, 크로로-실란, 풀로로-실란과 같은 실란, 폴리-디-메틸-실록산, 폴리-에틸랜-그릴콜-실록산, 디메틸-실록산 올리고머(DMS)와 같은 실록산 및/또는 비정질 플루오로-폴리머, 플루오로-카본, 폴리-테트라-플루오로-에틸렌(PTFE), 사이토-플루오로-폴리머와 같은 다른 폴리머 및 이의 조합으로 형성된다. 상기 적어도 하나의 전기화학적 셀을 형성하는 표면은 상기 전기화학적 셀에서 사용된 전해질의 양호한 습윤력(wetting ability)을 갖는 표면 특성을 가질 수 있다. 상기 적어도 하나의 전기화학적 셀을 형성하는 표면은 친수성일 수 있고, 수성 용액과 낮은 콘택 각도를 갖는다. 상기 절연 패턴 층의 적어도 일부 표면은 표면 에너지를 낮추고 친수성 표면을 생성하는 방법으로 처리될 수 있다. 상기 절연 패턴 층의 적어도 일부 표면은 열 처리, 산소/질소/아르곤 플라즈마 처리, 점착 방지(anti-sticking)(SURCAS)용 표면 변환, 페록사이드(peroxide), 퍼설페이트(persulfate), 농축된 산/염기와 같은 강산화제 또는 이의 조합으로 처리될 수 있다. 절연 패턴 층의 적어도 일부는 고 표면 에너지를 가지거나, 표면 에너지를 증가시켜 표면이 소수성이 되도록 위하여 수소 플라즈마와 같은 방법으로 처리될 수 있다. 절연 패턴 층은 상기 절연 패턴 층의 캐비티의 측벽이 친수성이고 상기 절연 패턴 층의 상부가 소수성이 되도록 하는 특성을 갖는 적어도 하나의 재료의 하나 또는 여러 층을 포함할 수 있다. 친수성 재료는 SiN, SiO2, 산소 플라즈마 및/또는 표면에서 극성 기능적 분자 그룹을 갖는 다른 재료로 처리되었던 (포토레지스트 및/또는 엘라스토머와 같은) 폴리머 및 이의 조합을 포함하는 그룹으로부터 선택될 수 있고; 상기 소수성 재료는 수소-종결된 폴리머와 같은 비-극성 기능적 분자 그룹을 갖는 재료, 테플론, 플루오로- 및 클로로-실란, 실록산, 플루오로-엘라스토머 및 이의 조합을 포함하는 그룹으로부터 선택된다.
실시예에서, 상기 절연 패턴 층은 마스터 전극이 상기 기판에 대하여 가압될 때 절연 패턴 층의 상부 및 의도된 기판 사이의 기계적인 콘택을 개선시키는 적어도 하나의 재료의 하나 또는 여러 층을 포함할 수 있다. 상기 절연 패턴 층은 엘라스토머와 같은 가요성 재료의 적어도 하나의 층; 또는 강성 재료의 적어도 하나의 층 및 가요성 재료의 적어도 하나의 층으로 이루어질 수 있다. 가요성 재료의 적어도 하나의 층은 강성 재료의 상기 적어도 하나의 층의 상부에 배열될 수 있다. 가요성 재료는 고 압축성; 탄력적 특성; 전기적 절연성; 저 유전체 특성; 양호한 화학적 내성; 금속, 실리콘, 유리, 산화물, 질화물 및/또는 폴리머와 같은 아래에 놓인 층으로의 강한 접착성을 가지며; 시간이 지남에 따른 수축(shrinking) 및 스웰링(swelling)에 대한 높은 내성을 가지며/가지거나; 오염 유기 화합물을 배출하지 않는다는 것을 의미하는 논-블리딩(non-bleeding)이며; UV-광에 민감하고; 리소그래피 방법으로 패터닝되며; 투명하고; 건식-에칭 방법과 같은 에칭 방법을 사용하여 패터닝되며; 이의 조합을 포함하는 그룹으로부터 선택되는 특성을 갖는 엘라스토머일 수 있다. 엘라스토머는 폴리-디-메틸-실록산(PDMS), 실리콘, 에폭시-실리콘, 플루오로-실리콘, 플루오로-엘라스토머, (천연) 고무, 네오프렌, EPDM, 니트릴, 아크릴레이트 엘라스토머, 폴리우레탄 및 이의 조합을 포함하는 그룹으로부터 선택된 재료이다. 엘라스토머는 1 MPa 미만과 같은 0.1GPa 미만, 예를 들어, 약 0.05 MPa 미만의 신장성 탄성률(영률)을 가질 수 있거나; 또는 상기 엘라스토머 층은 30 Shore-A 미만과 같은 90 Shore-A 미만, 예를 들어, 약 5 Shore-A 미만의 경도를 가질 수 있다.
실시예에서, 상기 캐리어 또는 디스크는 원형 형상을 가질 수 있다. 상기 캐리어 또는 디스크는 대안적으로 직사각형 형상을 가질 수 있다. 상기 캐리어 또는 디스크에는 절연 패턴 층의 리세스와 동일한 영역 내에 리세스가 제공될 수 있고; 캐리어의 상기 리세스에는 도전성 전극 층이 제공될 수 있다. 절연 패턴 층은 상기 캐리어 상에 절여 재료의 본드-층을 본딩 또는 패터닝함으로써 제공될 수 있다. 상 기 본드-층에는 본딩 이후에 제거될 수 있는 본드-캐리어가 제공될 수 있다. 본드-층은 SiO2, 유리, 석영 또는 폴리머 막일 수 있다. 본드-층에는 접착성 본드-층이 제공될 수 있다. 본드-캐리어는 그라인딩 또는 연마와 같은 기계적 방법 또는 습식 또는 건식 에칭과 같은 에칭 방법을 사용하여 본딩 이후에 제거될 수 있다.
실시예에서, 상기 마스터 전극은 상기 기판의 전방측 에어리어와 실질적으로 동일한 전방측 에어리어를 가질 수 있다. 상기 마스터에는 기판으로의 외부 전기적 접속을 허용하는 리세스 또는 홀인 접속 사이트(connection site)가 제공될 수 있다. 상기 캐리어 또는 디스크에는 페리미터에 적어도 하나의 리세스가 제공될 수 있다. 상기 캐리어 또는 디스크에는 상기 페리미터에 가까운 페리미터에 접속 홀이 제공될 수 있다.
실시예에서, 상기 접속 사이트는 기판을 갖는 전기화학적 셀을 형성할 때 균일한 전류 밀도 분포를 제공하기 위하여 위치될 수 있다. 상기 마스터 전극에는 상기 절연 패턴 층의 상부 상의 리세스들 사이의 적어도 일부에 배열되는 도전성 전극 형성 재료의 전기적 시드 층 접속부(electrical seed layer connection)가 제공될 수 있다. 상기 전기적 시드 층 접속부는 캐리어, 디스크, 도전성 전극 층 또는 접속 층의 도전성 또는 반도전성 재료로부터의 절연 재료에 의해 전기적으로 절연될 수 있다. 상기 전기적 시드 층 접속부는 캐리어 또는 디스크의 에지 주위의 층으로서 제공될 수 있다. 상기 전기적 시드 층 접속부는 절연 패턴 층의 큰 표면에 걸쳐, 그리고 실질적으로 패턴 층의 캐비티에 인접한 에지를 제외한 전체 표면에 걸쳐 배열될 수 있다. 상기 전기적 시드 층 접속부의 상이한 부분에는 캐리어를 통하여, 그리고 캐리어의 후방측에서 접속 에어리어가 제공될 수 있다.
실시예에서, 상기 마스터 전극은 스핀-코팅 또는 스프레이-코팅과 같은 방법으로 상기 절연 패턴 층을 도포할 때 형성되는 에지 비드(edge bead)를 감소시키는 수단을 더 포함한다. 상기 캐리어 또는 디스크에는 페리미터에 리세스가 제공될 수 있다. 스핀-캐리어는 절연 패턴 층을 도포할 때 사용될 수 있으며, 상기 스핀-캐리어에는 캐리어가 임베딩되는 리세스가 제공될 수 있다. 에지-비드는 유기 용매 내에서의 용해, 기계적 제거를 사용함으로써, 및/또는 리소그래피 및/또는 에칭 마스크에 의한 절연 패턴 층 에지-비드 에어리어를 제거함으로써 제거될 수 있다.
실시예에서, 마스터 전극은 상기 마스터 전극을 기판에 정렬시키는 정렬 마크를 더 포함하며; 상기 정렬 마크는 마스터 전극의 전방측 및/또는 후방측 상의 층에서 구조 또는 캐비티를 포함한다. 상기 정렬 마크는 상기 캐리어, 도전성 전극 층 및/또는 상기 절연 패턴 층 내에 제공될 수 있다.
실시예에서, 캐리어는 자외선 광, 적외선 광 또는 X-선과 같은 정렬을 위해 사용된 광에 투명할 수 있고, 절연 패턴 층에는 정렬 마크가 제공된다. 절연 전극 층은 비-투명 재료로 이루어질 수 있고, 상기 절연 전극 층에는 절연 패턴 내의 정렬 마크가 위치되는 영역 내에 개구가 제공될 수 있다. 도전성 재료는 정렬을 위해 사용되는 광에 투명할 수 있다. 절연 패턴 층은 비-투명 재료로 이루어질 수 있고, 상기 절연 패턴 층에는 정렬 마크가 캐리어 또는 도전성 전극 층 내에 배열되는 영역 내에 개구가 제공될 수 있다. 정렬 마크는 투명하지 않고 석영 상으로의 금속과 같이, 다른 투명한 재료의 일부 상으로 위치되는 재료를 포함할 수 있다. 정렬 마크는 후방측 상에 제공될 수 있고; 절연 패턴 층의 패턴은 전방측 상에 정렬될 때 정렬 마크에 대하여 정렬되거나; 또는 정렬 마크는 후방측 상에 정렬될 때 절연 패턴 층의 패턴에 정렬된다. 정렬 마크는 면-대-면 정렬 방법(face-to-face alignment method)의 사용을 위하여 전방측 상에 배열될 수 있다. 정렬 마크는 전방측 상의 도전성 전극 층 또는 절연 패턴 층 내에 배열될 수 있고; 캐리어에는 정렬 마크가 위치되는 에어리어에 쓰루-홀(through-hole)이 제공되어, 전방측 상의 정렬 마크가 후방측으로부터 보이도록 한다. 투명한 재료가 상기 쓰루-홀 내에 배열될 수 있다.
실시예에서, 기판은 적어도 일부 및 절연 패턴 층 내에 토포그래피를 포함할 수 있고, 상기 토포그래피를 보상하거나 상기 토포그래피에 적응되는 패턴과 정렬될 수 있다. 절연 패턴 층에는 마스터 전극 및 기판이 적어도 하나의 전기화학적 셀을 형성하기 위하여 밀접하게 될 때, 상기 기판 상에 토포그래피를 갖는 에어리어에 대응하는 영역 내에 적어도 하나의 캐비티가 제공될 수 있다. 토포그래피를 갖는 에어리어에 대응하는 적어도 하나의 캐비티는 절연 패턴 층의 다른 리세스보다 덜 깊을 수 있고, 토포그래피를 갖는 에어리어에 대응하는 상기 적어도 하나의 캐비티는 도전성 전극 층을 필요로 한다. 절연 패턴 층을 한번 이상 패터닝함으로써, 상기 절연 패턴 층에는 상이한 높이의 캐비티가 제공될 수 있다. 절연 패턴 층은 캐리어 및/또는 도전성 전극에 도달하는 캐비티를 생성하는 상기 리소그래피 및/또는 에칭 방법을 사용하여 형성될 수 있고, 절연 패턴 층은 적어도 일부 에어리어에서 다시 한번 패터닝되어 기판 상에 토포그래피를 보상하지만 캐리어 또는 도전성 전극 층에 도달하지 않는 캐비티를 생성할 수 있다. 절연 패턴 층은 상기 리소그래피 및/또는 에칭 방법을 사용하여 패터닝되어, 기판 상에 토포그래피를 보상하지만 하부의 캐리어 또는 도전성 전극 층에 도달하지 않는 캐비티를 생성할 수 있고, 절연 패턴 층은 다시 한번 패터닝되어, 하부의 캐리어 또는 도전성 전극 층에 도달하는 캐비티를 생성한다. 절연 패턴 층은 절연 재료의 적어도 2개의 층 및 적어도 하나의 에치-스톱 층을 포함할 수 있고; 부가적으로 적어도 한번 패터닝 시퀀스를 수행하는 단계를 포함하고, 상기 시퀀스는 에치-스톱 층까지 상부 절연 패턴 층 내의 캐비티를 에칭하는 단계; 상기 리소그래피 및 에칭 방법을 사용하여 에치-스톱 층의 부분을 제거하는 단계; 및 아래에 놓인 에치-스톱 층, 캐리어 또는 도전성 전극 층까지 에치-마스크로서 상기 패터닝된 에치-스톱 층을 사용하여 아래에 놓인 절연 패턴 층 내의 캐비티의 또 다른 층을 에칭하는 단계를 포함한다. 절연 패턴 층의 캐비티는 기판 표면과 동일하거나 실질적으로 동일한 토포그래피를 갖는 기판 템플릿(substrate template)의 임프린트(imprint)로서 생성될 수 있고, 상기 절연 패턴 층이 패터닝되어, 아래에 놓인 캐리어 또는 도전성 전극 층까지의 캐비티를 생성한다. 절연 패턴 층은 네거티브 포토레지스트 및/또는 UV-경화 폴리머의 층을 도포하는 단계; 포토마스크를 통해 UV-광에 상기 층을 노출시키는 단계; 포토레지스트 및/또는 UV-경화 폴리머의 부가적인 층을 도포하는 단계; 부가적인 포토마스크를 통해 UV-광에 상기 제2 층을 노출시키는 단계를 포함하는 시퀀스를 적어도 한번 수행하고; 필요하다면, 층들 둘 모두를 동시에 현상하기 전에 사후-노출-베이크(post-exposure-bake)(PEB)를 수행함으로써 배열될 수 있다. 상기 시퀀스를 포토마스크를 통해 UV-광으로 상기 층을 노출시키는 대신에, 레이저-빔 또는 E-빔 노출과 같은 직접적인 기록 방법을 사용하는 단계를 포함할 수 있다. 절연 패턴 층은 상기 리소그래피 및/또는 에칭 단계를 반복하여 패터닝됨으로써, 기판 상에 상이한 높이 및 형상의 토포그래피의 다중 레벨을 보상하기 위하여 캐비티의 다중 레벨을 생성한다. 상기 토포그래피에 적응되는 적어도 하나의 캐비티는 일정 마진으로 상기 캐비티 내부의 토포그래피를 둘러쌀 만큼 충분히 클 수 있다. 마스터 전극의 캐리어에는 절연 패턴 층의 적어도 하나의 캐비티 내에 리세스가 제공될 수 있고; 상기 리세스는 도전성 전극 층으로 벽 상에서 코팅되며; 사전증착된 애노드 재료는 상기 도전성 전극 층 상에 배열된다. 캐리어 및 도전성 전극 층은 절연 패턴 층의 적어도 하나의 캐비티 내에 돌출 구조를 사용할 수 있고; 사전증착된 애노드 재료는 상기 도전성 전극 층 상에 배열된다.
본 발명의 부가적인 목적, 특성 및 장점은 도면을 참조하여 여러 실시예의 다음의 상세한 설명으로부터 나타날 것이다.
도1(a) 내지 1(d)는 도전성 또는 반도전성 캐리어로부터 마스터 전극을 형성할 시에 여러 방법 단계의 개략적인 단면도.
도2(a) 내지 2(d)는 비-도전성 캐리어로부터 마스터 전극을 형성할 시에 여러 방법 단계의 개략적인 단면도.
도3(a) 내지 3(e)는 패턴 내에 추가된 도전성 층을 갖는 도전성 캐리어로부터 마스터 전극을 형성할 시에 여러 방법 단계의 개략적인 단면도.
4(a) 내지 4(e)는 캐리어 내에 배열된 패턴을 갖는 마스터 전극을 형성할 시에 여러 방법 단계의 개략적인 단면도.
도5는 패턴의 셀이 깊은 마스터 전극의 개략적인 단면도.
도6(a) 내지 6(c)는 접착 층 본딩된 절연 패턴 층을 갖는 마스터 전극을 형성할 시에 여러 방법 단계의 개략적인 단면도.
도7(a) 및 큰 기판 상에 도포된 마스터 전극의 개략적인 단면도이며, 도7(b)는 이의 상면도.
도7(c)는 하나 또는 여러 리세스가 제공되는 마스터 전극의 개략적인 단면도이며, 도7(d) 및 7(e)는 이의 상면도.
도7(f) 내지 7(i)는 기판으로의 콘택 에어리어가 제공되는 마스터 전극의 개략적인 단면도.
도8(a) 내지 8(h)는 상이한 유형의 에지 리세스를 갖는 캐리어의 개략적인 단면도.
도9(a) 및 9(b)는 각각 에지 비드가 포함되는 경우 및 완화되는 경우의 개략적인 단면도.
도10(a) 내지 10(c)는 에지 비드 없이 마스터 전극을 형성하는 방법을 도시한 개략적인 단면도.
도11(a) 및 11(b)는 에지 비드 없이 마스터 전극을 형성하는 방법을 도시한 개략적인 단면도.
도12(a)는 여러 전기화학적 셀 내의 도전성 경로의 확대된 단면도.
도12(b) 내지 12(d)는 도금된 구조의 상이한 반경방향 높이 분포를 갖는 마스터 전극의 단면도.
도13(a) 및 13(b)는 기판이 시작부로부터 오목한, 도12(c) 및 12(d)와 유사한 단면도.
도14(a) 및 14(b)는 기판이 시작부로부터 볼록한, 도13(a) 및 13(b)와 유사한 단면도.
도15(a) 내지 15(e)는 패턴 층 내에 3차원 캐비티가 제공되는 마스터 전극의 실시예의 개략적인 단면도.
도16(a) 내지 16(c)는 패턴 층 내에 3차원 캐비티가 제공되는 마스터 전극의 또 다른 실시예의 개략적인 단면도.
도17(a) 내지 17(e)는 패턴 층 내에 3차원 캐비티가 제공되는 마스터 전극의 부가적인 실시에의 개략적인 단면도.
도18(a) 내지 18(c)는 패턴 층 내에 3차원 캐비티가 제공되는 마스터 전극의 더 부가적인 실시예의 개략적인 단면도.
도19(a) 및 19(b)는 도18(a) 내지 18(c)의 마스터 전극의 실시예의 용도를 도시한 개략적인 단면도.
도20(a)는 패턴 층 내에 3차원 캐비티가 제공되는 마스터 전극의 더 부가적인 실시예의 개략적인 단면도.
도20(b) 내지 20(d)는 도20(a)의 마스터 전극의 실시예의 용도를 도시한 개략적인 단면도.
도21(a) 및 21(b)는 불균일한 분포의 사전증착된 재료를 갖는 상이한 깊이의 캐비티를 가진 마스터 전극의 실시예를 도시한 개략적인 단면도.
도22(a) 및 22(b)는 불균일한 분포의 사전증착된 재료를 갖는 캐비티를 가진 마스터 전극의 또 다른 실시예를 도시한 개략적인 단면도.
도23(a)는 전극의 도전성 전극 층이 전기화학적 셀에 용해되고 상기 전극의 절연 패턴 층을 언더컷팅(undercutting)하는 방법을 도시한 개략적인 단면도.
도23(b)는 전극의 도전성 전극 층 상에 사전증착되는 애노드 재료가 전기화학적 셀에 용해되고 상기 도전성 전극 층이 손상되지 않는 방법을 도시한 개략적인 단면도.
이하에서, 본 발명의 여러 실시예가 도면을 참조하여 설명될 것이다. 이러한 실시예는 당업자가 본 발명을 실행할 수 있도록 하고 최상의 모드를 개시할 수 있도록 하기 위한 설명의 목적으로 기술된다. 그러나, 이와 같은 실시예는 본 발명을 제한하는 것이 아니라, 상이한 특성의 다른 조합이 본 발명의 범위 내에서 가능하다.
마스터 전극 및 상기 마스터 전극을 형성하는 방법에 대한 여러 일반적인 의견이 이하에 제공된다. 후술되는 전기화학적 패턴 복제(ECPR) 기술을 사용하는 것을 포함하는 하나 또는 다중 재료의 구조의 하나 또는 다중 층을 생성하는데 사용될 수 있는 마스터 전극을 형성하는 여러 방법이 설명된다. 상기 방법은 일반적으로 적어도 일부 내에 도전성/반도전성인 캐리어를 포함하는 마스터 전극을 형성하는 단계; ECPR 도금에서의 애노드 및 ECPR 에칭에서의 캐도드의 기능을 하는 도전성 전극 층을 형성하는 단계; 및 외부 전원으로부터 캐리어의 도전성 부분 및/또는 도전성 전극 층으로의 전기적 콘택을 가능하게 하는 방식으로, ECPR 에칭 또는 도금이 ECPR 프로세스에서 발생할 수 있는 캐비티를 규정하는 절연 패턴 층을 형성하는 단계를 포함한다.
마스터 전극은 다음 3개의 단계, 즉
a) 다중 전해 층을 형성하기 위하여, 마스터 전극을 시드 층과 같은 기판과 콘택하도록 하는 단계;
b) 에칭에 의하여 상기 시드 층 내에 구조를 형성하거나 도금에 의하여 상기 시드 층 상에 구조를 형성하는 단계; 및
c) 상기 기판으로부터 상기 마스터 전극을 분리하는 단계를 포함하는 전기화학적 패턴 복제(ECPR) 기술을 사용하여 하나 또는 다중 구조 층을 생성하는데 사용될 것이다.
제1 단계(a)에서, 백금과 같은 적어도 하나의 불활성 재료의 전기적 도전성 전극 층을 포함하는 마스터 전극은 전해질의 존재 시에 기판 상에서, 도전성 상부 층 또는 시드 층과 물리적으로 밀접하게 되며, 전기화학적 셀을 형성하고, 전해질로 채워지며, 마스터 상의 절연 구조의 캐비티에 의해 규정된다.
상기 시드 층은 Ru, Os, Hf, Re, Rh, Cr, Au, Ag, Cu, Pd, Pt, Sn, Ta, Ti, Ni, Al과 같은 금속, 이러한 재료의 합금, Si, W, TiN, TiW, NiB, NiP, NiCo, NiBW, NiM-P, W, TaN, Wo, Co, CoReP, CoP, CoWP, CoWB와 같은 다른 재료, 폴리아닐린과 같은 도전성 폴리머, 모넬, 파멀로이와 같은 SnPb, SnAg, SnAgCu, SnCu와 같은 땜납 재료, 및/또는 이의 조합을 포함한다. 기판의 시드 층은 ECPR 프로세스 에서 사용하기 전에 클리닝 및 활성화된다. 클리닝 방법은 유기 용매, 예를 들어, 아세톤 또는 알코올; 및/또는 무기 용매, 예를 들어, 질산, 술폰산, 인산, 염산, 아세트산, 플루오르화수소산, 강산화제, 예를 들어, 페록사이드, 퍼설페이트, 염화 제2철, 및/또는 탈이온수의 사용을 포함할 수 있다. 클리닝은 또한 산소 플라즈마, 아르곤 플라즈마 및/또는 수소 플라즈마를 인가하거나 불순물을 기계적으로 제거함으로써 수행될 수 있다. 시드 층 표면의 활성화는 산화물을 제거하는 용액, 예를 들어, 술폰산, 질산, 염화수소산, 플루오르화수소산, 인산 및 에천트(etchant), 예를 들어, 나트륨-퍼설페이트, 암모늄-퍼설페이트, 수소-페록사이드, 염화 제2철 및/또는 산화제를 포함하는 다른 용액으로 수행될 수 있다.
마스터 전극을 기판 상의 상부 층과 밀접하도록 하는 단계는 기판 상의 패터닝된 층에 마스터 전극 절연 패턴을 정렬시키는 단계를 포함한다. 이 단계는 기판 상의 대응하는 정렬 마크와 정렬될 수 있는 마스터 전극의 전방측 또는 후방측 상의 정렬 마크를 사용하는 단계를 포함할 수 있다. 정렬 절차는 전해질을 인가하기 전 또는 후에 수행될 수 있다. 사전증착된 애노드 재료는 마스터를 기판과 콘택하도록 하기 전에 절연 패턴 층의 캐비티 내의 상기 도전성 전극 층 상에 사전에 배열될 수 있다. 마스터 전극 캐비티 내의 사전증착된 애노드 재료는 마스터 전극을 기판과 콘택하도록 하기 전에, 기판 시드 층에 대해 설명된 것과 동일한 방식으로, 미리 클리닝 및 활성화될 수 있다.
상기 전해질은 종래의 전기도금 욕조(electroplating bath)와 같은 전기화학적 에칭 및/또는 도금에 적합한 양이온 및 음이온의 용액을 포함한다. 예를 들어, ECPR 에칭 또는 도금 구조가 구리일 때, 산성 구리 설페이트 욕조와 같은 구리 설페이트 욕조(copper sulphate bath)가 사용될 수 있다. 산성은 pH=2 및 pH=4 사이와 같이, pH<4일 수 있다. 일부 실시예에서, 억제제, 레벨러(leverller) 및/또는 촉진제, 예를 들어, PEG(폴리-에틸렌 글리콜) 및 염화 이온 및/또는 SPS(비스 (3-설포프로필 디설파이드)와 같은 첨가제가 사용될 수 있다. 또 다른 실시예에서, ECPR 에칭 또는 도금 구조가 Ni일 때, Watt의 욕조가 사용될 수 있다. ECPR 에칭 또는 도금 구조의 상이한 재료에 대한 적절한 전해질 시스템은 Lawrence J. Durney, 등의 Electroplating Engineering Handbook, 4th ed.(1984)에 설명되어 있다.
제2 단계(b)에서, 도전성 재료의 구조는 기판 상의 상부 층 및 마스터 전극의 캐비티에 의해 규정되는 전기화학적 셀 각각의 내부에 전기화학적 셀을 동시적으로 생성하기 위하여 마스터 전극 및 기판 상의 시드 층에 외부 전원을 사용하여 전압을 인가함으로써 ECPR 에칭 또는 도금을 사용하여 형성된다. 기판 상의 시드 층이 애노드이고 마스터 전극 내의 도전성 전극 층이 캐소드인 방식으로 전압이 인가될 때, 시드 층 재료가 용해되는 동시에, 재료가 마스터 전극의 캐비티 내부에 증착된다. 시드 층을 용해함으로써 생성되는 그루브는 시드 층의 나머지 구조를 분리시킨다. 나머지 시드 층으로부터 형성된 구조는 마스터 전극의 절연 패턴 층의 캐비티의 네거티브 이미지(negative image)이며; 이러한 구조는 본 명세서에서 이하에 "ECPR 에칭 구조"라 칭해진다. 마스터 전극 내의 도전성 전극 층이 애노드이고 기판의 시드 층이 캐소드인 방식으로 전압이 인가될 때, 마스터 전극의 캐비티 내부의 사전증착된 애노드 재료가 용해되는 동시에, 재료가 전해질로 채워지는 캐비티 내의 기판 상의 도전성 층 상에 증착된다. 기판 상의 도전 층 상에 증착된 재료는 마스터 전극의 절연 패턴 층의 캐비티의 포지티브 이미지(positive image)인 구조를 형성하고; 이러한 구조는 본 명세서에서 이하에 "ECPR 도금 구조"라 칭해진다.
상기 ECPR 에칭 또는 ECPR 도금 구조는 금속 또는 합금, 예를 들어, Au, Ag, Ni, Cu, Sn, Pb 및 SnAg, SnAgCu, AgCu 및/또는 이의 조합, 예를 들어, Cu로 이루어질 수 있다.
일 실시예에서, 상기 애노드 재료는 마스터 전극의 절연 패턴 층의 캐비티 내에서, 애노드인 재료의 ECPR 에칭을 사용하고, 캐소드인 도전성 전극 상에 상기 재료를 증착함으로써 마스터 전극의 캐비티 내에 사전증착된다. 다른 실시예에서, 상기 애노드 재료는 마스터 전극의 절연 패턴 층의 캐비티 내에서 도전성 전극 층 상에 상기 재료를 선택적으로 규칙적인 전기도금, 무전해 도금, 침지 도금, CVD, MOCVD, (하전된) 파우더-코팅, 화학적 그래프팅 및/또는 전기그래프팅함으로써 사전증착된다.
전압은 에칭 및/또는 도금 구조의 균일성 및/또는 특성을 개선시키는 방식으로 인가될 수 있다. 인가된 전압은 DC 전압, 펄스형 전압, 사각 펄스형 전압, 펄스 반전 전압 및/또는 이의 조합일 수 있다.
에칭 및/또는 도금 구조의 균일성은 인가된 전압 파형, 진폭 및 주파수의 최적화된 조합을 선택함으로써 증가될 수 있다. 에칭 깊이 또는 도금 높이는 마스터 전극을 통과하는 전류 및 시간을 모니터링함으로써 제어될 수 있다. 총 전극 에어리어가 공지되어 있는 경우, 전류 밀도는 전극 에어리어를 통과하는 전류로부터 예측될 수 있다. 전류 밀도는 에칭 또는 도금 레이트에 대응하므로, 에칭 깊이 및 도금 높이는 에칭 또는 도금 레이트 및 시간으로부터 예측될 수 있다.
일부 실시예에서, 에칭 또는 도금 프로세스는 용해 애노드 재료의 아래에 놓인 표면에 도달하기 전에 인가된 전압을 차단함으로써 중단된다. 에칭 프로세스의 경우에, 이는 상기 프로세스가 층이 시드 층 내의 에칭된 그루브의 하부에 여전히 남아있어서, 아래에 놓인 기판 층을 커버할 때 중단된다는 것을 의미한다. 그렇지 않으면, 시드 층의 어떤 부분과의 전기적 접속이 파괴될 수 있는 위험이 존재한다. 도금 프로세스의 경우에, 이것은 상기 프로세스가 사전증착된 애노드 재료의 층이 5% 내지 50%와 같이 여전히 남아 있어서, 도전성 전극 층을 커버할 때, 중단된다는 것을 의미한다. 그렇지 않으면, 각각의 전기화학적 셀에서 불균일한 전류 분포가 발생할 수 있다.
일부 실시예에서, 도금 구조의 희망하는 높이는 사전증착된 애노드 재료의 두께보다 상당히 더 적다. 이것은 여러 구조 층이 새로운 애노드 재료를 증착하기 전에 하나 또는 여러 기판 상에 도금될 수 있다는 것을 의미한다. 일부 예에서, 사전증착된 재료의 높이는 도금된 구조의 높이보다 적어도 2배 더 두꺼울 수 있다.
일부 실시예에서, ECPR 도금 구조의 다중 층은 서로 상에 직접 증착된다.
제3 단계(c)에서, ECPR 에칭 또는 도금 구조가 형성된 후, 마스터 전극은 기판 상의 ECPR 에칭 또는 도금 구조 또는 마스터 상에서 손상을 최소화하는 방식으 로 기판으로부터 분리된다. 상기 방법은 기판을 고정된 위치에서 유지하고 마스터 전극을 기판 표면에 수직한 방향으로 이동시킴으로써, 또는 마스터 전극을 고정된 위치에서 유지하고 기판을 마스터 전극 표면에 수직한 방향으로 이동시킴으로써 수행될 수 있다. 다른 실시예에서, 분리는 상기 분리를 용이하게 하기 위하여 덜 평행한 방식으로 수행될 수 있다. ECPR 에칭 또는 도금 단계 이후에, 마스터 전극의 캐비티 내부에 증착된 남아있는 재료는 상기 남아있는 재료를 용해하는데 적합한 습식 에칭 화학제를 인가하는 단계를 포함하는 제거 방법을 사용하여 제거될 수 있다. 이방성 에칭 방법이 또한 예를 들어, 이온-스퍼터링, 반응성-이온 에칭(RIE), 플라즈마-보조-에칭, 레이저-절제, 이온-밀링과 같은 건식 에칭 방법과 함께 사용될 수 있다. 일부 실시예에서, 상기 제거 방법은 건식 에칭 및 습식 에칭 방법의 조합을 포함한다. 상기 남아있는 재료는 일부 실시예에서 또한 임의의 캐소드 및/또는 더미 기판 상으로의 각각 규칙적인 도금 및/또는 ECPR 도금에 의해 제거될 수 있다. 일부 실시예에서, 이는 또 다른 ECPR 에칭 단계에서 마스터 전극을 사용하기 전, 또는 ECPR 도금 단계를 위해 사용된 마스터의 캐비티 내부에 새로운 재료를 사전증착하기 전에 행해진다. 대안적으로, 다수의 절차의 경우에, 도금 동안, 사전증착된 재료의 일부만이 단일 절차에서 사용될 수 있고, 사전증착된 재료의 또 다른 부분은 다음 절차에서 사용될 수 있다. 대안적으로, 에칭 동안, 캐소드, 즉, 마스터 전극 상에 증착된 재료는 각각의 절차 사이에 제거될 필요가 있는 것이 아니라, 각각의 제2, 제3 등의 절차 사이에 제거될 수 있다.
마스터 전극을 형성하는 방법의 3개의 실시예는 이하의 단계:
1. 절연 또는 도전성/반도전성 캐리어를 공급하는 단계
2. 상기 캐리어의 적어도 일부 상에 도전성 전극 층을 도포하는 단계
3. 상기 도전성 전극 층의 적어도 일부 상에 절연 패턴 층을 도포하는 단계
또는
1. 절연 또는 도전성/반도전성 캐리어를 공급하는 단계
2. 상기 캐리어의 적어도 일부 상에 절연 패턴 층을 도포하는 단계
3. 상기 절연 패턴 층에 의해 커버되지 않는 상기 캐리어의 선택된 부분 상에 도전성 전극 층을 도포하는 단계
또는
1. 도전성/반도전성 캐리어를 공급하거나 패터닝하는 단계
2. 상기 패터닝된 캐리어의 적어도 일부 상에 절연 패턴 층을 도포하는 단계
3. 상기 절연 패턴 층에 의해 커버되지 않는 상기 패터닝된 캐리어의 선택된 부분 내로 도전성 전극 층을 도포하는 단계를 포함한다.
ECPR 에칭, ECPR 도금, 사전증착, 클리닝 및/또는 제거 방법 동안 화학적 및/또는 전기화학적 환경에 노출되는 마스터 전극의 부분에 사용되는 재료는 일반적으로 상기 화학적 및/또는 전기화학적 환경에서 용해 및 산화에 내성이 있다.
일 실시예에서, 상기 도전성 전극 층은 상기 캐리어 상으로 도포되고, 상기 절연 패턴 층은 도전성 전극 층 상으로 도포된다.
또 다른 실시예에서, 상기 절연 패턴 층은 상기 캐리어 상으로 도포되고, 상기 도전성 전극 층은 절연 패턴 층의 캐비티 내부의 캐리어의 적어도 일부 상으로 도포된다.
또 다른 실시예에서, 상기 캐리어 내에 리세스가 생성되고, 상기 절연 패턴 층은 리세스가 제공되지 않는 캐리어의 에어리어에서 도포되는 반면, 상기 도전성 전극 층은 절연 패턴 층에 의해 커버되지 않는 리세스의 벽 상에 또는 이의 하부의 캐리어 상에 도포된다.
상기 캐리어는 적어도 하나의 도전성/반도전성 재료; 또는 적어도 하나의 도전성/반도전성 재료 및 적어도 하나의 절연 재료 층의 하나 또는 여러 층을 포함할 수 있다.
상기 캐리어의 상기 층은 가요성이 있고/있거나 강성일 수 있고/있거나, 가요성 또는 강성 층의 조합일 수 있다. 일부 실시예에서, 상기 캐리어는 마스터 전극을 기판에 콘택하도록 하는데 필요로 되는 힘을 인가할 때 상기 절연 패턴의 캐비티 내로 하부로 상당히 벤딩되지 않도록 함으로써, ECPR 에칭 및/또는 ECPR 도금 동안 캐리어 및 기판 사이의 단락 콘택을 피하도록 할 만큼 충분히 강성이다. 예를 들어, 필요로 되는 압력을 인가할 때 캐리어가 하부로 벤딩되는 거리는 25%와 같이 캐비티의 높이의 50%미만, 예를 들어, 10% 미만, 가령, 1% 미만이어야 한다. 일 실시예에서, 상기 캐리어는 ECPR 에칭 및/또는 ECPR 도금 동안 마스터를 기판에 콘택하도록 하기 위하여 분산된 힘이 인가될 때 기판의 굴곡 및 불균일성을 보상할 만큼 충분히 가요성이 있다. 일부 경우에, 캐리어는 적어도 기판만큼 가요성이 있다. 예를 들어, 기판은 유리, 석영 또는 실리콘 웨이퍼일 수 있다. 이 예에서, 마스터 전극 캐리어는 유리, 석영 또는 실리콘 웨이퍼와 각각 동일하거나 더 높은 가요성 을 가질 수 있다.
도전성/반도전성 재료는 도전성 폴리머, 도전성 페이스트, 금속, Fe, Cu, Au, Ag, Pt, Si, SiC, Sn, Pd, Pt, Co, Ti, Ni, Cr, Al, 인듐-주석-산화물(ITO), SiGe, GaAs, InP, Ru, Ir, Re, Hf, Os, Rh, 합금, 인 합금, SnAg, PbAg, SnAgCu, NiP, AuCu, 실리사이드, 스테인리스강, 황동, 도전성 폴리머, 땜납 재료 및 이의 조합과 같은 재료로 이루어질 수 있다. 절연 층은 SiO2, Al2O3, TiO2와 같은 산화물, 석영, 유리, SiN과 같은 질화물, 폴리머, 폴라이미드, 폴리우레탄, 에폭시 폴리머, 아크릴레이트 폴리머, PDMS, (천연) 고무, 실리콘, 래커, 엘라스토머, 니트릴 고무, EPDM, 네오프렌, PFTE, 파릴렌, 및/또는 후술되는 상기 절연 패턴에 사용되는 다른 재료로 이루어질 수 있다.
일 실시예에서, 캐리어는 적어도 일부에 걸쳐 절연 재료 코팅에 의해 커버되는 도전성/반도전성 디스크를 포함한다. 절연 재료 코팅은 전방측 및 후방측 상의 중앙부를 제외하고 상기 도전성/반도전성 디스크의 모든 부분을 커버하도록 도포될 수 있다. 절연 재료 코딩은 열적-산화, 플라즈마-강화-화학적-기상 증착(PECVD), 물리적 기상 증착(PVD), 화학적-기상-증착(CVD), 프레임 가수분해 증착(FHD), 전기적 양극산화, 원자-층-증착(ALD), 스핀-코팅, 스프레이-코팅, 롤러-코팅, 파우더-코팅, 접착 테이핑, 열분해, 다른 적절한 코팅 기술에 의한 본딩 및/또는 이의 조합과 같은 방법에 의하여 도포될 수 있다. 절연 재료 코팅은 상기 도전성/반도전성 디스크의 의도된 부분에 또는 선택된 에어리어에서 절연 재료 코팅의 부분을 제거 하기에 앞서 전체 도전성/반도전성 디스크에 도포됨으로써 선택적으로 도포될 수 있다. 예를 들어, 절연 재료 코팅은 상기 절연 재료 코팅이 손상되지 않아야 하는 에어리어를 보호하기 위하여 에치-마스크를 사용하는 것과 같은 에칭 방법에 의해 및/또는 기계적 제거 방법을 사용하여 제거될 수 있다.
상기 에칭 방법은 습식 에칭 및/또는 건식 에칭 방법일 수 있다. 습식 에칭은 에칭하고자 하는 재료를 용해하는 액체 화학제를 가함으로써 수행되며, 상기 화학제는 종종 강산 등과 같은 강산화 화학제를 포함한다. 예를 들어, 완충, 희석 또는 농축된 플루오르화 수소산이 SiO2 및 다른 산화물을 에칭하는데 사용될 수 있다. 상기 건식 에칭 방법은 이온-스퍼터링, 반응성-이온-에칭(RIE), 플라즈마-보조-에칭, 레이저-절제, 이온-밀링과 같은 방법을 포함할 수 있다. 에치-마스크의 패턴은 포토리소그래피, 레이저 리소그래피, E-빔 리소그래피, 나노임프린팅 및/또는 에치-마스크를 패터닝하는데 적합한 다른 리소그래피 프로세스와 같은 리소그래피 방법으로 생성될 수 있다. 상기 에치-마스크는 폴리머 재료, 예를 들어, 박막 포토레지스터, 폴리이미드, BCB, 및/또는 후막 레지스터와 같은 상기 리소그래피 방법에 사용되는 레지스터일 수 있다. 에치-마스크는 또한 SiN, SiC, SiO2, Pt, Ti, TiW, TiN, Al, Cr, Au, Ni와 같은 재료, 다른 하드 재료 및 이의 조합을 포함하는 하드-마스크일 수 있다. 하드-마스크는 패터닝된 리소그래피 마스크에 의해 커버되지 않는 에어리어에서 선택적으로 하드-마스크를 에칭하기에 앞서 상기 리소그래피 방법에 의해 패터닝된다. 상기 기계적 제거 방법은 연마, 그라인딩, 드릴링, 절제, (샌 드 또는 유체) 블래스팅 및/또는 이의 조합을 포함할 수 있다.
또 다른 실시예에서, 캐리어는 적어도 일부가 도전성/반도전성 재료인 절연 디스크를 포함한다. 이 경우에, 도전성/반도전성 부분은 절연 디스크의 중앙에 도포될 수 있다. 일 실시예에서, 캐리어는 선택된 어에리어 내의 절연 재료 디스크에 캐비티를 생성하고 상기 캐비티에 도전성/반도전성 재료를 도포함으로써 형성된다. 절연 디스크 내의 캐비티는 상기 습식 에칭 방법, 상기 건식 에칭 방법 및/또는 상기 기계적 제거 방법에 의하여 형성될 수 있다. 상기 에치-마스크는 캐비티를 생성하는 방법에서 사용될 수 있고, 상기 리소그래피 방법으로 패터닝될 수 있다. 캐비티 내에 상기 도전성/반도전성 재료를 도포하는 방법은 PVD, CVD, 스퍼터링, 무전해 증착, 침지 증착, 전기증착, 화학적 그래프팅, 전기-그래프팅, 기계적 배치, 납땜, 그루잉(gluing), 다른 적절한 증착 방법 및/또는 이의 조합일 수 있다. 일부 실시예에서, 평탄도를 증가시키고 표면 거칠기를 감소시키기 위하여 캐리어에 평탄화 단계가 수행될 수 있다.
상기 도전성 전극 층은 도전성/반도전성 재료의 하나 또는 여러 층으로 이루어질 수 있다. 예를 들어, 도전성 전극 층은 Fe, Cu, Sn, Ag, Au, Pd, Co, Ti, Ta, Ni, Pt, Cr, Al, W, ITO, Si, Ru, Rh, Re, Os, Hf, Ir, Nb, 다른 금속, 합금, 인-합금, SnAg, SnAgCu, CoWP, CoWB, CoWBP, NiP, AuCu, 실리사이드, 흑연, 다이아몬드, 스테인리스강, 도전성 폴리머, 땜납 폴리머, 도전성 또는 반도전성 산화물 또는 혼합된 산화물(예를 들어, 루테늄, 이리듐, 로듐, 티타늄 및/또는 탄탈륨 산화물과 같은 전술한 금속의 산화물들의 혼합물) 및/또는 이의 조합으로 이루어질 수 있다. 도전성 전극 층은 ALD, 금속유기-화학적-기상-증착(MOCVD), PVD, CVD, 스퍼터링, 무전해 증착, 침지 증착, 전기증착, 전기-그래프팅, 다른 적절한 증착 방법 및/또는 이의 조합과 같은 방법에 의해 캐리어에 도포될 수 있다. 일부 실시예에서, 상기 도전성 전극 층은 무전해 증착, 전기증착, 침지 증착, 전기그래프팅, 화학적 그래프팅, 선택적 CVD 및/또는 선택적 MOCVD와 같은 방법을 사용하여 도전성/반도전성 표면 상으로 선택적으로 증착될 수 있다.
일부 실시예에서, 도전성 전극 층은 열적 방법에 의해 처리된다. 상기 열적 방법은 높은 진공, 포밍 가스, 수소 가스, 질소 가스, 저 산소 함량을 갖는 가스 환경에서, 및/또는 이의 조합에 의해 수행될 수 있다. 상기 열적 방법은 어닐링(예를 들어, 고속-열-어닐링(RTA)), 노 처리, 플레임 어닐, 핫-플레이트 처리 및/또는 이의 조합일 수 있다. 상기 열적 방법은 일부 실시예에서 상기 캐리어로의 콘택 저항 및/또는 내부 응력을 감소시킴으로써 도전성 전극 층 및 캐리어 사이의 접착력을 개선시키고/시키거나, 마스터 전극의 전기적 및/또는 기계적 특성을 개선시킬 수 있다. 일부 실시예에서, 도전성 전극 층은 적어도 하나의 재료의 여러 층을 도포하고 다음 층을 도포하기 전에, 상기 열적 방법에 의해 적어도 하나의 층을 처리함으로써 형성된다.
일 실시예에서, 접착 층은 상기 도전성 전극 층을 도포하기 전에 캐리어의 적어도 일부 상으로 도포된다. 상기 접착 층은 캐리어로의 도전성 전극 층의 접착력을 증가시키는 재료 또는 여러 재료로 이루어질 수 있다. 접착 층은 Pt, Al, Ni, Pd, Cr, Ti, TiW와 같은 도전성 재료 또는 AP-3000(Dow Chemicals), AP- 100(Silicon Resources), AP-200(Silicon Resources), AP-300(Silicon Resources)와 같은 절연 재료, HMDS와 같은 실란 및/또는 이의 조합으로 이루어질 수 있다. 필요하다면, 접착 층은 상기 접착 층이 절연성일 때와 같이, 상기 캐리어로의 전기적 접속을 가능하게 하기 위하여 상기 캐리어의 모든 에어리어를 언커버(uncover)한다. 대안적으로, 접착 층은 전체 캐리어를 커버하도록 도포되고 나서, 도전성 전극 층 및 캐리어 사이에 전기적 접속이 필요로 되는 에어리어, 예를 들어, 전방측의 중앙에서 일부가 제거된다. 접착 층은 일부 실시예에서 또한 도전성 전극 층의 증착을 용이하게 하거나 개선시키는 촉매 층의 기능을 할 수 있다. 접착 층은 전기증착, 스핀-코팅, 스프레이-코팅, 딥-코팅, 분자-기상-증착(MVD), ALD, MOCVD, CVD, PVD, 스퍼터링, 무전해 증착, 침지 증착, 전기그래프팅, 화학적 그래프팅 및/또는 접착 재료에 적합한 다른 증착 방법을 사용함으로써 도포될 수 있다.
상기 절연 패턴 층은 패터닝된 전기적 절연 재료의 하나 또는 여러 층으로 이루어질 수 있다. 절연 패턴 층은 층의 낮은 표면 거칠기 및 높은 두께 균일성의 층을 제공하는 방법으로 도포될 수 있다. 일부 실시예에서, 절연 패턴 층은 열적 산화, 열적 질화, PECVD, PVD, CVD, 플레임 가수분해 증착(FHD), MOCVD, PVD, CVD, 전기화학적 양극산화, ALD, 스핀-코팅, 스프레이-코팅, 딥-코팅, 커튼-코팅, 롤러-코팅, 파우더-코팅, 열분해, 접착 테이핑, 본딩, 다른 증착 기술 및/또는 이의 조합과 같은 방법을 사용하여 도포될 수 있다.
일 실시예에서, 접착 층은 상기 캐리어 상으로 절연 패턴 층을 도포하기 전에 도포된다. 상기 접착 층은 절연 패턴 층 및 상기 캐리어의 표면 사이에 접착 특 성을 개선시키는 적어도 하나의 재료의 적어도 하나의 층을 포함할 수 있다. 상기 접착 층은 절연 또는 도전성 재료로 이루어질 수 있다. 상기 접착 층은 예를 들어, Pt, Ni, Al, Cr, Ti, TiW, AP-3000(Dow Chemicals), AP-100(Silicon Resources), AP-200(Silicon Resources), AP-300(Silicon Resources), HMDS와 같은 실란, 하부-반사방지-코팅(BARC) 재료 및/또는 이의 조합으로 이루어질 수 있다. 접착 층은 PECVD, PVD, CVD, MOCVD, ALD, 스핀-코팅, 스프레이-코팅, 롤러-코팅, 파우더-코팅 및/또는 이의 조합과 같은 방법을 사용하여 도포될 수 있다.
일부 실시예에서, 더 평탄한 표면을 성취하기 위하여 도포된 절연 패턴 층에 평탄화 단계가 수행될 수 있다. 상기 평탄화 단계는 절연 패턴 층을 패터닝하기 전에 행해질 수 있다. 상기 평탄화 방법은 화학적-기계적-연마(CMP), 랩핑, 콘택 평탄화(CP)와 같은 에칭 및/또는 연마 방법 및/또는 이온-스퍼터링, 반응성-이온-에칭(RIE), 플라즈마-보조-에칭, 레이저-절제, 이온-밀링과 같은 건식 에칭 방법 및/또는 다른 평탄화 방법 및/또는 이의 조합을 포함할 수 있다.
절연 패턴 층은 폴리머와 같은 유기 화합물, 뿐만 아니라, 산화물 및/또는 질화물과 같은 절연 무기 화합물로 이루어질 수 있다. 사용된 폴리머 재료는 예를 들어, 폴리이미드, 실록산 변성 폴리이미드, BCB, SU-8, 폴리테트라플루오로에틸렌(PTFE), 실리콘, 엘라스토머 폴리머, (ZEP(Sumitomo)와 같은) E-빔 레지스트(E-beam resist), 포토레지스트, 박막 레지스트, 후막 레지스트, 폴리사이클릭 올레핀, 폴리노보렌, 폴리에텐, 폴리카보네이트, PMMA, BARC 재료, 리프트-오프-층(LOL) 재료, PDMS, 폴리우레탄, 에폭시 폴리머, 플루오로 엘라스토머, 아크릴레 이트 폴리머, (천연) 고무, 실리콘, 래커, 니트릴 고무, EPDM, 네로프렌, PFTE, 파릴렌, 플루오로메틸렌, 시아네이트 에스테르, 무기-유기 하이브리드 폴리머, (불화 또는 수화) 비정질 탄소, 다른 폴리머 및/또는 이의 조합일 수 있다. 사용된 무기 화합물은 예를 들어, 유기 도핑된 실리콘 유리(OSG), 불소 도핑된 실리콘 유리(FSG), PFTE/실리콘 화합물, 테트라에틸오쏘실리케이트(TEOS), SiN, SiO2, SiON, SiOC, SiCN:H, SiOCH 재료, SiCH 재료, 실리케이트, 슬리카계 재료, 실세스퀴옥산(SSQ)계 재료, 메틸-실세스퀴옥산(MSQ), 수소-실세스퀴옥산(HSQ), TiO2, Al2O3, TiN 및 이의 조합일 수 있다. 절연 패턴 층 재료는 패터닝 프로세스(리소그래피 및/또는 에칭)을 용이하게 하고, 아래에 놓인 층으로 양호하게 접착되며, 양호한 기계적 내구성을 가지며/가지거나, ECPR 프로세스 및/또는 중간의 클리닝 및/또는 제거 단계 동안 불활성인 특성을 가질 수 있다.
일부 실시예에서, 절연 패턴 층의 패턴(캐비티)은 리소그래피 및/또는 에칭과 같은 방법을 사용하여 제조된다. 상기 리소그래피 방법은 포토리소그래피, UV-리소그래피, 레이저-리소그래피, 전자-빔(E-빔) 리소그래피, 나노임프린트, 다른 리소그래피 방법 및/또는 이의 조합을 포함할 수 있다.
상기 절연 패턴 층은 ECPR 에칭 또는 도금 구조의 희망하는 크기 및 높이에 따라 상이한 높이를 가질 수 있다. 일부 실시예에서, 상기 절연 패턴 층은 수백 미크론까지의 두께를 가질 수 있다. 다른 실시예에서, 절연 패턴 층은 20 nm 아래까지 얇을 수 있다. 일부 실시예에서, 캐비티의 높이/폭 비는 약 5 미만과 같이 10 미만, 예를 들어, 약 2 미만, 가령 약 1 미만이다. 상위-IC 애플리케이션과 같은 일부 실시예에서, 절연 패턴 층은 약 50μm 미만, 예를 들어, 약 5μm 미만과 같이 약 15μm 미만이며, 애스펙트 비(aspect ratio)는 약 5 미만, 예를 들어, 약 1 미만과 같이 2 미만이다. IC 상호접속 애플리케이션과 같은 일부 실시예에서, 절연 패턴 층은 IC 상호접속 중간 와이어링에 대한 것과 같은 500 nm 미만과 같이, IP 상호접속 글로벌 와이어링에 대한 것과 같은 약 2μm 미만, 예를 들어, IC 상호접속 "금속 1" 와이어링에 대한 것과 같은 약 100 nm 미만, 가령, IC 상호접속 "금속 1" 와이어링에 대한 것과 같은 약 50 nm 미만과 같이 200 nm 미만이다. 상기 전기화학적 셀 내부에 강제 대류가 존재하지 않기 때문에, 제한 최대 전류 및 이에 따른 최대 도금/에칭 레이트는 전극들 간의 거리, 즉, 절연 패턴 층의 높이 및 전해질의 특성에 의해 결정된다. 더 높은 제한 전류는 전기화학적으로 에칭되거나 증착되는 재료의 더 높은 이온 농도를 포함하는 전해질을 사용하여 성취된다. 더구나, 기판의 시드 층 및 도전성 전극 층 사이의 거리가 더 짧아지면 제한 전류가 더 높아진다. 그러나, 짧은 거리, 즉, 얇은 절연 패턴 층은 단락이 발생할 위험을 증가시킨다. 형성될 구조 층의 두께가 약 50 % 미만과 같이 절연 층 두께의 약 90 % 미만, 예를 들어, 약 10 % 미만일 수 있다.
상기 에칭 방법은 절연 패턴 층이 손상되지 않아야 하는 에어리어를 보호하기 위하여 에치-마스크를 사용하는 단계 및/또는 기계적 제거 방법을 사용하는 단계를 포함한다. 에칭 방법은 이온-스퍼터링, 반응성-이온-에칭(RIE), 플라즈마-보조-에칭, 레이저-절제, 이온-밀링과 같은 건식 에칭 및/또는 습식 에칭을 포함할 수 있다. 에치-마스크의 패턴은 상기 리소그래피 방법으로 생성될 수 있다. 에치-마스크는 박막 포토레지스트, 폴리이미드, BCB, 후막 레지스트 및/또는 다른 폴리머 등과 같이 상기 리소그래피 방법에서 사용되는 폴리머 레지스트일 수 있다. 에치-마스크는 또한 SiN, SiO2, SiC, Pt, Ti, TiW, TiN, Al, Cr, Au, Cu, Ni, Ag, NiP와 같은 재료, 다른 하드 재료, 이의 합금 및/또는 이의 조합을 포함하는 하드-마스크일 수 있다. 상기 하드-마스크는 PVD, CVD, MOCVD, 스퍼터링, 무전해 증작, 침지 증착, 전기증착, PECVD, ALD, 다른 적절한 증착 방법 및/또는 이의 조합과 같은 방법으로 도포될 수 있다. 하드-마스크는 일부 실시예에서 습식 및/또는 건식 에칭 방법을 사용하여, 패터닝된 리소그래피 마스크에 의해 커버되지 않는 에어리어에서 선택적으로 하드-마스크를 에칭하기에 앞서 상기 리소그래피 방법에 의해 패터닝된다.
일부 실시예에서, 상기 하드-마스크는 예를 들어, 하드-마스크에 사용된 재료가 Cu, Ni, NiFe, NiP, Au, Ag, Sn, Pb, SnAg, SnAgCu, SnPb 및/또는 이의 조합일 때, ECPR 에칭 또는 도금 구조의 적어도 하나의 층을 포함할 수 있다. 이 경우에, 마스터 전극의 절연 패턴 층은 상기 에칭 방법과 함께 또 다른 마스터 전극을 사용함으로써 패터닝될 수 있고, 다른 리소그래피 방법은 필요로 되지 않을 수 있다.
일부 실시예에서, 에치-스톱 층은 상기 절연 패턴 층을 도포하기 전에 도포된다. 상기 에치-스톱 층은 절연 패턴 층보다 에칭 프로세스에 의해 덜 영향을 받 는 하나 또는 여러 재료의 적어도 하나의 층을 포함함으로써, 에치 프로세스를 정지 또는 저속화하므로, 에칭이 절연 패턴 층을 통과할 때 아래에 놓인 층을 보호한다. 상기 에치-스톱 층은 Ti, Pt, Au, Ag, Cr, Tiw, SiN, Ni, Si, SiC, SiO2, Al, InGaP, CoP, CoWP, NiP, NiPCo, AuCo, BLOkTM(Applied Materials)과 같은 재료 또는 상기 에칭 방법에 의해 덜 영향을 받는 다른 재료 및/또는 이의 조합을 포함할 수 있다.
일 실시예에서, 상기 패터닝 방법은 절연 패턴 층의 패턴 캐비티 측벽의 경사 각도에 영향을 주기 위하여 변경될 수 있다. 경사 각도는 ECPR 에칭 또는 도금 구조의 애플리케이션에 따른다. 일부 실시예에서, 수직에 가까운 측벽(캐리어 표면 및 절연 패턴 층의 측벽 사이의 90도의 경사 각도에 가까움, 수직은 이것이 수평인 구조의 법선 위치와 관련된다는 것을 의미함)은 어떤 전기적 특성을 성취하기 위하여 사용된다. 이것은 측벽이 약 0.1°미만과 같이 약 1°미만의 전극 표면의 법선에 대한 각도(경사 각도)를 갖는다는 것을 의미한다. 다른 실시예에서, 절연 패턴 층 또는 ECPR 도금 구조 중 하나 상의 손상을 초래함이 없이 ECPR 도금 구조로부터 마스터 전극을 분리하는 방법을 개선시키기 위하여 더 큰 경사 각도가 사용된다. 이와 같은 각도는 20°까지와 같이 약 45 까지, 예를 들어, 약 5°까지일 수 있다. 상기 분리 방법은 상기 경사 각도를 변경시켜서 0도 이상이 되도록 함으로써 더 개선될 수 있는데, 이는 절연 패턴 층의 캐비티가 하부에서보다 상부에서 더 큰 개방 에어리어를 갖는다는 것을 의미한다(일반적으로, "포지티브 경사 각도라 칭해짐"). 상기 각도는 실질적으로 네거티브가 아니어야 한다.
일부 실시예에서, 상기 리소그래피 방법을 사용함으로써, 절연 패턴 층을 생성하는데 사용되는 포토레지스트는 수직 측벽 또는 포지티브 경사 각도를 제공하는 화학적 및 물리적 특성을 가질 수 있다. 0에 가까운 경사 각도를 성취하기 위하여 예를 들어, SU-8(Microchem), THB(JSR Micro)와 같은 네거티브 포토레지스트 또는 ZEP(Sumitomo)와 같은 E-빔 레지스트가 사용될 수 있다. AZ® AXTM, AZ® P9200, AZ® P4000(AZ Electronic Materials), ARF 레지스트(JSR Micro), SPR 레지스트(Rohm & Hass Electronic Materials)와 같은 다른 포지티브 포토레지스트 및/또는 기타 포지티브 포토레지스트가 포지티브 경사 각도를 갖는 절연 패턴 층을 생성하는데 사용될 수 있다. 경사 각도는 또한 포토리소그래피 방법의 파라미터를 변경시킴으로써 조정될 수 있다. 예를 들어, 측벽의 경사 각도는 투사 렌즈를 통해 포토레지스트를 노출시킬 때 초점의 길이를 변경함으로써 가변될 수 있다. 또한, 경사 각도는 포토그래피 패터닝 방법에서 파라미터를 가변시킴으로써, 예를 들어, 파장 필터를 사용하여, 반사방지 코팅을 사용하여, 노출 도우즈를 변경하여, 현상 시간을 변경하여, 열 처리를 사용하여 및/또는 이의 조합에 의하여 최적화될 수 있다.
또 다른 실시예에서, 상기 절연 패턴 층을 패터닝하는데 사용되는 상기 에칭 방법은 수직 측벽 또는 포지티브 경사 각도를 성취하기 위하여 변경될 수 있다. 예를 들어, 어떤 경사 각도는 반응성-이온-에칭(RIE)과 같은 건식-에칭 방법에 대한 가스 조성, 플래튼 전력(platen power)(RF 전력) 및/또는 플라즈마 전력(또한 코일 전력이라 칭해짐)을 최적화함으로써 달성될 수 있다. 상기 가스 조성은 예를 들어, 불화탄소, 산소, 수소, 염소 및/또는 아르곤을 포함할 수 있다. 경사 각도는 측벽 상의 패시베이팅 물질(passivating substance)의 중합화의 레벨을 변경함으로써 제어될 수 있다. 예를 들어, 가스 조성 내에서 불화탄소의 레벨을 증가시키거나 감소시킴으로써, 중합화의 레벨이 각각 증가하거나 감소되어, 경사 각도가 각각 감소되거나(덜 수직적임) 감소된다(더 수직적임). 또한, 중합화의 정도는 중합화를 감소시키고 더 작은 경사각도를 제공하는 산소 레벨을 증가시킴으로써 및 그 반대로 함으로써; 및/또는 중합화를 증가시키고 더 큰 경사 각도(덜 수직적임)를 제공하는 수소 레벨을 증가시킴으로써 및 그 반대로 함으로써 산소 및/또는 수소 함량을 변경시킴으로써 제어될 수 있다. 일부 실시예에서, 상기 경사 각도는 상기 플래튼 전력을 일정하게 유지하면서 상기 코일 전력을 감소시킴으로써 감소된다(더 수직적이 된다). 이것은 스퍼터링 효과를 증가시킴으로써, 상기 절연 패턴 층을 에칭할 때 측벽이 더 수직적이 되도록 한다. 상기 코일 전력을 대신 증가시킴으로써 반대의 효과가 성취될 수 있고, 이에 의해 경사 각도가 더 커지게 된다(덜 수직적이 된다). 또 다른 실시예에서, 상기 경사 각도는 상기 코일 전력을 일정하게 유지하면서 상기 플래튼 전력을 증가시킴으로써 감소된다(더 수직적이 된다). 상기 절연 패턴 층을 에칭할 때 더 큰 경사 각도(덜 수직적임)는 상기 코일 전력을 일정하게 유지하면서 상기 플래튼 전력을 감소시킴으로써 성취될 수 있다.
또 다른 실시예에서, 상기 절연 패턴 층의 캐비티(패턴)를 생성하기 위하여 다마신 프로세스가 사용될 수 있다; 상기 다마신 프로세스는 처음으로 캐리어 상으 로 희생 패턴 층을 도포하는 단계; 다음에 절연 패턴 층에 대해 전술한 상기 도포 방법을 사용함으로써 상기 희생 패턴 층을 커버할 뿐만 아니라 희생 패턴의 캐비티를 채우도록 절연 재료를 도포하는 단계; 희생 패턴 층이 커버되지 않을 때까지 전술한 평탄화 방법을 사용하여 상기 절연 재료를 평탄화시키는 단계; 및 상기 희생 패턴 층을 제거하여 절연 패턴 층이 형성되는 단계를 포함한다. 상기 희생 패턴 층은 예를 들어, 구조 층을 ECPR 에칭 또는 도금하거나 공지된 리소그래피 및/또는 에칭/도금 방법을 사용함으로써 형성될 수 있다. 이 대안적인 패터닝 방법은 예를 들어, 리소그래피 및/또는 에칭 방법에 의해 직접적으로 패터닝하기 어려운 절연 패턴 층 재료를 포함하는 실시예에 대해 사용될 수 있다.
실시예에서, 상기 절연 패턴 층 표면은 ECPR 도금 구조로부터 더 양호한 분리를 개선하기 위하여 처리될 수 있다. 예를 들어, 절연 패턴 층 표면은 ECPR 도금 구조의 측벽 및 상기 캐비티의 측벽 사이에 점착-방지 효과를 제공하는 방법으로 처리될 수 있다. 이것은 ECPR 도금 구조로의 기계적 및 화학적 본드를 감소시키는 릴리스 층으로 상기 절연 패턴 층 표면을 코팅하는 것을 포함할 수 있다. 이와 같은 릴리스 층은 스핀-코팅, 스프레이-코팅, CVD, MOCVD, MVD, PVD, 및/또는 이의 조합을 사용하여 도포될 수 있다. 상기 릴리스 층은 메톡시-실란, 클로로-실란, 플루오로-실란과 같은 실란, 폴리-디-메틸-실록산, 폴리-에틸렌-글리콜-실록산, 디메틸-실록산 올리고머(DMS)와 같은 실록산 및/또는 비정질 플로오로-폴리머, 플루오로-카본, 폴리-테트라-플루오로-에틸렌(PTFE), 사이토-플루오로-폴리머와 같은 다른 폴리머 및/또는 이의 조합을 포함할 수 있다.
일 실시예에서, 절연 패턴 층에 사용된 재료는 상기 전해질이 절연 패턴의 캐비티를 웨팅(wetting)하고 채우는 능력을 개선시키는 특성을 가지고/가지거나 상기의 능력을 개선시키는 방법으로 처리된다. 일 실시예에서, 절연 패턴 층 재료의 적어도 일부는 낮은 표면 에너지 특성을 가지며, 친수성인데, 즉, 수용액과 낮은 콘택 각도를 갖는다. 더구나, 절연 패턴 층 재료의 일부는 표면 에너지를 낮추고 친수성 표면을 생성하는 방법으로 처리될 수 있다. 이와 같은 표면 처리 방법은 예를 들어, 열 처리, 산소/질소/아르곤 플라즈마 처리, 점착 방지(SIRCAS)용 표면 변환 및/또는 페록사이드, 퍼설페이트, 농축된 산/염기와 같은 강산화제로 표면을 처리하는 것 및/또는 이의 조합일 수 있다. 다른 실시예에서, 절연 패턴 층의 적어도 일부는 높은 표면 에너지를 가지며, 표면 에너지를 증가시켜 표면이 소수성이 되도록 하기 위한 방법으로 처리될 수 있다. 이와 같은 방법은 수소 플라즈마에 의한 처리를 포함할 수 있다. 실시예에서, 절연 패턴 층은 상기 졀연 패턴 층의 캐비티의 측벽이 친수성이 되고, 절연 패턴 층이 상부가 소수성이 되도록 하는 특성을 갖는 적어도 하나의 재료의 하나 또는 여러 층을 포함한다. 상기 친수성 재료는 예를 들어, SiN, SiO2, 산소 플라즈마 및/또는 표면에서 극성 작용 분자기를 갖는 다른 재료로 처리되었던 (포토레지스트 및/또는 엘라스토머와 같은) 폴리머 및/또는 이의 조합일 수 있다. 상기 소수성 재료는 수소 종결된 폴리머, 테플론, 플루오로- 및 클로로- 실란, 실록산, 플루오로-엘라스토머 및/또는 이의 조합과 같은 비-극성 작용 분자기를 갖는 재료일 수 있다.
또 다른 실시예에서, 절연 패턴 층은 마스터 전극이 상기 시드 층에 대해 가압될 때, 기판의 시드 층 표면 및 절연 패턴 층 표면의 상부 사이에서 기계적 콘택을 개선시키는 적어도 하나의 재료의 하나 또는 여러 층을 가질 수 있다. 전술한 바와 같이, 절연 패턴 층은 엘라스토머와 같은 가요성 재료의 적어도 하나의 층으로 이루어질 수 있다. 일 실시예에서, 절연 패턴 층은 강성 재료의 적어도 하나의 층 및 상기 엘라스토머 재료의 적어도 하나의 층을 포함한다. 엘라스토머 재료의 상기 층은 강성 재료의 상기 층의 상부 상에 도포될 수 있다. 상기 엘라스토머 층은 고 압축성 및/또는 탄력적 특성을 가지며; 전기적으로 절연성이 있고/있거나 낮은 유전체 특성을 가지고; ECPR 프로세스 및/또는 중간 클리닝 및/또는 제거 단계에서 사용된 환경에 대해, 예를 들어, 상기 전해질에 대해 양호한 화학적 내성을 가지며; PECVD, PVD, CVD, MOCVD, ALD, 스핀-코팅, 스프레이-코팅, 롤러-코팅, 파우더-코팅, 열분해 및/또는 이의 조합과 같은 방법에 의해 도포되고; 금속, 실리콘, 유리, 산화물, 질화물 및/또는 폴리머와 같은 아래에 놓인 층으로의 강한 접착력을 가지며; ECPR 프로세스에서 사용된 환경, 예를 들어, 상기 전해질에서의 및/또는 시간이 지남에 따른 수축 및 스웰링에 대한 높은 내성을 가지며; 논-블리딩(non-bleeding)인데, 즉, 오염 유기 화합물을 배출하지 않고; UV-광에 민감하고; 리소그래피 방법으로 패터닝되며; 투명하고; 상기 에칭 방법, 예를 들어, 상기 건식-에칭 방법을 사용하여 패터닝될 수 있다. 일부 실시예에서, 상기 엘라스토머 층은 폴리-디-메틸-실록산(PDMS), 실리콘, 에폭시-실리콘, 플루오로-실리콘, 플루오로-엘라스토머, (천연) 고무, 네오프렌, EPDM, 니트릴, 아크릴레이트 엘라스토머, 폴리우레탄 및 이의 조합으로 이루어질 수 있다. 일부 실시예에서, 상기 엘라스토머는 1 MPa 미만과 같은 0.1GPa 미만, 예를 들어, 약 0.05 MPa 미만의 신장성 탄성률(영률)을 가질 수 있다. 일부 실시예에서, 상기 엘라스토머 층은 30 Shore-A 미만과 같은 90 Shore-A 미만, 예를 들어, 약 5 Shore-A 미만의 경도를 가질 수 있다.
다른 실시예에서, 절연 층은 이미 패터닝된 표면, 예를 들어, 패터닝된 캐리어의 적어도 일부 상으로 도포된다. 실시예에서, 절연 패터닝 층은 도포된 재료가 예를 들어, 열적 산화, 열적 질화, 스퍼터링, PECVD 및/또는 ALD와 같은 방법을 사용함으로써 아래에 놓인 패터닝된 캐리어의 구조를 따르는 방법으로 도포된다. 상기 절연 층은 상기 아래에 놓인 패터닝된 캐리어의 적어도 일부를 언커버하기 위하여 패터닝된다. 상기 패터닝 방법은 절연 패턴 층으로부터 상기 아래에 놓인 패터닝된 캐리어의 캐비티의 적어도 일부를 언커버할 수 있다. 유용한 패터닝 방법은 절연 패턴 층이 상기 패터닝된 캐리어의 캐비티의 하부가 적어도 일부 에어리어에서 언커버되면서, 절연 패턴 층이 상기 패터닝된 캐리어의 구조의 상부 및 측벽을 커버하고 있는 것을 포함한다. 상기 패터닝 방법은 전술한 리소그래피 및/또는 에칭 방법과 같은 방법일 수 있다. 일부 실시예에서, 상기 패터닝된 캐리어는 상기 절연 패턴 층을 도포하기 전에 패터닝된 구조의 상부 상에 절연 재료의 적어도 하나의 층을 갖는다. 예를 들어, 캐리어는 에치-마스크가 절연 재료의 적어도 하나의 층을 포함하고 상기 절연 패턴 층을 도포하기 전에 벗겨지지 않는 상기 에칭 방법을 사용함으로써 패터닝된다. 이로 인해, 상기 패터닝된 캐리어의 하부에 비하여, 구조의 상부 상에 절연 재료의 층이 더 두꺼워진다. 이 실시예에서, 상기 건식 에칭 방법과 같은 에칭 방법은 사용하는 것은 상부를 언커버하기 전에, 패터닝된 캐리어의 캐비티의 하부를 언커버할 수 있다. 상기 건식-에칭 방법은 측방향에서보다 상기 패터닝된 캐리어의 평면에 수직한 방향에서 더 높은 에칭 속도를 가지며, 이방성 에칭으로서 공지되고, 측벽이 절연 재료에 의해 여전히 커버되도록 하면서, 패터닝된 캐리어의 캐비티의 하부에서 절연 패턴 재료를 언커버하도록 한다. 다른 실시예에서, 절연 패턴 층은 상기 캐리어 및/또는 상기 도전성 전극 층으로의 전기적 접속에 사용될 수 있는 적어도 일부를 언커버하기 위하여 패터닝된다.
마스터 전극의 여러 실시예가 도면을 참조하여 후술될 것이다.
실시예는 도전성/반도전성 디스크(2) 및 절연 코팅 층(3)을 포함하는 캐리어(1)를 공급하는 것을 포함한다. 상기 절연 코팅 층(3)은 도1(a)에 도시된 바와 같이, 후방측 및 전방측 상의 중앙 내의 에어리어를 제외한 도전성/반도전성 디스크(2)의 모든 영역을 커버할 수 있다. 도전성 전극 층(4)이 캐리어(1)의 전방측 상으로 도포되어, 도전성/반도전성 디스크(2)의 적어도 일부를 커버하고 상기 적어도 일부와 전기적으로 콘택한다. 일 실시예에서, 상기 도전성 전극 층(4)은 또한 상기 절연 코팅 층(3)의 적어도 일부를 커버하고 있다. 일부 실시예에서, 접속 층(5)이 외부 전원으로부터 마스터 전극으로의 양호한 전기적 접속을 가능하게 하기 위하여 캐리어의 후방측 상의 상기 도전성/반도전성 디스크의 적어도 일부 상으로 도포된다. 도전성 전극 층(4) 및 접속 층(5)과 함께, 도전성/반도전성 디스크(2) 및 절연 코팅 층(3)을 포함하는 캐리어의 일 실시예의 단면이 도1(b)에 도시되어 있다. 실 시예에서, 절연 재료(6)가 도1(c)에 도시된 바와 같이 캐리어(1) 및 도전성 전극 층(4) 상으로 도포된다. 절연 재료는 상기 리소그래피 및/또는 애칭 방법을 사용하여 패터닝되어, 절연 패턴 층(7)을 형성할 수 있다. 캐리어(1), 도전성 전극 층(4), 접속 층(5), 및 절연 패턴 층(7)을 포함하는 마스터 전극(8)의 실시예의 단면이 도1(d)에 도시되어 있다.
실시예에서, 캐리어(1)는 도2(a)에 도시된 바와 같이, 도전성/반도전성 재료(10)로 적어도 부분적으로 채워지는 중앙에서 도전성 비아(11)를 갖는 절연 디스크(9)를 포함한다. 절연 디스크(9)는 마스터 전극 및 기판 사이의 정렬 케이퍼빌리티(alignment capability)를 가능하게 하기 위하여 투명할 수 있다. 일 실시예에서, 도전성 전극 층(4)은 캐리어(1)의 전방측 상으로 도포된다. 게다가, 접속 층(5)은 외부 전원으로부터 마스터 전극으로의 양호한 전기적 접속을 가능하게 하기 위하여 후방측 상에 도포될 수 있다. 도전성 전극 층(4) 및 접속 층(5) 사이의 전기적 접속은 비아(11)를 통해 가능해진다. 절연 디스크(9), 도전성 비아(11), 도전성 전극 층(4) 및 접속 층(5)을 포함하는, 캐리어(1)의 일 실시예의 단면이 도2(b)에 도시되어 있다. 절연 재료(6)가 도2(c)에 도시된 바와 같이 캐리어(1) 및 도전성 전극 층(4) 상으로 도포될 수 있다. 절연 재료는 상기 리소그래피 및/또는 에칭 방법을 사용하여 패터닝되어, 절연 패턴 층(7)을 형성할 수 있다. 도2(d)는 절연 디스크(9), 도전성 비아(11), 도전성 전극 층(4), 접속 층(5) 및 절연 패턴 층(7)을 포함하는, 캐리어(1)를 포함한 마스터 전극의 일 실시예의 단면을 도시한다.
또 다른 실시예는 상기 캐리어의 전방측과 같이 적어도 일부 상에서 절연 코팅 층(3)에 의해 커버되는 도전성/반도전성 디스크(2)를 포함하는 캐리어(1)를 공급하는 것을 포함한다. 일부 실시예에서, 우선 절연 코팅 층이 도3(a)에 도시된 바와 같이 상기 도전성/반도전성 디스크를 완전히 커버하도록 도포된다. 실시예에서, 절연 코팅 층은 상기 리소그래피 및/또는 에칭 방법을 사용하여 패터닝되어, 절연 패턴 층(7)을 생성한다. 따라서, 형성된 캐비티에서, 도전성/반도전성 디스크(2)의 적어도 일부는 도3(b)에 도시된 바와 같이, 언커버된다. 도전성 전극 층(4)은 도3(c)에 도시된 바와 같이 절연 패턴 층 내의 캐비티의 하부에서의 도전성/반도전성 디스크 상으로 선택적으로 도포될 수 있다. 마스터 전극과의 전기적 접속을 가능하게 하기 위하여, 절연 패턴 층(7)의 후방측의 중앙과 같은 일부가 제거됨으로써, 도전성/반도전성 디스크(2)를 언커버할 수 있다. 외부 전원으로부터 마스터 전극으로의 양호한 전기적 접속을 가능하게 하기 위하여 접속 층(5)이 마스터 전극의 후방측과 같은 도전성/반도전성 디스크의 언커버된 에어리어 상에 도포될 수 있다. 일부 실시예에서, 후방측에서의 절연 패턴 층(7)의 적어도 일부는 도전성 전극 층(4)을 도포하기 전에 제거된다. 그 후, 접속 층(5)이 도전성 전극 층을 도포하는 것과 동일한 단계에서, 그리고 동일한 방법으로 도포될 수 있다. 그러나, 일부 실시예에서, 접속 층(5)은 도전성 전극 층(4)을 도포하는 것과 동일한 단계에서 도포되는 적어도 하나의 층, 및 후속 단계에서 도포되는 적어도 또 다른 도전성 층으로 이루어질 수 있다. 도3(d)는 도전성/반도전성 디스크(2), 절연 패턴 층(7), 도전성 전극 층(4) 및 접속 층(5)을 포함하는 마스터 전극(8)의 단면을 도시한다. 도3(e) 는 도전성/반도전성 디스크(2), 절연 패턴 층(7), 도전성 전극 층(4) 및 접속 층(5)을 포함하는 마스터 전극(8)의 또 다른 실시예의 단면을 도시하며, 여기서 상기 접속 층은 적어도 하나가 또한 후방측에서 절연 패턴 층(7)의 적어도 일부를 커버하고 있는 여러 층을 포함한다.
부가적인 실시예는 도전성/반도전성 캐리어(1)를 공급하는 것을 포함한다. 캐리어는 상기 리소그래피 및/또는 에칭 방법을 사용하여 적어도 전방측 상에 패터닝된다. 일 실시예에서, 캐리어를 패터닝하는데 사용되는 에치-마스크(12)는 절연 재료를 포함한다.
에치-마스크(12)로서의 절연 재료와 함께, 패터닝된 도전성/반도전성 캐리어(1)의 단면이 도4(a)에 도시되어 있다. 절연 패턴 층(7)이 상기 패터닝된 캐리어 및 상기 에치-마스크(12) 상으로 도포될 수 있다. 일부 실시예에서, 절연 패턴 층(7)은 도4(b)에 도시된 바와 같이 아래에 놓인 패턴 층의 구조를 따르도록 하는 방법으로 도포된다. 이것은 층(12)과의 조합 때문에, 캐비티의 하부보다 상기 패턴의 상부 상에서 절연 층이 더 두꺼워지도록 한다.
상기 에칭 방법은 측벽 및 상부 상에서 절연 패턴 층(7)을 남기면서, 패턴의 하부에서 절연 패턴 층(7)으로부터 캐리어(1)를 언커버하는데 사용될 수 있다. 측벽보다 캐비티의 하부에서 더 높은 에치-레이트를 갖는 것을 특징으로 하는 건식-에칭 방법이 사용될 수 있다. 일부 실시예에서, 상부 상에서와 동일한 량의 절연 재료가 캐비티의 하부로부터 제거되어, 캐리어를 패터닝하는데 사용되는 상기 에치-마스크(12)의 두께에 대응하는 절연 재료 두께를 상부에 남긴다. 도4(c)는 패터닝 된 캐리어(1), 에치-마스크(12) 및 패터닝된 캐리어의 캐비티의 하부를 언커버하기 위하여 에칭되었던 절연 패턴 층(7)을 포함하는 마스터 전극(8)을 도시한다.
일부 실시예에서, 도전성 전극 층은 에치-마스크(12) 또는 절연 패턴 층(7)에 의해 커버되지 않은 패터닝된 캐리어(1) 상의 에어리어에서 선택적으로 도포되고; 도4(d)에 도시된 바와 같이, 절연 패턴 층을 제거함으로써 후속 단계에서 캐리어(1)의 일부를 언커버하기 위하여 제2 에치-마스크(12)가 후방측에서 도포될 수 있다. 후방측에서 절연 패턴 층(7)의 부분을 제거하는 것은 상기 리소그래피 및/또는 에칭 방법을 사용함으로써 행해질 수 있다. 접속 층(5)은 외부 전원으로부터 마스터 전극으로의 양호한 전기적 접속을 가능하게 하기 위하여 캐리어의 언커버된 부분 상에 도포될 수 있다. 일부 실시예에서, 마스터 전극에서의 전기적 접속은 마스터 전극의 후방측의 중앙에서 이루어진다. 일부 실시예에서, 접속 층(5)은 도전성 전극 층(4)을 도포하는 것과 동일한 단계에서 도포된다. 이 경우에, 접속 에어리어에서의 캐리어(1)의 언커버링은 도전성 전극 층(4)을 도포하기 전에 행해진다. 일부 실시예에서, 접속 층(5)은 캐리어(1)의 언커버된 부분에만 도포된다. 다른 실시예에서, 접속 층은 캐리어의 언커버된 부분 또는 절연 패턴 층(7)의 일부 상에 도포된다.
도4(e)는 캐리어 구조의 상부에 절연 에치-마스크(12)를 갖는 패터닝된 도전성/반도전성 캐리어(1), 절연 패턴 층(7), 패터닝된 캐리어의 캐비티 내에 도포된 도전성 전극 층(4) 및 상기 절연 패턴 층의 일부 및 캐리어의 언커버된 부분 상으로 후방측에 도포된 접속 층(5)을 포함하는 마스터 전극의 일 실시예의 단면을 도 시한다.
일부 실시예에서, 마스터 전극(8)의 캐비티는 예를 들어, 상기 에칭 방법을 사용함으로써, 절연 패턴 층(7)의 캐비티의 하부에서 캐리어(1)로부터 재료를 제거함으로써, 도전성 전극 층(4)의 도포하기 전에, 더 깊어질 수 있다. 일부 실시예에서, 건식 에칭 방법이 사용될 수 있다. 일부 실시예의 경우에, 상기 절연 패턴 층(7)이 에치-마스크로서 사용될 수 있다. 더 깊은 캐비티를 생성하면 마스터 전극 캐비티가 ECPR 도금 동안 사용된 많은 량의 사전증착된 재료 및/또는 ECPR 에칭 동안의 에칭된 재료로 채워질 수 있게 된다. 도5는 절연 패턴 층(7)의 캐비티가 캐리어(1) 내로 더 깊게 에칭되고 나서, 선택적으로 증착된 도전성 전극 층(4)에 의해 커버되는 마스터 전극(8)의 단면을 도시한다.
일 실시예는 절연 본드-층(13)을 본딩 및 패터닝함으로서 상기 절연 패턴 층(7)을 상기 캐리어(1) 상에 형성하는 것을 포함한다. 일부 실시예에서, 캐리어(1)는 자신의 전방측 및 후방측의 중앙을 제외하고는 절연 코팅 층(3)으로 커버되는 도전성/반도전성 디스크(2)를 포함한다. 다른 실시예에서, 캐리어는 자신(1)의 중앙에서 도전성 비아(11)를 갖는 절연 디스크(9)를 포함한다.
일부 실시예에서, 도전성 전극 층(4)은 절연 본드-층(13)을 도포하기 전에 캐리어 상으로 도포되었다. 일부 실시예에서, 절연 본드-층은 상기 절연 본드-층(13)이 캐리어(1) 상으로 도포된 후에 제거될 수 있는 본드-캐리어(14)에 접착된다. 예를 들어, 절연 본드-층(13)은 Si 본드-캐리어(14) 상의 SiO2이거나, 임의의 제거 가능한 본드-캐리어(14) 상의 석영과 같은 유리, 또는 폴리머 막일 수 있다. 일부 실시예에서, 접착 강도와 같은 본딩 특성을 개선시키기 위하여 접착 본드-층(15)이 절연 본드-층을 캐리어(1)에 본딩하기 전에, 절연 본드-층 상으로 도포될 수 있다. 접착 본드-층(15)은 캐리어(1) 및/또는 상기 캐리어(1) 상의 도전성 전극 층(4)과 함께 양호한 본드-특성을 제공하는 재료로 이루어질 수 있고, 도전성 재료로 이루어져야 한다. 대안적으로, 접착 본드-층(15)은 비-도전성 재료로 이루어지고 에칭에 의하여 선택적으로 제거될 수 있다. 예를 들어, 접착 본드-층(15)은 도전성 전극 층(4)과 양호하게 본딩되는 금속 및/또는 합금을 포함할 수 있다. 접착 본드-층은 상기 도전성 전극 층(4)에 대해 전술한 것과 같은 재료를 포함할 수 있다.
본딩 이전의 절연 본딩-층(13)과 접착 본딩-층(15), 본드 캐리어(14)와 도전성 전극 층(4)과 함께 캐리어(1)의 단면이 도6(a)에 도시되어 있다.
도6(b)는 본드-캐리어(14) 상의 절연 본드-층(13)이 중간에 도전성 전극 층(4) 및 접착 본드-층(15)을 둔 채로 캐리어(1)에 본딩되는 방법을 도시한다. 일부 실시예에서, 절연 본딩 층(13) 및 캐리어(1) 중간의 층은 본딩 프로세스 동안 변화(예를 들어, 혼합)될 수 있고, 본드-중간 층(16)이 형성된다. 본드-캐리어(14)는 기계적으로 및/또는 건식 에칭 또는 습식 에칭과 같은 상기 에칭 방법을 사용함으로써 제거될 수 있다. 본드-캐리어(14)가 제거된 후에, 절연 본드-층(13)은 상기 리소그래피 및/또는 에칭 방법을 사용하여 패터닝될 수 있다. 도6(c)는 도전성 전극 층(4) 및 접착 본드-층(15)을 사이에 포함하고 있는 본드-중간 층(16)과 함께 캐리어(1)에 본딩되는 패터닝된 절연 본드-층(13)을 포함하는 마스터 전극(8)의 일 실시예의 단면을 도시한다. 일부 실시예에서, 도전성 전극 층(4)은 상기 중간 층(16) 상으로, 또는 본드-중간 층(16)이 존재하지 않는 경우(즉, 절연 본드-층(13)이 캐리어(1) 상으로 직접 도포되는 경우), 상기 캐리어(1) 상으로 패터닝된 절연 본드-층(13)의 캐비티 내에 선택적으로 도포될 수 있다.
실시예에서, 마스터 전극은 외부 전원으로부터 상기 도전성 전극 층의 적어도 일부로의 전기적 접속을 가능하게 한다.
일부 실시예에서, 상기 전기적 접속은 외부 전원으로부터 도전성 전극 층의 적어도 일부에 접속되는 상기 캐리어의 도전성/반도전성 재료로 행해진다.
실시예에서, 전기적 접속은 외부 전원으로부터 도전성 전극 층에 접속되는 캐리어의 도전성/반도전성 부분의 적어도 일부에 접속되는 접속 층으로 행해진다.
전기적 접속은 예를 들어, 상기 캐리어의 후방측, 즉, 마스터 전극의 절연 구조의 대향 측 상에 위치될 수 있다. 일부 실시예에서, 전기적 접속은 상기 캐리어의 중앙에서 사용될 수 있다. 또 다른 실시예에서, 전기적 접속은 상기 캐리어의 페리미터와 같이, 전방측으로부터 행해진다.
일부 실시예에서, 절연 패턴 층 및/또는 상기 캐리어의 절연 부분은 ECPR 에칭 또는 ECPR 도금 동안 기판 및 절연 패턴 층에 의해 규정되는 전해질로 채워진 캐비티 내를 제외하고는, 직접적으로 및/또는 전해질을 통하여 도전성 전극 층으로의 전기적 접속 및 기판으로의 전기적 접속 사이에 단락 및/또는 중요한 전기적 접속이 존재하지 않도록 하는 방식으로 도포되었다. 예를 들어, 절연 재료는 절연 패 턴 층의 캐비티 및 전기적 접속 에어리어 내를 제외하고는, 캐리어의 모든 도전성/반도전성 부분을 커버하고 있다.
일부 실시예에서, 마스터 전극은 상기 마스터 전극이 ECPR 에칭 또는 도금 동안 기판과 콘택하게 될 때, 외부 전원으로부터 기판 시드 층으로의 전기적 접속을 생성하도록 하는 것을 특징으로 한다.
일부 실시예에서, 전기적 콘택에 사용될 수 있는 상기 시드 층의 적어도 일부 에어리어는 기판과의 물리적 콘택 동안 마스터 전극에 의해 커버되지 않는다.
일부 실시예에서, 기판 시드 층과의 전기적 콘택은 더 큰 기판 시드 층 에어리어와의 물리적 콘택에 진입하는 에어리어를 갖는 마스터 전극을 가짐으로써 공급될 수 있다.
도7(a)는 큰 기판(17) 시드 층(18) 에어리어와의 콘택에 진입하는 더 작은 에어리어를 갖는 마스터 전극(8)의 단면을 도시한다.
도7(b)는 더 큰 기판 시드 층(18) 에어리어와의 콘택에 진입하는 더 작은 에어리어를 갖는 마스터 전극의 일 실시예의 상면도를 도시한다.
일부 실시예에서, 마스터 전극 및 기판은 동일한 치수를 가지며, 기판 상의 시드 층으로의 전기적 접속을 위한 장소를 제공하기 위하여 재료가 적어도 일부 에어리어에서 마스터 전극으로부터 제거되었다. 일 실시예에서, 기판의 시드 층과의 접속을 허용하는 마스터 전극의 페리미터에 리세스가 배열된다.
도7(c)는 기판 시드 층으로의 전기적 접속을 허용하는 리세스(19)를 갖는 마스터 전극(8)의 단면을 도시한다. 상기 리세스는 적은 특정 접속 사이트에서 또는 마스터 전극의 원주 전체에 걸쳐 존재할 수 있다.
일부 실시예에서, 기판(17)의 시드 층(17)으로의 전기적 접속을 허용하는 접속 홀(20)이 마스터 전극(8)을 통해 만들어질 수 있다. 일 실시예에서, 접속 홀(20)은 마스터 전극(8)의 페리미터에 인접하게 만들어진다.
도7(d)는 페리미터에서의 접속 홀(20)과 함께, 절연 패턴 층(7) 및 도전성 전극 층(4)을 포함하는 마스터 전극(8)의 전방측의 상면을 도시한다. 일 실시예에서, 접속 홀(20)은 도7(e)에서 상면도로 도시된 바와 같이, 마스터 전극(8) 에어리어의 내부에 만들어진다. 상기 리세스 및/또는 접속 사이트는 상기 리소그래피 및/또는 에칭 방법과 같은 방법, 및/또는 연마, 그라인딩, 드릴링, 절제, CNC-머시닝, 초음파 머시닝, 다이아몬드 머시닝, 워터젯 머시닝, 레이저 머시닝, (샌드 또는 유체) 블래스팅과 같은 기계적 방법, 및/또는 이의 조합에 의하여 생성될 수 있다. 리세스 및/또는 접속 사이트는 전기적 콘택과 끼워맞춤되도록 치수조정될 수 있다. 전기적 콘택은 예를 들어, 얇은 포일(foil), 스프링, 핀, 및/또는 다른 적절한 전기적 콘택 및/또는 이의 조합일 수 있다. 전기적 콘택은 ECPR 에칭 및/또는 도금 프로세스 동안 및/또는 이에 따라 사용되는 전해질에서 부식 또는 산화되지 않는 재료, 예를 들어, 스테인리스강, Au, Ag, Cu, Pd, Pt, 평탄화된 티타늄 및/또는 이의 조합의 적어도 하나의 층을 포함할 수 있다.
일부 실시예에서, 마스터 전극 디자인에 의해 제공되는 시드 층으로의 접속 사이트는 ECPR 에칭 및/또는 도금 동안 시드 층 내의 균일한 전류 분포를 가능하게 하는 방식으로 위치된다. 예를 들어, 리세스는 시드 층 페리미터로의 연속적인 전 기적 접속을 허용하는 마스터 전극의 페리미터 전체에 걸쳐 위치될 수 있다. 또 다른 실시예에서, (적어도 3개와 같은) 다수의 접속 홀이 마스터 전극의 페리미터를 따라 고르게 분포될 수 있고, 이는 기판의 시드 층으로 양호하게 분포된 전기적 접속이 성취될 수 있도록 할 수 있다.
일부 실시예에서, 도전성이고, 도전성 전극 층에 접속되며, 시드 층으로의 전기적 접속부에 콘택하고/하거나 밀접하게 위치되는 마스터 전극의 부분은 ECPR 에칭 및/또는 ECPR 도금 동안 마스터 전극의 도전성 전극 층으로부터 기판 시드 층으로의 단락을 방지하기 위하여 절연 재료로 코팅된다.
일부 실시예에서, 전기적 시드 층 접속부는 마스터 전극의 집적된 부분이다. 이 경우에, 마스터 전극 상의 시드 층 접속부는 도전성 전극 층에 접속되는 마스터 전극의 도전성 부분으로부터 절연되어야 한다. 그렇지 않으면, 마스터 전극이 ECPR 에칭 또는 도금에 사용될 때, 2개의 전극들 사이에 단락이 존재할 수 있다. 일부 실시예에서, 마스터 전극의 도전성 전극 층으로의 전기적 접속은 캐리어의 절연 코팅이 제거되는 상기 캐리어의 후방측의 중앙에서 행해진다. 이 경우에, 시드 층 접속부는 후방측 페리미터로부터 전방측으로의 도전성 층일 수 있고, 절연 재료에 의해 캐리어의 도전성 부분으로부터 분리될 수 있다. 상기 시드 층 접속부는 전술한 도전성 전극 층에 사용된 것과 동일한 재료를 포함할 수 있고, 동일한 방법으로 도포될 수 있다.
도7(f)는 도전성 캐리어, 절연 패턴 층(7) 및 도전성 전극 층(4)을 포함하는 마스터 전극(8)을 도시한다. 상기 절연 패턴 층은 전기적 접속이 접속 층(5)을 통 해 가능해지는 후방측의 중앙 및 전방측 상의 캐비티 내를 제외하고는, 도전성 캐리어의 모든 에어리어를 커버하고 있다. 상기 시드 층 접속부(31)는 마스터 전극의 후방측 상의 페리미터, 에지, 및 전방측 상의 페리미터 상에 제공된다. 시드 층 접속부(31)는 절연 패턴 층에 의해 마스터 전극의 다른 도전성 부분으로부터 분리된다. 절연 층은 시드 층 접속부의 측면에서 배열될 수 있다.
도7(g)는 절연 패턴 층(7), 도전성 캐리어(1), 도전성 전극 층(4), 접속 층(5) 및 시드 층 접속부(31)를 포함하는 마스터 전극(8)이 시드 층(18)을 갖는 기판(17)에 콘택하게 되는 방법을 도시한다. 전해질(29)은 시드 층 및 절연 패턴 층 사이에서 캐비티에 의해 규정된 전기화학적 셀 내에 둘러싸인다. 외부 전기적 전압원이 접속 층(5)(상기 접속 층은 상기 캐리어(1)를 통해 상기 도전성 전극 층(4)에 전기적으로 접속됨) 및 시드 층 접속부(31)(상기 시드 층 접속부는 상기 시드 층에 전기적으로 접속됨)에 접속됨으로써, 절연 패턴 층의 캐비티 내에서, 애노드인 상기 도전성 전극 층 상에 사전 증착되는 애노드 재료가 용해되고 상기 전해질을 통해 수송되며, 도금 구조(24)가 상기 전기화학적 셀 내부에서, 캐소드인 시드 층 상으로 형성된다. 전기적 전압원의 극성을 반전시킴으로써, 시드 층의 전기화학적 에칭이 발생한다.
도7(h)는 패턴 층(7)의 큰 표면에 걸쳐, 그리고 실질적으로 시드 층 접속부(31)가 패턴 층의 캐비티에 인접한 에지를 제외하고는, 전체 표면에 걸쳐 배열되는 방법을 도시한다. 도7(h)에 도시된 별도의 시드 층 접속부(31)는 패턴 층의 표면이 연속적인 표면을 형성할 수 있기 때문에, 도7(h)에 도시되지 않은 다른 위치 에서 상호접속된다.
패턴 층의 표면이 연속적인 표면을 형성하지 않는 경우, 접속의 상이한 부분(31)이 도7(i)에 도시된 바와 같이 캐리어를 통해 캐리어의 후방측에서 접속 에어리어와 접속될 수 있다. 그렇지 않으면, 별도의 접속부(31)에 의해 콘택되는 시드 층은 별도의 접속 부분들(31) 간의 접속을 형성할 수 있다. 별도의 접속부(31)는 특히 얇은 시드 층에서 시드 층의 저항을 감소시키는데 기여할 수 있다. 더 적은 저항은 후술되는 바와 같이 장점을 가질 수 있다.
일부 실시예에서, 상기 리세스(도7(d) 참조)는 상기 캐리어에 절연 패턴 층을 도포하는 일부 방법을 개선시키기 위하여 마스터 전극에 사용된 캐리어의 페리미터에서 생성된다. 예를 들어, 절연 패턴 층이 폴리머(예를 들어, 포토레지스트)를 갖는 캐리어를 스핀-코팅 또는 스프레이-코팅함으로써 제조될 때, 도포 프로세스로 인하여 캐리어의 페리미터에 절연 재료의 에지-비드가 형성될 수 있다. 스핀-코팅 또는 스프레이-코팅을 사용하여 절연 패턴 층을 도포하기 전에 캐리어 내에 리세스를 생성함으로써, 에지-비드 영향이 감소되거나 심지어 제거될 수 있다. 에지-비드를 감소시키거나 제거함으로써, 마스터 전극 상에서 더 평탄한 표면이 성취될 수 있고, 이는 ECPR 에칭 및/또는 ECPR 도금 동안 마스터 전극 및 기판 사이의 물리적 콘택을 개선시킨다. 에지-비트 영향은 대부분 캐리어에 사용된 리세스의 특성에 따른다. 마스터 전극에 대한 리세스된 캐리어의 상이한 실시예가 도8(a) 내지 8(h)에 도시되어 있다.
도9(a)는 임의의 리세스 없이 캐리어를 사용할 때, 절연 패턴 층(7)에서 에 지-비드(21)가 형성되는 방법을 도시한다. 도9(b)는 도8에 도시된 실시예 중 하나를 사용하여 리세스를 갖는 캐리어를 사용할 때, 절연 패턴 층(7)에서 에지-비드(21)가 감소되는 방법을 도시한다. 도8(a) 내지 8(h)의 실시예 중 어느 한 및 모두는 절연 패턴 층(7)의 에지-비드(21)를 감소시키기 위하여 사용될 수 있다.
일부 실시예에서, 에지-비드(21)는 스핀-코팅에 의하여 절연 패턴 층(7)을 도포할 때 스핀-캐리어(22)를 사용함으로써 감소될 수 있다. 스핀-캐리어를 사용하는 방법은 도10(a)에 도시된 바와 같이 스핀-캐리어(22)가 마스터 전극 캐리어(1)가 임베딩되는 리세스를 갖는 것을 특징으로 한다. 스핀-캐리어 내의 리세스의 높이는 마스터 전극의 캐리어의 두께와 동일할 수 있다. 마ㅡ터전극의 캐리어 및 측벽 스핀-캐리어의 캐비티 사이의 갭은 가능한 한 작게 된다. 캐리어(1)는 예를 들어, 접착 층에 의해, 및/또는 스핀-캐리어에서 제조되었던 하나 또는 여러 진공-그루브를 통하여 진공을 가함으로써 스핀-캐리어에 부착될 수 있다.
상기 스핀-캐리어(22)를 사용한 스핀-코팅에 의해 절연 패턴 층(7)을 도포할 때, 마스터 전극 캐리어(1)의 페리미터 대신에, 스핀-캐리어(22)의 페리미터에 절연 패턴 층(6)의 에지-비드(21)가 나타날 것이며, 이는 도10(b)에 도시되어 있다. 도10(c)는 스핀-캐리어(22)로부터 마스터 전극을 분리한 후, 그리고 절연 패턴 층(7)을 패터닝한 후의 마스터 전극(8)을 도시한다.
일부 실시예에서, 도11(a)에 도시된 절연 패턴 층(7) 내의 상기 에지-비드(21)는 유기 용매에서의 용해, 기계적 제거 및/또는 상기 리소그래피 및/또는 에칭 방법에 의한 절연 패턴 층 에지-비드 에어리어의 제거와 같은 에지-비드 제거 방법을 사용함으로써 제거될 수 있다. 도11(b)는 절연 패턴 층(7) 내의 에지-비드(21)가 상기 에지-비드 제거 방법을 사용함으로써 제거되는 마스터 전극(8)을 도시한다.
일부 실시예에서, 마스터 전극(8)의 제조 동안, 도전성 전극 층(4) 및 캐리어의 도전성/반도전성 부분의 전기 저항은 ECPR 에칭 및/또는 도금이 수행되는 기판(17) 상에서 시드 층(17)의 저항에 매칭될 수 있다. 캐리어(1) 및 도전성 전극 층(4)의 저항은 더 낮거나 더 높은 저항성을 갖는 재료를 각각 선택하고/하거나 캐리어(1) 및/또는 도전성 전극 층(4)을 각각 더 두껍거나 더 얇게 함으로써 감소되거나 증가될 수 있다. ECPR 에칭 및/또는 도금 동안 전류에 대한 총 저항은 다음 경로의 저항의 합에 의해 결정된다:
1. 캐리어(1)의 도전성/반도전성 부분,
2. 도전성 전극 층(4),
3. ECPR 에칭 및/또는 도금 시에 형성된 전기화학적 셀(23), 및
4. 기판(18)의 시드 층.
편의상, 상기 캐리어(1)의 상기 도전성/반도전성 부분을 통한 경로의 저항은 R1이라 칭해지며; 상기 도전성 전극 층(4)을 통한 경로의 저항은 R4라 칭해지며; 상기 시드 층(18)을 통한 경로의 저항은 R18이라 칭해지며; ECPR 에칭 및/또는 도금 시에 형성된 상기 전기화학적 셀(23)을 통한 경로의 저항은 R23이라 칭해진다.
일부 실시예에서, 마스터 전극(8)의 캐리어(1) 및 도전성 전극 층(4)은 ECPR 에칭 및/또는 도금 동안 공급된 전류가 어느 에어리어 내에서 자신이 전기화학적 셀(23)을 통과하는지에 관계없이, 캐리어(1), 도전성 전극 층(4) 및 시드 층(18)을 통과할 때 동일한 총 저항을 겪게 되는 것을 특징으로 한다. 일부 실시예에서, 이것은 외부 전원으로부터 캐리어(1)의 후방측의 중앙 및 기판(17) 상의 시드 층(18)의 페리미터로만 전기적 콘택을 제공함으로써 행해진다. 이 경우에, 캐리어(1)의 후방측의 중앙으로부터 상기 캐리어, 도전성 전극 층(4) 및 시드 층(18)을 통하여 페리미터의 전기적 콘택으로 통과하는 전류에 대한 총 전기 저항이 어느 에어리어에서 전기화학적 셀(23)을 통과하는지에 관계없이 동일한 경우, ECPR 에칭 및/또는 도금 동안 통과하는 전류 밀도는 시드 층 전기적 콘택에 대한 전기화학적 셀의 위치에 관계없이 동일할 것이다. 이로써, 전류 밀도와 선형적으로 비례하는 에칭 및/또는 도금 레이트는 위치에 관계없이 모든 전기화학적 셀(23)에서 동일할 것이다. 설명된 마스터 전극/시드 층 저항 매칭은 본래 종래의 전기증착/전기화학적 에칭 방법과 관련된 불균일한 반경방향 높이 분포를 발생시키는 반경방향에 따른 불균일한 에칭/도금 레이트의 문제를 감소시키거나 심지어 제거한다; 상기 문제는 터미널 효과(terminal effect)로서 설명된다.
얇은 시드 층에서와 같은 일부 실시예에서, 캐리어(1) 및 도전성 전극 층(4)의 총 저항은 시드 층(18)의 저항보다 더 낮아서, ECPR 에칭 및/또는 도금을 수행할 때 마스터 전극 및 기판의 중앙에서보다 페리미터에 더 가깝게 위치되는 전기화학적 셀에서 전류 밀도가 더 높아지도록 한다. 두꺼운 시드 층에서와 같은 다른 실시예에서, 캐리어(1) 및 도전성 전극 층(4)의 총 저항은 시드 층(18)의 저항보다 더 높아서, ECPR 에칭 및/또는 ECPR 도금을 수행할 때 마스터 전극(8) 및 기판(18)의 중앙에서보다 페리미터에 더 가깝게 위치되는 전기화학적 셀(23)에서 전류 밀도가 더 높아지도록 한다.
예를 들어, 중앙에서의 전기화학적 셀(23)로의, 그리고 중앙에서의 전기화학적 셀로부터의 경로의 저항(R')은 도12(a)에 도시된 페리미터에서의 전기화학적 셀로의, 그리고 페리미터에서의 전기화학적 셀로부터의 경로의 저항(R")에 매칭될 수 있어서,
1. R'=1/(1/R1'+1/R4')+R18'가 R"=1/(1/R1"+1/R4")+R18"와 동일한 경우, j'=j"이거나; 또는
2. R'=1/(1/R1'+1/R4')+R18'가 R"=1/(1/R1"+1/R4")+R18"보다 더 큰 경우, j'<j"이거나; 또는
3. R'=1/(1/R1'+1/R4')+R18'가 R"=1/(1/R1"+1/R4")+R18"보다 더 작은 경우, j'>j"이며, 여기서 j'는 중앙에서의 전기화학적 셀의 전류 밀도이며, j"는 페리미터에서의 전기화학적 셀의 전류 밀도이다.
저항(R1 및 R4 내지 R18)을 상이한 방식으로 매칭함으로써, 마스터 전극의 중앙으로부터 페리미터까지 반경 방향을 따른 ECPR 에칭 또는 도금된 구조의 특정한 높이 분포가 성취될 수 있다.
특히, 일부 실시예에서, 마스터 전극 내의 저항의 시드 층 내의 저항과의 매칭은 층의 두께를 재료의 저항률로 조정함으로써 행해진다. 실시예에서, 캐리어(1) 및 도전성 전극(4)의 두께 및 저항률은 시드 층의 두께 및 저항률과 매칭되어, R1+R4=R18이 되고, 이는 반경 방향에서 균일하게 분포된 전류 밀도(즉, 도금 또는 에칭 레이트)를 제공한다. 도12(b)는 ECPR 에칭 또는 도금된 구조(24)의 반경방향 높이 분포를 도시한다.
또 다른 실시예에서, 캐리어(1) 및 도전성 전극(4)의 두께 및 저항률은 시드층의 두께 및 저항률과 매칭되어, R1+R4<R18이 되고, 이는 중앙 및 페리미터에 가깝게 위치된 에어리어에서 더 높은 전류 밀도를 제공한다. 도12(c)는 ECPR 에칭 또는 도금된 구조(24)의 반경방향 높이 분포를 도시한다.
부가적인 실시예에서, 캐리어(1) 및 도전성 전극(4)의 두께 및 저항률은 시드 층의 두께 및 저항률과 매칭되어, R1+R4>R18이 되고, 이는 중앙 및 페리미터에 가깝게 위치된 에어리어에서 더 높은 전류 밀도를 제공한다. 도12(d)는 ECPR 에칭 또는 도금된 구조(24)의 반경방향 높이 분포를 도시한다.
일부 실시예에서, 캐리어(1)의 도전성 부분(예를 들어, 도전성/반도전성 디스크(2))는 도1(d)에 도시된 바와 같이 절연 재료 코팅(3)으로 인하여 전방측 상의 중앙에서 도전성 전극 층(4)에만 접속된다. 이 경우에, 도전성 전극 층(4)의 저항률 및 두께만이 시드 층(18)과 매칭될 필요가 있다.
일부 실시예에서, ECPR 에칭 또는 도금된 구조의 반경방향에 따른 높이 분포는 이전 또는 이후 프로세스 단계로부터 발생하는 상이한 높이 분포를 보상하는데 사용될 수 있다. 일 실시예에서, 마스터 내의 저항은 도13(a)에 도시된 오목 층(25)을 갖는 기판(17) 상으로 (예를 들어, PVD에 의해) 균일한 두께로 도포되는 시드 층(18)에 매칭되어, 1/R1+1/R4<1/R18이 되고, ECPR 에칭 또는 도금된 구조(24)가 오목 층을 보상하는 볼록 반경방향 높이 분포로 제조되어, 상기 ECPR 에칭 또는 도금된 구조(24)의 상부가 도13(b)에 도시된 바와 같이, 기판으로부터 동일한 높이(h)에서 끝난다. 또 다른 실시예에서, 마스터 내의 저항은 도14(a)에 도시된 볼록 층(26)을 갖는 기판(17) 상으로 (예를 들어, PVD에 의해) 균일한 두께로 도포되는 시드 층(18)에 매칭되어, 1/R1+1/R4>1/R18이 되고, ECPR 에칭 또는 도금된 구조(24)가 볼록 층을 보상하는 오목 반경방향 높이 분포로 제조되어, 상기 ECPR 에칭 또는 도금된 구조(24)의 상부가 도14(b)에 도시된 바와 같이, 기판으로부터 동일한 높이(h)에서 끝난다.
마스터 전극 내의 저항을 시드 층에 매칭시키는 방법은 결코 도12에 도시된 마스터 전극 실시예에 국한되지 않으며, 마스터 전극의 모든 실시예에 대해 사용될 수 있다.
어떤 도금 또는 에칭 효과를 성취하기 위하여, 마스터 전극은 중심과 상이한 두께를 가지며/가지거나 중심과 상이한 재료를 갖는 디스크 및 전극 층과 함께 배열될 수 있고; 상기 상이한 재료는 상이한 저항률을 갖는다. 예를 들어, 중심으로부터의 반경방향 거리의 절반에서 상기 두께는 절반일 수 있거나, 또는 대안적으로, 저항률이 2배일 수 있다. 내부 절반이 시드 층 저항에 적응되는 경우, 대응하는 에어리어 내의 구조는 균일한 높이를 갖지만, 외부 절반에 대응하는 구조는 감 소하는 높이를 가질 것이다. 부가적인 디자인이 가능하다.
일부 실시예에서, 마스터 전극을 ECPR 에칭 및/또는 도금에서 사용된 기판에 정렬시킬 수 있도록 하기 위하여 마스터 전극의 적어도 일부에 정렬 마크가 제조될 수 있다. 일부 실시예에서, 상기 정렬 마크는 마스터 전극 상의 구조 및/또는 캐비티를 포함한다. 상기 구조 및/또느느 캐비티는 상기 리소그래피 및/또는 에칭 방법으로 제조될 수 있다. 정렬 마크용 재료는 상기 캐리어, 상기 도전성 전극 층 및/또는 상기 절연 패턴 층에 사용될 수 있는 것과 동일할 수 있다. 정렬 마크는 상기 캐리어, 상기 도전성 전극 층 및/또는 상기 절연 패턴 층 상에 위치될 수 있다. 일부 실시예에서, 정렬 마크는 절연 패턴 층의 캐비티 또는 구조의 일부일 수 있다. 일부 실시예에서, 상기 캐리어의 후방측 상에 상기 절연 코팅 층의 일부를 언커버하는 것과 동일한 단계에서 제조될 수 있다. 실시예에서, 마스터 전극은 정렬을 위해 사용되는 광(예를 들어, 자외선 광 가시광, 적외선 광 및/또는 X-선)에 투명한 캐리어, 도전성 전극 층 및 상기 정렬 마크를 포함하는 절연 패턴 층을 포함한다. 도전성 전극 층이 정렬을 위해 사용된 광에 투명하지 않은 경우, 정렬 마크가 배치되거나 배치될 도전성 전극 층 내에 개구가 존재하여, 정렬을 위해 사용된 광이 개구가 있는 전극을 통과하도록 할 것이다. 개구는 캐리어가 (예를 들어, 증착 프로세스 동안 특정 에어리어를 커버함으로써) 도전성 전극 층에 의해 커버되고 있을 때 생성될 수 있다. 개구는 또한 도전성 전극 층이 (예를 들어, 상기 기계, 리소그래피 및/또는 에칭 방법을 사용하여) 도포된 후, 생성될 수 있다. 일부 실시예에서, 정렬 구조는 투명한 재료로 이루어지는데, 이 재료는 기판에 대해 정렬할 때 마스터를 통해 정렬하는 것을 더 용이하게 할 것이다. 대안적으로, 정렬 마크는 도전성 전극 층 및/또는 캐리어 내에 제조된다. 절연 패턴 층이 투명하지 않은 경우, 상기 리소그래피 및/또는 에칭 방법을 사용하여 정렬 마크의 에어리어에서 절연 패턴 층 내에 개구가 만들어질 수 있다. 절연 패턴 층 내의 상기 개구는 일부 실시예에서, 상기 절연 패턴 층을 패터닝할 때 제조된다. 일부 실시예에서, 상기 정렬 마크는 투명하지 않은 재료를 포함하고, 석영 상으로의 금속과 같이 다른 투명 재료의 일부 상으로 로딩될 수 있고, 이 방식으로, 정렬 마크의 양호한 대비를 가능하게 한다. 일부 실시예에서, 마스터 전극은 후방측 상에 정렬 마크를 갖는 투명하지 않은 캐리어, 도전성 전극 층 및 절연 패턴 층을 포함한다. 그 후, 마스터 전극의 전방측 상의 절연 패턴 층의 구조는 후방측 상의 정렬 마크에 대해 정렬될 수 있다. 대안적으로, 정렬 마크는 절연 패턴 층을 만든 후, 제조되며, 후방측 상의 정렬 마크는 전방측 상의 절연 패턴에 대해 정렬된다. 일부 실시예에서, 정렬 구조는 예를 들어, 면-대-면 정렬 방법을 사용할 때, 마스터 전극이 투명하지 않은 캐리어를 포함할지라도, 도전성 전극 층 및/또는 절연 패턴 층의 일부이다. 투명하지 않은 캐리어를 사용할 때와 같은 일부 실시예에서, 정렬 마크는 마스터 전극의 전방측 상의 절연 패턴 층 및/또는 도전성 전극 층 내에 제조될 수 있고; 정렬 마크의 에어리어에서 상기 리소그래피 및 에칭 방법을 사용하여, 캐리어 내에 쓰루 홀이 만들어짐으로써, 상기 정렬 마크를 또한 후방측으로부터 보이도록 할 수 있고, 이는 후방측 정렬 방법의 사용을 허용한다. 일 실시예에서, 상기 쓰루 홀은 도전성 전극 층 및 절연 패턴 층을 형성한 후에, 제조될 수 있고; 일부 경우에, 상기 쓰루 홀은 투명한 재료로 채워질 수 있다. 다른 경우에, 우선 상기 쓰루 홀이 투명한 재료로 상기 쓰루 홀을 채우는 경우와 같이, 상기 도전성 전극 층 및 절연 패턴 층을 형성하기 전에 제조된다.
일부 실시예에서, 정렬 방법은 어떤 마스터 전극이 형성된 ECPR 에칭 또는 도금된 구조 층의 오버레이 에러(overlay error)를 측정하고 나서, 후속 ECPR 에칭 또는 도금 단계에서 상기 마스터 전극을 사용할 때 상기 에러를 보상하는 것을 특징으로 하는 교정 절차를 포함할 수 있다. 이것은 예를 들어, 마스터 전극 상에 후방측 정렬 키를 가질 때 유용할 수 있다.
일부 실시예에서, 절연 패턴 층은 ECPR 에칭 및/또는 ECPR 도금에 사용된 기판 상의 토포그래피를 보상하거나 상기 토포그래피에 적응되는 패턴으로 제조될 수 있다.
일부 실시예에서, 이것은 ECPR 에칭 및/또는 도금을 수행할 때 마스터 전극 및 기판이 밀접하게 되는 경우 기판 상의 토포그래피를 갖는 에어리어에 대응하는 에어리어 내에 적어도 하나의 캐비티를 가진 절연 패턴 층을 갖는 마스터 전극을 사용하여 행해질 수 있다. 일부 실시예에서, 기판 상의 토포그래피를 보상하기 위하여 만들어진 캐비티는 절연 패턴 층의 캐비티의 나머지만큼 깊지 않아도 된다. 토포그래피 주위의 캐비티가 마스터 전극의 도전성 전극 층에 도달하지 않는 경우, 이 특정 에어리어에서 ECPR 에칭 및/또는 도금이 발생하지 않을 것이며, 이는 일부 실시예에서 사용될 수 있다. 일부 실시예에서, 절연 패턴 층은 절연 층을 한번 이상 패터닝함으로써 상이한 높이의 구조로 제조될 수 있다. 기판의 토포그래피의 일 부는 시드 층과 같은 전기적 도전성 재료로부터 자유로울 수 있다.
일 실시예에서, 처음에 절연 패턴 층이 캐리어 또는 도전성 전극에 도달하는 캐비티를 생성하는 상기 리소그래피 및/또는 에칭 방법을 사용하여 형성되며, 그 다음에 절연 패턴 층이 적어도 일부 영역에 다시 한번 패터닝되어, 기판 상의 포토그래피를 보상하지만 캐리어 또는 도전성 전극 층에 도달하지 않는 캐비티를 생성한다.
도15(a)는 상기 리소그래피 방법을 사용하여 캐리어 상의 절연 패턴 층(6)의 상부에 에치-마스크(12)가 도포되어 패터닝되는 방법을 도시한다.
도15(b)는 아래에 놓인 캐리어(1)에 도달하는 캐비티가 상기 에칭 방법을 사용하여 상기 에치-마스크에 의해 보호되지 않는 에어리어에서 상기 절연 패턴 층 내로 에칭되는 방법을 도시한다.
도15(c)는 제1 에치-마스크가 제거되고, 상기 리소그래피 방법을 사용하여 이전에 에칭된 절연 패턴 층(6)의 일부 상으로 도포 및 패터닝되는 방법을 도시한다. 대안적으로, 제1 에치-마스크는 제1 에치-마스크를 제거하고 제2 에치-마스크를 도포 및 패터닝하는 대신에 2번 패터닝된다.
도15(d)는 기판 상의 토포그래피를 보상할 수 있는 캐비티의 제2 층이 에치-마스크(12)에 의해 보호되지 않는 에어리어에서 상기 에칭 방법을 사용하여 절연 패턴 층 내로 에칭되는 방법을 도시한다.
도15(e)는 상기 에치-마스크가 제거된 후, 및 도전성 전극 층(4)이 절연 패턴 층의 캐비티 내에서 상기 캐리어 상으로 도포된 후의 마스터 전극(8)의 마무리 를 도시한다. 캐비티의 최상 층은 기판 내의 토포그래피를 보상할 수 있고, 도전성 전극 층에 도달하는 캐비티의 하부 층은 ECPR 에칭 또는 도금된 구조를 형성하는데 사용될 수 있다.
또 다른 실시예에서, 처음에 절연 패턴 층이 기판 상의 토포그래피를 보상하지만 아래의 캐리어 또는 도전성 전극 층에 도달하지 않는 캐비티를 생성하는 상기 리소그래피 및/또는 에칭 방법을 사용하여 패터닝되고, 그 다음에 절연 패턴 층이 다시 한번 패터닝되어, 하부의 캐리어 또는 도전성 전극 층에 도달하는 캐비티를 생성한다.
도16(a)는 에치 마스크가 상기 리소그래피 방법을 사용하여 도포 및 패터닝되는 방법; 및 절연 패턴 층(6) 내의 캐비티가 상기 에치-마스크에 의해 보호되지 않는 에어리어에서 에칭되는 방법을 도시한다. 이러한 처음에 생성된 캐비티는 기판 상의 토포그래피를 보상할 수 있고, 아래에 놓인 캐리어(1)에 도달하지 않는다.
도16(b)는 제1 에치-마스크가 제거되는 방법 및 제2 에치-마스크(12)가 상기 리소그래피 방법을 사용하여 도포 및 패터닝됨으로써, 후속 단계에서 캐리어(1)까지 에칭되도록 의도되지 않는 절연 패턴 층(6) 상의 에어리어만을 커버하는 방법을 도시한다.
도16(c)는 상기 제2 에치-마스크(12)에 의해 보호되지 않는 에어리어에서 캐리어(1)까지 에칭하여 절연 패턴 층(6) 내에 캐비티를 생성하고; 상기 에치-마스크를 제거하고; 절연 패턴 층의 캐비티에서 상기 캐리어 상으로 도전성 전극 층(4)을 도포하는 것에 의한 마스터 전극(8)의 마무리를 도시한다. 절연 패턴 층의 처음에 형성된 캐비티는 기판 상의 토포그래피를 보상할 수 있다.
일부 실시예에서, 기판 상의 토포그래피를 보상할 수 있는 절연 패턴 층으로 마스터 전극을 형성하는 것은 적어도 하나의 에치-스톱 층 및 절연 재료의 다중 층을 도포하는 단계를 포함하고, 상기 에치-스톱 층은 2개의 절연 패턴 층 사이에 배열된다. 상기 에치-스톱 층은 SiN, SiO2와 같은 전술한 재료를 포함할 수 있고, PVD, CVD 또는 PECVD와 같은 전술한 방법으로 도포될 수 있다. 이 실시예는 먼저 상부 절연 패턴 층 내의 캐비티를 에지-스톱 층까지 에칭하는 단계; 상기 리소그래피 및 에칭 방법을 사용하여 에치-스톱 층의 부분을 제거(즉, 패터닝)하는 단계; 및 상기 패터닝된 에치-스톱 층을 에치-마스크로서 사용하여 하부 절연 패턴 층 내의 캐비티의 또 다른 층을 아래에 놓인 에치-스톱 층, 캐리어 또는 도전성 전극 층까지 에칭하는 단계를 포함한다. 상기 시퀀스는 캐비티의 다중 층을 가진 절연 패턴 층으로 마스터 전극을 생성하기 위하여 다수 번 반복될 수 있다.
도17(a)은 캐리어(1) 상에서, 에치-스톱 층(27)이 2개의 절연 패턴 층 사이에서 배열된 채로, 2개의 절연 패턴 층(7)이 도포되는 방법; 및 에치-마스크(12)가 상부 절연 패턴 층 상에 도포 및 패터닝되는 방법을 도시한다.
도17(b)는 상부 절연 패턴 층(7)의 일부가 캐비티의 최상 층을 형성하는 상기 에치-마스크(12)에 의해 보호되지 않는 에어리어에서 에칭되는 방법을 도시한다. 에칭은 최상 층 캐비티가 상기 에치-정지 층(27)에 도달할 때 정지된다.
도17(c)는 상기 에치-스톱 층(27)의 부분이 상기 리소그래피 및 에칭 방법과 같은 방법에 의해 제거됨으로써, 아래에 놓인 절연 패턴 층(7)의 적어도 일부를 언커버하는 방법을 도시한다.
도17(d)는 하부 절연 패턴 층(7)의 부분이 캐비티의 하부 층을 형성하는 상기 패터닝된 에치-스톱 층(27)에 의해 보호되지 않는 에어리어에서 에칭되는 방법을 도시하며, 상기 캐비티는 아래에 놓인 캐리어(1)에 도달한다.
도17(e)는 하부 절연 패턴 층(7)상기 에치-마스크(12)를 제거하고; 상부 절연 패턴 층(6)에 의해 보호되지 않는 상기 패터닝된 에치-스톱 층(27)의 부분을 제거하고; 하부 절연 패턴 층의 캐비티 내에서의 상기 캐리어(1) 상으로 도전성 전극 층(4)을 도포하는 것에 의한 마스터 전극(8)의 마무리를 도시한다.
일 실시예에서, 절연 패턴 층 내의 캐비티가 우선 기판 표면과 동일한 토포그래피를 갖는 기판 템플릿의 임프린트로서 생성되고, 그 다음에 상기 절연 패턴 층이 패터닝되어, 아래에 놓인 캐리어 또는 도전성 전극 패턴 층까지의 캐비티를 생성한다.
도18(a)는 기판 템플릿(30)이 캐리어(1) 상의 절연 패턴 층(7)에 대해 가압됨으로써, 기판 템플릿의 돌출부의 임프린트인 캐비티를 상기 절연 패턴 층 내에 생성하는 방법을 도시한다.
도18(b)는 상기 기판 템플릿(30)을 제거한 후, 캐리어(1) 상의 상기 절연 패턴 층(7) 내에 캐비티가 생성되는 방법을 도시한다.
도18(c)는 먼저 기판 템플릿의 임프린트가 형성되었던 상기 절연 패턴 층(6)을 상기 리소그래피 및 에칭 방법을 사용하여 상기 캐리어(1)까지 패터닝하고; 절 연 패턴 층의 캐비티의 하부에서의 상기 캐리어 상에 도전성 전극 층(4)을 도포하는 것에 의한 마스터 전극(8)의 마무리를 도시한다.
일부 실시예에서, 기판 상의 토포그래피를 보상할 수 있는 절연 패턴 층을 포함하는 마스터 전극을 형성하는 것은 절연 패턴 층을 도포하기 위한 전술한 방법을 사용하여, UV-경화 폴리머 및/또는 네거티브 포토레지스트의 층을 도포하는 단계; 포토마스크를 통해 상기 층을 UV-광에 노출시키는 단계; 포토레지스트 및/또는 UV-경화 폴리커의 제2 층을 도포하는 단계; 및 필요한 경우, 양 층을 동시에 현상하기 전에 노광 후 베이크(PEB)를 수행하는 단계를 포함할 수 있다. 일부 실시예에서, 상기 층들 사이의 접착력 뿐만 아니라, 기계적 및 화학적 특성을 개선시키기 위하여 하드 베이크(hard bake)가 수행된다. 2개 이상의 패터닝된 층이 이 개념을 사용하여 서로의 상부에 제조될 수 있다. 대안적으로, 포토마스크를 통해 UV-광으로 상기 층을 노출시키는 대신에, 레이저-빔 또는 E-빔 노출과 같은 직접적인 기록 방법이 사용될 수 있다.
도19(a)는 사전증착된 애노드 재료(28)를 갖는 마스터 전극(8)이 도금된 구조(24)를 형성하기 위하여 절연 패턴 층(6)의 캐비티 내의 전해질(29)을 둘러싸는 시드 층(18)을 갖는 기판(17)과 콘택하게 되는 방법 및 절연 패턴 층이 기판 상의 토포그래피(30)를 보상하는 방법을 도시한다.
도19(b)는 마스터 전극을 제거한 후의 토포그래피(30)를 갖는 기판(17) 및 구조들 사이의 에어리어에서 시드 층(18)을 제거한 후에 도금된 구조(24)가 형성되는 방법을 도시한다.
일부 실시예에서, 마스터 전극 내의 절연 패턴은 기판 상의 토포그래피 부분에 걸쳐(즉, 기판 토포그래피의 상부 또는 기판 도포그래피에 인접한 것만이 아니라) 인접한 에칭되거나 도금된 구조를 형성하는 것이 가능하도록 제조될 수 있다.
도20(a)는 시드 층(18) 및 기판(17) 상의 토포그래피(30)를 보상하는 캐비티의 상부 층을 가진 절연 패턴 층(7)을 포함하는 마스터 전극(8)을 도시한다. 절연 패턴 층은 또한 캐리어(1) 상의 도전성 전극 층에 도달하는 캐비티의 하부 층을 포함한다. 애노드 재료(28)는 도전성 전극 층 상으로 사전증착된다.
도20(b)는 상기 마스터 전극(8) 및 기판(17)을 도시하며; 상기 마스터 전극은 상기 기판 상의 토포그래피(30)를 보상하는 절연 패턴 층(7)을 포함하고; 상기 기판은 상부면 상으로 도포된 시드 층(18)을 포함한다.
도20(c)는 마스터 전극(8)이 기판 상의 도금된 구조가 형성되는 절연 패턴 층(7)의 캐비티 내의 전해질(29)을 둘러싸는 시드 층(18)을 갖는 기판(17)과 콘택하게 되는 방법을 도시한다. 절연 패턴 층(7)은 또한 기판 상의 토포그래피(30)를 보상하는 캐비티를 갖는다.
도20(d)는 마스터 전극이 제거된 후 및 시드 층(18)이 도금된 구조에 의해 커버되지 않은 에어리어에서 제거된 후, 도금된 구조가 토포그래피(30)를 갖는 기판(17) 상으로 형성되는 방법을 도시한다.
일부 실시예에서, 에칭 패턴은 마스터 전극의 도전성 전극 층을 캐소드로서 사용하여 전기화학적 프로세스에 의해 생성되며, 여기서 재료는 기판으로부터 용해되고 전해질 내에 전달되며, 캐소드 상에 증착됨으로써, 마스터 전극의 절연 패턴 층의 패턴에 대응하는 ECPR 에칭된 구조를 기판 상에 생성한다. 애노드인 기판으로부터 용해되고 있는 재료가 또한 캐소드인 도전성 전극 층에서 증착되기 때문에, 전해질 내의 용해된 애노드 재료의 량은 전기화학적 프로세스 동안 불변에 가깝게 유지된다. 용해된 재료의 증착 레이트가 제로인 경우, 전해질 내의 용해된 애노드 재료의 농도가 고속으로 증가되며, 이것은 전기화학적 반응이 궁극적으로 정지될 때까지 전기화학적 반응을 저속화시킨다. 너무 높은 이온 농도는 또한 염의 침전을 발생시킬 수 있다. 이 경우에, 기판으로부터 적은 량만이 용해될 수 있고, 얇은 층만이 패터닝될 수 있다. 그 대신에, 용해 반응이 적절한 증착 반응을 가지도록 함으로써, 더 두꺼운 층 기판이 에칭될 수 있다. 전기화학적 프로세스에서의 용해 및 증착 반응은 애노드, 캐소드 및 전해질의 특정 시스템 내에서 소정의 인가된 전위에서 열역학 또는 운동학 반응에 의해 결정된다. 적절한 애노드 재료, 캐소드 재료 및 전해질을 선택함으로써, 희망하는 용해 및 증착 반응이 성취될 수 있는데, 그 이유는 적절한 애노드 재료, 캐소드 재료 및 전해질이 선택된 시스템에서 열역학 및 운동학적으로 유용하기 때문이다.
적절한 애노드, 캐소드 및 전해질 시스템의 일례는 애노드 재료로서 Ni, 캐소드 재료로서 Au 및 전해질로서 사용되는 와트 배스(Watt's bath)이다. 일부 양상에서, 증착 반응은 용해 반응에 정확하게 대응할 필요는 없다. 용해된 재료의 증착 레이트가 제로보다 더 큰 한, 전해질 내의 애노드 재료의 이온 농도의 증강은 느려지며, 이는 반응이 정지하는데 더 긴 시간이 걸리므로, 기판 상의 더 두꺼운 층이 에칭될 수 있다는 것을 의미한다. 예를 들어, 용해된 이온의 증착 레이트는 용해 레이트의 90-100%일 수 있다. 이 예에서, 용해된 애노드의 이온 농도는 자속으로 증가하지만, 일부 양상에서, 희망하는 에칭된 두께는 농도가 너무 높아지기 전에 성취될 수 있다. 일부 경우에, 용해 레이트는 증착 속도보다 낮을 수 있고, 이는 궁극적으로 전해질 내의 이온 농도의 고갈(depletion)을 초래한다. 그러나, 용해 반응이 증착 반응보다 너무 낮지 않은 경우(예를 들어, 증착 레이트의 90% 이상), 전해질 내의 애노드 재료 이온의 고갈 이전에 기판으로부터 희망하는 두께가 여전히 에칭될 수 있다. 부적절한 시스템의 일례는 애노드 재료로서 AG, 캐소드 재료로서 Al 및 전해질로서 알칼라인 은 시안화물 배스이다. 이 예에서, 은 이온의 증착 레이트는 제로이며, 이는 전해질 내에서의 은 이온의 고속 증강을 초래한다.
도금 패턴은 마스터 전극의 도전성 전극 층을 애노드로서 사용하고 마스터 전극에 의해 규정된 캐비티 내부의 애노드 상에 사전 증착된 애노드 재료를 가짐으로써 전기화학적 프로세스에 의해 생성되며, 여기서 상기 애노드 재료는 용해되고, 전해질 내에서 전달되며, 캐소드인 기판 상에 증착됨으로써, 마스터 전극 상의 절연 패턴 층의 캐비티에 대응하는 ECPR 도금된 구조를 기판 상에 생성한다.
사전증착된 재료를 갖지 않는 종래 기술 프로세스에 의한 하나의 문제점은 도23(a)에 도시된 바와 같이, 애노드 재료가 마스터 내의 도전성 전극 층(4)으로부터 직접 용해되고, 용해된 재료가 절연 패턴 층(7)을 언더컷팅하기 때문에 마스터 전극이 궁극적으로 마멸된다는 것이다. 도23(b)에 도시된 바와 같이, 마스터 전극(8)의 캐비티 내에 사전증착된 애노드 재료(28)를 가짐으로써, 전기화학적 프로세스 동안 용해되지 않고 절연 패턴 층(7)의 언더컷팅이 발생하지 않는 불활성 재 료를 포함하는 도전성 전극 층(4)을 갖는 것이 가능하다. 이로써, 마스터 전극은 많은 회수 재사용될 수 있고, 이는 패터닝 프로세스를 더 비용 및 시간 효율적이도록 한다.
사전증착된 재료를 갖지 않는 종래 기술 프로세스의 또 다른 문제점은 절연 패턴 층을 언더컷팅하는 용해된 재료가 애노드 재료가 절연 패턴 층 내의 크거나 작은 캐비티에서 상이하게 증가하도록 한다는 것이다. 도23(a)에 도시된 바와 같이, 큰 캐비티에서, 언더컷팅으로 인한 에어리어 증가는 작은 캐비티에서보다 더 적다. 애노드 에어리어를 증가시키면 캐소드에서 전류 밀도(즉, 도금 레이트)가 더 높아지게 된다. 따라서, 절연 패턴 층의 작은 캐비티 내의 도금된 구조는 큰 캐비티 내의 구조보다 더 높은 도금 레이트로 증착되어, 패턴에 따르는 불균일한 두께 분포를 초래할 것이다. 또한, 이 문제점은 사전증착된 재료를 가짐으로써 해결되는데, 그 이유는 에어리어 증가가 발생하지 않음으로써, 패턴에 크기와 관계없이 모든 캐비티에서 전류 밀도(도금 레이트)가 동일할 것이기 때문이다.
또한, 사전증착된 재료의 용해는 캐소드 상에 증착되는 전해질 내의 이온의 농도의 고갈을 방지한다. 전해질 내에서의 이온의 고갈은 증착 프로세스가 궁극적으로 정지될 때까지 증착 프로세스를 점진적으로 저속화시키고, 얇은 층의 도금된 구조만이 성취 가능할 것이다. 전기화학적 증착 반응 동안 용해되고 있는 충분한 량의 사전증착된 재료를 가짐으로써, 이온 농도는 안전하게 유지되며, 더 두꺼운 층의 도금된 구조가 성취될 수 있다. 적절한 사전증착된 재료(애노드), 시드 층 재료(캐소드) 및 전해질을 선택함으로써, 희망하는 용해 및 증착 반응이 성취될 수 있는데, 그 이유는 적절한 사전증착된 재료, 시드 층 재료 및 전해질이 선택된 시스템에서 열역학적 및 운동학적으로 적절하기 때문이다. 전기화학적 시스템의 적절한 선택의 일레는 사전증착된 재료(애노드)로서 Cu, 시드 층(캐소드)로서 Cu 및 전해질로서 산성 구리 황산염을 가지는 것이다. 일부 경우에, 증착 반응은 용해 반응에 정확히 대응할 필요는 없다. 증착된 재료의 용해 레이트가 제로보다 큰 한, 전해질 내의 이온 농도의 고갈은 더 느려지고, 이는 반응이 정지하는데 더 긴 시간이 걸리므로, 더 두 꺼운 층이 도금될 수 있다는 것을 의미한다. 예를 들어, 용해 레이트는 증착 레이트의 90-100%일 수 있다. 이 예에서, 증착되는 재료의 이온 레이트는 저속으로 감소하지만, 일부 양상에서 농도가 너무 높아지기 전에 희망하는 도금된 두께가 성취될 수 있다.
모든 실시예에서, 절연 패턴 층은 상기 리소그래피 및/또는 에칭 단계를 반복하여 상이한 높이 및 형상을 갖는 포토그래피를 보상함으로써, 기판 상의 토포그래피의 다중 층을 보상할 수 있는 캐비티의 다중 층을 생성하도록 패터닝될 수 있다. 보상 캐비티는 포토그래피(30)에 정확히 적응될 필요는 없지만, 토포그래피가 일정 마진으로 캐비티 내부체 포함될 수 있도록 더 크게 배열될 수 있다.
일부 실시예에서, 캐비티의 다중 층을 갖는 절연 패턴 층을 포함하는 상기 마스터 전극은 하나의 단일 프로세스 단계에서 다중 ECPR 도금된 구조 층을 형성하는데 사용될 수 있고; 상기 구조 층은 절연 패턴 층 내에서 캐비티의 상기 다중 층에 의해 규정된다.
일부 실시예에서, 마스터 전극은 ECPR 에칭되거나 도금된 구조 층의 매우 균 일한 높이 분포를 발생시키는 방법을 사용하여 배열된다. 그러나, 일부 다른 실시예에서, 캐리어 및/또는 도전성 전극 층의 적어도 일부는 상기 구조 층의 일부에서 균일하지 않은 패턴을 제공하기 위하여 절연 패턴 층의 캐비티 내에서 변경될 수 있다. 일 실시예에서, 도21(a)에 도시된 바와 같이, 마스터 전극(8)의 캐리어(1)는 절연 패턴 층(7)의 적어도 하나의 캐비티 내에 리세스를 가질 수 있고; 상기 리세스는 도전성 전극 층(4)으로 벽 상에서 코팅되며; 사전증착된 애노드 재료(28)는 상기 도전성 전극 층 상에 배열될 수 있다. 상기 리세스를 갖는 상기 캐비티 내부에서의 기판(17) 상의 ECPR 도금 동안, 도21(b)에 도시된 바와 같이, 절연 패턴 층(7)의 벽에 더 가깝게 위치된 에어리어는 더 높은 전류 밀도(도금 레이트)를 성취하여 ECPR 도금된 구조(24)의 높이가 더 높아지도록 한다.
다른 실시예에서, 도22(a)에 도시된 바와 같이, 캐리어(1) 및 도전성 전극 층(4)은 절연 패턴 층(7)의 적어도 하나의 캐비티에서 돌출 구조를 사용하고; 사전증착된 애노드 재료(28)가 상기 도전성 전극 층 상으로 배열된다. 돌출 구조를 갖는 상기 캐비티 내부에서의 기판(17) 상의 ECPR 도금 동안, 도22(b)에 도시된 바와 같이, 돌출 구조에 더 가깝게 위치된 기판 상의 에어리어는 더 높은 전류 밀도를 성취하여, ECPR 도금된 구조(24)의 높이가 더 높아지도록 한다. 일부 경우에, 도21(b) 및 도22(b)에서와 같이 균일하지 않은 높이를 갖는 구조 층을 생성하는 실시예는 인터록킹 범프 구조(interlocking bump structure), 땝남 볼 배치 파운데이션(solder ball placement foundation) 또는 기계적 정렬 구조/피듀셜(fiducial)과 같은 애플리케이션에 사용될 수 있다.
상기의 본원에서, 여러 방법 단계들이 상이한 조합 및 배열로 설명되었다. 그러나, 본 명세서를 판독한 당업자들에 의하여 다른 조합이 수행될 수 있고, 이와 같은 조합은 본 발명의 범위 내에 존재한다는 것이 강조된다. 더구나, 본 발명의 범위 내에서 여러 단계가 변경 및 변화될 수 있다. 본 발명은 첨부된 특허 청구항에 의해서만 제한된다.

Claims (244)

  1. 마스터 전극을 형성하는 방법에 있어서:
    도전성 또는 반도전성 재료의 정면 및 후면을 갖는 디스크를 제공하는 단계;
    상기 디스크의 적어도 일부를 둘러싸는 절연 코팅 층을 형성하는 단계;
    상기 정면의 적어도 일부 상에 전극을 형성하는 도전성 재료의 도전성 전극 층을 형성하는 단계로서, 상기 도전성 전극 층은 절연 코팅 층 내의 적어도 하나의 개구를 통하여 상기 디스크와 전기적으로 접속되는, 도전성 전극 층 형성 단계;
    상기 도전성 전극 층 상에 적어도 하나의 캐비티를 포함하는 절연 패턴 층을 형성하는 단계를 포함하는 마스터 전극 형성 방법.
  2. 제1항에 있어서,
    절연 패턴 층은 열적-산화, 플라즈마-강화된-화학적-기상 증착(PECVD), 물리적 기상 증착(PVD), 화학적-기상-증착(CVD), 전기적 양극산화, 원자-층-증착(ALD), 스핀-코팅, 스프레이-코팅, 롤러-코팅, 파우더-코팅, 접착 테이핑, 열분해, 본딩 및 이의 조합을 포함하는 그룹으로부터 선택된 방법으로 도포되는 것을 특징으로 하는 마스터 전극 형성 방법.
  3. 제1항에 있어서,
    상기 도전성 전극 층(4)은 ALD, 금속유기-화학적-기상-증착(MOCVD), PVD, CVD, 스퍼터링, 무전해 증착, 침지 증착, 전기증착, 전기-그래프팅, 화학적 그래프팅 및 이의 조합을 포함하는 그룹으로부터 선택된 방법으로 도포되는 것을 특징으로 하는 마스터 전극 형성 방법.
  4. 제1항에 있어서,
    상기 도전성 전극 층은 열적 방법에 의해 처리되고,
    상기 열적 방법은 고속-열적-어닐링(RTA)과 같은 어닐링, 노 가열, 핫-플레이트 가열 또는 이의 조합인 것을 특징으로 하는 마스터 전극 형성 방법.
  5. 제1항에 있어서,
    상기 도전성 전극 층(4)은 적어도 하나의 재료의 여러 층을 도포하고 다음 층을 도포하기 전에 열적 방법에 의해 적어도 하나의 층을 처리함으로써 형성되는 것을 특징으로 하는 마스터 전극 형성 방법.
  6. 제1항에 있어서,
    배열된 절연 패턴 층 상에서 평탄화 단계가 수행되고,
    상기 평탄화 단계는 화학적-기계적-연마(CMP), 랩핑, 콘택 평탄화(CP), 및 이온-스퍼터링, 반응성-이온-에칭(RIE), 플라즈마-보조-에칭, 레이저-절제, 이온-밀링과 같은 건식 에칭 방법과 같은 에칭 및 연마 방법; 및 이의 조합을 포함하는 그룹으로부터 선택된 방법에 의해 수행되는 것을 특징으로 하는 마스터 전극 형성 방법.
  7. 제1항에 있어서,
    절연 패턴 층(7) 내의 리세스는 리소그래피, 에칭 방법 및 기계적 연마 방법에 의해 형성되는 것을 특징으로 하는 마스터 전극 형성 방법.
  8. 제7항에 있어서,
    상기 에칭 방법은 절연 패턴 층의 적어도 일부 에어리어 상에 패터닝된 에치-마스크를 배열하는 단계를 포함하며, 상기 에어리어는 에칭으로부터 보호되고,
    상기 패터닝된 에치-마스크는 상기 리소그래피 및 에칭 방법에 의해 생성되고, 상기 에치 마스크는 상기 리소그래피 방법에 사용되는 폴리머 레지스트 또는 하드-마스크로 이루어지는 것을 특징으로 하는 마스터 전극 형성 방법.
  9. 제1항에 있어서,
    절연 패턴 층(7)의 적어도 일부 상에 릴리스 층을 코팅하는 것을 특징으로 하는 마스터 전극 형성 방법.
  10. 제1항에 있어서,
    절연 패턴 층(7)의 적어도 일부 표면은 열 처리, 산소/질소/아르곤 플라즈마 처리, 점착 방지(SURCAS)용 표면 변환, 페록사이드, 퍼설페이트, 농축된 산/염기와 같은 강산화제 또는 이의 조합으로 처리되는 것을 특징으로 하는 마스터 전극 형성 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 삭제
  61. 삭제
  62. 삭제
  63. 삭제
  64. 삭제
  65. 삭제
  66. 삭제
  67. 삭제
  68. 삭제
  69. 삭제
  70. 삭제
  71. 삭제
  72. 삭제
  73. 삭제
  74. 삭제
  75. 삭제
  76. 삭제
  77. 삭제
  78. 삭제
  79. 삭제
  80. 삭제
  81. 삭제
  82. 삭제
  83. 삭제
  84. 삭제
  85. 삭제
  86. 삭제
  87. 삭제
  88. 삭제
  89. 삭제
  90. 삭제
  91. 삭제
  92. 삭제
  93. 삭제
  94. 삭제
  95. 삭제
  96. 삭제
  97. 삭제
  98. 삭제
  99. 삭제
  100. 삭제
  101. 삭제
  102. 삭제
  103. 삭제
  104. 삭제
  105. 삭제
  106. 삭제
  107. 삭제
  108. 삭제
  109. 삭제
  110. 삭제
  111. 삭제
  112. 삭제
  113. 삭제
  114. 삭제
  115. 삭제
  116. 삭제
  117. 삭제
  118. 삭제
  119. 삭제
  120. 삭제
  121. 삭제
  122. 삭제
  123. 삭제
  124. 삭제
  125. 삭제
  126. 삭제
  127. 삭제
  128. 삭제
  129. 삭제
  130. 삭제
  131. 삭제
  132. 삭제
  133. 삭제
  134. 삭제
  135. 삭제
  136. 삭제
  137. 삭제
  138. 삭제
  139. 삭제
  140. 삭제
  141. 삭제
  142. 삭제
  143. 삭제
  144. 삭제
  145. 삭제
  146. 삭제
  147. 삭제
  148. 삭제
  149. 삭제
  150. 삭제
  151. 삭제
  152. 삭제
  153. 삭제
  154. 삭제
  155. 삭제
  156. 삭제
  157. 삭제
  158. 삭제
  159. 삭제
  160. 삭제
  161. 삭제
  162. 삭제
  163. 삭제
  164. 삭제
  165. 삭제
  166. 삭제
  167. 삭제
  168. 삭제
  169. 삭제
  170. 삭제
  171. 삭제
  172. 삭제
  173. 삭제
  174. 삭제
  175. 삭제
  176. 삭제
  177. 삭제
  178. 삭제
  179. 삭제
  180. 삭제
  181. 삭제
  182. 삭제
  183. 삭제
  184. 삭제
  185. 삭제
  186. 삭제
  187. 삭제
  188. 삭제
  189. 삭제
  190. 삭제
  191. 삭제
  192. 삭제
  193. 삭제
  194. 삭제
  195. 삭제
  196. 삭제
  197. 삭제
  198. 삭제
  199. 삭제
  200. 삭제
  201. 삭제
  202. 삭제
  203. 삭제
  204. 삭제
  205. 삭제
  206. 삭제
  207. 삭제
  208. 삭제
  209. 삭제
  210. 삭제
  211. 삭제
  212. 삭제
  213. 삭제
  214. 삭제
  215. 삭제
  216. 삭제
  217. 삭제
  218. 삭제
  219. 삭제
  220. 삭제
  221. 삭제
  222. 삭제
  223. 삭제
  224. 삭제
  225. 삭제
  226. 삭제
  227. 삭제
  228. 삭제
  229. 삭제
  230. 삭제
  231. 삭제
  232. 삭제
  233. 삭제
  234. 삭제
  235. 삭제
  236. 삭제
  237. 삭제
  238. 삭제
  239. 삭제
  240. 삭제
  241. 삭제
  242. 삭제
  243. 삭제
  244. 삭제
KR1020087014733A 2005-11-18 2006-11-20 마스터 전극 및 마스터 전극 형성 방법 KR101486587B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
SE0502538-2 2005-11-18
SE0502539-0 2005-11-18
SE0502539 2005-11-18
SE0502538 2005-11-18
PCT/SE2006/001320 WO2007058604A1 (en) 2005-11-18 2006-11-20 Master electrode and method of forming the master electrode

Publications (2)

Publication Number Publication Date
KR20080099233A KR20080099233A (ko) 2008-11-12
KR101486587B1 true KR101486587B1 (ko) 2015-01-26

Family

ID=38048911

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020087014735A KR101334506B1 (ko) 2005-11-18 2006-11-20 마스터 전극 및 이의 형성 방법
KR1020087014730A KR101424824B1 (ko) 2005-11-18 2006-11-20 다중 층 구조 형성 방법
KR1020087014733A KR101486587B1 (ko) 2005-11-18 2006-11-20 마스터 전극 및 마스터 전극 형성 방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020087014735A KR101334506B1 (ko) 2005-11-18 2006-11-20 마스터 전극 및 이의 형성 방법
KR1020087014730A KR101424824B1 (ko) 2005-11-18 2006-11-20 다중 층 구조 형성 방법

Country Status (7)

Country Link
US (12) US20090218233A1 (ko)
EP (3) EP2049710A4 (ko)
JP (3) JP5249040B2 (ko)
KR (3) KR101334506B1 (ko)
CN (3) CN101360851B (ko)
DK (2) DK1948852T3 (ko)
WO (3) WO2007058605A1 (ko)

Families Citing this family (218)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100044079A1 (en) * 1999-08-27 2010-02-25 Lex Kosowsky Metal Deposition
US7276801B2 (en) 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
WO2007053543A2 (en) * 2005-10-28 2007-05-10 The Curators Of The University Of Missouri Shock wave and power generation using on-chip nanoenergetic material
US20090218233A1 (en) 2005-11-18 2009-09-03 Mikael Fredenberg Method of Forming a Multilayer Structure
JP5041214B2 (ja) 2007-06-15 2012-10-03 ソニー株式会社 金属薄膜の形成方法および電子デバイスの製造方法
US8753974B2 (en) * 2007-06-20 2014-06-17 Micron Technology, Inc. Charge dissipation of cavities
US7923645B1 (en) 2007-06-20 2011-04-12 Amkor Technology, Inc. Metal etch stop fabrication method and structure
US7951697B1 (en) 2007-06-20 2011-05-31 Amkor Technology, Inc. Embedded die metal etch stop fabrication method and structure
US7958626B1 (en) 2007-10-25 2011-06-14 Amkor Technology, Inc. Embedded passive component network substrate fabrication method
JP5379147B2 (ja) * 2007-10-31 2013-12-25 本田技研工業株式会社 層状構造の燃料電池触媒及び集電体
JP4977587B2 (ja) * 2007-12-06 2012-07-18 シャープ株式会社 太陽電池の製造方法
US8273653B2 (en) * 2008-06-06 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Microscopic structure packaging method and device with packaged microscopic structure
JP5583894B2 (ja) * 2008-06-12 2014-09-03 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 電気錫めっき液および電気錫めっき方法
US20110089141A1 (en) * 2008-06-17 2011-04-21 Ulvac,Inc. Method for the production of multi-stepped substrate
US7929269B2 (en) 2008-09-04 2011-04-19 Momentive Performance Materials Inc. Wafer processing apparatus having a tunable electrical resistivity
US9524945B2 (en) 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
WO2010041165A1 (en) * 2008-10-10 2010-04-15 Nxp B.V. Method of plating through wafer vias in a wafer for 3d packaging
JP4893760B2 (ja) * 2009-01-27 2012-03-07 ソニー株式会社 回路基板の支持構造及び撮像装置
EP2218772A1 (en) * 2009-02-09 2010-08-18 Koninklijke Philips Electronics N.V. Cardiomyocytes-containing device and method for manufacturing the same
JP5556051B2 (ja) * 2009-04-15 2014-07-23 住友ベークライト株式会社 樹脂組成物およびそれを用いた半導体装置
NL2004545A (en) * 2009-06-09 2010-12-13 Asml Netherlands Bv Lithographic method and arrangement
US9455139B2 (en) 2009-06-17 2016-09-27 Novellus Systems, Inc. Methods and apparatus for wetting pretreatment for through resist metal plating
US20100320081A1 (en) 2009-06-17 2010-12-23 Mayer Steven T Apparatus for wetting pretreatment for enhanced damascene metal filling
US9677188B2 (en) 2009-06-17 2017-06-13 Novellus Systems, Inc. Electrofill vacuum plating cell
US20120103820A1 (en) * 2009-07-01 2012-05-03 Junnosuke Sekiguchi Electrolytic copper plating solution for filling for forming microwiring of copper for ulsi
CN101656198B (zh) * 2009-07-21 2012-08-08 上海大学 导电氧化物薄膜的电刻蚀装置及方法
US8841766B2 (en) 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US9190214B2 (en) * 2009-07-30 2015-11-17 Kemet Electronics Corporation Solid electrolytic capacitors with improved ESR stability
US8377816B2 (en) 2009-07-30 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming electrical connections
DE102009036418B4 (de) * 2009-08-06 2011-06-22 Siemens Aktiengesellschaft, 80333 Wellenleiter, insbesondere beim Dielektrikum-Wand-Beschleuniger
US8324738B2 (en) 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8598031B2 (en) 2009-09-28 2013-12-03 Globalfoundries Singapore Pte. Ltd. Reliable interconnect for semiconductor device
CN102598883A (zh) 2009-10-30 2012-07-18 松下电器产业株式会社 电路板以及在电路板上安装有元件的半导体装置
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
US8659155B2 (en) 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US9012766B2 (en) 2009-11-12 2015-04-21 Silevo, Inc. Aluminum grid as backside conductor on epitaxial silicon thin film solar cells
JP4768848B2 (ja) * 2009-12-07 2011-09-07 株式会社東芝 電鋳用原盤及びその製造方法
JP2011128185A (ja) * 2009-12-15 2011-06-30 Shinano Kenshi Co Ltd 光走査装置
CN102110866B (zh) * 2009-12-24 2013-08-28 深南电路有限公司 波导槽制作工艺
US11155493B2 (en) 2010-01-16 2021-10-26 Cardinal Cg Company Alloy oxide overcoat indium tin oxide coatings, coated glazings, and production methods
US9862640B2 (en) 2010-01-16 2018-01-09 Cardinal Cg Company Tin oxide overcoat indium tin oxide coatings, coated glazings, and production methods
US10000965B2 (en) 2010-01-16 2018-06-19 Cardinal Cg Company Insulating glass unit transparent conductive coating technology
US10000411B2 (en) 2010-01-16 2018-06-19 Cardinal Cg Company Insulating glass unit transparent conductivity and low emissivity coating technology
US10060180B2 (en) 2010-01-16 2018-08-28 Cardinal Cg Company Flash-treated indium tin oxide coatings, production methods, and insulating glass unit transparent conductive coating technology
KR20140107697A (ko) 2010-01-28 2014-09-04 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 패턴 형상 도전성막의 형성 방법
US8610270B2 (en) 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US8293344B2 (en) 2010-02-26 2012-10-23 Guardian Industries Corp. Articles including anticondensation coatings and/or methods of making the same
US8524337B2 (en) 2010-02-26 2013-09-03 Guardian Industries Corp. Heat treated coated article having glass substrate(s) and indium-tin-oxide (ITO) inclusive coating
US8815059B2 (en) 2010-08-31 2014-08-26 Guardian Industries Corp. System and/or method for heat treating conductive coatings using wavelength-tuned infrared radiation
US8304045B2 (en) 2010-02-26 2012-11-06 Guardian Industries Corp. Articles including anticondensation coatings and/or methods of making the same
WO2011108540A1 (ja) 2010-03-03 2011-09-09 国立大学法人大阪大学 ヌクレオチドを識別する方法および装置、ならびにポリヌクレオチドのヌクレオチド配列を決定する方法および装置
DE102010010348A1 (de) * 2010-03-05 2011-09-08 Albert-Ludwigs-Universität Freiburg Implantierbare Vorrichtung zum Erfassen einer Gefäßwanddehnung
US8441124B2 (en) 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US20110272287A1 (en) * 2010-05-07 2011-11-10 International Business Machines Corporation Method for patterning magnetic films
KR101119251B1 (ko) * 2010-06-07 2012-03-16 삼성전기주식회사 터치패널
US9214576B2 (en) 2010-06-09 2015-12-15 Solarcity Corporation Transparent conducting oxide for photovoltaic devices
JP5539511B2 (ja) * 2010-06-15 2014-07-02 東京エレクトロン株式会社 半導体装置の製造方法
US8956903B2 (en) 2010-06-25 2015-02-17 International Business Machines Corporation Planar cavity MEMS and related structures, methods of manufacture and design structures
CN101856302B (zh) * 2010-07-08 2012-08-22 上海交通大学 异步多通路刺激电针灸针及其制备方法
WO2012007522A2 (en) * 2010-07-15 2012-01-19 Replisaurus Group Sas Separation of master electrode and substrate in ecpr
KR101650893B1 (ko) * 2010-08-06 2016-08-25 스미토모 베이클리트 컴퍼니 리미티드 마이크로전자 어셈블리를 위한 폴리머 조성물
US8546254B2 (en) * 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
JP5730521B2 (ja) * 2010-09-08 2015-06-10 株式会社日立ハイテクノロジーズ 熱処理装置
US9773928B2 (en) 2010-09-10 2017-09-26 Tesla, Inc. Solar cell with electroplated metal grid
US8127979B1 (en) * 2010-09-25 2012-03-06 Intel Corporation Electrolytic depositon and via filling in coreless substrate processing
US9800053B2 (en) 2010-10-08 2017-10-24 Tesla, Inc. Solar panels with integrated cell-level MPPT devices
US8329021B2 (en) * 2010-10-28 2012-12-11 Palmaz Scientific, Inc. Method for mass transfer of micro-patterns onto medical devices
US9018100B2 (en) * 2010-11-10 2015-04-28 Western Digital (Fremont), Llc Damascene process using PVD sputter carbon film as CMP stop layer for forming a magnetic recording head
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
EP2463410B1 (en) * 2010-12-13 2018-07-04 Rohm and Haas Electronic Materials LLC Electrochemical etching of semiconductors
TW201227872A (en) * 2010-12-16 2012-07-01 Nat Applied Res Laboratories Metal wire structure and manufacturing method thereof
JP5644466B2 (ja) * 2010-12-17 2014-12-24 富士電機株式会社 半導体装置の製造方法
EP2655701B1 (en) 2010-12-23 2018-08-29 Luxembourg Institute of Science and Technology (LIST) A method for providing an ecpr master electrode and an ecpr master electrode
EP2655699B1 (en) * 2010-12-23 2019-06-26 Luxembourg Institute of Science and Technology (LIST) An ecpr master electrode, and a method for providing such master electrode
EP2655700A1 (en) 2010-12-23 2013-10-30 Centre de Recherche Public - Gabriel Lippmann An ecpr master electrode and a method for providing such ecpr master electrode
DK2655698T3 (da) * 2010-12-23 2019-08-12 Luxembourg Institute Of Science And Tech Hovedelektrode til ecpr samt fremgangsmåder til fremstilling af denne
WO2012097092A2 (en) * 2011-01-13 2012-07-19 Tamarack Scientific Co. Inc. Laser removal of conductive seed layers
CN103339291B (zh) 2011-02-09 2015-07-08 大日本印刷株式会社 具有镀金层的不锈钢基板和对不锈钢基板的形成部分镀金图案的方法
CN102634829A (zh) * 2011-02-10 2012-08-15 林宏明 具有图案的网板模具及于工件上形成图案的方法
CN102168295B (zh) * 2011-02-15 2012-05-30 艾荻环境技术（上海）有限公司 具有选择性吸收功能的复合材料涂层
EP2696934B1 (en) * 2011-04-15 2017-08-09 CorTec GmbH Neural electrode and method for fabricating the same
JP5833110B2 (ja) * 2011-05-10 2015-12-16 パナソニックヘルスケアホールディングス株式会社 生体試料測定装置とそれを用いた生体試料測定方法
US9054256B2 (en) 2011-06-02 2015-06-09 Solarcity Corporation Tunneling-junction solar cell with copper grid for concentrated photovoltaic application
EP2533273B1 (en) 2011-06-07 2017-02-08 Luxembourg Institute of Science and Technology (LIST) An ECPR master electrode, and a method for providing such master electrode
KR20130006794A (ko) * 2011-06-23 2013-01-18 삼성전자주식회사 미세 패턴 형성 방법 및 반도체 소자의 제조 방법
CN102856277B (zh) * 2011-06-29 2015-03-11 中芯国际集成电路制造(上海)有限公司 石墨烯导电插塞及其形成方法
US8921165B2 (en) * 2011-08-03 2014-12-30 Cavendish Kinetics, Inc. Elimination of silicon residues from MEMS cavity floor
TW201308616A (zh) * 2011-08-03 2013-02-16 Motech Ind Inc 於基板上形成導電性圖案之方法
CN102629035A (zh) * 2011-09-29 2012-08-08 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法
JP2013093412A (ja) * 2011-10-25 2013-05-16 Showa Denko Kk 発光ダイオード、発光ダイオードの製造方法、発光ダイオードランプ及び照明装置
US9263611B2 (en) * 2011-11-17 2016-02-16 Solar Junction Corporation Method for etching multi-layer epitaxial material
JP5504298B2 (ja) * 2012-02-22 2014-05-28 アオイ電子株式会社 振動発電素子およびその製造方法
RU2497230C1 (ru) * 2012-03-19 2013-10-27 Сергей Николаевич Максимовский Способ создания многослойной наноструктуры
JP5673592B2 (ja) * 2012-04-10 2015-02-18 Tdk株式会社 配線基板及びその製造方法
US20130316180A1 (en) * 2012-05-07 2013-11-28 Case Western Reserve University Biocompatible Packaging Suitable for Long-term Implantation and Method of Formation
US9260571B2 (en) 2012-05-24 2016-02-16 Lawrence Livermore National Security, Llc Hybrid polymer networks as ultra low ‘k’ dielectric layers
CN102766892B (zh) * 2012-08-10 2015-04-29 中国科学院重庆绿色智能技术研究院 微纳加工方法和设备
WO2014055781A1 (en) 2012-10-04 2014-04-10 Silevo, Inc. Photovoltaic devices with electroplated metal grids
US9865754B2 (en) 2012-10-10 2018-01-09 Tesla, Inc. Hole collectors for silicon photovoltaic cells
CN104756211A (zh) * 2012-10-30 2015-07-01 株式会社Ｌｅａｐ 使用树脂基板,通过电铸来制造线圈元件的方法
WO2014068613A1 (ja) * 2012-10-30 2014-05-08 株式会社Ｌｅａｐ コイル素子の製造方法
FR2999805B1 (fr) * 2012-12-17 2017-12-22 Commissariat Energie Atomique Procede de realisation d'un dispositif de detection infrarouge
US8846529B2 (en) 2013-01-10 2014-09-30 International Business Machines Corporation Electroless plating of cobalt alloys for on chip inductors
US9412884B2 (en) 2013-01-11 2016-08-09 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
US10074755B2 (en) 2013-01-11 2018-09-11 Tesla, Inc. High efficiency solar panel
US9219174B2 (en) 2013-01-11 2015-12-22 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
ES2705199T3 (es) 2013-01-17 2019-03-22 Atotech Deutschland Gmbh Contactos eléctricos galvanizados para módulos solares
KR101464860B1 (ko) * 2013-02-06 2014-11-24 인천대학교 산학협력단 알릴 알콜을 포함하는 금속 씨앗층 평탄제 및 이를 이용한 씨앗층의 형성방법
US9613833B2 (en) 2013-02-20 2017-04-04 Novellus Systems, Inc. Methods and apparatus for wetting pretreatment for through resist metal plating
US8956975B2 (en) 2013-02-28 2015-02-17 International Business Machines Corporation Electroless plated material formed directly on metal
US20140252571A1 (en) * 2013-03-06 2014-09-11 Maxim Integrated Products, Inc. Wafer-level package mitigated undercut
US8816492B1 (en) * 2013-03-13 2014-08-26 Qualtre, Inc. Method and apparatus for isolating MEMS devices from external stimuli
US20140261661A1 (en) * 2013-03-13 2014-09-18 Gtat Corporation Free-standing metallic article with overplating
JP6198456B2 (ja) * 2013-05-20 2017-09-20 東京エレクトロン株式会社 基板の処理方法及びテンプレート
US9624595B2 (en) 2013-05-24 2017-04-18 Solarcity Corporation Electroplating apparatus with improved throughput
CN104233418A (zh) * 2013-06-21 2014-12-24 镇江江城金属制品有限公司 金属标牌的电镀方法
EP3017491B1 (en) * 2013-07-03 2018-11-28 Sion Power Corporation Ceramic/polymer matrix for electrode protection in electrochemical cells, including rechargeable lithium batteries
US9126452B2 (en) * 2013-07-29 2015-09-08 Xerox Corporation Ultra-fine textured digital lithographic imaging plate and method of manufacture
JP5786906B2 (ja) * 2013-08-02 2015-09-30 オムロン株式会社 電鋳部品の製造方法
CN103441079B (zh) * 2013-09-12 2015-10-28 江阴长电先进封装有限公司 一种晶圆级高密度布线制备方法
KR20160079780A (ko) 2013-09-18 2016-07-06 퀀텀 바이오시스템즈 가부시키가이샤 생체분자를 서열화하는 디바이스들, 시스템들 및 방법들
DE102013219342A1 (de) * 2013-09-26 2015-03-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Strukturierung von Schichten oxidierbarer Materialien mittels Oxidation sowie Substrat mit strukturierter Beschichtung
US20150087144A1 (en) * 2013-09-26 2015-03-26 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus and method of manufacturing metal gate semiconductor device
JP2015077652A (ja) 2013-10-16 2015-04-23 クオンタムバイオシステムズ株式会社 ナノギャップ電極およびその製造方法
CN103515353B (zh) * 2013-10-18 2016-08-31 上海华力微电子有限公司 一种光刻胶填充式金属互连结构及其制造方法
JP5735093B1 (ja) * 2013-12-24 2015-06-17 株式会社マテリアル・コンセプト 太陽電池及びその製造方法
US9791470B2 (en) * 2013-12-27 2017-10-17 Intel Corporation Magnet placement for integrated sensor packages
KR101566851B1 (ko) 2013-12-31 2015-11-06 (재)한국나노기술원 전기도금 공정을 이용한 자기제어 이황화몰리브덴 단일층의 합성 방법 및 이에 의해 제조된 자기제어 이황화몰리브덴 단일층을 이용한 트랜지스터
US10315399B2 (en) * 2013-12-31 2019-06-11 Entrotech, Inc. Methods for application of polymeric film and related assemblies
CN103767704B (zh) * 2014-01-20 2015-08-26 上海交通大学 一种用于脑电测量的准干电极及其制备方法
US10490796B2 (en) 2014-02-19 2019-11-26 Sion Power Corporation Electrode protection using electrolyte-inhibiting ion conductor
JP6746062B2 (ja) 2014-02-19 2020-08-26 シオン・パワー・コーポレーション 電解質抑制イオン伝導体を使用する電極保護
EP2918707B1 (en) 2014-03-12 2019-05-22 Rolls-Royce North American Technologies, Inc. Anisotropic etching of metallic substrates
JP6074874B2 (ja) * 2014-03-31 2017-02-08 パナソニックＩｐマネジメント株式会社 電気化学測定デバイス
US10438811B1 (en) 2014-04-15 2019-10-08 Quantum Biosystems Inc. Methods for forming nano-gap electrodes for use in nanosensors
TWI543685B (zh) * 2014-04-28 2016-07-21 旭德科技股份有限公司 基板結構及其製作方法
WO2015170782A1 (en) 2014-05-08 2015-11-12 Osaka University Devices, systems and methods for linearization of polymers
FR3022070B1 (fr) * 2014-06-04 2016-06-24 Univ D'aix-Marseille Procede de texturation aleatoire d'un substrat semiconducteur
US10309012B2 (en) 2014-07-03 2019-06-04 Tesla, Inc. Wafer carrier for reducing contamination from carbon particles and outgassing
CN105319241A (zh) * 2014-07-04 2016-02-10 中国科学院苏州纳米技术与纳米仿生研究所 柔性气敏传感器及其制备方法
CN104152979B (zh) * 2014-09-04 2017-02-01 蒙家革 一种电解蚀刻头和数控电解蚀刻***及蚀刻方法
CN104287698B (zh) * 2014-09-16 2016-04-06 苏州能斯达电子科技有限公司 用于颈部脉搏检测的柔性可贴附传感器及其制备方法
US10246791B2 (en) 2014-09-23 2019-04-02 General Cable Technologies Corporation Electrodeposition mediums for formation of protective coatings electrochemically deposited on metal substrates
TWI561462B (en) * 2014-10-07 2016-12-11 Iner Aec Executive Yuan A method for forming dendritic silver with periodic structure as light-trapping layer
CN104388994B (zh) * 2014-10-09 2017-10-24 中国电子科技集团公司第五十五研究所 减小电镀层图形失真的方法
US9899546B2 (en) 2014-12-05 2018-02-20 Tesla, Inc. Photovoltaic cells with electrodes adapted to house conductive paste
CN104538496B (zh) * 2014-12-26 2018-01-12 新奥光伏能源有限公司 一种高效硅异质结太阳能电池电镀电极制备方法
US10745820B2 (en) * 2014-12-31 2020-08-18 Essilor International Method of mirror coating an optical article and article thereby obtained
US9947822B2 (en) 2015-02-02 2018-04-17 Tesla, Inc. Bifacial photovoltaic module using heterojunction solar cells
US9617648B2 (en) * 2015-03-04 2017-04-11 Lam Research Corporation Pretreatment of nickel and cobalt liners for electrodeposition of copper into through silicon vias
JP2016207788A (ja) * 2015-04-20 2016-12-08 東京エレクトロン株式会社 上部電極の表面処理方法、プラズマ処理装置及び上部電極
LU92716B1 (en) 2015-05-13 2017-03-02 Luxembourg Inst Science & Tech List Method of forming local nono/micro size structures of anodized metal
JP6437387B2 (ja) * 2015-05-25 2018-12-12 東芝メモリ株式会社 基板平坦化方法
EP3318113A1 (en) * 2015-06-30 2018-05-09 3M Innovative Properties Company Electronic devices comprising a via and methods of forming such electronic devices
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) * 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
DE102015213259A1 (de) * 2015-07-15 2017-01-19 Schaeffler Technologies AG & Co. KG Kunststoffbauteil sowie Verfahren zur Herstellung eines Kunststoffbauteils
US9761744B2 (en) 2015-10-22 2017-09-12 Tesla, Inc. System and method for manufacturing photovoltaic structures with a metal seed layer
US9842956B2 (en) 2015-12-21 2017-12-12 Tesla, Inc. System and method for mass-production of high-efficiency photovoltaic structures
DE102015226196A1 (de) * 2015-12-21 2017-06-22 Robert Bosch Gmbh Mobile Funktionsvorrichtung
EP3398691B1 (en) * 2015-12-28 2019-07-10 Shin-Etsu Chemical Co., Ltd. Method for manufacturing laminate
US9496429B1 (en) 2015-12-30 2016-11-15 Solarcity Corporation System and method for tin plating metal electrodes
KR102405203B1 (ko) * 2016-01-28 2022-06-02 도쿄엘렉트론가부시키가이샤 금속 산화물의 스핀온 퇴적 방법
CN105789218A (zh) * 2016-03-10 2016-07-20 京东方科技集团股份有限公司 一种基板、其制作方法及显示装置
US10115838B2 (en) 2016-04-19 2018-10-30 Tesla, Inc. Photovoltaic structures with interlocking busbars
CN105789479B (zh) * 2016-04-22 2018-09-07 京东方科技集团股份有限公司 Oled及其制备方法、以及oled显示装置
CN109312384B (zh) 2016-06-15 2022-12-30 伊士曼化工公司 物理气相沉积的生物传感器组件
EP3266738B1 (fr) * 2016-07-06 2019-03-06 The Swatch Group Research and Development Ltd. Procédé de fabrication d'une pièce d'horlogerie dotée d'un élément d'habillage multi-niveaux
GB2553154B (en) * 2016-08-22 2019-11-20 Cirrus Logic Int Semiconductor Ltd MEMS device
JP7096816B2 (ja) * 2016-09-16 2022-07-06 イーストマン ケミカル カンパニー 物理蒸着によって製造されるバイオセンサー電極
WO2018052713A1 (en) 2016-09-16 2018-03-22 Eastman Chemical Company Biosensor electrodes prepared by physical vapor deposition
US10157792B2 (en) * 2016-10-27 2018-12-18 Nxp Usa, Inc. Through substrate via (TSV) and method therefor
KR102299950B1 (ko) 2017-01-05 2021-09-08 주식회사 엘지에너지솔루션 소수성 표면처리를 이용한 배터리 모듈 및 제작방법
US20180207725A1 (en) * 2017-01-23 2018-07-26 The Chinese University Of Hong Kong System and method for fabricating 3d metal structure
CN110178181B (zh) * 2017-01-23 2021-06-08 日东电工株式会社 布线电路基板及其制造方法
US10570506B2 (en) * 2017-01-24 2020-02-25 Applied Materials, Inc. Method to improve film quality for PVD carbon with reactive gas and bias power
US10739299B2 (en) * 2017-03-14 2020-08-11 Roche Sequencing Solutions, Inc. Nanopore well structures and methods
US11313040B2 (en) * 2017-03-24 2022-04-26 Embraco Indústria De Compressores E Soluçôes Em Refrigeraçâo Ltda. Plasma-assisted process of ceramization of polymer precursor on surface, surface comprising ceramic polymer
CN107177866B (zh) * 2017-04-28 2019-03-05 大连理工大学 金属基底上制备微射频t形功分器的方法
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
JP7133572B2 (ja) 2017-06-22 2022-09-08 イーストマン ケミカル カンパニー 電気化学センサーのための物理蒸着電極
WO2019036157A1 (en) 2017-08-18 2019-02-21 Applied Materials, Inc. HIGH PRESSURE AND HIGH TEMPERATURE RECOVERY CHAMBER
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
US10672919B2 (en) 2017-09-19 2020-06-02 Tesla, Inc. Moisture-resistant solar cells for solar roof tiles
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
EP3707746B1 (en) 2017-11-11 2023-12-27 Micromaterials LLC Gas delivery system for high pressure processing chamber
JP2021503714A (ja) 2017-11-17 2021-02-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧処理システムのためのコンデンサシステム
US11190128B2 (en) 2018-02-27 2021-11-30 Tesla, Inc. Parallel-connected solar roof tile modules
WO2019173006A1 (en) 2018-03-09 2019-09-12 Applied Materials, Inc. High pressure annealing process for metal containing materials
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
CN109066540A (zh) * 2018-06-06 2018-12-21 荣马电器有限公司 一种安全供电滑触母线
CN108668452A (zh) * 2018-06-12 2018-10-16 江苏博敏电子有限公司 一种pcb精细线路电解蚀刻与铜回收关联技术
TWI663396B (zh) * 2018-06-29 2019-06-21 昇陽國際半導體股份有限公司 電化學感測器之工作電極製作方法及其產品
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
LU100919B1 (en) 2018-08-27 2020-02-27 Luxembourg Inst Science & Tech List Metal-CNT composite, production method and materials therefor
CN109461844B (zh) * 2018-10-09 2020-02-18 深圳市华星光电技术有限公司 柔性基板的制造方法
US11028012B2 (en) 2018-10-31 2021-06-08 Cardinal Cg Company Low solar heat gain coatings, laminated glass assemblies, and methods of producing same
CN109604126B (zh) * 2018-10-31 2021-12-10 博罗县东明化工有限公司 铝合金喷涂前处理方法
KR102075064B1 (ko) * 2018-11-13 2020-02-07 (주)애니캐스팅 돌출전극부가 배열된 다중배열전극 및 이를 제조하는 방법
WO2020101180A1 (ko) * 2018-11-13 2020-05-22 주식회사 애니캐스팅 돌출전극부가 배열된 다중배열전극 및 이의 제조 방법, 다중배열전극을 이용한 유기 증착 마스크 제조 방법
US10734338B2 (en) * 2018-11-23 2020-08-04 Nanya Technology Corporation Bonding pad, semiconductor structure, and method of manufacturing semiconductor structure
CN113851410A (zh) * 2018-11-23 2021-12-28 苏州迈为科技股份有限公司 一种电池片印刷对位方法
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
CN111326477B (zh) * 2018-12-14 2022-12-09 中芯集成电路（宁波）有限公司 电镀方法
CN109587945B (zh) * 2018-12-26 2024-03-01 珠海超群电子科技有限公司 一种fpc板及其制作工艺
TWI675201B (zh) * 2019-01-23 2019-10-21 昇陽國際半導體股份有限公司 電化學感測器之工作電極製作方法及其產品
CN110629262B (zh) * 2019-08-20 2020-11-27 北京大学 一种表面等离激元超材料的制备方法
EP3786722A1 (fr) 2019-08-27 2021-03-03 Comadur S.A. Procede de decoration d'une piece mecanique
CN110510889B (zh) * 2019-09-12 2021-11-16 上海理工大学 一种氮氧化钛薄膜及其基于激光剥离技术的制备方法
CN110933540A (zh) * 2019-12-09 2020-03-27 西安鼎蓝通信技术有限公司 一种适用于音响的降噪密封圈及其制备方法
CN110938841A (zh) * 2019-12-19 2020-03-31 新邵辰州锑业有限责任公司 新型板状石墨阳极
CN111063851B (zh) * 2019-12-30 2022-02-18 江苏厚生新能源科技有限公司 一种图案分布式涂胶隔膜的制备方法
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
US20210388521A1 (en) * 2020-06-15 2021-12-16 Arizona Board Of Regents On Behalf Of Arizona State University Localized electrochemical deposition
US20220235481A1 (en) * 2021-01-26 2022-07-28 Seagate Technology Llc Selective screen electroplating
DE102021109185A1 (de) 2021-04-13 2022-10-13 Gülnur Akbulut Brandes Vorrichtung mit einer leitfähigen Beschichtung zum Transport von elektronischen Bauteilen und Verfahren zu deren Herstellung
CN113735055A (zh) * 2021-07-21 2021-12-03 绍兴中芯集成电路制造股份有限公司 一种mems器件制造方法及mems器件
IT202100022757A1 (it) * 2021-09-02 2023-03-02 Metaly S R L Metodo di decorazione superfici trattate con rivestimento pvd e superfici decorate ottenute

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002506122A (ja) * 1998-03-05 2002-02-26 オブデュキャット、アクチボラグ エッチング方法
WO2002103085A1 (en) * 2001-06-15 2002-12-27 Replisaurus Hb Method and electrode for defining and replicating structures in conducting materials
WO2003095715A1 (en) * 2002-05-07 2003-11-20 University Of Southern California Methods and apparatus for monitoring deposition quality during conformable contact mask plasting operations

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3745094A (en) * 1971-03-26 1973-07-10 Ibm Two resist method for printed circuit structure
JPS5456619U (ko) * 1977-09-28 1979-04-19
US4158612A (en) * 1977-12-27 1979-06-19 The International Nickel Company, Inc. Polymeric mandrel for electroforming and method of electroforming
JPS62196392A (ja) * 1986-02-25 1987-08-29 Nippon Steel Corp 鋼帯巾方向ストライプメツキロ−ル給電方法
JPH0685464A (ja) * 1992-09-02 1994-03-25 Hitachi Ltd 多層配線基板の製造方法
US5612153A (en) * 1995-04-13 1997-03-18 Valence Technology, Inc. Battery mask from radiation curable and thermoplastic materials
JP3444090B2 (ja) * 1996-04-22 2003-09-08 日清紡績株式会社 プラズマ処理装置用保護部材
JPH10256251A (ja) * 1997-03-13 1998-09-25 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
CA2572499A1 (en) * 1997-04-04 1998-10-15 University Of Southern California Method for electrochemical fabrication including use of multiple structural and/or sacrificial materials
US6179983B1 (en) * 1997-11-13 2001-01-30 Novellus Systems, Inc. Method and apparatus for treating surface including virtual anode
JPH11284066A (ja) * 1998-03-26 1999-10-15 Ricoh Co Ltd 半導体装置およびその製造方法
DE19935558B4 (de) * 1999-07-30 2010-11-25 Nawotec Gmbh Verfahren zur Erzeugung von Strukturen in einem Substrat im Nanometerbereich
US6355147B1 (en) * 1999-12-10 2002-03-12 Sandia Corporation Porous electrode apparatus for electrodeposition of detailed metal structures or microelectronic interconnections
US20040022940A1 (en) * 2001-02-23 2004-02-05 Mizuki Nagai Cooper-plating solution, plating method and plating apparatus
US7455955B2 (en) * 2002-02-27 2008-11-25 Brewer Science Inc. Planarization method for multi-layer lithography processing
US6593224B1 (en) * 2002-03-05 2003-07-15 Bridge Semiconductor Corporation Method of manufacturing a multilayer interconnect substrate
US7384530B2 (en) * 2002-05-07 2008-06-10 Microfabrica Inc. Methods for electrochemically fabricating multi-layer structures including regions incorporating maskless, patterned, multiple layer thickness depositions of selected materials
KR20050016867A (ko) * 2002-05-07 2005-02-21 마이크로패브리카 인크. 전기화학적 제조 공정
US6884692B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Method for forming conductive material in opening and structures regarding same
US7229544B2 (en) * 2002-10-01 2007-06-12 University Of Southern California Multi-cell masks and methods and apparatus for using such masks to form three-dimensional structures
US20040099534A1 (en) * 2002-11-27 2004-05-27 James Powers Method and apparatus for electroplating a semiconductor wafer
US6875322B1 (en) * 2003-01-15 2005-04-05 Lam Research Corporation Electrochemical assisted CMP
JP3787630B2 (ja) * 2003-02-14 2006-06-21 独立行政法人情報通信研究機構 ナノギャップ電極の製造方法
US7189146B2 (en) * 2003-03-27 2007-03-13 Asm Nutool, Inc. Method for reduction of defects in wet processed layers
US20060249391A1 (en) * 2003-04-09 2006-11-09 Sungho Jin High resolution electrolytic lithography, apparatus therefor and resulting products
WO2004101855A2 (en) * 2003-05-07 2004-11-25 Microfabrica Inc. Electrochemical fabrication methods including use of surface treatments to reduce overplating and/or planarization during formation of multi-layer three-dimensional structures
TWI267567B (en) * 2003-05-07 2006-12-01 Microfabrica Inc Methods for electrochemically fabricating structures using adhered masks, incorporating dielectric sheets, and/or seed layers that are partially removed via planarization
TW200504928A (en) * 2003-06-20 2005-02-01 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device
US20050215046A1 (en) * 2003-06-27 2005-09-29 Cohen Adam L Electrochemical fabrication methods incorporating dielectric materials and/or using dielectric substrates
US7573133B2 (en) * 2003-12-09 2009-08-11 Uri Cohen Interconnect structures and methods for their fabrication
US20050202180A1 (en) * 2003-12-31 2005-09-15 Microfabrica Inc. Electrochemical fabrication methods for producing multilayer structures including the use of diamond machining in the planarization of deposits of material
US7838868B2 (en) * 2005-01-20 2010-11-23 Nanosolar, Inc. Optoelectronic architecture having compound conducting substrate
US7678682B2 (en) * 2004-11-12 2010-03-16 Axcelis Technologies, Inc. Ultraviolet assisted pore sealing of porous low k dielectric films
JP2007081113A (ja) * 2005-09-14 2007-03-29 Sony Corp 半導体装置の製造方法
US20090218233A1 (en) 2005-11-18 2009-09-03 Mikael Fredenberg Method of Forming a Multilayer Structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002506122A (ja) * 1998-03-05 2002-02-26 オブデュキャット、アクチボラグ エッチング方法
WO2002103085A1 (en) * 2001-06-15 2002-12-27 Replisaurus Hb Method and electrode for defining and replicating structures in conducting materials
WO2003095715A1 (en) * 2002-05-07 2003-11-20 University Of Southern California Methods and apparatus for monitoring deposition quality during conformable contact mask plasting operations

Also Published As

Publication number Publication date
KR20080099233A (ko) 2008-11-12
EP1948852B1 (en) 2018-08-29
US20140110265A1 (en) 2014-04-24
JP5249040B2 (ja) 2013-07-31
US9441309B2 (en) 2016-09-13
US20120305390A1 (en) 2012-12-06
US20090229855A1 (en) 2009-09-17
KR20080100807A (ko) 2008-11-19
CN101360851B (zh) 2011-09-21
KR101424824B1 (ko) 2014-08-01
US20090183992A1 (en) 2009-07-23
US20120267241A1 (en) 2012-10-25
WO2007058604A1 (en) 2007-05-24
WO2007058605A1 (en) 2007-05-24
US8617362B2 (en) 2013-12-31
DK1948850T3 (da) 2019-07-29
WO2007058603A1 (en) 2007-05-24
EP1948850B1 (en) 2019-04-17
JP2009516080A (ja) 2009-04-16
JP2009516081A (ja) 2009-04-16
EP2049710A4 (en) 2012-07-04
EP1948850A1 (en) 2008-07-30
EP1948852A4 (en) 2016-10-12
US20090218233A1 (en) 2009-09-03
DK1948852T3 (da) 2019-01-02
US20090071837A1 (en) 2009-03-19
KR101334506B1 (ko) 2013-12-02
CN101360849B (zh) 2013-05-15
EP1948852A1 (en) 2008-07-30
CN101360851A (zh) 2009-02-04
CN101360849A (zh) 2009-02-04
US20090205967A1 (en) 2009-08-20
US20090229854A1 (en) 2009-09-17
CN101360850B (zh) 2011-08-31
US20090229857A1 (en) 2009-09-17
US20120279866A1 (en) 2012-11-08
CN101360850A (zh) 2009-02-04
JP2009516388A (ja) 2009-04-16
EP1948850A4 (en) 2012-07-04
US20090229856A1 (en) 2009-09-17
KR20080100808A (ko) 2008-11-19
EP2049710A1 (en) 2009-04-22

Similar Documents

Publication Publication Date Title
KR101486587B1 (ko) 마스터 전극 및 마스터 전극 형성 방법
TWI232843B (en) Electrochemical fabrication methods including use of surface treatments to reduce overplating and/or planarization during formation of multi-layer three-dimensional structures
US20020033342A1 (en) Packaging deposition methods
US8946080B2 (en) Pattern transfer method
JP4309873B2 (ja) 電子デバイスの製造方法
TWI586605B (zh) 用以製造一複層微機電系統的方法及用於其中之中間性、複層、金屬性的複合物
JP2006165254A (ja) 電子装置、半導体装置およびそれらの製造方法
Krongelb et al. 11 Electrochemical processes in the fabrication of multichip modules
JP2005171344A (ja) めっき積層体の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190109

Year of fee payment: 5