KR102405203B1 - 금속 산화물의 스핀온 퇴적 방법 - Google Patents
금속 산화물의 스핀온 퇴적 방법 Download PDFInfo
- Publication number
- KR102405203B1 KR102405203B1 KR1020187024190A KR20187024190A KR102405203B1 KR 102405203 B1 KR102405203 B1 KR 102405203B1 KR 1020187024190 A KR1020187024190 A KR 1020187024190A KR 20187024190 A KR20187024190 A KR 20187024190A KR 102405203 B1 KR102405203 B1 KR 102405203B1
- Authority
- KR
- South Korea
- Prior art keywords
- surface energy
- modification treatment
- deposition
- filler
- substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
- G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
- H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
- H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본원의 기술은 퇴적 시에 공극 없이 금속 하드 마스크(MHM) 구조를 생성하기 위한 스핀온 금속 재료를 퇴적하는 방법을 제공한다. 이것은 TiOx, ZrOx, SnOx, HFOx, TaOx 등의 효과적인 스핀온 퇴적을 포함한다. 이러한 재료는 재료 에칭 저항성의 차별화를 제공하는 것을 도울 수 있다. 스핀온 금속 하드 마스크(MHM)를 다중라인층과 함께 사용하게 함으로써, 슬릿 기반 또는 자체 정렬 블록킹 전략을 효과적으로 사용할 수 있다. 본원의 기술은, 주어진 릴리프 패턴 내의 특정 개구부를 채우는 충전재를 식별하는 것과, 액상의 충전재와 측벽 또는 바닥 표면 간의 계면의 접촉각이 갭 프리 또는 무공극 충전을 가능하게 하도록 개구부 내의 표면의 표면 에너지 값을 변경하는 것을 포함한다.
Description
<관련 출원과의 교차 참조>
본원은 2016년 1월 28일 출원한 발명의 명칭이 "Methods of Spin-on Deposition of Metal Oxides"인 미국 가특허출원 제62/288,253호의 이익을 주장하며, 이 우선권 주장 출원은 그 전체가 참조로 본 명세서에 포함된다.
<발명의 배경>
본원의 기술은 반도체 웨이퍼의 스케일링 및 패터닝에 관한 것이다.
리소그래피 공정에서의 라인 폭 감소 방법은 역사적으로, 더 높은 NA 광학계(개구수), 더 짧은 노광 파장, 또는 공기 이외의 계면 매질(예컨대, 액침)을 이용하는 것을 수반하고 있다. 통상의 리소그래피 공정의 분해능이 이론적 한계에 근접하였기 때문에, 제조사들은 광학적 한계를 극복하기 위해 더블 패터닝(DP, double-patterning) 방법으로 바꾸기 시작하였다.
재료 처리 방법론(포토리소그래피 등)에 있어서, 패터닝된 층의 생성은, 포토레지스트 등의 방사선에 민감한 재료의 얇은 층을 기판의 상부면에 도포하는 것을 포함한다. 이 방사선 감응 재료는 에칭 마스크로서 사용될 수 있는 릴리프 패턴(relief pattern)으로 변하고, 이 에칭 마스크는 기판 상의 하부층에 패턴을 에칭 또는 전사하는데 이용될 수 있다. 방사선 감응 재료의 패터닝은 일반적으로, 예컨대 포토리소그래피 시스템을 이용해 방사선 감응 재료에 레티클(및 연관된 광학계)을 통과한 화학 방사선(actinic radiation)에 의한 노광을 수반한다. 이 노광에 이어, 사용되는 현상액에 따라, (포지티브 레지스트의 경우에는) 방사선 감응 재료의 조사 영역, 또는 (네거티브 레지스트의 경우에는) 비조사 영역이 제거될 수 있다. 이 마스크층은 다수의 서브층(sub-layer)을 포함할 수 있다.
기판에 대해 방사선 또는 광의 패턴을 노광시키는 종래의 리소그래픽 기술은, 노광된 피처(feature)의 사이즈를 제한하고 노광된 피처들 간의 피치 또는 간격을 제한하는 다양한 과제를 안고 있다. 노광 한계를 완화시키기 위한 한가지 통상의 기술은, 통상의 리소그래픽 기술로 현재 가능한 것보다 더 작은 피치에서 더 작은 피처를 패터닝할 수 있는 더블 패터닝 어프로치를 이용하는 것이다.
피치 스케일링을 유지하기 위해서는, N7(노드 7) 이후의 BEOL(back end of line) 트렌치 패터닝이 36 nm 피치 이하의 패터닝을 구현해야 한다. 이 비교적 작은 피치를 패터닝하는 것은 어려울 수 있지만, EUV 13.5 nm 리소그래피, 자기 정렬 이중 패터닝(SADP), 193 nm 자기 정렬 사중 패터닝(SAQP)을 포함한 다양한 방법에 의해, 또는 DSA(directed self-assembly)를 통해 달성될 수 있다. 트렌치 패터닝 공정에서의 한가지 유용한 기술이 영역 선택적 블록킹 공정(area-selective blocking process)인데, 이 공정에서는 원하는 최종 트렌치 레이아웃을 형성하기 위해 비교적 긴 라인이 체인으로 절단되거나, 라인 단부가 절단되거나, 등등이 이루어진다. 피치가 작아짐에 따라 이러한 블록 패턴의 오버레이 요건은 리소그래피 툴의 능력을 넘어선다. 이것은 BEOL 제조에 있어서 계속해서 피치 스케일링을 해야 하기 위해 해결해야 하는 주요 과제이다.
SAB(Self-Aligned Blocking) 기술은 스몰 노드의 경우에는 패터닝 과제를 해결하는 것이 가능하다. SAB의 개념은 다루기 어려운 오버레이 요건을, 블록 패턴 오버레이에 있어서 보다 다루기 쉬운 에칭 선택성 문제와 거래하는 것이다. 예를 들어, 다중라인층(multi-line layer)은 교대로 이루어진 상이한 재료들의 라인으로 형성된다. 이들 재료는 이들 재료 중 하나 이상이, 나머지 재료들의 에칭 없이 에칭될 수 있다는 점에서 상이하다. 이 다중라인층 위에 에칭 마스크가 형성되고, 이 에칭 마스크가 다중라인층으로부터 다중 라인의 재료를 덮지 않는 비교적 큰 개구부를 갖는 경우에, 이들 재료 중 하나를 타겟으로 하기 위해 주어진 에칭 공정을 튜닝한다는 것은, 에칭 마스크 개구부가 사실상 더 좁아져서, 에칭 마스크 개구부를 다중라인층과 (적어도 하나의 재료가 제거된 상태로) 유효하게 조합하는 것이 하부층에의 패턴 전사를 위한 조합된 분해능 이하의 에칭 마스크를 생성하는 것을 의미한다. 이러한 패터닝은 스핀온 금속 하드 마스크(spin-onspin-on metal hard mask, MHM) 재료와 함께 사용되는 경우 특히 유용할 수 있다.
본원의 기술은 금속 하드 마스크(MHM) 구조를 생성하기 위한 스핀온 금속 재료를 퇴적하는 방법을 제공한다. 이것은 TiOx, ZrOx, SnOx, HFOx, TaOx 등의 효과적인 스핀온 퇴적을 포함한다. 이러한 재료는 다중라인층의 상이한 "색상"을 제공하는 것으로 언급되는 에칭 저항성의 차별화를 제공하는 것을 도울 수 있다. 스핀온 금속 하드 마스크(MHM)를 다중라인층과 함께 사용하게 함으로써, 주어진 패턴에서 다중 색상 분해가 이루어지면 슬릿 기반 또는 자기 정렬 블록킹 전략이 가능하다. 본원의 기술은, 주어진 릴리프 패턴 내의 특정 개구부를 채우는 충전재를 식별하는 것과, 액상의 충전재와 측벽 표면 간의 계면의 접촉각이 갭 프리 충전(gap free filling)을 가능하게 하도록 표면 에너지 값을 변경하는 것을 포함한다.
물론, 여기에서 설명하는 바와 같이 상이한 단계들의 설명 순서는 명확함을 위해 제시된 것이다. 일반적으로, 이들 단계는 임의의 적합한 순서로 수행될 수 있다. 또, 본 발명의 상이한 특징, 기술, 구성 등의 각각이 본 개시내용의 상이한 장소에서 설명될 수도 있지만, 그 개념들 각각은 서로 독립적으로 또는 서로 조합으로 실행될 수 있는 것이 의도된다. 따라서, 본 발명은 다수의 상이한 방식으로 구현되어 보여질 수 있다.
이 [발명의 내용] 부분에서는 본 개시내용 또는 청구하는 발명의 모든 실시형태 및/또는 점차적으로 새로운 양태를 명시하지 않는다는 것을 알아야 한다. 대신에, 이 [발명의 내용]은 상이한 실시형태들의 예비 설명 및 종래의 기술을 능가하는 대응하는 새로운 점을 제공할 뿐이다. 본 발명 및 실시형태의 추가 상세 및/또는 가능한 견지에 대해서는, 이하에서 더 설명하는 본 개시내용의 구체적인 설명 부분 및 대응하는 도면을 참조하면 된다.
본 발명의 다양한 실시형태에 대한 보다 완전한 이해 및 뒤따르는 많은 장점들은 첨부 도면과 함께 이어지는 상세한 설명을 참조함으로써 쉽게 명백해질 것이다. 도면은 반드시 일정한 축적으로 되어 있지 않으며, 대신에 특징, 원리 및 개념을 예시할 때에 강조되어 있다.
도 1은 본 명세서에 개시하는 실시형태에 따른 공정 흐름을 보여주는 예시적인 기판 세그먼트의 개략 상측 단면도이다.
도 2는 본 명세서에 개시하는 실시형태에 따른 표면 개질을 보여주는 예시적인 기판 세그먼트의 개략 단면도이다.
도 3은 본 명세서에 개시하는 실시형태에 따른 공정 흐름을 보여주는 예시적인 기판 세그먼트의 개략 단면도이다.
도 4는 충전재 내의 공극을 보여주는 기판 세그먼트의 확대 이미지이다.
도 5는 본원의 기술에 따른 무공극 충전을 보여주는 기판 세그먼트의 확대 이미지이다.
도 1은 본 명세서에 개시하는 실시형태에 따른 공정 흐름을 보여주는 예시적인 기판 세그먼트의 개략 상측 단면도이다.
도 2는 본 명세서에 개시하는 실시형태에 따른 표면 개질을 보여주는 예시적인 기판 세그먼트의 개략 단면도이다.
도 3은 본 명세서에 개시하는 실시형태에 따른 공정 흐름을 보여주는 예시적인 기판 세그먼트의 개략 단면도이다.
도 4는 충전재 내의 공극을 보여주는 기판 세그먼트의 확대 이미지이다.
도 5는 본원의 기술에 따른 무공극 충전을 보여주는 기판 세그먼트의 확대 이미지이다.
본원의 기술은 금속 하드 마스크(MHM) 구조를 생성하기 위한 스핀온 금속 재료를 퇴적하는 방법을 제공한다. 이것은 TiOx, ZrOx, SnOx, HFOx, TaOx 등의 효과적인 스핀온 퇴적을 포함한다. 이러한 재료는 다중라인층의 상이한 "색상"을 제공하는 것으로 언급되는 에칭 저항성의 차별화를 제공하는 것을 도울 수 있다. 스핀온 금속 하드 마스크(MHM)를 다중라인층과 함께 사용하게 함으로써, 주어진 패턴에서 다중 색상 분해가 이루어지면 슬릿 기반 또는 자기 정렬 블록킹 전략이 가능하다.
이 스핀온 산화물(MeOx) 집적 시의 과제는 갭 충전이다. 종횡비가 5-6:1에 이르는 SAQP 패턴의 18 나노미터 이하의 공간의 경우 갭 충전이 상당히 어렵다. 그러나, 본원의 기술은 발전된 노드 협피치(narrow pitch) BEOL 트렌치 패터닝에서의 몇가지 과제를 해결한다.
본원의 기술은 스핀온 MeOx 재료에 대한 갭 충전 문제를 해결한다. MeOx 재료를 퇴적하는 용제계의 표면 에너지를 트렌치/개구부 측벽 및/또는 바닥의 표면 에너지와 매칭시킴으로써, 트렌치의 무공극 충전(void-free filling)이 달성된다. 본원의 기술은 측벽 및/또는 바닥의 표면 에너지를 개선할 수 있는 여러 방법을 포함한다. 이러한 방법은 산소, 질소, 수소 및 불소 함유 가스를 이용한 에칭후 처리 등의 표면 처리를 포함한다. 또 다른 처리는 묽은 불화수소산(dHF), 황산 과산화물(SPN) 등을 이용한 에칭후 습식 세정을 포함한다. 또 다른 처리는 이소프로필 알콜, 탈이온수, 수산화 테트라메틸암모늄(TMAH), 헥사메틸디실라잔(HMDS) 등의 용제에 의한 코팅기/현상기 시스템에서의 예비 처리를 포함한다. 또 다른 옵션은 원자층 퇴적(ALD), 화학적 기상 증착(CVD), 직류 중첩(direct current superposition) 등과 같은 방식으로 컨포멀막(conformal film)을 형성하는 것이다.
스핀온 MeOx(금속 산화물) 재료의 비적절한 공극 충전의 한가지 원인은 트렌치 표면(및/또는 바닥 표면)과 MeOx 스핀온 시스템의 표면 에너지의 미스매칭이다. 예를 들어, 스핀온 MeOx 재료가 친수성이고, 트렌치의 표면(측벽 및 바닥을 포함함)이 소수성이면, 친수성 재료는 트렌치를 완전히 습윤시키지 않을 것이고, 따라서 베이킹 공정 중에 공극을 초래할 것이다.
본 명세서에 개시하는 바와 같이, 표면 에너지의 신중한 매칭은 스핀온 MeOx 재료에서의 무공극 갭 충전을 가능하게 한다. 대안적인 실시형태가 다수 존재한다. 일부는, 단일 가스 또는 가스 혼합물을 사용하는 임의의 플라즈마 에칭 챔버 또는 다른 처리 챔버에서의 에칭후 처리, 특정 화학적 제형(chemical formulation)을 사용한 에칭후 습식 세정, 및 특정 용제를 사용한 트랙 툴(코팅기/현상기 툴)에서의 예비 처리를 포함한다. 따라서, 본원의 기술은 여러 스핀온 MeOx 재료의 무공극 및 무결함 갭 충전을 가능하게 한다. 이러한 충전 기술은 예컨대 5 nm BEOL 트렌치 패터닝을 위한 자기 정렬 블록(SAB) 통합을 가능하게 한다.
도 4는 통상의 기술에 의한 갭 충전 문제의 예를 도시한다. 도 4는 금속 산화물 재료(207)로 채워지는 개구부를 갖는 기판 세그먼트의 확대 이미지이다. 그러나, 금속 산화물 재료(207)의 퇴적으로, 금속 산화물로 충전되는 개구부의 하단에 공극(211)이 초래하는 것을 알아야 한다.
본원의 기술은 기판 상에 재료를 퇴적하는 방법을 포함한다. 릴리프 패턴을 갖는 기판이 수용되거나 다른 식으로 제공된다. 릴리프 패턴은 하부층을 덮지 않는 개구부를 규정한다. 릴리프 패턴은 개구부를 규정하는 측벽 표면을 제공한다. 하부층은 개구부를 규정하는 바닥 표면을 제공한다. 다시 말해, 릴리프 패턴은 하부층으로 연장되지 않는 트렌치 또는 홀 또는 다른 개구부를 갖는다. 이들 트렌치 또는 개구부는 측표면과 바닥 표면을 갖는다. 릴리프 패턴은 측표면을 제공하고, 하부층의 상단 표면은 주어진 홀 또는 트렌치의 바닥 표면 또는 하단 표면으로서 기능한다. 일부 실시형태에서는, 릴리프 패턴이 40 나노미터 미만의 임계 치수를 갖는 개구부를 규정할 수 있다.
측표면은 제1 표면 에너지 값을 갖고, 바닥 표면은 제2 표면 에너지 값을 갖는다. 각 재료 또는 표면의 이들 표면 에너지 값은 사용되는 특정 재료에 따라 상이할 수도 또는 동일할 수도 있다. 도 1은 개구부를 규정하는 예시적인 기판 세그먼트를 도시한다. 이 기판 세그먼트는 릴리프 패턴(150) 및 하부층(135)을 포함하는 것을 알아야 한다. 릴리프 패턴(150)은 2개의 상이한 재료의 라인을 포함한다. 이들 재료 위에 문자 "A"와 "B"를 표시한다. 릴리프 패턴의 개구부 위에는 문자 "C"를 표시한다. 비제한적인 예로, 문자 C를 표시하는 개구부는 금속 함유 재료가 충전되는 트렌치일 수 있다.
스핀온 퇴적을 통해 기판 상에 퇴적됨으로써 규정된 개구부를 채우는 충전재가 식별되거나 또는 다른 식으로 선택된다. 충전재는 금속 산화물 또는 다른 금속 함유 재료를 포함할 수 있다.
표면 에너지 변형 처리가 실행된다. 표면 에너지 변형 처리는 제1 표면 에너지 값과 제2 표면 에너지 값 중 적어도 하나를, 액상의 충전재와 측벽 표면이나 바닥 표면 간의 계면의 접촉각 값이 60도 미만이 되도록 변형한다. 이에, 이러한 표면 에너지 변형 처리는 측벽 표면, 바닥 표면, 또는 둘 다 중 어느 쪽을 타겟으로 할 수 있다. 선택되는 에너지 변형 처리의 유형에 따라, 액상의 충전재와 측벽 표면 간의 계면의 접촉각 값은 60도 미만 또는 30도 미만 또는 20도 미만일 수 있다.
에너지 변형 처리를 실행하는 것은, 실행되는 변형 처리의 유형에 따라, 액상의 충전재와 바닥 표면 간의 계면의 접촉각 값이 60도 미만, 또는 30도 미만, 또는 20도 미만이 되도록 제2 표면 에너지 값을 변경하는 것을 포함할 수 있다.
본원의 기술은 채워지는 표면의 표면 에너지를 변형하는 여러 대안적 처리를 제공한다. 일례의 처리는 기판을 플라즈마 처리 시스템 내의 플라즈마 생성물에 노출하는 것이다. 도 2는 이러한 예의 처리를 도시한다. 플라즈마(172)는, 플라즈마 생성물이 기판 표면과 반응하거나 다른 식으로 기판 표면에 충돌하여 표면 에너지를 변화시키도록, 기판의 작업 표면 위에 형성될 수 있다. 플라즈마 생성물의 등방성 유동(isotropic flow)은 측벽 표면을 변형시키는데 효과적이다.
다른 실시형태에 있어서, 액체 기반 개질제(liquid-based modifier)가 릴리프 패턴 상에 퇴적되어, 표면과 반응하거나 표면을 개질시킬 수 있다. 이러한 액체 기반 처리는 에칭후 습식 세정을 실행하는 것을 포함할 수 있다. 릴리프 패턴 재료 및 하부층 재료에 기초하여 선택된 특정 세정 화학물에 의해, 기판이 동시에 세정 및 개질될 수 있다.
대안적인 변형 기술은 원자층 퇴적, 화학적 기상 증착, 직류 중첩, 또는 이들의 조합 등의 방식으로 릴리프 패턴 상에 컨포멀막을 퇴적하는 것을 포함한다.
하나 이상의 변형 처리가 실행될 수 있음을 알아야 한다. 일부 제조 기술에 있어서, 제1 변형 처리가 측벽 표면을 개질하는데 사용될 수 있고, 제2 변형 처리가 바닥 표면을 개질하는데 사용된다. 또한, 주어진 표면을 원하는 대로 개질시키기 위해 2 이상의 처리가 실행될 수 있다. 하나 이상의 변형 처리가 수행된 후에, 금속을 함유할 수 있는 충전재가 스핀온 퇴적을 통해 기판 상에 퇴적된다. 이러한 퇴적은, 충전재가 측벽 표면 및 바닥 표면과 접촉하면서 규정된 개구부를 충전재로 채우도록 실행된다. 표면 에너지가 주어진 충전 재료로 튜닝되어, 이 퇴적은 무공극 충전이 된다. 도 3은 충전 작업후 그리고 임의의 과량의 충전재를 제거하는 선택적인 평탄화 단계 후의 기판 세그먼트의 예시적인 결과를 도시한다.
특정의 비제한적인 예로, 프로판올(알콜) 기반의 저온 티탄 산화물(TiOx) 용제계가 기판 상에 퇴적된다. 이 금속 산화물을 퇴적하기 전에, 산화 에칭후 처리와 함께 이소프로필 알코올에 의한 세척이 수행된다. 도 5에 도시하는 바와 같이, 그 결과는 금속 산화물의 무공극 충전이다.
이상의 설명에 있어서, 프로세싱 시스템의 특정 지오메트리(geometry) 및 거기에 사용되는 다양한 구성요소와 공정의 설명과 같은 특정 상세를 설명하였다. 그러나, 본 발명에 따른 기술은 이들 특정 상세와는 상이한 다른 실시형태로도 실시될 수 있으며, 이러한 상세는 설명을 위한 것이지 제한이 아닌 것이 이해되어야 한다. 본 명세서에 개시하는 실시형태는 첨부 도면을 참조하여 설명되었다. 마찬가지로, 설명의 목적상, 면밀한 이해를 제공하기 위해 특정 수, 재료, 및 구성요소를 설명하였다. 그럼에도, 실시형태들은 이들 특정 상세 없이도 실시될 수 있다. 실질적으로 동일한 기능의 구성을 구비하는 구성요소들은 같은 참조 번호로 표시되며, 그래서 임의의 뒤따르는 설명은 생략될 수 있다.
다양한 실시형태의 이해를 돕기 위해 다양한 기술들이 다수의 분리된 동작들로 설명되었다. 설명의 순서는 이들 동작들이 반드시 순서에 종속되는 것을 암시하도록 해석되어서는 안 된다. 사실상, 이들 동작은 반드시 제시 순서로 수행될 필요가 없다. 설명하는 동작들은 설명하는 실시형태와는 상이한 순서로 수행될 수도 있다. 다양한 추가 동작들이 수행될 수도 있고/있거나, 설명하는 동작들이 추가 실시형태에서는 생략될 수도 있다.
본 명세서에서 사용되는 "기판(substrate)" 또는 "타겟 기판"은 일반적으로 본 발명에 따라 처리되는 대상을 지칭한다. 기판은 디바이스, 구체적으로 반도체 또는 기타 전자 디바이스의 임의의 재료의 부분 또는 구조를 포함할 수 있으며, 예컨대 박막 등의 베이스 기판 구조 상에 있는 또는 그 위를 덮는 반도체 웨이퍼, 레티클, 또는 층과 같은 베이스 기판 구조일 수 있다. 이에, 기판은 임의의 특정 베이스 구조에, 하부층 또는 상부층에, 패터닝 또는 비패터닝되는 것에 한정되지 않거나, 오히려 임의의 그러한 층 또는 베이스 구조, 및 층 및/또는 베이스 구조의 임의의 조합을 포함하는 것으로 간주된다. 설명은 특정 타입의 유형의 기판을 언급하지만, 이것은 예시 목적일 뿐이다.
당업자라면 본 발명의 동일한 목표를 여전히 달성하면서 전술한 지침의 동작에 다양한 변형이 있을 수 있음도 이해할 것이다. 이러한 변형은 본 발명의 범위 내에 포함되는 것이 의도된다. 이 경우에도, 본 발명의 실시형태에 대한 앞의 설명은 제한적인 것으로 의도되지 않는다. 그보다는, 본 발명의 실시형태에 대한 임의의 제한은 다음의 청구범위 내에 있다.
Claims (16)
- 기판 상에 재료를 퇴적하는 방법에 있어서,
하부층을 덮지 않는 개구부를 규정하는 릴리프 패턴을 갖는 기판을 수용하는 단계로서, 상기 릴리프 패턴은 상기 개구부를 규정하는 측벽 표면을 제공하고, 상기 하부층은 상기 개구부를 규정하는 바닥 표면을 제공하며, 상기 측벽 표면은 제1 표면 에너지 값을 갖고, 상기 바닥 표면은 제2 표면 에너지 값을 갖는 것인, 상기 기판 수용 단계와,
스핀온 퇴적(spin-on deposition)을 통해 상기 기판 상에 퇴적됨으로써 상기 규정된 개구부를 채우는, 금속 하드 마스크 재료를 포함한 충전재를 식별하는 단계와,
충전 중 상기 개구부 내의 갭을 최소화하기 위하여 표면 에너지 변형 처리를 실행하는 단계로서, 상기 표면 에너지 변형 처리는, 상기 제1 표면 에너지 값과 상기 제2 표면 에너지 값 중 적어도 하나를, 액상의 상기 충전재와 상기 측벽 표면이나 상기 바닥 표면 간의 계면의 접촉각 값이 60도 미만이 되도록, 변경하는 것인, 상기 표면 에너지 변형 처리 실행 단계와,
상기 표면 에너지 변형 처리를 실행한 후에 스핀온 퇴적을 통해, 상기 충전재가 상기 측벽 표면 및 상기 바닥 표면과 접촉하면서 상기 규정된 개구부를 채우도록, 상기 기판 상에 상기 충전재를 퇴적하는 단계
를 포함하고,
상기 릴리프 패턴은 40 나노미터 미만의 임계 치수를 갖는 개구부를 규정하고,
상기 표면 에너지 변형 처리는 상기 충전재가 상기 규정된 개구부 내를 채우는 동안 갭을 최소화하고,
상기 퇴적된 충전재는 채워진 릴리프 패턴과 함께 금속 하드 마스크용 다중 라인층(multi-line layer)을 형성하는 것인 재료 퇴적 방법. - 제1항에 있어서, 상기 표면 에너지 변형 처리 실행 단계는, 상기 액상의 충전재와 상기 측벽 표면 간의 계면의 접촉각 값이 60도 미만이 되도록 상기 제1 표면 에너지 값을 변경하는 단계를 포함하는 것인 재료 퇴적 방법.
- 제1항에 있어서, 상기 표면 에너지 변형 처리 실행 단계는, 상기 액상의 충전재와 상기 측벽 표면 간의 계면의 접촉각 값이 30도 미만이 되게 하는 것인 재료 퇴적 방법.
- 제3항에 있어서, 상기 표면 에너지 변형 처리 실행 단계는, 상기 액상의 충전재와 상기 측벽 표면 간의 계면의 접촉각 값이 20도 미만이 되게 하는 것인 재료 퇴적 방법.
- 제1항에 있어서, 상기 표면 에너지 변형 처리 실행 단계는, 상기 액상의 충전재와 상기 바닥 표면 간의 계면의 접촉각 값이 60도 미만이 되도록 상기 제2 표면 에너지 값을 변경하는 단계를 포함하는 것인 재료 퇴적 방법.
- 제1항에 있어서, 상기 표면 에너지 변형 처리 실행 단계는, 상기 액상의 충전재와 상기 바닥 표면 간의 계면의 접촉각 값이 30도 미만이 되게 하는 것인 재료 퇴적 방법.
- 제6항에 있어서, 상기 표면 에너지 변형 처리 실행 단계는, 상기 액상의 충전재와 상기 바닥 표면 간의 계면의 접촉각 값이 20도 미만이 되게 하는 것인 재료 퇴적 방법.
- 제1항에 있어서, 상기 표면 에너지 변형 처리 실행 단계는 상기 기판을 플라즈마 처리 시스템 내의 플라즈마 생성물에 노출시키는 단계를 포함하는 것인 재료 퇴적 방법.
- 제1항에 있어서, 상기 표면 에너지 변형 처리 실행 단계는 상기 릴리프 패턴 상에 액체 기반의 개질제(liquid-based modifier)를 퇴적하는 단계를 포함하는 것인 재료 퇴적 방법.
- 제9항에 있어서, 상기 릴리프 패턴 상에 액체 기반의 개질제를 퇴적하는 단계는 에칭후 습식 세정을 실행하는 단계를 포함하는 것인 재료 퇴적 방법.
- 제1항에 있어서, 상기 표면 에너지 변형 처리 실행 단계는 상기 릴리프 패턴 상에 컨포멀막(conformal film)을 퇴적하는 단계를 포함하는 것인 재료 퇴적 방법.
- 제11항에 있어서, 상기 표면 에너지 변형 처리 실행 단계는, 원자층 퇴적, 화학적 기상 증착, 및 직류 중첩(direct current superposition)으로 이루어진 그룹에서 선택된 처리를 실행하는 단계를 포함하는 것인 재료 퇴적 방법.
- 삭제
- 제1항에 있어서,
상기 기판 상에 상기 충전재를 퇴적하는 단계는 상기 제1 표면 에너지 값에 매칭되는 퇴적 용제계(deposition solvent system)를 사용하는 단계를 포함하는 것인 재료 퇴적 방법. - 제14항에 있어서, 상기 기판 상에 상기 충전재를 퇴적하는 단계는 상기 제2 표면 에너지 값에 매칭되는 퇴적 용제계를 사용하는 단계를 포함하는 것인 재료 퇴적 방법.
- 제1항에 있어서, 상기 금속 하드 마스크 재료는 금속 산화물을 포함하는 것인 재료 퇴적 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662288253P | 2016-01-28 | 2016-01-28 | |
US62/288,253 | 2016-01-28 | ||
PCT/US2017/015097 WO2017132351A1 (en) | 2016-01-28 | 2017-01-26 | Methods of spin-on deposition of metal oxides |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180100070A KR20180100070A (ko) | 2018-09-06 |
KR102405203B1 true KR102405203B1 (ko) | 2022-06-02 |
Family
ID=59387626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020187024190A KR102405203B1 (ko) | 2016-01-28 | 2017-01-26 | 금속 산화물의 스핀온 퇴적 방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10141183B2 (ko) |
JP (1) | JP6928764B2 (ko) |
KR (1) | KR102405203B1 (ko) |
CN (1) | CN108701587B (ko) |
TW (1) | TWI643251B (ko) |
WO (1) | WO2017132351A1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9991156B2 (en) | 2016-06-03 | 2018-06-05 | International Business Machines Corporation | Self-aligned quadruple patterning (SAQP) for routing layouts including multi-track jogs |
US11276572B2 (en) * | 2017-12-08 | 2022-03-15 | Tokyo Electron Limited | Technique for multi-patterning substrates |
US10354922B1 (en) | 2017-12-27 | 2019-07-16 | International Business Machines Corporation | Simplified block patterning with wet strippable hardmask for high-energy implantation |
US10707232B2 (en) | 2018-05-14 | 2020-07-07 | Samsung Electronics Co., Ltd. | Method for fabricating semiconductor device using a porosity in a sacrificial pattern, and fabricating equipment for semiconductor device using the same |
US10573520B2 (en) | 2018-06-12 | 2020-02-25 | International Business Machines Corporation | Multiple patterning scheme integration with planarized cut patterning |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000353594A (ja) * | 1998-03-17 | 2000-12-19 | Seiko Epson Corp | 薄膜パターニング用基板 |
JP2004343087A (ja) * | 2003-04-23 | 2004-12-02 | Tokyo Electron Ltd | 層間絶縁膜の表面改質方法及び表面改質装置 |
JP2009059731A (ja) * | 2007-08-29 | 2009-03-19 | Sony Corp | 半導体装置の製造方法及び固体撮像素子 |
JP2009516080A (ja) * | 2005-11-18 | 2009-04-16 | レプリソールス テクノロジーズ アーベー | 電極およびその形成方法 |
JP2014167098A (ja) | 2013-01-19 | 2014-09-11 | Rohm & Haas Electronic Materials Llc | ハードマスク表面処理 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000251663A (ja) * | 1999-02-25 | 2000-09-14 | Canon Inc | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 |
US6730597B1 (en) | 2000-08-03 | 2004-05-04 | Texas Instruments Incorporated | Pre-ECD wet surface modification to improve wettability and reduced void defect |
GB0207134D0 (en) * | 2002-03-27 | 2002-05-08 | Cambridge Display Tech Ltd | Method of preparation of organic optoelectronic and electronic devices and devices thereby obtained |
US6972261B2 (en) * | 2002-06-27 | 2005-12-06 | Xerox Corporation | Method for fabricating fine features by jet-printing and surface treatment |
GB0215858D0 (en) * | 2002-07-09 | 2002-08-14 | Cambridge Display Tech Ltd | Patterning method |
US7686978B2 (en) | 2003-09-24 | 2010-03-30 | E. I. Du Pont De Nemours And Company | Method for the application of active materials onto active surfaces and devices made with such methods |
KR20050064265A (ko) * | 2003-12-23 | 2005-06-29 | 주식회사 하이닉스반도체 | 반도체 소자의 절연막 패터닝 방법 |
US20050239295A1 (en) * | 2004-04-27 | 2005-10-27 | Wang Pei-L | Chemical treatment of material surfaces |
WO2006071938A1 (en) * | 2004-12-29 | 2006-07-06 | E. I. Dupont De Nemours And Company | Coated substrate and method of making same |
KR101194839B1 (ko) * | 2006-02-28 | 2012-10-25 | 삼성전자주식회사 | 나노결정을 포함하는 메모리 소자 및 그 제조 방법 |
US20070254402A1 (en) * | 2006-04-27 | 2007-11-01 | Robert Rotzoll | Structure and fabrication of self-aligned high-performance organic fets |
US7768042B2 (en) * | 2007-03-29 | 2010-08-03 | Korea Advanced Institute Of Science And Technology | Thin film transistor including titanium oxides as active layer and method of manufacturing the same |
KR101694684B1 (ko) * | 2007-10-01 | 2017-01-10 | 씬 필름 일렉트로닉스 에이에스에이 | 전기 활성 디바이스를 제조하는 방법 |
US8114301B2 (en) * | 2008-05-02 | 2012-02-14 | Micron Technology, Inc. | Graphoepitaxial self-assembly of arrays of downward facing half-cylinders |
US8551566B2 (en) * | 2009-02-19 | 2013-10-08 | Massachusetts Institute Of Technology | Directed material assembly |
JP5254381B2 (ja) * | 2011-02-23 | 2013-08-07 | 株式会社東芝 | パターン形成方法 |
CN104380194B (zh) * | 2012-04-16 | 2019-05-31 | 布鲁尔科技公司 | 用于导向自组装的硅硬掩模层 |
US9502231B2 (en) * | 2013-03-12 | 2016-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photoresist layer and method |
GB2514401B (en) * | 2013-05-23 | 2017-08-23 | Cambridge Display Tech Ltd | Inkjet Devices |
US9761449B2 (en) * | 2013-12-30 | 2017-09-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gap filling materials and methods |
-
2017
- 2017-01-26 WO PCT/US2017/015097 patent/WO2017132351A1/en active Application Filing
- 2017-01-26 US US15/416,645 patent/US10141183B2/en active Active
- 2017-01-26 JP JP2018539823A patent/JP6928764B2/ja active Active
- 2017-01-26 KR KR1020187024190A patent/KR102405203B1/ko active IP Right Grant
- 2017-01-26 CN CN201780013847.5A patent/CN108701587B/zh active Active
- 2017-02-02 TW TW106103428A patent/TWI643251B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000353594A (ja) * | 1998-03-17 | 2000-12-19 | Seiko Epson Corp | 薄膜パターニング用基板 |
JP2004343087A (ja) * | 2003-04-23 | 2004-12-02 | Tokyo Electron Ltd | 層間絶縁膜の表面改質方法及び表面改質装置 |
JP2009516080A (ja) * | 2005-11-18 | 2009-04-16 | レプリソールス テクノロジーズ アーベー | 電極およびその形成方法 |
JP2009059731A (ja) * | 2007-08-29 | 2009-03-19 | Sony Corp | 半導体装置の製造方法及び固体撮像素子 |
JP2014167098A (ja) | 2013-01-19 | 2014-09-11 | Rohm & Haas Electronic Materials Llc | ハードマスク表面処理 |
Also Published As
Publication number | Publication date |
---|---|
KR20180100070A (ko) | 2018-09-06 |
CN108701587B (zh) | 2023-04-21 |
US20170221704A1 (en) | 2017-08-03 |
JP2019510366A (ja) | 2019-04-11 |
US10141183B2 (en) | 2018-11-27 |
JP6928764B2 (ja) | 2021-09-01 |
CN108701587A (zh) | 2018-10-23 |
TWI643251B (zh) | 2018-12-01 |
TW201738939A (zh) | 2017-11-01 |
WO2017132351A1 (en) | 2017-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102405203B1 (ko) | 금속 산화물의 스핀온 퇴적 방법 | |
US9911646B2 (en) | Self-aligned double spacer patterning process | |
US10020196B2 (en) | Methods of forming etch masks for sub-resolution substrate patterning | |
TWI625764B (zh) | 次解析度基板圖案化所用之蝕刻遮罩的形成方法 | |
US9831117B2 (en) | Self-aligned double spacer patterning process | |
US10366890B2 (en) | Method for patterning a substrate using a layer with multiple materials | |
US9064813B2 (en) | Trench patterning with block first sidewall image transfer | |
US10460938B2 (en) | Method for patterning a substrate using a layer with multiple materials | |
US20180138078A1 (en) | Method for Regulating Hardmask Over-Etch for Multi-Patterning Processes | |
JP2018531506A6 (ja) | サブ解像度基板パターニングのためのエッチングマスクを形成する方法 | |
US20150371852A1 (en) | Self-aligned multiple spacer patterning schemes for advanced nanometer technology | |
KR102230086B1 (ko) | 분해능이하 기판 패터닝 방법 | |
EP3067917A1 (en) | A process for forming an aperture in a pattern layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
X091 | Application refused [patent] | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |