CN101360849B - 一种形成多层结构的方法 - Google Patents

一种形成多层结构的方法 Download PDF

Info

Publication number
CN101360849B
CN101360849B CN2006800510243A CN200680051024A CN101360849B CN 101360849 B CN101360849 B CN 101360849B CN 2006800510243 A CN2006800510243 A CN 2006800510243A CN 200680051024 A CN200680051024 A CN 200680051024A CN 101360849 B CN101360849 B CN 101360849B
Authority
CN
China
Prior art keywords
layer
seed layer
etching
main electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800510243A
Other languages
English (en)
Other versions
CN101360849A (zh
Inventor
M·弗雷登贝格
P·默勒
P·威文-尼尔松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nobel Venture Capital Finance Second
NVF Investments Ltd.
Replisaurus Group S.A.S.
Original Assignee
REPLISAURUS TECHNOLOGIES Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by REPLISAURUS TECHNOLOGIES Inc filed Critical REPLISAURUS TECHNOLOGIES Inc
Publication of CN101360849A publication Critical patent/CN101360849A/zh
Application granted granted Critical
Publication of CN101360849B publication Critical patent/CN101360849B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0075—Manufacture of substrate-free structures
    • B81C99/0085—Manufacture of substrate-free structures using moulds and master templates, e.g. for hot-embossing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/003—3D structures, e.g. superposed patterned layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/10—Moulds; Masks; Masterforms
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C25D7/126—Semiconductors first coated with a seed layer or a conductive layer for solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/14—Etching locally
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/07—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process being removed electrolytically
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0117—Pattern shaped electrode used for patterning, e.g. plating or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Micromachines (AREA)
  • Drying Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

一种通过在基底上进行电蚀刻或者电镀而形成多层结构的方法。在基底上设置种子层，并在该种子层上设置主电极。该主电极具有与基底形成多个电化学室的图案层。施加电压对所述种子层进行蚀刻或者在所述种子层上设置电镀材料。在形成的结构(8)之间设置电介质材料(9)。将所述电介质材料层平面化，以使下面的结构被暴露出，并在第一结构层上形成另外的结构层。替代性地，将所述电介质层设置为两层的厚度，并通过对该电介质层进行选择性地蚀刻并延伸至下面的结构，以使下面结构的正面被选择性地暴露出。也可以在一个步骤中形成多层结构。

Description

一种形成多层结构的方法
技术领域
本发明涉及一种蚀刻和/或电镀方法，该方法用于简化在多层上来进行包括微米结构和纳米结构的设置。该方法特别适用于制造PWB(印刷线板)、PCB(印刷电路板)、MEMS(微电子机械***)、IC(集成电路)相互连接、IC上相互连接、传感器、平板显示器、磁性和光学存储器等。用这种方法可以生产导电聚合物中的结构、半导体中的结构、金属中的结构和其它结构等不同类型的结构。通过形成多孔硅，甚至可以在硅中生成3D结构。
背景技术
WO 02/103085涉及一种电化学图案复制方法(ECPR)，以及用于制造与微米结构和纳米结构相关的器具的导电主电极的构造。由导电电极或主电极所定义的蚀刻图案或电镀图案被复制到导电材料即基底上。所述主电极与基底紧密接触，通过接触蚀刻/电镀的方法将该蚀刻图案/电镀图案转移到所述基底上。所述接触蚀刻/电镀方法在局部电化学室(local electrochemicalcell)中进行，所述电化学室形成于位于主电极和基体之间的封闭或开口的空腔中。
US 2005/0202180中公开了一种用于形成单层和多层的中尺度和微尺度结构的电化学方法。在该方法中，使用金刚石加工(例如，飞切加工或车削)对层进行平面化。此外，还描述了能够用于电化学法的牺牲材料和结构材料，所述牺牲材料和结构材料能够以最小的磨损进行金刚石加工(例如，Ni-P和Cu、Au和Cu、Cu和Sn、Au和Cu、Au和Sn以及Au和Sn-Pb，其中，第一种材料为结构材料，第二种材料为牺牲材料)。还描述了在通过金刚石加工对使用难以加工的材料通过电化学法制成的结构进行平面化时，能够减轻刀具磨损的方法，例如，通过选择性地对难于加工的材料进行沉积并得到较大的电镀厚度；和/或对沉积物进行预加工直至沉积物的厚度比预期表层的厚度稍高(例如，通过研磨或粗加工操作)，然后通过金刚石飞切加工完成该工序；和/或在具有难于加工的材料的薄壁区域，形成结构或结构的一部分，所述薄壁区域与所述结构材料的宽固体区域相对。
在名为“电极和形成该电极的方法”的瑞典专利申请No.0502539-2中描述了可以用于本发明的主电极。该专利的说明书的内容在此一并引入作为参考。
现有技术中形成多层结构的方法存在的问题是：在平面化步骤中，需要同时除去至少两种材料。当这两种材料具有不同性质时，这个问题更严重，例如，如果一种材料为硬质材料，如金属，另一种材料为软质材料，如塑料、玻璃或多孔材料如电介质。
如果通过机械抛光作用或化学机械抛光作用进行平面化，会出现许多问题。这种抛光作用是通过能够与被平面化的材料具有相对运动的平板而进行的，如通过旋转、平移或滚动。
在平面化的最初阶段，仅除去顶部或***的材料。在这个阶段中，可能存在低层结构被破坏的危险，特别是在摩擦速度较快的时候。可以通过化学方法使材料部分溶解，来降低上述危险。
在平面化的中间阶段，不会出现特殊的问题，但只有在遇到软质材料或硬质材料时，摩擦才会相对直线地进行。
在平面化的最后阶段，软质材料和硬质材料都可以被除去。这可能会导致去除软质材料的速度大于去除硬质材料的速度，即众所周知的腐蚀或凹陷，这将导致位于硬质材料之间的软质材料的下陷。可能导致最终产物不适于进行接下来的工序。
机械平面化的另一个问题是：存在平板与形成的结构层不完全平行的危险。较小的偏差角度都可能导致无法使结构的一部分像预期的那样被暴露出。
现有技术中形成多层结构方法的另一个问题在于：难以控制结构层的厚度。
现有技术中形成多层结构方法的另一个问题在于：现有技术的方法所需的工序过多，导致工序复杂且成本较高。
现有技术中形成多层结构方法的另一个问题在于：无法通过平整的方式对结构中的孔(via)或孔洞(hole)进行填充。
另一个问题是：如果开始时结构相对不平整，则很难得到平整的最终产品。
其它的问题可以从下面的描述中获悉。
发明内容
本发明的一个目的是提供一种形成多层结构的方法，该方法能够降低或者甚至能够消除出现腐蚀或凹陷的危险。
本发明的另一个目的是提供一种形成多层结构的方法，其中，该方法可以减少步骤。
本发明的另一个目的是提供一种形成多层结构的方法，其中，该方法能够通过平整的方式对孔进行填充。
根据本发明的一个方面，提供了一种通过在基底上进行电镀而形成多层结构的方法，该方法包括：a)在基底或者基底层的至少一部分上设置导电的种子层；b)在所述种子层上设置主电极，该主电极具有导电的电极层、阳极材料、和绝缘图案层，以形成至少一个电化学室，该电化学室包括电解液，该电解液位于由所述阳极材料、所述绝缘图案层和所述种子层所封闭的区域内，其中，所述阳极材料与所述导电的电极层电接触；c)在所述导电的电极层和所述种子层之间施加电压，由此将所述种子层作为阴极，以将所述至少一个电化学室中的所述阳极材料的至少一部分转移至所述种子层，以形成与位于主电极上的绝缘图案层的空腔相对应的电镀结构；d)将所述主电极与所述基底分开；e)将位于非电镀区域的种子层去除掉；f)在电镀结构之间的区域中设置材料，以形成材料层，该材料层至少部分地覆盖所述电镀结构；g)将所述材料层平面化，直到暴露出至少部分结构；h)重复上述步骤中的至少一些步骤，以形成多层结构。
根据本发明的另一方面，提供了一种通过对基底进行电化学蚀刻而形成多层结构的方法，该方法包括：a)在基底或者基底层的至少一部分上设置导电的种子层；b)在所述种子层上设置主电极，该主电极具有导电的电极层和绝缘图案层，以形成至少一个电化学室，该电化学室包括电解液，该电解液位于由所述导电的电极层、所述绝缘图案层和所述种子层所封闭的区域内；c)在所述导电的电极层和所述种子层之间施加电压，由此将所述种子层作为阳极，以对种子层进行蚀刻；并将所述导电的电极层作为阴极，以将蚀刻掉的材料沉积在所述至少一个电化学室内，以形成与主电极上的绝缘图案层相对应的蚀刻结构；d)将所述主电极与所述基底分开；e)将位于蚀刻结构之间的可能残留的种子层去除掉；f)在蚀刻结构之间的区域设置材料，以形成材料层，该材料层至少部分地覆盖所述蚀刻结构；g)将所述材料层平面化，直到暴露出至少部分结构；h)重复上述步骤中的至少一些步骤，以形成多层结构。
在一种实施方式中，该方法还可以包括：将所述材料层平面化，直到几乎暴露出至少部分结构；通过使用在整个表面上具有基本一致的去除速率的去除方法，进一步将材料去除掉，直到暴露出至少部分结构。该方法还可以包括：在步骤d)和e)之间设置另外的主电极，以与先前形成的结构形成电化学室；和施加电压，以在先前形成的结构的顶层形成另外的电镀结构层。所述平面化步骤是通过至少一个抛光和/或蚀刻步骤而进行的。所述抛光的步骤可以包括：通过研磨作用将所述材料层的一部分去除掉。所述至少一个抛光步骤可以是通过由选自由机械抛光、化学抛光、化学机械抛光(CMP)、接触平面化(CP)、用刮刀的平面化、和它们的组合所组成的组中的方法而进行的。所述抛光步骤可以是通过化学机械抛光(CMP)或接触平面化(CP)而进行的。所述至少一个蚀刻步骤可以是通过选自由干式蚀刻、离子溅射、反应性离子蚀刻(RIE)、等离子体辅助蚀刻、激光消融、离子研磨、和它们的组合所组成的组中的方法而进行的。
根据本发明的另一方面，提供了一种通过在基底上进行电镀而形成多层结构的方法，该方法包括：a)在基底或者基底层的至少一部分上设置导电的种子层；b)在所述种子层上设置主电极，所述主电极具有导电的电极层、阳极材料和绝缘图案层，以形成至少一个电化学室，该电化学室包括电解液，该电解液位于由所述阳极材料、所述绝缘图案层和所述种子层所封闭的区域内，其中，所述阳极材料与所述导电的电极层电接触；c)在所述导电的电极层和所述种子层之间施加电压，由此将所述种子层作为阴极，以将所述至少一个电化学室中的所述阳极材料的至少一部分转移至所述种子层，以形成与主电极上的绝缘图案层的空腔相对应的电镀结构；d)将所述主电极与所述基底分开；e)将位于非电镀区域的种子层去除掉；f)在电镀结构之间的区域设置材料，以形成覆盖所述电镀结构的材料层；i)在所述材料层中形成凹槽，以暴露出下面的电镀结构的至少一部分；h)重复上述步骤中的至少一些步骤，以形成多层结构。
根据本发明的另一方面，提供了一种通过对基底进行电化学蚀刻而形成多层结构的方法，该方法包括：a)在基底或者基底层的至少一部分上设置导电的种子层；b)在所述种子层上设置主电极，所述主电极具有导电的电极层和绝缘图案层，以形成至少一个电化学室，该电化学室包括电解液，该电解液位于由所述导电的电极层、所述绝缘图案层和所述种子层所封闭的区域内；c)在所述导电的电极层和所述种子层之间施加电压，由此将所述种子层作为阳极，以对种子层进行蚀刻，并将所述导电的电极层作为阴极，以将蚀刻掉的材料沉积在所述至少一个电化学室内，以形成与主电极上的绝缘图案层相对应的蚀刻结构；d)将所述主电极与所述基底分开；e)将位于蚀刻结构之间的可能残留的种子层去除掉；f)在蚀刻结构之间的区域设置材料，以形成覆盖所述蚀刻结构的材料层；i)在所述材料层中形成凹槽，以暴露出下面的蚀刻结构的至少一部分；h)重复上述步骤中的至少一些步骤，以形成多层结构。
在一种实施方式中，在所述材料层中形成凹槽的步骤是通过选自由光刻法、激光光刻法、电子束光刻法、纳米压印、和它们的组合所组成的组中的平版印刷法而进行的。所述平版印刷法还可以包括：使蚀刻掩膜图案化；和通过干式蚀刻的方法对所述材料层进行蚀刻，例如，离子溅射、反应性离子蚀刻、等离子辅助蚀刻、激光消融、离子研磨、或它们的组合。所述蚀刻掩膜含有选自由抗蚀剂、硬掩膜、低K介质阻挡层/蚀刻终止膜所组成的组中的材料，所述蚀刻剂包括光刻胶；所述硬掩膜包括SiN、SiO2、SiC、四乙基正硅酸盐(TEOS)、SiON、SiOC、SiCN:H、无孔的掺氟的硅玻璃、多孔的掺氟的硅玻璃(FSG)、无孔的有机掺杂的硅玻璃(OSG)、多孔的有机掺杂的硅玻璃；所述低K介质阻挡层/蚀刻停止膜包括BLOkTM、Pt、Ti、TiW、TiN、Al、Cr、Au、Ni、Cu、Ag、金属、和它们的组合。通过使用包括光刻胶在内的抗蚀剂作为掩膜，对所述蚀刻掩膜进行干式蚀刻，所述抗蚀剂已经通过所述平版印刷方法被图案化。所述蚀刻掩膜可以是在所述步骤c)中通过所述结构层形成的。进行在电镀或蚀刻结构之间的区域设置材料的步骤，以形成具有至少两个结构层的厚度的材料层。
在另一种实施方式中，可以在形成凹槽之前，将所述材料层平面化。
在另一种实施方式中，该方法还可以包括在步骤a)之前设置阻挡/覆盖涂层。该方法还可以包括在步骤f)之前设置阻挡/覆盖涂层。
所述种子层可以由选自由Ru、Os、Hf、Re、Cr、Au、Ag、Cu、Sn、Ti、Ni、Al、这些材料的合金、Si、导电聚合物、焊接材料、合金、和它们的组合所组成的组中的材料构成，所述导电聚合物如聚苯胺，所述焊接材料如SnPb、SnAg、SnAgCu、SnCu，所述合金如蒙乃尔合金和坡莫合金。所述种子层可以通过选自由以下方法所组成的组中的方法而设置的：化学气相沉积、金属有机化学气相沉积、物理气相沉积、原子层沉积、溅射、化学镀、电镀、电镀移植法、和浸渍沉积。
所述材料层可以为电介质材料层，并且所述材料层是通过选自由以下方法所组成的组中的方法设置的：旋涂、喷涂、粉末涂覆、浸涂、辊涂、溅射、物理气相沉积、化学气相沉积、等离子体增强化学气相沉积(PECVD)、电沉积、和它们的组合。所述电介质材料可以包括选自由以下材料所组成的组中的至少一种材料的层：低K电介质材料、超低K电介质、K值低于4的电介质材料、K值低于2.5的电介质材料、有机化合物、绝缘的无机化合物、氧化物、氮化物、聚合物材料、聚酰亚胺、硅氧烷改性的聚酰亚胺、BCB、SU-8、聚四氟乙烯(PTFE)、硅酮、弹性体聚合物、电子束抗蚀剂、ZEP(Sumitomo)、光刻胶、薄膜抗蚀剂、厚膜抗蚀剂、多环烯烃、聚降冰片烯、聚乙烯、聚碳酸酯、聚甲基丙烯酸甲酯(PMMA)、底部抗反射涂层材料、剥离层材料(Lift-Off-Layer(LOL))、聚二甲基硅氧烷(PDMS)、聚氨酯、环氧树脂聚合物、氟橡胶、丙烯酸酯聚合物、橡胶、天然橡胶、硅酮、漆、丁腈橡胶、三元乙丙橡胶(EPDM)、氯丁橡胶、聚四氟乙烯(PFTE)、聚对二甲苯、氟代亚甲基氰酸酯、无机-有机杂化聚合物、无定形碳、氟化和/或氢化的无定形碳、有机掺杂的硅玻璃(OSG)、掺有氟的硅玻璃(FSG)、聚四氟乙烯(PFTE)/硅化合物、四乙基正硅酸盐(TEOS)、SiN、SiO2、SiON、SiOC、SiCN:H、SiOCH材料、SiCH材料、硅酸盐、硅基材料、倍半硅氧烷(SSQ)基材料、甲基倍半硅氧烷、纳米多孔甲基倍半硅氧烷(MSQ)、氢-倍半硅氧烷(HSQ)、TiO2、Al2O3、TiN和它们的组合。
根据本发明的另一个方面，提供了一种通过在基底上进行电化学镀而形成多层结构的方法，其中，所述基底或者所述基底层具有孔，该方法包括：a)在基底或者基底层的至少一部分上和所述孔上设置导电的种子层；b)设置主电极，在所述主电极的绝缘图案层设具有至少与所述孔相对的空腔，其中，与所述孔的宽度相比，所述空腔的宽度稍小、相同或稍大；并且预沉积的阳极材料被设置在所述空腔中；c)在所述导电的电极层和所述种子层之间施加电压，以转移至少一部分的阳极材料，以在所述孔中形成电镀结构。
在一种实施方式中，所述种子层由选自由Ru、Os、Hf、Re、Cr、Au、Ag、Cu、Sn、Ti、Ni、Al、这些材料的合金、Si、导电聚合物、焊接材料、合金和它们的组合所组成的组中的材料构成的，所述导电聚合物如聚苯胺，所述焊接材料如SnPb、SnAg、SnAgCu、SnCu，所述合金如蒙乃尔合金和坡莫合金。所述种子层可以通过选自由化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、物理气相沉积(PVD)、原子层沉积(ALD)、溅射、化学镀、电镀、电镀移植法、和浸渍沉积所组成的组中的方法而设置的。
根据本发明的另一方面，提供了一种通过在具有导电材料结构的基底上进行电化学镀而形成结构的方法，该方法包括：a)在基底的至少一部分上设置导电的种子层；b)在所述种子层上设置主电极，所述主电极具有导电的电极层、阳极材料和绝缘图案层，以形成至少一个电化学室，该电化学室包括电解液，该电解液位于由所述阳极材料、所述绝缘图案层和所述种子层所封闭的区域，所述空腔封闭了所述导电材料结构的至少一部分，其中，所述阳极材料与所述导电的电极层具有电接触；c)在所述导电的电极层和所述种子层之间施加电压，由此将所述种子层作为阴极，以将所述至少一个电化学室中的阳极材料的至少一部分转移至所述种子层，以在与位于主电极上的绝缘图案层的空腔相对应的所述导电材料结构上和所述种子层上形成电镀结构；d)将所述主电极与所述基底分开。
该方法还可以包括：b1)在所述种子层上设置另外的主电极，所述主电极具有导电的电极层、阳极材料和绝缘图案层，以形成至少一个电化学室，该电化学室包括电解液，该电解液位于由所述阳极材料、所述绝缘图案层和所述种子层所封闭的区域，所述空腔封闭了所述导电材料结构的至少一部分，其中，所述阳极材料与所述导电的电极层具有电接触；c1)在所述导电的电极层和所述种子层之间施加电压，由此将所述种子层作为阴极，以将所述至少一个电化学室中的阳极材料的至少一部分转移至所述种子层，以在与位于主电极的绝缘图案层的空腔相对应的所述导电材料结构上和所述种子层上形成电镀结构；d1)将所述主电极与所述基底分开。该方法还可以包括：e)将位于非电镀区域的种子层去除掉。
在一种实施方式中，所述平面化步骤可以包括进行抛光的步骤，直到所述材料的表面被充分地平面化；随后对所述材料表面进行蚀刻的步骤，直到暴露出至少部分结构。可以在对所述材料层进行平面化步骤之前，在所述材料层上设置平面化材料。所述平面化材料可以通过选自由旋涂、喷涂、粉末涂覆、浸涂、辊涂、溅射、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、电沉积、和它们的组合所组成的组中的方法而设置。
在另一种实施方式中，可以使用终点检测法进行检测，以确定所述平面化步骤何时完成。所述终点检测法可以选自由以下方法所组成的组中：检测所述结构材料何时被磨掉或蚀刻掉；对所述材料层的厚度进行测定；和对所述材料层的颜色进行分析。所述检测可以基于对磨掉的材料进行光谱分析而产生的干涉，或通过激光测量而测定所述厚度，或通过使用传感器和照相机而对所述材料的颜色进行分析。所述接触平面化步骤可以包括：当材料层处于可流动状态时，在所述材料层的上方设置平板，并在该平板上施加压力以使所述材料层中的材料均衡。可以通过加热所述材料层而获得所述可流动状态，并且在平面化之后将该材料冷却。在对所述材料进行固化之前进行设置平板的步骤；在平面化之后，通过包括施加红外或紫外辐射在内的方法使该材料固化。
在另一种实施方式中，所述种子层是通过选自由化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、物理气相沉积(PVD)、原子层沉积(ALD)、溅射、化学镀、电镀、电镀移植法、浸渍沉积、和它们的组合所组成的组中的方法而设置的。所述种子层的设置，和/或所述材料的设置，和/或所述电镀，和/或所述蚀刻是通过厚度可控的方法进行的。
在另一种实施方式中，该方法还包括在步骤a)之前和/或在步骤f)之前设置阻挡/覆盖涂层。所述阻挡/覆盖材料包括至少一个与所述阻挡/覆盖材料相连接的并能够防止腐蚀、扩散或电迁移的材料层。所述阻挡/覆盖涂层材料可以选自由Ti、TiN、TiW、Cr、Ni、NiB、NiP、NiCo、NiBW、NiM-P、Pd、Pt、Au、Ag、W、Ru、Ta、TaN、Re、Os、Hf、Rh、Wo、Co、CoReP、CoP、CoWP、CoWB、CoWBP、它们的合金、和它们的组合所组成的组中。所述阻挡/覆盖涂层材料可以是通过选自由电沉积、MOCVD、CVD、PVD、ALD、溅射、化学镀沉积、浸渍沉积、电镀、和它们的组合所组成的组中的方法而设置的。所述阻挡/覆盖材料可以是通过包括化学沉积在内的无掩膜的选择性沉积方法而设置的，其中，仅在对所述沉积方法具有活性的表面进行沉积而不在所述设置的材料层上进行沉积，所述对所述沉积方法具有活性的表面包括所述结构层。
所述阻挡/覆盖材料可以在步骤a)中用作种子层。所述种子层可以由选自由以下材料所组成的组中的材料制成：Ru、Os、Hf、Re、Cr、Au、Ag、Cu、Sn、Ti、TiN、TiW、Cr、Ni、NiB、NiP、NiCo、NiBW、NiM-P、Al、Pd、Pt、W、Ta、TaN、Rh、Wo、Co、CoReP、CoP、CoWP、CoWB、CoWBP、这些物质的合金、Si、导电聚合物、焊接材料、合金、它们的合金、和它们的组合，所述导电聚合物包括聚苯胺，所述焊接材料包括SnPb、SnAg、SnAgCu、SnCu，所述合金包括蒙乃尔合金和坡莫合金。所述种子层可以经过了洗涤和活化，其中，所述洗涤和活化包括使用有机溶剂、和/或无机溶剂、强氧化剂、过硫酸盐、氯化铁、和/或氧等离子体、氩等离子体、氢等离子体，所述有机溶剂包括丙酮和乙醇，所述无机溶剂包括硝酸、硫酸、磷酸、盐酸、醋酸、氢氟酸，所述强氧化剂包括过氧化物，所述过氧化物包括过氧化氢，所述过硫酸盐包括过硫酸钠和过硫酸铵；和/或所述洗涤和活化包括机械地除去污染物。
在另一种实施方式中，该方法还可以包括在设置所述种子层之前和/或在设置所述阻挡/覆盖材料之前设置粘附层，其中，所述粘附层能够提高所述种子层或阻挡/覆盖材料与设置的材料层或结构之间的粘附性能。所述粘附层可以包括选自由Cr、Ti、TiW、AP-3000(Dow Chemicals)、AP-100(SiliconResources)、AP-200(Silicon Resources)、AP-300(Silicon Resources)、和它们的组合所组成的组中的至少一种材料。
在另一种实施方式中，形成至少一个电化学室的步骤包括：将所述绝缘图案层与所述基底上的图案化的层对准的步骤。所述对准的步骤可以包括：使用位于所述主电极的正面和/或背面的对准标记，所述主电极的正面和/或背面的对准标记与位于所述基底上的相应的对准标记相对准。所述对准的步骤可以在形成至少一个电化学室之前进行。所形成的电化学室可以包括用于电化学蚀刻和/或电镀的具有阳离子和阴离子的溶液，所述阳离子包括铜离子和镍离子，所述阴离子包括硫酸根离子。电解液可以含有抑制剂、流平剂和/或加速剂，例如，所述电解液可以含有聚乙二醇与氯离子，和/或双(3-磺丙基)二硫化物、3-巯基丙烷磺酸和/或十二烷基硫酸钠。
在一种实施方式中，所述结构层可以包括选自由Au、Ag、Ni、Cu、Sn、Pb、SnAg、SnAgCu、AgCu、和它们的组合所组成的组中的材料。所述结构层可以包括Cu或Ni。可以通过选自由电镀、化学镀、浸镀、化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、粉末涂覆、化学接枝法、电镀移植法、和它们的组合所组成的组中的方法，将所述阳极材料设置在位于所述绝缘图案层的空腔中的导电的电极层上。所述设置所述阳极材料的方法可以包括电镀或化学镀。在所述阳极材料被全部溶解或者基本上全部溶解之前，通过切断电压而停止形成所述结构。在停止形成所述结构时，可以至少剩余有5％的阳极材料。可以通过对时间和经过所述至少一个电化学室的电流进行监控来控制所述蚀刻结构的深度或所述电镀结构的厚度。
在另一种实施方式中，所述分离步骤d)可以是通过将所述基底固定在固定的位置，并沿与基底的表面相垂直的方向移动所述主电极而进行的，或者是通过将所述主电极固定在固定的位置，并沿与主电极的表面相垂直的方向移动所述基底而进行的，或者以不平行的方式进行分离以使分离易于进行，或者是通过它们的结合而进行的。所述除去所述种子层的步骤e)可以是通过湿式蚀刻、干式蚀刻、电化学蚀刻、或它们的组合而进行的。
在一种实施方式中，该方法还包括：设置保护涂层，该保护涂层覆盖了全部或者基本上全部的种子层、阻挡/覆盖涂层和/或结构层的保护涂层；通过各向异性蚀刻对所述保护涂层进行处理，从而使所述结构之间的所述种子层、阻挡/覆盖涂层和/或结构层的顶部被暴露出，同时在所述结构的侧壁留有保护层；将所述结构之间的所述种子层和/或阻挡层去除掉。
所述材料层可以为至少一个电介质材料层，并且所述材料层是通过选自由旋涂、喷涂、粉末涂覆、浸涂、辊涂、溅射、物理气相沉积、化学气相沉积、等离子体增强化学气相沉积(PECVD)、电沉积、和它们的组合所组成的组中的方法而设置的。
所述材料层可以为至少一个金属层，并且所述材料层可以是通过选自由电沉积、金属有机化学气相沉积(MOCVD)、化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、溅射、化学镀、浸渍沉积、电镀移植法、和它们的组合所组成的组中的方法而设置的。所述电介质材料可以包括选自由以下材料所组成的组中的材料的至少一个层：低K电介质材料、超低K电介质、K值低于4的电介质材料、K值低于2.5的电介质材料、有机化合物、绝缘的无机化合物、氧化物、氮化物、聚合物材料、聚酰亚胺、硅氧烷改性的聚酰亚胺、BCB、SU-8、聚四氟乙烯(PTFE)、硅酮、弹性体聚合物、电子束抗蚀剂、ZEP(Sumitomo)、光刻胶、薄膜抗蚀剂、厚膜抗蚀剂、多环烯烃、聚降冰片烯、聚乙烯、聚碳酸酯、聚甲基丙烯酸甲酯(PMMA)、底部抗反射涂层材料、卸下层(Lift-Off-Layer)材料、聚二甲基硅氧烷(PDMS)、聚氨酯、环氧树脂聚合物、氟橡胶、丙烯酸酯聚合物、橡胶、天然橡胶、硅酮、漆、丁腈橡胶、三元乙丙橡胶(EPDM)、氯丁橡胶、聚四氟乙烯(PFTE)、聚对二甲苯、氟代亚甲基氰酸酯、无机-有机杂化聚合物、无定形碳、氟化和/或氢化的无定形碳、有机掺杂的硅玻璃(OSG)、掺有氟的硅玻璃(FSG)、PFTE/硅化合物、四乙基正硅酸盐(TEOS)、SiN、SiO2、SiON、SiOC、SiCN:H、SiOCH材料、SiCH材料、硅酸盐、硅基材料、倍半硅氧烷(SSQ)基材料、甲基倍半硅氧烷、纳米多孔甲基倍半硅氧烷(MSQ)、氢-倍半硅氧烷(HSQ)、TiO2、Al2O3、TiN、和它们的组合。
在另一种实施方式中，该方法还包括：在设置材料的步骤f)之前，在所述结构的顶部设置蚀刻停止层。所述蚀刻停止层可以包括选自由SiC、SiN、薄膜、包括BLOkTM在内的低K电介质阻挡/蚀刻停止膜、Ti、TiN、TiW、Cr、Ni、NiE、NiP、NiCo、NiBW、NiM-P、Pd、Pt、Au、Ag、W、Ru、Ta、TaN、Re、Os、Hf、Rh、Wo、Co、CoReP、CoP、CoWP、CoWB、CoWBP、和它们的合金、以及它们的组合所组成的组中的材料的至少一个层。所述材料层可以为多孔的低K电介质材料，并且可以在向所述材料层上设置另外的材料层之前进行封孔操作。
在另一种实施方式中，所述材料层可以为牺牲聚合物，其中，在进行热处理或辐射处理时，所述牺牲聚合物分解成气态。所述牺牲聚合物可以为丁基降冰片烯和三乙氧基甲硅烷基降冰片烯的共聚物，如Unity SacrificialPolymerTM(Promerus)。
在另一种实施方式中，该方法还可以包括：在步骤h)之前形成结构层，其中，形成结构层的方法可以包括平版印刷法、沉积法、湿式蚀刻或干式蚀刻法，所述沉积法如电沉积和化学沉积。
附图说明
通过以下实施方式并结合附图对本发明进行详细的描述，从中可以看出本发明的更多目的，特征和优点；
图1(a)-1(h)显示了包括蚀刻在内的第一种实施方式的一些方法步骤的截面示意图；
图2(a)-2(p)显示了包括镀在内的第二种实施方式的一些方法步骤的截面示意图；
图3(a)-3(l)显示了包括蚀刻在内的第三种实施方式的一些方法步骤的截面示意图，其中，设置的电介质材料层的厚度为两层的厚度；
图4(a)-4(m)显示了包括镀在内的第四种实施方式的一些方法步骤的截面示意图，其中，设置的电介质材料层的厚度为两层的厚度；
图5(a)-5(l)显示了包括镀在内的第四种实施方式的一些方法步骤的截面示意图，其中，设置的电介质材料层的厚度为两层的厚度，并且随后进行的镀的厚度同样为两层的厚度；
图6(a)-6(n)显示了包括镀在内的第六种实施方式的一些方法步骤的截面示意图，其中，电介质材料层是通过两个步骤被平面化的；
图7(a)-7(b)显示了包括镀在内的第七种实施方式的一些方法步骤的截面示意图，其中，所述孔填充有镀材料；
图8(a)-8(b)显示了包括镀在内的第八种实施方式的一些方法步骤的截面示意图，其中，所述孔填充有镀材料；
图9(a)-9(c)显示了包括镀在内的第九种实施方式的一些方法步骤的截面示意图，其中，所述孔填充有镀材料；
图10(a)-10(c)显示了包括镀在内的第十种实施方式的一些方法步骤的截面示意图，其中，所述孔填充有镀材料；
图11(a)-11(c)显示了包括镀在内的第十一种实施方式的一些方法步骤的截面示意图，其中，所述孔填充有镀材料；
图12(a)-12(b)显示了包括镀在内的第十二种实施方式的一些方法步骤的截面示意图，其中，所述孔填充有镀材料；
图13(a)-13(c)显示了包括镀在内的第十三种实施方式的一些方法步骤的截面示意图，其中，所述孔填充有镀材料；
图14(a)-14(c)显示了包括镀在内的第十四种实施方式的一些方法步骤的截面示意图，其中，所述孔填充有镀材料；
图15(a)-15(b)显示了包括镀在内的第十五种实施方式的一些方法步骤的截面示意图，其中，所述导电或非导电材料被镀材料所围住；
图16(a)-16(d)显示了包括镀在内的第十六种实施方式的一些方法步骤的截面示意图，其中，所述导电或非导电材料被镀材料所围住；
图17(a)-17(h)显示了不同实施方式中主电极的截面示意图；
图18显示了常规的平版印刷和电镀方法的步骤流程示意图；
图19显示了本发明方法步骤的流程示意图；
图20(a)-20(b)分别显示了不具有预沉积材料和具有预沉积材料的电极的截面示意图。
具体实施方式
下面，将对本发明的实施方式，包括优选的实施方式进行更详细的说明，以使技术人员能够实施本发明。
下面所述的所有实施方式包括一个或多个步骤。下面将分别对每一个步骤进行详细的描述。
一般地，所述方法包括下述六个步骤中的一个或多个步骤，即：
a)在基底的顶部或前一层的顶部设置种子层；
b)放置主电极，使主电极与基底(例如，该种子层)接触，以形成多个电化学室；
c)通过蚀刻在所述种子层中形成结构；或者通过电镀在所述种子层上形成结构；
d)将所述主电极去除掉；
e)可以将种子层去除掉；
f)设置电介质材料层，并且可以将所述电介质材料层平面化和/或图案化。
在第一个步骤(a)中，通过在所述提供的基底上设置种子层来制备基底。在一些实施方式中，在设置种子层之前，在基底上沉积阻挡/覆盖涂层和/或粘附层，或者在所述基底上设置种子层之前，在种子层的下面设置阻挡/覆盖涂层和/或粘附层。
所述种子层包括至少一个比较薄的导电材料层，如主电极中预沉积的阳极材料等材料可以通过ECPR电镀法而镀到所述导电材料层表面。或者，所述种子层包括至少一个比较厚的导电材料层，通过ECPR蚀刻法可以在所述导电材料层中进行蚀刻而得到结构。
由于所述种子层形成电化学室的一个电极，所述种子层必须至少被设置在形成所述室的位置。此外，所述种子层必须能够与基底的外部具有电连接，或者同与所述种子层具有接触的基底的导电部分具有电连接，或者通过主电极进行电连接。因此，可以仅在需要的表面上设置所述种子层。但是，也可以在所述基底的整个表面上设置所述种子层。
所述种子层可以包括选自由以下材料所组成的组中的材料的一个或多个层：Ru、Os、Hf、Re、Cr、Au、Ag、Cu、Sn、Ti、Ni、Al、这些材料的合金、Si、包括可以用作下述阻挡/覆盖涂层和/或粘附层的金属在内的其它金属、导电聚合物、焊接材料、合金和它们的组合，所述导电聚合物包括聚苯胺，所述焊接材料包括SnPb、SnAg、SnAgCu、SnCu，所述合金包括蒙乃尔合金和坡莫合金。
所述种子层可以通过以下方法进行设置：化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、物理气相沉积(PVD)、原子层沉积(ALD)、溅射、化学镀、电镀、电镀移植法、浸渍沉积和/或包括用于设置导电材料层的方法在内的其它方法。当同时在基底的导电区域和非导电区域上设置所述种子层时，可以使用气相沉积法或溅射法。如果需要该种子层较厚，则可以用电镀法形成具有相对均匀的上表面的层，而与基底表面具有的凹陷无关。进一步说，可以通过使用加快凹陷处的电沉积速率的添加剂和/或通过使用脉冲电镀，来获得均匀的上表面；所述添加剂如抑制剂、流平剂(levelers)、加速剂和/或润湿剂，例如，聚乙二醇(PEG)与氯离子、双(3-磺丙基)二硫(SPS)、和/或用于镀铜的十二烷基硫酸钠；所述脉冲电镀包括逆脉冲电镀，逆脉冲电镀也能使沉积层的外部厚度均匀化。通过任何适用的方法，都能获得均匀的上表面，而与基底表面具有的凹陷无关，特别是当所述种子层的厚度比凹陷处的深度大很多的时候。
在被用于ECPR方法之前，所述种子层可以被洗涤和活化。所述洗涤方法可以包括：使用以下溶剂：有机溶剂和/或无机溶剂、强氧化剂和/或去离子水，例如，所述有机溶剂可以为丙酮和乙醇，所述无机溶剂可以为硝酸、硫酸、磷酸、盐酸、醋酸、氢氟酸、强氧化剂，所述强氧化剂可以为过氧化物、过硫酸盐、氯化铁。也可以通过使用氧等离子体、氩等离子体和/或氢等离子体除去污染物的方法，或者通过机械地除去污染物的方法。所述种子层表面的活化可以通过使用溶液而将氧化物去除掉而进行，例如，所述溶液包括硫酸、硝酸、盐酸、氢氟酸、磷酸和蚀刻剂，例如，所述蚀刻剂包括过二硫酸钠、过硫酸铵、过氧化氢、氯化铁和/或其它含有氧化剂的溶液。
所述阻挡/覆盖涂层可以包括以下至少一个材料或它们的组合的至少一个层：能够防止所述导电材料被腐蚀的材料；能够防止所述导电材料向界面材料扩散；能够防止电迁移的材料和/或能够预防具有负作用的其它现象的材料。所述阻挡/覆盖涂层可以含有Ti、TiN、TiW、Cr、Ni、NiB、NiP、NiCo、NiBW、N1M-P、Pd、Pt、Au、Ag、W、Ru、Ta、TaN、Re、Os、Hf、Rh、Wo、Co、CoReP、CoP、CoWP、CoWB、CoWBP、它们的合金和它们的组合。
所述粘附层可以含有能够增加所述导电的种子层或阻挡/覆盖涂层材料与电介质层之间的粘附力的材料或材料的组合。所述粘附层可以含有Cr、Ti、TiW、AP-3000(Dow Chemicals)、AP-100(Silicon Resources)、AP-200(Silicon Resources)、和/或AP-300(Silicon Resources)。在一些实施方式中，所述粘附层可以用作便于和/或促进种子层的沉积的催化剂层。所述阻挡/覆盖涂层和/或粘附层可以通过沉积的方法进行设置，例如，电沉积、金属有机化学气相沉积(MOCVD)、化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、溅射、化学沉积、浸渍沉积、电镀移植法和/或适用于阻挡/覆盖涂层和/或粘附层的其它沉积方法。
在一些实施方式中，所述阻挡/覆盖涂层和/或粘附层可以通过无掩膜选择性沉积方法进行设置，如化学镀沉积和/或化学接枝法，从而仅在对所述沉积方法具有活性的表面进行沉积，例如，在所述结构层进行沉积，而不在所述电介质层上进行沉积。
在一些实施方式中，所述种子层也用作阻挡/覆盖涂层，例如，当使用Ru层时。在其它的实施方式中，阻挡/覆盖涂层可以被用作种子层。在一些实施方式中，需要将所述阻挡/覆盖涂层进行活化，以用作种子层。这样的表面活化可以为Sn或Pd的活化，例如，使用PdCl2和/或SnCl2溶液处理表面。用于Pd活化的溶液可以为PdCl2的稀盐酸溶液。在一些实施方式中，将HF加入到活化溶液中，例如，在活化TiN阻挡/覆盖涂层时。
在第二步骤(b)中，在电解液的存在下，放置主电极，使所述主电极与位于基底上的导电的表层(如种子层)具有紧密接触，以形成填充有电解液的电化学室，所述主电极包括由至少一种惰性物质(如铂)构成的导电的电极层和绝缘图案层，所述电化学室由位于主电极的绝缘结构的空腔所限定。放置主电极使其与所述基底上的顶层具有紧密接触的过程包括：将所述主电极的绝缘图案与基底上的图案层对准。这个步骤可以包括使用位于所述主电极的正面和/或背面的对准标记，所述主电极可以与位于基底的相应对准标记进行对准。所述对准的过程可以在加入电解液之前进行，或者之后进行。在放置与基底具有接触的主电极之前，可以将所述阳极材料预沉积在绝缘图案层的空腔中的导电的电极层上。在放置所述主电极使其与基底具有接触之前，可以按照与第一步骤(a)中描述的用于洗涤和活化所述基底种子层的方法同样的方式，对预沉积在所述主电极的空腔中的材料进行洗涤和活化。
所述电解液含有由适用于电化学蚀刻和/或电镀的阳离子和阴离子所组成的溶液，例如常规的镀液。例如，当ECPR蚀刻或电镀结构为铜时，可以使用硫酸铜镀液，如酸性硫酸铜镀液。酸性可以为pH值小于4，如pH＝2-4。在一些实施方式中，可以使用添加剂，如抑制剂、流平剂和/或加速剂，例如，聚乙二醇和氯离子和/或SPS。在另一个的实例中，当ECPR蚀刻或电镀结构为Ni时，可以使用瓦特镀液。Lawrence J.Durney，等，在电镀工程手册第4版(Electroplating Engineering Handbook，4th ed.，(1984))中描述了不同材料的ECPR蚀刻或电镀结构所适用的电解液体系。
在第三步骤(c)中，通过使用外部能源对所述主电极和基底上的种子层施加电压，通过ECPR蚀刻或电镀形成了导电材料的结构，以在由主电极的空腔和基底的表层所限定的每个电化学室中同时发生电化学过程。当电压以基底上的种子层为阳极，以主电极中的导电的电极层为阴极的方式施加的时候，所述种子层材料被溶解，同时该材料在主电极的空腔内进行沉积。通过溶解种子层所产生的凹槽将种子层的剩余结构分隔开。由剩余的种子层构成的结构是主电极的绝缘图案层的空腔的负片图案；在下面的描述中，这些结构被称为“ECPR蚀刻的结构”。当电压以主电极中的导电的电极层为阳极，以基底上的种子层为阴极的方式施加的时候，主电极的空腔中预沉积的阳极材料被溶解，同时该材料在基底上的导电层上填充有电解液的空腔中进行沉积。所述基底的导电层上的沉积材料形成的结构是主电极的绝缘图案层的空腔的正片图案；在下面的描述中，这些结构被称为“ECPR电镀结构”。
所述ECPR蚀刻或ECPR电镀结构可以由导电材料构成，如金属或合金，例如，Au、Ag、Ni、Cu、Sn、Pb和/或SnAg、SnAgCu、AgCu和/或它们的组合，例如，Cu。
在一种实施方式中，通过使用对作为阳极的材料进行ECPR蚀刻的方法，将所述阳极材料预沉积到主电极的空腔中，并在主电极的绝缘图案层的空腔中将所述材料沉积到作为阴极的导电电极上。在另一种实施方式中，用常规的电镀法、化学镀法、浸镀、化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、(带电荷的)粉末涂覆、化学接枝法和/或电镀移植法，将所述材料选择性地预沉积在主电极的绝缘图案层的空腔中的导电的电极层上。
可以以提高蚀刻的和/或电镀结构的均匀度和/或性质的方式施加电压。施加的电压可以为直流电压(DC voltage)、脉冲电压(pulsed voltage)、方波脉冲电压(square pulsed voltage)、脉冲反向电压(pulse reverse voltage)和/或它们的组合。
通过选择施加电压的波形、振幅和频率的优化组合，能够提高蚀刻和/或电镀结构的均匀度。所述蚀刻的深度或电镀的厚度可以通过控制时间和经过所述主电极的电流来进行控制。如果电极总面积已知，则根据通过电极面积的电流能够预知得到电流的密度。电流密度与蚀刻或电镀的速率相对应，因此，根据蚀刻或电镀的速率和时间，能够预知得到蚀刻的深度或电镀的厚度。
在一些实施方式中，在达到溶解的阳极材料的底表面之前，通过切断施加的电压来结束蚀刻或电镀过程。对于蚀刻过程，这意味着当种子层中在蚀刻的凹槽底部仍然存在一个层的时候，该过程就停止了，该层覆盖了基底层的底面。否则，将会存在破坏种子层的某些部分的电连接的危险。对于电镀过程，这意味着当预沉积的阳极材料的层仍然存在的时候，如存在5-50％，该过程就停止了，该层覆盖了导电的电极层。否则，可能会在各个电化学室中出现电流分布的不均匀。
在一些实施方式中，电镀结构的预期厚度显著低于预沉积的阳极材料的厚度。这说明，在预沉积新的阳极材料之前，在一个或多个基底上已经镀有多层结构。在一些例子中，预沉积的材料的厚度最高可以为电镀结构的厚度的两倍。
在一些实施方式中，可以直接地在彼此上施用多层ECPR电镀结构。
在第四个步骤(d)中，在形成ECPR蚀刻或电镀结构之后，以使对主电极的损伤或者对基底的ECPR蚀刻或电镀结构的损伤最小化的方式将主电极与基底分开。该方法可以如下进行：将基底保持在固定的位置并以与基底表面垂直的方向移动所述主电极，或者，将主电极保持在固定的位置并以与主电极表面垂直的方向移动所述基底。在另外的实施方式中，为了使分离更容易进行，可以以不太平行的方式进行分离。
在第五个步骤(e)中，在ECPR电镀后，将基底上的种子层去除掉，使得沉积的结构不能通过种子层而彼此连接。在ECPR蚀刻后，可以将结构分隔的凹槽中没有被蚀刻掉的剩余的种子层去除掉，如残留的碎屑或颗粒或者甚至是部分种子层。除去种子层的步骤可以包括施用适用于溶解剩余材料的湿式蚀刻化学品。为了避免或减少侧壁的蚀刻和/或ECPR电镀结构的下陷，可以使用各向异性蚀刻的方法。在一些情况中，可以用干式蚀刻除去种子层，例如，离子溅射、反应性离子蚀刻(RIE)、等离子体辅助蚀刻、激光消融、离子研磨。干式蚀刻可以通过蒸发和以气态形式除去的方式将材料去除掉。在一些实施方式中，可以用干式蚀刻和湿式蚀刻结合的方法来除去种子层。例如，干式蚀刻法有时会留下残留物或蚀刻种子层的副产物。在一些实施方式中，可以通过湿式蚀刻的方法将这些残留物或副产物去除掉。例如，在干式蚀刻铜时，生成了能够用含有盐酸的湿式蚀刻法除去的副产物。在一些实施方式中，所述除去种子层的步骤可以包括通过施加使种子层作阳极的电压，从而使至少部分所述种子层被溶解(蚀刻)的电化学蚀刻方法。在一些实施方式中，所述电化学蚀刻方法包括对至少部分的种子层进行ECPR蚀刻。在一些实施方式中，向整个所述ECPR蚀刻或电镀结构施以保护涂层；对所述保护涂层进行各向异性蚀刻，所述蚀刻具有对垂直方向的蚀刻速率大于对侧向的蚀刻速率的特性，例如所述干式蚀刻法，从而使所述结构和/或结构之前的种子层被暴露出，同时在所述结构的侧壁留下保护层。在这种情况下，可以通过所述蚀刻方法除去种子层，而不会蚀刻侧壁和/或生成围绕ECPR蚀刻或电镀结构的转角。所述保护涂层可以包括如用于下述蚀刻掩膜层的材料在内的材料，并可以通过设置该材料的方法进行设置。在完成对种子层的蚀刻后，可以除去所述结构侧壁的所述保护涂层。在设置种子层前已经在基底上设置了阻挡/覆盖涂层和/或粘附层的情况下，可以使用与上述用于种子层的同样的方法除去ECPR蚀刻或电镀结构之间的这些层。在一些情况下，种子层、阻挡/覆盖涂层和/或粘附层由对于ECPR电镀结构的材料能够选择性地蚀刻的材料构成。
在一些实施方式中，所述种子层、阻挡/覆盖涂层和/或粘附层可以通过能够将所述层变为绝缘材料的方法进行处理。例如，这样的方法可以包括：电化学阳极氧化，如将Ti层阳极氧化为TiO2，在包括气体或前驱体的环境中的热和/或等离子体基处理，将所述层转化为绝缘层，所述气体和前驱体如氮气和/或氧气；和/或化学处理，如用强氧化剂，如过氧化物和/或氢氧化物。在这种情况下，没有必要将要转变为绝缘层的所述层去除掉。
在ECPR蚀刻或电镀步骤之后，可以通过与用于除去基底上的种子层相同的方法将主电极的空腔中沉积的剩余材料去除掉。在一些实施方式中，也可以通过在阴极和/或模拟基底上分别进行常规的电镀和/或ECPR电镀将剩余材料去除掉。在一些实施方式中，在将该主电极用于另一个ECPR蚀刻步骤之前将剩余材料去除掉，或者在向用于ECPR电镀步骤的主电极的空腔内预沉积新材料之前将剩余材料去除掉。或者，在电镀过程中，对于多个工序，预沉积的材料的一部分可以只用于单个工序，而预沉积的材料的其它部分可以用于下一个工序。或者，在蚀刻过程中，沉积在阴极即主电极上的材料可以不必在各个工序之间被除去，但是可以在第二个工序和第三个等工序之间被除去。
在第六个步骤(f)中，在基底的顶层设置电介质层。在一些实施方式中，为了提高粘结性和/或防止污染、迁移(电迁移)和/或物质的扩散，在设置所述电介质层之前，在基底的顶层设置阻挡/覆盖涂层和/或粘附层，所述阻挡/覆盖涂层和/或粘附层可以通过上述的方法进行设置。在一些实施方式中，所述阻挡/覆盖涂层和/或粘附层可以由下述用于蚀刻停止层的材料构成。所述电介质层可以由一层或多层具有低介电常数的材料构成。
所述电介质层可以通过旋涂、喷涂、粉末涂覆、浸涂、辊涂、溅射、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、电沉积、其它适于沉积的方法和/或它们的组合的方法进行设置。所述电介质层的设置是用以将ECPR蚀刻或电镀结构完全覆盖，和填充空腔。尽量均匀地设置所述电介质层，以省去平面化过程或使平面化过程最易进行。
在设置结束后，可以进行使所述结构的至少一些部分从电介质层中暴露出的操作。在一些实施方式中，通过将电介质层平面化到与所述结构的顶层同样的厚度来进行所述操作。所述平面化可以通过抛光和/或蚀刻的方法进行。抛光方法可以是机械的和/或化学的。在一些实施方式中，可以使用化学机械抛光(CMP)。化学机械抛光包括：通过来自旋转或移动抛光垫的机械作用；和置于与电介质材料接触的抛光垫上或直接置于材料上的抛光浆料中含有的化学成分，将电介质材料平面化。所述浆料的化学组成和适用的抛光过程有关。所述浆料可以含有在载液中的微米或纳米尺度的硅或铝颗粒。在CMP平面化过程中，电介质表面发生化学反应，使得该表面容易受到浆料中悬浮的颗粒的机械研磨作用。然后扫除基底表面附近磨掉的颗粒，并且在新的浆料加入的时候，所述磨掉的颗粒被冲离该体系，使用过的浆料也从该体系中被除去。
另外的平面化方法是用刮刀。
另一种平面化方法是接触平面化(CP)，该方法包括用一个平坦的圆盘向一个层施加力或者压力，例如，由二氧化硅、玻璃和/或石英制成的圆盘，从而使该层表面的不平整度降低。在一些实施方式中，在应用所述平面化方法之前，选在电介质层上设置一个平面化材料层。通过设置该平面化材料层可以获得比其下面的层更平整的表面。所述平面化材料层可以通过旋涂、喷涂、粉末涂覆、浸涂、辊涂、溅射、PVD、CVD、PECVD、电沉积和/或它们的组合的方法进行设置。在一些实施方式中，在进行所述平面化方法前，所述电介质材料和/或所述平面化材料层没有固化，这就意味着，所述材料或多或少为柔软或可流动状态的，所以该材料可以在压力的作用下移动和平面化。当使用CP法时，所述平坦的圆盘可以是透光性的，紫外光和/或热辐射可以穿过，并使所述平面化材料层和/或电介质层固化。在另外的实施方式中，将电介质和/或平面化材料层与所述平坦的圆盘接触而不施加压力。然后，可以在足够发生平面化的时间内通过该平坦的圆盘向电介质和/或平面化材料施加机械力后，加热该电介质和/或平面化材料层(例如，高于玻璃化温度Tg)。可以通过将该圆盘放置在高温下或加热该圆盘来施加热量。撤掉压力后，可以将该电介质和/或平面化材料层冷却(例如低于Tg)，并将平坦的圆盘从平面化的表面去除掉。
在一些实施方式中，使用所述蚀刻方法(一般指内腐蚀法)的平面化包括干式蚀刻法，如离子溅射、反应性离子蚀刻(RIE)、等离子体蚀刻、激光消融、离子研磨和/或它们的组合。所述蚀刻方法可以在平面化的整个表面表现出均匀的蚀刻速率。
在一些实施方式中，平面化可以通过将不同平面化方法结合使用来进行。在一些情况下，可以选使用CMP和/或CP将顶层平面化，然后使用所述蚀刻方法进一步平面化，或者进一步除去所述平面化材料层和/或电介质层，直到使ECPR蚀刻或ECPR电镀结构被暴露出。所述蚀刻可以在整个球面进行，也可以只作用于电介质材料。例如，在电介质材料上的平面化速率可以比在ECPR蚀刻和/或电镀材料上的高很多。这样可以使在所述平面化步骤中从ECPR蚀刻或电镀结构中磨掉的材料的量最少。所述结构材料或金属可以包括蚀刻停止层或用于防止蚀刻的涂层。蚀刻过程可以继续，直到全部结构部分都被暴露出。为了保护所有结构部分都能够被安全地暴露出，蚀刻过程还可以继续进行，如不超过约20％，例如，少于约10％，例如，少于约1％。
在一些实施方式中，可以通过终点检测法进行检测，以确定所述蚀刻或平面化步骤何时完成。所述终点检测法可以包括：使用传感器，该传感器用于检测ECPR蚀刻或电镀结构的材料是否被所述平面化方法磨掉和/或蚀刻掉。所述检测可以基于对蚀刻等离子体进行的干涉测量或光谱分析，所述蚀刻等离子体用于检测被所述蚀刻或平面化方法磨掉/蚀刻掉的ECPR蚀刻或ECPR电镀结构的分子或原子。也可以使用其它终点检测方法，如对层的厚度进行的激光测量。其它的终点检测方法可以包括分析平面化的材料层的颜色的传感器，如通过使用照相机，例如LCD照相机。
在一些实施方式中，通过使所述电介质层图案化(例如，用平版印刷法)，所述结构的至少一部分的顶部从电介质层中被暴露出，所述电介质层覆盖该结构的至少一些部分。所述平版印刷法可以为光刻法、激光光刻法、电子束光刻法、纳米压印或其它适用于电介质材料的平版印刷方法。
在另一个实施方式中，通过如离子溅射、反应性离子蚀刻(RIE)、等离子体蚀刻、激光消融、离子研磨法对该电介质层进行干式蚀刻，使被蚀刻掩膜所限定的所述结构顶部的至少一些部分被暴露出。在干式蚀刻过程中用作掩膜的图案化材料可以为光致抗蚀剂和/或能够通过所述平版印刷过程被图案化的其它聚合物材料。能够用于对电介质层进行干式蚀刻的蚀刻掩膜材料还可以包括以下材料：SiN、SiO2、SiC、四乙基正硅酸盐(TEOS)、SiON、SiCN:H、无细孔掺有氟的硅玻璃(FSG)、无细孔有机掺杂的硅玻璃(OSG)，低K介质阻挡层/蚀刻终止膜如BLOkTM、Pt、Ti、TiW、TiN、Al、Cr、Au、Ni、Cu、Ag、其它金属，其它硬物质和/或它们的组合。可以依次使用在所述平版印刷过程中作为掩膜而被图案化的光致抗蚀剂和/或其它抗蚀剂，将该蚀刻掩膜材料蚀刻。在一些实施方式中，所述蚀刻掩膜可以包括至少一个由ECPR蚀刻或电镀结构形成的层。在一些实施方式中，在蚀刻步骤之后，将所述蚀刻掩膜去除掉。然而，在其它实施方式中，例如，当所述蚀刻掩膜包括绝缘材料时，则不需要将蚀刻掩膜去除掉，例如，为了提高所述多层结构的机械性能。
在一些实施方式中，可以通过与多个结构层相应的厚度来设置所述电介质层，并在设置至少一个材料层前在几个层中进行图案化。或者，所述电介质层可以分别进行设置和图案化，这样在设置至少一个结构层前，生成具有与多个结构层相应厚度的图案化的电介质层。
在所有的实施方式中，使ECPR蚀刻或电镀结构的至少一些部分从电介质材料中被暴露出的方法可以包括：所述平面化方法和所述图案化方法的结合。
在一些实施方式中，所述电介质材料可以包括介电常数低于4.0的材料。这种材料一般是指低K材料。所述低K材料可以包括碳掺杂电介质，如OSG、FSG、有机聚合物等等。在其它的实施方式中，可以使用K值小于2.5的超低K电介质材料。对于所有的实施方式，所述电介质材料可以包括有机化合物(如聚合物)和绝缘的无机化合物(如氧化物和/或氮化物)。可以使用的聚合物材料例如：聚酰亚胺、硅氧烷改性聚酰亚胺、BCB、SU-8、聚四氟乙烯(PTFE)、硅酮、弹性体聚合物、电子束抗蚀剂(如ZEP(Sumitomo))、光刻胶、薄膜抗蚀剂、厚膜抗蚀剂、多环烯烃、聚降冰片烯、聚乙烯、聚碳酸酯、聚甲基丙烯酸甲酯(PMMA)、底部抗反射涂层材料、卸下层材料、PDMS、聚氨酯、环氧树脂聚合物、氟橡胶、丙烯酸酯聚合物、(天然)橡胶、硅酮、漆、丁腈橡胶、三元乙丙橡胶(EPDM)、氯丁橡胶、聚四氟乙烯(PFTE)、聚对二甲苯、氟代亚甲基氰酸酯、无机-有机杂化聚合物、(氟化和/或氢化)无定形碳、有机掺杂的硅玻璃(OSG)、掺有氟的硅玻璃(FSG)、PFTE/硅化合物、四乙基正硅酸盐(TEOS)、SiN、SiO2、SiON、SiOC、SiCN:H、SiOCH材料、SiCH材料、硅酸盐、硅基材料、倍半硅氧烷(SSQ)基材料、(纳米多孔)甲基倍半硅氧烷(MSQ)、氢-倍半硅氧烷(HSQ)、TiO2、Al2O3、TiN和/或它们的组合。
所述电介质材料还可以包括在以下出版物中列出的其它可用的低K电介质：K.Maex，M.R.Baklanov，D.Shamiryan，F.Iacopi，S.H.Brongersma，Z.S.Yanovitskaya，J.Appl.Phys.93，8793(2003)。
在一些实施方式中，在设置电介质层之前，在基底的表层上沉积蚀刻停止层。所述蚀刻停止层的材料可以由与电介质材料相比更不易受到干式蚀刻过程影响的材料组成，所述干式蚀刻可以用于对电介质层中的空腔进行选择性地蚀刻直至基底下层的蚀刻停止层的顶部，或者将所述电介质层蚀刻的比基底的顶部稍低一些。例如，所述蚀刻停止材料可以由SiC、SiN、Pt和/或TiW膜组成。可以使用低K电介质的阻挡/蚀刻停止膜，例如，BLOkTM。用于所述阻挡/覆盖涂层、粘附层和/或蚀刻掩膜的材料也可以用于蚀刻停止层。由三甲基硅烷((CH3)3SiH)沉积得到的碳化硅层的介电常数(K＜5)比由SiH4和CH4生成的碳化硅层的介电常数(K＜7)小，也比等离子体氮化硅的小(K＞7)。在一些实施方式中，所述蚀刻停止层还可以用作阻挡/覆盖涂层和/或粘附层，此时，粘附层还能够增强低电介质层和上面的电介质层之间的粘附力。
在一些方面，例如，当电介质材料为多孔的超低K电介质材料时，可以在向该电介质材料上设置材料层前，进行封孔操作。在其它的实施方式中，所述电介质材料可以为牺牲聚合物材料，其中，在进行热处理或辐射处理时，所述牺牲聚合物被分解变为气态。在这种情况下，在形成多层结构之后，可以通过分解所述材料将所述电介质材料去除掉，并允许副产物散发掉，从而在电介质层占据的区域产生气孔或间隙。所用的牺牲聚合物可以为丁基降冰片烯和三乙氧基降冰片烯的共聚物，例如，Unity Sacrificial PolymerTM(Promerus)。此外，通过使用机械稳定的、绝缘的并且不从多层结构中除去的阻挡/覆盖涂层和/或蚀刻掩膜层，可以防止所述多层结构发生塌陷。
在一些实施方式中，形成导电的和/或电介质材料的多个层的方法包括：通过ECPR蚀刻和/或电镀生成至少一个层；和通过已知的掩蔽和沉积技术(如平版印刷法，和随后的电沉积、化学沉积、湿式蚀刻、干式蚀刻或其它用于生成图案化的导电材料层的方法)形成至少一个另外的层。
下面，通过附图对制备多层结构的多种方法步骤进行详细的说明，这些附图说明了所述方法步骤的多种实施方式。
图1(a)-1(h)描述了制备包括ECPR蚀刻结构的多个层和平面化的电介质材料的多个层的基底的步骤。
图1(a)描述了基底2，该基底2上通过所述步骤“(a)”中的方法设置有种子层1。
图1(b)描述了如何通过所述步骤“(b)”中的方法在电解液3的存在下，将主电极4与基底2上的种子层1对准，并放置使其与基底2上的种子层1接触。
图1(c)描述了如何通过所述步骤“(c)”中的方法进行ECPR蚀刻；ECPR蚀刻结构8是主电极4的绝缘图案层5的复制品(负片图像)，所述ECPR蚀刻结构8形成在基底2上的种子层中。蚀刻材料7沉积在主电极的空腔中的导电的电极层6上。当种子层1的整个厚度被蚀刻所除去时，蚀刻过程停止。在一种实施方式中，可以在种子层的整个厚度被蚀刻掉之前，停止蚀刻过程。
图1(d)描述了通过所述步骤“(d)”中的方法将主电极4与基底2分开后，具有ECPR蚀刻结构8的基底2。蚀刻凹槽中可能存在的残留物或颗粒或种子层的一部分已经被去除掉。此外，通过所述步骤“(e)”中描述的方法已经将沉积在主电极的空腔中的材料7去除掉。
图1(e)描述了如何通过所述步骤“(f)”中的方法来设置电介质材料9，并使该电介质材料9覆盖了蚀刻结构8。
图1(f)描述了如何通过步骤“(f)”中的方法将该电介质材料9平面化，并使ECPR蚀刻结构8的顶部被暴露出。
图1(g)描述了如何通过所述步骤“(a)”中的方法来设置第二种子层，和如何通过步骤“(b)”到“(e)”中的方法在种子层中的蚀刻凹槽中形成蚀刻结构8；以及如何通过步骤“(f)”中的方法设置第二电介质材料层9并使其平面化，从而使ECPR蚀刻结构的顶部被暴露出。
图1(h)描述了如何通过重复所述步骤“(a)”到“(f)”在基底2上形成ECPR蚀刻结构8和平面化的电介质材料9的多个层。
如果在图1(f)和1(h)的平面化步骤中使用抛光，则抛光在硬质结构材料8(如金属的)和软质电介质材料9上同时进行。如上所述，这会导致凹陷和侵蚀。凹陷和侵蚀问题与被平面化的结构材料的量直接相关。通过使用具有预沉积阳极材料的主电极，对结构层的厚度进行精确地控制，可以显著的减少甚至消除凹陷、侵蚀和全面平面化方面的问题。
图2(a)-2(p)描述了制备包括ECPR电镀结构的多个层和平面化的电介质材料的多个层的基底的步骤。
图2(a)描述了基底2，该基底2通过所述步骤“(a)”中的方法在其上设置有种子层1。
图2(b)描述了如何通过所述步骤“(b)”中的方法在电解液3的存在下，将主电极4与基底2上的种子层1对准，并且放置使其与基底2上的种子层1具有接触。
图2(c)描述了通过所述步骤“(c)”中的方法进行的ECPR电镀。在主电极4的绝缘图案层5的空腔中的导电的电极层6上预沉积的阳极材料10被溶解，并在电解液3中进行转移，同时在形成图案的基底2上的种子层1上形成ECPR电镀结构11，基底2上形成的图案为主电极的空腔的复制品(正片图像)。
图2(d)描述了通过所述步骤“(d)”中的方法将主电极4与基底2分开后，具有ECPR电镀结构11的基底2。预沉积在主电极的空腔中的所有或者基本所有的阳极材料均已经被转移到基底上，形成ECPR电镀结构。可以按照所述步骤“(e)”中描述的方法将主电极中预沉积材料的残留物去除掉。
图2(e)描述了图2(d)的另一种情况，表示的是通过所述步骤“(d)”中的方法将主电极4与基底2分开，并且通过所述步骤“(e)”中描述的方法将ECPR电镀结构之间的空腔中的种子层去除掉以后，具有ECPR电镀结构11的基底2。预沉积在主电极的空腔中的阳极材料只有一部分转移到基底上，形成ECPR电镀结构。剩余的预沉积的阳极材料可以用于后续的一个或者多个ECPR电镀步骤，或者通过所述步骤“(e)”中描述的方法将它从空腔中去除掉。在一些实施方式中，在将用于后续ECPR电镀步骤的新的阳极材料进行预沉积之前，不需要将剩余的阳极材料去除掉。
图2(f)描述了如何通过所述步骤“(f)”中的方法来设置电介质材料9，以使所述电介质材料9覆盖ECPR电镀结构11。
图2(g)描述了如何通过步骤“(f)”中的方法将电介质材料9平面化，以使基底2上的ECPR电镀结构11的顶部被暴露出。如果进行抛光，则抛光过程将在硬度不同的结构上进行，例如，硬质结构层(如金属的)和软质电介质材料层。这将导致软质材料发生凹陷和被侵蚀，并在结构层上形成裂纹。凹陷和侵蚀的问题与被平面化的结构材料的量直接相关。通过使用具有预沉积阳极材料的主电极，对结构层的厚度进行精密的控制，以显著的减轻甚至消除凹陷、侵蚀和全面平面化方面的问题。
图2(h)描述了如何通过所述步骤“(a)”中的方法来设置第二种子层1，和如何通过步骤“(b)”到“(e)”中的方法通过在种子层1上电镀图案来形成第二ECPR电镀结构层11，所述图案是主电极的空腔的复制品。
图2(i)描述了如何通过所述步骤“(e)”中描述的方法将ECPR电镀结构之间的空腔中的种子层去除掉。
图2(j)描述了如何通过所述步骤“(f)”中的方法来设置电介质材料9，以使电介质材料9覆盖基底2上的ECPR电镀结构11。
图2(k)描述了如何通过步骤“(f)”中的方法将电介质材料9平面化，以使基底2上的ECPR电镀结构11的顶部被暴露出。
图2(1)描述了如何通过所述步骤“(a)”中的方法来设置第三种子层1；以及如何通过步骤“(b)”到“(e)”中的方法通过在种子层1上电镀图案来形成ECPR电镀结构11，所述图案是主电极的空腔的复制品。
图2(m)描述了如何在预先电镀的图案的至少一些部分上形成第四ECPR电镀结构层11，而不除去先前设置的种子层1。通过所述步骤“(b)”中的方法，以仅仅将容纳电解液3的位于绝缘层5的空腔放置在需要进行电镀的区域的方式，将主电极4与下层的图案对准，并放置主电极4使其与下层图案具有接触。当施加电压时，预沉积的阳极材料10从主电极的空腔中的导电的电极层6中溶解下来，并通过所述步骤“(c)”中描述的方法形成ECPR电镀结构11。只有当第四结构层的至少一些部分完全位于先前层的结构层的内部时，才进行这样的操作，以节省操作步骤。
图2(n)描述了基底2，在该基底2上，在第二个ECPR电镀图案的至少一部分上直接沉积有第四ECPR电镀结构层11，而不需要将在形成第三ECPR电镀结构层之前设置的种子层1去除掉。
图2(o)描述了如何通过所述步骤“(e)”中的方法将种子层去除掉，以及如何设置另一个电介质材料层9，以使材料层9覆盖基底2上的ECPR电镀结构。
图2(p)描述了如何通过步骤“(f)”中的方法将电介质材料9平面化，以使ECPR电镀结构11的顶部被暴露出。
如果使用抛光，则抛光过程将在硬度不同的层上进行，如硬质结构层(如金属的)和软质电介质材料层。这将导致软质材料发生凹陷和被侵蚀，并在结构层上形成裂纹。凹陷和侵蚀的问题与被平面化的结构材料的量直接相关。通过使用具有预沉积阳极材料的主电极，对结构层的厚度进行精密的控制，以显著的减轻甚至消除凹陷、侵蚀和全面平面化方面的问题。
图3(a)到3(k)描述了制备包括多个ECPR蚀刻结构层和多个平版印刷图案化的电介质材料层的基底的步骤。在这种实施方式中，由于电介质材料同时形成两倍的厚度，所以省去了几个制备步骤。另外，通过设置具有两层厚度的种子层，在一个单独的工序中形成了两个结构层，因此还节省了时间。
图3(a)描述了基底2，该基底2通过所述步骤“(a)”中的方法在其上设置有种子层1。
图3(b)描述了通过所述步骤“(b)”中的方法，将主电极4与基底2上的种子层1对准，并放置主电极4使其与基底2上的种子层1具有接触，并使电解液3容纳在主电极的绝缘图案层5的空腔中。
图3(c)描述了如何通过所述步骤“(c)”中的方法在基底2上的种子层中形成ECPR蚀刻结构。蚀刻材料7在电解液3中转移，并沉积在主电极4的绝缘层5的空腔中的导电的电极层6上。
图3(d)描述了通过所述步骤“(d)”中的方法将主电极4与基底分开并且将蚀刻凹槽中可能存在的种子层1的残留物或颗粒去除掉以后，具有ECPR蚀刻结构8的基底2。此外，已经按照所述步骤“(e)”中描述的方法将沉积在主电极的空腔中的材料去除掉。
图3(e)描述了如何通过所述步骤“(f)”中的方法在基底2上设置电介质材料9，以使该电介质材料9覆盖蚀刻结构8。所述电介质材料是以两倍的相应厚度来设置的。上述设置电介质材料的方法中的几种，如旋涂或喷涂，能够提供基本平整的表面而不产生凹陷。或者，如步骤“(f)”所述，可以设置平面化的材料层。但是，在与下面的结构层8中的空腔相对的位置上，还可能会产生小的凹体(valleys)。这些小凹体并不表示这个过程存在任何问题。如果需要，所述电介质材料层可以通过如接触平面化的方法在内的方法进行平面化。或者，由于只作用于单一材料，即电介质层的材料，也可以使用抛光法。在这种情况下，接触平面化和/或抛光法可以与内腐蚀法结合使用，以达到所需要的平整度。
图3(f)描述了如何通过所述步骤“(f)”中的平版印刷法将电介质材料9图案化，以使先前在基底2上形成的ECPR蚀刻结构8的至少一些部分的顶部被暴露出。
图3(g)描述了通过所述步骤“(a)”中的方法将第二种子层1设置到平版印刷图案化的先前设置在基底2上的电介质材料9上。所述第二种子层以两层的厚度设置。在一些情况下，如图所示，下面的电介质材料的空腔会导致设置的种子层的顶部与图案相应位置产生凹槽。这些凹槽不会为本方法带来任何问题。如上所述，可以使用电镀方法，包括使用添加剂(如上所述)，和/或脉冲电镀，来设置具有均匀上表面的较厚的种子层，而不受下面的层的凹槽的影响。只要种子层的厚度比凹槽的深度大很多，使用任何的设置方法都可以获得均匀的上表面，而与基底中的凹槽无关。
图3(h)描述了如果需要，如何通过步骤“(f)”中的所述的平面化方法(例如对于电介质材料)将种子层1中的凹槽去除掉。由于平面化只作用于一种材料，在这种情况下用硬质材料作种子层，则可以使用任何的抛光方法。如上所述，在一些情况下，也可以不进行平面化。
图3(i)描述了如何通过所述步骤“(b)”中的方法将主电极4与第二种子层1对准，并放置主电极4使其与第二种子层1具有接触。电解液3容纳在主电极的绝缘层5的空腔中。该图还描述了如何按照所述步骤“(c)”中的方法通过ECPR蚀刻来形成结构，由此，将蚀刻材料7沉积在主电极的空腔中的导电的电极层6上。
图3(j)描述了如何在通过所述步骤“(d)”中的方法将主电极4与基底分开并且按照所述步骤“(e)”中描述的方法将ECPR蚀刻结构的凹槽中可能存在的种子层的残留物或颗粒去除掉以后，形成ECPR蚀刻结构8的第二层。
图3(k)描述了通过所述步骤“(f)”中的方法，在ECPR蚀刻结构8的二个层以两层的厚度设置并图案化的第二电介质材料9。
图3(l)描述了如何通过所述步骤“(a)”中的方法以两层的厚度来设置第三种子层1，和如何通过重复所述步骤“(a)”到“(f)”中的方法来形成ECPR蚀刻结构8，以及如何通过所述步骤“(f)”中的方法来设置电介质材料9并通过平版印刷进行图案化。重复该过程，直到得到整个结构。
图4(a)到(m)描述了用于制备包括多个ECPR电镀结构层和多个平版印刷图案化的电介质材料层的基底的步骤。
图4(a)描述了基底2，该基底2通过所述步骤“(a)”中的方法在其上设置有较薄的种子层1。
图4(b)描述了如何通过所述步骤“(b)”中的方法，在电解液3的存在下，将主电极4与基底2上的种子层1对准，并放置主电极4使其与基底2上的种子层1具有接触，所述电解液3容纳在绝缘图案层5的空腔中。
图4(c)描述了如何通过所述步骤“(c)”中的方法进行ECPR电镀。在主电极4的绝缘图案层5的空腔中的导电的电极层6上预沉积的阳极材料10被溶解，并在电解液3中转移，同时在形成图案的基底2上的种子层1上形成ECPR电镀结构11，基底2上形成的图案为主电极的空腔的复制品(正片图像)。
图4(d)描述了通过所述步骤“(d)”中的方法将主电极4与基底2分开后，具有ECPR电镀结构11的基底2。按照所述步骤“(e)”中描述的方法将电镀结构之间的空腔中的种子层去除掉。预沉积在主电极的空腔中的所有或者基本上所有的阳极材料均已经被转移到基底上，形成ECPR电镀结构。可以按照所述步骤“(e)”中描述的方法将主电极中预沉积材料的残留物去除掉。
图4(e)描述了图4(d)的另一种情况，表示的是通过所述步骤“(d)”中的方法将主电极4与基底2分开，并且通过所述步骤“(e)”中描述的方法将ECPR电镀结构之间的空腔中的种子层去除掉以后，具有ECPR电镀结构11的基底2。预沉积在主电极的空腔中的阳极材料10只有一部分转移到基底上，形成ECPR电镀结构。剩余的预沉积的阳极材料可以用于后续的一个或者多个ECPR电镀步骤，或者用所述步骤“(e)”中描述的方法将它从空腔中去除掉。在一些实施方式中，在预沉积用于后续ECPR电镀步骤的新的阳极材料之前，不需要将剩余的阳极材料去除掉。
图4(f)描述了如何通过所述步骤“(f)”中的方法来设置具有两层厚度的电介质材料9，以使该电介质材料9覆盖基底2上的ECPR电镀结构11。如果需要，可以将该电介质材料9进行平面化。
图4(g)描述了如何通过步骤“(f)”中的所述平版印刷和/或蚀刻法将电介质材料9图案化，以使先前在基底2上形成的ECPR电镀结构11的至少一部分的顶部被暴露出。
图4(h)描述了通过所述步骤“(a)”中的方法在电介质材料9上设置较薄的种子层1。
图4(i)描述了通过所述步骤“(b)”中的方法，将主电极4与种子层1对准，并放置主电极使其与种子层1具有接触。通过所述步骤“(c)”中的方法，通过使在电解液3中转移并在种子层上沉积的预沉积的阳极材料10溶解，从而在绝缘图案层5的空腔内和图案化的电介质材料9的空腔中形成第二ECPR电镀结构层11。同时，通过沉积，形成第三层。如图所示，该第三层可以包括与第二电介质层中的空腔相对位置的较小的凹槽。也可以通过使用脉冲电镀(如逆脉冲电镀)和/或通过向电解液中加入添加剂(如上所述)使凹槽变小。如果需要，可以通过平面化操作将该凹槽去除掉，可以是只作用于硬质材料的抛光操作，即沉积材料，例如金属。
图4(j)描述了通过所述步骤“(d)”中的方法将主电极分离之后，将要完成的第三ECPR电镀结构层8。通过所述步骤“(e)”中的方法将ECPR电镀结构之间的区域中的种子层去除掉。第二ECPR电镀结构层将平版印刷图案化的电介质材料9的空腔填充满，并与下面结构的第一层连通，并同时形成结构的第三层。
图4(k)描述了通过所述步骤“(f)”中的方法，在第二ECPR电镀结构层11上以两层的厚度来设置图案化的第二电介质材料层9。
图4(l)描述了如何通过重复所述步骤“(a)”到“(e)”中的方法来形成第四和第五ECPR电镀结构层11。该ECPR电镀结构的至少一些部分，通过平版印刷图案化的电介质材料9的空腔，与下面的结构的至少一部分具有接触。
图4(m)描述了如何通过所述步骤“(f)”中的方法，在第三ECPR电镀结构层11上以两层的厚度来设置并图案化的另一个电介质材料层9。
重复该过程，直到形成具有所需要层数的结构。
图5(a)到5(l)描述了制备包括多个具有阻挡/覆盖涂层的ECPR电镀结构层和多个平版印刷图案化的电介质材料层的基底的步骤。
ECPR电镀能够用于在半导体设备中产生金属的连接。使用金属沉积前的介电质层12将基底2图案化，所述金属沉积前的介电质层12被设置成覆盖了在基底中形成的可能的半导体或晶体管上。将空腔或图案进行填充，以产生由适合的材料构成的连接栓13，例如，钨。在连接栓13和金属沉积前的介电质层12上设置第一绝缘/覆盖涂层14。绝缘/覆盖涂层可以和所述步骤“(f)”中的绝缘/覆盖涂层由相同的材料构成，并且可以通过相同的方法进行设置。在绝缘/覆盖涂层的顶部，通过所述步骤“(f)”中的方法来设置电介质材料9。所述电介质材料可以包括适合的低K或超低K材料，也可以与步骤“(f)”中所描述的相同。进行上述步骤的结果如图5(a)所示。
图5(b)描述了在电介质材料9上进行设置并被图案化的蚀刻掩膜。在一些实施方式中，所述蚀刻掩膜在蚀刻步骤之后被除去。但是，在另外的实施方式中，例如，当蚀刻掩膜中含有绝缘材料时，则不需要除去蚀刻掩膜，例如，为了提高多层结构的机械性能。
图5(c)描述了如何通过所述步骤“(f)”中的平版印刷和/或蚀刻法使电介质材料9和阻挡/覆盖涂层14图案化，从而使连接栓13的顶部被暴露出，形成下至连接栓13的空腔。
图5(d)描述了如何通过所述步骤“(a)”中的方法，在图案化的电介质材料9的空腔上或空腔中设置阻挡/覆盖涂层14和种子层1。所述阻挡/覆盖涂层也可以用作种子层，例如，当使用Ru层时。
图5(e)描述了如何通过所述步骤“(b)”中的方法将主电极4与图案化的电介质材料9对准，并放置主电极3使其与种子层1具有接触，并将电解液3封入绝缘图案层5的空腔内。如所述步骤“(c)”中所描述，当施加电压时，预沉积的阳极材料10在导电的电极层6被溶解，在填充有电解液3的空腔中的种子层1上沉积有ECPR电镀结构。
图5(f)描述了如何在一个步骤中形成ECPR电镀结构的两个层，其中，第一层填充在电介质材料9的空腔中，第二层在电介质材料9的一些部分的顶部形成线。选择性地，首先使用所述步骤“(b)”到“(d)”中的方法通过ECPR电镀对孔进行填充，然后通过重复所述步骤“(b)”到“(d)”的方法在孔层的顶部沉积ECPR电镀结构11，而不必在各步骤之间将种子层去除掉，或者使用具有不同图案的第二个主电极。
图5(g)描述了如何通过所述步骤“(e)”中的方法将ECPR电镀结构11之间区域的种子层和阻挡/覆盖涂层选择性地去除掉。为了避免或减少对侧壁的蚀刻和/或ECPR电镀结构11的下陷，可以使用各向异性蚀刻的方法。所述种子层和/或阻挡/覆盖涂层可以为能够对ECPR电镀结构11的材料进行选择性地蚀刻的材料。或者，可以通过如上所述的阳极氧化法，对所述种子层和/或阻挡/覆盖涂层进行处理，使所述材料转化为绝缘材料。在这种情况下，可以不需要将所述层去除掉。
图5(h)描述了如何在ECPR电镀结构上选择性地设置阻挡/覆盖涂层16。此外，通过所述步骤“(f)”中的方法，以两层的厚度来设置第二电介质材料层9，并通过平版印刷法将其图案化。阻挡/覆盖涂层的沉积可以通过这样的一种方法进行：通过如所述步骤“(f)”中描述的方法只在ECPR电镀的导电材料上选择性地沉积，而不在非导电的电介质材料9上沉积的方法。例如，所述沉积的过程可以为下述的化学沉积，例如，所述材料可以为CoWP、CoWB或CoWBP。在一些实施方式中，为了与后续结构层具有更好的接触，可以通过所述蚀刻的方法，将设置的电介质层9的空腔的底部的阻挡/覆盖涂层去除掉。
图5(i)描述了如何通过所述步骤“(a)”中的方法在图案化的电介质材料9的空腔上或在空腔中设置阻挡/覆盖涂层14和种子层1。
图5(j)描述了通过重复所述步骤“(b)”到“(d)”的方法，如何对电介质材料9的空腔进行填充，以及如何在该电介质材料的顶部同时形成ECPR电镀结构11的另一个线层(wrie layer)。通过所述步骤“(e)”中的方法选择性地将ECPR电镀结构之间区域的种子层和阻挡/覆盖涂层去除掉。通过所述步骤“(f)”中的方法，在ECPR电镀结构上选择性地设置阻挡/覆盖涂层16，并且设置电介质材料并使其图案化。
图5(k)描述了通过所述步骤“(a)”中的方法来设置阻挡/覆盖涂层14和种子层1，通过重复所述步骤“(b)”到“(d)”的方法，形成了ECPR电镀结构，该结构填充了图案化的电介质材料9的空腔，并在电介质材料的顶部形成ECPR电镀结构11的线层；并且通过所述步骤“(e)”中的方法将ECPR电镀结构之间区域的种子层和阻挡/覆盖涂层去除掉。
图5(l)描述了如何通过所述步骤“(f)”中的方法，在ECPR电镀结构11上设置另外的阻挡/覆盖涂层16，以及如何设置电介质材料9并将其图案化和/或平面化，以使电镀结构的顶部被暴露出。
最后，在ECPR电镀结构和电介质材料9的顶部设置钝化层17。该钝化层可以是一个或者多个阻挡/覆盖涂层和/或电介质材料层。
图6(a)到6(n)描述了制备包括具有阻挡/覆盖涂层的ECPR电镀结构的多个层和平面化的电介质材料的多个层的基底的步骤。
图6(a)描述了具有图案化的金属沉积前的电介质层12和连接栓13的基底2，通过所述步骤“(a)”中的方法在该基底上设置了阻挡/覆盖涂层14和种子层1。该基底与图5(a)所示的基底相似。
图6(b)描述了通过所述步骤“(b)”中的方法将主电极4与基底上的顶层对准，并放置主电极4使其与种子层1具有接触，并将电解液3封入在绝缘图案层5的空腔内。如所述步骤“(c)”中所描述，当施加电压时，预沉积的阳极材料10在导电的电极层6被溶解，ECPR电镀结构在种子层1的填充有电解液3的空腔中沉积。
图6(c)描述了如何形成作为主电极的空腔的复制品(正片图像)的ECPR电镀结构11，该主电极已经通过所述“(d)”中的方法从基底上被分离出。
图6(d)描述了如何将ECPR电镀结构11之间区域的种子层1和阻挡/覆盖涂层14去除掉。为了避免或减少侧壁的蚀刻和/或ECPR电镀结构11的下陷，可以使用各向异性蚀刻的方法。所述种子层和/或阻挡/覆盖涂层可以为能够对ECPR电镀结构11的材料进行选择性地蚀刻的材料。
图6(e)描述了如何选择性地设置阻挡/覆盖涂层16，并使其覆盖ECPR电镀材料11。如下所述，所述阻挡/覆盖涂层16还可以形成蚀刻停止涂层。
图6(f)描述了如何设置电介质材料9并使其平面化。所述平面化过程通过抛光作用进行，直到电介质层略高于下面的结构，如图6(f)所示。该平面化过程在一种材料上进行，即电介质层的软质材料。
图6(g)描述了最后将电介质材料去除掉，直到下面结构的顶部被暴露出。最后的去除过程可以通过能够以均一速率除去材料的蚀刻方法来进行。如果涂层16具有蚀刻停止的特性，则蚀刻过程仅作用于电介质材料。将所述材料去除掉，直到下面的结构材料8被暴露出。有时，可以继续进行去除过程，以形成安全的边缘，例如，从蚀刻过程开始算起，多除去5-10％的电介质材料。如果需要，可以从暴露的结构的顶部选择性地将阻挡/覆盖涂层16去除掉，特别是如果所述涂层16为蚀刻停止涂层时。
图6(h)描述了如何通过所述步骤“(b)”到“(d)”中的方法形成第二ECPR电镀结构层11；和如何通过所述步骤“(e)”中的方法将第二个ECPR电镀结构之间区域的种子层1和阻挡/覆盖涂层14去除掉；和如何选择性地设置阻挡覆盖涂层16，并使其覆盖ECPR电镀结构；以及如何通过所述步骤“(f)”中的方法，设置第二电介质材料层9，并通过平版印刷法使其图案化，以使ECPR电镀结构的顶部被暴露出(如上所述)。
图6(i)描述了如何通过所述步骤“(a)”中的方法来设置阻挡/覆盖涂层14和种子层1；以及如何通过所述步骤“(b)”到“(d)”的方法在该种子层上形成后续的ECPR电镀结构层。
图6(j)描述了如何通过所述步骤“(a)”到“(d)”的方法直接在先前的电镀结构的至少一些部分上形成后续的ECPR电镀结构层，而不需要将先前设置的阻挡/覆盖涂层14和种子层1去除掉。此图表示的是如何通过所述步骤“(b)”中的方法将主电极4与先前形成的ECPR电镀结构对准，并放置主电极4使其与先前形成的ECPR电镀结构具有接触。当向主电极和种子层之间施加电压时，预沉积的阳极材料10被溶解，并在绝缘图案层5的空腔内的电解液中转移，并在先前的ECPR电镀结构层的至少一些部分上形成后续的ECPR电镀结构层。
图6(k)描述了如何通过所述步骤“(a)”到“(d)”的方法在先前的ECPR电镀结构层的至少一些部分上形成后续的ECPR电镀结构层11，而不必将阻挡/覆盖涂层14和种子层1去除掉。
图6(l)描述了如何通过所述步骤“(e)”中的方法将ECPR电镀结构之间区域的种子层1和阻挡/覆盖涂层14选择性地去除掉；如何选择性地设置阻挡/覆盖涂层16，使其覆盖先前的和后续的ECPR电镀结构层11；以及如何通过所述步骤“(f)”中的方法，设置另外的电介质材料层9并使其平面化，以使先前的ECPR电镀结构的顶部被暴露出。
图6(m)描述了如何通过所述步骤“(a)”中的方法来设置阻挡/覆盖涂层14和种子层1；通过所述步骤“(b)”到“(d)”的方法在种子层1上形成后续的ECPR电镀结构层11；以及如何通过所述步骤“(e)”中的方法将ECPR电镀结构之间区域的种子层1和阻挡/覆盖涂层14选择性地去除掉。
图6(n)描述了如何选择性地设置阻挡/覆盖涂层16，并使其覆盖ECPR电镀结构11，以及如何通过所述步骤“(f)”中的方法，设置另外的电介质材料层9并使其平面化。
最后，设置钝化层17，以覆盖电介质材料和ECPR电镀结构的顶部，所述ECPR电镀结构被阻挡/覆盖涂层所覆盖。在一些实施方式中，在半导体设备中形成多个金属连接层和电介质层的的方法包括：通过蚀刻或者电镀或者它们的组合的方法，生成至少一层的ECPR电镀结构和电介质材料，如图5和图6所示；和通过已知的平版印刷和电镀工艺(如双镶嵌或单镶嵌工艺)生成至少另一层的导电的结构和电介质材料。
在一些实施方式中，例如，当形成用于集成电路(IC)的金属连接时，包括：通过形成多个ECPR电镀结构层来制造所述连接(例如，包括Cu)：和在所述结构之间设置电介质材料(例如，低K材料)。在所述已知的镶嵌工艺中，首先对电介质层进行蚀刻，随后电镀连接金属以填充蚀刻的空腔。为了降低IC设备的阻容迟滞(RC-delay)，需要使用具有低介电常数的电介质材料。但是，使用超低K的电介质材料，将会在蚀刻和蚀刻后清洗过程中产生各种问题，例如，较高的线宽变化和K值的增加。如上所述，本工序的方法可以省去或减少对所述电介质材料层进行蚀刻的步骤，例如，超低K电介质层。蚀刻的步骤的省去或减少可以使得线宽变化变小，和K值的增加减小，这就能够使超低K材料应用于IC设备，从而达到更低的阻容迟滞(RC-delay)，也能达到较小的阻容迟滞(RC-delay)变化。
ECPR电镀可用于对孔或者基底和/或基底上的图案化材料中的其它凹槽进行填充。
图7(a)描述了包括基底2、图案化的电介质材料9和种子层1的具有孔的基底。通过所述步骤“(b)”中的方法，将主电极与种子层对准，并放置该主电极使其与种子层具有接触；通过这样的方式，将限定主电极4的空腔的绝缘图案层5的壁放置在电介质材料9的孔的横向伸展的外部，所述主电极的空腔具有比所述孔更大的宽度。使用所述步骤“(c)”中的方法，通过ECPR电镀，使预沉积的阳极材料10在电解液3中转移。
图7(b)描述了如何通过ECPR电镀结构11对电介质材料9的空腔进行填充。沉积在种子层顶部孔的旁边的材料可以包括如图7(b)中所示的凹槽。但是，在一些情况下，该凹槽并不重要或者不十分重要。通过在电解液中使用特定的化学物质，可以完全或者部分地消除凹槽的形成。这样的化学物质可以包括如上所述的添加剂体系。此外，可以通过使用脉冲电镀(如逆脉冲电镀)来减少凹槽。
图8(a)到8(b)描述了将主电极的空腔与孔-洞(via-holes)以边对边的形式对准时，使用图案化的电介质材料对基底的孔进行填充的步骤，所述主电极的空腔与所述孔-洞(via-holes)具有相同的宽度。
图8(a)描述了如何通过所述步骤“(b)”中的方法，将主电极与种子层对准，并放置该主电极使其与种子层具有接触；通过这样的方式将限定主电极4的空腔的绝缘图案层5的壁放置，使其与电介质材料9中的孔“边对边”。使用所述步骤“(c)”中的方法，通过ECPR电镀，使预沉积的阳极材料10在电解液3中转移。
图8(b)描述了如何通过ECPR电镀结构对电介质材料9的空腔进行填充。
图9(a)到9(c)描述了对准主电极的空腔并使其位于孔-洞的横向伸展之内时，使用图案化的电介质材料对基底的孔进行填充的步骤，所述主电极的空腔具有比该孔-洞小的宽度。
图9(a)描述了如何通过所述步骤“(b)”中的方法，将主电极与种子层对准，并放置该主电极使其与种子层具有接触；通过这样的方式将限定主电极4的空腔的绝缘图案层5的壁进行放置，并使其位于电介质材料9中的孔的横向伸展之内。使用所述步骤“(c)”中的方法，通过ECPR电镀，使预沉积的阳极材料10在电解液3中转移，如图9(a)所示。
图9(b)描述了如何通过ECPR电镀结构11对电介质材料9的空腔进行填充。
图9(c)描述了如何在电介质材料层上形成作为主电极上的绝缘图案层的空腔的复制品(正片图像)的ECPR电镀结构11。
图10(a)到10(c)描述了通过对具有孔-洞的基底进行填充并使其背面平面化，以形成被填充后的具有通孔的基底的步骤。
图10(a)描述了如何将主电极与位于被具有孔-洞的空腔所图案化的基底2上的种子层1对准，并放置该主电极使其与所述种子层1具有接触。绝缘图案层5的空腔的壁可以放置在基底空腔的壁的横向伸展的内部或外部，或者与基底空腔的壁以边对边的方式进行放置。当施加电压时，预沉积的阳极材料10在导电的电极层6上溶解，在容纳电解液3的空腔中的种子层上形成ECPR电镀结构。
图10(b)描述了如何通过ECPR电镀结构11对基底2的空腔进行填充。
图10(c)描述了如何将正面的种子层去除掉，将基底2的背面平面化；以及如何通过蚀刻、平面化和/或从背面进行磨擦，使ECPR电镀结构11的底部被暴露出。
图11(a)到11(c)描述了通过在具有通孔的基底的背面填充种子层，以形成填充后的具有通孔的基底的步骤。
图11(a)描述了如何将主电极4与基底2的正面对准，并放置该主电极使其与基底2的正面具有接触，所述基底2被位于背面的具有通孔的空腔和种子层1所图案化。可以将绝缘图案层5的空腔的壁放置在基底空腔的壁的横向伸展的内部(如本图所示)或者外部，或者与基底的空腔的壁以边对边的形式进行放置。当施加电压时，预沉积的阳极材料10在导电的电极层6上溶解，在容纳电解液3的空腔中的种子层1上，形成ECPR电镀结构。
图11(b)描述了如何通过ECPR电镀结构11对基底2的空腔进行填充。
图11(c)描述了如何将背面的种子层去除掉，以及如何使ECPR电镀结构11的底部露出。
图12(a)到12(b)描述了通过对其上设置有种子层的具有通孔的基底进行填充，以形成填充后的具有通孔的基底的步骤。
图12(a)描述了如何将主电极4与位于基底2上的种子层1对准，并放置该主电极4使其与种子层1具有接触，所述基底2被具有通孔的空腔所图案化，由此种子层1延伸到所述通孔-洞的正面和它的壁上。可以将绝缘图案层5的空腔的壁放置在基底的空腔的壁的横向伸展的内部(如本图所示)或者外部，或者与基底的空腔的壁边对边地进行放置。当施加电压时，预沉积的阳极材料10在导电的电极层6上溶解，在容纳电解液3的空腔中的种子层1上形成ECPR电镀结构。
图12(b)描述了如何通过ECPR电镀结构11对基底2的空腔进行填充，以及如将去位于正面的种子层去除掉。
图13(a)到13(c)描述了用于形成填充后的具有通孔的基底的步骤，该步骤包括：对涂覆有电介质材料的具有通孔的基底进行填充；和使该基底的背面图案化。
图13(a)描述了如何将主电极4与位于基底2上的种子层1对准，并放置该主电极4使其与种子层1具有接触，所述基底2被具有通孔的空腔所图案化，其中，依次通过覆盖在基底正面和孔的垂直壁上的电介质材料9，将所述空腔图案化。可以将绝缘图案层5的空腔的壁放置在基底的孔的壁的横向伸展的内部(如本图所示)或者外部，或者与基底的空腔的壁边对边地放置。当施加电压时，预沉积的阳极材料10在导电的电极层6上溶解，在容纳电解液3的空腔中的种子层1上形成ECPR电镀结构。
图13(b)描述了如何通过ECPR电镀结构11部分地对基底2的空腔进行填充，所述基底已经涂覆有图案化的电介质材料9。
图13(c)描述了如何将位于正面的种子层去除掉，以及如何将基底2的背面图案化，以使ECPR电镀结构11和电介质材料9的底部露出。
图14(a)到14(c)描述了用于形成填充后的并且正面被图案化的具有通孔的基底的步骤。
图14(a)描述了如何将主电极4与位于基底2上的种子层1对准，并放置该主电极4使其与种子层1具有接触，所述基底2被具有通孔的空腔所图案化，其中，使用电介质材料9使所述空腔图案化。可以将绝缘图案层5的空腔的壁放置在基底的孔的壁的横向伸展的内部或者外部(如本图所示)，或者与基底的空腔的壁边对边地放置。绝缘图案层5的空腔中的一部分可以位于与基底的空腔分离开并且将要形成ECPR电镀结构的区域。当施加电压时，预沉积的阳极材料10在导电的电极层6上溶解，在容纳电解液3的空腔中的种子层1上形成ECPR电镀结构。
图14(b)描述了如何对基底2的空腔进行填充，所述基底2已经涂覆有图案化的电介质材料9；以及如何在种子层1的一些部分上形成ECPR电镀结构。
图14(c)描述了如何将位于ECPR电镀结构11之间区域的正面的种子层去除掉，以及如何将基底2的背面图案化，以使ECPR电镀结构的底部露出。
图15(a)到15(c)描述了使用ECPR电镀结构对图案化的基底进行涂覆的步骤，所述基底被种子层所覆盖。
图15(a)描述了如何将主电极4与位于被结构所图案化的基底2上的种子层1对准，并放置该主电极使其与种子层1具有接触。例如，在基底上表现出图案的结构可以为导电的图案18、基底图案和/或电介质材料图案9。主电极可以以这样的方式进行放置：绝缘图案层5的空腔将基底结构的至少一些部分封闭。绝缘图案层5的空腔中的一部分可以位于与基底的空腔分离开并且将要形成ECPR电镀结构的区域。当施加电压时，预沉积的阳极材料10在导电的电极层6上溶解，在容纳电解液3的空腔中的种子层1上形成ECPR电镀结构。
图15(b)描述了如何通过ECPR电镀结构11对位于被主电极的绝缘图案层的空腔所围起的区域中的基底结构进行涂覆的步骤。并且，主电极的绝缘图案层的空腔中，不围起的基底结构的其它相应区域，也可以通过ECPR电镀结构进行图案化。
图16(a)到16(d)描述了用于在通过导电材料图案化的基底上生成多个涂层的步骤。
图16(a)描述了如何将主电极4与种子层1对准，并放置该主电极使其与种子层1具有接触，所述种子层上形成有导电材料结构18。主电极可以以这样的方式进行放置：绝缘图案层5的壁将导电材料结构18的至少一些部分围起。当施加电压时，预沉积的阳极材料10在导电的电极层6上溶解，在种子层和导电材料结构18上形成ECPR电镀结构。
图16(b)描述了如何通过ECPR电镀结构11来覆盖位于被主电极的绝缘图案层的空腔围起的区域中的导电材料结构18。
图16(c)描述了如何在先前涂覆的覆盖导电材料结构18的材料19上设置第二ECPR电镀结构涂层11。
图16(d)描述了如何选择性地将位于涂覆结构之间区域的种子层去除掉。该方法可以重复一次或者多次，从而可以在先前涂覆的覆盖导电材料结构18的材料19上覆盖一个或者多个ECPR电镀结构层11。不同的ECPR电镀结构层可以为相同的材料也可以为不同的材料。在一种实施方式中，导电材料18可以为Cu，第一涂覆材料19可以为Ni，第二ECPR电镀结构涂层11可以为Au。在另外的实施方式中，导电材料18可以为Cu，第一涂覆材料19可以为Sn，第二ECPR电镀结构涂层11可以为Ag。在一些实施方式中，覆盖基底图案的ECPR电镀结构包括阻挡/覆盖材料、粘合材料、蚀刻掩膜材料和/或蚀刻停止材料。
图17(a)-17(h)是主电极的设计和材料的示例性组合的截面图。
图17(a)描述了包括柔性导电箔20和绝缘图案层5的主电极的截面图。
图17(b)描述了包括导电的电极层6和绝缘图案层5的主电极的截面图。
图17(c)描述了包括机械支持层22、导电的电极层6和绝缘图案层5的主电极的截面图。
图17(d)描述了包括机械支持层22、导电的电极层6、绝缘图案层5和柔性弹性层21的主电极的截面图。
图17(e)描述了包括柔性导电箔20、绝缘图案层5和柔性弹性层21的主电极的截面图。
图17(f)描述了包括导电的电极层6、绝缘图案层5和柔性弹性层21的主电极的截面图。
图17(g)描述了包括机械支持层22、导电的弹性层23、导电的电极层6、绝缘图案层5和柔性弹性层21的主电极的截面图。
图17(h)描述了包括机械支持层22、导电的电极层6、绝缘图案层5、中间金属层24和柔性弹性层21的主电极的截面图。
所述主电极包括至少一个绝缘图案层和至少一个导电的电极层(在ECPR过程中通常是惰性的)，并且可能包括在主电极的空腔中的预沉积阳极材料。例如，所述主电极的绝缘图案层为聚合物，如，光致抗蚀剂、氧化物(如SiO2)、氮化物(如SiN)或它们的组合。所述电解液中含有适于溶解和沉积导电材料的物质，在ECPR过程中，在导电材料中形成结构。例如，当导电材料为铜时，电解液为含有Cu2+、SO4 2-、H+和/或Cl-和添加剂(如，均平剂、加速剂、光亮剂和润湿剂)的水溶液。合适的添加剂可以为聚乙二醇(PEG)、氯离子、MPSA、SPS和/或十二烷基硫酸钠。
图18描述了常规的平版印刷和电镀过程的八个步骤的示意图。
图19描述了通过ECPR法制备电镀图案的三个步骤过程的示意图。
在一些实施方式中，通过以主电极的导电的电极层作为阴极，从而将材料从基底上溶解，在电解液中转移并在阴极上沉积，从而在与主电极的绝缘图案层的图案相对应的基底上形成ECPR蚀刻结构。由于从基底上溶解下来的作为阳极的材料也会沉积在作为阴极的导电的电极层上，所以在电化学过程中，电解液中溶解掉的阳极材料的总量近似保持恒定。如果溶解掉的材料的沉积速率为零，则电解液中溶解掉的阳极材料的离子浓度迅速增加，这会使电化学反应减慢直到停止。过高的离子浓度还可以导致盐的沉积。在这种情况下，仅有少量的材料可以从基底上溶解下来，并且只有很薄的层被图案化。反之，通过确保溶解反应具有合适的沉积反应，则能够蚀刻得到具有较厚层的基底。在特定的阳极、阴极和电解液体系中，在固定的外加电压下，该电化学过程中的溶解和沉积反应的速率由热力学和动力学反应决定。通过选择合适的阳极材料、阴极材料和电解液，可以得到合适的溶解和沉积速率，因为它们在选定的体系中是热力学和动力学适用的。
一个适用的阳极、阴极和电解液体系的例子是：将Ni用作阳极材料、Au用作阴极材料，以瓦特浴作为电解液。在一些方面，沉积速率不必精确地等于溶解速率。只要溶解下来的材料的沉积速率大于零，电解液中的阳极材料的离子累积速率就会降低，这意味着需要更长时间才能结束反应，因此可以在基底上蚀刻出更厚的层。例如，溶解下来的离子的沉积速率可以为溶解速率的90-100％。在这个例子中，溶解下来的阳离子的浓度慢慢增加，但是在一些情况下，在浓度变得太高之前，就能达到所需要的蚀刻厚度。在一些情况下，溶解速率可以比沉积速率慢，这最终会导致电解液中的离子浓度耗尽。但是，如果和沉积速率相比，溶解速率不是太慢(例如，大于沉积速率的90％)，在电解液中的阳极材料离子耗尽之前，仍然可以从基底中蚀刻出所需要的厚度。一个不适用的阳极、阴极和电解液体系的例子是：将Ag用作阳极材料、Al用作阴极材料，以碱性氰化银浴作为电解液。在这个例子中，银离子的沉积速率为零，这会导致电解液中银离子的快速累积。
使用电化学方法生成电镀图案的过程是：通过将主电极的导电的电极层用作阳极，具有在由主电极界定的空腔中的阳极上预沉积的阳极材料，以此将所述阳极材料溶解，在电解液中转移，并在基底上沉积，作为阴极，从而在与主电极的绝缘图案层的空腔相对应的基底上形成CEPR电镀结构。
现有技术中不具有预沉积材料的方法的一个问题是：阳极材料直接从主电极4中的导电的电极材料6中溶解下来，由于溶解下来材料使绝缘图案层5发生下陷，主电极将最终耗尽，如图20(a)所示。通过在主电极4的空腔中具有预沉积的阳极材料10，可能得到包括在电化学过程中不溶解的惰性材料的导电的电极层5，并且不会使导电的电极层5下陷，如图(b)所示。因此，主电极可以再生多次，这将节约成本并提高时间效率。
现有技术的不具有预沉积材料方法的另一个问题是：与绝缘图案层的小空腔相比，使绝缘图案层发生下陷的溶解下来的材料将导致阳极区面积增加的过大。在较大的空腔中，由下陷引起的面积增加小于在较小的空腔中引起的面积增加，如图20(a)所示。阳极面积的增大导致阴极的电流密度(即电镀速率)增大。因此，电镀在绝缘图案层较小的空腔中的结构，将以比在较大的空腔中的结构高的电镀速率进行沉积，这会导致厚度分布随图案而不均匀。同样，这个问题也可以通过具有预沉积材料来解决，因为不会发生面积增大，因此所有空腔中的电流密度(电镀速率)均相同，因而与图案的尺寸无关。
同样，预沉积材料的溶解能够防止电解液中沉积在阴极上的离子的浓度的降低。电解液中的离子浓度的降低会使沉积速率逐渐降低，直到最终停止，并且只能得到较薄的电镀结构层。通过具有足够量的在电化学沉积反应中溶解的预沉积材料，可以使离子浓度保持稳定，并能够得到较厚的电镀结构层。通过选择合适的预沉积材料(阳极)、种子层材料(阴极)和电解液，可以得到需要的溶解和沉积速率，因为它们在选定的体系中是热力学和动力学适用的。一个合适的电化学体系选择的例子是：将Cu用作预沉积材料(阳极)，将Cu用作种子层(阴极)，以酸性硫酸铜浴作为电解液。在一些情况下，沉积速率不必精确地等于溶解速率。只要预沉积材料的溶解速率大于零，电解液中的阳极材料的离子耗尽速率会降低，这意味着需要更长时间才能结束反应，因此可以在基底上蚀刻出更厚的层。例如，溶解速率可以为沉积速率的90-100％。在这个例子中，溶解下来的阳离子的浓度慢慢降低，但是在一些情况下，在浓度变得过低之前，就能达到所需要的蚀刻厚度。
如上所述，该方法可以包括在设置电介质材料9之前，在基底2的顶层上设置阻挡/覆盖涂层16。如步骤“(f)”所述，可以通过无掩膜的方法进行，选择性地将ECPR电镀结构11覆盖。在一些实施方式中，在除去种子层1之后和设置阻挡/覆盖涂层16之前，可以不除去阻挡/覆盖涂层14。通过这种方式，在随后设置阻挡/覆盖涂层16的步骤中使用阻挡/覆盖涂层14来保护基底2上的顶层(例如电介质材料层)。所述阻挡/覆盖涂层14可以是在用于在ECPR电镀结构11上设置涂层的无掩膜方法过程中没有阻挡/覆盖涂层16沉积在其上面的材料。在向ECPR电镀结构11上选择性地设置阻挡/覆盖涂层之后，可以通过所述步骤“(e)”中的用于去除层的方法将结构之间区域的阻挡/覆盖涂层14去除掉。所述阻挡/覆盖涂层可以包括能够用步骤“(e)”中所述的干式蚀刻法蚀刻的材料。所述阻挡/覆盖涂层16可以包括不受用于去除阻挡/覆盖涂层14的方法影响或者比阻挡/覆盖涂层14材料影响小的材料。
在一些实施方式中，使用导电的或半导电的层代替所述电介质层。在一些情况下，可以用牺牲层代替所述电介质层，所述牺牲层在形成多层结构之后被除去。在另外的情况下，同一层中可以包括结构材料、牺牲材料和电介质材料。
图中用同等尺寸表示出了不同材料层的厚度。但是，各个单独的层可以根据结构的需要为任何的尺寸。但是，一般性地，在基底的整个表面上，各个层具有相同的厚度，即，该层具有实际上恒定的厚度。
以上，用不同的组合和格局对各种方法的步骤进行了描述。但是，值得强调的是，在本领域技术人员阅读本说明书之后，可以实施其它的组合，这样的组合仍然在本发明的范围之内。此外，不同的步骤可以在本发明的范围之内被优化或改变。本发明仅限于所附的权利要求的范围。

Claims (41)

1.一种通过在基底上进行电镀而形成多层结构的方法，该方法包括：
a）在基底或者基底层的至少一部分上设置导电的种子层；
b）在所述种子层上设置主电极，该主电极具有导电的电极层、阳极材料、和绝缘图案层，以形成至少一个电化学室，该电化学室包括电解液，该电解液位于由所述阳极材料、所述绝缘图案层和所述种子层所封闭的区域内，其中，所述阳极材料与所述导电的电极层电接触；
c）在所述导电的电极层和所述种子层之间施加电压，由此将所述种子层作为阴极，以将所述至少一个电化学室中的所述阳极材料的至少一部分转移至所述种子层，以形成与位于主电极上的绝缘图案层的空腔相对应的电镀结构；
d）将所述主电极与所述基底分开；
e）将位于非电镀区域的种子层去除掉；
f）在电镀结构之间的区域中设置材料，以形成材料层，该材料层至少部分地覆盖所述电镀结构；
g）将所述材料层平面化，直到暴露出至少部分结构；
h）重复上述步骤中的至少一些步骤，以形成多层结构。
2.一种通过对基底进行电化学蚀刻而形成多层结构的方法，该方法包括：
a）在基底或者基底层的至少一部分上设置导电的种子层；
b）在所述种子层上设置主电极，该主电极具有导电的电极层和绝缘图案层，以形成至少一个电化学室，该电化学室包括电解液，该电解液位于由所述导电的电极层、所述绝缘图案层和所述种子层所封闭的区域内；
c）在所述导电的电极层和所述种子层之间施加电压，由此将所述种子层作为阳极，以对种子层进行蚀刻；并将所述导电的电极层作为阴极，以将蚀刻掉的材料沉积在所述至少一个电化学室内，以形成与主电极上的绝缘图案层相对应的蚀刻结构；
d）将所述主电极与所述基底分开；
e）将位于蚀刻结构之间的可能残留的种子层去除掉；
f）在蚀刻结构之间的区域设置材料，以形成材料层，该材料层至少部分地覆盖所述蚀刻结构；
g）将所述材料层平面化，直到暴露出至少部分结构；
h）重复上述步骤中的至少一些步骤，以形成多层结构。
3.根据权利要求1或2所述的方法，该方法还包括：
将所述材料层平面化，直到几乎暴露出至少部分结构；
通过使用在整个表面上具有基本一致的去除速率的去除方法，进一步将材料去除掉，直到暴露出至少部分结构。
4.根据权利要求1所述的方法，该方法还包括：
在步骤d）和e）之间，
设置另外的主电极，以与先前形成的结构形成电化学室；和
施加电压，以在先前形成的结构的顶层形成另外的电镀结构层。
5.根据权利要求1或2所述的方法，其中，所述平面化步骤是通过选自由机械抛光、化学抛光、化学机械抛光、接触平面化、用刮刀的平面化、和它们的组合所组成的组中的至少一种抛光步骤而进行的；和/或是通过干式蚀刻方法而进行的。
6.根据权利要求5所述的方法，其中，所述干式蚀刻方法选自由离子溅射、反应性离子蚀刻、等离子体辅助蚀刻、激光消融、离子研磨、和它们的组合所组成的组中的至少一种。
7.一种通过在基底上进行电镀而形成多层结构的方法，该方法包括：
a）在基底或者基底层的至少一部分上设置导电的种子层；
b）在所述种子层上设置主电极，所述主电极具有导电的电极层、阳极材料和绝缘图案层，以形成至少一个电化学室，该电化学室包括电解液，该电解液位于由所述阳极材料、所述绝缘图案层和所述种子层所封闭的区域内，其中，所述阳极材料与所述导电的电极层电接触；
c）在所述导电的电极层和所述种子层之间施加电压，由此将所述种子层作为阴极，以将所述至少一个电化学室中的所述阳极材料的至少一部分转移至所述种子层，以形成与主电极上的绝缘图案层的空腔相对应的电镀结构；
d）将所述主电极与所述基底分开；
e）将位于非电镀区域的种子层去除掉；
f）在电镀结构之间的区域设置材料，以形成覆盖所述电镀结构的材料层；
i）在所述材料层中形成凹槽，以暴露出下面的电镀结构的至少一部分；
h）重复上述步骤中的至少一些步骤，以形成多层结构。
8.一种通过对基底进行电化学蚀刻而形成多层结构的方法，该方法包括：
a）在基底或者基底层的至少一部分上设置导电的种子层；
b）在所述种子层上设置主电极，所述主电极具有导电的电极层和绝缘图案层，以形成至少一个电化学室，该电化学室包括电解液，该电解液位于由所述导电的电极层、所述绝缘图案层和所述种子层所封闭的区域内；
c）在所述导电的电极层和所述种子层之间施加电压，由此将所述种子层作为阳极，以对种子层进行蚀刻，并将所述导电的电极层作为阴极，以将蚀刻掉的材料沉积在所述至少一个电化学室内，以形成与主电极上的绝缘图案层相对应的蚀刻结构；
d）将所述主电极与所述基底分开；
e）将位于蚀刻结构之间的可能残留的种子层去除掉；
f）在蚀刻结构之间的区域设置材料，以形成覆盖所述蚀刻结构的材料层；
i）在所述材料层中形成凹槽，以暴露出下面的蚀刻结构的至少一部分；
h）重复上述步骤中的至少一些步骤，以形成多层结构。
9.根据权利要求7或8所述的方法，其中，在所述材料层中形成凹槽的步骤是通过选自由光刻法、纳米压印、和它们的组合所组成的组中的平版印刷法而进行的。
10.根据权利要求9所述的方法，其中，所述平版印刷法还包括：使蚀刻掩膜图案化；和通过干式蚀刻的方法对所述材料层进行蚀刻，所述干式蚀刻的方法包括离子溅射、反应性离子蚀刻、等离子辅助蚀刻、激光消融、离子研磨、或它们的组合。
11.根据权利要求10所述的方法，其中，通过使用包括光刻胶在内的抗蚀剂作为掩膜，对所述蚀刻掩膜进行干式蚀刻，所述抗蚀剂已经通过所述平版印刷法被图案化。
12.根据权利要求7或8所述的方法，其中，在形成凹槽之前将所述材料层平面化。
13.根据权利要求7或8所述的方法，该方法还包括在步骤a）或步骤f）之前设置阻挡/覆盖涂层。
14.根据权利要求1或2所述的方法，其中，所述平面化步骤包括进行抛光的步骤，直到所述材料的表面被充分地平面化；随后对所述材料表面进行蚀刻的步骤，直到暴露出至少部分结构。
15.根据权利要求1或2所述的方法，其中，在对所述材料层进行平面化步骤之前，在所述材料层上设置平面化材料。
16.根据权利要求15所述的方法，其中，所述平面化材料是通过选自由旋涂、喷涂、粉末涂覆、浸涂、辊涂、溅射、物理气相沉积、化学气相沉积、等离子体增强化学气相沉积、电沉积、和它们的组合所组成的组中的方法而设置的。
17.根据权利要求1或2所述的方法，其中，使用终点检测法进行检测，以确定所述平面化步骤何时完成。
18.根据权利要求5所述的方法，其中，接触平面化步骤包括：
当材料层处于可流动状态时，在所述材料层的上方设置平板，并在该平板上施加压力以使所述材料层中的材料均衡。
19.根据权利要求18所述的方法，其中，通过加热所述材料层而获得所述可流动状态，并且在平面化之后将该材料冷却。
20.根据权利要求18所述的方法，其中，在对所述材料进行固化之前进行设置平板的步骤；在平面化之后，通过包括施加红外或紫外辐射在内的方法使该材料固化。
21.根据权利要求1、2、7或8所述的方法，其中，所述种子层由选自由以下材料所组成的组中的材料制成：Ru、Os、Hf、Re、Cr、Au、Ag、Cu、Sn、Ti、TiN、TiW、Cr、Ni、NiB、NiP、NiCo、NiBW、Al、Pd、Pt、W、Ta、TaN、Rh、Wo、Co、CoReP、CoP、CoWP、CoWB、CoWBP、这些材料的合金、Si、导电聚合物、包括蒙乃尔合金和坡莫合金在内的合金、和它们的组合，所述导电聚合物包括聚苯胺。
22.根据权利要求21所述的方法，其中，所述种子层是通过选自由化学气相沉积、物理气相沉积、原子层沉积、溅射、化学镀、电镀、电镀移植法、浸渍沉积、和它们的组合所组成的组中的方法而设置的。
23.根据权利要求1或2所述的方法，该方法还包括在步骤a）或步骤f）之前设置阻挡/覆盖涂层。
24.根据权利要求23所述的方法，其中，所述阻挡/覆盖涂层包括至少一个与所述阻挡/覆盖涂层相连接的并能够防止腐蚀、扩散或电迁移的材料层。
25.根据权利要求23所述的方法，其中，所述阻挡/覆盖涂层是通过选自由电沉积、化学气相沉积、物理气相沉积、原子层沉积、溅射、化学沉积、浸渍沉积、和它们的组合所组成的组中的方法而设置的。
26.根据权利要求25所述的方法，其中，所述阻挡/覆盖涂层是通过包括化学沉积在内的无掩膜的选择性沉积方法而设置的，其中，仅在对所述沉积方法具有活性的表面进行沉积而不在所述设置的材料层上进行沉积，所述对所述沉积方法具有活性的表面包括结构层。
27.根据权利要求23所述的方法，其中，所述阻挡/覆盖涂层在步骤a）中用作种子层。
28.根据权利要求23所述的方法，该方法还包括在设置所述种子层之前和/或在设置所述阻挡/覆盖涂层之前设置粘附层，其中，所述粘附层能够提高所述种子层或阻挡/覆盖涂层与设置的材料层或结构之间的粘附性能。
29.根据权利要求1、2、7或8所述的方法，其中，形成至少一个电化学室的步骤包括：将所述绝缘图案层与所述基底上的图案化的层对准的步骤，该对准的步骤包括：使用位于所述主电极的正面和/或背面的对准标记，所述主电极的正面和/或背面的对准标记与位于所述基底上的相应的对准标记相对准。
30.根据权利要求1、2、7或8所述的方法，其中，所形成的电化学室包括用于电化学蚀刻或电镀的具有阳离子和阴离子的溶液，所述阳离子包括铜离子和镍离子，所述阴离子包括硫酸根离子。
31.根据权利要求30所述的方法，其中，电解液含有抑制剂、流平剂和/或加速剂，所述电解液含有所述电解液含有聚乙二醇、氯离子、双（3-磺丙基）二硫化物、3-巯基丙烷磺酸和/或十二烷基硫酸钠。
32.根据权利要求7所述的方法，其中，通过选自由电镀、化学镀、浸镀、化学气相沉积、粉末涂覆、化学接枝法、电镀移植法、和它们的组合所组成的组中的方法，将所述阳极材料设置在位于所述绝缘图案层的空腔中的导电的电极层上。
33.根据权利要求1、2、7或8所述的方法，其中，所述步骤d）以不平行的方式进行分离以使分开易于进行。
34.根据权利要求33所述的方法，其中，所述不平行的方式为将所述基底固定在固定的位置，并沿与基底的表面相垂直的方向移动所述主电极。
35.根据权利要求33所述的方法，其中，所述不平行的方式为将所述主电极固定在固定的位置，并沿与主电极的表面相垂直的方向移动所述基底。
36.根据权利要求1、2、7或8所述的方法，其中，所述除去种子层的步骤e）是通过湿式蚀刻、干式蚀刻、电化学蚀刻、或它们的组合而进行的。
37.根据权利要求23所述的方法，该方法还包括：设置保护涂层，该保护涂层覆盖了全部的种子层、阻挡/覆盖涂层和/或结构层；通过各向异性蚀刻对所述保护涂层进行处理，从而使所述结构之间的种子层、阻挡/覆盖涂层或结构层的顶部被暴露出，同时在所述结构的侧壁留有保护层；将所述结构之间的种子层和/或阻挡/覆盖涂层去除掉。
38.根据权利要求1、2、7或8所述的方法，其中，所述材料层为至少一个电介质材料层，并且所述材料层是通过选自由旋涂、喷涂、粉末涂覆、浸涂、辊涂、溅射、物理气相沉积、化学气相沉积、等离子体增强化学气相沉积、电沉积、和它们的组合所组成的组中的方法而设置的。
39.根据权利要求1、2、7或8所述的方法，其中，所述材料层为至少一个金属层，并且所述材料层是通过选自由电沉积、化学气相沉积、物理气相沉积、原子层沉积、溅射、化学镀、浸渍沉积、电镀移植法、和它们的组合所组成的组中的方法而设置的。
40.根据权利要求1、2、7或8所述的方法，该方法还包括：
在设置材料的步骤f）之前，在所述结构的顶部设置蚀刻停止层。
41.根据权利要求1、2、7或8所述的方法，其中，所述材料层为多孔的低K电介质材料，并且在向所述材料层上设置另外的材料层之前进行封孔操作。
CN2006800510243A 2005-11-18 2006-11-20 一种形成多层结构的方法 Expired - Fee Related CN101360849B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
SE0502539 2005-11-18
SE0502538 2005-11-18
SE0502538-2 2005-11-18
SE0502539-0 2005-11-18
SE05025390 2005-11-18
SE05025382 2005-11-18
PCT/SE2006/001319 WO2007058603A1 (en) 2005-11-18 2006-11-20 Method of forming a multilayer structure

Publications (2)

Publication Number Publication Date
CN101360849A CN101360849A (zh) 2009-02-04
CN101360849B true CN101360849B (zh) 2013-05-15

Family

ID=38048911

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2006800511458A Expired - Fee Related CN101360851B (zh) 2005-11-18 2006-11-20 一种主电极及其制备方法
CN2006800510559A Expired - Fee Related CN101360850B (zh) 2005-11-18 2006-11-20 主电极及其形成方法
CN2006800510243A Expired - Fee Related CN101360849B (zh) 2005-11-18 2006-11-20 一种形成多层结构的方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN2006800511458A Expired - Fee Related CN101360851B (zh) 2005-11-18 2006-11-20 一种主电极及其制备方法
CN2006800510559A Expired - Fee Related CN101360850B (zh) 2005-11-18 2006-11-20 主电极及其形成方法

Country Status (7)

Country Link
US (12) US20090071837A1 (zh)
EP (3) EP2049710A4 (zh)
JP (3) JP2009516388A (zh)
KR (3) KR101424824B1 (zh)
CN (3) CN101360851B (zh)
DK (2) DK1948852T3 (zh)
WO (3) WO2007058605A1 (zh)

Families Citing this family (220)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100044079A1 (en) * 1999-08-27 2010-02-25 Lex Kosowsky Metal Deposition
US7276801B2 (en) * 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
US8066831B2 (en) * 2005-10-28 2011-11-29 The Curators Of The University Of Missouri Shock wave and power generation using on-chip nanoenergetic material
US20090071837A1 (en) 2005-11-18 2009-03-19 Mikael Fredenberg Master electrode and method of forming it
JP5041214B2 (ja) * 2007-06-15 2012-10-03 ソニー株式会社 金属薄膜の形成方法および電子デバイスの製造方法
US7951697B1 (en) 2007-06-20 2011-05-31 Amkor Technology, Inc. Embedded die metal etch stop fabrication method and structure
US7923645B1 (en) * 2007-06-20 2011-04-12 Amkor Technology, Inc. Metal etch stop fabrication method and structure
US8753974B2 (en) * 2007-06-20 2014-06-17 Micron Technology, Inc. Charge dissipation of cavities
US7958626B1 (en) 2007-10-25 2011-06-14 Amkor Technology, Inc. Embedded passive component network substrate fabrication method
US8821968B2 (en) * 2007-10-31 2014-09-02 The Board Of Trustees Of The Leland Stanford Junior University Process for making layer-structured catalysts at the electrode/electrolyte interface of a fuel cell
JP4977587B2 (ja) * 2007-12-06 2012-07-18 シャープ株式会社 太陽電池の製造方法
US8273653B2 (en) * 2008-06-06 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Microscopic structure packaging method and device with packaged microscopic structure
JP5583894B2 (ja) * 2008-06-12 2014-09-03 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 電気錫めっき液および電気錫めっき方法
US20110089141A1 (en) * 2008-06-17 2011-04-21 Ulvac,Inc. Method for the production of multi-stepped substrate
US7929269B2 (en) 2008-09-04 2011-04-19 Momentive Performance Materials Inc. Wafer processing apparatus having a tunable electrical resistivity
US9524945B2 (en) 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
WO2010041165A1 (en) * 2008-10-10 2010-04-15 Nxp B.V. Method of plating through wafer vias in a wafer for 3d packaging
JP4893760B2 (ja) * 2009-01-27 2012-03-07 ソニー株式会社 回路基板の支持構造及び撮像装置
EP2218772A1 (en) * 2009-02-09 2010-08-18 Koninklijke Philips Electronics N.V. Cardiomyocytes-containing device and method for manufacturing the same
JP5556051B2 (ja) * 2009-04-15 2014-07-23 住友ベークライト株式会社 樹脂組成物およびそれを用いた半導体装置
NL2004545A (en) * 2009-06-09 2010-12-13 Asml Netherlands Bv Lithographic method and arrangement
US9455139B2 (en) 2009-06-17 2016-09-27 Novellus Systems, Inc. Methods and apparatus for wetting pretreatment for through resist metal plating
US9677188B2 (en) 2009-06-17 2017-06-13 Novellus Systems, Inc. Electrofill vacuum plating cell
US8962085B2 (en) 2009-06-17 2015-02-24 Novellus Systems, Inc. Wetting pretreatment for enhanced damascene metal filling
JP5809055B2 (ja) * 2009-07-01 2015-11-10 Jx日鉱日石金属株式会社 Ｕｌｓｉ微細ダマシン配線埋め込み用電気銅めっき水溶液
CN101656198B (zh) * 2009-07-21 2012-08-08 上海大学 导电氧化物薄膜的电刻蚀装置及方法
US8841766B2 (en) 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8377816B2 (en) 2009-07-30 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming electrical connections
US9190214B2 (en) * 2009-07-30 2015-11-17 Kemet Electronics Corporation Solid electrolytic capacitors with improved ESR stability
DE102009036418B4 (de) * 2009-08-06 2011-06-22 Siemens Aktiengesellschaft, 80333 Wellenleiter, insbesondere beim Dielektrikum-Wand-Beschleuniger
US8324738B2 (en) 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8598031B2 (en) 2009-09-28 2013-12-03 Globalfoundries Singapore Pte. Ltd. Reliable interconnect for semiconductor device
CN102598883A (zh) 2009-10-30 2012-07-18 松下电器产业株式会社 电路板以及在电路板上安装有元件的半导体装置
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
US8659155B2 (en) 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US9012766B2 (en) 2009-11-12 2015-04-21 Silevo, Inc. Aluminum grid as backside conductor on epitaxial silicon thin film solar cells
JP4768848B2 (ja) * 2009-12-07 2011-09-07 株式会社東芝 電鋳用原盤及びその製造方法
JP2011128185A (ja) * 2009-12-15 2011-06-30 Shinano Kenshi Co Ltd 光走査装置
CN102110866B (zh) * 2009-12-24 2013-08-28 深南电路有限公司 波导槽制作工艺
US9862640B2 (en) 2010-01-16 2018-01-09 Cardinal Cg Company Tin oxide overcoat indium tin oxide coatings, coated glazings, and production methods
US10000965B2 (en) 2010-01-16 2018-06-19 Cardinal Cg Company Insulating glass unit transparent conductive coating technology
US10000411B2 (en) 2010-01-16 2018-06-19 Cardinal Cg Company Insulating glass unit transparent conductivity and low emissivity coating technology
US10060180B2 (en) 2010-01-16 2018-08-28 Cardinal Cg Company Flash-treated indium tin oxide coatings, production methods, and insulating glass unit transparent conductive coating technology
US11155493B2 (en) 2010-01-16 2021-10-26 Cardinal Cg Company Alloy oxide overcoat indium tin oxide coatings, coated glazings, and production methods
US8828555B2 (en) 2010-01-28 2014-09-09 Japan Science And Technology Agency Method for forming patterned conductive film
US8610270B2 (en) 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US8524337B2 (en) 2010-02-26 2013-09-03 Guardian Industries Corp. Heat treated coated article having glass substrate(s) and indium-tin-oxide (ITO) inclusive coating
US8815059B2 (en) * 2010-08-31 2014-08-26 Guardian Industries Corp. System and/or method for heat treating conductive coatings using wavelength-tuned infrared radiation
US8304045B2 (en) 2010-02-26 2012-11-06 Guardian Industries Corp. Articles including anticondensation coatings and/or methods of making the same
US8293344B2 (en) 2010-02-26 2012-10-23 Guardian Industries Corp. Articles including anticondensation coatings and/or methods of making the same
WO2011108540A1 (ja) 2010-03-03 2011-09-09 国立大学法人大阪大学 ヌクレオチドを識別する方法および装置、ならびにポリヌクレオチドのヌクレオチド配列を決定する方法および装置
DE102010010348A1 (de) * 2010-03-05 2011-09-08 Albert-Ludwigs-Universität Freiburg Implantierbare Vorrichtung zum Erfassen einer Gefäßwanddehnung
US8441124B2 (en) 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US20110272287A1 (en) * 2010-05-07 2011-11-10 International Business Machines Corporation Method for patterning magnetic films
KR101119251B1 (ko) * 2010-06-07 2012-03-16 삼성전기주식회사 터치패널
US9214576B2 (en) 2010-06-09 2015-12-15 Solarcity Corporation Transparent conducting oxide for photovoltaic devices
KR20130075765A (ko) * 2010-06-15 2013-07-05 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치
US8722445B2 (en) 2010-06-25 2014-05-13 International Business Machines Corporation Planar cavity MEMS and related structures, methods of manufacture and design structures
CN101856302B (zh) * 2010-07-08 2012-08-22 上海交通大学 异步多通路刺激电针灸针及其制备方法
WO2012007522A2 (en) * 2010-07-15 2012-01-19 Replisaurus Group Sas Separation of master electrode and substrate in ecpr
JP5837069B2 (ja) * 2010-08-06 2015-12-24 プロメラス， エルエルシー 立体特異性多環式２，３−ジオールモノマーから誘導される繰り返し単位を有するポリカーボネートを含む犠牲ポリマー組成物
US8546254B2 (en) 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
JP5730521B2 (ja) * 2010-09-08 2015-06-10 株式会社日立ハイテクノロジーズ 熱処理装置
US9773928B2 (en) 2010-09-10 2017-09-26 Tesla, Inc. Solar cell with electroplated metal grid
US8127979B1 (en) * 2010-09-25 2012-03-06 Intel Corporation Electrolytic depositon and via filling in coreless substrate processing
US9800053B2 (en) 2010-10-08 2017-10-24 Tesla, Inc. Solar panels with integrated cell-level MPPT devices
US8329021B2 (en) * 2010-10-28 2012-12-11 Palmaz Scientific, Inc. Method for mass transfer of micro-patterns onto medical devices
US9018100B2 (en) * 2010-11-10 2015-04-28 Western Digital (Fremont), Llc Damascene process using PVD sputter carbon film as CMP stop layer for forming a magnetic recording head
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
EP2463410B1 (en) * 2010-12-13 2018-07-04 Rohm and Haas Electronic Materials LLC Electrochemical etching of semiconductors
TW201227872A (en) * 2010-12-16 2012-07-01 Nat Applied Res Laboratories Metal wire structure and manufacturing method thereof
JP5644466B2 (ja) * 2010-12-17 2014-12-24 富士電機株式会社 半導体装置の製造方法
EP2655698B1 (en) * 2010-12-23 2019-05-15 Luxembourg Institute of Science and Technology Master electrode for ecpr and manufacturing methods thereof
WO2012084048A1 (en) 2010-12-23 2012-06-28 Replisaurus Group Sas A method for providing an ecpr master electrode
WO2012084046A1 (en) * 2010-12-23 2012-06-28 Replisaurus Group Sas An ecpr master electrode, and a method for providing such master electrode
EP2655700A1 (en) 2010-12-23 2013-10-30 Centre de Recherche Public - Gabriel Lippmann An ecpr master electrode and a method for providing such ecpr master electrode
KR20140037044A (ko) 2011-01-13 2014-03-26 타마랙 사이언티픽 컴퍼니 인코포레이티드 전도성 시드 레이어를 레이저 제거하는 방법 및 장치
US8828213B2 (en) * 2011-02-09 2014-09-09 Dai Nippon Printing Co., Ltd. Stainless substrate having a gold-plating layer, and process of forming a partial gold-plating pattern on a stainless substrate
CN102634829A (zh) * 2011-02-10 2012-08-15 林宏明 具有图案的网板模具及于工件上形成图案的方法
CN102168295B (zh) * 2011-02-15 2012-05-30 艾荻环境技术（上海）有限公司 具有选择性吸收功能的复合材料涂层
CN103702714B (zh) * 2011-04-15 2016-08-24 柯泰克股份有限公司 神经电极以及制造该神经电极的方法
US9316649B2 (en) * 2011-05-10 2016-04-19 Panasonic Healthcare Holdings Co., Ltd. Biological sample measuring device and method for measuring biological sample using same
US9054256B2 (en) 2011-06-02 2015-06-09 Solarcity Corporation Tunneling-junction solar cell with copper grid for concentrated photovoltaic application
EP2533273B1 (en) 2011-06-07 2017-02-08 Luxembourg Institute of Science and Technology (LIST) An ECPR master electrode, and a method for providing such master electrode
KR20130006794A (ko) * 2011-06-23 2013-01-18 삼성전자주식회사 미세 패턴 형성 방법 및 반도체 소자의 제조 방법
CN102856277B (zh) * 2011-06-29 2015-03-11 中芯国际集成电路制造(上海)有限公司 石墨烯导电插塞及其形成方法
TW201308616A (zh) * 2011-08-03 2013-02-16 Motech Ind Inc 於基板上形成導電性圖案之方法
US8921165B2 (en) * 2011-08-03 2014-12-30 Cavendish Kinetics, Inc. Elimination of silicon residues from MEMS cavity floor
CN102629035A (zh) * 2011-09-29 2012-08-08 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法
JP2013093412A (ja) * 2011-10-25 2013-05-16 Showa Denko Kk 発光ダイオード、発光ダイオードの製造方法、発光ダイオードランプ及び照明装置
US9263611B2 (en) * 2011-11-17 2016-02-16 Solar Junction Corporation Method for etching multi-layer epitaxial material
JP5504298B2 (ja) * 2012-02-22 2014-05-28 アオイ電子株式会社 振動発電素子およびその製造方法
RU2497230C1 (ru) * 2012-03-19 2013-10-27 Сергей Николаевич Максимовский Способ создания многослойной наноструктуры
JP5673592B2 (ja) * 2012-04-10 2015-02-18 Tdk株式会社 配線基板及びその製造方法
US20130316180A1 (en) * 2012-05-07 2013-11-28 Case Western Reserve University Biocompatible Packaging Suitable for Long-term Implantation and Method of Formation
US9260571B2 (en) 2012-05-24 2016-02-16 Lawrence Livermore National Security, Llc Hybrid polymer networks as ultra low ‘k’ dielectric layers
CN102766892B (zh) * 2012-08-10 2015-04-29 中国科学院重庆绿色智能技术研究院 微纳加工方法和设备
WO2014055781A1 (en) 2012-10-04 2014-04-10 Silevo, Inc. Photovoltaic devices with electroplated metal grids
US9865754B2 (en) 2012-10-10 2018-01-09 Tesla, Inc. Hole collectors for silicon photovoltaic cells
EP2916336A1 (en) * 2012-10-30 2015-09-09 Leap Co. Ltd. Method for producing coil element using resin substrate and using electroforming
JP5294287B1 (ja) * 2012-10-30 2013-09-18 株式会社Ｌｅａｐ コイル素子の製造方法
FR2999805B1 (fr) * 2012-12-17 2017-12-22 Commissariat Energie Atomique Procede de realisation d'un dispositif de detection infrarouge
US8846529B2 (en) 2013-01-10 2014-09-30 International Business Machines Corporation Electroless plating of cobalt alloys for on chip inductors
US9219174B2 (en) 2013-01-11 2015-12-22 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
US10074755B2 (en) 2013-01-11 2018-09-11 Tesla, Inc. High efficiency solar panel
US9412884B2 (en) 2013-01-11 2016-08-09 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
EP2757593B1 (en) 2013-01-17 2018-10-17 ATOTECH Deutschland GmbH Plated electrical contacts for solar modules
KR101464860B1 (ko) * 2013-02-06 2014-11-24 인천대학교 산학협력단 알릴 알콜을 포함하는 금속 씨앗층 평탄제 및 이를 이용한 씨앗층의 형성방법
US9613833B2 (en) 2013-02-20 2017-04-04 Novellus Systems, Inc. Methods and apparatus for wetting pretreatment for through resist metal plating
US8956975B2 (en) 2013-02-28 2015-02-17 International Business Machines Corporation Electroless plated material formed directly on metal
US20140252571A1 (en) * 2013-03-06 2014-09-11 Maxim Integrated Products, Inc. Wafer-level package mitigated undercut
US8816492B1 (en) * 2013-03-13 2014-08-26 Qualtre, Inc. Method and apparatus for isolating MEMS devices from external stimuli
US20140261661A1 (en) * 2013-03-13 2014-09-18 Gtat Corporation Free-standing metallic article with overplating
JP6198456B2 (ja) * 2013-05-20 2017-09-20 東京エレクトロン株式会社 基板の処理方法及びテンプレート
US9624595B2 (en) 2013-05-24 2017-04-18 Solarcity Corporation Electroplating apparatus with improved throughput
CN104233418A (zh) * 2013-06-21 2014-12-24 镇江江城金属制品有限公司 金属标牌的电镀方法
EP3017491B1 (en) 2013-07-03 2018-11-28 Sion Power Corporation Ceramic/polymer matrix for electrode protection in electrochemical cells, including rechargeable lithium batteries
US9126452B2 (en) * 2013-07-29 2015-09-08 Xerox Corporation Ultra-fine textured digital lithographic imaging plate and method of manufacture
JP5786906B2 (ja) 2013-08-02 2015-09-30 オムロン株式会社 電鋳部品の製造方法
CN103441079B (zh) * 2013-09-12 2015-10-28 江阴长电先进封装有限公司 一种晶圆级高密度布线制备方法
KR20160079780A (ko) 2013-09-18 2016-07-06 퀀텀 바이오시스템즈 가부시키가이샤 생체분자를 서열화하는 디바이스들, 시스템들 및 방법들
DE102013219342A1 (de) * 2013-09-26 2015-03-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Strukturierung von Schichten oxidierbarer Materialien mittels Oxidation sowie Substrat mit strukturierter Beschichtung
US20150087144A1 (en) * 2013-09-26 2015-03-26 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus and method of manufacturing metal gate semiconductor device
JP2015077652A (ja) 2013-10-16 2015-04-23 クオンタムバイオシステムズ株式会社 ナノギャップ電極およびその製造方法
CN103515353B (zh) * 2013-10-18 2016-08-31 上海华力微电子有限公司 一种光刻胶填充式金属互连结构及其制造方法
JP5735093B1 (ja) * 2013-12-24 2015-06-17 株式会社マテリアル・コンセプト 太陽電池及びその製造方法
US9791470B2 (en) * 2013-12-27 2017-10-17 Intel Corporation Magnet placement for integrated sensor packages
KR101566851B1 (ko) 2013-12-31 2015-11-06 (재)한국나노기술원 전기도금 공정을 이용한 자기제어 이황화몰리브덴 단일층의 합성 방법 및 이에 의해 제조된 자기제어 이황화몰리브덴 단일층을 이용한 트랜지스터
US10315399B2 (en) * 2013-12-31 2019-06-11 Entrotech, Inc. Methods for application of polymeric film and related assemblies
CN103767704B (zh) * 2014-01-20 2015-08-26 上海交通大学 一种用于脑电测量的准干电极及其制备方法
CN106062995B (zh) 2014-02-19 2020-02-04 巴斯夫欧洲公司 使用包含抑制电解质的离子导体的复合物的电极保护
US10490796B2 (en) 2014-02-19 2019-11-26 Sion Power Corporation Electrode protection using electrolyte-inhibiting ion conductor
EP2918707B1 (en) 2014-03-12 2019-05-22 Rolls-Royce North American Technologies, Inc. Anisotropic etching of metallic substrates
EP3128000B1 (en) * 2014-03-31 2018-05-16 Panasonic Intellectual Property Management Co., Ltd. Electrochemical measurement device
US10438811B1 (en) 2014-04-15 2019-10-08 Quantum Biosystems Inc. Methods for forming nano-gap electrodes for use in nanosensors
TWI543685B (zh) * 2014-04-28 2016-07-21 旭德科技股份有限公司 基板結構及其製作方法
WO2015170782A1 (en) 2014-05-08 2015-11-12 Osaka University Devices, systems and methods for linearization of polymers
FR3022070B1 (fr) * 2014-06-04 2016-06-24 Univ D'aix-Marseille Procede de texturation aleatoire d'un substrat semiconducteur
US10309012B2 (en) 2014-07-03 2019-06-04 Tesla, Inc. Wafer carrier for reducing contamination from carbon particles and outgassing
CN105319241A (zh) * 2014-07-04 2016-02-10 中国科学院苏州纳米技术与纳米仿生研究所 柔性气敏传感器及其制备方法
CN104152979B (zh) * 2014-09-04 2017-02-01 蒙家革 一种电解蚀刻头和数控电解蚀刻***及蚀刻方法
CN104287698B (zh) * 2014-09-16 2016-04-06 苏州能斯达电子科技有限公司 用于颈部脉搏检测的柔性可贴附传感器及其制备方法
US10246791B2 (en) 2014-09-23 2019-04-02 General Cable Technologies Corporation Electrodeposition mediums for formation of protective coatings electrochemically deposited on metal substrates
TWI561462B (en) * 2014-10-07 2016-12-11 Iner Aec Executive Yuan A method for forming dendritic silver with periodic structure as light-trapping layer
CN104388994B (zh) * 2014-10-09 2017-10-24 中国电子科技集团公司第五十五研究所 减小电镀层图形失真的方法
US9899546B2 (en) 2014-12-05 2018-02-20 Tesla, Inc. Photovoltaic cells with electrodes adapted to house conductive paste
CN104538496B (zh) * 2014-12-26 2018-01-12 新奥光伏能源有限公司 一种高效硅异质结太阳能电池电镀电极制备方法
US10745820B2 (en) * 2014-12-31 2020-08-18 Essilor International Method of mirror coating an optical article and article thereby obtained
US9947822B2 (en) 2015-02-02 2018-04-17 Tesla, Inc. Bifacial photovoltaic module using heterojunction solar cells
US9617648B2 (en) * 2015-03-04 2017-04-11 Lam Research Corporation Pretreatment of nickel and cobalt liners for electrodeposition of copper into through silicon vias
JP2016207788A (ja) * 2015-04-20 2016-12-08 東京エレクトロン株式会社 上部電極の表面処理方法、プラズマ処理装置及び上部電極
LU92716B1 (en) 2015-05-13 2017-03-02 Luxembourg Inst Science & Tech List Method of forming local nono/micro size structures of anodized metal
JP6437387B2 (ja) * 2015-05-25 2018-12-12 東芝メモリ株式会社 基板平坦化方法
CN107835974B (zh) * 2015-06-30 2021-07-16 3M创新有限公司 包括通孔的电子设备以及形成此类电子设备的方法
US9633971B2 (en) * 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
DE102015213259A1 (de) * 2015-07-15 2017-01-19 Schaeffler Technologies AG & Co. KG Kunststoffbauteil sowie Verfahren zur Herstellung eines Kunststoffbauteils
US9761744B2 (en) 2015-10-22 2017-09-12 Tesla, Inc. System and method for manufacturing photovoltaic structures with a metal seed layer
US9842956B2 (en) 2015-12-21 2017-12-12 Tesla, Inc. System and method for mass-production of high-efficiency photovoltaic structures
DE102015226196A1 (de) * 2015-12-21 2017-06-22 Robert Bosch Gmbh Mobile Funktionsvorrichtung
US10682669B2 (en) * 2015-12-28 2020-06-16 Shin-Etsu Chemical Co., Ltd. Method for manufacturing laminate
US9496429B1 (en) 2015-12-30 2016-11-15 Solarcity Corporation System and method for tin plating metal electrodes
JP6928764B2 (ja) * 2016-01-28 2021-09-01 東京エレクトロン株式会社 金属酸化物のスピンオン堆積の方法
CN105789218A (zh) * 2016-03-10 2016-07-20 京东方科技集团股份有限公司 一种基板、其制作方法及显示装置
US10115838B2 (en) 2016-04-19 2018-10-30 Tesla, Inc. Photovoltaic structures with interlocking busbars
CN105789479B (zh) 2016-04-22 2018-09-07 京东方科技集团股份有限公司 Oled及其制备方法、以及oled显示装置
US11835481B2 (en) 2016-06-15 2023-12-05 Eastman Chemical Company Physical vapor deposited biosensor components
EP3266738B1 (fr) * 2016-07-06 2019-03-06 The Swatch Group Research and Development Ltd. Procédé de fabrication d'une pièce d'horlogerie dotée d'un élément d'habillage multi-niveaux
GB2553154B (en) * 2016-08-22 2019-11-20 Cirrus Logic Int Semiconductor Ltd MEMS device
EP3512957B1 (en) 2016-09-16 2022-03-09 Eastman Chemical Company Biosensor electrodes prepared by physical vapor deposition
WO2018052713A1 (en) 2016-09-16 2018-03-22 Eastman Chemical Company Biosensor electrodes prepared by physical vapor deposition
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10157792B2 (en) * 2016-10-27 2018-12-18 Nxp Usa, Inc. Through substrate via (TSV) and method therefor
KR102299950B1 (ko) 2017-01-05 2021-09-08 주식회사 엘지에너지솔루션 소수성 표면처리를 이용한 배터리 모듈 및 제작방법
US20180207725A1 (en) * 2017-01-23 2018-07-26 The Chinese University Of Hong Kong System and method for fabricating 3d metal structure
US10808329B2 (en) * 2017-01-23 2020-10-20 Nitto Denko Corporation Wired circuit board and production method thereof
US10570506B2 (en) * 2017-01-24 2020-02-25 Applied Materials, Inc. Method to improve film quality for PVD carbon with reactive gas and bias power
US10739299B2 (en) * 2017-03-14 2020-08-11 Roche Sequencing Solutions, Inc. Nanopore well structures and methods
US11313040B2 (en) * 2017-03-24 2022-04-26 Embraco Indústria De Compressores E Soluçôes Em Refrigeraçâo Ltda. Plasma-assisted process of ceramization of polymer precursor on surface, surface comprising ceramic polymer
CN107177866B (zh) * 2017-04-28 2019-03-05 大连理工大学 金属基底上制备微射频t形功分器的方法
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
WO2018236572A1 (en) 2017-06-22 2018-12-27 Eastman Chemical Company PHYSICAL DEPOSITION ELECTRODE IN VAPOR PHASE FOR ELECTROCHEMICAL SENSORS
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
CN111095513B (zh) 2017-08-18 2023-10-31 应用材料公司 高压高温退火腔室
US10672919B2 (en) 2017-09-19 2020-06-02 Tesla, Inc. Moisture-resistant solar cells for solar roof tiles
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
EP4321649A3 (en) 2017-11-11 2024-05-15 Micromaterials LLC Gas delivery system for high pressure processing chamber
CN111432920A (zh) 2017-11-17 2020-07-17 应用材料公司 用于高压处理***的冷凝器***
US11190128B2 (en) 2018-02-27 2021-11-30 Tesla, Inc. Parallel-connected solar roof tile modules
WO2019173006A1 (en) 2018-03-09 2019-09-12 Applied Materials, Inc. High pressure annealing process for metal containing materials
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
CN109066540A (zh) * 2018-06-06 2018-12-21 荣马电器有限公司 一种安全供电滑触母线
CN108668452A (zh) * 2018-06-12 2018-10-16 江苏博敏电子有限公司 一种pcb精细线路电解蚀刻与铜回收关联技术
TWI663396B (zh) * 2018-06-29 2019-06-21 昇陽國際半導體股份有限公司 電化學感測器之工作電極製作方法及其產品
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
LU100919B1 (en) 2018-08-27 2020-02-27 Luxembourg Inst Science & Tech List Metal-CNT composite, production method and materials therefor
CN109461844B (zh) * 2018-10-09 2020-02-18 深圳市华星光电技术有限公司 柔性基板的制造方法
CN109604126B (zh) * 2018-10-31 2021-12-10 博罗县东明化工有限公司 铝合金喷涂前处理方法
US11028012B2 (en) 2018-10-31 2021-06-08 Cardinal Cg Company Low solar heat gain coatings, laminated glass assemblies, and methods of producing same
WO2020101180A1 (ko) * 2018-11-13 2020-05-22 주식회사 애니캐스팅 돌출전극부가 배열된 다중배열전극 및 이의 제조 방법, 다중배열전극을 이용한 유기 증착 마스크 제조 방법
KR102075064B1 (ko) * 2018-11-13 2020-02-07 (주)애니캐스팅 돌출전극부가 배열된 다중배열전극 및 이를 제조하는 방법
US10734338B2 (en) * 2018-11-23 2020-08-04 Nanya Technology Corporation Bonding pad, semiconductor structure, and method of manufacturing semiconductor structure
CN113851410A (zh) * 2018-11-23 2021-12-28 苏州迈为科技股份有限公司 一种电池片印刷对位方法
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
CN111326477B (zh) * 2018-12-14 2022-12-09 中芯集成电路（宁波）有限公司 电镀方法
CN109587945B (zh) * 2018-12-26 2024-03-01 珠海超群电子科技有限公司 一种fpc板及其制作工艺
TWI675201B (zh) * 2019-01-23 2019-10-21 昇陽國際半導體股份有限公司 電化學感測器之工作電極製作方法及其產品
CN110629262B (zh) * 2019-08-20 2020-11-27 北京大学 一种表面等离激元超材料的制备方法
EP3786722A1 (fr) * 2019-08-27 2021-03-03 Comadur S.A. Procede de decoration d'une piece mecanique
CN110510889B (zh) * 2019-09-12 2021-11-16 上海理工大学 一种氮氧化钛薄膜及其基于激光剥离技术的制备方法
CN110933540A (zh) * 2019-12-09 2020-03-27 西安鼎蓝通信技术有限公司 一种适用于音响的降噪密封圈及其制备方法
CN110938841A (zh) * 2019-12-19 2020-03-31 新邵辰州锑业有限责任公司 新型板状石墨阳极
CN111063851B (zh) * 2019-12-30 2022-02-18 江苏厚生新能源科技有限公司 一种图案分布式涂胶隔膜的制备方法
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
US20210388521A1 (en) * 2020-06-15 2021-12-16 Arizona Board Of Regents On Behalf Of Arizona State University Localized electrochemical deposition
US20220235481A1 (en) * 2021-01-26 2022-07-28 Seagate Technology Llc Selective screen electroplating
DE102021109185A1 (de) 2021-04-13 2022-10-13 Gülnur Akbulut Brandes Vorrichtung mit einer leitfähigen Beschichtung zum Transport von elektronischen Bauteilen und Verfahren zu deren Herstellung
CN113473728B (zh) * 2021-06-11 2024-05-10 江西省新重力电子有限公司 一种pcb板的金粉的配方和制作工艺
CN113735055A (zh) * 2021-07-21 2021-12-03 绍兴中芯集成电路制造股份有限公司 一种mems器件制造方法及mems器件
IT202100022757A1 (it) 2021-09-02 2023-03-02 Metaly S R L Metodo di decorazione superfici trattate con rivestimento pvd e superfici decorate ottenute

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1460134A (zh) * 2001-02-23 2003-12-03 株式会社荏原制作所 镀铜溶液，镀敷方法和镀敷装置
CN1555428A (zh) * 2001-06-15 2004-12-15 �����ɷ� 确定与复制导电材料中的结构的方法与电极

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3745094A (en) * 1971-03-26 1973-07-10 Ibm Two resist method for printed circuit structure
JPS5456619U (zh) * 1977-09-28 1979-04-19
US4158612A (en) * 1977-12-27 1979-06-19 The International Nickel Company, Inc. Polymeric mandrel for electroforming and method of electroforming
JPS62196392A (ja) * 1986-02-25 1987-08-29 Nippon Steel Corp 鋼帯巾方向ストライプメツキロ−ル給電方法
JPH0685464A (ja) * 1992-09-02 1994-03-25 Hitachi Ltd 多層配線基板の製造方法
US5612153A (en) * 1995-04-13 1997-03-18 Valence Technology, Inc. Battery mask from radiation curable and thermoplastic materials
JP3444090B2 (ja) * 1996-04-22 2003-09-08 日清紡績株式会社 プラズマ処理装置用保護部材
JPH10256251A (ja) * 1997-03-13 1998-09-25 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
AU743394B2 (en) * 1997-04-04 2002-01-24 University Of Southern California Article, method, and apparatus for electrochemical fabrication
US6179983B1 (en) * 1997-11-13 2001-01-30 Novellus Systems, Inc. Method and apparatus for treating surface including virtual anode
JP4498601B2 (ja) * 1998-03-05 2010-07-07 オブデュキャット、アクチボラグ エッチング方法
JPH11284066A (ja) * 1998-03-26 1999-10-15 Ricoh Co Ltd 半導体装置およびその製造方法
DE19935558B4 (de) * 1999-07-30 2010-11-25 Nawotec Gmbh Verfahren zur Erzeugung von Strukturen in einem Substrat im Nanometerbereich
US6355147B1 (en) * 1999-12-10 2002-03-12 Sandia Corporation Porous electrode apparatus for electrodeposition of detailed metal structures or microelectronic interconnections
US7109118B2 (en) * 2003-05-07 2006-09-19 Microfabrica Inc. Electrochemical fabrication methods including use of surface treatments to reduce overplating and/or planarization during formation of multi-layer three-dimensional structures
US7455955B2 (en) * 2002-02-27 2008-11-25 Brewer Science Inc. Planarization method for multi-layer lithography processing
US6593224B1 (en) * 2002-03-05 2003-07-15 Bridge Semiconductor Corporation Method of manufacturing a multilayer interconnect substrate
US7384530B2 (en) * 2002-05-07 2008-06-10 Microfabrica Inc. Methods for electrochemically fabricating multi-layer structures including regions incorporating maskless, patterned, multiple layer thickness depositions of selected materials
JP4434013B2 (ja) * 2002-05-07 2010-03-17 ユニバーシティ オブ サザン カリフォルニア 適合接触マスクめっきを用いてめっき工程を行っている際に堆積の品質を測定する方法および装置
KR20050016867A (ko) * 2002-05-07 2005-02-21 마이크로패브리카 인크. 전기화학적 제조 공정
US6884692B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Method for forming conductive material in opening and structures regarding same
US7229544B2 (en) * 2002-10-01 2007-06-12 University Of Southern California Multi-cell masks and methods and apparatus for using such masks to form three-dimensional structures
US20040099534A1 (en) * 2002-11-27 2004-05-27 James Powers Method and apparatus for electroplating a semiconductor wafer
US6875322B1 (en) * 2003-01-15 2005-04-05 Lam Research Corporation Electrochemical assisted CMP
JP3787630B2 (ja) * 2003-02-14 2006-06-21 独立行政法人情報通信研究機構 ナノギャップ電極の製造方法
US7189146B2 (en) * 2003-03-27 2007-03-13 Asm Nutool, Inc. Method for reduction of defects in wet processed layers
WO2004099469A2 (en) * 2003-04-09 2004-11-18 The Regents Of The University Of California High resolution electrolytic lithography, apparatus therefor and resulting products
WO2004101856A2 (en) * 2003-05-07 2004-11-25 Microfabrica Inc. Methods for electrochemically fabricating structures using adhered masks, incorporating dielectric sheets, and/or seed layers that are partially removed via planarization
TW200504928A (en) * 2003-06-20 2005-02-01 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device
US20050215046A1 (en) * 2003-06-27 2005-09-29 Cohen Adam L Electrochemical fabrication methods incorporating dielectric materials and/or using dielectric substrates
US7573133B2 (en) * 2003-12-09 2009-08-11 Uri Cohen Interconnect structures and methods for their fabrication
JP2007516856A (ja) 2003-12-31 2007-06-28 マイクロファブリカ インク 構造物を電気化学的に成型する際、複数の層の平行度を保ち、および／または、複数の層を所望の厚さにするための、方法および装置
US7838868B2 (en) * 2005-01-20 2010-11-23 Nanosolar, Inc. Optoelectronic architecture having compound conducting substrate
US7678682B2 (en) * 2004-11-12 2010-03-16 Axcelis Technologies, Inc. Ultraviolet assisted pore sealing of porous low k dielectric films
JP2007081113A (ja) * 2005-09-14 2007-03-29 Sony Corp 半導体装置の製造方法
US20090071837A1 (en) * 2005-11-18 2009-03-19 Mikael Fredenberg Master electrode and method of forming it

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1460134A (zh) * 2001-02-23 2003-12-03 株式会社荏原制作所 镀铜溶液，镀敷方法和镀敷装置
CN1555428A (zh) * 2001-06-15 2004-12-15 �����ɷ� 确定与复制导电材料中的结构的方法与电极

Also Published As

Publication number Publication date
US20090071837A1 (en) 2009-03-19
WO2007058605A1 (en) 2007-05-24
CN101360850B (zh) 2011-08-31
JP5249040B2 (ja) 2013-07-31
US20090183992A1 (en) 2009-07-23
US20090229854A1 (en) 2009-09-17
EP2049710A4 (en) 2012-07-04
EP1948852B1 (en) 2018-08-29
CN101360851A (zh) 2009-02-04
US20090229855A1 (en) 2009-09-17
KR20080099233A (ko) 2008-11-12
DK1948852T3 (da) 2019-01-02
EP1948850A1 (en) 2008-07-30
EP1948852A1 (en) 2008-07-30
CN101360851B (zh) 2011-09-21
EP2049710A1 (en) 2009-04-22
JP2009516388A (ja) 2009-04-16
JP2009516081A (ja) 2009-04-16
US20120267241A1 (en) 2012-10-25
KR20080100807A (ko) 2008-11-19
KR101424824B1 (ko) 2014-08-01
JP2009516080A (ja) 2009-04-16
US8617362B2 (en) 2013-12-31
CN101360849A (zh) 2009-02-04
US20090229857A1 (en) 2009-09-17
US20120279866A1 (en) 2012-11-08
US20090218233A1 (en) 2009-09-03
EP1948850A4 (en) 2012-07-04
US20120305390A1 (en) 2012-12-06
DK1948850T3 (da) 2019-07-29
US20090205967A1 (en) 2009-08-20
WO2007058604A1 (en) 2007-05-24
CN101360850A (zh) 2009-02-04
EP1948852A4 (en) 2016-10-12
KR101486587B1 (ko) 2015-01-26
US20090229856A1 (en) 2009-09-17
EP1948850B1 (en) 2019-04-17
US20140110265A1 (en) 2014-04-24
US9441309B2 (en) 2016-09-13
KR101334506B1 (ko) 2013-12-02
KR20080100808A (ko) 2008-11-19
WO2007058603A1 (en) 2007-05-24

Similar Documents

Publication Publication Date Title
CN101360849B (zh) 一种形成多层结构的方法
US6355153B1 (en) Chip interconnect and packaging deposition methods and structures
PH12015500543B1 (en) Method for metallization of solar cell substrates
JP4297292B2 (ja) 半導体装置の配線形成方法及び半導体装置
Schwartz et al. Chip Integration

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: REPLISAURUS GROUP

Free format text: FORMER OWNER: REPLISAURUS TECHNOLOGIES AB

Effective date: 20110214

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: KISTA, SWEDEN TO: CHAMPAGNE-AU-MONT-D'OR, FRANCE

TA01 Transfer of patent application right

Effective date of registration: 20110214

Address after: French Jean Pa Neumondol

Applicant after: Replisaurus Technologies AB

Address before: Sweden xisita

Applicant before: Replisaurus Technologies AB

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: GABRIEL LIPPMANN-PUBLIC RESEARCH CENTER

Free format text: FORMER OWNER: NVF INVESTMENTS, LTD.

Effective date: 20131224

Owner name: NVF INVESTMENTS, LTD.

Free format text: FORMER OWNER: NOBLE VENTURE FINANCE II, L.P.

Effective date: 20131224

Owner name: NOBLE VENTURE FINANCE II, L.P.

Free format text: FORMER OWNER: REPLISAURUS GROUP

Effective date: 20131224

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20131224

Address after: Luxemburg belvaux

Patentee after: Replisaurus Group S.A.S.

Address before: Jersey Hejian Island

Patentee before: NVF Investments Ltd.

Effective date of registration: 20131224

Address after: Jersey Hejian Island

Patentee after: NVF Investments Ltd.

Address before: Luxemburg Adolf

Patentee before: Nobel venture capital finance second

Effective date of registration: 20131224

Address after: Luxemburg Adolf

Patentee after: Nobel venture capital finance second

Address before: French Jean Pa Neumondol

Patentee before: Replisaurus Technologies AB

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130515

Termination date: 20191120

CF01 Termination of patent right due to non-payment of annual fee