KR102075064B1 - 돌출전극부가 배열된 다중배열전극 및 이를 제조하는 방법 - Google Patents

돌출전극부가 배열된 다중배열전극 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR102075064B1
KR102075064B1 KR1020180139455A KR20180139455A KR102075064B1 KR 102075064 B1 KR102075064 B1 KR 102075064B1 KR 1020180139455 A KR1020180139455 A KR 1020180139455A KR 20180139455 A KR20180139455 A KR 20180139455A KR 102075064 B1 KR102075064 B1 KR 102075064B1
Authority
KR
South Korea
Prior art keywords
protrusion
substrate
electrode
protruding electrode
forming
Prior art date
Application number
KR1020180139455A
Other languages
English (en)
Inventor
김성빈
박찬규
고건웅
Original Assignee
(주)애니캐스팅
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)애니캐스팅 filed Critical (주)애니캐스팅
Priority to KR1020180139455A priority Critical patent/KR102075064B1/ko
Priority to PCT/KR2019/013254 priority patent/WO2020101180A1/ko
Application granted granted Critical
Publication of KR102075064B1 publication Critical patent/KR102075064B1/ko

Links

Images

Classifications

    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
    • B23H3/00—Electrochemical machining, i.e. removing metal by passing current between an electrode and a workpiece in the presence of an electrolyte
    • B23H3/04—Electrodes specially adapted therefor or their manufacture
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
    • B23H7/00—Processes or apparatus applicable to both electrical discharge machining and electrochemical machining
    • B23H7/22—Electrodes specially adapted therefor or their manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L51/0011—
    • H01L51/0017—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers

Abstract

본 발명은 돌출전극부가 배열된 다중배열전극 및 이를 제조하는 방법에 관한 것으로서, 구체적으로는 미세한 구멍을 정밀하게 가공할 수 있는 돌출전극부가 배열되어 있는 구조로 이루어져 미세한 증착개구부를 갖는 유기 증착 마스크 제조에 이용 가능한 다중배열전극과, 이를 제조하는 방법에 관한 것이다. 본 발명의 일실시 예에 따른 돌출전극부가 배열된 다중배열전극은, 기판; 상기 기판 일면에 배열된 돌출부; 및 상기 기판 표면에 형성된 도금층;을 포함하고, 상기 돌출전극부는 상기 돌출부 표면에 상기 도금층이 형성된 것임을 특징으로 한다.

Description

돌출전극부가 배열된 다중배열전극 및 이를 제조하는 방법 {Multi array electrode arrayed extrusion electrode and method for manufacturing the same}
본 발명은 돌출전극부가 배열된 다중배열전극 및 이를 제조하는 방법에 관한 것으로서, 구체적으로는 미세한 구멍을 정밀하게 가공할 수 있는 돌출전극부가 배열되어 있는 구조로 이루어져 미세한 증착개구부를 갖는 유기 증착 마스크 제조에 이용 가능한 다중배열전극과, 이를 제조하는 방법에 관한 것이다.
OLED(Organic Light Emitting Diodes) 소자는 감성화면구현, 고속응답속도, 자체발광, 박형제작, 저전력, 넓은 시야각 등의 특성을 지닐 뿐만 아니라 플렉시블(Flexible)한 기판을 사용할 수 있으므로 디스플레이 분야 및 조명 분야에서 크게 각광받고 있다.
특히, 유기 발광(OLED, Organic Light Emitting Diode) 표시 장치는 자체 발광 특성을 가지며, 액정 표시 장치(liquid crystal display device)와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있으며, 또한 넓은 시야각, 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 가진다는 점에서 주목받고 있다.
이러한 유기 발광 표시 장치는 여러 개의 서브 픽셀이 하나의 픽셀을 이루며, 유기 발광 표시 장치를 제조하는 과정에서 각각의 서브 픽셀은 여러 가지 방법에 의하여 형성시킬 수 있는데, 이중 하나의 방법이 증착법이다.
증착 방법을 이용하여 서브 픽셀을 형성하기 위해서는 기판 상에 형성될 박막 등의 패턴과 동일한 패턴의 증착개구부를 가지는 파인 메탈 마스크(FMM: fine metal mask)가 필요하다.
즉, 파인 메탈 마스크는 유기발광 다이오드 패널의 제조 공정에서 기판 상에 유기물을 증착하여 기판에 화소 패턴을 형성하는데 사용되는 것으로서, 기판 상에 형성하고자 하는 화소 패턴과 동일한 패턴의 증착개구부를 가지는 금속 박판을 말한다.
증착 공정을 간단히 설명하면, 기판 상에 형성될 박막 등의 패턴과 동일한 패턴의 증착개구부를 가지는 파인 메탈 마스크를 챔버 하단에 위치한 증착원과 기판 사이에 정렬한 후 증착원에서 유기물을 가열하면, 가열된 유기물은 승화되고 승화된 유기물은 상부에 위치한 파인 메탈 마스크의 증착개구부를 통과하여 기판 상에 증착하게 되면서, 기판 상에 원하는 패턴의 박막 즉, 화소 패턴이 형성된다.
이러한 파인 메탈 마스크는 유기 발광 표시 장치의 품질과 전체 수율에 상당히 큰 영향을 미치므로 파인 메탈 마스크의 중요성이 더욱 높아지고 있다.
최근에는, 가상 현실(VR, virtual reality) 기기 등 다양한 전자기기에서 초고해상도(UHD, Ultra High Definition)의 표시 장치가 요구됨에 따라 초고해상도(UHD급)의 패턴을 형성할 수 있는 미세한 크기의 증착개구부를 가지는 파인 메탈 마스크가 요구된다.
종래 위와 같은 파인 메탈 마스크를 제조하는 방법으로는 식각(etching) 방식과 전주도금 방식이 있다.
식각 방식은 포토 레지스트법에 의해 증착개구부의 패턴을 가지는 레지스트 층을 박판에 형성하거나 증착개구부의 패턴을 가진 필름을 박판에 부착한 후 박판을 식각(etching)하는 것이다.
그러나 식각방식에 의한 파인 메탈 마스크 제조방법은 파인 메탈 마스크가 대형화되고 증착개구부의 패턴이 미세화됨에 따라 폭 공차 및 증착개구부 가장자리의 공차를 정확하게 일치시킬 수 없다는 문제가 있다. 특히, 박판을 식각하여 파인 메탈 마스크를 제작하는 경우 박판이 오버 에칭이나 언더 에칭되는 경우 증착개구부의 규격을 균일하게 할 수 없다.
전주도금 방식은 몰드 상에 전해도금 한 후 이형 하여 얇은 박판을 제작하는 방식으로, 전기도금과 같은 조작으로 금속염 용액의 전기 분해에 의해서 몰드 위에 금속을 전해에 의해 필요한 두께로 증착시킨 후 몰드에서 박리하게 되면 몰드와 요철이 반대인 전기 주조품이 되는데 이러한 원리를 이용하여 파인 메탈 마스크를 제조하는 방법이다.
그러나 전주도금 방식에 의한 파인 메탈 제조방법은 몰드로부터 도금층을 분리하여야 하는데, 이때 높은 정밀도를 구현하기가 어렵고 도금 과정에서 박판이 뒤틀리는 변형이 발생하는 문제가 있다.
최근 공지된 파인 메탈 마스크 제조 방법으로, 한국공개특허 제10-2017-0104632호(공개일자: 2017. 9. 15)에는 박판의 하측과 상측 각각을 식각하는 방식이 공지된 바 있으며, 한국등록특허 제10-1900281호(공고일자: 2018. 9. 20)에는 상측은 식각하고 하측은 레이저를 이용하여 가공하는 방식이 공지된 바 있다.
특히, 최근에는 한국등록특허 제10-1900281호(공고일자: 2018. 9. 20)에 공지된 것과 같이, 식각 방식과 전주도금 방식에 따른 문제점을 해결하기 위한 방안으로 레이저를 이용하는 방법이 시도되고 있으나, 레이저를 이용하여 박판에 증착개구부를 형성하는 것은 공정 시간이 오래 걸릴 뿐만 아니라 고온의 열원을 이용하기 때문에 증착개구부 주위에 burr가 발생하여 표면 형상이 매끄럽지 못하다는 문제가 있다.
한국공개특허 제10-2017-0104632호 (공개일자: 2017. 9. 15) 한국등록특허 제10-1900281호 (공고일자: 2018. 9. 20)
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 미세한 구멍을 정밀하게 가공할 수 있는 돌출전극부가 배열되어 있는 구조로 이루어져 미세한 증착개구부를 갖는 유기 증착 마스크 제조에 이용 가능한 다중배열전극과, 이를 제조하는 방법을 제공함을 목적으로 한다.
본 발명의 일실시 예에 따른 돌출전극부가 배열된 다중배열전극은, 기판; 상기 기판 일면에 배열된 돌출부; 및 상기 기판 표면에 형성된 도금층;을 포함하고, 상기 돌출전극부는 상기 돌출부 표면에 상기 도금층이 형성된 것임을 특징으로 한다.
또한, 본 발명의 일실시 예에 따른 돌출전극부가 배열된 다중배열전극은, 상기 돌출부는 끝단으로 갈수록 폭이 좁아지도록 경사면을 가지는 것을 특징으로 한다.
또한, 본 발명의 일실시 예에 따른 돌출전극부가 배열된 다중배열전극은, 상기 돌출전극부 사이에 형성된 제2절연막을 더 포함할 수 있다.
또한, 본 발명의 일실시 예에 따른 돌출전극부가 배열된 다중배열전극은, 상기 도금층이 상기 기판 표면 전체에 형성된 것을 특징으로 한다.
한편, 본 발명의 일실시 예에 따른 돌출전극부가 배열된 다중배열전극의 제조 방법은, 기판 일면에 상기 돌출전극부 형성을 위한 패턴영역을 형성하는 패턴영역 형성 단계; 상기 패턴영역이 형성된 기판 일면을 식각하여 상기 기판 일면에 상기 돌출전극부 형성을 위한 돌출부를 형성하는 돌출부 형성 단계; 및 상기 기판 표면에 도금층을 형성하는 도금층 형성 단계;를 포함하고, 상기 돌출전극부는 상기 돌출부 표면에 상기 도금층이 형성된 것임을 특징으로 한다.
또한, 본 발명의 일실시 예에 따른 돌출전극부가 배열된 다중배열전극의 제조 방법은, 상기 돌출부 형성 단계는, 상기 패턴영역 이외의 영역을 식각하여 상기 패턴영역에 상기 돌출부를 형성하는 1차 식각 단계와, 상기 돌출부가 형성된 기판을 식각하여 상기 돌출부가 끝단으로 갈수록 폭이 좁아지도록 상기 돌출부의 측면에 경사면을 형성하는 2차 식각 단계를 포함할 수 있다.
또한, 본 발명의 일실시 예에 따른 돌출전극부가 배열된 다중배열전극의 제조 방법은, 상기 1차 식각 단계는 전기화학적 식각(electrochemical etching) 방식 또는 건식 식각(dry etching) 방식 중 어느 하나의 방식을 이용하고, 상기 2차 식각 단계는 습식 식각(wet etching) 방식을 이용하는 것을 특징으로 한다.
또한, 본 발명의 일실시 예에 따른 돌출전극부가 배열된 다중배열전극의 제조 방법은, 상기 돌출전극부 사이에 절연막을 형성하는 절연막 형성 단계를 더 포함할 수 있다.
또한, 본 발명의 일실시 예에 따른 돌출전극부가 배열된 다중배열전극의 제조 방법은, 상기 절연막 형성 단계는, 상기 돌출전극부가 형성된 상기 기판 일면에 절연층을 형성하는 절연층 형성 단계와, 상기 돌출전극부 단부에 형성된 절연층을 제거하는 절연층 제거 단계를 포함할 수 있다.
상기와 같은 구성을 가지는 본 발명의 일실시 예에 따른 돌출전극부가 배열된 다중배열전극의 제조 방법에 의하면, 미세한 구멍을 정밀하게 가공할 수 있는 돌출전극부가 배열되어 있는 구조로 이루어진 다중배열전극 제조가 가능하며, 이러한 다중배열전극을 이용하면, 증착 개구부의 가공정밀도가 우수하고, 그 크기와 간격을 작게 할 수 있어 높은 해상도를 구현할 수 있는 유기 증착 마스크를 제조할 수 있다.
본 발명에 따른 효과들은 이상에서 언급된 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위와 상세한 설명의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일실시 예에 따른 유기 증착 마스크를 개략적으로 나타내는 도면이다.
도 2는 본 발명의 제1실시 예에 따른 유기 증착 마스크의 제조 방법을 나타내는 흐름도이고, 도 3 내지 도 6은 본 발명의 제1실시 예에 따른 유기 증착 마스크의 제조 방법 과정을 설명하기 위한 도면들로서, 도 3은 박판 상에 패턴영역이 형성된 상태를 개략적으로 나타내는 도면이고, 도 4는 박판 상에 습식식각으로 제1개구부를 형성하는 상태를 개략적으로 나타내는 도면이고, 도 5는 도 4에서 포토레지스트가 제거된 상태를 개략적으로 나타내는 도면이고, 도 6은 제2개구부 형성 단계의 일 형태를 개략적으로 나타내는 도면이다.
도 7은 본 발명의 일실시 예에 따른 제2다중배열전극을 개략적으로 나타내는 부분 평면도이고, 도 8은 도 7의 개략적인 A-A 단면도이다.
도 9는 본 발명의 제2실시 예에 따른 유기 증착 마스크 제조방법을 나타내는 흐름도이고, 도 10 내지 도 13은 본 발명의 제2실시 예에 따른 유기 증착 마스크의 제조 방법 과정을 설명하기 위한 도면들로서, 도 10은 본 발명의 제2실시 예에 따른 제1개구부 형성 단계의 일 형태를 개략적으로 나타내는 도면이고, 도 11은 본 발명의 제2실시 예에 따른 제1개구부 형성 단계 이후 형성된 박판을 개략적으로 나타내는 도면이고, 도 12는 본 발명의 제2실시 예에 따른 제2개구부 형성 단계의 일 형태를 개략적으로 나타내는 도면이고, 도 13은 본 발명의 제2실시 예에 따른 유기 증착 마스크 제조방법에 의해 제조된 유기 증착 마스크를 개략적으로 나타내는 도면이다.
도 14는 본 발명의 제3실시 예에 따른 유기 증착 마스크 제조방법을 나타내는 흐름도이고, 도 15는 본 발명의 제3실시 예에 따른 유기 증착 마스크 제조방법의 일 형태를 개략적으로 나타내는 도면이다.
도 16은 본 발명의 제4실시 예에 따른 유기 증착 마스크 제조방법을 나타내는 흐름도이고, 도 17은 본 발명의 제4실시 예에 따른 유기 증착 마스크 제조방법의 일 형태를 개략적으로 나타내는 도면이고, 도 18은 본 발명의 제4실시 예에 따른 유기 증착 마스크 제조방법에 의해 제조된 유기 증착 마스크를 개략적으로 나타내는 도면이다.
도 19는 본 발명의 일실시 예에 따른 돌출전극부가 배열된 다중배열전극을 개략적으로 나타내는 도면이다.
도 20은 본 발명의 일실시 예에 따른 돌출전극부가 배열된 다중배열전극의 제조 방법을 나타내는 흐름도이다.
도 21은 본 발명의 일실시 예에 따른 패턴영역 형성 단계 이후 기판 상에 패턴영역이 형성된 상태를 개략적으로 나타내는 도면이다.
도 22 내지 도 24는 본 발명의 일실시 예에 따른 돌출부 형성 단계를 설명하기 위한 도면들로서, 도 22는 본 발명의 일실시 예에 따른 돌출부 형성 단계의 제1 식각 단계의 일 형태를 개략적으로 나타내는 도면이고, 도 23은 도 22에 따른 제1 식각 단계 이후 기판 상에 돌출부가 형성된 상태를 개략적으로 나타내는 도면이고, 도 24는 본 발명의 일실시 예에 따른 돌출부 형성 단계의 제2 식각 단계 이후 기판 상에 경사면을 갖는 돌출부가 형성된 상태를 개략적으로 나타내는 도면이다.
도 25는 본 발명의 일실시 예에 따른 도금층 형성 단계 이후 돌출부가 형성된 기판 상에 도금층이 형성된 상태를 개략적으로 나타내는 도면이다.
도 26 및 도 27은 본 발명의 일실시 예에 따른 절연막 형성 단계를 설명하기 위한 도면들로서, 도 26은 본 발명의 일실시 예에 따른 절연막 형성 단계의 절연층 형성 단계 이후 기판 상에 절연층이 형성된 상태를 개략적으로 나타내는 도면이고, 도 27은 본 발명의 일실시 예에 따른 절연막 형성 단계의 절연층 제거 단계의 일 형태를 개략적으로 나타내는 도면이다.
이하에서는 첨부한 도면을 참조하여 실시예를 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 동일한 구성요소는 동일한 도면 부호를 부여하고, 이에 대한 중복설명은 생략한다.
제1, 제2 등의 용어는 구성요소를 설명하는데 사용될 수 있으나, 상기 구성요소들은 상기 용어들에 한정되지 않고, 하나의 구성요소를 다른 구성요소와 구별하는 목적으로만 사용된다.
어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.
도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다. 실시 예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(over)", "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(over)", "상(on)" 및 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다.
또한, "~상에"라 함은 대상 부재의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력방향을 기준으로 상부에 위치하는 것을 의미하는 것은 아니다.
각 실시예는 독립적으로 실시되거나 함께 실시될 수 있으며, 발명의 목적에 부합하게 일부 구성요소는 제외될 수 있다.
한편, 본 발명에서 유기 증착 마스크라 함은 OLED(Organic Light Emitting Diode) 제조 공정에서 유기증착 표면에 유기물 박막 패턴을 형성하기 위한 증착개구부가 형성된 박판을 의미하는 것으로서, 유기 발광 표시 장치의 제조 공정에서 표시 기판에 화소를 형성할 수 있도록 구성된 파인 메탈 마스크(FMM, Fine Metal Mask)일 수 있으나, 본 발명의 범위가 반드시 이에 한정되는 것은 아니다.
본 발명의 일 실시예에 따른 유기 증착 마스크의 제조 방법을 설명하기 전에 이해의 편의를 위해서 유기 증착 마스크를 먼저 설명한다.
도 1은 본 발명의 일실시 예에 따른 유기 증착 마스크를 개략적으로 나타내는 도면이다.
도 1을 참조하면, 본 발명의 일실시 예에 따른 유기 증착 마스크(10)는 박판 (11) 상에 증착개구부(14) 패턴이 형성된다.
상기 박판(11)은 인바 소재의 박판(invar sheet)일 수 있다. 상기 인바(invar) 소재는 Fe 64%, Ni 36%로 형성된 합금으로서, 열팽창 계수가 매우 작은 소재이며, 상기 인바 소재로 이루어지는 상기 박판(10)의 두께는 대략 20㎛ 일 수 있다.
상기 증착개구부(14)는 증착 공정에서 증착원에서 승화된 유기 분자를 증착대상을 향하여 통과시키는 통로로서, 박판(11)의 일면(12)에 형성되어 증착원과 대향하는 제1개구부(15)와, 박판(11)의 반대면(13)에 상기 제1개구부(15)와 연통되도록 형성되어 증착대상과 대향하는 제2개구부(16)로 이루어질 수 있다.
또한, 상기 증착개구부(14) 패턴은 유기증착 표면에 형성될 박막 등의 패턴과 동일한 패턴일 수 있다.
예를 들어, 상기 증착개구부(14)의 패턴은 유기발광 표시장치의 제조 공정에서 기판 상에 형성하고자 하는 화소 패턴일 수 있으며, 상기 제2개구부(16)의 크기는 기판 상에 형성할 서브 픽셀의 크기일 수 있다.
또한, 상기 증착개구부(14)의 단면 형상 특히, 상기 제2개구부(16)의 단면 형상은 기판 상에 형성할 서브 픽셀의 형상 즉, 유기 발광 표시장치가 구비하는 화소의 형상에 따른 형상과 동일한 것으로, 원형, 직사각형 등의 다양한 형상으로 이루어질 수 있다.
또한, 상기 증착개구부(14)의 패턴은 다수의 증착개구부(14)가 일정한 간격으로 배열된 패턴일 수 있다.
또한, 제1개구부(15)의 폭은 제2개구부(16)의 폭보다 크게 형성될 수 있다. 이는 상기 증착개구부(14)를 통한 유기 발광 물질의 증착 과정에서 입사각이 제한되어 증착막이 균일하지 않게 형성되는 것을 방지하기 위한 것이다.
이하, 본 발명에 따른 유기 증착 마스크 제조 방법의 다양한 실시 예들에 대하여 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 제1실시 예에 따른 유기 증착 마스크의 제조 방법을 나타내는 흐름도이고, 도 3 내지 도 6은 본 발명의 제1실시 예에 따른 유기 증착 마스크의 제조 방법 과정을 설명하기 위한 도면들이다.
먼저, 도 2를 참조하면, 본 발명의 제1실시 예에 다른 유기 증착 마스크 제조 방법(S10)은 박판(11)의 일면(12)에 제1개구부(15)를 형성하는 제1개구부 형성 단계(S11)와, 상기 박판(11)의 반대면(13)에 상기 제1개구부(15)에 연통하도록 제2개구부(16)를 형성하는 제2개구부 형성 단계(S12)를 포함할 수 있다.
상기 제1개구부 형성 단계(S11)는 식각(etching) 방식으로 제1개구부(15)를 형성할 수 있다.
예를 들어, 상기 제1개구부 형성 단계(S11)는 박판(11)의 일면(12)에 패턴영역(17)을 형성하는 패턴영역 형성 단계(S13)와, 상기 패턴영역(17)을 소정의 두께만큼 식각하여 박판(11)의 일면(12)에 제1개구부(15)를 형성하는 식각 단계(S14)를 포함할 수 있다.
도 3은 박판 상에 패턴영역이 형성된 상태를 개략적으로 나타내는 도면이다.
도 3을 참조하면, 상기 패턴영역 형성 단계(S13)는 포토레지스트(photoresist, 18)를 이용하여 패턴영역(17)을 형성할 수 있다.
포토레지스트(18)는 광을 조사하면 화학 변화를 일으키는 재료로서, 광에 노출됨으로써 약품에 대하여 불용성이 되는 네거티브 타입(negative type)과, 반대로 광에 노출됨으로써 약품에 대하여 가용성이 되는 포지티브 타입(positive type)이 있다.
이를 이용한 상기 패턴영역 형성 단계(S13)는, 박판(11)의 일면(12)에 포토레지스트(18)를 도포하고, 패턴영역(17)이 형성된 포토마스크를 포토레지스트(18) 상에 올려서 광을 조사하고, 상기 광이 조사된 포토레지스트(18)를 현상함으로써 상기 포토레지스트(18)가 도포된 박판(11)의 일면(12)에 패턴영역(17)을 형성할 수 있다.
이때, 포토레지스트(18)가 네거티브 타입이면, 현상 단계를 통해 패턴영역(17)을 제외한 부분만 남게 되고, 포토레지스트(18)가 포지티브 타입이면, 현상 단계를 통해 패턴영역(17)만이 남게 된다.
도 3에서 보이는 바와 같이, 본 실시 예에 따른 패턴영역 형성 단계(S13)는 네거티브 타입의 포토레지스트(18)를 이용할 수 있다.
본 실시 예에서는 포토레지스트(18)를 이용하여 패턴영역(17)을 형성하였으나, 본 발명은 이에 한정하는 것은 아니며, 예를 들어 드라이필름(DFR)을 이용하여 패턴영역(17)을 형성하는 것도 가능하며, 본 발명은 패턴영역(17) 형성 방법에 의해 한정되지 않는다.
도 4는 박판 상에 습식식각으로 제1개구부를 형성하는 상태를 개략적으로 나타내는 도면이다.
도 4에서 보이는 바와 같이, 상기 식각 단계(S14)에서는 습식식각을 이용하여 박판(11)의 일면(12)에 형성된 패턴영역(17)에 제1개구부(15)를 형성할 수 있다.
습식식각(wet etching) 방식은 용해성 화학물질을 이용하여 제거가 필요한 부분만을 선택적으로 용해시켜서 식각하는 방식으로, 상기 습식식각 방식은 등방성 식각이므로, 도 4에서 보이는 바와 같이, 패턴영역(17)을 형성하는 포토레지스트(18)의 윗부분이 함께 식각되어 패턴영역(17)의 폭보다 넓게 식각이 이루어질 수 있다.
또한, 상기 습식식각 방식은 패턴영역(17)이 형성된 박판(11)을 용해성 화학물질에 침지시켜 행해질 수 있는데, 이 경우 박판(11)의 반대면(13)이 식각되지 않도록 하기 위해 상기 박판(11)의 반대면(13) 전체에도 포토레지스트(18)를 도포할 수 있다.
도 5는 도 4에서 포토레지스트가 제거된 상태를 개략적으로 나타내는 도면이다.
도 5에서 보이는 바와 같이, 상기 식각 단계(S14)에서 패턴영역(17)에 습식식각으로 제1개구부(15)를 형성한 후 상기 박판(11) 상에 남아있는 포토레지스트(18)를 제거하면, 박판(11)의 일면에 소정 깊이의 폭이 넓은 대략 반원의 형상을 가지는 제1개구부(15)를 형성할 수 있다.
도 6은 제2개구부 형성 단계의 일 형태를 개략적으로 나타내는 도면이다.
도 6을 참조하면, 상기 제2개구부 형성 단계(S12)는 제2돌출전극부(30)가 배열된 제2다중배열전극(20)을 이용한 전해가공으로 박판(11)의 반대면(13)에 상기 제1개구부(15)에 연통하도록 제2개구부(16)를 형성할 수 있다.
전해가공(electrochemical machining, ECM)은 금속재료가 전기 화학적 용해를 할 때 그 진행을 방해하는 음극에서 발생하는 가스와 양극 생성물인 금속 산화물이 생기는데 이를 제거하면서 가공하는 방법을 말한다.
예를 들어, 가공해야 할 형태로 만든 전극을 음극으로 하고, 피가공물을 양극으로 각각의 마주보는 면과 면 사이에 적정 간격을 형성하여 전해액에 담그고 전류를 인가하면 피가공물은 음극의 표면 형상과 같이 가공될 수 있다.
즉, 본 발명의 제1실시 예에 따른 유기 증착 마스크 제조 방법(S10)은 제1개구부(15)는 습식식각으로 형성하고, 제2개구부(16)는 제2돌출전극부(30)가 배열된 제2다중배열전극(20)을 이용한 전해가공으로 형성하는 것이다.
상기 제1개구부(15)는 증착원과 대항하는 개구부로서, 제2개구부(16)와 비교하여 큰 폭과 깊이를 가지도록 빠른 속도로 형성할 필요가 있는 반면, 제2개구부(16)는 증착대상과 대향하는 개구부로서, 직접적으로 유기증착 표면에 형성하고자 하는 박막 등의 패턴을 형성하게 되므로, 미세하고 정밀하게 형성할 필요가 있다.
이를 위해, 본 발명의 제1실시 예에 따른 유기 증착 마스크 제조 방법(S10)은 제1개구부(15)를 습식식각을 이용하여 빠른 속도로 제1개구부(16)의 폭과 깊이를 제2개구부(16)의 폭과 깊이보다 크게 형성한 것이고, 제2개구부(16)를 제2돌출전극부(30)가 배열된 제2다중배열전극(20)을 이용하여 미세하고 정밀하게 형성한 것이다.
상세히, 상기 제2개구부 형성 단계(S12)는 제2다중배열전극(20)을 제2돌출전극부(30)가 제1개구부(15)에 대향하도록 박판(11)의 반대면(13)에 소정간격 이격된 상태로 정렬하는 제2다중배열전극 정렬 단계(S15)와, 상기 제1개구부(15)가 형성된 박판(11)과 제2돌출전극부(30)가 전해액에 침지된 상태에서 상기 박판(11)과 제2돌출전극부(30)에 전원을 인가하여 상기 박판(11)의 반대면(13)에 제1개구부(15)에 연통하도록 제2개구부(16)를 형성하는 제2전해가공 단계(S16)를 포함할 수 있다.
도 6에서 보이는 바와 같이, 상기 제2개구부 형성 단계(S12)는 상기 제1개구부(15)가 형성된 박판(11)과 상기 제2돌출전극부(30)를 전해액이 채워진 가공조(19)에 서로 적정 간격을 두고 정렬시킨 상태로 침지시키고, 상기 제2돌출전극부(30)를 상기 박판(11)과 전기적으로 연결시킨 상태에서 전원부를 통해 전원을 인가함으로써 행해질 수 있다.
이때, 상기 제2돌출전극부(30)를 음극으로 하고, 상기 박판(11)을 양극으로 하여 전원을 인가하면, 상기 박판(11)의 반대면(13)에는 상기 박판(11)의 반대면(13)과 대향하는 상기 제2돌출전극부(30)의 단면 형상과 같이 가공되면서 제1개구부(15)에 연통하는 제2개구부(16)를 형성할 수 있다.
여기서, 상기 제2돌출전극부(30)의 단면 형상은 형성하고자 하는 상기 제2개구부(16)의 단면 형상과 대략 동일한 형상을 가질 수 있다. 즉, 상기 제2돌출전극부(30)의 단면 형상은 유기증착 표면에 형성될 박막과 동일한 형상을 가질 수 있다. 예를 들어, 상기 제2돌출전극부(30)의 단면 형상은 유기발광 표시장치의 제조 공정에서 기판 상에 형성할 서브 픽셀의 형상 즉, 유기 발광 표시장치가 구비하는 화소의 형상에 따른 형상과 동일한 것으로, 원형, 직사각형 등의 다양한 형상으로 이루어질 수 있다.
또한, 상기 제2다중배열전극(20)에 배열된 상기 제2돌출전극부(30)의 배열 간격은 상기 박판(11)의 반대면(13)에 배열된 제2개구부(16)의 배열 간격과 동일할 수 있다.
그러면, 상기 제2전해가공 단계(S16)에서 상기 제2개구부(16)는 상기 제2돌출전극부(30)에 의해 미세하고 정밀하게 박판(11)의 반대면(13)에 형성될 수 있다.
이때, 상기 제2돌출전극부(30)는 끝단으로 갈수록 폭이 좁아지도록 경사면(34)을 가질 수 있으며, 그에 따라 상기 제2돌출전극부(30)는 대략 테이퍼진 형상으로 이루어질 수 있다.
그러면, 상기 제2전해가공 단계(S16)에서 상기 제2돌출전극부(30)에 전류 인가시 상기 제2돌출전극부(30)의 끝단부에 전류를 집중시킬 수 있어서, 전해가공 효율을 증대시킬 수 있다.
이하 도면을 참조하여 본 발명의 일실시 예에 따른 제2다중배열전극에 대하여 상세히 설명한다.
도 7은 본 발명의 일실시 예에 따른 제2다중배열전극을 개략적으로 나타내는 부분 평면도이고, 도 8은 도 7의 개략적인 A-A 단면도이다.
도 7 및 도 8을 참조하면, 본 발명의 일실시 예에 따른 제2다중배열전극(20)은 제2기판(21), 제2기판(21) 일면(22)에 배열된 제2돌출부(25) 및 제2기판(21) 표면에 형성된 제2도금층(27)을 포함할 수 있다.
이때, 상기 제2돌출전극부(30)는 상기 제2돌출부(25) 표면에 상기 제2도금층(27)이 형성된 것일 수 있다.
상기 제2기판(21)은 실리콘 웨이퍼(Si wafer)일 수 있다. 그러면 상기 제2기판(21)은 우수한 평탄도를 가질 수 있고, 상기 제2기판(21) 상에 전해가공을 위한 다수의 제2돌출부(25)를 초미세 형상으로 가공할 수 있다.
상기 제2돌출부(25)는 상기 제2돌출전극부(30)의 뼈대를 이루는 구성으로, 상기 제2돌출전극부(30)와 동일한 형상을 가질 수 있으며, 또한 상기 제2돌출전극부(30)의 배열 패턴과 동일하게 배열될 수 있다.
즉, 상기 제2돌출부(25)는 끝단으로 갈수록 폭이 좁아지도록 경사면(26)을 가질 수 있으며, 그에 따라 상기 제2돌출부(25)는 테이퍼진 형상을 가질 수 있다.
또한, 상기 제2기판(21) 상에 배열되는 상기 제2돌출부(25)의 패턴은 제2개구부(16)의 패턴 즉, 유기증착 표면에 형성될 박막 패턴과 동일한 패턴일 수 있으며, 따라서 상기 제2돌출부(25)가 제2기판(21) 상에 배열되는 간격은 상기 제2개구부(16)가 박판(11)의 반대면(13)에 배열되는 간격과 동일할 수 있다.
예를 들어, 상기 제2돌출부(25)의 패턴은 유기발광 표시장치의 제조 공정에서 기판 상에 형성할 화소 패턴일 수 있으며, 상기 제2돌출부(25)가 제2기판(21) 상에 배열되는 간격은 유기발광 표시장치의 제조 공정에서 기판 상에 형성할 서브 픽셀 간의 간격일 수 있다.
또한, 도면에는 상기 제2돌출부(25)의 단면 형상으로 사각형인 것이 도시되지만, 본 발명은 이에 한정하지 않으며, 상기 제2돌출부(25)의 단면 형상은 형성하고자 하는 상기 제2개구부(16)의 단면 형상과 대략 동일한 형상을 가질 수 있다. 즉, 상기 제2돌출부(25)의 단면 형상은 유기증착 표면에 형성될 박막과 동일한 형상을 가질 수 있다.
예를 들어, 상기 제2돌출부(25)의 단면 형상은 유기발광 표시장치의 제조 공정에서 기판 상에 형성할 서브 픽셀의 형상 즉, 유기 발광 표시장치가 구비하는 화소의 형상에 따른 형상과 동일한 것으로, 원형, 직사각형 등의 다양한 형상으로 이루어질 수 있다.
또한, 도면에는 상기 제2돌출부(25)의 수직단면이 대략 사다리꼴 형상인 것이 도시되지만, 본 발명은 이에 한정하는 것은 아니며, 사각뿔, 원뿔 등과 같이 끝단부가 뾰족한 뿔의 형상으로 이루어질 수도 있다.
상기 제2다중배열전극(20)은 상기 제2돌출전극부(30) 사이에 형성된 제2절연막(28)을 더 포함할 수 있다. 이는 상기 제2전해가공 단계(S16)에서 상기 제2돌출전극부(30)에 전류인가시 전류 확산을 방지하기 위함이다.
상기 제2도금층(27)은 제2기판(21) 표면 전체 즉, 제2기판(21)의 일면(22)과 반대면(23), 제2돌출부(25)의 표면, 제2기판(21)의 측면(24) 전체에 형성될 수 있다.
그러면, 상기 모든 제2돌출전극부(30)들과 상기 제2기판(21)의 반대면(23)은 상기 제2도금층(27)을 통해 서로 전기적으로 연결될 수 있으며, 그에 따라 상기 제2전해가공 단계(S16)에서의 상기 제2돌출전극부(30)에 대한 전류 인가는, 상기 제2돌출전극부(30)가 배열된 상기 제2기판(21) 일면(22)의 반대면(23)을 통해 상기 배열된 제2돌출전극부(30) 전체에 전류를 인가할 수 있다.
도 9는 본 발명의 제2실시 예에 따른 유기 증착 마스크 제조방법을 나타내는 흐름도이고, 도 10 내지 도 13은 본 발명의 제2실시 예에 따른 유기 증착 마스크의 제조 방법 과정을 설명하기 위한 도면들이다.
먼저, 도 9를 참조하면, 본 발명의 제2실시 예에 따른 유기 증착 마스크 제조 방법(S20)은, 제1개구부 형성 단계(S21)가 식각 방식이 아닌 제2개구부 형성 단계(S22)와 마찬가지로 전해가공을 이용하여 제1개구부(15)를 형성할 수 있다.
도 10은 본 발명의 제2실시 예에 따른 제1개구부 형성 단계의 일 형태를 개략적으로 나타내는 도면이고, 도 11은 본 발명의 제2실시 예에 따른 제1개구부 형성 단계 이후 형성된 박판을 개략적으로 나타내는 도면이다.
도 9 내지 도 11을 참조하면, 본 발명의 제2실시 예에 따른 제1개구부 형성 단계(S21)는, 제1돌출전극부(50)가 배열된 제1다중배열전극(40)을 박판(11)의 일면(12)에 소정간격 이격된 상태로 정렬하는 제1다중배열전극 정렬 단계(S23)와, 상기 박판(11)과 상기 제1돌출전극부(50)가 전해액에 침지된 상태에서 상기 박판(11)과 상기 제1돌출전극부(50)에 전원을 인가하여 상기 박판(11)의 일면(12)에 상기 제1개구부(15)를 형성하는 제1전해가공 단계(S24)를 포함할 수 있다.
도 10에서 보이는 바와 같이, 상기 제1개구부 형성 단계(S21)는 상기 박판(11)과 상기 제1돌출전극부(50)를 전해액이 채워진 가공조(19)에 서로 적정 간격을 두고 정렬시킨 상태로 침지시키고, 상기 제1돌출전극부(30)를 상기 박판(11)과 전기적으로 연결시킨 상태에서 전원부를 통해 전원을 인가함으로써 행해질 수 있다.
이때, 상기 제1돌출전극부(50)를 음극으로 하고, 상기 박판(11)을 양극으로 하여 전원을 인가하면, 상기 박판(11)의 일면(12)에는 상기 박판(11)의 일면(12)과 대향하는 상기 제1돌출전극부(50)의 단면 형상과 같이 가공되면서 제1개구부(15)를 형성할 수 있다.
여기서, 상기 제1돌출전극부(50)의 단면 형상은 형성하고자 하는 상기 제1개구부(15)의 단면 형상과 대략 동일한 형상을 가질 수 있다.
또한, 상기 제1다중배열전극(40)에 배열된 상기 제1돌출전극부(50)의 배열 간격은 상기 박판(11)의 일면(12)에 배열된 제1개구부(15)의 배열 간격과 동일할 수 있다.
상기 제1돌출전극부(50)는 끝단으로 갈수록 폭이 좁아지도록 경사면(54)을 가질 수 있으며, 그에 따라 상기 제1돌출전극부(50)는 대략 테이퍼진 형상으로 이루어질 수 있다.
그러면, 상기 제1전해가공 단계(S24)에서 상기 제1돌출전극부(50)에 전류 인가시 상기 제1돌출전극부(50)의 끝단부에 전류를 집중시킬 수 있어서, 전해가공 효율을 증대시킬 수 있다.
또한, 도 11에서 보이는 바와 같이, 상기 제1전해가공 단계(S24)에서 상기 제1개구부(15)는 상기 테이퍼진 형상을 가지는 제1돌출전극부(50)에 의해 박판(11)의 일면(12)에 입구가 넓고 아래로 갈수록 폭이 좁아지는 대략 테이퍼진 형상을 가지는 제1개구부(15)를 형성할 수 있다.
도 12는 본 발명의 제2실시 예에 따른 제2개구부 형성 단계의 일 형태를 개략적으로 나타내는 도면이다.
도 12를 참조하면, 본 발명의 제2실시 예에 따른 제2개구부 형성 단계(S22)는, 제2다중배열전극(20)을 제2돌출전극부(30)가 상기 제1개구부(15)에 대향하도록 상기 박판(11)의 반대면(13)에 소정간격 이격된 상태로 정렬하는 제2다중배열전극 정렬 단계(S25)와, 상기 제1개구부(15)가 형성된 박판(11)과 상기 제2돌출전극부(30)가 전해액에 침지된 상태에서 상기 박판(11)과 상기 제2돌출전극부(30)에 전원을 인가하여 상기 박판(11)의 반대면(13)에 상기 제1개구부(15)에 연통하도록 상기 제2개구부(16)를 형성하는 제2전해가공 단계(S26)을 포함할 수 있다.
본 발명의 제2실시 예에 따른 제2개구부 형성 단계(S22)는 상기 제1실시 예에 따른 제2개구부 형성 단계(S12)와 실질적으로 동일하므로, 이에 대한 상세한 설명은 상기 제1실시 예에서의 상세한 설명을 원용한다.
상술한 바와 같이, 본 발명의 제2실시 예에 따른 유기 증착 마스크 제조 방법(S20)은, 상기 제1실시 예에 따른 유기 증착 마스크 제조 방법(S10)과 비교하여, 상기 제1개구부 형성 단계(S21)가 식각 방식이 아닌 상기 제2개구부 형성 단계(S22)와 마찬가지로 제1돌출전극부(50)가 배열된 제1다중배열전극(40)를 이용한 전해가공을 이용하여 형성한다는 점에서 차이가 있다.
도 13은 본 발명의 제2실시 예에 따른 유기 증착 마스크 제조방법에 의해 제조된 유기 증착 마스크를 개략적으로 나타내는 도면이다.
도 13에서 보이는 바와 같이, 본 발명의 제2실시 예에 따른 유기 증착 마스크 제조방법에 의해 제조된 유기 증착 마스크(55)는, 상기 제1실시 예에 따른 유기 즈착 마스크 제조방법에 의해 제조된 유기 증착 마스크(10)(도 1 참조)와 비교하여, 제1개구부(15)의 입구 폭을 줄일 수 있게 됨에 따라 증착개구부(14)의 간격을 줄일 수 있으며, 그에 따라 유기 발광 표시장치에서의 높은 해상도를 구현할 수 있다.
한편, 상기 제1다중배열전극(40)과 제1돌출전극부(50)의 구체적인 구성은 상기 제2다중배열전극(20)과 제2돌출전극부(30)의 구성과 실질적으로 동일한 구성으로 이루어질 수 있다.
도 10을 참조하면, 상기 제1다중배열전극(40)은 제1기판(41), 제1기판(41) 일면(42)에 배열된 제1돌출부(45) 및 제1기판(41) 표면에 형성된 제1도금층(47)을 포함할 수 있다.
이때, 상기 제1돌출전극부(50)는 상기 제1돌출부(45) 표면에 상기 제1도금층(47)이 형성된 것일 수 있다.
상기 제1기판(21)은 실리콘 웨이퍼(Si wafer)일 수 있다.
상기 제1돌출부(45)는 상기 제1돌출전극부(50)의 뼈대를 이루는 구성으로, 상기 제1돌출전극부(50)와 동일한 형상을 가질 수 있으며, 또한 상기 제1돌출전극부(50)의 배열 패턴과 동일하게 형성될 수 있다.
즉, 상기 제1돌출부(45)는 끝단으로 갈수록 폭이 좁아지도록 경사면(46)을 가질 수 있으며, 그에 따라 상기 제1돌출부(25)는 테이퍼진 형상을 가질 수 있다.
또한, 상기 제1기판(41) 상에 배열되는 상기 제1돌출부(45)의 패턴은 제1개구부(15)의 패턴과 동일한 패턴일 수 있으며, 따라서 상기 제1돌출부(45)가 제1기판(41) 상에 배열되는 간격은 상기 제1개구부(15)가 박판(11)의 일면(12)에 배열되는 간격과 동일할 수 있다.
또한, 상기 제1돌출부(45)의 단면 형상은 형성하고자 하는 상기 제1개구부(15)의 단면 형상과 대략 동일한 형상을 가질 수 있으며, 도면에는 상기 제1돌출부(45)의 수직단면이 대략 사다리꼴 형상인 것이 도시되지만, 본 발명은 그에 한정하는 것은 아니며, 사각뿔, 원뿔 등과 같이 끝단부가 뾰족한 뿔의 형상으로 이루어질 수도 있다.
또한, 상기 제1다중배열전극(40)은 상기 제1돌출전극부(50) 사이에 형성된 제1절연막(48)을 더 포함할 수 있으며, 상기 제1도금층(47)은 제1기판(41) 표면 전체 즉, 제1기판(41)의 일면(42)과 반대면(43), 제1돌출부(45)의 표면, 제1기판(41)의 측면(44) 전체에 형성될 수 있다.
그러면, 상기 모든 제1돌출전극부(50)들과 상기 제1기판(41)의 반대면(43)은 상기 제1도금층(47)을 통해 서로 전기적으로 연결될 수 있으며, 그에 따라 상기 제1전해가공 단계(S24)에서의 상기 제1돌출전극부(50)에 대한 전류 인가는, 상기 제1돌출전극부(50)가 배열된 상기 제1기판(41) 일면(42)의 반대면(43)을 통해 상기 배열된 제1돌출전극부(50) 전체에 전류를 인가할 수 있다.
상기 제1다중배열전극(40)의 각 구성은 상기 제2다중배열전극(20)의 각 구성과 실질적으로 동일하므로, 상기 제1다중배열전극(40)의 각 구성에 대한 상세한 설명은 상기 제2다중배열전극(20)의 각 구성에 대한 상세한 설명을 원용한다.
한편, 상기 제1돌출전극부(50)의 크기는 상기 제2돌출전극부(30)의 크기보다 크게 형성될 수 있다. 예를 들어, 상기 제1돌출전극부(50)의 폭 또는/및 높이는 상기 제2돌출전극부(30)의 폭 또는/및 높이보다 크게 형성될 수 있다.
그러면, 상기 제1돌출전극부(50)에 의한 제1개구부(15) 형성시간을 단축시킬 수 있을 뿐만 아니라, 제1개구부(15)의 크기를 제2개구부(16)의 크기보다 크게 형성할 수 있다.
또는, 상기 제1전해가공 단계(S24)에서 상기 제1돌출전극부(50)에 가해지는 전류 세기는, 상기 제2전해가공 단계(S26)에서 상기 제2돌출전극부(30)에 가해지는 전류 세기보다 더 크게 할 수도 있다.
그러면, 상기 제1돌출전극부(50)의 크기를 상기 제2돌출전극부(30)의 크기보다 크게 형성한 경우와 마찬가지로, 제1개구부(15)의 형성시간을 단축시킬 수 있다. 이는 상기 제1돌출전극부(50)의 크기와 상기 제2돌출전극부(30)의 크기가 동일한 경우라 하더라도, 가해지는 전류 세기가 커지면 가공정밀도는 떨어지는 반면 가공속도가 빨라질 수 있기 때문이다.
또한, 상기 제1돌출전극부(50)의 크기를 상기 제2돌출전극부(30)의 크기보다 크게 함과 동시에, 상기 제1전해가공 단계(S24)에서 상기 제1돌출전극부(50)에 가해지는 전류 세기를 상기 제2전해가공 단계(S26)에서 상기 제2돌출전극부(30)에 가해지는 전류 세기보다 더 크게 할 수도 있다.
전술한 바와 같이, 상기 제1개구부(15)의 형성은 가공정밀도보다 가공속도가 중요하며, 상기 제2개구부(16)의 형성은 가공속도보다 가공정밀도가 중요하기 때문이다.
도 14는 본 발명의 제3실시 예에 따른 유기 증착 마스크 제조방법을 나타내는 흐름도이고, 도 15는 본 발명의 제3실시 예에 따른 유기 증착 마스크 제조방법의 일 형태를 개략적으로 나타내는 도면이다.
도 14 및 도 15를 참조하면, 본 발명의 제3실시 예에 따른 유기 증착 마스크 제조 방법(S30)은, 상기 제2실시 예에 따른 유기 증착 마스크 제조 방법(S20)과 비교하여, 상기 제2실시 예에서의 제1개구부 형성 단계(S21)와 제2개구부 형성 단계(S22)가 동시에 이루어진다는 점에서 차이가 있으므로, 이하에서는 상기 차이에 대해서만 설명하기로 하며, 다른 상세한 설명들은 상기 제2실시 예에서의 상세한 설명을 원용한다.
본 발명의 제3실시 예에 따른 유기 증착 마스크 제조 방법(S30)은 제1다중배열전극(40)을 박판(11)의 일면(12)에 소정간격 이격된 상태로 정렬하고, 제2다중배열전극(20)을 제2돌출전극부(30)가 상기 제1돌출전극부(50)에 대향하도록 상기 박판(11)의 반대면(13)에 소정간격 이격된 상태로 정렬하는 제1,2 다중배열전극 정렬 단계(S33)와, 상기 박판(11), 상기 제1돌출전극부(50) 및 상기 제2돌출전극부(30)가 전해액에 침지된 상태에서 상기 박판(11), 상기 제1돌출전극부(50) 및 상기 제2돌출전극부(30)에 전원을 인가하여 제1개구부(15)와 제2개구부(16)가 서로 연통되도록 상기 박판(11)의 일면(12)과 반대면(13) 각각에 상기 제1개구부(15)와 상기 제2개구부(16)를 동시에 형성하는 전해가공 단계(S34)를 포함할 수 있다.
그러면, 도 13에 도시된 유기 증착 마스크(55)의 제조시간을 현저히 줄일 수 있다.
도 15에서 보이는 바와 같이, 본 발명의 제3실시 예에 따른 유기 증착 마스크의 제조방법(S30)은, 상기 제1돌출전극부(50)와 상기 제2돌출전극부(30) 각각을 전해액이 채워진 가공조(19)에 상기 박판(11)을 사이에 둔 상태로 서로 적정 간격을 두고 정렬시킨 상태로 침지시키고, 상기 제1돌출전극부(50)와 상기 제2돌출전극부(30)를 상기 박판(11)과 전기적으로 연결시킨 상태에서 전원부를 통해 전원을 인가함으로써 행해질 수 있다.
이때, 상기 제1돌출전극부(50)와 상기 제2돌출전극부(30)를 음극으로 하고, 상기 박판(11)을 양극으로 하여 전원을 인가하면, 상기 박판(11)의 일면(12)에는 상기 박판(11)의 일면(12)과 대향하는 상기 제1돌출전극부(50)의 단면 형상과 같이 가공되면서 제1개구부(15)가 형성됨과 동시에, 상기 박판(11)의 반대면(13)에는 상기 박판(110의 반대면(13)과 대향하는 상기 제2돌출전극부(30)의 단면 형상과 같이 가공되면서 제2개구부(16)가 형성될 수 있다.
한편, 상기 제2실시 예에서와 마찬가지로, 제1돌출전극부(50)의 크기는 제2돌출전극부(30)의 크기보다 크게 형성할 수 있으며, 상기 제1돌출전극부(50)에 가해지는 전류 세기는 상기 제2돌출전극부(30)에 가해지는 전류 세기보다 더 크게 할 수 있음은 전술한 바와 같으며, 이에 대한 상세한 설명은 상기 제2실시 예에서의 상세한 설명을 원용한다.
즉, 본 실시 예에 따른 마스크 제조 방법은, 상기 제2실시 예에서와 마찬가지로, 제1돌출전극부(50)와 제2돌출전극부(30)의 크기를 서로 다르게 하거나, 제1돌출전극부(50)와 제2돌출전극부(30)에 서로 다른 크기의 전류를 인가함으로써, 박판(11)의 일면(12)과 반대면(13)에 미치는 가공속도와 정밀도를 제어할 수 있다.
도 16은 본 발명의 제4실시 예에 따른 유기 증착 마스크 제조방법을 나타내는 흐름도이고, 도 17은 본 발명의 제4실시 예에 따른 유기 증착 마스크 제조방법의 일 형태를 개략적으로 나타내는 도면이고, 도 18은 본 발명의 제4실시 예에 따른 유기 증착 마스크 제조방법에 의해 제조된 유기 증착 마스크를 개략적으로 나타내는 도면이다.
도 16 내지 도 18을 참조하면, 본 발명의 제4실시 예에 따른 유기 증착 마스크 제조 방법(S40)은, 돌출전극부(70)가 배열된 다중배열전극(60)을 이용한 전해가공으로 박판(11)에 증착개구부(74)를 형성하는 증착개구부 형성 단계(S42)를 포함할 수 있다.
상기 증착개구부 형성 단계(S42)는 다중배열전극(60)을 박판(11)의 일면(12)에 소정간격 이격된 상태로 정렬하는 다중배열전극 정렬 단계(S44)와, 상기 박판(11)과 상기 돌출전극부(70)가 전해액에 침지된 상태에서 상기 박판(11)과 상기 돌출전극부(70)에 전원을 인가하여 증착개구부(74)를 형성하는 전해가공 단계(S45)를 포함할 수 있다.
도 17에서 보이는 바와 같이, 본 발명의 제4실시 예에 따른 유기 증착 마스크 제조방법(S40)은, 박판(11)과 돌출전극부(70)를 전해액이 채워진 가공조(19)에 서로 적정 간격을 두고 정렬시킨 상태로 침지시키고, 상기 돌출전극부(70)를 상기 박판(11)과 전기적으로 연결시킨 상태에서 전원부를 통해 전원을 인가함으로써 행해질 수 있다.
이때, 상기 돌출전극부(70)를 음극으로 하고, 상기 박판(11)을 양극으로 하여 전원을 인가하면, 상기 박판(11)에는 상기 박판(11)과 대향하는 상기 돌출전극부(70)의 단면 형상과 같이 가공되면서 하나의 증착개구부(74)가 형성될 수 있다.
상기 다중배열전극(60)과 돌출전극부(70)의 구성은 상기 실시 예들에서의 제1,2다중배열전극(20,40)과 제1,2돌출전극부(30,50)들의 구성과 실질적으로 동일하므로, 이에 대한 상세한 설명은 상기 실시 예들에서의 상세한 설명을 원용한다.
도 18에서 보이는 바와 같이, 본 발명의 제4실시 예에 따른 제조방법(S40)에 의하여 제조된 유기 증착 마스크(77)는, 대략 테이퍼진 형상의 단면을 가지는 돌출전극부(70)에 의해, 입구가 넓고 아래로 갈수록 폭이 좁아지는 대략 테이퍼진 형상을 가지는 증착개구부(74)가 기판(11)상에 형성될 수 있다.
즉, 본 발명의 제4실시 예에 따른 유기 증착 마스크의 제조방법(S40)은, 상기 제3실시 예에 따른 유기 증착 마스크의 제조방법(S30)과 비교하여, 돌출전극부(70)가 배열된 하나의 다중배열전극(60)을 이용한 한 번의 전해가공으로 증착개구부(74)를 형성하는 것으로서, 박판(11)의 두께가 매우 얇은 경우에 적용될 수 있다.
이하 본 발명의 일실시 예에 따른 돌출전극부가 배열된 다중배열전극의 제조방법에 대하여 도면을 참조하여 상세히 설명한다.
본 발명의 일 실시예에 따른 다중배열전극의 제조 방법을 설명하기 전에 돌출전극부가 배열된 다중배열전극을 먼저 설명한다.
본 발명의 일 실시예에 따른 다중배열전극은 미세한 구멍을 정밀하게 가공할 수 있는 돌출전극부가 배열되어 있는 구조로 이루어져 미세한 증착개구부를 갖는 유기 증착 마스크 제조에 이용될 수 있다.
예를 들어, 본 발명의 일실시 예에 따른 다중배열전극은 Microscale pitch의 구멍을 가공할 수 있는 수직의 돌출전극부가 수십~수백만 개가 일정 간격으로 배열되어 있는 구조로 이루어질 수 있으며, 이러한 구조를 가지는 다중배열전극을 이용하여 전해가공으로 OLED 제조에 사용되는 유기 증착 마스크를 제조하면, 600ppi급 이상의 해상도를 구현할 수 있는 유기 증착 마스크 제조가 가능하다.
다만, 본 발명의 일실시 예예 따른 다중배열전극은 유기 증착 마스크 제조에 이용되는 것에 한정하지 않으며, 광전지 및 열 전기장치 등 수많은 전자 부품에서 광범위하게 활용될 수 있다.
도 19는 본 발명의 일실시 예에 따른 돌출전극부가 배열된 다중배열전극을 개략적으로 나타내는 도면이다.
도 19를 참조하면, 본 발명의 일실시 예에 따른 다중배열전극(100)은 상기 제2다중배열전극(20)과 실질적으로 동일한 구성을 가질 수 있다(도 7 및 도 8 참조).
즉, 본 발명의 일실시 예에 따른 돌출전극부(110)가 배열된 다중배열전극(100)은 기판(101), 기판(101) 일면(102)에 배열된 돌출부(105) 및 기판(101) 표면에 형성된 도금층(107)을 포함할 수 있으며, 상기 돌출전극부(110)는 돌출부(105) 표면에 도금층(107)이 형성된 것일 수 있다.
상기 기판(101)은 실리콘 웨이퍼(Si wafer)일 수 있으며, 상기 돌출부(105)는 상기 돌출전극부(110)의 뼈대를 이루는 구성으로, 상기 돌출전극부(110)와 동일한 형상을 가질 수 있으며, 상기 돌출전극부(110)의 배열 패턴과 동일하게 형성될 수 있다.
예를 들어, 상기 돌출부(105)는 끝단으로 갈수록 폭이 좁아지도록 경사면(106)을 가질 수 있으며, 그에 따라 상기 돌출부(105)는 테이퍼진 형상을 가질 수 있다.
또한, 상기 돌출부(105)의 수평단면 형상은 원형, 직사각형 등의 다양한 형상으로 이루어질 수 있으며, 도면에는 상기 돌출부(105)의 수직단면이 대략 사다리꼴 형상인 것이 도시되지만, 본 발명은 그에 한정하는 것은 아니며, 상기 돌출부(105)의 수직단면 형상은 사각뿔, 원뿔 등과 같이 끝단부가 뾰족한 뿔의 형상으로 이루어질 수도 있다.
이와 같이, 상기 돌출전극부(110)가 끝단으로 갈수록 폭이 좁아지는 형상으로 이루어져 끝단이 날카로운 형상을 가지면, 전해가공시 전류가 집중되어 가공 정밀도를 높일 수 있다.
또한, 본 발명의 일실시 예에 따른 다중배열전극(100)은 상기 돌출전극부(110) 사이에 형성된 절연막(108)을 더 포함할 수 있으며, 이와 같이 상기 돌출전극부(110)를 제외한 나머지 부분에 절연막(108)을 형성하면, 상기 돌출전극부(110)를 제외한 영역에 전류 확산을 방지하여 정밀한 홀 가공이 가능해질 수 있다.
또한, 상기 도금층(107)은 기판(101) 표면 전체 즉, 기판(101)의 일면(102)과 반대면(103), 돌출부(105)의 표면, 기판(101)의 측면(104) 전체에 형성될 수 있다.
그러면, 상기 배열된 모든 돌출전극부(110)들과 기판(101)의 반대면(103)은 도금층(107)을 통해 서로 전기적으로 연결될 수 있으며, 그에 따라 전해가공시 상기 돌출전극부(110)에 대한 전류 인가는, 상기 돌출전극부(110)가 배열된 상기 기판(101) 일면(102)의 반대면(103)을 통해 상기 배열된 돌출전극부(110) 전체에 전류를 인가할 수 있다.
이하 본 발명의 일실시 예에 따른 돌출전극부가 배열된 다중배열전극의 제조 방법에 대하여 도면을 참조하여 상세히 설명한다.
도 20은 본 발명의 일실시 예에 따른 돌출전극부가 배열된 다중배열전극의 제조 방법을 나타내는 흐름도이고, 도 21 내지 도 27은 본 발명의 일실시 예에 따른 돌출전극부가 배열된 다중배열전극의 제조 방법 과정을 설명하기 위한 도면들이다.
먼저, 도 20을 참조하면, 본 발명의 일실시 예에 따른 돌출전극부가 배열된 다중배열전극의 제조 방법(S100)은, 패턴영역 형성 단계(S101), 돌출부 형성 단계(S102), 도금층 형성 단계(S103) 및 절연막 형성 단계(S104)를 포함할 수 있다.
상기 패턴영역 형성 단계(S101)는 기판(101) 일면(102)에 상기 돌출전극부(110)를 형성하기 위한 패턴영역(120)을 형성하는 단계이며, 상기 돌출부 형성 단계(S102)는 상기 패턴영역(120)이 형성된 기판(101) 일면(102)을 식각하여 상기 기판(101) 일면(102)에 상기 돌출전극부(110)를 형성하기 위한 돌출부(105)를 형성하는 단계이며, 상기 도금층 형성 단계(S103)는 상기 기판(101) 표면에 도금층(107)을 형성하는 단계이며, 상기 절연막 형성 단계(S104)는 상기 돌출전극부(110) 사이에 절연막(108)을 형성하는 단계이다.
도 21은 본 발명의 일실시 예에 따른 패턴영역 형성 단계 이후 기판 상에 패턴영역이 형성된 상태를 개략적으로 나타내는 도면이다.
도 21을 참조하면, 상기 패턴영역 형성 단계(S101)는 평탄도가 우수하고 취급이 용이한 실리콘 Wafer 기판(101) 상에 돌출부(105) 형성을 위한 리소그래피(lithogarphy) 공정 수행 전에 미리 패턴영역(120)을 형성하기 위한 것으로서, 포토레지스트(photoresist, 125)를 이용하여 패턴영역(120)을 형성할 수 있다.
이를 이용한 상기 패턴영역 형성 단계(S101)는, 기판(101)의 일면(102)에 포토레지스트(125)를 도포하고, 패턴영역(120)이 형성된 포토마스크를 포토레지스트(125) 상에 올려서 광을 조사하고, 상기 광이 조사된 포토레지스트(125)를 현상함으로써 상기 포토레지스트(125)가 도포된 기판(101)의 일면(102)에 패턴영역(120)을 형성할 수 있다.
이때, 포토레지스트(125)가 네거티브 타입이면, 현상 단계를 통해 패턴영역(120)을 제외한 부분만 남게 되고, 포토레지스트(125)가 포지티브 타입이면, 현상 단계를 통해 패턴영역(125)만이 남게 된다.
도 21에서 보이는 바와 같이, 본 실시 예에 따른 패턴영역 형성 단계(S101)는 포지티브 타입의 포토레지스트(125)를 이용할 수 있다.
본 실시 예에서는 포토레지스트(125)를 이용하여 패턴영역(120)을 형성하였으나, 본 발명은 이에 한정하는 것은 아니며, 예를 들어 드라이필름(DFR)을 이용하여 패턴영역(120)을 형성하는 것도 가능하며, 본 발명은 패턴영역(120) 형성 방법에 의해 한정되지 않는다.
도 22 내지 도 24는 본 발명의 일실시 예에 따른 돌출부 형성 단계를 설명하기 위한 도면들로서, 도 22는 본 발명의 일실시 예에 따른 돌출부 형성 단계의 제1 식각 단계의 일 형태를 개략적으로 나타내는 도면이고, 도 23은 도 22에 따른 제1 식각 단계 이후 기판 상에 돌출부가 형성된 상태를 개략적으로 나타내는 도면이고, 도 24는 본 발명의 일실시 예에 따른 돌출부 형성 단계의 제2 식각 단계 이후 기판 상에 경사면을 갖는 돌출부가 형성된 상태를 개략적으로 나타내는 도면이다.
도 22 내지 도 24를 참조하면, 본 발명의 일실시 예에 따른 돌출부 형성 단계(S102)는 패턴영역(120) 이외의 영역을 식각하여 상기 패턴영역(120)에 돌출부(105)를 형성하는 1차 식각 단계와, 상기 돌출부(105)가 형성된 기판(101)을 식각하여 상기 돌출부(105)가 끝단으로 갈수록 폭이 좁아지도록 상기 돌출부(105)의 측면에 경사면(106)을 형성하는 2차 식각 단계를 포함할 수 있다.
상기 1차 식각 단계는 상기 돌출전극부(110)를 형성하기 위해 상기 패턴영역(120)에 큰 종횡비(대략 종횡비 5:1 이상)를 갖는 돌출부(105)를 형성하기 위한 단계로서, 전기화학적 식각(electrochemical etching) 방식을 이용할 수 있다.
도 22는 본 발명의 일실시 예에 따른 제1 식각 단계의 일 형태인 전기화학적 식각 방식으로 돌출부를 형성하는 상태를 개략적으로 나타내는 도면이다.
도 22에서 보이는 바와 같이, 본 발명의 일실시 예에 따른 제1 식각 단계의 일 형태인 전기화학적 식각 방식은, 전해질 용액(127)에 패턴영역(120)이 형성된 기판(101)을 침지시키고, 상기 패턴영역(120)이 형성된 기판(101)의 일면(102)의 반대면(103)을 전극(128)에 접합시킨 상태에서 상기 전극(128)을 통해 전원을 인가함으로써, 수행될 수 있다.
여기서, 상기 전해질 용액으로는 불산(HF), 에탄올, 세틸트리메딜암모늄 클로라이드(CTAC)용액, 탈 이온수가 첨가된 용액을 사용할 수 있으며, 상기 전해질 용액의 온도는 대략 25℃로 유지하고, 상기 전극(128)으로는 AL박막이 사용될 수 있다.
그러면, 도 23에서 보이는 바와 같이, 상기 전기화학적 식각 방식에 의한 상기 제1 식각 단계 이후에는, 기판(101) 상에 큰 종횡비를 갖는 돌출부(105)가 형성될 수 있다.
이때, 상기 돌출부(105)의 구조는 상기 패턴영역 형성 단계(S101)에서의 포토레지스트(125)가 패터닝 될 때 상기 돌출부(105)의 형상 및 피치 간격이 결정되고, 상기 전기습식 식각시 전류의 밀도에 따라 상기 돌출부(105)의 직경과 높이를 제어할 수 있다.
다만, 도면에는 상기 전기습식 식각 후 형성된 상기 돌출부(105)의 일 형태로서, 수직구조를 갖는 돌출부(105)가 도시되지만, 상기 전기화학적 식각 후 형성된 상기 돌출부(105)는 반드시 수직구조를 갖는 것은 아니며, 측면에 경사면이 형성될 수도 있으며, 본 발명은 이에 한정하지 않는다.
다른 실시 예로, 상기 1차 식각 단계는 건식 식각(dry etching) 방식을 이용할 수도 있다.
건식 식각 방식은 용해성 화학물질을 사용하지 않고, 플라즈마 내에서 반응성 가스를 노출시켜서 제거가 필요한 타겟 물질을 휘발성 가스로 만들어 식각하는 방식으로서, 상기 건식 식각 방식은 이방성 식각이므로, 도 23에 도시된 바와 같이, 패턴영역(120)을 형성하는 포토레지스트(125)의 아래 부분이 식각되지 않으며, 패턴영역(120)의 너비와 동일한 너비만큼의 식각이 이루어질 수 있어서, 패턴영역(120)의 너비를 일정하게 형성시키면서 큰 종횡비를 갖는 돌출부(105)를 형성할 수 있다.
한편, 상기 2차 식각 단계는 습식 식각(wet etching) 방식을 이용할 수 있다. 여기서, 상기 습식 식각은 수산화 칼륨(KOH)수용액을 사용할 수 있다.
도 24에서 보이는 바와 같이, 상기 제1 식각 단계 이후, 상기 습식 식각을 이용한 제2 식각 단계를 수행하게 되면, 상기 종횡비가 큰 돌출부(105)는 시간이 지남에 따라 피라미드 형태처럼 경사지고 끝이 날카로운 형상으로 변화하게 되면서 상기 종횡비가 큰 돌출부(105)의 측면에 경사면(106)이 형성될 수 있으며, 그에 따라 상기 돌출부(105)는 끝단으로 갈수록 폭이 좁아지는 대략 테이퍼진 형상으로 형성될 수 있다.
이때, 식각 시간을 길게 하면, 상기 돌출부(105)의 형상은 끝단이 뾰족한 뿔(Cone) 형상으로도 형성될 수 있다.
상기 제2 식각 단계는 상기 제1 식각 단계 이후, 상기 포토레지스트(125)를 제거한 후 수행될 수 있다.
도 25는 본 발명의 일실시 예에 따른 도금층 형성 단계 이후 돌출부가 형성된 기판 상에 도금층이 형성된 상태를 개략적으로 나타내는 도면이다.
도 25를 참조하면, 상기 도금층 형성 단계(S103)는, 상기 돌출부 형성 단계(S102) 이후, 상기 돌출부(105)가 돌출전극부(110)로서의 기능을 수행하도록 하기 위한 단계로서, 상기 돌출부(105) 표면에 전도성이 좋은 금속(Pt,Au,Pd,Ag)을 증착함으로써 상기 돌출부(105) 표면에 도금층(107)을 형성할 수 있다.
즉, 상기 도금층 형성 단계(S103)는 돌출부(105) 표면에 도금층(107)을 형성하여 돌출전극부(110)를 형성하는 단계이다.
이때, 상기 도금층 형성 단계(S103)는 기판(101) 전체가 전극으로서의 기능을 수행할 수 있도록 상기 기판(101) 전체 즉, 기판(101)의 일면(102), 반대면(104), 측면(104) 및 돌출부(105) 표면에 도금층(107)을 형성할 수 있다.
또한, 상기 도금층 형성 단계(S103)는 기판(101) 표면에 전도성이 좋은 금속으로 도금층(107)을 형성하기 전에, Seed층으로 Ti, Cr, 또는 Pd 등을 50nm 정도 증착함으로써, 기판(101) 상에 전도성이 좋은 금속이 원활하게 형성되도록 할 수 있다.
도 26 및 도 27은 본 발명의 일실시 예에 따른 절연막 형성 단계를 설명하기 위한 도면들로서, 도 26은 본 발명의 일실시 예에 따른 절연막 형성 단계의 절연층 형성 단계 이후 기판 상에 절연층이 형성된 상태를 개략적으로 나타내는 도면이고, 도 27은 본 발명의 일실시 예에 따른 절연막 형성 단계의 절연층 제거 단계의 일 형태를 개략적으로 나타내는 도면이다.
도 26 및 도 27을 참조하면, 본 발명의 일실시 예에 따른 절연막 형성 단계(S104)는, 전해가공시 전류 확산을 방지하여 가공 정밀도와 효율을 높이기 위하여, 상기 도금층 형성 단계(S103) 이후 전체가 전도성을 가지게 된 기판(101) 중 돌출전극부(110) 끝단부를 제외한 나머지 부분을 절연 처리하는 단계로서, 상기 돌출전극부(110)가 형성된 기판(101) 일면(102)에 절연층(109)를 형성하는 절연층 형성 단계와, 상기 돌출전극부(110) 단부에 형성된 절연층을 제거하는 절연층 제거 단계를 포함할 수 있다.
도 26에서 보이는 바와 같이, 상기 절연층 형성 단계는, 상기 도금층 형성 단계(S103) 이후, 상기 돌출전극부(110)가 형성된 상기 기판(101) 일면(102)에 절연층(109)을 형성할 수 있다. 여기서, 상기 절연층(109)은 산화규소(SiO2) 또는 질화규소(SiN)으로 이루어질 수 있다.
또한, 도 27에서 보이는 바와 같이, 상기 절연층 제거 단계는, 상기 기판(101)의 일면(102)에 형성된 절연층(109) 중 상기 돌출전극부(110)의 단부 영역까지만을 절연층 제거용 용액(129)에 침지시킴으로써, 수행될 수 있다.
여기서, 상기 절연층 제거용 용액(129)은 불산(HF) 또는 인산(H3PO4) 수용액을 이용할 수 있다.
그러면, 최종적으로 도 19에 따른 다중배열전극(100)을 제조할 수 있다.
즉, 본 발명의 일실시 예에 따른 방법에 의해 제조된 다중배열전극(100)은, 기판(101)의 일면(102)은 돌출전극부(110)가 형성된 전극부가 되고, 기판(101)의 반대면(103)은 상기 돌출전극부(110)로 전원을 공급하기 위한 도금층(107)이 형성된 전원공급부로 이루어진 구조를 가질 수 있다.
이상에서 살펴본 바와 같이, 본 발명은 미세한 구멍을 정밀하게 가공할 수 있는 돌출전극부가 배열되어 있는 구조로 이루어져 미세한 증착개구부를 갖는 유기 증착 마스크 제조에 이용 가능한 다중배열전극 및 이를 제조하는 방법에 관한 것으로서, 그 실시 형태는 다양한 형태로 변경가능하다 할 것이다. 따라서 본 발명은 본 명세서에서 개시된 실시 예에 의해 한정되지 않으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 변경 가능한 모든 형태도 본 발명의 권리범위에 속한다 할 것이다.
10, 55 : 유기 증착 마스크 11 : 박판
14, 74 : 증착개구부 15 : 제1개구부
16 : 제2개구부 17 : 패턴영역
18 : 포토레지스트 19 : 가공조
20, 40, 60, 100 : 다중배열전극
30, 50, 70, 110 : 돌출전극부

Claims (9)

  1. 삭제
  2. 돌출전극부가 배열된 다중배열전극에 있어서,
    기판;
    상기 기판 일면에 배열된 돌출부; 및
    상기 기판 표면에 형성된 도금층;을 포함하고,
    상기 돌출전극부는 상기 돌출부 표면에 상기 도금층이 형성된 것이고,
    상기 돌출부는 끝단으로 갈수록 폭이 좁아지도록 경사면을 가지는 것을 특징으로 하는 다중배열전극.
  3. 돌출전극부가 배열된 다중배열전극에 있어서,
    기판;
    상기 기판 일면에 배열된 돌출부; 및
    상기 기판 표면에 형성된 도금층;을 포함하고,
    상기 돌출전극부는 상기 돌출부 표면에 상기 도금층이 형성된 것이고,
    상기 다중배열전극은 상기 돌출전극부 사이에 형성된 제2절연막을 더 포함하는 것을 특징으로 하는 다중배열전극.
  4. 돌출전극부가 배열된 다중배열전극에 있어서,
    기판;
    상기 기판 일면에 배열된 돌출부; 및
    상기 기판 표면에 형성된 도금층;을 포함하고,
    상기 돌출전극부는 상기 돌출부 표면에 상기 도금층이 형성된 것이고,
    상기 도금층은 상기 기판 표면 전체에 형성된 것을 특징으로 하는 다중배열전극.
  5. 삭제
  6. 돌출전극부가 배열된 다중배열전극의 제조 방법에 있어서,
    기판 일면에 상기 돌출전극부 형성을 위한 패턴영역을 형성하는 패턴영역 형성 단계;
    상기 패턴영역이 형성된 기판 일면을 식각하여 상기 기판 일면에 상기 돌출전극부 형성을 위한 돌출부를 형성하는 돌출부 형성 단계; 및
    상기 기판 표면에 도금층을 형성하는 도금층 형성 단계;를 포함하고,
    상기 돌출전극부는 상기 돌출부 표면에 상기 도금층이 형성된 것이고,
    상기 돌출부 형성 단계는,
    상기 패턴영역 이외의 영역을 식각하여 상기 패턴영역에 상기 돌출부를 형성하는 1차 식각 단계와,
    상기 돌출부가 형성된 기판을 식각하여 상기 돌출부가 끝단으로 갈수록 폭이 좁아지도록 상기 돌출부의 측면에 경사면을 형성하는 2차 식각 단계를 포함하는 것을 특징으로 하는 다중배열전극의 제조 방법.
  7. 제 6 항에 있어서,
    상기 1차 식각 단계는 전기화학적 식각(electrochemical etching) 방식 또는 건식 식각(dry etching) 방식 중 어느 하나의 방식을 이용하고, 상기 2차 식각 단계는 습식 식각(wet etching) 방식을 이용하는 것을 특징으로 하는 다중배열전극의 제조 방법.
  8. 돌출전극부가 배열된 다중배열전극의 제조 방법에 있어서,
    기판 일면에 상기 돌출전극부 형성을 위한 패턴영역을 형성하는 패턴영역 형성 단계;
    상기 패턴영역이 형성된 기판 일면을 식각하여 상기 기판 일면에 상기 돌출전극부 형성을 위한 돌출부를 형성하는 돌출부 형성 단계; 및
    상기 기판 표면에 도금층을 형성하는 도금층 형성 단계;를 포함하고,
    상기 돌출전극부는 상기 돌출부 표면에 상기 도금층이 형성된 것이고,
    상기 다중배열전극의 제조 방법은 상기 돌출전극부 사이에 절연막을 형성하는 절연막 형성 단계를 더 포함하는 것을 특징으로 하는 다중배열전극의 제조 방법.
  9. 제 8 항에 있어서,
    상기 절연막 형성 단계는,
    상기 돌출전극부가 형성된 상기 기판 일면에 절연층을 형성하는 절연층 형성 단계와,
    상기 돌출전극부 단부에 형성된 절연층을 제거하는 절연층 제거 단계를 포함하는 것을 특징으로 하는 다중배열전극의 제조 방법.
KR1020180139455A 2018-11-13 2018-11-13 돌출전극부가 배열된 다중배열전극 및 이를 제조하는 방법 KR102075064B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180139455A KR102075064B1 (ko) 2018-11-13 2018-11-13 돌출전극부가 배열된 다중배열전극 및 이를 제조하는 방법
PCT/KR2019/013254 WO2020101180A1 (ko) 2018-11-13 2019-10-10 돌출전극부가 배열된 다중배열전극 및 이의 제조 방법, 다중배열전극을 이용한 유기 증착 마스크 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180139455A KR102075064B1 (ko) 2018-11-13 2018-11-13 돌출전극부가 배열된 다중배열전극 및 이를 제조하는 방법

Publications (1)

Publication Number Publication Date
KR102075064B1 true KR102075064B1 (ko) 2020-02-07

Family

ID=69570343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180139455A KR102075064B1 (ko) 2018-11-13 2018-11-13 돌출전극부가 배열된 다중배열전극 및 이를 제조하는 방법

Country Status (1)

Country Link
KR (1) KR102075064B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230089374A (ko) 2021-12-13 2023-06-20 대진대학교 산학협력단 메탈마스크용 몰드, 메탈마스크용 몰드의 제조방법 및 이를 이용한 메탈마스크의 제조방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026227A (ko) * 1994-12-30 1996-07-22 김주용 반도체소자의 미세콘택 형성방법
KR970018496A (ko) * 1995-09-14 1997-04-30 김주용 반도체 소자의 저장전극 형성방법
JPH10512504A (ja) * 1995-11-08 1998-12-02 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 加工片を電解加工する方法
JP2000218758A (ja) * 1999-02-03 2000-08-08 Ricoh Microelectronics Co Ltd メタルマスクの製造方法及び該方法により製造したメタルマスク
JP2001052605A (ja) * 1999-08-04 2001-02-23 Toppan Printing Co Ltd 高精細シャドウマスク及びその製造方法
JP2002506122A (ja) * 1998-03-05 2002-02-26 オブデュキャット、アクチボラグ エッチング方法
KR20070002553A (ko) * 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 유기전계 발광소자 제조 용 쉐도우 마스크 제조 방법
KR20080099233A (ko) * 2005-11-18 2008-11-12 레플리서러스 테크놀로지스 에이비 마스터 전극 및 마스터 전극 형성 방법
KR20170104632A (ko) 2015-07-17 2017-09-15 도판 인사츠 가부시키가이샤 증착용 메탈 마스크 기재, 증착용 메탈 마스크, 증착용 메탈 마스크 기재의 제조 방법, 및, 증착용 메탈 마스크의 제조 방법
KR101900281B1 (ko) 2016-07-26 2018-09-20 에이피시스템 주식회사 복합 가공 방법을 이용한 섀도우 마스크의 제조방법 및 이에 의해 제조된 섀도우 마스크

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026227A (ko) * 1994-12-30 1996-07-22 김주용 반도체소자의 미세콘택 형성방법
KR970018496A (ko) * 1995-09-14 1997-04-30 김주용 반도체 소자의 저장전극 형성방법
JPH10512504A (ja) * 1995-11-08 1998-12-02 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 加工片を電解加工する方法
JP2002506122A (ja) * 1998-03-05 2002-02-26 オブデュキャット、アクチボラグ エッチング方法
JP2000218758A (ja) * 1999-02-03 2000-08-08 Ricoh Microelectronics Co Ltd メタルマスクの製造方法及び該方法により製造したメタルマスク
JP2001052605A (ja) * 1999-08-04 2001-02-23 Toppan Printing Co Ltd 高精細シャドウマスク及びその製造方法
KR20070002553A (ko) * 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 유기전계 발광소자 제조 용 쉐도우 마스크 제조 방법
KR20080099233A (ko) * 2005-11-18 2008-11-12 레플리서러스 테크놀로지스 에이비 마스터 전극 및 마스터 전극 형성 방법
KR20170104632A (ko) 2015-07-17 2017-09-15 도판 인사츠 가부시키가이샤 증착용 메탈 마스크 기재, 증착용 메탈 마스크, 증착용 메탈 마스크 기재의 제조 방법, 및, 증착용 메탈 마스크의 제조 방법
KR101900281B1 (ko) 2016-07-26 2018-09-20 에이피시스템 주식회사 복합 가공 방법을 이용한 섀도우 마스크의 제조방법 및 이에 의해 제조된 섀도우 마스크

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230089374A (ko) 2021-12-13 2023-06-20 대진대학교 산학협력단 메탈마스크용 몰드, 메탈마스크용 몰드의 제조방법 및 이를 이용한 메탈마스크의 제조방법

Similar Documents

Publication Publication Date Title
US11233199B2 (en) Vapor deposition mask manufacturing method, vapor deposition mask, and organic semiconductor element manufacturing method
CN107208251B (zh) 蒸镀掩模的制造方法和蒸镀掩模
KR20010014651A (ko) 미세구조 어레이, 미세구조 어레이의 형성 방법 및 장치,및 미세구조 어레이를 제조하기 위한 주형
JP2013209710A (ja) 蒸着マスク、蒸着マスクの製造方法及び有機ｅｌ表示装置の製造方法
KR20180057495A (ko) 프레임 일체형 마스크 및 그 제조방법
KR101989531B1 (ko) 마스크의 제조 방법
JP4616667B2 (ja) マスク構造体およびそれを用いた蒸着方法、並びに有機発光素子の製造方法
TW201833389A (zh) 母板、母板的製造方法及遮罩的製造方法
KR102075064B1 (ko) 돌출전극부가 배열된 다중배열전극 및 이를 제조하는 방법
JP6624504B2 (ja) 蒸着マスク及び蒸着マスクの製造方法
KR102010001B1 (ko) Oled 화소 형성 마스크의 제조에 사용되는 전주도금 모판
KR102109037B1 (ko) 다중배열전극을 이용한 유기 증착 마스크 제조 방법
KR101274155B1 (ko) 금속 마스크 제조방법
JP6709534B2 (ja) 蒸着マスク及び蒸着マスクの製造方法
KR101832988B1 (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
US20200043902A1 (en) Micro light-emitting diode display with 3d orifice plating and light filtering
JP2013182787A (ja) デバイス製造方法及び転写用ドナー基板
KR101987172B1 (ko) 박막 증착용 마스크 제조 방법 및 이를 통해 제작된 증착 마스크
TWI720178B (zh) 用於生產有機發光二極體的精細金屬光罩
KR20200044747A (ko) 마스크의 제조 방법 및 프레임 일체형 마스크의 제조 방법
KR102633781B1 (ko) 프레임 일체형 마스크 및 그 제조 방법
KR102662406B1 (ko) 메탈마스크용 몰드, 메탈마스크용 몰드의 제조방법 및 이를 이용한 메탈마스크의 제조방법
KR102000672B1 (ko) 박막 증착용 마스크 제조 방법 및 이를 통해 제작된 증착 마스크
KR102129777B1 (ko) 파인메탈마스크 제조방법
KR102138799B1 (ko) 마스크 및 프레임 일체형 마스크

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant