CN101360850A - 主电极及其形成方法 - Google Patents

主电极及其形成方法 Download PDF

Info

Publication number
CN101360850A
CN101360850A CNA2006800510559A CN200680051055A CN101360850A CN 101360850 A CN101360850 A CN 101360850A CN A2006800510559 A CNA2006800510559 A CN A2006800510559A CN 200680051055 A CN200680051055 A CN 200680051055A CN 101360850 A CN101360850 A CN 101360850A
Authority
CN
China
Prior art keywords
electrode
main electrode
layer
cavity
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800510559A
Other languages
English (en)
Other versions
CN101360850B (zh
Inventor
M·弗雷登贝格
P·默勒
P·威文-尼尔松
C·阿龙松
M·达伊内塞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nobel Venture Capital Finance Second
NVF Investments Ltd.
Replisaurus Group S.A.S.
Original Assignee
Replisaurus Technologies AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Replisaurus Technologies AB filed Critical Replisaurus Technologies AB
Publication of CN101360850A publication Critical patent/CN101360850A/zh
Application granted granted Critical
Publication of CN101360850B publication Critical patent/CN101360850B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0075—Manufacture of substrate-free structures
    • B81C99/0085—Manufacture of substrate-free structures using moulds and master templates, e.g. for hot-embossing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/003—3D structures, e.g. superposed patterned layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/10—Moulds; Masks; Masterforms
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C25D7/126—Semiconductors first coated with a seed layer or a conductive layer for solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/14—Etching locally
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/07—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process being removed electrolytically
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0117—Pattern shaped electrode used for patterning, e.g. plating or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Abstract

一种***和方法，该***包括设置在基底上的主电极，所述主电极包括图案层，该图案层至少部分为绝缘材料并且该图案层具有设置有多个空腔的第一表面，所述空腔中设置有导电材料，该电极导电材料与至少一个电极电源接触器电连接；所述基底包括上表面，该上表面与所述第一表面相接触或者与所述第一表面相邻地设置，并且该上表面具有设置在其上的导电材料或由导电材料构成的结构，该基底导电材料与至少一个电源接触器电连接；由此形成多个由所述空腔、所述基底导电材料和所述电极导电材料限定的电化学室，该电化学室含有电解液；其中，所述电极导电材料与所述电极电源接触器之间的电极电阻、以及所述基底导电材料与所述基底电源接触器之间的基底电阻被调适为在各个电化学室中提供预定的电流密度。

Description

主电极及其形成方法
技术领域
本发明涉及一种主电极(master electrode)和该主电极的形成方法。该主电极可应用于如2005年11月28日提交的名称为“多层结构的形成方法(METHOD OF FORMING A MULTILAYER STRUCTURE)”的一件审查中的瑞典专利申请0502538-2中所述的蚀刻方法或电镀方法。该申请的说明书的内容在此并入作为参考。该主电极与名称为“电极和该电极的形成方法(ELECTRODE AND METHOD OF FORMING THE ELECTRODE)”的一件审查中的瑞典专利申请0502539-2中所述的主电极相似。该申请的说明书的内容在此并入作为参考。该主电极适用于制造包括单层或多层的微米结构和纳米结构的器件。该主电极可用于制造印刷布线板(printed wiring boards，PWB)、印刷电路板(printed circuit boards，PCB)、微电子机械***(microelectro mechanical systems，MEMS)、集成电路(integrated circuit，IC)互连、上述IC互连、传感器、平板显示器、磁性和光学存储设备、太阳能电池、以及其它的电子设备。通过使用该主电极，可以制造导电聚合物中的各种结构、半导体中的各种结构、金属中的各种结构、以及其它结构。
背景技术
WO 02/103085涉及一种电化学图案复制方法(ECPR)以及用于制造包括微米结构和纳米结构的器件的导电主电极的构造。由主电极所定义的蚀刻图案或电镀图案被复制到导电材料，即基底上。所述主电极与基底紧密接触，利用接触蚀刻/电镀方法将所述蚀刻/电镀图案直接转移到导电材料，即基底上。所述接触蚀刻/电镀方法在局部电化学室(local electrochemical cell)中进行，所述电化学室形成于位于主电极和基底之间的封闭或开放的空腔中。
所述主电极用于与欲在其上形成结构的基底配合使用。所述主电极形成至少一个(一般是多个)在其中发生蚀刻或电镀的电化学室。由于主电极应当用于多次蚀刻或电镀过程，所以该主电极可以由耐久性材料制成。
问题在于，与其它区域相比，靠近种子层(seed layer)的接触区域的电化学室中(如周边)的蚀刻速率或电镀速率较高。
当在设置有种子层(该种子层传导基底上的电流)的基底上进行蚀刻和/或电镀时，会遇到这个问题。如果种子层太薄而在种子层上形成实质性的电位差，则在基底的整个表面上，电化学室中的电流密度不同，使得蚀刻深度或电镀高度不同。由于电流密度与室电压之间为指数函数关系，该问题更加严重了。
发明内容
本发明的目的是提供一种用于至少部分地消除或缓解上述问题的主电极。
根据本发明的一个方面，提供了一种***，该***包括设置在基底上的主电极，该主电极包括图案层，该图案层至少部分为绝缘材料并且该图案层具有设置有多个空腔的第一表面，所述空腔中设置有导电材料，该电极导电材料与至少一个电极电源接触器电连接；所述基底包括上表面，该上表面与所述第一表面相接触或者与所述第一表面相邻地设置，并且该上表面具有设置在其上的导电材料或由导电材料构成的结构，该基底导电材料与至少一个电源接触器电连接；由此形成多个由所述空腔、所述基底导电材料和所述电极导电材料限定的电化学室，该电化学室含有电解液；其中，所述电极导电材料与所述电极电源接触器之间的电极电阻、以及所述基底导电材料与所述基底电源接触器之间的基底电阻被调适为在各个电化学室中提供预定的电流密度。
在一种实施方式中，所述电极电阻和基底电阻可以各自是由至少一种具有预定比电导率的导电材料形成的，所述比电导率的定义是所述材料的厚度除以所述材料的电阻。在所述主电极的表面上，所述比电导率可以被设置为多样化的。所述比电导率可以通过改变所述材料的厚度而被设置为多样化的。所述比电导率可以通过改变所述材料的电阻而被设置为多样化的。所述材料可以为掺杂的半导体材料，该半导体材料的掺杂被设置为多样化的，以提供所述电阻。
在一种实施方式中，所述电极导电材料可以包括盘，该盘的大小与所述第一表面基本相同。所述盘可以由导电材料和/或半导电材料制成。所述电极导电材料可以包括设置在各个空腔底部的空腔导电材料。所述空腔导电材料可以为设置在所述空腔的底部的材料，并且为惰性材料。所述空腔导电材料可以为预沉积在所述空腔中的另外的材料，并且在电镀过程中被至少部分地消耗掉。所述空腔导电材料可以与所述盘电接触。
在一种实施方式中，所述盘的厚度可以基本不变。所述盘可以包括多个比电导率不同的盘部件，该盘部件设置在彼此的顶部。
在一种实施方式中，所述电极电源接触器可以设置在所述盘的中部。所述电极电源接触器可以包括几个不连续的接触器。所述不连续的接触器可以包括至少一个设置在从所述盘的中心起的半径上的环形接触器或环形片断接触器。每个不连续的接触器可以在电镀或蚀刻过程中被提供有特定的电压。
在一种实施方式中，所述盘可以基本上为圆形。至少一个所述盘部件的厚度可以随着与所述盘的中心的距离而改变。
在一种实施方式中，所述基底电阻可以至少部分由种子层所提供，该种子层设置在基底上表面的至少一部分上。所述基底电极接触器可以设置在所述基底种子层的周边的至少一部分上。所述基底电极接触器可以沿着所述基底种子层的周边进行设置。所述基底电极接触器可以包括几个不连续的接触器。每个不连续的接触器可以在电镀或蚀刻过程中被提供有特定的电压。所述主电极可以包括至少一个用于与所述种子层相接触的接触区域，以将电流提供给所述种子层。
在一种实施方式中，所述图案层可以包括至少一个导电材料区域，该导电材料设置在所述第一表面的空腔之间的区域，以在电镀或蚀刻过程中与所述基底导电材料进行接触，以在所述区域上提高所述基底导电材料的比电导率。
在一种实施方式中，如果所述电极导电材料的表面上的电位差和/或所述基底导电材料的表面上的电位差很大，则可以进行所述调适，由此所述表面之间的所述电化学室中的电流密度差大于1％，例如大于2％。所述调适可以使得电极导电材料的比电导率平均为所述基底导电材料的比电导率的0.1-100倍，如0.5-20倍，例如1-10倍，如1-7倍。各个空腔可以设置有材料，对于各个空腔，该材料的厚度是特定的。
根据另一方面，提供一种主电极，该主电极将被设置在基底上，所述主电极包括图案层，该图案层至少部分为绝缘材料并且该图案层具有设置有多个空腔的第一表面，所述空腔中设置有导电材料，该电极导电材料与至少一个电极电源接触器电连接；由此将会形成多个由所述空腔、所述电极导电材料和基底限定的电化学室；其中，相对于将要形成的基底导电材料，对所述电极导电材料和所述电极电源接触器之间的电极电阻进行调适，以在各个电化学室中提供预定的电流密度。
在一种实施方式中，所述电极电阻和基底电阻可以各自是由至少一种具有预定比电导率的导电材料形成的，所述比导电率的定义是所述材料的厚度除以所述材料的电阻。在所述主电极的表面上，所述比电导率可以被设置为多样化的。所述比电导率可以通过改变所述材料的厚度而被设置为多样化的。所述比电导率可以通过改变所述材料的电阻而被设置为多样化的。所述材料可以为掺杂的半导体材料，该半导体材料的掺杂被设置为多样化的，以提供所述多样化的电阻。
在一种实施方式中，所述电极导电材料可以包括盘，该盘的大小与所述第一表面基本相同。所述盘可以由导电材料和/或半导电材料制成。所述电极导电材料可以包括设置在各个空腔底部的空腔导电材料。所述空腔导电材料可以为设置在所述空腔的底部的材料，并且为惰性材料。所述空腔导电材料可以为预沉积在所述空腔中的另外的材料，并且在电镀过程中被至少部分地消耗掉。所述空腔导电材料可以与所述盘电接触。
在一种实施方式中，所述盘的厚度可以基本不变。所述盘可以包括多个比电导率不同的盘部件，所述盘部件设置在彼此的顶部。所述电极电源接触器可以设置在所述盘的中心。所述电极电源接触器可以包括几个不连续的接触器。所述不连续的接触器可以包括至少一个设置在从所述盘的中心起的半径上的环形接触器或环形片断接触器。每个不连续的接触器在电镀或蚀刻过程中可以被提供有特定的电压。
在一种实施方式中，所述盘可以基本上为圆形。所述盘部件中的至少一个的厚度可以随着与该盘的中心的距离而改变。各个空腔可以设置有材料，对于各个空腔，该材料的厚度是特定的。
根据又一方面，提供了一种将材料预沉积到主电极的空腔中的方法，该主电极包括图案层，该图案层含有绝缘材料并且其中形成有所述空腔，导电电极层形成所述空腔的底部，所述导电电极层具有用于与外部电源进行电连接的接触部分，该方法包括：在支持物上设置接触部件；将所述主电极设置在所述接触部件上，以在所述接触部件和所述导电电极层之间通过至少两个接触部分形成电接触；将待沉积到所述空腔中的材料构成的电镀阳极设置到所述主电极上，由此形成由所述空腔、所述基底导电层和所述电镀阳极所限定的电化学室，该电化学室含有电解液；将电源连接到所述接触部件和所述电镀阳极上，使电流经过所述电化学室，将材料从所述阳极转移至作为阴极的所述导电电极层，以将所述材料沉积到位于所述导电电极层的顶部的空腔中。
根据再一方面，提供了一种利用主电极对基底进行蚀刻或电镀的方法，所述主电极包括图案层，该图案层至少部分为绝缘材料并且该图案层具有设置有多个空腔的第一表面，所述空腔中设置有导电材料，该电极导电材料与至少一个电极电源接触器电连接，该方法包括：将所述主电极设置到支持物上；给所述空腔提供电解液；将基底设置到所述主电极上，该基底包括上表面，该上表面与所述第一表面相接触或者与所述第一表面相邻地设置，并且该上表面具有设置在其上的导电材料或由导电材料构成的结构，该基底导电材料与至少一个电源接触器电连接，由此形成多个由所述空腔、所述基底导电材料和所述电极导电材料限定的电化学室，该电化学室含有电解液；将电源连接到所述电极电源接触器和所述基底电源接触器上，使电流经过所述电化学室，将材料在所述主电极与所述基底之间进行转移；由此，该方法还包括选择比电导率与所述基底导电材料相适应的主电极。
附图说明
通过以下结合附图对一些实施方式进行的详细描述可以看出本发明的进一步的目的、特征和优点，其中：
图1(a)至1(d)为由导电载体或半导电载体形成主电极的一些方法步骤的横截面示意图；
图2(a)至2(d)为由不导电载体形成主电极的一些方法步骤的横截面示意图；
图3(a)至3(e)为由在图案中添加有导电电极层的导电载体形成主电极的一些方法步骤的横截面示意图；
图4(a)至4(e)为形成主电极的一些方法步骤的横截面示意图，该主电极具有设置于所述载体中的图案；
图5为其中图案的空腔较深的主电极的横截面示意图；
图6(a)至6(c)为形成主电极的一些方法步骤的横截面示意图，该主电极具有结合绝缘图案层的粘合层；
图7(a)和7(b)分别为设置于大基底上的主电极的横截面示意图和俯视图；
图7(c)分别为设置有一个或几个凹槽的主电极的横截面示意图，图7(d)至7(e)为设置有一个或几个凹槽的主电极的俯视图；
图7(f)至7(i)为主电极的横截面示意图，该主电极具有与基底进行接触的接触区域；
图8(a)和8(b)为一种实施方式中主电极和种子层上的电位分布图，图8(c)为表示该实施方式中的电流分布图；
图9(a)和9(b)为另一种实施方式中主电极和种子层上的电位分布图，图9(c)为表示该实施方式中的电流分布图；
图10(a)和10(b)为再一种实施方式中主电极和种子层上的电位分布图，图10(c)为表示该实施方式中的电流分布图；
图11(a)和11(b)为又一种实施方式中主电极和种子层上的电位分布图，图11(c)为表示该实施方式中的电流分布图；
图12为几个电化学室中的导电通路的横截面放大示意图；
图13(a)和13(b)为横截面示意图，其中，开始时，基底是凹面的；
图14(a)和14(b)为与图13(a)和13(b)类似的横截面示意图，其中，开始时，基底是凸面的；
图15(a)至15(e)为主电极具有位于图案层中的三维空腔的实施方式的横截面示意图；
图16(a)至16(c)为主电极具有位于图案层中的三维空腔的另一种实施方式的横截面示意图；
图17(a)至17(b)为主电极具有不同深度的空腔的实施方式的横截面示意图，所述主电极的预沉积材料的分布不均匀；
图18(a)至18(b)为主电极具有不同深度的空腔的另一种实施方式的横截面示意图，所述主电极的预沉积材料的分布不均匀；
图19(a)为具有几个接触部分的主电极的横截面示意图，图19(b)为图19(a)的主电极的平面示意图；
图20(a)至20(b)为极性模式中的电化学室和电流分布的横截面示意图，图21(a)至21(b)为线性模式中的电化学室和电流分布的横截面示意图。
具体实施方式
下面将参照附图描述本发明的一些实施方式。描述这些实施方式的目的是为了使本领域技术人员能够实施本发明并公开最佳方案。然而，这些实施方式不对本发明构成限制，而不同特征的其它组合也可能在本发明的范围之内。
当在设置有种子层(该种子层对基底上的电流进行传导)的基底上进行蚀刻和/或电镀时，在种子层上产生实质性的电位差，尤其是种子层较薄时和蚀刻/电镀的电流较高时。如果由于种子层上的电位差而导致电化学室的电位差超过约1％，则电化学室中的电流密度的差异程度将使形成的蚀刻/电镀结构中出现可观察到的高度差。由于电流密度与室电压之间为指数函数关系，该问题更加严重了。1％的室电压差异所引起的结构高度差异大于1％。
当基底上的种子层较薄时，这个问题更严重。在本说明书中，我们将使用比电导率的概念，所述比电导率为导电层的厚度(h)除以其电阻率(ρ)。厚度小于1μm的铜层可能存在这个问题。这样的薄层的比电导率为约58Ω-1。
在比电导率低于约1000Ω-1，如低于约100Ω-1，例如低于约20Ω-1时，我们观察到了这种现象。
已经在约0.1A/dm2至约100A/dm2的电流密度下进行了这样的观察。
对于不同的接触几何条件，所述问题也会不同。在基底中，种子层通常只能接触到基底的周边。如果基底的其它地方也能够接触到，例如通过孔(via)，则可以消除或减小电位差。
有时候，基底上的导电结构有助于提高比电导率，从而减轻该问题。
下面给出一些实施方式来减轻该问题。因此，设计用于形成电化学室的主电极，由此主电极在一定程度上模拟电化学室的电位差。
这可以通过不同方式的主电极来实现。
可以使主电极的比电导率适应于基底的导电层的比电导率。因此，主电极的比电导率应当为基底的导电层的比电导率的约0.1-100倍，如0.5-20倍，如1-10倍。
在基底的薄种子层在其周边上被接触、并且主电极在中心处被接触的极性几何形状(polar geometry)中，主电极的比电导率应当为基底的导电层的比电导率的约1-10倍，如约3-8倍，如约5-7倍。
在基底的薄种子层在其一侧被接触、并且主电极在另一侧被接触的线性几何形状(linear geometry)中，主电极的比电导率应当为基底的导电层的比电导率的约0.2-10倍，如约0.5-5倍，如约0.8-1.2倍。
可以通过改变导电材料的厚度或改变该材料的电阻率来使主电极的整个表面上的比电导率多样化。例如，可以通过在整个表面上以不同的程度掺杂半导体材料如硅来使所述电阻率多样化。掺杂率决定所述电阻率。
在主电极在中心处被接触的实质性的中心或极性布局中，中间的比电导率将会高并且朝周边降低。
解决所述问题的另一种方式是模拟基底上的电流密度分布，使主电极的整个表面上具有几个接触部分并且给所述接触部分供应不同电位的电压。用这种方法，可以降低基底的整个表面上的电化学室电位差的波动。
通过将几个接触部分和主电极的不同比电导率结合使用，可以控制各个室的电流密度。
在一些实施方式中，期望使基底的整个表面上的电流密度多样化。在这种情况下，可以将几个接触部分的方式和主电极导电材料具有的不同的比电导率或调适的比电导率的方式结合使用来得到想要的电流分布。
根据选定的基底的条件对所述主电极进行调适。然而，在用空腔中的预沉积的阳极材料进行电镀的过程中，可能由于电镀阳极(如阳极板、阳极片或阳极球)的电化学沉积而发生预沉积。如果电极导电材料的电导率较低，则存在这样的风险，即距离主电极的中心接触部分较远的空腔中的预沉积较少，特别是阳极较厚并且导电率较高时。为了消除这种现象，可以使主电极具有几个接触部分或使主电极以大面积接触，从而降低预沉积速度的差异。因此，可以将特定的接触部分用于预沉积，而将其它接触部分用于电镀过程。
各个电化学室中的电流密度取决于阳极与阴极之间的距离，特别是当用于电化学室的电解液的电导率较低时或者当所用的电流密度较高如接近极限电流时。因此，可以通过各个室中的材料厚度来控制电化学室之间的电流密度分布。
上述原理可以体现在如上所述的主电极中。下面给出关于主电极以及主电极的形成方法的一般性说明。描述一些能够用于制备一种或多种材料的单层或多层结构的主电极的形成方法，包括利用如下所述的电化学图案复制(ECPR)技术。该方法一般包括：形成包括载体的主电极，所述载体的至少一些部分是导电的/半导电的；形成导电电极层，该导电电极层在EPCR电镀中用作阳极，在EPCR蚀刻中用作阴极；和形成绝缘图案层，该绝缘图案层限定所述空腔，在ECPR过程中，EPCR蚀刻或电镀在所述空腔中进行；使外部电源与所述的载体的导电部分和/或与导电电极层之间可以电接触。
所述主电极包括至少一个用于形成电化学室的空腔。尽管可以存在单独的室，但是一般使用许多室。因此，可以认为主电极的表面的室密度为例如1-50％，表示室占主电极的总表面的1-50％。主电极的横向尺寸可以为几十毫米或几百毫米，甚至是几千毫米，所述空腔可以为微米级或纳米级。
利用ECPR技术，所述主电极将用于制备单层或多层结构，所述ECPR技术包括以下三个步骤，即：
a)将主电极与基底(如基底的种子层)接触，以形成多个电化学室；
b)通过蚀刻在所述种子层中形成结构，或者通过电镀在所述种子层上形成结构；和
c)将所述主电极和所述基底分开。
在步骤(a)中，在电解液的存在下，将包括导电电极层和绝缘图案层的主电极与基底的导电顶层或种子层紧密地物理接触，所述导电电极层为至少一种材料，该材料一般为惰性的(如铂或金)，并且可以被提供有预沉积的材料(如铜或镍)。通过这种方法，形成填充有电解液的电化学室。所述室由主电极上的绝缘结构的空腔、主电极的导电电极层或预沉积的阳极材料、以及基底的导电顶层所限定。
所述种子层可以包括一层或几层的下列材料：金属，如Ru、Os、Hf、Re、Rh、Cr、Au、Ag、Cu、Pd、Pt、Sn、Ta、Ti、Ni、Al；上述金属的合金；Si；其它材料，如W、TiN、TiW、NiB、NiP、NiCo、NiBW、NiM-P、W、TaN、Wo、Co、CoReP、CoP、CoWP、CoWB、CoWBP；导电聚合物，如聚苯胺(polyaninline)；焊接材料，如SnPb、SnAg、SnAgCu、SnCu，所述SnCu如蒙耐合金(monel)和坡莫合金(permalloy)；和/或它们的组合。在用于ECPR过程之前，可以对基底的种子层进行清洗和活化。清洗的方法可以包括使用有机溶剂和/或无机溶剂，所述有机溶剂的例子包括丙酮或醇；所述无机溶剂的例子包括硝酸、硫酸、磷酸、盐酸、醋酸、氢氟酸、强氧化剂、和/或去离子水，所述强氧化剂的例子包括过氧化物、过硫酸盐和氯化铁。也可以通过施用氧等离子体、氩等离子体和/或氢等离子体，或者通过机械去除杂质，进行清洗。可以用去除氧化物的溶液对种子层的表面进行活化，例如硫酸、硝酸、盐酸、氢氟酸、磷酸和蚀刻剂，所述蚀刻剂的例子包括过硫酸钠、过硫酸铵、过氧化氢、氯化铁、和/或其它含有氧化剂的溶液。
将主电极与基底的顶层紧密接触的方法包括将主电极的绝缘图案与基底上的图案层对齐。该步骤可以包括使用主电极的正面或背面的对齐标记，主电极的对齐标记能够与基底上的对齐标记对齐。所述对齐步骤可以在施加电解液之前或之后进行。在将主电极与基底接触之前，可以事先将预沉积的阳极材料设置在位于绝缘图案层的空腔中的所述导电电极层上。在将主电极与基底接触之前，可以预先以将主电极空腔中的预沉积的阳极材料进行清洗和活化，清洗和活化的方法与基底种子层的相同。
所述电解液包括适用于电化学蚀刻和/或电镀的阳离子和阴离子的溶液，例如常规的电镀液。例如，当ECPR蚀刻或电镀的结构为铜时，可以使用硫酸铜电解液，如酸性硫酸铜电解液。所述酸性可以包括pH小于4，例如pH＝2-4。在一些实施方式中，可以使用添加剂如抑制剂、流平剂和/或加速剂，例如聚乙二醇(PEG)和氯离子和/或二(3-硫代丙基)二硫化物(SPS)。在另外的实例中，当ECPR蚀刻或电镀的结构为镍时，可以使用瓦特电解液(Watt′s bath)。适用于ECPR蚀刻或电镀的结构的不同材料的电解液体系在以下文献中得到描述：Lawrence J.Durney，et.al.，Electroplating EngineeringHandbook，4th ed.，(1984)。
在第二步骤(b)中，使用外部电源将电压施加到主电极和基底的种子层上，以在由主电极的空腔所限定的各个电化学室的内部以及基底的顶层同时进行电化学过程，从而利用ECPR蚀刻或电镀形成导电材料的结构。
当施加电压的方式使基底上的种子层为阳极且主电极中的导电电极层为阴极时，种子层的材料溶解，同时该材料沉积到主电极的空腔内部。通过溶解所述种子层而形成的凹槽将种子层的剩余结构分开。由剩余的种子层所形成的结构为主电极的绝缘图案层的空腔的负片图案(negative image)，这些结构在下文中被称作“ECPR蚀刻结构”。
当施加电压的方式使主电极中的导电电极层为阳极且基底上的种子层为阴极时，主电极的空腔内的预沉积的阳极材料溶解，同时在充满电解液的空腔中，该材料沉积到基底的导电层上。由沉积在基底的导电层上的材料所形成的结构为主电极的绝缘图案层的空腔的正片图案(positive image)，这些结构在下文中被称作“ECPR电镀结构”。
所述ECPR蚀刻结构或ECPR电镀结构可以包括导电材料，如金属或合金，例如Au、Ag、Ni、Cu、Sn、Pb、和/或SnAg、SnAgCu、AgCu、和/或它们的组合，例如Cu。
在一种实施方式中，通过利用作为阳极的材料的ECPR蚀刻并将所述材料沉积到作为阴极的导电电极上，将所述阳极材料预沉积到主电极的空腔中，所述导电电极位于主电极的绝缘图案层的空腔中。在其它实施方式中，通过将所述材料选择性地用常规的电镀、非电解镀、浸镀、化学气相沉积(CVD)、有机金属化学气相沉积(MOCVD)、(带电的)颗粒涂布、化学接枝和/或电接枝到所述导电电极层上，对所述阳极材料进行预沉积，所述导电电极层位于主电极的绝缘图案层的空腔中。
可以以提高所述蚀刻结构和/或电镀结构的均匀性和/或性能的方式施加电压。施加的电压可以为直流(DC)电压、脉冲电压、方形脉冲电压(squarepulsed voltage)、逆脉冲电压、和/或它们的组合。
可以通过选择所施加的电压波形、振幅和频率的最优化的组合，提高所述蚀刻结构和/或电镀结构的均匀性。可以通过监测时间和经过主电极的电流来控制蚀刻深度或电镀厚度。如果电极的总面积已知，则可以由经过电极面积的电流来预测电流密度。电流密度与蚀刻速度或电镀速度有关，因此可以由蚀刻或电镀的速度和时间来预测蚀刻深度和电镀高度。
在一些实施方式中，在达到溶解的阳极材料的底表面之前，通过断开所施加的电压，结束蚀刻或电镀过程。对于蚀刻过程，这意味着当覆盖下面的基底层的种子层中的蚀刻凹槽的底部仍留有层时，停止该过程。否则种子层的某些部分的电连接可能会有中断的危险。对于电镀过程，这意味着当仍留有如5-50％的预沉积的阳极材料层覆盖导电电极层时，停止该过程。否则，相应电化学室中的电流分布可能不均匀。
在一些实施方式中，电镀结构的预期高度明显小于预沉积的阳极材料的厚度。这意味着在必须预沉积新的阳极材料之前，可以将几层结构电镀到一个或几个基底上。在一些实例中，预沉积的材料的厚度可以为电镀结构的厚度的至少两倍。
在一些实施方式中，可以直接地在彼此上施用多层ECPR电镀结构。
在第三步骤(c)中，在形成ECPR蚀刻或电镀结构后，以使对主电极的损伤或者对基底的ECPR蚀刻或电镀结构的损伤最小化的方式将主电极与基底分开。该方法可以如下进行：将基底保持在固定的位置并以与基底表面垂直的方向移动所述主电极，或者，将主电极保持在固定的位置并以与主电极表面垂直的方向移动所述基底。在其它实施方式中，为了使分离更容易进行，可以以不太平行的方式进行分离。在ECPR蚀刻或电镀步骤之后，可以使用去除方法将沉积在主电极的空腔内的剩余材料去除掉，所述去除方法包括施用适用于溶解剩余材料的湿式蚀刻化学品。例如，各向异性蚀刻方法还可以与干式蚀刻方法(如离子溅射法、反应离子蚀刻(RIE)、等离子体辅助蚀刻、激光消融、离子研磨)一起使用。在一些实施方式中，所述去除方法包括干式蚀刻方法和湿式蚀刻方法的组合。在一些实施方式中，还可以通过分别在任何阴极和/或作为替代品的基底上进行常规电镀和/或ECPR电镀来除去剩余的材料。在一些实施方式中，在将主电极用于另一个ECPR蚀刻步骤之前，或者在将新的材料预沉积到主电极的空腔内而用于ECPR电镀步骤之前，进行所述去除。或者，在电镀过程中，对于多个工序，预沉积的材料的一部分可以只用于单个工序，而预沉积的材料的其它部分可以用于下一个工序。或者，在蚀刻过程中，沉积在阴极即主电极上的材料可以不必在各个工序之间被除去，但是可以在第二个工序和第三个等工序之间被除去。
主电极的形成方法的三种实施方式一般包括如下步骤：
1、提供绝缘载体或导电/半导电载体；
2、在所述载体的至少一些部分上设置导电电极层；
3、在所述导电电极层的至少一些部分上设置绝缘层。
或者
1、提供绝缘载体或导电/半导电载体；
2、在所述载体的至少一些部分上设置绝缘图案层；
3、在所述载体的没有被绝缘图案层覆盖的选定部分上设置导电电极层。
或者
1、提供导电/半导电载体，并在该载体上形成图案；
2、在所述形成有图案的载体的至少一些部分上设置绝缘图案层；
3、在所述形成有图案的载体的没有被绝缘图案层覆盖的选定部分中设置导电电极层。
在ECPR蚀刻、ECPR电镀、预沉积、清洗和/或去除方法中，用于暴露于化学环境和/或电化学环境中的主电极的一部分的材料一般对所述化学环境和/或电化学环境中的溶解和氧化具有耐受性。
在一种实施方式中，所述导电电极层被设置于所述载体上，所述绝缘图案层被设置于导电电极层上。
在另一种实施方式中，所述绝缘图案层被设置于所述载体上，所述导电电极层被设置于位于绝缘图案层的空腔内的载体的至少一部分上。
在又一种实施方式中，在所述载体中形成有凹槽，所述绝缘图案层设置于载体的没有设置凹槽的区域，而所述导电电极层设置于载体的没有被绝缘图案层所覆盖的凹槽的底部及壁上。
所述载体可以包括一层或几层如下材料：
至少一种导电/半导电材料；或者
至少一种导电/半导电材料和至少一层绝缘材料。
所述载体的所述层可以为柔性层和/或硬质层和/或柔性层与硬质层的组合。在一些实施方式中，所述的载体的硬度足以在施加力量以使主电极与基底接触时避免明显向下弯曲至所述绝缘图案的空腔中，从而在ECPR蚀刻和/或ECPR电镀过程中避免载体与基底之间的短路接触。例如，当施加所需的压力时，载体向下弯曲的距离应当小于空腔高度的50％，例如小于25％，如小于10％，例如小于1％。在一些实施方式中，所述载体的柔韧度足以在ECPR蚀刻和/或ECPR电镀过程中施加力量以使主电极与基底接触时补偿基底的起伏度和/或不均匀度。在某些情况下，载体至少与基底一样柔韧。例如，基底可以为玻璃、石英或硅晶片。在该实例中，主电极载体的柔韧度可以分别与玻璃、石英或硅晶片的柔韧度相同或者比玻璃、石英或硅晶片的柔韧度更高。
导电/半导电材料可以为以下材料：导电聚合物、导电浆料、金属、Fe、Cu、Au、Ag、Pt、Si、SiC、Sn、Pd、Pt、Co、Ti、Ni、Cr、Al、铟锡氧化物(ITO)、SiGe、GaAs、InP、Ru、Ir、Re、Hf、Os、Rh、合金、含磷合金、SnAg、PbAg、SnAgCu、NiP、AuCu、硅化物、不锈钢、黄铜、导电聚合物、焊接材料、和/或它们的组合。绝缘层可以包括：氧化物，如SiO2、Al2O3、TiO2、石英、玻璃；氮化物，如SiN；聚合物，聚酰亚胺、聚氨酯、环氧聚合物、丙烯酸酯聚合物、聚二甲基硅氧烷(PDMS)、(天然)橡胶、硅树脂、漆、弹性体、腈橡胶、三元乙丙橡胶(EPDM)、氯丁橡胶、聚四氟乙烯(PFTE)、聚对苯二甲撑、和/或如下所述的用于所述绝缘图案层的其它材料。
在一种实施方式中，载体包括至少部分被绝缘材料涂层覆盖的导电/半导电盘。可以设置所述绝缘材料涂层，使得它覆盖了所述导电/半导电盘的除了前面和背面的中心部分以外的所有部分。所述绝缘材料涂层可以通过以下方法来设置：热氧化、等离子体增强化学气相沉积(PECVD)、物理气相沉积(PVD)、化学气相沉积(CVD)、火焰水解沉积(FHD)、电学阳极氧化、原子层沉积(ALD)、旋转涂布、喷涂、辊涂、粉末涂覆(powder-coating)、胶粘、热解、通过其它合适的涂布方法粘结、和/或它们的组合。绝缘材料涂层可以被选择性地设置于所述导电/半导电盘的预定的区域，或者将绝缘材料涂层设置于整个导电/半导电盘，然后除去选定区域的绝缘材料涂层。例如，所述绝缘材料涂层可以通过蚀刻方法被去除，例如使用蚀刻掩膜来保护绝缘材料涂层应该完好的区域、和/或利用机械去除方法。
所述蚀刻方法可以为干式蚀刻和/或湿式蚀刻。所述湿式蚀刻通过施用能够溶解待蚀刻的材料的液态化学物质而进行，所述化学物质通常包括强氧化化学物质，如强碱等。例如，可以用缓冲的、稀释的或浓缩的氢氟酸来蚀刻SiO2。所述干式蚀刻可以包括离子溅射、反应离子蚀刻(RIE)、等离子体辅助蚀刻、激光消融、离子研磨。蚀刻掩膜的图案可以用平版印刷方法制得，例如照相平版印刷术、激光平版印刷术、电子束平版印刷术、纳米压印(nanoimprinting)、和/或其它适用于使蚀刻掩膜具有图案的平版印刷方法。所述蚀刻掩膜可以为聚合物材料，例如用于所述平版印刷方法的抗蚀剂，如薄膜光致抗蚀剂、聚酰亚胺、BCB、和/或厚膜抗蚀剂。蚀刻掩膜还可以为含有以下材料的硬掩膜：SiN、SiC、SiO2、Pt、Ti、TiW、TiN、Al、Cr、Au、Ni、其它硬质材料、和/或它们的组合。所述硬质掩膜通过所述平版印刷方法形成图案，然后选择对硬质掩膜的未被图案化的平版印刷掩膜所覆盖的区域进行蚀刻。所述机械去除方法可以包括抛光、研磨、钻孔、切除、喷砂或流体喷砂、和/或它们的组合。
在另一种实施方式中，载体包括至少部分为导电/半导电材料的绝缘盘。在这种情况下，导电/半导电部分可以设置于绝缘盘的中心。在一种实施方式中，载体是通过在绝缘材料盘的选定区域中形成空腔并在该空腔中设置导电/半导电材料而形成的。所述绝缘盘中的空腔可以通过所述湿式蚀刻方法、所述干式蚀刻方法和/或所述机械去除方法而形成。所述蚀刻掩膜可以用于形成空腔的方法中，所述蚀刻掩膜可以通过所述平版印刷方法形成图案。在空腔中设置所述导电/半导电材料的方法可以为PVD、CVD、溅射、非电镀沉积、浸渍沉积、电镀沉积、机械放置、焊接、胶粘、其它合适的沉积方法、和/或它们的组合。在一些实施方式中，可以在载体上进行平面化步骤，以提高平面度并降低表面粗糙度。
所述导电电极层可以包括一层或多层导电/半导电材料。例如，导电电极层可以含有Fe、Cu、Sn、Ag、Au、Pd、Co、Ti、Ni、Pt、Cr、Al、W、ITO、Si、Ru、Rh、Re、Os、Hf、其它金属、合金、含磷合金、SnAg、SnAgCu、CoWP、CoWB、CoWBP、NiP、AuCu、硅化物、石墨、不锈钢、导电聚合物、焊接材料和/或它们的组合。导电电极层可以通过以下方法设置于载体上：ALD、金属有机化学气相沉积(MOCVD)、PVD、CVD、溅射、非电镀沉积、浸渍沉积、电镀沉积、电接枝、其它合适的沉积方法、和/或它们的组合。在一些实施方式中，通过使用以下方法，所述导电电极层可以选择性地沉积于导电/半导电表面：非电镀沉积、电镀沉积、浸渍沉积、电接枝、化学接枝、选择性CVD、和/或选择性MOCVD。
在一些实施方式中，所述导电电极层经过热方法处理。所述热方法可以在高度真空、合成气体、氢气、氮气、氧气含量低的气体环境、和/或它们的结合中进行。所述热方法可以为退火(例如，快速热退火(RTA))、熔炉处理、电炉处理、和/或它们的组合。在某些实施方式中，通过降低内部应力和/或与所述载体的接触阻力，所述热方法可以提高导电电极层与载体之间的粘附力、和/或提高主电极的电学性能和/或机械性能(如硬度和/或耐磨性)。在一些实施方式中，导电电极层是通过设置几层至少一种材料并在设置下一层之前用所述热方法处理至少一层而形成的。
在一种实施方式中，在设置所述导电电极层之前，将粘合层设置于载体的至少某些部分上。所述粘合层可以含有一种或几种提高导电电极层与载体之间的粘附力的材料。所述粘合层可以含有导电材料，例如Pt、Al、Ni、Pd、Cr、Ti、TiW，或绝缘材料，例如AP-3000(Dow Chemicals)、AP-100(SiliconResources)、AP-200(Silicon Resources)、AP-300(Silicon Resources)、硅烷(如六甲基二硅胺烷(HMDS))、和/或它们的组合。如果需要，粘合层没有覆盖所述载体的所有区域，以能够与所述载体电连接，例如当粘合层绝缘时。或者，可以将粘合层设置成覆盖整个载体，然后在导电电极层与载体需要电连接的区域除去某些部分，例如正面的中心。在某些实施方式中，粘合层还可以起到催化层的作用，以促进或改善导电电极层的沉积。可以利用沉积方法设置粘合层，例如电镀、旋转涂布、喷涂、浸渍涂布、分子气相沉积(MVD)、ALD、MOCVD、CVD、PVD、溅射、非电镀沉积、浸渍沉积、电接枝、化学接枝、和/或其它适于粘合材料的沉积方法。
所述绝缘图案层可以包括一层或几层具有图案的电绝缘材料。可以利用使绝缘图案层的表面粗糙度较低且厚度均匀度较高的方法来设置该层。在一些实施方式中，绝缘图案层可以通过以下方法设置：热氧化、热氮化、PECVD、PVD、CVD、火焰水解沉积(FHD)、MOCVD、电化学阳极氧化、ALD、旋转涂布、喷涂、浸渍涂布、幕式淋涂、辊涂、粉末涂覆、热解、胶粘、粘结、其它沉积技术、和/或它们的结合。
在一种实施方式中，在将绝缘图案层设置于载体之前，设置粘合层。所述粘合层可以含有至少一层的至少一种提高绝缘图案层与载体的表面之间的粘合性质的材料。所述粘合层可以含有绝缘材料或导电材料。例如所述粘合层可以含有Pt、Ni、Al、Cr、Ti、TiW、AP-3000(Dow Chemicals)、AP-100(Silicon Resources)、AP-200(Silicon Resources)、AP-300(Silicon Resources)、硅烷(如HMDS)、底部防反射涂层(BARC)材料、和/或它们的组合。可以利用以下方法设置粘合层：例如PECVD、PVD、CVD、MOCVD、ALD、旋转涂布、喷涂、辊涂、粉末涂覆、和/或它们的组合。
在一些实施方式中，可以在设置的绝缘图案层上进行平面化步骤，以得到更平整的表面。可以在使绝缘图案层具有图案之前完成所述平面化步骤。所述平面化步骤可以包括蚀刻和/或抛光方法如化学机械抛光(CMP)、研磨(lapping)、接触平面化(CP)、和/或干式蚀刻方法，如离子溅射、反应离子蚀刻(RIE)、等离子体辅助蚀刻、激光消融、离子研磨和/或其它平面化方法，和/或它们的组合。
绝缘图案层可以含有有机化合物(如聚合物)，以及无机化合物(如氧化物和/或氮化物)。例如，所用的聚合物材料可以为：聚酰亚胺、硅氧烷改性的聚酰亚胺、BCB、SU-8、聚四氟乙烯(PTFE)、硅树脂、弹性体聚合物、电子束抗蚀剂(如ZEP(Sumitomo))、光致抗蚀剂、薄膜抗蚀剂、厚膜抗蚀剂、聚环状石蜡、聚降冰片烯、聚乙烯、聚碳酸酯、聚甲基丙烯酸甲酯(PMMA)、BARC材料、卸下层(Lift-Off-Layer，LOL)材料、PDMS、聚氨酯、环氧聚合物、氟橡胶、丙烯酸酯聚合物、(天然)橡胶、硅树脂、漆、丁腈橡胶、三元乙丙橡胶(EPDM)、氯丁橡胶、聚四氟乙烯(PFTE)、聚对苯二甲撑、氟代亚甲基氰酸酯、无机-有机混合聚合物、(氟化的和/或氢化的)无定形碳、其它聚合物、和/或它们的组合。例如，所用的无机化合物可以为：有机掺杂的硅玻璃(OSG)、氟掺杂的硅玻璃(FSG)、PFTE/硅化合物、原硅酸四乙酯(TEOS)、SiN、SiO2、SiON、SiOC、SiCN:H、SiOCH材料、SiCH材料、硅酸盐、二氧化硅基材料、硅倍半氧烷(SSQ)基材料、甲基-硅倍半氧烷(MSQ)、氢-硅倍半氧烷(HSQ)、TiO2、Al2O3、TiN、和/或它们的组合。绝缘图案层材料可以具有易于进行图案化过程(平版印刷术和/或蚀刻)的性质，与下面的层的粘附性好，机械耐久性好，和/或在ECPR过程和/或中间的清洗步骤和/或去除步骤中是惰性的。
在一些实施方式中，绝缘图案层的图案(空腔)是通过使用包括平版印刷术和/或蚀刻在内的方法而形成的。所述平版印刷术方法可以包括照相平版印刷术、紫外光平版印刷术、激光平版印刷术、电子束平版印刷术、纳米压印、其它平版印刷方法、和/或它们的组合。
根据ECPR蚀刻的或电镀的结构所要求的尺寸和高度，所述绝缘图案层的高度可以不同。在一些实施方式中，所述绝缘图案层的厚度可以高达几百微米。在其它实施方式中，绝缘图案层可以比较薄，例如低至20纳米。在一些实施方式中，空腔的高度/宽度的比值(称作纵横比)小于10，例如小于约5，例如小于约2，例如小于约1。在一些实施方式中，在上述IC应用中，绝缘图案层为小于约50微米，例如小于约15微米，例如小于约5微米，并且纵横比小于约5，例如小于约2，如小于约1。在一些实施方式中，在IC互连应用中，例如对于IC互连总布线来说绝缘图案层为小于约2微米，例如对于IC互连中间布线来说绝缘图案层为小于约500纳米，例如对于IC互连中间布线来说绝缘图案层为小于约200纳米，例如对于IC互连“Metal1”布线来说绝缘图案层为小于约100纳米，例如对于IC互连“Metal 1”布线来说绝缘图案层为小于约50纳米。由于所述电化学室内部没有强制的对流，因此最大限制电流和最大电镀/蚀刻速率取决于电解液的性质以及电极之间的距离即绝缘图案层的高度。通过使用电化学蚀刻或沉积的材料的离子浓度更高的电解液，得到更高的限制电流。此外，导电电极层与基底的种子层之间的距离越近，则限制电流越高。然而，距离近，即绝缘图案层薄，会增加短路的危险。待形成的结构层的厚度可以为小于绝缘层厚度的约90％，例如小于约50％，例如小于约10％。
所述蚀刻方法包括使用蚀刻掩膜来保护绝缘材料涂层应该完好的区域和/或利用机械去除方法。所述蚀刻方法可以包括干式蚀刻和/或湿式蚀刻，例如离子溅射、反应离子蚀刻(RIE)、等离子体辅助蚀刻、激光消融、离子研磨。蚀刻掩膜的图案可以用平版印刷方法制得。所述蚀刻掩膜可以为用于所述平版印刷方法的聚合物抗蚀剂，如薄膜光致抗蚀剂、聚酰亚胺、BCB、厚膜抗蚀剂、和/或其它聚合物等。蚀刻掩膜还可以为含有以下材料的硬掩膜：SiN、SiO2、SiC、Pt、Ti、TiW、TiN、Al、Cr、Au、Cu、Ni、Ag，、NiP、其它硬质材料、它们的合金、和/或它们的组合。所述硬掩膜可以通过如下方法进行设置：PVD、CVD、MOCVD、溅射、非电镀沉积、浸渍沉积、电沉积、PECVD、ALD、其它合适的沉积方法、和/或它们的组合。在一些实施方式中，硬掩膜通过以下步骤形成图案：进行平版印刷方法，然后利用湿式和/或干式蚀刻方法，在未被图案化的平版印刷掩膜覆盖的区域选择性地对硬掩膜进行蚀刻。
在一些实施方式中，例如当用于硬掩膜的材料为Cu、Ni、NiFe、NiP、Au、Ag、Sn、Pb、SnAg、SnAgCu、SnPb和/或它们的组合时，所述硬掩膜可以包括至少一层ECPR蚀刻的或电镀的结构。在这种情况下，可以利用其它主电极并结合所述蚀刻方法来使主电极的绝缘图案层具有图案，可能不需要其它的平版印刷方法。
在一些实施方式中，在设置所述绝缘图案层之前，设置蚀刻停止层。所述蚀刻停止层包括至少一层的一种或多种材料，该材料与绝缘图案层相比受蚀刻过程的影响更小，由此停止或减缓蚀刻过程，从而在整个绝缘图案层上完成蚀刻时保护下面的层。所述蚀刻停止层可以包括以下材料：Ti、Pt、Au、Ag、Cr、TiW、SiN、Ni、Si、SiC、SiO2、Al、InGaP、CoP、CoWP、NiP、NiPCo、AuCo、BLOkTM(Applied Materials)、或其它受蚀刻方法的影响较小的材料、和/或它们的组合。
在一种实施方式中，可以对所述图案化方法进行调整，以改变绝缘图案层中的图案空腔侧壁的倾斜角度。倾斜角度取决于ECPR蚀刻的或电镀的结构的用途。在一些实施方式中，采用接近于垂直的侧壁(绝缘图案层的侧壁与载体表面之间的倾斜角度接近于90度，垂直的意思是处于水平结构的正交位置)，以实现特定的电学性质。这意味着侧壁与电极表面的正交之间的角度(倾斜角度)小于约1度，例如小于约0.1度。在其它实施方式中，采用更大的倾斜角度，以改善主电极与ECPR电镀的结构的分离方法，不对绝缘图案层或ECPR电镀结构造成损害。该角度可以高达约45度，例如高达约20度，例如高达约5度。通过改变所述倾斜角度可以改善所述分离方法，因此倾斜角度大于0度，这意味着绝缘图案层的空腔的顶部的敞开区域大于底部(一般称为“正倾斜角度”)。该角度基本上不应该是负的。
在一些实施方式中，用于通过所述平版印刷方法形成绝缘图案层的光致抗蚀剂可以具有能够得到垂直的侧壁或正的倾斜角度的化学和物理性质。例如，可以使用负型光致抗蚀剂如SU-8(Microchem)、THB(JSR Micro)、或电子束抗蚀剂如ZEP(Sumitomo)，以使倾斜角度接近于零。可以使用其它正性光致抗蚀剂如AZ
Figure A20068005105500321
AXTM、AZ
Figure A20068005105500322
P9200、AZ
Figure A20068005105500323
P4000(AZ Electronic Materials)、ARF抗蚀剂(JSR Micro)、SPR抗蚀剂(Rohm & Haas Electronic Materials)、和/或其它的正型光致抗蚀剂，以形成具有正倾斜角度的绝缘图案层。还可以通过改变照相平版印刷方法的参数来调节倾斜角度。例如，在通过投射镜使光致抗蚀剂曝光时，可以通过改变焦点的深度来改变侧壁的倾斜角度。此外，还可以通过改变照相平版印刷图案化方法的参数来使倾斜角度最优化，例如：使用波长滤波器、使用抗反射涂层、改进曝光剂量、改进显影时间、使用热处理、和/或它们的组合。
在其它实施方式中，可以对用于使所述绝缘图案层图案化的所述蚀刻方法进行改进，以得到垂直的侧壁或正的倾斜角度。例如，可以通过将用于干式蚀刻方法(如反应离子蚀刻(RIE))的气体组合物、压板功率(RF功率)、和/或等离子体功率(也称作线圈功率)进行最优化，得到特定的倾斜角度。所述气体组合物可以例如含有氟碳化合物、氧气、氢气、氯气和/或氩气。可以通过改变侧壁上的钝化物质的聚合度来控制倾斜角度。例如，通过提高或降低气体组合物中的氟碳化合物的水平而分别提高或降低聚合水平，分别使得倾斜角度增加(不太垂直)或降低(更垂直)。而且，聚合度可以通过改变氧气和/或氢气的含量而进行控制：增加氧气水平会降低聚合度并得到较小的倾斜角度(更垂直)，反之亦然；和/或增加氢气水平会提高聚合度并得到较大的倾斜角度(不太垂直)，反之亦然。在一些实施方式中，通过降低所述线圈功率并同时使所述压板功率保持恒定来减小所述倾斜角度(使得更垂直)。在对所述绝缘图案层进行蚀刻时，这增强了溅射效果并由此得到更垂直的侧壁。相反，通过提高线圈功率，可以得到相反的效果，从而使倾斜角度更大(不太垂直)。在另一种实施方式中，通过提高所述压板功率并同时使所述线圈功率保持恒定来减小所述倾斜角度(更垂直)。在对所述绝缘图案层进行蚀刻时，通过降低所述压板功率并同时使所述线圈功率保持恒定来得到更大的倾斜角度(不太垂直)。
在又一种实施方式中，可以利用波纹装饰方法来形成所述绝缘图案层的空腔(图案)；所述波纹装饰方法包括：首先将牺牲图案层设置于载体上；然后，利用上述用于绝缘图案层的所述设置方法，设置绝缘材料，由此该绝缘材料覆盖所述牺牲图案层并填充牺牲图案的空腔；利用上述平面化方法，将所述绝缘材料平面化，直至牺牲图案层暴露出来；以及除去所述牺牲图案层，由此形成绝缘图案层。例如，所述牺牲图案层可以通过ECPR蚀刻或电镀层结构而形成或者通过已知的平版印刷方法和/或蚀刻/电镀方法而形成。对于包含难以直接用平版印刷术和/或蚀刻方法进行图案化的绝缘图案层材料的实施方式，例如可以使用这种可选择的图案化方法。
在一种实施方式中，可以对所述绝缘图案层的表面进行处理，以更好地与ECPR电镀的结构进行分离。例如，可以用能够使所述空腔的侧壁与ECPR电镀结构的侧壁之间具有抗粘结效果的方法对绝缘图案层表面进行处理。这可以包括在所述绝缘图案层表面涂覆能够降低与ECPR电镀结构的机械和化学结合的剥离层(release layer)。这种剥离层可以通过利用旋转涂布、喷涂、CVD、MOCVD、MVD、PVD、和/或它们的组合进行设置。所述剥离层可以含有：硅烷，如甲氧基硅烷、氯硅烷、氟硅烷；硅氧烷，如聚二甲基硅氧烷、聚乙二醇硅氧烷、二甲基硅氧烷低聚体(DMS)；和/或其它聚合物，如无定形氟聚合物、氟碳化合物，聚四氟乙烯(PTFE)、细胞氟聚合物(Cyto-fluoro-polymers)；和/或它们的组合。
在一种实施方式中，用于绝缘图案层的材料具有被电解液润湿并填充绝缘图案的空腔的性质，和/或用能够提高被电解液润湿并填充绝缘图案的空腔的能力的方法对用于绝缘图案层的材料进行处理。在一种实施方式中，至少一部分绝缘图案层材料具有低表面能性质并且是亲水的，即与水溶液的接触角小。此外，一部分绝缘图案层材料可以用降低表面能并形成亲水性表面的方法进行处理。这样的表面处理方法例如可以为热处理，氧/氮/氩等离子体处理，用于抗粘附的表面转化(SURCAS)，和/或用强氧化剂(如过氧化物、过硫酸盐、浓酸/碱)进行处理，和/或它们的组合。在其它实施方式中，至少一部分绝缘图案层材料具有高表面能或者可以用提高表面能的方法进行处理，以使表面疏水。这些方法可以包括用氢等离子体进行处理。在一种实施方式中，绝缘材料层包括一层或几层至少一种具有这样性质的材料：使得绝缘图案层的空腔的侧壁变为亲水的且绝缘图案层的顶部变为疏水的。所述亲水性材料例如可以为SiN、SiO2、表面已经被氧等离子体和/或其它具有极性官能分子基团的材料处理过的聚合物(如光致抗蚀剂和/或弹性体)、和/或它们的组合。所述疏水性材料可以为具有非极性官能分子基团的材料，如末端为氢的聚合物、特富龙、氟代硅烷和氯代硅烷、硅氧烷、氟代弹性体、和/或它们的组合。
在另一种实施方式中，绝缘图案层可以具有一层或几层至少一种材料，当将主电极向所述种子层挤压时，该材料能够促进绝缘图案层的顶部与基底的种子层表面之间的机械接触。如上所述，绝缘图案层可以包括至少一层柔性材料如弹性体。在一种实施方式中，绝缘图案层包括至少一层刚性材料和至少一层所述弹性体材料。所述弹性体材料层可以设置于所述刚性材料层的顶部。所述弹性体层可以具有下列性质：压缩系数和/或弹性高；为电绝缘的和/或电介质性质低；对用于ECPR方法和/或中间的清洗和/或去除步骤的环境具有良好的化学耐受性，例如对所述电解液的耐受性；通过包括PECVD、PVD、CVD、MOCVD、ALD、旋转涂布、喷涂、辊涂、粉末涂覆、热解、和/或它们的组合在内的方法进行设置；对下面的层(如金属、硅、玻璃、氧化物、氮化物和/或聚合物)的粘合性强；对用于ECPR方法的环境和/或长时间的收缩或膨胀的抵抗性强，例如在所述电解液中；不溢泌，即不会释放污染性的有机化合物；对紫外线敏感；被所述平版印刷方法图案化；透明；和/或被所述蚀刻方法(如所述干式蚀刻方法)图案化。在一些实施方式中，所述弹性体可以包括：聚二甲基硅氧烷(PDMS)、硅树脂、环氧硅树脂、氟代硅树脂、氟代弹性体、(天然)橡胶、氯丁橡胶、EPDM、腈、丙烯酸酯弹性体、聚氨酯、和/或它们的组合。在一些实施方式中，所述弹性体层的拉伸弹性模量(杨氏模量)可以为小于0.1GPa，例如小于1MPa，如小于约0.05MPa。在一些实施方式中，所述弹性体层的硬度可以为小于90Shore-A，例如小于30Shore-A，如小于约5Shore-A。
在其它实施方式中，绝缘层设置于已经图案化的表面的至少一些部分上，例如图案化的载体。在一种实施方式中，用一种方法设置绝缘图案层，在该方法中，设置的材料与下面的图案化的载体的结构保持一致，例如用以下方法：热氧化、热氮化、溅射、PECVD和/或ALD。所述绝缘层可以被图案化，以使所述下面的图案化的载体的至少一些部分暴露。所述图案化方法可以使所述下面的图案化的载体的空腔的至少一些部分不被绝缘图案层所覆盖。可用的图案化方法包括用绝缘图案层覆盖所述图案化的载体结构的侧壁和/或顶部，而所述图案化的载体的空腔的至少某些区域没有被覆盖。所述图案化方法可以为例如上述的平版印刷方法和/或蚀刻方法。在一些实施方式中，在设置所述绝缘图案层之前，所述图案化的载体在图案化的结构的顶部具有至少一层绝缘材料。例如，利用所述蚀刻方法对载体进行图案化，其中蚀刻掩膜包括至少一层绝缘材料并且在设置绝缘图案层之前该蚀刻掩膜没有被剥离。这使得与所述图案化的载体的底部相比，其结构的顶部的绝缘材料层较厚。在该实施方式中，在使顶部暴露之前，可以利用蚀刻方法如所述干式蚀刻方法，使图案化的载体的空腔底部暴露。所述干式蚀刻方法在垂直于所述图案化的载体的平面的方向上的蚀刻速度可以高于水平方向，即各向异性蚀刻，使得图案化的载体的空腔底部从绝缘图案材料中暴露出来，而侧壁仍然被绝缘材料所覆盖。在其它实施方式中，将绝缘图案层图案化，以使能够用于与所述载体和/或所述导电电极层进行电连接的至少一些部分暴露。
下面将参考附图描述本发明的主电极的几种实施方式。
一种实施方式包括提供载体1，该载体1包括导电/半导电盘2和绝缘涂层3。如图1(a)所示，所述绝缘涂层3可以覆盖导电/半导电盘2的除了背面和正面的中心以外的所有区域。导电电极层4可以设置于载体1的正面上，覆盖导电/半导电盘2的至少一些部分并且与该部分电接触。在一种实施方式中，所述导电电极层4还覆盖所述绝缘涂层3的至少一些部分。在一些实施方式中，在载体的背面的导电/半导电盘的至少一些部分上设置有连接层5，以能够将主电极与外部电源良好地电连接。图1(b)描述了载体1的一种实施方式的横截面，载体1包括导电/半导电盘2和绝缘涂层3、以及导电电极层4和连接层5。如图1(c)所示，在一种实施方式中，在载体1和导电电极层4上设置有绝缘材料6。可以利用所述平版印刷方法和/或蚀刻方法，将绝缘材料图案化，形成绝缘图案层7。图1(d)描述了主电极8的一种实施方式的横截面，主电极8包括载体1、导电电极层4、连接层5和绝缘图案层7。
如图2(a)所示，在一种实施方式中，载体1包括中心具有导电孔11的绝缘盘9，该导电孔11的至少一些部分填充有导电/半导电材料10。为了使主电极与基底之间能够对齐，绝缘盘9可以是透明的。在一种实施方式中，导电电极层4设置于载体1的正面。此外，可以将连接层5设置于背面，以使外部电源与主电极良好地电连接。可以由孔11实现导电电极层4与连接层5之间的电连接。图2(b)描述了载体1的一种实施方式的横截面，载体1包括绝缘盘9与导电孔11、导电电极层4和连接层5。如图2(c)所示，可以将绝缘材料6设置于载体1和导电电极层4上。可以利用所述平版印刷方法和/或蚀刻方法，将绝缘材料图案化，形成绝缘图案层7。图2(d)描述了主电极的一种实施方式的横截面，该主电极包括载体1、导电电极层4、连接层5和绝缘图案层7，所述载体1包括绝缘盘9和导电孔11。
另一种实施方式包括提供载体1，该载体1包括导电/半导电盘2，在所述载体的至少某些部分如正面，该导电/半导电盘2被绝缘涂层3所覆盖。如图3(a)所示，在一些实施方式中，首先设置绝缘涂层使其完全覆盖所述导电/半导电盘2。在一种实施方式中，利用所述平版印刷方法和/或蚀刻方法，将绝缘材料图案化，形成绝缘图案层7。如图3(b)所示，在由此形成的空腔中，导电/半导电盘2的至少某些部分未被覆盖。如图3(c)所示，在绝缘图案层的空腔的底部，可以有选择地将导电电极层4设置于导电/半导电盘上。绝缘图案层7的某些部分，如背面的中心，可以被除去，由此使导电/半导电盘2暴露，以能够与主电极进行电连接。连接层5可以设置于主电极的导电/半导电盘的暴露区域，以使外部电源与主电极能够良好地电连接。在一些实施方式中，在设置导电电极层4之前，将背面的绝缘图案层7的某些部分去除掉。然后可以在与设置导电电极层4相同的步骤中用相同的方法设置连接层5。然而，在一些实施方式中，连接层5包括在与设置导电电极层4相同的步骤中设置的至少一层，以及在后续的步骤中设置的另外的导电层。图3(d)描述了主电极8的一种实施方式的横截面，主电极8包括导电/半导电盘2、绝缘图案层7、导电电极层4和连接层5。图3(e)描述了主电极8的另一种实施方式的横截面，主电极8包括导电/半导电盘2、绝缘图案层7、导电电极层4和连接层5，其中连接层包括几层，其中至少一层还覆盖背面的绝缘图案层的某些部分。
又一种实施方式包括提供导电/半导电载体1。利用所述平版印刷方法和/或蚀刻方法，至少将该载体的正面图案化。在一种实施方式中，用于将载体图案化的蚀刻掩膜12含有绝缘材料。
图4(a)描述了图案化的导电/半导电载体1的横截面，该载体具有作为蚀刻掩膜12的绝缘材料。可以将绝缘图案层7设置于所述图案化的载体以及蚀刻掩膜12上。如图4(b)所示，在一些实施方式中，利用这样一种方法设置绝缘图案层7，使其与下面的图案层的结构保持一致。由于与层12结合，这使得所述图案的顶部的绝缘层比空腔底部的绝缘层厚。
可以利用所述蚀刻方法，以使载体1的图案底部从绝缘图案层中暴露出来，而保留侧壁和顶部的绝缘图案层7。可以使用特征在于对空腔底部的蚀刻速率高于对侧壁的蚀刻速率的干式蚀刻。在一些实施方式中，从空腔底部和顶部去除掉相同量的绝缘材料，使得顶部的绝缘材料的厚度与用于使载体图案化的蚀刻掩膜12的厚度相同。图4(c)描述了主电极8，该主电极8包括图案化的载体1、蚀刻掩膜8和绝缘图案层7，该绝缘图案层7已经被蚀刻，以使图案化的载体的空腔底部暴露。
在一些实施方式中，如图4(d)所示，在载体1的未被蚀刻掩膜12或绝缘图案层7覆盖的区域有选择性地设置导电电极层；在接下来的步骤中，可以在背面设置第二蚀刻掩膜12，以去除绝缘图案层并由此使载体1的某些部分暴露。
可以利用所述平版印刷方法和/蚀刻方法来去除背面的部分绝缘图案层7。可以在载体的暴露部分设置连接层5，以使外部电源与主电极能够良好地电连接。在一些实施方式中，在主电极的背面的中心建立主电极的电连接。在一些实施方式中，在与设置导电电极层4相同的步骤中设置连接层5。在这种情况下，在设置导电电极层4之前，完成将连接区域内的载体1暴露的操作。在一些实施方式中，连接层5仅设置于载体的暴露部分以及绝缘图案层7的某些部分。
图4(e)描述了主电极的一种实施方式的横截面，主电极包括导电/半导电载体1、绝缘图案层7、导电电极层4和连接层5，载体结构的顶部具有绝缘的蚀刻掩膜12，导电电极层4设置于图案化的载体的空腔中，连接层5设置于背面的绝缘图案层的某些部分以及载体的暴露部分。
在一些实施方式中，在设置导电电极层4之前，可以通过去除绝缘图案层7的空腔底部的载体1的材料，例如通过使用所述蚀刻方法，使主电极8的空腔更深。在一些实施方式中，可以使用干式蚀刻方法。对于某些实施方式，所述绝缘图案层7可以用作蚀刻掩膜。形成更深的空腔使得主电极空腔可以填充更多用于ECPR电镀的预沉积材料、和/或在ECPR蚀刻过程中填充更多蚀刻的材料。
图5描述了主电极的横截面，其中绝缘图案层7的空腔已经被更深地蚀刻到载体1中，然后载体1被选择性沉积的导电电极层4所覆盖。
一种实施方式包括通过结合绝缘结合层13并将其图案化而在所述载体1上形成绝缘图案层7。在某些实施方式中，载体1包括导电/半导电盘2，除了载体的正面和背面的中心以外，导电/半导电盘2覆盖有绝缘涂层3。在其它实施方式中，载体包括在载体1的中心具有导电孔11的绝缘盘9。
在一些实施方式中，在设置绝缘结合层13之前，已经在载体上设置了导电电极层4。在一些实施方式中，绝缘结合层粘附于结合载体14上，在将绝缘结合层13设置于载体1上之后，可以将结合载体14去除掉。例如，绝缘结合层13可以为位于Si结合载体14上的SiO2，或者绝缘结合层13可以为位于任何可去除的结合载体14上的玻璃(如石英)或聚合物膜。在一些实施方式中，在将绝缘结合层13与载体1结合之前，可以将粘合层15设置于绝缘结合层13上，以提高结合性质如粘结强度。粘合层15可以为能够与载体和/或载体1上的导电电极层4具有良好的结合性质的材料，并且应当是导电材料。或者，粘合层15可以为非导电材料，并通过蚀刻而被选择性地去除掉。例如，粘合层可以含有与导电电极层4结合良好的金属和/或合金。粘合层可以含有上述用于导电电极层4的材料。
图6(a)描述了具有导电电极层4的载体1，和具有绝缘结合层13和粘合层15的结合载体14的横截面。
图6(b)描述了位于结合载体14上的绝缘结合层如何与载体1在中间具有导电电极层4和粘合层15下结合。在一些实施方式中，在结合过程中，绝缘层13与载体1之间的层发生变化(例如混合)，形成结合中间层16。结合载体14可以被机械去除或者通过所述蚀刻方法去除，如干式蚀刻或湿式蚀刻。去除掉结合载体14之后，可以利用所述平版印刷方法和/或蚀刻方法对绝缘结合层13进行图案化。图6(c)描述了主电极8的一种实施方式的横截面，该主电极8包括图案化的绝缘结合层13，该绝缘结合层13通过位于中间的结合中间层16结合于载体1上，所述结合中间层16包括导电电极层4和粘合层15。在一些实施方式中，导电电极层4可以选择性地设置于位于所述结合中间层16上的图案化的绝缘结合层13的空腔中，或者如果不存在结合中间层16(即当绝缘结合层13直接设置于载体1上时)，则导电电极层4可以选择性地设置于所述载体1上。
在一种实施方式中，主电极能够实现外部电源与所述导电电极层的至少一些部分之间的电连接。
在一些实施方式中，在外部电源与所述载体的导电/半导电材料之间形成电连接，所述载体与导电电极层的至少一些部分相连。
在一种实施方式中，在外部电源与连接层之间形成电连接，所述连接层与所述载体的导电/半导电材料的至少一些部分相连，然后所述载体与导电电极层的至少一些部分相连。
电连接例如可以位于所述载体的背面，即主电极的绝缘结构的对面。在一些实施方式中，电连接可以用于所述载体的背面的中心。在另一种实施方式中，电连接形成于正面，例如在所述载体的周边。
在一些实施方式中，所述载体的绝缘部分和/或绝缘图案层的设置方式使得，在ECPR蚀刻或ECPR电镀过程中，除了由绝缘图案层和基底限定的填充有电解液的空腔以外，在导电电极层的电连接与基底的电连接之间将没有直接的和/或通过电解液的明显电连接和/或短路。例如，除了绝缘图案层的空腔和电连接区域之外，绝缘材料覆盖载体的所有导电/半导电部分。
在一些实施方式中，主电极的特征在于，在ECPR蚀刻或电镀过程中，当主电极与基底接触时，允许在外部电源与基底种子层之间形成电连接。
在一些实施方式中，在与基底的物理接触过程中，用于电接触的所述种子层的至少一些区域没有被主电极所覆盖。
在一些实施方式中，可以通过使主电极具有与面积较大的基底种子层相接触的区域，提供与基底种子层的电接触。
图7(a)描述了主电极8与大面积的基底17种子层18相接触的区域较小的实施方式的横截面。
图7(b)描述了主电极与大面积的基底种子层18相接触的区域较小的一种实施方式的俯视图。
在一些实施方式中，主电极和基底的尺寸相同，并且将主电极的至少一些部分的材料去除掉，以提供用于与基底上的种子层进行电连接的位置。在一种实施方式中，主电极的周边设置有凹槽，该凹槽允许与基底的种子层进行连接。
图7(c)描述了主电极8的横截面，该主电极8具有凹槽19，该凹槽19允许与基底种子层进行电连接。所述凹槽可以全部围绕主电极的周边，或者位于一些特定的连接位点。
在一些实施方式中，可以形成穿过主电极8的连接通孔20，以允许与基底17的种子层18的电连接。在一种实施方式中，形成的连接通孔20位于接近主电极8的周边。
图7(d)描述了主电极8的正面的俯视图，该主电极8的周边具有通孔20，该主电极8包括绝缘图案层7和导电电极层4。在一种实施方式中，如图7(e)的俯视图所示，连接通孔20形成于主电极8区域的内部。所述凹槽和/或连接位点可以通过包括平版印刷方法和/或蚀刻方法在内的方法、和/或机械方法而形成，所述机械方法的例子包括抛光、研磨、钻孔、切除、计算机数控(CNC)加工、超声加工、金刚石加工(diamond machining)、喷水加工、激光加工、喷砂处理或液体喷砂、和/或它们的组合。所述凹槽和/或连接位点的尺寸可以与电接触器相配。例如，所述电接触器可以为金属薄片、弹簧、插头、和/或其它合适的电接触器、和/或它们的组合。所述电接触器含有至少一层在ECPR蚀刻和/或电镀过程中、和/或所用的电解液中不会腐蚀或氧化的材料，例如不锈钢、Au、Ag、Cu、Pd、Pt、镀有铂的钛、和/或它们的组合。
在一些实施方式中，由主电极设计所提供的与种子层的连接位点的位置使得在ECPR蚀刻和/或电镀过程中，种子层中的电流分布均一。例如，凹槽可以全部位于主电极的周边，允许与种子层周边具有不间断的电连接。在另一种实施方式中，多个(例如至少三个)连接通孔可以沿着主电极的周边均匀分布，使得能够实现与基底的种子层具有良好分布的电连接。
在一些实施方式中，主电极的导电的，与导电电极层相连并且与种子层接触和/或与种子层接近于电连接的部分涂覆有绝缘材料，以在ECPR蚀刻和/或ECPR电镀过程中避免主电极的导电电极层与基底种子层之间的短路。
在一些实施方式中，种子层电连接处为主电极的集成部分。在这种情况下，主电极上的种子层连接处必须与主电极的导电部分相隔离，所述导电部分与导电电极层相连。否则，在将主电极用于ECPR蚀刻或电镀时，在两个电极之间会短路。在一些实施方式中，在所述载体的背面中心形成与主电极的导电电极层的电连接，在所述载体的背面中心，载体的绝缘涂层已经被去除。在这种情况下，该种子层连接处可以为从背面周边到正面的导电层，该导电层与载体的导电部分通过绝缘材料分开。所述种子层连接处可以含有与用于上述导电电极层的材料相同的材料并且可以用相同的方法设置。
图7(f)描述了主电极8，该主电极8包括导电载体、绝缘图案层7和导电电极层4。所述绝缘图案层覆盖了导电载体的除了正面空腔和背面中心以外的所有区域，其中，通过连接层5能够进行电连接。所述种子层连接处31位于主电极的背面周边、边缘、以及正面周边。种子层连接处31与主电极的其它导电部分通过绝缘图案层分开。可以在种子层连接处的横向侧面设置绝缘层。
图7(g)描述了主电极8如何与具有种子层18的基底17接触，所述主电极8包括绝缘图案层7、导电载体1、导电电极层4、连接层5和种子层连接处31。电解液29被封入到由绝缘图案层与种子层之间的空腔所限定的电化学室中。外部电压源与连接层5相连(所述连接层通过所述载体1与所述导电电极层4电连接)并与种子层连接处31相连(所述种子层连接处与所述种子层电连接)，由此预沉积在所述导电电极层上的阳极材料被溶解掉并通过所述电解液进行转移，所述导电电极层为阳极并位于绝缘图案层的空腔中，并且在种子层上形成电镀的结构24，所述种子层为阴极并位于所述电化学室内。通过颠倒电源的极性，种子层发生电化学蚀刻。
图7(h)描述如何将种子层连接处31设置在图案层7的大表面上并基本上设置在除了接近图案层的空腔的边缘以外的整个表面上。由于图案层的表面可以形成连续的表面，如图7(h)所示的分开的种子层连接处部分31与其它部分是相互连接的(图7(h)中未表示出)。
如图7(i)所示，如果图案层的表面没有形成连续的表面，则连接处31的不同部分可以通过载体与载体背面的连接区域相连。与分离的连接部分31接触的种子层可以在分离的连接部分31之间形成连接。分离的连接部分31可以有助于降低种子层特别是薄种子层的电阻。较低的电阻可能具有如下所述的优势。
在本发明的一种实施方式中，主电极与包括种子层的基底一起形成至少一个电化学室，所述主电极包括至少部分地导电的/半导电的载体、导电电极层、绝缘图案层、和/或预沉积的阳极材料。所述电化学室包括电解液，所述电解液被装入到所述绝缘图案层的空腔中并且与所述导电电极层或预沉积的阳极材料和所述种子层相接触。对载体的所述导电部分、所述导电电极层、所述种子层、和/或所述预沉积的阳极材料的厚度和电阻进行设置，以使所述电化学室之间的电流密度的差值最小。例如，可以对所述厚度和电阻进行设置，以使电流密度的差值小于50％，如小于20％，例如小于10％，如小于5％，例如小于约1％。
例如，由于薄种子层中的电阻，在所述种子层的任意点之间可以存在阻性电压降，即电位差。可以对主电极中的导电材料进行设置，以使所述主电极的相应点之间具有相似的或相当的阻性电压降，即电位差。
在一些实施方式中，主电极的所述导电/半导电部分可以包括至少一层导电/半导电材料，其中所述至少一层的不同区域具有不同的厚度和/或电阻。在一个实例中，和与主电极的中心的半径距离较远的点相比，所述至少一个导电/半导电层的与主电极的中心的半径距离较近的点的厚度较大。在另一个实例中，和与主电极的中心的半径距离较远的点相比，所述至少一个导电/半导电层的与主电极的中心的半径距离较近的点的电阻较低。在又一个实例中，和与主电极的中心的半径距离较远的点相比，所述至少一个导电/半导电层的与主电极的中心的半径距离较近的点的比电导率较大。
在一些实施方式中，主电极可以包括几个各自与不同的外部电源相接触的点和/或区域。可以将不同的外部电压施加于所述主电极的点，其中所施加的外部电压的差值与所述种子层的相应点之间的电位差值相等或相似，所述种子层的相应点之间的电位差值由所述种子层中的阻性电压降引起。
在一些实施方式中，电化学室之间的电位差和/或电流密度差值可以通过使用数学模型而计算得到、和/或可以在实验中测定得到。
在一些实施方式中，所述主电极的导电/半导电部分的比电导率等于或大于所述种子层的比电导率。例如，所述导电/半导电载体、所述导电电极层、和/或所述预沉积的阳极材料的导电/半导电部分的比电导率之和等于或大于所述种子层的比电导率，如大2倍，例如大5倍，如大7倍，例如大10倍。
在一些实施方式中，所述主电极为几何圆形。例如，主电极的尺寸可以与硅晶片基本相同，例如，根据SEMITM-标准。例如，所述主电极可以具有标准的100mm、150mm、200mm、300mm或450mm直径硅晶片的尺寸。所述基底可以具有基本上与主电极相同的圆形和/或厚度。
在一些实施方式中，对所述主电极进行设置，以允许外部电源与导电电极层之间的电连接。参考图19，电连接区域33可以位于主电极8的背面，例如与所述载体1接触，所述载体1又与所述导电电极层4相接触。在主电极8上可以存在几个电连接区域33，并且它们被绝缘材料32彼此隔开。电连接区域33的形状可以为例如圆形、正方形、矩形、弧形、环形、和/或它们的片断。如图19(a)和19(b)所示，在一种实施方式中，主电极的背面中心设置有圆形连接区域33、和/或在背面的中心环和周边之间设置有至少一个环形/弧形连接区域33，并且周边被绝缘材料32隔开。在一些实施方式中，在主电极的中心和周边之间至少有两个环形和/或弧形连接区域33。所述至少两个环形和/或弧形连接区域可以在主电极的中心和周边之间均匀地排布。在其它实施方式中，距离中心较远的不同连接区域之间的半径距离可以较小。在一些实施方式中，位于主电极的中心和周边之间的环形和/或弧形的个数至少为3，例如至少为4，如至少为5，例如至少为8。连接区域可以彼此独立地设置，可以单独地向各个连接区域施加不同的外部电压。在一些实施方式中，在至少一个连接区域的不同点施加不同的外部电压。可以将与外部电源的连接施加于一个连接区域的几个点上，例如，以允许电流/电压均匀地分布。
在另外的实施方式中，可以将相同的外部电压施加于主电极的至少一些不同的连接区域。在一种实施方式中，在将阳极材料预沉积到所述主电极上时，例如当用电镀方法进行预沉积时，所有的或基本上所有的连接区域(如主电极背面的所有的或基本上所有的连接区域)与电位相同或基本相同的外部电源相连。所述电镀方法可以用种子层的ECPR蚀刻方法进行和/或通过标准的电镀方法进行。
在一个实例中，主电极与基底形成至少一个电化学室；其中，简便起见，假定所述电化学室覆盖了所述主电极与基底之间的所有区域；其中，所述种子层包括厚度均匀的薄导电层，该薄导电层位于半径为200微米的圆形基底上，其中所述种子层的比电导率为5Ω-1；所述主电极包括载体、导电电极层和绝缘图案层；所述主电极为半径为200mm的盘形；其中，所述载体和导电电极层的比电导率之和为25Ω-1；将外部电压施加于所述主电极的背面中心点以及所述种子层的整个周边上；其中，电化学室中的至少一个点位于主电极和种子层的半径中心；电化学室中的至少一个点位于主电极和种子层的半径周边；其中，导电电极层上的电位如图8(a)所示，最大电位差为6mV；其中，种子层上的电位差如图8(b)所示，最大电位差为5mV；使得如图8(c)所示，中心的电流密度为13.7mA/mm2，周边的电流密度为13.5A/dm2。这个具体的例子描述了如何将主电极的导电部分的比导电率与种子层相配，以在不同的点得到基本相同的电流密度。
在又一个实例中，其中，所述种子层的比电导率为5Ω-1，所述载体和导电电极层的比电导率之和为30Ω-1；其中，导电电极层上的电位差如图9(a)所示；其中，种子层上的电位差如图9(b)所示；由此，如图9(c)所示，中心的电流密度为13.7A/dm2，周边的电流密度为13.7A/dm2。这个具体的例子描述了如何将主电极的导电部分的比导电率与种子层相配，以在不同的点得到基本相同的电流密度。
在又一个实例中，其中，所述种子层的比电导率为5Ω-1，所述载体和导电电极层的比电导率之和为100Ω-1；其中导电电极层上的电位差如图10(a)所示；由此，如图10(b)所示，中心的电流密度为13.7A/dm2，周边的电流密度为14.4A/dm2。这个具体的例子描述了当主电极的导电部分的比导电率与种子层更不相配时，在不同的点的电流密度产生实质性的差异。
在实例中，电化学室被假定为是覆盖所述种子层与主电极之间的整个表面的一个室，但是在许多实施方式中，具有几个被所述绝缘图案层隔开的电化学室。例如，室的区域可以覆盖种子层和主电极的全部面积的5-50％，它们可以在所述主电极和种子层的表面上均匀地分布。此外，以上实例中所述的结果可以与具有多个电化学室的结果相似。
如实例所示，可以根据所述种子层的几何形状和比电导率来选择与所述至少一个电化学室电连接的主电极的导电层的几何形状和电阻，以在主电极的导电层上得到与种子层上相同或基本相同的电压降；由此所述电化学室中的电流密度相同或基本相同。
所述电压降和电流密度分布可以用于描述任何主体(如主电极和/或种子层)，所述主体可以用x、y和z坐标来表示，并且具有施加外部电压的接触点。所述主体的电位分布可以由偏微分方程确定：
- σ · ( ∂ 2 V / ∂ x 2 + ∂ 2 V / ∂ y 2 + ∂ 2 V / ∂ z 2 ) = 0
其中σ为电导率，V为电压；以电压V或以电流密度J设定边界条件，例如：
1、在所述接触区域：电压V固定；或者电流密度固定
J = - σ · ( ∂ J / ∂ x + ∂ J / ∂ y + ∂ J / ∂ z )
2、在与所述电化学室相接触的表面：电流密度
J = - σ · ( ∂ J / ∂ x + ∂ J / ∂ y + ∂ J / ∂ z ) ;
其中，所述电化学室中的任何点的电流密度可以用巴特勒-福尔默(Butler-Volmer)方程表示J＝io*exp(C*(η))；其中，i0为交换电流密度，C为取决于所述电化学室的电化学性质的常数；η为所述阳极或阴极表面上的点的过电位。
3、在电绝缘表面：电流密度
J = - σ · ( ∂ J / ∂ x + ∂ J / ∂ y + ∂ J / ∂ z ) = 0 .
在一些实施方式中，所述微分方程可以利用计算方法或用于解偏微分方程的方法进行求解，所述计算方法包括数值方法如用于解普通微分公式(ODE)的方法，例如欧拉法(Euler′s method)、泰勒系列方法(Taylor Seriesmethod)或朗格-库塔法(Runge-Kutta method)；所述用于解偏微分方程的方法如有限差分法(Finite-Difference Method)、克兰克-尼科尔森法(Crank-Nicolson method)或椭圆偏微分方程(Elliptic PDE′s)。在一些实施方式中，可以将计算方法用于二维体系，例如通过使用球形坐标。在其它实施方式中，可以将计算方法用于三维体系。在更进一步的实施方式中，计算方法可以包括使用有限元素方法(finite-element-methods)。
在一种实施方式中，选择主电极的导电层的几何形状和比电导率以与种子层的几何形状和比电导率相配可以包括测定所述导电层和/或种子层的电位分布。此外，一种实施方式可以包括测定所述至少一个电化学室中的电流密度(即电镀/蚀刻速度)分布。由于电镀/蚀刻速度与电流密度线性相关，因此测定所述电流分布可以包括例如测定形成于所述至少一个电化学室中的结构层的厚度分布。在又一种实施方式中，使用反复的方法，其中，在测定所述至少一个电化学室中的电流密度分布之后，对主电极的所述导电层的几何形状和厚度进行改进；其中，进行后续的改进并测定电流密度分布，直至所述至少一个电化学室中的任何点之间的电流密度差最小化。
如图20(a)和20(b)所示，电化学室可以具有极性分布，可以为圆形的，其中在中心具有主电极的第一接触部分并且沿着周边具有第二接触部分。在这种情况下，导电层与的电阻与比电导率之间为指数关系。因此，如图8(b)所示，种子层上的电位分布将是指数分布。为了获得比较均匀的电流密度，主电极的比电导率应当为种子层的比电导率的5-7倍。
在另一种实施方式中，电化学室可以具有线性分布，其中在矩形主电极的一面具有第一接触部分并且在矩形种子层的反面具有第二接触部分。在这种情况下，电位分布将是线性分布。在一种实施方式中，为了在电化学室中获得基本均匀的电流密度，主电极的比电导率应当基本上与种子层的比电导率相等。
从图7(h)可以看出，主电极的比电导率受多个因素的影响。主电极可以包括为导电/半导电材料的盘1。该盘可以由不同材料的几个盘部件制成。这些材料一起形成盘的比电导率。例如，所述盘可以由以预定掺杂率掺杂的半导体材料(如硅)制成，所述掺杂率决定了电阻。在表面上，所述掺杂可以是均匀的或者是多样化的。半导体材料还可以设置有导电材料层，如铂或金，以进一步调适比电导率。所述盘的厚度可以是恒定的或多样化的。
如图7(h)所示，所述导电和/或半导电盘可以设置有导电电极层4，该导电电极层4仅位于空腔的底部。由于该材料与盘相比一般比较薄，因此它仅在很小的程度上调适比电导率。最后，预沉积的阳极材料可以设置在导电电极层4上。根据其厚度和室密度，该阳极材料也在一定程度上调适比电导率。阳极材料越厚且室密度越高，则比电导率越大。在一种实施方式中，可以对这些材料进行修整，以得到不同长度的电化学室，从而产生不同的电流密度。例如，如果空腔的高度为25微米，则一个空腔中的材料4的高度可以为1微米，另一个空腔中的材料4的高度可以为20微米，由此对经过电化学室的电流产生影响。如果电化学室中的电解液的电导率低或者如果电流密度高，并且电化学蚀刻/电镀过程的物质传输因此受限，如当接近于极限电流时，则所述影响是非常明显的。
从图7(h)可以看出，在蚀刻/电镀过程中与种子层接触的材料31将有助于提高种子层的比电导率，从而使电流分布更加均匀。
所有这些因素可以组合使用，以得到理想的最终结果。此外，可以如上所述在主电极和基底的不同部分施加不同的电位。
在一些实施方式中，在制造主电极8时，载体1的导电/半导电部分以及导电电极层4的比电导率可以与基底17上的种子层18的比电导率相配，ECPR蚀刻和/或电镀在基底17上进行。可以通过分别选择电阻较低或较高的材料、和/或通过分别增加或减小载体1和/或导电电极层4的厚度，降低或提高载体1和/或导电电极层4的比电导率。ECPR蚀刻和/或电镀过程中的电流的总电阻取决于以下的电阻之和：
1、载体1的导电/半导电部分；
2、导电电极层4；
3、在ECPR蚀刻和/或电镀中形成的电化学室23；
4、基底的种子层18。
为了方便起见，将由所述载体1的导电/半导电部分产生的电阻称作R1，将由所述导电电极层4产生的电阻称作R4，将由所述种子层18产生的电阻称作R18，将由在ECPR蚀刻和/或电镀中形成的电化学室23产生的电阻称作R23。
在一些实施方式中，主电极8的载体1和导电电极层4的特征在于在ECPR蚀刻和/或电镀过程中提供的电流在通过载体1、导电电极层4和种子层18时将遇到相同的总电阻，而与它由哪些区域经过电化学室23无关。在一些实施方式中，这是通过将外部电源只与载体1的背面中心以及基底17的种子层18的周边电接触而完成的。在这种情况下，如果从载体1的背面中心开始的电流经过所述载体、导电电极层4和种子层8而到达周边的电接触处，所经过的总电阻是相同的，而与它由哪些区域经过电化学室23无关，则在ECPR蚀刻和/或电镀过程中经过的电流密度将是相同的，而与跟种子层接触处相关的电化学室的位置无关。因此，在所有电化学室23中，与电流密度成线性关系的蚀刻和/或电镀速率将是相同的，而与位置无关。所述的主电极/种子层电阻配合减轻了常规电沉积/电化学蚀刻方法固有的问题：依赖半径的蚀刻/电镀速度不均匀，导致沿半径方向高度分布不均匀；所述问题被称为末端效应。
在一些实施方式中，例如在薄种子层上，载体1和导电电极层4的总电阻低于种子层18的电阻，使得在进行ECPR蚀刻和/或电镀时，靠近周边的电化学室23中的电流密度变得高于位于基底和主电极的中心的电化学室23的电流密度。在其它实施方式中，例如在厚种子层上，载体1和导电电极层4的总电阻高于种子层18的电阻，使得在进行ECPR蚀刻和/或电镀时，靠近周边的电化学室23中的电流密度变得低于位于基底17和主电极18的中心的电化学室23的电流密度。
例如，如图12所示，可以使中心的电化学室23的电阻R′与周边的电化学室的电阻R″相配，因此：
1、如果R′＝1/(1/R1′+1/R4′)+R18′等于R″＝1/(1/R1″+1/R4″)+R18″，则j′＝j″；或者
2、如果R′＝1/(1/R1′+1/R4′)+R18′大于R″＝1/(1/R1″+1/R4″)+R18″，则j′＜j″；或者
3、如果R′＝1/(1/R1′+1/R4′)+R18′小于R″＝1/(1/R1″+1/R4″)+R18″，则j′＞j″，
其中，j′为中心的电化学室的电流密度，j″为周边的电化学室的电流密度。
通过将电阻R1和R4与R18以不同方式相配，可以在从主电极的中心至周边的半径方向上实现特定的高度分布。
如图1(d)所示，由于存在绝缘材料涂层3，载体1的导电部分(如导电/半导电盘2)仅与正面中心的导电电极层4相连。在这种情况下，只需要将导电电极层4的电阻和厚度与种子层18相配。在一些实施方式中，ECPR蚀刻或电镀的结构沿半径方向的高度分布可以用来补偿在之前或之后步骤中形成的不同高度分布。在一种实施方式中，主电极的电阻与种子层18相配，如图13(a)所示，种子层18在具有凹层25的基底17上以均匀的厚度进行设置(例如通过PVD)，因此1/R1+1/R4＜1/R18，并且制得的ECPR蚀刻或电镀结构24具有凸起的沿半径方向的高度分布以补偿所述凹层，因此如图13(b)所示，所述ECPR蚀刻或电镀结构24的顶部从基底达到相同的高度h。在另一种实施方式中，主电极的电阻与种子层18相配，如图14(a)所示，种子层18在具有凸层26的基底17上以均匀的厚度进行设置(例如通过PVD)，因此1/R1+1/R4＞1/R18，并且制得的ECPR蚀刻或电镀结构24具有凹陷的半径高度分布以补偿所述凸层，因此如图14(b)所示，所述ECPR蚀刻或电镀结构24的顶部从基底达到相同的高度h。
为了实现特定的电镀或蚀刻效果，主电极可以设置有盘和电极层，从中心起盘和电极层具有不同的厚度或不同的材料；所述不同的材料具有不同的比电导率。例如，厚度可以减半，或者替代性地，从中心起，在一半半径距离处，电阻可以变成两倍。
在一些实施方式中，可以利用使ECPR蚀刻或电镀结构层的高度分布非常均匀的方法，对主电极进行设置。但是在其它一些实施方式中，可以在绝缘图案层的空腔中改变至少一部分载体和/或导电电极层，以在一部分结构层中得到不均匀的图案。在一种实施方式中，如图21(a)所示，主电极8的载体1可以在绝缘图案层7的至少一个空腔中具有凹槽；所述凹槽涂在具有导电电极层4的壁上；预沉积的阳极材料28设置在所述导电电极层上。如图21(b)所示，在基底17上的具有所述凹槽的空腔内进行ECPR电镀的过程中，在更靠近绝缘图案层7的壁的区域将达到较高的电流密度(电镀速率)，因此ECPR电镀结构24的高度更高。
在又一种实施方式中，如图22(a)所示，载体1和导电电极层4在绝缘图案层7的至少一个空腔中施加突起结构；并且预沉积的阳极材料28设置在所述导电电极层上。如图22(b)所示，在基底上的具有所述突起的空腔内进行ECPR电镀的过程中，在更靠近突起结构的基底上的区域将达到更高的电流密度(电镀速率)，因此ECPR电镀结构24的高度更高。在某些情况下，用于形成高度不均匀的结构层的实施方式(如图21(b)和图22(b))可以用于以下应用：如连锁突出结构、焊料球放置底座、或机械对齐结构/基准。
如上已经以不同的组合和布局描述一些特征和方法步骤。但是，需要强调的是，本领域技术人员通过阅读该说明书而得到的其它组合可以实施，并且这样的组合在本发明的范围之内。此外，在本发明的范围内还可以对不同的步骤进行改进或改变。本发明仅通过随附的权利要求来限定。

Claims (53)

1、一种***，该***包括设置在基底上的主电极，
所述主电极包括图案层，该图案层至少部分为绝缘材料并且该图案层具有设置有多个空腔的第一表面，所述空腔中设置有导电材料，该电极导电材料与至少一个电极电源接触器电连接；
所述基底包括上表面，该上表面与所述第一表面相接触或者与所述第一表面相邻地设置，并且该上表面具有设置在其上的导电材料或由导电材料构成的结构，该基底导电材料与至少一个电源接触器电连接；
由此形成多个由所述空腔、所述基底导电材料和所述电极导电材料限定的电化学室，该电化学室含有电解液；
其中，所述电极导电材料与所述电极电源接触器之间的电极电阻、以及所述基底导电材料与所述基底电源接触器之间的基底电阻被调适为在各个电化学室中提供预定的电流密度。
2、根据权利要求1所述的***，其中，所述电极电阻和基底电阻各自是由至少一种具有预定的比电导率的导电材料形成的，所述比电导率的定义是所述材料的厚度除以所述材料的电阻。
3、根据权利要求2所述的***，其中，在所述主电极的表面上，所述比电导率被设置为多样化的。
4、根据权利要求3所述的***，其中，所述比电导率通过改变所述材料的厚度而被设置为多样化的。
5、根据权利要求3或4所述的***，其中，所述比电导率通过改变所述材料的电阻而被设置为多样化的。
6、根据权利要求5所述的***，其中，所述材料为掺杂的半导体材料，该半导体材料的掺杂被设置为多样化的，以提供所述电阻。
7、根据前述权利要求中的任意一项所述的***，其中，所述电极导电材料包括盘，该盘的大小与所述第一表面基本相同。
8、根据权利要求7所述的***，其中，所述盘由导电材料和/或半导电材料制成。
9、根据前述权利要求中的任意一项所述的***，其中，所述电极导电材料包括设置在各个空腔的底部的空腔导电材料。
10、根据权利要求9所述的***，其中，所述空腔导电材料为设置在所述空腔的底部的材料并且为惰性材料。
11、根据权利要求10所述的***，其中，所述空腔导电材料为预沉积在所述空腔中的另外的材料并且在电镀过程中被至少部分地消耗掉。
12、根据权利要求9、10或11所述的***，其中，所述空腔导电材料与所述盘电接触。
13、根据权利要求9-12中的任意一项所述的***，其中，所述盘的厚度基本不变。
14、根据权利要求13所述的***，其中，所述盘包括多个比电导率不同的盘部件，该盘部件设置在彼此的顶部。
15、根据权利要求7-14中的任意一项所述的***，其中，所述电极电源接触器设置在所述盘的中部。
16、根据权利要求7-15中的任意一项所述的***，其中，所述电极电源接触器包括几个不连续的接触器。
17、根据权利要求15或16所述的***，其中，所述不连续的接触器包括至少一个设置在从所述盘的中心起的半径上的环形接触器或环形片段接触器。
18、根据权利要求16或17所述的***，其中，每个不连续的接触器在电镀或蚀刻过程中被提供有特定的电压。
19、根据权利要求7-18中的任意一项所述的***，其中，所述盘基本上为圆形。
20、根据权利要求19所述的***，其中，所述盘部件中的至少一个的厚度随着与所述盘的中心的距离而改变。
21、根据前述权利要求中的任意一项所述的***，其中，所述基底电阻至少部分由种子层所提供，该种子层设置在基底上表面的至少一部分上。
22、根据权利要求21所述的***，其中，所述基底电极接触器设置在所述基底种子层的周边的至少一部分上。
23、根据权利要求21所述的***，其中，所述基底电极接触器沿着所述基底种子层的周边进行设置。
24、根据权利要求21、22或23所述的***，其中，所述基底电极接触器包括几个不连续的接触器。
25、根据权利要求24所述的***，其中，每个不连续的接触器在电镀或蚀刻过程中被提供有特定的电压。
26、根据权利要求21-25中的任意一项所述的***，其中，所述主电极包括至少一个用于与所述种子层相接触的接触区域，以向所述种子层提供电流。
27、根据权利要求21-26中的任意一项所述的***，其中，所述图案层包括至少一个导电材料区域，该导电材料设置在所述第一表面的空腔之间的部分中，以在电镀或蚀刻过程中与所述基底导电材料进行接触，以在所述区域上提高所述基底导电材料的比电导率。
28、根据前述权利要求中的任意一项所述的***，其中，如果所述电极导电材料的表面上的电位差和/或所述基底导电材料的表面上的电位差很大，则进行所述调适，由此所述表面之间的所述电化学室中的电流密度差大于1％，例如大于2％。
29、根据权利要求28所述的***，其中，所述调适使得电极导电材料的比电导率平均为所述基底导电材料的比电导率的0.1-100倍，如0.5-20倍，例如1-10倍，如1-7倍。
30、根据前述权利要求中的任意一项所述的***，其中，各个空腔设置有材料，对于各个空腔，该材料的厚度是特定的。
31、一种主电极，该主电极将被设置在基底上，
所述主电极包括图案层，该图案层至少部分为绝缘材料并且该图案层具有设置有多个空腔的第一表面，所述空腔中设置有导电材料，该电极导电材料与至少一个电极电源接触器电连接；
由此将会形成多个由所述空腔、所述电极导电材料和基底限定的电化学室；
其中，相对于将要形成的基底导电材料，对所述电极导电材料和所述电极电源接触器之间的电极电阻进行调适，以在各电化学室中提供预定的电流密度。
32、根据权利要求31所述的主电极，其中，所述电极电阻和基底电阻各自是由至少一种具有预定的比电导率的导电材料形成的，所述比电导率的定义是所述材料的厚度除以所述材料的电阻。
33、根据权利要求32所述的主电极，其中，在所述主电极的表面上，所述比电导率被设置为多样化的。
34、根据权利要求33所述的主电极，其中，所述比电导率通过改变所述材料的厚度而被设置为多样化的。
35、根据权利要求33或34所述的主电极，其中，所述比电导率通过改变所述材料的电阻而被设置为多样化的。
36、根据权利要求35所述的主电极，其中，所述材料为掺杂的半导体材料，该半导体材料的掺杂被设置为多样化的，以提供所述多样化的电阻。
37、根据权利要求31-36中的任意一项所述的主电极，其中，所述电极导电材料包括盘，该盘的大小与所述第一表面基本相同。
38、根据权利要求37所述的主电极，其中，所述盘由导电材料和/或半导电材料制成。
39、根据权利要求31-38中的任意一项所述的主电极，其中，所述电极导电材料包括设置在各个空腔底部的空腔导电材料。
40、根据权利要求39所述的主电极，其中，所述空腔导电材料为设置在所述空腔的底部的材料，并且为惰性材料。
41、根据权利要求40所述的主电极，其中，所述空腔导电材料为预沉积在所述空腔中的另外的材料，并且在电镀过程中被至少部分地消耗掉。
42、根据权利要求39、40或41所述的主电极，其中，所述空腔导电材料与所述盘电接触。
43、根据权利要求39-42中的任意一项所述的主电极，其中，所述盘的厚度基本不变。
44、根据权利要求43所述的主电极，其中，所述盘包括多个比电导率不同的盘部件，所述盘部件设置在彼此的顶部。
45、根据权利要求37-44中的任意一项所述的主电极，其中，所述电极电源接触器设置在所述盘的中心。
46、根据权利要求37-45中的任意一项所述的主电极，其中，所述电极电源接触器包括几个不连续的接触器。
47、根据权利要求45或46所述的主电极，其中，所述不连续的接触器包括至少一个设置在从所述盘的中心起的半径上的环形接触器或环形片段接触器。
48、根据权利要求46或47所述的主电极，其中，每个不连续的接触器在电镀或蚀刻过程中被提供有特定的电压。
49、根据权利要求37-48中的任意一项所述的主电极，其中，所述盘基本上为圆形。
50、根据权利要求49所述的主电极，其中，所述盘部件中的至少一个的厚度随着与该盘的中心的距离而改变。
51、根据权利要求31-50中的任意一项所述的主电极，其中，各个空腔设置有材料，对于各个空腔，该材料的厚度是特定的。
52、一种将材料预沉积到主电极的空腔中的方法，该主电极包括图案层，该图案层含有绝缘材料并且其中形成有所述空腔，导电电极层形成所述空腔的底部，该导电电极层具有用于与外部电源进行电连接的接触部分，该方法包括：
在支持物上设置接触部件；
将所述主电极设置在所述接触部件上，以在所述接触部件和所述导电电极层之间通过至少两个接触部分形成电接触；
将由待沉积到所述空腔中的材料构成的电镀阳极设置到所述主电极上，由此形成由所述空腔、所述基底导电层和所述电镀阳极所限定的电化学室，该电化学室含有电解液；
将电源连接到所述接触部件和所述电镀阳极上，使电流经过所述电化学室，将材料从所述阳极转移至作为阴极的所述导电电极层，以将所述材料沉积到位于所述导电电极层的顶部的空腔中。
53、一种利用主电极对基底进行蚀刻或电镀的方法，所述主电极包括图案层，该图案层至少部分为绝缘材料并且该图案层具有设置有多个空腔的第一表面，所述空腔中设置有导电材料，该电极导电材料与至少一个电极电源接触器电连接，该方法包括：
将所述主电极设置到支持物上；
给所述空腔提供电解液；
将基底设置到所述主电极上，该基底包括上表面，该上表面具有设置在其上的导电材料或由导电材料构成的结构，所述基底导电材料与至少一个电源接触器电连接，由此形成多个由所述空腔、所述基底导电材料和所述电极导电材料限定的电化学室，该电化学室含有电解液；
将电源连接到所述电极电源接触器和所述基底电源接触器上，以使电流经过所述电化学室，将材料在所述主电极与所述基底之间进行转移；
由此，该方法还包括选择比电导率与所述基底导电材料相适应的主电极。
CN2006800510559A 2005-11-18 2006-11-20 主电极及其形成方法 Expired - Fee Related CN101360850B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
SE05025390 2005-11-18
SE0502538-2 2005-11-18
SE0502539-0 2005-11-18
SE0502539 2005-11-18
SE05025382 2005-11-18
SE0502538 2005-11-18
PCT/SE2006/001321 WO2007058605A1 (en) 2005-11-18 2006-11-20 Master electrode and method of forming it

Publications (2)

Publication Number Publication Date
CN101360850A true CN101360850A (zh) 2009-02-04
CN101360850B CN101360850B (zh) 2011-08-31

Family

ID=38048911

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2006800510559A Expired - Fee Related CN101360850B (zh) 2005-11-18 2006-11-20 主电极及其形成方法
CN2006800511458A Expired - Fee Related CN101360851B (zh) 2005-11-18 2006-11-20 一种主电极及其制备方法
CN2006800510243A Expired - Fee Related CN101360849B (zh) 2005-11-18 2006-11-20 一种形成多层结构的方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN2006800511458A Expired - Fee Related CN101360851B (zh) 2005-11-18 2006-11-20 一种主电极及其制备方法
CN2006800510243A Expired - Fee Related CN101360849B (zh) 2005-11-18 2006-11-20 一种形成多层结构的方法

Country Status (7)

Country Link
US (12) US20090071837A1 (zh)
EP (3) EP1948850B1 (zh)
JP (3) JP2009516388A (zh)
KR (3) KR101486587B1 (zh)
CN (3) CN101360850B (zh)
DK (2) DK1948852T3 (zh)
WO (3) WO2007058605A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104152979A (zh) * 2014-09-04 2014-11-19 蒙家革 一种电解蚀刻头和数控电解蚀刻***及蚀刻方法
CN104538496A (zh) * 2014-12-26 2015-04-22 新奥光伏能源有限公司 一种高效硅异质结太阳能电池电镀电极制备方法
CN107835974A (zh) * 2015-06-30 2018-03-23 3M创新有限公司 包括通孔的电子设备以及形成此类电子设备的方法
CN109644308A (zh) * 2016-08-22 2019-04-16 思睿逻辑国际半导体有限公司 Mems设备和方法

Families Citing this family (215)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100044079A1 (en) * 1999-08-27 2010-02-25 Lex Kosowsky Metal Deposition
US7276801B2 (en) 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
WO2008048275A2 (en) * 2005-10-28 2008-04-24 The Curators Of The University Of Missouri Rapid heating with nanoenergetic materials
JP2009516388A (ja) 2005-11-18 2009-04-16 レプリソールス テクノロジーズ アーベー 多層構造の形成方法
JP5041214B2 (ja) * 2007-06-15 2012-10-03 ソニー株式会社 金属薄膜の形成方法および電子デバイスの製造方法
US8753974B2 (en) * 2007-06-20 2014-06-17 Micron Technology, Inc. Charge dissipation of cavities
US7951697B1 (en) 2007-06-20 2011-05-31 Amkor Technology, Inc. Embedded die metal etch stop fabrication method and structure
US7923645B1 (en) 2007-06-20 2011-04-12 Amkor Technology, Inc. Metal etch stop fabrication method and structure
US7958626B1 (en) 2007-10-25 2011-06-14 Amkor Technology, Inc. Embedded passive component network substrate fabrication method
JP5379147B2 (ja) * 2007-10-31 2013-12-25 本田技研工業株式会社 層状構造の燃料電池触媒及び集電体
JP4977587B2 (ja) * 2007-12-06 2012-07-18 シャープ株式会社 太陽電池の製造方法
US8273653B2 (en) * 2008-06-06 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Microscopic structure packaging method and device with packaged microscopic structure
JP5583894B2 (ja) * 2008-06-12 2014-09-03 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 電気錫めっき液および電気錫めっき方法
WO2009154173A1 (ja) * 2008-06-17 2009-12-23 株式会社アルバック 多段型基板の製造方法
US7929269B2 (en) * 2008-09-04 2011-04-19 Momentive Performance Materials Inc. Wafer processing apparatus having a tunable electrical resistivity
US9524945B2 (en) 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
US8455357B2 (en) * 2008-10-10 2013-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method of plating through wafer vias in a wafer for 3D packaging
JP4893760B2 (ja) * 2009-01-27 2012-03-07 ソニー株式会社 回路基板の支持構造及び撮像装置
EP2218772A1 (en) * 2009-02-09 2010-08-18 Koninklijke Philips Electronics N.V. Cardiomyocytes-containing device and method for manufacturing the same
JP5556051B2 (ja) * 2009-04-15 2014-07-23 住友ベークライト株式会社 樹脂組成物およびそれを用いた半導体装置
NL2004545A (en) * 2009-06-09 2010-12-13 Asml Netherlands Bv Lithographic method and arrangement
US9677188B2 (en) 2009-06-17 2017-06-13 Novellus Systems, Inc. Electrofill vacuum plating cell
US8962085B2 (en) 2009-06-17 2015-02-24 Novellus Systems, Inc. Wetting pretreatment for enhanced damascene metal filling
US9455139B2 (en) 2009-06-17 2016-09-27 Novellus Systems, Inc. Methods and apparatus for wetting pretreatment for through resist metal plating
WO2011001847A1 (ja) * 2009-07-01 2011-01-06 Jx日鉱日石金属株式会社 Ｕｌｓｉ微細銅配線埋め込み用電気銅めっき液
CN101656198B (zh) * 2009-07-21 2012-08-08 上海大学 导电氧化物薄膜的电刻蚀装置及方法
US8841766B2 (en) 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US9190214B2 (en) * 2009-07-30 2015-11-17 Kemet Electronics Corporation Solid electrolytic capacitors with improved ESR stability
US8377816B2 (en) 2009-07-30 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming electrical connections
DE102009036418B4 (de) * 2009-08-06 2011-06-22 Siemens Aktiengesellschaft, 80333 Wellenleiter, insbesondere beim Dielektrikum-Wand-Beschleuniger
US8324738B2 (en) 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8598031B2 (en) 2009-09-28 2013-12-03 Globalfoundries Singapore Pte. Ltd. Reliable interconnect for semiconductor device
CN102598883A (zh) 2009-10-30 2012-07-18 松下电器产业株式会社 电路板以及在电路板上安装有元件的半导体装置
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
US8659155B2 (en) 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US9012766B2 (en) 2009-11-12 2015-04-21 Silevo, Inc. Aluminum grid as backside conductor on epitaxial silicon thin film solar cells
JP4768848B2 (ja) * 2009-12-07 2011-09-07 株式会社東芝 電鋳用原盤及びその製造方法
JP2011128185A (ja) * 2009-12-15 2011-06-30 Shinano Kenshi Co Ltd 光走査装置
CN102110866B (zh) * 2009-12-24 2013-08-28 深南电路有限公司 波导槽制作工艺
US10000411B2 (en) 2010-01-16 2018-06-19 Cardinal Cg Company Insulating glass unit transparent conductivity and low emissivity coating technology
US10000965B2 (en) 2010-01-16 2018-06-19 Cardinal Cg Company Insulating glass unit transparent conductive coating technology
US9862640B2 (en) 2010-01-16 2018-01-09 Cardinal Cg Company Tin oxide overcoat indium tin oxide coatings, coated glazings, and production methods
US10060180B2 (en) 2010-01-16 2018-08-28 Cardinal Cg Company Flash-treated indium tin oxide coatings, production methods, and insulating glass unit transparent conductive coating technology
US11155493B2 (en) 2010-01-16 2021-10-26 Cardinal Cg Company Alloy oxide overcoat indium tin oxide coatings, coated glazings, and production methods
KR101490571B1 (ko) * 2010-01-28 2015-02-05 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 패턴 형상 도전성막의 형성 방법
US8610270B2 (en) 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US8524337B2 (en) 2010-02-26 2013-09-03 Guardian Industries Corp. Heat treated coated article having glass substrate(s) and indium-tin-oxide (ITO) inclusive coating
US8815059B2 (en) * 2010-08-31 2014-08-26 Guardian Industries Corp. System and/or method for heat treating conductive coatings using wavelength-tuned infrared radiation
US8293344B2 (en) 2010-02-26 2012-10-23 Guardian Industries Corp. Articles including anticondensation coatings and/or methods of making the same
US8304045B2 (en) 2010-02-26 2012-11-06 Guardian Industries Corp. Articles including anticondensation coatings and/or methods of making the same
WO2011108540A1 (ja) 2010-03-03 2011-09-09 国立大学法人大阪大学 ヌクレオチドを識別する方法および装置、ならびにポリヌクレオチドのヌクレオチド配列を決定する方法および装置
DE102010010348A1 (de) * 2010-03-05 2011-09-08 Albert-Ludwigs-Universität Freiburg Implantierbare Vorrichtung zum Erfassen einer Gefäßwanddehnung
US8441124B2 (en) 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US20110272287A1 (en) * 2010-05-07 2011-11-10 International Business Machines Corporation Method for patterning magnetic films
KR101119251B1 (ko) * 2010-06-07 2012-03-16 삼성전기주식회사 터치패널
US9214576B2 (en) 2010-06-09 2015-12-15 Solarcity Corporation Transparent conducting oxide for photovoltaic devices
WO2011158698A1 (ja) * 2010-06-15 2011-12-22 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置
US8685778B2 (en) 2010-06-25 2014-04-01 International Business Machines Corporation Planar cavity MEMS and related structures, methods of manufacture and design structures
CN101856302B (zh) * 2010-07-08 2012-08-22 上海交通大学 异步多通路刺激电针灸针及其制备方法
EP2593592B1 (en) * 2010-07-15 2018-05-16 Luxembourg Institute of Science and Technology (LIST) Separation of master electrode and substrate in ecpr
WO2012019091A1 (en) * 2010-08-06 2012-02-09 Promerus Llc Sacrificial polymer compositions including polycarbonates having repeat units derived from stereospecific polycyclic 2,3-diol monomers
US8546254B2 (en) * 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
JP5730521B2 (ja) * 2010-09-08 2015-06-10 株式会社日立ハイテクノロジーズ 熱処理装置
US9773928B2 (en) 2010-09-10 2017-09-26 Tesla, Inc. Solar cell with electroplated metal grid
US8127979B1 (en) * 2010-09-25 2012-03-06 Intel Corporation Electrolytic depositon and via filling in coreless substrate processing
US9800053B2 (en) 2010-10-08 2017-10-24 Tesla, Inc. Solar panels with integrated cell-level MPPT devices
US8329021B2 (en) * 2010-10-28 2012-12-11 Palmaz Scientific, Inc. Method for mass transfer of micro-patterns onto medical devices
US9018100B2 (en) * 2010-11-10 2015-04-28 Western Digital (Fremont), Llc Damascene process using PVD sputter carbon film as CMP stop layer for forming a magnetic recording head
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
JP5868155B2 (ja) * 2010-12-13 2016-02-24 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ 半導体の電気化学エッチング
TW201227872A (en) * 2010-12-16 2012-07-01 Nat Applied Res Laboratories Metal wire structure and manufacturing method thereof
JP5644466B2 (ja) * 2010-12-17 2014-12-24 富士電機株式会社 半導体装置の製造方法
EP2655698B1 (en) * 2010-12-23 2019-05-15 Luxembourg Institute of Science and Technology Master electrode for ecpr and manufacturing methods thereof
EP2655701B1 (en) 2010-12-23 2018-08-29 Luxembourg Institute of Science and Technology (LIST) A method for providing an ecpr master electrode and an ecpr master electrode
EP2655699B1 (en) * 2010-12-23 2019-06-26 Luxembourg Institute of Science and Technology (LIST) An ecpr master electrode, and a method for providing such master electrode
EP2655700A1 (en) 2010-12-23 2013-10-30 Centre de Recherche Public - Gabriel Lippmann An ecpr master electrode and a method for providing such ecpr master electrode
EP2663419A2 (en) * 2011-01-13 2013-11-20 Tamarack Scientific Co. Inc. Laser removal of conductive seed layers
WO2012108546A1 (ja) 2011-02-09 2012-08-16 大日本印刷株式会社 金めっき層を有するステンレス基板とステンレス基板への部分金めっきパターンの形成方法
CN102634829A (zh) * 2011-02-10 2012-08-15 林宏明 具有图案的网板模具及于工件上形成图案的方法
CN102168295B (zh) * 2011-02-15 2012-05-30 艾荻环境技术（上海）有限公司 具有选择性吸收功能的复合材料涂层
WO2012140262A1 (en) * 2011-04-15 2012-10-18 Cortec Gmbh Neural electrode and method for fabricating the same
CN103392127B (zh) * 2011-05-10 2016-05-04 松下健康医疗控股株式会社 生物体样本测定装置和使用其的生物体样本测定方法
US9054256B2 (en) 2011-06-02 2015-06-09 Solarcity Corporation Tunneling-junction solar cell with copper grid for concentrated photovoltaic application
ES2624739T3 (es) 2011-06-07 2017-07-17 Luxembourg Institute Of Science And Technology (List) Electrodo maestro ECPR y un procedimiento para proporcionar dicho electrodo maestro
KR20130006794A (ko) * 2011-06-23 2013-01-18 삼성전자주식회사 미세 패턴 형성 방법 및 반도체 소자의 제조 방법
CN102856277B (zh) * 2011-06-29 2015-03-11 中芯国际集成电路制造(上海)有限公司 石墨烯导电插塞及其形成方法
TW201308616A (zh) * 2011-08-03 2013-02-16 Motech Ind Inc 於基板上形成導電性圖案之方法
US8921165B2 (en) * 2011-08-03 2014-12-30 Cavendish Kinetics, Inc. Elimination of silicon residues from MEMS cavity floor
CN102629035A (zh) * 2011-09-29 2012-08-08 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法
JP2013093412A (ja) * 2011-10-25 2013-05-16 Showa Denko Kk 発光ダイオード、発光ダイオードの製造方法、発光ダイオードランプ及び照明装置
US9263611B2 (en) * 2011-11-17 2016-02-16 Solar Junction Corporation Method for etching multi-layer epitaxial material
JP5504298B2 (ja) * 2012-02-22 2014-05-28 アオイ電子株式会社 振動発電素子およびその製造方法
RU2497230C1 (ru) * 2012-03-19 2013-10-27 Сергей Николаевич Максимовский Способ создания многослойной наноструктуры
JP5673592B2 (ja) * 2012-04-10 2015-02-18 Tdk株式会社 配線基板及びその製造方法
US20130316180A1 (en) * 2012-05-07 2013-11-28 Case Western Reserve University Biocompatible Packaging Suitable for Long-term Implantation and Method of Formation
US9260571B2 (en) 2012-05-24 2016-02-16 Lawrence Livermore National Security, Llc Hybrid polymer networks as ultra low ‘k’ dielectric layers
CN102766892B (zh) * 2012-08-10 2015-04-29 中国科学院重庆绿色智能技术研究院 微纳加工方法和设备
AU2013326971B2 (en) 2012-10-04 2016-06-30 Tesla, Inc. Photovoltaic devices with electroplated metal grids
US9865754B2 (en) 2012-10-10 2018-01-09 Tesla, Inc. Hole collectors for silicon photovoltaic cells
JP5294287B1 (ja) * 2012-10-30 2013-09-18 株式会社Ｌｅａｐ コイル素子の製造方法
CN104756211A (zh) * 2012-10-30 2015-07-01 株式会社Ｌｅａｐ 使用树脂基板,通过电铸来制造线圈元件的方法
FR2999805B1 (fr) * 2012-12-17 2017-12-22 Commissariat Energie Atomique Procede de realisation d'un dispositif de detection infrarouge
US8846529B2 (en) 2013-01-10 2014-09-30 International Business Machines Corporation Electroless plating of cobalt alloys for on chip inductors
US9219174B2 (en) 2013-01-11 2015-12-22 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
US10074755B2 (en) 2013-01-11 2018-09-11 Tesla, Inc. High efficiency solar panel
US9412884B2 (en) 2013-01-11 2016-08-09 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
ES2705199T3 (es) * 2013-01-17 2019-03-22 Atotech Deutschland Gmbh Contactos eléctricos galvanizados para módulos solares
KR101464860B1 (ko) * 2013-02-06 2014-11-24 인천대학교 산학협력단 알릴 알콜을 포함하는 금속 씨앗층 평탄제 및 이를 이용한 씨앗층의 형성방법
US9613833B2 (en) 2013-02-20 2017-04-04 Novellus Systems, Inc. Methods and apparatus for wetting pretreatment for through resist metal plating
US8956975B2 (en) 2013-02-28 2015-02-17 International Business Machines Corporation Electroless plated material formed directly on metal
US20140252571A1 (en) * 2013-03-06 2014-09-11 Maxim Integrated Products, Inc. Wafer-level package mitigated undercut
US8816492B1 (en) * 2013-03-13 2014-08-26 Qualtre, Inc. Method and apparatus for isolating MEMS devices from external stimuli
US20140261661A1 (en) * 2013-03-13 2014-09-18 Gtat Corporation Free-standing metallic article with overplating
JP6198456B2 (ja) * 2013-05-20 2017-09-20 東京エレクトロン株式会社 基板の処理方法及びテンプレート
US9624595B2 (en) 2013-05-24 2017-04-18 Solarcity Corporation Electroplating apparatus with improved throughput
CN104233418A (zh) * 2013-06-21 2014-12-24 镇江江城金属制品有限公司 金属标牌的电镀方法
EP3017491B1 (en) 2013-07-03 2018-11-28 Sion Power Corporation Ceramic/polymer matrix for electrode protection in electrochemical cells, including rechargeable lithium batteries
US9126452B2 (en) * 2013-07-29 2015-09-08 Xerox Corporation Ultra-fine textured digital lithographic imaging plate and method of manufacture
JP5786906B2 (ja) * 2013-08-02 2015-09-30 オムロン株式会社 電鋳部品の製造方法
CN103441079B (zh) * 2013-09-12 2015-10-28 江阴长电先进封装有限公司 一种晶圆级高密度布线制备方法
EP3578987A1 (en) 2013-09-18 2019-12-11 Quantum Biosystems Inc. Biomolecule sequencing devices, systems and methods
DE102013219342A1 (de) * 2013-09-26 2015-03-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Strukturierung von Schichten oxidierbarer Materialien mittels Oxidation sowie Substrat mit strukturierter Beschichtung
US20150087144A1 (en) * 2013-09-26 2015-03-26 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus and method of manufacturing metal gate semiconductor device
JP2015077652A (ja) 2013-10-16 2015-04-23 クオンタムバイオシステムズ株式会社 ナノギャップ電極およびその製造方法
CN103515353B (zh) * 2013-10-18 2016-08-31 上海华力微电子有限公司 一种光刻胶填充式金属互连结构及其制造方法
JP5735093B1 (ja) * 2013-12-24 2015-06-17 株式会社マテリアル・コンセプト 太陽電池及びその製造方法
US9791470B2 (en) * 2013-12-27 2017-10-17 Intel Corporation Magnet placement for integrated sensor packages
US10315399B2 (en) * 2013-12-31 2019-06-11 Entrotech, Inc. Methods for application of polymeric film and related assemblies
KR101566851B1 (ko) 2013-12-31 2015-11-06 (재)한국나노기술원 전기도금 공정을 이용한 자기제어 이황화몰리브덴 단일층의 합성 방법 및 이에 의해 제조된 자기제어 이황화몰리브덴 단일층을 이용한 트랜지스터
CN103767704B (zh) * 2014-01-20 2015-08-26 上海交通大学 一种用于脑电测量的准干电极及其制备方法
KR102316170B1 (ko) 2014-02-19 2021-10-21 시온 파워 코퍼레이션 전해질-억제 이온 전도체를 포함하는 복합체를 사용한 전극 보호
US10490796B2 (en) 2014-02-19 2019-11-26 Sion Power Corporation Electrode protection using electrolyte-inhibiting ion conductor
EP2918707B1 (en) 2014-03-12 2019-05-22 Rolls-Royce North American Technologies, Inc. Anisotropic etching of metallic substrates
CN106164243B (zh) * 2014-03-31 2018-04-27 松下知识产权经营株式会社 电化学测定器件
US10438811B1 (en) 2014-04-15 2019-10-08 Quantum Biosystems Inc. Methods for forming nano-gap electrodes for use in nanosensors
TWI543685B (zh) * 2014-04-28 2016-07-21 旭德科技股份有限公司 基板結構及其製作方法
WO2015170782A1 (en) 2014-05-08 2015-11-12 Osaka University Devices, systems and methods for linearization of polymers
FR3022070B1 (fr) * 2014-06-04 2016-06-24 Univ D'aix-Marseille Procede de texturation aleatoire d'un substrat semiconducteur
US10309012B2 (en) 2014-07-03 2019-06-04 Tesla, Inc. Wafer carrier for reducing contamination from carbon particles and outgassing
CN105319241A (zh) * 2014-07-04 2016-02-10 中国科学院苏州纳米技术与纳米仿生研究所 柔性气敏传感器及其制备方法
CN104287698B (zh) * 2014-09-16 2016-04-06 苏州能斯达电子科技有限公司 用于颈部脉搏检测的柔性可贴附传感器及其制备方法
EP3197612A4 (en) 2014-09-23 2018-05-23 General Cable Technologies Corporation Electrodeposition mediums for formation of protective coatings electrochemically deposited on metal substrates
TWI561462B (en) * 2014-10-07 2016-12-11 Iner Aec Executive Yuan A method for forming dendritic silver with periodic structure as light-trapping layer
CN104388994B (zh) * 2014-10-09 2017-10-24 中国电子科技集团公司第五十五研究所 减小电镀层图形失真的方法
US9899546B2 (en) 2014-12-05 2018-02-20 Tesla, Inc. Photovoltaic cells with electrodes adapted to house conductive paste
US10745820B2 (en) * 2014-12-31 2020-08-18 Essilor International Method of mirror coating an optical article and article thereby obtained
US9947822B2 (en) 2015-02-02 2018-04-17 Tesla, Inc. Bifacial photovoltaic module using heterojunction solar cells
US9617648B2 (en) * 2015-03-04 2017-04-11 Lam Research Corporation Pretreatment of nickel and cobalt liners for electrodeposition of copper into through silicon vias
JP2016207788A (ja) * 2015-04-20 2016-12-08 東京エレクトロン株式会社 上部電極の表面処理方法、プラズマ処理装置及び上部電極
LU92716B1 (en) 2015-05-13 2017-03-02 Luxembourg Inst Science & Tech List Method of forming local nono/micro size structures of anodized metal
JP6437387B2 (ja) * 2015-05-25 2018-12-12 東芝メモリ株式会社 基板平坦化方法
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
DE102015213259A1 (de) * 2015-07-15 2017-01-19 Schaeffler Technologies AG & Co. KG Kunststoffbauteil sowie Verfahren zur Herstellung eines Kunststoffbauteils
US9761744B2 (en) 2015-10-22 2017-09-12 Tesla, Inc. System and method for manufacturing photovoltaic structures with a metal seed layer
US9842956B2 (en) 2015-12-21 2017-12-12 Tesla, Inc. System and method for mass-production of high-efficiency photovoltaic structures
DE102015226196A1 (de) * 2015-12-21 2017-06-22 Robert Bosch Gmbh Mobile Funktionsvorrichtung
WO2017115819A1 (ja) * 2015-12-28 2017-07-06 信越化学工業株式会社 積層体の製造方法
US9496429B1 (en) 2015-12-30 2016-11-15 Solarcity Corporation System and method for tin plating metal electrodes
CN108701587B (zh) * 2016-01-28 2023-04-21 东京毅力科创株式会社 旋涂沉积金属氧化物的方法
CN105789218A (zh) * 2016-03-10 2016-07-20 京东方科技集团股份有限公司 一种基板、其制作方法及显示装置
US10115838B2 (en) 2016-04-19 2018-10-30 Tesla, Inc. Photovoltaic structures with interlocking busbars
CN105789479B (zh) * 2016-04-22 2018-09-07 京东方科技集团股份有限公司 Oled及其制备方法、以及oled显示装置
CN109312384B (zh) 2016-06-15 2022-12-30 伊士曼化工公司 物理气相沉积的生物传感器组件
EP3266738B1 (fr) * 2016-07-06 2019-03-06 The Swatch Group Research and Development Ltd. Procédé de fabrication d'une pièce d'horlogerie dotée d'un élément d'habillage multi-niveaux
CN109689880B (zh) 2016-09-16 2022-12-13 伊士曼化工公司 通过物理气相沉积制备的生物传感器电极
WO2018052711A1 (en) 2016-09-16 2018-03-22 Eastman Chemical Company Biosensor electrodes prepared by physical vapor deposition
US10157792B2 (en) * 2016-10-27 2018-12-18 Nxp Usa, Inc. Through substrate via (TSV) and method therefor
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
KR102299950B1 (ko) 2017-01-05 2021-09-08 주식회사 엘지에너지솔루션 소수성 표면처리를 이용한 배터리 모듈 및 제작방법
CN110178181B (zh) 2017-01-23 2021-06-08 日东电工株式会社 布线电路基板及其制造方法
US20180207725A1 (en) * 2017-01-23 2018-07-26 The Chinese University Of Hong Kong System and method for fabricating 3d metal structure
US10570506B2 (en) * 2017-01-24 2020-02-25 Applied Materials, Inc. Method to improve film quality for PVD carbon with reactive gas and bias power
US10739299B2 (en) * 2017-03-14 2020-08-11 Roche Sequencing Solutions, Inc. Nanopore well structures and methods
US11313040B2 (en) * 2017-03-24 2022-04-26 Embraco Indústria De Compressores E Soluçôes Em Refrigeraçâo Ltda. Plasma-assisted process of ceramization of polymer precursor on surface, surface comprising ceramic polymer
CN107177866B (zh) * 2017-04-28 2019-03-05 大连理工大学 金属基底上制备微射频t形功分器的方法
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
WO2018236572A1 (en) 2017-06-22 2018-12-27 Eastman Chemical Company PHYSICAL DEPOSITION ELECTRODE IN VAPOR PHASE FOR ELECTROCHEMICAL SENSORS
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧高温下のアニールチャンバ
US10672919B2 (en) 2017-09-19 2020-06-02 Tesla, Inc. Moisture-resistant solar cells for solar roof tiles
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
CN117936420A (zh) 2017-11-11 2024-04-26 微材料有限责任公司 用于高压处理腔室的气体输送***
JP2021503714A (ja) 2017-11-17 2021-02-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧処理システムのためのコンデンサシステム
US11190128B2 (en) 2018-02-27 2021-11-30 Tesla, Inc. Parallel-connected solar roof tile modules
KR20230079236A (ko) 2018-03-09 2023-06-05 어플라이드 머티어리얼스, 인코포레이티드 금속 함유 재료들을 위한 고압 어닐링 프로세스
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
CN109066540A (zh) * 2018-06-06 2018-12-21 荣马电器有限公司 一种安全供电滑触母线
CN108668452A (zh) * 2018-06-12 2018-10-16 江苏博敏电子有限公司 一种pcb精细线路电解蚀刻与铜回收关联技术
TWI663396B (zh) * 2018-06-29 2019-06-21 昇陽國際半導體股份有限公司 電化學感測器之工作電極製作方法及其產品
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
LU100919B1 (en) 2018-08-27 2020-02-27 Luxembourg Inst Science & Tech List Metal-CNT composite, production method and materials therefor
CN109461844B (zh) * 2018-10-09 2020-02-18 深圳市华星光电技术有限公司 柔性基板的制造方法
CN109604126B (zh) * 2018-10-31 2021-12-10 博罗县东明化工有限公司 铝合金喷涂前处理方法
US11028012B2 (en) 2018-10-31 2021-06-08 Cardinal Cg Company Low solar heat gain coatings, laminated glass assemblies, and methods of producing same
WO2020101180A1 (ko) * 2018-11-13 2020-05-22 주식회사 애니캐스팅 돌출전극부가 배열된 다중배열전극 및 이의 제조 방법, 다중배열전극을 이용한 유기 증착 마스크 제조 방법
KR102075064B1 (ko) * 2018-11-13 2020-02-07 (주)애니캐스팅 돌출전극부가 배열된 다중배열전극 및 이를 제조하는 방법
US10734338B2 (en) * 2018-11-23 2020-08-04 Nanya Technology Corporation Bonding pad, semiconductor structure, and method of manufacturing semiconductor structure
CN109742049A (zh) * 2018-11-23 2019-05-10 苏州迈为科技股份有限公司 一种电池片对位方法及激光装置
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
CN111326477B (zh) * 2018-12-14 2022-12-09 中芯集成电路（宁波）有限公司 电镀方法
CN109587945B (zh) * 2018-12-26 2024-03-01 珠海超群电子科技有限公司 一种fpc板及其制作工艺
TWI675201B (zh) * 2019-01-23 2019-10-21 昇陽國際半導體股份有限公司 電化學感測器之工作電極製作方法及其產品
CN110629262B (zh) * 2019-08-20 2020-11-27 北京大学 一种表面等离激元超材料的制备方法
EP3786722A1 (fr) 2019-08-27 2021-03-03 Comadur S.A. Procede de decoration d'une piece mecanique
CN110510889B (zh) * 2019-09-12 2021-11-16 上海理工大学 一种氮氧化钛薄膜及其基于激光剥离技术的制备方法
CN110933540A (zh) * 2019-12-09 2020-03-27 西安鼎蓝通信技术有限公司 一种适用于音响的降噪密封圈及其制备方法
CN110938841A (zh) * 2019-12-19 2020-03-31 新邵辰州锑业有限责任公司 新型板状石墨阳极
CN111063851B (zh) * 2019-12-30 2022-02-18 江苏厚生新能源科技有限公司 一种图案分布式涂胶隔膜的制备方法
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
US20210388521A1 (en) * 2020-06-15 2021-12-16 Arizona Board Of Regents On Behalf Of Arizona State University Localized electrochemical deposition
US20220235481A1 (en) * 2021-01-26 2022-07-28 Seagate Technology Llc Selective screen electroplating
DE102021109185A1 (de) 2021-04-13 2022-10-13 Gülnur Akbulut Brandes Vorrichtung mit einer leitfähigen Beschichtung zum Transport von elektronischen Bauteilen und Verfahren zu deren Herstellung
CN113735055A (zh) * 2021-07-21 2021-12-03 绍兴中芯集成电路制造股份有限公司 一种mems器件制造方法及mems器件
IT202100022757A1 (it) * 2021-09-02 2023-03-02 Metaly S R L Metodo di decorazione superfici trattate con rivestimento pvd e superfici decorate ottenute

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3745094A (en) * 1971-03-26 1973-07-10 Ibm Two resist method for printed circuit structure
JPS5456619U (zh) * 1977-09-28 1979-04-19
US4158612A (en) * 1977-12-27 1979-06-19 The International Nickel Company, Inc. Polymeric mandrel for electroforming and method of electroforming
JPS62196392A (ja) * 1986-02-25 1987-08-29 Nippon Steel Corp 鋼帯巾方向ストライプメツキロ−ル給電方法
JPH0685464A (ja) * 1992-09-02 1994-03-25 Hitachi Ltd 多層配線基板の製造方法
US5612153A (en) * 1995-04-13 1997-03-18 Valence Technology, Inc. Battery mask from radiation curable and thermoplastic materials
JP3444090B2 (ja) * 1996-04-22 2003-09-08 日清紡績株式会社 プラズマ処理装置用保護部材
JPH10256251A (ja) * 1997-03-13 1998-09-25 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
EP1015669B1 (en) * 1997-04-04 2010-11-17 University Of Southern California Electroplating method for forming a multilayer structure
US6179983B1 (en) * 1997-11-13 2001-01-30 Novellus Systems, Inc. Method and apparatus for treating surface including virtual anode
EP1060299A1 (en) * 1998-03-05 2000-12-20 Obducat AB Method of etching
JPH11284066A (ja) * 1998-03-26 1999-10-15 Ricoh Co Ltd 半導体装置およびその製造方法
DE19935558B4 (de) * 1999-07-30 2010-11-25 Nawotec Gmbh Verfahren zur Erzeugung von Strukturen in einem Substrat im Nanometerbereich
US6355147B1 (en) * 1999-12-10 2002-03-12 Sandia Corporation Porous electrode apparatus for electrodeposition of detailed metal structures or microelectronic interconnections
KR20020092444A (ko) * 2001-02-23 2002-12-11 가부시키 가이샤 에바라 세이사꾸쇼 구리-도금 용액, 도금 방법 및 도금 장치
SE523309E (sv) * 2001-06-15 2009-10-26 Replisaurus Technologies Ab Metod, elektrod och apparat för att skapa mikro- och nanostrukturer i ledande material genom mönstring med masterelektrod och elektrolyt
US7195989B2 (en) * 2003-05-07 2007-03-27 Microfabrica Inc. Electrochemical fabrication methods using transfer plating of masks
US7455955B2 (en) * 2002-02-27 2008-11-25 Brewer Science Inc. Planarization method for multi-layer lithography processing
US6593224B1 (en) * 2002-03-05 2003-07-15 Bridge Semiconductor Corporation Method of manufacturing a multilayer interconnect substrate
US7384530B2 (en) * 2002-05-07 2008-06-10 Microfabrica Inc. Methods for electrochemically fabricating multi-layer structures including regions incorporating maskless, patterned, multiple layer thickness depositions of selected materials
KR20050016867A (ko) * 2002-05-07 2005-02-21 마이크로패브리카 인크. 전기화학적 제조 공정
JP4434013B2 (ja) * 2002-05-07 2010-03-17 ユニバーシティ オブ サザン カリフォルニア 適合接触マスクめっきを用いてめっき工程を行っている際に堆積の品質を測定する方法および装置
US6884692B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Method for forming conductive material in opening and structures regarding same
US7229544B2 (en) * 2002-10-01 2007-06-12 University Of Southern California Multi-cell masks and methods and apparatus for using such masks to form three-dimensional structures
US20040099534A1 (en) * 2002-11-27 2004-05-27 James Powers Method and apparatus for electroplating a semiconductor wafer
US6875322B1 (en) * 2003-01-15 2005-04-05 Lam Research Corporation Electrochemical assisted CMP
JP3787630B2 (ja) * 2003-02-14 2006-06-21 独立行政法人情報通信研究機構 ナノギャップ電極の製造方法
US7189146B2 (en) * 2003-03-27 2007-03-13 Asm Nutool, Inc. Method for reduction of defects in wet processed layers
US20060249391A1 (en) * 2003-04-09 2006-11-09 Sungho Jin High resolution electrolytic lithography, apparatus therefor and resulting products
TWI232843B (en) * 2003-05-07 2005-05-21 Microfabrica Inc Electrochemical fabrication methods including use of surface treatments to reduce overplating and/or planarization during formation of multi-layer three-dimensional structures
TW200504928A (en) * 2003-06-20 2005-02-01 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device
US20050215046A1 (en) * 2003-06-27 2005-09-29 Cohen Adam L Electrochemical fabrication methods incorporating dielectric materials and/or using dielectric substrates
US7573133B2 (en) * 2003-12-09 2009-08-11 Uri Cohen Interconnect structures and methods for their fabrication
WO2005065436A2 (en) 2003-12-31 2005-07-21 Microfabrica Inc. Method and apparatus for maintaining parallelism of layers and/or achieving desired thicknesses of layers during the electrochemical fabrication of structures
US7838868B2 (en) * 2005-01-20 2010-11-23 Nanosolar, Inc. Optoelectronic architecture having compound conducting substrate
US7678682B2 (en) * 2004-11-12 2010-03-16 Axcelis Technologies, Inc. Ultraviolet assisted pore sealing of porous low k dielectric films
JP2007081113A (ja) * 2005-09-14 2007-03-29 Sony Corp 半導体装置の製造方法
JP2009516388A (ja) * 2005-11-18 2009-04-16 レプリソールス テクノロジーズ アーベー 多層構造の形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104152979A (zh) * 2014-09-04 2014-11-19 蒙家革 一种电解蚀刻头和数控电解蚀刻***及蚀刻方法
CN104152979B (zh) * 2014-09-04 2017-02-01 蒙家革 一种电解蚀刻头和数控电解蚀刻***及蚀刻方法
CN104538496A (zh) * 2014-12-26 2015-04-22 新奥光伏能源有限公司 一种高效硅异质结太阳能电池电镀电极制备方法
CN104538496B (zh) * 2014-12-26 2018-01-12 新奥光伏能源有限公司 一种高效硅异质结太阳能电池电镀电极制备方法
CN107835974A (zh) * 2015-06-30 2018-03-23 3M创新有限公司 包括通孔的电子设备以及形成此类电子设备的方法
CN109644308A (zh) * 2016-08-22 2019-04-16 思睿逻辑国际半导体有限公司 Mems设备和方法
CN109644308B (zh) * 2016-08-22 2020-12-25 思睿逻辑国际半导体有限公司 Mems设备和方法

Also Published As

Publication number Publication date
US9441309B2 (en) 2016-09-13
EP1948852B1 (en) 2018-08-29
US20090205967A1 (en) 2009-08-20
KR101424824B1 (ko) 2014-08-01
JP2009516081A (ja) 2009-04-16
CN101360849B (zh) 2013-05-15
JP2009516080A (ja) 2009-04-16
JP2009516388A (ja) 2009-04-16
EP2049710A4 (en) 2012-07-04
JP5249040B2 (ja) 2013-07-31
US20140110265A1 (en) 2014-04-24
US8617362B2 (en) 2013-12-31
WO2007058604A1 (en) 2007-05-24
DK1948850T3 (da) 2019-07-29
CN101360850B (zh) 2011-08-31
EP1948852A4 (en) 2016-10-12
KR20080100807A (ko) 2008-11-19
KR101334506B1 (ko) 2013-12-02
KR101486587B1 (ko) 2015-01-26
KR20080100808A (ko) 2008-11-19
WO2007058605A1 (en) 2007-05-24
KR20080099233A (ko) 2008-11-12
US20120305390A1 (en) 2012-12-06
US20090183992A1 (en) 2009-07-23
US20090229855A1 (en) 2009-09-17
CN101360851A (zh) 2009-02-04
US20120267241A1 (en) 2012-10-25
EP1948852A1 (en) 2008-07-30
US20090218233A1 (en) 2009-09-03
EP1948850A1 (en) 2008-07-30
DK1948852T3 (da) 2019-01-02
US20090071837A1 (en) 2009-03-19
CN101360849A (zh) 2009-02-04
US20090229856A1 (en) 2009-09-17
EP1948850B1 (en) 2019-04-17
CN101360851B (zh) 2011-09-21
US20090229857A1 (en) 2009-09-17
US20120279866A1 (en) 2012-11-08
EP2049710A1 (en) 2009-04-22
EP1948850A4 (en) 2012-07-04
WO2007058603A1 (en) 2007-05-24
US20090229854A1 (en) 2009-09-17

Similar Documents

Publication Publication Date Title
CN101360850B (zh) 主电极及其形成方法
TWI232843B (en) Electrochemical fabrication methods including use of surface treatments to reduce overplating and/or planarization during formation of multi-layer three-dimensional structures
CN102459717B (zh) 用于电镀的方法及设备
CN1685086B (zh) 电抛光和电镀方法
CN101336466B (zh) 一种制造三维微结构的方法
US8012875B2 (en) Method and apparatus for workpiece surface modification for selective material deposition
US7695597B1 (en) Conductive planarization assembly for electrochemical mechanical planarization of a work piece
US20130171820A1 (en) Methods for three-dimensional integrated circuit through hole via gapfill and overburden removal
KR20100088029A (ko) 부식 측정 장치 및 이를 이용한 부식 측정 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: LERIS AORUS GROUP

Free format text: FORMER OWNER: REPLISAURUS TECHNOLOGIES AB

Effective date: 20110217

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: KISTA, SWEDEN TO: CHAMPAGNE-AU-MONT-D'OR, FRANCE

TA01 Transfer of patent application right

Effective date of registration: 20110217

Address after: French Jean Pa Neumondol

Applicant after: Replisaurus Technologies AB

Address before: Sweden xisita

Applicant before: Replisaurus Technologies AB

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NOBLE VENTURE FINANCE II, L.P.

Free format text: FORMER OWNER: REPLISAURUS GROUP

Effective date: 20131224

Owner name: GABRIEL LIPPMANN-PUBLIC RESEARCH CENTER

Free format text: FORMER OWNER: NVF INVESTMENTS, LTD.

Effective date: 20131224

Owner name: NVF INVESTMENTS, LTD.

Free format text: FORMER OWNER: NOBLE VENTURE FINANCE II, L.P.

Effective date: 20131224

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20131224

Address after: Luxemburg belvaux

Patentee after: Replisaurus Group S.A.S.

Address before: Jersey Hejian Island

Patentee before: NVF Investments Ltd.

Effective date of registration: 20131224

Address after: Jersey Hejian Island

Patentee after: NVF Investments Ltd.

Address before: Luxemburg Adolf

Patentee before: Nobel venture capital finance second

Effective date of registration: 20131224

Address after: Luxemburg Adolf

Patentee after: Nobel venture capital finance second

Address before: French Jean Pa Neumondol

Patentee before: Replisaurus Technologies AB

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110831

Termination date: 20191120

CF01 Termination of patent right due to non-payment of annual fee