CN111326477B - 电镀方法 - Google Patents

电镀方法 Download PDF

Info

Publication number
CN111326477B
CN111326477B CN201811534173.6A CN201811534173A CN111326477B CN 111326477 B CN111326477 B CN 111326477B CN 201811534173 A CN201811534173 A CN 201811534173A CN 111326477 B CN111326477 B CN 111326477B
Authority
CN
China
Prior art keywords
device wafer
electroplating
edge
carrier
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811534173.6A
Other languages
English (en)
Other versions
CN111326477A (zh
Inventor
石虎
李海江
敖萨仁
李林超
史凯磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Semiconductor International Corp
Original Assignee
Ningbo Semiconductor International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Semiconductor International Corp filed Critical Ningbo Semiconductor International Corp
Priority to CN201811534173.6A priority Critical patent/CN111326477B/zh
Publication of CN111326477A publication Critical patent/CN111326477A/zh
Application granted granted Critical
Publication of CN111326477B publication Critical patent/CN111326477B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition

Abstract

本发明提供一种电镀方法，先修剪器件晶圆的边缘以暴露出载体的边缘区，然后覆盖电镀种子层于器件晶圆和载体的边缘区上，并进一步形成具有器件晶圆所需的电镀图形的图形化掩膜层，由此可以将电镀治具的电极放置在所述载体的边缘区上的电镀种子层上，并将电镀治具的密封环放置到器件晶圆的上表面边缘、斜坡或所述载体的边缘区上的图形化掩膜层上，进而可以避免电镀治具全部放置在器件晶圆上表面边缘上时占用过多面积的问题，有效提高了器件晶圆的有效芯片利用率，同时也避免了电极放置在器件晶圆的上表面边缘时损坏器件晶圆上表面边缘的有效芯片的问题。

Description

电镀方法
技术领域
本发明涉及集成电路制造技术领域，尤其涉及一种电镀方法。
背景技术
随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括***级芯片(System on Chip，SOC)技术、***级封装(Systemin Package，SiP)技术和晶圆级封装(Wafer LevelPackage，WLP)技术等。
SOC是将微处理器(MCU)、数字信号处理器(DSP)、图像处理器、存储器、逻辑推理器、射频电路和接口电路等各种电路集成在一个单一的芯片上，以实现各种所需功能。SIP是将多个具有不同功能的有源元件、无源元件、微机电***(MEMS)、光学元件等组合到一个单元中，形成一个可提供多种功能的***或子***，允许异质IC集成。相比于SOC而言，SIP集成相对简单，设计周期和面市周期更短，成本较低，可以实现更复杂的***。
WLP也称为晶圆级***封装(Wafer Level Package System in Package，WLPSIP)，其是在晶圆上完成封装制程。与传统的SIP相比，WLP具有减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。但是，目前的晶圆级封装，会损坏晶圆上的有效芯片，降低晶圆的利用率。
发明内容
本发明的目的在于提供一种电镀方法，能够避免电镀工艺对器件晶圆上的有效芯片造成损坏，以有效提高封装阶段等器件加工过程中的有效芯片利用率。
为了实现上述目的，本发明提供一种电镀方法，包括以下步骤：
提供载体，所述载体上具有器件晶圆；
修剪所述器件晶圆的边缘，以使所述载体的边缘区被所述器件晶圆暴露出来而处于最外缘；
覆盖电镀种子层于所述器件晶圆以及所述载体上；
形成图形化掩膜层于所述电镀种子层上，所述图形化掩膜层定义出电镀图形；以及，
将电镀治具中的电极施加到所述载体的边缘区上的所述电镀种子层上，在所述图形化掩膜层的掩膜下对所述器件晶圆进行电镀，以形成所述电镀图形。
可选地，所述器件晶圆和所述载体之间还设置有覆盖所述器件晶圆的塑封层；在覆盖所述电镀种子层之前，还修剪所述塑封层的边缘，以使所述载体的边缘区被所述器件晶圆和所述塑封层暴露出来而处于最外缘。
可选地，在覆盖所述电镀种子层时，所述电镀种子层还覆盖在所述塑封层上。
可选地，采用V形刀片切割的方式或采用激光倾斜切割的方式或采用刻蚀的方式，修剪所述器件晶圆的边缘。
可选地，修剪所述器件晶圆的边缘后，所述器件晶圆的边缘侧壁呈斜坡，所述斜坡面向所述器件晶圆中心的一面与所述器件晶圆覆盖的所述载体的表面之间的夹角为30度～85度。
可选地，所述电镀治具还包括密封环；在进行所述电镀前，还将所述密封环施加到所述器件晶圆的上表面边缘上的所述图形化掩膜层上，或者，施加到所述斜坡上的所述图形化掩膜层上，或者，施加到所述载体的边缘区上的所述图形化掩膜层上。
可选地，当所述密封环施加到所述器件晶圆的上表面边缘上的所述图形化掩膜层上时，所述密封环靠近所述器件晶圆中心的一侧与所述器件晶圆的最外边缘之间的水平距离介于0～1mm之间。
可选地，在形成所述电镀图形之后，所述的电镀方法还包括：去除所述电镀治具和所述图形化掩膜层，并以所述电镀图形为掩膜，刻蚀所述电镀种子层，直至暴露出所述器件晶圆的表面。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明的电镀方法，先修剪器件晶圆的边缘以使得载体的边缘区被器件晶圆暴露出来而处于最外缘，然后覆盖电镀种子层于器件晶圆和载体上，并进一步形成具有器件晶圆所需的电镀图形的图形化掩膜层，由此可以将电镀治具的电极放置在载体的边缘区上的电镀种子层上，并将电镀治具的密封环放置到器件晶圆的上表面边缘、边缘侧壁或载体的边缘区上的图形化掩膜层上，进而可以避免电镀治具全部放置在器件晶圆的上表面边缘上时占用过多面积的问题，同时也避免了电极放置在器件晶圆的上表面边缘时损坏器件晶圆边缘的有效芯片的问题，有效提高了器件晶圆的有效芯片利用率，大大提高了产品良率和集成度。本发明的电镀方法不仅适用于晶圆级封装或***级封装等封装阶段中的电镀制程(例如铜硅通孔制程、铜柱制程或铜重布线制程等)，还适用于芯片封装前的器件加工中的电镀制程(例如金属栅极制程或用于实现芯片内的元件互连的金属互连制程等)。
附图说明
图1是一种电镀治具的结构示意图。
图2是一种封装过程中的器件结构剖面示意图。
图3是本发明具体实施例的电镀方法的流程图。
图4A至图4E是本发明一实施例的电镀方法中的器件结构剖面示意图。
图5是本发明另一实施例的电镀方法中的器件结构剖面示意图。
其中，附图标记如下：
100-载体；100a-载体的边缘区；101-塑封层；101a-塑封层的边缘侧壁；102-器件晶圆；102a-器件晶圆的边缘侧壁；103-电镀种子层；103a-电镀种子层用于与电镀治具接触的区域；104-图形化掩膜层；104a-图形化掩膜层的电镀图形中的开口；104b-图形化掩膜层覆盖在器件晶圆102上表面(即所述器件晶圆102背向所述载体100的表面)边缘的部分；104c-图形化掩膜层覆盖在斜坡上的部分；104d-图形化掩膜层覆盖在载体的边缘100a上的部分；105-电镀金属；106-斜坡；
201-密封环；202-电极；
D1-密封环201靠近器件晶圆102中心的侧面与载体100的最外边缘之间的水平距离；D2-电极201靠近器件晶圆102中心的侧面与载体100的最外边缘之间的水平距离；D3-器件晶圆102上表面边缘与载体100的最外边缘之间的水平距离D3；D4-密封环201靠近器件晶圆102中心的侧面与器件晶圆102的最外边缘之间的水平距离；θ-斜坡的内倾角。
具体实施方式
参考图1和图2，一种封装过程通常包括如下步骤：
首先，将一器件晶圆102通过注塑(molding)工艺和临时键合(temporarybonding)工艺加载到一载体100上，所述器件晶圆102中形成有多个有效芯片(die)；
然后，通过切割工艺对所述器件晶圆102进行边缘修剪(edge trimming)，此次修剪经塑封层101(即包裹、支撑和固定器件晶圆102的注塑材料层)直至暴露出载体100的上表面(即面向器件晶圆102的表面)，由此形成不加载任何层的载体100的边缘区100a，且切割后形成的切割道的侧壁(包括晶圆102的边缘侧壁和塑封层101的边缘侧壁)通常为垂直侧壁；
接着，会在器件晶圆102表面上，通过物理气相沉积的方法形成一层电镀所需要的电镀种子层103，电镀种子层103通常仅仅覆盖在器件晶圆102的上表面(即器件晶圆102背向所述载体100的表面)上，而暴露出所述载体100的边缘区100a；
然后，通过光刻图形转移方法，在电镀种子层103上形成具有所需的电镀图案的图形化掩膜层104(例如是光刻胶)，而为了电镀工艺要求，需要在器件晶圆102的上表面边缘上形成无图形化掩膜层104覆盖的区域103a，以用于使电镀种子层103与电镀治具接触；
之后，将器件晶圆102连同载体100一并置于电镀液中，将电镀治具的电极(例如是阴极)202施加到所述区域103a的电镀种子层103上，将电镀治具的密封环201施加到器件晶圆102上表面边缘上的图形化掩膜层104上，将电镀治具的另一电极(例如阳极)放置到电镀液中，通过电场作用使得电镀液中的金属离子沉积到被图形化掩膜层104暴露出的电镀种子层103上，此时，密封环201靠近器件晶圆102中心的侧面与载体100的最外边缘之间的水平距离D1约为4.25mm，电极202靠近器件晶圆102中心的侧面与载体100的最外边缘之间的水平距离D2约为2.5mm，器件晶圆102的上表面边缘与载体100的最外边缘之间的水平距离D3约为1.925mm，密封环201靠近器件晶圆102中心的侧面与器件晶圆102的外边缘之间的水平距离D4约为2.3mm，密封环201靠近器件晶圆102中心的侧面与器件晶圆102的外边缘之间的区域(即图2中的虚线框所标区域)中的器件晶圆面积均被浪费，而且电极202直接施加到器件晶圆102的上表面边缘上，还会造成器件晶圆上表面边缘上的有效芯片的损坏。例如假定所述器件晶圆102经边缘修剪后，该器件晶圆102上的芯片均为有效芯片，且有效芯片的数量例如为1*1或1*2或2*2以上，其损坏的有效芯片的面积占器件晶圆102总面积的3％左右。
可见，上述的封装过程中的电镀工艺会导致器件晶圆的有效芯片的损坏以及器件晶圆的有效芯片利用率低的问题。
基于上述发现，本实施例提供一种电镀方法，将器件晶圆的边缘修剪的方式由垂直方式改为倾斜方式，以形成斜坡，使得电镀种子层也覆盖在斜坡和所述器件晶圆暴露出的载体的边缘区上，进而使得电镀治具中的电极可以从器件晶圆的上表面边缘转移到所述载体的边缘区上，由此避免电镀工艺造成器件晶圆上的有效芯片的损坏，进而提高器件晶圆的有效芯片利用率。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。其中，本文中，“所述器件晶圆的上表面”均是指所述器件晶圆固定到所述在载体上后背向所述载体的表面；“所述载体的上表面”均是指所述器件晶圆固定到所述在载体上后，所述载体面向所述器件晶圆的表面。
请参考图3，本实施例提供一种电镀方法，包括以下步骤：
S1，提供载体，所述载体上具有器件晶圆；
S2，修剪所述器件晶圆的边缘，以使所述载体的边缘区被所述器件晶圆暴露出来而处于最外缘；
S3，覆盖电镀种子层于所述器件晶圆以及所述载体的边缘区上；
S4，形成图形化掩膜层于所述电镀种子层上，所述图形化掩膜层定义出电镀图形；
S5，将电镀治具中的电极施加到所述载体的边缘区上的所述电镀种子层上，在所述图形化掩膜层的掩膜下对所述器件晶圆进行电镀，以形成所述电镀图形；
S6，去除所述电镀治具和所述图形化掩膜层，并以所述电镀图形为掩膜，刻蚀所述电镀种子层，直至暴露出所述器件晶圆的表面。
本实施例提供的电镀方法可以用于晶圆级封装或***级封装等封装过程中的电镀工艺，也可以用于芯片封装前的器件加工过程中的任意电镀工艺。下面以晶圆级封装过程来详细说明本实施例的电镀方法。
请参考图4A，所述步骤S1中，提供具有器件晶圆102的载体100的具体过程如下：
首先，提供一载体100和一器件晶圆102，所述载体100可以为器件晶圆102提供足够的机械支撑力，防止器件晶圆102在后续的封装过程中出现碎裂和翘曲等问题。所述载体100可以选用为玻璃基底、半导体晶圆片、金属基底及由刚性的聚合物制成的基底中的一种，在后续工艺可以被去除，也可以被保留以作为成品芯片的封盖，且所述载体100需要被保留下来时，提供的所述载体100可以进一步选用集成有至少一个功能芯片的器件晶圆，此种情况下，在完成封装后，对包含载体100和器件晶圆102在内的封装结构进行封装测试后，再进行切割以获得单个成品芯片。在本实施例中，所述载体100选用尺寸等于或大于器件晶圆102的硅圆片。所述器件晶圆102为一个整片的器件晶圆，其包括多个有效芯片(未图示)，各个有效芯片的功能可以相同，也可以不同。每个有效芯片中可以包括存储器、逻辑电路、功率器件、双极型器件、单独的MOS晶体管、微机电***(MEMS)等有源器件中的至少一种，甚至也可以包括发光二极管等光电器件，还可以包括例如电阻、电容等无源器件。
然后，可将器件晶圆102固定到载体100上。具体地，可以通过注塑工艺将器件晶圆102固定到载体100上，此时塑封层101具有延伸在器件晶圆102和载体100之间的部分以及覆盖在器件晶圆102上的部分(未图示)，所述塑封层101暴露出所述器件晶圆102的用于电镀的区域的上表面(即所述器件晶圆102背向所述载体100的一面)，以提供后续电镀工艺所需的工艺表面，也就是说，所述塑封层覆盖在器件晶圆102上的部分可以仅包括包围在器件晶圆102的侧壁上的部分，也可以包括包围在器件晶圆102的侧壁上的部分以及覆盖在所述器件晶圆102的上表面上的部分。所述塑封层101在成型过程中能软化或流动，具有可塑性，可制成一定形状，同时又能够发生化学反应而交联固化，作为示例，所述塑封层101可以包括酚醛树脂、脲醛树脂、三聚氰胺－甲醛树脂、环氧树脂、不饱和树脂、聚氨酯、聚酰亚胺等热固性树脂中的至少一种，其中，较佳地使用环氧树脂作为塑封层，其中环氧树脂可以采用有填料物质或者是无填料物质的环氧树脂，还包括各种添加剂(例如，固化剂、改性剂、脱模剂、热色剂、阻燃剂等)，例如以酚醛树脂作为固化剂，以固体颗粒(例如硅微粉)等作为填料。
接着，采用V形刀片或者采用激光倾斜切割的方式对器件晶圆102的边缘进行切割，此次切割经器件晶圆102的边缘侧壁、塑封层101的边缘直至暴露出所述载体100的上表面(即载体100面向器件晶圆102的表面)，器件晶圆102和塑封层101在边缘处从上至下逐渐变宽，以形成斜坡106，即所述斜坡106包括塑封层101的边缘侧壁101a和器件晶圆102的边缘侧壁102a，所述载体100被斜坡106暴露出的边缘区域为所述器件晶圆102***的载体区域，定义为载体100的边缘区100a，用于后续连接电镀治具的电极。当使用V形刀片切割时，所述斜坡106面向所述器件晶圆102中心的一面与所述器件晶圆102覆盖的载体100的表面之间的夹角(定义为斜坡106朝向器件晶圆102中心方向的内倾角)θ由所述V形刀片的顶角决定，一般等于V形刀片的顶角的一半的余角，所述斜坡106的内倾角θ可以为30度～85度，例如是45度或60度。在本发明的其他实施例中，也可以采用例如等离子体刻蚀等干法刻蚀工艺依次刻蚀所述器件晶圆102的边缘、塑封层101的边缘至载体100的上表面，以形成所述斜坡106和所述载体100的边缘区100a。所述斜坡106有利于后续电镀种子层103在此沉积，且能够使得沉积的电镀种子层103从器件晶圆102的上表面连续不间断延伸至所述载体100的边缘区100a上，并提高电镀种子层103的厚度均匀，进而保证后续的电镀的均匀性效果。本实施例中的斜坡106是一个连续平面(即器件晶圆102的边缘侧壁102a和塑封层101的边缘侧壁101a的倾斜角度相同且二者连成一个平面)，但在具体实施时，所述斜坡106也可以是由几个倾斜平面连接而成，所述斜坡106还可以是曲面，或者是平面和曲面的组合结构等，只要有利于后续电镀种子层覆盖其上即可。此外，除了前述提到的V形刀片切割、激光倾斜切割和干法刻蚀，也可以采用其他本领域技术人员惯用的边缘修剪方式进行边缘修剪，只要能够形成斜坡106即可。本实施例中，通过同一种边缘修剪工艺来依次对器件晶圆102和塑封层101的边缘进行修剪，直至暴露出载体100的边缘区100a，可以简化工艺。当然，在本发明的其他实施例中，也可以采用其他本领域技术人员惯用的边缘修剪方式，对器件晶圆102和塑封层101的边缘进行修剪，修剪后，器件晶圆102的边缘和塑封层101的边缘可以不呈斜坡，例如器件晶圆102的边缘和塑封层101的边缘不对齐而成台阶，但无论何种形式的边缘修剪，都必须使得载体100的边缘区100a被器件晶圆102以及和塑封层101暴露出来，以用于后续连接电镀治具的电极。
请参考图4B，在步骤S3中，采用物理气相沉积工艺等，在器件晶圆102的上表面、斜坡106的表面以及载体100的边缘区100a的表面上沉积包括Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、Sn、W和Al等金属中的至少一种，以形成具有导电性能的电镀种子层103。
请继续参考图4B，在步骤S4中，首先，采用旋涂等工艺，在电镀种子层103的表面上覆盖一层掩膜材料层(未图示)，所述掩膜材料层的材质可以包括光刻胶(PR)、聚酰亚胺(PI)或聚苯并嗯唑(PBO)等绝缘光刻材料；然后通过光刻和/或刻蚀工艺去除多余的所述掩膜材料层，形成具有所需的电镀图形的图形化掩膜层104。本实施例中，所述图形化掩膜层104暴露出载体100的边缘区100a，并具有覆盖器件晶圆102的上表面上且具有电镀图形的部分(该部分中具有暴露出相应位置的电镀种子层103的表面的开口104a)、覆盖器件晶圆102的边缘的部分104b以及覆盖在斜坡106上的部分104c，图形化掩膜层104的开口104a可以是对准器件晶圆102中的有效芯片向外连接的焊盘(未图示)的开口。
请参考图4C和图4D，在步骤S5中，将电镀治具的密封环201罩设在器件晶圆102上表面边缘上的图形化掩膜层104上，此时，所述密封环201靠近所述器件晶圆102中心的侧面与所述器件晶圆102的最外边缘之间的水平距离D4介于0～1mm之间，例如是0.3mm，以将器件晶圆102需要电镀的区域密封包围起来，有利于电镀液在此区域内充分停留，将电镀治具的电极202(例如是阴极)施加到载体100的边缘区100a上的电镀种子层103上(该载体100的边缘区100a上的电镀种子层103被图形化掩膜层104暴露出来)，电极202与电镀种子层103能够电接触，将电镀治具的另一电极(例如可溶解或不可溶解的阳极)放置到电镀液中，电镀治具通电后，这两个电极之间产生电场，通过电场作用使得电镀液中的金属离子沉积到被图形化掩膜层104暴露出的电镀种子层103上，即以具有所需的电镀图形的图形化掩膜层104为掩膜，对所述器件晶圆102进行金属电镀，位于开口104a中的电镀金属105能够形成所述电镀图形于所述器件晶圆102上。电镀金属105包括Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、Sn、W和Al中的至少一种。电镀金属105的结构可以是三维封装所需的硅通孔(TSV)结构，可以是器件晶圆级封装过程中常需的导电柱(Pillar)和重布线层(RDL)等结构。对比图2和图4D可知，该电镀过程中，由于电极202从原先的器件晶圆102的上表面边缘位置(具体是指器件晶圆102上的电镀种子层103边缘)转移到载体100的边缘区100a位置(具体是指器件晶圆102***的载体100的边缘区100a上的电镀种子层103边缘)上，因此节约了器件晶圆上表面边缘的占用面积，同时还能避免电极直接施加到器件晶圆上表面边缘上而造成器件晶圆102中的有效芯片被损坏的问题。
请参考图4D，在步骤S6中，当开口104a被填满后，可以结束电镀，此时需要从电镀治具中取出带有器件晶圆102的载体100，或者从器件晶圆102和载体100上移除电镀治具，还可以采用化学机械抛光(CMP)工艺对电镀金属105进一步处理，使得电镀金属105的顶表面不高于图形化掩膜层104的顶表面；之后可以采用灰化处理等合适的工艺去除图形化掩膜层104；接着以电镀金属105(即电镀图形)为掩膜，刻蚀电镀种子层103至暴露出器件晶圆102的上表面，从而形成仅与器件晶圆102的特定电连接位置的导电结构(例如焊盘、互连结构等)电连接的电镀图形，例如在器件晶圆102的特定电连接位置形成与器件晶圆102中的特定导电结构电连接的硅通孔(TSV)结构、导电柱(Pillar)或重布线层(RDL)等结构。
上述实施例中，具有所需的电镀图形的图形化掩膜层104未覆盖载体100的边缘区100a的表面，进而限制了电镀治具的密封环201仅能设置在载体100的边缘区100a以内的区域上，例如器件晶圆102上表面边缘上的图形化掩膜层104b上，但是本发明的技术方案并不仅仅限定于此。请参考图5，在本发明的其他实施例中，所述图形化掩膜层104具有覆盖在从所述器件晶圆102的上表面的部分边缘经所述斜坡106连续延伸至所述载体100的边缘区100a的部分上表面的区域上的部分(即所述图形化掩膜层104包括覆盖在从所述器件晶圆102的上表面的部分边缘上的部分104b、覆盖在斜坡106上的部分104c以及覆盖在部分所述载体100的边缘区100a上的部分104d)，在步骤S5中，在进行所述金属电镀前，可以将所述密封环201施加到所述区域的任意位置处的所述图形化掩膜层104上，即密封环201可以施加在所述图形化掩膜层104覆盖在器件晶圆102的上表面边缘上的部分104b上，也可以施加在所述图形化掩膜层104覆盖在斜坡106上的部分104c上，还可以施加在所述图形化掩膜层104覆盖载体100的边缘区100a上的部分104d上。当密封环201施加到斜坡106上的所述图形化掩膜层104c上或者载体100的边缘区100a上的所述图形化掩膜层104d上时，可以节约器件晶圆102上表面边缘上的占用面积，进一步提高器件晶圆102的利用率。例如，在本发明的一实施例中，所述密封环201施加到所述载体100的边缘区100a上的所述图形化掩膜层104d上，所述电极202施加到所述载体100的边缘区100a上被所述图形化掩膜层104d暴露出的电镀种子层103上，由此，最大化地提高器件晶圆102的利用率。
上述各实施例中，器件晶圆102是通过密封环102固定于电镀液中的，但本发明的技术方案并不仅仅限定于此，在本发明的其他实施例中，所述器件晶圆102还可以通过电镀治具的其他夹具壳体(clamshell)设置于电镀液中，例如所述夹具壳体包括夹持器件晶圆102的夹子(未图示)以及盛放电镀液的箱体(未图示)，器件晶圆102连同载体100一并浸入到所述箱体的电镀液内，且所述夹子能够夹持所述载体100的边缘区100a上的图形化掩膜层104，且载体100的边缘区100a上被暴露出的电镀种子层103与电镀治具的电极连接，进而沉积电镀金属在器件晶圆102上。
上述各实施例的电镀方法，均以晶圆级封装中电镀制程为例，但是本发明的电镀方法还可以适用于封装前的器件加工中的电镀制程，所述器件加工包括集成电路制造的前段制程(FEOL)和后段制程(BEOL)，其中，FEOL指形成金属互连以前，于一晶圆衬底上形成独立元件(如三极管、电容、电阻、独立的CMOS)的前半段制程，本发明一实施例的电镀方法可以用于FEOL中的金属栅极制程或电容制程；BEOL指创建金属互连线、连接元件并构成绝缘各金属互连线的介电层的后半段制程，本发明一实施例的电镀方法可以用于BEOL中的金属互连制程。当本发明一实施例的电镀方法用于封装前的器件晶圆加工时，在步骤S1中，所述器件晶圆102可以通过膜层沉积、光刻、刻蚀等工艺直接成型在所述载体101上，所述器件晶圆102和所述载体101之间可以有粘接层，所述粘接层可以包括二氧化硅、氮化硅或氮氧化硅等介质，且所述粘接层可以是单层结构，也可以是多层堆叠的复合结构；在步骤S2中，可以采用刻蚀工艺刻蚀所述器件晶圆102的边缘至所述载体100的上表面，以形成所述斜坡106和载体100的边缘区100a，将形成斜坡106的工艺与FEOL或BEOL整合到一起。
本发明的电镀方法，先处理器件晶圆的边缘以使得载体的边缘区被器件晶圆暴露出来而处于最外缘，然后覆盖电镀种子层于器件晶圆和载体上，由此可以将电镀治具的电极等放置在载体的边缘区上的电镀种子层上，并将电镀治具的密封环等放置到器件晶圆上表面边缘或载体的边缘区上的图形化掩膜层上，由此可以避免电镀治具全部放置到器件晶圆的上表面边缘上时占用过多的器件晶圆边缘面积的问题，有效提高了器件晶圆的利用率，同时也避免了电极放置在器件晶圆边缘时损坏器件晶圆边缘的有效芯片的问题，大大提高了产品良率和集成度。本发明的电镀方法不仅适用于器件晶圆级封装中的电镀制程，还适用于器件晶圆封装前的器件晶圆加工中的电镀制程。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种电镀方法，其特征在于，包括：
提供载体，所述载体上具有器件晶圆；
修剪所述器件晶圆的边缘，以使所述载体的边缘区被所述器件晶圆暴露出来而处于最外缘；
覆盖电镀种子层于所述器件晶圆以及所述载体的边缘区上，所述电镀种子层从所述器件晶圆的上表面经所述器件晶圆的侧壁表面连续延伸到所述载体的边缘区的上表面上；
形成图形化掩膜层于所述电镀种子层上，所述图形化掩膜层定义出电镀图形，且所述图形化掩膜层至少从所述器件晶圆的上表面边缘连续延伸到所述器件晶圆的侧壁表面上；以及，
将电镀治具中的电极施加到所述载体的边缘区上的所述电镀种子层上且所述电极与所述电镀种子层电接触，将所述电镀治具中的密封环加到所述器件晶圆的上表面边缘上的所述图形化掩膜层上，或者，将所述密封环施加到所述器件晶圆的侧壁上的所述图形化掩膜层上，或者，将所述密封环施加到所述载体的边缘区上的所述图形化掩膜层上，所述密封环用于将所述器件晶圆固定于电镀液中；
在所述图形化掩膜层的掩膜下对所述器件晶圆进行电镀，以形成所述电镀图形。
2.如权利要求1所述的电镀方法，其特征在于，所述器件晶圆和所述载体之间还设置有覆盖所述器件晶圆的塑封层；在覆盖所述电镀种子层之前，还修剪所述塑封层的边缘，以使所述载体的边缘区被所述器件晶圆和所述塑封层暴露出来而处于最外缘。
3.如权利要求2所述的电镀方法，其特征在于，在覆盖所述电镀种子层时，所述电镀种子层还覆盖在所述塑封层上。
4.如权利要求1所述的电镀方法，其特征在于，采用V形刀片切割的方式或采用激光倾斜切割的方式或采用刻蚀的方式，修剪所述器件晶圆的边缘。
5.如权利要求1所述的电镀方法，其特征在于，修剪所述器件晶圆的边缘后，所述器件晶圆的边缘侧壁呈斜坡，所述斜坡面向所述器件晶圆中心的一面与所述器件晶圆覆盖的所述载体的表面之间的夹角为30度～85度。
6.如权利要求5所述的电镀方法，其特征在于，在进行所述电镀前，还将所述密封环施加到所述斜坡上的所述图形化掩膜层上。
7.如权利要求1所述的电镀方法，其特征在于，当所述密封环施加到所述器件晶圆的上表面边缘上的所述图形化掩膜层上时，所述密封环靠近所述器件晶圆中心的一侧与所述器件晶圆的最外边缘之间的水平距离介于0～1mm之间。
8.如权利要求1所述的电镀方法，其特征在于，在形成所述电镀图形之后，所述的电镀方法还包括：去除所述电镀治具和所述图形化掩膜层，并以所述电镀图形为掩膜，刻蚀所述电镀种子层，直至暴露出所述器件晶圆的表面。
CN201811534173.6A 2018-12-14 2018-12-14 电镀方法 Active CN111326477B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811534173.6A CN111326477B (zh) 2018-12-14 2018-12-14 电镀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811534173.6A CN111326477B (zh) 2018-12-14 2018-12-14 电镀方法

Publications (2)

Publication Number Publication Date
CN111326477A CN111326477A (zh) 2020-06-23
CN111326477B true CN111326477B (zh) 2022-12-09

Family

ID=71164805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811534173.6A Active CN111326477B (zh) 2018-12-14 2018-12-14 电镀方法

Country Status (1)

Country Link
CN (1) CN111326477B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1737208A (zh) * 2004-06-28 2006-02-22 兰姆研究有限公司 电镀半导体晶片的方法和设备
TW200839038A (en) * 2007-03-26 2008-10-01 Semi Photonics Co Ltd Device and method with improved plating film thickness uniformity
CN101360851A (zh) * 2005-11-18 2009-02-04 莱里斯奥鲁斯技术公司 一种主电极及其制备方法
CN102234830A (zh) * 2010-05-06 2011-11-09 台湾积体电路制造股份有限公司 电镀装置及于基板上电镀导电层的方法
CN103590092A (zh) * 2012-08-16 2014-02-19 盛美半导体设备（上海）有限公司 一种电化学抛光/电镀装置及方法
CN105006436A (zh) * 2015-06-05 2015-10-28 华进半导体封装先导技术研发中心有限公司 提高微凸点制备良率的装置及微凸点的制备工艺
CN105210181A (zh) * 2013-05-09 2015-12-30 盛美半导体设备（上海）有限公司 电镀和/或电抛光硅片的装置及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5075890B2 (ja) * 2008-09-03 2012-11-21 株式会社東芝 半導体装置及び半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1737208A (zh) * 2004-06-28 2006-02-22 兰姆研究有限公司 电镀半导体晶片的方法和设备
CN101360851A (zh) * 2005-11-18 2009-02-04 莱里斯奥鲁斯技术公司 一种主电极及其制备方法
TW200839038A (en) * 2007-03-26 2008-10-01 Semi Photonics Co Ltd Device and method with improved plating film thickness uniformity
CN102234830A (zh) * 2010-05-06 2011-11-09 台湾积体电路制造股份有限公司 电镀装置及于基板上电镀导电层的方法
CN103590092A (zh) * 2012-08-16 2014-02-19 盛美半导体设备（上海）有限公司 一种电化学抛光/电镀装置及方法
CN105210181A (zh) * 2013-05-09 2015-12-30 盛美半导体设备（上海）有限公司 电镀和/或电抛光硅片的装置及方法
CN105006436A (zh) * 2015-06-05 2015-10-28 华进半导体封装先导技术研发中心有限公司 提高微凸点制备良率的装置及微凸点的制备工艺

Also Published As

Publication number Publication date
CN111326477A (zh) 2020-06-23

Similar Documents

Publication Publication Date Title
CN108346639B (zh) 一种晶圆级***封装方法以及封装结构
US10312204B2 (en) System and method for an improved interconnect structure
KR102487891B1 (ko) 완전 몰딩된 전력 소자용 반도체 패키지 및 그 제조 방법
CN110875196B (zh) 制造半导体器件的方法和封装件
CN110098147B (zh) 半导体器件和制作半导体器件的方法
US10276526B2 (en) Semiconductor package structure and manufacturing method thereof
KR20190003293A (ko) 전자기 간섭에 대한 차폐부를 갖는 반도체 디바이스
CN110660753B (zh) 半导体封装件和方法
CN112086443A (zh) 封装体及其形成方法
US20160190353A1 (en) Photosensitive module and method for forming the same
CN105679718A (zh) 半导体封装件及其形成方法
US8810012B2 (en) Chip package, method for forming the same, and package wafer
US9966400B2 (en) Photosensitive module and method for forming the same
CN110783327A (zh) 晶圆级***封装方法及封装结构
KR20200027419A (ko) 반도체 디바이스 및 제조 방법
CN111883521A (zh) 多芯片3d封装结构及其制作方法
CN113497009A (zh) 半导体封装结构及其制备方法
CN111029263A (zh) 晶圆级sip模组结构及其制备方法
US11309279B2 (en) Package structure of wafer-level system-in-package
CN111326477B (zh) 电镀方法
CN112117250B (zh) 芯片封装结构及其制作方法
US9978788B2 (en) Photosensitive module and method for forming the same
CN114446918A (zh) Mcm封装结构及其制作方法
CN211088268U (zh) 晶圆级sip模组结构
CN220155524U (zh) 半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant