JPS58138053A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS58138053A
JPS58138053A JP57020908A JP2090882A JPS58138053A JP S58138053 A JPS58138053 A JP S58138053A JP 57020908 A JP57020908 A JP 57020908A JP 2090882 A JP2090882 A JP 2090882A JP S58138053 A JPS58138053 A JP S58138053A
Authority
JP
Japan
Prior art keywords
layer
melting point
point metal
high melting
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57020908A
Other languages
English (en)
Inventor
Eiji Nagasawa
長澤 英二
Mitsutaka Morimoto
光孝 森本
Hidekazu Okabayashi
岡林 秀和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57020908A priority Critical patent/JPS58138053A/ja
Publication of JPS58138053A publication Critical patent/JPS58138053A/ja
Priority to US06/657,080 priority patent/US4551908A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はシリコン結晶表面に形成された牛導体素子間の
相互接続管行う配線およびその製造方法に関する。
牛導体集槙回路においては、例えば、相補履MO8イン
バータにおけるPチャネルMOB)ランジスタと鳳チャ
ネルMOB)ランジスタとの接続が、PチャネルMO8
)、5ンジスタのドレインを構成するP 814i城と
nチャネルMO8)ランジスタのドレインを構成する♂
81領域との接続によって行われる如く、シリコン結晶
表面に島状に形成されたP”8i領域と?8i餉域とを
接続せしめる必要がある個所がある。しかしながら、 
 n”81領域とP+8111I城を相接する様に形成
したのみでは、絢知のごとく境界面にPa接合が形成さ
れるため同電位の接続を形成することができない、この
丸め、−8i領域とp+si領域とを接続すべき別の配
線が必要であシ、この配置材料としては埃在、多結晶シ
リコンもしくはアルミニウムが使用されている。しかし
、多結晶シリコンを用いる場合は、多結晶シリコンとJ
喧はP+1領域とO界WEおいてPN接合の形成【さけ
るためには、!l触丁べき領域と同一〇導電型不純物【
あらかじめ多結晶シリコン中ヘドープして形成すれはよ
いが、この場合には、中はp%異種導電層多結晶シリコ
ン間の接続の丸めに別の金属層*1mける必要があるこ
とには変わ)がない。
従って、前記多結晶シリコンを用いるのは11mが徴雑
に2するばかシでなく、素子の高密度化OI1点からも
好ましくなく、アル建ニウムO配at−用いるのが一般
的である。
しかしtがら、アルミニウム會相互簑絖O配鐘に用iえ
場合には、以下に記すa々の間一点がある。一つは、ア
ルミ二りムの融点が660℃と低いために、−算アルに
クムの配lIi!t−形成した後には、H造時の1処暑
温度の上限をアル建ニウムO融点以下に制限する必l!
があり、集積11M形成に不可欠な注入イオンの7二−
ルによる活性化やリンフロー等の高温処!11を適用で
きない欠点がある。
ま九、アルミニウムの一点以下の温度の7エールであっ
ても、450℃程度以上のアニールでは固相拡散現象に
よって所謂アロイスパイク等が生じることが知られてお
〕、これを素子の4I性に影響させないようにするため
Km”lli領域中P+81領域OII合深さをアロイ
スパイクO到達#!さよ)深い1μ票以上に形成する等
の対策【施す必l!があるが、この様な深−!!合は素
子の高違化及び徽細化と−う観点からは好ましくな−。
さらに、多結晶シリコンtゲート電11KJI−た相補
fiMO8インバータを多段に綴絖する場合K>−ては
、通常、PチャネルMo1l )ツンジメlおよびNチ
ャネルMol )ツンジスメOドレインK11l!され
たアルミニウム配置1によってと)だ畜れえ出力が次段
の多結晶シリコンゲート電極と接続される必I!があ〕
、ζOII続のためのコンメクトホール管形成すべき領
域が必要であろが、これは両横を増加させるため回im
om密度化に対して重大な障害となる。
かかる欠点を取ル除く一つの手段としては、アルミニウ
ムによる相互接続配lIO代DK高一点金属による配l
Iを用いるという手段が考えられるがしかし、この場合
で4以下に記す問題が存在する。
すなわち、高融点金属とm”8141域あるいはP”8
1領域とO接触から表る所間ダイレクトコンタクト電極
は、おおよそ700℃以上の温度のアニールによって電
極のオーミッタ特性が劣化し、大き1に抵抗が発生しえ
夛、著し一場合には非導通状態とな)、実質的には70
GC11度以上の高温アニールに耐えない欠点がある。
本発明は上記点に―みなされたもので、シ1j=iン緒
晶1m!貢に形成され九m1jl領域及びPal飽域を
電気的K[絖丁ルニ、1000’Cl1j[O高温の1
処m七行なってもオー建ツタ特性が劣化せずかつ浅hg
合上に形成することができしかも占有面積【縮トし九配
!Iを有する牛導体装置およびそのII造方法會提供す
るものである。
本発明によればシリコン結晶表面に設けられたal18
1層およびpast階の表面の少くとも一部が平滑でか
つ均質な単結晶状の高融点金属シリナイド層で普われ、
しかも該シリサイド層*面とその一部が接触し少くと1
前記!1m181層及びPI!g1層【相互II!続す
る高融点金属管接触が設けられたことt4I黴とする牛
導体装置が得られる。
更に本発明によればシリコン結晶表面に1漉8i層およ
びpmm着層管形成た後、食函に絶縁膜を彫成し、次い
で前記11m及びP量81層上の少くとも一部分O骸絶
縁mを除去して前記1履及びPjlBiM表面を露出さ
せ、次−で高一点金属層を形成し1次iで該高融点金属
層を過して、8量番る−はアルゴンの如きシリコン中で
電気的に不活性なイオンをイオン注入することによ)、
イオン注入され良領域でO前記mJi1gi層と前記高
融点金属層の少くとも界面及び前記pmsimε前記高
一点金属層一点くとも界i1に、少くともale高一点
金属とS魚とOs合し九層を形威し、次h”t’s処場
を行ない、#混合層管平滑で均質な単結晶状の高融産金
及びm1181JI上の前記単結晶状の高融点金属シリ
サイド層と同時にW!触するように高融点金属配線層管
形成することを4I黴とした苧導体装置OR遼方法が得
られる。
I!に本発明によればシリコン結晶表面に絶縁膜會形威
し、次いでm@儀域を形成すべき部分のうちO所望の部
分の賦絶縁at除去し、次いで高一点金属層を形成し1
次いで該高融点金属層を通してムSの如き、シリコン中
でm!ml呈するイオン管イオン注入するととによ)、
前記絶縁膜上除去し大部分における前記高融点金属層と
前記シリコン結晶O少(とも界i1に少くとも前記高融
点金属と前記シリコンとが混合し九層【形成すると同時
に咳混合層の下に11瀧拡mat形賊し、次−で熱処a
t行なうことによ)前記混合層を平滑で均質な単結晶状
0III拳点金属シリナイド展となし、次−で残留して
−る前記高融産金5w1rt除去し、次いで全面に絶縁
層管形成し、次いで前記シリコン結晶lII画中OP朦
領域を形成すべき部分のうちの所望の部分の前記絶縁a
會除去し、次いで高一点金属層に影成し、次いで顔高融
点金属層を通してボロンOごときシリコン中でP型會呈
するイオンをイオン注入することによ〕、前記P層領域
を形成すべ自部分のうちの前記am膜を除去し大部分に
おける前記高融点金属層と前記シv:1ン結晶の少くと
も界面に少くとも前記高融点金属と前記シリコンとが混
合しえ層を形成すると岡−に鋏混会層O下KPjl拡散
層を形成し、次−で熱感mt行なうことにより前記混合
層管平滑で均質な単結晶状の高融点金属シリナイド層と
壜し、次−で残留してiる前記高融点金属層t#云し、
次−で少くとも前記pH領域上及び11m1領域上の単
結晶状O高融点金属シリナイド層と同時KII触するよ
うに高融点金属配線層を形成すること1*像としえ亭導
体装置の製造方法が得られる。
本発明による特徴を有丁ゐ構造を用いるととによシ、従
来のアルζニラ五を一組領域とP+81領域とを接続す
る配置1に用いた構造に比して次の様な著しi効果が生
じる。
すなわち11+引およびP+81層09画の少くと1一
部を被つえ単結晶状の高一点金属シリサイド層の表面に
高融点金属管接触させて形成したオーきツク電極の耐熱
性は良好であるために、電1Iii配III彫成後に1
000℃付近の高温アニールが実施できる。
さらに、本発明の製造方法Kかかわるイオン注入を利用
して形成された上記imsm全点シリサイド層の均一性
、平坦性及び結晶性は著しく良好であるため、該高融点
金属シリサイド層成下に浅い良好な接合を形成すること
ができ、この浅い接合によ多動作速度の高速化が達成し
うる。ま九、前記高融点金属層t−MO8)ランジスタ
ゲート電極等と一体化して使用すれば、素子の高Wjf
化も同時に実現できる。
以下実施例を用いて更に本発明の詳細な説明する。
第1因は本発明の特許請求の範囲第一項の一実施例を示
す部分断面略図であp、相補391MO8インバータを
示している。11朦シリコン基板201上に形成され2
pウ工ル205中KmチャネルMol ) ?ンリスタ
が1m型基板上にPチャネルM08トランジスタがそれ
ぞれ形成されている。207はゲート酸化膜、213は
Mojllよ)なるゲート電極、216は厚いフィール
ド酸化膜である。218.!17はそれぞれ上記−チャ
ネルトランジスタのソース、ドレインとなる浅いn+拡
散層、216,215はそれぞれ上記Pチャネルトラン
ジスタのソース、ドレインとなる浅いP+拡散層である
。両トランジスタのドレイン拡散層216.2171!
面の一部に平滑で均質な単結晶状のモリブデンシリサイ
ド@212が形成されており、上記ドレイy拡散層同士
を電気的に接続するモリブデン膜の配4Il!13が腋
モリブデンシリナイド展KII+触して形成されている
このようにモリブデン膜と拡散層On4に単結晶状のモ
リブデンシリサイド展をはさむと、このモリブデンシリ
サイド展がバリヤの役目tはたすため、浅い拡散層であ
っても高温熱処理後でもオーミック接触が保持されると
いう絶大な効JliIXある。
さらに高融点金属膜とではなく、アル建ニウム膜と上記
単結晶状のモリブデンシリナイド展t−接触させても、
その後の熱感11によるアル2ニウムや拡散層中のシリ
コンo′)@ぬけが生じない丸めソース、ドレインOP
N接合は破壊されな−。
しかも上記モリブデンシリナイドjlI−IIX存在す
ることにより拡散層が浅いことによるシート抵抗。
低下を補償することができるという別の効果も有して−
る。
また本発明によるもう一つの重要な効果は相補mMO8
インバータ等tII数段接続すると1iには、出力段の
配線と次段の入力段即ちゲート電砺配−とを一体とする
ことができ、従って従来よ)配線の面積を減らせる点で
ある。第2図にその例を示す。第2図は上記相補@MO
Bインバータ管多段接続しえときの平′1j7iIIs
図である。同電位とを丁べ會Pチャネルト2ンジスタの
ドレイン領域304と1チヤネルトランジスタのドレイ
ン領域307上に単結晶状のモリブデンシリサイドJ1
1305,308が形成されて>6、ダイレクトコンタ
クト部309゜310においてモリブデン膜からなる配
線301!Kll続されている。こoy纏はPチャネル
トランジスタと鳳チャネルトランジスタのドレイン拡散
層し次段のゲート電極へっなける配線と次段のゲート電
極とが一体となつぇ配線である。
従って従来の多結晶シリコンゲート電極とアルき配!I
を接続する場合必要となるコンタクトホールが必l!な
くなりその分爾積taiホすることができる。iたモリ
ブデンは高一点金属であるため配at形成した!11高
温の熱処理を施すことがてきる。この点は従来のアル之
ゲート管用い大相補朦MO8インバータでは得られない
効果である。
次に本発明の牛導体装置管製造するための方法である特
許請求aSS第二項1*施例を用−て説明する。敵実施
例は特許請求の範a第一項0実施例即ち相補j[MOg
インバータtll造する友め□方法である。
第3WJ(a) 、 (b) 、 (e) 、 (d)
 、 (@) p (f)はとの相補履MOBインバー
タの製造するさい0主要工程での皺インバータO模式的
断面I!!It−順次示し友ものである。
まず比抵抗8Ω拳−のNm1li1基板201を用意し
、通常の熱酸化法によって膜厚5oooXの酸化膜20
21形成する。通常のホトエツチング法にょ〕所llP
ウェル領域を形成すべき部分の酸化lIを除去し、基板
8五表面203を露出させる。次に、該81表面に11
厚1000ムO熱酸化@204會形成した後、’1x4
1ンf加速電圧100 k@V 、 y−ズ量4 X 
10”a+−”だけ注入する。次に、窒素ガス中で1!
00℃、20時間の熱感mt−行い、拡散深さ6声諺の
Pウェル後、通常の選択酸化法によってトランジスタが
形成される所謂活性領域以外の領域にフィールド酸化j
201i管形成する。次に、活性領域となすべき領域の
基板8ゑ表面を露出させた後、該81fi@iに膜厚4
00AOゲート酸化11207を形成する。((b)m
l)次に、全面に膜厚1700ムの81.N4膜208
を気相成長法によって形成した後、PチャネルMOSト
ランジスタのドレインとなすべき領域の一部分の該81
.)i、農を通常Oホトエツチング法によって除去し、
その後Bイオンを加速電圧30に・V、ドーズ量5 X
 10”is−”だけイオン注入し、PJI高員度領域
209f:形成する。次に、ホトエツチング法により、
亀チャネルM08トランジスタのドレインと謙すべき領
域内の一部の1−6膜會エツチングした後、ホトレジス
トを残したt壜の状態でムtイオンt100 k@Vで
5 X 1 G”cM−”注入管、all高濃度領域2
01會形成する。((C)図) この後、1イオンおよびム畠イオンが注入され九81基
板領域上のダート酸化ilI會除去し、1IEat基板
我面を露出させる。次に、全面KIIII厚100ムの
Mo膜211t−スパッタ蒸着法によって形成し友後、
8iイオンを加速電圧30に@vドーズ量5 X 10
”cm−”だけ注入上行い、その後600C120分間
の熱処理を水素ガス雰囲気で行う。この工程により、烏
と基板組とが接した個所のみにおiてM・と81との反
応によシ単結晶状のM(1シリサイド1111.212
が形成され、それ以外の領域においては、i膜は反応せ
ずその1&ま残存している。((d)図)次に、H,偽
系エツチングi[Kて3分間の錫!l七行うが、このエ
ツチング液によってM@11211はエツチングされ、
−万M・シリナイドJ[212はエツチングされない九
めに、前記Bイオンおよびム1イオンが注入された基板
S1表面OみKM・シリサイド膜が選択的に残される。
次に、81.N4膜208をエツチングした後、膜厚5
oooiのMeII&スパッタリング法によ)形成する
。七〇@1通常のホトエツチング法によ)、y・膜のバ
タ一二ンダを行いゲー)1砺213及び配置jJ214
管形成する。((*)II)次に、全WJKホトレリス
トre形成し、pチャネルトランジスタO活性領域上の
皺ホトレジスト膜を除去した後、lイオンを加速電圧3
0に@Vでドーズ量5 X 10”as−”だけ注入し
、7−X21allLびドレイン216Vt形成する。
次に、ホトレジスト膜tk去した後に、全mKホトレジ
スト*1m成し、1チヤネルトランジスタの活性11t
hOJlt−トレジストat除去した後、ム虐イオンを
加速電圧100に@Vで1’−ズ量S X 1 G”a
m−” fe ケ注入L テ、ソース2111及びドレ
イン217を形成する。((f)II)そO後、リンガ
ラス層管全面KjillJiEした後過常・ホトエツチ
ング法によってコンタクトホールを一口し、M系電衡配
IiIを形成する。
以上の如(して特許請求の範囲第一項の実施例で述べ友
高融点金属ゲート電極配線を用いえ相補lIMOJIイ
ンバータが得られえ。
なお、本実施例におiては、81イオンを高一点金属の
上部より注入して舅・シリナイドを形成する場合につい
てI!明したが、ムroe不活性ガスイオン【用いえ場
合にも同様な卓効があっ良。tえ麗・。
M・シリナイド以外O′1IjllI点金属、及びその
シ9ナイドtS々くみあわせて用−て%$111!0効
来があった。
次に同じく本発明の牛導体装置を製造するための方法で
ある特許請求の範囲第3項を実施例を用いて説明する。
こ1>@施例は特許請求の範囲第一項の実施例O相補1
1M0Bインバータを製造する丸めの方法である。その
工@概略断m図を第4図(a)。
(b) 、 (旬、(d)K示す。
まず上述の特許請求の範囲第二項の実施例で説明した第
3図(b)o段階までは同機に形成した後、全面に厚す
1700 A 0111sNa 1140 i を気a
m長法で形成し、鳳チャネルMO51) 9ンジスメの
ドレインとなすべII組領域内O−@0上ノB1aN*
 II 40 t >よびその下のゲート酸化膜を通常
0ホトエツチング法によって除去する。次に、全面に膜
厚xooiのi膜402をスパッタ蒸着法によって形成
し友後、上部よ)ムー1イオンを加速電圧100に@V
、  ドーズ量5 X 10”a+−”だけ注入する。
仁の注入で、M・とaiが接し九部分でM・と810界
WJが混合される。その後600℃、20分間の7二−
ルt−塩ガス雰囲気で行う。こO熱部1mKよ)、上記
M・と81とが混合されえ儒WIOみにおいて烏と81
とが反応して平滑で均質な単結晶状画シリナイド膜40
3が形成され、それ以外の領域においては、M・が反応
せずそOまま!lI存してiる。またこのときnチャネ
ルトランジスタOドレイン404が形成される。次に1
ito宜系エツチングi[Kて3分間OJI!l&珊を
行うが、このエツチングIEKよってM*jl1402
はエツチングされ、−1輩・シリサイド膜403はエツ
チングされない九めに、前記したムtイオンが注入され
た基板atlt城4040表面のみlcMeシリサイド
j1140Bが選択的に残される。((a)閣) 次に、厚さ2000AO駿化展4G51気相成長法によ
って全面に形成した後、PチャネルM08トランジスタ
のドレインとなすべ18偽領域内の一部分の絶縁膜管エ
ツチングし、その後金1inctooL。
Me膜406’iスパッタ蒸着法によって形成する。そ
の後、1イオンを加速電圧30に@vドーズ量5 X 
10”am−”だけ注入する。この注入で、麗・と81
が接し九部分でy・と引の界面が混合される。600℃
、20分間のアニールをH,ガス雰囲気で行う。この熱
@ilKよ)、上記M・と8&とが混合され友部分のみ
においてM・と引とが反応して平滑で均質な単結晶状の
M・シリサイドllI407#形威され、それ以外の領
域におiてはM・j[406がそのtta存してiる。
((b)図) 次KH宏0.系エツチングINKよって#Mel[t−
除去するが、iシリサイド膜はエツチングされないため
に、Bイオンが注入され大基板1111域408の表面
のみpc @ Mlシリサイドj1407が選択的Wc
l1される。次に、酸化膜405及び81.N4膜40
1tエツチングし友後、全一#C膜厚5oooムO麗・
勇をスパッタ蒸着法によって形成する。七〇@、通常の
ホトエツチング法によ1MI膜のノター二ン/1行いゲ
ート電1!409及び配&1410を形成する。((4
11)以後の工程は前記特許請求の範囲第二項011施
例におけると同様である。以上の工程によ〕、第411
11に示した高融点金属ゲート電極配at用いえ相補1
1MO8インバータが得られた。
なお、本実施例にお−ては、高一点金属としてMsf用
%A′に場合にクーて記載したが、W1丁a、TI等の
場合も同様な卓効があった。さらに、前記、単結晶状の
高一点金属シリナイドの高融点金属元素と配線を形成す
る高融点金属とは種類が異なる場合も同4m!に効果が
あった。
一画の簡単なWil、明 第111は本発明O牛導体装置の一実施例である相補1
1M0IAインバータの断函略図である。
第**は第111O相補ff1MO8インバータを多段
接続し友とmC5xF画略図である。
第31m(a) 、 (k) # (@) # (4#
 (@) 、 (f)及び第411(a) 。
(b) e (#) # (4は本幾男の中導体装置の
製造方法OX施例t@Hするため0Illて主要工程に
おける亭導体懺置O*Wa*画を順次示したものである
。泡中の主な記号はそれぞれ次の4のを示す。
201:鳳ll5i基板、202:酸化膜、203:1
基板表面、204二酸化ll、2G5 :Pfpxst
、206:フイールド酸化H%207:ゲート酸化属。
208 、401 : 81.N、膜、209.408
:P”1illl域、21G+404 : *+組領領
域211.402.406:Me膜、212,403.
407:単結晶状論シリナイド。
213.409:Toゲート電極、2Z4e4i0:M
eダート配線、215.411:ソース、!16.41
2 ニドレイン、217.418 ニドレイン、218
,414 :ソース、405:気相成長で形成しえ酸化
膜、301及び302:に1allからなる高融点金属
ダート配線、303 : PチャネルM08トランジス
タのソース、304 :PチャネルM08トランジスタ
のドレイン、305:ダイレクトコンタクトを形成すべ
き高ll1fPIil!領域、306 : *チャネ#
MOll)ランdxりOソース、307: mチャネル
MOI)ランジスメOドレイン、308:ダイレクトコ
ンタクトを形成すべき高鎖tag領域、309及び31
0:ダイレクトコンタクト。

Claims (1)

  1. 【特許請求の範囲】 1、 シリコン結晶表面に設けられたm1J81層およ
    びPMII81層の表面の少くとも一部が平滑でかつ均
    質な単結晶状の高融点金属シリサイド層で被われ、しか
    も該シリサイド層表面とその一部が接触し少くとも前記
    mfJgi層及びPjISi層を相互接続する高融点金
    属配線層が設けられたことを411にとする半導体装置
    。 2、 シリコン結晶表面に塾型St鳩およびPfJ81
    層を形成し友後、全面に絶縁膜を形成し、次いで前記a
    ll及びP型81層上の少くとも一部分の該絶縁層を除
    去して前記mM及びP型Bs層表面を露出させ、次いで
    高融点金属層管形成し、次いで皺高融点金属層を通して
    、Siあるいはアルゴンの如きシリコン中で電気的に不
    活性なイオンをイオン注入することにより、イオン注入
    された領域での前記n W S i層と前記高融点金属
    層の少くとも界面及び前記P型S1階と前記1Ijl融
    点金属層の少くとも界面に、少くとも前記高融点金属と
    siとの混合した層を形成し、次いで熱処Ilを行ない
    、該混合層を平滑で均質な単結晶状の高融点金属シリサ
    イド層と記単結晶状の高融点金属シリサイド層と同時に
    接触するように高融点金属配*mt形成することt特徴
    とした半導体装置の製造方法。 3、 シリコン結晶表面に絶縁a’を形成し、次いでn
    型領域を形成すべき部分のうちの所望の部分の該絶縁a
    t線除去、次いで高融点金属層【形成し、次いで該高融
    点金属層を通してム畠の如き、シリコン中でm II 
    Yt呈するイオンをイオン注入することによ〕、WjJ
    記絶縁絶縁除去した部分における前記高融点金属層と前
    記シリコン結晶の少くとも界面に少くとも前記高融点金
    属と前記シリコンとが混合した層を形成すると同時に該
    混合層の下にm@拡散層を形成し、次いで熱処理を行な
    うことによ)前記混合層を平滑で均質な単結晶状の高融
    点金属シリサイド膜となし、次いでlA11lている前
    記高融点金属層を除去し1次いで全肉に絶縁m管形成し
    、次いで前記シリコン結晶表面中のP型領域を形成すべ
    き部分のうちの所望の部分の前記絶縁at除去し、次い
    で高融点金属層管形成し1次いで該高融点金属層を通し
    てボロンのごときシリコン中でP型を呈するイオン【イ
    オン注入することにより、iil記piIi領域管形成
    すべき部分のうちの前記絶#11st除去した部分にお
    ける前記高融点金属層と前記シリコン結晶の少くとも界
    面に少くとも前記高融点金属と前記シリコンとが混合し
    た層を形成すると同時に鋏混合層の下にpm拡散層を形
    成し、次いで熱処理を行なうことにより前記混合層管平
    滑で均質な単結晶状の高融点金属シリナイド膜となし、
    次いで残留している前記高融点金属層を除去し、その後
    少くとも前記P型領域上及びa型領域上の単結晶状の高
    融点金属シリサイド膜と同時に接触するように高融点金
    属配線層を形成することを特徴とした牛導体装置の製造
    方法。
JP57020908A 1981-06-15 1982-02-12 半導体装置およびその製造方法 Pending JPS58138053A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP57020908A JPS58138053A (ja) 1982-02-12 1982-02-12 半導体装置およびその製造方法
US06/657,080 US4551908A (en) 1981-06-15 1984-10-02 Process of forming electrodes and interconnections on silicon semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57020908A JPS58138053A (ja) 1982-02-12 1982-02-12 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPS58138053A true JPS58138053A (ja) 1983-08-16

Family

ID=12040321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57020908A Pending JPS58138053A (ja) 1981-06-15 1982-02-12 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS58138053A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6014461A (ja) * 1983-07-04 1985-01-25 Hitachi Ltd 相補型絶縁ゲート電界効果トランジスタの製造方法
JPS60127757A (ja) * 1983-12-15 1985-07-08 Fujitsu Ltd 半導体記憶装置
JPS60201649A (ja) * 1984-03-27 1985-10-12 Fujitsu Ltd 半導体装置及びその製造方法
JPS6177340A (ja) * 1984-09-21 1986-04-19 Fujitsu Ltd 半導体装置の製造方法
JPS61210662A (ja) * 1985-01-22 1986-09-18 フエアチヤイルド セミコンダクタ コ−ポレ−シヨン 半導体構成体
JPS61271827A (ja) * 1985-05-27 1986-12-02 Fujitsu Ltd 半導体装置の製造方法
JPH05503189A (ja) * 1989-10-10 1993-05-27 ブイエルエスアイ テクノロジー インコーポレイテッド 自己整合性金属相互接続部の製造
JPH07183399A (ja) * 1993-12-22 1995-07-21 Nec Corp 半導体集積回路装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5570023A (en) * 1978-11-20 1980-05-27 Mitsubishi Electric Corp Formation of electrode and wiring for semiconductor
JPS55148441A (en) * 1979-05-08 1980-11-19 Seiko Epson Corp Complementary type mos-ic
JPS5638869A (en) * 1979-09-07 1981-04-14 Seiko Epson Corp Manufacture of mos-type semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5570023A (en) * 1978-11-20 1980-05-27 Mitsubishi Electric Corp Formation of electrode and wiring for semiconductor
JPS55148441A (en) * 1979-05-08 1980-11-19 Seiko Epson Corp Complementary type mos-ic
JPS5638869A (en) * 1979-09-07 1981-04-14 Seiko Epson Corp Manufacture of mos-type semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6014461A (ja) * 1983-07-04 1985-01-25 Hitachi Ltd 相補型絶縁ゲート電界効果トランジスタの製造方法
JPH0527266B2 (ja) * 1983-07-04 1993-04-20 Hitachi Ltd
JPS60127757A (ja) * 1983-12-15 1985-07-08 Fujitsu Ltd 半導体記憶装置
JPS60201649A (ja) * 1984-03-27 1985-10-12 Fujitsu Ltd 半導体装置及びその製造方法
JPH0234169B2 (ja) * 1984-03-27 1990-08-01 Fujitsu Ltd
JPS6177340A (ja) * 1984-09-21 1986-04-19 Fujitsu Ltd 半導体装置の製造方法
JPS61210662A (ja) * 1985-01-22 1986-09-18 フエアチヤイルド セミコンダクタ コ−ポレ−シヨン 半導体構成体
JPS61271827A (ja) * 1985-05-27 1986-12-02 Fujitsu Ltd 半導体装置の製造方法
JPH05503189A (ja) * 1989-10-10 1993-05-27 ブイエルエスアイ テクノロジー インコーポレイテッド 自己整合性金属相互接続部の製造
JPH07183399A (ja) * 1993-12-22 1995-07-21 Nec Corp 半導体集積回路装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP3013371B2 (ja) Eprom記憶トランジスタと論理トランジスタによる集積回路の製造法
JPS63237566A (ja) 半導体装置の製造方法
JPS6112382B2 (ja)
JPS5965481A (ja) 半導体装置
JPS58138053A (ja) 半導体装置およびその製造方法
US3352726A (en) Method of fabricating planar semiconductor devices
JPS60193380A (ja) 半導体装置の製造方法
JPS59189677A (ja) 半導体装置の製造方法
JP3297937B2 (ja) 半導体装置及びその製造方法
JPH0136256B2 (ja)
JPS60173875A (ja) 半導体装置の製造方法
JPS63127552A (ja) 半導体装置
JPS59214263A (ja) 二重拡散形絶縁ゲ−ト電界効果トランジスタ
JPS60136377A (ja) 絶縁ゲ−ト半導体装置の製造法
JPS58106847A (ja) 半導体装置の製造方法
JPS586167A (ja) 半導体装置の製造方法
JPH04101432A (ja) Mis型トランジスタの製造方法
JPH0373571A (ja) 半導体メモリ装置とその製造方法
JPS59138363A (ja) 半導体装置及びその製造方法
JPS61198764A (ja) 半導体装置の配線形成法
JPH01165162A (ja) 半導体記憶装置の製造方法
JPS5944873A (ja) 半導体装置及びその製造方法
JPS58220466A (ja) 半導体装置の製造方法
JPH08172128A (ja) 半導体装置及びその製造方法
JPH0442938A (ja) 半導体装置の製造方法