JPS58220466A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置の製造方法に関し、詳しくは絶縁性
基板上の素子の分離技術及び配線形成技術を改良した半
導体装置の製造方法に係る。

〔発明の技術的背景〕

従来、絶縁性基板上の半導体層の素子分離や拡散配線層
形成としては、′次のような方法が知られている。

まず、第１図（ａ）に示す如く例えばサファイア基板１
上に厚さ０．５〜０．７μｍのシリコン半導体層２をエ
ピタキシャル成長させた５Ｏ８（８１１１ｅｏｎＯｎ　
５ａｐｐｈｉマｅ）ウエノ・を用意する。つづいて、シ
リコン半導体層２上に熱酸化膜３及び５１５Ｎ４膜４を
順次形成する（第１図（ｂ）図示）。ひきつづき、第１
図（Ｃ）に示す如（５ｉ５Ｎ４膜４及び熱酸化膜３の素
子分離領域（フィールド領域）の予定部を選択的にエツ
チングして積層ノ臂ターン５〜３０００Ｘの膜厚で残る
ように異方性エツチングする（第１図（ｄ）図示）。次
いで、積層ノｆターン５・・・上層の８１５Ｎ４膜４を
耐酸化性マスクとして熱酸化処理を施して鋸出する残存
シリコン半導体層を酸化して酸化膜からなるフィールド
領域６を形成して素子形成領域や拡散配線層として利用
する複数の島状半導体層７・・・を形成する（第１図（
ｅ）図示）。

〔背景技術の問題点〕

しかしながら、上記方法にあっては、以下に列挙する糧
々の欠点があった。

（１）長時間の高温熱酸化を必要とするため、サファイ
ア基板１（α−Ａｔ２０ｇ　）からフィールド領域６で
分離された島状半導体層（素子領域等）７へ−Ａｔがオ
ートドーピングされる。その結果、デバイス製造後の電
気特性、特にリーク電流の増大を招く。リーク電流の増
大は、素子領域７にＭＯＳ　）ランジスタを形成した場
合、パックチャンネル現象として問題となる。

（２）　　フィールド酸化時に第１図（ｅ）に示す如く
８１　ｓＮ４膜４が上方にかな勺反シ、その応力によ多
素子領域表面に欠陥が顧じ、電気的特性が劣化する。

（３）フィールド酸化による素子領域への喰い込み、い
わゆるバードビークが生じるため、実効的な素子領域の
幅が減少し、ひいては微細化の障害となる。

（４）　　論理回路等を構成するような場合、拡散配線
層を非常に多く使用するため、集積度の向上に際しての
障害となる。

（５）短チャンネル化に伴ないシロ−トチャンネル効果
やミラー効果を防止するため、ノース、ドレイン領域の
形成に用いられる不純物の添加量をある程度制御してい
る。その結果、同時罠形成される拡散配線層を低抵抗で
きないため、素子の高速化の妨げとなる。

〔発明の目的〕

本発明は菓子の電気特性の劣化を招くことなく、微細化
、高集積化、高速化を容易に達成し得る半導体装置の製
造方法を提供しようとするものである。

形成し、この半導体層を選択的に除去して島状半導体層
とし、これに不純物の添加を行ない酸化処理等によ層表
面を絶縁膜で覆い残った島状半導体層を拡散配線層とし
て用い、次いで全面に第２の半導体層を形成し、選択的
に除去することによシ前記サファイア基板上に前記絶縁
膜で分離された島状の素子形成領域を、該絶縁膜上に多
結晶半導体層からなる第２の拡散配線層を、夫々形成し
、２層の拡散配線層を有し、更に多結晶シリコン配線、
Ａｔ配線の４層配線が可能で電気特性の劣化を招くこと
なく微細化を達成できる半導体装置を得ることを骨子と
する。

〔発明の実施例〕

次に、本発明をＭＯＳ　）ランジスタの製造に適用した
例について第２図（、）〜（ｅ）を参照して説明する。

（１）マず、サファイア基板ｌｌ上に厚さ０．３〜０．
７μｍの第１のシリコン層をエピタキシャル成長２図（
ａ）図示）。つづいて、ｎ型不純物、例えば砒素をドー
ズ量１０　”７ｃｍ２〜１０　”１０ｎ２０条件で島状
シリコン層１２・・・にイオン注入した後、熱酸化処理
を施した。この時、島状シリコン層表面＆Ｃ０・２μｍ
前後の厚い酸化膜１３が成長された。

なお、残存したｎ型島状シリコ７層１４・・・は第１の
拡散配線層として用いる（第２図（ｂ）図示）。

エピタキシャル成長させた。この時、サファイア基板１
１上には単結晶シリコン層が、それ以外の領域に多結晶
シリコン層が形成された。つづいて、酸化膜１３上の多
結晶シリコン膜部分にレジストパターン（図示せず）を
形成し、これをマスクとして多結晶シリコンのエッチャ
ントを用いてエツチングを行なった。この時、サファイ
ア基板１１上に酸化膜１３で分離された島状単結晶シリ
コン層からなる素子形成領域１６・・・が、前記酸化膜
１３上に多結晶シリコンからなる第２の拡散配線層Ｉ７
・・・が形成された（第２図（ｄ）図示）。なお、この
工程におい−τ、第２の拡散配線層１７・・・を低抵抗
化する場合・−け、第２のシリコン層１５を成長させた
後、第２の拡散配線層予定部付近に不純物を例えばイオ
ン注入法圧よシ選択的にドーピングｔ−レバよい。

０：ｉ）　　次いで、熱酸化処理を施して素子形成領域
１６・Ｊニーに厚さ３００〜５００Ｘ（７１’−ト酸化
膜１８・・・を、第２の拡散配線層１７・・・周囲に同
厚さの第２の酸化膜１９を成長させた。つづいて、全面
に例えば厚さ２０００〜４０００Ｘの多結晶シリコン膜
を堆積し、パターニングして、素子形成領域１６・・・
のゲート酸化膜１８上にダート電！２ｏ・・・を、第２
の拡散配線層１７・・・の第２の酸化膜１９上に多結晶
シリコン配線層２１・・・全形成した後、ｅ−）電極２
ｏ・・・等をマスクとしてｎ型不純物、例えば砒素をイ
オン注入して素子形成領域１６・・・にソース、ドレイ
ン領域としてのｎ＋！Ｊ！領域２２□・・・・を形成し
た（第２図（ｅン図示）。その彼、常法に従って全面に
ＣＶＤ　−５ｉｏ２膜（層間絶縁膜）を堆積し、第１゜
第２の拡散配線層１４・・・、１７・・・、ｎ＋型領領
域２２・・及び多結晶シリコン配線層２１・・・上にコ
ンタクトホールを開孔した後、Ｍ蒸着、パターニングを
行なってＡｔ配線を形成してｎチャンネルＭＯ８ＬＳＩ
を製造した（図示せず）。

しかして、本発明方法によれば、予め島状シリコン層１
２・・・を形成し、この表面に厚い第１の酸化膜１３を
成長させた後、第２のシリコン層７５をエピタキシャル
成長させ、エツチングによシサファイア基板１１上に第
１の酸化膜１３で分離された島状単結晶シリコン層から
なる素子形成領域ノロ・・・を形成する。つまル、第２
のシリコン層１５の成長後は高温で長時間の熱酸化処理
を一切行なうことなく、島状の素子形成領域１６・・・
を形成できる。したがって、サファイア基板１１から素
子形成領域１６・・・へのＡＡのオートドーピングを解
消できるため、ソース、ドレイン領域としてのｌ型領域
２２・・・を形成した場合のパックチャンネル現象を阻
止できる。

しかも選択酸化法で問題となるバードビークによるチャ
ンネル幅の減少が全くなく、ｒ−）耐圧も良好で高信頼
性と微細化を達成できる。

また、従来方法では拡散配線層、多結晶シリコン配線層
、Ａｔ配線層の３層であった配線層が、本発明方法によ
れば、第１の拡散配線層１４・・・、第２の拡散配線層
１７・・・、多結晶シリコン配線層２１及びＡＡ配線層
（図示せず）の４層の配線層を実現できるため、集積度
を大幅に向上できる。しかも、第１の拡散配線層１４・
・・はシース、ドレイン領域の形成とは独立して形成さ
れ、その不純物添加量が制限され々いため、非常に低抵
抗化でき、高速化を達成できる。

なお、上記実施例では島状半導体層を熱酸化による酸化
膜で覆ったが、これに限定されず、例えばＣＶＤ−８１
０２膜や他の絶縁膜で覆ってもよい。

また、上記実施例では各配線層の接続及びソース、ドレ
イン領域との接続においてはコンタクトホールを介して
Ａｔ配線層を用いて行なったが、第２のシリコン層をエ
ピタキシャル成長する前に第１の拡散配線層上の厚い第
１の酸化膜の所望部分を選択的にエツチング除去すれば
、第１の拡散配線層と第２の拡散配線層及びソース、ド
レイン領域とを直接接続することができる。このような
方法を採用すれば一層の微細化を達成できる。

上記実施例では第２のシリコン層の素子形成領域や配線
層を形成する際、エツチング法を用いたが、特に平坦化
を問題にするような場合には選択酸化法を用いてもよい
ａ具体的には、第２のシリコン層上に厚さ５００〜８０
０１＠Ｓ　１０２膜と２０００〜４０００１　ｇ）８ｉ
ｓＮａＭｆ：堆積し、ノ臂ターニングして素子形成領域
、第２の拡散配線層の予定部上にそれらの積層ノやター
ンを形成した後、これをマスクとして熱酸化する方法や
、熱酸化時間を大幅に短縮するために、前記積層ノリー
ンをマスクとして酸素を１　（１１７／ＩｔＩ〜ｉ　ｏ
”７ｃＪイオン注入した後熱処理や熱酸化処理する方法
が挙げられる。

上記実施例ではｆ−）［極として多結晶シリコンを用い
たが、これに限定されず、金属シリサイド、高融点金属
等で形成してもよい。絶縁基板についても、サファイア
に限らず、スピネルなどの絶縁基板、またＳ　ｔＯ２−
多結晶シリコン構造等の他の誘電体分離板でもよい・ 本発明は上記実施例の如きｎチャンネルＭＯ８ＬＳＩの
製造のみに限らず、ｐチャンネルＭＯ８ＬＳＩ、０ＭＯ
８ＬＳＩ等にも同様に適用できる。

〔発明の効果〕

以上詳述した如く、本発明に係る半導体装置の製造方法
によれば電気的特性と信頼性に優れ、しかも素子の高密
度化、高速化を達成できる等顕著な効果を有する。

【図面の簡単な説明】

第１図（ａ）〜（・）は従来方法によシ絶縁基板上の半
導体層を素子分離すると共に配線層を形成する工程を順
次示す断面図、第２図（４）〜（・）は本発明の実施例
におけるｎチャンネルＭＯ８Ｌ８Ｉの製造工程を順次示
す断面図下ある。

Claims (1)

【特許請求の範囲】
1. 絶縁基板上に第１の半導体層を形成する工程と、この第
   １の半導体層を選択的に除去して島・状半導体層を形成
   する工程と、この島状半導体層に不純物をドーピングし
   た後、該半導体層の全面を絶縁膜で覆う工程と、全面に
   第２の半導体層を形成する工程と、この第２の半導体層
   を前記島状半導体層上の絶縁膜と蚤なくとも一部が接触
   するように選択的に除去して島状の素子形成領域を形成
   する工程とを具備したことを特徴とする半導体装置の製
   造方法。