JPS61271827A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61271827A JPS61271827A JP11503285A JP11503285A JPS61271827A JP S61271827 A JPS61271827 A JP S61271827A JP 11503285 A JP11503285 A JP 11503285A JP 11503285 A JP11503285 A JP 11503285A JP S61271827 A JPS61271827 A JP S61271827A
- Authority
- JP
- Japan
- Prior art keywords
- metal silicide
- contact hole
- crystallized
- film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 55
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 claims abstract description 52
- 239000002184 metal Substances 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 8
- 238000010894 electron beam technology Methods 0.000 abstract description 6
- 238000010884 ion-beam technique Methods 0.000 abstract description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 4
- 238000002425 crystallisation Methods 0.000 abstract description 2
- 230000008025 crystallization Effects 0.000 abstract description 2
- 238000001312 dry etching Methods 0.000 abstract description 2
- 238000001039 wet etching Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000005300 metallic glass Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
本発明は、半導体装置の半絶縁性基板の表面の所定領域
に、金属シリサイドを形成する方法であって、例えば基
板のコンタクトホール部等に、金属シリサイドを平坦に
充填する際等に有効であり、その方法として、最初表面
全体に一様に金属シリサイドを被着した後、開口部に被
着している金泥シリサイドのみに、光、電子ビーム、イ
オンビーム等のいずれかを投射することにより、その部
分の金属シリサイドのみを結晶化し、それによって結晶
化した金属シリサイドと結晶化していない金属シリサ°
イ°ドのエツチングレートの差を利用して、結晶化した
開口部の金属シリサイドを残して、他の結晶化されてい
ない金属シリサイドをエツチングして除去するものであ
る。
に、金属シリサイドを形成する方法であって、例えば基
板のコンタクトホール部等に、金属シリサイドを平坦に
充填する際等に有効であり、その方法として、最初表面
全体に一様に金属シリサイドを被着した後、開口部に被
着している金泥シリサイドのみに、光、電子ビーム、イ
オンビーム等のいずれかを投射することにより、その部
分の金属シリサイドのみを結晶化し、それによって結晶
化した金属シリサイドと結晶化していない金属シリサ°
イ°ドのエツチングレートの差を利用して、結晶化した
開口部の金属シリサイドを残して、他の結晶化されてい
ない金属シリサイドをエツチングして除去するものであ
る。
［産業上の利用分野］
本発明は、半導体装置の製造方法に係り、特に半絶縁膜
および絶縁膜の開口部等に金属シリサイドを平坦に充填
する方法に関するものである。
および絶縁膜の開口部等に金属シリサイドを平坦に充填
する方法に関するものである。
近時、高度の情報処理機器の普及により、それらに使用
されている半導体装置も高集積化されて微細構造になる
と共に、高性能化と高信頼性が要求されている。
されている半導体装置も高集積化されて微細構造になる
と共に、高性能化と高信頼性が要求されている。
従来、半導体装置におけるコンタクトホールの配線は、
アルミニウムが主体で行われているが、例えば基板の活
性層がｎ型の場合には、アルミニウム内にシリコンが拡
散してｐ型シリコンになってｐ−ｎ接合を生じ、そのた
めにコンタクトホールの接合部分の抵抗が大きくなると
いう不都合があり、従ってアルミルラムの代わりに、こ
のような危険のない金属シリサイドを使用することが行
われている。
アルミニウムが主体で行われているが、例えば基板の活
性層がｎ型の場合には、アルミニウム内にシリコンが拡
散してｐ型シリコンになってｐ−ｎ接合を生じ、そのた
めにコンタクトホールの接合部分の抵抗が大きくなると
いう不都合があり、従ってアルミルラムの代わりに、こ
のような危険のない金属シリサイドを使用することが行
われている。
然しながら、金属シリサイドをコンタクトホールに平坦
に充填することには、多（の困難があり、そのために容
易に充填できる製造方法が要望されている。
に充填することには、多（の困難があり、そのために容
易に充填できる製造方法が要望されている。
［従来の技術］
第２図は、従来のアルミニウムの配線を示す断面図であ
る。
る。
基板１にｎ型の半導体領域２が形成され、その表面に絶
縁物３として例えば二酸化シリコン膜があり、その二酸
化シリコン膜に開口部を設けてコンタクトホール４が形
成されている。
縁物３として例えば二酸化シリコン膜があり、その二酸
化シリコン膜に開口部を設けてコンタクトホール４が形
成されている。
このコンタクトホールからの配線５は、一般に蒸着やス
パッタ法によりアルミニウムで行われている。
パッタ法によりアルミニウムで行われている。
このような、半導体基板の活性領域がｐ型の場合には問
題がないが、ｎ型の活性領域の場合には、シリコンの表
面に被着された配線のアルミニウム中のシリコンが、表
面の接触部に順々に堆積し、その結果、アルミニウムが
拡散したシリコン領域６がｐ型シリコンになって、開口
部の周辺に堆積し、ｐ−ｎジャンクシランが形成される
ために、この部分が高抵抗になり、結果的にコンタクト
ホールからの配線抵抗が大になるという欠点がある。
題がないが、ｎ型の活性領域の場合には、シリコンの表
面に被着された配線のアルミニウム中のシリコンが、表
面の接触部に順々に堆積し、その結果、アルミニウムが
拡散したシリコン領域６がｐ型シリコンになって、開口
部の周辺に堆積し、ｐ−ｎジャンクシランが形成される
ために、この部分が高抵抗になり、結果的にコンタクト
ホールからの配線抵抗が大になるという欠点がある。
第３図は、この対策として、配線をアルミニウムで行う
代わりに、金属シリサイドを用いてコンタクトホールに
充填する方法の断面であるが、従来の、基板７表面のコ
ンタクトホール部８に金属シリサイド９を充填する際に
は、基板の表面全体に金属シリサイドを被着した後、そ
の表面にレジストＩｍ！１０を被膜してバターニングを
行い、コンタクトホール部分にのみ金属シリサイドを残
して、不要の金属シリサイドはエツチングして除去する
方法が行われているが、この製造方法では、コンタクト
ホールに充填された金属シリサイドの平坦９が劣るとい
う欠点がある。
代わりに、金属シリサイドを用いてコンタクトホールに
充填する方法の断面であるが、従来の、基板７表面のコ
ンタクトホール部８に金属シリサイド９を充填する際に
は、基板の表面全体に金属シリサイドを被着した後、そ
の表面にレジストＩｍ！１０を被膜してバターニングを
行い、コンタクトホール部分にのみ金属シリサイドを残
して、不要の金属シリサイドはエツチングして除去する
方法が行われているが、この製造方法では、コンタクト
ホールに充填された金属シリサイドの平坦９が劣るとい
う欠点がある。
［発明が解決しようとする問題点］
上記、従来のアルミニウムの配線では、コンタクトホー
ルにおけるｐ−ｎ接合の抵抗があり、金属シリサイドを
利用する場合には、平坦化が困難であることが問題点で
ある。
ルにおけるｐ−ｎ接合の抵抗があり、金属シリサイドを
利用する場合には、平坦化が困難であることが問題点で
ある。
［問題点を解決するための手段］
第１図（ａ）〜第１図（ｄ）は、上記問題点を解決する
ための、本発明の半導体装置の製造方法を示す断面図で
あって、その手段は、コンタクトホールを有する基板表
面に、一様に金属シリサイドをを成膜してから、コンタ
クトホール、部の金属シリサイドに、光、電子ビーム、
イオンビーム等を投射して、エネルギーを与えることに
より、その部分の金属シリサイドの結晶化を行い、結晶
化した金属シリサイドと非結晶の金属シリサイドではエ
ツチングレートが異なることを利用して、最後に金属シ
リサイドを一様にエツチングを行なって、コンタクトホ
ール部内に平坦な金属シリサイドを形成したものである
。
ための、本発明の半導体装置の製造方法を示す断面図で
あって、その手段は、コンタクトホールを有する基板表
面に、一様に金属シリサイドをを成膜してから、コンタ
クトホール、部の金属シリサイドに、光、電子ビーム、
イオンビーム等を投射して、エネルギーを与えることに
より、その部分の金属シリサイドの結晶化を行い、結晶
化した金属シリサイドと非結晶の金属シリサイドではエ
ツチングレートが異なることを利用して、最後に金属シ
リサイドを一様にエツチングを行なって、コンタクトホ
ール部内に平坦な金属シリサイドを形成したものである
。
［作用］
本発明は、絶縁物の表面に設けられたコンタクトホール
に、平坦な金属シリサイドを充填するために、最初に一
様に金属シリサイドを被着した後、コンタクトホール部
に相当する領域の金属シリサイドに、光、電子ビーム、
イオンビームによりエネルギーを投射して、その部分の
金属シリサイドの結晶化を行うことにより、結晶化した
金属シリサイドと結晶化していないそれとのエツチング
レートの差がつくようにし、しかる後に反応性イオンエ
ツチング等でエツチングすることにより、エツチングさ
れにくい結晶化した金属シリサイドが残存するために、
平坦化したコンタクトホールが得られることになる。
に、平坦な金属シリサイドを充填するために、最初に一
様に金属シリサイドを被着した後、コンタクトホール部
に相当する領域の金属シリサイドに、光、電子ビーム、
イオンビームによりエネルギーを投射して、その部分の
金属シリサイドの結晶化を行うことにより、結晶化した
金属シリサイドと結晶化していないそれとのエツチング
レートの差がつくようにし、しかる後に反応性イオンエ
ツチング等でエツチングすることにより、エツチングさ
れにくい結晶化した金属シリサイドが残存するために、
平坦化したコンタクトホールが得られることになる。
［実施例］
第１図（ａ）〜第１図（ｄ）は、本発明の製造方法の実
路側を示す断面図である。
路側を示す断面図である。
第１図（ａ）で、基板ｉｔがあり、その表面に絶縁膜１
２として、例えば二酸化シリコン膜があって、その所定
の位置が開口されて、コンタクトホール１３が設けられ
ている。
２として、例えば二酸化シリコン膜があって、その所定
の位置が開口されて、コンタクトホール１３が設けられ
ている。
第１図（ｂ）は、上記の表面の全面に金属シリサイド１
４として、例えばタングステンシリサイド（ＷＳｉＸ）
を一様に成膜してものである。
４として、例えばタングステンシリサイド（ＷＳｉＸ）
を一様に成膜してものである。
第１図（Ｃ）は、マスク１５を用いて、コンタクトホー
ル部１３に充填さているタングステンシリサイドに、光
、電子ビーム、イオンビーム（１６）等のいずれかを矢
印のように投射してエネルギーを与え、その部分の金属
シリサイドの結晶化を行なったものであるが、光であれ
ばレーザ光線がよく、例えばアルゴンレーザ等が使用さ
れるし、電子ビームやイオンビームを使用する場合には
、マスクを用いなくとも走査することによりエネルギー
を与えることで、コンタクトホール部の金属シリサイド
１７の結晶化が行われる。
ル部１３に充填さているタングステンシリサイドに、光
、電子ビーム、イオンビーム（１６）等のいずれかを矢
印のように投射してエネルギーを与え、その部分の金属
シリサイドの結晶化を行なったものであるが、光であれ
ばレーザ光線がよく、例えばアルゴンレーザ等が使用さ
れるし、電子ビームやイオンビームを使用する場合には
、マスクを用いなくとも走査することによりエネルギー
を与えることで、コンタクトホール部の金属シリサイド
１７の結晶化が行われる。
第１図（ｄｌは、このように結晶化を行った後に、ウェ
ットエツチング又はドライエツチングを行ったものであ
るが、結晶化した金属シリサイドはエツチングされにく
い為に、エツチングがされずにそのまま残存し、他の不
要領域の金属シリサイドはエツチングにより除去されて
、その結果極めて平坦なコンタクトホールの配線が形成
できる。
ットエツチング又はドライエツチングを行ったものであ
るが、結晶化した金属シリサイドはエツチングされにく
い為に、エツチングがされずにそのまま残存し、他の不
要領域の金属シリサイドはエツチングにより除去されて
、その結果極めて平坦なコンタクトホールの配線が形成
できる。
［発明の効果］
以上、詳細に述べたように、本発明の半導体装置の製造
方法によれば、金属シリサイドを充填した極めて平坦な
コンタクトホールを形成することができ、高品質の半導
体素子を提供し得るという効果大なるものがある。
方法によれば、金属シリサイドを充填した極めて平坦な
コンタクトホールを形成することができ、高品質の半導
体素子を提供し得るという効果大なるものがある。
第１図（ａ）〜第１図（ｄ）は、本発明の金属シリサイ
ドをコンタクトホールに充填する方法を示す断面図、 第２図は、従来のアルミニウムの配線を示す断面図であ
る。 第３図は、従来の金属シリサイドをコンタクトホールに
充填する方法を示す断面図、 図において、 １１は基板、 １２は絶縁膜、１３はコン
タクトホール、 １４は金属シリサイド１５はマスク、
１６は投射エネルギー１７はコンタクトホ
ール部の金属シリサイド、（ｄ） ；＋ｈＭｓｕ＞ｔｔｒイｓ Ｓ ｖ＞ ９７ｔ−７−ｑ
ｂ＋＝左、ｒ＆ｔｓ 木ＡｔよＴ＃ｉｍ第１図
ドをコンタクトホールに充填する方法を示す断面図、 第２図は、従来のアルミニウムの配線を示す断面図であ
る。 第３図は、従来の金属シリサイドをコンタクトホールに
充填する方法を示す断面図、 図において、 １１は基板、 １２は絶縁膜、１３はコン
タクトホール、 １４は金属シリサイド１５はマスク、
１６は投射エネルギー１７はコンタクトホ
ール部の金属シリサイド、（ｄ） ；＋ｈＭｓｕ＞ｔｔｒイｓ Ｓ ｖ＞ ９７ｔ−７−ｑ
ｂ＋＝左、ｒ＆ｔｓ 木ＡｔよＴ＃ｉｍ第１図
Claims (1)
- 基板表面（１１）の所定領域に金属シリサイド（１７）
を形成する際に、該基板表面に一様に金属シリサイド膜
を形成した後、該金属シリサイド膜の形成領域に、エネ
ルギービーム（１６）を投射し、しかる後該金属シリサ
ンド面をエッチングすることにより、金属シリサイド膜
のパターニングを行うことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60115032A JPH084078B2 (ja) | 1985-05-27 | 1985-05-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60115032A JPH084078B2 (ja) | 1985-05-27 | 1985-05-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61271827A true JPS61271827A (ja) | 1986-12-02 |
| JPH084078B2 JPH084078B2 (ja) | 1996-01-17 |
Family
ID=14652522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60115032A Expired - Lifetime JPH084078B2 (ja) | 1985-05-27 | 1985-05-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084078B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224224A (ja) * | 1989-02-25 | 1990-09-06 | Sony Corp | 半導体装置の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5694671A (en) * | 1979-12-27 | 1981-07-31 | Fujitsu Ltd | Manufacture of mis field-effect semiconductor device |
| JPS5756928A (en) * | 1980-09-22 | 1982-04-05 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS58138053A (ja) * | 1982-02-12 | 1983-08-16 | Nec Corp | 半導体装置およびその製造方法 |
| JPS59100520A (ja) * | 1982-11-30 | 1984-06-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS59126634A (ja) * | 1983-01-10 | 1984-07-21 | Nec Corp | パタ−ン形成方法 |
-
1985
- 1985-05-27 JP JP60115032A patent/JPH084078B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5694671A (en) * | 1979-12-27 | 1981-07-31 | Fujitsu Ltd | Manufacture of mis field-effect semiconductor device |
| JPS5756928A (en) * | 1980-09-22 | 1982-04-05 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS58138053A (ja) * | 1982-02-12 | 1983-08-16 | Nec Corp | 半導体装置およびその製造方法 |
| JPS59100520A (ja) * | 1982-11-30 | 1984-06-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS59126634A (ja) * | 1983-01-10 | 1984-07-21 | Nec Corp | パタ−ン形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224224A (ja) * | 1989-02-25 | 1990-09-06 | Sony Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH084078B2 (ja) | 1996-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58116764A (ja) | 半導体装置の製造方法 | |
| JPS61271827A (ja) | 半導体装置の製造方法 | |
| JP2734027B2 (ja) | 配線形成方法 | |
| US6348414B1 (en) | Method for forming fine metal patterns by using damascene technique | |
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| JPH0346977B2 (ja) | ||
| JP3076048B2 (ja) | 半導体装置の製造方法 | |
| JPH05283536A (ja) | 半導体装置のコンタクトホール埋め込み方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPH0440858B2 (ja) | ||
| JP2904094B2 (ja) | 半導体装置の製造方法 | |
| JP3036038B2 (ja) | 半導体装置の製造方法 | |
| JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6161545B2 (ja) | ||
| JPS5817689A (ja) | ジヨセフソン回路の製造方法 | |
| KR0168156B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH02134848A (ja) | 半導体装置の製造方法 | |
| JPS6321857A (ja) | 半導体装置 | |
| JPH0364933A (ja) | 半導体装置の製造方法 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| JPH01230269A (ja) | 半導体集積回路装置 | |
| JPH01273334A (ja) | 半導体装置の製造方法 | |
| JPS6362104B2 (ja) | ||
| JPH088208A (ja) | 半導体素子のコンタクトホ−ル形成方法 | |
| JPH05136174A (ja) | ゲート電極の形成方法 |