JPH0373571A - 半導体メモリ装置とその製造方法 - Google Patents
半導体メモリ装置とその製造方法Info
- Publication number
- JPH0373571A JPH0373571A JP1209434A JP20943489A JPH0373571A JP H0373571 A JPH0373571 A JP H0373571A JP 1209434 A JP1209434 A JP 1209434A JP 20943489 A JP20943489 A JP 20943489A JP H0373571 A JPH0373571 A JP H0373571A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- oxide film
- regions
- diffusion regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 20
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 238000002844 melting Methods 0.000 claims abstract description 13
- 230000008018 melting Effects 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は半導体メモリ装置とその製造方法に関するもの
である。
である。
(従来の技術)
一般のMO8型半導体集積回路装置は、フィールド酸化
膜によって素子分離を行ない、ソース領域とドレイン領
域はゲート電極をマスクにしてセルファライン法により
不純物が基板に導入されて形成されている。ソース領域
とドレイン領域のコンタクトはトランジスタ1個につい
て1個又は2個が必要であるため、コンタクトマージン
や配線ピッチによって高集積化が妨げられる欠点がある
。
膜によって素子分離を行ない、ソース領域とドレイン領
域はゲート電極をマスクにしてセルファライン法により
不純物が基板に導入されて形成されている。ソース領域
とドレイン領域のコンタクトはトランジスタ1個につい
て1個又は2個が必要であるため、コンタクトマージン
や配線ピッチによって高集積化が妨げられる欠点がある
。
そこで、その問題を解決するために、プレーナセル構造
と称される半導体集積回路装置が提案されている(特開
昭61−288464号公報、特開昭63−96953
号公報などを参照)。
と称される半導体集積回路装置が提案されている(特開
昭61−288464号公報、特開昭63−96953
号公報などを参照)。
プレーナセル構造では、複数のMOSトランジスタのソ
ース領域のための連続した拡散領域と、複数のMOSト
ランジスタのドレイン領域のための連続した拡散領域と
が互いに平行に基板に形成され、基板上にはI!縁膜を
介して両拡散領域に交差するゲート電極が形成される。
ース領域のための連続した拡散領域と、複数のMOSト
ランジスタのドレイン領域のための連続した拡散領域と
が互いに平行に基板に形成され、基板上にはI!縁膜を
介して両拡散領域に交差するゲート電極が形成される。
プレーナセル構造では、素子分離用にフィールド酸化膜
を設ける必要がなく、また、ソース領域とドレイン領域
が複数個のトランジスタで共有されるので、そのコンタ
クトも数個または数十個のトランジスタに1個の割りで
すみ、高集積化を図る上で好都合である。
を設ける必要がなく、また、ソース領域とドレイン領域
が複数個のトランジスタで共有されるので、そのコンタ
クトも数個または数十個のトランジスタに1個の割りで
すみ、高集積化を図る上で好都合である。
プレーナセル構造のメモリ装置を製造する従来の方法で
は、基板にフィールド酸化膜、メモリ領域のソース・ド
レインとなる拡散領域、ゲート酸化膜及び多結晶シリコ
ンにてなるゲート電極を形成した後、書き込むべきデー
タに応じて、対応するメモリトランジスタのコア部(チ
ャネル領域〉に開口をもつレジストパターンを形成し、
イオン注入を行なってそのメモリトランジスタのしきい
値電圧を読出しの際のゲート電圧ではそのメモリトラン
ジスタがオンにならない高いしきい値電圧とする。
は、基板にフィールド酸化膜、メモリ領域のソース・ド
レインとなる拡散領域、ゲート酸化膜及び多結晶シリコ
ンにてなるゲート電極を形成した後、書き込むべきデー
タに応じて、対応するメモリトランジスタのコア部(チ
ャネル領域〉に開口をもつレジストパターンを形成し、
イオン注入を行なってそのメモリトランジスタのしきい
値電圧を読出しの際のゲート電圧ではそのメモリトラン
ジスタがオンにならない高いしきい値電圧とする。
(発明が解決しようとする課題)
プレーナセル構造では、ビットラインが長い拡散領域で
構成されるため、拡散抵抗が大きくなり、高速化の妨げ
となる。
構成されるため、拡散抵抗が大きくなり、高速化の妨げ
となる。
そこで、本発明はプレーナセル構造の半導体゛メモリ装
置を高速化することを目的とするものである。
置を高速化することを目的とするものである。
本発明はまた、高速化したプレーナセル構造の半導体メ
モリ装置を製造する方法を提供することを目的とするも
のである。
モリ装置を製造する方法を提供することを目的とするも
のである。
(課題を解決するための手段)
本発明の半導体メモリ装置は、複数のメモリトランジス
タのソース領域のための拡散領域と、複数のメモリトラ
ンジスタのドレイン領域のための拡散領域とが互いに平
行に基板に形成され、前記両拡散領域上にはシリサイド
膜が形成され、そのシリサイド膜上にはゲート酸化膜よ
りも厚い絶縁膜が形成され、ゲート電極が前記両拡散領
域と絶縁されて両拡散領域に交差する方向に形成されて
いる。
タのソース領域のための拡散領域と、複数のメモリトラ
ンジスタのドレイン領域のための拡散領域とが互いに平
行に基板に形成され、前記両拡散領域上にはシリサイド
膜が形成され、そのシリサイド膜上にはゲート酸化膜よ
りも厚い絶縁膜が形成され、ゲート電極が前記両拡散領
域と絶縁されて両拡散領域に交差する方向に形成されて
いる。
本発明の方法は、以下の工程(A)から(J)を含んで
いる。
いる。
(A)半導体基板上にバッファ酸化膜を介してシリコン
窒化膜を形成し、複数のメモリトランジスタのソース領
域のための拡散領域と複数のメモリトランジスタのドレ
イン領域のための拡散領域とに開口をもつように前記シ
リコン窒化膜をパターン化する工程。
窒化膜を形成し、複数のメモリトランジスタのソース領
域のための拡散領域と複数のメモリトランジスタのドレ
イン領域のための拡散領域とに開口をもつように前記シ
リコン窒化膜をパターン化する工程。
(B)前記シリコン窒化膜パターンをマスクとして基板
に不純物を導入する工程、 (C)前記シリコン窒化膜パターンの開口部のバッファ
酸化膜を除去した後、高融点金属膜を堆積する工程、 (D)熱処理を施してシリサイド膜を形成する工程、 (E)未反応の高融点金属膜をエツチング除去する工程
。
に不純物を導入する工程、 (C)前記シリコン窒化膜パターンの開口部のバッファ
酸化膜を除去した後、高融点金属膜を堆積する工程、 (D)熱処理を施してシリサイド膜を形成する工程、 (E)未反応の高融点金属膜をエツチング除去する工程
。
(F)シリコン窒化膜以外の絶縁膜で前記シリコン窒化
膜パターンの開口部を埋める工程、(G)シリコン窒化
膜を除去する工程、(H)バッファ酸化膜を除去する工
程、(I)ゲート酸化膜を形成する工程、 (J)多結晶シリコン膜を堆積し、パターン化してゲー
ト電極を形成する工程。
膜パターンの開口部を埋める工程、(G)シリコン窒化
膜を除去する工程、(H)バッファ酸化膜を除去する工
程、(I)ゲート酸化膜を形成する工程、 (J)多結晶シリコン膜を堆積し、パターン化してゲー
ト電極を形成する工程。
(作用〉
ビットラインとなる長い拡散領域上にはシリサイド膜が
形成されているため、ビットラインの抵抗が従来の拡散
領域のみによるビットラインの抵抗に比べて低くなる。
形成されているため、ビットラインの抵抗が従来の拡散
領域のみによるビットラインの抵抗に比べて低くなる。
ビットラインと、ビットライン上を交差するように形成
されているワードライン(ゲート電極)との間にはゲー
ト酸化膜よりも厚い絶縁膜が形成されているため、ビッ
トラインとワードライン間の容量が小さくなる。
されているワードライン(ゲート電極)との間にはゲー
ト酸化膜よりも厚い絶縁膜が形成されているため、ビッ
トラインとワードライン間の容量が小さくなる。
また、ビットラインとワードラインの間に厚い$1[膜
が存在することにより、コア注入を行なった際にビット
ラインにコアイオンが注入されにくくなり、ビットライ
ンの接合容量の増加を防ぐことができる。
が存在することにより、コア注入を行なった際にビット
ラインにコアイオンが注入されにくくなり、ビットライ
ンの接合容量の増加を防ぐことができる。
これらのことからメモリ装置の高速動作を行なうことが
可能になる。
可能になる。
(実施例)
第1−図は一実施例を表わす。(A)は平面図、(B)
は(A)のB−B’線位置での断面図、(C)は(A)
のc−c ’線位置での断面図である。ただし、各図の
寸法は一致していない。
は(A)のB−B’線位置での断面図、(C)は(A)
のc−c ’線位置での断面図である。ただし、各図の
寸法は一致していない。
2はP型シリコン基板であり、ソース領域とドレイン領
域はそれぞれ複数個のメモリトランジスタについて連続
する互いに平行な帯状のN0拡散領域4g、4dとして
形成されている。拡散領域4s、4d上には高融点金属
シリサイド膜6が形成され、シリサイド膜6上にはPS
G膜などの厚い酸化膜8が形成されている。基板2の表
面でシリサイド膜6で被われていない部分は、ゲート酸
化膜10により被われている。
域はそれぞれ複数個のメモリトランジスタについて連続
する互いに平行な帯状のN0拡散領域4g、4dとして
形成されている。拡散領域4s、4d上には高融点金属
シリサイド膜6が形成され、シリサイド膜6上にはPS
G膜などの厚い酸化膜8が形成されている。基板2の表
面でシリサイド膜6で被われていない部分は、ゲート酸
化膜10により被われている。
基板2上にはゲート酸化膜10又は厚い酸化膜8を介し
て多結晶シリコン膜にてなるゲート電極(ワードライン
)12が拡散領域4s、4dの長手方向と直交して交差
する方向に形成されている。
て多結晶シリコン膜にてなるゲート電極(ワードライン
)12が拡散領域4s、4dの長手方向と直交して交差
する方向に形成されている。
ワードライン12上には高融点金属シリサイド膜14が
形成されている。16は層間絶縁膜である。
形成されている。16は層間絶縁膜である。
拡散領域4g、4dは順にソースf;R域4s、ドレイ
ン領域4d、ソース領域4s、・・・・・・と配列され
ている。18はコンタクトである。
ン領域4d、ソース領域4s、・・・・・・と配列され
ている。18はコンタクトである。
第1図(A)において、破線で囲まれた領域20a、2
0bはそれぞれ1個のメモリトランジスタを表わしてい
る。各メモリトランジスタのROMコードを決めるため
に、それぞれのチャネル領域の基板にコアイオンが注入
されるかされないかによってしきい値電圧が設定されて
いる。メモリトランジスタ20aではそのチャネル領域
にコアイオンが注入されておらず、20bではそのチャ
ネル領域にコアイオンが注入されているものとする、メ
モリトランジスタ20aのワードライン12が選択され
て電圧が印加されたとき、ビットライン(ドレイン拡散
領域)4dからソース領域4Sへ電流が流れる6メモリ
トランジスタ20bではそのワードライン12が選択さ
れて電圧が印加されてもビットライン4dからソース領
域4sへは電流は流れない。これにより、ビットライン
4dに接続されたセンス回路によってROMの内容が読
み出される。
0bはそれぞれ1個のメモリトランジスタを表わしてい
る。各メモリトランジスタのROMコードを決めるため
に、それぞれのチャネル領域の基板にコアイオンが注入
されるかされないかによってしきい値電圧が設定されて
いる。メモリトランジスタ20aではそのチャネル領域
にコアイオンが注入されておらず、20bではそのチャ
ネル領域にコアイオンが注入されているものとする、メ
モリトランジスタ20aのワードライン12が選択され
て電圧が印加されたとき、ビットライン(ドレイン拡散
領域)4dからソース領域4Sへ電流が流れる6メモリ
トランジスタ20bではそのワードライン12が選択さ
れて電圧が印加されてもビットライン4dからソース領
域4sへは電流は流れない。これにより、ビットライン
4dに接続されたセンス回路によってROMの内容が読
み出される。
次に、第2図により一実施例の製造方法を説明する。
(A)P型シリコン基板2の表面に熱酸化によってバッ
ファ酸化膜3oを250人程度の厚さに形成し、その上
にシリコン窒化膜32を2500〜3000Å程度の厚
さに堆積する。
ファ酸化膜3oを250人程度の厚さに形成し、その上
にシリコン窒化膜32を2500〜3000Å程度の厚
さに堆積する。
(B)シリコン窒化膜32上にレジストを形成し、メモ
リトランジスタのソース領域とドレイン領域を形成する
領域に開口をもつように写真製版によってレジスト34
にパターン化を施す。
リトランジスタのソース領域とドレイン領域を形成する
領域に開口をもつように写真製版によってレジスト34
にパターン化を施す。
レジストパターン34をマスクにしてシリコン窒化膜3
2をエツチングしてパターン化する。
2をエツチングしてパターン化する。
リン又は砒素をバッファ酸化膜30を通過させて基板2
に注入する。このときの注入エネルギーは100KeV
以上とする。
に注入する。このときの注入エネルギーは100KeV
以上とする。
(C)レジスト34を餘去し、シリコン窒化膜32のパ
ターンの開口部のバッファ酸化膜30を除去した後、T
iやWなどの高融点金属膜36をスパッタリング法やC
VD法などの方法により堆積する。高融点金属膜36の
厚さは1μm程度とする。
ターンの開口部のバッファ酸化膜30を除去した後、T
iやWなどの高融点金属膜36をスパッタリング法やC
VD法などの方法により堆積する。高融点金属膜36の
厚さは1μm程度とする。
(D)950℃程度で15〜20分間の熱処理を施す、
これにより基板2に注入された不純物が活性化されてソ
ース領域4Sとドレイン領域4dとなる。それとともに
、堆積した高融点金属膜36と基板シリコンとが反応し
てシリサイド膜6が形成される。
これにより基板2に注入された不純物が活性化されてソ
ース領域4Sとドレイン領域4dとなる。それとともに
、堆積した高融点金属膜36と基板シリコンとが反応し
てシリサイド膜6が形成される。
その後、未反応の高融点金属膜36をエツチング除去し
、シリサイド1li6を残す、このエツチング条件はよ
く知られており、ウェットエツチングでもドライエツチ
ングでも行なうことができる。
、シリサイド1li6を残す、このエツチング条件はよ
く知られており、ウェットエツチングでもドライエツチ
ングでも行なうことができる。
(E)CVD法などの方法により、シリコン窒化膜32
の開口部が十分埋まる深さにPSGなどのシリコン酸化
膜8を堆積する。シリコン酸化膜38の厚さは例えば1
μm程度とする。
の開口部が十分埋まる深さにPSGなどのシリコン酸化
膜8を堆積する。シリコン酸化膜38の厚さは例えば1
μm程度とする。
(F)エッチバック法によりシリコン酸化膜8をエツチ
ングし、シリコン酸化膜8がシリコン窒化膜32の開口
部を埋めた状態とする。シリコン酸化膜8のエッチバッ
クは、シリコン酸化膜8を堆積した後、そのままの状態
で全面エツチングを施してもよく、又はSOG (スピ
ン・オン・グラス)などの絶縁膜を塗布して表面を平坦
化した後、シリコン酸化膜8とその絶縁膜とのエツチン
グ速度が等しくなる条件で全面エツチングしてもよい。
ングし、シリコン酸化膜8がシリコン窒化膜32の開口
部を埋めた状態とする。シリコン酸化膜8のエッチバッ
クは、シリコン酸化膜8を堆積した後、そのままの状態
で全面エツチングを施してもよく、又はSOG (スピ
ン・オン・グラス)などの絶縁膜を塗布して表面を平坦
化した後、シリコン酸化膜8とその絶縁膜とのエツチン
グ速度が等しくなる条件で全面エツチングしてもよい。
(G)シリコン窒化IpJ32をエツチング除去する、
その後、シリコン酸化膜エツチングを行なってシリコン
窒化膜32の下に存在していたバッファ酸化膜30を除
去する。このとき、シリサイド膜6上のシリコン酸化膜
8もバッファ酸化膜30と同じ厚さだけエツチングされ
る。
その後、シリコン酸化膜エツチングを行なってシリコン
窒化膜32の下に存在していたバッファ酸化膜30を除
去する。このとき、シリサイド膜6上のシリコン酸化膜
8もバッファ酸化膜30と同じ厚さだけエツチングされ
る。
(H)ゲート酸化膜10を形成する。
その後、多結晶シリコン[12を2000人程度0厚さ
に堆積する。
に堆積する。
多結晶シリコン膜12上にTiやWなどの高融点金属膜
をスパッタリング法やCVD法などの方法により堆積し
、熱処理を施してシリサイド膜14を形成する。
をスパッタリング法やCVD法などの方法により堆積し
、熱処理を施してシリサイド膜14を形成する。
その後、写真製版とエツチングを施し、シリサイド膜1
4と多結晶シリコン膜12をパターン化し、ワードライ
ン(ゲート電極)を形成する、その後、眉間絶縁膜を形
成し、コンタクトホールを形成し、メタル配線を形成し
、パッシベーション膜を形成する。
4と多結晶シリコン膜12をパターン化し、ワードライ
ン(ゲート電極)を形成する、その後、眉間絶縁膜を形
成し、コンタクトホールを形成し、メタル配線を形成し
、パッシベーション膜を形成する。
ROMコードを決めるためのコア注入は、工程(H)で
ワードラインを形成した後に行なう。
ワードラインを形成した後に行なう。
実施例はNチャネルMOSトランジスタを例にしている
が、導電型を逆にしたPチャネルMOSトランジスタに
本発明を適用することもできる。
が、導電型を逆にしたPチャネルMOSトランジスタに
本発明を適用することもできる。
(発明の効果)
本発明ではプレーナセル構造のメモリトランジスタにお
いて、ソース領域及びドレイン領域となる拡散領域上に
シリサイド膜を形成したので、ビットラインやソースの
抵抗値が低くなる6例えば。
いて、ソース領域及びドレイン領域となる拡散領域上に
シリサイド膜を形成したので、ビットラインやソースの
抵抗値が低くなる6例えば。
従来のようにビットラインが拡散領域のみによるものに
比べて、抵抗値を171O以下とすることができる。
比べて、抵抗値を171O以下とすることができる。
ビットラインとワードラインの交差部分には厚い絶縁膜
が存在しているので、ビットラインとワードラインの間
の容量が小さくなる。
が存在しているので、ビットラインとワードラインの間
の容量が小さくなる。
さらに、ワードラインとビットライン間に厚い絶縁膜が
存在することにより、ビットラインにコアイオンが注入
されにくくなり、ビットラインの接合容量の増加を防ぐ
ことができる。
存在することにより、ビットラインにコアイオンが注入
されにくくなり、ビットラインの接合容量の増加を防ぐ
ことができる。
以上の結果、プレーナセル構造のメモリ装置の動作速度
を速めることができるようになる。
を速めることができるようになる。
第1図は一実施例を表わす図であり、(A)は平面図、
(B)は(A)のB−B ’線位置での断面図、(C)
は(A)のc−c’線位置での断面図である。第2図は
本発明方法の一実施例を示す工程断面図である。 2・・・・・・シリコン基板、4s・・・・・・ソース
領域、4d・・・・・・ドレイン領域、6・・・・・・
シリサイド膜、8・・・・・・厚いシリコン酸化膜、1
0・・・・・・ゲート酸化膜、工2・・・・・・ワード
ライン、30・・・・・・バッファ酸化膜、32・・・
・・・シリコン窒化膜、36・・・・・・高融点金属膜
。
(B)は(A)のB−B ’線位置での断面図、(C)
は(A)のc−c’線位置での断面図である。第2図は
本発明方法の一実施例を示す工程断面図である。 2・・・・・・シリコン基板、4s・・・・・・ソース
領域、4d・・・・・・ドレイン領域、6・・・・・・
シリサイド膜、8・・・・・・厚いシリコン酸化膜、1
0・・・・・・ゲート酸化膜、工2・・・・・・ワード
ライン、30・・・・・・バッファ酸化膜、32・・・
・・・シリコン窒化膜、36・・・・・・高融点金属膜
。
Claims (2)
- (1)複数のメモリトランジスタのソース領域のための
拡散領域と、複数のメモリトランジスタのドレイン領域
のための拡散領域とが互いに平行に基板に形成され、前
記両拡散領域上にはシリサイド膜が形成され、そのシリ
サイド膜上にはゲート酸化膜よりも厚い絶縁膜が形成さ
れ、ゲート電極が前記両拡散領域と絶縁されて両拡散領
域に交差する方向に形成されている半導体メモリ装置。 - (2)以下の工程(A)から(J)を含む半導体メモリ
装置の製造方法。 (A)半導体基板上にバッファ酸化膜を介してシリコン
窒化膜を形成し、複数のメモリトランジスタのソース領
域のための拡散領域と複数のメモリトランジスタのドレ
イン領域のための拡散領域とに開口をもつように前記シ
リコン窒化膜をパターン化する工程、 (B)前記シリコン窒化膜パターンをマスクとして基板
に不純物を導入する工程、 (C)前記シリコン窒化膜パターンの開口部のバッファ
酸化膜を除去した後、高融点金属膜を堆積する工程、 (D)熱処理を施してシリサイド膜を形成する工程、 (E)未反応の高融点金属膜をエッチング除去する工程
、 (F)シリコン窒化膜以外の絶縁膜で前記シリコン窒化
膜パターンの開口部を埋める工程、 (G)シリコン窒化膜を除去する工程、 (H)バッファ酸化膜を除去する工程、 (I)ゲート酸化膜を形成する工程、 (J)多結晶シリコン膜を堆積し、パターン化してゲー
ト電極を形成する工程。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1209434A JP2869090B2 (ja) | 1989-08-11 | 1989-08-11 | 半導体メモリ装置とその製造方法 |
DE4024318A DE4024318A1 (de) | 1989-08-11 | 1990-07-31 | Halbleiter-speichereinrichtung und verfahren zu deren herstellung |
US08/057,188 US5362662A (en) | 1989-08-11 | 1993-05-03 | Method for producing semiconductor memory device having a planar cell structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1209434A JP2869090B2 (ja) | 1989-08-11 | 1989-08-11 | 半導体メモリ装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0373571A true JPH0373571A (ja) | 1991-03-28 |
JP2869090B2 JP2869090B2 (ja) | 1999-03-10 |
Family
ID=16572798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1209434A Expired - Lifetime JP2869090B2 (ja) | 1989-08-11 | 1989-08-11 | 半導体メモリ装置とその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2869090B2 (ja) |
DE (1) | DE4024318A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001024258A1 (de) * | 1999-09-28 | 2001-04-05 | Infineon Technologies Ag | Verfahren zur herstellung von integrierten halbleiter-festwertspeichern - rom |
DE102006019413A1 (de) * | 2006-04-26 | 2008-01-31 | Qimonda Ag | Speichervorrichtung, Anordnung aus Leiterbahnen, Verfahren zur Herstellung einer Speichervorrichtung und Verfahren zur Herstellung einer Anordnung aus Leiterbahnen |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2815605C3 (de) * | 1978-04-11 | 1981-04-16 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterspeicher mit Ansteuerleitungen hoher Leitfähigkeit |
EP0109854A3 (en) * | 1982-11-23 | 1985-08-07 | American Microsystems, Incorporated | Semiconductor memory devices and methods for making the same |
JP2561071B2 (ja) * | 1985-06-14 | 1996-12-04 | 株式会社リコー | 半導体メモリ装置とその製造方法 |
JPS6396953A (ja) * | 1986-10-13 | 1988-04-27 | Sharp Corp | 半導体装置 |
-
1989
- 1989-08-11 JP JP1209434A patent/JP2869090B2/ja not_active Expired - Lifetime
-
1990
- 1990-07-31 DE DE4024318A patent/DE4024318A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE4024318C2 (ja) | 1993-06-24 |
JP2869090B2 (ja) | 1999-03-10 |
DE4024318A1 (de) | 1991-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5362662A (en) | Method for producing semiconductor memory device having a planar cell structure | |
JPS5974677A (ja) | 半導体装置及びその製造方法 | |
GB1594958A (en) | Integrated circuit structure | |
JPH05102436A (ja) | 半導体メモリ装置とその製造方法 | |
US4380866A (en) | Method of programming ROM by offset masking of selected gates | |
RU2168797C2 (ru) | Способ изготовления элементов структур очень малого размера на полупроводниковой подложке | |
JPH0373571A (ja) | 半導体メモリ装置とその製造方法 | |
JP2596607B2 (ja) | Mosトランジスタの製造方法 | |
JPS61182267A (ja) | 半導体装置の製造方法 | |
JPH0387063A (ja) | プレーナセル構造のメモリセルアレイ | |
JP3104285B2 (ja) | 半導体集積回路の製造方法 | |
JPH05304207A (ja) | 半導体装置の素子間分離兼配線構造 | |
JP2582931B2 (ja) | 半導体装置の製造方法 | |
JPH09205187A (ja) | 半導体装置およびその作製方法 | |
JPH10125873A (ja) | 半導体集積回路装置および半導体基板の主表面上にアーチ型ゲート電界効果トランジスタ(fet)を形成する製造方法 | |
KR0147877B1 (ko) | 마스크롬 및 그 제조 방법 | |
JP2910369B2 (ja) | 浮遊ゲート型半導体記憶装置の製造方法 | |
JP3212689B2 (ja) | 半導体装置及びその製造方法 | |
JP2596405B2 (ja) | 半導体集積回路装置の製造方法 | |
JPH08340054A (ja) | リード・オンリ・メモリ装置とその製造方法 | |
JPH08321593A (ja) | リード・オンリ・メモリ装置とその製造方法 | |
JPS60182763A (ja) | 集積回路装置およびその製造方法 | |
JPH03217054A (ja) | 半導体集積回路装置及びその製造方法 | |
JPH0582066B2 (ja) | ||
JPS6366972A (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |