JPH04101432A - Mis型トランジスタの製造方法 - Google Patents
Mis型トランジスタの製造方法Info
- Publication number
- JPH04101432A JPH04101432A JP21881390A JP21881390A JPH04101432A JP H04101432 A JPH04101432 A JP H04101432A JP 21881390 A JP21881390 A JP 21881390A JP 21881390 A JP21881390 A JP 21881390A JP H04101432 A JPH04101432 A JP H04101432A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- gate electrode
- polycrystalline silicon
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000009792 diffusion process Methods 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 238000005468 ion implantation Methods 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 abstract description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 9
- 229910052785 arsenic Inorganic materials 0.000 abstract description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 3
- 239000011574 phosphorus Substances 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 28
- 230000005669 field effect Effects 0.000 description 6
- 230000006378 damage Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、Ml、S型トランジスタの製造方法に関し、
特に、LDD (Lightly Doped Dra
in) jfl造MO8型電界効果トランジスタの製
造方法に関する。
特に、LDD (Lightly Doped Dra
in) jfl造MO8型電界効果トランジスタの製
造方法に関する。
従来のL D D構造MO3型トランジスタの製造方法
を第2図(a)、(b)を参照して説明する。
を第2図(a)、(b)を参照して説明する。
先ず、第2図(a)に示すように、P型シリコン基板2
01表面にLOCO8法によりフィールド酸化膜202
を形成して素子領域を区画したのち、その素子領域のP
型シリコン基板201の表面を酸化し、ゲート酸化膜2
03を形成し、フォトエツチング法により、N型多結晶
シリコンのゲート電極204を形成する。その後、イオ
ン注入法によりリン(SIP+)を注入しN型の低濃度
拡散層205−1,205−2を形成する。その後、C
VD法により酸化シリコン膜を基板上に形成し、異方性
エツチングによりエッチバックを行いゲート電極204
の側壁にのみ酸化シリコン膜を残してスペーサ213を
形成する。その後、第2図(b)に示すように、イオン
注入法にて、ひ素(75AS+)を注入し、N型の高濃
度拡散層210−1,210−2を形成し、イオン注入
のダメージ回復及びひ素の活性化の為、900°C程度
の熱処理を行っていた。
01表面にLOCO8法によりフィールド酸化膜202
を形成して素子領域を区画したのち、その素子領域のP
型シリコン基板201の表面を酸化し、ゲート酸化膜2
03を形成し、フォトエツチング法により、N型多結晶
シリコンのゲート電極204を形成する。その後、イオ
ン注入法によりリン(SIP+)を注入しN型の低濃度
拡散層205−1,205−2を形成する。その後、C
VD法により酸化シリコン膜を基板上に形成し、異方性
エツチングによりエッチバックを行いゲート電極204
の側壁にのみ酸化シリコン膜を残してスペーサ213を
形成する。その後、第2図(b)に示すように、イオン
注入法にて、ひ素(75AS+)を注入し、N型の高濃
度拡散層210−1,210−2を形成し、イオン注入
のダメージ回復及びひ素の活性化の為、900°C程度
の熱処理を行っていた。
この従来のL D D )−ランジスタの製造方法では
、スペーサ形成のためのエッチバック時にゲート酸化膜
もエツチングされイオンでシリコン基板を直接たたくこ
とが多く将来ソース・トレインを形成する領域にダメー
ジか残る。
、スペーサ形成のためのエッチバック時にゲート酸化膜
もエツチングされイオンでシリコン基板を直接たたくこ
とが多く将来ソース・トレインを形成する領域にダメー
ジか残る。
また、N型の高濃度拡散層の形成のためのイオン注入時
にアモルファス化したソース・ドレイン領域の再結晶化
及び、注入したヒ素の活性化をすべく、900℃程度の
熱処理を行うと、スペーサのエツジ部直下のアモルファ
ス化した層はその層の下部の単結晶シリコン層を核にし
て同相エピタキシャル成長する。しかしその際、スペー
サ直下のアモルファス化した層は、スペーサにより強く
固定されている為、再結晶化の際に応力を受は結晶欠陥
214が発生し易い。
にアモルファス化したソース・ドレイン領域の再結晶化
及び、注入したヒ素の活性化をすべく、900℃程度の
熱処理を行うと、スペーサのエツジ部直下のアモルファ
ス化した層はその層の下部の単結晶シリコン層を核にし
て同相エピタキシャル成長する。しかしその際、スペー
サ直下のアモルファス化した層は、スペーサにより強く
固定されている為、再結晶化の際に応力を受は結晶欠陥
214が発生し易い。
以上二つの理由により、接合漏れ電流が増加するという
問題があった。
問題があった。
本願箱1の発明のMIS型電界効果トランジスタの製造
方法は、第1導電型半導体基板上にゲート絶縁膜を形成
し、該ゲート絶縁膜上にゲート電極を形成した後、該ゲ
ート電極をマスクにイオン注入を行ない前記半導体基板
と逆導電型の低濃度拡散層を形成する工程と、前記半導
体基板上に一様に多結晶シリコン膜、絶縁膜の順に被着
する工程と、該絶縁膜を異方性エツチングにより、前記
ゲート電極の側壁にのみ残す工程と、該側壁にのみ残し
た絶縁膜をマスクに前記多結晶シリコン膜を等方性エツ
チングし、前記絶縁膜と前記ゲート電極側壁との間にの
み残す工程と、前記ゲート電極、多結晶シリコン膜及び
絶縁膜をマスクにイオン注入を行ない前記低濃度拡散層
と同導電型の高濃度拡散層を形成する工程と所定温度で
アニールする工程とを有している。
方法は、第1導電型半導体基板上にゲート絶縁膜を形成
し、該ゲート絶縁膜上にゲート電極を形成した後、該ゲ
ート電極をマスクにイオン注入を行ない前記半導体基板
と逆導電型の低濃度拡散層を形成する工程と、前記半導
体基板上に一様に多結晶シリコン膜、絶縁膜の順に被着
する工程と、該絶縁膜を異方性エツチングにより、前記
ゲート電極の側壁にのみ残す工程と、該側壁にのみ残し
た絶縁膜をマスクに前記多結晶シリコン膜を等方性エツ
チングし、前記絶縁膜と前記ゲート電極側壁との間にの
み残す工程と、前記ゲート電極、多結晶シリコン膜及び
絶縁膜をマスクにイオン注入を行ない前記低濃度拡散層
と同導電型の高濃度拡散層を形成する工程と所定温度で
アニールする工程とを有している。
又、本願箱2の発明のMIS型電界効果トランジスタの
製造方法は、第1導電型半導体基板上にゲート絶縁膜を
形成し、ゲート絶縁膜上にゲート電極を形成した後、該
ゲート電極をマスクにイオン注入を行ない前記半導体基
板と逆導電型の低濃度拡散層を形成する工程と、前記半
導体基板上に一様に多結晶シリコン膜、絶縁膜の順に被
着する工程と、該絶縁膜を異方性エツチングにより、前
記ゲート電極の側壁にのみ残す工程と、前記ゲート電極
及び絶縁膜をマスクにイオン注入を行ない前記低濃度拡
散層と同導電型の高濃度拡散層を形成する工程と、前記
側壁にのみ残した絶縁膜をマスクに、前記多結晶シリコ
ン膜を等方性エツチングし、前記絶縁膜と前記ゲート電
極側壁との間にのみ残す工程と、所定温度でアニールす
る工程とを有している。
製造方法は、第1導電型半導体基板上にゲート絶縁膜を
形成し、ゲート絶縁膜上にゲート電極を形成した後、該
ゲート電極をマスクにイオン注入を行ない前記半導体基
板と逆導電型の低濃度拡散層を形成する工程と、前記半
導体基板上に一様に多結晶シリコン膜、絶縁膜の順に被
着する工程と、該絶縁膜を異方性エツチングにより、前
記ゲート電極の側壁にのみ残す工程と、前記ゲート電極
及び絶縁膜をマスクにイオン注入を行ない前記低濃度拡
散層と同導電型の高濃度拡散層を形成する工程と、前記
側壁にのみ残した絶縁膜をマスクに、前記多結晶シリコ
ン膜を等方性エツチングし、前記絶縁膜と前記ゲート電
極側壁との間にのみ残す工程と、所定温度でアニールす
る工程とを有している。
次に本発明について図面を参照して説明する。
第1図(a)〜(e)は本願節1の発明の一実施例のL
DD構造MO3型電界効果トランジスタの製造方法を説
明するための工程順断面図である。
DD構造MO3型電界効果トランジスタの製造方法を説
明するための工程順断面図である。
まず第1図(a>に示すようにP型シリコン基板101
上に、L OCOS法により厚さ600nmのフィール
ド酸化膜102を形成して区画した素子領域のシリコン
表面を900 ’Cで酸化し、厚さ20nmのゲート酸
化膜103を形成する。
上に、L OCOS法により厚さ600nmのフィール
ド酸化膜102を形成して区画した素子領域のシリコン
表面を900 ’Cで酸化し、厚さ20nmのゲート酸
化膜103を形成する。
その後、フォトエツチング法により多結晶シリコンのゲ
ート電極104(厚さ300nm)のパターニングを行
い、このゲート電i ]、 04及びフィールド酸化膜
102をマスクにして、セルファライン法によりリン(
31p+)をイオン注入しくエネルギー:40keV、
ドーズ量:3×1013c m−2) 、N型の低濃度
拡散層1051.105−2を形成する。
ート電極104(厚さ300nm)のパターニングを行
い、このゲート電i ]、 04及びフィールド酸化膜
102をマスクにして、セルファライン法によりリン(
31p+)をイオン注入しくエネルギー:40keV、
ドーズ量:3×1013c m−2) 、N型の低濃度
拡散層1051.105−2を形成する。
次に第1図(b)に示すように、CVD法により、多結
晶シリコン膜106(厚さ50nm)。
晶シリコン膜106(厚さ50nm)。
酸化シリコン膜107(厚さ200nm)を順次成長す
る。
る。
その後第1図(c)に示すように、異方性エツチング(
RIE)により、酸化シリコン膜をエッチバックし、ゲ
ート電極104の側壁にスペーサ絶縁膜108を形成す
る。この時のエッチバックにおいてエツチングガスとし
て、CHF3+82を用いれば、酸化シリコン膜と多結
晶シリコン膜との選択比は5:1以上とれる為、スペー
サ絶縁膜108を形成する際に、基板を直接たなくこと
かなく、ダメージは全くない。
RIE)により、酸化シリコン膜をエッチバックし、ゲ
ート電極104の側壁にスペーサ絶縁膜108を形成す
る。この時のエッチバックにおいてエツチングガスとし
て、CHF3+82を用いれば、酸化シリコン膜と多結
晶シリコン膜との選択比は5:1以上とれる為、スペー
サ絶縁膜108を形成する際に、基板を直接たなくこと
かなく、ダメージは全くない。
次に第1図(d)に示すように多結晶シリコン膜を弗酸
及び硝酸を含むエツチング液でエツチングし、スペーサ
シリコン膜109を形成する。この時、等方性エツチン
グの為に多結晶シリコン膜はスペーサ絶縁膜108のエ
ツジより0.1μm程度、サイドエッチされる。その後
、ヒ素(75As+)をイオン注入しくエネルギー70
k e V 、 ドーズ量5 X 1015c m−
2) 、少なくとも800°C1好ましくは900°C
110分程度のアニールを行いN型の高濃度拡散層11
0−1゜110−2を形成する。この時イオン注入によ
りアモルファス化したシリコンか再結晶するが、スペー
サシリコン膜109がスペーサ絶縁膜108のエツジよ
り0.1μm内側にくるので、スペーサ絶縁膜]08と
アモルファス化したシリコン層との間にすき間ができる
為、応力を受けることを回避てき、結晶欠陥の発生を防
ぐことができる。
及び硝酸を含むエツチング液でエツチングし、スペーサ
シリコン膜109を形成する。この時、等方性エツチン
グの為に多結晶シリコン膜はスペーサ絶縁膜108のエ
ツジより0.1μm程度、サイドエッチされる。その後
、ヒ素(75As+)をイオン注入しくエネルギー70
k e V 、 ドーズ量5 X 1015c m−
2) 、少なくとも800°C1好ましくは900°C
110分程度のアニールを行いN型の高濃度拡散層11
0−1゜110−2を形成する。この時イオン注入によ
りアモルファス化したシリコンか再結晶するが、スペー
サシリコン膜109がスペーサ絶縁膜108のエツジよ
り0.1μm内側にくるので、スペーサ絶縁膜]08と
アモルファス化したシリコン層との間にすき間ができる
為、応力を受けることを回避てき、結晶欠陥の発生を防
ぐことができる。
次に、第1図(e)に示すように、従来法により、層間
絶縁膜111を形成し、コンタクト穴を形成し、Aff
l配線112−1,112−2をパターニングすれば、
LDD構造MO3型電界効果トランジスタが完成する。
絶縁膜111を形成し、コンタクト穴を形成し、Aff
l配線112−1,112−2をパターニングすれば、
LDD構造MO3型電界効果トランジスタが完成する。
尚、本実施例ではゲート電極として多結晶シリコン層を
用いたが高融点金属及び高融点金属のシリサイド膜を用
いてもよい。また、P型シリコン基板をN型シリコン基
板として、P型電界効果トランジスタを形成してもよい
。また、アニールを900℃で行ったが、800℃以上
であれば、充分再結晶化されることが一般に知られてい
る。
用いたが高融点金属及び高融点金属のシリサイド膜を用
いてもよい。また、P型シリコン基板をN型シリコン基
板として、P型電界効果トランジスタを形成してもよい
。また、アニールを900℃で行ったが、800℃以上
であれば、充分再結晶化されることが一般に知られてい
る。
次に、本願節2の発明の一実施例について説明する。
先に説明した実施例と同様の工程を経て酸化シリコン膜
のスペーサ絶縁膜108を形成した後(第1図(C))
多結晶シリコン層106(膜厚30nm)をエツチング
する前に、ヒ素(71ASツをイオン注入(エネルギー
+150keV、 ドーズ量: 5 X 1015c
m−2)する。ここで多結晶シリコン1−06膜厚を3
0nm、注入エネルギーを150keVにしたのは多結
晶シリコン層106を通して注入するためである。その
後多結晶シリコン膜を弗酸及び硝酸を含むエツチング液
でエツチングし、スペーサシリコン膜109を形成した
後、900℃、10分程度のアニールを行う。
のスペーサ絶縁膜108を形成した後(第1図(C))
多結晶シリコン層106(膜厚30nm)をエツチング
する前に、ヒ素(71ASツをイオン注入(エネルギー
+150keV、 ドーズ量: 5 X 1015c
m−2)する。ここで多結晶シリコン1−06膜厚を3
0nm、注入エネルギーを150keVにしたのは多結
晶シリコン層106を通して注入するためである。その
後多結晶シリコン膜を弗酸及び硝酸を含むエツチング液
でエツチングし、スペーサシリコン膜109を形成した
後、900℃、10分程度のアニールを行う。
この実施例では、基板表面を一様に覆った多結晶シリコ
ン膜(導電層)を通して、ヒ素(71Asツのイオン注
入を行うので、注入時のチャージアップによるゲート酸
化膜の劣化、破壊を軽減できる利点がある。
ン膜(導電層)を通して、ヒ素(71Asツのイオン注
入を行うので、注入時のチャージアップによるゲート酸
化膜の劣化、破壊を軽減できる利点がある。
以上説明したように本願第1.第2の発明は、スペーサ
として多結晶シリコン膜と絶縁膜の二種類で形成してお
り、スペーサ形成方法としてます絶縁膜を異方性エツチ
ングしてスペーサ絶縁膜を形成したのち、その下層の多
結晶シリコン膜をスペーサ絶縁膜をマスクにして等方性
エツチングをしサイドエッチさせることで、絶縁膜のエ
ッチバック時に基板表面のシリコン層を直接たたかない
こと及び高濃度拡散層の形成のためのイオン注入によっ
て生じた基板表面のアモルファス化したシリコン層の再
結晶化時にスペーサの応力による影響を受けない為、結
晶欠陥の発生を防止できることにより、接合漏れ電流を
低減できるという効果を有している。また、本願第2の
発明は、前述の多結晶シリコン膜のエツチング前に高濃
度拡散層を形成するためのイオン注入を行なうので、ゲ
ート絶縁膜の破壊を防止できる効果も有している。
として多結晶シリコン膜と絶縁膜の二種類で形成してお
り、スペーサ形成方法としてます絶縁膜を異方性エツチ
ングしてスペーサ絶縁膜を形成したのち、その下層の多
結晶シリコン膜をスペーサ絶縁膜をマスクにして等方性
エツチングをしサイドエッチさせることで、絶縁膜のエ
ッチバック時に基板表面のシリコン層を直接たたかない
こと及び高濃度拡散層の形成のためのイオン注入によっ
て生じた基板表面のアモルファス化したシリコン層の再
結晶化時にスペーサの応力による影響を受けない為、結
晶欠陥の発生を防止できることにより、接合漏れ電流を
低減できるという効果を有している。また、本願第2の
発明は、前述の多結晶シリコン膜のエツチング前に高濃
度拡散層を形成するためのイオン注入を行なうので、ゲ
ート絶縁膜の破壊を防止できる効果も有している。
第1図(a)〜(e)は本願第1の発明及び第2の発明
それぞれの一実施例を説明するための工程順断面図、第
2図(a)、(b)は従来例を説明するための工程順断
面図である。
それぞれの一実施例を説明するための工程順断面図、第
2図(a)、(b)は従来例を説明するための工程順断
面図である。
101.201・P型シリコン基板、102゜202・
・フィールド酸化膜、103,203・・・ゲート酸化
膜、104,204・・・ゲート電極、1.05−1,
105−2,205−1,205−2・・・N型の低濃
度拡散層、106・・・多結晶シリコン層、107・・
・酸化シリコン膜、]−08・スペーサ絶縁膜、109
・・スペーサシリコン膜、1101.110〜2,21
0−1,210−2・・・N型の高濃度拡散層、111
・・・層間酸化膜、112]、、112−2・・・Af
fl配線、213・・・スペーサ、214・・・結晶欠
陥。
・フィールド酸化膜、103,203・・・ゲート酸化
膜、104,204・・・ゲート電極、1.05−1,
105−2,205−1,205−2・・・N型の低濃
度拡散層、106・・・多結晶シリコン層、107・・
・酸化シリコン膜、]−08・スペーサ絶縁膜、109
・・スペーサシリコン膜、1101.110〜2,21
0−1,210−2・・・N型の高濃度拡散層、111
・・・層間酸化膜、112]、、112−2・・・Af
fl配線、213・・・スペーサ、214・・・結晶欠
陥。
Claims (1)
- 【特許請求の範囲】 1、第1導電型半導体基板上にゲート絶縁膜を形成し、
該ゲート絶縁膜上にゲート電極を形成した後、該ゲート
電極をマスクにイオン注入を行ない前記半導体基板と逆
導電型の低濃度拡散層を形成する工程と、前記半導体基
板上に一様に多結晶シリコン膜、絶縁膜の順に被着する
工程と、該絶縁膜を異方性エッチングにより、前記ゲー
ト電極の側壁にのみ残す工程と、該側壁にのみ残した絶
縁膜をマスクに前記多結晶シリコン膜を等方性エッチン
グし、前記絶縁膜と前記ゲート電極側壁との間にのみ残
す工程と、前記ゲート電極、多結晶シリコン膜及び絶縁
膜をマスクにイオン注入を行ない前記低濃度拡散層と同
導電型の高濃度拡散層を形成する工程と所定温度でアニ
ールする工程とを有することを特徴とするMIS型トラ
ンジスタの製造方法。 2、第1導電型半導体基板上にゲート絶縁膜を形成し、
ゲート絶縁膜上にゲート電極を形成した後、該ゲート電
極をマスクにイオン注入を行ない前記半導体基板と逆導
電型の低濃度拡散層を形成する工程と、前記半導体基板
上に一様に多結晶シリコン膜、絶縁膜の順に被着する工
程と、該絶縁膜を異方性エッチングにより、前記ゲート
電極の側壁にのみ残す工程と、前記ゲート電極及び絶縁
膜をマスクにイオン注入を行ない前記低濃度拡散層と同
導電型の高濃度拡散層を形成する工程と、前記側壁にの
み残した絶縁膜をマスクに、前記多結晶シリコン膜を等
方性エッチングし、前記絶縁膜と前記ゲート電極側壁と
の間にのみ残す工程と、所定温度でアニールする工程と
を有することを特徴とするMIS型トランジスタの製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21881390A JPH04101432A (ja) | 1990-08-20 | 1990-08-20 | Mis型トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21881390A JPH04101432A (ja) | 1990-08-20 | 1990-08-20 | Mis型トランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04101432A true JPH04101432A (ja) | 1992-04-02 |
Family
ID=16725747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21881390A Pending JPH04101432A (ja) | 1990-08-20 | 1990-08-20 | Mis型トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04101432A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5869872A (en) * | 1995-07-10 | 1999-02-09 | Nippondenso Co., Ltd. | Semiconductor integrated circuit device and manufacturing method for the same |
US7238965B2 (en) | 2003-04-17 | 2007-07-03 | Samsung Sdi Co., Ltd. | Thin film transistor and method for fabricating the same with step formed at certain layer |
-
1990
- 1990-08-20 JP JP21881390A patent/JPH04101432A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5869872A (en) * | 1995-07-10 | 1999-02-09 | Nippondenso Co., Ltd. | Semiconductor integrated circuit device and manufacturing method for the same |
US7238965B2 (en) | 2003-04-17 | 2007-07-03 | Samsung Sdi Co., Ltd. | Thin film transistor and method for fabricating the same with step formed at certain layer |
US7674659B2 (en) | 2003-04-17 | 2010-03-09 | Samsung Mobile Display Co., Ltd. | Method for fabricating a thin film transistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
JPH0355984B2 (ja) | ||
JPH0212836A (ja) | 半導体装置の製造方法 | |
JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
JPH0513426A (ja) | 半導体装置 | |
JP2571004B2 (ja) | 薄膜トランジスタ | |
JPH04101432A (ja) | Mis型トランジスタの製造方法 | |
JPH04277617A (ja) | 半導体装置の製造方法 | |
JPS6197967A (ja) | 半導体装置およびその製造方法 | |
JPH0750418A (ja) | 半導体装置の製造方法 | |
JP3088556B2 (ja) | 半導体装置の製法 | |
JPS6247151A (ja) | 相互接続部を基板に形成する方法 | |
JP2856603B2 (ja) | 半導体装置の製造方法 | |
JPS6238869B2 (ja) | ||
KR100265824B1 (ko) | 엘디디 구조의 트랜지스터 제조방법 | |
JP2513312B2 (ja) | Mosトランジスタの製造方法 | |
JPH04165629A (ja) | Mos型半導体装置 | |
JPH067557B2 (ja) | 半導体集積回路装置の製造方法 | |
JPH0637103A (ja) | バイポーラトランジスタおよびその製法 | |
JPH0475349A (ja) | 半導体装置の製造方法 | |
JPS61248461A (ja) | スタツクドcmos fetの製造方法 | |
JPH06188259A (ja) | 半導体装置の製造方法 | |
JPS61251164A (ja) | Bi−MIS集積回路の製造方法 | |
JPH0582071B2 (ja) | ||
JPS5834951B2 (ja) | 半導体装置の製造方法 |