JPH05259907A - Ａ／ｄ変換回路 - Google Patents
Ａ／ｄ変換回路Info
- Publication number
- JPH05259907A JPH05259907A JP4058027A JP5802792A JPH05259907A JP H05259907 A JPH05259907 A JP H05259907A JP 4058027 A JP4058027 A JP 4058027A JP 5802792 A JP5802792 A JP 5802792A JP H05259907 A JPH05259907 A JP H05259907A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage signal
- digital data
- pulse
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/005—Time-to-digital converters [TDC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0619—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by dividing out the errors, i.e. using a ratiometric arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/502—Analogue/digital converters with intermediate conversion to time interval using tapped delay lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 アナログ増幅回路を使用することなく、電圧
信号の微小な変化を数値化できるＡ／Ｄ変換回路を提供
することにより、Ａ／Ｄ変換回路を高温で使用できるよ
うにする。 【構成】 パルス信号の位相差をデジタルデータＤＯ１
に変換するパルス位相差符号化回路２に対して、制御回
路４から一定間隔で出力されるパルス信号ＰＡ，ＰＢを
入力することにより、パルス位相差符号化回路２にてパ
ルス信号ＰＡ，ＰＢの時間差が符号化されるようにす
る。またパルス位相差符号化回路２を構成しているパル
ス周回回路１０内の反転回路（ＮＡＮＤ、ＩＮＶ）の電
源電圧として、Ａ／Ｄ変換すべき電圧信号Ｖinを入力す
る。この結果、反転回路の反転動作時間が電圧信号Ｖin
により変化し、パルス位相差符号化回路２から出力され
るデジタルデータＤＯ１は、電圧信号Ｖinに対応した値
となる。
信号の微小な変化を数値化できるＡ／Ｄ変換回路を提供
することにより、Ａ／Ｄ変換回路を高温で使用できるよ
うにする。 【構成】 パルス信号の位相差をデジタルデータＤＯ１
に変換するパルス位相差符号化回路２に対して、制御回
路４から一定間隔で出力されるパルス信号ＰＡ，ＰＢを
入力することにより、パルス位相差符号化回路２にてパ
ルス信号ＰＡ，ＰＢの時間差が符号化されるようにす
る。またパルス位相差符号化回路２を構成しているパル
ス周回回路１０内の反転回路（ＮＡＮＤ、ＩＮＶ）の電
源電圧として、Ａ／Ｄ変換すべき電圧信号Ｖinを入力す
る。この結果、反転回路の反転動作時間が電圧信号Ｖin
により変化し、パルス位相差符号化回路２から出力され
るデジタルデータＤＯ１は、電圧信号Ｖinに対応した値
となる。
Description
【０００１】
【産業上の利用分野】本発明は、アナログの電圧信号を
二進数のデジタルデータに数値化するＡ／Ｄ変換回路に
関する。
二進数のデジタルデータに数値化するＡ／Ｄ変換回路に
関する。
【０００２】
【従来の技術】従来のＡ／Ｄ変換回路は、Ａ／Ｄ変換す
べき電圧信号をアナログコンパレータを用いて基準電圧
と比較することにより、電圧信号を数値化するようにさ
れているため、電圧信号の変化が微小な場合には、アナ
ログ増幅回路により電圧信号を増幅するようにしてい
る。
べき電圧信号をアナログコンパレータを用いて基準電圧
と比較することにより、電圧信号を数値化するようにさ
れているため、電圧信号の変化が微小な場合には、アナ
ログ増幅回路により電圧信号を増幅するようにしてい
る。
【０００３】
【発明が解決しようとする課題】しかしこのようにアナ
ログ増幅回路により電圧信号を増幅して、電圧信号を数
値化する場合、アナログ増幅回路は、高温で使用する
と、高温リーク電流の発生により誤動作し、場合によっ
ては動作不能になるため、電圧信号を正常にＡ／Ｄ変換
することができなくなってしまう。
ログ増幅回路により電圧信号を増幅して、電圧信号を数
値化する場合、アナログ増幅回路は、高温で使用する
と、高温リーク電流の発生により誤動作し、場合によっ
ては動作不能になるため、電圧信号を正常にＡ／Ｄ変換
することができなくなってしまう。
【０００４】本発明はこうした問題に鑑みなされたもの
で、従来装置のようにアナログ増幅回路を使用すること
なく、電圧信号の微小な変化を数値化できるＡ／Ｄ変換
回路を提供することにより、Ａ／Ｄ変換回路を高温で使
用できるようにすることを目的としている。
で、従来装置のようにアナログ増幅回路を使用すること
なく、電圧信号の微小な変化を数値化できるＡ／Ｄ変換
回路を提供することにより、Ａ／Ｄ変換回路を高温で使
用できるようにすることを目的としている。
【０００５】
【課題を解決するための手段】即ち上記目的を達成する
ためになされた請求項１に記載のＡ／Ｄ変換回路は、入
力信号を反転して出力すると共に反転動作時間が電源電
圧により変化する反転回路が奇数個リング状に連結され
ると共に、該反転回路の一つが反転動作を外部から制御
可能な起動用反転回路として構成され、該起動用反転回
路の動作開始に伴いパルス信号を周回させるパルス周回
回路と、該パルス周回回路内の各反転回路の電源ライン
に接続され、上記電圧信号を各反転回路の電源電圧とし
て印加する電圧信号入力端子と、上記パルス周回回路内
での上記パルス信号の周回回数をカウントし、該カウン
ト結果を二進数デジタルデータとして出力するカウンタ
と、上記各反転回路からの出力信号に基づき上記パルス
周回回路内での上記パルス信号の周回位置を検出し、該
周回位置に応じた二進数デジタルデータを発生する周回
位置検出手段と、上記起動用反転回路を動作させて上記
パルス周回回路の周回動作を起動し、その後所定時間経
過した時点で上記周回位置検出手段を動作させる制御手
段と、上記周回位置検出手段からの二進数デジタルデー
タを下位ビット，上記カウンタからの二進数デジタルデ
ータを上位ビットとする複数ビットのデジタルデータを
Ａ／Ｄ変換結果として出力するデータ出力ラインと、を
備えたことを特徴とするＡ／Ｄ変換回路を要旨としてい
る。
ためになされた請求項１に記載のＡ／Ｄ変換回路は、入
力信号を反転して出力すると共に反転動作時間が電源電
圧により変化する反転回路が奇数個リング状に連結され
ると共に、該反転回路の一つが反転動作を外部から制御
可能な起動用反転回路として構成され、該起動用反転回
路の動作開始に伴いパルス信号を周回させるパルス周回
回路と、該パルス周回回路内の各反転回路の電源ライン
に接続され、上記電圧信号を各反転回路の電源電圧とし
て印加する電圧信号入力端子と、上記パルス周回回路内
での上記パルス信号の周回回数をカウントし、該カウン
ト結果を二進数デジタルデータとして出力するカウンタ
と、上記各反転回路からの出力信号に基づき上記パルス
周回回路内での上記パルス信号の周回位置を検出し、該
周回位置に応じた二進数デジタルデータを発生する周回
位置検出手段と、上記起動用反転回路を動作させて上記
パルス周回回路の周回動作を起動し、その後所定時間経
過した時点で上記周回位置検出手段を動作させる制御手
段と、上記周回位置検出手段からの二進数デジタルデー
タを下位ビット，上記カウンタからの二進数デジタルデ
ータを上位ビットとする複数ビットのデジタルデータを
Ａ／Ｄ変換結果として出力するデータ出力ラインと、を
備えたことを特徴とするＡ／Ｄ変換回路を要旨としてい
る。
【０００６】また次に請求項２に記載のＡ／Ｄ変換回路
は、請求項１のＡ／Ｄ変換回路に、上記電圧信号入力端
子に、Ａ／Ｄ変換用の電圧信号と予め設定された基準電
圧信号とを切り換えて入力する入力電圧切換手段と、該
入力電圧切換手段によって上記電圧信号入力端子に基準
電圧信号が入力されたときに上記データ出力ラインから
出力されるデジタルデータを記憶する記憶手段と、上記
入力電圧切り換え手段によって上記電圧信号入力端子に
Ａ／Ｄ変換用の電圧信号が入力されたときに上記データ
出力ラインから出力されるデジタルデータを、上記記憶
手段に記憶されたデジタルデータにて除算し、該除算結
果をＡ／Ｄ変換結果を表すデータとして出力する除算回
路と、を設けたことを特徴とするＡ／Ｄ変換回路を要旨
としている。
は、請求項１のＡ／Ｄ変換回路に、上記電圧信号入力端
子に、Ａ／Ｄ変換用の電圧信号と予め設定された基準電
圧信号とを切り換えて入力する入力電圧切換手段と、該
入力電圧切換手段によって上記電圧信号入力端子に基準
電圧信号が入力されたときに上記データ出力ラインから
出力されるデジタルデータを記憶する記憶手段と、上記
入力電圧切り換え手段によって上記電圧信号入力端子に
Ａ／Ｄ変換用の電圧信号が入力されたときに上記データ
出力ラインから出力されるデジタルデータを、上記記憶
手段に記憶されたデジタルデータにて除算し、該除算結
果をＡ／Ｄ変換結果を表すデータとして出力する除算回
路と、を設けたことを特徴とするＡ／Ｄ変換回路を要旨
としている。
【０００７】また更に請求項３に記載のＡ／Ｄ変換回路
は、請求項１のＡ／Ｄ変換回路において、制御回路を、
発振周波数を制御可能な周波数可変発振回路と、該周波
数可変発振回路からの発振信号をカウントし、該カウン
ト結果に基づき、上記パルス周回回路の起動タイミン
グ、及び上記周回位置検出手段の動作タイミングを決定
するタイミング設定手段と、により構成し、更に、上記
電圧信号入力端子に、Ａ／Ｄ変換用の電圧信号、Ａ／Ｄ
変換対象となる第１の基準電圧信号、及び第２の基準電
圧信号を、選択的に入力する入力電圧選択手段と、該入
力電圧選択手段によって上記電圧信号入力端子に第１の
基準電圧信号が入力されたときに上記データ出力ライン
から出力されるデジタルデータを記憶する第１の記憶手
段と、上記入力電圧選択手段によって上記電圧信号入力
端子に第２の基準電圧信号が入力されたときに上記デー
タ出力ラインから出力されるデジタルデータを記憶する
第２の記憶手段と、上記第１の記憶手段及び第２の記憶
手段に夫々記憶されたデジタルデータの偏差を求め、該
偏差が予め設定された所定値となるように上記周波数可
変発振回路の発振周波数を制御する発振周波数制御手段
と、上記入力電圧選択手段によって上記電圧信号入力端
子にＡ／Ｄ変換用の電圧信号が入力されたときに上記デ
ータ出力ラインから出力されるデジタルデータと上記第
１の記憶手段又は第２の記憶手段に記憶されたデジタル
データとの偏差を求め、該偏差をＡ／Ｄ変換結果を表す
データとして出力する偏差算出手段と、を設けたことを
特徴とするＡ／Ｄ変換回路を要旨としている。
は、請求項１のＡ／Ｄ変換回路において、制御回路を、
発振周波数を制御可能な周波数可変発振回路と、該周波
数可変発振回路からの発振信号をカウントし、該カウン
ト結果に基づき、上記パルス周回回路の起動タイミン
グ、及び上記周回位置検出手段の動作タイミングを決定
するタイミング設定手段と、により構成し、更に、上記
電圧信号入力端子に、Ａ／Ｄ変換用の電圧信号、Ａ／Ｄ
変換対象となる第１の基準電圧信号、及び第２の基準電
圧信号を、選択的に入力する入力電圧選択手段と、該入
力電圧選択手段によって上記電圧信号入力端子に第１の
基準電圧信号が入力されたときに上記データ出力ライン
から出力されるデジタルデータを記憶する第１の記憶手
段と、上記入力電圧選択手段によって上記電圧信号入力
端子に第２の基準電圧信号が入力されたときに上記デー
タ出力ラインから出力されるデジタルデータを記憶する
第２の記憶手段と、上記第１の記憶手段及び第２の記憶
手段に夫々記憶されたデジタルデータの偏差を求め、該
偏差が予め設定された所定値となるように上記周波数可
変発振回路の発振周波数を制御する発振周波数制御手段
と、上記入力電圧選択手段によって上記電圧信号入力端
子にＡ／Ｄ変換用の電圧信号が入力されたときに上記デ
ータ出力ラインから出力されるデジタルデータと上記第
１の記憶手段又は第２の記憶手段に記憶されたデジタル
データとの偏差を求め、該偏差をＡ／Ｄ変換結果を表す
データとして出力する偏差算出手段と、を設けたことを
特徴とするＡ／Ｄ変換回路を要旨としている。
【０００８】
【作用】上記のように構成された請求項１に記載のＡ／
Ｄ変換回路において、パルス周回回路では、反転回路が
奇数個リング状に連結されているため、例えば起動用反
転回路出力がLow レベルであれば、次段の反転回路出力
がHighレベルとなり、更にその次の反転回路出力がLow
レベルとなるというように、各反転回路出力が順次反転
し、起動用反転回路には、出力信号と同じレベルの信号
が入力される。
Ｄ変換回路において、パルス周回回路では、反転回路が
奇数個リング状に連結されているため、例えば起動用反
転回路出力がLow レベルであれば、次段の反転回路出力
がHighレベルとなり、更にその次の反転回路出力がLow
レベルとなるというように、各反転回路出力が順次反転
し、起動用反転回路には、出力信号と同じレベルの信号
が入力される。
【０００９】従って起動用反転回路が反転動作を停止し
ているときには、起動用反転回路の入・出力が同一レベ
ルとなった状態で安定し、起動用反転回路が反転動作を
開始すると、パルス周回回路を構成する反転回路の連結
段数ｘと各反転回路での反転動作時間ＴＤとにより決定
される一定時間（ｘ・ＴＤ）経過した時点で、起動用反
転回路に出力信号と同様のレベルの信号が入力され、再
び起動用反転回路の出力信号レベルが反転する、といっ
た動作を繰り返す。
ているときには、起動用反転回路の入・出力が同一レベ
ルとなった状態で安定し、起動用反転回路が反転動作を
開始すると、パルス周回回路を構成する反転回路の連結
段数ｘと各反転回路での反転動作時間ＴＤとにより決定
される一定時間（ｘ・ＴＤ）経過した時点で、起動用反
転回路に出力信号と同様のレベルの信号が入力され、再
び起動用反転回路の出力信号レベルが反転する、といっ
た動作を繰り返す。
【００１０】つまり、パルス周回回路内では、起動用反
転回路の動作開始後、上記時間（ｘ・ＴＤ）でパルス信
号が一周回し、後段の反転回路と出力レベルが同一とな
っている反転回路の位置がパルス信号の周回位置とな
る。一方、パルス周回回路内の各反転回路の電源ライン
には、電圧信号入力端子を介して、Ａ／Ｄ変換すべき電
圧信号が各反転回路の電源電圧として印加されているた
め、この電圧信号の電圧レベルに応じて各反転回路の反
転動作時間ＴＤが変化する。従って、パルス周回回路内
でのパルス信号の周回時間及び周回位置は、電圧信号入
力端子に入力される電圧信号により決定されることとな
る。
転回路の動作開始後、上記時間（ｘ・ＴＤ）でパルス信
号が一周回し、後段の反転回路と出力レベルが同一とな
っている反転回路の位置がパルス信号の周回位置とな
る。一方、パルス周回回路内の各反転回路の電源ライン
には、電圧信号入力端子を介して、Ａ／Ｄ変換すべき電
圧信号が各反転回路の電源電圧として印加されているた
め、この電圧信号の電圧レベルに応じて各反転回路の反
転動作時間ＴＤが変化する。従って、パルス周回回路内
でのパルス信号の周回時間及び周回位置は、電圧信号入
力端子に入力される電圧信号により決定されることとな
る。
【００１１】そして当該Ａ／Ｄ変換回路においては、カ
ウンタが、パルス周回回路内でのパルス信号の周回回数
をカウントして、そのカウント結果を二進数デジタルデ
ータとして出力すると共に、周回位置検出手段が、各反
転回路からの出力信号に基づきパルス周回回路内でのパ
ルス信号の周回位置を検出して、その周回位置に応じた
二進数デジタルデータを発生し、データ出力ラインが、
周回位置検出手段からの二進数デジタルデータを下位ビ
ット，カウンタからの二進数デジタルデータを上位ビッ
トとする複数ビットのデジタルデータをＡ／Ｄ変換結果
として出力する。
ウンタが、パルス周回回路内でのパルス信号の周回回数
をカウントして、そのカウント結果を二進数デジタルデ
ータとして出力すると共に、周回位置検出手段が、各反
転回路からの出力信号に基づきパルス周回回路内でのパ
ルス信号の周回位置を検出して、その周回位置に応じた
二進数デジタルデータを発生し、データ出力ラインが、
周回位置検出手段からの二進数デジタルデータを下位ビ
ット，カウンタからの二進数デジタルデータを上位ビッ
トとする複数ビットのデジタルデータをＡ／Ｄ変換結果
として出力する。
【００１２】またパルス周回回路内での起動用反転回路
と周回位置検出手段の動作タイミングは、制御手段によ
り制御され、この制御手段により、パルス周回回路の周
回動作開始後、周回位置検出手段がパルス信号の周回位
置を検出するまでの時間（サンプリング時間）が、所定
時間に設定される。
と周回位置検出手段の動作タイミングは、制御手段によ
り制御され、この制御手段により、パルス周回回路の周
回動作開始後、周回位置検出手段がパルス信号の周回位
置を検出するまでの時間（サンプリング時間）が、所定
時間に設定される。
【００１３】即ち、請求項１に記載のＡ／Ｄ変換回路に
おいては、パルス周回回路内に設けられた反転回路の電
源電圧としてＡ／Ｄ変換の対象となる電圧信号を使用す
ることにより、パルス周回回路内でのパルス信号の周回
時間を電圧信号により変化させ、パルス周回回路が所定
のサンプリング時間周回動作する間の、パルス周回回路
内でのパルス信号の周回回数及び周回位置を検出するこ
とにより、電圧信号をデジタルデータに変換するように
されている。
おいては、パルス周回回路内に設けられた反転回路の電
源電圧としてＡ／Ｄ変換の対象となる電圧信号を使用す
ることにより、パルス周回回路内でのパルス信号の周回
時間を電圧信号により変化させ、パルス周回回路が所定
のサンプリング時間周回動作する間の、パルス周回回路
内でのパルス信号の周回回数及び周回位置を検出するこ
とにより、電圧信号をデジタルデータに変換するように
されている。
【００１４】このため、従来のように電圧信号を増幅す
るアナログ増幅回路を使用することなく、電圧信号の微
小な変化を数値化することが可能となり、周囲温度が高
温であっても正常にＡ／Ｄ変換を行なうことができるよ
うになる。次に請求項２に記載のＡ／Ｄ変換回路におい
ては、入力電圧切換手段が、電圧信号入力端子に、Ａ／
Ｄ変換用の電圧信号と予め設定された基準電圧信号とを
切り換えて入力し、記憶手段が、入力電圧切換手段によ
って電圧信号入力端子に基準電圧信号が入力されたとき
にデータ出力ラインから出力されるデジタルデータを記
憶し、除算回路が、入力電圧切り換え手段によって電圧
信号入力端子にＡ／Ｄ変換用の電圧信号が入力されたと
きにデータ出力ラインから出力されるデジタルデータ
を、記憶手段に記憶されたデジタルデータにて除算し
て、その除算結果をＡ／Ｄ変換結果を表すデータとして
出力する。
るアナログ増幅回路を使用することなく、電圧信号の微
小な変化を数値化することが可能となり、周囲温度が高
温であっても正常にＡ／Ｄ変換を行なうことができるよ
うになる。次に請求項２に記載のＡ／Ｄ変換回路におい
ては、入力電圧切換手段が、電圧信号入力端子に、Ａ／
Ｄ変換用の電圧信号と予め設定された基準電圧信号とを
切り換えて入力し、記憶手段が、入力電圧切換手段によ
って電圧信号入力端子に基準電圧信号が入力されたとき
にデータ出力ラインから出力されるデジタルデータを記
憶し、除算回路が、入力電圧切り換え手段によって電圧
信号入力端子にＡ／Ｄ変換用の電圧信号が入力されたと
きにデータ出力ラインから出力されるデジタルデータ
を、記憶手段に記憶されたデジタルデータにて除算し
て、その除算結果をＡ／Ｄ変換結果を表すデータとして
出力する。
【００１５】即ち、請求項１に記載のＡ／Ｄ変換装置に
おいては、電源電圧変化に伴う反転回路の反転動作時間
の変化を利用して電圧信号をデジタルデータに変換する
ため、電源電圧以外の要因（例えば温度変化）によって
反転動作時間が変化すると、電圧信号を正確にデジタル
データに変換することができなくなってしまう。そこで
請求項２に記載のＡ／Ｄ変換装置においては、入力電圧
切換手段によって、電圧信号入力端子にＡ／Ｄ変換用の
電圧信号と基準電圧信号とを切り換えて入力できるよう
にし、電圧信号入力端子に基準電圧信号を入力したとき
に得られるＡ／Ｄ変換結果と電圧信号入力端子にＡ／Ｄ
変換用の電圧信号を入力したときに得られるＡ／Ｄ変換
結果との比をとることにより、電圧信号のＡ／Ｄ変換結
果を補正するようにしている。このため反転回路の反転
動作時間が温度変化等の電源電圧以外の要因によって変
化しても、電圧信号を正確にデジタルデータに変換する
ことが可能となる。
おいては、電源電圧変化に伴う反転回路の反転動作時間
の変化を利用して電圧信号をデジタルデータに変換する
ため、電源電圧以外の要因（例えば温度変化）によって
反転動作時間が変化すると、電圧信号を正確にデジタル
データに変換することができなくなってしまう。そこで
請求項２に記載のＡ／Ｄ変換装置においては、入力電圧
切換手段によって、電圧信号入力端子にＡ／Ｄ変換用の
電圧信号と基準電圧信号とを切り換えて入力できるよう
にし、電圧信号入力端子に基準電圧信号を入力したとき
に得られるＡ／Ｄ変換結果と電圧信号入力端子にＡ／Ｄ
変換用の電圧信号を入力したときに得られるＡ／Ｄ変換
結果との比をとることにより、電圧信号のＡ／Ｄ変換結
果を補正するようにしている。このため反転回路の反転
動作時間が温度変化等の電源電圧以外の要因によって変
化しても、電圧信号を正確にデジタルデータに変換する
ことが可能となる。
【００１６】また次に請求項３に記載のＡ／Ｄ変換回路
においては、制御回路が、周波数可変発振回路とタイミ
ング設定手段とにより構成されており、タイミング設定
手段が、周波数可変発振回路からの発振信号をカウント
してそのカウント結果に基づき、パルス周回回路の起動
タイミング、及び周回位置検出手段の動作タイミングを
決定するようにされている。
においては、制御回路が、周波数可変発振回路とタイミ
ング設定手段とにより構成されており、タイミング設定
手段が、周波数可変発振回路からの発振信号をカウント
してそのカウント結果に基づき、パルス周回回路の起動
タイミング、及び周回位置検出手段の動作タイミングを
決定するようにされている。
【００１７】そして入力電圧選択手段が、電圧信号入力
端子に、Ａ／Ｄ変換用の電圧信号、Ａ／Ｄ変換対象とな
る第１の基準電圧信号、及び第２の基準電圧信号を、選
択的に入力し、第１の記憶手段が、入力電圧選択手段に
よって電圧信号入力端子に第１の基準電圧信号が入力さ
れたときにデータ出力ラインから出力されるデジタルデ
ータを記憶し、第２の記憶手段が、入力電圧選択手段に
よって電圧信号入力端子に第２の基準電圧信号が入力さ
れたときにデータ出力ラインから出力されるデジタルデ
ータを記憶し、発振周波数制御手段が、これら各記憶手
段に夫々記憶されたデジタルデータの偏差を求めて、そ
の偏差が予め設定された所定値となるように周波数可変
発振回路の発振周波数を制御し、偏差算出手段が、入力
電圧選択手段によって電圧信号入力端子にＡ／Ｄ変換用
の電圧信号が入力されたときにデータ出力ラインから出
力されるデジタルデータと第１の記憶手段又は第２の記
憶手段に記憶されたデジタルデータとの偏差を求めて、
その偏差をＡ／Ｄ変換結果を表すデータとして出力す
る。
端子に、Ａ／Ｄ変換用の電圧信号、Ａ／Ｄ変換対象とな
る第１の基準電圧信号、及び第２の基準電圧信号を、選
択的に入力し、第１の記憶手段が、入力電圧選択手段に
よって電圧信号入力端子に第１の基準電圧信号が入力さ
れたときにデータ出力ラインから出力されるデジタルデ
ータを記憶し、第２の記憶手段が、入力電圧選択手段に
よって電圧信号入力端子に第２の基準電圧信号が入力さ
れたときにデータ出力ラインから出力されるデジタルデ
ータを記憶し、発振周波数制御手段が、これら各記憶手
段に夫々記憶されたデジタルデータの偏差を求めて、そ
の偏差が予め設定された所定値となるように周波数可変
発振回路の発振周波数を制御し、偏差算出手段が、入力
電圧選択手段によって電圧信号入力端子にＡ／Ｄ変換用
の電圧信号が入力されたときにデータ出力ラインから出
力されるデジタルデータと第１の記憶手段又は第２の記
憶手段に記憶されたデジタルデータとの偏差を求めて、
その偏差をＡ／Ｄ変換結果を表すデータとして出力す
る。
【００１８】即ち、請求項３に記載のＡ／Ｄ変換回路に
おいては、電圧信号入力端子に第１の基準電圧信号を入
力したときに得られるＡ／Ｄ変換結果と、電圧信号入力
端子に第２の基準電圧信号を入力したときに得られるＡ
／Ｄ変換結果との偏差が所定値になるように、周波数可
変発振回路の発振周波数を制御することにより、上記の
ように反転回路の反転動作時間が温度変化等の電源電圧
以外の要因によって変化しても、第１の基準電圧信号と
第２の基準電圧信号との偏差を表すＡ／Ｄ変換結果が常
に一定値となるようにしている。このため、偏差算出手
段にて得られるデータは、温度変化等の電源電圧以外の
要因による反転回路の反転動作時間の変化に影響される
ことなく、常に電圧信号に対応した値となる。また偏差
算出手段にて得られるデータの１ビット当たりの電圧分
解能は、各基準電圧信号の電圧差を、発振周波数制御手
段が制御する各基準電圧信号のＡ／Ｄ変換結果の偏差で
除算した値となるため、電圧分解能を任意に設定するこ
とができる。
おいては、電圧信号入力端子に第１の基準電圧信号を入
力したときに得られるＡ／Ｄ変換結果と、電圧信号入力
端子に第２の基準電圧信号を入力したときに得られるＡ
／Ｄ変換結果との偏差が所定値になるように、周波数可
変発振回路の発振周波数を制御することにより、上記の
ように反転回路の反転動作時間が温度変化等の電源電圧
以外の要因によって変化しても、第１の基準電圧信号と
第２の基準電圧信号との偏差を表すＡ／Ｄ変換結果が常
に一定値となるようにしている。このため、偏差算出手
段にて得られるデータは、温度変化等の電源電圧以外の
要因による反転回路の反転動作時間の変化に影響される
ことなく、常に電圧信号に対応した値となる。また偏差
算出手段にて得られるデータの１ビット当たりの電圧分
解能は、各基準電圧信号の電圧差を、発振周波数制御手
段が制御する各基準電圧信号のＡ／Ｄ変換結果の偏差で
除算した値となるため、電圧分解能を任意に設定するこ
とができる。
【００１９】
【実施例】以下に本発明の実施例を図面と共に説明す
る。まず図１は本発明が適用された第１実施例のＡ／Ｄ
変換回路を表す概略構成図である。
る。まず図１は本発明が適用された第１実施例のＡ／Ｄ
変換回路を表す概略構成図である。
【００２０】図１に示す如く、本実施例のＡ／Ｄ変換回
路は、入力パルスＰＡ，ＰＢの位相差を符号化するパル
ス位相差符号化回路２と、パルス信号ＰＡ，ＰＢを発生
する制御回路４とから構成されている。ここでパルス位
相差符号化回路２は、一方の入力端にパルス信号ＰＡを
受けて動作する起動用反転回路としての１個の否定論理
積回路ＮＡＮＤと反転回路としての多数（偶数個）のイ
ンバータＩＮＶとをリング状に連結してなるパルス周回
回路１０と、パルス周回回路１０内の否定論理積回路Ｎ
ＡＮＤの前段に設けられたインバータＩＮＶの出力レベ
ルの反転回数からパルス周回回路１０内でのパルス信号
の周回回数をカウントして二進数のデジタルデータを発
生するカウンタ１２と、カウンタ１２から出力されるデ
ジタルデータをラッチするラッチ回路１４と、パルス周
回回路１０を構成する各反転回路（即ち否定論理積回路
ＮＡＮＤ及びインバータＩＮＶ）の出力を取り込み、そ
の出力レベルからパルス周回回路１０内を周回中のパル
ス信号を抽出して、その位置を表す信号を発生するパル
スセレクタ１６と、パルスセレクタ１６からの出力信号
に対応したデジタルデータを発生するエンコーダ１８
と、ラッチ回路１４からのデジタルデータを上位ビッ
ト，エンコーダ１８からのデジタルデータを下位ビット
として入力し、下位ビットのデータから上位ビットのデ
ータを減じることによりパルス信号ＰＡ，ＰＢの位相差
を表す二進数のデジタルデータＤＯ１を生成する信号処
理回路１９と、信号処理回路１９にて生成されたデジタ
ルデータＤＯ１を外部に出力するデータ出力ライン２０
とにより構成されている。なおラッチ回路１４及びパル
スセレクタ１６は、制御回路４から出力されるパルス信
号ＰＢを受けて動作するこのように構成されたパルス位
相差符号化回路２は、本願出願人が特願平２−１５８６
５号等にて先に提案した回路（特願平２−１５８６５号
における第２実施例の回路）であり、次のように動作す
る。
路は、入力パルスＰＡ，ＰＢの位相差を符号化するパル
ス位相差符号化回路２と、パルス信号ＰＡ，ＰＢを発生
する制御回路４とから構成されている。ここでパルス位
相差符号化回路２は、一方の入力端にパルス信号ＰＡを
受けて動作する起動用反転回路としての１個の否定論理
積回路ＮＡＮＤと反転回路としての多数（偶数個）のイ
ンバータＩＮＶとをリング状に連結してなるパルス周回
回路１０と、パルス周回回路１０内の否定論理積回路Ｎ
ＡＮＤの前段に設けられたインバータＩＮＶの出力レベ
ルの反転回数からパルス周回回路１０内でのパルス信号
の周回回数をカウントして二進数のデジタルデータを発
生するカウンタ１２と、カウンタ１２から出力されるデ
ジタルデータをラッチするラッチ回路１４と、パルス周
回回路１０を構成する各反転回路（即ち否定論理積回路
ＮＡＮＤ及びインバータＩＮＶ）の出力を取り込み、そ
の出力レベルからパルス周回回路１０内を周回中のパル
ス信号を抽出して、その位置を表す信号を発生するパル
スセレクタ１６と、パルスセレクタ１６からの出力信号
に対応したデジタルデータを発生するエンコーダ１８
と、ラッチ回路１４からのデジタルデータを上位ビッ
ト，エンコーダ１８からのデジタルデータを下位ビット
として入力し、下位ビットのデータから上位ビットのデ
ータを減じることによりパルス信号ＰＡ，ＰＢの位相差
を表す二進数のデジタルデータＤＯ１を生成する信号処
理回路１９と、信号処理回路１９にて生成されたデジタ
ルデータＤＯ１を外部に出力するデータ出力ライン２０
とにより構成されている。なおラッチ回路１４及びパル
スセレクタ１６は、制御回路４から出力されるパルス信
号ＰＢを受けて動作するこのように構成されたパルス位
相差符号化回路２は、本願出願人が特願平２−１５８６
５号等にて先に提案した回路（特願平２−１５８６５号
における第２実施例の回路）であり、次のように動作す
る。
【００２１】即ち、まずパルス周回回路１０は、制御回
路４から出力されるパルス信号ＰＡがHighレベルになる
と、パルス信号の周回動作を開始し、パルス信号ＰＡが
Highレベルである間パルス信号を周回させる。またその
周回回数は、カウンタ１２によりカウントされ、制御回
路４から出力されるパルス信号ＰＢがHighレベルとなっ
た時点で、そのカウント結果がラッチ回路１４にラッチ
される。
路４から出力されるパルス信号ＰＡがHighレベルになる
と、パルス信号の周回動作を開始し、パルス信号ＰＡが
Highレベルである間パルス信号を周回させる。またその
周回回数は、カウンタ１２によりカウントされ、制御回
路４から出力されるパルス信号ＰＢがHighレベルとなっ
た時点で、そのカウント結果がラッチ回路１４にラッチ
される。
【００２２】一方制御回路４から出力されるパルス信号
ＰＢがHighレベルになると、パルスセレクタ１６が、パ
ルス周回回路１０内でのパルス信号の周回位置を検出
し、エンコーダ１８がその周回位置に対応したデジタル
データを発生する。すると信号処理回路１９が、エンコ
ーダ１８からのデジタルデータとラッチ回路１４にラッ
チされたデジタルデータとから、パルス信号ＰＡの立上
がりからパルス信号ＰＢの立上がりまでの時間Ｔｃに対
応した二進数のデジタルデータＤＯ１を生成し、データ
出力ライン２０を介して外部に出力する。
ＰＢがHighレベルになると、パルスセレクタ１６が、パ
ルス周回回路１０内でのパルス信号の周回位置を検出
し、エンコーダ１８がその周回位置に対応したデジタル
データを発生する。すると信号処理回路１９が、エンコ
ーダ１８からのデジタルデータとラッチ回路１４にラッ
チされたデジタルデータとから、パルス信号ＰＡの立上
がりからパルス信号ＰＢの立上がりまでの時間Ｔｃに対
応した二進数のデジタルデータＤＯ１を生成し、データ
出力ライン２０を介して外部に出力する。
【００２３】また次に、本実施例では、パルス周回回路
１０内の各反転回路（即ち否定論理積回路ＮＡＮＤ及び
インバータＩＮＶ）に電源供給を行なうための電源ライ
ン１０ａに、Ａ／Ｄ変換すべき電圧信号Ｖinの入力端子
２ａが接続されており、各反転回路には電圧信号Ｖinが
電源電圧として印加される。
１０内の各反転回路（即ち否定論理積回路ＮＡＮＤ及び
インバータＩＮＶ）に電源供給を行なうための電源ライ
ン１０ａに、Ａ／Ｄ変換すべき電圧信号Ｖinの入力端子
２ａが接続されており、各反転回路には電圧信号Ｖinが
電源電圧として印加される。
【００２４】各反転回路の反転動作時間は、電源電圧に
より変化するため、データ出力ライン２０から出力され
るデジタルデータＤＯ１は、電圧信号Ｖinの電圧レベル
に応じて変化し、上記時間Ｔｃを一定にすれば、電圧信
号Ｖinに対応したデジタルデータが得られることとな
る。
より変化するため、データ出力ライン２０から出力され
るデジタルデータＤＯ１は、電圧信号Ｖinの電圧レベル
に応じて変化し、上記時間Ｔｃを一定にすれば、電圧信
号Ｖinに対応したデジタルデータが得られることとな
る。
【００２５】そこで本実施例では、制御回路４を、図２
に示す如く、発振器２２と、発振器２２からの発振信号
ＣＫをカウントするカウンタ２４と、カウンタ２４のカ
ウント結果に基づき、図３に示す如くパルス信号ＰＡ，
ＰＢを周期的に発生するデコーダ２６とから構成し、パ
ルス信号ＰＡの立上がりからパルス信号ＰＢの立上がり
までの時間Ｔｃが常に一定になるようにしている。
に示す如く、発振器２２と、発振器２２からの発振信号
ＣＫをカウントするカウンタ２４と、カウンタ２４のカ
ウント結果に基づき、図３に示す如くパルス信号ＰＡ，
ＰＢを周期的に発生するデコーダ２６とから構成し、パ
ルス信号ＰＡの立上がりからパルス信号ＰＢの立上がり
までの時間Ｔｃが常に一定になるようにしている。
【００２６】この結果、本実施例のＡ／Ｄ変換装置によ
れば、図３に示す如く、電圧信号Ｖinに対応したデジタ
ルデータＤＯ１がパルス位相差符号化回路２から出力さ
れることとなり、しかもそのＡ／Ｄ変換動作は、制御回
路４のパルス信号ＰＡ，ＰＢの出力周期に対応して周期
的に実行されるため、デジタルデータＤＯ１は、電圧信
号Ｖinの変化に対応して、値Ｄ０，Ｄ１，Ｄ２…として
変化することとなる。
れば、図３に示す如く、電圧信号Ｖinに対応したデジタ
ルデータＤＯ１がパルス位相差符号化回路２から出力さ
れることとなり、しかもそのＡ／Ｄ変換動作は、制御回
路４のパルス信号ＰＡ，ＰＢの出力周期に対応して周期
的に実行されるため、デジタルデータＤＯ１は、電圧信
号Ｖinの変化に対応して、値Ｄ０，Ｄ１，Ｄ２…として
変化することとなる。
【００２７】なおパルス位相差符号化回路２としては、
Ｖinラインを除き、本願出願人が特願平２−１５８６５
号等にて先に提案したパルス周回回路１０を有する回路
であれば実現可能である。以上説明したように本実施例
のＡ／Ｄ変換回路によれば、従来のように電圧信号を増
幅するアナログ増幅回路を使用することなく、電圧信号
の微小な変化を数値化することができるため、周囲温度
が高温であっても正常にＡ／Ｄ変換を行なうことができ
る。またパルス信号ＰＡの立上がりからパルス信号ＰＢ
の立上がりまでの時間Ｔｃを長くするに従い、デジタル
データＤＯ１の分解能を高くできる。つまり時間Ｔｃを
２倍にすれば、デジタルデータＤＯ１の１ビット当たり
の電圧値は１／２となり、Ａ／Ｄ変換を高分解能で行な
うことができる。このためＡ／Ｄ変換回路の分解能を任
意に設定することができる。また従来のようにアナログ
増幅回路及び基準電圧発生のための基準抵抗素子を使用
する必要がないので、低コスト化、低消費電力化を図る
ことも可能である。
Ｖinラインを除き、本願出願人が特願平２−１５８６５
号等にて先に提案したパルス周回回路１０を有する回路
であれば実現可能である。以上説明したように本実施例
のＡ／Ｄ変換回路によれば、従来のように電圧信号を増
幅するアナログ増幅回路を使用することなく、電圧信号
の微小な変化を数値化することができるため、周囲温度
が高温であっても正常にＡ／Ｄ変換を行なうことができ
る。またパルス信号ＰＡの立上がりからパルス信号ＰＢ
の立上がりまでの時間Ｔｃを長くするに従い、デジタル
データＤＯ１の分解能を高くできる。つまり時間Ｔｃを
２倍にすれば、デジタルデータＤＯ１の１ビット当たり
の電圧値は１／２となり、Ａ／Ｄ変換を高分解能で行な
うことができる。このためＡ／Ｄ変換回路の分解能を任
意に設定することができる。また従来のようにアナログ
増幅回路及び基準電圧発生のための基準抵抗素子を使用
する必要がないので、低コスト化、低消費電力化を図る
ことも可能である。
【００２８】また次に本実施例のＡ／Ｄ変換回路では、
従来のようにアナログ増幅回路を必要とせず、高温使用
が可能であるため、例えば図４に示す如く、本実施例の
Ａ／Ｄ変換回路を、センサの信号検出回路として用いれ
ば、センサの使用範囲を拡大できる。なお図４は、電源
電圧ＶCCを受け、物理量（圧力、加速度、磁界等）が変
化すると中点電圧が変化するブリッジ回路を形成するセ
ンシング素子２８を用いた検出装置を表し、その中点電
圧を電圧信号ＶinとしてＡ／Ｄ変換回路に入力すること
により、中点電圧の変化に応じたデジタルデータＤＯ１
が得られることとなる。
従来のようにアナログ増幅回路を必要とせず、高温使用
が可能であるため、例えば図４に示す如く、本実施例の
Ａ／Ｄ変換回路を、センサの信号検出回路として用いれ
ば、センサの使用範囲を拡大できる。なお図４は、電源
電圧ＶCCを受け、物理量（圧力、加速度、磁界等）が変
化すると中点電圧が変化するブリッジ回路を形成するセ
ンシング素子２８を用いた検出装置を表し、その中点電
圧を電圧信号ＶinとしてＡ／Ｄ変換回路に入力すること
により、中点電圧の変化に応じたデジタルデータＤＯ１
が得られることとなる。
【００２９】そしてこのようにＡ／Ｄ変換回路をセンサ
の信号検出回路として用いる場合、センシング素子のイ
ンピーダンスが大きくてＡ／Ｄ変換回路の動作に問題が
あるときには、一般的なインピーダンス変換回路（例え
ば電圧フォロア回路、ソースフォロア回路等）を、セン
シング素子とＡ／Ｄ変換回路との間に設ければよい。
の信号検出回路として用いる場合、センシング素子のイ
ンピーダンスが大きくてＡ／Ｄ変換回路の動作に問題が
あるときには、一般的なインピーダンス変換回路（例え
ば電圧フォロア回路、ソースフォロア回路等）を、セン
シング素子とＡ／Ｄ変換回路との間に設ければよい。
【００３０】またセンシング素子として、上記のような
ブリッジ回路の代わりに、ホール素子を用い、ホール電
圧を電圧信号Ｖinとすることもできる。また更にＡ／Ｄ
変換回路から出力されるデジタルデータＤＯ１は、図５
に示す如く、電圧信号Ｖinの変化に対応して変化するた
め、Ａ／Ｄ変換回路をセンサの信号検出回路として用い
る場合、デジタルデータＤＯ１が増加しているときはHi
ghレベル，減少しているときはLow レベルとなる信号を
出力するような一般的なロジック回路を設けることによ
り、検出信号の変化に同期したパルス信号を得る用にす
ることもできる。
ブリッジ回路の代わりに、ホール素子を用い、ホール電
圧を電圧信号Ｖinとすることもできる。また更にＡ／Ｄ
変換回路から出力されるデジタルデータＤＯ１は、図５
に示す如く、電圧信号Ｖinの変化に対応して変化するた
め、Ａ／Ｄ変換回路をセンサの信号検出回路として用い
る場合、デジタルデータＤＯ１が増加しているときはHi
ghレベル，減少しているときはLow レベルとなる信号を
出力するような一般的なロジック回路を設けることによ
り、検出信号の変化に同期したパルス信号を得る用にす
ることもできる。
【００３１】ここで、上記実施例のＡ／Ｄ変換回路は、
パルス周回回路１０内の反転回路の反転動作時間を用い
て、電圧信号ＶinをデジタルデータＤＯ１に変換するも
のであるため、上記のように高温使用の際にも電圧信号
ＶinをデジタルデータＤＯ１に変換することはできるも
のの、温度変化等によって反転回路の反転動作時間が変
化すると、デジタルデータＤＯ１も変化してしまう。
パルス周回回路１０内の反転回路の反転動作時間を用い
て、電圧信号ＶinをデジタルデータＤＯ１に変換するも
のであるため、上記のように高温使用の際にも電圧信号
ＶinをデジタルデータＤＯ１に変換することはできるも
のの、温度変化等によって反転回路の反転動作時間が変
化すると、デジタルデータＤＯ１も変化してしまう。
【００３２】そこで次に、こうしたデジタルデータＤＯ
１の変化を補正して、温度変化等に影響されることな
く、常に安定したデジタルデータが得られるようにした
Ａ／Ｄ変換回路について、本発明の第２実施例として説
明する。図６は本実施例のＡ／Ｄ変換回路の構成を表す
概略構成図である。
１の変化を補正して、温度変化等に影響されることな
く、常に安定したデジタルデータが得られるようにした
Ａ／Ｄ変換回路について、本発明の第２実施例として説
明する。図６は本実施例のＡ／Ｄ変換回路の構成を表す
概略構成図である。
【００３３】図に示す如く、本実施例のＡ／Ｄ変換回路
は、上記実施例のパルス位相差符号化回路２と同様に構
成されたパルス位相差符号化回路３２と、同じく上記実
施例の制御回路４と略同様に構成され、パルス信号Ｐ
Ａ，ＰＢを発生すると共に、パルス信号ＰＢ立ち上げ後
の任意のタイミングでレベルが反転する切換信号ＳＥＬ
を発生する制御回路３４と、制御回路からの切換信号Ｓ
ＥＬにより切り換えられて、パルス位相差符号化回路３
２の入力端子３２ａに、Ａ／Ｄ変換用の電圧信号Ｖinと
所定電圧の基準電圧信号ＶＲとの何れか一方を入力する
電圧切換スイッチ３６と、パルス位相差符号化回路３２
から出力されるデジタルデータＤＯ１（ＤＶin又はＤ
Ｒ）を記憶する２個のレジスタ３８，４０と、制御回路
からの切換信号ＳＥＬにより切り換えられて、パルス位
相差符号化回路３２から出力される電圧信号Ｖinに対応
したデジタルデータＤＶinをレジスタ３８に、基準電圧
信号ＶＲに対応したデジタルデータＤＲをレジスタ４０
に、夫々入力するデータ切換スイッチ４２と、各レジス
タ３８，４０に記憶されたデジタルデータＤＶin，ＤＲ
を夫々受け、電圧信号Ｖinに対応したデジタルデータＤ
Ｖinを基準電圧信号ＶＲに対応したデジタルデータＶＲ
にて除算することによりデジタルデータＤＶinを補正し
て、その除算結果（ＤＶin／ＤＲ）をデジタルデータＤ
Ｏ２として出力する除算器４４と、から構成されてい
る。
は、上記実施例のパルス位相差符号化回路２と同様に構
成されたパルス位相差符号化回路３２と、同じく上記実
施例の制御回路４と略同様に構成され、パルス信号Ｐ
Ａ，ＰＢを発生すると共に、パルス信号ＰＢ立ち上げ後
の任意のタイミングでレベルが反転する切換信号ＳＥＬ
を発生する制御回路３４と、制御回路からの切換信号Ｓ
ＥＬにより切り換えられて、パルス位相差符号化回路３
２の入力端子３２ａに、Ａ／Ｄ変換用の電圧信号Ｖinと
所定電圧の基準電圧信号ＶＲとの何れか一方を入力する
電圧切換スイッチ３６と、パルス位相差符号化回路３２
から出力されるデジタルデータＤＯ１（ＤＶin又はＤ
Ｒ）を記憶する２個のレジスタ３８，４０と、制御回路
からの切換信号ＳＥＬにより切り換えられて、パルス位
相差符号化回路３２から出力される電圧信号Ｖinに対応
したデジタルデータＤＶinをレジスタ３８に、基準電圧
信号ＶＲに対応したデジタルデータＤＲをレジスタ４０
に、夫々入力するデータ切換スイッチ４２と、各レジス
タ３８，４０に記憶されたデジタルデータＤＶin，ＤＲ
を夫々受け、電圧信号Ｖinに対応したデジタルデータＤ
Ｖinを基準電圧信号ＶＲに対応したデジタルデータＶＲ
にて除算することによりデジタルデータＤＶinを補正し
て、その除算結果（ＤＶin／ＤＲ）をデジタルデータＤ
Ｏ２として出力する除算器４４と、から構成されてい
る。
【００３４】このように構成された本実施例のＡ／Ｄ変
換回路においては、図７に示す如く、切換信号ＳＥＬに
より切り換えられる電圧切換スイッチ３６によって、パ
ルス位相差符号化回路３２への入力信号ＶＤ１が、Ａ／
Ｄ変換用の電圧信号Ｖinと基準電圧信号ＶＲとに交互に
切り換えられ、パルス位相差符号化回路３２からは、各
電圧信号Ｖin，ＶＲに対応したデジタルデータＤＶin，
ＤＲが交互に出力される。そしてパルス位相差符号化回
路３２から交互に出力されるデジタルデータＤＶin，Ｄ
Ｒの内、電圧信号Ｖinに対応したデジタルデータＤＶin
がレジスタ３８に、基準電圧信号ＶＲに対応したデジタ
ルデータＤＲがレジスタ４０に、夫々、格納され、除算
器４４から、これらデジタルデータＤＶinをデジタルデ
ータＤＲで除算した結果（ＤＶin／ＤＲ）が、電圧信号
ＶinのＡ／Ｄ変換結果を表すデジタルデータとして出力
される。
換回路においては、図７に示す如く、切換信号ＳＥＬに
より切り換えられる電圧切換スイッチ３６によって、パ
ルス位相差符号化回路３２への入力信号ＶＤ１が、Ａ／
Ｄ変換用の電圧信号Ｖinと基準電圧信号ＶＲとに交互に
切り換えられ、パルス位相差符号化回路３２からは、各
電圧信号Ｖin，ＶＲに対応したデジタルデータＤＶin，
ＤＲが交互に出力される。そしてパルス位相差符号化回
路３２から交互に出力されるデジタルデータＤＶin，Ｄ
Ｒの内、電圧信号Ｖinに対応したデジタルデータＤＶin
がレジスタ３８に、基準電圧信号ＶＲに対応したデジタ
ルデータＤＲがレジスタ４０に、夫々、格納され、除算
器４４から、これらデジタルデータＤＶinをデジタルデ
ータＤＲで除算した結果（ＤＶin／ＤＲ）が、電圧信号
ＶinのＡ／Ｄ変換結果を表すデジタルデータとして出力
される。
【００３５】このため、本実施例のＡ／Ｄ変換回路によ
れば、温度変化によってパルス周回回路１０内の反転回
路（即ち否定論理積回路ＮＡＮＤ及びインバータＩＮ
Ｖ）の反転動作時間が変化して、電圧信号Ｖinを表すデ
ジタルデータＤＶinが変化したとしても、基準電圧信号
ＶＲを表すデジタルデータＤＲも同様に変化して、除算
器４４においてその変動分が相殺されるため、除算器４
４から出力されるデジタルデータＤＯ２は、温度変化に
よる反転回路の反転動作時間の変化の影響を受けること
はなく、常に電圧信号Ｖinに対応したデジタルデータＤ
Ｏ２を得ることが可能となる。
れば、温度変化によってパルス周回回路１０内の反転回
路（即ち否定論理積回路ＮＡＮＤ及びインバータＩＮ
Ｖ）の反転動作時間が変化して、電圧信号Ｖinを表すデ
ジタルデータＤＶinが変化したとしても、基準電圧信号
ＶＲを表すデジタルデータＤＲも同様に変化して、除算
器４４においてその変動分が相殺されるため、除算器４
４から出力されるデジタルデータＤＯ２は、温度変化に
よる反転回路の反転動作時間の変化の影響を受けること
はなく、常に電圧信号Ｖinに対応したデジタルデータＤ
Ｏ２を得ることが可能となる。
【００３６】このように第２実施例では、Ａ／Ｄ変換用
の電圧信号Ｖinと基準電圧信号ＶＲとのＡ／Ｄ変換結果
を表すデジタルデータＤＶin，ＤＲの比をとることによ
り、デジタルデータＤＶinを補正する回路について説明
したが、次に本発明の第３実施例として、ＰＬＬ（Ｐha
se Ｌocked Ｌoop ）を用いた自己補正タイプのＡ／
Ｄ変換回路について説明する。
の電圧信号Ｖinと基準電圧信号ＶＲとのＡ／Ｄ変換結果
を表すデジタルデータＤＶin，ＤＲの比をとることによ
り、デジタルデータＤＶinを補正する回路について説明
したが、次に本発明の第３実施例として、ＰＬＬ（Ｐha
se Ｌocked Ｌoop ）を用いた自己補正タイプのＡ／
Ｄ変換回路について説明する。
【００３７】なお本実施例のＡ／Ｄ変換回路は、図８に
示す如く、基準電圧信号として、Ａ／Ｄ変換対象となる
電圧信号Ｖinの最小値（最小電圧信号）ＶＲ１と最大値
（最大電圧信号）ＶＲ２の２値を用い、最小電圧信号Ｖ
Ｒ１のＡ／Ｄ変換結果を表すデジタルデータＤＲ１と、
最大電圧信号ＶＲ２のＡ／Ｄ変換結果を表すデジタルデ
ータＤＲ２との差（ＤＲ２−ＤＲ１）が、温度等の変化
に対して、常に一定（例えば１１００−１０００＝１０
０）になるように、パルス信号ＰＡの立上がりからパル
ス信号ＰＢの立上がりまでの時間ＴｃをＰＬＬにより制
御して、１ビット当りの電圧分解能を一定に保つこと
で、電圧信号ＶinのＡ／Ｄ変換結果を表すデジタルデー
タＤＶinを補正するものである。
示す如く、基準電圧信号として、Ａ／Ｄ変換対象となる
電圧信号Ｖinの最小値（最小電圧信号）ＶＲ１と最大値
（最大電圧信号）ＶＲ２の２値を用い、最小電圧信号Ｖ
Ｒ１のＡ／Ｄ変換結果を表すデジタルデータＤＲ１と、
最大電圧信号ＶＲ２のＡ／Ｄ変換結果を表すデジタルデ
ータＤＲ２との差（ＤＲ２−ＤＲ１）が、温度等の変化
に対して、常に一定（例えば１１００−１０００＝１０
０）になるように、パルス信号ＰＡの立上がりからパル
ス信号ＰＢの立上がりまでの時間ＴｃをＰＬＬにより制
御して、１ビット当りの電圧分解能を一定に保つこと
で、電圧信号ＶinのＡ／Ｄ変換結果を表すデジタルデー
タＤＶinを補正するものである。
【００３８】即ち、図８において、ＶＲ１＝４．５Ｖ，
ＶＲ２＝５．５Ｖとすれば、１ビット当り（ＬＳＢ）の
電圧値（電圧分解能）は、 ＬＳＢ＝（ＶＲ２−ＶＲ１）／（ＤＲ２−ＤＲ４） ＝１０００ｍＶ／１００＝１０ｍＶ となる。従って、最小電圧信号ＶＲ１と電圧信号Ｖinと
の差をＶＳとし、最小電圧信号ＶＲ１から最大電圧信号
ＶＲ２までの電圧に対してデジタルデータＤＯ１が直線
的に変化するとすると、電圧信号Ｖinと最小電圧信号Ｖ
Ｒ１との差電圧は、 ＶＳ＝ＬＳＢ・（ＤＶin−ＤＲ１） となり、電圧信号Ｖinは、 Ｖin＝ＶＲ１＋ＬＳＢ・（ＤＶin−ＤＲ１） により求めることができる。
ＶＲ２＝５．５Ｖとすれば、１ビット当り（ＬＳＢ）の
電圧値（電圧分解能）は、 ＬＳＢ＝（ＶＲ２−ＶＲ１）／（ＤＲ２−ＤＲ４） ＝１０００ｍＶ／１００＝１０ｍＶ となる。従って、最小電圧信号ＶＲ１と電圧信号Ｖinと
の差をＶＳとし、最小電圧信号ＶＲ１から最大電圧信号
ＶＲ２までの電圧に対してデジタルデータＤＯ１が直線
的に変化するとすると、電圧信号Ｖinと最小電圧信号Ｖ
Ｒ１との差電圧は、 ＶＳ＝ＬＳＢ・（ＤＶin−ＤＲ１） となり、電圧信号Ｖinは、 Ｖin＝ＶＲ１＋ＬＳＢ・（ＤＶin−ＤＲ１） により求めることができる。
【００３９】図９はこうした補正動作を実現するために
構成された第３実施例のＡ／Ｄ変換回路を表す概略構成
図であり、図１０はその動作を表すタイムチャートであ
る。図に示す如く、本実施例のＡ／Ｄ変換回路には、上
記各実施例と同様に構成されたパルス位相差符号化回路
５２と、制御回路５４とが備えられている。
構成された第３実施例のＡ／Ｄ変換回路を表す概略構成
図であり、図１０はその動作を表すタイムチャートであ
る。図に示す如く、本実施例のＡ／Ｄ変換回路には、上
記各実施例と同様に構成されたパルス位相差符号化回路
５２と、制御回路５４とが備えられている。
【００４０】制御回路５４は、発振周波数をデジタル制
御可能なデジタル制御発振回路５６と、デジタル制御発
振回路５６からの発振信号ＣＫをカウントするカウンタ
５８と、カウンタ５８のカウント値に基づきパルス信号
ＰＡ，ＰＢを発生すると共に、パルス信号ＰＢ立ち上げ
後の任意のタイミングで順次３段階に変化する切換信号
ＳＥＬ３を発生するデコーダ６０とにより構成され、デ
ジタル制御発振回路５６の発振周波数を外部から制御す
ることにより、パルス信号ＰＡ，ＰＢの立上がり間隔Ｔ
ｃを制御できるようにされている。
御可能なデジタル制御発振回路５６と、デジタル制御発
振回路５６からの発振信号ＣＫをカウントするカウンタ
５８と、カウンタ５８のカウント値に基づきパルス信号
ＰＡ，ＰＢを発生すると共に、パルス信号ＰＢ立ち上げ
後の任意のタイミングで順次３段階に変化する切換信号
ＳＥＬ３を発生するデコーダ６０とにより構成され、デ
ジタル制御発振回路５６の発振周波数を外部から制御す
ることにより、パルス信号ＰＡ，ＰＢの立上がり間隔Ｔ
ｃを制御できるようにされている。
【００４１】また本実施例のＡ／Ｄ変換回路には、制御
回路５４からの切換信号ＳＥＬ３により切り換えられ
て、パルス位相差符号化回路５２の入力端子５２ａに、
Ａ／Ｄ変換用の電圧信号Ｖinと最小電圧信号ＶＲ１と最
大電圧信号ＶＲ２との何れか一つを入力する電圧切換ス
イッチ６２、パルス位相差符号化回路３２から出力され
るデジタルデータＤＯ１の内、各電圧信号Ｖin，ＶＲ
１，ＶＲ２に対応したデジタルデータＤＶin，ＤＲ１，
ＤＲ２を各々記憶する３個のレジスタ６４，６６，６
８、及び、制御回路５４からの切換信号ＳＥＬ３により
切り換えられて、パルス位相差符号化回路５２から出力
されるデジタルデータＤＯ１を上記各レジスタ６４，６
６，６８に順次入力するデータ切換スイッチ７０、が備
えられている。
回路５４からの切換信号ＳＥＬ３により切り換えられ
て、パルス位相差符号化回路５２の入力端子５２ａに、
Ａ／Ｄ変換用の電圧信号Ｖinと最小電圧信号ＶＲ１と最
大電圧信号ＶＲ２との何れか一つを入力する電圧切換ス
イッチ６２、パルス位相差符号化回路３２から出力され
るデジタルデータＤＯ１の内、各電圧信号Ｖin，ＶＲ
１，ＶＲ２に対応したデジタルデータＤＶin，ＤＲ１，
ＤＲ２を各々記憶する３個のレジスタ６４，６６，６
８、及び、制御回路５４からの切換信号ＳＥＬ３により
切り換えられて、パルス位相差符号化回路５２から出力
されるデジタルデータＤＯ１を上記各レジスタ６４，６
６，６８に順次入力するデータ切換スイッチ７０、が備
えられている。
【００４２】そして、レジスタ６６，６８に格納された
最小電圧信号ＶＲ１と最大電圧信号ＶＲ２とに夫々対応
したデジタルデータＤＲ２とＤＲ１との差が常に一定値
ＤＢＳに保たれるように、パルス信号ＰＡとパルス信号
ＰＢとの立上がり間隔Ｔｃを制御するために、以下の処
理が行なわれる。
最小電圧信号ＶＲ１と最大電圧信号ＶＲ２とに夫々対応
したデジタルデータＤＲ２とＤＲ１との差が常に一定値
ＤＢＳに保たれるように、パルス信号ＰＡとパルス信号
ＰＢとの立上がり間隔Ｔｃを制御するために、以下の処
理が行なわれる。
【００４３】即ち、まず減算器７２により、レジスタ６
６，６８に記憶されたデジタルデータＤＲ１とＤＲ２の
差△ＤＲ１２（＝ＤＲ２−ＤＲ１）を求め、次に減算器
７４により、この差△ＤＲ１２と、パルス信号ＰＡとパ
ルス信号ＰＢとの立上がり間隔Ｔｃを決定する基準デー
タＤＢＳとの差ＤＣ１（＝ＤＢＳ−△Ｄ１２）を求め
る。そしてこの算出結果ＤＣ１を、デジタルループフィ
ルタ７６に入力して、デジタルループフィルタ７６か
ら、ＤＣ１から高周波のノイズを除去したデータＤＣ２
を出力させ、加算器７８により、このデータＤＣ２と、
デジタル制御発振回路５６の発振周波数を決定する制御
データＤＣ３とを加算し、その加算結果を制御データＤ
Ｃ３をストアするレジスタ８０に入力することにより、
制御データＤＣ３を補正する。
６，６８に記憶されたデジタルデータＤＲ１とＤＲ２の
差△ＤＲ１２（＝ＤＲ２−ＤＲ１）を求め、次に減算器
７４により、この差△ＤＲ１２と、パルス信号ＰＡとパ
ルス信号ＰＢとの立上がり間隔Ｔｃを決定する基準デー
タＤＢＳとの差ＤＣ１（＝ＤＢＳ−△Ｄ１２）を求め
る。そしてこの算出結果ＤＣ１を、デジタルループフィ
ルタ７６に入力して、デジタルループフィルタ７６か
ら、ＤＣ１から高周波のノイズを除去したデータＤＣ２
を出力させ、加算器７８により、このデータＤＣ２と、
デジタル制御発振回路５６の発振周波数を決定する制御
データＤＣ３とを加算し、その加算結果を制御データＤ
Ｃ３をストアするレジスタ８０に入力することにより、
制御データＤＣ３を補正する。
【００４４】この結果、△Ｄ１２と基準データＤＢＳと
の差ＤＣ１が正のときは、現在の制御データＤＣ３に正
のデータＤＣ２が加算されるため、デジタル制御発振回
路５６に入力される制御データＤＣ３が増加して、デジ
タル制御発振回路５６の発振周波数が上昇し、パルス信
号ＰＡとパルス信号ＰＢとの立上がり間隔Ｔｃが小さく
なる。逆に、△ＤＲ１２と基準データＤＢＳとの差ＤＣ
１が負のときは、現在の制御データＤＣ３に負のデータ
ＤＣ２が加算されるため、デジタル制御発振回路５６に
入力される制御データＤＣ３が減少して、デジタル制御
発振回路５６の発振周波数が減少し、パルス信号ＰＡと
パルス信号ＰＢとの立上がり間隔Ｔｃが大きくなる。
の差ＤＣ１が正のときは、現在の制御データＤＣ３に正
のデータＤＣ２が加算されるため、デジタル制御発振回
路５６に入力される制御データＤＣ３が増加して、デジ
タル制御発振回路５６の発振周波数が上昇し、パルス信
号ＰＡとパルス信号ＰＢとの立上がり間隔Ｔｃが小さく
なる。逆に、△ＤＲ１２と基準データＤＢＳとの差ＤＣ
１が負のときは、現在の制御データＤＣ３に負のデータ
ＤＣ２が加算されるため、デジタル制御発振回路５６に
入力される制御データＤＣ３が減少して、デジタル制御
発振回路５６の発振周波数が減少し、パルス信号ＰＡと
パルス信号ＰＢとの立上がり間隔Ｔｃが大きくなる。
【００４５】また次に本実施例のＡ／Ｄ変換回路では、
減算器８２により、レジスタ６４に記憶された電圧信号
Ｖinに対応したデジタルデータＤＶinと、レジスタ６６
に記憶された最小電圧信号ＶＲ１に対応したデジタルデ
ータＤＲ１との差ＤＯ３（＝ＤＶin−ＤＲ１）が算出さ
れ、更に補正用ＲＯＭ８４により、この算出結果ＤＯ３
が補正されて、デジタルデータＤＯ４が出力される。
減算器８２により、レジスタ６４に記憶された電圧信号
Ｖinに対応したデジタルデータＤＶinと、レジスタ６６
に記憶された最小電圧信号ＶＲ１に対応したデジタルデ
ータＤＲ１との差ＤＯ３（＝ＤＶin−ＤＲ１）が算出さ
れ、更に補正用ＲＯＭ８４により、この算出結果ＤＯ３
が補正されて、デジタルデータＤＯ４が出力される。
【００４６】即ち、減算器８２は、ＤＶinからＤＲ１を
減じることで、最小電圧信号ＶＲ１を基準として、電圧
信号Ｖinに対応したデジタルデータＤＯ３を求めるため
のものであるが、その算出結果ＤＯ３は、パルス周回回
路内の反転回路の特性により、図１１に示す如く電圧信
号Ｖinの変化に対してリニアに変化しないため、本実施
例では、この特性に対応した補正値を補正用ＲＯＭ８４
内に格納しておき、この補正値によりデジタルデータＤ
Ｏ３を補正して、電圧信号Ｖinの変化に対してリニアに
変化するデジタルデータＤＯ４が得られるようにしてい
る。
減じることで、最小電圧信号ＶＲ１を基準として、電圧
信号Ｖinに対応したデジタルデータＤＯ３を求めるため
のものであるが、その算出結果ＤＯ３は、パルス周回回
路内の反転回路の特性により、図１１に示す如く電圧信
号Ｖinの変化に対してリニアに変化しないため、本実施
例では、この特性に対応した補正値を補正用ＲＯＭ８４
内に格納しておき、この補正値によりデジタルデータＤ
Ｏ３を補正して、電圧信号Ｖinの変化に対してリニアに
変化するデジタルデータＤＯ４が得られるようにしてい
る。
【００４７】なおデジタルデータＤＯ３が電圧信号Ｖin
の変化に対してリニアに変化しないのは、パルス周回回
路を構成している否定論理積回路ＮＡＮＤやインバータ
ＩＮＶの遅延時間が、電源電圧の変化に対して１対１に
変化しないためである。以上説明したように、本実施例
のＡ／Ｄ変換回路においては、減算器７２，７４、デジ
タルループフィルタ７６、加算器７８、レジスタ８０、
及びデジタル制御発振回路５６により、デジタルＰＬＬ
を構成し、デジタルデータＤＲ１，ＤＲ２の差△Ｄ１２
が基準データＤＢＳ（一定値：１００）となるように、
制御回路５４から出力されるパルス信号ＰＡとパルス信
号ＰＢとの立上がり間隔Ｔｃを制御している。このため
温度変化等によりパルス位相差符号化回路内の反転回路
の反転動作時間が変化しても、常に電圧信号Ｖinに対応
したデジタルデータＤＯ３を得ることができる。また本
実施例では、デジタルデータＤＯ３を補正する補正用Ｒ
ＯＭ８４を備えているため、電圧信号Ｖinの変化に対し
て１対１に変化するデジタルデータＤＯ４を得ることが
できる。
の変化に対してリニアに変化しないのは、パルス周回回
路を構成している否定論理積回路ＮＡＮＤやインバータ
ＩＮＶの遅延時間が、電源電圧の変化に対して１対１に
変化しないためである。以上説明したように、本実施例
のＡ／Ｄ変換回路においては、減算器７２，７４、デジ
タルループフィルタ７６、加算器７８、レジスタ８０、
及びデジタル制御発振回路５６により、デジタルＰＬＬ
を構成し、デジタルデータＤＲ１，ＤＲ２の差△Ｄ１２
が基準データＤＢＳ（一定値：１００）となるように、
制御回路５４から出力されるパルス信号ＰＡとパルス信
号ＰＢとの立上がり間隔Ｔｃを制御している。このため
温度変化等によりパルス位相差符号化回路内の反転回路
の反転動作時間が変化しても、常に電圧信号Ｖinに対応
したデジタルデータＤＯ３を得ることができる。また本
実施例では、デジタルデータＤＯ３を補正する補正用Ｒ
ＯＭ８４を備えているため、電圧信号Ｖinの変化に対し
て１対１に変化するデジタルデータＤＯ４を得ることが
できる。
【００４８】なお本実施例では、補正用ＲＯＭ８４を、
電圧信号Ｖinの変化に対して１対１に変化するデジタル
データＤＯ４を得るために使用したが、補正用ＲＯＭ８
４に格納する補正値データを変更することにより、例え
ばｓｉｎ曲線等、デジタルデータＤＯ４の特性を任意に
設定することができる。
電圧信号Ｖinの変化に対して１対１に変化するデジタル
データＤＯ４を得るために使用したが、補正用ＲＯＭ８
４に格納する補正値データを変更することにより、例え
ばｓｉｎ曲線等、デジタルデータＤＯ４の特性を任意に
設定することができる。
【００４９】また本実施例では、制御回路５４内の発振
回路に、デジタル制御発振回路５６を使用しているた
め、発振回路の発振周波数を制御するための制御信号と
して、デジタルデータをそのまま使用することができ、
回路構成を簡素化できる。つまり、本実施例のようにＰ
ＬＬを構成する場合、発振回路にアナログの周波数可変
発振回路（ＶＣＯ）を使用することもできる。しかしこ
の場合には、制御データＤＣ３をアナログ電圧に変換す
るためのＤ／Ａ変換回路が必要となり、本実施例のよう
に、制御データＤＣ３をそのまま発振回路５６に入力す
ることができない。
回路に、デジタル制御発振回路５６を使用しているた
め、発振回路の発振周波数を制御するための制御信号と
して、デジタルデータをそのまま使用することができ、
回路構成を簡素化できる。つまり、本実施例のようにＰ
ＬＬを構成する場合、発振回路にアナログの周波数可変
発振回路（ＶＣＯ）を使用することもできる。しかしこ
の場合には、制御データＤＣ３をアナログ電圧に変換す
るためのＤ／Ａ変換回路が必要となり、本実施例のよう
に、制御データＤＣ３をそのまま発振回路５６に入力す
ることができない。
【００５０】なお発振周波数をデジタル制御可能な発振
回路としては、従来より、水晶発振器等の固定発振器か
らの発振信号を分周・トリガリングする発振回路が知ら
れているが、こうした従来のデジタル制御発振回路で
は、クロック信号を分周することにより所望の発振信号
を得るため、発振周波数が１００ｋＨｚ以下の低周波数
であるため、本願出願人が特願平３−２５８０３９号に
より提案したデジタル制御発振回路を使用することが望
ましい。
回路としては、従来より、水晶発振器等の固定発振器か
らの発振信号を分周・トリガリングする発振回路が知ら
れているが、こうした従来のデジタル制御発振回路で
は、クロック信号を分周することにより所望の発振信号
を得るため、発振周波数が１００ｋＨｚ以下の低周波数
であるため、本願出願人が特願平３−２５８０３９号に
より提案したデジタル制御発振回路を使用することが望
ましい。
【００５１】つまり、上記提案のデジタル制御発振回路
は、本実施例のパルス周回回路と同様に多数の反転回路
をリング状に連結したリングオシレータを備え、リング
オシレータ内でのパルス信号の周回回数から、発振信号
ＣＫの出力周期を計測することにより、発振周波数を制
御するものであるため、発振信号ＣＫの出力周期を反転
回路の反転動作時間を１単位として制御することがで
き、発振周波数を数十ＭＨｚまで任意の値に制御できる
ため、上記実施例のデジタル制御発振回路５６に適用す
れば、パルス信号ＰＡとパルス信号ＰＢとの立上がりタ
イミングの制御精度を向上して、電圧信号Ｖinをより正
確にＡ／Ｄ変換することができるようになる。
は、本実施例のパルス周回回路と同様に多数の反転回路
をリング状に連結したリングオシレータを備え、リング
オシレータ内でのパルス信号の周回回数から、発振信号
ＣＫの出力周期を計測することにより、発振周波数を制
御するものであるため、発振信号ＣＫの出力周期を反転
回路の反転動作時間を１単位として制御することがで
き、発振周波数を数十ＭＨｚまで任意の値に制御できる
ため、上記実施例のデジタル制御発振回路５６に適用す
れば、パルス信号ＰＡとパルス信号ＰＢとの立上がりタ
イミングの制御精度を向上して、電圧信号Ｖinをより正
確にＡ／Ｄ変換することができるようになる。
【００５２】
【発明の効果】以上説明したように請求項１に記載のＡ
／Ｄ変換回路によれば、従来のように電圧信号を増幅す
るアナログ増幅回路を使用することなく、電圧信号の微
小な変化を数値化することができるため、周囲温度が高
温であっても正常にＡ／Ｄ変換を行なうことが可能とな
る。またパルス周回回路の動作時間を長く設定して、パ
ルス信号の周回回数を増加すればするほど、Ａ／Ｄ変換
結果の分解能を高くできるため、その分解能を任意に設
定することができ、しかも同一分解能のＡ／Ｄ変換結果
を得るのに要する時間を、従来に比べて短くすることが
できる。また従来のようにアナログ増幅回路を使用する
必要がないので、低コスト化、低消費電力化を図ること
も可能である。
／Ｄ変換回路によれば、従来のように電圧信号を増幅す
るアナログ増幅回路を使用することなく、電圧信号の微
小な変化を数値化することができるため、周囲温度が高
温であっても正常にＡ／Ｄ変換を行なうことが可能とな
る。またパルス周回回路の動作時間を長く設定して、パ
ルス信号の周回回数を増加すればするほど、Ａ／Ｄ変換
結果の分解能を高くできるため、その分解能を任意に設
定することができ、しかも同一分解能のＡ／Ｄ変換結果
を得るのに要する時間を、従来に比べて短くすることが
できる。また従来のようにアナログ増幅回路を使用する
必要がないので、低コスト化、低消費電力化を図ること
も可能である。
【００５３】また次に請求項２に記載のＡ／Ｄ変換装置
においては、電圧信号入力端子に基準電圧信号を入力し
たときに得られるＡ／Ｄ変換結果と電圧信号入力端子に
Ａ／Ｄ変換用の電圧信号を入力したときに得られるＡ／
Ｄ変換結果との比をとることにより、電圧信号のＡ／Ｄ
変換結果を補正するため、反転回路の反転動作時間が温
度変化等の電源電圧以外の要因によって変化しても、電
圧信号を正確にデジタルデータに変換することが可能と
なる。
においては、電圧信号入力端子に基準電圧信号を入力し
たときに得られるＡ／Ｄ変換結果と電圧信号入力端子に
Ａ／Ｄ変換用の電圧信号を入力したときに得られるＡ／
Ｄ変換結果との比をとることにより、電圧信号のＡ／Ｄ
変換結果を補正するため、反転回路の反転動作時間が温
度変化等の電源電圧以外の要因によって変化しても、電
圧信号を正確にデジタルデータに変換することが可能と
なる。
【００５４】また更に請求項３に記載のＡ／Ｄ変換回路
においては、第１の基準電圧信号及び第２の基準電圧信
号のＡ／Ｄ変換結果の偏差が所定値となるように、サン
プリングタイミングを決定する周波数可変発振回路の発
振周波数を制御しているため、反転回路の反転動作時間
が温度変化等の電源電圧以外の要因によって変化して
も、常に電圧信号に対応したデジタルデータを得ること
ができるようになり、しかも、デジタルデータの電圧分
解能を容易に且つ確実に設定することができる。
においては、第１の基準電圧信号及び第２の基準電圧信
号のＡ／Ｄ変換結果の偏差が所定値となるように、サン
プリングタイミングを決定する周波数可変発振回路の発
振周波数を制御しているため、反転回路の反転動作時間
が温度変化等の電源電圧以外の要因によって変化して
も、常に電圧信号に対応したデジタルデータを得ること
ができるようになり、しかも、デジタルデータの電圧分
解能を容易に且つ確実に設定することができる。
【図１】第１実施例のＡ／Ｄ変換回路の構成を表す概略
構成図である。
構成図である。
【図２】制御回路４の構成を表すブロック図である。
【図３】第１実施例のＡ／Ｄ変換回路の動作を表すタイ
ムチャートである。
ムチャートである。
【図４】Ａ／Ｄ変換回路をセンサの信号検出回路として
用いた場合の電気回路図である。
用いた場合の電気回路図である。
【図５】Ａ／Ｄ変換回路をセンサの信号検出回路として
用いた場合の信号処理の一例を説明するタイムチャート
である。
用いた場合の信号処理の一例を説明するタイムチャート
である。
【図６】第２実施例のＡ／Ｄ変換回路の構成を表す概略
構成図である。
構成図である。
【図７】第２実施例のＡ／Ｄ変換回路の動作を表すタイ
ムチャートである。
ムチャートである。
【図８】第３実施例のＡ／Ｄ変換回路の動作原理を説明
する説明図である。
する説明図である。
【図９】第３実施例のＡ／Ｄ変換回路の構成を表す概略
構成図である。
構成図である。
【図１０】第３実施例のＡ／Ｄ変換回路の動作を表すタ
イムチャートである。
イムチャートである。
【図１１】第３実施例のＡ／Ｄ変換回路における補正用
ＲＯＭの動作を説明する説明図である。
ＲＯＭの動作を説明する説明図である。
２，３２，５２…パルス位相差符号化回路 ２ａ，３２ａ，５２ａ…入力端子 ４，３４，５４…
制御回路 １０…パルス周回回路 １０ａ…電源ライン １２，２４，５８…カウンタ １４…ラッチ回路 １６…パルスセレクタ １８…エンコーダ ２０…
データ出力ライン ２２…発振器 ２６，６０…デコーダ ３６，６２
…電圧切換スイッチ ３８，４０，６４，６６，６８，８０…レジスタ ４２，７０…データ切換スイッチ ４４…除算器 ５６…デジタル制御発振回路 ７２，７４，８２…減
算器 ７６…デジタルループフィルタ ７８…加算器
制御回路 １０…パルス周回回路 １０ａ…電源ライン １２，２４，５８…カウンタ １４…ラッチ回路 １６…パルスセレクタ １８…エンコーダ ２０…
データ出力ライン ２２…発振器 ２６，６０…デコーダ ３６，６２
…電圧切換スイッチ ３８，４０，６４，６６，６８，８０…レジスタ ４２，７０…データ切換スイッチ ４４…除算器 ５６…デジタル制御発振回路 ７２，７４，８２…減
算器 ７６…デジタルループフィルタ ７８…加算器
Claims (3)
- 【請求項１】 アナログの電圧信号を、二進数のデジタ
ルデータに変換するＡ／Ｄ変換回路であって、 入力信号を反転して出力すると共に反転動作時間が電源
電圧により変化する反転回路が奇数個リング状に連結さ
れると共に、該反転回路の一つが反転動作を外部から制
御可能な起動用反転回路として構成され、該起動用反転
回路の動作開始に伴いパルス信号を周回させるパルス周
回回路と、 該パルス周回回路内の各反転回路の電源ラインに接続さ
れ、上記電圧信号を各反転回路の電源電圧として印加す
る電圧信号入力端子と、 上記パルス周回回路内での上記パルス信号の周回回数を
カウントし、該カウント結果を二進数デジタルデータと
して出力するカウンタと、 上記各反転回路からの出力信号に基づき上記パルス周回
回路内での上記パルス信号の周回位置を検出し、該周回
位置に応じた二進数デジタルデータを発生する周回位置
検出手段と、 上記起動用反転回路を動作させて上記パルス周回回路の
周回動作を起動し、その後所定時間経過した時点で上記
周回位置検出手段を動作させる制御手段と、 上記周回位置検出手段からの二進数デジタルデータを下
位ビット，上記カウンタからの二進数デジタルデータを
上位ビットとする複数ビットのデジタルデータをＡ／Ｄ
変換結果として出力するデータ出力ラインと、 を備えたことを特徴とするＡ／Ｄ変換回路。 - 【請求項２】 請求項１に記載のＡ／Ｄ変換回路に、更
に、 上記電圧信号入力端子に、Ａ／Ｄ変換用の電圧信号と予
め設定された基準電圧信号とを切り換えて入力する入力
電圧切換手段と、 該入力電圧切換手段によって上記電圧信号入力端子に基
準電圧信号が入力されたときに上記データ出力ラインか
ら出力されるデジタルデータを記憶する記憶手段と、 上記入力電圧切り換え手段によって上記電圧信号入力端
子にＡ／Ｄ変換用の電圧信号が入力されたときに上記デ
ータ出力ラインから出力されるデジタルデータを、上記
記憶手段に記憶されたデジタルデータにて除算し、該除
算結果をＡ／Ｄ変換結果を表すデータとして出力する除
算回路と、 を設けたことを特徴とするＡ／Ｄ変換回路。 - 【請求項３】 請求項１に記載のＡ／Ｄ変換回路におい
て、 制御回路を、発振周波数を制御可能な周波数可変発振回
路と、該周波数可変発振回路からの発振信号をカウント
し、該カウント結果に基づき、上記パルス周回回路の起
動タイミング、及び上記周回位置検出手段の動作タイミ
ングを決定するタイミング設定手段と、により構成し、
更に、 上記電圧信号入力端子に、Ａ／Ｄ変換用の電圧信号、Ａ
／Ｄ変換対象となる第１の基準電圧信号、及び第２の基
準電圧信号を、選択的に入力する入力電圧選択手段と、 該入力電圧選択手段によって上記電圧信号入力端子に第
１の基準電圧信号が入力されたときに上記データ出力ラ
インから出力されるデジタルデータを記憶する第１の記
憶手段と、 上記入力電圧選択手段によって上記電圧信号入力端子に
第２の基準電圧信号が入力されたときに上記データ出力
ラインから出力されるデジタルデータを記憶する第２の
記憶手段と、 上記第１の記憶手段及び第２の記憶手段に夫々記憶され
たデジタルデータの偏差を求め、該偏差が予め設定され
た所定値となるように上記周波数可変発振回路の発振周
波数を制御する発振周波数制御手段と、 上記入力電圧選択手段によって上記電圧信号入力端子に
Ａ／Ｄ変換用の電圧信号が入力されたときに上記データ
出力ラインから出力されるデジタルデータと上記第１の
記憶手段又は第２の記憶手段に記憶されたデジタルデー
タとの偏差を求め、該偏差をＡ／Ｄ変換結果を表すデー
タとして出力する偏差算出手段と、 を設けたことを特徴とするＡ／Ｄ変換回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4058027A JP3064644B2 (ja) | 1992-03-16 | 1992-03-16 | Ａ／ｄ変換回路 |
| DE69320853T DE69320853T2 (de) | 1992-03-16 | 1993-03-15 | Schaltung zur Analog-/Digital-Umwandlung |
| EP93104187A EP0561331B1 (en) | 1992-03-16 | 1993-03-15 | Analog-to-digital converting circuit |
| US08/031,262 US5396247A (en) | 1992-03-16 | 1993-03-15 | Analog-to-digital conversion circuit having a pulse circulating portion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4058027A JP3064644B2 (ja) | 1992-03-16 | 1992-03-16 | Ａ／ｄ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05259907A true JPH05259907A (ja) | 1993-10-08 |
| JP3064644B2 JP3064644B2 (ja) | 2000-07-12 |
Family
ID=13072470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4058027A Expired - Lifetime JP3064644B2 (ja) | 1992-03-16 | 1992-03-16 | Ａ／ｄ変換回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5396247A (ja) |
| EP (1) | EP0561331B1 (ja) |
| JP (1) | JP3064644B2 (ja) |
| DE (1) | DE69320853T2 (ja) |
Cited By (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH104353A (ja) * | 1996-06-17 | 1998-01-06 | Denso Corp | Ａ／ｄ変換器 |
| US6255976B1 (en) | 1999-01-28 | 2001-07-03 | Denso Corporation | Low-frequency noise removing method and a related CMOS sensing circuit |
| US6307496B1 (en) * | 1999-10-04 | 2001-10-23 | Denso Corporation | Sensing apparatus including an A/D conversion circuit for detecting a physical quantity |
| US6456954B1 (en) | 1999-02-24 | 2002-09-24 | Denso Corporation | Sensing apparatus for detecting a physical quantity, including memory circuits storing characteristics adjusting data |
| US6466151B2 (en) | 2000-10-11 | 2002-10-15 | Denso Corporation | A/D converter |
| US6509861B2 (en) | 2001-01-16 | 2003-01-21 | Denso Corporation | Method and apparatus for providing a moving filter |
| JP2003046390A (ja) * | 2001-07-31 | 2003-02-14 | Denso Corp | フィルタリング方法及びフィルタ機能を有するａ／ｄ変換装置 |
| JP2004007385A (ja) * | 2002-04-24 | 2004-01-08 | Denso Corp | Ａ／ｄ変換方法及び装置 |
| US6710685B1 (en) | 2001-03-07 | 2004-03-23 | Matthew J. Sciarrino | Waveguide interconnection system |
| JP2004357030A (ja) * | 2003-05-29 | 2004-12-16 | Denso Corp | Ａ／ｄ変換方法及び装置 |
| US6850178B2 (en) | 2001-07-13 | 2005-02-01 | Denso Corporation | Analog-to-digital conversion method and device |
| JP2005512493A (ja) * | 2001-12-07 | 2005-04-28 | ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・コロラド，ア・ボディー・コーポレイト | 高周波数電源用デジタル制御器 |
| US6891491B2 (en) | 2003-03-05 | 2005-05-10 | Denso Corporation | Method and apparatus for correction of A/D converted output data |
| US6940443B2 (en) | 2003-09-17 | 2005-09-06 | Denso Corporation | Analog to digital converter with a pulse delay circuit |
| US7030803B2 (en) | 2004-02-09 | 2006-04-18 | Denso Corporation | Analog-to-digital converter and method of analog-to-digital conversion |
| JP2006279839A (ja) * | 2005-03-30 | 2006-10-12 | Denso Corp | Ａ／ｄ変換装置、およびａ／ｄ変換装置を備えたセンサ装置 |
| WO2006126338A1 (ja) * | 2005-05-27 | 2006-11-30 | Fuetrek Co., Ltd | アナログデジタルコンバータ |
| JP2007104475A (ja) * | 2005-10-06 | 2007-04-19 | Denso Corp | Ａ／ｄ変換方法及び装置 |
| US7248197B2 (en) | 2005-06-27 | 2007-07-24 | Denso Corporation | A/D converter that is implemented using only digital circuit components and digital signal processing |
| US7292175B2 (en) | 2005-04-21 | 2007-11-06 | Denso Corporation | Method of testing A/D converter circuit and A/D converter circuit |
| US7310575B2 (en) | 2005-12-26 | 2007-12-18 | Denso Corporation | Apparatus for processing sensor signal from knock sensor of internal combustion engine |
| US7345614B2 (en) | 2005-11-08 | 2008-03-18 | Denso Corporation | Analog to digital converter with a series of inverting elements |
| US7355544B2 (en) | 2005-11-30 | 2008-04-08 | Denso Corporation | TAD A/D converter in which pulse delay circuit is initialized prior to each conversion operation for deriving an output digital value |
| US7423574B2 (en) | 2006-05-22 | 2008-09-09 | Denso Corporation | Analog-to-digital converter with pulse delay circuit |
| US7450049B2 (en) | 2006-05-15 | 2008-11-11 | Denso Corporation | Digitization apparatus |
| DE102008040387A1 (de) | 2007-07-17 | 2009-01-22 | Denso Corp., Kariya-shi | Analog/Digital-Wandler mit einer Reihe von Verzögerungseinheiten |
| WO2009110172A1 (ja) * | 2008-03-04 | 2009-09-11 | パナソニック株式会社 | 時間デジタル変換器、デジタルｐｌｌ周波数シンセサイザ、送受信装置、受信装置 |
| DE102009007507A1 (de) | 2008-02-06 | 2009-09-24 | Denso Corporation, Kariya-City | Analog-Digital-Wandlungsvorrichtung mit geringerer Temperaturabhängigkeit |
| US7595686B2 (en) | 2001-11-09 | 2009-09-29 | The Regents Of The University Of Colorado | Digital controller for high-frequency switching power supplies |
| DE102009016259A1 (de) | 2008-04-04 | 2009-10-22 | Denso Corporation, Kariya-City | Spannungserfassungsvorrichtung mit einem spannungsgesteuerten Oszillator und Batteriezustandssteuerungssystem |
| WO2009136627A1 (ja) * | 2008-05-07 | 2009-11-12 | オリンパス株式会社 | Ａ／ｄ変換回路 |
| WO2009145119A1 (ja) * | 2008-05-26 | 2009-12-03 | オリンパス株式会社 | Ａ／ｄ変換回路および固体撮像装置 |
| US7671313B2 (en) | 2005-04-05 | 2010-03-02 | Denso Corporation | Image sensor and control method of the image sensor |
| DE102010002974A1 (de) | 2009-03-19 | 2010-09-23 | Denso Corporation, Kariya-City | Verfahren zum Anordnen von Verzögerungseinheiten einer Impulsverzögerungsschaltung auf einer programmierbaren Logikvorrichtung |
| JP2010259117A (ja) * | 2010-08-18 | 2010-11-11 | Denso Corp | Ａ／ｄ変換方法及び装置 |
| JP2011024023A (ja) * | 2009-07-16 | 2011-02-03 | Olympus Corp | 時間ａｄ変換器及び固体撮像装置 |
| JP2011050112A (ja) * | 2010-12-06 | 2011-03-10 | Denso Corp | Ａ／ｄ変換方法及び装置 |
| US7932848B2 (en) | 2008-12-12 | 2011-04-26 | Denso Corporation | Pulse delay circuit and A/D converter including same |
| US7977994B2 (en) | 2007-06-15 | 2011-07-12 | The Regents Of The University Of Colorado, A Body Corporate | Digital pulse-width-modulator with discretely adjustable delay line |
| JP2011193251A (ja) * | 2010-03-15 | 2011-09-29 | Olympus Corp | Ａ／ｄ変換回路 |
| JP2011193674A (ja) * | 2010-03-16 | 2011-09-29 | Fuji Electric Co Ltd | デジタル制御ｄｃ／ｄｃコンバータ |
| JP2012004928A (ja) * | 2010-06-18 | 2012-01-05 | Fujitsu Ltd | Ａｄ変換回路およびａｄ変換方法 |
| US8134485B2 (en) | 2009-08-21 | 2012-03-13 | Denso Corporation | Device for converting analog signal into digital values and correcting the values |
| JP2012100161A (ja) * | 2010-11-04 | 2012-05-24 | Olympus Corp | Ａ／ｄ変換装置 |
| JP2012120045A (ja) * | 2010-12-02 | 2012-06-21 | Olympus Corp | パルス走行位置検出回路、ａ／ｄ変換回路および固体撮像素子 |
| JP2012231442A (ja) * | 2010-08-24 | 2012-11-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2013066119A (ja) * | 2011-09-20 | 2013-04-11 | Denso Corp | Ａｄ変換装置 |
| US8436756B2 (en) | 2008-05-30 | 2013-05-07 | Olympus Corporation | A/D conversion device and servo control device |
| JP2013192204A (ja) * | 2012-02-16 | 2013-09-26 | Handotai Rikougaku Kenkyu Center:Kk | マルチビットのデルタシグマ型タイムデジタイザ回路及びその校正方法 |
| US8581767B2 (en) | 2009-03-30 | 2013-11-12 | Olympus Corporation | Correction signal generator and analog-to-digital converter |
| US8593323B2 (en) | 2009-04-09 | 2013-11-26 | Olympus Corporation | A/D conversion device |
| JP2015167278A (ja) * | 2014-03-03 | 2015-09-24 | 株式会社デンソー | Ａ／ｄ変換装置の出力切替方法及びａ／ｄ変換装置 |
| JP2015192397A (ja) * | 2014-03-28 | 2015-11-02 | 株式会社デンソー | Ａ／ｄ変換装置 |
| US9553751B2 (en) | 2015-05-14 | 2017-01-24 | Denso Corporation | Demodulation device |
| US9577661B2 (en) | 2015-05-14 | 2017-02-21 | Denso Corporation | Voltage-controlled oscillator and analog-digital converter |
| JPWO2016139958A1 (ja) * | 2015-03-05 | 2017-04-27 | 国立大学法人 千葉大学 | 半導体集積回路及び遅延測定回路 |
| JP2017123736A (ja) * | 2016-01-07 | 2017-07-13 | 株式会社デンソー | 電流検出装置、及び電流検出装置を備える回転電機の制御装置 |
| DE102017208561A1 (de) | 2016-05-20 | 2017-11-23 | Denso Corporation | Gyrosensor-vorrichtung |
| DE102004035503B4 (de) * | 2003-07-22 | 2018-05-09 | Denso Corporation | Nichtlinearitätskorrekturverfahren und -vorrichtung für Ausgangsdaten einer A/D-Wandlung |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3322067B2 (ja) * | 1995-04-24 | 2002-09-09 | 株式会社デンソー | 物理量検出装置 |
| JP3435979B2 (ja) * | 1996-04-26 | 2003-08-11 | 株式会社デンソー | 物理量検出装置 |
| US6346907B1 (en) * | 1998-08-07 | 2002-02-12 | Agere Systems Guardian Corp. | Analog-to-digital converter having voltage to-time converter and time digitizer, and method for using same |
| US6486805B1 (en) * | 2000-06-09 | 2002-11-26 | Lsi Logic Corporation | Frequency to digital converter |
| JP2003273735A (ja) | 2002-03-12 | 2003-09-26 | Denso Corp | Ａ／ｄ変換方法及び装置 |
| JP4000879B2 (ja) * | 2002-03-26 | 2007-10-31 | 株式会社デンソー | 磁気センサ装置 |
| US6621442B1 (en) | 2002-06-24 | 2003-09-16 | Charles Douglas Murphy | Analog-to-digital conversion with piece-wise non-linear reference waveforms |
| US7149903B1 (en) * | 2002-12-18 | 2006-12-12 | National Semiconductor Corporation | System and method for signal delay in an adaptive voltage scaling slack detector |
| US6958721B2 (en) * | 2003-09-18 | 2005-10-25 | The Regents Of The University Of Colorado | Matched delay line voltage converter |
| JP4442508B2 (ja) * | 2005-04-28 | 2010-03-31 | 株式会社デンソー | Ａ／ｄ変換装置 |
| US7106239B1 (en) * | 2005-08-03 | 2006-09-12 | Qualcomm Incorporated | Rail-to-rail delay line for time analog-to-digital converters |
| WO2007120361A2 (en) * | 2005-12-27 | 2007-10-25 | Multigig Inc. | Rotary clock flash analog to digital converter system and method |
| EP1995874B1 (en) | 2007-05-17 | 2010-02-03 | Denso Corporation | A/D converter circuit and A/D conversion method |
| EP1995875B1 (en) * | 2007-05-17 | 2010-07-28 | Denso Corporation | A/D converter circuit and A/D conversion method |
| DE102008023536B4 (de) * | 2008-05-14 | 2019-06-27 | Texas Instruments Deutschland Gmbh | Leistungsarmer und hochauflösender Zeitgeber |
| JP2010258681A (ja) | 2009-04-23 | 2010-11-11 | Olympus Corp | Ａ／ｄ変換回路、信号処理回路、及びブレ検出装置 |
| JP5393360B2 (ja) * | 2009-09-09 | 2014-01-22 | オリンパス株式会社 | 光電変換装置 |
| JP5378132B2 (ja) * | 2009-09-28 | 2013-12-25 | オリンパス株式会社 | 光電変換装置 |
| JP2012147242A (ja) | 2011-01-12 | 2012-08-02 | Olympus Corp | 固体撮像装置 |
| JP5933219B2 (ja) | 2011-10-21 | 2016-06-08 | オリンパス株式会社 | 固体撮像装置 |
| TWI444017B (zh) * | 2011-12-16 | 2014-07-01 | Ind Tech Res Inst | 具相位掃瞄的正交相位解調裝置與方法 |
| GB2502557B8 (en) * | 2012-05-30 | 2015-10-21 | Cirrus Logic Int Semiconductor Ltd | Analogue-to-digital converter |
| DE112014004697T5 (de) * | 2013-10-09 | 2016-07-14 | Panasonic intellectual property Management co., Ltd | Beschleunigungssensor |
| WO2016147523A1 (ja) * | 2015-03-19 | 2016-09-22 | パナソニックＩｐマネジメント株式会社 | イメージセンサおよびそれを備えた撮像装置 |
| KR102342851B1 (ko) * | 2015-08-17 | 2021-12-23 | 삼성전자주식회사 | 반도체 칩, 테스트 시스템 및 반도체 칩의 테스트 방법 |
| ITUA20161380A1 (it) * | 2016-03-04 | 2017-09-04 | Milano Politecnico | Dispositivo e sistema di misura di grandezze elettriche impiegante una conversione analogico-digitale |
| JP6819114B2 (ja) * | 2016-07-25 | 2021-01-27 | セイコーエプソン株式会社 | コンパレーター、回路装置、物理量センサー、電子機器及び移動体 |
| JP6772998B2 (ja) | 2017-10-04 | 2020-10-21 | 株式会社デンソー | Ａ／ｄ変換回路 |
| JP7151260B2 (ja) | 2018-08-08 | 2022-10-12 | 株式会社デンソー | Ａ／ｄ変換回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2834011A (en) * | 1954-09-29 | 1958-05-06 | Raytheon Mfg Co | Binary cyclical encoder |
| US4758821A (en) * | 1983-12-28 | 1988-07-19 | Timeback Systems, Inc. | Methods and apparatus for analog-to-digital conversion |
| US4694261A (en) * | 1986-10-29 | 1987-09-15 | International Business Machines Corporation | Integrated high gain voltage controlled oscillator |
| US4998109A (en) * | 1989-12-13 | 1991-03-05 | Lechevalier Robert E | Analog to digital conversion device by charge integration using delay-line time measurement |
| JP2868266B2 (ja) * | 1990-01-25 | 1999-03-10 | 株式会社日本自動車部品総合研究所 | 信号位相差検出回路及び信号位相差検出方法 |
-
1992
- 1992-03-16 JP JP4058027A patent/JP3064644B2/ja not_active Expired - Lifetime
-
1993
- 1993-03-15 EP EP93104187A patent/EP0561331B1/en not_active Expired - Lifetime
- 1993-03-15 DE DE69320853T patent/DE69320853T2/de not_active Expired - Lifetime
- 1993-03-15 US US08/031,262 patent/US5396247A/en not_active Expired - Lifetime
Cited By (90)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH104353A (ja) * | 1996-06-17 | 1998-01-06 | Denso Corp | Ａ／ｄ変換器 |
| US6255976B1 (en) | 1999-01-28 | 2001-07-03 | Denso Corporation | Low-frequency noise removing method and a related CMOS sensing circuit |
| US6456954B1 (en) | 1999-02-24 | 2002-09-24 | Denso Corporation | Sensing apparatus for detecting a physical quantity, including memory circuits storing characteristics adjusting data |
| US6307496B1 (en) * | 1999-10-04 | 2001-10-23 | Denso Corporation | Sensing apparatus including an A/D conversion circuit for detecting a physical quantity |
| US6466151B2 (en) | 2000-10-11 | 2002-10-15 | Denso Corporation | A/D converter |
| US6509861B2 (en) | 2001-01-16 | 2003-01-21 | Denso Corporation | Method and apparatus for providing a moving filter |
| US6710685B1 (en) | 2001-03-07 | 2004-03-23 | Matthew J. Sciarrino | Waveguide interconnection system |
| US6850178B2 (en) | 2001-07-13 | 2005-02-01 | Denso Corporation | Analog-to-digital conversion method and device |
| DE10231999B4 (de) * | 2001-07-13 | 2015-06-11 | Denso Corporation | Analog/Digital-Umwandlungsverfahren und dazugehörige Vorrichtung |
| JP2003046390A (ja) * | 2001-07-31 | 2003-02-14 | Denso Corp | フィルタリング方法及びフィルタ機能を有するａ／ｄ変換装置 |
| US7595686B2 (en) | 2001-11-09 | 2009-09-29 | The Regents Of The University Of Colorado | Digital controller for high-frequency switching power supplies |
| JP2005512493A (ja) * | 2001-12-07 | 2005-04-28 | ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・コロラド，ア・ボディー・コーポレイト | 高周波数電源用デジタル制御器 |
| DE10318184B4 (de) * | 2002-04-24 | 2015-06-11 | Denso Corporation | Analog/Digital-Umwandlungsverfahren und -vorrichtung |
| US6771202B2 (en) | 2002-04-24 | 2004-08-03 | Denso Corporation | Analog-to-digital conversion method and device |
| JP2004007385A (ja) * | 2002-04-24 | 2004-01-08 | Denso Corp | Ａ／ｄ変換方法及び装置 |
| US6891491B2 (en) | 2003-03-05 | 2005-05-10 | Denso Corporation | Method and apparatus for correction of A/D converted output data |
| DE102004010906B4 (de) * | 2003-03-05 | 2015-03-19 | Denso Corporation | Verfahren und Gerät zur Korrektur von A/D-umgesetzten Ausgangsdaten |
| DE102004010906B8 (de) * | 2003-03-05 | 2015-07-02 | Denso Corporation | Verfahren und Gerät zur Korrektur von A/D-umgesetzten Ausgangsdaten |
| DE102004026156B4 (de) * | 2003-05-29 | 2010-05-06 | DENSO CORPORATION, Kariya-shi | A/D-Umsetzverfahren und -gerät |
| US6879278B2 (en) | 2003-05-29 | 2005-04-12 | Denso Corporation | A/D conversion method and apparatus |
| JP2004357030A (ja) * | 2003-05-29 | 2004-12-16 | Denso Corp | Ａ／ｄ変換方法及び装置 |
| DE102004035503B4 (de) * | 2003-07-22 | 2018-05-09 | Denso Corporation | Nichtlinearitätskorrekturverfahren und -vorrichtung für Ausgangsdaten einer A/D-Wandlung |
| US6940443B2 (en) | 2003-09-17 | 2005-09-06 | Denso Corporation | Analog to digital converter with a pulse delay circuit |
| US7030803B2 (en) | 2004-02-09 | 2006-04-18 | Denso Corporation | Analog-to-digital converter and method of analog-to-digital conversion |
| JP2006279839A (ja) * | 2005-03-30 | 2006-10-12 | Denso Corp | Ａ／ｄ変換装置、およびａ／ｄ変換装置を備えたセンサ装置 |
| JP4682668B2 (ja) * | 2005-03-30 | 2011-05-11 | 株式会社デンソー | Ａ／ｄ変換装置、およびａ／ｄ変換装置を備えたセンサ装置 |
| US7671313B2 (en) | 2005-04-05 | 2010-03-02 | Denso Corporation | Image sensor and control method of the image sensor |
| US7292175B2 (en) | 2005-04-21 | 2007-11-06 | Denso Corporation | Method of testing A/D converter circuit and A/D converter circuit |
| WO2006126338A1 (ja) * | 2005-05-27 | 2006-11-30 | Fuetrek Co., Ltd | アナログデジタルコンバータ |
| KR101237728B1 (ko) * | 2005-05-27 | 2013-02-26 | 가부시키가이샤 퓨트렉 | 아날로그 디지털 컨버터 |
| US7391353B2 (en) | 2005-05-27 | 2008-06-24 | Fuetrek Co., Ltd. | Analog/digital converter |
| US7248197B2 (en) | 2005-06-27 | 2007-07-24 | Denso Corporation | A/D converter that is implemented using only digital circuit components and digital signal processing |
| US7330144B2 (en) | 2005-10-06 | 2008-02-12 | Denso Corporation | Analog-to-digital conversion method and analog to digital converter |
| JP2007104475A (ja) * | 2005-10-06 | 2007-04-19 | Denso Corp | Ａ／ｄ変換方法及び装置 |
| US7345614B2 (en) | 2005-11-08 | 2008-03-18 | Denso Corporation | Analog to digital converter with a series of inverting elements |
| US7355544B2 (en) | 2005-11-30 | 2008-04-08 | Denso Corporation | TAD A/D converter in which pulse delay circuit is initialized prior to each conversion operation for deriving an output digital value |
| DE102006056411B4 (de) * | 2005-11-30 | 2010-03-11 | DENSO CORPORATION, Kariya-shi | TAD-A/D-Wandler mit einer Impulsverzögerungsschaltung, die vor jeder Wandlung zum Erzielen eines digitalen Ausgangswerts initialisiert wird |
| US7310575B2 (en) | 2005-12-26 | 2007-12-18 | Denso Corporation | Apparatus for processing sensor signal from knock sensor of internal combustion engine |
| DE102007021311B4 (de) * | 2006-05-15 | 2010-09-09 | DENSO CORPORATION, Kariya-shi | Digitalisierungsvorrichtung |
| US7450049B2 (en) | 2006-05-15 | 2008-11-11 | Denso Corporation | Digitization apparatus |
| US7423574B2 (en) | 2006-05-22 | 2008-09-09 | Denso Corporation | Analog-to-digital converter with pulse delay circuit |
| US7977994B2 (en) | 2007-06-15 | 2011-07-12 | The Regents Of The University Of Colorado, A Body Corporate | Digital pulse-width-modulator with discretely adjustable delay line |
| US7755530B2 (en) | 2007-07-17 | 2010-07-13 | Denso Corporation | Analog to digital converter with a series of delay units |
| DE102008040387A1 (de) | 2007-07-17 | 2009-01-22 | Denso Corp., Kariya-shi | Analog/Digital-Wandler mit einer Reihe von Verzögerungseinheiten |
| DE102008040387B4 (de) * | 2007-07-17 | 2017-09-21 | Denso Corporation | Analog/Digital-Wandler mit einer Reihe von Verzögerungseinheiten |
| US7864090B2 (en) | 2008-02-06 | 2011-01-04 | Denso Corporation | Analog-to-digital converting apparatus with lower temperature dependence |
| DE102009007507A1 (de) | 2008-02-06 | 2009-09-24 | Denso Corporation, Kariya-City | Analog-Digital-Wandlungsvorrichtung mit geringerer Temperaturabhängigkeit |
| WO2009110172A1 (ja) * | 2008-03-04 | 2009-09-11 | パナソニック株式会社 | 時間デジタル変換器、デジタルｐｌｌ周波数シンセサイザ、送受信装置、受信装置 |
| DE102009016259B4 (de) | 2008-04-04 | 2018-05-24 | Denso Corporation | Spannungserfassungsvorrichtung mit einem spannungsgesteuerten Oszillator und Batteriezustandssteuerungssystem |
| DE102009016259A1 (de) | 2008-04-04 | 2009-10-22 | Denso Corporation, Kariya-City | Spannungserfassungsvorrichtung mit einem spannungsgesteuerten Oszillator und Batteriezustandssteuerungssystem |
| US8305043B2 (en) | 2008-04-04 | 2012-11-06 | Denso Corporation | Voltage detecting apparatus with voltage controlled oscillator and battery state control system |
| WO2009136627A1 (ja) * | 2008-05-07 | 2009-11-12 | オリンパス株式会社 | Ａ／ｄ変換回路 |
| JP2009272858A (ja) * | 2008-05-07 | 2009-11-19 | Olympus Corp | Ａ／ｄ変換回路 |
| US8421665B2 (en) | 2008-05-07 | 2013-04-16 | Olympus Corporation | A/D conversion circuit including a pulse transit circuit |
| JP2009284388A (ja) * | 2008-05-26 | 2009-12-03 | Olympus Corp | Ａ／ｄ変換回路および固体撮像装置 |
| US8310390B2 (en) | 2008-05-26 | 2012-11-13 | Olympus Corporation | A/D conversion circuit and solid state imaging device |
| WO2009145119A1 (ja) * | 2008-05-26 | 2009-12-03 | オリンパス株式会社 | Ａ／ｄ変換回路および固体撮像装置 |
| US8436756B2 (en) | 2008-05-30 | 2013-05-07 | Olympus Corporation | A/D conversion device and servo control device |
| US7932848B2 (en) | 2008-12-12 | 2011-04-26 | Denso Corporation | Pulse delay circuit and A/D converter including same |
| DE102010002974A1 (de) | 2009-03-19 | 2010-09-23 | Denso Corporation, Kariya-City | Verfahren zum Anordnen von Verzögerungseinheiten einer Impulsverzögerungsschaltung auf einer programmierbaren Logikvorrichtung |
| US8307320B2 (en) | 2009-03-19 | 2012-11-06 | Denso Corporation | Method of placing delay units of pulse delay circuit on programmable logic device |
| US8581767B2 (en) | 2009-03-30 | 2013-11-12 | Olympus Corporation | Correction signal generator and analog-to-digital converter |
| US8593323B2 (en) | 2009-04-09 | 2013-11-26 | Olympus Corporation | A/D conversion device |
| JP2011024023A (ja) * | 2009-07-16 | 2011-02-03 | Olympus Corp | 時間ａｄ変換器及び固体撮像装置 |
| US8587689B2 (en) | 2009-07-16 | 2013-11-19 | Olympus Corporation | Time AD converter and solid state image pickup device |
| US8134485B2 (en) | 2009-08-21 | 2012-03-13 | Denso Corporation | Device for converting analog signal into digital values and correcting the values |
| JP2011193251A (ja) * | 2010-03-15 | 2011-09-29 | Olympus Corp | Ａ／ｄ変換回路 |
| JP2011193674A (ja) * | 2010-03-16 | 2011-09-29 | Fuji Electric Co Ltd | デジタル制御ｄｃ／ｄｃコンバータ |
| JP2012004928A (ja) * | 2010-06-18 | 2012-01-05 | Fujitsu Ltd | Ａｄ変換回路およびａｄ変換方法 |
| JP2010259117A (ja) * | 2010-08-18 | 2010-11-11 | Denso Corp | Ａ／ｄ変換方法及び装置 |
| JP2012231442A (ja) * | 2010-08-24 | 2012-11-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2012100161A (ja) * | 2010-11-04 | 2012-05-24 | Olympus Corp | Ａ／ｄ変換装置 |
| US8471752B2 (en) | 2010-11-04 | 2013-06-25 | Olympus Corporation | A/D conversion apparatus having an N-stage pulse circulating circuit |
| JP2012120045A (ja) * | 2010-12-02 | 2012-06-21 | Olympus Corp | パルス走行位置検出回路、ａ／ｄ変換回路および固体撮像素子 |
| JP2011050112A (ja) * | 2010-12-06 | 2011-03-10 | Denso Corp | Ａ／ｄ変換方法及び装置 |
| US8681028B2 (en) | 2011-09-20 | 2014-03-25 | Denso Corporation | Analog to digital converter provided with pulse delay circuit |
| JP2013066119A (ja) * | 2011-09-20 | 2013-04-11 | Denso Corp | Ａｄ変換装置 |
| US8779951B2 (en) | 2012-02-16 | 2014-07-15 | Semiconductor Technology Academic Research Center | Multi-bit delta-sigma time digitizer circuit and calibration method thereof |
| JP2013192204A (ja) * | 2012-02-16 | 2013-09-26 | Handotai Rikougaku Kenkyu Center:Kk | マルチビットのデルタシグマ型タイムデジタイザ回路及びその校正方法 |
| JP2015167278A (ja) * | 2014-03-03 | 2015-09-24 | 株式会社デンソー | Ａ／ｄ変換装置の出力切替方法及びａ／ｄ変換装置 |
| US9276600B2 (en) | 2014-03-03 | 2016-03-01 | Denso Corporation | Output changing method for an A/D conversion apparatus and A/D conversion apparatus |
| US9246507B2 (en) | 2014-03-28 | 2016-01-26 | Denso Corporation | Analogue to digital conversion device |
| JP2015192397A (ja) * | 2014-03-28 | 2015-11-02 | 株式会社デンソー | Ａ／ｄ変換装置 |
| JPWO2016139958A1 (ja) * | 2015-03-05 | 2017-04-27 | 国立大学法人 千葉大学 | 半導体集積回路及び遅延測定回路 |
| US9577661B2 (en) | 2015-05-14 | 2017-02-21 | Denso Corporation | Voltage-controlled oscillator and analog-digital converter |
| US9553751B2 (en) | 2015-05-14 | 2017-01-24 | Denso Corporation | Demodulation device |
| JP2017123736A (ja) * | 2016-01-07 | 2017-07-13 | 株式会社デンソー | 電流検出装置、及び電流検出装置を備える回転電機の制御装置 |
| DE102017208561A1 (de) | 2016-05-20 | 2017-11-23 | Denso Corporation | Gyrosensor-vorrichtung |
| JP2017207440A (ja) * | 2016-05-20 | 2017-11-24 | 株式会社デンソー | ジャイロセンサ装置 |
| US10520311B2 (en) | 2016-05-20 | 2019-12-31 | Denso Corporation | Gyro sensor apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US5396247A (en) | 1995-03-07 |
| EP0561331B1 (en) | 1998-09-09 |
| EP0561331A2 (en) | 1993-09-22 |
| EP0561331A3 (en) | 1994-09-28 |
| DE69320853T2 (de) | 1999-04-01 |
| DE69320853D1 (de) | 1998-10-15 |
| JP3064644B2 (ja) | 2000-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05259907A (ja) | Ａ／ｄ変換回路 | |
| JP2002118467A (ja) | Ａ／ｄ変換回路 | |
| JP3232351B2 (ja) | デジタル回路装置 | |
| US6958639B2 (en) | Digital duty cycle correction circuit and method for multi-phase clock | |
| US9285778B1 (en) | Time to digital converter with successive approximation architecture | |
| JP2000341119A (ja) | クロック発振回路 | |
| JPH07183800A (ja) | パルス位相差符号化装置，発振装置及びその複合装置 | |
| JPH0799446A (ja) | Ｐｌｌ回路 | |
| JPH0856153A (ja) | 周波数補正機能を有する発振回路 | |
| US5757302A (en) | Microcomputer | |
| JP2001141853A (ja) | タイムインターバルカウンタ装置 | |
| JPH07154256A (ja) | Ａ／ｄ変換装置及び物理量検出装置 | |
| JP3438342B2 (ja) | パルス位相差符号化回路 | |
| JP4036114B2 (ja) | クロック発生回路 | |
| US6369625B1 (en) | Phase locked loop circuit | |
| KR101692980B1 (ko) | 3중 검색 알고리즘을 이용한 디지털 지연 고정 루프 회로 및 제어방법 | |
| JPH09116426A (ja) | ディジタルｐｌｌ回路 | |
| JPH08204566A (ja) | Ａ／ｄ変換器 | |
| JP3262088B2 (ja) | パルス発生装置 | |
| JPH08316826A (ja) | マイクロコンピュータの動作クロック生成装置 | |
| JP3123525B2 (ja) | パルス信号処理装置 | |
| JP2532716B2 (ja) | 位相ずれ判定装置 | |
| JP2780613B2 (ja) | 圧電振動子の周波数調整方法 | |
| JPS60113532A (ja) | Ａｄコンバ−タ | |
| JPH01286603A (ja) | 発振装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |