JP4000879B2

JP4000879B2 - 磁気センサ装置

Info

Publication number: JP4000879B2
Application number: JP2002085156A
Authority: JP
Inventors: 昇遠藤; 牧野　　泰明
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2002-03-26
Filing date: 2002-03-26
Publication date: 2007-10-31
Anticipated expiration: 2022-03-26
Also published as: US6788052B2; US20030184290A1; JP2003279631A; DE10313578A1; DE10313578B4

Description

【０００１】
【発明の属する技術分野】
本発明は、磁界の強さを検出する磁気センサ装置に関するものである。
【０００２】
【従来の技術】
従来、磁気センサエレメントとして、磁界強度を検出するホール素子がある。ホール素子は、磁界が作用したとき、その磁界の強度に応じた電圧をアナログ値として出力するものである。このホール素子の特性は、製造時にばらつくため、センサ信号処理回路によって、感度、オフセット、温度特性などを調整する必要がある。すなわち、このセンサ信号処理回路では、ホール素子からのアナログ電圧出力をアナログ回路またはデジタル回路によって調整して、オフセットや温度特性等が補正されたセンサ出力を作成する。
【０００３】
ここで、デジタル回路によってホール素子のアナログ電圧出力を調整するためには、事前にアナログ電圧出力をＡ／Ｄ変換器によってデジタル信号に変換することが必要である。また、ホール素子のアナログ電圧出力の調整をすべてアナログ回路によって行なう場合でも、最終的にそのセンサ信号を取り込んで所定の演算処理を行なう電子制御装置は、ほぼデジタル化されており、やはりＡ／Ｄ変換器によってデジタル信号に変換する必要がある。
【０００４】
【発明が解決しようとする課題】
上述のように、近年のデジタル技術の進展によって、デジタル回路によるセンサ出力の調整や、センサ出力のデジタル化が進められた結果、センサ信号処理回路にはＡ／Ｄ変換器を内蔵する必要があるため、センサ信号処理回路のコストアップを招くとの問題があった。
【０００５】
本発明は、上記の点に鑑みてなされたものであり、磁気センサエレメントの構成を工夫することにより、Ａ／Ｄ変換器を用いずに、磁気センサエレメントから直接デジタル値による出力を得ることが可能な磁気センサ装置を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の磁気センサ装置は、ソース領域とドレイン領域との内、少なくともドレイン領域が分離して設けられるとともに、ソース領域とドレイン領域との間に形成されるチャネル領域を制御するゲート電極を備え、チャネル領域を流れるキャリアに被検出磁界が作用したときに、その被検出磁界の大きさに応じて分離されたドレイン領域を流れるキャリアの量が変化する半導体磁気センサを複数個リング状に接続したリング回路を備え、複数個の半導体磁気センサは、分離されたドレイン領域が電源に、かつソース領域がアースに接続され、リング回路においては、前段の半導体磁気センサの分離されたドレイン領域の一方が後段の半導体磁気センサのゲート電極に接続されることによって、各半導体磁気センサが反転回路を構成するものであり、さらに、所定期間におけるリング回路内のパルス信号の伝播状態を検出して、その検出結果に基づいて、前記被検出磁界に応じたデジタルデータを出力する出力回路を備えることを特徴とする。
【０００７】
上記磁気センサ装置における各半導体磁気センサは、ホール効果を利用してチャネル領域を流れるキャリアを偏向させるものであるため、分離されたドレイン領域を流れるキャリアの量、すなわち電流値は被検出磁界の強度に対応して変化する。
【０００８】
本発明では、このような特性を有する複数個の半導体磁気センサをリング状に接続することによりリング回路を構成している。リング回路を構成するための半導体磁気センサの接続に関しては、電源に接続された、前段の半導体磁気センサの分離されたドレイン領域の一方が後段の半導体磁気センサのゲート電極に接続されている。このため、前段の半導体磁気センサがオン状態となったとき、すなわち前段の半導体磁気センサのゲート電極に電圧が印加されたとき、ドレイン領域とソース領域との間に電流が流れ始める。従って、分離されたドレイン領域の電位は、電源電位からアース電位に近づくため、後段の半導体磁気センサのゲート電極には、駆動電圧が印加されず、後段の半導体磁気センサはオフ状態となる。
【０００９】
このように、リング回路を構成する各半導体磁気センサは、入力された電圧のレベルがＨｉレベルであれば、Ｌｏレベルの電圧を出力し、逆にＬｏレベルの電圧が入力された場合には、Ｈｉレベルの電圧を出力することとなり、各半導体磁気センサは反転回路（インバーター）として機能する。
【００１０】
ここで、ある半導体磁気センサのゲート電極に駆動電圧が印加された時、その半導体磁気センサのチャネル領域にキャリアが流れることにより、この半導体磁気センサのソース−ドレイン間には電流が流れる。このとき、分離されたドレイン領域の電流値は、上述のように被検出磁界の強度に応じて変化する。一方、後段の半導体磁気センサにおいては、前段の半導体磁気センサのゲート電極に駆動電圧が印加される直前まで、ゲート電極に電源電圧が印加されている。この状態で、前段の半導体磁気センサに電流が流れ始めると、分離されたドレイン電極とゲート電極を接続する配線やゲート電極の浮遊容量によって、そのゲート電極の電位が低下するまでに遅れ時間が発生する。この遅れ時間は、前段の半導体磁気センサがオンすることによりアースに接続されるドレイン領域を流れる電流の大きさによって変化する。すなわち、前段の半導体磁気センサにおける、分離されたドレイン領域の一方を流れる電流値が高ければ、浮遊容量に蓄積された電荷を素早く放電できるので、後段の半導体磁気センサがオフするまでの遅れ時間は短くなる。一方、その分離されたドレイン領域の一方を流れる電流値が低ければ、遅れ時間は長くなる。
【００１１】
従って、被検出磁界の強度に応じて分離されたドレイン領域を流れる電流値が変化し、かつ、その電流値に応じて、前段の半導体磁気センサがオンしてから後段の半導体磁気センサがオフするまでの遅れ時間が変化するのであるから、この遅れ時間に基づいて、被検出磁界の強度を検出することができるのである。
【００１２】
複数個の半導体磁気センサはリング回路を構成しているので、遅れ時間は、リング回路における、各半導体磁気センサによってＨｉレベルからＬｏレベルあるいはＬｏレベルからＨｉレベルに反転されるパルス信号の所定期間における伝播状態から求められる。従って、本発明では、所定期間における、リング回路のパルス信号の伝播状態を検出する。この伝播状態としては、リング回路におけるパルス信号の周回数や、所定期間において反転動作を行なった半導体磁気センサの数等からデジタルデータとして表すことができる。従って、本発明では、Ａ／Ｄ変換器を用いることなく、複数個の半導体磁気センサをリング状に接続することで、被検出磁界の強度に応じたデジタルデータを得ることができるのである。
【００１３】
請求項２に記載したように、リング回路を構成する複数個の半導体磁気センサは、共通の半導体基板の同一面に形成されることによって、被検出磁界により各チャネル領域を流れるキャリアが同じ向きに偏向されることが好ましい。これにより、被検出磁界が作用したときのキャリアの偏向量を、各半導体磁気センサで揃えることができる。従って、半導体磁気センサの分離されたドレイン領域において、電流値の増減傾向を同じにすることができる。
【００１４】
さらに、請求項３に記載したように、リング回路において、前段の半導体磁気センサの分離されたドレイン領域の一方を後段の半導体磁気センサのゲート電極に接続する際に、すべての半導体磁気センサについて、被検出磁界に対して同様の電流の増減傾向を示す分離されたドレイン領域の一方を後段の半導体磁気センサのゲート電極に接続することが好ましい。これにより、請求項２の構成と相俟って、各半導体磁気センサがオフする際の遅れ時間に関して、伸長あるいは短縮の傾向を同じくすることができる。これにより、パルス信号がリング回路内を伝播するごとに、被検出磁界の作用によって変化した遅れ時間が積算されることになるので、デジタルデータによる被検出磁界の相違量が明確になる。
【００１５】
また、請求項４に記載したように、複数個の半導体磁気センサが、ソース領域、ドレイン領域及びチャネル領域に関して同じ大きさに形成されると、後段の半導体磁気センサのゲート電極に接続される前段の半導体磁気センサの分離されたドレイン領域の一方を流れる電流値が、各半導体磁気センサにおいて、等しくなる。このため、各半導体磁気センサがオフする際の遅れ時間を実質的に等しくすることができる。これにより、パルス信号が伝播を重ねるごとに、その遅れ時間が積算されるので、パルス信号の伝播状態に基づき、被検出磁界の強度に対応したデジタルデータを容易に作成することができる。
【００１６】
請求項５に記載の磁気センサ装置は、複数個の半導体磁気センサの中の１個の半導体磁気センサとアースとの間に電界効果トランジスタを直列接続し、この電界効果トランジスタのゲート電極に、リング回路内にパルス信号を伝播させるための起動信号を入力することにより、１個の半導体磁気センサを起動用磁気センサとして用いることを特徴とする。
【００１７】
上述したように、１個の半導体磁気センサについて、アースとの間に直列に電界効果トランジスタを接続した場合、この電界効果トランジスタがオンされない限り、起動用磁気センサは、常にＨｉレベルの電圧信号を出力する。従って、リング回路では、各半導体磁気センサの動作状態が変化せず、パルス信号も伝播されることはない。このような状態で、電界効果トランジスタのゲート電極に起動信号が入力されると、起動用磁気センサは、Ｈｉ及びＬｏレベルの信号を出力することが可能となるので、リング回路内をパルス信号が伝播する。このように、１個の半導体磁気センサに直列に電界効果トランジスタを接続することにより、リング回路の動作状態を制御することができる。
【００１８】
請求項６に記載したように、出力回路は、被検出磁界がゼロの時の所定期間におけるリング回路内のパルス信号の伝播状態を基準値として、検出した伝播状態とその基準値との相違量から被検出磁界に応じたデジタルデータを出力することが好ましい。これにより、被検出磁界の強度に正しく対応したデジタルデータを得ることができる。なお、被検出磁界がゼロの時のパルス信号の伝播状態の基準値としては、被検出磁界をゼロとした状態で所定期間におけるパルス信号のリング回路における周回位置を検出し、その検出値を基準値として記憶しても良いし、リング回路を構成する半導体磁気センサと同様の電流容量を有する例えばＭＯＳＦＥＴによって配線長や接続個数を等しくした第２のリング回路を形成し、半導体磁気センサによるリング回路及び第２のリング回路にパルス信号を同時に伝播させ、そのときの第２のリング回路における周回位置を基準値としても良い。
【００１９】
請求項７に記載したように、リング回路は、奇数個の半導体磁気センサをリング状に接続することによって構成されることが好ましい。この場合、パルス信号がリング回路を１周するごとに、各半導体磁気センサには、異なるレベルの電圧パルス信号が入力されるので、パルス信号がリング回路内の周回を重ねても、パルス信号の伝播を継続させることができる。
【００２０】
だだし、複数個の半導体磁気センサによってリング回路を構成することも可能である。具体的には、請求項８に記載したように、リング回路において、パルス信号の伝播方向に沿って起動用磁気センサとの間に偶数個の半導体磁気センサが接続される位置にある半導体磁気センサを第１のリセット用半導体磁気センサとし、この第１のリセット用半導体磁気センサとアースとの間に第２のリセット用半導体磁気センサを直列接続し、この第２のリセット用半導体磁気センサのゲート電極に、前記起動用磁気センサと前記第１のリセット用半導体磁気センサとの間に接続された半導体磁気センサであって、前記起動用磁気センサから数えて偶数番目の偶数番半導体磁気センサの分離されたドレイン領域の一方を接続すれば良い。
【００２１】
この場合、起動用磁気センサがＬｏレベルの電圧信号を出力することによってメインのパルス信号の伝播を開始すると、そのメインパルス信号が偶数番半導体磁気センサに達した時、偶数番半導体磁気センサはＨｉレベルの電圧信号を出力する。
【００２２】
一方、第１のリセット用半導体磁気センサの前段の半導体磁気センサには、偶数番半導体磁気センサがＨｉレベルの電圧信号を出力したとき、まだメインパルス信号が達していない。そして、起動用磁気センサと第１のリセット用半導体磁気センサとの間には偶数個の半導体磁気センサがあるため、その時点で、第１のリセット用半導体磁気センサには、前段の半導体磁気センサからＨｉレベルの電圧信号が入力されている。従って、偶数番半導体磁気センサから第２のリセット用半導体磁気センサのゲート電極にＨｉレベルの電圧信号が入力されると、第１及び第２のリセット用半導体磁気センサがともにオン状態となり、第１のリセット用半導体磁気センサからＬｏレベルの電圧信号が後段の半導体磁気センサのゲート電極に与えられる。すなわち、この時点で、第１のリセット用半導体磁気センサからリセットパルス信号が発生され、メインパルス信号とともにリング回路内を伝播することになる。
【００２３】
リセットパルス信号は、メインパルス信号とは反転したレベルの電圧を各半導体磁気センサに与えるものである。従って、このリセットパルス信号が起動用磁気センサに達した後は、各半導体磁気センサは、メインパルス信号によって設定された動作状態とは逆の動作状態に切り換えられるので、リング回路が安定状態となってパルス信号の伝播が終了してしまうことはない。
【００２４】
なお、偶数番半導体磁気センサからリング回路の正規のルートを通ってメインパルス信号が第１のリセット用半導体磁気センサに伝えられると、第１のリセット用半導体磁気センサはオン状態からオフ状態に切り換えられ、Ｈｉレベルの信号を出力する。このようにメインパルス信号は、その伝播状態を維持していく。
【００２５】
その後、メインパルス信号がリング回路を周回して再び偶数番半導体磁気センサに達すると、その時点で、第１のリセット用半導体磁気センサからリセットパルス信号が発生する。
【００２６】
このように、請求項８に記載の磁気センサ装置によれば、偶数個の半導体磁気センサによってリング回路を構成しながらも、パルス信号の伝播を継続させることができるのである。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態を、図に基づいて説明する。
【００２８】
（第１実施形態）
まず、本実施形態における磁気センサ装置のリング回路１０を構成するための半導体磁気センサ（ＭＡＧＦＥＴ）６について説明する。
【００２９】
図１（ａ）に示すように、ＭＡＧＦＥＴ６においては、ｐ型半導体基板５の主面にｎ⁺ソース領域１ａ、１ｂ及びｎ⁺ドレイン領域２ａ、２ｂが形成され、かつそのｎ⁺ソース領域１ａ、１ｂとｎ⁺ドレイン領域２ａ、２ｂとの間には、シリコン酸化膜等の絶縁膜４を介してチャネル領域９を誘起させるためのゲート電極３が形成されている。すなわち、ＭＡＧＦＥＴ６は、ｎＭＯＳ型ＦＥＴ構造を有している。
【００３０】
上述のように、ｎ⁺ソース領域１ａ、１ｂは２つの領域に分離され、かつｎ⁺ドレイン領域２ａ、２ｂも２つの領域に分離されている。この分離された２個のｎ⁺ソース領域１ａ，１ｂは、隣接して互いに等しい形状に形成されている。また、分離された２個のｎ⁺ドレイン領域２ａ、２ｂも、互いに等しく、かつｎ⁺ソース領域１ａ、１ｂと同様の形状に形成され、隣接して配置されている。
【００３１】
そして、この２つの領域に分離されたｎ⁺ソース領域１ａ、１ｂにそれぞれ接触する２個のソースコンタクト（図示せず）を介して、各ｎ⁺ソース領域１ａ、１ｂを流れる電流の合計値が一定となるように、定電流回路が接続される。２つのｎ⁺ドレイン領域２ａ、２ｂについては、それぞれに接触する２個のドレインコンタクト（図示せず）を介して、共通の電源に接続されており、ｎ⁺ドレイン領域２ａ、２ｂには同じ電圧が印加される。
【００３２】
上記の構成を有するＭＡＧＦＥＴ６に磁界が印加されていない場合には、ｎ⁺ソース領域１ａ，１ｂから対となるｎ⁺ドレイン領域２ａ，２ｂへのみキャリアが流れる。ここで、２個のｎ⁺ソース領域１ａ，１ｂと２個のｎ⁺ドレイン領域２ａ，２ｂとは、すべて同じ形状に形成され、チャネル領域９に臨む各領域１ａ，１ｂ，２ａ，２ｂの幅も等しくなっているので、各領域１ａ，１ｂ，２ａ，２ｂの電流容量は等価である。従って、ｎ⁺ソース領域１ａからｎ⁺ドレイン領域２ａへ流れるキャリアと、ｎ⁺ソース領域１ｂからｎ⁺ドレイン領域２ｂへ流れるキャリアとはほぼ同一となる。
【００３３】
しかし、ｐ型半導体基板５の主面に垂直に磁界が印加されたときには、ゲート電極３によって誘起されたチャネル領域９を流れるキャリアがローレンツ力を受けて偏向され、その一部のキャリアは、磁界の向きに応じてｎ⁺ソース領域１ｂからｎ⁺ドレイン領域２ａ、もしくはｎ⁺ソース領域１ａからｎ⁺ドレイン領域２ｂに流れ込む。なお、図１（ｂ）には、ｎ⁺ソース領域１ｂからｎ⁺ドレイン領域２ａにキャリアが流れ込む例を示している。すなわち、ＭＡＧＦＥＴ６においては、ホール効果によって、被検出磁界の強度に対応した電流値の差が、それぞれ対となるｎ⁺ソース領域１ａとｎ⁺ドレイン領域２ｂ及びｎ⁺ソース領域１ｂとｎ⁺ドレイン領域２ｂの間に発生する。
【００３４】
このとき、ｎ⁺ソース領域１ａとｎ⁺ドレイン領域２ａとに注目すると、図１（ｂ）に示す例では、磁界が印加されたことによってドレイン領域２ａを流れるキャリアの量が増加している。この結果、ＭＡＧＦＥＴ６に磁界が印加されていない場合に比較して、ｎ⁺ドレイン領域２ａからｎ⁺ソース領域１ａへと流れる電流値は増加することになる。
【００３５】
本実施形態による磁気センサ装置は、上述した構成及び作用を有するＭＡＧＦＥＴ６を奇数個接続することによってリング回路１０を構成する。図２は、リング回路１０の構成を示す回路図である。
【００３６】
図２に示すように、各ＭＡＧＦＥＴ６は、それぞれのドレイン領域２ａ、２ｂが、負荷抵抗１１を介して、共通の電源ＶＤＤに接続され、ソース領域１ａ、１ｂは、定電流回路１２を介して、グランドＧＮＤに接地されている。
【００３７】
これらのＭＡＧＦＥＴ６は、共通の半導体基板に形成されている。このため、その半導体基板のＭＡＧＦＥＴ６の形成面に垂直に磁界が作用したときには、各ＭＡＧＦＥＴ６のチャネル領域を流れるキャリアが同じ方向に偏向される。
【００３８】
各ＭＡＧＦＥＴ６の相互の接続に関しては、前段のＭＡＧＦＥＴ６の一方のドレイン領域２ａが、後段のＭＡＧＦＥＴ６のゲート電極３に配線１５によって接続されている。なお、すべてのＭＡＧＦＥＴ６について、分離されたドレイン領域２ａ，２ｂのうち後段のＭＡＧＦＥＴ６に近い側のドレイン領域２ａが、後段のＭＡＧＦＥＴ６のゲート電極３に接続されている。また、リング回路１０を構成する各ＭＡＧＦＥＴ６の、ソース領域１ａ，１ｂ、ドレイン領域２ａ，２ｂ及びゲート電極３については、ほぼ同様の形状に形成されている。このため、各ＭＡＧＦＥＴ６に磁界が作用したときには、後段のゲート電極３に接続された各ＭＡＧＦＥＴ６のドレイン領域２ａでは、電流値の増加量もしくは減少量がほぼ等しくなる。
【００３９】
ここで、リング回路１０を構成する奇数個のＭＡＧＦＥＴ６の内の１つが、そのゲート電極３に駆動電圧が印加されてオン状態であると仮定する。この場合には、そのＭＡＧＦＥＴ６では、駆動電圧の印加によってチャネル領域が誘起されるため、ドレイン領域２ａ，２ｂとソース領域１ａ，１ｂとの間に電流が流れる。従って、ドレイン領域２ａ，２ｂの電位は、ほぼグランド電位となるので、１つ後段のＭＡＧＦＥＴ６のゲート電極３には、駆動電圧が印加されない。このため、オン状態であるＭＡＧＦＥＴ６の後段のＭＡＧＦＥＴ６はオフ状態となる。
【００４０】
一方、前段のＭＡＧＦＥＴ６がオフ状態である時には、そのＭＡＧＦＥＴ６のソース−ドレイン間にはチャネル領域が誘起されずキャリアが流れないため、分離されたドレイン領域２ａの電位は、ほぼ電源ＶＤＤの電位に等しくなる。このため、後段のＭＡＧＦＥＴ６のゲート電極３には、この電源電位が印加されることになるため、後段のＭＡＧＦＥＴ６はオン状態となる。
【００４１】
このように、リング回路１０を構成する各ＭＡＧＦＥＴ６は、ゲート電極３に入力された電圧のレベルがＨｉレベル（電源電位）であれば、Ｌｏレベルの電圧（グランド電位）を配線１５を介して後段のＭＡＧＦＥＴ６に出力し、逆にＬｏレベルの電圧がゲート電極３に入力された場合には、Ｈｉレベルの電圧を後段のＭＡＧＦＥＴ６に出力する。すなわち、上述のように接続されてリング回路１０を構成する各ＭＡＧＦＥＴ６は、それぞれ反転回路（インバーター）として機能するのである。
【００４２】
なお、リング回路１０では、各ＭＡＧＦＥＴ６のドレイン領域２ａに接続された配線１５は、後段のＭＡＧＦＥＴ６のゲート電極３に接続されるのみではなく、リング回路１０の出力Ｄ１〜Ｄｎとして、後述するパルスセレクター２１及びカウンタ２３に接続されている。
【００４３】
リング回路１０を構成する各ＭＡＧＦＥＴ６は、上述したように反転回路として機能する。しかしながら、ＭＡＧＦＥＴ６のゲート電極３にＨｉレベルもしくはＬｏレベルの電圧が入力されてから、そのＭＡＧＦＥＴ６の一方のドレイン領域２ａに接続された配線１５から、その入力された電圧レベルと反対のレベルの電圧が出力されるまでには遅れ時間がある。従って、ＭＡＧＦＥＴ６によって反転された信号（パルス信号）は、リング回路１０内の各ＭＡＧＦＥＴ６に時系列的に伝達されていく。そして、リング回路１０は、奇数個のＭＡＧＦＥＴ６によって構成されているので、パルス信号がリング回路１０を一周すると、前回とは異なるレベルの電圧が、各ＭＡＧＦＥＴ６のゲート電極に入力される。このため、パルス信号が入力される毎に、各ＭＡＧＦＥＴ６は、その動作状態をオン状態からオフ状態もしくはオフ状態からオン状態に切り換える。このようにして、パルス信号は、リング回路１０内において伝播状態が維持される。
【００４４】
また、本実施形態においては、リング回路１０を構成する奇数個のＭＡＧＦＥＴ６の１つのＭＡＧＦＥＴ（起動用ＭＡＧＦＥＴ）６Ａに対して、そのグランドＧＮＤとの間に、トランジスタ１３，１４を接続している。すなわち、これらのトランジスタ１３，１４は、起動用ＭＡＧＦＥＴ６の分離されたソース領域１ａ，１ｂにそれぞれ接続されている。これらのトランジスタ１３，１４は一般的なＭＯＳＦＥＴにより構成され、少なくとも起動用ＭＡＧＦＥＴ６Ａのソース領域１ａ，１ｂの電流容量以上の電流容量を有する。これらのＭＯＳＦＥＴ１３，１４のゲートには、後述する制御回路２０からスタート信号ＳＴＡＲＴが入力される。
【００４５】
上述したように、ＭＡＧＦＥＴ６Ａのソース領域１ａ，１ｂにそれぞれＭＯＳＦＥＴ１３，１４を接続したので、これらＭＯＳＦＥＴ１３，１４がオン状態とならない限り、ＭＡＧＦＥＴ６Ａは、そのオン・オフ状態に係わらず、常に後段のＭＡＧＦＥＴ６のゲート電極３にＨｉレベルの電圧を出力する。すなわち、ＭＡＧＦＥＴ６ＡとＭＯＳＦＥＴ１３，１４とは、それぞれのゲートにＨｉレベルの電圧信号が入力されたとき、後段のＭＡＧＦＥＴ６にＬｏレベルの電圧信号を出力するもので、ＮＡＮＤ素子として機能する。従って、スタート信号がＬｏレベルである間は、リング回路１０において各ＭＡＧＦＥＴ６の動作状態が変化せず、パルス信号も伝播されることはない。
【００４６】
次に、上記のように構成されたリング回路１０における作用を説明する。
【００４７】
後述する制御回路２０によってＨｉレベルのスタート信号が、ＭＯＳＦＥＴ１３，１４のゲートに入力されることにより、起動用ＭＡＧＦＥＴ６ＡよりＬｏレベルの電圧信号が、後段のＭＡＧＦＥＴ６に与えられることによって、パルス信号の伝播が開始される。
【００４８】
ここで、リング回路１０を構成するそれぞれのＭＡＧＦＥＴ６及び起動用ＭＡＧＦＥＴ６Ａにおいては、ゲート電極３にＨｉレベルの電圧信号が入力された時にオン状態となり、そのＭＡＧＦＥＴ６もしくは起動用ＭＡＧＦＥＴ６Ａのチャネル領域にキャリアが流れ、その結果、ソース−ドレイン間に電流が流れる。このとき、分離されたドレイン領域２ａを流れる電流の値は、上述したように、印加された磁界の強度に応じて変化する。
【００４９】
一方、そのオン状態となったＭＡＧＦＥＴ６の後段のＭＡＧＦＥＴ６においては、前段のＭＡＧＦＥＴ６がオン状態となる直前まで、ゲート電極３に電源電圧が印加されている。この状態で、前段のＭＡＧＦＥＴ６のソース−ドレイン間に電流が流れ始めると、後段のＭＡＧＦＥＴ６のゲート電極３の電位が低下するが、分離されたドレイン電極２ａとゲート電極３を接続する配線１５やゲート電極３の浮遊容量によって、そのゲート電位が所定の勾配に従って低下する。このため、前段のＭＡＧＦＥＴ６からＬｏレベルの電圧信号が入力されてから、後段のＭＡＧＦＥＴ６がオフ状態となるレベルまでゲート電極３の電位が低下するまでに遅れ時間が発生する。
【００５０】
この遅れ時間は、前段のＭＡＧＦＥＴ６の分離されたドレイン領域２ａを流れる電流の大きさによって変化する。後段のＭＡＧＦＥＴ６のゲート電極３に接続された、前段のＭＡＧＦＥＴ６の分離されたドレイン領域２ａを流れる電流の値が高ければ、浮遊容量に蓄積された電荷を素早く放電できるので、後段のＭＡＧＦＥＴ６がオフ状態となるまでの遅れ時間は短くなる。一方、その分離されたドレイン領域２ａを流れる電流の値が低ければ、遅れ時間は長くなる。
【００５１】
図３は、ＭＡＧＦＥＴ６のソース−ドレイン間に流れる電流の値と、ＭＡＧＦＥＴ６がインバータとして、入力信号とはレベルが反転した反転信号を出力するまでの遅延時間との関係を調べたグラフである。上述したように、電流値が低いときには、遅延時間が長くなり、電流値が増加するにつれて遅延時間が短くなることが分かる。なお、基本的な電流値の大きさは、定電流回路１２によって設定され、その基本的な電流値の大きさが、磁界の大きさによって変化するのであり、電流値の大きさ自体は定電流回路１２によって任意に設定することが可能である。
【００５２】
このように、インバータとして機能するＭＡＧＦＥＴ６の遅延時間は、ドレイン領域２ａを流れる電流値によって変化し、かつ、磁界の強度に応じてそのドレイン領域２ａを流れる電流値が変化するのであるから、その遅延時間に基づいて各ＭＡＧＦＥＴ６に作用している磁界の強度を検出することができるのである。
【００５３】
次に、ＭＡＧＦＥＴ６の遅延時間から、磁界の強度をデジタルデータとして出力する出力回路について説明する。
【００５４】
ＭＡＧＦＥＴ６はリング状に連結されてリング回路１０を構成しているので、各ＭＡＧＦＥＴ６の遅延時間は、リング回路１０における、パルス信号の所定期間の伝播状態から求められる。図４にリング回路１０の等価回路を示す。図４に示すように、リング回路１０は、１個の否定論理積素子ＮＡＮＤと偶数個のインバータＩＮＶとがリング状に連結されることによって構成される。
【００５５】
次に、図５に、所定期間におけるパルス信号の伝播状態をデジタルデータとして出力する出力回路の回路図を示す。図５に示すように、出力回路は、スタート信号ＳＴＡＲＴ及びスタート信号ＳＴＡＲＴから所定時間後に出力されるパルス信号ＰＢを発生する制御回路２０と、リング回路１０の出力信号Ｄ１〜Ｄｎからパルス信号の伝播状態を示すデジタルデータを生成するデジタルデータ生成回路３０とから構成されている。
【００５６】
デジタルデータ生成回路３０は、リング回路１０内のＮＡＮＤの前段に設けられたインバータＩＮＶｎの出力信号Ｄｎのレベル反転回数からリング回路１０内でのパルス信号の周回回数をカウントして二進数のデジタルデータを発生するカウンタ３３と、カウンタ３３から出力されるデジタルデータをラッチするラッチ回路１４を備えている。また、デジタルデータ生成回路３０は、リング回路１０を構成する各反転回路（即ち、ＮＡＮＤ及びＩＮＶ）の出力信号Ｄ１〜Ｄｎ−１を取り込み、その出力レベルからリング回路１０内を周回中のパルス信号を抽出して、その位置を表す信号を発生するパルスセレクタ３１と、パルスセレクタ３１からの出力信号に対応したデジタルデータを発生するエンコーダ３２とを備えている。なお、リング回路１０内のパルス信号の周回位置は、出力信号Ｄ１〜Ｄｎ−１の内、連続して同じレベルの電圧を出力している出力信号から検出することができる。
【００５７】
さらに、ラッチ回路３４からのデジタルデータを上位ビット，エンコーダ３２からのデジタルデータを下位ビットとして入力し、下位ビットのデータと上位ビットのデータとを加算することによりスタート信号からパルス信号ＰＢまでの期間における、リング回路１０内のパルス信号の周回位置を表す二進数のデジタルデータＤＯ１を生成する信号処理回路３５を備えている。
【００５８】
なおラッチ回路３４及びパルスセレクタ３１は、制御回路２０から出力されるパルス信号ＰＢを受けて動作する。このように構成された出力回路は、本願出願人が特開平５−２５９９０７号等にて先に提案したＡ／Ｄ変換回路におけるパルス位相差符号化回路とほぼ等価であるため、以下、その動作を簡単に説明する。
【００５９】
リング回路１０は、制御回路２０から出力されるスタート信号ＳＴＡＲＴがＨｉレベルになると、パルス信号の周回動作を開始し、スタート信号がＨｉレベルである間パルス信号を周回させる。その周回回数は、カウンタ２３によりカウントされ、制御回路２０から出力されるパルス信号ＰＢがＨｉレベルとなった時点で、そのカウント結果がラッチ回路３４にラッチされる。
【００６０】
制御回路４から出力されるパルス信号ＰＢがＨｉレベルになると、パルスセレクタ３１が、リング回路１０内でのパルス信号の周回位置を検出し、エンコーダ３２がその周回位置に対応したデジタルデータを発生する。すると信号処理回路３５が、エンコーダ３２からのデジタルデータとラッチ回路３４からのデジタルデータとから、スタート信号の立上がりからパルス信号ＰＢの立上がりまでの所定期間における、パルス信号の周回位置に対応した二進数のデジタルデータＤＯ１を生成する。
【００６１】
従って、本実施形態においては、スタート信号ＳＴＡＲＴとパルス信号ＰＢとによって規定される所定期間における、リング回路１０のパルス信号の周回位置を示すデジタルデータＤＯ１を生成することができる。すなわち、本実施形態では、Ａ／Ｄ変換器を用いることなく、奇数個のＭＡＧＦＥＴ６をリング状に連結する構成を採用することにより、各ＭＡＧＦＥＴ６に作用する磁界の強度に応じたデジタルデータを得ることができるのである。なお、スタート信号ＳＴＡＲＴとパルス信号ＰＢとによって所定期間を規定する以外に、例えばスタート信号ＳＴＡＲＴをＨｉレベルに維持している間に、２個のパルス信号ＰＢを出力することによって、その２個のパルス信号ＰＢによって所定期間を規定することもできる。
【００６２】
ここで、上述の出力回路は、単に所定期間におけるリング回路１０内の周回位置を示すデジタルデータＤＯ１を生成するものであるため、そのデジタルデータＤＯ１は、直接的に磁界強度を表すものではない。このため、例えば、図６に示す補正回路を用いて、磁界の強度を直接的に表すデジタルデータＤＯ２を生成しても良い。以下、その補正回路について説明する。
【００６３】
図６に示すように、補正回路４０は、出力回路３０から出力されるデジタルデータＤＯ１を記憶するメモリ４２及びレジスタ４３と、制御回路２０からの切換信号により切り換えられて、出力回路３０から出力されるデジタルデータＤＯ１の保存先をメモリ４２とレジスタ４３とに切り換える切換スイッチ４１と、メモリ４２及びレジスタ４３に記憶されたデジタルデータＤＯ１を夫々受け、両データの差分を求めて、その減算結果をデジタルデータＤＯ２として出力する減算器４４とから構成されている。
【００６４】
このように構成された補正回路４０においては、リング回路１０を構成するＭＡＧＦＥＴ６に磁界が作用しない環境において、制御回路２０からスタート信号ＳＴＡＲＴ及びパルス信号ＰＢが出力されるとともに、出力回路３０から出力されるデジタルデータＤＯ１の保存先がメモリ４２となるように、切換スイッチ４１に切換信号が出力される。これにより、リング回路１０を構成するＭＡＧＦＥＴ６に作用する磁界がゼロのときの、所定期間におけるパルス信号の周回位置を示すデジタルデータ（これをＤＯＲと称する）がメモリ４２に記憶される。
【００６５】
その後、制御回路２０は出力回路３０からのデジタルデータＤＯ１の保存先がレジスタ４３となるように切換スイッチ４１を切り換える。これにより、リング回路１０を構成するＭＡＧＦＥＴ６が、被検出磁界が作用する環境に置かれたときに計測されるパルス信号の周回位置を示すデジタルデータＤＯ１は、一時的にレジスタ４３に保存されることになる。
【００６６】
そして、減算器４４は、メモリ４２に記憶された、磁界がゼロの時のパルス信号の周回位置を示すデジタルデータＤＯＲと、レジスタ４３に一時的に保存された被検出磁界の強度に応じた遅延時間の影響を受けたパルス信号の周回位置を示すデジタルデータＤＯ１との差分を求め、デジタルデータＤＯ２として出力する。
【００６７】
このように、補正回路４０は、被検出磁界がゼロの時の所定期間におけるリング回路１０内のパルス信号の周回位置を基準値として、被検出磁界が作用しているときのパルス信号の周回位置との差を示すデジタルデータＤＯ２を生成する。これにより、リング回路１０における各ＭＡＧＦＥＴ６の遅延時間、すなわち被検出磁界の強度を直接的に示すデジタルデータＤＯ２を得ることができる。
【００６８】
さらに、リング回路１０を形成する場合、各ＭＡＧＦＥＴ６や負荷抵抗１１の製造ばらつきにより、磁界ゼロのときのパルス信号の周回位置は、個々の製品で若干相違する。しかしながら、上記のように補正回路４０を設けることにより、各製品ごとに、磁界ゼロの時のパルス信号の周回位置を示すデジタルデータＤＯＲを得ることができるので、ＭＡＧＦＥＴ６の遅延時間を直接的に示すデジタルデータＤＯ２の精度を向上することができる。
【００６９】
なお、被検出磁界がゼロの時のパルス信号の周回位置に対応したデジタルデータを得るためには、上述した補正回路４０以外に、例えば，リング回路１０を構成するＭＡＧＦＥＴ６と同様の電流容量を有するＭＯＳＦＥＴによって、配線長や接続個数を等しくした別個のリング回路を形成し、ＭＡＧＦＥＴ６によるリング回路及びＭＯＳＦＥＴによるリング回路に同時期に同じ期間だけパルス信号を周回させても良い。ＭＯＳＦＥＴとＭＡＧＦＥＴとは類似した構成を有するため、上述のようにＭＯＳＦＥＴによってリング回路を構成すると、そのリング回路は磁界がゼロの環境において、パルス信号の周回動作を行なうものとみなすことができる。そのため、ＭＯＳＦＥＴによるリング回路におけるパルス信号の周回位置に対応したデジタルデータを基準値として、ＭＡＧＦＥＴ６によるリング回路１０におけるパルス信号の周回位置を示すデジタルデータとの差分を求めることにより、被検出磁界の強度を直接的に示すデジタルデータを求めることができる。
【００７０】
さらに、この場合、ＭＡＧＦＥＴによるリング回路とＭＯＳＦＥＴによるリング回路とは同じ環境の下で、パルス信号の周回動作を行なうため、環境温度の変化等による遅延時間の変化も相殺できるので、磁界強度に対応したデジタルデータをより高精度に求めることができる。
【００７１】
（第２実施形態）
次に本発明の第２実施形態による磁気センサ装置について説明する。第２実施形態による磁気センサ装置は、リング回路の構成が第１実施形態の磁気センサと異なるため、以下、リング回路についてのみ説明し、その他の説明は省略する。
【００７２】
図７に第２実施形態によるリング回路の構成を示す。なお、図７では、リング回路の構成が等価回路によって示されている。
【００７３】
図７に示すように、第２実施例におけるリング回路５０は、２個の否定論理積素子としてのナンドゲートＮＡＮＤと１４個のインバータＩＮＶとによって構成されている。
【００７４】
図７において、ナンドゲートＮＡＮＤ１のインバータＩＮＶ１６に接続されない方の入力端子（以下、この入力端子を起動用端子という）には、図示しない制御回路からスタート信号ＳＴＡＲＴが入力される。さらに、ナンドゲートＮＡＮＤ１２のインバータＩＮＶ１１に接続されない方の入力端子（以下、この入力端子をリセット用端子という）には、インバータＩＮＶ６の出力信号が入力されている。
【００７５】
ナンドゲートＮＡＮＤ１は、第１実施形態と同様に、スタート信号ＳＴＡＲＴの入力端子として、ＭＡＧＦＥＴ６に直列にＭＯＳＦＥＴを接続することによって構成されている。一方、ナンドゲートＮＡＮＤ２は、両入力端子とも、リング回路５０内を伝播するパルス信号が入力されるので、２個のＭＡＧＦＥＴ６を直列に接続することによって構成されている。
【００７６】
以下、このように構成されたリング回路１０の動作について、説明する。
【００７７】
まず、スタート信号ＳＴＡＲＴがＬｏレベルであるとき（初期状態）は、ナンドゲートＮＡＮＤ１の出力はＨｉレベルとなるため、ナンドゲートＮＡＮＤ１から数えて偶数段目のインバータＩＮＶ２，４，…の出力はＬｏレベルとなり、奇数段目のインバータＩＮＶ３，５，…の出力はＨｉレベルとなる。
【００７８】
この初期状態において、ナンドゲートＮＡＮＤ１２のリセット用端子に入力された、インバータＩＮＶ６の出力信号はＬｏレベルであるため、ナンドゲートＮＡＮＤ１２は、偶数段目に接続されているにも関わらずＨｉレベルを出力する。このため、ナンドゲートＮＡＮＤ１２以降に接続されたインバータＩＮＶ１３〜１６については、奇数段目のインバータＩＮＶ１３，１５の出力がＬｏレベルとなり、偶数段目のインバータＩＮＶ１４，１６の出力がＨｉレベルとなる。
【００７９】
スタート信号ＳＴＡＲＴが入力されるナンドゲートＮＡＮＤ１の状態は、スタート信号ＳＴＡＲＴがＬｏレベルである間は変化せずＨｉレベルの信号を出力し続けるので、リング回路５０は上述した状態で安定する。
【００８０】
次に、スタート信号ＳＴＡＲＴがＬｏレベルからＨｉレベルに変化すると、ナンドゲートＮＡＮＤ１のもう一方の入力端子にも、インバータＩＮＶ１６からＨｉレベルの信号が入力されているので、ナンドゲートＮＡＮＤ１の出力は、ＨｉレベルからＬｏレベルに反転する。これにより、リング回路５０内におけるパルス信号の伝播が開始される。これにより、後続のインバータＩＮＶ２，３，…の出力が順次反転して、奇数段目のインバータＩＮＶ３，５，…の出力はＨｉレベルからＬｏレベルに変化し、偶数段目のインバータＩＮＶ２，４，…の出力はＬＯレベルからＨｉレベルに変化していく。尚、以下、このようにスタート信号ＳＴＡＲＴの変化によって発生し、奇数段目のナンドゲートＮＡＮＤ１及びインバータＩＮＶ３，５，…の立ち下がり出力として、及び偶数段目のナンドゲートＮＡＮＤ１２及びインバータＩＮＶ２，４、…の立ち上がり出力として順次周回するパルスをメインパルスという。
【００８１】
そして、このメインパルスがインバータＩＮＶ６に到達して、インバータＩＮＶ６の出力がＬｏレベルからＨｉレベルに反転すると、インバータＩＮＶ１１の出力レベルは未だＨｉレベルであるために、ナンドゲートＮＡＮＤ１２の２つの入力信号は、共にＨｉレベルとなって、ナンドゲートＮＡＮＤ１２の出力はＨｉレベルからＬｏレベルに反転する。尚、以下、このようにメインパルスがリセット用端子からナンドゲートＮＡＮＤ１２に入力され、このナンドゲートＮＡＮＤ１２によって反転されて、奇数段目のナンドゲートＮＡＮＤ１及びインバータＩＮＶ１３，１５，…の立ち上がり出力として、及び偶数段目のナンドゲートＮＡＮＤ１２及びインバータＩＮＶ１４，１６，…の立ち下がり出力として順次周回するパルスをリセットパルスという。このリセットパルスは、ナンドゲートＮＡＮＤ１により発生したメインパルスと共に、リング回路５０内を周回する。
【００８２】
また、その後のメインパルスは、インバータＩＮＶ６の後続の各インバータＩＮＶ７，８，…により順次反転されて伝達される。メインパルスによって、インバータＩＮＶ１１の出力がＨｉレベルからＬｏレベルに反転することにより、ナンドゲートＮＡＮＤ１２のリセット用端子ではないもう一方の入力端子にはＬｏレベルの信号が入力される。このときのリセット用端子には、インバータＩＮＶ６からＨｉレベルの信号が入力されているので、ナンドゲートＮＡＮＤ１２の出力は、メインパルスによってＬｏレベルからＨｉレベルに反転し、ナンドゲートＮＡＮＤ１２以降の各インバータＩＮＶ１３，１４，…にメインパルスを伝達する。
【００８３】
尚、このようにメインパルスが、インバータＩＮＶ７〜１１を経由して、ナンドゲートＮＡＮＤ１２に到達したときに、インバータＩＮＶ６の出力信号が未だＨｉレベルであるのは、インバータＩＮＶ７からインバータＩＮＶ１１までのインバータの数が５個であるのに対して、ナンドゲートＮＡＮＤ１２からインバータＩＮＶ６までのナンドゲートを含むインバータの数が１１個であり、メインパルスが経由するインバータの数のほうが少ないためである。これにより、リセットパルスが、ナンドゲートＮＡＮＤ１２からインバータＩＮＶ６まで伝達するよりも早く、メインパルスがナンドゲートＮＡＮＤ１２に入力される。
【００８４】
一方、ナンドゲートＮＡＮＤ１２によって発生したリセットパルスは、ナンドゲートＮＡＮＤ１を含む各インバータＩＮＶ１３，１４，…を経由して、再びインバータＩＮＶ６に到達し、ナンドゲートＮＡＮＤ１２のリセット用端子の信号レベルをＨｉレベルからＬｏレベルに反転させる。しかし、このときは、ナンドゲートＮＡＮＤ１２のインバータＩＮＶ１１からの入力信号が、既にメインパルスによってＬｏレベルとなっているため、ナンドゲートＮＡＮＤ１２の出力は変化しない。その後、リセットパルスは、インバータＩＮＶ６からインバータＩＮＶ１１へと、リング回路５０の正規のルートで順次ナンドゲートＮＡＮＤ１２へ伝達される。
【００８５】
そして、リセットパルスが、インバータＩＮＶ１１に到達すると、ナンドゲートＮＡＮＤ１２に対するインバータＩＮＶ１１の出力信号が、ＬｏレベルからＨｉレベルへと反転する。また、これとほぼ同時に、メインパルスがインバータＩＮＶ６に到達して、ナンドゲートＮＡＮＤ１２のリセット用端子の入力信号もＬｏレベルからＨｉレベルへと反転する。従って、ナンドゲートＮＡＮＤ１２は、リセットパルスによってインバータＩＮＶ１１がＨｉレベルを出力し、メインパルスによってインバータＩＮＶ６がＨｉレベルを出力した時点で、Ｌｏレベルのリセットパルスを出力する。
【００８６】
そして以後は、上述した動作が繰り返され、リセットパルスが、メインパルスと共に、リング回路５０を周回する。また、このような一連の動作を停止させたいときには、スタートパ信号ＳＴＡＲＴをＨｉレベルからＬｏレベルにすれば、上述の初期状態へ戻ることとなる。
【００８７】
以上のように、通常、偶数個の反転回路（ナンドゲート及びインバータ）をリング状に連結すると、各反転回路の入・出力が異なるレベルとなって回路全体が安定してしまうのであるが、本実施例のリング回路５０においては、同一周回上に発生タイミングの異なる２つのパルス信号を周回させるため、ナンドゲートＮＡＮＤ１は、自己が発生させたメインパルスが戻ってくる前にリセットパルスによって出力が反転され、ナンドゲートＮＡＮＤ１２は、自己が発生させたリセットパルスが戻ってくる前にメインパルスによって出力が反転するというように、回路全体が安定状態になることなく、２つのパルス信号が周回することとなる。
【００８８】
そして、第１実施形態において説明した出力回路及び補正回路を用いて、メインパルス及びリセットパルスの周回数と、例えばメインパルスの周回位置とから所定期間におけるパルス信号の伝播状態を求めることにより、磁界の強度に応じたデジタルデータＤＯ１及び、磁界強度を直接的に示すデジタルデータＤＯ２を得ることができる。
【００８９】
なお、第２実施例に示したリング回路５０は、偶数個の反転回路（ナンドゲート及びインバータ）からリング回路を構成する際の接続の一例を示すものであり、ナンドゲートとインバータとの接続方法は、それに限られるものではない。要するに、パルス信号の伝播方向に沿ってナンドゲートＮＡＮＤ１との間に偶数個のインバータが接続される位置にあるＭＡＧＦＥＴ（第１のリセット用ＭＡＧＦＥＴ）にもう１つのＭＡＧＦＥＴ（第２のリセット用ＭＡＧＦＥＴ）を直列接続してナンドゲートＮＡＮＤ２を構成し、その第２のリセット用ＭＡＧＦＥＴのゲート電極に、ナンドゲートＮＡＮＤ１とナンドゲートＮＡＮＤ２との間に接続されたインバータであって、ナンドゲートＮＡＮＤ１から数えて偶数番目のインバータの出力を接続すれば良い。これによって、上述したと同様の作用により、リング回路内にメインパルスとリセットパルスとを周回させることができ、リング回路が安定状態に陥ることを防止することができる。
【００９０】
（変形例）
上述した実施形態では、ＭＡＧＦＥＴ６に関して、ｎ⁺ソース領域１１ａ，１１ｂとｎ⁺ドレイン領域１２ａ，１２ｂとも、２個に分離した例について示したが、ｎ⁺ソース領域は分離しなくとも良い。この場合でも、分離されたｎ⁺ドレイン領域において、磁界の強度に応じた電流の増減を発生させることができる。
【００９１】
さらに、上述した実施形態では、ｎＭＯＳ型ＦＥＴ構造による半導体磁気センサについて示したが、ｐＭＯＳ型ＦＥＴ構造を採用することもできる。
【図面の簡単な説明】
【図１】（ａ）は第１実施形態における半導体磁気センサ（ＭＡＧＦＥＴ）の構成を示す斜視図であり、（ｂ）そのＭＡＧＦＥＴのチャネル領域を流れるキャリアの向きを説明する説明図である。
【図２】第１実施形態におけるリング回路の構成を示す回路図である。
【図３】ＭＡＧＦＥＴの電流値と、ＭＡＧＦＥＴが入力に対して反転した出力を発生するまでの遅延時間との関係を示すグラフである。
【図４】第１実施形態におけるリング回路の等価回路を示す回路図である。
【図５】リング回路の出力から、磁界強度に応じたデジタルデータＤＯ１を生成するための出力回路の構成を示す回路図である。
【図６】出力回路から出力されるデジタルデータＤＯ１に対して、磁界がゼロのときのデジタルデータＤＯＲを減算する補正回路の構成を示す回路図である。
【図７】第２実施形態によるリング回路の等価回路を示す回路図である。
【符号の説明】
１ａ、１ｂソース領域
２ａ、２ｂドレイン領域
３ゲート電極
９チャネル領域
６，６Ａ半導体磁気センサ（ＭＡＧＦＥＴ）
１０リング回路
１１負荷抵抗
１２定電流回路
２０制御回路
３０デジタルデータ生成回路
４０補正回路

Claims

ソース領域とドレイン領域との内、少なくともドレイン領域が分離して設けられるとともに、前記ソース領域とドレイン領域との間に形成されるチャネル領域を制御するゲート電極を備え、前記チャネル領域を流れるキャリアに被検出磁界が作用したときに、その被検出磁界の大きさに応じて前記分離されたドレイン領域を流れるキャリアの量が変化する半導体磁気センサを複数個リング状に接続したリング回路を備え、
前記複数個の半導体磁気センサは、前記ドレイン領域が電源に、かつ前記ソース領域がアースに接続され、前記リング回路においては、前段の半導体磁気センサの分離されたドレイン領域の一方が後段の半導体磁気センサのゲート電極に接続されることによって、各磁気センサが反転回路を構成するものであり、
さらに、所定期間における前記リング回路内のパルス信号の伝播状態を検出して、その検出結果に基づいて、前記被検出磁界に応じたデジタルデータを出力する出力回路を備えることを特徴とする磁気センサ装置。
前記リング回路を構成する複数個の半導体磁気センサは、共通の半導体基板の同一面に形成されることによって、被検出磁界により各チャネル領域を流れるキャリアが同じ向きに偏向されることを特徴とする請求項１に記載の磁気センサ装置。
前記リング回路において、前段の半導体磁気センサの分離されたドレイン領域の一方を後段の半導体磁気センサのゲート電極に接続する際に、
すべての半導体磁気センサについて、被検出磁界に対して同様の電流の増減傾向を示す分離されたドレイン領域の一方を後段の半導体磁気センサのゲート電極に接続することを特徴とする請求項２に記載の磁気センサ。
前記複数個の半導体磁気センサは、前記ソース領域、ドレイン領域及びチャネル領域に関して同じ大きさに形成されることにより、後段の半導体磁気センサのゲート電極に接続される前段の半導体磁気センサの分離されたドレイン領域の一方を流れる電流値が、各半導体磁気センサにおいて等しくなるように設定されていることを特徴とする請求項１乃至請求項３のいずれかに記載の磁気センサ装置。
前記複数個の半導体磁気センサの中の１個の半導体磁気センサとアースとの間に電界効果トランジスタを直列接続し、この電界効果トランジスタのゲート電極に、前記リング回路内にパルス信号を伝播させるための起動信号を入力することにより、前記１個の半導体磁気センサを起動用磁気センサとして用いることを特徴とする請求項１ないし請求項４のいずれかに記載の磁気センサ装置。
前記出力回路は、前記被検出磁界がゼロの時の所定期間における前記リング回路内のパルス信号の伝播状態を基準値として、検出した伝播状態とその基準値との相違量から被検出磁界に応じたデジタルデータを出力することを特徴とする請求項１乃至請求項５のいずれかに記載の磁気センサ装置。
前記リング回路は、奇数個の半導体磁気センサをリング状に接続することによって構成されることを特徴とする請求項１乃至請求項６のいずれかに記載の磁気センサ装置。
前記リング回路は、偶数個の半導体磁気センサをリング状に接続することによって構成され、
前記リング回路において、パルス信号の伝播方向に沿って前記起動用磁気センサとの間に偶数個の半導体磁気センサが接続される位置にある半導体磁気センサを第１のリセット用半導体磁気センサとし、この第１のリセット用半導体磁気センサとアースとの間に第２のリセット用半導体磁気センサを直列接続し、この第２のリセット用半導体磁気センサのゲート電極に、前記起動用磁気センサと前記第１のリセット用半導体磁気センサとの間に接続された半導体磁気センサであって、前記起動用磁気センサから数えて偶数番目の半導体磁気センサの分離されたドレイン領域の一方を接続することにより、前記リング回路内に２種類のパルス信号を同時に伝播させることを特徴とする請求項５に記載の磁気センサ装置。