JP2012231442A - 半導体装置 - Google Patents

Abstract

【課題】ＡＤ変換器及びそれを用いた電子回路において、回路規模を縮小及び消費電力を低減することを課題の一とする。
【解決手段】参照電圧に応じた第１の周波数を出力する第１の発振器と、入力電圧に応じた第２の周波数を出力する第２の発振器と、第１の周波数を測定する第１のカウンタと、第２の周波数を測定する第２のカウンタと、第１の周波数の測定結果と第２の周波数の測定結果を比較して、入力電圧に応じたデジタル値を出力する比較器とを有するＡＤ変換器である。
【選択図】図１

Description

技術分野は、半導体装置に関する。特に、アナログ−デジタル変換器、及びそれを用いた電子回路に関する。

アナログ信号をデジタル信号に変換する回路として、アナログ−デジタル変換器（ＡＤ変換器ともいう）が用いられている。そして、従来のＡＤ変換器としては、逐次比較型等の構成が採用されている（例えば特許文献１）。

また、ＡＤ変換器を用いた電子回路の一例として、デジタル制御型の電源回路がある。電源回路としては、例えば、ある値の直流電圧を別の値の直流電圧に変換する回路（直流変換器、ＤＣＤＣコンバータともいう）が挙げられる。

直流変換器としては、例えばコイル、ダイオード、及びトランジスタ等を用いて構成されたものがある（例えば特許文献２）。

特開平６−１８１４３６号公報 特開平６−１９７４６５号公報

特許文献１のような逐次比較型のＡＤ変換器では、サンプルホールド回路、電圧比較器、デジタル−アナログ変換器などアナログ回路で構成されるものが多く、回路規模や消費電力の増加を招いていた。更に、分解能を向上させるためには、回路規模や消費電力が一層増大する。

そして、逐次比較型のＡＤ変換器を用いた直流変換器では、ＡＤ変換器の消費電力の高さに起因し、変換効率が低下するという問題があった。

そこで、本発明の一態様は、ＡＤ変換器及びそれを用いた電子回路において、回路規模の縮小、又は消費電力を低減することを目的の一とする。

また、ＡＤ変換器において、分解能等の諸性能を向上させることを目的の一とする。

開示する半導体装置は、アナログ値の入力電圧（アナログ入力電圧ともいう）を周波数に変換し、周波数を測定することで、入力電圧に応じたデジタル値を出力するＡＤ変換器を有するものである。

具体的には、ＡＤ変換器は、入力電圧と、変換を行う際の基準範囲となる参照電圧（基準電圧ともいう）とを周波数に変換し、２つの周波数を測定（カウントともいう）し、２つの周波数の測定結果（カウンタ値ともいう）を比較して、参照電圧を均等に分割したデジタル値を出力する。分割数は、ＡＤ変換器の分解能に応じて決定される。

本発明の一態様は、参照電圧に応じた第１の周波数を出力する第１の発振器と、入力電圧に応じた第２の周波数を出力する第２の発振器と、第１の周波数を測定する第１のカウンタと、第２の周波数を測定する第２のカウンタと、第１の周波数の測定結果と第２の周波数の測定結果を比較して、入力電圧に応じたデジタル値を出力する比較器とを有する半導体装置である。

本発明の他の一態様は、参照電圧に応じた第１の周波数を出力する第１の発振器と、入力電圧に応じた第２の周波数を出力する第２の発振器と、第１の周波数を所定のカウンタ値Ｍまで測定する第１のカウンタと、第２の周波数のカウンタ値Ｌを第１の周波数の測定と同期させて測定する第２のカウンタと、カウンタ値Ｍとカウンタ値Ｌとを比較して、入力電圧に応じたデジタル値を出力する比較器と、カウンタ値Ｍを制御するレジスタとを有する半導体装置である。

変換回路と、制御回路とを有し、変換回路は、誘導素子と、スイッチ素子とを有し、制御回路は、ＡＤ変換器と、デジタル積分器と、デジタルパルス幅変調器とを有し、ＡＤ変換器は、参照電圧に応じた第１の周波数を出力する第１の発振器と、変換回路からの帰還電圧に応じた第２の周波数を出力する第２の発振器と、第１の周波数を測定する第１のカウンタと、第２の周波数を測定する第２のカウンタと、第１の周波数の測定結果と第２の周波数の測定結果とを比較して、帰還電圧に応じたデジタル値を出力する比較器とを有し、制御回路では、ＡＤ変換器がデジタル値を出力し、デジタル積分器がデジタル値を積分してデューティ値を決定し、デジタルパルス幅変調器がデューティ値を有するパルス信号を出力し、変換回路では、スイッチ素子がパルス信号に応じて誘導素子に流れる電流を制御し、誘導素子に流れる電流に応じて変換回路の出力電圧が生成される半導体装置である。

上記において、第２の発振器は、入力電圧を電源電圧とするリングオシレータとしてもよい。また、第１の発振器は、参照電圧を電源電圧とするリングオシレータとしてもよい。

なお、本明細書において分解能とは、入力されるアナログ値の全範囲をデジタル値に変換する際の最大の分割数を意味するものであり、変換されるデジタル値のビット数で表現される。例えば、３ビットの分解能を有するＡＤ変換器は、入力されるアナログ電圧を８段階（２^３＝８）のデジタル値（２進数では０００〜１１１）に変換することができる。

また、変換器を、変換手段又は変換回路と表記してもよい。発振器や積分器等についても、同様に表記してもよい。

本発明の一態様は、ＡＤ変換器において、発振器のみをアナログ回路とするため、回路規模の縮小、又は消費電力の低減を行うことができる。

また、ＡＤ変換器を用いた直流変換器において、回路規模の縮小、消費電力の低減、又は変換効率の向上を行うことができる。

半導体装置及びタイミングチャートの一例を示す図。 半導体装置の一例を示す図。 半導体装置及びタイミングチャートの一例を示す図。 半導体装置及びタイミングチャートの一例を示す図。 半導体装置の一例を示す図。 タイミングチャートの一例を示す図。 電子機器の一例を示す図。 電子機器の一例を示す図。 電子機器の一例を示す図。 電子機器の回路構成の一例を示す図。

以下に、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、半導体装置として、ＡＤ変換器の構造及び動作の一例について説明する。

図１（Ａ）はＡＤ変換器のブロック図であり、図１（Ｂ）はＡＤ変換１周期分のタイミングチャートである。

ＡＤ変換器は、発振器ＯＳＣ１、発振器ＯＳＣ２、カウンタＣＮＴ１、カウンタＣＮＴ２、及び比較器ＣＭＰを有する。それぞれは、以下の機能を有している。

発振器ＯＳＣ１は、図１（Ｂ）に示すように、参照電圧Ａ_ｒｅｆに応じた周波数Ｆ_ｒｅｆを出力する。すなわち、発振器ＯＳＣ１は、入力された参照電圧Ａ_ｒｅｆを周波数Ｆ_ｒｅｆに変換する回路（ＶＦ変換器ともいう）である。

カウンタＣＮＴ１は、周波数Ｆ_ｒｅｆを測定する。具体的には、発振器ＯＳＣ１からの発振回数（パルス数ともいう）を所定の値Ｍまで測定し、測定結果としてカウンタ値Ｃ_ｒｅｆ＝Ｍを出力する。

一方、発振器ＯＳＣ２は、図１（Ｂ）に示すように、入力電圧Ａ_ｉｎに応じた周波数Ｆ_ｉｎを出力する。すなわち、発振回路ＯＳＣ２は、入力された入力電圧Ａ_ｉｎを周波数Ｆ_ｉｎに変換する回路である。

カウンタＣＮＴ２は、周波数Ｆ_ｉｎを測定する。具体的には、発振器ＯＳＣ２からの発振回数を測定し、測定結果としてカウンタ値Ｃ_ｉｎ＝Ｌを出力する。ここで、カウンタＣＮＴ２は、カウンタＣＮＴ１と同じ期間で測定を行う。すなわち、カウンタＣＮＴ１とカウンタＣＮＴ２とを同期させて測定を行う。

そして、比較器ＣＭＰは、図１（Ｂ）に示すように、２つのカウンタから出力された測定結果（カウンタ値Ｃ_ｒｅｆ＝Ｍとカウンタ値Ｃ_ｉｎ＝Ｌ）を比較することで、入力電圧Ａ_ｉｎに応じたデジタル値Ｄ_ｏｕｔを出力する。具体的には、カウンタ値Ｃ_ｒｅｆ＝Ｍを基準として、カウンタ値Ｃ_ｉｎ＝Ｌとの差分＝Ｌ−Ｍをとり、入力電圧Ａ_ｉｎに対応するデジタル値Ｄ_ｏｕｔを出力する。

例えば、ＡＤ変換器の分解能を３ビットとすると、８段階のデジタル値Ｄ_ｏｕｔ（２進数では０００〜１１１）を出力することができる。ただし、分解能は３ビットに限定されない。

このようにして、アナログ−デジタル変換（ＡＤ変換ともいう）を行うことができる。

本実施の形態のＡＤ変換器は、発振器のみをアナログ回路としているため、回路規模の縮小及び消費電力を低減することができる。

また、入力電圧を周波数に変換するため、周波数を測定するだけで容易にデジタル値を得ることができる。

以下に、各回路の具体的な構成の一例について説明する。

図２は、発振器ＯＣＳ２の一例であり、入力電圧Ａ_ｉｎを周波数Ｆ_ｉｎに変換するリングオシレータを示している。

リングオシレータは、奇数個（ｎ個）のインバータが鎖状に接続された構造を有する。図２（Ｂ）に、リングオシレータの具体的な構造の一例を示す。各インバータは、極性の異なるトランジスタを直列接続させたＣＭＯＳインバータを用いることができる。

奇数個のインバータは、全体として入力の論理否定となる。そして、各インバータは遅延時間ｔを有するため、初段のインバータへの入力（例えば”０”）から遅延時間後（ｎ×ｔ）に最終段のインバータが初段入力の論理否定（例えば”１”）を出力し、この出力が再度初段のインバータに入力される。この動作が繰り返されることで発振が行われる。

図２（Ａ）のように、リングオシレータは周期Ｔ＝２×ｎ×ｔであり、周波数Ｆ＝１／（２×ｎ×ｔ）である。

この式より、リングオシレータの周波数Ｆは、各インバータの遅延時間ｔの増加に伴い、減少する。

また、遅延時間ｔは、各インバータに入力される電源電圧の増加に伴い、短縮される。電源電圧が増加することで、トランジスタのゲートにおける飽和時間が短縮され、各インバータの動作速度が速くなるためである。

結果として、周波数Ｆは、電源電圧の増加にともない、増加する。したがって、リングオシレータは、電源電圧に応じた周波数Ｆで発振する。

そのため、図２（Ｂ）のように、各インバータの電源電圧として入力電圧Ａ_ｉｎを入力することで、リングオシレータを入力電圧Ａ_ｉｎに応じた周波数Ｆ_ｉｎで発振させることができる。

以上のようにして、発振器ＯＳＣ２は、入力電圧Ａ_ｉｎに応じた周波数Ｆ_ｉｎを出力する。発振器ＯＳＣ２としてリングオシレータを用いることで、回路規模を縮小することができる。

また、発振器ＯＳＣ１についても、図２に示すようなリングオシレータを用いると有効である。発振器ＯＳＣ１では、各インバータの電源電圧として参照電圧Ａ_ｒｅｆを入力することで、リングオシレータを参照電圧Ａ_ｒｅｆに応じた周波数Ｆ_ｒｅｆで発振させることができる。

発振器ＯＳＣ１及び発振器ＯＳＣ２の両方をリングオシレータとすることで、ＡＤ変換を正確に行うことができる。

また、カウンタＣＮＴ１及びカウンタＣＮＴ２は、いずれもフリップフロップを複数個有している。フリップフロップの個数は、ＡＤ変換器の分解能に応じて決定すればよい。例えば、分解能をＮビットとする場合、Ｎ個のフリップフロップを設ければよい。なお、いずれも同期式のものを用いることで、高速動作が可能である。

そして、比較器ＣＭＰは、カウンタ値Ｃ_ｒｅｆ＝Ｍとカウンタ値Ｃ_ｉｎ＝Ｌとの差分を取る回路であり、除算器等を用いることができる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態２）
本実施の形態では、ＡＤ変換器の他の一例について説明する。

図３（Ａ）は、図１のＡＤ変換器において、カウンタＣＮＴ１の測定結果を変更可能とする構成である。すなわち、参照電圧Ａ_ｒｅｆに応じた周波数Ｆ_ｒｅｆのカウンタ値Ｃ_ｒｅｆを制御する。また、図３（Ｂ）に、ＡＤ変換１周期分のタイミングチャートを示す。

図３（Ａ）において、ＡＤ変換器は、データの記憶を行うレジスタＲＥＧを有する。レジスタＲＥＧは、フリップフロップを複数個有している。フリップフロップの個数は、記憶可能なデータのビット数であり、ＡＤ変換器の分解能に応じて決定すればよい。そして、レジスタＲＥＧは、以下の機能を有する。

レジスタＲＥＧは、比較器ＣＭＰに接続され、周波数Ｆ_ｒｅｆのカウンタ値Ｃ_ｒｅｆを制御する。所望のカウンタ値Ｃ_ｒｅｆ＝Ｍまで測定を行う場合、図３（Ｂ）に示すように、レジスタＲＥＧに値Ｍを書き込んでおく。

例えば、ＡＤ変換器の分解能を３ビットとする場合、カウンタＣＮＴ１はカウンタ値Ｃ_ｒｅｆ＝０〜７を測定することができる。そして、レジスタＲＥＧに値Ｍ＝５（２進数では１０１）を書き込んでおくことで、カウンタＣＮＴ１はカウンタ値Ｍ＝５まで周波数Ｆ_ｒｅｆの測定を行う。なお、カウンタＣＮＴ２は、カウンタＣＮＴ１と同じ期間で測定を行う。カウンタＣＮＴ２のカウンタ値Ｃ_ｉｎ＝Ｌは、周波数Ｆ_ｉｎに応じて０〜５をとる。

そして、カウンタ値Ｃ_ｒｅｆ＝Ｍ＝５とカウンタ値Ｃ_ｉｎ＝Ｌとの差分は０〜５となり、ＡＤ変換器は６段階のデジタル値Ｄ_ｏｕｔを出力することができる。

このように、レジスタＲＥＧに書き込む値Ｍによってカウンタ値Ｃ_ｒｅｆを変更し、分割数を制御することで、ＡＤ変換の精度（ＡＤ変換の誤差ともいう）を調整することができる。

レジスタＲＥＧに書き込む値Ｍを大きくすることで精度を高くし、値Ｍを小さくすることで精度を低くすることが可能である。すなわち、用途に応じてＡＤ変換の精度を調整することができる。

なお、レジスタＲＥＧへの書き込みは、図３（Ａ）に示すように、外部からのソフトウェア処理などにより行うことができる。

また、比較器ＣＭＰは、図４（Ａ）に示すように、カウンタＣＮＴ１及びカウンタＣＮＴ２をリセットする信号（リセット信号Ｓ_ｒｓｔともいう）を出力してもよい。

具体的には、比較器ＣＭＰは、図４（Ｂ）に示すように、カウンタＣＮＴ１がレジスタＲＥＧに書き込まれたカウンタ値Ｍまで測定した時に、リセット信号Ｓ_ｒｓｔを出力する。そして、リセット信号Ｓ_ｒｓｔにより、２つのカウンタがリセットされ、再度測定を開始する。この構成とすることで、繰り返しＡＤ変換を行うことができる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態３）
本実施の形態では、半導体装置として、上記ＡＤ変換器を用いた電子回路の一例について説明する。

図５（Ａ）は、デジタル制御型の直流変換器のブロック図である。

直流変換器は、変換回路１０５及び制御回路１０７を有する。直流変換器は、入力電圧Ｖ_ｉｎを直流変換して出力電圧Ｖ_ｏｕｔを生成する回路である。

図５（Ｂ）及び図５（Ｃ）に、変換回路１０５の一例を示す。図５（Ｂ）は昇圧型（Ｖ_ｉｎ＜Ｖ_ｏｕｔ）を示し、図５（Ｃ）は降圧型（Ｖ_ｉｎ＞Ｖ_ｏｕｔ）を示している。

変換回路１０５は、少なくとも、スイッチ素子Ｑと誘導素子Ｌとを有する。

スイッチ素子Ｑは、例えばトランジスタであり、オン状態（導通状態）又はオフ状態（非導通状態）に切り替わることで、誘導素子Ｌに流れる電流を制御する。なお、スイッチ素子Ｑの状態は、制御回路１０７で生成されたパルス信号により決定される。

そして、誘導素子Ｌは、例えばコイルであり、上記電流に応じた起電力を発生し、変換回路１０５の出力電圧Ｖ_ｏｕｔ（直流変換器の出力電圧ともいう）を生成する。なお、電流値は、入力電圧Ｖ_ｉｎの値等によって決定される。このようにして、入力電圧Ｖ_ｉｎを出力電圧Ｖ_ｏｕｔに変換することができる。

次に、変換回路１０５の具体的な構造及び動作について説明する。図５（Ｂ）の回路を用いる場合について示す。

図５（Ｂ）の変換回路１０５は、スイッチ素子Ｑ、誘導素子Ｌ、ダイオードＤ、及びコンデンサＣを有する。なお、スイッチ素子Ｑとしてトランジスタを示し、誘導素子Ｌとしてコイルを示している。それぞれは、以下の接続関係及び機能を有する。

スイッチ素子Ｑは、ゲートが制御回路１０７に電気的に接続され、ソース又はドレインの一方が誘導素子Ｌの一方の端子及びダイオードＤのアノードに電気的に接続されている。誘導素子Ｌの他方の端子は、入力端子に電気的に接続されている。ダイオードＤのカソードは、コンデンサＣの一方の端子及び出力端子に電気的に接続されている。

また、スイッチ素子Ｑのソース又はドレインの他方及びコンデンサＣの他方の端子は、所定の電位が入力される配線に電気的に接続されている。ここで、所定の電位は、例えば、グランド電位である。

なお、図５（Ｂ）では、整流を行うためダイオードＤを用い、平滑を行うためコンデンサＣを用いる例を示しているが、これらに限定されない。

変換回路１０５は、スイッチ素子Ｑのオン状態又はオフ状態によって、２つの動作に分けられる。そして、２つの動作を交互に繰り返すことにより入力電圧Ｖ_ｉｎを昇圧させる。

まず、スイッチ素子Ｑがオン状態の場合、誘導素子Ｌは、流れる電流により起電力を発生する。電流値は、入力電圧Ｖ_ｉｎ等によって決定される。

そして、スイッチ素子Ｑがオフ状態の場合、誘導素子Ｌは、電流を維持しようとして上記起電力とは逆の方向の起電力を発生する。このとき発生した起電力に、入力電圧Ｖ_ｉｎが上乗せされ、出力電圧Ｖ_ｏｕｔ＝αＶ_ｉｎが得られる。

ここで、αは、スイッチ素子Ｑの切り替えの１周期（オン状態の期間Ｔ_ｏｎ＋オフ状態の期間Ｔ_ｏｆｆ）に対するオン状態の期間の割合（デューティ値ＤＵＴＹ＝Ｔ_ｏｎ／（Ｔ_ｏｎ＋Ｔ_ｏｆｆ）、０＜ＤＵＴＹ＜１）によって決定される。昇圧型の場合は、α＝１／（１−ＤＵＴＹ）＞１で、昇圧される。

そして、変換回路１０５の出力電圧Ｖ_ｏｕｔは、制御回路１０７にフィードバックされる。すなわち、制御回路１０７には、出力電圧Ｖ_ｏｕｔに応じたフィードバック電圧Ｖ_ｆｂが入力される。なお、フィードバック電圧Ｖ_ｆｂは帰還電圧ともいう。

一例としては、図５（Ｂ）のように、変換回路１０５の出力端子に電気的に接続された抵抗Ｒ_１及び抵抗Ｒ_２によって、フィードバック電圧Ｖ_ｆｂ＝Ｖ_ｏｕｔ×Ｒ_２／（Ｒ_１＋Ｒ_２）が生成され、制御回路１０７に入力される。

なお、抵抗Ｒ_１は、一方の端子が変換回路１０５の出力端子に電気的に接続され、他方の端子が抵抗Ｒ_２の一方の端子及び制御回路１０７に電気的に接続されている。抵抗Ｒ_２の他方の端子は、例えばグランド電位が入力される配線に電気的に接続されている。

制御回路１０７は、フィードバック電圧Ｖ_ｆｂが所定の電圧（参照電圧Ｖ_ｒｅｆともいう）と同じ値になるように、デューティ値ＤＵＴＹを制御するため、結果的に、出力電圧Ｖ_ｏｕｔ＝Ｖ_ｒｅｆ×（１＋Ｒ_１／Ｒ_２）が成立する。すなわち、出力電圧Ｖ_ｏｕｔは、参照電圧Ｖ_ｒｅｆに比例する。

なお、図５（Ｃ）で示した降圧型の回路を用いた場合も同様に、デューティ値ＤＵＴＹに応じてスイッチ素子Ｑが制御され、出力電圧Ｖ_ｏｕｔ＝αＶ_ｉｎが得られる。なお降圧型の場合は、０＜α＝ＤＵＴＹ＜１で、降圧される。

また、スイッチ素子Ｑとして適用可能なトランジスタは、薄膜トランジスタ又はパワーＭＯＳＦＥＴ等を用いることができ、適宜Ｐチャネル型又はＮチャネル型を用いることができる。トップゲート構造としてもよく、ボトムゲート構造としてもよい。また、チャネルエッチ型又はチャネルストップ型を用いることもできる。

トランジスタの半導体材料としては、シリコン、シリコンゲルマニウム等のシリコン半導体、酸化物半導体、有機半導体、又は化合物半導体等を用いることができる。なお、非晶質半導体、多結晶半導体、微結晶半導体、又は単結晶半導体等を用いることができる。

次に、制御回路１０７の具体的な構造及び動作について説明する。

制御回路１０７は、図５（Ａ）のように、参照電圧発生器ＲＥＦ、ＡＤ変換器ＡＤＣ、デジタル積分器Ｄ_ｉｎｔ、及びデジタルパルス幅変調器Ｄ_ｐｗｍを有する。なお、デジタルパルス幅変調器Ｄ_ｐｗｍは、デジタルＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）ともいう。また、参照電圧発生器ＲＥＦは、外部から接続されていてもよい。

ＡＤ変換器ＡＤＣは、実施の形態１及び実施の形態２で示した構成を採用することができる。そのため、図５（Ａ）には図示していないが、図３及び図４のようにレジスタＲＥＧを用いてもよい。また、デジタル積分器Ｄ_ｉｎｔ及びデジタルパルス幅変調器Ｄ_ｐｗｍは、周知の構成を採用することができる。

制御回路１０７のタイミングチャートを図６に示す。まず、ＡＤ変換器ＡＤＣの入力電圧Ａ_ｉｎとして、変換回路１０５のフィードバック電圧Ｖ_ｆｂが入力される。また、ＡＤ変換器ＡＤＣの参照電圧Ａ_ｒｅｆとして、参照電圧発生器ＲＥＦからの参照電圧Ｖ_ｒｅｆが入力される。

図６は、フィードバック電圧Ｖ_ｆｂが、参照電圧Ｖ_ｒｅｆと同じ値になるまで変化する例を示している。ＡＤ変換器ＡＤＣ、デジタル積分器Ｄ_ｉｎｔ、及びデジタルパルス幅変調器Ｄ_ｐｗｍは、以下の機能を有する。

ＡＤ変換器ＡＤＣは、上記実施の形態と同様の構成を有し、参照電圧Ｖ_ｒｅｆに応じた周波数Ｆ_ｒｅｆのカウンタ値Ｃ_ｒｅｆ＝Ｍと、フィードバック電圧Ｖ_ｆｂに応じた周波数Ｆ_ｆｂのカウンタ値Ｃ_ｆｂ＝Ｌを比較し、２つのカウンタ値の差分＝Ｌ−Ｍをとることで、フィードバック電圧Ｖ_ｆｂに応じたデジタル値を出力する。

デジタル積分器Ｄ_ｉｎｔは、該デジタル値を積分し、積分値を出力する。例えば、差分＝Ｌ−Ｍ＝−５の時、対応するデジタル値を積分した積分値Ｐ−５を出力する。そして、該積分値によりデューティ値ＤＵＴＹが決定される。

デジタルパルス幅変調器Ｄ_ｐｗｍは、該デューティ値ＤＵＴＹを有するパルス信号（ＰＷＭ信号ともいう）を出力する。すなわち、入力された積分値によりパルス信号の周期が決定される。

そして、変換回路１０５は、該パルス信号に応じて出力電圧Ｖ_ｏｕｔを生成し、再度制御回路１０７にフィードバックする。

このように、ＡＤ変換、デューティ値ＤＵＴＹの制御、フィードバックが繰り返され、フィードバック電圧Ｖ_ｆｂは参照電圧Ｖ_ｒｅｆと同じ値になるまで変化する。

そして、Ｖ_ｆｂ＝Ｖ_ｒｅｆとなった時、言い換えると、ＡＤ変換器ＡＤＣにおける２つのカウント値の差分＝Ｌ−Ｍ＝０になり積分値Ｐが出力された時、直流変換器がロック（ロック状態ともいう）され出力電圧Ｖ_ｏｕｔが決定される。すなわち、出力電圧Ｖ_ｏｕｔ＝Ｖ_ｒｅｆ×（１＋Ｒ_１／Ｒ_２）が生成される。

以上のようにして、直流変換が行われる。

本実施の形態のＡＤ変換器は、発振器のみをアナログ回路としているため、回路規模の縮小及び消費電力を低減することができる。

そのため、直流変換器全体としても、回路規模の縮小及び消費電力を低減することができる。

また、ＡＤ変換器の消費電力を低減することで、直流変換器の変換効率を向上することができる。

なお、直流変換は、デューティ値ＤＵＴＹが変化してから出力電圧Ｖ_ｏｕｔの変化が終了するまでに時間がかかる。すなわち、図６において、あるＶ_ｆｂからＶ_ｆｂ＝Ｖ_ｒｅｆに変化するまでに時間がかかる。

この時間は、ＡＤ変換に要する時間に依存する。そして、ＡＤ変換に要する時間は、カウンタ値Ｃ_ｒｅｆの測定時間に依存する。

そこで、実施の形態２で示したように、レジスタＲＥＧによってカウンタ値Ｃ_ｒｅｆを制御することで、ＡＤ変換に要する時間を調整することができる。例えば、レジスタＲＥＧに設定する値Ｍを小さくしてカウンタ値Ｃ_ｒｅｆの測定時間を短縮することで、ＡＤ変換に要する時間を短縮することができる。結果として、直流変換に要する時間が短縮される。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態４）
本発明の一態様に係るＡＤ変換器又はそれを用いた電子回路（直流変換器等）を用いることで、小型且つ消費電力の低い電子機器を提供することが可能である。

電子機器としては、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、照明装置などが挙げられる。これら電子機器の具体例を図７〜９に示す。

図７（Ａ）は携帯型ゲーム機の一例である。図７（Ｂ）は携帯電話の一例である。図７（Ｃ）は携帯情報端末の一例である。図７（Ｄ）は照明装置の一例である。本発明の一態様に係るＡＤ変換器又はそれを用いた電子回路を、筐体１００１〜１００４に搭載することで、電子機器の小型化且つ低消費電力化を実現することができる。

また、図８に、照明装置の他の具体例を示す。図８（Ａ）は卓上照明機器の一例である。図８（Ｂ）は、曲面形状を有する照明部を備えた卓上照明機器の一例である。本発明の一態様に係るＡＤ変換器又はそれを用いた電子回路を、筐体２００１、２００２に搭載することで、照明装置の小型化且つ低消費電力化を実現することができる。

また、図９は、室内の照明機器の一例である。図９では、照明機器（筐体３００１）を天井に取り付けた状態、照明機器（筐体３００２）を壁に設けた（設置した又は埋め込んだ）状態を示している。また、ロール型の照明機器（筐体３００３）が取り付けられている。本発明の一態様に係るＡＤ変換器又はそれを用いた電子回路を、筐体３００１〜３００３に搭載することで、照明装置の小型化且つ低消費電力化を実現することができる。

次に、上記照明装置として、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）素子やＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いた照明装置について説明する。図１０は、降圧型の照明回路（ＬＥＤドライバーともいう）の一例であり、図５（Ｃ）の変形例である。照明回路は、直流変換器と、直流変換器の出力端子に電気的に接続された発光素子４００１とを有している。発光素子４００１としては、ＬＥＤ素子やＥＬ素子を用いることができる。

照明回路は、発光素子４００１に流れる電流Ｉ_ｆの値を制御して一定にするように動作する。これは、発光素子４００１の輝度が流れる電流Ｉ_ｆに比例するためである。まず、電流Ｉ_ｆが抵抗素子Ｒに流れることで電圧Ｖ_ｒが生じる。ここで、電圧Ｖ_ｒは、フィードバック電圧Ｖ_ｆｂ（図５参照）となる。そして、電圧Ｖ_ｒが制御回路１０７の内部の参照電圧と等しくなるように、デューティ値ＤＵＴＹが制御される。結果として、電流Ｉ_ｆの値が制御され、発光素子４００１に安定的な電流を供給することが可能である。本発明の一態様に係るＡＤ変換器及びそれを用いた電子回路を、この直流変換器の制御回路１０７に搭載することで、照明装置の小型化且つ低消費電力化を実現することができる。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。

１０５ 変換回路
１０７ 制御回路
１００１〜１００４ 筐体
２００１、２００２ 筐体
３００１〜３００３ 筐体
４００１ 発光素子

Claims (5)

1. 参照電圧に応じた第１の周波数を出力する第１の発振器と、
   入力電圧に応じた第２の周波数を出力する第２の発振器と、
   前記第１の周波数を測定する第１のカウンタと、
   前記第２の周波数を測定する第２のカウンタと、
   前記第１の周波数の測定結果と前記第２の周波数の測定結果を比較して、前記入力電圧に応じたデジタル値を出力する比較器とを有することを特徴とする半導体装置。
2. 参照電圧に応じた第１の周波数を出力する第１の発振器と、
   入力電圧に応じた第２の周波数を出力する第２の発振器と、
   前記第１の周波数を、所定のカウンタ値Ｍまで測定する第１のカウンタと、
   前記第２の周波数のカウンタ値Ｌを、前記第１の周波数の測定と同期させて測定する第２のカウンタと、
   前記カウンタ値Ｍと前記カウンタ値Ｌとを比較して、前記入力電圧に応じたデジタル値を出力する比較器と、
   前記カウンタ値Ｍを制御するレジスタとを有することを特徴とする半導体装置。
3. 請求項１又は請求項２において、
   前記第２の発振器は、前記入力電圧を電源電圧とするリングオシレータであることを特徴とする半導体装置。
4. 請求項１乃至請求項３のいずれか一において、
   前記第１の発振器は、前記参照電圧を電源電圧とするリングオシレータであることを特徴とする半導体装置。
5. 変換回路と、制御回路とを有し、
   前記変換回路は、誘導素子と、スイッチ素子とを有し、
   前記制御回路は、ＡＤ変換器と、デジタル積分器と、デジタルパルス幅変調器とを有し、
   前記ＡＤ変換器は、参照電圧に応じた第１の周波数を出力する第１の発振器と、前記変換回路からの帰還電圧に応じた第２の周波数を出力する第２の発振器と、前記第１の周波数を測定する第１のカウンタと、前記第２の周波数を測定する第２のカウンタと、前記第１の周波数の測定結果と前記第２の周波数の測定結果とを比較して前記帰還電圧に応じたデジタル値を出力する比較器とを有し、
   前記制御回路では、前記ＡＤ変換器が前記デジタル値を出力し、前記デジタル積分器が前記デジタル値を積分してデューティ値を決定し、前記デジタルパルス幅変調器が前記デューティ値を有するパルス信号を出力し、
   前記変換回路では、前記スイッチ素子が前記パルス信号に応じて前記誘導素子に流れる電流を制御し、前記誘導素子に流れる前記電流に応じて前記変換回路の出力電圧が生成されることを特徴とする半導体装置。

Images