JP2010541212A - 電力デバイスのための超接合構造及び製造方法 - Google Patents

電力デバイスのための超接合構造及び製造方法 Download PDF

Info

Publication number
JP2010541212A
JP2010541212A JP2010526024A JP2010526024A JP2010541212A JP 2010541212 A JP2010541212 A JP 2010541212A JP 2010526024 A JP2010526024 A JP 2010526024A JP 2010526024 A JP2010526024 A JP 2010526024A JP 2010541212 A JP2010541212 A JP 2010541212A
Authority
JP
Japan
Prior art keywords
region
conductivity type
type
active region
pillars
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010526024A
Other languages
English (en)
Inventor
ジョセフ エー． イエディナク
ジャーギル リー
ハチョル ジャン
チョンマン ユン
プラヴィーン ムラリードハラン シェノイ
クリストファー エル． レクサー
チャンウク キム
ジョンフン リー
ジェイソン エム． ヒグス
ドウェイン エス． レイチェル
ジョエル シャープ
キ ワン
ヨンス キム
ジュンキル リー
マーク エル． ラインハイマー
ジンヨン ジュン
Original Assignee
フェアチャイルド・セミコンダクター・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フェアチャイルド・セミコンダクター・コーポレーション filed Critical フェアチャイルド・セミコンダクター・コーポレーション
Publication of JP2010541212A publication Critical patent/JP2010541212A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

電力デバイスは、活性領域と、当該活性領域を囲んでいる終端領域と、当該活性領域及び当該終端領域の各々にそれぞれが交互に配置された第１及び第２導電型の複数のピラーと、を含む。当該活性領域及び当該終端領域における第１導電型のピラーは実質的に同一幅を有し、且つ当該活性領域における第２導電型のピラーは当該終端領域における第２導電型のピラーより小さい幅を有することによって、当該活性領域及び当該終端領域の各々における電荷平衡状態は、当該終端領域におけるブレークダウン電圧が当該活性領域におけるブレークダウン電圧よりも高くなることを特徴とする電力デバイス。

Description

本出願は２００７年９月２１日付け米国仮出願第６０／９７４，４３３号の利益を主張し、当該出願の内容は全体として参照により本願に組み込まれる。
本発明は、半導体技術に関し、特に、トランジスタ及びダイオードの如き改良された電力半導体デバイス及びそれらの製造の方法に関する。
電力エレクトロニクス応用における重要なコンポーネントは固体素子スイッチである。自動車応用における点火制御から電池式消費者エレクトロニクスデバイス、更には産業応用における電力コンバータに至る分野において、特定応用の要求に最適に適合する電力スイッチに対するニーズがある。例えば、電力ＭＯＳ電界効果トランジスタ（電力ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）及び様々な形のサイリスタを含む固体素子スイッチは、このニーズに応じて発展し続けている。電力ＭＯＳＦＥＴの場合、例えば、横方向チャネルを備える二重拡散化構造（ＤＭＯＳ）（例えば、ブランシャール氏及び他に付与された米国特許第４，６８２，４０５号）、トレンチゲート構造（例えば、モー氏及び他に付与された米国特許第６，４２９，４８１号）、並びに、トランジスタ移動領域における電荷を平衡化する様々の技術（例えば、テンプル氏に付与された米国特許第４，９４１，０２６号、チェン氏に付与された米国特許第５，２１６，２７５号、及びニールソン氏に付与された米国特許第６，０８１，００９号）は多くの他の技術の中で発達し、異なると共にしばしば競争力のある性能技術を提示してきた。
米国特許第４，６８２，４０５号 米国特許第６，４２９，４８１号 米国特許第４，９４１，０２６号 米国特許第５，２１６，２７５号 米国特許第６，０８１，００９号
電力スイッチについて性能特性を画定するものとしては、オン抵抗、ブレークダウン電圧及びスイッチング速度がある。特定応用の要求仕様に従ってこれら性能基準の各々について異なった強調がなされる。例えば、約３００〜４００ボルトより大きい電力応用の場合、ＩＧＢＴは電力ＭＯＳＦＥＴに比べて本質的により低いオン抵抗を与えるが、そのスイッチング速度は、そのより遅いターンオフ特性に起因してより遅い。従って、低いオン抵抗を必要として低いスイッチング周波数を備える４００ボルトより大きい応用の場合にＩＧＢＴの方が好ましいスイッチである一方、電力ＭＯＳＦＥＴはしばしば比較的より高い周波数応用のための選択デバイスである。所与の応用の周波数要求仕様が使用対象のスイッチのタイプを指定するならば、当該電圧要求仕様が特定のスイッチの構造上の作りを決定する。例えば、電力ＭＯＳＦＥＴの場合、ドレイン乃至ソース間オン抵抗ＲＤＳｏｎとブレークダウン電圧との間の比例関係の理由から、低ＲＤＳｏｎを維持することが挑戦である一方で当該トランジスタの電圧性能を改善する。当該トランジスタ移動領域における様々な電荷平衡構造が開発され、異なる成功度合いでこの挑戦を提示している。
デバイス性能パラメータは、また、ダイの製造プロセス及びパッケージ化によって影響を受ける。様々な改善されたプロセス実行及びパッケージ技術を開発することによってこれら挑戦の幾つかを提示する試みがなされた。
それが超可搬型消費者エレクトロニクスデバイス、或いは通信システムにおけるルータ及びハブであるかに関わらず、電力スイッチのための様々な応用はエレクトロニクス産業の拡大によって成長し続けている。電力スイッチは、従って、高い開発潜在力を有する半導体デバイスであり続ける。
本発明の実施例に従って、電力デバイスは、活性（active）領域と、前記活性領域を囲んでいる終端（termination）領域と、前記活性領域及び終端領域の各々において交互に配置された第１及び第２導電型の複数のピラーとを含み、そこおいて、前記活性領域及び前記終端領域における前記第１導電型のピラーは実質的に同一幅を有し、且つ前記活性領域における前記第２導電型のピラーは前記終端領域における前記第２導電型のピラーより小さい幅を有することによって、前記活性領域及び前記終端領域の各々における電荷平衡状態（charge balance condition）は、前記終端領域におけるブレークダウン電圧が前記活性領域におけるブレークダウン電圧よりも高くなることを特徴とする。
１つの変形例において、前記第１導電型はＰ型であり、前記第２導電型はＮ型である。
他の変形例において、前記第１導電型はＮ型であり、前記第２導電型はＰ型である。
他の変形例において、前記第１導電型のピラーの各々はＰ型シリコンで実質的に充填されたトレンチを含み、前記トレンチは、前記第２導電型のピラーを形成しているＮ型領域よって互いに分離されている。
他の変形例において、前記活性領域における前記第１導電型のピラーは、前記終端領域における前記第１導電型のピラーと実質的に同一のドーピングプロファイルを有する。
他の変形例において、前記活性領域は、前記活性領域における前記第２導電型のピラーの少なくとも１つを覆って伸張している平面状ゲート構造を含む。
他の変形例において、前記活性領域は、前記活性領域における前記第２導電型のピラーの少なくとも１つ内に所定の深さで伸張しているトレンチゲート構造を含む。
他の変形例において、前記活性領域は、前記活性領域における前記第２導電型のピラーの何れかを覆って伸張しているトレンチゲート構造を含まない。
他の変形例において、前記活性領域における前記第１導電型のピラーはストライプ形状であり、前記終端領域における前記第１導電型のピラーの複数は前記活性領域を同心状に囲んでいる。
他の変形例において、前記活性領域及び前記終端領域における前記第１導電型のピラーの複数は同心状である。
他の変形例において、前記第１導電型の複数のピラーは当該活性ピラーの伸長部位である終端ピラーを有し、他の複数の終端ピラーは前記活性領域に平行である。
本発明の他の実施例に従って、電力デバイスは、活性領域と、移行（transition）領域と、前記活性領域及び前記移行領域を囲んでいる終端領域と、前記活性領域及び前記終端領域の各々にそれぞれが交互に配置された第１及び第２の導電型の複数のピラーと、前記移行領域は前記活性領域と前記終端領域との間に前記第１導電型の少なくとも１つのピラーと前記第２導電型の１つのピラーとを有し、前記活性領域における前記第１導電型のピラーの複数はソース端子に接続されていて、前記終端地領域における前記第１導電型のピラーの複数は浮遊状態にあって、前記移行領域における前記第１導電型の少なくとも１つのピラーは、前記移行領域における前記第１導電型の少なくとも１つのピラーを前記活性領域における前記第１導電型のピラーの複数のうちの１つに接続している前記第１導電型の架橋用拡散部位（拡散ブリッジとも称する）を介して、前記ソース端子に接続されていて、前記架橋用拡散部位が前記第２導電型の少なくとも１つのピラーの幅に跨がって伸張し、前記活性領域及び前記終端領域における前記第１導電型のピラーは、前記移行領域における前記第１導電型の少なくとも１つのピラーと同様に全て実質的に同一幅を有し、且つ前記活性領域における前記第２導電型のピラーは前記移行領域における前記第２導電型の少なくとも１つのピラーの幅より小さい幅を有することによって、前記活性領域及び前記移行領域の各々における電荷平衡状態は、前記移行領域におけるブレークダウン電圧が前記活性領域におけるブレークダウン電圧よりも高くなる。
１つの変形例において、前記活性領域における前記第２導電型のピラーは前記終端領域における前記第２導電型のピラーの複数の幅より小さい幅を有することによって、前記活性領域及び終端領域の各々における電荷平衡状態は、前記終端領域におけるブレークダウン電圧が前記活性領域におけるブレークダウン電圧よりも高い。
他の変形例において、前記活性領域は前記第１導電型のボディ領域と前記ボディ領域に前記第２導電型のソース領域とを含み、前記架橋用拡散部位は前記ボディ領域よりも深く伸張する。
他の変形例において、前記架橋用拡散部位及び前記ボディ領域は実質的に同様のドーピング濃度を有する。
他の変形例において、前記活性領域は前記第１導電型のボディ領域と前記ボディ領域に前記第２導電型のソース領域とを含み、前記架橋用拡散部位は前記ボディ領域よりも浅い深さに伸長する。
他の変形例において、前記架橋用拡散部位は前記ボディ領域より低いドーピング濃度を有する。
他の変形例において、前記第１導電型はＰ型であり、前記第２導電型はＮ型である。
他の変形例において、前記第１導電型はＮ型であり、前記第２導電型はＰ型である。
他の変形例において、前記第１導電型の各ピラーはＰ型シリコンで実質的に充填されたトレンチを含み、前記トレンチは前記第２導電型のピラーを形成しているＮ型領域よって互に分離されている。
他の変形例において、前記活性領域及び終端領域における第１導電型のピラーと前記移行領域における前記第１導電型の少なくとも１つのピラーとは全て実質的に同一のドーピングプロファイルを有する。
他の変形例において、前記活性領域は、前記活性領域における前記第２導電型のピラーの少なくとも１つを覆って伸張している平面状ゲート構造を含む。
他の変形例において、前記活性領域は、前記活性領域における前記第２導電型のピラーの少なくとも１つの内部に所定深さで伸張しているトレンチゲート構造を含む。
他の変形例において、前記活性領域は、前記活性領域における前記第２導電型のピラーの何れかを覆って伸張しているゲート構造を含まない。
他の変形例において、前記活性領域における前記第１導電型の複数のピラーと前記移行領域における前記第１導電型の少なくとも１つのピラーとはストライプ形状であり、前記終端領域における前記第１導電型のピラーの複数は前記活性領域及び前記移行領域を同心状に囲む。
他の変形例において、前記活性領域及び前記終端領域における前記第１導電型のピラーの複数と前記移行領域における前記第１導電型の少なくとも１つのピラーとは同心状である。
本発明の他の実施例に従って、電力デバイスは、活性領域と、前記活性領域を囲んでいる終端領域と、前記活性領域及び前記終端領域の各々にそれぞれが交互に配置された第１及び第２導電型の複数のピラーと、を含み、前記活性領域及び前記終端領域における前記第１導電型のピラーは実質的に同一幅を有し且つ実質的に同一距離で互いに間隔が置かれていて、前記第１導電型の表面ウエル領域は前記終端領域における前記第１導電型の２つ以上のピラーの頂部領域に跨がって伸張し、前記表面ウエル領域の各々は前記第１導電型のその対応するピラーを中心として配置され、前記表面ウエル領域の少なくとも２つは異なる幅を有する。
１つの変形例において、前記表面ウエル領域のうちの２つ以上の幅は前記活性領域から離れる方向で減少する。
他の変形例において、前記表面ウエル領域は同一幅を有する。
他の変形例において、前記表面ウエル領域の１つ以上の幅は前記第１導電型のピラーの幅より大きい。
他の変形例において、前記表面ウエル領域の１つ以上の幅は前記第１導電型のピラーの幅より小さい。
他の変形例において、前記活性領域は、前記第１導電型のボディ領域と、前記ウエル領域に前記第２導電型のソース領域と、を含み、そこおいて、前記ボディ領域は前記表面ウエル領域より深く伸張する。
他の変形例において、前記活性領域は、前記第１導電型のボディ領域と、前記ウエル領域に前記第２導電型のソース領域と、含み、そこおいて、前記ボディ領域は前記表面ウエル領域より高いドーピング濃度を有する。
他の変形例において、各々がその頂上領域に跨がって表面ウエル領域を備える前記第１導電型のピラーのうちの２つ以上は浮遊状態にある。
他の変形例において、前記第１導電型はＰ型であり、前記第２導電型はＮ型である。
他の変形例において、前記第１導電型はＮ型であり、前記第２導電型はＰ型である。
他の変形例において、第１導電型の各ピラーは、実質的にＰ型シリコンで充填されたトレンチを含み、前記トレンチは第２導電型のピラーを形成しているＮ型領域によって互いに分離されている。
他の変形例において、前記活性領域及び前記終端領域における第１導電型のピラーは全て実質的に同一のドーピングプロファイルを有する。
他の変形例において、前記活性領域は、前記活性領域における第２導電型の少なくとも１つのピラーを覆って伸張している平面状ゲート構造を含む。
他の変形例において、前記活性領域は、前記活性領域における前記第２導電型の少なくとも１つのピラー内で所定の深さに伸張しているトレンチゲート構造を含む。
他の変形例において、前記活性領域は、前記活性領域における第２導電型のピラーの何れかを覆って伸張しているゲート構造を含まない。
他の変形例において、前記活性領域における前記第１導電型のピラーの複数はストライプ形状であり、前記終端領域における前記第１導電型のピラーの複数は前記活性領域を同心状に囲んでいる。
他の変形例において、前記活性領域及び前記終端領域における前記第１導電型のピラーの複数は同心状である。
他の変形例において、第１導電型の複数のピラーは当該活性ピラーの伸長部位である終端ピラーを有し、他の複数の終端ピラーは前記活性領域における第１及び第２導電型の複数に対して平行して伸張する。
本発明の他の実施例に従って、電力デバイスは、活性領域と、前記活性領域を囲んでいる終端領域と、前記活性領域及び前記終端領域の各々にそれぞれが交互に配置された第１及び第２導電型の複数のピラーと、を含み、前記活性領域及び前記終端領域における前記第１導電型のピラーは実質的に同一幅を有し且つ実質的に同一距離で互いに間隔が置かれていて、前記第１導電型の表面ウエル領域は前記終端領域における前記第１導電型の２つ以上のピラーの頂部領域に跨がって伸張し、前記表面ウエル領域の１つ以上は前記第１導電型のその対応するピラーに対してオフセットがなされていて、前記表面ウエル領域の少なくとも２つは異なる幅を有する。
１つの変形例において、前記表面ウエル領域の２つ以上は一緒に合体している。
他の変形例において、前記表面ウエル領域のうちの２つ以上の幅は前記活性領域から離れる方向で減少する。
他の変形例において、前記表面ウエル領域の１つ以上の幅は前記第１導電型のピラーの幅より大きい。
他の変形例において、前記表面ウエル領域の１つ以上の幅は前記第１導電型のピラーの幅より小さい。
本発明の他の実施例に従って、電力デバイスは、活性領域と、前記活性領域を囲んでいる終端領域と、前記活性領域及び前記終端領域の各々にそれぞれが交互に配置された第１及び第２導電型の複数のピラーと、を含み、前記活性領域における第１導電型のピラーはストライプ形状であり、前記終端領域における前記第１導電型のピラーは同心状であり、前記第１導電型のストライプ形状のピラーの端部は前記第１導電型の同心状のピラーの最初の１つから間隔が置かれて、当該間隔の間に前記第２導電型のギャップ領域を形成し、そこおいて、前記第１導電型の拡散領域が前記ギャップ領域を通って何ら伸張しないことにより、前記ギャップ領域を浮遊状態にすることが可能となる。
１つの変形例において、前記終端領域と前記ギャップ領域との間に少なくとも１つの完全浮遊状態メサが挿入されて付加的な分離を提供する。
１つの変形例において、前記終端領域と前記ギャップ領域との間に少なくとも１つの部分浮遊状態メサが挿入されて付加的な分離を提供する。
本発明の他の実施例に従って、電力デバイスは、活性領域と、前記活性領域を囲んでいる終端領域と、前記活性領域及び前記終端領域の各々にそれぞれが交互に配置された第１及び第２導電型の複数のピラーと、を含み、前記活性領域における前記第１導電型のピラーはストライプ形状であり、前記終端領域における前記第１導電型のピラーは連続していないものの前記活性領域の廻りに同心状に配置され、前記第１導電型のストライプ形状のピラーの端部は前記第１導電型の同心状のピラーの最初の１つから間隔が置かれて、当該間隔の間に前記第２導電型のギャップ領域を形成し、そこにおいて、前記第１導電型の拡散領域が前記ギャップ領域を通って何ら伸張しないことにより、前記ギャップ領域を浮遊状態にすることを可能とする。
１つの変形例において、少なくとも１つの同心状に配置された終端ピラーは連続する。
他の変形例において、少なくとも１つの完全浮遊状態メサが前記終端領域と前記ギャップ領域との間に挿入されて付加的な分離を提供する。
他の変形例において、少なくとも１つの部分浮遊状態メサが前記終端領域と前記ギャップ領域との間に挿入されて付加的な分離を提供する。
本発明の他の実施例に従って、電力デバイスは、活性領域と、前記活性領域を囲んでいる終端領域と、前記活性領域におけるポリシリコンゲートと電気的にコンタクトしているゲート相互接続部と、前記活性領域におけるソース領域と電気的にコンタクトしているソース相互接続部と、前記活性領域及び前記終端領域の各々にそれぞれが交互に配置された第１及び第２導電型の複数のピラーと、前記活性領域に最も近い前記終端領域における前記第１及び第２導電型の複数のうちの１つ以上から分離されているものの、これらを覆って伸張しているポリシリコン電界プレート（フィールドプレートとも称する）と、それにおいて、前記ポリシリコン電界プレートは前記ソース相互接続部に接続されている。
１つの変形例において、前記ゲート相互接続部の部位が前記終端領域内に伸張し、前記ポリシリコン電界プレートは前記ゲート相互接続部と前記終端領域における前記第２導電型のピラーとの間に伸張するように構成されている。
他の変形例において、前記第１導電型の拡散領域は、前記活性領域のエッジ領域に沿って伸張するゲート相互接続部の部位の下に伸張する。
本発明の他の実施例に従って、電力デバイスは、活性領域と、前記活性領域を囲んでいる及び終端領域と、前記活性領域におけるポリシリコンゲートと電気的にコンタクトしているゲート相互接続部と、前記活性領域におけるソース領域と電気的にコンタクトしているソース相互接続部と、前記活性領域及び前記終端領域の各々にそれぞれが交互に配置された第１及び第２導電型の複数のピラーと、前記活性領域に最も近い前記終端領域における前記第１及び第２導電型の複数のうちの１つ以上から分離されているものの、これらを覆って伸張しているポリシリコン電界プレートと、を含み、そこにおいて、前記ポリシリコン電界プレートは前記ソース相互接続部に接続されている。
１つの変形例において、前記ゲート相互接続部の部位が前記分離領域内に伸張し、前記ポリシリコン電界プレートは前記ゲート相互接続部と前記分離領域における前記第２導電型のピラーとの間に伸張するように構成されている。
他の変形例において、前記ゲート相互接続部の部位が前記終端領域内に伸張し、前記ポリシリコン電界プレートは前記ゲート相互接続部と前記終端領域における前記第２導電型のピラーとの間に伸張するように構成されている。
他の変形例において、前記第１導電型の拡散領域は、前記活性領域のエッジ領域に沿って伸張するゲート相互接続部の部位の下に伸張する。
本発明の他の実施例に従って、電力デバイスは、 前記活性領域を囲んでいる終端領域と、前記活性領域及び前記終端領域の各々にそれぞれが交互に配置された第１及び第２導電型の複数のピラーであり、 前記活性領域における前記第１導電型のピラーはストライプ形状である複数のピラーと、前記活性領域における第１導電型のストライプ形状のピラーの終端の前で終端しているものの、前記活性領域における前記第１導電型のストライプ形状のピラーを通して伸張しているボディ領域と、前記ボディ領域が伸張していない前記活性領域における前記第１導電型のストライプ形状のピラーの部位に少なくとも伸張している前記第１導電型の１つ以上の拡散領域と、を含む。
１つの変形例において、少なくとも１つの第１導電型の拡散された領域が活性ボディ領域を架橋する。
他の変形例において、何れの第１導電型の領域も活性ボディ領域を架橋しない。
他の変形例において、少なくとも１つの第１導電型の拡散された領域が前記ストライプ形状の活性ピラーの終端を越えて伸張する。
他の変形例において、少なくとも１つの第１導電型の拡散された領域が前記ストライプ形状の活性ピラーの終端に衝合する。
他の変形例において、少なくとも１つの第１導電型の拡散された領域が前記ストライプ形状の活性ピラーの終端の境界内に含有される。
本発明の他の実施例に従って、電力デバイスは、活性領域と、前記活性領域を囲んでいる終端領域と、前記活性領域及び前記終端領域の各々にそれぞれが交互に配置された第１及び第２導電型の複数のピラーと、前記終端領域における複数の導電性の浮遊状態電界プレートであり、各浮遊状態電界プレートは前記終端領域における前記第１導電型のピラーの少なくとも１つから絶縁されているものの、これを覆って伸張している浮遊状態電界プレートと、含む。
本発明の他の実施例に従って、電力デバイスは、活性領域と、前記活性領域を囲んでいる終端領域と、前記活性領域にそれぞれが交互に配置されて前記終端領域中に伸張している第１及び第２導電型の複数の活性ピラーと、前記終端領域にそれぞれが交互に配置されて前記活性領域中に伸張している第１及び第２導電型の複数の終端ピラーと、実質的に直角なコーナ（corner）を備えて前記終端領域に同心状に伸張している前記第１導電型の複数のＰ型ウエルリングであり、前記複数のＰ型ウエルリングは、前記活性領域にあって前記終端領域外に伸張する第１及び第２導電型の活性ピラーの部位と交差し、各リングは、前記活性領域に伸張しない複数の第１導電型ピラーのうちの対応する１つのピラーの上側表面領域を通して更に伸張する、複数のＰ型ウエルリングと、含む。
１つの変形例において、第１及び第２導電型の前記複数の活性ピラー及び終端ピラーはＮ型リッチ状態（N-rich）の電荷平衡状態を有する。
他の変形例において、第１導電型の前記複数の活性及び終端ピラーは実質的に同一幅を有し、実質的に同一距離で互いに間隔を置かれる。
他の変形例において、前記第１導電型の前記複数の活性及び終端ピラーの幅は、前記第１導電型の複数の活性及び終端ピラー間の間隔よりも小さくあることによって、前記活性領域及び前記終端領域におけるＮ型リッチ状態の電荷平衡状態を作出する。
他の変形例において、前記終端領域に伸張する第１及び第２導電型の前記複数の活性ピラーの部位はＮ型リッチ状態の電荷平衡状態を有するように構成される。
他の変形例において、前記終端領域に伸張する第１導電型の前記複数の活性ピラーの各々の部位は前記活性領域から離れる方向で徐々に狭くなる幅を有する。
他の変形例において、前記終端領域に伸張する第１導電型の複数の活性ピラーの各々の部位は前記活性領域で伸張する部位よりも狭い幅を有する。
本発明の他の実施例に従って、電力デバイスを形成する方法は、第１導電型のシリコン領域に深いトレンチを形成する工程と、各トレンチの底上に第２導電型のドーパントをインプラントする工程と、各トレンチを前記第２導電型のシリコン材料で実質的に充填する工程と、を含み、これにより、当該インプラントされた領域及び各トレンチを実質的に充填しているシリコン材料を含む前記第２導電型のピラーの深さを効果的に増やしている。
１つの変形例において、１つ以上の温度サイクルが適用されて当該インプラントされたドーパントが拡散される。
他の変形例において、第２導電型の当該インプラントドーピングは、前記ピラーの底でＰ型リッチ化非平衡状態を作出するのに十分な程に高い。
他の変形例において、前記ピラーは、同一幅を有し、互いに同一距離で間隔を置いて配置される。
他の変形例において、前記ピラーの幅は前記ピラー間の間隔より小さい。
他の変形例において、前記ピラーの幅は前記ピラー間の間隔より大きい。
本発明の他の実施例に従って、電力デバイスは、シリコン層にそれぞれが交互に配置された第１及び第２導電型の複数のピラーと、前記第１導電型の複数のリッチ化領域であり、各々が前記第１導電型の複数のピラーのうちの１つの底に形成され、これにより第１導電型の前記複数のピラーの底に電荷非平衡状態を形成することによって、第１導電型の前記複数のピラーの底でアバランシュ・ブレークダウンが始動するようにする。
本発明の他の実施例に従って、電力デバイスを形成する方法は、基板を覆って第１導電型の第１のシリコン層を形成する工程と、ドーパントのインプラントを行って前記第１のシリコン層の上部位に第２導電型のリッチ化領域を形成する工程と、前記第１のシリコン層を覆って前記第１導電型の第２のシリコン層を形成して前記第２のシリコン層を通して伸長しているトレンチを形成する工程と、各トレンチを前記第２導電型のシリコン材料で実質的に充填する工程と、を含み、各トレンチにおいて前記第２導電型のシリコン材料におけるドーパントが前記リッチ化領域の少なくとも１つと合体し、これにより、当該ピラーの底でのドーピング濃度が当該ピラーの残部のドーピング濃度よりも各々が高い前記第２導電型のピラーを形成している。
１つの変形例において、第２導電型の前記インプラントドーピングは当該ピラーの底でＰ型リッチの非平衡状態を作出するのに十分高い。
他の変形例において、前記ピラーは、同一幅であり、互いに同一の距離で間隔を置いて配置される。
他の変形例において、前記ピラーの幅は前記ピラー間の間隔より小さい。
他の変形例において、前記ピラーの幅は前記ピラー間の間隔より大きい。
他の変形例において、前記Ｐ型ピラーは前記Ｐ型リッチ化領域を通して伸長する。
本発明の他の実施例に従って、電力デバイスは、活性領域と、前記活性領域を囲んでいる終端領域と、前記活性領域にそれぞれが交互に配置された第１及び第２導電型の複数の活性ピラーと、前記終端領域にそれぞれが交互に配置された第１及び第２導電型の複数の終端ピラーと、第１導電型の前記複数の活性ピラーの全て又はサブセットに形成されたが、前記第１導電型の終端ピラーの何れにも形成されていない前記第１導電型のリッチ化領域と、を含む。
１つの変形例において、前記リッチ化領域は前記第１導電型の複数の活性ピラーの全長に沿って伸張しない。
他の変形例において、前記リッチ化領域は前記第１導電型の複数の活性ピラーの全長に沿って不連続である。
他の変形例において、前記リッチ化領域は前記第１導電型の複数の活性ピラーと平行はではない。
他の変形例において、前記リッチ化領域は前記第１導電型の複数の活性ピラーより広い。
他の変形例において、前記リッチ化領域は前記第１導電型の複数の活性ピラーより狭い。
他の変形例において、前記Ｐ型ピラーは前記Ｐ型リッチ化部を通して伸長する。
本発明の他の実施例に従って、電力デバイスは、活性領域と、前記活性領域を囲んでいる終端領域と、前記活性領域にそれぞれが交互に配置された第１及び第２導電型の複数の活性ピラーと、前記終端領域にそれぞれが交互に配置された第１及び第２導電型の複数の終端ピラーと、第１及び第２導電型の前記複数の活性ピラーの部位を通して伸長している前記第１導電型の補償領域と、を含む。
１つの変形例において、前記補償領域は、第１及び第２導電型の前記複数の終端ピラーの底部位を通って更に伸長する。
他の変形例において、前記補償領域は、第１導電型の前記複数の活性ピラーのうちの少なくとも２つに交差する１つ以上のストライプ形状よって形成される。
他の変形例において、前記補償領域は、第２導電型の前記複数の活性ピラーのうちの少なくとも２つに交差する１つ以上のストライプ形状よって形成される。
他の変形例において、前記補償領域は、第１導電型の複数の活性ピラーと平行ではない１つ以上のストライプ形状よって形成される。
他の変形例において、前記Ｐ型ピラーは前記補償領域を通して伸長する。
本発明の他の実施例に従って、電力デバイスは、活性領域と、前記活性領域を囲んでいる終端領域と、前記活性領域にそれぞれが交互に配置された第１及び第２導電型の複数の活性ピラーと、前記終端領域にそれぞれが交互に配置された第１及び第２導電型の複数の終端ピラーと、前記第１導電型の複数の活性ピラーの全て又はサブセットに形成された前記第２導電型のリッチ化領域と、
を含む。
１つの変形例において、前記Ｎ型リッチ化領域は前記第１導電型の複数の活性ピラーの全長に沿って伸張しない。
他の変形例において、前記Ｎ型リッチ化領域は前記第１導電型の複数の活性ピラーに沿って不連続である。
他の変形例において、前記Ｎ型リッチ化領域は前記第１導電型の複数の活性ピラーと平行でない。
他の変形例において、前記リッチ化領域は、また、第１導電型の前記複数の終端ピラーの全て又はサブセットの底に形成される。
他の変形例において、前記リッチ化領域は前記第１導電型の複数の活性ピラーより広い。
他の変形例において、前記リッチ化領域は前記第１導電型の複数の活性ピラーより狭い。
他の変形例において、前記Ｎ型リッチ化領域は前記第１導電型の複数の活性ピラーと平行ではない。
本発明の他の実施例に従って、電力デバイスは、活性領域と、前記活性領域を囲んでいる終端領域と、前記活性領域にそれぞれが交互に配置された第１及び第２導電型の複数の活性ピラーと、前記終端領域にそれぞれが交互に配置された第１及び第２導電型の複数の終端ピラーと、第２導電型の前記複数の活性ピラーの全て又はサブセットに形成された前記第２導電型のリッチ化領域と、
を含む。
１つの変形例において、前記Ｎ型リッチ化領域は前記第２導電型の複数の活性ピラーの全長に沿って伸張しない。
他の変形例において、前記Ｎ型リッチ化領域は前記第２導電型の複数の活性ピラーに沿って不連続である。
他の変形例において、前記Ｎ型リッチ化領域は前記第２導電型の複数の活性ピラーと平行でない。
他の変形例において、前記リッチ化領域は、また、第２導電型の前記複数の終端ピラーの全て又はサブセットの底に形成される。
他の変形例において、前記リッチ化領域は前記第２導電型の複数の活性ピラーより広い。
他の変形例において、前記リッチ化領域は前記第２導電型の複数の活性ピラーより狭い。
他の変形例において、前記Ｎ型リッチ化領域は前記第２導電型の複数の活性ピラーと平行ではない。
本発明の他の実施例に従って、電力デバイスは、活性領域と、前記活性領域を囲んでいる終端領域と、前記活性領域にそれぞれが交互に配置された第１及び第２導電型の複数の活性ピラーと、前記終端領域にそれぞれが交互に配置された第１及び第２導電型の複数の終端ピラーと、第１及び第２導電型の前記複数の活性ピラーの全て又は部位を通して伸長している前記第２導電型のリッチ化領域と、
を含む。
１つの変形例において、前記リッチ化領域は更に第１及び第２導電型の前記複数の終端ピラーの底部位を通して更に伸長する。
他の変形例において、前記Ｎ型リッチ化領域は第１導電型の前記複数の活性ピラーのうちの少なくとも２つに交差する１つ以上のストライプ形状よって形成される。
他の変形例において、前記Ｎ型リッチ化領域は第２導電型の前記複数の活性ピラーのうちの少なくとも２つに交差する１つ以上のストライプ形状よって形成される。
他の変形例において、前記Ｎ型リッチ化領域は第１導電型の前記複数の活性ピラーと平行ではない１つ以上のストライプ形状よって形成される。
他の変形例において、前記Ｐ型ピラーは前記Ｎ型リッチ化領域を通して伸長する。
本発明の他の実施例に従って、電力デバイスは、活性領域と、前記活性領域を囲んでいる終端領域と、前記活性領域にそれぞれが交互に配置された第１及び第２導電型の複数の活性ピラーと、ゲートパッドエリアと、前記活性領域に伸張している複数のポリシリコンゲートと、を含み、前記複数のポリシリコンゲートのうちの所定数がまた前記ゲートパッドエリアに伸張する。
１つの変形例において、前記電力デバイスは、前記複数のポリシリコンゲート間でオーバラップし且つ伸張しているウエル領域を含み、前記ウエル領域は前記ゲートパッドエリアに更に伸張している。
他の変形例において、前記電力デバイスは、隣接する複数のポリシリコンゲート間を電気的に接続するためのポリシリコンブリッジを含む。
他の変形例において、前記ポリシリコンブリッジは前記ゲートパッドエリアに位置決めされる。
他の変形例において、前記ポリシリコンブリッジは前記ゲートパッドエリアの外側の周辺部に沿って位置決めされる。
他の変形例において、ウエル領域は前記複数のポリシリコンゲートのうちの隣接同士間を伸張し、各ポリシリコンブリッジの対向する側の複数のウエル領域が合体するように、各ポリシリコンブリッジの幅が選択される。
他の変形例において、前記ゲートパッドエリアはゲートパッドメタルを含み、前記電力のデバイスは、前記ゲートパッドエリアから離れる方向に、且つ前記複数のポリシリコンゲートが伸張する方向とは垂直方向に、前記ゲートパッドメタルの側から外へ伸張しているゲートライナメタルを更に含む。
他の変形例において、前記電力デバイスは、前記ゲートライナメタルに、前記複数のポリシリコンゲートのうちの１つとのコンタクトをもたらすように各々が構成された複数のコンタクトを含む。
他の変形例において、前記電力デバイスは、前記ゲートライナメタルに、前記ゲートパッドエリア中に伸長する複数のポリシリコンゲートのうちの１つとのコンタクトをもたらすように各々が構成された複数のコンタクトを含む。
他の変形例において、前記複数のコンタクトは前記ゲートパッドエリアの外側の周辺部に沿って位置決めされる。
他の変形例において、前記複数のコンタクトは前記ゲートパッドエリアの中間部を通して伸長している列に沿って位置決めされる。
本発明の他の実施例に従って、電力デバイスは、半導体領域におけるトレンチと、各トレンチにおけるシリコン材料であり、前記シリコン材料と、隣接するトレンチ同士間に伸張している前記半導体領域の部位とが導電型を交互にする複数ピラーを形成するようなシリコン材料と、ゲート誘電体層よって前記半導体領域から絶縁されるゲート電極と、を含み、そこにおいて、前記ゲート誘電体層が前記トレンチと横方向にオーバラップしないように、前記トレンチ及び前記ゲート誘電体層は構成される。
本発明の他の実施例に従って、電力デバイスを形成する方法は、半導体領域にトレンチを形成する工程と、各トレンチにシリコン材料を形成する工程であり、前記シリコン材料と、隣接するトレンチ同士間に伸張している前記半導体領域の部位とが導電型を交互にする複数のピラーを形成するようにする工程と、前記半導体領域からゲート誘電体層によって絶縁されたゲート電極を形成する工程と、を含み、そこにおいて、前記トレンチ及び前記ゲート誘電体層は、前記ゲート誘電体層が前記トレンチと横方向にオーバラップしないように構成される。
本発明の他の実施例に従って、電力デバイスを格納しているダイは、活性領域と、前記活性領域を囲んでいる終端領域と、前記ダイの外側の周辺部に沿ったけがき線エリアと、前記活性領域にそれぞれが交互に配置された第１及び第２導電型の複数の活性ピラーと、前記終端領域にそれぞれが交互に配置された第１及び第２導電型の複数の同心状の終端ピラーと、前記けがき線エリアにそれぞれが交互に配置された第１及び第２導電型の複数の同心状のけがき線ピラーと、を含む。
本発明の他の実施例に従って、電力デバイスを格納しているダイは、活性領域と、前記活性領域を囲んでいる終端領域と、前記ダイの外側の周辺部に沿ったけがき線エリアと、前記活性領域にそれぞれが交互に配置された第１及び第２導電型の複数の活性ピラーと、前記終端領域にそれぞれが交互に配置された第１及び第２導電型の複数の終端ピラーと、前記けがき線エリアにそれぞれが交互に配置された第１及び第２導電型の複数のけがき線ピラーと、を含み、そこにおいて、第１及び第２導電型の前記複数のけがき線ピラーは、前記けがき線エリアが伸張する方向に対して垂直な方向に伸張する。
１つの変形例において、前記ダイは、前記第１導電型の複数のけがき線ピラーに対して動作中に所定ポテンシャルのバイアスをかけるために、前記第１導電型の複数のけがき線ピラーをコンタクトするように構成される。
他の変形例において、第１及び第２導電型の前記けがき線ピラーは、第１及び第２導電型の前記複数の終端ピラーから所定のメサ間隔の間隔を置いて配置される。
他の変形例において、第１及び第２導電型の複数の活性ピラーはストライプ形状であり、第１及び第２導電型の前記複数の終端ピラーは同心状である。
他の変形例において、第１及び第２導電型の複数の活性ピラー及び第１及び第２導電型の前記複数の終端ピラーはストライプ形状である。
本発明の他の実施例に従って、電力デバイスは、活性領域と、前記活性領域を囲んでいる終端領域と、前記活性領域及び前記終端領域の各々にそれぞれが交互に配置された第１及び第２導電型の複数のピラーと、を含み、前記活性領域における前記第１導電型のピラーはストライプ形状であり、前記終端領域における前記第１導電型のピラーは同心状であり、前記第１導電型の当該ストライプ形状のピラーの端部は、前記第１導電型の当該同心状のピラーのうちの最初の１つから間隔を置かれて、それらの間に前記第２導電型のギャップ領域を形成し、前記活性領域における電荷平衡状態に対して前記ギャップ領域に沿った電荷平衡状態を得るために前記ギャップ領域は選択された所定幅を有し、前記ギャップ領域に沿ったブレークダウン電圧より低いブレークダウン電圧を有する前記活性領域の結果を生じる。
１つの変形例において、前記活性領域及び前記終端領域の双方における第１導電型の前記ピラーはトレンチに形成され、当該トレンチはテーパ状にされた側壁を有し、そこにおいて、前記ギャップ領域の所定幅は、前記トレンチ側壁がテーパ状にされた度合い、及び前記活性領域における第１導電型のピラー同士間の間隔に部分的に依存する。
本発明の他の実施例に従って、電力デバイスは、基板を覆った下部エピタキシャル層と、前記下部エピタキシャル層を覆い且つこれとコンタクトする上部エピタキシャル層と、前記上部エピタキシャル層を通して伸長して前記下部エピタキシャル層内で終端する複数のトレンチであり、各々がテーパ状にされたトレンチ側壁を含む、複数のトレンチと、各トレンチに形成されたシリコン材料であり、隣接するトレンチ同士の間に伸張している前記上部及び下部エピタキシャル層の部位と一緒になって導電型が交互する複数のピラーを形成する、シリコン材料と、を含み、そこにおいて、前記上部エピタキシャル層は前記下部エピタキシャル層より高いドーピング濃度を有する。
１つの変形例において、前記上部エピタキシャル層は、前記上部エピタキシャル層の上面近くで隣接したトレンチ同士間にあるＪＦＥＴインプラント領域であり、前記上部エピタキシャル層と同一の導電型であるが、前記上部エピタキシャル層より高いドーピング濃度を有するＪＦＥＴインプラント領域を含む。
他の変形例において、各トレンチの垂直深さのうちでより大きい部位が前記下部エピタキシャル層よりは前記上部エピタキシャル層に伸張する。
他の変形例において、各トレンチにおけるシリコン材料は、前記トレンチの底から前記トレンチの頂上への方向で増加するドーピング濃度を有する。
他の変形例において、前記下部エピタキシャル層は、前記下部エピタキシャル層の底から頂上への方向で増加するドーピング濃度を有する。
他の変形例において、前記上部エピタキシャル層は、前記上部エピタキシャル層の底から頂上への方向で増加するドーピング濃度を有する。
本発明の他の実施例に従って、アライメントマークを基板の裏面から表面に移転する方法は、前記基板の裏面に沿ってアライメントマークを形成する工程と、前記アライメントマークを形成した後に、前記基板の表面に沿ってエピタキシャル層を形成する工程と、前記エピタキシャル層にトレンチを形成し、前記トレンチを形成した後に、前記アライメントマークを前記基板の表面に移転する工程と、を含む。
前記アライメントマークを前記基板の表面に移転する工程に先立って、前記基板の表面を平坦化する工程を含む。
他の変形例において、前記基板の表面を平坦化する工程に先立って、前記トレンチをシリコン材料で充填する工程を含む。
他の変形例において、前記基板の表面を平坦化した後に、隣接するトレンチ同士の間に伸張している前記エピタキシャル層の部位と一緒になって前記トレンチ内に残ったシリコン材料は導電型が交互する複数のピラーを形成する。
他の変形例において、前記平坦化は、化学的及び機械的な研磨を用いることよって実行される。
他の変形例において、前記アライメントマークは前記基板の裏面に沿って伸張しているポリシリコン層に形成される。
他の変形例において、前記エピタキシャル層を形成する工程に先立って、前記ポリシリコン層を覆って前記基板の裏面上に誘電体層を形成して、エピタキシャル層形成工程中における前記ポリシリコンを覆ったエピタキシャル層の形成を防止する。
本発明の他の実施例に従って、電力デバイスを形成する方法は、半導体領域にトレンチを形成する工程と、前記トレンチをシリコン材料で充填する工程と、前記トレンチを充填した後にポストペークプロセスを実行する工程とを含む。
１つの変形例において、前記ポストベークプロセスは、前記シリコン材料においてシリコンマイグレーションを生ぜしめて、シリコン欠陥に起因する漏れ電流を最小にする。
他の変形例において、前記ポストペークプロセスは、不活性環境下で少なくとも３０分間１１５０〜１２５０℃の範囲内の温度で実行される。
他の変形例において、前記半導体領域は基板を覆ったエピタキシャル層と前記エピタキシャル層中に伸張するトレンチとを含み、前記方法は、前記ポストペークプロセスを実行する工程の後に、前記エピタキシャル層にボディ領域を形成する工程と、前記ボディ領域に高濃度ボディ領域を形状する工程と、を含む。
他の変形例において、前記半導体領域は基板を覆ったエピタキシャル層と前記エピタキシャル層中に伸張するトレンチとを含み、前記シリコン材料は、隣接したトレンチ同士間に伸張する前記エピタキシャル層の部位と一緒になって、導電型を交互にする複数のピラーを形成する。
本発明の他の実施例に従って、電力デバイスは半導体領域に伸張している複数のトレンチを含み、そこにおいて、前記トレンチ側壁の各々と前記トレンチ底とに沿い且つ前記トレンチに隣接するメサ領域に沿った前記半導体領域の結晶配向は互いに適合し、前記トレンチにおけるシリコン材料は、当該シリコン材料と、隣接したトレンチ同士間に伸張している前記半導体領域の部位とが一緒になって導電型を交互にする複数のピラーを形成する。
本発明の他の実施例に従って、電力デバイスは半導体領域に伸張している複数のトレンチを含み、そこにおいて、水平に全て伸長していると共に前記複数のトレンチの内部及び外部に垂直に伸長している表面に沿った前記半導体領域の結晶配向は互いに適合し、前記トレンチにおけるシリコン材料は、当該シリコン材料と、隣接したトレンチ同士間に伸張している前記半導体領域の部位とが導電型を交互にする複数のピラーを形成する。
本発明の他の実施例に従って、電力デバイスを形成する方法は、トレンチを半導体領域に形成する工程と、トレンチ側壁及び底を裏張りしている第１のエピタキシャル層を形成する工程と、前記第１のエピタキシャル層の部位を除去し、前記第２のエピタキシャル層の部位を除去した後に、前記トレンチを実質的に充填している最終的なエピタキシャル層を形成する工程と、を含む。
１つの変形例において、前記第１のエピタキシャル層の部位を除去した後に且つ前記最終的なエピタキシャル層を形成する前に、前記第１のエピタキシャル層の残りの部位を覆って第２のエピタキシャル層を形成する工程と、前記第２のエピタキシャル層の部位を除去する工程と、含む。
他の変形例において、前記トレンチにおける前記第１、第２及び最終的なエピタキシャル層は、隣接するトレンチ同士間で伸張している前記半導体領域の部位と一緒になって、導電型を交互にする複数のピラーを形成する。
他の変形例において、前記除去する工程はＨＣｌを用いることよって実行される。
他の変形例において、前記第２のエピタキシャル層の部位を除去した後に且つ前記最終的なエピタキシャル層を形成する前に、前記第２のエピタキシャル層の残りの部位を覆って第３のエピタキシャル層を形成する工程と、前記第３のエピタキシャル層の部位を除去する工程と、含む。
他の変形例において、前記第１のエピタキシャル層の部位を除去するのに先立って、前記第１のエピタキシャル層は不均一な厚さを有するものの、前記第１のエピタキシャル層の残りの部位は実質的に均一な厚さを有する。
他の変形例において、前記第２のエピタキシャル層の部位を除去するのに先立って、前記第２のエピタキシャル層は不均一な厚さを有するものの、前記第２のエピタキシャル層の残りの部位は実質的に均一な厚さを有する。
本発明の他の実施例に従って、電力デバイスを形成する方法は、トレンチを半導体領域に形成する工程と、水素環境下における第１のアニール処理を実行して、トレンチ側壁に沿った格子損傷を除去し前記トレンチのコーナを丸く滑らかにし、前記第１のアニール処理の後、トレンチ側壁及び底を裏張りしている第１のエピタキシャル層を形成する工程と、含む。
１つの変形例において、前記第１のエピタキシャル層の部位を除去し、前記第１のエピタキシャル層の部位を除去した後に、水素環境下で第２のアニール処理を実行して、前記第１のエピタキシャル層の残りの部位の露出した側壁及び底に沿った格子損傷を除去し、前記第２のアニール処理を実行した後に、前記第１のエピタキシャル層の残りの部位を覆って第２のエピタキシャル層を形成する。
他の変形例において、前記第２のエピタキシャル層の部位を除去し、前記第２のエピタキシャル層の部位を除去した後に、水素環境下で第３のアニール処理を実行して、前記第２のエピタキシャル層の残りの部位の露出した側壁及び底に沿った格子損傷を除去し、前記第３のアニール処理の後、前記トレンチを実質的に充填している最終的なエピタキシャル層を形成する。
他の変形例において、前記トレンチにおける前記第１、第２及び最終的なエピタキシャル層は、隣接するトレンチ同士間で伸張している前記半導体領域の部位と一緒になって、導電型を交互にする複数のピラーを形成する。
本発明の他の実施例において、電力デバイスを形成する方法は、半導体領域にトレンチを形成する工程と、前記トレンチにエピタキシャル層を流量制御されたＨＣｌフローを用いて形成する工程と、を含む。
１つの変形例において、当該流量制御されたＨＣｌフローは実質的に均一な厚さを備えるエピタキシャル層の形成を生じる。
他の変形例において、前記ＨＣｌガスは、初期トレンチ充填中の低フローから前記トレンチの最終的閉塞における高フローに至る流量制御がなされる。
変形例において、前記トレンチにおける前記エピタキシャル層は、隣接するトレンチ同士の間で伸張している前記半導体領域の部位と一緒になって導電型を交互にする複数のピラーを形成する。
本発明の実施例に従った超接合ＦＥＴの異なるレイアウト構成の１つを示す図である。 本発明の実施例に従った超接合ＦＥＴの異なるレイアウト構成の他の１つを示す図である。 本発明の実施例に従った超接合ＦＥＴの異なるレイアウト構成の更なる他の１つを示す図である。 本発明の実施例に従った超接合ＦＥＴの単純化された断面図であり、ブレークダウンが活性領域で最初に起こるように構成される。 本発明の実施例に従った超接合ＦＥＴの単純化された断面図であり、当該移行領域における移行ピラーが当該活性領域において最初にコンタクトされたピラーに拡散領域を介して架橋される。 ５つの終端Ｐ型ピラーリングを備える従来の終端構成についてのシミュレーション結果を示している。 ５つの終端Ｐ型ピラーリングを備える従来の終端構成についてのシミュレーション結果を示している。 本発明の実施例に従った超接合ＦＥＴの単純化された断面図であり、当該所望の表面電気的プロファイルが、当該Ｐ型ピラー廻りに同心状にされた表面Ｐ型ウエル領域を用いて得られる。 本発明の実施例に従った超接合ＦＥＴの単純化された断面図であり、当該ピラーの幅が一定に維持される一方で、当該表面ウエルの幅が当該活性領域から離れる方向で徐々に減少する。 図６Ａにおける構造についての表面電気的プロファイルを示している。 本発明の実施例に従った超接合ＦＥＴの単純化された断面図であり、所望の表面電界は、当該Ｐ型ピラー廻りに非対称であり且つある例において複数が一緒に結合される表面Ｐ型ウエルを用いて得られる。 本発明の実施例に従ったダイのコーナの単純化された上面レイアウト図であり、活性Ｐ型ピラーストライプの端部と当該同心状のＰ型ピラーとの間のギャップ領域を示している。 図８Ａで示されたものと同様のコーナ設計によるダイの写真であり、当該ダイにはバイアスが掛かっていて、当該ダイの四つのコーナ近くのより明るいエリアはブレークダイウンが最初に起こる箇所を示している。 本発明の例示的な実施例に従った上面レイアウト図であり、当該活性領域ギャップ及び当該同心状の終端ピラーコーナの如き電荷非平衡エリアが当該活性領域から非接続にされることによって、それらを当該ソースより高いポテンシャルに浮遊状態にすることができる。 例示的な他の実施例に従った上面レイアウト図であり、第２の完全浮遊状態メサが挿入されて当ギャップ及びコーナエリア及び当該終端との間の追加的な分離を提供する。 図９Ａに示されたものと同様のコーナ構成を有するダイの写真である。そこにおいて、当該ダイはバイアスが掛けられていて、当該ダイの４つのコーナの近くのより明るいエリアはブレークダウンが最初に起こる箇所を示している。 本発明の実施例に従った単純化された断面図であり、当該コーナエリアにおけるギャップ領域を示している。 例示的な他の実施例の単純化された断面図であり、図３の実施例に関連して説明された架橋用のＰＩｓｏ拡散部位は、当該ゲートメタルの下に伸張されることによって、当該ゲートメタルの何ら部分が当該ドレイン領域を覆って伸張しない。 例示的な他の実施例に従う単純化された断面図であり、図５〜図７の実施例に関連して説明された表面ウエル領域が当該ゲートメタルの下に伸張されることによって、当該ゲートメタルの何ら部分が当該ドレイン領域を覆って伸張しない。 例示的な他の実施例に従う単純化された断面図であり、浅くより軽くドーピングがされた表面Ｐ型ウエル領域が、当該Ｐ型ボディ領域が終端するストライプ形状活性Ｐ型ピラーの端に沿って伸張する。 本発明の実施例に従った単純化されたレイアウト図であり、当該ＰＩｓｏ及び表面Ｐ型ウエル領域の１つの実現形態を示している。 図１４Ａに関連する他の１つの実現形態を示すレイアウト図である。 図１４Ａに関連する他の１つの実現形態を示すレイアウト図である。 図１４Ａに関連する他の１つの実現形態を示すレイアウト図である。 図１４Ａに関連する他の１つの実現形態を示すレイアウト図である。 図１４Ａに関連する他の１つの実現形態を示すレイアウト図である。 図１４Ａに関連する他の１つの実現形態を示すレイアウト図である。 本発明の例示的な実施例に従った単純化された断面図であり、当該終端領域における浮遊状態電界プレートの実現形態を示している。 電界プレートを備える構造についての電界プロファイルを示す図である。 電界プレートを備えない構造についての電界プロファイルを示す図である。 本発明の例示的な実施例に従ったダイのコーナの単純化された上面レイアウト図であり、表面Ｐ型ウエルリングが用いられて、当該活性領域に交差しないピラーのポテンシャルが固定されるか、そうでなけば浮遊状態になる。 本発明の例示的な実施例に従ったＰ型ピラーを形成する１つのプロセス工程における単純化された断面図である。 図１８Ａに関連する他の１つのプロセス工程における単純化された断面図である。 本発明の例示的な実施例に従う単純化された断面図であり、Ｐ型リッチ化領域が全てのＰ型ピラーの底に形成されて、局所的な電荷非平衡を作出することによって、当該ピラー底におけるアバランシュ・ブレークダウンの始動を誘発する。 本発明の例示的な実施例に従った単純化された断面図であり、図１９における構造を形成するためのプロセスフローのうちの１つの工程を示している。 図２０Ａのプロセスフローに関連する１つの工程を示す断面図である。 図２０Ａのプロセスフローに関連する１つの工程を示す断面図である。 図２０Ａのプロセスフローに関連する１つの工程を示す断面図である。 図２０Ａのプロセスフローに関連する１つの工程を示す断面図である。 図２０Ａのプロセスフローに関連する１つの工程を示す断面図である。 図２０Ａのプロセスフローに関連する１つの工程を示す断面図である。 図２０Ａのプロセスフローに関連する１つの工程を示す断面図である。 本発明の実施例に従った単純化された断面図であり、当該活性領域及び／又は終端領域におけるＰ型ピラーの全て又は選択されたグループの底における又はその近くにおけるＰ型リッチ化領域の１つの実現形態を示している。 図２１Ａのプロセスフローに関連する１つの工程を示す断面図である。 図２１Ａのプロセスフローに関連する１つの工程を示す断面図である。 図２１Ａのプロセスフローに関連する１つの工程を示す断面図である。 図２１Ａのプロセスフローに関連する１つの工程を示す断面図である。 図２１Ａのプロセスフローに関連する１つの工程を示す断面図である。 本発明の実施例に従った単純化された断面図であり、当該活性領域及び／又は終端領域におけるＰ型ピラーの全て又は選択されたグループの底における又はその近くにおけるＮ型リッチ化領域の１つの実現形態を示している。 図２１Ａのプロセスフローに関連する１つの工程を示す断面図である。 図２１Ａのプロセスフローに関連する１つの工程を示す断面図である。 図２１Ａのプロセスフローに関連する１つの工程を示す断面図である。 図２１Ａのプロセスフローに関連する１つの工程を示す断面図である。 図２１Ａのプロセスフローに関連する１つの工程を示す断面図である。 図２１Ａのプロセスフローに関連する１つの工程を示す断面図である。 図２１Ａのプロセスフローに関連する１つの工程を示す断面図である。 図２１Ａのプロセスフローに関連する１つの工程を示す断面図である。 図２１Ａのプロセスフローに関連する１つの工程を示す断面図である。 図２１Ａのプロセスフローに関連する１つの工程を示す断面図である。 図２１Ａのプロセスフローに関連する１つの工程を示す断面図である。 図２１Ａのプロセスフローに関連する１つの工程を示す断面図である。 図２１Ａのプロセスフローに関連する１つの工程を示す断面図である。 本発明の実施例に従ったゲートパッドエリア及びその周囲の領域の単純化された上面レイアウト図であり、当該活性ポリストライプは当該ゲートパッドの下に伸張される。 本発明の他の実施例に従った単純化された上面レイアウト図であり、図２３の構成の変形例を示し、当該ポリストライプは、ポリブリッジは用いられていないこと以外、図２３と同様にゲートパッドエリアを通して伸長される。 本発明の変形例に従った単純化された上面レイアウト図であり、当該ポリストライプへのゲートメタルコンタクトが当該ゲートパッドエリアの中心に沿って作られていること以外、図２３の実施例に同様である。 本発明の他の実施例に従った単純化された上面レイアウト図であり、図２５の構成の変形例を示し、当該ポリストライプは、ポリブリッジが用いられていないこと以外、図２３と同様に当該ゲートパッドエリアを通して伸長している。 本発明の実施例に従った単純化された断面図であり、当該活性チャネルが当該ピラートレンチのエッチ及び充填がなされた領域を覆って形成されないことを確実にする１つの技術を示している。 図２７Ａに関連する他の１つの技術を示す断面図である。 図２７Ａに関連する他の１つの技術を示す断面図である。 本発明の実施例に従った断面図であり、何らトレンチが普通では形成されないけがき線エリアにトレンチが形成される。 従来のレイアウト図であり、何らトレンチがけがき線エリアに伸張していないことを示している。 本発明の実施例に従った単純化された上面レイアウト図であり、パターンが当該終端トレンチと同様な追加的なトレンチが当該けがき線エリアに形成される。 本発明の他の実施例に従った単純化された上面レイアウト図であり、トレンチが当該けがき線エリアに伸長する概念の１つの変形例を示している。 本発明の他の実施例に従った単純化された上面レイアウト図であり、トレンチが当該けがき線エリアに伸長する概念の他の１つの変形例を示している。 本発明の実施例に従ったコーナエリアの単純化された上面レイアウト図であり、当該コーナエリアにおける様々なギャップが注意深く設計されて当該所望の電荷平衡特性を得られている。 本発明の例示的な実施例に従った単純化された断面図であり、図２で示された構造を形成する１つのプロセス工程を示している。 図３４Ａに関連する他のプロセス工程を示す断面図である。 図３４Ａに関連する他のプロセス工程を示す断面図である。 図３４Ａに関連する他のプロセス工程を示す断面図である。 図３４Ａに関連する他のプロセス工程を示す断面図である。 図３４Ａに関連する他のプロセス工程を示す断面図である。 図３４Ａに関連する他のプロセス工程を示す断面図である。 本発明の例示的な実施例に従った極めて単純化された断面図であり、２つのｅｐｉ層のドーピング濃度は、当該トレンチのプロファイルを考慮に入れて注意深く選択される。 単一ｅｐｉ構成のブレークダウン電圧特性を図３５Ａに示された二重化ｅｐｉ構成と比較しているグラフである。 超接合ＦＥＴについてのドーピングプロファイルを示す図であり、Ｊ−ＦＥＴインプラントが用いられて当該超接合ＦＥＴのネック領域における抵抗を低減している。 本発明の実施例に従った様々のプロセス工程における単純化された断面図であり、当該トレンチの形成に先立って、アライメントマークが当該ウエハの裏側上に形成され、当該上面の平坦化完了後に、当該アライメントマークが次いで上側に移転される技術を示している。 本発明の実施例に従った図３７のプロセスで用いられた設備の単純化された図であり、アライメントマークを当該ウエハの裏側から表側に移転している。 本発明の実施例に従ったプロセスにおける単純化された断面図であり、当該トレンチをｅｐｉで充填した後、ポストベークプロセスが実行されて、シリコンマイグレーションによってＰ型ピラーのより堅い充填状態と結晶化が提供される。 図３９Ａに関連する他の断面図である。 ウエハの上面図であり、当該ウエハはその平面に対して４５度回転されている。 ウエハ回転が使用されないケースのシリコンの結果を示す図である。 ウエハ回転が使用されたケースのシリコンの結果を示す図である。 オンアクシス（on-axis）ウエハシナリオの場合の結晶配向を示す図である。 オフアクシス（off-axis）ウエハシナリオの場合の結晶配向を示す図である。 本発明の実施例に従った一連のＳＥＭ画像を示す図であり、例示的な複数ｅｐｉプロセスを示している。 本発明の実施例に従った単純化された断面図であり、図４３で表された複数ｅｐｉプロセスをより明らかに示している。 図４４Ａに関連する他の断面図である。 図４４Ａに関連する他の断面図である。 図４４Ａに関連する他の断面図である。 図４４Ａに関連する他の断面図である。 図４４Ａに関連する他の断面図である。 本発明の実施例に従ったＳＥＭ画像であり、格子損傷を除去しトレンチコーナを丸く滑らかにする技術を示している。 図４５Ａに関連する他のＳＥＭ画像である。 図４５Ａに関連する他のＳＥＭ画像である。 本発明の実施例に従ったＳＥＭ画像であり、トレンチ中央での空隙形成を回避し、頂部トレンチコーナにおける周辺ｅｐｉ閉塞を回避する技術を示している。 図４６Ａに関連するＳＥＭ画像である。 図４６Ａに関連するＳＥＭ画像である。 トレンチ位置に対するシリコン成長レートの関係を示すグラフであり、ｅｐｉ成長中における様々のＨＣｌフローレートの場合のみならず、何らＨＣｌが用いられない場合を示している。
当該電力スイッチは、電力ＭＯＳＦＥＴ、ＩＧＢＴ、様々なタイプのサイリスタ及び同等物のうちの何からかの１つのよって実現され得る。本明細書において示される新規な技術の多くは、例示目的で電力ＭＯＳＦＥＴの文脈で記載されている。本明細書において記載される本発明の様々な実施例は、電力ＭＯＳＦＥＴに限られてないし、電力スイッチ技術の他のタイプの多く適用できることが理解されるべきであり、例えば、ＩＧＢＴ及びバイポーラスイッチ及び様々なタイプのサイリスタのみならず、ダイオード等の他のタイプを含む。更に、例示目的のために、本発明の様々な実施例は、特定のＰ型及びＮ型領域（例えば、Ｎ型チャネルＭＯＳＦＥＴの場合）を含むことが示されている。本明細書において教示は、様々な領域の導電型が逆転されるデバイスに適用できることが当業者よって理解される。
当該超接合技術において、活性領域１０８及び終端領域１０６において交互するＰ／Ｎ型ピラー１０２及び１０４は、幾つかの異なるレイアウト構成で配置されてもよい。図１Ａ〜１Ｃは３つのかかるレイアウト構成を示している。図１Ａにおいて、活性領域１０８及び終端領域１０６におけるＰ／Ｎ型ピラー１０２及び１０４は、同心状構成（以下、「完全同心状」構成と称される）で配置され、図１Ｂにおいて、活性領域１１８及び終端領域１１６の両方におけるＰ／Ｎ型ピラー１１２及び１１４は平行（すなわち、ストライプ形状にされた）構成（以下に「完全平行」構成と称される）で配置され、そして、図１Ｃにおいて、活性領域１２８におけるＰ／Ｎ型ピラー１２２及び１２４は平行（すなわち、ストライプ形状の）構成で配置され、終端領域１２６におけるＰ／Ｎ型ピラー１２２及び１２４は同心状構成（以下に「平行同心状」構成と称される）で配置される。これらのレイアウト構成の各々はそれ自身の長所及び欠点を有する。本開示で記載されている幾つかの発明及び実施例は、これらのレイアウト構成の各々の様々な欠点を解決する。
図１Ａに示された完全同心状構成は、活性領域１０８及び終端領域１０６の全体にわたって均一な電荷平衡を享受しているが、当該ゲートフィードが活性領域１０８の内部に伸張して当該同心状の活性ポリシリコンゲートに供給しなければならないことから、当該活性チャネル領域が減らされる場合がある。より低い閾値電圧及び寄生ＮＰＮターンオンのエリアを防止するために、当該チャネルが全てのコーナで除去されることが必要とされる場合がある。このように、当該ダイサイズが減少するにつれて、当該活性領域におけるこれらコーナが寄与するオン抵抗（ＲＤＳｏｎ）の不利益がより大きくなる場合がある。
図１Ｂに示された完全平行構成は、活性領域１１８及び終端領域１１６の全体にわたって均一な電荷平衡を享受し、しかも完全同心状構成におけるＲＤＳｏｎの不利益がない。しかし、当該完全平行構成におけるＰ／Ｎ型ピラー構成は、活性領域１１８から終端領域１１６へ伸張しているピラーがそれらの長さに沿った所で完全に劣化する（deplete）ことを確実にするために、Ｎ型リッチ化平衡状態に限定される場合がある。当該終端のための同心状のピラーを用いることよって、図１Ｃに示されように、当該電界が当該終端に跨がって完全ピラー劣化することなく分布され得る。
ピラー（例えば、Ｐ型ピラー）がトレンチエッチ及び充填プロセスを用いて形成される構成において、当該同心状ピラーのコーナをエッチ及び充填するのが困難な場合があり、当該エピタキシャル（以下ｅｐｉと略す）充填における空隙の結果を生んで電荷非平衡の原因となる。これらコーナはこのように高電界ストレスエリアになる場合がある。もしこれらコーナがソースポテンシャルに短絡された場合、図１Ａ及び図１Ｃのレイアウト構成の何れかは、これらコーナにおいてより低いブレークダウン電圧を有する場合がある。図１Ｃに示された平行同心状構成において、これらコーナは浮遊状態になってソースポテンシャルに固定されことがない、活性領域１２８外に移動してもよく、これによって局在化されたより低いブレークダウン電圧の源としてのこれらコーナを最小化するか又は除去することができる。また、当該活性チャネル領域は最大にされ得るし、より従来のゲートフィードが用いられ、当該活性ポリシリコンゲートとの接続を作るのに周辺ゲートライナを必要とするだけである。
良好な非緩衝化誘導性スイッチング（ＵＩＳ）特性を達成するためには、終端領域を含む当該デバイスの他のどの領域に比べて、当該活性領域でブレークダウンが最初に起こるように当該デバイスを設計することが望ましい。これを達成する１つの方法は、当該デバイスの領域における電荷平衡を局所的に修正することによって、当該デバイスの全ての領域が当該活性領域より十分に高いブレークダウン電圧を有することを確実にすることである。図２は、これが達成される本発明の例示的な実施例である。図２において、活性領域２０４及び終端領域２０２におけるＰ型ピラー２３０、２３６は同一幅Ｗ３を有する。更に、活性領域２０４及び終端領域２０２におけるＰ型ピラー２３０、２３６は、同一の不純物を添加された材料で充填されたトレンチ充填化ピラーであってもよい。活性領域２０４及び終端領域２０２双方におけるメサ領域２３２、２３４（本開示では代替的にＮ型ピラーとも称される）は、また、当該同一のエピタキシャル（以下ｅｐｉとも称する）の単一層又は複数層に成長される。
周知の技術を用いることによって、Ｐ型ピラー２３０、２３６及びＮ型メサ２３２、２３４のドーピングプロファイルと同様にメサ幅Ｗｌ及びＰ型ピラー幅Ｗ３が設計されて、高ブレークダウン電圧を有する終端領域２０２を結果的に得る電荷平衡状態を達成する。対照的に、活性領域２０４におけるメサ幅Ｗ２が調整されてもよく、終端領域２０２を含む当該デバイスの他の領域より低いブレークダウン電圧を結果的に得る異なる電荷平衡状態が得られる。１つの実施例において、活性領域２０４がよりＰ型リッチになるように、活性領域２０４におけるメサ幅Ｗ２が終端領域２０２におけるメサ幅Ｗｌより狭くされてもよい。他の実施例において、活性領域２０４がよりＮ型リッチになるように、活性領域２０４におけるメサ幅Ｗ２が終端領域２０２におけるメサ幅Ｗｌより広くされてもよい。このように、活性領域２０４におけるブレークダウンの始動がより安定したブレークダウン特性を結果的に生み、ＵＩＳ事象の間でより一様に分布された電流フローを結果的に生む。従って、当該デバイスのブレークダウン及びＵＩＳ特性が改善される。尚、Ｎ型リッチな活性領域がＵＩＳ性能の犠牲の下により低いＲＤＳｏｎを結果的に生み、Ｐ型リッチな活性領域がＲＤＳｏｎの犠牲の下により良いＵＩＳ性能を提供してもよい。当該設計目的に依存して、１つのアプローチが他よりも好ましい。
１つの実施例において、当該活性ピラーは、図１Ｃで示されたものと同様の同心状に当該活性領域を囲んでいる終端ピラーを備えるストライプ形状である。他の実施例において、当該活性終端ピラーは、図１Ａで示されたものと同様の全て同心状である。更に他の構成において、当該終端ピラーは、当該活性ピラーの拡張であり、図１Ｂで示されたものと同様の活性領域に平行しているピラーを含む。
ある実施例において、ブレークダウンが最初に始動するエリアを当該活性領域が残すのを確実にするためには、当該終端ピラーに平行に伸張している活性ピラーは当該終端ピラー中に電荷非平衡の原因となることなく移行しなければならない。しかし、活性領域と終端領域との間の移行領域におけるピラーは、メタル−コンタクト設計ルールの限界に起因して、当該ソースポテンシャルに物理的にコンタクトがなされて接続され得ない。当該移行ピラーを適切にバイアスすること無しに、当該移行領域がブレークダウン電圧を制限する領域になってもよい。
図３は、本発明の例示的な実施例であり、移行領域３０４における移行ピラー３２９が図３でＰＩｓｏと記された拡散領域３４２を通して活性領域３０１において最初に接触するピラー３３０に架橋される。この架橋用拡散部位は、複数の移行ピラー３２９間でＮ型メサ領域３３３を覆って伸張してもよい。Ｎ型メサ領域３３３が活性Ｎ型ピラー３３２と同一又は小さい幅を有するとき、移行領域３０４におけるＰ型電荷が増加する。Ｐ型電荷のこの増加は、当該ブレークダウン電圧を活性領域３０１の残部よりも下に低減することができる。Ｐ型電荷のこの増加を補償するために、Ｎ型メサ領域３３３の幅はＮ型ピラー３３２の幅より大きくされてもよい。これは、移行領域３０４のブレークダウンが活性領域３０１より高いままにするのを確実にできる。図３に示された実施例において、移行領域３０４は、架橋用拡散部位３４２のスパンによって画定される。
図２の実施例と同様に、全ての領域（終端領域、移行領域及び活性領域）におけるＰ型ピラーの幅は、実質的に同一であってもよいし、当該終端メサ領域の幅は当該活性メサ領域の幅より大きくてもよい。しかし、当該終端メサ領域の幅は、当該移行メサ領域の幅より、大きくても、同一でも又は小さくてもよい。
実施例において、当該架橋用拡散部位ＰＩｓｏは、当該活性領域におけるＰ型ウエルと同様のドーピング濃度を有してもよいし、ゲート酸化及びポリシリコン堆積に先立って形成されてもよい。他の実施例において、当該活性移行ピラーは、図１Ｃで示されたレイアウト構成と同様の同心状に当該活性及び移行領域を囲んでいる終端ピラーによって、ストライプ形状にされてもよい。更に他の実施例において、当該活性移行ピラー及び活性終端ピラーは、図１Ａで示されたレイアウト構成と同様の同心形状であってもよい。
図示されない他の実施例において、当該ＰＩｓｏ拡散部位の代わりに、「リング」として図３に記されるＰ型拡散領域と同様のより浅いＰ型拡散部位が用いられて、当該移行ピラーが当該活性領域において最初に接触するピラーに架橋されてもよい。当該より浅いＰ型拡散部位は、当該活性領域におけるＰ型ウエルに比してより軽くドーピンクがなされてもよく、このように移行メサ幅についてより少ない補償しか要求しない。
図４Ａ及び４Ｂは、終端Ｐ型ピラー４０４を備える従来の終端構成についてのシミュレーション結果を示している。Ｐ型ピラー４０４は従来の複数ｅｐｉプロセスを用いて形成されてもよい。 例えば、第１のＮ型ｅｐｉ層が適切な基板４０２を覆って成長され、引き続いてＰ型ピラーが形成されるべきｅｐｉ領域中に配列化ホウ素インプラントがなされてもよい。Ｎ型ｅｐｉ成長工程及び配列化ホウ素インプラント工程は、当該所望のピラー高さが得られるまで繰り返される。このプロセスにおいて、ピラー間隔はマスクパターニングによってホウ素インプラント中に容易に調整され、所望の表面電界プロファイルが達成され得る。隣接するピラー間の間隔の例示的な組み合せは図４Ａに示され、当該活性領域から離れる方向で徐々に増加する。当該対応する表面電界プロファイルが図４Ｂに示される。
図４Ａのプロセス技術において、深いトレンチをエッチングする工程と、それらをシリコンで充填する工程とによってピラーが形成され、当該メサ幅を変化させることは、不均一なトレンチエッチ及び充填を結果として生むことから望ましくない。従って、中心から中心へのピラー間隔は可能な限り一定に保たれることが求められる。しかし、一定のピラー間隔によっても、他の準備がなされて所望の表面電界プロファイルを得ることが求められる。図５は、本発明に従った例示的な実施例を示し、Ｐ型ピラー５０４（Ｐ型リング又はＰ型ピラー表面のＰ型リッチ化部と称される）を中心とした表面Ｐ型ウエル領域５０８を用いて、当該所望の表面電界プロファイルが得られる。図５に示されるように、活性Ｐ型ボディ領域５１０（ここにソース領域５２４が形成される）は、当該表面ウエル領域５０８より深く伸張してもよく、表面ウエル領域５０８より高いドーピング濃度を有してもよい。表面ウエル領域５０８のドーピング及び深さは、低いピーク電界を備え且つ当該終端領域に跨がって実質的に均一に分布された電界を備える高ブレークダウン電圧を生む電荷平衡状態を得るように設計されてもよい。
もし当該表面ウエル幅があまりに広くされた場合、ほとんどのポテンシャルが当該最後のピラー及び列（street）に跨がって降下されて、当該最後のピラーにおける電界が高く、結果として低いブレークダウン電圧を生むことが発見されている。当該ウエル幅があまりに狭くされた場合、ほとんどのポテンシャルが当該活性領域近くにある当該ピラーの１つ又は僅数のピラーだけに跨がって降下されてもよく、その結果、当該活性領域近くの終端ピラーのピーク電界が高く、結果として低いブレークダウン電圧を生む。更に、図５が同一幅の表面Ｐ型ウエル５０８を示している一方で、本発明は次に示されるように制限されない。
図６Ａは、本発明の変形例を示し、表面ウエル６０８の幅が当該活性領域から離れる方向で徐々に減少してもよい一方で、ピラー６０４の幅が一定に維持されてもよい。尚、表面ウエル６０８はＰ型ピラー６０４廻りに配置されたままである。図６Ｂで示された表面電界プロファイルから分かるように、比較的低く且つ均一な電界ピークが当該上面に沿って維持される。図６Ｂにおけるシミュレーション結果は本発明の実施例に対応し、中心から中心へのＰ型ピラー６０４の間隔が７．８μｍに維持され、当該活性領域から離れる方向で１１．４μｍ乃至８μｍに至って徐々に減少する表面ウエル幅を有する。この特定の実施例が良好な結果を生じる一方で、本発明は図６Ａで示された寸法の特定の組に限られていない。
１つの実施例において、当該表面ウエル領域はフィールド酸化に先立って形成される。また、図５及び６Ａに示された特定の構成及び本明細書において説明されるそれらの変形例は、図１Ａ〜１Ｃに示された全ての３つのレイアウト構成で実現されてもよい。
尚、図５における例示的な実施例は、当該活性領域におけるトレンチゲート５２２を示し、本発明は、平面状ゲート構造又は他のタイプの活性構造を有するデバイスで同様に実現され得る。更に、表面ウエル領域５０８がＰ型ピラー５０４より広くあるべきことを示している一方で、変形例として、表面ウエル領域５０８がＰ型ピラーｓ５０４と同一幅であるか又はより狭くあることができる。加えて、図５に示されるように、当該活性領域におけるＰ型ボディ領域５１０は表面Ｐ型ウエル領域５０８より深く伸張してもよい。
図７は、本発明の例示的な更なる他の実施例を示し、Ｐ型ピラー７０４の廻りに非対称であり、ある例では一緒に結合される表面Ｐ型ウエルを用いて所望の表面電界が得られる。他の全ての点について図７は図５と同様である。図７に示されるように、当該表面Ｐ型ウエルの幾つかは、Ｐ型ピラー７０４に対して右にオフセットされ、あるものは左にオフセットされ、あるものは一緒に結合される。当該表面Ｐ型ウエルをそのＰ型ピラーに対してオフセットする可能性は、当該活性領域と終端領域との間に移行領域を設計する上での柔軟性を提供し、その例が更に以降で説明される。
超接合電荷平衡構成において、電荷平衡崩壊のエリアを有しないことが望ましい。これらエリアは局在化されたブレークダウン箇所になり得るものであり、かかる箇所は、所望のＲＤＳｏｎにとって劣ったブレークダウン電圧、貧弱な動的スイッチング性能、及び動的条件下の故障にさえ結果としてなり得る。図８Ａ及び８Ｂはダイのかかる領域を示している。図８Ａは、同心状の終端Ｐ型ピラーよって囲まれるストライプ形状の活性Ｐ型ピラー８０４を備えるダイのコーナを示している。ギャップ領域８０８は、活性Ｐ型ピラー８０４の端と終端領域８１０における最初の同心状Ｐ型ピラーとの間に形成されてもよい。Ｐ型拡散領域８０６が用いられて、当該終端領域における幾つかの同心状Ｐ型ピラーを活性Ｐ型ピラー８０４に架橋することで、これら同心状Ｐ型ピラーをソースポテンシャル近くに維持してもよい。Ｐ型拡散ブリッジ８０６がギャップ領域８０８を通って活性領域８０２中に伸張することによって、ギャップ領域８０８をソースポテンシャル近くに維持する。ギャップ領域８０８及び当該コーナエリアが活性領域８０２と実際に同一の電荷平衡状態に維持されない場合、この構成は、ギャップ領域８０８と当該同心状Ｐ型ピラーのコーナとの双方において望ましくない局在化されたより低いブレークダウン電圧エリアを有するポテンシャルを作出するはずである。図８Ｂは、バイアス下のダイの写真であり、より明るい領域によって表されるように、ブレークダウンが当該活性領域の４つのコーナで最初に起こる場合がある。
図９Ａは、本発明の例示的な実施例に従った上面レイアウト図であり、当該活性領域ギャップ９０８及び当該同心状の終端ピラーコーナの如き電荷非平衡エリアが当該活性領域から非接続にされ、これによって、それらエリアを当該ソースより高いポテンシャルで浮遊状態にすることができる。加えて、単一の完全浮遊状態Ｎ型メサ９１２がギャップ９０８又はコーナエリアと終端領域９１０との間に挿入されてもよい。終端領域９１０の一部として、Ｎ型メサ９１２が当該ソースより高いポテンシャルで浮遊状態にでき、結果として電荷平衡状態が必ずしも当該活性領域と同一に維持される必要はなくなり、局在化された低いブレークダウン電圧の源としてこれら領域を除去できる。
図９Ｂは、例示的な他の実施例に従った上面レイアウト図であり、第２の完全浮遊状態メサ９１４が挿入されて、ギャップ９０８及びコーナエリア及び当該終端９１０との間の付加的な分離を提供する。図９Ｃにおけるバイアス下のダイの写真で示された均一な活性領域ブレークダウン電圧によって証明されたように、良好なＵＩＳ性能が図９Ａ及び９Ｂに示された構成によって得られてもよい。
図１０が、当該ギャップ領域をより明らかに示している断面図である。この断面図は当該ダイの領域を通して見た図であり、ストライプ形状の活性Ｐ型ピラーが同心状の終端Ｐ型ピラーと交差する。ギャップ領域１０５４（「ギャップ分離」と名付けられる）は、ストライプ形状の活性Ｐ型ピラー１０３０の端と当該最初の同心状の終端Ｐ型ピラー１０３６との間に配置されてもよい。また、図１０に完全浮遊状態メサ１０５６（「分離メサ」と名付けられる）が表され、これは当該ギャップ領域と終端メサ１０３４との間に挿入されてもよい。知見し得るように、何ら架橋用拡散部位は活性ピラー１０３０と終端ピラー１０３６と間に存在せず、これによってギャップ領域１０５４、分離メサ領域１０５６及び終端ピラー１０３６を浮遊状態にできる。
トレンチｅｐｉ充填化を基礎とする電荷平衡がなされたデバイスのセルピッチが低減されるにつれて、当該メサ及びピラーはより低い電圧に劣化されてもよい。このように、１×１０１１Ｖ／秒を超えるｄｖ／ｄｔをもたらす。ゲートフィード及び／又は終端電界プレートに起因する漂遊（stray）ゲートドレイン容量（Ｃｇｄ）は当該ゲート内に流れる大電流の原因となる。これら電流は、当該デバイスのゲートにおける寄生抵抗を通して流れ、当該デバイスの局在化されたエリアがターンオンしてデバイス故障の結果を招く。このように、寄生的なＣｇｄを除去するか又は最小にすることが通常望まれる。
本発明に従って、ゲートライナ（例えば、ゲートパッドを活性ゲートに接続しているメタル及びポリシリコンライン）及び終端電界プレートの如き、当該活性領域内外の構造は、Ｃｇｄを除去するか又は実質的に最小にするように注意深く設計される。１つの実施例において、当該ゲートメタルに普通接続されているドレイン領域を覆って伸張している終端領域における電界プレートは、代替的に当該ソースメタルに接続されてもよい。図３は、例示的な実施例の断面図であり、活性ポリシリコン電界プレート３１５が移行又は分離領域３３５を通して終端領域３０２中に伸張している。ポリシリコン電界プレート３１５は、ゲートメタル３０８の代わりにソースメタル３１０に接続されてもよく、これにより、当該活性領域電界プレートによる当該Ｃｇｄへの寄与を実質的に低減し、当該Ｃｇｄの寄与をより望ましいＣｄｓに変換する。この接続は、図３に示されるように、ゲートメタル３０８による当該Ｃｇｄへの寄与をより望ましいＣｇｓに変換してもよく、その理由は、当該ソースポテンシャルに縛られた電界プレートが当該ゲートメタルとその下にあるドレイン領域との間に伸張するからである。
図１１は、例示的な他の実施例の単純化された断面図であり、架橋用のＰＩｓｏ拡散部位（図３の実施例に関連して説明された）が当該ゲートメタルの下に伸張されることで当該ゲートメタルの部分が何ら当該ドレイン領域を覆って伸張しない。図１２は、例示的な他の実施例に従う単純化された断面図であり、表面ウエル領域（図５〜図７の実施例に関連して説明された）が当該ゲートメタル１２０８の下に伸張されることで当該ゲートメタル１２０８の部分が何ら当該ドレイン領域を覆って伸張しない。
当該活性領域において、当該Ｐ型ボディ領域は、当該Ｐ型ピラー全長を覆って伸張しなくてもよいが、当該ストライプ形状Ｐ型ピラーの端に達する前で終端してもよい。当該Ｐ型ボディ領域が伸張しない活性Ｐ型ピラーの端における活性エリアのブレークダウン電圧より高いか又は等しいブレークダウン電圧を維持するために、様々なＰ型リッチ化技術が当該ボディ領域の欠如を補償するために利用され得る。当該Ｐ型リッチ化とはＰ型ピラーの表面をリッチ化するものであり、そこではホウ素ドーパントが当該酸化物中に浸出せしめられる。表面浸出とは、酸化物層成長中に、当該Ｐ型ピラーの表面に沿ったホウ素ドーパントが当該酸化物中に離脱する現象を意味する。当該Ｐ型ピラーが軽くドーピングされる実施例において、当該浸出効果は当該Ｐ型ピラーの表面をＮ型にする原因となるはずである。このように、当該ボディ領域が伸張しない、活性Ｐ型ピラーの表面部位に対するＰ型リッチ化は、当該活性Ｐ型ピラーのそれら表面領域が表面浸出に起因してＮ型になる可能性を低減する。
図１０は、本発明の１つの例示的な実施例であり、Ｐ型拡散領域ＰＩｓｏ１０４２は、Ｐ型ボディ領域１０３８が終端するストライプ形状の活性Ｐ型ピラー１０３０の端に沿って伸張する。図１３は、例示的な他の実施例に従う単純化された断面図であり、より浅くより軽くドーピングがされた表面Ｐ型ウエル領域が、当該Ｐ型ボディ領域１３３８が終端するストライプ形状の活性Ｐ型ピラー１３３０の端に沿って伸張する。尚、当該ＰＩｓｏと表面Ｐ型ウエルとの組合せが必要に応じて用いられ得る。例えば、図１０において、表面Ｐ型ウエル領域が当該活性Ｐ型ピラーの先端に用いられ、そこでは当該ＰＩｓｏはプロセス限界に依存して伸張され得ない。
当該ＰＩｓｏ領域及び当該表面Ｐ型ウエル領域からなる幾つかのレイアウト実現形態が可能であって、その幾つかは図１４Ａ〜１４Ｇに示される。例えば、ＰＩｓｏ領域１４０６、１４１８は、図１４Ａ及び１４Ｅで示されるように、活性Ｐ型ピラー１４０４の端に沿った連続領域として伸張され得る。この実施例において、当該ＰＩｓｏ領域は、隣接する複数の活性Ｐ型ピラー１４０４間のＮ型メサ領域中に伸張してもよい。この態様は、当該ストライプ形状の活性Ｐ型ピラー１４０４の両端で電荷非平衡を結果として生じる場合がある。しかし、図１４Ｃ及び１４Ｄに示されるように、連続するＰＩｓｏ領域の代わりに、ＰＩｓｏ領域の島領域が活性Ｐ型ピラー１４０４の端に沿って形成されることによって、当該ＰＩｓｏの島領域が隣接する複数メサ間を架橋しなくできるか、又はＰ型ピラー１４０４の境界内に内包されるようにできる。同様に、連続する表面Ｐ型ウエル領域１４０８、１４１０、１４１４、１４２０（図１４Ａ、１４Ｂ及び１４Ｄ〜１４Ｆ）、又は表面Ｐ型ウエル領域１４１３、１４２２（図１４Ｃ及び１４Ｇ）の島領域の何れかが活性Ｐ型ピラー１４０４の端に沿って用いられ得る。変形例として、ＰＩｓｏ領域１４１６の島領域と一緒になって連続する表面Ｐ型ウエル１４０８が活性Ｐ型ピラー１４０４（図１４Ｄ）の端に沿って用いられるか又は逆に用いられてもよい。
導電性電界プレートが当該終端領域で用いられて、当該終端領域における電界を一様に広げる。当該電界プレートは、典型的には下にあるピラーに電気的に接続されることによって、当該電界プレートはそれらの対応するピラーのポテンシャルにあると想定することができる。しかし、セルピッチが減少するにつれて、当該電界プレートとその下にあるピラーとのコンタクトを形成することはより困難になる。当該下にあるシリコンに電気的に接続されていない電界プレートを用いること（すなわち、浮遊状態の電界プレートを用いること）は、当該終端領域における電界を分布せしめる上でなお有効であることが分かっている。図１５は、本発明の例示的な実施例に従って、当該終端領域における浮遊状態の電界プレート１５３０の統合形態を示している。
図１５は図６Ａと同様である。図６Ａの断面の一部の拡張図が図１５に含まれ、関連する詳細仕様をより明らかに示している。各Ｐ型ピラー及び自身に隣接するメサ領域を覆って伸張してもよい導電性電界プレート１５３０（例えば、ポリシリコン又はメタル）が含まれる。フィールドプレート１５３０は当該下にあるシリコン領域から絶縁層１５３２によって絶縁される。充分な容量結合を確実にするために絶縁層１５３２の厚さが最適化されることによって、浮遊状態の電界プレート１５３０がその下にあるピラー又は複数ピラーのポテンシャルにあると想定することができる。１つの実施例において、略ｌμｍ厚の酸化物層が絶縁層１５３２として用いられて、当該必要な容量結合を可能にする。
図１５に示された当該実施例において、各電界プレート１５３０の幅はピラー１５０４の中心とメサ１５０６の中心との間の距離に等しくてもよく、この場合、隣接する電界プレート１５３０同士の間の間隔は電界プレート１５３０の幅と同一であることになる。これら特定の寸法は、単に例示的であり、制限することは意図されない。例えば、当該フィールドプレート幅は、ピラー１５０６の中心とメサ領域１５０６の中心との間の距離より大きいか又は小さくあってもよい。
浮遊状態の電界プレート１５３０は、電界プレート１５３０及びその下にあるシリコン１５０３とのコンタクトを形成する必要性を無くし、当該フィールドプレート幅はポリフォトマスキング及びエッチングプロセスによって画定されてもよい。かかる態様は、当該フィールドプレート幅が精確に制御されるのを可能とする。
図１６Ａ及び１６Ｂは、電界プレートを浮遊状態にする効果を例示しているシミュレーション結果である。図１６Ａ及び１６Ｂは、電界プレートを備える構造及び電界プレートを備えない構造について電界プロファイルをそれぞれ示している。認識される得るように、当該浮遊状態の電界プレートは、当該ポテンシャルをより大きい距離にわたって分布せしめ、電界プレート無し構造に比してより低く且つより均一なピーク電界を結果として生む。尚、図１５に表された本発明及びその変形例は、図１Ａ〜１Ｃに示されたレイアウト構成の何れかにて実施されてもよい。
電荷平衡構成の場合、電荷平衡が擾乱される領域を持たないようにすることが重要である。かかる擾乱は、当該活性領域から当該終端領域に移行する場合のギャップ及びコーナがある箇所で発生する。完全平行ピラー構成では（図１Ｂのような）、ピラーが平行のストライプだけで成ることから、これら非平衡にされたエリアを有しない。更に、当該トレンチｅｐｉ充填ピラープロセスにおいて、何らギャップ及びコーナを有しない完全平行構成は深いトレンチのエッチング及び充填をより容易にする。しかし、当該完全平行構成において、当該活性領域と交差しない浮遊状態の終端ピラーの故に、当該電界は当該ダイの全ての４つの側において一様に広がらない。この態様は、不均一な電界分布と減少されたブレークダウン電圧を結果として生む。上記されたように、良好なＵＩＳ性能を達成するために、ブレークダウンが当該活性領域で一様に起こることが望ましい。
図１７は、本発明の例示的な実施例に従った当該活性領域のコーナの上面レイアウト図であり、表面Ｐ型ウエルリング１７１２が用いられてもよく、当該活性領域１７０２と交差しないピラー１７０８のポテンシャルが固定するか、そうでなけば浮遊状態になる。認識され得るように、リング１７１２は、終端領域１７０６に伸張する活性Ｐ型ピラー１７１０のそれら部位に交差し、当該電界を広げると共に当該終端領域１７０６に沿った電圧を分割する。リング１７１２は、また、活性領域１７０２に伸張しないＰ型ピラー１７０８の表面領域に沿って伸張し、これにより、当該ダイの全ての４つの側上で活性領域１７０２から等しい距離におけるＰ型ピラー１７０８のポテンシャルを固定する。この形で、活性領域１７０２と交差しないＰ型ピラー１７０８は、活性領域１７０２から等距離で終端領域１７０６に伸張している活性ピラー１７１０のそれら部位と同一のポテンシャルにバイアスされる。この態様は、図１７においてＤ１と記される寸法よって示される。
尚、本発明の１つの特徴はＰ型リング１７１２の直角コーナである。直角を備えるコーナは、丸く滑らかにされたコーナと比較して、当該コーナにおける電荷平衡を改善できる。
図１７に示された例示的な完全平行構成において、Ｎ型リッチな電荷平衡状態が活性領域１７０２において又は終端領域１７０６においてだけ作出されるように、当該Ｐ／Ｎ型ピラーが設計されてもよい。かかる態様は、終端領域１７０６に伸張する活性Ｐ型ピラー１７１０の節のある部位が完全に劣化されるのを確実する。示される本実施例において、Ｐ型ピラー１７１０、１７０８は互いに等距離間隔を置いて配置されてもよいし、同一幅を有してもよいし、同様のドーピングプロファイルを有してもよい。１つの実施例において、８μｍ間隔を有する５μｍ幅のＰ型ピラー１７１０、１７０８が活性領域１７０２において６４６Ｖの均一なブレークダウン電圧を与え、良好なＵＩＳ特性を備えた高く且つ安定したブレークダウン電圧を達成する。終端領域１７０６においてだけＮ型リッチな状態を有することが望ましい実施例は、Ｐ型ピラー１７１０が活性領域１７０２から出て終端領域１７０６に伸張するにつれて、Ｐ型ピラー１７１０の幅に徐々にテーパを付けるることによって実現されてもよい。変形例において、Ｐ型ピラー１７１０の幅は終端領域１７０６において段差様式で狭くなり得る。
実施例において、当該ピラーは、深いトレンチにエッチングする工程と、当該トレンチをシリコンで充填する工程とを含み、プロセス信頼性は当該トレンチの幅に対する深さの比率（すなわち当該トレンチ縦横比）に直接関係する。トレンチ縦横比が増加するにつれて、当該トレンチのｅｐｉ充填はより困難になり、当該充填プロセスが改善される必要があるかもしれない。
図１８Ａ及び１８Ｂの各々は、本発明の例示的な実施例に従ったＰ型ピラーを形成する１つのプロセス工程における断面図である。図１８Ａにおいて、深いトレンチ１８０８がＮ型シリコンにエッチングされてもよいし、Ｐ型ウエル１８０６が従来のインプラント技術を用いてトレンチ１８０８の底に形成されてもよい。トレンチ１８０８はＰ型ｅｐｉ１８０４Ａで充填されてもよい。図１８Ｂにおける断面図は、当該プロセスの完了後に結果として生じるＰ型ピラー１８０４Ｂを示している。認識され得るように、トレンチ１８０８の底にインプラントされたドーパントは、Ｐ型ピラー１８０４Ｂにより深く有効に伸張してもよく、当該ｅｐｉ充填プロセスを改変する必要をなくしている。また、トレンチ１８０８の底にＰ型ウエル１８０６を形成するのに用いられるインプラントのドーズ量（dose）を増やすことによって、アバランシュ・ブレークダウンの始動がインプラントされた領域で誘発されてより高いＵＩＳ能力を生むことができる。この特徴は更に以下で詳細に説明される。
１つの実施例において、Ｎ型メサ１８０２は３．０２×１０１５の濃度を有し、ホウ素がトレンチ１８０８の底に沿って２×１０１２のドーズ量及び２００ＫｅＶのエネルギーでインプラントされる。トレンチ１８０８は、５×１０１５乃至７×１０１５の範囲のドーピング濃度を有するＰ型ｅｐｉ１８０４Ａで充填される。当該結果として生じる構造は、５μｍのピラー幅及び７．５μｍのピラー間隔を有するＰ型ピラーを有する。
上記に説明されたように、当該Ｐ型ピラーの底でアバランシュ・ブレークダウンの始動を誘発することは利点である。図１９は、本発明の例示的な実施例に従う単純化された断面図であり、Ｐ型リッチ化領域１９２１がＰ型ピラー１９３０の底に形成されて局所的な電荷非平衡を作出してもよく、これにより当該ピラー底におけるアバランシュ・ブレークダウンの始動を誘発する。Ｐ型リッチ化領域１９２１は、好ましくはＰ型ピラー１９３０より高いドーピング濃度を有して電荷非平衡を作出する。
図２０Ａ〜２０Ｈは、本発明の例示的な実施例に従って、図１９における構造を形成するためのプロセスフローを表している断面図である。図２０Ａは、Ｎ＋型にされた当初の基板２０２４を示している。図２０Ｂにおいて、第１のＮ型ｅｐｉ層２０２７Ａが従来の技術を用いて成長されてもよい。図２０Ｃにおいて、Ｐ型リッチ化インプラントが実行されて、当該Ｐ型ピラーの底が終端することになるＰ型リッチ化領域２０２１が形成される。従来のマスキング及びインプラントプロセスが当該Ｐ型リッチ化領域を形成するために用いられてもよい。尚、当該裏側アライメントマークを形成した後に当該Ｐ型リッチ化インプラントが実行されてもよい。この重要性は以降でより明らかになる。当該インプラントドーピング濃度及びエネルギーは、当該ピラー底における目標電荷非平衡状態に従って設定されてもよい。
図２０Ｄにおいて、第２のＮ型ｅｐｉ２０２７Ｂが従来の技術を用いて成長されてもよい。第２のｅｐｉ層２０２７Ｂは、均一な又は段差的なドーピング濃度が形成されてもよい。図２０Ｅにおいて、トレンチ２００３がＰ型リッチ化領域２０２１に到達するに十分深くパターン化及びエッチングがなされてもよい。裏側アライメント技術（以降により十全に説明される）が、Ｐ型リッチ化領域２０２１を備えるトレンチ２００３のアライメントを確実にするのに用いられてもよい。図２０Ｆにおいて、トレンチ２００３は、更に以降で説明されている技術を用いて又は他の周知の技術を用いて、Ｐ型ｅｐｉ２００５で充填されてもよい。
図２０Ｇにおいて、Ｐ型ｅｐｉ２００５は、例えば、従来の化学的機械的研磨（ＣＭＰ）プロセスを用いて平坦化されてもよい。図２０Ｈにおいて、Ｐ型ボディ領域２０３８、Ｎ＋型ソース領域２０１８、当該ゲート構造と同様のＰ＋型高濃度ボディ領域、及びその上に横たわる層が周知の技術を用いて形成されてもよい。図２０Ｈは図１９と同様である。
認識され得るように、このプロセスはＰ型ピラー２０３０の底にＰ型リッチ化領域２０２１を備える超接合デバイスを与える。この態様は、ピラー２０３０の底でアバランシュ・ブレークダウンを誘起し、改善されたＵＩＳ能力を備えるデバイスを結果として生む。
１つの実施例において、複数のＰ型ピラー２０３０は同一幅を有し且つ同一距離で互いに間隔を置いて配置される。しかし、Ｐ型ピラー２０３０の幅は複数のＰ型ピラー２０３０間の間隔より好ましくは小さく、当該活性領域にＮ型リッチな状態を提供する。
上記に説明されたように、デバイスの粗雑さはトレンチｅｐｉ充填電荷平衡デバイスにおいて、当該活性領域においてブレークダウンを始動することによって、且つ電荷非平衡の潜在的な源になりそうである他の領域、例えば、終端領域、ゲートライナ領域及び他の領域よりも当該ブレークダウン電圧を実質的に低くさせることによって改善される。本発明の実施例に従って、この態様は２つ以上のｅｐｉ層を成長することによって達成され得る。図２０Ａ〜２０Ｈに示されたプロセスと同様に、当該第１のｅｐｉ層が成長され、当該トレンチが終端することになる第１のｅｐｉ層にＰ型リッチ化インプラントが形成される。当該Ｐ型リッチ化領域は、当該Ｐ型ピラーの全長に沿って伸張すること、当該Ｐ型ピラーに沿って連続すること、又は当該Ｐ型ピラーと平行である必要がない。このインプラントされたリッチ化エリアは、当該活性領域における電荷平衡を擾乱してより低いブレークダウン電圧の箇所を作出し、この結果、このエリアでアバランシュが始動する。
図２１Ａは、本発明の例示的な実施例の断面図であり、Ｐ型リッチ化領域２１６０が活性領域２１０１のみにおけるピラー２１３０の底に形成されてもよい。この例では、Ｐ型リッチ化領域２１６０は活性Ｐ型ピラー２１３０より広くてもよい。図２１Ａは、Ｐ型リッチ化領域２１６０が含まれること以外は図３と同様である。図２１Ｂは、変形例を示し、活性Ｐ型ピラー２１３０がＰ型リッチ化領域２１６０中に深く伸張せず、アバランシュ・ブレークダウンの始動を釘付けにするために、より高いＰ型リッチの非平衡状態を結果として生ぜしめる。図２１Ｃは、他の変形例を示し、Ｐ型リッチ化領域２１６０が活性Ｐ型ピラー２１３０の底に形成されてもよい。この実施例は、Ｐ型リッチ化領域２１６０がピラー２１３０の底の電流経路をピンチオフ（pinch off）せしめないことで、ＲＤＳｏｎを改善するという点で有利である。尚、Ｐ型リッチ化領域２１６０は、また、当該活性領域で均一な形でブレークダウンが起こる限り、全ての第３のピラー又は全ての第４のピラー又はある他のパターンの底に形成され得る。
図２１Ｄは、他の変形例を示し、Ｐ型リッチ化領域２１６５は活性Ｐ型ピラー２１３０より狭くてもよい。この実施例は、当該図２１Ａ実施例において存在した電流経路のピンチオフを除去し得る。図２１Ｅは、例示的な他の実施例であり、Ｐ型リッチ化領域２１６７が活性領域２１０１に層状（blanket）に形成されてもよい。認識され得るように、層状のＰ型補償領域２１６７が活性Ｐ型ピラー２１３０及びＮ型メサ領域２１３２の底に沿って伸張する。Ｐ型補償領域２１６７のドーピング濃度が注意深く選択されてＮ型メサ領域２１３２がＮ型のままにあることを確実にする。ＭＯＳＦＥＴ及びＩＧＢＴデバイスの場合、当該Ｐ型インプラントは、Ｎ型メサ領域抵抗率を増やすこととＲＤＳｏｎ又はＶｃｅ（飽和）を増やすこととのトレードオフに基づいて選択される。更に、示されない実施例において、当該Ｐ型リッチ化領域は、また、複数の活性ピラーに平行ではない１つ以上のストライプを用いることよって形成されてもよい。この実施例の１つの優位点は、当該ピラートレンチに対するアライメントが決定的なものではないということである。図２１Ｆは、図２１Ｅの変形例であり、層状のＰ型補償領域２１６９が活性ピラー２１３０及び終端ピラー２１３６の両方の底に沿って伸張する。この実施例は、マスクの必要を有利に無くし、その結果Ｐ型補償領域２１６９が層状インプラントよって形成され得る。
本発明の様々な実施例は、図１Ａ〜１Ｃに示された３つのレイアウト構成の何れかに適用されてもよいし、多層ｅｐｉ工程及びインプラント工程を用いてピラーが形成されるプロセス技術において容易に実施されてもよい。
本発明の他の実施例に従って、Ｎ型リッチ化領域は、当該Ｐ型ピラーの底において、又は当該Ｐ型ピラーの底に隣接するのメサ領域において形成されて、電荷平衡を擾乱し、より低いブレークダウン電圧の箇所を作出し、その結果この局在化された箇所でアバランシュが始動する。
当該Ｎ型リッチ化領域を形成するのに、図２１Ａ〜２１Ｆに関連して上記に説明されたＰ型リッチ化領域を形成する同一のプロセス技術が多少の改変を伴って用いられ得る。当該Ｎ型リッチ化領域は、当該活性領域及び終端領域の双方に実現されてもよく、これによりブレークダウンが当該ピラーの底の近く且つ当該シリコン表面から離れて発生するのを確実にしている。変形例として、当該Ｎ型リッチ化領域は当該活性領域のみに実施されてもよく、その結果、当該電荷平衡は当該活性領域において擾乱され、当該活性領域におけるブレークダウンが確実にされる。更に、当該Ｎ型リッチ化領域は、当該活性ピラーの全長に沿って伸張すること、当該活性ピラー長に沿って連続すること、又は当該活性ピラーと平行であることが必要ではない。熱拡散サイクルは、当該Ｎ型強化インプラント後に又は同一ドーピングタイプの連続ｅｐｉ層成長後、直接用いられ得る。当該Ｎ型リッチ化領域を実現する様々な方法が、本発明の例示的な実施例に従って図２２Ａ〜２２Ｎに示される。
図２２Ａ〜２２Ｎにおける断面図は、当該Ｎ型リッチ化領域が含まれること以外概ね図３と同様である。図２２Ａにおいて、Ｎ型リッチ化領域２２６０は、活性領域２２０１だけにおけるＰ型ピラー２２３０の底に形成されてもよい。Ｎ型リッチ化領域２２６０はＰ型ピラー２２３０より広くてもよい。図２２Ｂは、変形例であり、Ｎ型リッチ化領域２２６２がＰ型ピラー２２３０、２２３６の底に形成されてもよく、終端領域２２０２にはそれらのＰ型ピラー（すなわち、ピラー２２３６）を含んでいる。図２２Ｃは、変形例であり、Ｐ型ピラー２２３０、２２３６は第１のｅｐｉ層２２２７に伸張しなくてもよい。この実施例は、Ｐ型ピラー２２３０下の電流フローを広げるのを助け、これによりＲＤＳｏｎを低減し、Ｐ型ピラー補償を低減する。Ｐ型ピラー２２３０の有効深さも低減されもよく、これによりブレークダウン電圧を低減する。更に、Ｎ型リッチ化領域２２６４は、活性領域２２０１だけに周期的に（この場合他のピラーおきに）形成されてもよい。
図２２ｄは、変形例を示し、Ｎ型リッチ化領域２２６６はＰ型ピラー２２３０より狭い幅であってもよい。図２２Ｅは、変形例を示し、より狭いＮ型リッチ化領域２２６８が活性領域２２０１だけに周期的に形成されてもよい一方、当該図２２Ｆの実施例は、より狭いＮ型リッチ化領域２２７０がＰ型ピラー２２３０、２２３６の底に形成されてもよく、終端領域２２０２にそれらを含んでいる。狭いＮ型リッチ化領域２２７０は、当該Ｐ型ピラーの底でのＢＶに釘付けにする（pinning）ことにより有効である場合があるが、ＲＤＳｏｎを低減するのには有効ではない場合がある。
図２２Ｇ〜２２Ｌは、変形例を示し、当該Ｎ型リッチ化領域が当該Ｐ型ピラーの底近くで当該Ｎ型メサ領域に形成されてもよい。複数のＰ型ピラー間のメサ領域は本明細書においてＮ型ピラーとも称される。当該Ｐ型ピラーの底の近くで当該Ｎ型ピラーに更にＮ型のドーピングを行うことは、当該ポテンシャルはより高く、当該Ｎ型ピラーの有効幅をより広くさせてＲＤＳｏｎを低減することになる横方向の劣化を低減する。図２２Ｇは、Ｎ型リッチ化領域２２７２が活性領域２２０１だけにおいてＮ型ピラー２２３２の底に形成されてもよい実施例を示している。図２２Ｇに示されるように、Ｎ型リッチ化領域２２７２はＮ型ピラー２２３２より広く横方向の幅がある。図２２Ｈは、Ｎ型リッチ化領域２２７４が活性領域２２０１だけに周期的に形成されてもよい実施例を示している。図２２Ｉは、Ｎ型リッチ化領域２２７６がＮ型ピラー２２３２、２２３４、２２３５の底に形成されてもよい実施例を示している。図２２Ｊは、Ｎ型ピラー２２３２より狭い横方向の幅を備えるだけの活性領域２２０１におけるＮ型ピラー２２３２の底におけるＮ型リッチ化領域２２７８を示している。図２２Ｋは、より狭いＮ型リッチ化領域２２８０が活性領域２２０１において周期的に形成される実施例を示している。図２２Ｌは、Ｎ型ピラー２２３２、２２３４、２２３５の底近くのより狭いＮ型リッチ化領域２２８２を示している。当該可能な変形例は示されるものに限られない。多くの他の変形例が当業者よって構想され得る。
図２２Ｍ及び図２２Ｎにおいて層状Ｎ形リッチ化２２８４が活性領域２２０１だけにおいて用いられる点（図２２Ｍ）、活性領域２２０１及び終端領域２２０２の両方に用いられ点（図２２Ｎ）を除いて、図２２Ｍ及び２２Ｎは図２１Ｅ及び２１Ｆと同様である。
当該層状Ｎ型リッチ化領域のドーピング濃度が注意深く選択されて、当該層状Ｎ型リッチ化領域を通して伸張する当該Ｐ型ピラーをＰ型のままであるのを確実にする。ＭＯＳＦＥＴ及びＩＧＢＴデバイスの場合、当該Ｎ型インプラントは、Ｎ型メサ抵抗率を減少させることとＲＤＳｏｎ又はＶｃｅ（飽和）を減少させることとのトレードオフに基づいて選択される。更に、示されない実施例において、当該Ｎ型リッチ化領域は、また、当該複数の活性ピラーと平行ではない１つ以上のストライプを用いることよって形成されてもよい。これらの実施例の１つの優位点は、当該ピラートレンチに対するアライメントが決定的なものではないということである。
Ｐ型ウエル及びＰ＋型高濃度ボディの如きドーパントが当該ゲートパッド及びゲートライナの下から離れてマスクが取られ、それらドーパントは電荷非平衡の源になる。普通、非電荷平衡デバイスにおけるこれらエリアはより高いＢＶを有するように最適化され得る。しかし、電荷平衡デバイスにおいて、もし活性領域が同様にドーピングされない場合、当該活性領域は静的且つ動的なＢＶの箇所なり得る。
図２３は、本発明の例示的な実施例の上面レイアウト図であり、活性ポリストライプ２３０２Ａ（ポリシリコンゲートとも称される）がゲートパッド２３２８の下に伸張されてもよく、その結果、当該ゲートパッドエリアにおけるドーピングプロファイルが当該活性領域におけるドーピングプロファイルと同一のものとなり、これによって当該ゲートパッドエリアにおける当該電荷平衡状態を当該活性領域と同一に維持している。換言すれば、当該ゲートパッドエリア中にゲートストライプ２３０２Ａを伸張することよって、当該ゲートパッド下のシリコン領域は当該活性領域と同一のインプラント（例えば、ウエルインプラント及びＰ＋型高濃度ボディインプラント）を受容し、当該活性領域は当該ゲートパッドエリアにおける電荷平衡状態を当該活性領域と同一に維持するのを有利に助ける。図２３の右側は、ゲートライナメタル２３０４がゲートパッド２３２８から外へ伸張する左部分の拡大図を示している。当該拡大図は、本発明の他の特徴をより明らかに示している。最適化された小さいポリブリッジ２３０８が複数のポリゲートストライプ２３０２Ｂ間に形成されてストライプ２３０２Ｂ間の相互接続を維持する。ポリブリッジ２３０８が無くても個々のコンタクトが各ストライプ２３０２Ｂに対してなされ得るが、製造中に１つでもコンタクトが形成されないと、コンタクトされていないストライプはゲートフィード非平衡の原因となる。これらポリブリッジ２３０８の幅（ポリストライプ２３０２Ｂに平行な方向における幅）が注意深く選択されて、当該インプラントされたＰ型ボディがポリブリッジ２３０８の下で併合されのを確実にし、これにより当該ポリブリッジエリアにおける電荷非平衡を防止する。
当該図の左側において、当該ゲートパッドエリアにおけるポリストライプ２３０２Ｂへのコンタクトは、ゲートパッド２３２８の対抗する２つの側部に沿ってなされる。中央の接着エリアから離れて当該コンタクトを置くことよって、当該接着プロセス中、ポリストライプに対するコンタクトの完全性が維持される。この態様は薄いゲート酸化物を備えるプロセス技術において特に重要性を持つはずである。
図２４は、図２３の構成の変形例であり、ポリストライプ２４０２が図２３と同様のゲートパッドエリアを通して伸張されるが、何らポリブリッジは用いられない。示されるように、ポリストライプ２４０２はゲートメタル−ポリコンタクト２４１０によってコンタクトされる。
図２５は、上面レイアウト図であり、ポリストライプ２５０２Ｂへのゲートメタルコンタクトが当該ゲートパッドエリアの中間部に沿ってなされるという点以外、図２３の実施例と同様である。図２５に示された実施例において、ポリストライプ２５０２が図２３の構成の如きゲートパッドエリアを通して伸張されてもよい。しかし、図２５の構成は、図２３の構成で存在した不均一なゲートフィード長を、当該ゲートパッドの２つの端における２行のコンタクトによって、除去する。行に並べられたゲートパッドエリアの内側及び外側のメタルゲートコンタクトによって、より均一なＲＣ遅延が当該ポリゲートを通して得ることができ、当該ダイ全体にわたってより均一なｄｖ／ｄｔを結果として生む。しかし、図２５の実施例において、ワイヤボンディング中に、当該ゲートパッドエリアの中心を通して伸長しているゲートコンタクトの完全性が維持されるのを確実にするために、当該ゲート酸化物の厚さが十分に厚くされる必要があってもよい。
図２６は、図２５の構成の変形例であり、ポリストライプ２６０２が図２３と同様のゲートパッドエリア２６２８を通して伸張されてもよいが、何らポリブリッジは用いられない。示されるように、全てのポリストライプ２６０２はゲートメタル−ポリコンタクト２６１０によってコンタクトされる。
当該ピラートレンチがエッチングされ充填されたエリアを覆って活性ゲート構造を作成することは、より低いゲート酸化物完全性と低減されたゲート信頼性を結果として生むはずである。この理由は、当該トレンチエッチングからの表面状態、応力誘起された転位、トレンチエッチ及び充填に起因する損傷、及び不完全なピラーｅｐｉ充填から生じる空隙が、低減されたゲート酸化物完全性及び低減されたゲート信頼性を結果として生むことにある。
本発明の実施例に従って、ピラートレンチ２７３０がエッチングされ充填されたエリアを覆って当該活性チャネルが形成されないように、平坦状ゲート又はトレンチゲートが構成される。図２７Ａ〜２７Ｃは平面状ゲート構造の文脈においてこの考え方を示すために用いられているが、当該考え方はトレンチゲート構造において実現されてもよい。図２７Ａ〜２７Ｃにおいて、垂直破線の双頭矢印は、当該トレンチをｅｐｉ充填する前の当該トレンチの境界を示している。図２７Ａに示されるように、活性ポリゲートストライプ２７１４が当該エッチングされたトレンチにオーバラップしていて、当該ゲート酸化物の完全性が損ねられている。しかし、図２７Ｂ及び２７Ｃにおいて、当該活性ポリゲート幅及び間隔が当該エッチングされたトレンチに対して設計されることによって、ゲートポリ２７１４の下にあるゲート酸化物の部分がエッチングされたトレンチを何ら覆って伸張しない。尚、図２７Ｃにおいて、図２７ＣがＮ型リッチな状態を表すことから、Ｐ型ピラー２７３０の幅は当該トレンチ境界より狭い。
トレンチｅｐｉ充填電荷平衡技術において、深いトレンチエッチ及び充填プロセスに依存するパターン化効果は、当該ウエハ全体又は同一ダイ全体に跨がって非均一なトレンチエッチ及び充填を結果として生む。この不均一は、通常、当該ダイの外側領域でより観察される。本発明の実施例に従って、当該トレンチがけがき線エリアを通して伸張されてもよく、結果として当該ウエハ全体に跨がってトレンチがより一様にエッチング及び充填され、パターン化の効果が減損される場合がある。
図２８に示されるように、普通ではトレンチが形成されないけがき線エリアにトレンチ２８０４が形成されてもよい。この態様は、図２９及び３０における上面レイアウト線図の比較からより明らかに認識され得る。図２９は、けがき線エリア２９０６に伸張しているトレンチを何ら示していない従来のレイアウト図である。しかし、図３０において、終端トレンチ２９０４が当該けがき線エリアに形成される。この形で、ウエハの全面に沿ってトレンチが形成されて、パターン化の効果を取り除いている。
図３１及び３２は、上面レイアウト図であり、当該けがき線エリアにトレンチを伸張する概念の２つの変形例をそれぞれ示している。図３１において、活性トレンチ３１１０は互い平行であり、終端領域３１０４におけるトレンチは同心状の形で伸張してもよい。当該けがき線エリアにおいて、当該けがき線が伸張する方向に対して直角に伸張するトレンチ３１１０（すなわち「けがき線トレンチ」）が形成されてもよい。すなわち、示されるように、当該垂直に伸張しているけがき線エリアにおけるけがき線トレンチ３１１０は水平に伸張し、当該水平に伸張しているけがき線エリアにおけるけがき線トレンチ３１１０は垂直に伸張する。この態様は、当該けがき線Ｐ型ピラー及びＮ型ピラーがメタル又は拡散よって一緒に短絡し得るし、浮遊状態にならないのを確実にする。
更に、トレンチ３１１０が全けがき線エリアに形成されず、その結果、メサギャップ３２０８がけがき線トレンチ３１１０と当該最後の終端トレンチとの間に形成され得る。メサギャップ３２０８は、チャネルストッパーに達する到達する前に、当該劣化状態のエッジが止まることと、当該電界が当該メサギャップ領域において終端することと、を確実にする。図３２は、平行−平行構成と組み合わせられた、図３１と同一のけがき線トレンチ構成を示している。
上記に述べたように、電荷平衡構成の場合、電荷平衡が擾乱される領域を持たないことが望ましい。ピラーとピラーコーナとの間のギャップは、局在化された低いＢＶ箇所となり得る。これらエリアが当該活性領域より高いＢＶを持つように構成することによって、当該ＢＶ箇所の平行のピラーが当該活性エリアに釘付けにされ、堅牢なＵＩＳ性能を生むことができる。
トレンチを基礎とする電荷平衡デバイスの場合、活性エリア平行ピラーと同心状ピラーとの間のギャップが形成されて、その結果、ギャップ及びピラーが同一のポテンシャルに維持された場合に当該最終的なピラー深さの中間点で電荷平衡が達成され得る。もしギャップとピラーとが異なるポテンシャルにある場合、Ｎ型リッチ状態のギャップがＢＶを強化できる。平行−同心状の構成において活性エリアＢＶを達成するために、当該共通のポテンシャルと異なるポテンシャルとの双方にあるこれらギャップが、当該平行活性エリアピラー平衡状態に関して強いＮ型リッチ状態又は弱いＰ型リッチ状態になるように構成され得る。当該活性平行ピラーが僅かにＰ型リッチ状態にあるように構成されて、当該活性平行ピラーにおけるＢＶを意図的に強制する。このように、当該キャップ領域の電荷平衡状態が最適化されて、当該活性領域のブレークダウン電圧に比べて高いか又は少なくとも同一のブレークダウン電圧を有することができる。
当該ギャップ（図３３に記されたストライプギャップ及びコーナギャップ）は、上記した状態を以下の如く満足するように構成される。
＜基本的寸法＞
ピラー幅（マスクＰＴＮ幅）：Ｗｐ［μｍ］
メサ幅（マスクＰＴＮ幅）：Ｗｎ［μｍ］
セルピッチ：Ｗｐ＋Ｗｎ＝Ｃｐ
トレンチ深さ：Ｔｄ［μｍ］
トレンチ角：α［ラジアン］
ＣＭＰ Ｓｉ除去：Ｒｃｍｐ［μｍ］
最終的ピラー深さ：Ｔｄ−Ｒｃｍｐ＝Ｔｐ［μｍ］
ストライプギャップ：Ｇａｐ，ｓｔｒｉｐｅ［μｍ］
コーナギャップ：Ｇａｐ，ｃｏｒｎｅｒ［μｍ］
これら寸法によって、各領域の電荷平衡状態が算出され、当該状態が比較され得る。Ｇａｐ，ｓｔｒｉｐｅ及びＧａｐ，ｃｏｒｎｅｒは、当該平行活性領域におけるよりもストライプギャップ及びコーナギャップ領域における方がより高いブレークダウンを備える電荷平衡状態を達成するように調整され得る。１つの方法は、当該Ｇａｐ，ｓｔｒｉｐｅ及びＧａｐ，ｃｏｒｎｅｒにおけるより平衡化された電荷状態と、当該平行活性領域におけるＰ型リッチな電荷状態を得ることである。
＜長さ及び面積計算＞
Ｌ０＝Ｔｐ／ｔａｎα
Ｌ１＝Ｗｐ−Ｒｃｍｐ／ｔａｎα
Ｌ２＝Ｃｐ−Ｌ１
Ｌ３＝Ｇａｐ，ｓｔｒｉｐｅ＋２＊Ｒｃｍｐ／ｔａｎα
Ｌ４＝Ｔｐ／ｔａｎα
Ｌ５＝Ｗｐ−Ｒｃｍｐ／ｔａｎα
Ｌ６＝Ｃｐ−Ｌ５
Ｌ７＝Ｇａｐ，ｃｏｒｎｅｒ＋２＊Ｒｃｍｐ／ｔａｎα
Ｈ＝Ｌ５＊ｔａｎα
Ｓｌ＝Ｌ５＊Ｌ５
Ｓ２＝Ｓ１＊｛（Ｈ−Ｔｐ）／Ｈ｝２
Ｓ３＝（Ｔｐ／ｔａｎα）２
Ｖ２＝（１／３）＊Ｈ＊Ｓ１−（１／３）＊Ｓ２＊（Ｈ−Ｔｐ）
（Ｓｌ及びＳ２よって囲まれる八面体の体積）
Ｖ３＝（ｌ／３）＊Ｓ３＊Ｔｐ
（四角形ピラミッドの体積−底面積Ｓ３）
Ｖ４＝Ｖ５＝｛（Ｌ５）２＊Ｔｐ−（Ｖ２＋Ｖ３）｝／２
（四角形ピラミッドの体積−底面積Ｓ４又はＳ５）
＜実際の活性領域面積−Ａｐ及びＡｎ＞
Ａｐ＝０．５＊（Ｌ１＋（Ｌ１−Ｌ０））＊Ｔｐ
Ａｎ＝０．５＊（Ｌ２＋（Ｌ２＋Ｌ０））＊Ｔｐ
＜ストライプギャップ領域体積−Ｖｐｓ及びＶｎｓ＞
Ｖｐｓ＝Ｖｐ１＋Ｖｐ２＝［Ｃｐ＊０．５＊｛Ｌ１＋（Ｌ１−Ｔｐ／ｔａｎα）｝＊Ｔｐ］＋［（ｌ／４）＊（ｌ／３）＊｛（２＊Ｌ０）＊（２＊Ｌ１）｝＊Ｔｐ］
Ｖｎｓ＝Ｖｎ１＋Ｖｎ２＝［０．５＊｛Ｌ３＋（Ｌ３＋２＊Ｌ０）｝＊Ｔｐ＊Ｃｐ］＋［（０．５＊Ｌ０＊Ｔｐ＊Ｃｐ）−Ｖｐ２］
＜コーナギャップ領域体積−Ｖｐｃ及びＶｎｃ＞
Ｖｐｃ＝Ｖｐ3＋Ｖｐ4＋Ｖｐ
＝［（３＊Ｌ６＋２＊Ｌ５）＊０．５＊｛Ｌ５＋（Ｌ５−Ｔｐ／ｔａｎα）｝＊Ｔｐ＋Ｖ４］＋［Ｖ２］＋［（Ｌ７＋Ｌ４）＊０．５＊｛Ｌ５＋（Ｌ５−Ｔｐ／ｔａｎα）｝＊Ｔｐ＋Ｖ５］
Ｖｎｓ＝Ｖｔｏｔａｌ−Ｖｐｃ
＝（Ｌ５＋Ｌ４＋Ｌ７）＊（３＊Ｌ６＋３＊Ｌ５）＊Ｔｐ−Ｖｐｃ
上記の式を用いることよって、６つの面積又は体積（Ａｐ、Ａｎ、Ｖｐｓ、Ｖｎｓ、Ｖｐｃ及びＶｎｃ）が算出され得る。各領域におけるＰ／Ｎの比率も算出され得る（Ａｐ／Ａｎ、Ｖｐｓ／Ｖｎｓ、Ｖｐｃ／Ｖｎｃ、ストライプ活性領域における面積比率Ａｐ／Ａｎは体積比率と同一である）。
当該ストライプギャップ領域及びコーナギャップ領域の電荷量比率は、それぞれ、（Ｎａ・Ｖｐｓ）／（Ｎｄ・Ｖｎｓ）及び（Ｎａ・Ｖｐｃ）／（Ｎｄ・Ｖｎｃ）である。
これらの数はストライプ活性領域、（Ｎａ・Ａｐ）／（Ｎｄ・Ａｎ）、よりも好ましくは１に近い。換言すれば、
１≧（Ｎａ・Ｖｐｓ）／（Ｎｄ・Ｖｎｓ）且つ（Ｎａ・Ｖｐｃ）／（Ｎｄ・Ｖｎｃ）≧（Ｎａ・Ａｐ）／（Ｎｄ・Ａｎ）
又は（Ｎａ・Ａｐ）／（Ｎｄ・Ａｎ）≦（Ｎａ・Ｖｐｓ）／（Ｎｄ・Ｖｎｓ）且つ（Ｎａ・Ｖｐｃ）／（Ｎｄ・Ｖｎｃ）≦１
当該キャップ化されたストライプ及びキャップ化されたコーナは、上記の関係を満足するように決定されなければならない。もし当該ストライプ活性領域の電荷平衡状態が既知である場合、体積比率の比較だけで当該ギャップの数が決定され得る。
例えば、
Ｐ型リッチストライプ活性、Ａｐ／Ａｎ≧Ｖｐｓ／Ｖｎｓ及びＶｐｃ／Ｖｎｃ
Ｎ型リッチストライプ活性、Ａｐ／Ａｎ≦Ｖｐｓ／Ｖｎｓ及びＶｐｃ／Ｖｎｃ
図３４Ａ〜３４Ｇは、本発明の例示的な実施例に従って、図２に示された構造を形成するための様々なプロセス工程における断面図である。図３４Ａにおいて、Ｎ型ｅｐｉ層３４２２はＮ＋型基板３４２４を覆って周知の技術を用いている形成され、引き続き従来の裏側シリコンＣＭＰがなされる。図３４Ｂにおいて、緩衝酸化物層３４４５がｅｐｉ層３４２２上に形成され、ポリシリコン層３４４３が周知の方法を用いて形成される。示されるように裏側アライメントマークがポリシリコン層３４４３に形成され、引き続いて図３４Ｃにおいてポリシリコン３４４３及び酸化物３４４５が形成される。表側シリコンＣＭＰが次いで従来の方法を用いて実行される。
図３４Ｄにおいて、深いトレンチ３４３７が従来のマスキング及びシリコンエッチ技術を用いて形成される。図３４Ｅにおいて、トレンチ３４３７は周知の方法に従ってエピタキシャルシリコン層３４３９で充填され、引き続きポストベークがなされる。図３４Ｆにおいて、シリコンＣＭＰが実行されて当該シリコン表面が平坦化される。図３４Ｇにおいて、従来のインプラントが実行されてＰ型リング３４２０が形成され、引き続いてフィールド酸化が実行される。次に、周知の技術を用いて、ゲート酸化物及びゲートポリシリコンが形成され、ポリシリコンが画定及びエッチングされ、そして活性Ｐ型ボディ領域３４３８がインプラントされて熱処理（ドライブイン）がなされる。従来のソースインプラントが実行されてＮ＋型ソース領域３４１８が形成され、引き続いて窒化物堆積がなされる。従来の高濃度ボディインプラントが実行されてＰ＋型領域３４０６がボディ領域３４３８に形成される。周知の方法を用いて、ＢＰＳＧ３４１７が堆積されリフロー処理がされ、そしてコンタクト開口部が当該ＢＰＳＧ、窒化物、及びコンタクトウインドウにおけるゲート酸化物スタックを通してエッチングによって形成される。ソースメタル層３４１０が形成されてソース領域３４１８及び高濃度ボディ領域３４０６とのコンタクトがなされる。更なる処理が実行されて裏側ドレインメタル３４２８が形成されてもよい。図３４Ａ〜３４Ｃよって表されるプロセスは平面状ゲートＦＥＴを志向するものである一方、このプロセスを改変してトレンチゲートＦＥＴを得ることは本開示を得た当業者にとって明らかであろう。
当該Ｎ型ドーピングが当該シリコンの深さに沿って均一な場合、トレンチエッチングの結果として生成されたトレンチのテーバに起因して、当該トレンチ幅は当該シリコン表面からの距離に従って減少する。従って、当該トレンチに沿ったＰ型電荷の量が減少し、その結果、当該トレンチの低部位における増加する電荷非平衡（Ｐ型が弱くＮ型が強い）に起因して当該ブレークダウンが下げられる。本発明の実施例に従って、二重ｅｐｉ技術が用いられて当該トレンチの低部位における電荷非平衡がオフセットされる。
当該トレンチプロファイルがそれぞれ考慮されて、上部ｅｐｉ層３５０４及び下部ｅｐｉ層３５０２について異なるドーピング濃度を備える電荷平衡構造が図３５Ａに示される。当該図に一覧で示された例示的な寸法及びドーピング濃度の組の場合、示されたトレンチ側壁の角度が与えられて、改善された電荷平衡状態が上部ｅｐｉ層３５０４及び下部ｅｐｉ層３５０２においてそれぞれ得られ、ここでは、上部上ｅｐｉ層３５０４に下部ｅｐｉ層３５０２よりも大きいｅｐｉドーピング濃度が用いられる。１つの実施例において、当該２つのｅｐｉ層は高濃度ドープがなされた基板（図示せず）を覆って形成される。当該構造の残る構造上の特徴は本明細書に説明されている他の平面状ゲートＦＥＴと同様であり得る。
図３５Ｂは、単一ｅｐｉ構成のブレークダウン電圧特性を図３５Ａに示された二重ｅｐｉ構成と比較している。認識され得るように、異なるドーピング濃度を備える２つのｅｐｉ層を用いることよって実質的により高いブレークダウン電圧が得られる。
２つ以上のｅｐｉ層が当該電荷平衡を当該所望の状態により正確に設定するのに用いられてもよい。もし上部ｅｐｉ層（又はその複数）がより高い抵抗率を有してＰ型リッチな状態を誘起するように作られた場合、ＪＦＥＴインプラント（Ｎ型ドーパント）又はｅｐｉＪＦＥＴが実施されて、隣接する複数のウエル領域間のＭＯＳＦＥＴネック領域の抵抗を低減し得る。図３６は、かかるデバイスのためのドーピングプロファイルである。この技術によって、頂部に狭いＮ型ピラーと底部に広いＮ型ピラーが好ましいＲＤＳｏｎを伴って得られ得る。
尚、９０度未満の側壁を備えるＰ型ｅｐｉ充填トレンチは、当該ピラーの頂部でＱｐ＞Ｑｎ且つ当該ピラーの底部でＱｐ＜Ｑｎの電荷平衡状態を提供し、この状態はＵＩＳの目的とって好ましいものである。この状態はまた、当該底部での不完全なすなわちより小さい劣化に起因して、ＲＤＳｏｎにとって好ましいと共に、当該ボディダイオードのより柔軟な逆方向回復特性とって好ましい。１つの実施例において、この状態は、底でより低いドーピングによった位分けされた（すなわち段階分けされた）Ｎ型ｅｐｉプロファイル形成することよって得られる。他の実施例において、当該トレンチは、増加するＰ型ドーピングプロファイルによった位分けされたＳＥＧｅｐｉ成長を用いて充填される。
当該トレンチ超接合プロセスにおいて、当該トレンチエッチ後に形成された様々な層及び領域に対して当該深いトレンチが適切に配列されることを確実にするのにアライメントマークが必要である。しかし、当該トレンチをｅｐｉで充填後、平坦化工程が滑らか且つ平面な上面を形成するのに必要である。もし当該アライメントマークが当該ウエハの表側に形成されたなら、当該アライメントマークは当該平坦化工程中に除去されことになる。本発明の例示的な実施例に従って、当該トレンチを形成するのに先立ってアライメントマークが当該ウエハの裏側に形成され、当該アライメントマークが当該表面の平坦化完了後に当該表面に移転される技術が用いられる。この技術の１つの実施例は、図３７で提供されるプロセスシーケンスに示される。
図３７において、ポリシリコン裏側シール３７０４を備えるシリコン基板３７０２が提供される。アライメントマーク３７１６が裏側ポリシリコン３７０４に周知の技術を用いて形成される。酸化物３７０８が当該裏側にポリシリコン３７０４を覆って周知の方法を用いて形成され、従来のｅｐｉ成長プロセスが用いられて当該上側にｅｐｉ層３７０６が形成される。酸化物はｅｐｉ層３７０６を覆って周知の技術を用いて形成されてもよく、深いトレンチ３７１０がｅｐｉ層３７０６に従来のフォトリソグラフィ及びエッチングプロセスを用いて形成される。トレンチ３７１０が次いでｅｐｉ材料３７１４で周知の技術を用いて充填される。当該表側について従来のＣＭＰが実行されて当該表面が当該表側に沿って平坦化される。次に、裏側アライメントマーク３７１０が当該表側へ表側アライメントマーク３７１２よって表される如く移転される。図３４Ａ〜３４Ｃに関連して説明されたのと同様のプロセス工程が用いられて、当該デバイスの残りの層及び領域が形成される。
図３８は、当該ウエハのアライメントマークを裏側から表側に移転するのに用いられる設備の単純化された図である。図示されるように、左ミラー３８０２が裏側アライメントマーク３８０８の画像を右ミラー３８１８上にレンズ３８１０を介して投射し、右ミラー３８１８はウエハ３８０４の表側に沿って利用可能な裏側アライメント３８０８の画像３８１４を結果的に作る。裏側アライメントマーク３８０８及びその投射された既知の画像３８１４それぞれの相対的位置によって、アライメントマークが当該表側に当該裏側マークを備えるアライメントで形成され得る。
当該深いトレンチエッチ及び充填プロセスにおいて、当該Ｐ型ピラーにおける結晶欠陥が漏れ電流の源になる場合がある。本発明の実施例に従って、当該トレンチｅｐｉ充填後にポストベークプロセスが実行されて、より固い充填とシリコンマイグレーションによるＰ型ピラー結晶化が提供される。図３９Ａ及び３９Ｂは、これらのプロセス工程の断面図である。図３９Ａにおいて、当該トレンチはＰ型ｅｐｉ材料３９０８で周知の技術を用いて充填される。しかし、示されるように、ｅｐｉ充填３９０８の中心部位は、もし未処理ならば漏洩電流を誘発するはずの結晶欠陥を有する。図３９Ｂにおいて、ポストベーク工程が実行され、シリコンマイグレーションが生じてより固いｅｐｉ充填３９１０が得られる。
１つの実施例において、当該ポストペーク工程が１１５０〜１２５０℃の温度範囲、約３０〜１５０分の時間範囲、及びＮ２、Ａｒ又はＨ２の如き不活性環境下で実行されてもよい１つの特定の実施例において、温度１２００℃、時間６０分及びＮ２ガス下で当該ポストベークが実行されたとき良好な結果が得られた。他の実施例において、当該ポストベークプロセスが当該ボディ及びソース領域の形成前に実行され、その結果、当該高温度及び当該ポストベーク時間が当該ソース及びボディ領域に不利な影響を与えることがない。
高い縦横比を有するトレンチを充填する挑戦は、当該トレンチの空隙形成を回避し、当該トレンチの上部コーナに沿った局在化された成長に起因した周辺部ｅｐｉ閉塞を防止する。当該Ｐ型ピラーにおける空隙及び繋ぎ目が漏れ電流を生じる場合がある。本発明の実施例に従って、繋ぎ目無し且つ空隙無しのｅｐｉ充填が当該ウエハを回転させることよって得られ、当該回転の態様は、当該トレンチを画定するのに用いられる写真工程中においてオンアクシス（on-axis）の代わりにオフアクシス（off-axis)の態様である。実施例において、４５度のウエハ回転が用いられる。変形例において、回転された初ウエハが用いられる。当該繋ぎ目及び空隙を除去することに加えて、当該ウエハ回転はｅｐｉ成長率を高めるのを助ける。１つの実施例において、回転される基板が用いられる。図４０は、ウエハ４００２についてその平面４００４に対する４５度回転を示している。図４１Ａは、ウエハ回転が用いられなかったケースのシリコンの結果である。当該ピラーの中央における空隙４１０２が観察され得る。図４１Ｂは、ウエハ回転が用いられたケースのシリコンの結果である。何ら空隙又は繋ぎ目が当該トレンチについて見られ得ない。
図４２Ａ及び４２Ｂは、当該オンアクシス及びオフアクシスのウエハシナリオの場合の結晶配向を示している。当該オンアクシスシナリオ（すなわち回転されないウエハ）において、当該トレンチ側壁に沿った結晶配向は、当該トレンチ底面及び当該メサ表面に沿ったものとは異なる。結晶配向における不適合は当該トレンチにおけるシリコン４２０４の非均一成長を結果として生む。対照的に、当該オフアクシスシナリオ（すなわち回転されるウエハ）において、当該結晶配向は垂直及び水平面に沿って適合している。この態様は、全方向における均一なｅｐｉ成長率の結果を生み、オンアクシスウエハの場合によりも非常に良好なＰ型ピラー４２０４の充填プロファイルを生む。
高縦横比を有するトレンチの場合の従来のトレンチｅｐｉ充填プロセスにおいて、ｅｐｉ成長中、高縦横比を有するトレンチの充填プロセスにおけるガス移動現象に起因して、当該上部トレンチ側壁及び当該上部コーナに沿ったｅｐｉ成長が当該下部トレンチ側壁によりも早い速度で成長する。本発明の実施例に従って、複数工程のｅｐｉ充填及びエッチングプロセスが深いトレンチをｅｐｉ材料で一様な形で均一に充填するのに用いられる。
図４３は、本発明の実施例に従って複数ｅｐｉ成長及びエッチ工程を用いた例示的なトレンチ充填プロセスを示している。図４３において、最も左側のＳＥＭ画像は、トレンチエッチ直後のトレンチを示している。右側の次のＳＥＭ画像は、最初の従来のｅｐｉ堆積プロセスを実行した後のトレンチを示している。認識され得るように、当該ｅｐｉは当該上部トレンチ側壁及び上部トレンチコーナに沿ってより厚く成長する。しかし、次の工程でｅｐｉプロセスが実行されて、当該堆積（図中デポと略称）された他の領域よりも、当該上部トレンチ側壁及び上部トレンチコーナに沿って堆積されたｅｐｉのより大きい量が除去される。当該第１のエッチ後、第２のｅｐｉ成長工程が実行され、引き続き第２のエッチ工程が実行される。第３のｅｐｉ成長は実行され、更に右側に示されるＳＥＭ画像のように、当該トレンチは空隙又は繋ぎ目の形成の無くしてｅｐｉで完全に充填される。当該ＳＥＭ画像より上のタイムラインは、当該堆積及びエッチシーケンス及びこれに対応する温度を示している。
このプロセスシーケンスは図４４Ａ〜４４Ｆでより明らかに示される。図４４Ａは当該複数工程ｅｐｉプロセスの開始に先立つトレンチ４４０４を示している。図４４Ｂにおいて、第１のｅｐｉ堆積が実行されてｅｐｉ４４０６Ａが非均一な形で成長する。工程４４Ｃで実行されるｅｐｉエッチが当該堆積されたｅｐｉの部位を除去し、その結果、当該残っているｅｐｉ４４０６Ｂは比較的均一な厚さを有する。図４４Ｄ及び４４Ｅにおいて、第２のｅｐｉ堆積及び第２のｅｐｉエッチが実行され、その結果、当該第２のｅｐｉエッチ後、ｅｐｉ４４０６Ｄの残っている層が比較的均一な厚さを有する。図４４Ｆにおいて、最終的なｅｐｉ成長がトレンチ４４０４を完全に充填するように実行される。２つ又は３つ以上の堆積−エッチシーケンスが、当該トレンチの縦横比及び他のプロセスを考慮して用いられてもよい。
尚、当該エッチ工程はＨＣｌを用いて実行されてもよく、当該ＨＣｌは当該トレンチコーナにおけるｅｐｉ層の部位を、当該ｅｐｉ層の他の部位よりも早い速度で除去し得る。従って、トレンチｅｐｉ充填において、欠陥無し、空隙無し及び高度に制御可能なドーピング濃度が得られ得る。
堆積−エッチ−堆積のトレンチ充填プロセス中において、原位置（in-situ）のＨＣｌエッチに対して繰り返されるトレンチの露出は、当該シリコン結晶の損傷の原因となる。もし堆積工程に先立って当該結晶が「治癒されない」すなわち「癒やされない」場合、欠陥が成長中のｅｐｉ層との接面又は内部に形成される場合がある。本発明の実施例に従って、ＨＣｌエッチサイクルの終わりにおいて（当該次の堆積工程の前に）、水素環境下での高温度アニール処理がこれら欠陥の発生を低減又は除去し、当該漏れ電流を低減する。
図４５Ａは、当該トレンチエッチ直後のトレンチのＴＥＭ画像である。当該トレンチ側壁に沿った格子損傷が見られ得る。図４５Ｂは、水素環境下における高温アニール処理実行後の当該トレンチ側壁の面を示している。認識され得るように、当該格子損傷が癒やされて当該トレンチコーナが丸められている。図４５Ｃは、当該トレンチ側壁及び底に沿ってｅｐｉ層４５０４を成長した後のＴＥＭ画像である。当該トレンチ側壁とｅｐｉ層４５０４と間の接面は点線よって示されている。繰り返すに、何ら欠陥が当該トレンチ側壁と新しく成長したｅｐｉ層４５０４との間の接面に観察されない。当該堆積及びエッチサイクルは、各ｅｐｉ層の表面に沿った欠陥を除去するために、当該ｅｐｉ層エッチング後に中間アニール処理工程が繰り返されてもよい。電力ＦＥＴの他の全ての領域及び層は、本明細書において記載された技術の何れか１つを用いて形成され得る。
本発明の実施例に従った技術、すなわち、当該堆積工程を通して当該ＨＣｌフローに流量制御を与える技術は、当該トレンチ中央の空隙作成を避けると共に、当該上部トレンチコーナにおける周辺部ｅｐｉ閉塞を防止するのに非常に効果的である。当該ＨＣｌフローの流量制御は、当該トレンチの上部における過度のシリコン成長を禁止すると共に、当該トレンチ上部から底への均一な成長を可能とする。この態様は、当該トレンチを均一に充填するのに必要なｅｐｉ成長及びエッチ工程の数を低減し得る。
利用可能なツールの能力を利用して、ＨＣｌガスの流量制御が小フローの場合から高フローの場合を可能とし、前者の場合は高い成長率が望ましいときの初期トレンチ充填間の小フロー（例えば１０ｃｃ）であり、後者の場合は、ピンチオフ及びトレンチ中央の空隙作成を避けるために当該上部トレンチコーナのｅｐｉ成長が抑制されるときの当該トレンチの最終的な閉塞における高フロー（９００ｃｃ）である。
図４６Ａは、５０μｍトレンチ４６０２のエッチング直後のＳＥＭ画像である。図４６Ｂは、ＨＣｌ無しｅｐｉ成長工程実行後のトレンチ４６０４のＳＥＭ画像である。認識され得るように、当該ｅｐｉ充填がトレンチ４６０４の上部近くを閉塞し、各トレンチに空隙を形成している。対照的に、図４６Ｃに示されるように、当該堆積プロセスが流量制御ＨＣｌフローを用いて実行されるとき、ｅｐｉの層が当該トレンチ側壁をトレンチ４６０４の上部を閉塞することなく均一に覆っている。
図４７は、ｅｐｉ成長中に何らＨＣｌが用いられないケースと共に、様々なＨＣｌフローレートについてトレンチ位置対シリコン成長率との関係を示しているグラフである。当該破線曲線はＨＣｌが用いられないケースに対応する。全ての他の曲線は、グラフ中に示されるように、様々なＨＣｌフローレートと他のプロセスパラメータに対応する。当該破線曲線から分かるように、ＨＣｌ無しでは、当該トレンチの上部乃至底ではｅｐｉ成長率に広い変化がある。対照的に、流量制御されたＨＣｌが用いられた全ての他のケースにおいては、何らＨＣｌが用いられないケースの如く当該トレンチ深さに沿って広く変化しない。当該グラフの左欄を参照すると、ｅｐｉ成長プロセスにおける異なるパラメータについて数値が提供され、かかる数値が当該トレンチの深さに沿って実質的に均一なｅｐｉ成長を与えることが発見されている。本発明はこれらの数値に限られず、異なるプロセス技術が、均一なｅｐｉ成長を成し遂げるために図４７で一覧されたものとは異なる値を必要としてもよい。
以上の記載が本発明の特定の実施例の完全な説明を提供する一方で、可能な様々な改変、変形及び均等物が可能である。例えば、本発明のある実施例が平面状ゲートＭＯＳＦＥＴの文脈で例示された一方で、同一の技術が、図に示された基板の極性を異なる極性に逆転させるだけで、平面状ゲートＩＧＢＴの如き他の平面状ゲート構造に適用されてもよい。同様に、当該構造及びプロセスシーケンスのあのものがＮチャネルＦＥＴの文脈にて説明されるが、これら構造及びプロセスシーケンスを改変してＰ型チャネルＦＥＴを形成することは本開示を受けた当業者にとって自明であろう。更に、本明細書において開示された様々な技術は、平面状ゲート構造に限られず、トレンチゲートＭＯＳＦＥＴ、トレンチゲートＩＧＢＴ（トレンチゲートを有する）、シールドされたゲートＭＯＳＦＥＴ又はＩＧＢＴ（下にシールド電極（複数）を備えるトレンチ化されたゲート）、及び整流器（ショットキー整流器、ＴＭＢＳ整流器、その他を含む）として実現されてもよい。
その上、各実施例毎に特に言及するまでもなく、当該終端構成及び電荷平衡技術の多くを含む様々な実施例が図１Ａ〜１Ｃに示された３つのレイアウト構成の何れかにおいて実現されてもよい。同様に、本明細書で開示され且つ当該終端構成及び電荷平衡技術の多くを含む実施例の多くは、当該トレンチｅｐｉ充填電荷平衡プロセス技術の実現に制限されず、当該複数ｅｐｉ層ピラープロセス技術において実現されてもよい。従って、この理由及び他の理由のために、上記説明は本発明の範囲を制限するものとして捉えられるべきではなく、添付の請求の範囲よって画定されべきものである。

Claims (26)

  1. 電力デバイスであって、
    活性領域と、
    前記活性領域を囲んでいる終端領域と、
    前記活性領域及び前記終端領域の各々にそれぞれが交互に配置された第１及び第２導電型の複数のピラーと、
    を含み、前記活性領域及び前記終端領域における前記第１導電型のピラーは実質的に同一幅を有し、且つ前記活性領域における前記第２導電型のピラーは前記終端領域における前記第２導電型のピラーより小さい幅を有することによって、前記活性領域及び前記終端領域の各々における電荷平衡状態は、前記終端領域におけるブレークダウン電圧が前記活性領域におけるブレークダウン電圧よりも高くなることを特徴とする電力デバイス。
  2. 請求項１に記載の電力デバイスであって、前記第１導電型はＰ型であり、前記第２導電型はＮ型であることを特徴とする電力デバイス。
  3. 請求項１に記載の電力デバイスであって、前記第１導電型はＮ型であり、前記第２導電型はＰ型であることを特徴とする電力デバイス。
  4. 請求項１に記載の電力デバイスであって、前記第１導電型のピラーの各々はＰ型シリコンで実質的に充填されたトレンチを含み、前記トレンチは、前記第２導電型のピラーを形成しているＮ型領域よって互いに分離されていることを特徴とする電力デバイス。
  5. 請求項１に記載の電力デバイスであって、前記活性領域における前記第１導電型のピラーは、前記終端領域における前記第１導電型のピラーと実質的に同一のドーピングプロファイルを有することを特徴とする電力デバイス。
  6. 請求項１に記載の電力デバイスであって、前記活性領域は、前記活性領域における前記第２導電型のピラーの少なくとも１つを覆って伸張している平面状ゲート構造を含むことを特徴とする電力デバイス。
  7. 請求項１に記載の電力デバイスであって、前記活性領域は、前記活性領域における前記第２導電型のピラーの少なくとも１つ内に所定の深さで伸張しているトレンチゲート構造を含むことを特徴とする電力デバイス。
  8. 請求項１に記載の電力デバイスであって、前記活性領域は、前記活性領域における前記第２導電型のピラーの何れかを覆って伸張しているトレンチゲート構造を含まないことを特徴とする電力デバイス。
  9. 請求項１に記載の電力デバイスであって、前記活性領域における前記第１導電型のピラーはストライプ形状であり、前記終端領域における前記第１導電型のピラーの複数は前記活性領域を同心状に囲んでいることを特徴とする電力デバイス。
  10. 請求項１に記載の電力デバイスであって、前記活性領域及び前記終端領域における前記第１導電型のピラーの複数は同心状であることを特徴とする電力デバイス。
  11. 請求項１に記載の電力デバイスであって、前記第１導電型の複数のピラーは当該活性ピラーの伸長部位である終端ピラーを有し、他の複数の終端ピラーは前記活性領域に平行であることを特徴とする電力デバイス。
  12. 電力デバイスであって、
    活性領域と、
    移行領域と、
    前記活性領域及び前記移行領域を囲んでいる終端領域と、
    前記活性領域及び前記終端領域の各々にそれぞれが交互に配置された第１及び第２の導電型の複数のピラーであり、前記移行領域は前記活性領域と前記終端領域との間に前記第１導電型の少なくとも１つのピラーと前記第２導電型の１つのピラーとを有し、前記活性領域における前記第１導電型のピラーの複数はソース端子に接続されていて、前記終端地領域における前記第１導電型のピラーの複数は浮遊状態にあって、前記移行領域における前記第１導電型の少なくとも１つのピラーは、前記移行領域における前記第１導電型の少なくとも１つのピラーを前記活性領域における前記第１導電型のピラーの複数のうちの１つに接続している前記第１導電型の架橋用拡散部位を介して、前記ソース端子に接続されている、第１及び第２の導電型の複数のピラーと、
    を含み、
    前記架橋用拡散部位が前記第２導電型の少なくとも１つのピラーの幅に跨がって伸張し、前記活性領域及び前記終端領域における前記第１導電型のピラーは、前記移行領域における前記第１導電型の少なくとも１つのピラーと同様に全て実質的に同一幅を有し、且つ前記活性領域における前記第２導電型のピラーは前記移行領域における前記第２導電型の少なくとも１つのピラーの幅より小さい幅を有することによって、前記活性領域及び前記移行領域の各々における電荷平衡状態は、前記移行領域におけるブレークダウン電圧が前記活性領域におけるブレークダウン電圧よりも高くなることを特徴とする電力デバイス。
  13. 請求項１２に記載の電力デバイスであって、前記活性領域における前記第２導電型のピラーは前記終端領域における前記第２導電型のピラーの複数の幅より小さい幅を有することによって、前記活性領域及び終端領域の各々における電荷平衡状態は、前記終端領域におけるブレークダウン電圧が前記活性領域におけるブレークダウン電圧よりも高いことを特徴とする電力デバイス。
  14. 請求項１２に記載の電力デバイスであって、前記活性領域は前記第１導電型のボディ領域と前記ボディ領域に前記第２導電型のソース領域とを含み、前記架橋用拡散部位は前記ボディ領域よりも深く伸張することを特徴とする電力デバイス。
  15. 請求項１４に記載の電力デバイスであって、前記架橋用拡散部位及び前記ボディ領域は実質的に同様のドーピング濃度を有することを特徴とする電力デバイス。
  16. 請求項１２に記載の電力デバイスであって、前記活性領域は前記第１導電型のボディ領域と前記ボディ領域に前記第２導電型のソース領域とを含み、前記架橋用拡散部位は前記ボディ領域よりも浅い深さに伸長することを特徴とする電力デバイス。
  17. 請求項１６に記載の電力デバイスであって、前記架橋用拡散部位は前記ボディ領域より低いドーピング濃度を有することを特徴とする電力デバイス。
  18. 請求項１２に記載の電力デバイスであって、前記第１導電型はＰ型であり、前記第２導電型はＮ型であることを特徴とする電力デバイス。
  19. 請求項１２に記載の電力デバイスであって、前記第１導電型はＮ型であり、前記第２導電型はＰ型であることを特徴とする電力デバイス。
  20. 請求項１２に記載の電力デバイスであって、前記第１導電型の各ピラーはＰ型シリコンで実質的に充填されたトレンチを含み、前記トレンチは前記第２導電型のピラーを形成しているＮ型領域よって互に分離されていることを特徴とする電力デバイス。
  21. 請求項１２に記載の電力デバイスであって、前記活性領域及び終端領域における第１導電型のピラーと前記移行領域における前記第１導電型の少なくとも１つのピラーとは全て実質的に同一のドーピングプロファイルを有することを特徴とする電力デバイス。
  22. 請求項１２に記載の電力デバイスであって、前記活性領域は、前記活性領域における前記第２導電型のピラーの少なくとも１つを覆って伸張している平面状ゲート構造を含むことを特徴とする電力デバイス。
  23. 請求項１２に記載の電力デバイスであって、前記活性領域は、前記活性領域における前記第２導電型のピラーの少なくとも１つの内部に所定深さで伸張しているトレンチゲート構造を含むことを特徴とする電力デバイス。
  24. 請求項１２に記載の電力デバイスであって、前記活性領域は、前記活性領域における前記第２導電型のピラーの何れかを覆って伸張しているゲート構造を含まないことを特徴とする電力デバイス。
  25. 請求項１２に記載の電力デバイスであって、前記活性領域における前記第１導電型の複数のピラーと前記移行領域における前記第１導電型の少なくとも１つのピラーとはストライプ形状であり、前記終端領域における前記第１導電型のピラーの複数は前記活性領域及び前記移行領域を同心状に囲むことを特徴とする電力デバイス。
  26. 請求項１２に記載の電力デバイスであって、前記活性領域及び前記終端領域における前記第１導電型のピラーの複数と前記移行領域における前記第１導電型の少なくとも１つのピラーとは同心状であることを特徴とする電力デバイス。
JP2010526024A 2007-09-21 2008-09-19 電力デバイスのための超接合構造及び製造方法 Withdrawn JP2010541212A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US97443307P 2007-09-21 2007-09-21
PCT/US2008/077118 WO2009039441A1 (en) 2007-09-21 2008-09-19 Superjunction structures for power devices and methods of manufacture

Publications (1)

Publication Number Publication Date
JP2010541212A true JP2010541212A (ja) 2010-12-24

Family

ID=40468404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010526024A Withdrawn JP2010541212A (ja) 2007-09-21 2008-09-19 電力デバイスのための超接合構造及び製造方法

Country Status (7)

Country Link
US (2) US8928077B2 (ja)
EP (1) EP2208229A4 (ja)
JP (1) JP2010541212A (ja)
KR (1) KR101630734B1 (ja)
CN (2) CN101868856B (ja)
TW (1) TW200917476A (ja)
WO (1) WO2009039441A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062436A (ja) * 2008-09-05 2010-03-18 Toshiba Corp 半導体装置の製造方法
JP2011054884A (ja) * 2009-09-04 2011-03-17 Sony Corp 半導体装置及び半導体装置の製造方法
JP2011108986A (ja) * 2009-11-20 2011-06-02 Fuji Electric Systems Co Ltd 多段エピタキシャル方式による超接合半導体装置の製造方法
JP2013102087A (ja) * 2011-11-09 2013-05-23 Shindengen Electric Mfg Co Ltd スーパージャンクション構造を有する半導体装置
KR20160117964A (ko) * 2015-04-01 2016-10-11 주식회사 케이이씨 전력 반도체 소자
US9595596B2 (en) 2007-09-21 2017-03-14 Fairchild Semiconductor Corporation Superjunction structures for power devices
US9972713B2 (en) 2014-05-19 2018-05-15 Renesas Electronics Corporation Semiconductor device and method of manufacturing same
CN110121784A (zh) * 2016-12-14 2019-08-13 通用电气公司 用于超结(sj)器件的边缘终端的***和方法

Families Citing this family (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183629B2 (en) * 2004-05-13 2012-05-22 Vishay-Siliconix Stacked trench metal-oxide-semiconductor field effect transistor device
US8471390B2 (en) * 2006-05-12 2013-06-25 Vishay-Siliconix Power MOSFET contact metallization
US8564057B1 (en) * 2007-01-09 2013-10-22 Maxpower Semiconductor, Inc. Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield
US8368126B2 (en) * 2007-04-19 2013-02-05 Vishay-Siliconix Trench metal oxide semiconductor with recessed trench material and remote contacts
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US8866255B2 (en) * 2008-03-12 2014-10-21 Infineon Technologies Austria Ag Semiconductor device with staggered oxide-filled trenches at edge region
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8044459B2 (en) * 2008-11-10 2011-10-25 Infineon Technologies Austria Ag Semiconductor device with trench field plate including first and second semiconductor materials
US9508805B2 (en) * 2008-12-31 2016-11-29 Alpha And Omega Semiconductor Incorporated Termination design for nanotube MOSFET
US10121857B2 (en) * 2008-12-31 2018-11-06 Alpha And Omega Semiconductor Incorporated Nano-tube MOSFET technology and devices
US7943989B2 (en) * 2008-12-31 2011-05-17 Alpha And Omega Semiconductor Incorporated Nano-tube MOSFET technology and devices
JP4883099B2 (ja) 2009-01-28 2012-02-22 ソニー株式会社 半導体装置及び半導体装置の製造方法
JP2010251571A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 半導体装置
US7910486B2 (en) * 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
US8299494B2 (en) 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
JP2011018764A (ja) * 2009-07-08 2011-01-27 Toshiba Corp 半導体装置
US8829614B2 (en) * 2009-08-31 2014-09-09 Alpha And Omega Semiconductor Incorporated Integrated Schottky diode in high voltage semiconductor device
US9620584B2 (en) * 2009-08-31 2017-04-11 Alpha And Omega Semiconductor Incorporated Integrated Schottky diode in high voltage semiconductor device
US8466510B2 (en) * 2009-10-30 2013-06-18 Alpha And Omega Semiconductor Incorporated Staggered column superjunction
US9306056B2 (en) 2009-10-30 2016-04-05 Vishay-Siliconix Semiconductor device with trench-like feed-throughs
JP5543758B2 (ja) * 2009-11-19 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
US20110198689A1 (en) * 2010-02-17 2011-08-18 Suku Kim Semiconductor devices containing trench mosfets with superjunctions
US8431457B2 (en) * 2010-03-11 2013-04-30 Alpha And Omega Semiconductor Incorporated Method for fabricating a shielded gate trench MOS with improved source pickup layout
JP5718627B2 (ja) * 2010-03-15 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置
CN102947928B (zh) 2010-06-17 2015-04-01 富士电机株式会社 半导体器件及其制造方法
JP2012074441A (ja) 2010-09-28 2012-04-12 Toshiba Corp 電力用半導体装置
JP5664142B2 (ja) * 2010-11-09 2015-02-04 富士電機株式会社 半導体装置
KR101154205B1 (ko) * 2010-12-17 2012-06-18 (주) 트리노테크놀로지 수퍼정션 구조를 가지는 전력 반도체 소자
JP5719167B2 (ja) 2010-12-28 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置
US8829640B2 (en) * 2011-03-29 2014-09-09 Alpha And Omega Semiconductor Incorporated Configuration and method to generate saddle junction electric field in edge termination
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
WO2012149195A1 (en) * 2011-04-27 2012-11-01 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) * 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
KR101904991B1 (ko) * 2011-05-25 2018-10-08 페어차일드코리아반도체 주식회사 슈퍼정션 반도체 소자 및 그 제조방법
CN102214582B (zh) * 2011-05-26 2013-07-10 上海先进半导体制造股份有限公司 用于深槽超结mos器件的终端结构的制作方法
CN102214583A (zh) * 2011-05-26 2011-10-12 上海先进半导体制造股份有限公司 深槽高压终端结构的制作方法以及高压半导体器件
CN102214581A (zh) * 2011-05-26 2011-10-12 上海先进半导体制造股份有限公司 用于深槽超结mos器件的终端结构的制作方法
CN102201345A (zh) * 2011-05-26 2011-09-28 上海先进半导体制造股份有限公司 用于深槽超结mos器件的终端结构的制作方法
US20160372542A9 (en) * 2011-07-19 2016-12-22 Yeeheng Lee Termination of high voltage (hv) devices with new configurations and methods
KR101248664B1 (ko) * 2011-08-01 2013-03-28 주식회사 케이이씨 전력 반도체 소자
CN102956479B (zh) * 2011-08-24 2015-06-24 大中积体电路股份有限公司 绝缘栅双极晶体管结构及其制作方法
CN105789271B (zh) * 2011-09-27 2019-01-01 株式会社电装 半导体器件
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
KR101361067B1 (ko) * 2011-10-28 2014-02-11 메이플세미컨덕터(주) 수퍼 정션 금속 산화물 반도체 전계 효과 트랜지스터의 제조 방법
US9431249B2 (en) * 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
JP2013201191A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 半導体装置
TWI469353B (zh) * 2012-05-04 2015-01-11 Great Power Semiconductor Corp 溝槽式功率金氧半場效電晶體與其製造方法
US20130307058A1 (en) * 2012-05-18 2013-11-21 Infineon Technologies Austria Ag Semiconductor Devices Including Superjunction Structure and Method of Manufacturing
CN103426906B (zh) * 2012-05-21 2016-05-04 科轩微电子股份有限公司 沟槽式功率金氧半场效晶体管与其制造方法
US9842911B2 (en) * 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
JP6154583B2 (ja) 2012-06-14 2017-06-28 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
CN103515432B (zh) * 2012-06-21 2016-11-16 上海华虹宏力半导体制造有限公司 P型超结横向双扩散mosfet器件
US8487372B1 (en) * 2012-06-29 2013-07-16 Force Mos Technology Co., Ltd. Trench MOSFET layout with trenched floating gates and trenched channel stop gates in termination
US8564058B1 (en) * 2012-08-07 2013-10-22 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with multiple trenched gates in unit cell
US20140097491A1 (en) * 2012-10-05 2014-04-10 Texas Instruments Incorporated Dielectrically Terminated Superjunction FET
CN103730499A (zh) * 2012-10-12 2014-04-16 力士科技股份有限公司 沟槽式金属氧化物半导体场效应管
CN103855002A (zh) * 2012-11-28 2014-06-11 上海华虹宏力半导体制造有限公司 一种超级结深沟槽填充工艺方法
KR101403061B1 (ko) * 2012-12-12 2014-06-27 주식회사 케이이씨 전력 반도체 디바이스
TW201430957A (zh) * 2013-01-25 2014-08-01 Anpec Electronics Corp 半導體功率元件的製作方法
US9029944B2 (en) 2013-02-18 2015-05-12 Infineon Technologies Austria Ag Super junction semiconductor device comprising implanted zones
US9318549B2 (en) 2013-02-18 2016-04-19 Infineon Technologies Austria Ag Semiconductor device with a super junction structure having a vertical impurity distribution
JP2015018951A (ja) * 2013-07-11 2015-01-29 株式会社東芝 半導体装置
US9112022B2 (en) 2013-07-31 2015-08-18 Infineon Technologies Austria Ag Super junction structure having a thickness of first and second semiconductor regions which gradually changes from a transistor area into a termination area
KR101795828B1 (ko) * 2013-09-17 2017-11-10 매그나칩 반도체 유한회사 초접합 반도체 소자 및 제조 방법
KR101932776B1 (ko) * 2013-09-17 2018-12-27 매그나칩 반도체 유한회사 초접합 반도체 소자
CN105122458B (zh) * 2013-09-18 2018-02-02 富士电机株式会社 半导体装置及其制造方法
US8963235B1 (en) * 2013-10-25 2015-02-24 Sinopower Semiconductor, Inc. Trench power device and semiconductor structure thereof
US9070763B1 (en) * 2014-03-26 2015-06-30 Vanguard International Semiconductor Corporation Semiconductor device layout structure
US9881971B2 (en) * 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
DE102014005879B4 (de) 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
JP5872621B2 (ja) * 2014-05-09 2016-03-01 ルネサスエレクトロニクス株式会社 半導体装置
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
TWI567974B (zh) * 2014-07-28 2017-01-21 萬國半導體股份有限公司 用於納米管ｍｏｓｆｅｔ的端接設計
CN106575666B (zh) 2014-08-19 2021-08-06 维西埃-硅化物公司 超结金属氧化物半导体场效应晶体管
DE102014112379A1 (de) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer Abschlussmesa zwischen einer Abschlussstruktur und einem Zellfeld von Feldelektrodenstrukturen
CN104217963A (zh) * 2014-09-01 2014-12-17 吉林华微电子股份有限公司 通过开锥孔进行锥槽离子注入制作半导体器件超级结的方法
US9171949B1 (en) * 2014-09-24 2015-10-27 Alpha And Omega Semiconductor Incorporated Semiconductor device including superjunction structure formed using angled implant process
US9590092B2 (en) * 2014-11-13 2017-03-07 Ixys Corporation Super junction field effect transistor with internal floating ring
US20160247879A1 (en) 2015-02-23 2016-08-25 Polar Semiconductor, Llc Trench semiconductor device layout configurations
JP6510280B2 (ja) * 2015-03-11 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9431205B1 (en) * 2015-04-13 2016-08-30 International Business Machines Corporation Fold over emitter and collector field emission transistor
TWI608609B (zh) * 2015-05-14 2017-12-11 帥群微電子股份有限公司 超接面元件及其製造方法
KR102404114B1 (ko) * 2015-08-20 2022-05-30 온세미컨덕터코리아 주식회사 슈퍼정션 반도체 장치 및 그 제조 방법
JP6350760B2 (ja) * 2015-09-17 2018-07-04 富士電機株式会社 半導体装置および半導体装置の製造方法
CN105428397B (zh) * 2015-11-17 2019-07-02 深圳尚阳通科技有限公司 超结器件及其制造方法
CN106789637B (zh) * 2015-11-24 2020-02-04 ***通信集团公司 一种跨域业务互通的路径建立方法、控制器及***
US10076800B2 (en) * 2015-11-30 2018-09-18 Cree Fayetteville, Inc. Method and device for a high temperature vacuum-safe solder stop utilizing laser processing of solderable surfaces for an electronic module assembly
TWI613812B (zh) * 2015-12-18 2018-02-01 敦南科技股份有限公司 超接面半導體元件
CN106920845B (zh) * 2015-12-25 2019-10-18 敦南科技股份有限公司 超结半导体元件
CN105448997B (zh) * 2016-01-13 2019-02-15 无锡新洁能股份有限公司 改善反向恢复特性及雪崩能力的超结mos器件及其制造方法
CN107134492B (zh) * 2016-02-26 2020-01-14 苏州东微半导体有限公司 超级结功率器件及其制造方法
TWI567978B (zh) * 2016-04-21 2017-01-21 帥群微電子股份有限公司 超接面半導體元件
US11222962B2 (en) * 2016-05-23 2022-01-11 HUNTECK SEMICONDUCTOR (SHANGHAI) CO. Ltd. Edge termination designs for super junction device
DE102016114229B3 (de) 2016-08-01 2017-12-07 Infineon Technologies Austria Ag Transistorbauelement mit einer zwei schichten umfassenden feldelektrodeund sein herstellverfahren
JP6345378B1 (ja) * 2016-08-08 2018-06-20 三菱電機株式会社 半導体装置
CN107768442A (zh) * 2016-08-15 2018-03-06 深圳尚阳通科技有限公司 超结器件及其制造方法
DE102016115759B4 (de) * 2016-08-25 2018-06-28 Infineon Technologies Austria Ag Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung
US9905638B1 (en) * 2016-09-30 2018-02-27 Texas Instruments Incorporated Silicon epitaxy for high aspect ratio, substantially perpendicular deep silicon trench
CN106571394B (zh) * 2016-11-01 2018-05-11 杭州士兰微电子股份有限公司 功率器件及其制造方法
US10263070B2 (en) 2017-06-12 2019-04-16 Alpha And Omega Semiconductor (Cayman) Ltd. Method of manufacturing LV/MV super junction trench power MOSFETs
US10727326B2 (en) 2017-08-21 2020-07-28 Semiconductor Components Industries, Llc Trench-gate insulated-gate bipolar transistors (IGBTs)
US11056581B2 (en) * 2017-08-21 2021-07-06 Semiconductor Components Industries, Llc Trench-gate insulated-gate bipolar transistors
CN107527792B (zh) * 2017-08-24 2019-12-10 上海华虹宏力半导体制造有限公司 双层外延工艺方法
CN107591440A (zh) * 2017-08-31 2018-01-16 上海华虹宏力半导体制造有限公司 沟槽栅超结器件及其制造方法
CN107706228A (zh) * 2017-08-31 2018-02-16 上海华虹宏力半导体制造有限公司 沟槽栅超结器件及其制造方法
US10601413B2 (en) * 2017-09-08 2020-03-24 Cree, Inc. Power switching devices with DV/DT capability and methods of making such devices
US11081554B2 (en) * 2017-10-12 2021-08-03 Semiconductor Components Industries, Llc Insulated gate semiconductor device having trench termination structure and method
JP7073698B2 (ja) * 2017-12-07 2022-05-24 富士電機株式会社 半導体装置および半導体装置の製造方法
US11031478B2 (en) * 2018-01-23 2021-06-08 Infineon Technologies Austria Ag Semiconductor device having body contacts with dielectric spacers and corresponding methods of manufacture
WO2019160086A1 (ja) 2018-02-19 2019-08-22 国立研究開発法人産業技術総合研究所 半導体装置
DE102018106967B3 (de) * 2018-03-23 2019-05-23 Infineon Technologies Ag SILIZIUMCARBID HALBLEITERBAUELEMENT und Halbleiterdiode
KR102446403B1 (ko) * 2018-06-22 2022-09-21 삼성전자주식회사 반도체 장치, 반도체 장치의 제조 방법 및 반도체 장치의 레이아웃 디자인 방법
CN109273533B (zh) * 2018-09-26 2021-11-16 中国电子科技集团公司第二十四研究所 一种具有自关断能力的vdmos器件结构及其制备方法
KR101998717B1 (ko) * 2018-09-28 2019-10-01 온세미컨덕터코리아 주식회사 슈퍼정션 반도체 소자 및 그 제조방법
CN109326653A (zh) * 2018-11-09 2019-02-12 上海昱率科技有限公司 功率器件及其制造方法
CN110137242B (zh) * 2019-04-03 2024-02-23 杭州士兰微电子股份有限公司 双向功率器件及其制造方法
CN110212014A (zh) * 2019-04-30 2019-09-06 上海功成半导体科技有限公司 超结器件终端结构及其制备方法
CN110212016A (zh) * 2019-05-06 2019-09-06 上海昱率科技有限公司 功率器件及其制造方法
JP7505217B2 (ja) * 2019-05-15 2024-06-25 富士電機株式会社 超接合半導体装置および超接合半導体装置の製造方法
CN110400833A (zh) * 2019-07-30 2019-11-01 上海昱率科技有限公司 超结功率器件及其制造方法
US11217690B2 (en) * 2019-09-16 2022-01-04 Infineon Technologies Austria Ag Trench field electrode termination structure for transistor devices
CN114730712A (zh) * 2019-11-08 2022-07-08 日清纺微电子有限公司 半导体装置
CN113644108A (zh) * 2020-05-11 2021-11-12 华润微电子（重庆）有限公司 沟槽栅半导体器件及其制备方法
US11393907B2 (en) 2020-08-12 2022-07-19 Infineon Technologies Austria Ag Transistor device with buried field electrode connection
US11869948B2 (en) * 2021-02-17 2024-01-09 Wolfspeed, Inc. Power semiconductor device with reduced strain
KR20220121391A (ko) * 2021-02-25 2022-09-01 주식회사 디비하이텍 슈퍼정션 반도체 소자 및 제조방법
KR20220124346A (ko) * 2021-03-03 2022-09-14 주식회사 디비하이텍 플로팅 영역을 포함하는 슈퍼정션 반도체 소자 및 제조방법
CN113517336A (zh) * 2021-07-13 2021-10-19 电子科技大学 一种mos型超结功率器件的终端结构
US20230050645A1 (en) * 2021-08-13 2023-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Alignment Structure for Semiconductor Device and Method for Forming the Same

Family Cites Families (415)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3404295A (en) 1964-11-30 1968-10-01 Motorola Inc High frequency and voltage transistor with added region for punch-through protection
US3412297A (en) 1965-12-16 1968-11-19 United Aircraft Corp Mos field-effect transistor with a onemicron vertical channel
US3497777A (en) * 1967-06-13 1970-02-24 Stanislas Teszner Multichannel field-effect semi-conductor device
US3564356A (en) * 1968-10-24 1971-02-16 Tektronix Inc High voltage integrated circuit transistor
US3660697A (en) 1970-02-16 1972-05-02 Bell Telephone Labor Inc Monolithic semiconductor apparatus adapted for sequential charge transfer
US4003072A (en) * 1972-04-20 1977-01-11 Sony Corporation Semiconductor device with high voltage breakdown resistance
US4337474A (en) 1978-08-31 1982-06-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JPS5598872A (en) 1979-01-22 1980-07-28 Semiconductor Res Found Semiconductor device
US4638344A (en) * 1979-10-09 1987-01-20 Cardwell Jr Walter T Junction field-effect transistor controlled by merged depletion regions
US4698653A (en) 1979-10-09 1987-10-06 Cardwell Jr Walter T Semiconductor devices controlled by depletion regions
US4345265A (en) 1980-04-14 1982-08-17 Supertex, Inc. MOS Power transistor with improved high-voltage capability
US4868624A (en) 1980-05-09 1989-09-19 Regents Of The University Of Minnesota Channel collector transistor
US4300150A (en) 1980-06-16 1981-11-10 North American Philips Corporation Lateral double-diffused MOS transistor device
US4326332A (en) * 1980-07-28 1982-04-27 International Business Machines Corp. Method of making a high density V-MOS memory array
EP0051693B1 (de) * 1980-11-12 1985-06-19 Ibm Deutschland Gmbh Elektrisch umschaltbarer Festwertspeicher
US4324038A (en) 1980-11-24 1982-04-13 Bell Telephone Laboratories, Incorporated Method of fabricating MOS field effect transistors
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
CA1200620A (en) 1982-12-21 1986-02-11 Sel Colak Lateral dmos transistor devices suitable for source- follower applications
US4974059A (en) 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
JPS6016420A (ja) * 1983-07-08 1985-01-28 Mitsubishi Electric Corp 選択的エピタキシヤル成長方法
US4639761A (en) * 1983-12-16 1987-01-27 North American Philips Corporation Combined bipolar-field effect transistor resurf devices
DE3476945D1 (en) 1984-05-30 1989-04-06 Max Planck Gesellschaft A semiconductor device for detecting electromagnetic radiation or particles
FR2566179B1 (fr) * 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement
JPS61128554A (ja) 1984-11-27 1986-06-16 Seiko Epson Corp 半導体装置
JPS61158177A (ja) * 1984-12-28 1986-07-17 Toshiba Corp 半導体装置
US4682405A (en) 1985-07-22 1987-07-28 Siliconix Incorporated Methods for forming lateral and vertical DMOS transistors
US4774556A (en) 1985-07-25 1988-09-27 Nippondenso Co., Ltd. Non-volatile semiconductor memory device
JPS6269562A (ja) 1985-09-20 1987-03-30 Mitsubishi Electric Corp 電界効果トランジスタ装置およびその製造方法
JPS6269562U (ja) 1985-10-19 1987-05-01
US5262336A (en) 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
US5034785A (en) 1986-03-24 1991-07-23 Siliconix Incorporated Planar vertical channel DMOS structure
US4716126A (en) 1986-06-05 1987-12-29 Siliconix Incorporated Fabrication of double diffused metal oxide semiconductor transistor
US5607511A (en) 1992-02-21 1997-03-04 International Business Machines Corporation Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
US4746630A (en) 1986-09-17 1988-05-24 Hewlett-Packard Company Method for producing recessed field oxide with improved sidewall characteristics
US4941026A (en) 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
JP2577330B2 (ja) 1986-12-11 1997-01-29 新技術事業団 両面ゲ−ト静電誘導サイリスタの製造方法
US4796070A (en) 1987-01-15 1989-01-03 General Electric Company Lateral charge control semiconductor device and method of fabrication
JPS63186475A (ja) 1987-01-29 1988-08-02 Nissan Motor Co Ltd 電導度変調形ｍｏｓｆｅｔ
US5105243A (en) * 1987-02-26 1992-04-14 Kabushiki Kaisha Toshiba Conductivity-modulation metal oxide field effect transistor with single gate structure
US4821095A (en) * 1987-03-12 1989-04-11 General Electric Company Insulated gate semiconductor device with extra short grid and method of fabrication
US4801986A (en) * 1987-04-03 1989-01-31 General Electric Company Vertical double diffused metal oxide semiconductor VDMOS device with increased safe operating area and method
US4823176A (en) * 1987-04-03 1989-04-18 General Electric Company Vertical double diffused metal oxide semiconductor (VDMOS) device including high voltage junction exhibiting increased safe operating area
JPH0620102B2 (ja) 1987-05-20 1994-03-16 株式会社東芝 半導体装置及びその製造方法
JPS63186475U (ja) 1987-05-22 1988-11-30
JPS6422051A (en) 1987-07-17 1989-01-25 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JP2632322B2 (ja) 1987-10-02 1997-07-23 財団法人 半導体研究振興会 電力用半導体素子
US5164325A (en) 1987-10-08 1992-11-17 Siliconix Incorporated Method of making a vertical current flow field effect transistor
US4893160A (en) * 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US4914058A (en) * 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
JP2647884B2 (ja) 1988-01-27 1997-08-27 株式会社日立製作所 半導体装置の製造方法
JPH01194364A (ja) 1988-01-28 1989-08-04 Nec Corp 縦型高耐圧半導体装置
EP0332822A1 (de) 1988-02-22 1989-09-20 Asea Brown Boveri Ag Feldeffektgesteuertes, bipolares Leistungshalbleiter-Bauelement sowie Verfahren zu seiner Herstellung
US4967245A (en) 1988-03-14 1990-10-30 Siliconix Incorporated Trench power MOSFET device
US5283201A (en) 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
KR0173111B1 (ko) 1988-06-02 1999-02-01 야마무라 가쯔미 트렌치 게이트 mos fet
US4961100A (en) 1988-06-20 1990-10-02 General Electric Company Bidirectional field effect semiconductor device and circuit
JPH0216763A (ja) * 1988-07-05 1990-01-19 Toshiba Corp 半導体装置の製造方法
US4853345A (en) 1988-08-22 1989-08-01 Delco Electronics Corporation Process for manufacture of a vertical DMOS transistor
US5268311A (en) 1988-09-01 1993-12-07 International Business Machines Corporation Method for forming a thin dielectric layer on a substrate
US5156989A (en) 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5111253A (en) 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
US4992390A (en) * 1989-07-06 1991-02-12 General Electric Company Trench gate structure with thick bottom oxide
WO1991003842A1 (en) 1989-08-31 1991-03-21 Nippondenso Co., Ltd. Insulated gate bipolar transistor
US5248894A (en) 1989-10-03 1993-09-28 Harris Corporation Self-aligned channel stop for trench-isolated island
US5204545A (en) 1989-11-22 1993-04-20 Mitsubishi Denki Kabushiki Kaisha Structure for preventing field concentration in semiconductor device and method of forming the same
US5077228A (en) 1989-12-01 1991-12-31 Texas Instruments Incorporated Process for simultaneous formation of trench contact and vertical transistor gate and structure
US5242845A (en) 1990-06-13 1993-09-07 Kabushiki Kaisha Toshiba Method of production of vertical MOS transistor
US5071782A (en) 1990-06-28 1991-12-10 Texas Instruments Incorporated Vertical memory cell array and method of fabrication
US5079608A (en) * 1990-11-06 1992-01-07 Harris Corporation Power MOSFET transistor circuit with active clamp
US5065273A (en) 1990-12-04 1991-11-12 International Business Machines Corporation High capacity DRAM trench capacitor and methods of fabricating same
JP2884787B2 (ja) 1991-02-08 1999-04-19 日本電気株式会社 半導体装置
JP2825004B2 (ja) 1991-02-08 1998-11-18 インターナショナル・ビジネス・マシーンズ・コーポレーション 側壁電荷結合撮像素子及びその製造方法
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US5164802A (en) 1991-03-20 1992-11-17 Harris Corporation Power vdmosfet with schottky on lightly doped drain of lateral driver fet
US5219793A (en) 1991-06-03 1993-06-15 Motorola Inc. Method for forming pitch independent contacts and a semiconductor device having the same
KR940006702B1 (ko) 1991-06-14 1994-07-25 금성일렉트론 주식회사 모스패트의 제조방법
US5298761A (en) * 1991-06-17 1994-03-29 Nikon Corporation Method and apparatus for exposure process
JP2570022B2 (ja) 1991-09-20 1997-01-08 株式会社日立製作所 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法
JPH0613627A (ja) 1991-10-08 1994-01-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US5366914A (en) 1992-01-29 1994-11-22 Nec Corporation Vertical power MOSFET structure having reduced cell area
JP3103655B2 (ja) 1992-02-07 2000-10-30 新電元工業株式会社 半導体装置
US5315142A (en) 1992-03-23 1994-05-24 International Business Machines Corporation High performance trench EEPROM cell
JP2904635B2 (ja) 1992-03-30 1999-06-14 株式会社東芝 半導体装置およびその製造方法
US5554862A (en) 1992-03-31 1996-09-10 Kabushiki Kaisha Toshiba Power semiconductor device
JPH06196723A (ja) * 1992-04-28 1994-07-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5640034A (en) 1992-05-18 1997-06-17 Texas Instruments Incorporated Top-drain trench based resurf DMOS transistor structure
US5233215A (en) 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
US5346835A (en) 1992-07-06 1994-09-13 Texas Instruments Incorporated Triple diffused lateral resurf insulated gate field effect transistor compatible with process and method
US5430324A (en) 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
US5558313A (en) 1992-07-24 1996-09-24 Siliconix Inorporated Trench field effect transistor with reduced punch-through susceptibility and low RDSon
US5294824A (en) * 1992-07-31 1994-03-15 Motorola, Inc. High voltage transistor having reduced on-resistance
GB9216599D0 (en) 1992-08-05 1992-09-16 Philips Electronics Uk Ltd A semiconductor device comprising a vertical insulated gate field effect device and a method of manufacturing such a device
US5300447A (en) * 1992-09-29 1994-04-05 Texas Instruments Incorporated Method of manufacturing a minimum scaled transistor
JPH06163907A (ja) 1992-11-20 1994-06-10 Hitachi Ltd 電圧駆動型半導体装置
US5275965A (en) * 1992-11-25 1994-01-04 Micron Semiconductor, Inc. Trench isolation using gated sidewalls
US5326711A (en) 1993-01-04 1994-07-05 Texas Instruments Incorporated High performance high voltage vertical transistor and method of fabrication
DE4300806C1 (de) 1993-01-14 1993-12-23 Siemens Ag Verfahren zur Herstellung von vertikalen MOS-Transistoren
US5418376A (en) 1993-03-02 1995-05-23 Toyo Denki Seizo Kabushiki Kaisha Static induction semiconductor device with a distributed main electrode structure and static induction semiconductor device with a static induction main electrode shorted structure
US5341011A (en) 1993-03-15 1994-08-23 Siliconix Incorporated Short channel trenched DMOS transistor
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
GB9313843D0 (en) * 1993-07-05 1993-08-18 Philips Electronics Uk Ltd A semiconductor device comprising an insulated gate field effect transistor
US5365102A (en) 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
BE1007283A3 (nl) 1993-07-12 1995-05-09 Philips Electronics Nv Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen.
JPH07122749A (ja) 1993-09-01 1995-05-12 Toshiba Corp 半導体装置及びその製造方法
CN1035294C (zh) 1993-10-29 1997-06-25 电子科技大学 具有异形掺杂岛的半导体器件耐压层
JP3400846B2 (ja) 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
EP0666600B1 (en) 1994-02-02 1999-09-15 ROHM Co., Ltd. Power bipolar transistor
JPH07221116A (ja) 1994-02-02 1995-08-18 Rohm Co Ltd トランジスタ
US5429977A (en) 1994-03-11 1995-07-04 Industrial Technology Research Institute Method for forming a vertical transistor with a stacked capacitor DRAM cell
US5434435A (en) 1994-05-04 1995-07-18 North Carolina State University Trench gate lateral MOSFET
DE4417150C2 (de) * 1994-05-17 1996-03-14 Siemens Ag Verfahren zur Herstellung einer Anordnung mit selbstverstärkenden dynamischen MOS-Transistorspeicherzellen
US5405794A (en) * 1994-06-14 1995-04-11 Philips Electronics North America Corporation Method of producing VDMOS device of increased power density
CN1040814C (zh) * 1994-07-20 1998-11-18 电子科技大学 一种用于半导体器件的表面耐压区
US5424231A (en) 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
US5583368A (en) * 1994-08-11 1996-12-10 International Business Machines Corporation Stacked devices
EP0698919B1 (en) 1994-08-15 2002-01-16 Siliconix Incorporated Trenched DMOS transistor fabrication using seven masks
US5581100A (en) 1994-08-30 1996-12-03 International Rectifier Corporation Trench depletion MOSFET
US5583065A (en) 1994-11-23 1996-12-10 Sony Corporation Method of making a MOS semiconductor device
EP0717435A1 (en) 1994-12-01 1996-06-19 AT&T Corp. Process for controlling dopant diffusion in a semiconductor layer and semiconductor layer formed thereby
US5674766A (en) 1994-12-30 1997-10-07 Siliconix Incorporated Method of making a trench MOSFET with multi-resistivity drain to provide low on-resistance by varying dopant concentration in epitaxial layer
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
US5545915A (en) 1995-01-23 1996-08-13 Delco Electronics Corporation Semiconductor device having field limiting ring and a process therefor
JPH08204179A (ja) 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
US5670803A (en) 1995-02-08 1997-09-23 International Business Machines Corporation Three-dimensional SRAM trench structure and fabrication method therefor
JP3325736B2 (ja) * 1995-02-09 2002-09-17 三菱電機株式会社 絶縁ゲート型半導体装置
DE69602114T2 (de) 1995-02-10 1999-08-19 Siliconix Inc. Graben-Feldeffekttransistor mit PN-Verarmungsschicht-Barriere
JP3291957B2 (ja) 1995-02-17 2002-06-17 富士電機株式会社 縦型トレンチｍｉｓｆｅｔおよびその製造方法
US5595927A (en) * 1995-03-17 1997-01-21 Taiwan Semiconductor Manufacturing Company Ltd. Method for making self-aligned source/drain mask ROM memory cell using trench etched channel
US5557127A (en) 1995-03-23 1996-09-17 International Rectifier Corporation Termination structure for mosgated device with reduced mask count and process for its manufacture
US5592005A (en) 1995-03-31 1997-01-07 Siliconix Incorporated Punch-through field effect transistor
JPH08306914A (ja) * 1995-04-27 1996-11-22 Nippondenso Co Ltd 半導体装置およびその製造方法
US5567634A (en) 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US5648670A (en) 1995-06-07 1997-07-15 Sgs-Thomson Microelectronics, Inc. Trench MOS-gated device with a minimum number of masks
US5689128A (en) 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
US5629543A (en) 1995-08-21 1997-05-13 Siliconix Incorporated Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness
JP3468621B2 (ja) 1995-08-25 2003-11-17 ローム株式会社 半導体装置およびその製法
FR2738394B1 (fr) 1995-09-06 1998-06-26 Nippon Denso Co Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication
US5705409A (en) * 1995-09-28 1998-01-06 Motorola Inc. Method for forming trench transistor structure
US5879971A (en) * 1995-09-28 1999-03-09 Motorola Inc. Trench random access memory cell and method of formation
US5973367A (en) 1995-10-13 1999-10-26 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
US5616945A (en) * 1995-10-13 1997-04-01 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
US5949124A (en) 1995-10-31 1999-09-07 Motorola, Inc. Edge termination structure
US6037632A (en) * 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
KR0159075B1 (ko) 1995-11-11 1998-12-01 김광호 트렌치 dmos장치 및 그의 제조방법
US6242787B1 (en) 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
US5780343A (en) 1995-12-20 1998-07-14 National Semiconductor Corporation Method of producing high quality silicon surface for selective epitaxial growth of silicon
US5637898A (en) 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
GB2309336B (en) 1996-01-22 2001-05-23 Fuji Electric Co Ltd Semiconductor device
JPH09266311A (ja) 1996-01-22 1997-10-07 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP2834058B2 (ja) 1996-01-30 1998-12-09 山形日本電気株式会社 半導体装置の製造方法
EP0879481B1 (de) 1996-02-05 2002-05-02 Infineon Technologies AG Durch feldeffekt steuerbares halbleiterbauelement
JP3444081B2 (ja) 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
KR0175277B1 (ko) 1996-02-29 1999-02-01 김광호 중첩된 필드플레이트구조를 갖는 전력반도체장치 및 그의 제조방법
US6084268A (en) 1996-03-05 2000-07-04 Semiconductor Components Industries, Llc Power MOSFET device having low on-resistance and method
US5814858A (en) 1996-03-15 1998-09-29 Siliconix Incorporated Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer
DE19611045C1 (de) 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
JP3575908B2 (ja) 1996-03-28 2004-10-13 株式会社東芝 半導体装置
US5895951A (en) 1996-04-05 1999-04-20 Megamos Corporation MOSFET structure and fabrication process implemented by forming deep and narrow doping regions through doping trenches
US5770878A (en) 1996-04-10 1998-06-23 Harris Corporation Trench MOS gate device
KR100223198B1 (ko) 1996-04-11 1999-10-15 다니구찌 이찌로오, 기타오카 다카시 높은 강복 전압을 갖는 반도체 장치 및 그 제조 방법
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
EP2043158B1 (en) 1996-07-19 2013-05-15 SILICONIX Incorporated Trench DMOS transistor with trench bottom implant
US5808340A (en) 1996-09-18 1998-09-15 Advanced Micro Devices, Inc. Short channel self aligned VMOS field effect transistor
JP2891205B2 (ja) 1996-10-21 1999-05-17 日本電気株式会社 半導体集積回路の製造方法
US5972741A (en) 1996-10-31 1999-10-26 Sanyo Electric Co., Ltd. Method of manufacturing semiconductor device
US6168983B1 (en) * 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
US6207994B1 (en) * 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6110804A (en) 1996-12-02 2000-08-29 Semiconductor Components Industries, Llc Method of fabricating a semiconductor device having a floating field conductor
KR100233832B1 (ko) 1996-12-14 1999-12-01 정선종 반도체 소자의 트랜지스터 및 그 제조방법
US6011298A (en) * 1996-12-31 2000-01-04 Stmicroelectronics, Inc. High voltage termination with buried field-shaping region
JPH10256550A (ja) 1997-01-09 1998-09-25 Toshiba Corp 半導体装置
KR100218260B1 (ko) 1997-01-14 1999-09-01 김덕중 트랜치 게이트형 모스트랜지스터의 제조방법
JP3938964B2 (ja) 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
US5877528A (en) * 1997-03-03 1999-03-02 Megamos Corporation Structure to provide effective channel-stop in termination areas for trenched power transistors
US6057558A (en) 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
KR100225409B1 (ko) * 1997-03-27 1999-10-15 김덕중 트렌치 디-모오스 및 그의 제조 방법
US6163052A (en) 1997-04-04 2000-12-19 Advanced Micro Devices, Inc. Trench-gated vertical combination JFET and MOSFET devices
US5879994A (en) * 1997-04-15 1999-03-09 National Semiconductor Corporation Self-aligned method of fabricating terrace gate DMOS transistor
US6281547B1 (en) 1997-05-08 2001-08-28 Megamos Corporation Power transistor cells provided with reliable trenched source contacts connected to narrower source manufactured without a source mask
FR2764137B1 (fr) 1997-05-28 1999-08-13 Sgs Thomson Microelectronics Composant de protection d'un transistor mos integre contre des gradients de tension
JPH113936A (ja) 1997-06-13 1999-01-06 Nec Corp 半導体装置の製造方法
JP3618517B2 (ja) 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
US6096608A (en) 1997-06-30 2000-08-01 Siliconix Incorporated Bidirectional trench gated power mosfet with submerged body bus extending underneath gate trench
US6037628A (en) 1997-06-30 2000-03-14 Intersil Corporation Semiconductor structures with trench contacts
US6110799A (en) 1997-06-30 2000-08-29 Intersil Corporation Trench contact process
DE19731495C2 (de) 1997-07-22 1999-05-20 Siemens Ag Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6239463B1 (en) 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
DE19740195C2 (de) * 1997-09-12 1999-12-02 Siemens Ag Halbleiterbauelement mit Metall-Halbleiterübergang mit niedrigem Sperrstrom
DE19743342C2 (de) 1997-09-30 2002-02-28 Infineon Technologies Ag Feldeffekttransistor hoher Packungsdichte und Verfahren zu seiner Herstellung
US5776813A (en) 1997-10-06 1998-07-07 Industrial Technology Research Institute Process to manufacture a vertical gate-enhanced bipolar transistor
JP3315356B2 (ja) 1997-10-15 2002-08-19 株式会社東芝 高耐圧半導体装置
KR100249505B1 (ko) 1997-10-28 2000-03-15 정선종 수평형 이중 확산 전력 소자의 제조 방법
US6870201B1 (en) * 1997-11-03 2005-03-22 Infineon Technologies Ag High voltage resistant edge structure for semiconductor components
US6337499B1 (en) * 1997-11-03 2002-01-08 Infineon Technologies Ag Semiconductor component
US5943581A (en) 1997-11-05 1999-08-24 Vanguard International Semiconductor Corporation Method of fabricating a buried reservoir capacitor structure for high-density dynamic random access memory (DRAM) circuits
US6005271A (en) 1997-11-05 1999-12-21 Magepower Semiconductor Corp. Semiconductor cell array with high packing density
GB9723468D0 (en) 1997-11-07 1998-01-07 Zetex Plc Method of semiconductor device fabrication
US6081009A (en) 1997-11-10 2000-06-27 Intersil Corporation High voltage mosfet structure
US6429481B1 (en) 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
JPH11204782A (ja) 1998-01-08 1999-07-30 Toshiba Corp 半導体装置およびその製造方法
JP4090516B2 (ja) 1998-01-22 2008-05-28 三菱電機株式会社 絶縁ゲート型バイポーラ半導体装置
US6396102B1 (en) 1998-01-27 2002-05-28 Fairchild Semiconductor Corporation Field coupled power MOSFET bus architecture using trench technology
US5900663A (en) 1998-02-07 1999-05-04 Xemod, Inc. Quasi-mesh gate structure for lateral RF MOS devices
US5949104A (en) * 1998-02-07 1999-09-07 Xemod, Inc. Source connection structure for lateral RF MOS devices
GB9826291D0 (en) 1998-12-02 1999-01-20 Koninkl Philips Electronics Nv Field-effect semi-conductor devices
DE19808348C1 (de) 1998-02-27 1999-06-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
US5897343A (en) 1998-03-30 1999-04-27 Motorola, Inc. Method of making a power switching trench MOSFET having aligned source regions
JP2002503401A (ja) 1998-04-08 2002-01-29 シーメンス アクチエンゲゼルシヤフト プレーナ構造用の高耐圧コーナー部シール体
US5945724A (en) * 1998-04-09 1999-08-31 Micron Technology, Inc. Trench isolation region for semiconductor device
US6137152A (en) 1998-04-22 2000-10-24 Texas Instruments - Acer Incorporated Planarized deep-shallow trench isolation for CMOS/bipolar devices
US6150697A (en) 1998-04-30 2000-11-21 Denso Corporation Semiconductor apparatus having high withstand voltage
US6303969B1 (en) 1998-05-01 2001-10-16 Allen Tan Schottky diode with dielectric trench
US6063678A (en) 1998-05-04 2000-05-16 Xemod, Inc. Fabrication of lateral RF MOS devices with enhanced RF properties
US6048772A (en) 1998-05-04 2000-04-11 Xemod, Inc. Method for fabricating a lateral RF MOS device with an non-diffusion source-backside connection
DE19820223C1 (de) * 1998-05-06 1999-11-04 Siemens Ag Verfahren zum Herstellen einer Epitaxieschicht mit lateral veränderlicher Dotierung
US6104054A (en) 1998-05-13 2000-08-15 Texas Instruments Incorporated Space-efficient layout method to reduce the effect of substrate capacitance in dielectrically isolated process technologies
US6015727A (en) * 1998-06-08 2000-01-18 Wanlass; Frank M. Damascene formation of borderless contact MOS transistors
US6064088A (en) 1998-06-15 2000-05-16 Xemod, Inc. RF power MOSFET device with extended linear region of transconductance characteristic at low drain current
DE19828191C1 (de) 1998-06-24 1999-07-29 Siemens Ag Lateral-Hochspannungstransistor
KR100372103B1 (ko) 1998-06-30 2003-03-31 주식회사 하이닉스반도체 반도체소자의소자분리방법
US6156611A (en) 1998-07-20 2000-12-05 Motorola, Inc. Method of fabricating vertical FET with sidewall gate electrode
WO2000005767A1 (en) 1998-07-23 2000-02-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for fabricating the same
CN1099715C (zh) 1998-07-23 2003-01-22 电子科技大学 一种用于有浮动电压端的半导体器件的表面耐压层
JP3988262B2 (ja) 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
JP4253374B2 (ja) 1998-07-24 2009-04-08 千住金属工業株式会社 プリント基板のはんだ付け方法および噴流はんだ槽
DE19839970C2 (de) 1998-09-02 2000-11-02 Siemens Ag Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung
DE19840032C1 (de) 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
DE19841754A1 (de) 1998-09-11 2000-03-30 Siemens Ag Schalttransistor mit reduzierten Schaltverlusten
DE19843959B4 (de) 1998-09-24 2004-02-12 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem sperrenden pn-Übergang
JP3382163B2 (ja) 1998-10-07 2003-03-04 株式会社東芝 電力用半導体装置
US7462910B1 (en) 1998-10-14 2008-12-09 International Rectifier Corporation P-channel trench MOSFET structure
DE19848828C2 (de) * 1998-10-22 2001-09-13 Infineon Technologies Ag Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6545316B1 (en) 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
US6194741B1 (en) * 1998-11-03 2001-02-27 International Rectifier Corp. MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance
JP3951522B2 (ja) 1998-11-11 2007-08-01 富士電機デバイステクノロジー株式会社 超接合半導体素子
US6677626B1 (en) * 1998-11-11 2004-01-13 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
US6291856B1 (en) 1998-11-12 2001-09-18 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP3799888B2 (ja) 1998-11-12 2006-07-19 富士電機デバイステクノロジー株式会社 超接合半導体素子およびその製造方法
JP2000156978A (ja) 1998-11-17 2000-06-06 Fuji Electric Co Ltd ソフトスイッチング回路
US6156606A (en) 1998-11-17 2000-12-05 Siemens Aktiengesellschaft Method of forming a trench capacitor using a rutile dielectric material
US6084264A (en) 1998-11-25 2000-07-04 Siliconix Incorporated Trench MOSFET having improved breakdown and on-resistance characteristics
DE19854915C2 (de) * 1998-11-27 2002-09-05 Infineon Technologies Ag MOS-Feldeffekttransistor mit Hilfselektrode
GB9826041D0 (en) 1998-11-28 1999-01-20 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
US6452230B1 (en) 1998-12-23 2002-09-17 International Rectifier Corporation High voltage mosgated device with trenches to reduce on-resistance
JP4447065B2 (ja) * 1999-01-11 2010-04-07 富士電機システムズ株式会社 超接合半導体素子の製造方法
US6351018B1 (en) * 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
US6204097B1 (en) * 1999-03-01 2001-03-20 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
JP3751463B2 (ja) 1999-03-23 2006-03-01 株式会社東芝 高耐圧半導体素子
DE19913375B4 (de) 1999-03-24 2009-03-26 Infineon Technologies Ag Verfahren zur Herstellung einer MOS-Transistorstruktur
JP3417336B2 (ja) 1999-03-25 2003-06-16 関西日本電気株式会社 絶縁ゲート型半導体装置およびその製造方法
US6316806B1 (en) 1999-03-31 2001-11-13 Fairfield Semiconductor Corporation Trench transistor with a self-aligned source
US6188105B1 (en) * 1999-04-01 2001-02-13 Intersil Corporation High density MOS-gated power device and process for forming same
WO2000068998A1 (en) 1999-05-06 2000-11-16 C.P. Clare Corporation High voltage mosfet structures
AU4820100A (en) 1999-05-06 2000-11-21 Cp Clare Corporation Mosfet with field reducing trenches in body region
US6313482B1 (en) 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
US6433385B1 (en) 1999-05-19 2002-08-13 Fairchild Semiconductor Corporation MOS-gated power device having segmented trench and extended doping zone and process for forming same
US6198127B1 (en) 1999-05-19 2001-03-06 Intersil Corporation MOS-gated power device having extended trench and doping zone and process for forming same
US6291298B1 (en) 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
US6191447B1 (en) * 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
DE69938541D1 (de) 1999-06-03 2008-05-29 St Microelectronics Srl Leistungshalbleiteranordnung mit einer Randabschlussstruktur mit einem Spannungsteiler
EP1192640A2 (en) 1999-06-03 2002-04-03 GENERAL SEMICONDUCTOR, Inc. Power mosfet and method of making the same
US6242784B1 (en) 1999-06-28 2001-06-05 Intersil Corporation Edge termination for silicon power devices
JP3851744B2 (ja) * 1999-06-28 2006-11-29 株式会社東芝 半導体装置の製造方法
US6274905B1 (en) 1999-06-30 2001-08-14 Fairchild Semiconductor Corporation Trench structure substantially filled with high-conductivity material
GB9916370D0 (en) 1999-07-14 1999-09-15 Koninkl Philips Electronics Nv Manufacture of semiconductor devices and material
GB9916520D0 (en) 1999-07-15 1999-09-15 Koninkl Philips Electronics Nv Manufacture of semiconductor devices and material
GB9917099D0 (en) * 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
JP3971062B2 (ja) * 1999-07-29 2007-09-05 株式会社東芝 高耐圧半導体装置
TW411553B (en) 1999-08-04 2000-11-11 Mosel Vitelic Inc Method for forming curved oxide on bottom of trench
JP4774580B2 (ja) 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
US20030060013A1 (en) * 1999-09-24 2003-03-27 Bruce D. Marchant Method of manufacturing trench field effect transistors with trenched heavy body
US6228727B1 (en) 1999-09-27 2001-05-08 Chartered Semiconductor Manufacturing, Ltd. Method to form shallow trench isolations with rounded corners and reduced trench oxide recess
GB9922764D0 (en) 1999-09-28 1999-11-24 Koninkl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
JP3507732B2 (ja) 1999-09-30 2004-03-15 株式会社東芝 半導体装置
US6271552B1 (en) 1999-10-04 2001-08-07 Xemod, Inc Lateral RF MOS device with improved breakdown voltage
US6222233B1 (en) 1999-10-04 2001-04-24 Xemod, Inc. Lateral RF MOS device with improved drain structure
JP2001119022A (ja) 1999-10-20 2001-04-27 Fuji Electric Co Ltd 半導体装置及びその製造方法
US6475864B1 (en) * 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
JP4450122B2 (ja) 1999-11-17 2010-04-14 株式会社デンソー 炭化珪素半導体装置
JP3804375B2 (ja) 1999-12-09 2006-08-02 株式会社日立製作所 半導体装置とそれを用いたパワースイッチング駆動システム
GB9929613D0 (en) 1999-12-15 2000-02-09 Koninkl Philips Electronics Nv Manufacture of semiconductor material and devices using that material
US6461918B1 (en) 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
US6285060B1 (en) 1999-12-30 2001-09-04 Siliconix Incorporated Barrier accumulation-mode MOSFET
US6346469B1 (en) * 2000-01-03 2002-02-12 Motorola, Inc. Semiconductor device and a process for forming the semiconductor device
GB0002235D0 (en) 2000-02-02 2000-03-22 Koninkl Philips Electronics Nv Trenched schottky rectifiers
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
KR100721139B1 (ko) 2000-02-10 2007-05-25 인터내쇼널 렉티파이어 코포레이션 단일면 상에 돌출 접촉부를 갖는 수직 전도성의 플립칩디바이스
US6376878B1 (en) 2000-02-11 2002-04-23 Fairchild Semiconductor Corporation MOS-gated devices with alternating zones of conductivity
GB0003186D0 (en) 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv A semiconductor device
GB0003185D0 (en) 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv An insulated gate field effect device
GB0003184D0 (en) 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv A semiconductor device and a method of fabricating material for a semiconductor device
US6271100B1 (en) 2000-02-24 2001-08-07 International Business Machines Corporation Chemically enhanced anneal for removing trench stress resulting in improved bipolar yield
JP2001244461A (ja) 2000-02-28 2001-09-07 Toyota Central Res & Dev Lab Inc 縦型半導体装置
AU5172001A (en) 2000-03-17 2001-10-03 Gen Semiconductor Inc Trench dmos transistor having a double gate structure
JP3636345B2 (ja) 2000-03-17 2005-04-06 富士電機デバイステクノロジー株式会社 半導体素子および半導体素子の製造方法
GB0006957D0 (en) 2000-03-23 2000-05-10 Koninkl Philips Electronics Nv A semiconductor device
JP2001284584A (ja) 2000-03-30 2001-10-12 Toshiba Corp 半導体装置及びその製造方法
US6580123B2 (en) 2000-04-04 2003-06-17 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
JP4534303B2 (ja) 2000-04-27 2010-09-01 富士電機システムズ株式会社 横型超接合半導体素子
JP4240752B2 (ja) 2000-05-01 2009-03-18 富士電機デバイステクノロジー株式会社 半導体装置
EP1285466A2 (en) 2000-05-13 2003-02-26 Koninklijke Philips Electronics N.V. Trench-gate semiconductor device and method of making the same
US6509240B2 (en) 2000-05-15 2003-01-21 International Rectifier Corporation Angle implant process for cellular deep trench sidewall doping
DE10026924A1 (de) 2000-05-30 2001-12-20 Infineon Technologies Ag Kompensationsbauelement
US6479352B2 (en) * 2000-06-02 2002-11-12 General Semiconductor, Inc. Method of fabricating high voltage power MOSFET having low on-resistance
US6627949B2 (en) 2000-06-02 2003-09-30 General Semiconductor, Inc. High voltage power MOSFET having low on-resistance
US6635534B2 (en) 2000-06-05 2003-10-21 Fairchild Semiconductor Corporation Method of manufacturing a trench MOSFET using selective growth epitaxy
US6472678B1 (en) 2000-06-16 2002-10-29 General Semiconductor, Inc. Trench MOSFET with double-diffused body profile
JP4984345B2 (ja) 2000-06-21 2012-07-25 富士電機株式会社 半導体装置
JP4528460B2 (ja) 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6555895B1 (en) 2000-07-17 2003-04-29 General Semiconductor, Inc. Devices and methods for addressing optical edge effects in connection with etched trenches
US6472708B1 (en) 2000-08-31 2002-10-29 General Semiconductor, Inc. Trench MOSFET with structure having low gate charge
JP4843843B2 (ja) 2000-10-20 2011-12-21 富士電機株式会社 超接合半導体素子
EP1205980A1 (en) 2000-11-07 2002-05-15 Infineon Technologies AG A method for forming a field effect transistor in a semiconductor substrate
US6362112B1 (en) * 2000-11-08 2002-03-26 Fabtech, Inc. Single step etched moat
US6525372B2 (en) 2000-11-16 2003-02-25 Silicon Wireless Corporation Vertical power devices having insulated source electrodes in discontinuous deep trenches
US6608350B2 (en) 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
JP3899231B2 (ja) * 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6906362B2 (en) 2002-01-22 2005-06-14 Fairchild Semiconductor Corporation Method of isolating the current sense on power devices while maintaining a continuous stripe cell
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6713813B2 (en) * 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
DE10205345B9 (de) 2001-02-09 2007-12-20 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
EP1363332B1 (en) 2001-02-21 2016-10-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JP4839519B2 (ja) 2001-03-15 2011-12-21 富士電機株式会社 半導体装置
KR100393201B1 (ko) 2001-04-16 2003-07-31 페어차일드코리아반도체 주식회사 낮은 온 저항과 높은 브레이크다운 전압을 갖는 고전압수평형 디모스 트랜지스터
US6878989B2 (en) 2001-05-25 2005-04-12 Kabushiki Kaisha Toshiba Power MOSFET semiconductor device and method of manufacturing the same
KR100535062B1 (ko) 2001-06-04 2005-12-07 마츠시타 덴끼 산교 가부시키가이샤 고내압 반도체장치
EP1267415A3 (en) 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
US6683363B2 (en) 2001-07-03 2004-01-27 Fairchild Semiconductor Corporation Trench structure for semiconductor devices
US6884592B2 (en) 2001-09-05 2005-04-26 Lifescan, Inc. Devices for analyte concentration determination and methods of manufacturing and using the same
US6573558B2 (en) 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US7221011B2 (en) 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
GB0122120D0 (en) 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Edge termination in MOS transistors
WO2003028108A1 (fr) 2001-09-19 2003-04-03 Kabushiki Kaisha Toshiba Semi-conducteur et procede de fabrication
US6465304B1 (en) 2001-10-04 2002-10-15 General Semiconductor, Inc. Method for fabricating a power semiconductor device having a floating island voltage sustaining layer
US6819089B2 (en) 2001-11-09 2004-11-16 Infineon Technologies Ag Power factor correction circuit with high-voltage semiconductor component
US6825514B2 (en) 2001-11-09 2004-11-30 Infineon Technologies Ag High-voltage semiconductor component
US6657254B2 (en) 2001-11-21 2003-12-02 General Semiconductor, Inc. Trench MOSFET device with improved on-resistance
US6995426B2 (en) * 2001-12-27 2006-02-07 Kabushiki Kaisha Toshiba Semiconductor device having vertical metal insulator semiconductor transistors having plural spatially overlapping regions of different conductivity type
US6576516B1 (en) 2001-12-31 2003-06-10 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
DE10212149B4 (de) 2002-03-19 2007-10-04 Infineon Technologies Ag Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
US6777746B2 (en) 2002-03-27 2004-08-17 Kabushiki Kaisha Toshiba Field effect transistor and application device thereof
JP3944461B2 (ja) * 2002-03-27 2007-07-11 株式会社東芝 電界効果型トランジスタおよびその応用装置
DE10297694T5 (de) 2002-03-29 2005-05-12 Fairchild Semiconductor Corp. Feldeffekttransistor mit einer lateralen Verarmungs-Struktur
JP3993458B2 (ja) 2002-04-17 2007-10-17 株式会社東芝 半導体装置
US6700156B2 (en) * 2002-04-26 2004-03-02 Kabushiki Kaisha Toshiba Insulated gate semiconductor device
US6784505B2 (en) 2002-05-03 2004-08-31 Fairchild Semiconductor Corporation Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique
JP4158453B2 (ja) 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
US6818947B2 (en) 2002-09-19 2004-11-16 Fairchild Semiconductor Corporation Buried gate-field termination structure
DE10346838A1 (de) * 2002-10-08 2004-05-13 International Rectifier Corp., El Segundo Superjunction-Bauteil
JP3966151B2 (ja) 2002-10-10 2007-08-29 富士電機デバイステクノロジー株式会社 半導体素子
US6861701B2 (en) 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
TW583748B (en) 2003-03-28 2004-04-11 Mosel Vitelic Inc The termination structure of DMOS device
JP3964819B2 (ja) 2003-04-07 2007-08-22 株式会社東芝 絶縁ゲート型半導体装置
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7098520B2 (en) 2003-06-24 2006-08-29 Hynix Semiconductor, Inc. Semiconductor memory device having pick-up structure
KR100726383B1 (ko) * 2003-08-20 2007-06-08 가부시키가이샤 덴소 종형 반도체 장치
DE10353387B4 (de) 2003-11-14 2008-07-24 Infineon Technologies Ag Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
DE10355588B4 (de) 2003-11-28 2006-06-14 Infineon Technologies Ag MOS-Transistoreinrichtung
KR100994719B1 (ko) * 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
TWI348219B (en) 2003-12-19 2011-09-01 Third Dimension 3D Sc Inc A method for manufacturing a superjunction device with wide mesas
WO2005065140A2 (en) 2003-12-19 2005-07-21 Third Dimension (3D) Semiconductor, Inc. Method of manufacturing a superjunction device with conventional terminations
US7023069B2 (en) 2003-12-19 2006-04-04 Third Dimension (3D) Semiconductor, Inc. Method for forming thick dielectric regions using etched trenches
JP4904673B2 (ja) 2004-02-09 2012-03-28 富士電機株式会社 半導体装置および半導体装置の製造方法
US6995428B2 (en) 2004-02-24 2006-02-07 System General Corp. High voltage LDMOS transistor having an isolated structure
KR101042147B1 (ko) 2004-03-26 2011-06-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US20050242411A1 (en) 2004-04-29 2005-11-03 Hsuan Tso [superjunction schottky device and fabrication thereof]
JP2005322700A (ja) 2004-05-06 2005-11-17 Toshiba Corp 半導体装置及びその製造方法
DE102004024885B4 (de) 2004-05-19 2007-09-06 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
JP4068597B2 (ja) * 2004-07-08 2008-03-26 株式会社東芝 半導体装置
JP4851694B2 (ja) * 2004-08-24 2012-01-11 株式会社東芝 半導体装置の製造方法
JP4943639B2 (ja) * 2004-08-31 2012-05-30 株式会社豊田中央研究所 半導体装置
JP2006073740A (ja) * 2004-09-01 2006-03-16 Toshiba Corp 半導体装置及びその製造方法
DE102004052678B3 (de) 2004-10-29 2006-06-14 Infineon Technologies Ag Leistungs- Trenchtransistor
JP4768259B2 (ja) * 2004-12-21 2011-09-07 株式会社東芝 電力用半導体装置
JP2006186145A (ja) 2004-12-28 2006-07-13 Toshiba Corp 半導体装置及びその製造方法
JP4939760B2 (ja) 2005-03-01 2012-05-30 株式会社東芝 半導体装置
JP2006269720A (ja) 2005-03-24 2006-10-05 Toshiba Corp 半導体素子及びその製造方法
US7541643B2 (en) * 2005-04-07 2009-06-02 Kabushiki Kaisha Toshiba Semiconductor device
WO2006126164A2 (en) * 2005-05-24 2006-11-30 Nxp B.V. Edge termination for semiconductor device
JP2008546189A (ja) 2005-05-26 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション トレンチゲート電界効果トランジスタ及びその製造方法
US7462909B2 (en) * 2005-06-20 2008-12-09 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
TWI400757B (zh) 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
US8084815B2 (en) 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
JP2007012858A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 半導体素子及びその製造方法
JP4744958B2 (ja) * 2005-07-13 2011-08-10 株式会社東芝 半導体素子及びその製造方法
KR20070015309A (ko) * 2005-07-30 2007-02-02 페어차일드코리아반도체 주식회사 고전압 반도체소자
JP2007134441A (ja) 2005-11-09 2007-05-31 Toshiba Corp 半導体装置及びその製造方法
DE102006055131A1 (de) * 2005-11-28 2007-06-06 Fuji Electric Holdings Co., Ltd., Kawasaki Halbleiterbauteil und Verfahren zu seiner Herstellung
JP2007165461A (ja) 2005-12-12 2007-06-28 Elpida Memory Inc 半導体装置及びその製造方法
JP2007189192A (ja) 2005-12-15 2007-07-26 Toshiba Corp 半導体装置
US20070138453A1 (en) 2005-12-20 2007-06-21 David Le Leaf Catcher Device
JP2007173418A (ja) * 2005-12-20 2007-07-05 Toshiba Corp 半導体装置
US7560787B2 (en) 2005-12-22 2009-07-14 Fairchild Semiconductor Corporation Trench field plate termination for power devices
US7449354B2 (en) 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
US8106453B2 (en) * 2006-01-31 2012-01-31 Denso Corporation Semiconductor device having super junction structure
US20070181927A1 (en) * 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
US7633119B2 (en) 2006-02-17 2009-12-15 Alpha & Omega Semiconductor, Ltd Shielded gate trench (SGT) MOSFET devices and manufacturing processes
US7595542B2 (en) 2006-03-13 2009-09-29 Fairchild Semiconductor Corporation Periphery design for charge balance power devices
JP5052025B2 (ja) * 2006-03-29 2012-10-17 株式会社東芝 電力用半導体素子
US7521773B2 (en) 2006-03-31 2009-04-21 Fairchild Semiconductor Corporation Power device with improved edge termination
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
JP2010541212A (ja) 2007-09-21 2010-12-24 フェアチャイルド・セミコンダクター・コーポレーション 電力デバイスのための超接合構造及び製造方法
US7750412B2 (en) 2008-08-06 2010-07-06 Fairchild Semiconductor Corporation Rectifier with PN clamp regions under trenches
US7897462B2 (en) 2008-11-14 2011-03-01 Semiconductor Components Industries, L.L.C. Method of manufacturing semiconductor component with gate and shield electrodes in trenches
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9595596B2 (en) 2007-09-21 2017-03-14 Fairchild Semiconductor Corporation Superjunction structures for power devices
JP2010062436A (ja) * 2008-09-05 2010-03-18 Toshiba Corp 半導体装置の製造方法
JP2011054884A (ja) * 2009-09-04 2011-03-17 Sony Corp 半導体装置及び半導体装置の製造方法
JP2011108986A (ja) * 2009-11-20 2011-06-02 Fuji Electric Systems Co Ltd 多段エピタキシャル方式による超接合半導体装置の製造方法
JP2013102087A (ja) * 2011-11-09 2013-05-23 Shindengen Electric Mfg Co Ltd スーパージャンクション構造を有する半導体装置
US9972713B2 (en) 2014-05-19 2018-05-15 Renesas Electronics Corporation Semiconductor device and method of manufacturing same
KR20160117964A (ko) * 2015-04-01 2016-10-11 주식회사 케이이씨 전력 반도체 소자
KR101721181B1 (ko) 2015-04-01 2017-03-30 주식회사 케이이씨 전력 반도체 소자
CN110121784A (zh) * 2016-12-14 2019-08-13 通用电气公司 用于超结(sj)器件的边缘终端的***和方法

Also Published As

Publication number Publication date
CN101868856A (zh) 2010-10-20
US9595596B2 (en) 2017-03-14
KR20100083153A (ko) 2010-07-21
TW200917476A (en) 2009-04-16
CN103762243A (zh) 2014-04-30
US20090079002A1 (en) 2009-03-26
EP2208229A1 (en) 2010-07-21
CN101868856B (zh) 2014-03-12
WO2009039441A1 (en) 2009-03-26
CN103762243B (zh) 2017-07-28
US8928077B2 (en) 2015-01-06
US20150187873A1 (en) 2015-07-02
EP2208229A4 (en) 2011-03-16
KR101630734B1 (ko) 2016-06-16

Similar Documents

Publication Publication Date Title
JP2010541212A (ja) 電力デバイスのための超接合構造及び製造方法
US7888243B2 (en) Semiconductor device and method of manufacturing the semiconductor device
US9431481B2 (en) Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) Superjunction structures for power devices and methods of manufacture
KR102017836B1 (ko) 전력 소자들을 위한 슈퍼정션 구조물 및 제조방법들
US8836028B2 (en) Superjunction structures for power devices and methods of manufacture
KR102068842B1 (ko) 반도체 전력소자
TWI818228B (zh) 用於功率半導體元件之高壓終端結構及其製造方法
US20170222022A1 (en) Semiconductor device with composite trench and implant columns
KR101093678B1 (ko) 전력 반도체 소자 및 그 제조 방법
CN111200010B (zh) 超结器件及其制造方法
CN109755314A (zh) 超结器件及其制造方法
KR20220121391A (ko) 슈퍼정션 반도체 소자 및 제조방법
KR20230111785A (ko) 슈퍼정션 반도체 소자 및 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110808

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20121119