JP3971062B2 - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置 Download PDFInfo
- Publication number
- JP3971062B2 JP3971062B2 JP21531899A JP21531899A JP3971062B2 JP 3971062 B2 JP3971062 B2 JP 3971062B2 JP 21531899 A JP21531899 A JP 21531899A JP 21531899 A JP21531899 A JP 21531899A JP 3971062 B2 JP3971062 B2 JP 3971062B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- film
- groove
- semiconductor device
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 230000015556 catabolic process Effects 0.000 claims description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 description 29
- 210000000746 body region Anatomy 0.000 description 16
- 230000001965 increasing effect Effects 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、高耐圧半導体装置、特に高耐圧MOSFETのドリフト領域の抵抗を低減するための技術に関する。
【0002】
【従来の技術】
高耐圧MOSFETやIGBT等の高耐圧半導体装置では、高耐圧を得るために比較的不純物濃度の低いドリフト領域を持つ。素子がオフの状態で高電圧が印加されると、ドリフト領域が空乏化して電圧を支える。このドリフト領域は不純物濃度が低いために抵抗が大きく、素子のオン抵抗のうちの大きな割合を占める。特に耐圧が高くなるほどドリフト領域の抵抗は大きくなり、そのためにオン抵抗が大きくなるという問題がある。
【0003】
このドリフト領域の抵抗を下げることを目的として、図20に示すような構造の高耐圧MOSFETがT.Fujihiraにより″Theory of semiconductor superjunction devices″ (Jpn.J.Appl.Phys.,Vol.36(1997),pp6254−6262)に提案されている。高耐圧を得るために、p型ボディ領域41とn+型ドレイン領域42の間にドリフト領域43が形成されている。このドリフト領域43は、チャネル幅方向に小さなピッチで交互に並ぶp層44とn層45の繰り返しからなる。オフ状態でソース・ドレイン間にドレイン側を正とする高電圧が印加されると、p型ボディ領域41とn層45の間のpn接合およびp−層46とn層45の間のpn接合から空乏層が広がるだけでなく、p層44とn層45の間のpn接合からも空乏層が広がる。このため、n層45の不純物濃度を通常の高耐圧MOSFETのドリフト領域よりも高くしておいても、n層45を空乏化させることができ、耐圧を維持することができる。従って、このような構造にすることにより、n層45の不純物濃度を高く設定してドリフト領域の抵抗を低くすることができる。
【0004】
しかし、上記のような効果を実現するためには、仮にp層44とn層45が同じ幅aを持つとすれば、n層45の不純物濃度を通常の高耐圧MOSFETの最低2倍以上にする必要がある。そうしておいて耐圧を損なわないためには、幅aは小さくし、且つこれらの深さbをある程度深く形成する事が必要である。例えば、aを1μmとした時、bは最低2μm必要である。通常のMOSFETと同じ耐圧でオン抵抗を半分にするには、aを1μmとしたらbは4μm程度にする必要がある。このような構造を実現するのは、現状の製造技術では困難であり、仮に作れたとしてもその製造プロセスは複雑で高価なものになる。
【0005】
【発明が解決しようとする課題】
この様に、従来提案されているsuperjunction素子は現実に製造することが難しいという問題があった。
【0006】
本発明はこのような事情を考慮してなされたもので、製造の容易な構造でオン抵抗の低い高耐圧半導体装置を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明(請求項1)は、高抵抗半導体層に形成された高耐圧半導体装置であって、前記高耐圧半導体装置のドリフト領域に、電流の流れる向きに平行な方向に複数のストライプ状の溝が形成され、前記溝の側面および底面には絶縁膜が形成され、前記溝の内部には前記絶縁膜を介して高抵抗体膜が埋め込まれ、前記溝のソース側の端部付近で前記高抵抗体膜はソース電極またはゲート電極に直接または抵抗を介して接続され、前記溝のドレイン側の端部付近で前記高抵抗体膜はドレイン電極に直接または抵抗を介して接続されていることを特徴とする。
【0008】
また、本発明(請求項2)は、第1導電型の高抵抗半導体層に形成された高耐圧半導体装置であって、前記高抵抗半導体層の表面に選択的に形成された第2導電型のドリフト領域を持ち、前記ドリフト領域に、電流の流れる向きに平行な方向に複数のストライプ状の溝が形成され、前記溝の側面および底面には絶縁膜が形成され、前記溝の内部には前記絶縁膜を介して高抵抗体膜が埋め込まれ、前記溝のソース側の端部付近で前記高抵抗体膜はソース電極またはゲート電極に直接または抵抗を介して接続され、前記溝のドレイン側の端部付近で前記高抵抗体膜はドレイン電極に直接または抵抗を介して接続されていることを特徴とする。
【0009】
また、本発明(請求項3)は、第1の高耐圧MOSFETと、第2の高耐圧MOSFETと、一端が前記第2の高耐圧MOSFETのドレイン電極に接続され他端が負荷を介して前記第1の高耐圧MOSFETのドレイン電極に接続するための抵抗とを備え、前記第1の高耐圧MOSFETのドリフト領域に、電流の流れる向きに平行な方向に複数のストライプ状の溝が形成され、前記溝の側面および底面には絶縁膜が形成され、前記溝の内部には前記絶縁膜を介して高抵抗体膜が埋め込まれ、前記第1の高耐圧MOSFETと前記第2の高耐圧MOSFETとは共通のソース電極と共通のゲート電極を持ち、前記溝のソース側の端部付近で前記高抵抗体膜は前記第1の高耐圧MOSFETの前記ゲート電極に直接接続され、前記溝のドレイン側の端部付近で前記高抵抗体膜は、前記第2の高耐圧MOSFETのドレイン電極に直接接続されるとともに前記抵抗の一端に接続されていることを特徴とする。
【0010】
また、本発明(請求項5)は、高抵抗半導体層に形成された高耐圧半導体装置であって、前記高耐圧半導体装置のドリフト領域に、電流の流れる向きに平行な方向に複数のストライプ状の溝が形成され、前記溝の側面には絶縁膜が形成され、前記溝の内部には高抵抗体膜が埋め込まれ、前記溝のソース側の端部付近で前記高抵抗体膜はソース電極またはゲート電極に直接または抵抗を介して接続され、前記溝のドレイン側の端部で前記高抵抗体膜はドレイン領域に接続されていることを特徴とする。
【0011】
本発明の前記高抵抗体膜としては、半絶縁性多結晶シリコン(SIPOS)または多結晶シリコンなどを使用することができる。
【0012】
本発明の高耐圧半導体装置においては、ドリフト領域が複数の溝に挟まれた複数の細長い領域に分割されており、逆バイアス印加時に両側の溝との界面からドリフト領域内に空乏層が広がるため、ドリフト領域の不純物濃度を通常より高くしておいても空乏化させることができ、高耐圧を維持できる。従って、ドリフト領域の不純物濃度を高くすることにより、オン抵抗を低くすることができる。
【0013】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
【0014】
図1〜図4は、本発明の第1の実施形態の横型nチャネル高耐圧MOSFETの主要部分を示す図である。図1は平面図、図2〜図4はそれぞれ図1の1−1'断面、II−II'断面、III−III'断面を示す断面図である。ただし、図1には活性層の上面の状態に電極の配置を重ねて描いている。
【0015】
単結晶シリコンからなる高抵抗のp−型層1の表面に選択的にp型ボディ領域2が形成され、更にその表面に高不純物濃度のn+型ソース領域3が形成されている。p−型層1の表面のp型ボディ領域2から所定距離離れた位置にはn型バッファ領域4が形成され、更にその表面に高不純物濃度のn+型ドレイン領域5が形成されている。p−型層1の表面のp型ボディ領域2とn型バッファ領域4の間の部分には高耐圧を得るためにn型ドリフト領域6が形成されている。n型ドリフト領域6の不純物のドーズ量は、2×1012cm−2〜2×1013cm−2程度である。なお、n型バッファ領域4はn型ドリフト領域6よりも不純物濃度が高く、電界緩和と抵抗改善の目的で設けられているが、必ずしも必要ではない。p型ボディ領域2の上には、p型ボディ領域2とn+型ソース領域3の両方に接続するようにソース電極7が形成され、n+型ドレイン領域5の上にはドレイン電極8が形成されている。また、n+型ソース領域3とn型ドリフト領域6に挟まれた部分のp型ボディ領域2の表面には、ゲート酸化膜9を介してゲート電極10が設けられている。素子の表面はシリコン酸化膜等の絶縁体膜11で保護されている。
【0016】
p型ボディ領域2とn型バッファ領域4の間のドリフト領域には複数のトレンチ(溝)12が形成され、トレンチ12の側面と底面には5〜100nm程度の厚さのシリコン酸化膜13が形成され、その内部には高抵抗体膜である半絶縁性多結晶シリコン(SIPOS)膜14が埋め込まれている。トレンチ12は例えばシリコンRIEで形成され、SIPOS膜14は例えばLPCVD等の方法により堆積し、余分な部分をRIEないしCDEなどのドライエッチングで除去することができる。トレンチ12の寸法は、例えば幅wが0.3〜1μm程度、間隔dが0.5〜5μm程度である。また、長さLはほぼドリフト領域の長さに等しく、素子の耐圧に応じて設定される。例えば耐圧500VであればLは50μm程度である。トレンチ12の深さはn型ドリフト領域6の深さと同程度である。また、具体的に図示してはいないが、トレンチ12のソース側の端ではSIPOS膜14はソース電極7に接続され、ドレイン側の端ではSIPOS膜14はドレイン電極8に接続されている。ソース側では、ソース電極7ではなくゲート電極10に接続することもできる。なお、SIPOS膜14の抵抗は、膜中に含まれる酸素の濃度や、トレンチ12の寸法等によって調節することができる。また、n型ドリフト領域6の大部分は、複数のトレンチ12によって分割された複数の細長い部分になっている。なお、トレンチ12の無い部分の断面を示している図3は、トレンチ12が無い通常の高耐圧MOSFETの断面と同じである。通常の高耐圧MOSFETでは、OFF状態で高電圧が印加されると、n型ドリフト領域6とp−型層1に空乏層が広がることによって電界が緩和されるので、高耐圧が得られる。
【0017】
この実施形態の高耐圧MOSFETに、ドレインが高電位になるようにドレイン・ソース間に電圧をかけると、トレンチ12の内部のSIPOS膜14に電圧に応じた電位分布が生じる。2つのトレンチ12で挟まれたn型ドリフト領域6には、p−型層1やp型ボディ領域2との間のpn接合から空乏層が広がるだけでなく、両側のトレンチ12との界面からも空乏層が広がる。このため、トレンチ12が無い場合に比べてn型ドリフト領域6が空乏化しやすい構造になっている。即ち、n型ドリフト領域6の不純物濃度を、トレンチ12が無い場合の最適な濃度よりも高い値にしておいても、n型ドリフト領域6は空乏化する。こうして、高耐圧を損なわずにn型ドリフト領域6の不純物濃度を高くすることができる。従ってドリフト領域の抵抗を下げることができ、この高耐圧MOSFETのオン抵抗を下げることができる。例えば、トレンチ12の幅wと間隔dをそれぞれ1μmとし、深さを約4μmにすると、n型ドリフト領域6の不純物濃度はトレンチ12が無い場合の約4倍にすることができ、ドリフト領域の抵抗を半分程度に下げられる。同様に、wとdをそれぞれ0.5μm、深さを約1μmとしても、ドリフト領域の抵抗を半減させられる。このような寸法のトレンチ12を形成することは、従来のリソグラフィーやRIEの技術で可能である。wとdを更に微細にして深さをふかくすれば、n型ドリフト領域6の不純物のドーズ量を2×1013cm−2より大きくすることも可能である。シリコン酸化膜13の厚さは、トレンチ12の間隔dの1/6程度とするのが適当である。
【0018】
この例ではトレンチ12の内部にSIPOS膜14を埋め込んでいるが、SIPOS膜の代わりに例えば不純物濃度の低いポリシリコン(多結晶シリコン)を埋め込んでもよい。
【0019】
本発明の第2の実施形態の高耐圧MOSFETは、第1の実施形態の図2を図5で置き換えたものである。即ちこの実施形態は、第1の実施形態においてSIPOS膜14のドレイン側の端とドレイン電極8の間に抵抗15を挿入したものである。n型ドリフト領域6の不純物濃度をできるだけ高くできるように、抵抗15の値を調節して、SIPOS膜14に生じる電位分布を調節することができる。同様に、SIPOS膜14のソース側の端とソース電極7(またはゲート電極10)の間に抵抗を挿入することもできる。
【0020】
第2の実施形態は、実際には例えば図6のように構成することができる。図6はドレイン周辺の構造を示した断面図である。SIPOS膜14のドレイン側の端を延ばして、ドレイン電極8と直接接続している。SIPOS膜14の、ドレイン電極8からトレンチ12までの間の部分が抵抗15として働く。
【0021】
図7は、本発明の第3の実施形態の高耐圧MOSFETの主要部分を示す平面図である。図7のIV−IV'断面、V−V'断面、VI−VI'断面は、それぞれ図2、図3、図4と同じである。この実施形態は、トレンチ12の幅をドレイン側で細くしたものである。n型ドリフト領域6をドレイン側で太くすることによって、第1の実施形態よりも耐圧を高くすることができる。あるいは、同じ耐圧なら結果的にn型ドリフト領域6の不純物総量が多くなり、オン抵抗が更に低くなる。
【0022】
図8は、本発明の第4の実施形態の高耐圧MOSFETの主要部分を示す平面図である。図8のVII−VII'断面、VIII−VIII'断面、IX−IX'断面は、それぞれ図2、図3、図4と同様である。この実施形態は、トレンチ12の幅をソース側からドレイン側へ向かってしだいに細くしたものである。第3の実施例と同様に、第1の実施形態よりも耐圧を高くすることができる。あるいは、同じ耐圧ならn型ドリフト領域6の不純物総量が多くなり、オン抵抗が更に低くなる。
【0023】
図9〜図13は、本発明の第5の実施形態の高耐圧MOSFETの主要部分を示す図である。図9は平面図、図10〜図13はそれぞれ図9のX−X'断面、XI−XI'断面、XII−XII'断面、XIII−XIII'断面を示す断面図である。この実施例では、ドリフト領域のドレイン寄りの部分に第2のn型ドリフト領域16を設けている。第2のn型ドリフト領域16のドーズ量はn型ドリフト領域6と同程度で、深さはn型ドリフト領域6と同じかそれ以上である。この実施例でも、第3や第4の実施例と同様に、n型ドリフト領域の不純物量をソース側よりもドレイン側で多くすることにより、第1の実施形態よりも耐圧を高くすることができる。あるいは、同じ耐圧ならn型ドリフト領域の不純物総量が多くなり、オン抵抗が更に低くなる。
【0024】
図14、図15は第6の実施形態を説明する図である。この実施例は第1の実施形態と同じ高耐圧MOSFET(T1)と、第2の高耐圧MOSFET(T2)および抵抗(R1)から構成される。ただし、SIPOS膜14とドレイン電極8とは直接は接続しない。図14はこれらの構成要素に負荷を接続した様子を示している。T1は第1の実施形態の図2の部分に相当する断面図で示してある。また、図15は図14の構成を実現するための平面構造の1例を示したものである。ただし、図15には負荷は図示していない。
【0025】
主たる素子である第1の高耐圧MOSFET(T1)のドリフト領域には、第1の実施形態と同様に複数のトレンチ12が形成されている。トレンチ12に埋め込まれたSIPOS膜14の一端はT1のゲート電極10に接続され、反対の端は第2の高耐圧MOSFET(T2)のドレイン電極17および抵抗(R1)の一端に接続されている。また、T1とT2はソース同士、ゲート同士が接続されている。T1とT2はほぼ同じ耐圧を持つように設計されている。ただし、T2のオン抵抗は高くてもよい。抵抗R1の一方の端は高電圧の直流電源(Vdd)に接続して使用される。T1のドレイン電極8と直流電源の間には負荷が接続されている。
【0026】
例えばゲートの動作電圧Vgを5Vとし、直流電源電圧Vddを例えば200Vとする。このときT1には通常400V程度の耐圧が要求され、40μm程度の長さのドリフト領域を要する。抵抗R1の抵抗値をr1、全部のSIPOS膜14の並列接続の抵抗をr2とし、T2のオン抵抗をr3とする。これらの比率r1:r2:r3は、例えば39:3900:1になるように形成されている。これらの抵抗値の絶対値は大きい方が望ましい。
【0027】
すると、ゲートに5Vの電圧を印加してオンさせた時、r1:r3=39:1(=(Vdd−Vg):Vg)であることによってT2のドレイン電圧vが5Vとなり、SIPOS膜14全体の電位が5Vになる。このためトレンチ12の側面に電子が誘起されて蓄積層が生じ、ドリフト抵抗が更に低くなる。T1全体として低いオン抵抗が実現される。r1:r3は厳密に39:1でなくても良く、r3/r1が小さすぎなければ同様の効果が得られる。r3/r1をVg/(Vdd−Vg)よりも大きくすると蓄積層を誘起する効果は更に大きくなる。ただし、トレンチ12に関するいわゆるゲート耐圧に相当する電圧以上にvが大きくならない範囲で使用する必要がある。
【0028】
ゲートをオフした状態では、第2の実施形態と同様の状態になり、r1:r2に応じてSIPOS膜14に電位分布が生じる。SIPOS膜14のドレイン側の端ではドレインに近い電位となり、ゲート側の端ではゲートと同電位となり、SIPOS膜14全体にゲート側からドレイン側に向かって徐々に高くなる電位勾配が生じている。この事によって、仮にトレンチ12が無かった場合と比較してT1の耐圧を維持するにとどまらず、更に耐圧を高める効果を持つ。第1の実施形態と同様に、2つのトレンチ12で挟まれたn型ドリフト領域6には、両側のトレンチ12との界面から空乏層が広がるため、n型ドリフト領域6の不純物濃度は高くしておくことができる。
【0029】
従って、この実施形態では、n型ドリフト領域6の不純物濃度を高く設定できることと、トレンチ12の側面に電子が誘起されて蓄積層が生じることの2つの効果により、ドリフト領域の抵抗を低くすることができる。
【0030】
T1としては第3ないし第5の実施形態の高耐圧MOSFETを使ってもよい。
【0031】
図16〜図18は、本発明の第7の実施形態の高耐圧MOSFETの主要部分を示す図である。図16は平面図、図17、図18はそれぞれ図16のXIV−XIV'断面、XV−XV'断面を示す断面図である。この実施例は第1の実施形態を一部変形し、SOI基板に形成したものである。シリコン基板18の上に埋め込み酸化膜19が形成され、その上に高抵抗のn−型層20が形成され、ここに第1の実施形態と同様の高耐圧MOSFETが形成されている。この例でも第1の実施形態と同様に、高耐圧を損なわずにn型ドリフト領域6の不純物濃度を高くすることができ、従ってドリフト領域の抵抗を下げることができる。なお、n−型層20の代わりに高抵抗のp−型層を用いてもよい。
【0032】
図19は本発明を縦型高耐圧MOSFETに応用した、第8の実施形態の主要部分を示す断面図である。単結晶シリコンの活性層にn型ドリフト層21が形成され、その表面に選択的にp型ボディ領域22が形成され、更にその表面に高不純物濃度のn+型ソース領域23が形成されている。n型ドリフト層21の反対側には高不純物濃度のn+型ドレイン層24が形成されている。p型ボディ領域22の上には、p型ボディ領域22とn+型ソース領域23の両方に接続するようにソース電極25が形成され、n+型ドレイン層24にはドレイン電極26が形成されている。また、n+型ソース領域23とn型ドリフト層21に挟まれた部分のp型ボディ領域22の表面には、ゲート酸化膜27を介してゲート電極28が設けられている。
【0033】
n型ドリフト層21にはn+型ドレイン層24に達する程度の深さの複数のトレンチ29が形成され、トレンチ29の側壁には5〜100nm程度の厚さのシリコン酸化膜30が形成され、その内部には高抵抗体膜であるSIPOS膜31が埋め込まれている。SIPOS膜31は底部でn+型ドレイン層24に接続し、上部でソース電極25に接続している。この実施例においても、高電圧印加時にn型ドリフト層21内にはトレンチ29との界面から空乏層が広がるため、高耐圧を損なわずにn型ドリフト層21の不純物濃度を高くすることができ、従ってドリフト領域の抵抗を下げることができる。
【0034】
以上、本発明をnチャネル高耐圧MOSFETに応用した例について説明したが、n型とp型を逆にしてpチャネル高耐圧MOSFETにも応用できることは言うまでもない。また、IGBT等、他の高耐圧半導体装置に応用することもできる。また、ゲートは、図20の素子のようにトレンチゲート構造にしても良い。
【0035】
トレンチに埋め込む膜としてはSIPOSの代わりに不純物濃度の低い多結晶シリコン膜を用いてもよく、また、他の高抵抗体膜でもよい。
【0036】
【発明の効果】
以上述べたように本発明の高耐圧半導体装置によれば、ドリフト領域の不純物濃度を高くすることができ、ドリフト抵抗を小さくすることによってオン抵抗が改善された高耐圧半導体装置が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る高耐圧MOSFETを示す平面図。
【図2】図1のI−I'断面図。
【図3】図1のII−II'断面図。
【図4】図1のIII−III'断面図。
【図5】本発明の第2の実施形態に係る高耐圧MOSFETを示す断面図。
【図6】本発明の第2の実施形態に係る高耐圧MOSFETを示す部分断面図。
【図7】本発明の第3の実施形態に係る高耐圧MOSFETを示す平面図。
【図8】本発明の第4の実施形態に係る高耐圧MOSFETを示す平面図。
【図9】本発明の第5の実施形態に係る高耐圧MOSFETを示す平面図。
【図10】図9のX−X'断面図。
【図11】図9のXI−XI'断面図。
【図12】図9のXII−XII'断面図。
【図13】図9のXIII−XIII'断面図。
【図14】本発明の第6の実施形態に係る高耐圧半導体装置の説明図。
【図15】本発明の一第6の実施形態に係る高耐圧半導体装置の平面図。
【図16】本発明の第7の実施形態に係る高耐圧MOSFETを示す平面図。
【図17】図16のXIV−XIV'断面図。
【図18】図16のXV−XV'断面図。
【図19】本発明の第8の実施形態に係る高耐圧MOSFETを示す断面図。
【図20】従来のSuperjunction高耐圧MOSFETの断面図。
【符号の説明】
1…p−型層
2…p型ボディ領域
3…n+型ソース領域
4…n型バッファ領域
5…n+型ドレイン領域
6…n型ドリフト領域
7…ソース電極
8…ドレイン電極
9…ゲート酸化膜
10…ゲート電極
11…絶縁体膜
12…トレンチ
13…シリコン酸化膜
14…SIPOS膜
15…抵抗
16…第2のn型ドリフト領域
17…ドレイン電極
18…シリコン基板
19…埋め込み酸化膜
20…n−型層
21…n型ドリフト層
22…p型ボディ領域
23…n+型ソース領域
24…n+型ドレイン層
25…ソース電極
26…ドレイン電極
27…ゲート酸化膜
28…ゲート電極
29…トレンチ
30…シリコン酸化膜
31…SIPOS膜
Claims (6)
- 高抵抗半導体層に形成された高耐圧半導体装置であって、前記高耐圧半導体装置のドリフト領域に、電流の流れる向きに平行な方向に複数のストライプ状の溝が形成され、前記溝の側面および底面には絶縁膜が形成され、前記溝の内部には前記絶縁膜を介して高抵抗体膜が埋め込まれ、前記溝のソース側の端部付近で前記高抵抗体膜はソース電極またはゲート電極に直接または抵抗を介して接続され、前記溝のドレイン側の端部付近で前記高抵抗体膜はドレイン電極に直接または抵抗を介して接続されていることを特徴とする高耐圧半導体装置。
- 第1導電型の高抵抗半導体層に形成された高耐圧半導体装置であって、前記高抵抗半導体層の表面に選択的に形成された第2導電型のドリフト領域を持ち、前記ドリフト領域に、電流の流れる向きに平行な方向に複数のストライプ状の溝が形成され、前記溝の側面および底面には絶縁膜が形成され、前記溝の内部には前記絶縁膜を介して高抵抗体膜が埋め込まれ、前記溝のソース側の端部付近で前記高抵抗体膜はソース電極またはゲート電極に直接または抵抗を介して接続され、前記溝のドレイン側の端部付近で前記高抵抗体膜はドレイン電極に直接または抵抗を介して接続されていることを特徴とする高耐圧半導体装置。
- 第1の高耐圧MOSFETと、第2の高耐圧MOSFETと、一端が前記第2の高耐圧MOSFETのドレイン電極に接続され他端が負荷を介して前記第1の高耐圧MOSFETのドレイン電極に接続するための抵抗とを備え、前記第1の高耐圧MOSFETのドリフト領域に、電流の流れる向きに平行な方向に複数のストライプ状の溝が形成され、前記溝の側面および底面には絶縁膜が形成され、前記溝の内部には前記絶縁膜を介して高抵抗体膜が埋め込まれ、前記第1の高耐圧MOSFETと前記第2の高耐圧MOSFETとは共通のソース電極と共通のゲート電極を持ち、前記溝のソース側の端部付近で前記高抵抗体膜は前記第1の高耐圧MOSFETの前記ゲート電極に直接接続され、前記溝のドレイン側の端部付近で前記高抵抗体膜は、前記第2の高耐圧MOSFETのドレイン電極に直接接続されるとともに前記抵抗の一端に接続されていることを特徴とする高耐圧半導体装置。
- 前記第1の高耐圧MOSFETと前記第2の高耐圧MOSFETとは、共通の半導体層を用いて形成されている請求項3に記載の高耐圧半導体装置。
- 高抵抗半導体層に形成された高耐圧半導体装置であって、前記高耐圧半導体装置のドリフト領域に、電流の流れる向きに平行な方向に複数のストライプ状の溝が形成され、前記溝の側面には絶縁膜が形成され、前記溝の内部には高抵抗体膜が埋め込まれ、前記溝のソース側の端部付近で前記高抵抗体膜はソース電極またはゲート電極に直接または抵抗を介して接続され、前記溝のドレイン側の端部で前記高抵抗体膜はドレイン領域に接続されていることを特徴とする高耐圧半導体装置。
- 前記高抵抗体膜は半絶縁性多結晶シリコン(SIPOS)または多結晶シリコンからなる請求項1から請求項5までのいずれかに記載の高耐圧半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21531899A JP3971062B2 (ja) | 1999-07-29 | 1999-07-29 | 高耐圧半導体装置 |
EP00306444A EP1073123A3 (en) | 1999-07-29 | 2000-07-28 | High withstand voltage semiconductor device |
US09/628,715 US6353252B1 (en) | 1999-07-29 | 2000-07-28 | High breakdown voltage semiconductor device having trenched film connected to electrodes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21531899A JP3971062B2 (ja) | 1999-07-29 | 1999-07-29 | 高耐圧半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001044424A JP2001044424A (ja) | 2001-02-16 |
JP3971062B2 true JP3971062B2 (ja) | 2007-09-05 |
Family
ID=16670334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21531899A Expired - Fee Related JP3971062B2 (ja) | 1999-07-29 | 1999-07-29 | 高耐圧半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6353252B1 (ja) |
EP (1) | EP1073123A3 (ja) |
JP (1) | JP3971062B2 (ja) |
Families Citing this family (112)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6461918B1 (en) * | 1999-12-20 | 2002-10-08 | Fairchild Semiconductor Corporation | Power MOS device with improved gate charge performance |
GB0003186D0 (en) * | 2000-02-12 | 2000-04-05 | Koninkl Philips Electronics Nv | A semiconductor device |
GB0003185D0 (en) | 2000-02-12 | 2000-04-05 | Koninkl Philips Electronics Nv | An insulated gate field effect device |
JP4528460B2 (ja) * | 2000-06-30 | 2010-08-18 | 株式会社東芝 | 半導体素子 |
US7745289B2 (en) * | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
US6696726B1 (en) * | 2000-08-16 | 2004-02-24 | Fairchild Semiconductor Corporation | Vertical MOSFET with ultra-low resistance and low gate charge |
US6768171B2 (en) | 2000-11-27 | 2004-07-27 | Power Integrations, Inc. | High-voltage transistor with JFET conduction channels |
US6916745B2 (en) | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
US6803626B2 (en) | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
US7132712B2 (en) * | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
US6818513B2 (en) * | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
US7345342B2 (en) * | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
US6713813B2 (en) | 2001-01-30 | 2004-03-30 | Fairchild Semiconductor Corporation | Field effect transistor having a lateral depletion structure |
US6710403B2 (en) * | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
FI120310B (fi) * | 2001-02-13 | 2009-09-15 | Valtion Teknillinen | Parannettu menetelmä erittyvien proteiinien tuottamiseksi sienissä |
JP4785335B2 (ja) * | 2001-02-21 | 2011-10-05 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US6853033B2 (en) * | 2001-06-05 | 2005-02-08 | National University Of Singapore | Power MOSFET having enhanced breakdown voltage |
US6787872B2 (en) * | 2001-06-26 | 2004-09-07 | International Rectifier Corporation | Lateral conduction superjunction semiconductor device |
US20030001216A1 (en) * | 2001-06-27 | 2003-01-02 | Motorola, Inc. | Semiconductor component and method of manufacturing |
GB0119215D0 (en) | 2001-08-07 | 2001-09-26 | Koninkl Philips Electronics Nv | Trench bipolar transistor |
US7221011B2 (en) * | 2001-09-07 | 2007-05-22 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-gradient drain doping profile |
US6555873B2 (en) * | 2001-09-07 | 2003-04-29 | Power Integrations, Inc. | High-voltage lateral transistor with a multi-layered extended drain structure |
US6573558B2 (en) * | 2001-09-07 | 2003-06-03 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-layered extended drain structure |
US7786533B2 (en) | 2001-09-07 | 2010-08-31 | Power Integrations, Inc. | High-voltage vertical transistor with edge termination structure |
US6635544B2 (en) * | 2001-09-07 | 2003-10-21 | Power Intergrations, Inc. | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
US6414365B1 (en) * | 2001-10-01 | 2002-07-02 | Koninklijke Philips Electronics N.V. | Thin-layer silicon-on-insulator (SOI) high-voltage device structure |
US7061066B2 (en) * | 2001-10-17 | 2006-06-13 | Fairchild Semiconductor Corporation | Schottky diode using charge balance structure |
US6555883B1 (en) | 2001-10-29 | 2003-04-29 | Power Integrations, Inc. | Lateral power MOSFET for high switching speeds |
KR100859701B1 (ko) * | 2002-02-23 | 2008-09-23 | 페어차일드코리아반도체 주식회사 | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 |
DE10240861B4 (de) * | 2002-09-04 | 2007-08-30 | Infineon Technologies Ag | Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung |
US7576388B1 (en) * | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
US6710418B1 (en) | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
DE10255359B4 (de) * | 2002-11-27 | 2008-09-04 | Infineon Technologies Ag | Transistor mit Füllbereichen im Source- und/oder Draingebiet |
DE10313712B4 (de) * | 2003-03-27 | 2008-04-03 | Infineon Technologies Ag | Laterales mittels Feldeffekt steuerbares Halbleiterbauelement für HF-Anwendungen |
US7652326B2 (en) * | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
US7005703B2 (en) * | 2003-10-17 | 2006-02-28 | Agere Systems Inc. | Metal-oxide-semiconductor device having improved performance and reliability |
US7166890B2 (en) | 2003-10-21 | 2007-01-23 | Srikant Sridevan | Superjunction device with improved ruggedness |
KR100994719B1 (ko) * | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
US7368777B2 (en) * | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
US20050199918A1 (en) * | 2004-03-15 | 2005-09-15 | Daniel Calafut | Optimized trench power MOSFET with integrated schottky diode |
US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
DE102004041198B4 (de) * | 2004-08-25 | 2016-06-09 | Infineon Technologies Austria Ag | Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur |
US7265415B2 (en) * | 2004-10-08 | 2007-09-04 | Fairchild Semiconductor Corporation | MOS-gated transistor with reduced miller capacitance |
US7812441B2 (en) | 2004-10-21 | 2010-10-12 | Siliconix Technology C.V. | Schottky diode with improved surge capability |
US7394158B2 (en) * | 2004-10-21 | 2008-07-01 | Siliconix Technology C.V. | Solderable top metal for SiC device |
US9419092B2 (en) * | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
US7834376B2 (en) * | 2005-03-04 | 2010-11-16 | Siliconix Technology C. V. | Power semiconductor switch |
DE112006000832B4 (de) | 2005-04-06 | 2018-09-27 | Fairchild Semiconductor Corporation | Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben |
GB0508407D0 (en) * | 2005-04-26 | 2005-06-01 | Ami Semiconductor Belgium Bvba | Alignment of trench for MOS |
DE102006009942B4 (de) * | 2006-03-03 | 2012-02-09 | Infineon Technologies Austria Ag | Laterales Halbleiterbauelement mit niedrigem Einschaltwiderstand |
US8461648B2 (en) | 2005-07-27 | 2013-06-11 | Infineon Technologies Austria Ag | Semiconductor component with a drift region and a drift control region |
DE102005035153A1 (de) * | 2005-07-27 | 2007-02-01 | Infineon Technologies Austria Ag | Halbleiterbauelement mit hoher Durchbruchsspannung und niedrigem Durchlasswiderstand |
JP5087542B2 (ja) | 2005-07-27 | 2012-12-05 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | ドリフト領域とドリフト制御領域とを有する半導体素子 |
US8110868B2 (en) | 2005-07-27 | 2012-02-07 | Infineon Technologies Austria Ag | Power semiconductor component with a low on-state resistance |
US7276766B2 (en) * | 2005-08-01 | 2007-10-02 | Semiconductor Components Industries, L.L.C. | Semiconductor structure with improved on resistance and breakdown voltage performance |
US7381603B2 (en) | 2005-08-01 | 2008-06-03 | Semiconductor Components Industries, L.L.C. | Semiconductor structure with improved on resistance and breakdown voltage performance |
US7385248B2 (en) * | 2005-08-09 | 2008-06-10 | Fairchild Semiconductor Corporation | Shielded gate field effect transistor with improved inter-poly dielectric |
DE102005046007B4 (de) * | 2005-09-26 | 2018-06-07 | Infineon Technologies Ag | Laterales Kompensationshalbleiterbauteil mit gekoppelten Kompensationszellen |
US8368165B2 (en) | 2005-10-20 | 2013-02-05 | Siliconix Technology C. V. | Silicon carbide Schottky diode |
US7659588B2 (en) * | 2006-01-26 | 2010-02-09 | Siliconix Technology C. V. | Termination for a superjunction device |
US7446374B2 (en) | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
US8080848B2 (en) * | 2006-05-11 | 2011-12-20 | Fairchild Semiconductor Corporation | High voltage semiconductor device with lateral series capacitive structure |
US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
CN101506989B (zh) * | 2006-07-31 | 2014-02-19 | 威世-硅尼克斯 | 用于SiC肖特基二极管的钼势垒金属及制造工艺 |
JP5479915B2 (ja) * | 2007-01-09 | 2014-04-23 | マックスパワー・セミコンダクター・インコーポレイテッド | 半導体装置 |
US8564057B1 (en) * | 2007-01-09 | 2013-10-22 | Maxpower Semiconductor, Inc. | Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield |
US7859037B2 (en) | 2007-02-16 | 2010-12-28 | Power Integrations, Inc. | Checkerboarded high-voltage vertical transistor layout |
US8653583B2 (en) | 2007-02-16 | 2014-02-18 | Power Integrations, Inc. | Sensing FET integrated with a high-voltage transistor |
US7468536B2 (en) | 2007-02-16 | 2008-12-23 | Power Integrations, Inc. | Gate metal routing for transistor with checkerboarded layout |
US7557406B2 (en) * | 2007-02-16 | 2009-07-07 | Power Integrations, Inc. | Segmented pillar layout for a high-voltage vertical transistor |
US7595523B2 (en) | 2007-02-16 | 2009-09-29 | Power Integrations, Inc. | Gate pullback at ends of high-voltage vertical transistor structure |
US8587055B2 (en) * | 2007-02-23 | 2013-11-19 | Infineon Technologies Ag | Integrated circuit using a superjunction semiconductor device |
JP5092174B2 (ja) * | 2007-04-12 | 2012-12-05 | 三菱電機株式会社 | 半導体装置 |
JP5138274B2 (ja) * | 2007-05-25 | 2013-02-06 | 三菱電機株式会社 | 半導体装置 |
CN101868856B (zh) | 2007-09-21 | 2014-03-12 | 飞兆半导体公司 | 用于功率器件的超结结构及制造方法 |
JP2009111217A (ja) * | 2007-10-31 | 2009-05-21 | Toshiba Corp | 半導体装置 |
US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
US8193565B2 (en) * | 2008-04-18 | 2012-06-05 | Fairchild Semiconductor Corporation | Multi-level lateral floating coupled capacitor transistor structures |
US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
JP4602465B2 (ja) * | 2008-12-04 | 2010-12-22 | 株式会社東芝 | 半導体装置 |
JP2011114126A (ja) * | 2009-11-26 | 2011-06-09 | Toshiba Corp | 半導体装置およびdc−dcコンバータ |
US8624302B2 (en) * | 2010-02-05 | 2014-01-07 | Fairchild Semiconductor Corporation | Structure and method for post oxidation silicon trench bottom shaping |
US8432000B2 (en) | 2010-06-18 | 2013-04-30 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
US9543383B2 (en) * | 2011-02-17 | 2017-01-10 | Qualcomm Incorporated | High-speed high-power semiconductor devices |
US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8673700B2 (en) * | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8963237B2 (en) * | 2011-09-17 | 2015-02-24 | Richtek Technology Corporation, R.O.C. | High voltage device and manufacturing method thereof |
US8704296B2 (en) | 2012-02-29 | 2014-04-22 | Fairchild Semiconductor Corporation | Trench junction field-effect transistor |
US9735243B2 (en) | 2013-11-18 | 2017-08-15 | Infineon Technologies Ag | Semiconductor device, integrated circuit and method of forming a semiconductor device |
DE112013005770B4 (de) * | 2012-12-03 | 2022-12-01 | Infineon Technologies Ag | Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung |
US9799762B2 (en) * | 2012-12-03 | 2017-10-24 | Infineon Technologies Ag | Semiconductor device and method of manufacturing a semiconductor device |
JP2015008184A (ja) * | 2013-06-25 | 2015-01-15 | 株式会社 日立パワーデバイス | 半導体装置 |
US9461164B2 (en) | 2013-09-16 | 2016-10-04 | Infineon Technologies Ag | Semiconductor device and method of manufacturing the same |
US9123801B2 (en) | 2013-09-16 | 2015-09-01 | Infineon Technologies Ag | Semiconductor device, integrated circuit and method of manufacturing a semiconductor device |
US9306058B2 (en) | 2013-10-02 | 2016-04-05 | Infineon Technologies Ag | Integrated circuit and method of manufacturing an integrated circuit |
US9287404B2 (en) | 2013-10-02 | 2016-03-15 | Infineon Technologies Austria Ag | Semiconductor device and method of manufacturing a semiconductor device with lateral FET cells and field plates |
US9401399B2 (en) | 2013-10-15 | 2016-07-26 | Infineon Technologies Ag | Semiconductor device |
US10325988B2 (en) | 2013-12-13 | 2019-06-18 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped field plates |
US9543396B2 (en) | 2013-12-13 | 2017-01-10 | Power Integrations, Inc. | Vertical transistor device structure with cylindrically-shaped regions |
US9520367B2 (en) * | 2014-08-20 | 2016-12-13 | Freescale Semiconductor, Inc. | Trenched Faraday shielding |
JP6448258B2 (ja) * | 2014-08-27 | 2019-01-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2016171268A (ja) * | 2015-03-16 | 2016-09-23 | 株式会社東芝 | 半導体装置 |
CN106571388B (zh) * | 2015-10-08 | 2018-10-12 | 无锡华润上华科技有限公司 | 具有resurf结构的横向扩散金属氧化物半导体场效应管 |
CN105529369B (zh) * | 2016-03-08 | 2019-05-14 | 中国电子科技集团公司第二十四研究所 | 一种半导体元胞结构和功率半导体器件 |
DE102016106578B4 (de) * | 2016-04-11 | 2021-11-04 | Infineon Technologies Austria Ag | Integrierte Transistoranordnung mit einer Vielzahl lateraler Transistoren |
CN106024875B (zh) * | 2016-07-19 | 2019-02-05 | 东南大学 | 一种快关断绝缘体上硅横向绝缘栅双极型晶体管器件 |
DE102016113393A1 (de) * | 2016-07-20 | 2018-01-25 | Infineon Technologies Ag | Halbleitervorrichtung, die ein Transistor-Array und ein Abschlussgebiet enthält, und Verfahren zum Herstellen solch einer Halbleitervorrichtung |
WO2018060918A1 (en) | 2016-09-28 | 2018-04-05 | Ecole Polytechnique Federale De Lausanne (Epfl) | Semiconductor device comprising a three-dimensional field plate |
CN112086517A (zh) * | 2020-10-29 | 2020-12-15 | 珠海迈巨微电子有限责任公司 | 一种槽栅功率半导体器件及其制备方法 |
WO2023171454A1 (ja) * | 2022-03-08 | 2023-09-14 | ローム株式会社 | 半導体装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4947232A (en) * | 1980-03-22 | 1990-08-07 | Sharp Kabushiki Kaisha | High voltage MOS transistor |
GB2089118A (en) * | 1980-12-10 | 1982-06-16 | Philips Electronic Associated | Field-effect semiconductor device |
US4796070A (en) | 1987-01-15 | 1989-01-03 | General Electric Company | Lateral charge control semiconductor device and method of fabrication |
US5294824A (en) | 1992-07-31 | 1994-03-15 | Motorola, Inc. | High voltage transistor having reduced on-resistance |
JP2561413B2 (ja) * | 1993-02-23 | 1996-12-11 | 日産自動車株式会社 | 半導体装置 |
DE4309764C2 (de) | 1993-03-25 | 1997-01-30 | Siemens Ag | Leistungs-MOSFET |
BE1007283A3 (nl) | 1993-07-12 | 1995-05-09 | Philips Electronics Nv | Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen. |
JPH09266311A (ja) | 1996-01-22 | 1997-10-07 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
DE19848828C2 (de) | 1998-10-22 | 2001-09-13 | Infineon Technologies Ag | Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit |
-
1999
- 1999-07-29 JP JP21531899A patent/JP3971062B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-28 US US09/628,715 patent/US6353252B1/en not_active Expired - Fee Related
- 2000-07-28 EP EP00306444A patent/EP1073123A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US6353252B1 (en) | 2002-03-05 |
EP1073123A2 (en) | 2001-01-31 |
JP2001044424A (ja) | 2001-02-16 |
EP1073123A3 (en) | 2001-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3971062B2 (ja) | 高耐圧半導体装置 | |
US6452231B1 (en) | Semiconductor device | |
US7002211B2 (en) | Lateral super-junction semiconductor device | |
US8742495B2 (en) | High-voltage vertical transistor with a varied width silicon pillar | |
US6512268B1 (en) | Super-junction semiconductor device | |
JP4764987B2 (ja) | 超接合半導体素子 | |
KR100652449B1 (ko) | 횡형 박막 실리콘-온-절연체 jfet 디바이스 | |
JP3899231B2 (ja) | 半導体装置 | |
JP3966151B2 (ja) | 半導体素子 | |
TWI469347B (zh) | 帶有溝槽-氧化物-奈米管超級接面之元件結構及製備方法 | |
US20070126055A1 (en) | Trench insulated gate field effect transistor | |
JP4669191B2 (ja) | 横形超接合半導体デバイス | |
US7476932B2 (en) | U-shape metal-oxide-semiconductor (UMOS) gate structure for high power MOS-based semiconductor devices | |
KR100922914B1 (ko) | 절연 기판 상에 형성된 전계 효과 트랜지스터 | |
JPS63314869A (ja) | 高電圧mosトランジスタ | |
JP2001244461A (ja) | 縦型半導体装置 | |
JP6907233B2 (ja) | パワー半導体デバイス | |
JP2008066708A (ja) | 半導体装置 | |
JP2011204924A (ja) | 半導体装置 | |
US20200388704A1 (en) | Silicon carbide semiconductor device | |
US7629647B2 (en) | Trench MOS structure | |
US6563193B1 (en) | Semiconductor device | |
CN107359194B (zh) | 一种消除高电场的器件 | |
JP2007516587A (ja) | 絶縁トレンチゲート電極を有する横型電界効果トランジスタ | |
JP5519461B2 (ja) | 横型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040909 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070607 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |