JP3400846B2 - トレンチ構造を有する半導体装置およびその製造方法 - Google Patents

トレンチ構造を有する半導体装置およびその製造方法

Info

Publication number
JP3400846B2
JP3400846B2 JP05615794A JP5615794A JP3400846B2 JP 3400846 B2 JP3400846 B2 JP 3400846B2 JP 05615794 A JP05615794 A JP 05615794A JP 5615794 A JP5615794 A JP 5615794A JP 3400846 B2 JP3400846 B2 JP 3400846B2
Authority
JP
Japan
Prior art keywords
trench
layer
main surface
oxide film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP05615794A
Other languages
English (en)
Other versions
JPH07249769A (ja
Inventor
秀典 西原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP05615794A priority Critical patent/JP3400846B2/ja
Priority to US08/359,142 priority patent/US5541425A/en
Priority to KR1019950000867A priority patent/KR950024326A/ko
Priority to DE19501556A priority patent/DE19501556C2/de
Publication of JPH07249769A publication Critical patent/JPH07249769A/ja
Priority to US08/644,874 priority patent/US5795792A/en
Application granted granted Critical
Publication of JP3400846B2 publication Critical patent/JP3400846B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体基板の主表面
に設けられたトレンチ内に絶縁層を介在して導電層が埋
込まれたようなトレンチ構造を有する半導体装置および
その製造方法に関し、特に、半導体基板の主表面に設け
られたトレンチ内から半導体基板の主表面上の所定領域
にまで延在するように上記の絶縁層および導電層が形成
される、トレンチ構造を有する半導体装置およびその製
造方法に関するものである。
【０００２】
【従来の技術】近年、トレンチ構造を有する半導体装置
においても、チップの縮小化および性能の向上が求めら
れてきている。それに伴い、トレンチ幅を縮小すること
が要求される。しかし、トレンチ幅をあまりに縮小した
場合には、そのトレンチ内に埋込まれた導電層に直接コ
ンタクトをとることが困難となる。そこで、トレンチ内
に埋込まれる導電層を一旦トレンチ内から半導体基板表
面に引き出し、半導体基板の表面において入出力端子電
極とのコンタクトをとるといった手法が一般に採られて
いる。
【０００３】以下、上記のようなトレンチ内から導電層
を半導体基板表面に引き出すタイプのトレンチ構造を有
する半導体装置の一例として、トレンチ構造の絶縁ゲー
ト型バイポーラトランジスタ（以下、単に「ＩＧＢＴ」
という）を挙げ、それについて説明していく。図４４
は、従来のトレンチ構造を有するＩＧＢＴを示す平面図
である。
【０００４】図４４を参照して、基板（図示せず）の主
表面の所定領域には、トレンチ１１３が複数個設けられ
ている。このトレンチ１１３の所定領域を挟むようにｎ
型エミッタ拡散層１０６が設けられている。このｎ型エ
ミッタ拡散層１０６上には、エミッタ電極１１１が形成
される。このエミッタ電極１１１とｎ型エミッタ拡散層
１０６とは、コンタクト部１１５を介して電気的に接続
される。
【０００５】上記のトレンチ１１３内に埋込まれかつト
レンチ１１３内から基板主表面上にまで延在するように
ｎ型多結晶シリコン層１０８が形成される。このｎ型多
結晶シリコン層１０８と部分的に重なるように、ゲート
電極１１１ａが形成される。このゲート電極１１１ａと
ｎ型多結晶シリコン層１０８とは、コンタクト部１１４
を介して電気的に接続される。
【０００６】次に、上記のような平面構造を有するＩＧ
ＢＴの断面構造について説明する。図４５は、図４４に
おけるＹ２−Ｙ２線に沿う断面図である。図４６は、図
４４におけるＹ１−Ｙ１線に沿う断面図である。図４７
は、Ｙ３−Ｙ３線に沿う断面図である。
【０００７】上記の３つの断面図を用いて、ＩＧＢＴの
構造についてより詳しく説明する。まず図４５を参照し
て、ｐ＋型単結晶シリコン基板１０１の主表面上には、
ｎ＋型シリコンエピタキシャル層１０２と、ｎ−型シリ
コンエピタキシャル層１０３と、ｐ型拡散層１０４とが
形成されている。これらの積層構造によって基板が構成
される。また、ｐ＋型単結晶シリコン基板１０１の裏面
にはコレクタ電極１１２が形成される。
【０００８】基板の主表面には、ｎ−型シリコンエピタ
キシャル層１０３およびｐ型拡散層１０４内に底面を有
するトレンチ１１３が形成されている。このトレンチ１
１３内表面上およびｐ型拡散層１０４表面上には、シリ
コン酸化膜１０７が形成されている。このシリコン酸化
膜１０７表面上には、トレンチ１１３内からｐ型拡散層
１０４表面上にまで延在するようにｎ型多結晶シリコン
層１０８が設けられている。
【０００９】このｎ型多結晶シリコン層１０８およびｐ
型拡散層１０４表面を覆うように層間絶縁層１０９が形
成される。この層間絶縁層１０９表面の所定領域上には
バリアメタル層１１０が形成される。このバリアメタル
層１１０上にはエミッタ電極１１１が形成される。な
お、層間絶縁層１０９において、ｎ型多結晶シリコン層
１０８のｐ型拡散層１０４表面上への延在部分上の所定
領域に開口部が設けられている。そして、この開口部内
には上記のバリアメタル層１１０および電極１１１ａが
形成される。それにより、ゲート電極１１１ａとｎ型多
結晶シリコン層１０８とのコンタクト部１１４が形成さ
れる。
【００１０】次に、図４６を参照して、上記のＩＧＢＴ
の他の断面構造について説明する。図４６を参照して、
ｎ−型シリコンエピタキシャル層１０３上の所定領域に
は、ｐ型ベース拡散層１０５が形成される。このｐ型ベ
ース拡散層１０５上にはｎ型エミッタ拡散層１０６が形
成される。そして、このｎ型エミッタ拡散層１０６と、
エミッタ電極１１１とは、コンタクト部１１５を介して
電気的に接続される。
【００１１】なお、トレンチ１１３の側壁には、図４６
に示されるように、ｎ型エミッタ拡散層１０６と、ｐ型
ベース拡散層１０５と、ｎ−型シリコンエピタキシャル
層１０３とが順次形成されることになる。それにより、
トレンチ１１３の側壁部において、ｎ型多結晶シリコン
層１０８をゲート電極とし、ｎ型エミッタ拡散層１０６
をソース領域、ｎ−型シリコンエピタキシャル層１０３
をドレイン領域とするＭＯＳトランジスタが形成される
ことになる。
【００１２】次に、図４７を用いて、上記のＩＧＢＴの
さらに他の断面構造について説明する。図４７を参照し
て、上記のｐ型拡散層１０４は、ｐ型ベース拡散層１０
５と連なるように形成される。そして、このｐ型ベース
拡散層１０５上にｎ型エミッタ拡散層１０６が形成され
る。このｎ型エミッタ拡散層１０６は、コンタクト部１
１５を介してエミッタ電極１１１と電気的に接続され
る。
【００１３】次に、上記の従来のＩＧＢＴの動作につい
て図４６を用いて簡単に説明する。図４６を参照して、
前述のように、ＩＧＢＴにおいては、トレンチ１１３の
側壁にｎチャネルＭＯＳトランジスタが形成される。
【００１４】このｎチャネルＭＯＳトランジスタは、ゲ
ートとして機能するｎ型多結晶シリコン層１０８と、ゲ
ート絶縁層として機能するシリコン酸化膜１０７と、ソ
ース／ドレイン領域となるｎ型エミッタ領域１０６およ
びｎ−型シリコンエピタキシャル層１０３とを有する。
このｎチャネルＭＯＳトランジスタによって上記のＩＧ
ＢＴの動作が制御されることになる。
【００１５】まず、上記のＩＧＢＴのオン状態に至る動
作について説明する。ＩＧＢＴをオン状態とするには、
コレクタ電極１１２に所定の正電位を印加し、エミッタ
電極１１１を接地し、ｎ型多結晶シリコン層１０８に所
定の正電位を印加する。
【００１６】それにより、ｎチャネルＭＯＳトランジス
タがオン状態となる。それにより、ｎ−型シリコンエピ
タキシャル層１０３内に電子が注入される。このとき、
コレクタ電極１１２には正電位が印加されているので、
ｎ−型シリコンエピタキシャル層１０３内にはｐ＋型シ
リコン単結晶基板１０１内からホールが注入される。
【００１７】そして、上記の電子とホールとがｎ−型シ
リコンエピタキシャル層１０３内で再結合する。それに
より、コレクタ電極１１２からエミッタ電極１１１へ電
流が流れる。すなわち、ＩＧＢＴがオン状態となる。
【００１８】次に、ＩＧＢＴのオフ状態について説明す
る。ＩＧＢＴをオフ状態とするには、ｎ型多結晶シリコ
ン層１０８にたとえば電位を印加しないようにする。こ
の場合には、ｎチャネルＭＯＳトランジスタがオフ状態
となる。それにより、ｎ−型シリコンエピタキシャル層
１０３内に上記のような電子の供給がなくなる。それに
より、上記のような電子とホールとの再結合が起こらな
くなる。その結果、コレクタ電極１１２からエミッタ電
極１１１へ電流が流れなくなる。それにより、ＩＧＢＴ
はオフ状態となる。
【００１９】次に、図４９〜図６０を用いて、上記の構
造を有する従来のＩＧＢＴの製造方法について説明す
る。図４９〜図５４は、上記の従来のＩＧＢＴの製造工
程の第１工程〜第６工程を示す断面図であり、図４５に
対応する断面を示す図である。図５５〜図６０は、上記
の従来のＩＧＢＴの製造工程の第１工程〜第６工程を示
す断面図であり、図４６に示される断面に対応する断面
図である。
【００２０】図４９および図５５を参照して、ｐ＋型単
結晶シリコン基板１０１の主表面上に、エピタキシャル
成長法によって、ｎ＋型単結晶シリコンエピタキシャル
層１０２およびｎ−型単結晶シリコンエピタキシャル層
１０３を順次形成する。なお、説明の便宜上、ｐ＋型単
結晶シリコン基板１０１とｎ＋型単結晶シリコンエピタ
キシャル層１０２と、ｎ−型単結晶シリコンエピタキシ
ャル層１０３との積層構造を、以下単に「基板」と称す
る。
【００２１】次に、このｎ−型単結晶シリコンエピタキ
シャル層１０３表面上にシリコン酸化膜１１８を形成す
る。そして、写真製版技術，ｐ型不純物イオン注入技術
および不純物拡散技術を用いて、ｎ−型単結晶シリコン
エピタキシャル層１０３表面に、ｐ型拡散層１０４およ
びｐ型ベース拡散層１０５をそれぞれ形成する。
【００２２】次に、図５０および図５６を参照して、写
真製版技術，ｎ型不純物イオン注入技術および不純物拡
散技術を用いて、ｐ型ベース拡散層１０５表面にｎ型エ
ミッタ拡散層１０６を形成する。その後、ＣＶＤ（Chem
ical Vapor Deposition ）法などを用いて、基板の主表
面上全面にシリコン酸化膜１１９を形成する。
【００２３】次に、図５１および図５７を参照して、写
真製版技術およびエッチング技術を用いて、シリコン酸
化膜１１９を所定形状にパターニングする。そして、こ
のシリコン酸化膜１１９をマスクとして用いて、基板の
主表面に異方性エッチング処理を施す。それにより、基
板の主表面にトレンチ１１３を形成する。
【００２４】次に、図５２および図５８を参照して、ま
ず、上記のトレンチ１１３の形成のためのシリコンエッ
チング時のダメージを除去するため酸化処理が施され
る。そして、この酸化処理による酸化膜（図示せず）お
よび上記のシリコン酸化膜１１９を除去する。その後、
熱酸化法などを用いて、ゲート酸化膜となるシリコン酸
化膜１０７を形成する。
【００２５】このとき、 IEEE TRANSACTIONS ON ELECTR
ON DEVICES, VOL. ED-34, NO.8, AUGUST, 1987, P.1681
〜P.1687に記載されているように、トレンチ１１３の側
壁上端角部１１７はその先端が鋭角をなすように尖った
形状となる。このような形状のトレンチ１１３の側壁上
端角部１１７は、一般に、「ホーン（HORN) 」と呼ばれ
る。図４８には、上記のホーン（トレンチ１１３の側壁
上端角部）１１７の拡大図が示されている。
【００２６】以上のようにしてシリコン酸化膜１０７を
形成した後は、ＣＶＤ法などを用いて、基板の主表面上
全面に、ｎ型の不純物を含んだ多結晶シリコン層１０８
を形成する。
【００２７】次に、図５３および図５９を参照して、写
真製版技術を用いて、上記のｎ型多結晶シリコン層１０
８上に、所定形状にパターニングされたレジストパター
ン１２０を形成する。このレジストパターン１２０をマ
スクとして用いてｎ型多結晶シリコン層１０８をパター
ニングする。
【００２８】このとき、基板の主表面上において所望の
領域以外にｎ型多結晶シリコン層１０８が残余しないよ
うに、このｎ型多結晶シリコン層１０８には比較的長時
間のエッチング処理が施される。それにより、トレンチ
１１３内に充填されたｎ型多結晶シリコン層１０８の上
面は、オーバーエッチングされ、基板の主表面よりも下
方に位置するようになる。
【００２９】次に、図５４および図６０を参照して、上
記のレジストパターン１２０を除去した後、ＣＶＤ法な
どを用いて、基板の主表面上全面に層間絶縁層１０９を
形成する。
【００３０】その後は、写真製版技術およびエッチング
技術を用いてこの層間絶縁層１０９を所定形状にパター
ニングし、この層間絶縁層１０９上の所定領域に、バリ
アメタル層１１０およびＡｌなどからなるエミッタ電極
１１１およびゲート電極１１１ａを形成する。また、ｐ
＋型単結晶シリコン基板１０１の裏面にコレクタ電極１
１２を形成する。以上の工程を経て図４４〜図４７に示
される従来のＩＧＢＴが形成されることになる。
【００３１】
【発明が解決しようとする課題】しかしながら、上記の
従来のトレンチ構造のＩＧＢＴには次に説明するような
問題点があった。図４８に示されるように、上記のトレ
ンチ１１３の形成後のシリコンエッチング時のダメージ
除去のための酸化処理およびシリコン酸化膜１０７形成
のための酸化処理によって、トレンチ１１３の側壁上端
角部にホーン１１７が形成される。
【００３２】このホーン１１７の形状は、その先端部が
ほぼ鋭角をなすように尖った形状となる。また、このホ
ーン１１７上におけるシリコン酸化膜１０７の膜厚ｔ
が、トレンチ１１３の側壁上あるいはｐ型拡散層１０４
表面上に位置するシリコン酸化膜１０７の膜厚ｔ１より
も薄くなってしまう。
【００３３】上記のようなホーン１１７およびシリコン
酸化膜１０７を覆うようにｎ型多結晶シリコン層１０８
が形成される。このｎ型多結晶シリコン層１０８はゲー
トとしての機能を有しているため、このｎ型多結晶シリ
コン層１０８には所定の電位が印加される。
【００３４】このとき、上記のような形状のホーン１１
７を有することによって、このホーン１１７近傍に、ゲ
ートとなるｎ型多結晶シリコン層１０８と基板との間の
電界が集中する。また、これに加えて、ホーン１１７上
に位置するシリコン酸化膜１０７の膜厚ｔも薄くなって
いる。以上のことより、ホーン１１７が形成される領域
近傍において、シリコン酸化膜１０７の絶縁耐圧が大幅
に低下するといった問題が生じていた。
【００３５】上記のようなシリコン酸化膜１０７の絶縁
耐圧の低下を防止するために、次のような２つの手法が
提案されている。
【００３６】まず第１の手法は、 IEEE TRANSACTIONS O
N ELECTRON DEVICES, VOL. ED-34,NO.8, AUGUST, 1987,
P.1681〜P.1687に開示されている。この第１の手法
は、シリコンの酸化条件に着目したものである。すなわ
ち、上記の文献には、酸化温度を１１００℃程度の高温
にした場合には上記のホーン１１７は形成されず、トレ
ンチ１１３の側壁上端角部は丸められると記載されてい
る。
【００３７】このように、トレンチ１１３の側壁上端角
部が丸められることによって、その部分における電界集
中が緩和され、このトレンチ１１３の側壁上端角部上に
位置するシリコン酸化膜１０７の絶縁耐圧を向上させる
ことは可能となる。
【００３８】しかし、この第１の手法では、酸化のため
に上記のような１１００℃程度の高温処理が行なわれる
ため、それ以前に形成されていた不純物拡散層の構造が
変化するといった問題点が新たに生じる。
【００３９】一方、トレンチ１１３の側壁上端角部にお
けるシリコン酸化膜１０７の絶縁耐圧を向上させる第２
の手法は、特開昭６４−５７６２３，特開昭６３−１６
６２３０などに開示されている。これらの文献には、ケ
ミカルドライエッチングによって、トレンチ１１３の側
壁上端角部を丸める方法が開示されている。しかし、こ
のように、トレンチ１１３の側壁上端角部を丸めるだけ
では、デバイスを大型化することなく、電界強度を効果
的に緩和するには限界があると言える。その理由につい
て、図６１を用いて、以下に説明する。
【００４０】図６１は、平面部とコーナー部の電界強度
の計算結果を示す図である。なお図６１において、横軸
には、コーナー部の曲率半径（ｒ）／酸化膜厚（ＴOX）
が示され、縦軸には、コーナー部の電界強度（Ｅｒ）／
平面部の電界強度（Ｅｐ）が示されている。
【００４１】図６１を参照して、たとえば、酸化膜厚を
０．１μｍ，コーナー部の曲率半径を０．３μｍとした
場合、コーナー部の電界強度は平面部の１．２５倍とな
る。そして、図６１に示されるように、さらに電界強度
を緩和するためには、コーナー部の曲率半径ｒを大きく
する必要がある。しかし、このようにコーナー部の曲率
半径（ｒ）を大きくすることによってデバイスの微細化
の妨げになるといった問題点が生じる。
【００４２】以上のことから、トレンチ１１３の側壁上
端角部を丸めるだけでは、デバイスを大型化することな
くトレンチ側壁上端角部の上に位置する絶縁層（シリコ
ン酸化膜）の絶縁耐圧を改善するには限界があると言え
る。
【００４３】なお、上記の第１および第２の手法以外に
も、シリコン酸化膜１０７の厚み自体を大きくすること
によって、トレンチ１１３の側壁上端角部における耐圧
を確保することも考えられる。しかし、シリコン酸化膜
１０７は、ＩＧＢＴを駆動するためのＭＯＳトランジス
タのゲート絶縁層として機能するので、必要以上に厚み
を大きくできない。したがって、この場合にもやはりト
レンチ１１３の側壁上端角部上に位置するシリコン酸化
膜１０７の耐圧を向上させることは困難となる。
【００４４】この発明は、上記のような課題を解決する
ためになされたものである。この発明の１つの目的は、
デバイスを大型化することなく、トレンチ側壁上端角部
上における絶縁層の絶縁耐圧を向上させることが可能と
なるトレンチ構造を有する半導体装置およびその製造方
法を提供することにある。
【００４５】この発明の他の目的は、不純物拡散層の構
造変化を小さく抑えかつトレンチ側壁上端角部上におけ
る絶縁層の絶縁耐圧を向上させることが可能となるトレ
ンチ構造を有する半導体装置およびその製造方法を提供
することにある。
【００４６】この発明のさらに他の目的は、製造工程を
増大させることなく、トレンチ側壁上端角部上における
絶縁層の絶縁耐圧を向上させることが可能となるトレン
チ構造を有する半導体装置の製造方法を提供することに
ある。
【００４７】
【課題を解決するための手段】この発明に基づくトレン
チ構造を有する半導体装置は、主表面および該主表面と
対向する裏面とを有する半導体基板と、主表面上に形成
された第１電極と、裏面上に形成された第２電極と、主
表面に開口するように形成された複数のトレンチと、絶
縁層と、導電層とを備える。絶縁層は、複数のトレンチ
のそれぞれの内表面上から主表面上に延在するように形
成される。導電層は、複数のトレンチのそれぞれの絶縁
層上に形成され、トレンチ内から主表面上に、隣接する
トレンチと接近しない方向に延在する。そして、導電層
によって覆われたトレンチの側壁上端角部上に位置する
絶縁層の厚みが、上端角部を除くトレンチ側壁上に位置
する絶縁層の厚みよりも厚くなっている。
【００４８】この発明に基づくトレンチ構造を有する半
導体装置の製造方法によれば、１つの局面では、まず半
導体基板の主表面の所定領域に不純物を注入することに
よって不純物注入領域を形成する。なお、ここで、不純
物とは、半導体基板に何らかの方法で外部から導入され
た物質のことを称するものと定義する。したがって、半
導体基板内にこの半導体基板と同種の物質が導入された
場合においても、本明細書内ではその物質のことを不純
物と解釈する。
【００４９】次に、上記の半導体基板の主表面上に、不
純物注入領域と部分的に重なるように所定形状にパター
ニングされたマスク層を形成する。このマスク層をマス
クとして用いて半導体基板の主表面に異方性エッチング
処理を施すことによって、不純物注入領域の一部を貫通
するトレンチを形成する。そして、上記のマスク層を除
去する。次に、半導体基板の主表面全面を熱酸化するこ
とによって、半導体基板の主表面上に酸化膜を形成す
る。そして、この酸化膜上に、トレンチ内から半導体基
板の主表面上にまで延在する導電層を形成する。
【００５０】この発明に基づくトレンチ構造を有する半
導体装置の製造方法によれば、他の局面では、まず半導
体基板の主表面上にこの半導体基板の主表面の所定領域
を露出させるマスク層を形成する。そして、このマスク
層をマスクとして用いて、半導体基板の主表面の所定領
域に不純物を注入する。この不純物に拡散処理を施すこ
とによって、半導体基板の主表面に上記のマスク層下に
まで延在する不純物領域を形成する。上記のマスク層を
マスクとして用いて異方性エッチング処理を施すことに
よって半導体基板の主表面に上記の不純物領域の一部を
貫通するトレンチを形成する。上記のマスク層を除去す
る。そして、半導体基板の主表面全面を熱酸化すること
によって、半導体基板の主表面全面上に酸化膜を形成す
る。そして、この酸化膜上に、トレンチ内から半導体基
板の主表面上にまで延在する導電層を形成する。
【００５１】
【作用】この発明に基づくトレンチ構造を有する半導体
装置によれば、導電層によって覆われたトレンチ側壁の
上端角部上に位置する絶縁層の厚みが、この上端角部を
除くトレンチ側壁上に位置する絶縁層の厚みよりも厚く
なっている。それにより、トレンチ側壁上端角部の形状
に関係なく、トレンチ側壁の上端角部上に位置する絶縁
層の絶縁耐圧を向上させることが可能となる。また、こ
のとき、トレンチの側壁上端角部を丸めることによって
さらにトレンチ側壁上端角部上に位置する絶縁層の絶縁
耐圧は向上させることが可能となるが、前述の第２の手
法における場合ほどトレンチの側壁上端角部を丸める必
要はない。したがって、上記の第２の手法の場合ほどデ
バイスを大型化することなく、トレンチの側壁上端角部
上に位置する絶縁層の絶縁耐圧を効果的に向上させるこ
とが可能となる。
【００５２】この発明に基づくトレンチ構造を有する半
導体装置の製造方法によれば、１つの局面では、マスク
層が不純物注入領域と部分的に重なるように形成され
る。そして、このマスク層をマスクとして用いてトレン
チが形成される。それにより、トレンチ側壁上端角部に
は上記の不純物注入領域が部分的に残余していることと
なる。この状態で、熱酸化処理が施される。
【００５３】このとき、不純物注入領域においては、不
純物の注入によって半導体基板の結晶性が乱されてい
る。そのため、酸化膜を形成するための熱酸化処理が施
されることによって、不純物注入領域表面において増殖
酸化が起こる。それにより、不純物注入領域表面におい
て相対的に厚い膜厚の酸化膜が形成されることになる。
それにより、トレンチ側壁上端角部における酸化膜の絶
縁耐圧が向上したトレンチ構造を有する半導体装置が得
られることになる。
【００５４】また、上記の酸化膜形成に際して、従来の
第１の手法の場合のように高温（１１００℃程度）の熱
酸化処理は必要ない。したがって、それ以前に形成され
た不純物拡散層の構造変化をも小さく抑えられる。
【００５５】さらに、上記の不純物注入領域形成に際し
て、不純物を適切に選択し、半導体基板の主表面に形成
される他の不純物領域と不純物注入領域とを同時に形成
することも可能である。その場合には、その他の不純物
領域を形成する際のマスクパターンを変更するだけで対
応できる。それにより、製造工程を増やすことなく不純
物注入領域を形成できる。それにより、製造コストの増
大を防止できる。
【００５６】この発明に基づくトレンチ構造を有する半
導体装置の製造方法によれば、他の局面では、マスク層
を用いて半導体基板の主表面の所定領域に不純物を注入
した後に、この不純物に拡散処理を施すことによってマ
スク層下にまで延在する不純物領域を形成している。こ
のとき、不純物を拡散させるための拡散処理は、通常の
不純物領域形成のために行なわれる拡散処理でよい。そ
れにより、それ以前に形成された他の不純物領域の構造
変化は小さく抑えられる。
【００５７】そして、上記のマスク層をマスクとして用
いてトレンチが形成される。それにより、トレンチを形
成した後に、トレンチの側壁上端角部に上記の不純物領
域を部分的に残余させることが可能となる。それによ
り、上記の場合と同様に、酸化膜を形成する際に、トレ
ンチの側壁上端角部において増殖酸化が起こる。それに
より、トレンチ側壁上端角部上に位置する酸化膜の厚み
を、他の領域上に同時に形成される酸化膜の厚みよりも
厚くすることが可能となる。それにより、トレンチ側壁
上端角部上に位置する酸化膜の絶縁耐圧が改善されたト
レンチ構造を有する半導体装置が得られる。
【００５８】また、この場合にも、前述の局面の場合と
同様に、上記の不純物領域と、半導体基板の主表面に形
成される他の不純物領域とを、不純物を適切に選択する
ことによって、同一工程で形成することも可能となる。
この場合にも、上記の局面と同様に、製造コストを増大
させることなく、トレンチ側壁上端角部上における酸化
膜の絶縁耐圧が向上されたトレンチ構造を有する半導体
装置が得られる。
【００５９】
【実施例】以下、図１〜図４３を用いて、この発明に基
づく実施例について説明する。なお、以下の実施例の説
明においては、本発明の思想をトレンチ構造を有するＩ
ＧＢＴに適用した場合について説明する。しかし、本発
明の思想は、このトレンチ構造を有するＩＧＢＴ以外の
トレンチ構造を有するデバイスにも適用可能である。特
に、本発明は、トレンチが形成された基板と、トレンチ
内からその基板の表面上にまで延在するように絶縁層を
介在して形成された導電層とを有する半導体装置であれ
ば適用可能である。
【００６０】（第１実施例）まず、図１〜図１２を用い
て、この発明に基づく第１の実施例について説明する。
図１は、この発明に基づく第１の実施例におけるトレン
チ構造を有するＩＧＢＴを示す平面図である。図１を参
照して、本実施例におけるＩＧＢＴの平面構造と、従来
例におけるＩＧＢＴの平面構造との主な相違点は、ｎ型
拡散領域２１が形成されているか否かという点である。
このｎ型拡散領域２１は、トレンチ１３の側壁上端角部
の所定領域を取り囲むように設けられる。
【００６１】それ以外の構造に関しては、図４４に示さ
れる従来のＩＧＢＴと同様である。すなわち、シリコン
基板（図示せず）の主表面には複数の所定形状のトレン
チ１３が形成される。このトレンチ１３の側壁の所定領
域に近接してｎ型エミッタ拡散層６が設けられる。この
ｎ型エミッタ拡散層６上にはＡｌなどからなるエミッタ
電極１１が形成される。このエミッタ電極１１とｎ型エ
ミッタ拡散層６とは、コンタクト部１５を介して電気的
に接続される。
【００６２】また、トレンチ１３内からシリコン基板上
にまで延在するようにｎ型多結晶シリコン層８が形成さ
れる。このｎ型多結晶シリコン層８上には、上記のエミ
ッタ電極１１と所定間隔をあけてゲート電極１１ａが形
成される。そして、このゲート電極１１ａとｎ型多結晶
シリコン層８とは、コンタクト部１４を介して電気的に
接続される。
【００６３】次に、図２〜図４を用いて、図１に示され
る平面構造を有する本実施例におけるＩＧＢＴの断面構
造について説明する。図２は、図１におけるＩＩ−ＩＩ
線に沿う断面図である。図３は、図１におけるＩＩＩ−
ＩＩＩ線に沿う断面図である。図４は、図１におけるＩ
Ｖ−ＩＶ線に沿う断面図である。
【００６４】まず図２を参照して、ｐ＋型単結晶シリコ
ン基板１の主表面上には、ｎ＋型シリコンエピタキシャ
ル層２と、ｎ−型シリコンエピタキシャル層３と、ｐ型
拡散層４とがそれぞれ形成される。また、ｐ＋型単結晶
シリコン基板１の裏面には、コレクタ電極１２が形成さ
れる。なお、説明の便宜上、ｐ＋型シリコン基板１とｎ
＋型シリコンエピタキシャル層２とｎ−型シリコンエピ
タキシャル層３との積層構造を、単に、「シリコン基
板」と称することとする。
【００６５】シリコン基板の主表面には、所定深さのト
レンチ１３が形成される。このトレンチ１３の側壁上端
角部には、上記のｎ型拡散領域２１が形成されることに
なる。そして、トレンチ１３の内表面上およびシリコン
基板の主表面上には、シリコン酸化膜７が形成される。
上記のｎ型拡散領域２１を有することによって、シリコ
ン酸化膜７においてトレンチ１３の側壁上端角部上に位
置する部分（以下、単に「コーナー部」と称す）７ａの
厚みが、それ以外のトレンチ１３の側壁上に位置するシ
リコン酸化膜７の厚みよりも厚くなるように形成されて
いる。
【００６６】シリコン酸化膜７上には、トレンチ１３内
からシリコン基板の主表面上にまで延在するようにｎ型
多結晶シリコン層８が形成される。このｎ型多結晶シリ
コン層８は、トレンチ１３の側壁部の所定領域に形成さ
れるＭＯＳトランジスタのゲート電極としての機能を有
している。またこのとき、トレンチ１３の側壁上に形成
された上記のシリコン酸化膜７がゲート酸化膜として機
能する。
【００６７】この場合に、上記のコーナー部７ａの厚み
が、他の領域上に位置するシリコン酸化膜７の厚みより
も厚くなっているため、トレンチ１３の側壁上端角部に
おけるシリコン酸化膜７の絶縁耐圧を向上させることが
可能となる。それにより、ゲート電極となるｎ型多結晶
シリコン層８と、シリコン基板との間のリーク電流を効
果的に抑制することが可能となる。その結果、信頼性の
高いトレンチ構造を有するＩＧＢＴが得られる。
【００６８】上記のｎ型多結晶シリコン層８を覆うよう
にシリコン酸化膜などからなる層間絶縁層９が形成され
ている。この層間絶縁層９上の所定領域には、バリアメ
タル層１０を介してＡｌなどからなるエミッタ電極１１
およびゲート電極１１ａが形成される。
【００６９】次に、図３を参照して、図１におけるＩＩ
Ｉ−ＩＩＩ線に沿う断面構造について説明する。図３を
参照して、ｎ−型シリコンエピタキシャル層３上の所定
領域には、ｐ型ベース拡散層５が形成される。このｐ型
ベース拡散層５上にはｎ型エミッタ拡散層６が形成され
ることになる。このｎ型エミッタ拡散層６が、上記のｎ
型多結晶シリコン層８をゲートとするＭＯＳトランジス
タのソース領域となる。また、このとき、ｎ−型シリコ
ンエピタキシャル層３が、上記のｎ型多結晶シリコン層
８をゲートとするＭＯＳトランジスタのドレイン領域と
なる。
【００７０】次に、図４を用いて、図１におけるＩＶ−
ＩＶ線に沿う断面構造について説明する。図４を参照し
て、上記のｐ型拡散層４は、ｐ型ベース拡散層５と連な
るように形成される。そして、このｐ型ベース拡散層５
表面の所定領域にｎ型エミッタ拡散層６が形成される。
このｎ型エミッタ拡散層６は、コンタクト部１５を介し
てエミッタ電極１１と電気的に接続される。
【００７１】次に、図５を用いて、本実施例の特徴部分
についてより詳しく説明する。図５は、図２における領
域２２を拡大した断面図である。図５を参照して、上記
のコーナー部７ａの厚みｔ２は、トレンチ１３の側壁上
端角部５０ｃ以外の側壁上に位置するシリコン酸化膜７
の厚みｔ１よりも厚い。好ましくは、コーナー部７ａの
厚みｔ２は、シリコン酸化膜７の厚みｔ１の１．４倍以
上である。さらに好ましくは、コーナー部７ａの厚みｔ
２は、シリコン酸化膜７の厚みｔ１の２倍以上である。
それにより、トレンチ１３の側壁上端角部の５０ｃ近傍
のシリコン基板表面形状に関わりなく、効果的にトレン
チ１３の側壁上端角部におけるシリコン酸化膜７のコー
ナー部７ａの絶縁耐圧を従来例よりも向上させることが
可能となる。より具体的には、図４８に示される従来例
に対して、シリコン酸化膜７の耐圧は約１．６倍程度に
まで向上させることが可能となった。また、トレンチ側
壁上端角部を必ずしも丸める必要がないので、前述の第
２の手法による場合ほど、デバイスの微細化に支障を来
すことはない。
【００７２】また、図５に示されるように、シリコン酸
化膜７の厚みは、トレンチ１３の側壁上端角部５０ｃに
向かうにつれて徐々に大きくなり、コーナー部７ａの厚
みｔ２が最大となる。シリコン酸化膜７がこのような形
状を有することによって、トレンチ１３の側壁上端角部
５０ｃ上およびその近傍の領域上に位置するシリコン酸
化膜７の耐圧を効果的に向上させることが可能となる。
【００７３】さらに、トレンチ１３の側壁上端角部５０
ｃおよびその近傍の領域を取囲むようにｎ型拡散領域２
１が設けられている。このｎ型拡散領域２１は、シリコ
ン基板表面における第１の端部領域５０ａと、トレンチ
１３の側壁表面における第２の端部領域５０ｂとを有す
る。シリコン酸化膜７は、上記の第１および第２の端部
領域５０ａ，５０ｂ上に位置する部分からコーナー部７
ｃに向かってその厚みが徐々に大きくなっている。これ
は、ｎ型拡散領域２１表面の不純物濃度に依存するもの
である。
【００７４】ｎ型拡散領域２１は、拡散処理が施される
ことによって形成されるので、周縁部に向かうにつれて
徐々にその濃度は低くなっていく。そのため、このｎ型
拡散領域２１表面上に形成されるシリコン酸化膜７の厚
みは、ｎ型拡散領域２１の第１および第２の端部領域５
０ａ，５０ｂに向かうにつれて徐々にその厚みが小さく
なる。
【００７５】次に、図６〜図１２を用いて、この発明に
基づく第１の実施例におけるトレンチ構造を有するＩＧ
ＢＴの製造方法について説明する。図６〜図１２は、こ
の発明に基づく第１の実施例におけるトレンチ構造を有
するＩＧＢＴの製造工程の第１工程〜第７工程を示す断
面図である。
【００７６】まず図６を参照して、従来例と同様の方法
で、ｐ＋型単結晶シリコン基板１の主表面にｎ＋型単結
晶シリコンエピタキシャル層２，ｎ−型単結晶シリコン
エピタキシャル層３を連続して形成する。それにより、
シリコン基板が形成される。次に、従来例と同様の方法
で、シリコン酸化膜１８，ｐ型拡散層４およびｐ型ベー
ス拡散層５をそれぞれ形成する。
【００７７】次に、図７を参照して、シリコン酸化膜１
８上に所定形状にパターニングされたレジストパターン
２０を形成する。このレジストパターン２０には、シリ
コン基板の主表面におけるｎ型エミッタ拡散層６の形成
領域およびｎ型拡散領域２１の形成領域を露出させる開
口部が設けられる。このレジストパターン２０をマスク
として用いて、シリコン酸化膜１８を所定形状にパター
ニングする。そして、再びこのレジストパターン２０を
マスクとして用いて、砒素（Ａｓ）などのｎ型の不純物
をｐ型拡散層４およびｐ型ベース拡散層５の表面の所定
領域に注入する。条件は、５０ＫｅＶ，５×１０15ｃｍ
-2程度である。
【００７８】次に、不純物拡散技術を用いて、ｎ型エミ
ッタ拡散層６とｎ型拡散領域２１とを同時に形成する。
このとき、レジストパターン２０の形状を変えるだけで
ｎ型エミッタ拡散層６と同時にｎ型拡散領域２１が形成
できるので、このｎ型拡散領域２１の形成に際して製造
コストはほとんど増大しない。
【００７９】次に、図８を参照して、上記のレジストパ
ターン２０を除去した後、ＣＶＤ法などを用いて、シリ
コン基板の主表面上全面にシリコン酸化膜１９を形成す
る。
【００８０】次に、図９を参照して、シリコン酸化膜１
９を所定形状にパターニングする。そして、このシリコ
ン酸化膜１９をマスクとして用いて、シリコン基板の主
表面に異方性エッチング処理を施す。それにより、トレ
ンチ１３が形成される。このとき、マスク層となるシリ
コン酸化膜１９の端部は、ｎ型拡散領域２１を部分的に
覆うようにパターニングされる。それにより、トレンチ
１３の側壁上端角部には、ｎ型拡散領域２１が部分的に
残余することとなる。
【００８１】次に、図１０を参照して、従来例と同様の
方法で、上記のトレンチ１３の形成のためのシリコンエ
ッチング時のダメージを除去するための酸化を行なう。
その後、この酸化による酸化膜を除去し、さらに上記の
シリコン酸化膜１９を除去する。その後、シリコン基板
の主表面全面に熱酸化処理を施すことによって、シリコ
ン酸化膜７を形成する。このときの酸化膜形成条件は、
好ましくは、酸素と水素との混合雰囲気内で、９５０
℃，４０分程度である。それにより、約１０００Å程度
の厚みのシリコン酸化膜７が形成される。
【００８２】このとき、上述のようにトレンチ１３の側
壁上端角部には、ｎ型拡散領域２１が形成されている。
そのため、ｎ型拡散領域２１表面において、増殖酸化効
果によってシリコン酸化膜７の厚みｔ２が厚くなる。よ
り詳しくは、図５に示されように、シリコン酸化膜７
は、増殖酸化効果によって厚みが局所的に大きくなるこ
とに加えて、ｎ型拡散領域２１の第１および第２の端部
領域５０ａ，５０ｂ上に位置する部分からトレンチ１３
の側壁上端角部５０ｃ上に位置する部分に向かって徐々
にその厚みが厚くなるように形成されている。
【００８３】一方、ｎ型拡散領域２１が形成されていな
いトレンチ１３の側壁表面においては、上記のような増
殖酸化が起こらない。そのため、その部分上に形成され
るシリコン酸化膜７の厚みｔ１は、図５に示されるよう
に、ｎ型拡散領域２１の表面上に形成されるシリコン酸
化膜７の厚みよりも相対的に薄くなる。
【００８４】このｎ型拡散領域２１が形成されないトレ
ンチ１３の側壁上に形成されるシリコン酸化膜７の厚み
ｔ１は、トレンチ１３側壁に形成される上記のＭＯＳト
ランジスタのゲート絶縁層として機能し得る厚みとなっ
ている。それに対し、ｎ型拡散領域２１上に位置するシ
リコン酸化膜７の厚みは、その領域上に位置するｎ型多
結晶シリコン層８とシリコン基板間の耐圧を高く確保し
得る厚みｔ２となっている。
【００８５】以上のことより、上記の熱酸化処理によっ
て、ｎ型拡散領域２１が形成されていないトレンチ１３
の側壁上においてはゲート絶縁層として効果的に機能し
得る厚みを有し、トレンチ１３の側壁上端角部５０ｃ上
においては、ゲート電極として機能するｎ型多結晶シリ
コン層８とシリコン基板との間の耐圧を効果的に向上さ
せ得る厚みを有するシリコン酸化膜７を形成することが
可能となる。
【００８６】なお、ｎ型拡散領域２１の表面は、図５に
示されるように、上記の熱酸化処理時の増殖酸化によっ
て、シリコン基板表面に対して所定角度だけシリコン基
板側に傾斜する。また、以下の各実施例においても上記
の効果と同様の効果が得られる。
【００８７】また、上記の条件においてシリコン酸化膜
７を形成した場合には、シリコン酸化膜７のコーナー部
７ａの厚みｔ２は、トレンチ１３の側壁上に位置するシ
リコン酸化膜７の厚みｔ１の約２倍程度になる。それに
より、その部分におけるシリコン酸化膜７の絶縁耐圧を
向上させることが可能となる。
【００８８】また、このとき、酸化処理の温度が９５０
℃程度と比較的低いため、従来例において問題となって
いた高温処理（１１００℃程度）による不純物拡散層の
構造の変化は小さく抑えられる。
【００８９】次に、ＣＶＤ法などを用いて、シリコン基
板の主表面上全面に、ｎ型多結晶シリコン層８を形成す
る。次に、図１１を参照して、ｎ型多結晶シリコン層８
上に、所定形状にパターニングされたレジストパターン
２３を形成する。このレジストパターン２３をマスクと
して用いて、従来例と同様の方法で、ｎ型多結晶シリコ
ン層８をパターニングする。その後、レジストパターン
２３を除去する。
【００９０】次に、図１２を参照して、ＣＶＤ法などを
用いて、シリコン基板の主表面上全面にシリコン酸化膜
などからなる層間絶縁層９を形成する。その後は、従来
例と同様の方法で、上記の層間絶縁層９を所定形状にパ
ターニングする。そして、この層間絶縁層９上の所定領
域に、バリアメタル層１０，エミッタ電極１１，ゲート
電極１１ａおよびコレクタ電極１２を形成する。以上の
工程を経て図１〜図４に示されるＩＧＢＴが形成される
ことになる。
【００９１】なお、上記の第１の実施例においては、ｎ
型拡散領域２１を形成するためのｎ型不純物として砒素
（Ａｓ）を用いたが、リン（Ｐ）でも同様の効果が得ら
れる。また、これらのｎ型不純物のイオン注入時の注入
量は、１×１０13ｃｍ-2以上であればよい。また、注入
エネルギーは任意に設定可能である。
【００９２】さらに、シリコン酸化膜７の形成の際の温
度は、８００℃〜１０００℃の範囲内であればよい。そ
れにより、他の不純物拡散層の構造変化を小さく抑えら
れるとともに上記のシリコン酸化膜７を形成できる。さ
らに、シリコン酸化膜７の膜厚は、ゲート絶縁層として
機能し得る厚みであれば１０００Å以外のものであって
もよい。それに伴い、シリコン酸化膜７の形成のための
雰囲気，圧力，時間などは適宜決定される。
【００９３】（第２実施例）次に、図１３〜図１５を用
いて、この発明に基づく第２の実施例について説明す
る。本実施例は、上記の第１の実施例におけるｎ型拡散
領域２１のパターンの変形例である。図１３は、この発
明に基づく第２の実施例におけるＩＧＢＴを示す平面図
である。図１４および図１５は、図１３に示される本実
施例に従うＩＧＢＴの製造方法の一例における特徴的な
製造工程の第１工程および第２工程を示す断面図であ
る。
【００９４】まず図１３を参照して、上記の第１の実施
例の構造と本実施例の構造との異なる点は、ｎ型拡散領
域２１ａがトレンチ１３を取り囲むように形成され、か
つｎ型エミッタ拡散層６と連なるように形成されている
点である。それ以外の構造に関しては上記の第１の実施
例と同様である。このように、トレンチ１３を取り囲む
ようにｎ型拡散領域２１ａを形成することによって、ト
レンチ１３の側壁上端角部全面上にシリコン酸化膜７の
コーナー部７ａが形成されることになる。この場合に
も、上記の第１の実施例の場合と同様の効果が得られ
る。なお、図１３におけるＩＩ−ＩＩ線に沿う断面は図
２と同様である。また、図１３におけるＩＩＩ−ＩＩＩ
線に沿う断面は図３と同様である。
【００９５】次に、図１４および図１５を用いて、図１
３に示される本実施例におけるＩＧＢＴの製造方法の一
例について説明する。まず図１４を参照して、上記の第
１の実施例と同様の工程を経て、ｐ型ベース拡散層５お
よびｐ型拡散層４までを形成する。その後、シリコン基
板の主表面上全面に、ＣＶＤ法などを用いて、シリコン
酸化膜１９を形成する。そして、このシリコン酸化膜１
９を所定形状にパターニングすることによって、トレン
チ１３の形成領域におけるシリコン基板の主表面および
ｎ型エミッタ拡散層６の形成領域におけるシリコン基板
の主表面を露出させる。
【００９６】次に、図１５を参照して、上記のシリコン
酸化膜１９をマスクとして用いて、シリコン基板の主表
面に、砒素（Ａｓ）などのｎ型不純物をイオン注入す
る。条件は、５０ＫｅＶ，５×１０15ｃｍ-2程度であ
る。その後、このｎ型不純物に拡散処理を施す。それに
より、ｎ型エミッタ拡散層６の形成と同時に、ｎ型エミ
ッタ拡散層６と連なりかつシリコン酸化膜１９の下にま
で延在するようにｎ型拡散領域２１ｃが形成される。こ
のとき、上記拡散処理は、通常ｎ型エミッタ拡散層６形
成のために行なわれるものでよい。そのため、この拡散
処理による他の不純物拡散層の構造変化は小さく抑えら
れる。
【００９７】その後は、上記の第１の実施例と同様に、
シリコン酸化膜１９をマスクとして用いて、シリコン基
板の主表面に異方性エッチング処理を施す。それによ
り、トレンチ１３を形成する。その結果、上記の第１の
実施例の場合と同様に、トレンチ１３の側壁上端角部に
ｎ型拡散領域２１ｃが部分的に残余することとなる。こ
の場合は、トレンチ１３の側壁上端角部すべてを取り囲
むようにｎ型拡散領域２１ｃが残余する。
【００９８】それ以降は、上記の第１の実施例と同様の
工程を経て、図１３に示される第２の実施例におけるＩ
ＧＢＴが形成される。なお、上記のｎ型拡散領域２１ｃ
形成のためのｎ型不純物としてリン（Ｐ）を用いてもよ
い。また、ｎ型不純物の注入量は、１×１０13ｃｍ-2以
上であればよい。
【００９９】（第３実施例）次に、この発明に基づく第
３の実施例について図１６〜図１９を用いて説明する。
なお、本実施例も、上記の第２の実施例の場合と同様
に、上記の第１の実施例におけるｎ型拡散領域２１のパ
ターンの変形例である。
【０１００】図１６は、この発明に基づく第３の実施例
におけるＩＧＢＴを示す平面図である。図１６を参照し
て、上記の第１の実施例と異なるのは、ｎ型拡散領域２
１ｂのパターン形状である。すなわち、ｎ型拡散領域２
１ｂが、互いに接続されて一体化するように形成されて
いる。このように、ｎ型拡散領域２１ｂを形成すること
によって、このｎ型拡散領域２１ｂの形成のためのｎ型
の不純物をシリコン基板の主表面に注入する際のマスク
層の形成が容易となる。より具体的には、このマスク層
となるレジストパターンを形成するための写真製版工程
が、上記の各実施例の場合よりも容易となる。
【０１０１】それ以外の構造に関しては上記の第１の実
施例と同様である。それにより、上記の第１の実施例と
同様の効果を得られる。
【０１０２】なお、図１７は、図１６におけるＸＶＩＩ
−ＸＶＩＩ線に沿う断面が示されている。また、図１６
におけるＩＩ−ＩＩ線に沿う断面図は図２と同様であ
る。さらに、図１６におけるＩＩＩ−ＩＩＩ線に沿う断
面図は図３と同様である。
【０１０３】上記の第１および第２の実施例において
は、ｎ型拡散領域２１，２１ａと、ｎ型エミッタ拡散層
６とを同一工程で形成する場合の製造方法を示した。し
かし、このｎ型エミッタ拡散層６と、ｎ型拡散領域２
１，２１ａとを別工程で形成してもよい。この場合に
は、ｎ型拡散領域２１ｂと、ｎ型エミッタ拡散層６を異
なる条件で形成できる。なお、ｎ型拡散領域２１ｂとｎ
型エミッタ拡散層６とを、上記の各実施例と同様の条件
で別工程で形成してもよい。
【０１０４】上記のように、ｎ型エミッタ拡散層６とｎ
型拡散領域２１ｂとを別工程で形成することによって、
このｎ型拡散領域２１ｂに代えてｐ型拡散領域を形成す
ることも可能である。
【０１０５】以下に、図１８および図１９を用いて、本
実施例におけるＩＧＢＴの製造方法の一例としてｐ型拡
散領域２４を形成する場合を挙げ、その製造方法につい
て説明する。図１８および図１９は、本実施例において
ｐ型拡散領域２４を形成する場合の製造方法の特徴的な
第１工程および第２工程を示す断面図である。
【０１０６】まず図１８を参照して、上記の第１および
第２の実施例と同様の工程を経て、ｐ型拡散層４および
ｐ型ベース拡散層５までを形成する。次に、シリコン酸
化膜１８上に所定形状にパターニングされたレジストパ
ターン２５を形成する。そして、このレジストパターン
２５をマスクとして用いて、ボロン（Ｂ），ＢＦ2 など
のｐ型の不純物を、シリコン基板の主表面に注入する。
条件は、５０ＫｅＶ，８×１０15ｃｍ-2程度であればよ
い。なお、ｐ型不純物は、１×１０14ｃｍ-2以上の注入
量であればよい。それにより、ｐ型拡散領域２４を形成
する。
【０１０７】次に、図１９を参照して、シリコン基板の
主表面上に、ｎ型エミッタ拡散層６の形成領域を露出さ
せるレジストパターン２６を形成する。そして、このレ
ジストパターン２６をマスクとして用いて、シリコン酸
化膜１８をパターニングする。その後、再びレジストパ
ターン２６をマスクとして用いて、砒素（Ａｓ）などの
ｎ型不純物を上記の第１の実施例と同様の条件で注入す
る。それにより、ｎ型エミッタ拡散層６を形成する。そ
の後は、上記の第１の実施例と同様の工程を経て本実施
例におけるＩＧＢＴが形成されることになる。
【０１０８】上記のように、ｎ型拡散領域２１ｂの代わ
りにｐ型拡散領域２４を形成することによって、次のよ
うな効果を奏する。すなわち、ＩＧＢＴにおいては、上
記の第１および第２の実施例に示されるようなｎ型拡散
領域２１，２１ａを形成したとしても寄生動作の問題は
ないと言える。しかし、デバイスによっては、上記のよ
うなｎ型拡散領域２１，２１ａを形成した場合には、寄
生動作が懸念される場合がある。そのような場合に、本
実施例のようなｐ型拡散領域２４を形成することによっ
て、その寄生動作を効果的に阻止することが可能とな
る。
【０１０９】（第４実施例）次に、図２０および図２１
を用いて、この発明に基づく第４の実施例について説明
する。本実施例は、上記の第１の実施例におけるＩＧＢ
Ｔの製造方法の変形例である。図２０および図２１は、
この発明に基づく第４の実施例におけるＩＧＢＴの製造
方法の特徴的な第１工程および第２工程を示す断面図で
ある。
【０１１０】まず図２０を参照して、上記の第１の実施
例と同様の工程を経て、ｐ型拡散層４およびｐ型ベース
拡散層５までを形成する。次に、シリコン酸化膜１８上
に、トレンチ１３の端部領域が形成される領域を露出さ
せるレジストパターン２７を形成する。このレジストパ
ターン２７をマスクとして用いて、シリコン（Ｓｉ）イ
オンを、ｐ＋型単結晶シリコン基板１の主表面に注入す
る。それにより、シリコン注入領域２８が形成される。
このときのシリコンイオンの注入条件は、好ましくは、
７０ＫｅＶ，３×１０15ｃｍ-2程度である。その後、レ
ジストパターン２７を除去する。
【０１１１】次に、図２１を参照して、上記の第１の実
施例と同様の工程を経てｎ型エミッタ拡散層６およびシ
リコン酸化膜１９を順次形成する。それ以降は上記の第
１の実施例と同様の工程を経て、ＩＧＢＴが形成される
ことになる。
【０１１２】本実施例においては、シリコン注入領域２
８内における、シリコン基板の主表面の領域の結晶性が
乱されかつその領域はシリコンリッチな状態となってい
る。そのため、上記の第１の実施例と同様にしてシリコ
ン酸化膜７を形成することによって、このシリコン注入
領域２８表面上においてシリコン酸化膜７の厚みが局所
的に厚くなる。それにより、上記の第１の実施例と同様
の効果が得られる。
【０１１３】なお、本実施例においては、増殖酸化効果
を得るためにシリコン（Ｓｉ）イオンを注入した。しか
し、アルゴン（Ａｒ）ガスあるいはヘリウム（Ｈｅ）ガ
スなどのようなシリコンに対して不活性な物質をイオン
注入してもよい。それにより、その注入された領域にお
けるシリコンの結晶性が乱され、また表面の平坦性が乱
され増殖酸化が促される。それにより、上記の第１の実
施例の場合と同様の効果が得られる。
【０１１４】ただし、シリコンや上記のアルゴンなどの
不活性物質の注入量は、ｎ型不純物より多くなければ効
果はない。より具体的には、シリコンイオン，アルゴン
イオンあるいはヘリウムイオンなどの場合は、１×１０
14ｃｍ-2程度以上の注入量が必要であると言える。
【０１１５】（第５実施例）次に、図２２〜図２８を用
いて、この発明に基づく第５の実施例について説明す
る。図２２は、この発明に基づく第５の実施例における
ＩＧＢＴの断面図である。図２２を参照して、本実施例
におけるＩＧＢＴと上記の第１の実施例におけるＩＧＢ
Ｔとの構造的で差異は、本実施例においては、トレンチ
１３の側壁上端角部が所定の曲率を有するように丸めら
れている点である。それ以外の構造に関しては図２に示
される上記の第１の実施例におけるＩＧＢＴと同様であ
る。
【０１１６】図２２に示されるように、トレンチ１３の
側壁上端角部を含むその近傍の表面領域２９が丸められ
ることによって、トレンチ１３の側壁上端角部における
電界集中の程度が、上記の第１の実施例の場合よりも軽
減される。それにより、上記の第１の実施例の場合より
もさらに、トレンチ１３の側壁上端角部上に位置するシ
リコン酸化膜７ｂの絶縁耐圧を向上させることが可能と
なる。
【０１１７】図２３は、図２２における領域４１を拡大
した断面図である。図２３を用いて、上記の図２２にお
ける領域４１内の構造についてより詳しく説明する。図
２３を参照して、本実施例においても、上記の第１の実
施例の場合と同様に、シリコン酸化膜７のコーナー部７
ｂにおける厚みｔ３は、シリコン酸化膜７におけるトレ
ンチ１３の側壁上に位置する部分の厚みｔ１よりも厚く
なっている。
【０１１８】より具体的には、本実施例の場合も、上記
の第１の実施例の場合と同様に、厚みｔ３は、厚みｔ１
の約２倍程度となる。それにより、少なくとも上記の第
１の実施例の場合と同様の絶縁耐圧は得られる。本実施
例においてはそれに加えて、トレンチ１３の側壁上端角
部５０ｃが所定の曲率を有するように丸められている。
それにより、上記の第１の実施例の場合よりもさらにコ
ーナー部７ｂの絶縁耐圧を向上させることが可能とな
る。
【０１１９】また、本実施例の場合も、上記の第１の実
施例の場合と同様に、シリコン酸化膜７は、ｎ型拡散領
域２１ｄの第１と第２の端部領域５０ａ，５０ｂ上に位
置する部分からトレンチ１３の側壁上端角部５０ｃに向
かって徐々にその厚みが大きくなる。それにより得られ
る効果は、上記の第１の実施例の場合と同様である。
【０１２０】なお、本実施例においては、上端角部５０
ｃの先端部が丸みを持つように丸められるだけでよいの
で、前述の第２の手法の場合ほど上端角部５０ｃを丸め
る必要はない。それにより、デバイスの微細化に支障は
来さない。
【０１２１】次に、図２４〜図２８を用いて、この発明
に基づく第５の実施例におけるＩＧＢＴの製造方法につ
いて説明する。図２４〜図２８は、本実施例におけるＩ
ＧＢＴの製造工程の第１工程〜第５工程を示す断面図で
ある。
【０１２２】まず図２４を参照して、上記の第１の実施
例と同様の工程を経て、ｎ型エミッタ拡散層６，ｎ型拡
散領域２１ｄおよびシリコン酸化膜１９までを形成す
る。
【０１２３】次に、図２５を参照して、上記の第１の実
施例と同様の方法を用いて、シリコン酸化膜１９を所定
形状にパターニングし、このシリコン酸化膜１９をマス
クとして用いてシリコン基板の主表面にトレンチ１３を
形成する。その後、シリコン酸化膜１９を除去する。
【０１２４】次に、図２６を参照して、アルゴン（Ａ
ｒ）ガスイオンあるいはヘリウム（Ｈｅ）ガスイオンを
用いて、シリコン基板の主表面全面にイオンビームエッ
チング処理を施す。それにより、トレンチ１３の側壁上
端角部５０ｃを含むその近傍の表面領域２９は、アルゴ
ンガスイオンによって叩かれ、所定の曲率をもった丸み
を帯びた形状となる。
【０１２５】次に、図２７を参照して、上記の第１の実
施例と同様の方法で、トレンチ１３の形成のためのシリ
コンエッチング時のダメージを除去するための酸化およ
びこの酸化による酸化膜の除去を行なう。その後、シリ
コン基板の主表面全面に熱酸化処理を施す。条件は、上
記の第１の実施例と同様である。それにより、シリコン
酸化膜７を形成する。このとき、シリコン酸化膜７のコ
ーナー部７ｂの厚みは、トレンチ１３の側壁上に位置す
るシリコン酸化膜７の厚みの約２倍程度となる。
【０１２６】その後、ＣＶＤ法などを用いて、シリコン
酸化膜７上にｎ型不純物を含んだ多結晶シリコン層８を
形成する。そして、この多結晶シリコン層８上に所定形
状にパターニングされたレジストパターン３０を形成
し、このレジストパターン３０をマスクとして用いてｎ
型多結晶シリコン層８を所定形状にパターニングする。
【０１２７】次に、図２８を参照して、上記の第１の実
施例と同様にして、ｎ型多結晶シリコン層８上に層間絶
縁層９を堆積する。その後は、上記の第１の実施例と同
様の工程を経て図２２に示されるＩＧＢＴが形成される
ことになる。
【０１２８】なお、上記の本実施例における製造方法に
よれば、トレンチ１３の側壁上端角部２９を丸める方法
としてイオンビームエッチング法を用いたが、特開昭６
４−５７６２３に記載されているケミカルドライエッチ
ング法を用いてもよい。また、シリコン酸化膜７のコー
ナー部７ｂを厚くする方法としては、上記の各実施例に
記載された方法を用いてもよい。
【０１２９】（第６実施例）次に、図２９〜図３８を用
いて、この発明に基づく第６の実施例について説明す
る。図２９は、この発明に基づく第６の実施例における
ＩＧＢＴを示す断面図である。
【０１３０】図２９を参照して、本実施例におけるＩＧ
ＢＴと図２に示される第１の実施例におけるＩＧＢＴと
の相違点は、本実施例においてトレンチ１３の側壁上端
角部に凹部３１が形成されている点である。それ以外の
構造に関しては図２に示される第１の実施例と同様であ
る。
【０１３１】このように、凹部３１が形成されることに
よって、上記の第１の実施例の場合よりも、トレンチ１
３の側壁上端角部をなだらかな形状とすることができ
る。それにより、第１の実施例の場合よりも、トレンチ
１３の側壁上端部角部における電界集中の程度を緩和で
きる。
【０１３２】上記の図２９における領域４２を拡大した
図が図３０に示されている。この図３０を用いて、本実
施例の構造的な特徴についてより詳しく説明する。図３
０を参照して、本実施例においても、シリコン酸化膜７
のコーナー部７ｃの厚みｔ３は、シリコン酸化膜７にお
いてトレンチ１３の側壁上に位置する部分の厚みｔ１の
２倍程度となる。それにより、上記の第１の実施例の場
合と同様にシリコン酸化膜７のコーナー部７ｃの絶縁耐
圧は確保される。
【０１３３】また、本実施例の場合も、シリコン酸化膜
７は、ｎ型拡散領域２１ｅの第１と第２の端部領域５０
ａ，５０ｂ上に位置する部分からトレンチ１３の側壁上
端角部５０ｃに向かって徐々に厚みが大きくなる形状を
有している。これによる効果も上記の第１の実施例の場
合と同様である。
【０１３４】なお、図３０に示されるように、本実施例
においては、凹部３１を規定する凸部５０ｄが形成され
る。しかし、凸部５０ｄの先端は鈍角を有するように形
成されるので、その部分における電界集中の程度を、少
なくとも上記の第１の実施例の場合と同等程度に抑える
ことが可能となる。
【０１３５】次に、図３１〜図３５を用いて、この発明
に基づく第６の実施例におけるＩＧＢＴの製造方法につ
いて説明する。図３１〜図３５は、本実施例におけるＩ
ＧＢＴの製造工程の第１工程〜第５工程を示す断面図で
ある。
【０１３６】まず図３１を参照して、上記の第１の実施
例と同様の工程を経て、ｎ型エミッタ拡散層６，ｎ型拡
散領域２１ｅおよびシリコン酸化膜１９までを形成す
る。
【０１３７】次に、図３２を参照して、シリコン基板の
主表面におけるトレンチ１３の形成領域を露出するよう
に上記のシリコン酸化膜１９をパターニングする。そし
て、このシリコン酸化膜１９をマスクとして用いて、等
方性エッチング技術によって浅い窪み３２を形成する。
このとき、この浅い窪み３２の端部の所定領域がｎ型拡
散領域２１ｅ内に存在し、かつこの浅い窪み３２の底面
の一部がｎ型拡散領域２１ｅ内に存在するように上記の
浅い窪み３２を形成する。
【０１３８】次に、図３３を参照して、上記のシリコン
酸化膜１９をマスクとして用いて、異方性エッチング処
理をシリコン基板の主表面に施す。それにより、トレン
チ１３が形成される。上記のような２段階のエッチング
工程を経て、トレンチ１３の側壁上端角部に凹部３３が
形成されることになる。その後、シリコン酸化膜１９を
除去する。
【０１３９】次に、図３４を参照して、上記の第１の実
施例と同様の方法で、トレンチ１３の形成のためのシリ
コンエッチング時のダメージを除去するための酸化、お
よびこの酸化膜の除去を行なう。その後、上記の第１の
実施例と同様の条件で、シリコン酸化膜７を形成する。
【０１４０】この場合にも、上記の第１の実施例の場合
と同様に、増殖酸化効果によって、シリコン酸化膜７の
コーナー部７ｃの厚みが厚くなる。この場合にも、この
コーナー部７ｃの厚みは、トレンチ１３の側壁上に位置
するシリコン酸化膜７の厚みの２倍程度とすることが可
能となる。それにより、コーナー部７ｃの絶縁耐圧を向
上させることが可能となる。
【０１４１】その後は、上記の第１の実施例と同様の方
法で、ｎ型多結晶シリコン層８をシリコン基板の主表面
上全面に形成する。そして、このｎ型多結晶シリコン層
８上に所定形状にパターニングされたレジストパターン
３４を形成する。そして、このレジストパターン３４を
マスクとして用いて、ｎ型多結晶シリコン層８を所定形
状にパターニングする。
【０１４２】次に、図３５を参照して、シリコン基板の
主表面上全面に、層間絶縁層９を形成する。それ以降
は、上記の第１の実施例と同様の工程を経て図２９に示
されるＩＧＢＴが形成されることになる。
【０１４３】なお、本実施例においても、シリコン酸化
膜７のコーナー部７ｃの形成方法としては、上記の各実
施例の方法を用いてもよい。
【０１４４】次に、図３６〜図３８を用いて、上記の第
６の実施例の変形例について説明する。図３６および図
３７は、本変形例におけるＩＧＢＴの製造工程の第４工
程および第５工程を示す断面図である。図３８は、図３
７における領域４３を拡大した断面図である。
【０１４５】まず図３８を用いて、本変形例の構造的な
特徴について説明する。図３８を参照して、本変形例に
おいては、トレンチ１３の側壁上端角部５０ｃに設けら
れた凹部３４の周縁部に位置する凸部５０ｄの先端が丸
められた形状となっている。それ以外の構造に関しては
図３０に示される上記の第６の実施例におけるＩＧＢＴ
と同様である。
【０１４６】このように、凹部３４の周縁部を規定する
凸部５０ｄの先端が丸められることによって、上記の第
６の実施例の場合よりもさらにシリコン酸化膜７のコー
ナー部７ｄの絶縁耐圧を向上させることが可能となる。
なお、本変形例においても、シリコン酸化膜７のコーナ
ー部７ｄの厚みｔ４は、トレンチ１３の側壁上に位置す
るシリコン酸化膜７の厚みｔ１の２倍程度とすることが
可能となる。それによる効果は上述の各実施例の場合と
同様である。
【０１４７】次に、図３６および図３７を用いて、本変
形例の製造方法について説明する。まず図３６を参照し
て、上記の第６の実施例と同様の工程を経てトレンチ１
３までを形成する。次に、シリコン酸化膜１９を除去す
る。そして、アルゴンガスイオンなどを用いて、シリコ
ン基板の主表面全面にイオンビームエッチング処理を施
す。それにより、トレンチ１３の側壁上端角部における
凹部３３ａの表面が丸められる。より具体的には、凹部
３３ａを規定する凸部（５０ｄ）の先端部が丸められる
ことになる。
【０１４８】次に、図３７を参照して、上記の第１の実
施例と同様の方法で、シリコン酸化膜７，ｎ型多結晶シ
リコン層８をそれぞれ形成する。その後は、上記の第１
の実施例と同様の工程を経て本変形例におけるＩＧＢＴ
が形成されることになる。
【０１４９】なお、本変形例においても、シリコン酸化
膜７のコーナー部７ｄを形成するために、上記の各実施
例における方法を用いてもよい。
【０１５０】（第７実施例）次に、この発明に基づく第
７の実施例におけるＩＧＢＴの製造方法について、図３
９〜図４３を用いて説明する。図３９〜図４２は、この
発明に基づく第７の実施例におけるＩＧＢＴの特徴的な
製造工程の第１工程〜第４工程を示す断面図である。
【０１５１】まず図３９を参照して、上記の第１の実施
例と同様の工程を経て、ｎ型エミッタ拡散層６およびｎ
型拡散領域２１ｆまでを形成する。次に、シリコン基板
の主表面上に、熱酸化法あるいはＣＶＤ法などを用い
て、所定の厚みのシリコン酸化膜３５を形成する。この
シリコン酸化膜３５上に、ＣＶＤ法などを用いて、所定
の厚みのシリコン窒化膜３６を形成する。このシリコン
窒化膜３６上に、さらにＣＶＤ法などを用いて、シリコ
ン酸化膜３７を形成する。
【０１５２】次に、図４０を参照して、写真製版技術お
よびエッチング技術を用いて、上記のシリコン酸化膜３
５，３７およびシリコン窒化膜３６を所定形状にパター
ニングする。次に、ＬＯＣＯＳ（Local Oxidation of S
ilicon）法を用いて、所定の厚みのシリコン酸化膜３８
を形成する。
【０１５３】次に、図４１を参照して、上記のシリコン
酸化膜３８およびシリコン酸化膜３７に異方性エッチン
グ処理を施す。それにより、シリコン酸化膜３８を部分
的に除去し、シリコン基板の主表面を選択的に露出させ
る。このとき、シリコン酸化膜３７は、シリコン酸化膜
３８の厚み分だけエッチングされ、その厚みは薄くな
る。その後、残余したシリコン酸化膜３５，３７，３８
およびシリコン窒化膜３６をマスクとして用いて、シリ
コン基板の主表面に異方性エッチング処理を施す。それ
により、トレンチ１３が形成される。
【０１５４】次に、図４２を参照して、残余した上記の
シリコン酸化膜３５，３７，３８およびシリコン窒化膜
３６を除去する。それにより、トレンチ１３の側壁上端
角部には、凹部３９が形成されることになる。その後
は、上記の第１の実施例と同様の工程を経て、本実施例
におけるＩＧＢＴが形成されることになる。
【０１５５】なお、本実施例によって得られる構造は、
図２９に示される上記の第６の実施例におけるＩＧＢＴ
とほぼ同様である。それにより、上記の第６の実施例の
場合と同様の効果が得られる。
【０１５６】次に、上記の第７の実施例におけるＩＧＢ
Ｔの製造方法の変形例について説明する。図４３は、上
記の第７の実施例におけるＩＧＢＴの製造方法の変形例
における特徴的な製造工程を示す断面図である。
【０１５７】図４３を参照して、上記の第７の実施例に
おけるＩＧＢＴの製造工程において、凹部３９を形成し
た後に、上記の第６の実施例の変形例と同様に、アルゴ
ンガスイオンなどを用いたイオンビームエッチングを、
シリコン基板の主表面全面に施す。それにより、凹部３
９の周縁部の凸部の先端部を丸める。
【０１５８】その後は、上記の第１の実施例と同様の工
程を経て本変形例におけるＩＧＢＴが形成される。本変
形例のように凹部３９の周縁部の凸部の先端を丸めるこ
とによって、上記の第６の実施例の変形例の場合と同様
に、上記の第７の実施例の場合よりもさらに凹部４０上
に位置するシリコン酸化膜７の絶縁耐圧を向上させるこ
とが可能となる。
【０１５９】なお、上記の第７の実施例においても、ト
レンチ１３の側壁上端角部上に位置するシリコン酸化膜
７の厚みを厚くする方法は、上記の各実施例において示
された方法を適用してもよい。
【０１６０】また、上記各実施例において、増殖酸化効
果を得るために導入される不純物は、Ａｓ、Ｐ、Ｂ、Ｂ
Ｆ2 、シリコンイオン、シリコンに対して不活性な物質
の中から任意に選ばれた１種以上の材質からなるもので
あればよい。さらに、シリコン以外の材質からなる基板
を用いる場合には、この基板材料のイオンあるいは基板
材料に対して不活性な物質を上記の不純物として選択し
てもよい。それによっても同様の効果が得られる。
【０１６１】
【発明の効果】以上説明したように、この発明に基づく
トレンチ構造を有する半導体装置によれば、トレンチの
側壁上端角部上に位置する絶縁層の厚みが厚くなってい
る。それにより、導電層が半導体基板上に引き出される
部分下における絶縁層の絶縁耐圧を、従来例の約１．６
倍程度にまで向上させることが可能となる。それによ
り、信頼性の高いトレンチ構造を有する半導体装置が得
られる。また、トレンチ側壁上端角部上に位置する絶縁
層の厚みを厚くすることによってその部分における絶縁
層の耐圧を確保しようとしているので、トレンチ側壁上
端角部の曲率を大きくする必要はない。したがって、デ
バイスを大型化することなく、トレンチの側壁上端角部
上に位置する絶縁層の絶縁耐圧を向上させることが可能
となる。
【０１６２】この発明に基づくトレンチ構造を有する半
導体装置の製造方法によれば、トレンチの側壁上端角部
に近接した領域に不純物注入領域が形成される。それに
より、熱酸化処理を行なうことによって酸化膜を形成し
た際に、この不純物注入領域上において、増殖酸化効果
によって、その酸化膜の厚みが局所的に厚くなる。この
とき、不純物注入領域の存在によって増殖酸化効果が得
られるので、従来例のように高温処理を施す必要がな
い。それにより、他の不純物拡散層の構造変化を小さく
抑え、かつトレンチ側壁上端角部の絶縁耐圧が向上され
たトレンチ構造を有する半導体装置が得られる。また、
不純物を適切に選択することによって、半導体装置内に
形成されるべき他の不純物拡散層と、不純物注入領域と
を同時に形成することも可能である。その場合には、不
純物を注入する際のマスクパターンの形状を適切に選択
することによって、不純物注入領域と他の不純物拡散層
とを同時に形成できる。それにより、製造工程を増大さ
せることなく不純物注入領域を形成することが可能とな
る。その結果、製造コストを増大させることなく、トレ
ンチ側壁上端角部の絶縁層の絶縁耐圧が向上されたトレ
ンチ構造を有する半導体装置が得られる。
【０１６３】この発明に基づくトレンチ構造を有する半
導体装置の製造方法によれば、他の局面では、半導体基
板の主表面に不純物を注入した後に、この不純物に拡散
処理が施される。このときの拡散処理は、半導体装置に
おいて形成される他の不純物拡散層形成のための不純物
の拡散処理と同様のものが施されるため、上記の拡散処
理によって他の不純物拡散層の構造は大きく変化しな
い。また、この場合にも、上記の１つの局面における場
合と同様に、半導体装置における他の不純物拡散層と同
一工程で不純物領域を形成することは可能である。それ
により、製造コストを増大させることなく、トレンチ側
壁上端角部において絶縁耐圧の向上されたトレンチ構造
を有する半導体装置が得られる。
【図面の簡単な説明】
【図１】この発明に基づく第１の実施例におけるＩＧＢ
Ｔを示す平面図である。
【図２】図１におけるＩＩ−ＩＩ線に沿う断面図であ
る。
【図３】図１におけるＩＩＩ−ＩＩＩ線に沿う断面図で
ある。
【図４】図１におけるＩＶ−ＩＶ線に沿う断面図であ
る。
【図５】図２における領域２２を拡大した断面図であ
る。
【図６】この発明に基づく第１の実施例におけるＩＧＢ
Ｔの製造工程の第１工程を示す断面図である。
【図７】この発明に基づく第１の実施例におけるＩＧＢ
Ｔの製造工程の第２工程を示す断面図である。
【図８】この発明に基づく第１の実施例におけるＩＧＢ
Ｔの製造工程の第３工程を示す断面図である。
【図９】この発明に基づく第１の実施例におけるＩＧＢ
Ｔの製造工程の第４工程を示す断面図である。
【図１０】この発明に基づく第１の実施例におけるＩＧ
ＢＴの製造工程の第５工程を示す断面図である。
【図１１】この発明に基づく第１の実施例におけるＩＧ
ＢＴの製造工程の第６工程を示す断面図である。
【図１２】この発明に基づく第１の実施例におけるＩＧ
ＢＴの製造工程の第７工程を示す断面図である。
【図１３】この発明に基づく第２の実施例におけるＩＧ
ＢＴを示す平面図である。
【図１４】この発明に基づく第２の実施例におけるＩＧ
ＢＴの製造工程の特徴的な第１工程を示す断面図であ
る。
【図１５】この発明に基づく第２の実施例におけるＩＧ
ＢＴの製造工程の特徴的な第２工程を示す断面図であ
る。
【図１６】この発明に基づく第３の実施例におけるＩＧ
ＢＴの平面図である。
【図１７】図１６におけるＸＶＩＩ−ＸＶＩＩ線に沿う
断面図である。
【図１８】この発明に基づく第３の実施例におけるＩＧ
ＢＴの製造工程の一例における特徴的な第１工程を示す
断面図である。
【図１９】この発明に基づく第３の実施例におけるＩＧ
ＢＴの製造工程の一例における特徴的な第２工程を示す
断面図である。
【図２０】この発明に基づく第４の実施例におけるＩＧ
ＢＴの製造工程の特徴的な第１工程を示す断面図であ
る。
【図２１】この発明に基づく第４の実施例におけるＩＧ
ＢＴの製造工程の特徴的な第２工程を示す断面図であ
る。
【図２２】この発明に基づく第５の実施例におけるＩＧ
ＢＴの断面図である。
【図２３】図２２における領域４１を拡大した断面図で
ある。
【図２４】この発明に基づく第５の実施例におけるＩＧ
ＢＴの製造工程の第１工程を示す断面図である。
【図２５】この発明に基づく第５の実施例におけるＩＧ
ＢＴの製造工程の第２工程を示す断面図である。
【図２６】この発明に基づく第５の実施例におけるＩＧ
ＢＴの製造工程の第３工程を示す断面図である。
【図２７】この発明に基づく第５の実施例におけるＩＧ
ＢＴの製造工程の第４工程を示す断面図である。
【図２８】この発明に基づく第５の実施例におけるＩＧ
ＢＴの製造工程の第５工程を示す断面図である。
【図２９】この発明に基づく第６の実施例におけるＩＧ
ＢＴを示す断面図である。
【図３０】図２９における領域４２を拡大した断面図で
ある。
【図３１】この発明に基づく第６の実施例におけるＩＧ
ＢＴの製造工程の第１工程を示す断面図である。
【図３２】この発明に基づく第６の実施例におけるＩＧ
ＢＴの製造工程の第２工程を示す断面図である。
【図３３】この発明に基づく第６の実施例におけるＩＧ
ＢＴの製造工程の第３工程を示す断面図である。
【図３４】この発明に基づく第６の実施例におけるＩＧ
ＢＴの製造工程の第４工程を示す断面図である。
【図３５】この発明に基づく第６の実施例におけるＩＧ
ＢＴの製造工程の第５工程を示す断面図である。
【図３６】この発明に基づく第６の実施例におけるＩＧ
ＢＴの変形例の製造工程の第４工程を示す断面図であ
る。
【図３７】この発明に基づく第６の実施例におけるＩＧ
ＢＴの変形例の製造工程の第５工程を示す断面図であ
る。
【図３８】この発明に基づく第６の実施例におけるＩＧ
ＢＴの製造方法の変形例によって形成されたＩＧＢＴの
部分拡大断面図である。
【図３９】この発明に基づく第７の実施例におけるＩＧ
ＢＴの製造工程の第１工程を示す断面図である。
【図４０】この発明に基づく第７の実施例におけるＩＧ
ＢＴの製造工程の第２工程を示す断面図である。
【図４１】この発明に基づく第７の実施例におけるＩＧ
ＢＴの製造工程の第３工程を示す断面図である。
【図４２】この発明に基づく第７の実施例におけるＩＧ
ＢＴの製造工程の第４工程を示す断面図である。
【図４３】この発明に基づく第７の実施例におけるＩＧ
ＢＴの製造方法の変形例の特徴的な工程を示す断面図で
ある。
【図４４】従来のＩＧＢＴの平面図である。
【図４５】図４４におけるＹ２−Ｙ２線に沿う断面図で
ある。
【図４６】図４４におけるＹ１−Ｙ１線に沿う断面図で
ある。
【図４７】図４４におけるＹ３−Ｙ３線に沿う断面図で
ある。
【図４８】図４５における領域１１６を拡大した断面図
である。
【図４９】従来のＩＧＢＴの製造工程の第１工程を示す
断面図である。
【図５０】従来のＩＧＢＴの製造工程の第２工程を示す
断面図である。
【図５１】従来のＩＧＢＴの製造工程の第３工程を示す
断面図である。
【図５２】従来のＩＧＢＴの製造工程の第４工程を示す
断面図である。
【図５３】従来のＩＧＢＴの製造工程の第５工程を示す
断面図である。
【図５４】従来のＩＧＢＴの製造工程の第６工程を示す
断面図である。
【図５５】従来のＩＧＢＴの製造工程の第１工程を示す
他の断面図である。
【図５６】従来のＩＧＢＴの製造工程の第２工程を示す
他の断面図である。
【図５７】従来のＩＧＢＴの製造工程の第３工程を示す
他の断面図である。
【図５８】従来のＩＧＢＴの製造工程の第４工程を示す
他の断面図である。
【図５９】従来のＩＧＢＴの製造工程の第５工程を示す
他の断面図である。
【図６０】従来のＩＧＢＴの製造工程の第６工程を示す
他の断面図である。
【図６１】平面部に対するコーナー部の電界強度の割合
と、コーナー部の曲率半径との関係を示す図である。
【符号の説明】
１，１０１ ｐ＋型単結晶シリコン基板 ２，１０２ ｎ＋型シリコンエピタキシャル層 ３，１０３ ｎ−型シリコンエピタキシャル層 ４，１０４ ｐ型拡散層 ５，１０５ ｐ型ベース拡散層 ６，１０６ ｎ型エミッタ拡散層 ７，１０７ シリコン酸化膜 ７ａ，７ｂ，７ｃ，７ｄ コーナー部 ８，１０８ ｎ型多結晶シリコン層 ９，１０９ 層間絶縁層 １０，１１０ バリアメタル層 １１，１１１ エミッタ電極 １１ａ，１１１ａ ゲート電極 １２，１１２ コレクタ電極 １３，１１３ トレンチ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 27/04

Claims (19)

    (57)【特許請求の範囲】
  1. 【請求項１】 主表面および該主表面と対向する裏面と
    を有する半導体基板と、 前記主表面上に形成された第１電極と、 前記裏面上に形成された第２電極と、 前記主表面に開口するように形成された複数のトレンチ
    と、 前記複数のトレンチのそれぞれの内表面上から前記主表
    面上に延在するように形成された絶縁層と、前記複数のトレンチのそれぞれの 前記絶縁層上に形成さ
    れ、前記トレンチ内から前記主表面上に、隣接する前記
    トレンチと接近しない方向に延在する導電層とを備え、 前記導電層によって覆われた前記トレンチの側壁上端角
    部上に位置する前記絶縁層の厚みが、前記上端角部を除
    く前記トレンチ側壁上に位置する前記絶縁層の厚みより
    も大きい、トレンチ構造を有する半導体装置。
  2. 【請求項２】 前記トレンチ側壁の上端角部が丸められ
    た、請求項１に記載のトレンチ構造を有する半導体装
    置。
  3. 【請求項３】 前記トレンチ側壁の上端角部が凹まされ
    た、請求項１に記載のトレンチ構造を有する半導体装
    置。
  4. 【請求項４】 前記トレンチ側壁上端角部の凹みを規定
    する凸部の先端が丸められた、請求項３に記載のトレン
    チ構造を有する半導体装置。
  5. 【請求項５】 前記トレンチ側壁上端角部上に位置する
    前記絶縁層の厚みは、前記上端角部を除く前記トレンチ
    側壁上に位置する前記絶縁層の厚みの２倍以上である、
    請求項１に記載のトレンチ構造を有する半導体装置。
  6. 【請求項６】 前記トレンチ構造を有する半導体装置に
    は、前記導電層をゲート電極とし、前記絶縁層をゲート
    絶縁層とし、前記トレンチ壁面に沿ってチャネルが形成
    されるＭＯＳトランジスタが形成される、請求項１に記
    載のトレンチ構造を有する半導体装置。
  7. 【請求項７】 前記半導体基板の主表面には第１導電型
    の第３半導体層と、前記第３半導体層上に形成された第
    ２導電型の第２半導体層と、前記第２半導体層上に形成
    された第１導電型の第１半導体層とが形成され、 前記トレンチは前記第１および第２の半導体層を貫通し
    て前記第３半導体層内にまで達し、 前記トレンチ側壁に、前記導電層をゲート電極とし、前
    記絶縁層をゲート絶縁層とし、前記第１および第３半導
    体層をソース／ドレイン領域とし、前記第２半導体層を
    チャネル形成領域とするＭＯＳトランジスタが形成され
    る、請求項１に記載のトレンチ構造を有する半導体装
    置。
  8. 【請求項８】 前記第３半導体層下には第２導電型の第
    ４半導体層が形成され、前記第１半導体層がエミッタ領
    域となり、前記第４半導体層がコレクタ領域となる、請
    求項７に記載のトレンチ構造を有する半導体装置。
  9. 【請求項９】 前記絶縁層は前記トレンチ側壁上端角部
    に向かうにつれてその厚みが大きくなる形状を有する、
    請求項１に記載のトレンチ構造を有する半導体装置。
  10. 【請求項１０】 前記半導体基板の主表面には、前記ト
    レンチ側壁上端角部を取囲むように不純物注入領域が形
    成される、請求項１に記載のトレンチ構造を有する半導
    体装置。
  11. 【請求項１１】 前記不純物注入領域は、前記トレンチ
    側壁上端角部を除く前記半導体基板の表面における第１
    の端部領域と、前記トレンチの側壁上端角部を除く前記
    トレンチ側壁表面における第２の端部領域とを有し、 前記絶縁層は、前記第１および第２の端部領域上に位置
    する部分から前記トレンチ側壁上端角部に向かうにつれ
    て厚みが大きくなる、請求項１０に記載のトレンチ構造
    を有する半導体装置。
  12. 【請求項１２】 半導体基板の主表面の所定領域に不純
    物を注入することによって不純物注入領域を形成する工
    程と、 前記半導体基板の主表面上に前記不純物注入領域と部分
    的に重なるように所定形状にパターニングされたマスク
    層を形成する工程と、 前記マスク層をマスクとして用いて前記半導体基板の主
    表面に異方性エッチング処理を施すことによって、前記
    不純物注入領域の一部を貫通するトレンチを形成する工
    程と、 前記マスク層を除去する工程と、 前記半導体基板の主表面全面を熱酸化することによっ
    て、前記半導体基板の主表面全面上に酸化膜を形成する
    工程と、 前記酸化膜上に前記トレンチ内から前記半導体基板の主
    表面上にまで延在する導電層を形成する工程と、 を備えたトレンチ構造を有する半導体装置の製造方法。
  13. 【請求項１３】 前記不純物は、砒素（Ａｓ），リン
    （Ｐ），ボロン（Ｂ），ＢＦ2，前記半導体基板の材料
    のイオンおよび前記半導体基板の材料に対して不活性な
    物質のイオンからなる群から選ばれる少なくとも１種以
    上の材質からなる、請求項１２に記載のトレンチ構造を
    有する半導体装置の製造方法。
  14. 【請求項１４】 前記マスク層を除去する工程は、前記
    マスク層を除去した後に前記トレンチ側壁上端角部に不
    活性ガスイオンを用いたイオンビームエッチング処理を
    施すことによって前記トレンチ側壁上端角部を丸める工
    程を含む、請求項１２に記載のトレンチ構造を有する半
    導体装置の製造方法。
  15. 【請求項１５】 前記トレンチを形成する工程は、前記
    トレンチ形成のための異方性エッチング処理を行なう前
    に、前記マスク層をマスクとして用いて前記半導体基板
    の主表面に等方性エッチング処理を施すことによって前
    記不純物注入領域内に底面の一部を有する凹部を形成す
    る工程を含む、請求項１２に記載のトレンチ構造を有す
    る半導体装置の製造方法。
  16. 【請求項１６】 前記マスク層を除去する工程は、前記
    マスク層を除去した後に前記トレンチ側壁上端角部に不
    活性ガスイオンを用いたイオンビームエッチング処理を
    施す工程を含む、請求項１５に記載のトレンチ構造を有
    する半導体装置の製造方法。
  17. 【請求項１７】 前記マスク層の形成工程は、 前記半導体基板の主表面上に第１の酸化膜を形成する工
    程と、 前記第１の酸化膜上に窒化膜を形成する工程と、 前記窒化膜上に第２の酸化膜を形成する工程と、 前記第１の酸化膜，前記窒化膜および前記第２の酸化膜
    を所定形状にパターニングすることによって、前記半導
    体基板の主表面を選択的に露出させかつ前記不純物注入
    領域の端部領域と部分的に重なる前記マスク層を形成す
    る工程と、 前記マスク層をマスクとして用いて前記半導体基板の主
    表面に選択酸化処理を施すことによって、前記マスク層
    下にまで延在し、前記不純物注入領域内に底面の一部を
    有する第３の酸化膜を形成する工程とを含み、 前記トレンチ形成工程は、 前記トレンチ形成前に前記マスク層および前記第３の酸
    化膜に異方性エッチング処理を施すことによって前記半
    導体基板の主表面を選択的に露出させる工程と、 前記トレンチ形成後に前記マスク層と前記マスク層下に
    おいて残余する前記第３の酸化膜とを除去する工程とを
    含む、請求項１２に記載のトレンチ構造を有する半導体
    装置の製造方法。
  18. 【請求項１８】 前記マスク層を除去する工程は、前記
    マスク層を除去した後に前記トレンチ側壁上端角部に不
    活性ガスイオンを用いたイオンビームエッチング処理を
    施すことによって、前記トレンチ側壁上端角部を丸める
    工程を含む、請求項１７に記載のトレンチ構造を有する
    半導体装置の製造方法。
  19. 【請求項１９】 半導体基板の主表面上に前記半導体基
    板の主表面の所定領域を露出させるマスク層を形成する
    工程と、 前記マスク層をマスクとして用いて、前記半導体基板の
    主表面の所定領域に不純物を注入する工程と、 前記不純物に拡散処理を施すことによって前記半導体基
    板主表面に前記マスク層下にまで延在する不純物領域を
    形成する工程と、 前記マスク層をマスクとして用いて異方性エッチング処
    理を施すことによって前記半導体基板の主表面に前記不
    純物領域の一部を貫通するトレンチを形成する工程と、 前記マスク層を除去する工程と、 前記半導体基板の主表面全面を熱酸化することによって
    前記半導体基板の主表面全面上に酸化膜を形成する工程
    と、 前記酸化膜上に前記トレンチ内から前記半導体基板の主
    表面上にまで延在する導電層を形成する工程と、 を備えたトレンチ構造を有する半導体装置の製造方法。
JP05615794A 1994-01-20 1994-03-25 トレンチ構造を有する半導体装置およびその製造方法 Expired - Lifetime JP3400846B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP05615794A JP3400846B2 (ja) 1994-01-20 1994-03-25 トレンチ構造を有する半導体装置およびその製造方法
US08/359,142 US5541425A (en) 1994-01-20 1994-12-19 Semiconductor device having trench structure
KR1019950000867A KR950024326A (ko) 1994-01-20 1995-01-19 트렌치 구조를 갖는 반도체 장치 및 그 제조방법
DE19501556A DE19501556C2 (de) 1994-01-20 1995-01-19 Halbleitervorrichtung mit einer Grabenstruktur, Verwendung einer Halbleitervorrichtung mit einer Grabenstruktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Grabenstruktur
US08/644,874 US5795792A (en) 1994-01-20 1996-05-10 Method of manufacturing a semiconductor device having a trench structure

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-4417 1994-01-20
JP441794 1994-01-20
JP05615794A JP3400846B2 (ja) 1994-01-20 1994-03-25 トレンチ構造を有する半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH07249769A JPH07249769A (ja) 1995-09-26
JP3400846B2 true JP3400846B2 (ja) 2003-04-28

Family

ID=26338178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05615794A Expired - Lifetime JP3400846B2 (ja) 1994-01-20 1994-03-25 トレンチ構造を有する半導体装置およびその製造方法

Country Status (4)

Country Link
US (2) US5541425A (ja)
JP (1) JP3400846B2 (ja)
KR (1) KR950024326A (ja)
DE (1) DE19501556C2 (ja)

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3396553B2 (ja) 1994-02-04 2003-04-14 三菱電機株式会社 半導体装置の製造方法及び半導体装置
US5763915A (en) * 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide
GB2321337B (en) * 1997-01-21 2001-11-07 Plessey Semiconductors Ltd Improvements in or relating to semiconductor devices
JP3976374B2 (ja) * 1997-07-11 2007-09-19 三菱電機株式会社 トレンチｍｏｓゲート構造を有する半導体装置及びその製造方法
US6303460B1 (en) * 2000-02-07 2001-10-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
WO1999012214A1 (fr) * 1997-08-29 1999-03-11 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur a grille isolee et procede de fabrication
US6429481B1 (en) * 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
JPH11204782A (ja) 1998-01-08 1999-07-30 Toshiba Corp 半導体装置およびその製造方法
JP3705919B2 (ja) * 1998-03-05 2005-10-12 三菱電機株式会社 半導体装置及びその製造方法
DE19860962B4 (de) * 1998-03-05 2007-02-01 Mitsubishi Denki K.K. Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
JPH11274485A (ja) * 1998-03-25 1999-10-08 Nec Kansai Ltd 絶縁ゲート型半導体装置およびその製造方法
JP3917327B2 (ja) * 1999-06-01 2007-05-23 株式会社ルネサステクノロジ 半導体装置の製造方法及び装置
US6518621B1 (en) 1999-09-14 2003-02-11 General Semiconductor, Inc. Trench DMOS transistor having reduced punch-through
US6825087B1 (en) 1999-11-24 2004-11-30 Fairchild Semiconductor Corporation Hydrogen anneal for creating an enhanced trench for trench MOSFETS
US6461918B1 (en) 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
US6174787B1 (en) * 1999-12-30 2001-01-16 White Oak Semiconductor Partnership Silicon corner rounding by ion implantation for shallow trench isolation
US6864532B2 (en) * 2000-01-14 2005-03-08 Denso Corporation Semiconductor device and method for manufacturing the same
JP4860022B2 (ja) * 2000-01-25 2012-01-25 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
US6312993B1 (en) * 2000-02-29 2001-11-06 General Semiconductor, Inc. High speed trench DMOS
US6812526B2 (en) 2000-03-01 2004-11-02 General Semiconductor, Inc. Trench DMOS transistor structure having a low resistance path to a drain contact located on an upper surface
TW523816B (en) * 2000-06-16 2003-03-11 Gen Semiconductor Inc Semiconductor trench device with enhanced gate oxide integrity structure
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6700158B1 (en) * 2000-08-18 2004-03-02 Fairchild Semiconductor Corporation Trench corner protection for trench MOSFET
US6472708B1 (en) * 2000-08-31 2002-10-29 General Semiconductor, Inc. Trench MOSFET with structure having low gate charge
US6445037B1 (en) 2000-09-28 2002-09-03 General Semiconductor, Inc. Trench DMOS transistor having lightly doped source structure
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6677641B2 (en) 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
JP4852792B2 (ja) * 2001-03-30 2012-01-11 株式会社デンソー 半導体装置の製造方法
US6657256B2 (en) * 2001-05-22 2003-12-02 General Semiconductor, Inc. Trench DMOS transistor having a zener diode for protection from electro-static discharge
GB0113143D0 (en) 2001-05-29 2001-07-25 Koninl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
US7061066B2 (en) 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
US6657255B2 (en) 2001-10-30 2003-12-02 General Semiconductor, Inc. Trench DMOS device with improved drain contact
US6674124B2 (en) 2001-11-15 2004-01-06 General Semiconductor, Inc. Trench MOSFET having low gate charge
US6645815B2 (en) 2001-11-20 2003-11-11 General Semiconductor, Inc. Method for forming trench MOSFET device with low parasitic resistance
US6822288B2 (en) * 2001-11-20 2004-11-23 General Semiconductor, Inc. Trench MOSFET device with polycrystalline silicon source contact structure
US6977203B2 (en) 2001-11-20 2005-12-20 General Semiconductor, Inc. Method of forming narrow trenches in semiconductor substrates
US6657254B2 (en) * 2001-11-21 2003-12-02 General Semiconductor, Inc. Trench MOSFET device with improved on-resistance
US6630402B2 (en) 2001-11-21 2003-10-07 General Semiconductor, Inc. Integrated circuit resistant to the formation of cracks in a passivation layer
KR100859701B1 (ko) 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US6781196B2 (en) 2002-03-11 2004-08-24 General Semiconductor, Inc. Trench DMOS transistor having improved trench structure
JP4219630B2 (ja) * 2002-07-17 2009-02-04 株式会社豊田中央研究所 トレンチゲート型半導体装置とその製造方法
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7033891B2 (en) 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
JP4099029B2 (ja) * 2002-10-16 2008-06-11 株式会社豊田中央研究所 トレンチゲート型半導体装置
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4746262B2 (ja) * 2003-09-17 2011-08-10 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4567969B2 (ja) * 2003-10-28 2010-10-27 東部エレクトロニクス株式会社 半導体素子のトランジスタ製造方法
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
JP2006093216A (ja) * 2004-09-21 2006-04-06 Toshiba Corp 半導体装置
US7265415B2 (en) 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
AT504998A2 (de) 2005-04-06 2008-09-15 Fairchild Semiconductor Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben
CN103094348B (zh) 2005-06-10 2016-08-10 飞兆半导体公司 场效应晶体管
JP4986420B2 (ja) * 2005-07-05 2012-07-25 三菱電機株式会社 トランジスタ
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7781892B2 (en) * 2005-12-22 2010-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US7446374B2 (en) * 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
WO2009039441A1 (en) 2007-09-21 2009-03-26 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8334160B2 (en) * 2007-10-01 2012-12-18 Lof Solar Corporation Semiconductor photovoltaic devices and methods of manufacturing the same
US7994005B2 (en) * 2007-11-01 2011-08-09 Alpha & Omega Semiconductor, Ltd High-mobility trench MOSFETs
US8564202B2 (en) * 2007-11-01 2013-10-22 Nxp B.V. LED package and method for manufacturing such a LED package
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
JP2009188294A (ja) * 2008-02-08 2009-08-20 Nec Electronics Corp パワーｍｏｓｆｅｔ
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8227855B2 (en) 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
US8049276B2 (en) * 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
US20110084332A1 (en) * 2009-10-08 2011-04-14 Vishay General Semiconductor, Llc. Trench termination structure
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8729608B2 (en) 2012-01-31 2014-05-20 Panasonic Corporation Semiconductor device and method of manufacturing the device
JP2013232533A (ja) * 2012-04-27 2013-11-14 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP6135181B2 (ja) * 2013-02-26 2017-05-31 サンケン電気株式会社 半導体装置
US9252293B2 (en) 2014-01-22 2016-02-02 Alexei Ankoudinov Trench field effect diodes and methods of manufacturing those diodes
US9419116B2 (en) 2014-01-22 2016-08-16 Alexei Ankoudinov Diodes and methods of manufacturing diodes
US9691863B2 (en) * 2015-04-08 2017-06-27 Alpha And Omega Semiconductor Incorporated Self-aligned contact for trench power MOSFET
JP6273329B2 (ja) * 2016-08-15 2018-01-31 ローム株式会社 半導体装置
JP7131409B2 (ja) * 2019-01-25 2022-09-06 株式会社デンソー トレンチゲート型のスイッチング素子の製造方法
JP7048659B2 (ja) * 2020-04-07 2022-04-05 ローム株式会社 半導体装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2011710B (en) * 1977-12-28 1982-04-07 Gen Electric Co Ltd Semiconductor structures
JPS5827667B2 (ja) * 1979-02-19 1983-06-10 富士通株式会社 半導体装置
US4326332A (en) * 1980-07-28 1982-04-27 International Business Machines Corp. Method of making a high density V-MOS memory array
US4407058A (en) * 1981-05-22 1983-10-04 International Business Machines Corporation Method of making dense vertical FET's
JPS60111439A (ja) * 1983-11-22 1985-06-17 Sanyo Electric Co Ltd 分離領域の形成方法
JPS61288428A (ja) * 1985-06-17 1986-12-18 Toshiba Corp 半導体装置の製造方法
JPS6345848A (ja) * 1986-08-13 1988-02-26 Toshiba Corp 半導体装置の製造方法
JPS6356951A (ja) * 1986-08-28 1988-03-11 Sony Corp 半導体装置の製造方法
JPS6379329A (ja) * 1986-09-22 1988-04-09 Toshiba Corp 半導体装置の製造方法
JPS63115358A (ja) * 1986-11-04 1988-05-19 Toshiba Corp 溝堀り型キヤパシタ−の製造方法
JPS63133561A (ja) * 1986-11-25 1988-06-06 Matsushita Electronics Corp 溝形キヤパシタの製造方法
JPS63166230A (ja) * 1986-12-26 1988-07-09 Toshiba Corp ドライエツチング方法
JPS6427252A (en) * 1987-04-13 1989-01-30 Nec Corp Semiconductor storage device
JPS63287024A (ja) * 1987-05-19 1988-11-24 Seiko Epson Corp 半導体装置の製造方法
JP2635607B2 (ja) * 1987-08-28 1997-07-30 株式会社東芝 半導体装置の製造方法
JPH01124234A (ja) * 1987-11-09 1989-05-17 Mitsubishi Electric Corp 分離酸化膜を有する半導体装置およびその製造方法
DE3902701A1 (de) * 1988-01-30 1989-08-10 Toshiba Kawasaki Kk Verfahren zur herstellung einer halbleiteranordnung
JPH01216538A (ja) * 1988-02-24 1989-08-30 Toshiba Corp 半導体装置およびその製造方法
JPH023956A (ja) * 1988-06-20 1990-01-09 Nec Corp 半導体装置の製造方法
DE3838355A1 (de) * 1988-11-11 1990-05-17 Fraunhofer Ges Forschung Vertikaltransistoranordnung
JPH0334541A (ja) * 1989-06-30 1991-02-14 Toshiba Corp 半導体装置の製造方法
US5248894A (en) * 1989-10-03 1993-09-28 Harris Corporation Self-aligned channel stop for trench-isolated island
JPH0417371A (ja) * 1990-05-10 1992-01-22 Matsushita Electron Corp Ｍｏｓ電界効果トランジスタの製造方法
US5306940A (en) * 1990-10-22 1994-04-26 Nec Corporation Semiconductor device including a locos type field oxide film and a U trench penetrating the locos film
US5168331A (en) * 1991-01-31 1992-12-01 Siliconix Incorporated Power metal-oxide-semiconductor field effect transistor
JP3167457B2 (ja) * 1992-10-22 2001-05-21 株式会社東芝 半導体装置
JP3383377B2 (ja) * 1993-10-28 2003-03-04 株式会社東芝 トレンチ構造の縦型のノーマリーオン型のパワーｍｏｓｆｅｔおよびその製造方法
EP0675529A3 (en) * 1994-03-30 1998-06-03 Denso Corporation Process for manufacturing vertical MOS transistors
US5506167A (en) * 1995-04-13 1996-04-09 United Microelectronics Corp. Method of making a high resistance drain junction resistor in a SRAM

Also Published As

Publication number Publication date
KR950024326A (ko) 1995-08-21
JPH07249769A (ja) 1995-09-26
US5795792A (en) 1998-08-18
DE19501556C2 (de) 1999-03-04
DE19501556A1 (de) 1995-07-27
US5541425A (en) 1996-07-30

Similar Documents

Publication Publication Date Title
JP3400846B2 (ja) トレンチ構造を有する半導体装置およびその製造方法
US7297604B2 (en) Semiconductor device having dual isolation structure and method of fabricating the same
JP4685297B2 (ja) トレンチ金属酸化膜半導体素子及び終端構造の製造方法
US6188104B1 (en) Trench DMOS device having an amorphous silicon and polysilicon gate
JP3157357B2 (ja) 半導体装置
JP3155894B2 (ja) 半導体装置およびその製造方法
JP4711486B2 (ja) 自己整列トレンチを有するｍｏｓゲートデバイスを形成するプロセス
US6534365B2 (en) Method of fabricating TDMOS device using self-align technique
US6528355B2 (en) Method for fabricating a trench MOS power transistor
JP2003510842A (ja) トレンチゲート半導体デバイスの製造方法
JPH0574806A (ja) 半導体装置及びその製造方法
US5882966A (en) BiDMOS semiconductor device and method of fabricating the same
JP2002076112A (ja) 接合漏れ電流及び狭幅効果を減少させうる半導体素子及びその製造方法
US4980748A (en) Semiconductor device made with a trenching process
KR100710776B1 (ko) 절연 게이트형 반도체 장치 및 그 제조 방법
JP2002016080A (ja) トレンチゲート型ｍｏｓｆｅｔの製造方法
JPH10154810A (ja) 半導体装置及び半導体装置の製造方法
JP3281844B2 (ja) 半導体装置の製造方法
JP2997377B2 (ja) 半導体装置及びその製造方法
US5686330A (en) Method of making a self-aligned static induction transistor
JPH07202166A (ja) 半導体装置
JP4830184B2 (ja) 半導体装置の製造方法
JPH07245400A (ja) 電界効果型トランジスタとその製造方法
JP2002505811A (ja) 電界効果半導体装置の製造方法
JPH10154809A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140221

Year of fee payment: 11

EXPY Cancellation because of completion of term