JP3315356B2 - 高耐圧半導体装置 - Google Patents

高耐圧半導体装置

Info

Publication number
JP3315356B2
JP3315356B2 JP28204797A JP28204797A JP3315356B2 JP 3315356 B2 JP3315356 B2 JP 3315356B2 JP 28204797 A JP28204797 A JP 28204797A JP 28204797 A JP28204797 A JP 28204797A JP 3315356 B2 JP3315356 B2 JP 3315356B2
Authority
JP
Japan
Prior art keywords
layer
conductive type
type
offset
offset layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28204797A
Other languages
English (en)
Other versions
JPH11121742A (ja
Inventor
雄介 川口
明夫 中川
浩三 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP28204797A priority Critical patent/JP3315356B2/ja
Priority to US09/172,269 priority patent/US5932897A/en
Publication of JPH11121742A publication Critical patent/JPH11121742A/ja
Priority to US09/323,552 priority patent/US6259136B1/en
Priority to US09/886,204 priority patent/US6469346B1/en
Application granted granted Critical
Publication of JP3315356B2 publication Critical patent/JP3315356B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳＦＥＴから
なる高耐圧半導体装置に関する。
【０００２】
【従来の技術】一般に、高耐圧駆動回路などに用いられ
る高耐圧半導体素子と、低耐圧駆動回路などに用いられ
る低耐圧半導体素子とが同一の基板に形成され、パワー
ＩＣが製造される。この種のパワーＩＣは、広く知られ
ており、多くの用途が考えられている。通常、このよう
なパワーＩＣは出力段に高耐圧半導体装置としての高耐
圧ＭＯＳＦＥＴが用いられており、この高耐圧ＭＯＳＦ
ＥＴは低いオン抵抗が要求されている。
【０００３】図４は係る高耐圧ＭＯＳＦＥＴの素子構造
を示す断面図である。この高耐圧ＭＯＳＦＥＴは、高抵
抗のｐ型半導体基板１の表面にｐ型ボディ層２が選択的
に形成されている。ｐ型ボディ層２の表面には低抵抗の
ｎ型ソース層３が選択的に形成されている。
【０００４】ｐ型半導体基板１のｐ型ボディ層２とは異
なる表面には、高抵抗のｎ型オフセット層４が形成され
ている。ｎ型オフセット層４の表面には、低抵抗のｎ型
ドレイン層５が選択的に形成されている。また、ｎ型ソ
ース層３とｎ型オフセット層４によって挟まれるｐ型ボ
ディ層２表面とこの表面に隣接するｎ型オフセット層４
表面の一部には、ゲート絶縁膜６およびフィールド酸化
膜７を介してゲート電極８が形成されている。
【０００５】また、ｎ型ソース層３及びｐ型ボディ層２
には、これら両層にコンタクトするソース電極９が形成
されている。ｎ型ドレイン層５上には、ドレイン電極１
０が形成されている。
【０００６】このような高耐圧ＭＯＳＦＥＴは、ｎ型ド
レイン層５がオフセット層４内に形成されているので、
オフセット層４がいわゆるリサーフ層として作用する。
このリサーフ層は、素子の高耐圧を保ちながらオン抵抗
を低い値に抑制可能とする。なお、この高耐圧ＭＯＳＦ
ＥＴのゲート電圧ＶG ＝０Ｖ（オフ状態）から５Ｖまで
のドレイン電圧−ドレイン電流の特性曲線は図５に示す
通りである。
【０００７】
【発明が解決しようとする課題】しかしながら以上のよ
うな高耐圧ＭＯＳＦＥＴでは、図５に示すように、ゲー
トオフ時及びゲート電圧ＶG が１Ｖ程度で低いときには
高い耐圧を保つものの、１Ｖを越えた通常のゲート電圧
ＶG となるゲートオン時には低い耐圧となる問題があ
る。
【０００８】すなわち、高耐圧ＭＯＳＦＥＴは、ゲート
オン時に素子を流れるドレイン電流により、ｎ型オフセ
ット層４表面において、等電位線がドレイン側で密にな
ってドレイン側に電子が増えた分、ソース側で正の空間
電荷が生じ、この正の空間電荷がｎ型オフセット層４の
ドーズされた電荷を打消してしまう。このため、ゲート
オン時に、ｎ型オフセット層４がリサーフ層として作用
しなくなり、耐圧を低下させてしまう問題がある。この
問題は、特にゲート電圧ＶG が定格の１／２以上の３Ｖ
以上で顕著になる。
【０００９】また、この高耐圧ＭＯＳＦＥＴは、ゲート
オン時に低い耐圧となるため、ドレインが電源に直結し
てゲートをバイアスする構成のアナログ回路には使用不
可能であるという問題がある。
【００１０】なお、ゲート幅１ｃｍ当りの素子のドレイ
ン電流をＩD 、電子の電荷量をｑ（＝１．６×１０-19
Ｃ；単位クーロン）、電子のドリフト速度をυdrift
（＝８×１０6 ｃｍ／ｓｅｃ）とすると、このドレイン
電流ＩD で打消されるｎ型オフセット層４の負電荷はＩ
D ／（ｑ・υdrift ）ｃｍ-2である。また、ゲート幅
は、図４の紙面奥行き方向に沿ったゲート長であり、本
明細書中、チャネル幅ともいう。
【００１１】本発明は上記実情を考慮してなされたもの
で、低いオン抵抗を得られると共に、ゲートのオン状態
／オフ状態の両方で高耐圧を実現し得る高耐圧半導体装
置を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の骨子は、オフセ
ット層をソース側からドレイン側にかけて２層構成と
し、ソース側の第１オフセット層よりも高ドーズ量の第
２オフセット層をドレイン層側に設けた構造を用いる。
【００１３】すなわち本発明の骨子は、ゲートオン時に
低いオン抵抗によって素子を流れるドレイン電流によ
り、ソース側の第１オフセット層の電荷が打ち消された
としても、ドレイン側の第２オフセット層には電荷を残
してリサーフ層として作用させ、素子全体としては、低
いオン抵抗を前提としつつ、ゲートのオン状態／オフ状
態の両方で高耐圧を実現させることにある。
【００１４】さて以上のような本発明の骨子に基づいて
具体的には以下のような手段が講じられる。本発明は、
半導体基板と、前記半導体基板の表面に選択的に形成さ
れた第１導電型ボディ層と、前記第１導電型ボディ層の
表面に選択的に形成された第２導電型ソース層と、前記
半導体基板の表面の前記第１導電型ボディ層とは異なる
領域に選択的に形成された第２導電型第１オフセット層
と、前記第２導電型第１オフセット層の表面に選択的に
形成された第２導電型第２オフセット層と、前記第２導
電型第２オフセット層の表面に選択的に形成され、前記
第２導電型第２オフセット層よりも高いキャリア密度を
もつ第２導電型ドレイン層と、前記第２導電型ソース層
と前記第２導電型第１オフセット層とに挟まれた領域上
にゲー卜絶縁膜を介して形成されたゲート電極と、前記
第１導電型ボディ層表面と前記第２導電型ソース層表面
の両者に接して形成されたソース電極と、前記第２導電
型ドレイン層表面に形成されたドレイン電極とを備えた
構造の高耐圧半導体装置に関する。
【００１５】係る構造において、請求項１に対応する発
明は、素子のチャネルでのキャリアの移動度をμ［ｃｍ
2 ／Ｖ・ｓ］、前記ゲート絶縁膜の誘電率をε［Ｆ／ｃ
ｍ］、前記ゲート絶縁膜の膜厚をｄ［ｃｍ］、チャネル
長をＬ［ｃｍ］、スレショルド電圧をＶT ［Ｖ］、定格
ゲート電圧をＶG ［Ｖ］としたとき、下記（１）式で規
定されるチャネル幅１ｃｍ当りのドレイン電流ＩD に対
し、電子の電荷量をｑ［Ｃ］とし、キャリアのドリフト
速度をυdrift ［ｃｍ／ｓｅｃ］としたとき、前記第２
導電型第２オフセット層のドーズ量ｎ2 は下記（２）式
を満足する高耐圧半導体装置である。 ＩD＝（μ・ε）・（ＶG／２−ＶT）／（４・Ｌ・ｄ）［Ａ／ｃｍ］…（１） ｎ2 ≧ＩD ／（ｑ・υdrift ）［ｃｍ-2］…（２） また、請求項２に対応する発明は、前記ゲート電極は、
前記第２導電型ソース層と前記第２導電型第１オフセッ
ト層とに挟まれた領域上に隣接する前記第２導電型第１
オフセット層表面の一部に、前記ゲー卜絶縁膜及びフィ
ールド酸化膜を介して形成されており、前記第２導電型
第１オフセット層のドーズ量ｎ 1 は１．５〜４×１０ 12
［ｃｍ -2 ］の範囲内にあり、前記第２導電型第２オフセ
ット層のドーズ量ｎ2 は３×１０ 12 〜１．６×１０
13 ［ｃｍ -2 ］の範囲内にあり且つ下記式を満足する高耐
圧半導体装置である。 ２ｎ1 ≦ｎ2 ≦４ｎ1 （作用） 従って、請求項１に対応する発明は以上のような手段を
講じたことにより、ゲートオフの時、従来同様に、第２
導電型第１オフセット層がリサーフとして作用して高耐
圧を実現し、また、ゲートオンの時、低いオン抵抗によ
って素子を流れるドレイン電流により、第２導電型第１
オフセット層の電荷が打消されるものの、第２導電型第
１オフセット層のドーズ量ｎ1 よりも高ドーズ量ｎ2 の
第２導電型第２オフセット層がリサーフとして作用する
ので、低いオン抵抗を得られると共に、ゲートのオン状
態／オフ状態の両方で高耐圧を実現させることができ
る。
【００１６】また、このときの条件をｎ2 ≧ＩD ／（ｑ
・υdrift ）［ｃｍ-2］として規定しているので、この
作用を容易且つ確実に奏することができる。また、請求
項２に対応する発明は、請求項１に対応する作用と同様
の高耐圧を奏する作用に加え、このときの条件を２ｎ1
≦ｎ2 ≦４ｎ1 として規定しているので、前述した作用
を容易且つ確実に奏することができる。
【００１７】さらに、請求項２に対応する発明は、請求
項１に対応する作用と同様の高耐圧を奏する作用に加
え、第２導電型第１オフセット層のドーズ量と、第２導
電型第２オフセット層のドーズ量とを具体的な数値で規
定しているので、前述した作用をより一層、容易且つ確
実に奏することができる。
【００１８】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面を参照しながら説明する。図１は本発明の一実施
形態に係る高耐圧ＭＯＳＦＥＴの素子構造を示す断面図
である。この高耐圧ＭＯＳＦＥＴは、高抵抗のｐ型半導
体基板１１の表面にはｐ型ボディ層１２が選択的に形成
されている。ｐ型ボディ層１２の表面には低抵抗のｎ型
ソース層１３が選択的に形成されている。
【００１９】ｐ型半導体基板１１のｐ型ボディ層１２と
異なる表面には高抵抗のｎ型第１オフセット層１４が形
成され、ｎ型第１オフセット層１４に隣接してｎ型第１
オフセット層１４よりも低抵抗（高ドーズ量）のｎ型第
２オフセット層１５が形成されている。
【００２０】ｎ型第２オフセット層５表面には、ｎ型第
２オフセット層５よりも低抵抗のｎ型ドレイン層１６が
選択的に形成されている。また、ｎ型ソース層１３とｎ
型第１オフセット層１４によって挟まれるｐ型ボディ層
１２表面とこの表面に隣接するｎ型第１オフセット層１
４表面の一部には、ゲート絶縁膜１７およびフィールド
酸化膜１８を介してゲート電極１９が形成されている。
【００２１】また、ｎ型ソース層１３及びｐ型ボディ層
１２には、これら両層にコンタクトするソース電極２０
が形成されている。ｎ型ドレイン層１６上には、ドレイ
ン電極２１が形成されている。
【００２２】ここで、素子のチャネルでのキャリアの移
動度をμ［ｃｍ2 ／Ｖ・ｓ］、ゲート絶縁膜１７の誘電
率をε［Ｆ／ｃｍ］、ゲート絶縁膜１７の膜厚をｄ［ｃ
ｍ］、チャネル長をＬ［ｃｍ］、スレショルド電圧をＶ
T ［Ｖ］、定格ゲート電圧をＶG ［Ｖ］としたとき、チ
ャネル幅１ｃｍ当りのドレイン電流ＩD は、次の（１）
式で規定される。 ＩD ＝（μ・ε）・（ＶG ／２−ＶT ）／（４・Ｌ・ｄ）［Ａ／ｃｍ］…（１） このとき、前述した電子の電荷量ｑ［ｃ］及び電子のド
リフト速度υdrift ［ｃｍ／ｓｅｃ］を用い、ｎ型第２
オフセット層１５のドーズ量ｎ2 は次の（２）式の関係
を満足するように設定される。 ｎ2 ≧ＩD ／（ｑ・υdrift ）［ｃｍ-2］…（２） 本実施形態では、μ＝７００［ｃｍ2 ／Ｖ・ｓ］、ε＝
３．５×１０-13 ［Ｆ／ｃｍ］、ｄ＝１．５×１０
-6［ｃｍ］、Ｌ＝１×１０4 ［ｃｍ］、ＶT ＝１
［Ｖ］、ＶG ＝５［Ｖ］に対し、ドーズ量ｎ2 ＝９×１
０12［ｃｍ-2］である。
【００２３】次に、以上のような構成の高耐圧ＭＯＳＦ
ＥＴの作用について説明する。この高耐圧ＭＯＳＦＥＴ
は、ゲート電圧ＶG ＝０Ｖのゲートオフの時、従来同様
に、ｎ型第１オフセット層１４がリサーフとして作用
し、図２に示すように、高耐圧を実現する。
【００２４】一方、ゲートオン（ゲート電圧５Ｖ）の
時、素子に流れるドレイン電流により、ｎ型第１オフセ
ット層１４の電荷が打消されるものの、ｎ型第１オフセ
ット層１４よりも高ドーズ量のｎ型第２オフセット層１
５がリサーフとして作用し、図２に示すように、高耐圧
を実現する。また、前述したように、ゲートのオン状態
／オフ状態の両方で高耐圧を実現しているが、同時に低
いオン抵抗を得ている。すなわち、低いオン抵抗を得ら
れつつ、ゲート電圧０Ｖ〜５Ｖの範囲にわたって高い耐
圧を実現させることができる。
【００２５】図３はゲートオン時（ＶG ＝５Ｖ）の耐圧
とｎ型第２オフセット層１５のド一ズ量ｎ2 との関係を
示す図である。なお、このときのｎ型第１オフセット層
１４のドーズ量ｎ1 は３×１０12［ｃｍ-2］である。図
３に示すように、ｎ2 が６×１０12〜１．２×１０
13［ｃｍ-2］の範囲内にあるとき、耐圧が大きく向上さ
れていることが分かる。
【００２６】また、これにより、ｎ2 は、２ｎ1 ≦ｎ2
≦４ｎ1 の範囲内にあることが好ましいことが分かる。
その理由は、ｎ2 が２ｎ1 より小さい場合（ｎ2 ＜２ｎ
1 ）、ドレイン電流によって電荷が打ち消されてしまう
からである。また、ｎ2 が４ｎ1 より大きい場合（４ｎ
1 ＜ｎ2 ）、ｎ型第２オフセット層１５が完全には空乏
化せず、リサーフとして作用しないため、耐圧の向上に
寄与しないからである。
【００２７】またこのｎ2 とｎ1 との関係において、ｎ
型第１オフセット層１４のドーズ量ｎ1 は１．５〜４×
１０12［ｃｍ-2］の範囲内にあり、且つｎ型第２オフセ
ット層１５のドーズ量ｎ2 は３×１０12〜１．６×１０
13［ｃｍ-2］の範囲内にあることが、低いオン抵抗を得
られつつ、ゲートのオンオフに関わらずに高い耐圧を実
現させる素子動作上、好ましいという結果が得られてい
る。
【００２８】上述したように本実施形態によれば、ゲー
トオフの時、従来同様に、ｎ型第１オフセット層１４が
リサーフとして作用して高耐圧を実現し、また、ゲート
オンの時、低いオン抵抗によって素子を流れるドレイン
電流ＩD により、ｎ型第１オフセット層１４の電荷が打
消されるものの、ｎ型第１オフセット層１４のドーズ量
ｎ1 よりも高ドーズ量ｎ2 のｎ型第２オフセット層１５
がリサーフとして作用するので、低いオン抵抗を得られ
ると共に、ゲートのオン状態／オフ状態の両方で高耐圧
を実現させることができる。
【００２９】また、ドーズ量の条件をｎ2 ≧ＩD ／（ｑ
・υdrift ）［ｃｍ-2］を満足するように設定している
ので、この効果を容易且つ確実に奏することができる。
なお、この場合、使用したいドレイン電流ＩD の値によ
っても、ドーズ量の最適化を図ることができるので好ま
しい。
【００３０】また、ｎ型第１オフセット層１４のドーズ
量ｎ1 を１．５〜４×１０12［ｃｍ-2］の範囲内とし、
ｎ型第２オフセット層１５のドーズ量ｎ2 を３×１０12
〜１．６×１０13［ｃｍ-2］の範囲内としても、前述し
た効果をより一層、容易且つ確実に奏することができ
る。
【００３１】さらに、このときの条件を２ｎ1 ≦ｎ2 ≦
４ｎ1 として実験的に求めたので、前述した効果を容易
且つ確実に奏することができる。 （他の実施形態）なお、上記実施形態では、第１導電型
をｐ型とし、第２導電型をｎ型とした場合について説明
したが、これに限らず、第１導電型をｎ型とし、第２導
電型をｐ型としても、本発明を同様に実施して同様の効
果を得ることができる。その他、本発明はその要旨を逸
脱しない範囲で種々変形して実施できる。
【００３２】
【発明の効果】以上説明したように本発明によれば、低
いオン抵抗を得られると共に、ゲートのオン状態／オフ
状態の両方で高耐圧を実現できる高耐圧半導体装置を提
供できる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る高耐圧ＭＯＳＦＥＴ
の素子構造を示す断面図
【図２】同実施形態におけるドレイン電圧−ドレイン電
流の特性曲線を示す図
【図３】同実施形態におけるゲートオン時のｎ型第２オ
フセット層のドーズ量と素子耐圧との関係を示す図
【図４】従来の高耐圧ＭＯＳＦＥＴの素子構造を示す断
面図
【図５】従来の高耐圧ＭＯＳＦＥＴのドレイン電圧−ド
レイン電流の特性曲線を示す図
【符号の説明】
１１…ｐ型半導体基板 １２…ｐ型ボディ層 １３…ｎ型ソース層 １４…ｎ型第１オフセット層 １５…ｎ型第２オフセット層 １６…ｎ型ドレイン層 １７…ゲート絶縁膜 １８…フィールド酸化膜 １９…ゲート電極 ２０…ソース電極 ２１…ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−343675（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/336

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板と、 前記半導体基板の表面に選択的に形成された第１導電型
    ボディ層と、 前記第１導電型ボディ層の表面に選択的に形成された第
    ２導電型ソース層と、 前記半導体基板の表面の前記第１導電型ボディ層とは異
    なる領域に選択的に形成された第２導電型第１オフセッ
    ト層と、 前記第２導電型第１オフセット層の表面に選択的に形成
    された第２導電型第２オフセット層と、 前記第２導電型第２オフセット層の表面に選択的に形成
    され、前記第２導電型第２オフセット層よりも高いキャ
    リア密度をもつ第２導電型ドレイン層と、 前記第２導電型ソース層と前記第２導電型第１オフセッ
    ト層とに挟まれた領域上にゲー卜絶縁膜を介して形成さ
    れたゲート電極と、 前記第１導電型ボディ層表面と前記第２導電型ソース層
    表面の両者に接して形成されたソース電極と、 前記第２導電型ドレイン層表面に形成されたドレイン電
    極とを備えた高耐圧半導体装置であって、 素子のチャネルでのキャリアの移動度をμ［ｃｍ2 ／Ｖ
    ・ｓ］、前記ゲート絶縁膜の誘電率をε［Ｆ／ｃｍ］、
    前記ゲート絶縁膜の膜厚をｄ［ｃｍ］、チャネル長をＬ
    ［ｃｍ］、スレショルド電圧をＶT ［Ｖ］、定格ゲート
    電圧をＶG ［Ｖ］としたとき、下記（１）式で規定され
    るチャネル幅１ｃｍ当りのドレイン電流ＩD に対し、 電子の電荷量をｑ［Ｃ］とし、キャリアのドリフト速度
    をυdrift ［ｃｍ／ｓｅｃ］としたとき、 前記第２導電型第２オフセット層のドーズ量ｎ2は下記
    （２）式を満足することを特徴とする高耐圧半導体装
    置。 ＩD＝（μ・ε）・（ＶG／２−ＶT）／（４・Ｌ・ｄ）［Ａ／ｃｍ］…（１） ｎ2 ≧ＩD ／（ｑ・υdrift ）［ｃｍ-2］…（２）
  2. 【請求項２】 半導体基板と、 前記半導体基板の表面に選択的に形成された第１導電型
    ボディ層と、 前記第１導電型ボディ層の表面に選択的に形成された第
    ２導電型ソース層と、 前記半導体基板の表面の前記第１導電型ボディ層とは異
    なる領域に選択的に形成された第２導電型第１オフセッ
    ト層と、 前記第２導電型第１オフセット層の表面に選択的に形成
    された第２導電型第２オフセット層と、 前記第２導電型第２オフセット層の表面に選択的に形成
    され、前記第２導電型第２オフセット層よりも高いキャ
    リア密度をもつ第２導電型ドレイン層と、 前記第２導電型ソース層と前記第２導電型第１オフセッ
    ト層とに挟まれた領域上にゲー卜絶縁膜を介して形成さ
    れたゲート電極と、 前記第１導電型ボディ層表面と前記第２導電型ソース層
    表面の両者に接して形成されたソース電極と、 前記第２導電型ドレイン層表面に形成されたドレイン電
    極とを備えた高耐圧半導体装置であって、前記ゲート電極は、前記第２導電型ソース層と前記第２
    導電型第１オフセット層とに挟まれた領域上に隣接する
    前記第２導電型第１オフセット層表面の一部に、前記ゲ
    ー卜絶縁膜及びフィールド酸化膜を介して形成されてお
    り、 前記第２導電型第１オフセット層のドーズ量ｎ 1 は１．
    ５〜４×１０ 12 ［ｃｍ -2 ］の範囲内にあり、前記第２導
    電型第２オフセット層のドーズ量ｎ2 は３×１０ 12 〜
    １．６×１０ 13 ［ｃｍ -2 ］の範囲内にあり且つ下記式を
    満足することを特徴とする高耐圧半導体装置。 ２ｎ1 ≦ｎ2 ≦４ｎ1
JP28204797A 1997-10-15 1997-10-15 高耐圧半導体装置 Expired - Lifetime JP3315356B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP28204797A JP3315356B2 (ja) 1997-10-15 1997-10-15 高耐圧半導体装置
US09/172,269 US5932897A (en) 1997-10-15 1998-10-14 High-breakdown-voltage semiconductor device
US09/323,552 US6259136B1 (en) 1997-10-15 1999-06-01 High-breakdown-voltage semiconductor device
US09/886,204 US6469346B1 (en) 1997-10-15 2001-06-22 High-breakdown-voltage semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28204797A JP3315356B2 (ja) 1997-10-15 1997-10-15 高耐圧半導体装置

Publications (2)

Publication Number Publication Date
JPH11121742A JPH11121742A (ja) 1999-04-30
JP3315356B2 true JP3315356B2 (ja) 2002-08-19

Family

ID=17647483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28204797A Expired - Lifetime JP3315356B2 (ja) 1997-10-15 1997-10-15 高耐圧半導体装置

Country Status (2)

Country Link
US (3) US5932897A (ja)
JP (1) JP3315356B2 (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100253075B1 (ko) * 1997-05-15 2000-04-15 윤종용 고내압 반도체 장치 및 그의 제조 방법
US6169001B1 (en) * 1999-02-12 2001-01-02 Vanguard International Semiconductor Corporation CMOS device with deep current path for ESD protection
US6313482B1 (en) 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
JP3602751B2 (ja) * 1999-09-28 2004-12-15 株式会社東芝 高耐圧半導体装置
US6784059B1 (en) * 1999-10-29 2004-08-31 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing thereof
TW564557B (en) * 1999-12-22 2003-12-01 Matsushita Electric Works Ltd Semiconductor device and process for producing the same
JP2001352070A (ja) 2000-04-07 2001-12-21 Denso Corp 半導体装置およびその製造方法
TW512533B (en) * 2000-04-26 2002-12-01 Sanyo Electric Co Semiconductor device and its manufacturing process
JP4231612B2 (ja) * 2000-04-26 2009-03-04 株式会社ルネサステクノロジ 半導体集積回路
JP2002158349A (ja) * 2000-11-22 2002-05-31 Sanyo Electric Co Ltd 半導体装置とその製造方法
EP1187220A3 (en) * 2000-09-11 2007-10-10 Kabushiki Kaisha Toshiba MOS field effect transistor with reduced on-resistance
US7115946B2 (en) * 2000-09-28 2006-10-03 Kabushiki Kaisha Toshiba MOS transistor having an offset region
JP3831598B2 (ja) * 2000-10-19 2006-10-11 三洋電機株式会社 半導体装置とその製造方法
JP3831615B2 (ja) * 2001-01-16 2006-10-11 三洋電機株式会社 半導体装置とその製造方法
JP2002222869A (ja) * 2001-01-23 2002-08-09 Fuji Electric Co Ltd 半導体集積回路装置およびその製造方法
JP2002270825A (ja) 2001-03-08 2002-09-20 Hitachi Ltd 電界効果トランジスタ及び半導体装置の製造方法
US6333234B1 (en) * 2001-03-13 2001-12-25 United Microelectronics Corp. Method for making a HVMOS transistor
GB0107408D0 (en) * 2001-03-23 2001-05-16 Koninkl Philips Electronics Nv Field effect transistor structure and method of manufacture
DE10131707B4 (de) * 2001-06-29 2009-12-03 Atmel Automotive Gmbh Verfahren zur Herstellung eines DMOS-Transistors und dessen Verwendung zur Herstellung einer integrierten Schaltung
DE10131705B4 (de) * 2001-06-29 2010-03-18 Atmel Automotive Gmbh Verfahren zur Herstellung eines DMOS-Transistors
DE10131706B4 (de) * 2001-06-29 2005-10-06 Atmel Germany Gmbh Verfahren zur Herstellung eines DMOS-Transistors
TW548835B (en) * 2001-08-30 2003-08-21 Sony Corp Semiconductor device and production method thereof
US6831329B2 (en) * 2001-10-26 2004-12-14 Fairchild Semiconductor Corporation Quick punch through IGBT having gate-controllable DI/DT and reduced EMI during inductive turn off
US6822292B2 (en) 2001-11-21 2004-11-23 Intersil Americas Inc. Lateral MOSFET structure of an integrated circuit having separated device regions
JP4092173B2 (ja) * 2002-10-24 2008-05-28 Ｎｅｃエレクトロニクス株式会社 半導体集積回路装置
US6873011B1 (en) * 2004-02-24 2005-03-29 System General Corp. High voltage and low on-resistance LDMOS transistor having equalized capacitance
US7238986B2 (en) * 2004-05-03 2007-07-03 Texas Instruments Incorporated Robust DEMOS transistors and method for making the same
JP4972855B2 (ja) 2004-08-04 2012-07-11 富士電機株式会社 半導体装置およびその製造方法
JP2006245548A (ja) * 2005-02-01 2006-09-14 Toshiba Corp 半導体装置
JP2006324346A (ja) * 2005-05-17 2006-11-30 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007049039A (ja) * 2005-08-11 2007-02-22 Toshiba Corp 半導体装置
JP4874736B2 (ja) * 2005-08-11 2012-02-15 株式会社東芝 半導体装置
JP5307973B2 (ja) * 2006-02-24 2013-10-02 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP4989085B2 (ja) * 2006-02-24 2012-08-01 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP2007266473A (ja) * 2006-03-29 2007-10-11 Mitsumi Electric Co Ltd 半導体装置
JP5329024B2 (ja) * 2006-06-27 2013-10-30 国立大学法人東北大学 半導体装置
TW200814320A (en) * 2006-09-15 2008-03-16 Sanyo Electric Co Semiconductor device and method for making same
JP5479671B2 (ja) * 2007-09-10 2014-04-23 ローム株式会社 半導体装置
US8928077B2 (en) 2007-09-21 2015-01-06 Fairchild Semiconductor Corporation Superjunction structures for power devices
DE102008051245B4 (de) * 2008-10-10 2015-04-02 Austriamicrosystems Ag Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
JP2010118622A (ja) 2008-11-14 2010-05-27 Panasonic Corp 半導体装置及びその製造方法
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8227855B2 (en) 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
JP2009164651A (ja) * 2009-04-24 2009-07-23 Sanyo Electric Co Ltd 半導体装置
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
US20110031731A1 (en) * 2009-08-04 2011-02-10 Christian Julian Popowich Book-clip
JP2012064642A (ja) * 2010-09-14 2012-03-29 Toshiba Corp 半導体装置及びその製造方法
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
US8853783B2 (en) * 2012-01-19 2014-10-07 Globalfoundries Singapore Pte. Ltd. ESD protection circuit
US8853780B2 (en) * 2012-05-07 2014-10-07 Freescale Semiconductor, Inc. Semiconductor device with drain-end drift diminution
JP5481526B2 (ja) * 2012-06-13 2014-04-23 ラピスセミコンダクタ株式会社 高耐圧電界効果トランジスタ
US9490322B2 (en) 2013-01-23 2016-11-08 Freescale Semiconductor, Inc. Semiconductor device with enhanced 3D resurf
JP6189771B2 (ja) * 2014-03-03 2017-08-30 ルネサスエレクトロニクス株式会社 半導体装置
US9543379B2 (en) 2014-03-18 2017-01-10 Nxp Usa, Inc. Semiconductor device with peripheral breakdown protection
JP6704789B2 (ja) * 2016-05-24 2020-06-03 ローム株式会社 半導体装置
US9871135B2 (en) 2016-06-02 2018-01-16 Nxp Usa, Inc. Semiconductor device and method of making
US9905687B1 (en) 2017-02-17 2018-02-27 Nxp Usa, Inc. Semiconductor device and method of making

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0024905B1 (en) * 1979-08-25 1985-01-16 Zaidan Hojin Handotai Kenkyu Shinkokai Insulated-gate field-effect transistor
US5264719A (en) * 1986-01-07 1993-11-23 Harris Corporation High voltage lateral semiconductor device
JPH05299649A (ja) * 1991-03-19 1993-11-12 Nec Corp 半導体装置
US5306652A (en) 1991-12-30 1994-04-26 Texas Instruments Incorporated Lateral double diffused insulated gate field effect transistor fabrication process
EP0610599A1 (en) * 1993-01-04 1994-08-17 Texas Instruments Incorporated High voltage transistor with drift region
DE69522926T2 (de) * 1995-05-02 2002-03-28 St Microelectronics Srl Resurf-IC mit dünner Epitaxialschicht für HV-P-Kanal und N-Kanal-Anordnungen wobei Source und Drain nicht an Erdungspotential gelegt sind
JPH0982814A (ja) * 1995-07-10 1997-03-28 Denso Corp 半導体集積回路装置及びその製造方法
JP3472655B2 (ja) * 1995-10-16 2003-12-02 ユー・エム・シー・ジャパン株式会社 半導体装置
JP3185656B2 (ja) * 1996-03-22 2001-07-11 富士電機株式会社 横型電界効果トランジスタおよびその製造方法

Also Published As

Publication number Publication date
US5932897A (en) 1999-08-03
JPH11121742A (ja) 1999-04-30
US6259136B1 (en) 2001-07-10
US6469346B1 (en) 2002-10-22

Similar Documents

Publication Publication Date Title
JP3315356B2 (ja) 高耐圧半導体装置
US6614077B2 (en) Semiconductor device improved in ESD reliability
US5146298A (en) Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor
US8785912B2 (en) Graphene electronic device including a plurality of graphene channel layers
JP3602751B2 (ja) 高耐圧半導体装置
JPS6237545B2 (ja)
US7476932B2 (en) U-shape metal-oxide-semiconductor (UMOS) gate structure for high power MOS-based semiconductor devices
JP2001044424A (ja) 高耐圧半導体装置
JP2006086528A (ja) 炭素ナノチューブチャンネルを含む半導体装置のトランジスタ及びその製造方法
JP2005510880A (ja) 縦型ｍｏｓｆｅｔおよびその縦型ｍｏｓｆｅｔを形成する方法
US11728422B2 (en) Power MOSFET device having improved safe-operating area and on resistance, manufacturing process thereof and operating method thereof
JP2007043123A (ja) 半導体装置
EP1038308B1 (en) Lateral thin-film soi device
TW455934B (en) Lateral thin-film silicon-on-insulator (SOI) device having lateral depletion
JP2006019578A (ja) 半導体装置及びその製造方法
JP4014659B2 (ja) 半導体装置
JP3402043B2 (ja) 電界効果トランジスタ
JP2001102569A (ja) 半導体デバイス
US5627385A (en) Lateral silicon carbide transistor
JPH09246545A (ja) 電力用半導体素子
JP6102140B2 (ja) 半導体装置
JP2540754B2 (ja) 高耐圧トランジスタ
JP2023074678A (ja) 半導体装置
JPS5994453A (ja) オン抵抗を低減した高圧半導体デバイス
JPS5635465A (en) Semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090607

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090607

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100607

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100607

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110607

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120607

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120607

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130607

Year of fee payment: 11

EXPY Cancellation because of completion of term