JPH08234227A

JPH08234227A - 表示装置およびその製造方法

Info

Publication number: JPH08234227A
Application number: JP32752395A
Authority: JP
Inventors: Hideo Kawano; 英郎川野; Akira Kubo; 明久保
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1994-12-21
Filing date: 1995-12-15
Publication date: 1996-09-13
Anticipated expiration: 2015-12-15
Also published as: JP3629079B2

Abstract

(57)【要約】【課題】製造工程の途中で摩擦などにより発生した高い
電圧を有する静電気による静電破壊を防止して製造歩留
まりを向上させ、製造コストを低減できる構造を有する
液晶表示装置を提供することを目的とする。【解決手段】ショートリング形成以前における静電
荷の放電用として配線部３４ｃ，３６ｄに突起部３７
ｌ，３７ｍを形成し、この突起部の配置位置として他層
の信号線のような導体パターンが形成されない位置を選
択することにより、放電によって生じた絶縁膜３８の損
傷等を介して信号線のような他層の導体パターンと走査
線３２ｃあるいは補助容量線３３ｄとがショートするこ
とを防ぐ構成とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はアクティブマトリッ
クス型液晶表示装置における走査線、信号線のような微
細な配線構造を有する表示装置およびその製造方法に関
する。

【０００２】

【従来の技術】近年、表示装置の中でも、特に液晶表示
装置においては、テレビ表示やグラフィックディスプレ
イ等を指向した大容量で高密度な表示装置の開発及び実
用化が盛んに為されている。

【０００３】液晶層を挟んで互いに対向して各画素を形
成する電極の間に電圧を時分割的に印加し、液晶層を駆
動し表示を行なう単純マトリックス型液晶表示装置のみ
ならず、近年は、さらなる高精細、高機能の画像表示の
実現を狙った表示装置として、ＭＩＭ（metal-insulato
r-metal ）ダイオードや薄膜トランジスタ（ＴＦＴ）を
スイッチング素子として用いたアクティブマトリックス
型の液晶表示パネルを用いた表示装置の開発が進めら
れ、実用化も為されている。

【０００４】このアクティブマトリックス型液晶表示装
置のような表示装置は、画像のコントラストが高く、画
像信号に対する表示の高速応答性に優れ、クロストーク
のない高品質な画像表示が可能であることから、これら
の特徴を生かして、テレビジョン用やＯＡ（オフィスオ
ートメーション）用などのディスプレイデバイスとして
多用されるようになってきており、その画素電極の配列
ピッチは１００μｍ程度と微細なものとなってきてい
る。しかもその画素数が約１００万画素という、超多画
素数の表示装置の開発も進められている。

【０００５】

【発明が解決しようとする課題】このようなアクティブ
マトリックス型液晶表示装置の普及を促進するために
は、製造歩留まりを向上させることによって価格を下げ
ることが必要である。製造歩留まりを向上させる手段と
しては幾つかあるが、その主要な手法の一つとして、製
造工程における電極または電極間の絶縁層の静電破壊に
起因した表示不良欠陥の発生率の低減があり、静電破壊
に対して従来から様々な対策が施されている。

【０００６】そのような従来の静電破壊対策を施したア
クティブマトリックス型液晶表示装置として例えばスイ
ッチング素子に薄膜トランジスタを用いたものにおい
て、ショートリングと呼ばれるリング状の導体パターン
をアレイ基板の周辺部に配設することで、全ての走査線
と補助容量線及び信号線を導通させる手法が知られてい
る。

【０００７】図１は製造工程の途中において、ショート
リングが形成された状態の従来のＴＦＴアレイ基板の概
略平面図を示す。図において、ガラス基板１０上には、
複数の走査線１１とこれらの走査線１１の間に平行に補
助容量線１２とが形成されている。この補助容量線１２
の上にはマトリクス状に配列された複数の画素電極１３
が補助容量線１２と絶縁されて設けられている。走査線
１１と補助容量線１２とに夫々直交する方向には複数の
信号線１４がこれらと絶縁されて形成される。これらの
配線それぞれには、走査線検査電極１５、給電電極１６
及び補助容量線検査電極１７が形成される。さらに走査
線１１と補助容量線１２と信号線１４とは、アレイ基板
の周辺部に形成されたショートリング１８により電気的
に接続される。

【０００８】このように、製造工程の途中において、全
ての走査線１１と補助容量線１２及び信号線１４をショ
ートリング１８によって導通させることで、製造される
アクティブマトリックス型液晶表示装置のＴＦＴアレイ
基板は、ショートリング形成後に静電気を帯電しても、
配線間に高い電位差が生じることを防ぐことができるの
で、静電破壊が生じない。

【０００９】しかしながら、実際には、ショートリング
形成前の工程において静電気の帯電が生じる場合も多
く、このような場合にも、配線間に高い電位差が生じる
ため、ＴＦＴアレイ基板上にショートリング形成工程ま
でに形成した配線構造物や絶縁膜などに静電破壊が生じ
てしまう。

【００１０】例えば、図８に示したショートリング１８
が形成される前の工程で、走査線１１、補助容量線１２
及びそれら配線に接続された各検査電極１５、１７が形
成される。この後に、他のパターンを形成するフォト・
エッチングを行なうためのレジストを基板１０上に塗布
した後、そのレジストの溶媒を蒸発させるために平面の
ステージ上で加熱が行なわれる。その加熱工程の後、例
えば図９に示したように、複数の搬送ローラー２１を備
えた搬送ベルト２２上で、ＴＦＴアレイ基板１０を、搬
送ベルト２２から浮上させながら移動させて次の工程へ
と移送する。この浮上して移送させる際、ＴＦＴアレイ
基板１０と搬送ベルト２２との間には剥離帯電により例
えば数千ボルトの静電気が帯電される。この際に図８に
示すように搬送ベルト２２に付属された金属アーム２３
によってＴＦＴアレイ基板１０の搬送位置が修正される
が、このときに金属アーム２３とＴＦＴアレイ基板１０
との接触によりにＴＦＴアレイ基板１０に蓄積されてい
た電荷が急激に金属アーム２３に向けて移動することに
起因して、ＴＦＴアレイ基板１０の配線構造物や絶縁膜
に静電破壊が生じる。

【００１１】即ち、図１０に示すように、ＴＦＴアレイ
基板１０の一部２４に数千ボルトのマイナスの静電気が
帯電し、これに接している金属アーム２３が接地レベル
に接続されていると、そのＴＦＴアレイ基板１０の帯電
部分２４と金属アーム２３との間を帯電電荷が急激に移
動する。

【００１２】このとき、例えば、ＴＦＴアレイ基板１０
の帯電部分２４に近接した位置に配置された走査線１１
ａや補助容量線１２ａ上の静電荷は、金属アーム２３と
の間に配置された走査線１１ｂを通過して層間絶縁膜な
どの絶縁膜内あるいは薄膜半導体層２６内を放電状態で
急峻に移動する。ここで、図１０にはその後の工程で形
成されるべき信号線１４ａの位置が２点鎖線で示されて
いる。

【００１３】この放電の結果、例えば図１１に示すよう
に、走査線１１ａと金属アーム２３との間に放電が生
じ、走査線１１ａの上に形成された絶縁膜２５および薄
膜半導体層２６には、放電が発生した部分に沿ってその
静電破壊によるピンホール状あるいは裂損状の損傷２７
が生じる。このような損傷２７上に後の工程で例えば図
１２に示す如く信号線１４ａが形成される場合には、損
傷２７を通して信号線１４ａと走査線１１ａの配線どう
しがショートするため、完成後の表示動作の際にこの部
分に対応した画素列に線欠陥などの表示不良が生じる。

【００１４】なお、上記のショートリングは表示動作を
妨げるため、アレイ基板完成の後にすべて切り離す必要
がある。また、ショートリング切り離し後は静電破壊に
よる表示不良が生じることを防止できない。

【００１５】さらに、上記のショートリングを用いる代
わりに、走査線および信号線の入力端子の隣接部分を製
造工程のときだけ互いに結合容量として形成することに
より、配線部分の静電荷を放電させて絶縁破壊を防止す
る方法がある。しかしながらこの方法でも結合容量部分
は、ショートリングと同様に、表示動作を妨げるため、
アレイ基板完成の後にすべて切り離す必要があり、やは
りその後の静電破壊による表示不良や製造コスト上昇の
一要因となる。

【００１６】そこで、本発明の目的は、ショートリング
形成前の工程やショートリング切り離し後においても帯
電した静電気に起因した静電破壊を防いで、表示不良品
の発生率を低減することによって製造歩留まりを向上さ
せて、信頼性の高いアクティブマトリクス型の液晶表示
装置のような表示装置を、良好な生産性で低コストに実
現することにある。

【００１７】

【課題を解決するための手段】本発明の表示装置は、第
１絶縁基板上に互いにほぼ平行に配置された複数の第１
電極配線と、前記第１電極配線に夫々スイッチ素子を介
して電気的に結合されマトリクス状に配置される複数の
画素電極とを含む第１電極基板と；第２絶縁基板上に配
置され前記画素電極に対向する対向電極を含む第２電極
基板と；前記画素電極と前記対向電極との間に保持され
る光変調層とを備え；隣接する前記第１電極配線の少な
くとも一方は他方に向かって少なくとも１個の放電突起
を有する。

【００１８】また、本発明の表示装置は、第１の絶縁性
基板上に互いに併設された複数の走査線および複数の補
助容量線と、該走査線および補助容量線が形成された層
とは異なる層に絶縁膜を介して配設され、前記走査線お
よび補助容量線と互いに交差するように配列された信号
線と、前記複数の走査線と前記複数の信号線とが互いに
交差して形成される各格子内ごとに配設された画素電極
と、を備えた画素電極アレイ基板と；前記画素電極アレ
イ基板に対向する対向電極が第２の絶縁性基板上に形成
された対向基板と；前記画素電極アレイ基板と前記対向
基板との間に保持される光変調層とを備えた表示装置に
おいて、平面的パターンを直角以下の鋭角に形成されて
おり、前記走査線に帯電する電荷および前記補助容量線
に帯電する電荷を隣り合う前記走査線と前記補助容量線
との間に非接触で放電可能に対向する突起部が、前記走
査線および前記信号線の両線が交差する部分を避けて前
記走査線と前記補助容量線とにそれぞれ形成される。

【００１９】また、前記突起部が、前記走査線および前
記補助容量線から延伸して前記画素電極が配列された領
域の外部の位置に形成された走査線用接続パッドおよび
補助容量線用接続パッドまたはこれに接続された走査線
検査用パッドおよび補助容量線検査用パッドに付設され
ている。

【００２０】また、上記の表示装置において、前記突起
部が、前記走査線用接続パッドの一角および前記補助容
量腺用接続パッドの一角であり、該一角どうしが互いに
前記走査線に帯電する電荷および前記補助容量線に帯電
する電荷を隣り合う前記走査線と前記補助容量線との間
に非接触で放電可能に対向配置されていることを特徴と
している。

【００２１】また、上記の表示装置において、前記突起
部の先端部における平面的形状が、３０度以上９０度以
下の角度の鋭角に形成されており、隣り合う突起部の先
端どうしの間が４μｍ以上２０μｍ以下の距離を隔てて
配置されていることを特徴としている。

【００２２】また、本発明の表示装置の製造方法は、第
１の絶縁性基板上に複数の走査線および複数の補助容量
線を形成し、該走査線および補助容量線が形成された層
とは異なる層に絶縁膜を介して前記走査線および補助容
量線と互いに交差するように信号線を形成し、前記複数
の走査線と前記複数の信号線とが互いに交差してなる各
格子内ごとに画素電極を配設して画素電極アレイ基板を
形成する工程と、前記画素電極アレイ基板に対して対向
電極を第２の絶縁性基板上に備えた対向基板を対向配置
し前記画素電極アレイ基板と前記対向基板との間に光変
調層を挟持させる工程と、を有する表示装置の製造方法
において、平面的パターンが直角以下の鋭角で、前記走
査線に帯電する電荷および前記補助容量線に帯電する電
荷を隣り合う前記走査線と前記補助容量線との間に非接
触で放電可能に対向する突起部を、前記走査線および前
記信号線の両線が交差する部分を避けて前記走査線と前
記補助容量線とにそれぞれ形成する工程を含むことを特
徴としている。

【００２３】また、上記の製造方法において、前記突起
部を、前記走査線および前記補助容量線からそれぞれ延
伸して前記画素電極が配列された領域の外部の位置に形
成された走査線用接続パッドおよび補助容量線用接続パ
ッドまたはこれに接続された走査線検査用パッドおよび
補助容量線検査用パッドに付設することを特徴としてい
る。

【００２４】一般に導体内の電荷分布は、その導体の外
部との境界面における曲率半径の小さい部分あるいは平
面的分布の場合はパターンの鋭角の小さい部分に集中す
る。従って、本発明に係る走査線及び補助容量線に形成
された突起部の先端に、それら走査線及び補助容量線の
電荷分布が集中する。この結果、互いに非接触で対向す
るパターンに配置された突起部どうしの間に強い電場が
形成されて、それらの間で放電が生じ易くなる。

【００２５】そして例えば配向膜のラビング配向処理の
際などに走査線及び補助容量線に電荷が畜積されるが、
この電荷が例えばＴＦＴアレイ基板の工程内移動時の搬
送の際などに作業者の手や搬送用金属アームとの接触で
急峻に移動する以前に、この突起部どうしの間で直ちに
放電が行なわれる。そして他の部分では放電は防止され
る。さらには、この突起部の配置位置としては他層の導
体パターンが形成されない位置に形成されているため、
放電によって生じた絶縁膜の損傷等を介して導体パター
ンと走査線および補助容量線とがショートすることは無
い。従って、静電破壊による層間ショートに起因した表
示不良品の発生を防ぐことができる。

【００２６】

【発明の実施の形態】以下、本発明に係る表示装置をア
クティブマトリックス型液晶表示装置に適用した実施例
を図面に基づいて詳細に説明する。図１はこの実施例に
より製造されたアクティブマトリックス型液晶表示装置
のＴＦＴアレイ基板の端部の一部を示す平面図であり、
ここでは走査線と補助容量線のみが示されている。

【００２７】ガラス基板のような透明な絶縁性基板３１
上に、複数の走査線３２ａ，３２ｂ，３２ｃ，…および
複数の補助容量線３３ａ，３３ｂ，３３ｃ，３３ｄ…が
平行して交互に隣り合うように配列される。走査線３２
ａ，３２ｂ，３２ｃには夫々走査線検査用パッド３４
ａ，３４ｂ，３４ｃおよび先端部に走査線接続パッド３
５ａ，３５ｂ，３５ｃが形成される。また、補助容量線
３３ａ，３３ｂ，３３ｃ、３３ｄにはその先端部分に補
助容量線接続用兼検査用パッド３６ａ，３６ｂ，３６
ｃ，３６ｄが形成される。

【００２８】隣り合った走査線検査用パッドと補助容量
線接続用兼検査用パッドとの間，すなわち、パッド３６
ａと３４ａ、３４ａと３６ｂ，３６ｂと３４ｂ，３４ｂ
と３６ｃ，３６ｃと３４ｃ，３４ｃと３６ｄそれぞれ
に、先端が６０度の鋭角のほぼ三角形で、互いに所定の
距離を隔てて非接触で対向するパターンに形成された突
起部３７ａ〜３７ｊが形成される。例えば、補助容量線
接続用兼検査用パッド３６ｄの突起部３７ｌと走査線検
査用パッド３４ｃの突起部３７ｍとは図６に示したよう
に、先端部の間隔ｄが１〜３ミクロン程度に形成され
る。しかもこの先端部に向かってテーパ部Ｔが形成され
る。このテーパ部Ｔはあとで説明するように製造工程に
おいてエッチングが行われる際に容易に形成できる。し
たがって、突起部３７ｌ，３７ｍの先端部分の対向面積
は極めて小さく、この部分の容量結合はほとんど無視で
きる値となっている。この間隔ｄは数千ボルトの静電気
の電圧により放電開始するが、液晶表示装置として完成
後に印加される数十ボルトの動作電圧によっては全く放
電が起こらないような寸法に設定される。なお図１の電
極構造が形成された後、図２に示すように接続パッド部
分を除いて絶縁層３８で被覆される。

【００２９】この後、あとで説明するが、走査線３２
ａ，３２ｂ，３２ｃや補助容量線３３ａ，３３ｂ，３３
ｃ、３３ｄに対して絶縁膜を隔てて交差するように信号
線が形成される。このように、この突起部３７ａ〜３７
ｍは先端部が避雷針のように尖っているので、この先端
部分に電荷が集中して放電が他の部位よりも発生し易く
なっている。つまり、この部分で電極に溜まった数千ボ
ルトの静電荷が放電されるので、後の工程で形成される
画面領域の信号線（図示せず）と絶縁膜を隔てて交差す
る走査線３２ａ，３２ｂ，３２ｃや補助容量線３３ａ，
３３ｂ，３３ｃ，３３ｄの他の部位よりも電荷が集中し
て放電が発生し易くなっている。したがって、他の部
分、例えば走査線３２ａ，３２ｂ，３２ｃや補助容量線
３３ａ，３３ｂ，３３ｃ、３３ｄの本体の部分、例え
ば、走査線３２ａにおけるゲート電極Ｇに相当する画像
表示部分では、それらの間やその上層または下層に絶縁
膜を隔てて交差して形成される信号線に対して静電荷が
絶縁膜を突き抜けて急激に放電するということが無い。
したがって画像表示エリア内部で、そのような電荷の急
激な移動に起因した絶縁膜の破損（ピンホール欠陥やそ
の他の裂損のような絶縁膜の損傷）の発生を極めて効果
的に解消することができる。

【００３０】しかも、ＴＦＴアレイ基板の製造工程にお
いて、ショートリングが形成される以前に信号線が形成
されるので、ショートリングが形成されていない段階で
は、走査線３２ａ，３２ｂ，３２ｃや補助容量線３３
ａ，３３ｂ，３３ｃ、３３ｄと信号線とは未だショート
リングで結ばれていない。従来はこの段階で走査線３２
ａ，３２ｂ，３２ｃおよび補助容量線３３ａ，３３ｂ，
３３ｃと信号線との間で蓄積された電荷の偏りが生じる
と、その電荷が急峻に走査線および補助容量線と信号線
との間を移動して、絶縁膜の損傷が発生していた。しか
し本実施例によれば、上記の如く突起部３７ａ〜３７ｍ
で電荷を放電させることができるので、特にショートリ
ングが形成されていない段階における従来のピンホール
欠陥やその他の裂損のような絶縁膜の損傷の発生を、極
めて効果的に解消することができる。

【００３１】前記したように、この突起部３７ａ〜３７
ｍは静電的に蓄積された電荷のような数千ボルトの高い
電圧の放電に対しては有効に作用する一方、一般に液晶
表示装置の表示装置の駆動用に用いられる高々２０〜３
０Ｖ程度で数ｍＡ程度の駆動電圧の印加に対しては、放
電を生じることはない。また、突起部３７ａ〜３７ｍは
ほとんど容量結合もないので、液晶表示装置として完成
した後でもこれらを基板から切り取る、あるいは除去す
る必要はない。従って、表示性能には何ら問題なく、高
い歩留まりで製造できるとともに、製品として完成後に
もＴＦＴアレイ基板上に突起部３７ａ〜３７ｍを残して
おくことができるので、ＴＦＴアレイ基板あるいは表示
装置の製品として完成した後にも、静電気の蓄積とその
移動に起因した表示装置の不良（故障）発生を防ぐこと
ができる。

【００３２】以下、図１、図２に示した電極構造を有す
るアクティブマトリックス型液晶表示装置のＴＦＴアレ
イ基板の製造プロセスを図３の製造プロセスフローなら
びに図４ないし図６の製造プロセスの所定のステップに
おける基板平面図に従って詳細に説明する。

【００３３】先ず、図３により製造プロセスの全体の流
れを説明する。最初のステップＳ１では用意された例え
ば０．７ｍｍ程度の薄いガラス基板上にゲート電極、走
査信号線、補助容量線、突起部を含むこれらの配線の検
査電極が形成される。図１、図２はこのステップＳ１に
おける電極構成を示しており、ＴＦＴアレイ基板の全体
としては図４に示したようになる。

【００３４】すなわち、ガラス絶縁基板３１上にスパッ
タ法によりＭｏ−Ｗ（モリブデン−タングステン）合金
膜を３００ｎｍ成膜した後これをフォト・エッチングに
より所定の形状に加工して、走査線３２ａ〜３２ｍ、ゲ
ート電極Ｇ、補助容量線３３ａ〜３３ｍ、及びそれぞれ
の配線に接続された走査線用検査電極３４ａ〜３４ｍ、
補助容量線検査電極３６ａ〜３６ｍを形成する。

【００３５】次に、図３のステップＳ２において図４に
示した中間製品に対して、走査線３２ａ〜３２ｍ及び補
助容量線３４ａ〜３４ｍのパターン検査、すなわち配線
３２ａ〜３２ｍ，３４ａ〜３４ｍ各々のオープン或いは
ショート検査を行なった後、シリコン酸化膜、ＳｉＯ_x
からなるゲート絶縁膜を４００ｎｍ厚で形成し、続い
て、ステップＳ３において、ＴＦＴのチャネル領域とな
る半導体層であるハイドロジェナイテッド・アモルファ
ス・シリコン膜、ａ−Ｓｉ：Ｈ膜を５０ｎｍ厚で夫々Ｃ
ＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔ
ｉｏｎ）法で基板３１全体に順次成膜する。そしてステ
ップＳ４で全体に窒化シリコン（シリコンナイトライ
ド）膜、ＳｉＮ_xからなるエッチング保護膜を同様にＣ
ＶＤ法によって２００ｎｍ厚で成膜した後、このエッチ
ング保護膜のみを所定の形状にフォト・エッチングによ
り加工する。

【００３６】続いて、ステップＳ５でＣＶＤ法によりｎ
⁺型ａ−Ｓｉ：Ｈ膜を５０ｎｍ厚で成膜する。その後、
ｎ⁺型ａ−Ｓｉ：Ｈ膜と共にその下にある前記のａ−Ｓ
ｉ：Ｈ膜を所定の形状に加工した後、ステップＳ６でＩ
ＴＯ（indium tin oxide）膜をスパッタ法で１００ｎｍ
厚で被膜し、これをフォト・エッチングにより加工し
て、図５に示すようにそれぞれゲート電極Ｇに対応した
位置に画素電極Ｐを形成する。

【００３７】そして、ステップＳ７において、走査線用
接続パッド３５ａ〜３５ｍおよび補助容量線用接続パッ
ド３６ａ〜３６ｍそれぞれに各給電電極３５ａ１〜３５
ｍ１，３６ａ１〜３６ｍ１を形成する。

【００３８】続いて、ステップＳ８において図６に示し
たように、走査線３２ａ〜３２ｍ及び補助容量線３４ａ
〜３４ｍに交差する方向でかつそれぞれゲート電極Ｇを
挟んで画素電極Ｐに対応した位置に複数の信号線３９
ａ，３９ｂ，３９ｃ，３９ｄ，３９ｅ，…を形成する。
この際、同時にすべての配線、電極を取り囲むようにガ
ラス基板３１の周囲に沿ってショートリング４０が形成
される。さらに、図６に示したように、ゲート電極Ｇと
画素電極Ｐとの間を接続するためにゲート電極Ｇが形成
され、ゲート電極Ｇと信号線３９ａとを接続するために
ソース電極Ｓが形成される。このショートリング４０は
複数の信号線３９ａ〜３９ｂと電気的に接続されてい
る。

【００３９】そして最後に、前記の構造物の上ほぼ全面
を覆うように配向膜（図示省略）を形成してアレイ基板
４１を完成する。さらに、このＴＦＴアレイ基板４１に
液晶保持用の隙間を有して対向配置させる対向基板（図
示省略）を、別のガラス絶縁基板上に共通電極としてＩ
ＴＯ膜を１００ｎｍ成膜して対向膜を形成して作製し、
この対向基板とＴＦＴアレイ基板４１とを両基板周囲に
封止材兼接着剤を配置して貼り合わせて、その基板隙間
に液晶層を注入し、アクティブマトリクス型液晶表示装
置の主要部が完成する。

【００４０】このような手法により、全ての走査線３２
ａ〜３２と補助容量線３３ａ〜３３ｍとは互いに放電用
の突起部を介して近接して形成し、信号線３９ａ〜３９
ｅをショートリング４０によって導通させることで、製
造されるアクティブマトリックス型液晶表示装置のＴＦ
Ｔアレイ基板４１はショートリング形成以前に静電気を
帯電しても配線間に高い電位差が生じることを防ぐこと
ができ、またショートリング除去後に静電気を帯電して
も放電用の突起部を介して放電するので、静電破壊が生
じない。

【００４１】図７は図６に示した実施例の変形例の回路
構成を示す。したがって説明を分かりやすくするために
図６の実施例と対応する部分は同一または類似の参照符
号を付してある。

【００４２】図７において、この変形例では２本のショ
ートリング４０Ａ、４０Ｂが互いに基板３１上で所定距
離をおいて形成される。内側のショートリング４０Ｂは
図６の実施例におけるショートリング４０に対応するも
ので、信号線３９ａは二つのトランジスタＴｒ１，Ｔｒ
２で形成されたトランスファゲートＴＧ１を介してショ
ートリング４０Ｂに接続される。同様に、走査線３２ａ
も二つのトランジスタＴｒ１，Ｔｒ２で形成されたトラ
ンスファゲートＴＧ２を介してショートリング４０Ｂに
接続される。同様に、補助容量線３３ａもトランスファ
ゲートＴＧ３を介してショートリング４０Ｂに接続され
る。

【００４３】走査線３２ａはスイッチングトランジスタ
ＴＦＴ１のゲートに接続され、スイッチングトランジス
タＴＦＴ１のソースは信号線３９ａに接続され、ドレイ
ンは画素電極Ｐに接続される。画素電極Ｐの下方には補
助容量線３３ａの幅広の容量形成部３３ａａが対応して
設けられる。なお、走査線３２ａ、３２ｂ，補助容量線
３３ａ、信号線３９ａはいずれもＯＬＢパッド（outer
lead bonding pad）４１に内側ショートリング４０Ｂの
外側で接続される。ＯＬＢパッド４１の他の端は外側シ
ョートリング４０Ａに接続される。

【００４４】トランスファゲートＴＧ１，ＴＧ２、ＴＧ
３はいずれもそのトランジスタのゲートにたとえば数百
ボルトの電圧が印加されると導通するが、動作電圧程度
の数十ボルトでは導通しないように設計されているの
で、製造工程の途中で静電気により高い電圧が生じると
静電荷をショートリング４０Ｂに逃がす働きを持つ。し
たがってこのトランスファゲートＴＧ１，ＴＧ２、ＴＧ
３は製造工程終了後に除去することなく製品中に組み込
まれてもなんら差支えない。ただし外側のショートリン
グ４０Ａは製造工程の最後に破線Ｃで示した位置でガラ
ス基板３１をカットしてＯＬＢパッド４１のすぐ外側で
カットされる。

【００４５】なお、図６の実施例において、上記の突起
部３７ａ〜３７ｎは駆動回路との接続をとるために基板
３１の周辺部に形成された走査線接続パッド３５ａ〜３
５ｍと補助容量線接続用兼検査用パッド３６ａ〜３６ｍ
との間に付設してもよいことは言うまでもない。あるい
は、走査線接続パッド３５ａ〜３５ｍや補助容量接続用
兼検査用パッド３６ａ〜３６ｍそれぞれのコーナー部分
を、上記の突起部３７ａ〜３７ｍと同様に直角以下の鋭
角に形成するとともにそれらの互いの間の距離を上記の
如く数μｍの範囲内で適宜に形成する。

【００４６】なお、図６において、補助容量線接続用兼
検査用パッド３６ａ〜３６ｍは、接続配線４３に対して
絶縁膜に穿設されたコンタクトホール３６ａ１〜３６ｍ
１を通して接続されている。

【００４７】本発明の表示装置は、その製造工程を殆ど
従来の工程から変更する必要がなく、突起部を上記のよ
うに巧妙な構造にパターン形成するだけでよいので、そ
の製造も極めて簡易に行なうことができる。

【００４８】なお、上記の突起部の先端テーパ部Ｔにお
ける平面的形状は、３０度以上９０度以下の角度の鋭角
に形成することが望ましい。また、隣り合う突起部の先
端どうしの間の距離は、１μｍ以上２０μｍ以下に形成
することが望ましい。

【００４９】上記実施例においては、本発明の技術を液
晶表示装置に適用した場合の一実施例を示したが、本発
明の適用はこれのみには限定されないことは言うまでも
ない。この他にも、例えばＥＬディスプレイやプラズマ
ディスプレイなど、走査線と信号線とが絶縁膜を隔てて
交差するように配置されており、それらに静電的に蓄積
された電荷の移動に起因して従来は破損が生じていた表
示装置に対して、特に好適である。

【００５０】

【発明の効果】以上、詳細な説明で明示したように、本
発明によれば、ショートリング形成前の工程やショート
リング切り離し後においても帯電した静電気に起因した
静電破壊を防いで、表示不良品の発生率を低減すること
によって製造歩留まりを向上させて、信頼性の高いアク
ティブマトリクス型の液晶表示装置のような表示装置
を、良好な生産性で低コストに実現することができる。

【図面の簡単な説明】

【図１】本発明に係るアクティブマトリックス型液晶表
示装置のＴＦＴアレイ基板上における放電突起部を中心
として示す拡大平面図である。

【図２】図１に示した放電突起部の部分の断面構造を示
す図。

【図３】図１の実施例に係る液晶表示装置の製造プロセ
スフローを示す図である。

【図４】この実施例の液晶表示装置の一つの製造工程に
おけるＴＦＴアレイ基板の概略平面図を示す図である。

【図５】この実施例の液晶表示装置の他の製造工程にお
けるＴＦＴアレイ基板の概略平面図を示す図である。

【図６】この実施例に係る液晶表示装置に用いられるさ
らに他の製造工程におけるＴＦＴアレイ基板の、ショー
トリングを切り離す以前の構造の概要を示す平面図であ
る。

【図７】図６に示す製造工程におけるＴＦＴアレイ基板
上のおけるショートリングと回路構成素子の配置関係を
示す回路配置図。

【図８】従来のショートリングを用いた液晶表示装置の
製造プロセスにおけるＴＦＴアレイ基板の概略平面図を
示す図である。

【図９】液晶表示装置の製造プロセスにおける搬送系上
で、ＴＦＴアレイ基板が金属アームによって位置修正さ
れる状態を示す図である。

【図１０】ＴＦＴアレイ基板上に静電的に帯電した電荷
が、金属アームの接触によりこれに向かって急峻に移動
する状態を示す概念図である。

【図１１】従来の表示装置の製造工程において静電荷の
放電によって絶縁膜が損傷して生じたピンホール欠陥を
示す図。

【図１２】図１１に示したピンホール欠陥を通して走査
線と信号線とがショート不良となった状態を示す図であ
る。

【符号の説明】

３１…ガラス基板、３２ｃ…走査線、３３ｄ…補助容量線、３４ｃ…走査線検査用パッド、３６ｄ…補助容量線検査用パッド、３７ｌ…放電用突起部、３７ｍ…放電用突起部、Ｔ…テーパ部、ｄ…放電ギャップ。３８…絶縁層。

Claims

【特許請求の範囲】

【請求項１】第１絶縁基板上に互いにほぼ平行に配置
された複数の第１電極配線と、前記第１電極配線に夫々
スイッチ素子を介して電気的に結合されマトリクス状に
配置される複数の画素電極とを含む第１電極基板と；第
２絶縁基板上に配置され前記画素電極に対向する対向電
極を含む第２電極基板と；前記画素電極と前記対向電極
との間に保持される光変調層とを備え；隣接する前記第
１電極配線の少なくとも一方は他方に向かって少なくと
も１個の放電突起を有する、表示装置。
【請求項２】さらに前記第１電極配線群と絶縁膜を介
してほぼ直交する方向に設けられている第２電極配線を
有する請求項１に記載の表示装置。
【請求項３】前記第１電極配線群は走査線群を含み、
第２の電極配線群は信号線群を含む、請求項２に記載の
表示装置。
【請求項４】前記第１電極配線群は走査線群および補
助容量線群を含み、交互に隣接する前記第１電極配線群
の一方が走査線であり、他方が補助容量線である、請求
項３に記載の表示装置。
【請求項５】前記第１電極配線群は信号線群を含み、
第２の電極配線群は走査線群を含む、請求項２に記載の
表示装置。
【請求項６】第１の絶縁性基板上に形成された複数の
走査線および複数の補助容量線と、該走査線および補助
容量線が形成された層とは異なる層に絶縁膜を介して配
設され、前記走査線および補助容量線と互いに交差する
ように配列された信号線と、前記複数の走査線と前記複
数の信号線とが互いに交差して形成される各格子内ごと
に配設された画素電極と、を備えた画素電極アレイ基板
と；前記画素電極アレイ基板に対向する対向電極が第２
の絶縁性基板上に形成された対向基板と；前記画素電極
アレイ基板と前記対向基板との間に保持される光変調層
とを備えた表示装置において、平面的パターンを直角以下の鋭角に形成されており、前
記走査線に帯電する電荷および前記補助容量線に帯電す
る電荷を隣り合う前記走査線と前記補助容量線との間に
非接触で放電可能に対向する突起部が、前記走査線およ
び前記信号線の両線が交差する部分を避けて前記走査線
と前記補助容量線とにそれぞれ形成されている、表示装
置。
【請求項７】前記突起部が、前記走査線および前記補
助容量線からそれぞれ延伸して前記画素電極が配列され
た領域の外部の位置に形成された走査線用接続パッドお
よび補助容量線用接続パッドまたはこれに接続された走
査線検査用パッドおよび補助容量線検査用パッドに付設
されている、請求項６記載の表示装置。
【請求項８】前記突起部が、前記走査線用接続パッド
の一角および前記補助容量線用接続パッドの一角であ
り、該一角どうしが互いに前記走査線に帯電する電荷お
よび前記補助容量線に帯電する電荷を隣り合う前記走査
線と前記補助容量線との間に非接触で放電可能に対向配
置されている請求項７記載の表示装置。
【請求項９】前記突起部の先端部における平面的形状
が、３０度以上９０度以下の鋭角に形成されており、隣
り合う突起部の先端どうしの間が１μｍ以上２０μｍ以
下の距離を隔てて配置されている請求項７記載の表示装
置。
【請求項１０】前記光変調層が液晶層を含む請求項７
に記載の表示装置。
【請求項１１】第１の絶縁性基板上に複数の走査線お
よび複数の補助容量線を形成し、該走査線および補助容
量線が形成された層とは異なる層に絶縁膜を介して前記
走査線および補助容量線と互いに交差するように信号線
を形成し、前記複数の走査線と前記複数の信号線とが互
いに交差してなる各格子内ごとに画素電極を配設して画
素電極アレイ基板を形成する工程と、前記画素電極アレ
イ基板に対して対向電極を第２の絶縁性基板上に備えた
対向基板を対向配置し前記画素電極アレイ基板と前記対
向基板との間に光変調層を狭持させる工程と、を有する
表示装置の製造方法において、平面的パターンが直角以下の鋭角で、前記走査線に帯電
する電荷および前記補助容量線に帯電する電荷を隣り合
う前記走査線と前記補助容量線との間に非接触で放電可
能に対向する突起部を、前記走査線および前記信号線の
両線が交差する部分を避けて前記走査線と前記補助容量
線とにそれぞれ形成する工程を含む表示装置の製造方
法。
【請求項１２】前記突起部を、前記走査線および前記
補助容量線からそれぞれ延伸して前記画素電極が配列さ
れた領域の外部の位置に形成された走査線用接続パッド
および補助容量線用接続パッドまたはこれに接続された
走査線検査用パッドおよび補助容量線検査用パッドに付
設する請求項１１に記載の表示装置の製造方法。