JP4777334B2 - 液晶表示装置及びその製造方法 - Google Patents

Description

本発明は、液晶表示装置に関するもので、特に、データラインのオープン不良をリペアすることができる液晶表示装置及びその製造方法に関するものである。

一般的な液晶表示装置は、液晶の電気的及び光学的特性を用いて画像を表示する液晶パネルと、この液晶パネルに駆動信号を印加する駆動部とに区分される。

液晶パネルは、所定間隔を有して合着された第１及び第２基板と、前記第１及び第２基板の間に形成された液晶層とを含んで構成される。液晶パネルの製造工程は、第１基板に薄膜トランジスタを形成する薄膜トランジスタアレイ工程と、第２基板にカラーフィルタを形成するカラーフィルタアレイ工程とに区分される。薄膜トランジスタアレイが形成された第１基板と、カラーフィルタアレイが形成された第２基板とがセル工程を経て液晶層を挟んで互いに合着されることで、液晶パネルが完成される。

完成された液晶パネルには、検査工程を通して不良可否が判断される。判断結果、良品と選別された液晶パネルの外側に偏光板をそれぞれ付着した後、駆動回路を連結することで、液晶表示装置が完成される。

ここで、液晶パネルの検査工程においては、液晶パネルにテスト画面を表示することで不良画素の有無を検出する。また、薄膜トランジスタアレイ工程後、検査装備を通して薄膜トランジスタ基板の不良可否を検出する。液晶パネルまたは薄膜トランジスタ基板で発生する不良としては、画素不良及びデータラインのオープン不良が代表的である。このとき、画素不良は、点単位で発生するので、複数個が発生する場合にも使用者に認識されず、液晶パネルが不良品として見なされない反面、データラインのオープン不良は、ライン単位で発生するので、一個が発生する場合にも、液晶パネルが不良品として見なされ、液晶表示装置の製造収率が低下するという問題点がある。

したがって、本発明は、上記のような従来の問題点を解決するためのもので、その目的は、データラインのオープン不良をリペアすることができる液晶表示装置及びその製造方法を提供することにある。

上記の目的を達成するために、本発明の一特徴による液晶表示装置は、基板上に画素領域を定義する複数のゲートライン及びデータラインと、前記ゲートラインとデータラインとの交差領域に形成される薄膜トランジスタと、前記画素領域に形成され、前記薄膜トランジスタと接続される画素電極と、前記データラインと並んで形成され、前記画素電極の両側部と重畳される第１共通電極及び第２共通電極と、前記各画素領域で前記第１共通電極を分離させる第１共通電極のオープン部と、オープンされたデータラインの両側部及び隣接した前記画素電極に重畳され、溶接ポイントを通して前記オープンされたデータラインと接続される連結電極と、前記連結電極と接続される第１部分と、前記薄膜トランジスタと接続される第２部分とに前記画素電極を分離し、前記第１共通電極のオープン部を経由するカッティングラインとを含む。

本発明の他の特徴による液晶表示装置の製造方法は、基板上で画素領域を定義する複数のゲートライン及びデータラインを形成する段階と、前記ゲートラインとデータラインとの交差領域に薄膜トランジスタを形成する段階と、前記画素領域に前記薄膜トランジスタと接続される画素電極を形成する段階と、前記データラインと並んで形成され、前記画素電極の両側部と重畳される第１共通電極及び第２共通電極を形成する段階と、前記各画素領域で前記第１共通電極を分離させる第１共通電極のオープン部を形成する段階と、オープンされたデータラインの両側部及び隣接した前記画素電極に重畳されるように連結電極を形成する段階と、前記オープンされたデータラインと前記連結電極とを溶接ポイントを通して電気的に連結する段階と、前記画素電極に第１共通電極のオープン部を経由するカッティングラインを形成する段階と、前記カッティングラインによって、前記連結電極と接続された第１部分と前記薄膜トランジスタと接続された第２部分とに前記画素電極を分離する段階とを含む。

本発明に係る液晶表示装置及びそのリペア方法には、次のような効果がある。

第一に、データラインのオープン不良が発生したとき、オープン領域を挟んで分離されたデータラインを連結するための連結電極を形成することで、断線不良をリペアして液晶表示装置の収率及び生産性を向上させることができる。

第二に、第１共通電極をオープンして形成し、画素電極のレーザーカッティングラインが第１共通電極のオープン部を経由するように構成することで、レーザーカッティング時における第１共通電極及び画素電極のショートを防止することができる。

第三に、レーザーカッティングで分離された画素電極と前段ゲートラインとをレーザーで照射して電気的に連結し、該当の画素を暗点化させることで、データラインのリペアによる画素不良を防止することができる。

以下、添付の図面を参考にして、本発明の実施例に係る液晶表示装置及びその製造方法を詳細に説明する。

図１は、本発明の第１実施例に係る液晶表示装置の薄膜トランジスタ基板を示した平面図である。

図１に示した薄膜トランジスタ基板は、第１基板上に形成される複数個のゲートラインＧＬと、ゲート絶縁膜を挟んでゲートラインＧＬと交差形成されて画素領域を定義する複数個のデータラインＤＬと、ゲートラインＧＬとデータラインＤＬとの交差部分に形成される薄膜トランジスタ（ＴＦＴ）と、各画素領域に形成されて薄膜トランジスタ（ＴＦＴ）と接続される画素電極５０とを含んで構成される。

薄膜トランジスタ（ＴＦＴ）は、ゲートラインＧＬから分岐されるゲート電極１２と、ゲート電極１２が形成された第１基板の全面に形成されるゲート絶縁膜と、ゲート絶縁膜上にゲート電極１２と重畳されるように形成される半導体層１６と、データラインＤＬから分岐されて半導体層１６上に形成されるソース電極１８ａと、ソース電極１８ａと対向して半導体層１６上に形成されるドレーン電極１８ｂとを含んで構成される。ここで、半導体層１６は、データラインＤＬとも重畳されながら延長される。

画素電極５０は、保護膜上に形成され、保護膜を貫通するコンタクトホール４０を通してドレーン電極１８ａと接続される。また、画素電極５０は、ゲート絶縁膜及び保護膜を挟んで前段ゲートラインＧＬ'と重畳され、第１ストレージキャパシタＣｓｔ１を形成する。

そして、薄膜トランジスタ基板は、共通ライン２０と、この共通ライン２０からデータラインＤＬの両側部と並んで伸張される第１及び第２共通電極２０ａ，２０ｂとをさらに備える。

共通ライン２０は、ゲート絶縁膜及び保護膜を挟んで画素電極５０と重畳され、第２ストレージキャパシタＣｓｔ２を形成する。これによって、第１及び第２キャパシタＣｓｔ１，Ｃｓｔ２が並列に接続された構造でストレージキャパシタ容量が増加するので、画素電極５０の電圧が安定的に維持される。データラインＤＬの両側部に形成される第１及び第２共通電極２０ａ，２０ｂは、ダミー電極２１に連結され、画素電極５０の両側部と重畳されることで、データラインＤＬと画素電極５０との間における光漏れを防止し、第２基板との合着マージンを増加させる。

薄膜トランジスタ基板が完成されると、液晶層を有する検査装備を用いて不良検査を行う。薄膜トランジスタ基板の不良検査では、完成された薄膜トランジスタ基板上に液晶層を有する検査装備、すなわち、モジュレータを位置させた後、薄膜トランジスタ基板にテスト信号を供給し、モジュレータを通してテスト画像を表示することで、不良画素及び不良ライン有無を検査する。

ここで、データラインオープン不良が検出されると、データラインＤＬのオープン領域を挟んで、分離されたデータラインと重畳されるようにレーザーＣＶＤ法（Ｌａｓｅｒ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を用いて"Ｃ"字状の連結電極２８を形成する。連結電極２８は、隣接した画素電極５０と重畳されるように形成される。

次いで、分離されたデータラインＤＬと連結電極２８の第１及び第２重畳部にレーザーをそれぞれ照射し、連結電極２８及びデータラインＤＬを溶接させることで、データラインＤＬと連結電極２８が第１及び第２溶接ポイント２６ａ，２６ｂを通して電気的に接続される。その結果、分離されたデータラインＤＬは、連結電極２８を通して接続される。

しかしながら、データラインＤＬと連結された連結電極２８は、画素電極５０の第１部分５０ａと接触するので、データラインＤＬの信号が歪曲される憂いがある。これを補完するために、連結電極２８と接触した画素電極５０の第１部分５０ａを、レーザーカッティング（Ｌａｓｅｒ Ｃｕｔｔｉｎｇ）ライン３０を通して薄膜トランジスタ（ＴＦＴ）と接続された第２部分５０ｂと分離する。

また、画素電極５０の第２部分５０ｂは、薄膜トランジスタ（ＴＦＴ）を通して駆動可能であるが、他の正常画素電極より面積が減少し、同一電圧対比輝度偏差を誘発してしまう。このような問題点を解決するために、画素電極５０の第２部分５０ｂと重畳された前段ゲートラインＧＬ'にレーザーを照射し、画素電極５０の第２部分５０ｂを前段ゲートラインＧＬ'と溶接させることで、画素電極５０の第２部分５０ｂと前段ゲートラインＧＬ'とが溶接ポイント２２を通して電気的に連結される。これによって、画素電極５０の第２部分５０ｂにはゲート信号が印加される。ゲート信号としては、ほとんどの時間の間ゲートロー電圧が印加されるので、画素電極５０の第２部分５０ｂにも共通電圧と電圧差の大きいゲートロー電圧が印加され、この画素は、ブラックを表示して暗点化される。

上記のように、本発明の第１実施例に係る液晶表示装置によると、データラインのオープン不良を連結電極を用いてリペアすることができる。

図面に示していないが、薄膜トランジスタ基板は、液晶層を挟んでカラーフィルタ基板と合着される。カラーフィルタ基板は、第２基板において画素領域を除いた部分の光を遮断するためのブラックマトリックス層と、カラー色相を表現するためのＲ、Ｇ、Ｂカラーフィルタ層と、カラーフィルタ層上に共通電圧を供給する共通電極とを備えている。

図２は、本発明の第２実施例に係る液晶表示装置の薄膜トランジスタ基板を示した平面図である。図２に示した薄膜トランジスタ基板は、図１に示した薄膜トランジスタ基板と対比して、第１共通電極の構造を除けば同一の構成要素を備えているので、重複された構成要素に対する説明は省略する。

図２を参照すると、第１共通電極２０ａは、データラインＤＬに対して平行で、所定部位がオープンされて形成される。第１共通電極２０ａのオープン領域は、画素電極５０の第１部分５０ａ及び第２部分５０ｂを分離するレーザーカッティング領域３０と重畳される。その結果、データラインＤＬのオープン不良が発生した場合、連結電極２８の形成後、画素電極５０上のレーザーカッティング時における第１共通電極２０ａと画素電極５０のショートを防止することができる。

図３Ａ乃至図３Ｄは、図２のＩ-Ｉ’〜II-II’線に沿った薄膜トランジスタ基板を示した工程断面図である。図３Ａ乃至図３Ｄに示していない構成要素は、図２を参照すればよい。

図３Ａを参照すると、ゲート電極１２及び第１共通電極２０ａは、図２に示したゲートラインＧＬ、共通ライン２０、第２共通電極２０ｂと一緒に形成される。

具体的に、第１基板上にゲート金属層がスパッタリングなどの蒸着方法で形成される。次いで、第１マスクを用いたフォトリソグラフィ工程及びエッチング工程でゲート金属層がパターニングされ、ゲートラインＧＬ、ゲート電極１２、共通ライン２０、第１及び第２共通電極２０ａ，２０ｂが形成される。このとき、第１共通電極２０ａは、オープン部を有して分離形成される。

ゲート金属層の材料としては、モリブデン（Ｍｏ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、モリブデン合金（Ｍｏ ａｌｌｏｙ）、銅（Ｃｕ）などが用いられる。

図３Ｂを参照すると、ゲート電極１２上にゲート絶縁膜１４、半導体層１６、ソース及びドレーン電極１８ａ，１８ｂが順次形成される。

具体的に、ゲート電極１２を含む第１基板の全面に、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などの蒸着方法でゲート絶縁膜１４、非晶質シリコン（ａ−Ｓｉ）層及び不純物（ｎ＋）がドーピングされた非晶質シリコン層が順次形成される。次いで、ソース／ドレーン金属層がスパッタリングなどの蒸着方法で形成された後、第２マスクを用いたフォトリソグラフィ工程及びエッチング工程によってパターニングされ、活性層１６ｂ及びオーミックコンタクト層１６ａからなる半導体層１６、データラインＤＬ、ソース及びドレーン電極１８ａ，１８ｂが形成される。

このとき、ソース電極１８ａ及びドレーン電極１８ｂとオーミックコンタクト層１６ａとの電気的な分離のために、回折露光またはハーフトーンマスク（ｈａｌｆ−ｔｏｎｅ ｍａｓｋ）が用いられる。

ゲート絶縁膜１４の材料としては、酸化シリコン（ＳｉＯｘ）または窒化シリコン（ＳｉＮｘ）などの無機絶縁物質が用いられる。ソース／ドレーン金属層１８の材料としては、モリブデン（Ｍｏ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、モリブデン合金（Ｍｏ ａｌｌｏｙ）、銅（Ｃｕ）などが用いられる。

図３Ｃを参照すると、ソース及びドレーン電極１８ａ，１８ｂ上に、コンタクトホール４０を含む保護膜４２が形成される。

すなわち、ソース及びドレーン電極１８ａ，１８ｂ上に保護膜４２が形成された後、第３マスクを用いたフォトリソグラフィ工程及びエッチング工程によってパターニングされ、ドレーン電極１８ｂを露出させるコンタクトホール４０が形成される。保護膜４２は、ゲート絶縁膜１４などの無機絶縁物質がＰＥＣＶＤなどの蒸着方法で蒸着されて形成されるか、誘電常数の小さいアクリル系有機化合物、ＢＣＢ（ベンゾシクロブテン）またはＰＦＣＢ（パーフルオロシクロブタン）などの有機絶縁物質がスピンまたはスピンレスなどのコーティング方法でコーティングされて形成される。

図３Ｄを参照すると、保護膜４２上に、ドレーン電極１８ｂと電気的に連結される画素電極５０が形成される。

具体的に、保護膜４２上に透明導電物質が蒸着された後、第４マスクを用いたフォトリソグラフィ工程及びエッチング工程によってパターニングされ、ドレーン電極１８ｂと電気的に連結される画素電極５０が形成される。画素電極５０は、ゲート絶縁膜１４及び保護膜４２を挟んで共通ライン２０、第１共通電極２０ａ及び第２共通電極２０ｂと重畳され、前段ゲートラインＧＬ'とも重畳されて形成される。透明導電物質としては、インジウムスズ酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ:ＩＴＯ）、スズ酸化物（Ｔｉｎ Ｏｘｉｄｅ:ＴＯ）、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ:ＩＺＯ）またはインジウムスズ亜鉛酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ:ＩＴＺＯ）などが用いられる。

上記のように完成された薄膜トランジスタ基板の不良検査時、データラインオープン不良が検出されると、これによるリペア工程が必要となる。

図４Ａ及び図４Ｃは、図２に示した本発明のデータラインリペア工程を示した断面図である。

図２及び図４Ａを参照すると、オープンされたデータラインＤＬの両側部と重畳される連結電極２８が、保護膜４２上にレーザーＣＶＤ法（Ｌａｓｅｒ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）で形成される。このとき、連結電極２８は、隣接した画素電極５０側に突出され、その画素電極５０上に重畳された"Ｃ"字状に形成される。また、連結電極２８は、画素電極５０上で第１共通電極２０ａと重畳されるが、第１共通電極２０ａのオープン部とは重畳されない。

図４Ｂを参照すると、連結電極２８とデータラインＤＬとの重畳部をレーザーで照射して溶接させることで、第１及び第２溶接ポイント２６ａ，２６ｂを通してデータラインＤＬと連結電極２８とが連結される。

図４Ｃを参照すると、連結電極２８と接触した画素電極の第１部分５０ａと、薄膜トランジスタ（ＴＦＴ）と接続された画素電極５０の第２部分５０ｂが、レーザーカッティングライン３０を通して分離される。レーザーカッティングライン３０は、連結電極２８の外郭に沿って"Ｃ"字状に形成される。このとき、レーザーカッティングライン３０は、連結電極２８の上部では第１共通電極２０ａと重畳されない画素電極５０を経由し、連結電極２８の下部では第１共通電極２０ａのオープン部と重畳された画素電極５０を経由する。したがって、第１共通電極２０ａと画素電極５０とのショートを防止することができる。

また、画素電極５０の第２部分５０ｂは、他の正常画素電極より面積が小さいので、同一電圧対比輝度偏差が発生してしまう。これを防止するために、画素電極の第２部分５０ｂと重畳された前段ゲートラインＧＬ'をレーザーで照射して電気的に連結することで、画素電極５０の第２部分５０ｂに位置した画素がブラックを表示するように暗点化させる。このような暗点化は、レーザー溶接で連結電極とデータラインとを接続させた後、レーザーカッティング工程を行う前にも可能である。

以上説明した本発明は、上述した実施例及び添付された図面に限定されるものでなく、本発明の技術的思想を逸脱しない範囲内で多様に置換、変形及び変更可能であることが、本発明の属する技術分野で通常の知識を有する者にとって明白であろう。

本発明の第１実施例に係る液晶表示装置を示した平面図である。 本発明の第２実施例に係る液晶表示装置を示した平面図である。 図２のＩ-Ｉ’〜II-II’線に沿った液晶表示装置の工程断面図である。 図２のＩ-Ｉ’〜II-II’線に沿った液晶表示装置の工程断面図である。 図２のＩ-Ｉ’〜II-II’線に沿った液晶表示装置の工程断面図である。 図２のＩ-Ｉ’〜II-II’線に沿った液晶表示装置の工程断面図である。 図２のII〜II'及びIII〜III'線に沿った本発明に係る液晶表示装置のデータラインのリペア工程断面図である。 図２のII〜II'及びIII〜III'線に沿った本発明に係る液晶表示装置のデータラインのリペア工程断面図である。 図２のII〜II'及びIII〜III'線に沿った本発明に係る液晶表示装置のデータラインのリペア工程断面図である。

符号の説明

１２ ゲート電極
１４ ゲート絶縁膜
１８ａ，１８ｂ ソース、ドレーン電極
２０ａ，２０ｂ 共通電極
２２，２６ａ，２６ｂ 溶接ポイント
２４ 半導体層
２８ 連結電極
３０ レーザーカッティングライン
４０ コンタクトホール
５０ 画素電極

Claims (9)

1. 基板上で画素領域を定義する複数のゲートライン及びデータラインと、
   前記ゲートラインとデータラインとの交差領域に形成される薄膜トランジスタと、
   前記画素領域に形成され、前記薄膜トランジスタと接続され、前段ゲートラインと重畳されて形成される画素電極と、
   前記データラインと並んで形成され、前記画素電極の両側部と重畳される第１共通電極及び第２共通電極と、
   前記各画素領域で前記第１共通電極を分離させる第１共通電極のオープン部と、
   オープンされたデータラインの両側部及び隣接した前記画素電極に重畳され、溶接ポイントを通して前記オープンされたデータラインと接続される連結電極と、
   前記連結電極と接続される第１部分と、前記薄膜トランジスタと接続される第２部分とに前記画素電極を分離し、前記第１共通電極と重畳されず、前記第１共通電極のオープン部と重畳しているカッティングラインと、
   前記画素電極の第２部分にゲートロー電圧が印加されるように前記画素電極の第２部分と前記前段ゲートラインとを電気的に接続させる溶接ポイントと、を含むことを特徴とする液晶表示装置。
2. 前記連結電極は、Ｃ字状に形成されることを特徴とする請求項１に記載の液晶表示装置。
3. 前記ゲートラインと並んで形成され、前記第１共通電極及び第２共通電極と接続される共通ラインをさらに備えることを特徴とする請求項１に記載の液晶表示装置。
4. 前記カッティングラインは、前記連結電極の外郭に沿って形成されることを特徴とする請求項１に記載の液晶表示装置。
5. 基板上で画素領域を定義する複数のゲートライン及びデータラインを形成する段階と、
   前記ゲートラインとデータラインとの交差領域に薄膜トランジスタを形成する段階と、
   前記画素領域に前記薄膜トランジスタと接続され、前段ゲートラインと重畳される画素電極を形成する段階と、
   前記データラインと並んで形成され、前記画素電極の両側部と重畳される第１共通電極及び第２共通電極を形成する段階と、
   前記各画素領域で前記第１共通電極を分離させる第１共通電極のオープン部を形成する段階と、
   オープンされたデータラインの両側部及び隣接した画素電極に重畳されるように連結電極を形成する段階と、
   前記オープンされたデータラインと前記連結電極とを溶接ポイントを通して電気的に連結する段階と、
   前記画素電極に前記第１共通電極と重畳されず、第１共通電極のオープン部と重畳しているカッティングラインを形成する段階と、
   前記カッティングラインによって、前記連結電極と接続された第１部分と前記薄膜トランジスタと接続された第２部分とに前記画素電極を分離する段階と、
   前記画素電極の第２部分にゲートロー電圧が印加されるように前記画素電極の第２部分と前記前段ゲートラインとを電気的に接続させる段階と、を含むことを特徴とする液晶表示装置の製造方法。
6. 前記画素電極の第２部分と前記前段ゲートラインとを電気的に接続させる段階は、前記レーザーカッティング前後に行われることを特徴とする請求項５に記載の液晶表示装置の製造方法。
7. 前記連結電極は、Ｃ字状に形成されることを特徴とする請求項５に記載の液晶表示装置の製造方法。
8. 前記連結電極は、レーザーＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって形成されることを特徴とする請求項６に記載の液晶表示装置の製造方法。
9. 前記カッティングラインは、前記連結電極の外郭に沿って形成されることを特徴とする請求項５に記載の液晶表示装置の製造方法。

Images