KR100558716B1 - 액정표시패널 및 그 제조 방법 - Google Patents

액정표시패널 및 그 제조 방법 Download PDF

Info

Publication number
KR100558716B1
KR100558716B1 KR1020030071394A KR20030071394A KR100558716B1 KR 100558716 B1 KR100558716 B1 KR 100558716B1 KR 1020030071394 A KR1020030071394 A KR 1020030071394A KR 20030071394 A KR20030071394 A KR 20030071394A KR 100558716 B1 KR100558716 B1 KR 100558716B1
Authority
KR
South Korea
Prior art keywords
gate
line
transparent conductive
pad
conductive film
Prior art date
Application number
KR1020030071394A
Other languages
English (en)
Other versions
KR20050035676A (ko
Inventor
장윤경
남승희
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030071394A priority Critical patent/KR100558716B1/ko
Priority to US10/962,544 priority patent/US7220611B2/en
Priority to CNB2004100837031A priority patent/CN100371819C/zh
Publication of KR20050035676A publication Critical patent/KR20050035676A/ko
Application granted granted Critical
Publication of KR100558716B1 publication Critical patent/KR100558716B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 마스크 공정 수를 절감함과 아울러 쇼팅바와 패드를 연결하는 쇼팅라인의 부식을 방지할 수 있는 액정표시패널 및 그 제조 방법에 관한 것이다.
본 발명에 따른 액정표시패널은 기판 상에 절연되게 형성된 게이트라인 및 데이터라인, 상기 게이트라인 및 데이터라인의 교차부에 형성되는 박막트랜지스터, 상기 박막트랜지스터와 접속된 화소전극, 상기 박막트랜지스터를 보호하기 위한 보호막, 상기 게이트라인 및 데이터라인 중 적어도 어느 하나와 접속되며 투명도전막으로 형성된 패드를 가지며 상기 기판 측면으로 상기 투명도전막이 노출된 박막트랜지스터 어레이 기판과; 상기 박막트랜지스터 어레이 기판과 대향되어 합착되는 칼라필터 어레이 기판을 구비하며; 상기 보호막은 상기 칼라필터 어레이 기판과 중첩되는 영역에 형성되어 상기 패드에 포함된 투명도전막을 노출시키는 것을 특징으로 한다.

Description

액정표시패널 및 그 제조 방법{LIQUID CRYSTAL DISPLAY PANEL AND FABRICATING METHOD THEREOF}
도 1은 종래 박막 트랜지스터 어레이 기판을 나타내는 평면도.
도 2는 도 1에 도시된 박막 트랜지스터 어레이 기판을 선"Ⅱ-Ⅱ'"를 따라 절단하여 도시한 단면도.
도 3a 내지 도 3d는 도 2에 도시된 박막 트랜지스터 어레이 기판의 제조 방법 을 단계적으로 도시한 단면도들.
도 4a 및 도 4b는 도 1 및 도 2에 도시된 게이트패드 및 데이터패드에서 신장된 게이트쇼팅바 및 데이터쇼팅바를 나타내는 평면도 및 단면도.
도 5는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판을 도시한 평면도.
도 6은 도 5에 도시된 박막 트랜지스터 어레이 기판을 선"Ⅵ-Ⅵ'"을 따라 절단하여 도시한 단면도.
도 7a 내지 도 7c는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조 방법을 구체적으로 설명하기 위한 단면도.
도 8a 내지 도 8e는 도 7c에 도시된 박막 트랜지스터 어레이 기판의 제조 방 법 중 제3 마스크 공정을 구체적으로 설명하기 위한 단면도.
도 9는 도 6에 도시된 박막 트랜지스터 어레이 기판을 포함하는 액정표시패널을 나타내는 단면도.
도 10은 도 6에 도시된 박막 트랜지스터 어레이 기판을 포함하는 액정표시패널을 나타내는 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
2,102 : 게이트 라인 4,104 : 데이터 라인
6,106 : 게이트전극 8,108 : 소스전극
10,110 : 드레인전극 12 : 게이트절연막
14,114 : 활성층 16,116 : 오믹접촉층
18,118 : 보호막 20,56,66,120 : 접촉홀
22,122 : 화소전극 30,130 : 스토리지전극
40,140 : 스토리지캐패시터 50,150 : 게이트패드
52 : 게이트 패드 하부 전극 54 : 게이트 패드 상부 전극
60,160 : 데이터패드 62 : 데이터 패드 하부 전극
64 : 데이터 패드 상부 전극 112 : 게이트절연패턴
152 : 게이트링크 168 : 데이터링크
170 : 투명도전막 172 : 게이트금속막
본 발명은 액정표시패널에 관한 것으로, 특히 마스크 공정 수를 절감함과 아울러 쇼팅바와 패드를 연결하는 쇼팅라인의 부식을 방지할 수 있는 액정표시패널 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 액정 표시 장치는 상하부 기판에 대향하게 배치된 화소 전극과 공통 전극 사이에 형성되는 전계에 의해 액정을 구동하게 된다.
액정 표시 장치는 서로 대향하여 합착된 하부 어레이 기판(박막트랜지스터 어레이 기판) 및 상부 어레이 기판(칼라 필터 어레이 기판)과, 두 기판 사이에서 셀갭을 일정하게 유지시키기 위한 스페이서와, 그 셀갭에 채워진 액정을 구비한다.
하부 어레이 기판은 다수의 신호 배선들 및 박막 트랜지스터와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다. 컬러 필터 어레이 기판은 칼러 구현을 위한 칼라 필터 및 빛샘 방지를 위한 블랙 매트릭스와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다.
이러한 액정 표시 장치에서 박막 트랜지스터 어레이 기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정 패널 제조 단가 상승의 중요 원인이 되고 있다. 이를 해결하기 위하여, 박막 트랜지스터 어레이 기판은 마스크 공정수를 줄이는 방향으로 발전하고 있다. 이는 하나의 마스크 공정이 박막 증착 공정, 세정 공정, 포토리쏘그래피 공정, 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 많은 공정을 포함하고 있기 때문이다. 이에 따라, 최근에는 하부 어레이 기판의 표준 마스크 공정이던 5 마스크 공정에서 하나의 마스크 공정을 줄인 4 마스크 공정이 대두되고 있다.
도 1은 종래의 4마스크 공정을 이용한 하부 어레이 기판을 도시한 평면도이고, 도 2는 도 1에서 선"Ⅱ-Ⅱ'"를 따라 절취한 하부 어레이 기판을 도시한 단면도이다.
도 1 및 도 2에 도시된 하부 어레이 기판은 하부 기판(1) 위에 게이트 절연막(12)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(30)와, 그 교차 구조로 마련된 화소 영역에 형성된 화소 전극(22)과, 게이트 라인(2)과 접속된 게이트 패드(50)와, 데이터 라인(4)과 접속된 데이터 패드(60)를 구비한다.
게이트 신호를 공급하는 게이트 라인(2)과 데이터 신호를 공급하는 데이터 라인(4)은 교차 구조로 형성되어 화소 영역(5)을 정의한다.
박막 트랜지스터(30)는 게이트 라인(2)의 게이트 신호에 응답하여 데이터 라인(4)의 화소 신호가 화소 전극(22)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(30)는 게이트 라인(2)에 접속된 게이트 전극(6)과, 데이터 라인(4)에 접속된 소스 전극(8)과, 화소 전극(22)에 접속된 드레인 전극(10)을 구비한다. 또한, 박막 트랜지스터(30)는 게이트 전극(6)과 게이트 절연막(12)을 사이에 두고 중첩되면서 소스 전극(8)과 드레인 전극(8) 사이에 채널을 형성하는 활성층(14)을 더 구비한다.
그리고, 활성층(14)은 데이터 라인(4), 데이터 패드 하부 전극(62), 그리고 스토리지 전극(28)과도 중첩되게 형성된다. 이러한 활성층(14) 위에는 데이터 라인(4), 소스 전극(8), 드레인 전극(8) 및 데이터 패드 하부 전극(62)과 오믹 접촉을 위한 오믹 접촉층(16)이 더 형성된다.
화소 전극(22)은 보호막(18)을 관통하는 제1 접촉홀(40)을 통해 박막 트랜지스터(30)의 드레인 전극(10)과 접속되어 화소 영역(5)에 형성된다.
이에 따라, 박막 트랜지스터(30)를 통해 화소 신호가 공급된 화소 전극(22)과 기준 전압이 공급된 공통 전극(도시하지 않음) 사이에는 전계가 형성된다. 이러한 전계에 의해 하부 어레이 기판과 컬러 필터 어레이 기판 사이의 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역(5)을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
게이트패드(50)는 게이트드라이버(도시하지 않음)와 접속되어 게이트라인(2)에 게이트신호를 공급한다. 이러한 게이트 패드(50)는 게이트 라인(2)으로부터 연장되는 게이트 패드 하부 전극(52)과, 게이트 절연막(12) 및 보호막(18)을 관통하는 제2 접촉홀(56)을 통해 게이트 패드 하부 전극(52)과 접속된 게이트 패드 상부 전극(54)으로 구성된다.
데이터패드(60)는 데이터 드라이버(도시하지 않음)와 접속되어 데이터라인(4)에 데이터신호를 공급한다. 이러한 데이터 패드(60)는 데이터 라인(4)으로부터 연장되는 데이터 패드 하부 전극(62)과, 보호막(18)을 관통하는 제3 접촉홀(66)을 통해 데이터 패드 하부 전극(62)과 접속된 데이터 패드 상부 전극(64)으로 구성된다.
이러한 구성을 가지는 박막 트랜지스터 어레이 기판의 제조 방법을 4마스크 공정을 이용하여 상세히 하면 도 3a 내지 도 3d에 도시된 바와 같다.
도 3a를 참조하면, 제1 마스크 공정을 이용하여 하부 기판(1) 상에 게이트 라인(2), 게이트 전극(6) 및 게이트 패드 하부 전극(52)을 포함하는 제1 도전 패턴군이 형성된다.
이를 상세히 설명하면, 하부 기판(1) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(2), 게이트 전극(6) 및 게이트 패드 하부 전극(52)을 포함하는 제1 도전 패턴군이 형성된다. 여기서, 게이트금속층으로는 알루미늄계 금속 등이 이용된다.
도 3b를 참조하면, 제1 도전 패턴군이 형성된 하부 기판(1) 상에 게이트 절연막(12)이 도포된다. 그리고 제2 마스크 공정을 이용하여 게이트 절연막(12) 위에 활성층(14) 및 오믹 접촉층(16)을 포함하는 반도체 패턴과; 데이터 라인(4), 소스 전극(8), 드레인 전극(10), 데이터 패드 하부 전극(62)을 포함하는 제2 도전 패턴군이 형성된다.
이를 상세히 설명하면, 제1 도전 패턴군이 형성된 하부 기판(1) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(12), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 데이터금속층이 순차적으로 형성된다. 여기서, 게이트 절연막(12)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 데이터 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.
이어서, 데이터 금속층 위에 제2 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 포토레지스트 패턴을 이용한 습식 식각 공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(4), 소스 전극(8), 그 소스 전극(8)과 일체화된 드레인 전극(10)을 포함하는 제2 도전 패턴군이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹 접촉층(14)과 활성층(16)이 형성된다.
그리고, 애싱(Ashing) 공정으로 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 제거된 후 건식 식각 공정으로 채널부의 소스/드레인 금속 패턴 및 오믹 접촉층(16)이 식각된다. 이에 따라, 채널부의 활성층(14)이 노출되어 소스 전극(8)과 드레인 전극(10)이 분리된다.
이어서, 스트립 공정으로 제2 도전 패턴군 위에 남아 있던 포토레지스트 패턴이 제거된다.
도 3c를 참조하면, 제2 도전 패턴군이 형성된 게이트 절연막(12) 상에 제3 마스크 공정을 이용하여 제1 내지 제3 접촉홀들(20,56,66)을 포함하는 보호막(18)이 형성된다.
상세히 하면, 제2 도전 패턴군이 형성된 게이트 절연막(12) 상에 PECVD 등의 증착 방법으로 보호막(18)이 전면 형성된다. 이어서, 보호막(18)이 제3 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 패터닝됨으로써 제1 내지 제3 접촉홀들(20,56,66)이 형성된다. 제1 접촉홀(20)은 보호막(18)을 관통하여 드레인 전극(10)을 노출시키고, 제2 접촉홀(56)은 보호막(18) 및 게이트 절연막(12)을 관통하여 게이트 패드 하부 전극(52)을 노출시키고, 제3 접촉홀(66)은 보호막(18)을 관통하여 데이터 패드 하부 전극(62)을 노출시킨다. 여기서, 데이터 금속으로 몰리브덴(Mo)과 같이 건식 식각비 큰 금속이 이용되는 경우 제1 및 제3 접촉홀(20, 66) 각각은 드레인 전극(10), 데이터 패드 하부 전극(62)까지 관통하여 그들의 측면을 노출시키게 된다.
보호막(18)의 재료로는 게이트 절연막(12)과 같은 무기 절연 물질이나 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다.
도 3d를 참조하면, 제4 마스크 공정을 이용하여 보호막(18) 상에 화소 전극(22), 게이트 패드 상부 전극(54), 데이터 패드 상부 전극(64)을 포함하는 제3 도전 패턴군이 형성된다.
상세히 하면, 보호막(18) 상에 스퍼터링 등의 증착 방법으로 투명 도전막이 도포된다. 이어서 제4 마스크를 이용한 포토리쏘그래피 공정과 식각 공정을 통해 투명 도전막이 패텅님됨으로써 화소 전극(22), 게이트 패드 상부 전극(54), 데이터 패드 상부 전극(64)을 포함하는 제3 도전 패턴군이 형성된다. 화소 전극(22)은 제1 접촉홀(20)을 통해 드레인 전극(10)과 전기적으로 접속된다. 게이트 패드 상부 전극(54)은 제2 접촉홀(56)을 통해 게이트 패드 하부 전극(52)과 전기적으로 접속된다. 데이터 패드 상부 전극(64)은 제3 접촉홀(66)을 통해 데이터 하부 전극(62)과 전기적으로 접속된다.
여기서, 투명 도전막의 재료로는 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 틴 옥사이드(Tin Oxide : TO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : ITZO) 및 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 중 어느 하나가 이용된다.
이와 같이, 종래 박막 트랜지스터 어레이 기판 및 그 제조 방법은 4마스크 공정을 채용함으로써 5마스크 공정을 이용한 경우보다 제조 공정수를 줄임과 아울러 그에 비례하는 제조 단가를 절감할 수 있게 된다. 그러나, 4 마스크 공정 역시 여전히 제조 공정이 복잡하여 원가 절감에 한계가 있으므로 제조 공정을 더욱 단순화하여 제조 단가를 더욱 줄일 수 있는 방안이 요구된다.
또한, 종래 액정표시패널의 박막트랜지스터 어레이 기판은 4 마스크공정으로 형성한 후 신호라인의 단락 및 단선을 포함하는 불량을 검사하기 위해 도 4a에 도시된 바와 같이 다수의 게이트패드들(50)과 게이트쇼팅라인(82)을 통해 접속되는 게이트쇼팅바(80), 다수의 데이터패드들(60)과 데이터쇼팅라인(92)을 통해 접속된 데이터쇼팅바(90)를 구비한다. 이러한 쇼팅바(80,90)를 이용하여 액정표시패널의 불량유무를 검출한 후 게이트쇼팅라인(82) 및 데이터쇼팅라인(92)과 교차하는 절취선(SCL)을 따라 하부기판(101)을 절취하게 되면 도 4b에 도시된 바와 같이 하부기판(101)의 측면으로 게이트쇼팅라인(82) 및 데이터쇼팅라인(92)이 노출된다. 이 때, 내식성이 약한 금속, 예를 들어 알루미늄, 구리 등으로 형성된 게이트 쇼팅라인(82)은 고온다습한 환경 또는 TFT구동시 전계가 인가된 상태에서 쉽게 부식이 일어나며, 부식현상은 전파된다. 이러한 부식현상은 시간이 경과됨에 따라 게이트패드(50) 및 데이터패드(60)까지 진행될 수 있다.
따라서, 본 발명의 목적은 마스크 공정 수를 절감함과 아울러 쇼팅바와 패드를 연결하는 쇼팅라인의 부식을 방지할 수 있는 액정표시패널 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널은 기판 상에 절연되게 형성된 게이트라인 및 데이터라인, 상기 게이트라인 및 데이터라인의 교차부에 형성되는 박막트랜지스터, 상기 박막트랜지스터와 접속된 화소전극, 상기 박막트랜지스터를 보호하기 위한 보호막, 상기 게이트라인 및 데이터라인 중 적어도 어느 하나와 접속되며 투명도전막으로 형성된 패드를 가지며 상기 기판 측면으로 상기 투명도전막이 노출된 박막트랜지스터 어레이 기판과; 상기 박막트랜지스터 어레이 기판과 대향되어 합착되는 칼라필터 어레이 기판을 구비하며; 상기 보호막은 상기 칼라필터 어레이 기판과 중첩되는 영역에 형성되어 상기 패드에 포함된 투명도전막을 노출시키는 것을 특징으로 한다.
상기 패드는 상기 게이트라인과 접속되며 상기 게이트라인에 포함된 상기 투명도전막으로 형성된 게이트패드와; 상기 데이터라인과 접속되며 상기 투명도전막으로 형성된 데이터패드를 포함하는 것을 특징으로 한다.
상기 액정표시패널은 상기 게이트라인, 데이터라인 및 박막트랜지스터의 불량을 검사하기 위해 상기 기판 상에 형성되며 스크라이빙공정에 의해 제거되는 쇼팅바와, 상기 쇼팅바와 상기 패드 사이를 연결하며 상기 스크라이빙공정에 의해 상기 기판의 절취선을 기준으로 제거되어 상기 기판 측면으로 노출된 상기 투명도전막으로 형성된 쇼팅라인을 추가로 구비하는 것을 특징으로 한다.
상기 쇼팅바는 투명도전막, 그 투명도전막 상에 형성된 게이트금속막으로 이루어진 것을 특징으로 한다.
상기 쇼팅라인은 투명도전막, 그 투명도전막 상에 형성되며 상기 절취선과 대응되는 영역에서 상기 투명도전막이 노출되도록 형성된 게이트금속막을 포함하는 것을 특징으로 한다.
상기 박막 트랜지스터는 상기 게이트 라인과 접속된 게이트 전극과; 상기 데이터 라인과 접속된 소스 전극과; 상기 소스 전극과 대향되는 드레인 전극과; 상기 게이트 전극과 상기 게이트 절연패턴을 사이에 두고 중첩되고 상기 소스 전극 및 드레인 전극 사이에 채널부를 형성하는 반도체층을 구비하는 것을 특징으로 한다.
상기 게이트라인 및 상기 게이트전극은 상기 투명도전막, 그 투명도전막 상에 형성된 게이트금속막으로 이루어진 것을 특징으로 한다.
상기 투명도전막은 TO, ITO, IZO 및 ITZO 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
상기 게이트금속막은 알루미늄(Al)계 금속, 몰리브덴(Mo), 구리(Cu), 탄탈(Ta) 및 티타늄(Ti) 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
상기 액정표시패널은 상기 보호막 상에 상기 보호막과 동일패턴으로 형성되는 배향막을 추가로 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널의 제조방법은 기판 상에 투명도전막을 포함하는 게이트라인, 게이트전극, 게이트패드 및 데이터패드를 포함하는 게이트패턴들과 상기 게이트패드 및 데이터패드 중 적어도 어느 하나와 접속된 쇼팅라인, 상기 쇼팅라인과 접속된 쇼팅바를 포함하는 검사패턴들 및 화소전극을 형성하는 단계와; 상기 게이트패턴들과 검사패턴들 및 화소전극이 형성된 기판 상에 반도체패턴과 게이트절연패턴을 형성하는 단계와; 상기 반도체패턴 및 게이트절연패턴이 형성된 기판 상에 데이터라인, 소스전극 및 드레인전극을 포함하는 데이터패턴을 형성하는 단계와; 상기 박막트랜지스터를 보호하기 위해 상기 기판 전면에 보호막을 형성하는 단계와; 상기 게이트패드 및 데이터패드를 포함하는 패드영역을 제외한 나머지 영역의 보호막 상에 배향막을 형성하는 단계와; 상기 배향막을 마스크로 상기 패드영역을 덮도록 형성된 보호막을 제거하여 상기 패 드영역에 포함된 투명도전막을 노출시키는 단계와; 상기 쇼팅라인을 가로질러 상기 기판의 측면으로 상기 투명도전막이 노출되도록 상기 기판을 스크라이빙하는 단계를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널의 제조방법은 기판 상에 절연되게 형성된 게이트라인 및 데이터라인, 상기 게이트라인 및 데이터라인의 교차부에 형성되는 박막트랜지스터, 상기 박막트랜지스터와 접속된 화소전극, 상기 박막트랜지스터를 보호하기 위한 보호막, 상기 게이트라인 및 데이터라인 중 적어도 어느 하나와 접속되며 투명도전막으로 형성된 패드를 가지며 상기 기판 측면으로 상기 투명도전막이 노출된 박막트랜지스터 어레이 기판을 마련하는 단계와; 상기 박막트랜지스터 어레이 기판과 대향하는 컬러필터 어레이 기판을 마련하는 단계와; 상기 박막트랜지스터 어레이 기판과 컬러필터 어레이 기판을 상기 게이트패드 및 데이터패드를 포함하는 패드영역이 노출되도록 합착하는 단계와; 상기 컬러필터 어레이 기판을 마스크로 이용하여 패드영역의 투명도전막을 노출시키는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 5 내지 도 10을 참조하여 상세하게 설명하기로 한다.
도 5는 본 발명의 실시 예에 따른 액정표시패널의 TFT 어레이 기판을 나타내는 평면도이고, 도 6은 도 5에서 선"Ⅵ-Ⅵ'"를 따라 절취한 TFT 어레이 기판을 나타내는 단면도이다.
도 5 및 도 6에 도시된 TFT 어레이 기판은 화상을 구현하는 표시부와, 표시부의 신호라인들에 구동신호를 공급하기 위한 패드부와, 정전기로 인한 표시부의 불량을 방지하기 위한 쇼팅부를 구비한다.
표시부는 하부 기판(101) 위에 게이트 절연패턴(112)을 사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 박막 트랜지스터(130)와, 그 교차 구조로 마련된 화소 영역(105)에 형성된 화소 전극(122)을 구비한다.
게이트 신호를 공급하는 게이트 라인(102)과 데이터 신호를 공급하는 데이터 라인(104)은 교차 구조로 형성되어 화소 영역(105)을 정의한다.
박막 트랜지스터(130)는 게이트 라인(102)의 게이트 신호에 응답하여 데이터 라인(104)의 화소 신호가 화소 전극(122)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(130)는 게이트 라인(102)에 접속된 게이트 전극(106)과, 데이터 라인(104)에 접속된 소스 전극(108)과, 화소 전극(122)에 접속된 드레인 전극(110)을 구비한다. 또한, 박막 트랜지스터(130)는 게이트 전극(106)과 게이트 절연패턴(112)을 사이에 두고 중첩되면서 소스 전극(108)과 드레인 전극(110) 사이에 채널을 형성하는 활성층(116)을 더 구비한다. 이러한 활성층(116) 위에는 데이터 라인(104), 드레인 전극(110) 및 스토리지전극(128)과 오믹 접촉을 위한 오믹 접촉층(116)이 더 형성된다.
화소 전극(122)은 박막 트랜지스터(130)의 드레인 전극(110)과 직접 접속되 어 화소 영역(105)에 형성된다. 화소전극(122)은 화소영역(105)에서 노출되도록 형성된 투명도전막(170)과, 그 투명도전막(170) 상에 드레인전극(110)과 중첩되는 영역에 형성되는 게이트금속막(172)을 포함한다.
이에 따라, 박막 트랜지스터(130)를 통해 화소 신호가 공급된 화소 전극(122)과 기준 전압이 공급된 공통 전극(도시하지 않음) 사이에는 전계가 형성된다. 이러한 전계에 의해 박막 트랜지스터 어레이 기판과 칼라 필터 어레이 기판 사이의 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역(105)을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
패드부는 게이트 라인(102)에서 연장된 게이트 패드(150)와, 데이터 라인(104)에서 연장된 데이터 패드(160)를 구비한다.
게이트패드(150)는 게이트 드라이버(도시하지 않음)와 접속되어 게이트 드라이버에서 생성된 게이트신호를 게이트링크(152)를 통해 게이트라인(102)에 공급한다. 이러한 게이트 패드(150)는 게이트라인(102)과 접속된 게이트링크(152)에 포함된 투명도전막(170)이 노출된 구조로 형성된다.
데이터패드(160)는 데이터 드라이버(도시하지 않음)와 접속되어 데이터 드라이버에서 생성된 데이터신호를 데이터링크(168)를 통해 데이터라인(104)에 공급한다. 이러한 데이터패드(160)는 데이터라인(104)과 접속된 데이터링크(168)에 포함된 투명도전막(170)이 노출된 구조로 형성된다. 여기서, 데이터링크(168)는 게이트링크(152)와 동시에 형성되는 데이터링크하부전극(162)과, 데이터라인(104)과 접 속된 데이터링크상부전극(166)으로 이루어진다.
쇼팅부는 게이트라인(102) 및 데이터라인(104)을 포함하는 신호라인의 불량 및 박막트랜지스터(130)의 불량을 검사하기 위해 검사신호가 공급되며, 제조공정 중에 액정표시패널의 신호라인(102,104)쪽으로 전달되어지는 정전기를 차단하여 박막트랜지스터(130)를 정전기로부터 보호하기 위해 기저전압원(GND)에 접속되는 쇼팅바를 구비한다.
이를 위해, 쇼팅부는 게이트패드들(150)을 통해 다수의 게이트라인들(102)과 연결된 게이트쇼팅바(180)와, 데이터패드들(160)을 통해 다수의 데이터라인들(104)과 연결된 데이터쇼팅바(190)를 구비한다.
게이트 쇼팅바(180)는 투명도전막(170), 그 투명도전막(170) 상에 형성된 게이트금속막(172)이 적층된 구조로 형성된다. 이러한 게이트 쇼팅바(180)는 게이트 쇼팅라인(182)을 통해 게이트 패드(150)와 전기적으로 접속된다.
데이터 쇼팅바(190)는 투명도전막(170), 그 투명도전막(170) 상에 형성된 게이트금속막(172)이 적층된 구조로 형성된다. 이러한 데이터 쇼팅바(190)는 데이터 쇼팅라인(192)을 통해 데이터 패드(160)와 전기적으로 접속된다.
한편, 데이터 쇼팅라인(182) 및 게이트쇼팅라인(192) 중 적어도 어느 하나의 쇼팅라인은 투명도전막(170)으로 형성된다. 또는 투명도전막(170)과, 그 투명도전막(170) 상에 투명도전막(170)을 부분적으로 노출시키는 게이트금속막(172)으로 이루어진다. 즉, 쇼팅라인(182,192)은 하부기판의 스크라이빙라인(SCL)과 대응되는 영역에서 투명도전막이 노출되도록 형성된다. 이는 스크라이빙라인(SCL)과 대응되는 영역의 쇼팅라인(182,192)을 게이트금속막을 포함하도록 형성된 경우 스크라이빙공정에 의해 게이트금속막이 측면으로 노출되어 부식되는 것을 방지하기 위해서이다. 이에 따라, 스크라이빙라인(SCL)을 따라 하부기판(101)을 절취하였을 때 투명도전막(170)이 기판의 측면에 노출되므로 부식의 위험을 제거할 수 있다.
도 7a 내지 도 7c는 본 발명에 따른 액정표시패널의 TFT 어레이 기판의 제조방법을 나타내는 단면도이다.
도 7a를 참조하면, 제1 마스크 공정으로 하부 기판(101) 상에 화소전극(122)과; 2층 구조의 게이트 라인(102), 게이트 전극(106), 게이트링크(152), 게이트 패드(150), 데이터패드(160), 데이터링크하부전극(162), 게이트쇼팅바(180), 게이트쇼팅라인(182), 데이터쇼팅바(190), 데이터쇼팅라인(192)을 포함하는 게이트패턴이 형성된다.
이를 위해, 하부기판(101) 상에 스퍼터링 등의 증착방법을 통해 투명도전막(170)과 게이트금속막(172)이 순차적으로 형성된다. 여기서, 투명도전막(170)은 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 틴 옥사이드(Tin Oxide : TO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : ITZO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO)등과 같은 투명도전성물질이 이용되고, 게이트금속막(172)은 알루미늄(Al)계 금속, 몰리브덴(Mo), 구리(Cu), 탄탈(Ta), 티타늄(Ti) 등과 같은 금속이 이용된다. 이어서, 투명도전막(170)과 게이트 금속막(172)이 제1 마스크를 이용한 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 화소전극(122)과; 2층 구조의 게이트 라인(102), 게이트 전극(106), 게이트링 크(152), 게이트 패드(150), 데이터패드(160), 데이터링크하부전극(162), 게이트쇼팅바(180), 게이트쇼팅라인(182), 데이터쇼팅바(190), 데이터쇼팅라인(192)을 포함하는 게이트패턴이 형성된다.
도 7b를 참조하면, 게이트패턴이 형성된 하부기판(101) 상에 게이트절연패턴(112)과; 활성층(114) 및 오믹접촉층(116)을 포함하는 반도체패턴이 형성된다.
이를 위해, 게이트패턴이 형성된 하부 기판(101) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막과 제1 및 제2 반도체층이 순차적으로 형성된다. 여기서, 게이트 절연막의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질이 이용되며, 제1 반도체층은 불순물이 도핑되지 않은 비정질실리콘이 이용되며, 제2 반도체층은 N형 또는 P형의 불순물이 도핑된 비정질실리콘이 이용된다. 이어서, 제1 및 제2 반도체층과 게이트절연막이 제2 마스크를 이용한 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 게이트라인(102), 게이트전극(106), 게이트링크(152) 및 데이터링크(162)와 중첩되는 게이트절연패턴(112)과, 그 게이트절연패턴(112) 상에 게이트패턴보다 폭이 넓은 활성층(114) 및 오믹접촉층(116)을 포함하는 반도체패턴이 형성된다. 이는 반도체패턴이 게이트전극(106)의 폭보다 폭이 좁을 경우 채널특성이 저하되므로 이를 방지하기 위해서이다.
도 7c를 참조하면, 게이트절연패턴(112)과 반도체패턴이 형성된 하부 기판(101) 상에 데이터라인(104), 소스전극(108), 드레인전극(110), 스토리지전극(128), 데이터링크상부전극(166)을 포함하는 데이터패턴이 형성된다. 그리고, 데이터패드(160), 게이트패드(150), 화소전극(122), 게이트쇼팅라인(182) 및 데이터쇼팅라인(192)에 포함된 게이트금속막(172)이 제거되어 투명도전막(170)이 노출된다. 이러한 제3 마스크공정을 도 8a 내지 도 8e를 참조하여 상세히 하면 다음과 같다.
도 8a에 도시된 바와 같이 반도체패턴이 형성된 하부기판(101) 상에 스퍼터링 등의 증착 방법을 데이터금속층(109)과 포토레지스트막(228)이 순차적으로 형성된다. 여기서, 데이터금속층(109)은 몰리브덴(Mo), 구리(Cu) 등과 같은 금속으로 이루어진다.
그런 다음, 부분 노광 마스크인 제3 마스크(220)가 하부기판(101) 상부에 정렬된다. 제3 마스크(220)는 투명한 재질인 마스크 기판(222)과, 마스크 기판(222)의 차단 영역(S2)에 형성된 차단부(224)와, 마스크 기판(222)의 부분 노광 영역(S3)에 형성된 회절 노광부(226)(또는 반투과부)를 구비한다. 여기서, 마스크 기판(222)이 노출된 영역은 노광 영역(S1)이 된다. 이러한 제3 마스크(220)를 이용한 포토레지스트막(228)을 노광한 후 현상함으로써 도 8b에 도시된 바와 같이 제3 마스크(220)의 차단부(224)와 회절 노광부(226)에 대응하여 차단 영역(S2)과 부분 노광 영역(S3)에서 단차를 갖는 포토레지스트 패턴(230)이 형성된다. 즉, 부분 노광 영역(S3)에 형성된 포토레지스트 패턴(230)은 차단 영역(S2)에서 형성된 제1 높이를 갖는 포토레지스트 패턴(230)보다 낮은 제2 높이를 갖게 된다.
이러한 포토레지스트 패턴(230)을 마스크로 이용한 습식 식각 공정으로 데이터 금속층(109)이 패터닝됨으로써 스토리지전극(128), 데이터 라인(104), 데이터 라인(104)과 접속된 소스전극(108) 및 드레인 전극(110), 데이터 라인(104)과 다른 일측에 접속된 데이터 링크 상부전극(166)을 포함하는 데이터패턴이 형성되고, 데이터패턴 하부에 형성된 게이트금속막(172)이 게이트절연패턴(112)을 마스크로 제거됨으로써 데이터패드(160), 게이트패드(150), 화소전극(122), 게이트쇼팅라인(182) 및 데이터쇼팅라인(192)에 포함된 투명도전막(170)이 노출된다.
그리고, 포토레지스트 패턴(230)을 마스크로 이용한 건식 식각 공정으로 활성층(114)과 오믹접촉층(116)은 데이터패턴을 따라 형성된다. 이 때, 데이터패턴과 중첩되는 활성층(114) 및 오믹접촉층(116)을 제외한 나머지 영역에 위치하는 활성층(114) 및 오믹접촉층(116)을 제거하게 된다. 이는 활성층(114) 및 오믹접촉층(116)을 포함하는 반도체패턴에 의한 셀들간의 단락을 방지하기 위해서이다.
이어서, 산소(O2) 플라즈마를 이용한 애싱(Ashing) 공정으로 부분 노광 영역(S3)에 제2 높이를 갖는 포토레지스트 패턴(230)은 도 8c에 도시된 바와 같이 제거되고, 차단 영역(S2)에 제1 높이(h1)를 갖는 포토레지스트 패턴(230)은 높이가 낮아진 상태가 된다. 이러한 포토레지스트 패턴(230)을 이용한 식각 공정으로 부분 노광 영역(S3), 즉 박막 트랜지스터의 채널부에 형성된 데이터 금속층과 오믹접촉층(116)이 제거됨으로써 드레인 전극(110)과 소스 전극(108)이 분리된다. 그리고, 데이터패턴 위에 남아 있던 포토레지스트 패턴(230)은 도 8d에 도시된 바와 같 이 스트립 공정으로 제거된다.
이어서, 데이터패턴이 형성된 기판(101)의 전면에 도 8e에 도시된 바와 같이 보호막(118)이 형성된다. 보호막(118)으로는 게이트 절연패턴(112)과 같은 무기 절연 물질이나 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다.
도 9는 도 6에 도시된 TFT 어레이 기판을 포함하는 액정표시패널을 나타내는 단면도이다.
도 9에 도시된 액정표시패널은 실재(254)에 의해 합착된 컬러 필터 어레이 기판(300)과 TFT 어레이 기판(302)을 구비한다.
컬러 필터 어레이 기판(300)은 상부기판(250) 상에 형성된 블랙매트릭스, 컬러필터를 포함하는 컬러 필터 어레이(252)가 형성되어 있다. TFT 어레이 기판(302)은 컬러 필터 어레이 기판(300)과 중첩되는 영역이 보호패턴(304)에 의해 보호되고, 컬러 필터 어레이 기판(300)과 비중첩되는 패드영역이 게이트패드(150) 및 데이터패드(160)들에 포함된 투명도전막(170)이 노출되게 형성된다.
이러한 액정표시패널의 제조방법을 살펴보면, 먼저 컬러 필터 어레이 기판(300)과 도 6에 도시된 TFT 어레이 기판(302)을 별도로 형성한 후 실재(254)로 합착한다. 그런 다음, 컬러 필터 어레이 기판(300)을 마스크로 이용한 패드오픈공정에 의해 도 6에 도시된 TFT 어레이 기판(302)의 보호막(118)이 패터닝됨으로써 표시영역에 보호패턴(304)이 형성되고 비표시영역의 게이트패드(150) 및 데이터패드(160)의 투명도전막(170)이 노출된다. 그런 다음, 스크라이빙공정으로 게이트쇼팅부 및 데이터쇼팅부를 포함하는 비표시영역을 스크라이빙라인을 기준으로 절단하게 된다. 이 때, 스크라이빙라인(SCL)에 의해 절단된 기판(101)의 측면으로 투명도전막(170)이 노출되므로 금속의 부식이 방지된다.
한편, 패드오픈공정은 대기압 플라즈마 발생부에 의해 생성된 플라즈마를 이용하여 컬러 필터 어레이 기판(300)에 의해 노출된 각각의 패드를 순차적으로 스캐닝하거나 패드 단위별로 일괄적으로 스캐닝하여 게이트패드(150) 및 데이터패드(160)의 투명도전막(170)을 노출시킨다. 또는 챔버 내에 컬러 필터 어레이 기판(300)과 TFT 어레이 기판(302)이 합착된 액정셀을 다수개 삽입한 후 상압 플라즈마를 이용하여 컬러 필터 어레이 기판(300)에 의해 노출된 패드영역의 보호막(118)을 식각하여 게이트패드(150) 및 데이터패드(160)의 투명도전막(170)을 노출시킨다. 또는 컬러 필터 어레이 기판(300)과 TFT 어레이 기판(302)이 합착된 액정셀 전체를 식각액에 침지시키거나 게이트패드(150) 및 데이터패드(160)를 포함하는 패드영역만을 식각액에 침지시켜 게이트패드(150) 및 데이터패드(160)의 투명도전막(170)을 노출시킨다.
도 10은 도 6에 도시된 TFT 어레이 기판을 포함하는 액정표시패널의 다른 형태를 나타내는 단면도이다.
도 10에 도시된 액정표시패널은 실재(254)에 의해 합착된 컬러 필터 어레이 기판(300)과 TFT 어레이 기판(302)을 구비한다.
컬러 필터 어레이 기판(300)은 상부기판(250) 상에 형성된 블랙매트릭스, 컬러필터를 포함하는 컬러 필터 어레이(252)가 형성되어 있다. TFT 어레이 기판(302)은 배향막(282)에 의해 한정된 표시영역이 보호패턴(118)에 의해 보호되고, 배향막(282)과 비중첩되는 영역에 포함되는 패드영역의 게이트패드(150) 및 데이터패드(160)의 투명도전막(170)이 노출되게 형성된다. 이 때, 보호패턴(118)은 배향막(382)을 마스크로 이용한 식각공정에 의해 패터닝되어 형성된다. 그런 다음, 스크라이빙공정으로 게이트쇼팅부 및 데이터쇼팅부를 포함하는 비표시영역을 스크라이빙라인을 기준으로 절단하게 된다. 이 때, 스크라이빙라인(SCL)에 의해 절단된 기판(10)의 측면으로 투명도전막(170)이 노출되므로 금속의 부식이 방지된다.
상술한 바와 같이, 본 발명에 따른 액정표시패널 및 그 제조방법은 패드와 쇼팅바를 연결하기 위해 스크라이빙라인과 교차하는 쇼팅라인을 스크라이빙라인과 대응되는 영역에서 투명도전막이 노출되도록 형성된다. 이에 따라, 스크라이빙공정 후 기판의 측면으로 투명도전막이 노출되므로 신호라인의 부식현상을 방지할 수 있다. 또한, 박막트랜지스터 어레이 기판은 제1 마스크공정으로 게이트패턴과 화소전극이 형성되며, 제2 마스크공정으로 반도체패턴이 형성되며 제3 마스크공정으로 데이터패턴이 형성됨과 아울러 화소전극에 포함된 투명도전막이 노출된다. 이와 같이, 박막트랜지스터 어레이 기판을 3마스크공정으로 형성함으로써 구조 및 제조공정이 단순화되고 제조단가를 절감할 수 있음과 아울러 제조수율이 향상된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니 라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (25)

  1. 기판 상에 게이트절연패턴을 사이에 두고 절연되게 형성된 게이트라인 및 데이터라인, 상기 게이트라인 및 데이터라인의 교차부에 형성되는 박막트랜지스터, 상기 박막트랜지스터와 접속된 화소전극, 상기 박막트랜지스터를 보호하기 위한 보호막, 상기 게이트라인 및 데이터라인 중 적어도 어느 하나와 접속되며 투명도전막으로 형성된 패드를 가지며 상기 기판 측면으로 상기 투명도전막이 노출된 박막트랜지스터 어레이 기판과;
    상기 박막트랜지스터 어레이 기판과 대향되어 합착되는 칼라필터 어레이 기판을 구비하며;
    상기 보호막은 상기 칼라필터 어레이 기판과 중첩되는 영역에 형성되어 상기 패드에 포함된 투명도전막을 노출시키며,
    상기 화소전극, 상기 게이트라인 및 상기 게이트전극 각각은 상기 기판 상에 형성되는 투명도전막을 포함하고, 상기 게이트라인과 상기 게이트전극 각각은 상기 투명도전막 상에 형성된 게이트금속막을 포함하는 것을 특징으로 하는 액정표시패널.
  2. 제 1 항에 있어서,
    상기 패드는
    상기 게이트라인과 접속되며 상기 게이트라인에 포함된 상기 투명도전막으로 형성된 게이트패드와;
    상기 데이터라인과 접속되며 상기 투명도전막으로 형성된 데이터패드를 포함하는 것을 특징으로 하는 액정표시패널.
  3. 제 1 항에 있어서,
    상기 기판 상에 형성되며 스크라이빙공정에 의해 제거되는 쇼팅바와,
    상기 쇼팅바와 상기 패드 사이를 연결하며 상기 스크라이빙공정에 의해 상기 기판의 절취선을 기준으로 제거되어 상기 기판 측면으로 노출된 상기 투명도전막으로 형성된 쇼팅라인을 추가로 구비하는 것을 특징으로 하는 액정표시패널.
  4. 제 3 항에 있어서,
    상기 쇼팅바는 투명도전막, 그 투명도전막 상에 형성된 게이트금속막으로 이루어진 것을 특징으로 하는 액정표시패널.
  5. 제 4 항에 있어서,
    상기 쇼팅라인은 투명도전막, 그 투명도전막 상에 형성되며 상기 절취선과 대응되는 영역에서 상기 투명도전막이 노출되도록 형성된 게이트금속막을 포함하는 것을 특징으로 하는 액정표시패널.
  6. 제 1 항에 있어서,
    상기 박막 트랜지스터는
    상기 게이트 라인과 접속된 게이트 전극과;
    상기 데이터 라인과 접속된 소스 전극과;
    상기 소스 전극과 대향되는 드레인 전극과;
    상기 게이트 전극과 상기 게이트 절연패턴을 사이에 두고 중첩되고 상기 소스 전극 및 드레인 전극 사이에 채널부를 형성하는 반도체층을 구비하는 것을 특징으로 하는 액정표시패널.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 투명도전막은 TO, ITO, IZO 및 ITZO 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 액정표시패널.
  9. 제 4 항 또는 제 5 항에 있어서,
    상기 게이트금속막은 알루미늄(Al)계 금속, 몰리브덴(Mo), 구리(Cu), 탄탈(Ta) 및 티타늄(Ti) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 액정표시패널.
  10. 제 1 항에 있어서,
    상기 보호막 상에 상기 보호막과 동일패턴으로 형성되는 배향막을 추가로 구비하는 것을 특징으로 하는 액정표시패널.
  11. 기판 상에 투명도전막, 상기 투명도전막 상에 게이트금속막을 각각 포함하는 게이트라인, 게이트전극, 게이트패드 및 데이터패드를 포함하는 게이트패턴들과, 상기 게이트패드 및 데이터패드 중 적어도 어느 하나와 접속되고 절취선 상에서 상기 투명도전막을 포함한 쇼팅라인, 상기 쇼팅라인과 접속된 쇼팅바를 포함하는 검사패턴들 및 화소전극을 형성하는 단계와;
    상기 게이트패턴들과 검사패턴들 및 화소전극이 형성된 기판 상에 반도체패턴과 게이트절연패턴을 형성하는 단계와;
    상기 반도체패턴 및 게이트절연패턴이 형성된 기판 상에 데이터라인, 소스전극 및 드레인전극을 포함하는 데이터패턴을 형성하는 단계와;
    상기 박막트랜지스터를 보호하기 위해 상기 기판 전면에 보호막을 형성하는 단계와;
    상기 게이트패드 및 데이터패드를 포함하는 패드영역을 제외한 나머지 영역의 보호막 상에 배향막을 형성하는 단계와;
    상기 배향막을 마스크로 상기 패드영역을 덮도록 형성된 보호막을 제거하여 상기 패드영역에 포함된 투명도전막을 노출시키는 단계와;
    상기 절취선을 따라 상기 쇼팅라인을 가로질러 상기 기판과 상기 쇼팅라인을 스크라이빙하여 상기 기판의 측면으로 상기 투명도전막이 노출되게 하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  12. 제 11 항에 있어서,
    상기 데이터패턴, 상기 게이트절연패턴 및 반도체패턴 중 적어도 어느 하나를 마스크로 이용하여 상기 쇼팅라인, 화소전극, 게이트패드 및 데이터패드에 포함된 투명도전막을 노출시키는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  13. 제 11 항에 있어서,
    상기 쇼팅라인은 상기 투명도전막 상에 형성된 게이트금속막을 포함하고,
    상기 쇼팅라인의 게이트금속막은 상기 절취선과 대응되는 영역에서 제거되는 것을 특징으로 하는 액정표시패널의 제조방법.
  14. 제 11 항에 있어서,
    상기 쇼팅바, 게이트라인 및 상기 게이트전극은 상기 투명도전막, 그 투명도전막 상에 형성된 게이트금속막으로 이루어진 것을 특징으로 하는 액정표시패널의 제조방법.
  15. 제 11 항에 있어서,
    상기 투명도전막은 TO, ITO, IZO 및 ITZO 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  16. 제 13 항 및 제 14 항 중 어느 한 항에 있어서,
    상기 게이트금속막은 알루미늄(Al)계 금속, 몰리브덴(Mo), 구리(Cu), 탄탈(Ta) 및 티타늄(Ti) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  17. 제 11 항에 있어서,
    상기 배향막을 마스크로 상기 패드영역을 덮도록 형성된 보호막을 제거하여 상기 패드영역에 포함된 투명도전막을 노출시키는 단계는
    상기 보호막이 형성된 기판 상에 배향막을 인쇄하는 단계와;
    상기 배향막을 마스크로 이용하여 상기 게이트패드 및 데이터패드 중 적어도 어느 하나를 덮도록 형성된 보호막을 식각하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  18. 기판 상에 절연되게 형성된 게이트라인 및 데이터라인, 상기 게이트라인 및 데이터라인의 교차부에 형성되는 박막트랜지스터, 상기 박막트랜지스터와 접속된 화소전극, 상기 박막트랜지스터를 보호하기 위한 보호막, 상기 게이트라인 및 데이터라인 중 적어도 어느 하나와 접속되는 패드를 가지며 상기 화소전극이 상기 기판 상에 형성된 투명도전막을 포함하고 상기 게이트라인, 상기 박막트랜지스터의 게이트전극, 상기 패드 각각이 상기 기판 상에 형성된 투명도전막과 상기 투명도전막 상에 형성된 게이트금속막을 포함하며, 상기 기판 측면에서 상기 투명도전막이 노출되는 박막트랜지스터 어레이 기판을 마련하는 단계와;
    상기 박막트랜지스터 어레이 기판과 대향하는 컬러필터 어레이 기판을 마련하는 단계와;
    상기 박막트랜지스터 어레이 기판과 컬러필터 어레이 기판을 상기 게이트패드 및 데이터패드를 포함하는 패드영역이 노출되도록 합착하는 단계와;
    상기 컬러필터 어레이 기판을 마스크로 이용하여 패드영역의 투명도전막을 노출시키는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  19. 제 18 항에 있어서,
    상기 박막트랜지스터 어레이 기판을 마련하는 단계는
    상기 기판 상에 투명도전막을 포함하는 게이트라인, 게이트전극, 게이트패드 및 데이터패드를 포함하는 게이트패턴들과 화소전극, 게이트패드 및 데이터패드 중 적어도 어느 하나와 접속된 쇼팅라인, 쇼팅라인과 접속된 쇼팅바를 포함하는 검사패턴들을 형성하는 단계와;
    상기 게이트패턴들과 화소전극 및 검사패턴들이 형성된 기판 상에 반도체패턴과 게이트절연패턴을 형성하는 단계와;
    상기 반도체패턴 및 게이트절연패턴이 형성된 기판 상에 데이터라인, 소스전극 및 드레인전극을 포함하는 데이터패턴을 형성하는 단계와;
    상기 데이터패턴이 형성된 기판 상에 보호막을 형성하는 단계와;
    절취선을 따라 상기 쇼팅라인을 가로질러 상기 기판을 스크라이빙하여 상기 검사패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  20. 제 19 항에 있어서,
    상기 데이터패턴, 상기 게이트절연패턴 및 반도체패턴 중 적어도 어느 하나를 마스크로 이용하여 상기 쇼팅라인, 상기 화소전극, 상기 게이트패드 및 데이터패드에 포함된 투명도전막을 노출시키는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  21. 제 18 항에 있어서,
    상기 쇼팅라인은 투명도전막, 그 투명도전막 상에 형성되며 상기 절취선과 대응되는 영역에서 상기 투명도전막이 노출되도록 형성된 게이트금속막을 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  22. 제 19 항에 있어서,
    상기 쇼팅바, 게이트라인 및 상기 게이트전극은 상기 투명도전막, 그 투명도전막 상에 형성된 게이트금속막으로 이루어진 것을 특징으로 하는 액정표시패널의 제조방법.
  23. 제 18 항에 있어서,
    상기 투명도전막은 TO, ITO, IZO 및 ITZO 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  24. 제 21 항 및 제 22 항 중 어느 한 항에 있어서,
    상기 게이트금속막은 알루미늄(Al)계 금속, 몰리브덴(Mo), 구리(Cu), 탄탈(Ta) 및 티타늄(Ti) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  25. 제 18 항에 있어서,
    상기 컬러필터 어레이 기판을 마스크로 이용하여 패드영역의 투명도전막을 노출시키는 단계는
    상기 컬러필터 어레이 기판을 마스크로 이용한 식각공정으로 상기 패드영역의 보호막을 제거하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
KR1020030071394A 2003-10-14 2003-10-14 액정표시패널 및 그 제조 방법 KR100558716B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030071394A KR100558716B1 (ko) 2003-10-14 2003-10-14 액정표시패널 및 그 제조 방법
US10/962,544 US7220611B2 (en) 2003-10-14 2004-10-13 Liquid crystal display panel and fabricating method thereof
CNB2004100837031A CN100371819C (zh) 2003-10-14 2004-10-14 液晶显示面板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030071394A KR100558716B1 (ko) 2003-10-14 2003-10-14 액정표시패널 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050035676A KR20050035676A (ko) 2005-04-19
KR100558716B1 true KR100558716B1 (ko) 2006-03-10

Family

ID=37239046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030071394A KR100558716B1 (ko) 2003-10-14 2003-10-14 액정표시패널 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100558716B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101867837B1 (ko) * 2011-06-09 2018-06-15 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
CN103337479B (zh) 2013-07-05 2016-03-30 合肥京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制作方法
WO2015041285A1 (ja) * 2013-09-20 2015-03-26 Dic株式会社 液晶表示素子及びその製造方法

Also Published As

Publication number Publication date
KR20050035676A (ko) 2005-04-19

Similar Documents

Publication Publication Date Title
JP4965853B2 (ja) 薄膜トランジスタアレイ基板およびその製造方法
JP5084138B2 (ja) 薄膜トランジスタアレイ基板およびその製造方法
US7220611B2 (en) Liquid crystal display panel and fabricating method thereof
KR100583311B1 (ko) 액정표시패널 및 그 제조 방법
KR101126396B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
JP2006191016A (ja) 薄膜トランジスタアレイ基板およびその製造方法
KR100870522B1 (ko) 액정표시소자 및 그 제조방법
KR100558714B1 (ko) 액정표시패널 및 그 제조 방법
KR100558716B1 (ko) 액정표시패널 및 그 제조 방법
KR100558713B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100558715B1 (ko) 액정표시패널 및 그 제조 방법
KR100558717B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100637061B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100558718B1 (ko) 액정표시패널 및 그 제조 방법
KR100646172B1 (ko) 액정표시장치 및 그 제조 방법
KR20050105422A (ko) 액정표시패널 및 그 제조 방법
KR100583313B1 (ko) 액정표시장치 및 그 제조 방법
KR20040061195A (ko) 액정표시패널 및 그 제조방법
KR101023276B1 (ko) 액정표시장치 및 그 제조 방법과 검사방법
KR20050026588A (ko) 액정표시소자 및 그 제조방법
KR100694576B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR101177117B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20050055384A (ko) 액정표시패널 및 그 제조 방법
KR100558712B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100583312B1 (ko) 액정표시패널 및 그 제조방법과 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 13