KR100558712B1 - 박막 트랜지스터 어레이 기판 및 그 제조 방법 - Google Patents

박막 트랜지스터 어레이 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100558712B1
KR100558712B1 KR1020030071361A KR20030071361A KR100558712B1 KR 100558712 B1 KR100558712 B1 KR 100558712B1 KR 1020030071361 A KR1020030071361 A KR 1020030071361A KR 20030071361 A KR20030071361 A KR 20030071361A KR 100558712 B1 KR100558712 B1 KR 100558712B1
Authority
KR
South Korea
Prior art keywords
gate
thin film
film transistor
layer
pad
Prior art date
Application number
KR1020030071361A
Other languages
English (en)
Other versions
KR20050035644A (ko
Inventor
류순성
남승희
오재영
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030071361A priority Critical patent/KR100558712B1/ko
Publication of KR20050035644A publication Critical patent/KR20050035644A/ko
Application granted granted Critical
Publication of KR100558712B1 publication Critical patent/KR100558712B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 마스크 공정 수를 절감할 수 있음과 아울러 배향성을 향상시킬 수 있는 박막 트랜지스터 어레이 기판 및 그 제조 방법에 관한 것이다.
본 발명에 따른 박막 트랜지스터 어레이 기판의 제조방법은 기판 상에 게이트 라인, 상기 게이트 라인과 게이트절연막을 사이에 두고 절연되게 교차하여 화소 영역을 결정하는 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터, 상기 박막 트랜지스터와 접속되고 상기 화소 영역에 형성된 화소 전극, 상기 게이트라인과 접속되며 투명도전층을 포함하는 게이트패드, 상기 데이터라인과 접속되며 투명도전층을 포함하는 데이터패드를 형성하는 단계와, 상기 기판 전면에 보호막을 형성하는 단계와, 상기 게이트패드 및 데이터패드가 형성된 패드영역을 제외한 나머지 영역에 배향막을 인쇄하는 단계와, 상기 배향막을 마스크로 상기 보호막을 제거하여 상기 게이트패드 및 데이터패드에 포함된 투명도전층을 노출시키는 단계와, 상기 배향막의 배향성을 재생시키는 단계를 포함하는 것을 특징으로 한다.

Description

박막 트랜지스터 어레이 기판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY SUBSTRATE AND FABRICATING METHOD THEREOF}
도 1은 종래 박막 트랜지스터 어레이 기판을 나타내는 평면도이다.
도 2는 도 1에 도시된 박막 트랜지스터 어레이 기판을 선"Ⅱ-Ⅱ'"를 따라 절단하여 도시한 단면도이다.
도 3a 내지 도 3d는 도 2에 도시된 박막 트랜지스터 어레이 기판의 제조 방법을 단계적으로 도시한 단면도들이다.
도 4는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판을 도시한 평면도이다.
도 5는 도 4에 도시된 박막 트랜지스터 어레이 기판을 선"Ⅴ-Ⅴ'"를 따라 절단하여 도시한 단면도이다.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 7a 및 도 7b는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 8a 및 도 8b는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 9a 내지 도 9e는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조 방법 중 제3 마스크 공정을 구체적으로 설명하기 위한 단면도이다.
도 10a 내지 도 10e는 도 5에 도시된 보호막 상에 형성된 배향막의 재생공정의 제1 실시 예를 나타내는 단면도이다.
도 11a 내지 도 11e는 도 5에 도시된 보호막 상에 형성된 배향막의 재생공정의 제2 실시 예를 나타내는 단면도이다.
도 12a 내지 도 12d는 도 5에 도시된 보호막 상에 형성된 배향막의 재생공정의 제3 실시 예를 나타내는 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
2,102 : 게이트라인 4,104 : 데이터라인
6,106 : 게이트전극 8,108 : 소스전극
10,110 : 드레인전극 14,114 : 활성층
16,116 : 오믹접촉층 18,118 : 보호막
22,122 : 화소전극 30,130 : 박막트랜지스터
40,140 : 스토리지캐패시터 50,150 : 게이트패드
60,160 : 데이터패드 170 : 투명도전막
172 : 게이트금속막 300,302 : 배향막
본 발명은 박막 트랜지스터 어레이 기판에 관한 것으로, 특히 공정을 단순화시킴과 아울러 배향성을 향상시킬 수 있는 박막 트랜지스터 어레이 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 액정 표시 장치는 상하부 기판에 대향하게 배치된 화소 전극과 공통 전극 사이에 형성되는 전계에 의해 액정을 구동하게 된다.
액정 표시 장치는 서로 대향하여 합착된 하부 어레이 기판(박막트랜지스터 어레이 기판) 및 상부 어레이 기판(칼라 필터 어레이 기판)과, 두 기판 사이에서 셀갭을 일정하게 유지시키기 위한 스페이서와, 그 셀갭에 채워진 액정을 구비한다.
하부 어레이 기판은 다수의 신호 배선들 및 박막 트랜지스터와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다. 상부 어레이 기판은 칼러 구현을 위한 칼라 필터 및 빛샘 방지를 위한 블랙 매트릭스와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다.
이러한 액정 표시 장치에서 박막 트랜지스터 어레이 기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정 패널 제조 단가 상승의 중요 원인이 되고 있다. 이를 해결하기 위하여, 박막 트랜지스터 어레이 기판은 마스크 공정수를 줄이는 방향으로 발전하고 있다. 이는 하나의 마스크 공정이 박막 증착 공정, 세정 공정, 포토리쏘그래피 공정, 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 많은 공정을 포함하고 있기 때문이다. 이에 따라, 최근에는 박막트랜지스터 어레이 기판의 표준 마스크 공정이던 5 마스크 공정에서 하나의 마스크 공정을 줄인 4 마스크 공정이 대두되고 있다.
도 1은 종래의 4마스크 공정을 이용한 박막트랜지스터 어레이 기판을 도시한 평면도이고, 도 2는 도 1에서 선"Ⅱ-Ⅱ'"를 따라 절취한 박막트랜지스터 어레이 기판을 도시한 단면도이다.
도 1 및 도 2에 도시된 박막트랜지스터 어레이 기판은 하부 기판(1) 위에 게이트 절연막(12)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(30)와, 그 교차 구조로 마련된 화소 영역에 형성된 화소 전극(22)과, 게이트라인(2)과 스토리지전극(28)의 중첩부에 형성된 스토리지 캐패시터(40)와, 게이트 라인(2)과 접속된 게이트 패드(50)와, 데이터 라인(4)과 접속된 데이터 패드(60)를 구비한다.
게이트 신호를 공급하는 게이트 라인(2)과 데이터 신호를 공급하는 데이터 라인(4)은 교차 구조로 형성되어 화소 영역(5)을 정의한다.
박막 트랜지스터(30)는 게이트 라인(2)의 게이트 신호에 응답하여 데이터 라인(4)의 화소 신호가 화소 전극(22)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(30)는 게이트 라인(2)에 접속된 게이트 전극(6)과, 데이터 라인(4)에 접속된 소스 전극(8)과, 화소 전극(22)에 접속된 드레인 전극(10)을 구비한다. 또한, 박막 트랜지스터(30)는 게이트 전극(6)과 게이트 절연막(12)을 사이에 두고 중첩되면서 소스 전극(8)과 드레인 전극(8) 사이에 채널을 형성하는 활성층(14)을 더 구비한다.
그리고, 활성층(14)은 데이터 라인(4), 데이터 패드 하부 전극(62), 그리고 스토리지 전극(28)과도 중첩되게 형성된다. 이러한 활성층(14) 위에는 데이터 라인(4), 소스 전극(8), 드레인 전극(8), 데이터 패드 하부 전극(62), 그리고 스토리지 전극(28)과 오믹 접촉을 위한 오믹 접촉층(16)이 더 형성된다.
화소 전극(22)은 보호막(18)을 관통하는 제1 접촉홀(40)을 통해 박막 트랜지스터(30)의 드레인 전극(10)과 접속되어 화소 영역(5)에 형성된다.
이에 따라, 박막 트랜지스터(30)를 통해 화소 신호가 공급된 화소 전극(22)과 기준 전압이 공급된 공통 전극(도시하지 않음) 사이에는 전계가 형성된다. 이러한 전계에 의해 하부 어레이 기판과 상부 어레이 기판 사이의 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역(5)을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
스토리지 캐패시터(40)는 게이트 라인(2)과, 그 게이트 라인(2)과 게이트 절연막(12), 활성층(14), 그리고 오믹 접촉층(16)을 사이에 두고 중첩되는 스토리지 전극(28)과, 그 스토리지 전극(28)과 보호막(18)에 형성된 제2 접촉홀(42)을 통해 접속된 화소 전극(22)으로 구성된다. 이러한 스토리지 캐패시터(40)는 화소 전극(22)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다.
게이트패드(50)는 게이트드라이버(도시하지 않음)와 접속되어 게이트라인(2)에 게이트신호를 공급한다. 이러한 게이트 패드(50)는 게이트 라인(2)으로부터 연장되는 게이트 패드 하부 전극(52)과, 게이트 절연막(12) 및 보호막(18)을 관통하는 제3 접촉홀(56)을 통해 게이트 패드 하부 전극(52)과 접속된 게이트 패드 상부 전극(54)으로 구성된다.
데이터패드(60)는 데이터 드라이버(도시하지 않음)와 접속되어 데이터라인(4)에 데이터신호를 공급한다. 이러한 데이터 패드(60)는 데이터 라인(4)으로부터 연장되는 데이터 패드 하부 전극(62)과, 보호막(18)을 관통하는 제4 접촉홀(66)을 통해 데이터 패드 하부 전극(62)과 접속된 데이터 패드 상부 전극(64)으로 구성된다.
이러한 구성을 가지는 박막 트랜지스터 어레이 기판의 제조 방법을 4마스크 공정을 이용하여 상세히 하면 도 3a 내지 도 3d에 도시된 바와 같다.
도 3a를 참조하면, 제1 마스크 공정을 이용하여 하부 기판(1) 상에 게이트 라인(2), 게이트 전극(6) 및 게이트 패드 하부 전극(52)을 포함하는 제1 도전 패턴군이 형성된다.
이를 상세히 설명하면, 하부 기판(1) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(2), 게이트 전극(6) 및 게이트 패드 하부 전극(52)을 포함하는 제1 도전 패턴군이 형성된다. 여기서, 게이트금속층으로는 알루미늄계 금속 등이 이용된다.
도 3b를 참조하면, 제1 도전 패턴군이 형성된 하부 기판(1) 상에 게이트 절연막(12)이 도포된다. 그리고 제2 마스크 공정을 이용하여 게이트 절연막(12) 위에 활성층(14) 및 오믹 접촉층(16)을 포함하는 반도체 패턴과; 데이터 라인(4), 소스 전극(8), 드레인 전극(10), 데이터 패드 하부 전극(62), 스토리지 전극(28)을 포함하는 제2 도전 패턴군이 형성된다.
이를 상세히 설명하면, 제1 도전 패턴군이 형성된 하부 기판(1) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(12), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 데이터금속층이 순차적으로 형성된다. 여기서, 게이트 절연막(12)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 데이터 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.
이어서, 데이터 금속층 위에 제2 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 포토레지스트 패턴을 이용한 습식 식각 공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(4), 소스 전극(8), 그 소스 전극(8)과 일체화된 드레인 전극(10), 스토리지 전극(28)을 포함하는 제2 도전 패턴군이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹 접촉층(14)과 활성층(16)이 형성된다.
그리고, 애싱(Ashing) 공정으로 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 제거된 후 건식 식각 공정으로 채널부의 소스/드레인 금속 패턴 및 오믹 접촉층(16)이 식각된다. 이에 따라, 채널부의 활성층(14)이 노출되어 소스 전극(8)과 드레인 전극(10)이 분리된다.
이어서, 스트립 공정으로 제2 도전 패턴군 위에 남아 있던 포토레지스트 패턴이 제거된다.
도 3c를 참조하면, 제2 도전 패턴군이 형성된 게이트 절연막(12) 상에 제3 마스크 공정을 이용하여 제1 내지 제4 접촉홀들(20,42,56,66)을 포함하는 보호막(18)이 형성된다.
상세히 하면, 제2 도전 패턴군이 형성된 게이트 절연막(12) 상에 PECVD 등의 증착 방법으로 보호막(18)이 전면 형성된다. 이어서, 보호막(18)이 제3 마스크를 이용한 포토리쏘그래피 공정과 식각 공정으로 패터닝됨으로써 제1 내지 제4 접촉홀들(20,42,56,66)이 형성된다. 제1 접촉홀(20)은 보호막(18)을 관통하여 드레인 전극(10)을 노출시키고, 제2 접촉홀(42)은 보호막(18)을 관통하여 스토리지 전극(28)을 노출시킨다. 제3 접촉홀(56)은 보호막(18) 및 게이트 절연막(12)을 관통하여 게이트 패드 하부 전극(52)을 노출시키고, 제4 접촉홀(66)은 보호막(18)을 관통하여 데이터 패드 하부 전극(62)을 노출시킨다. 여기서, 데이터 금속으로 몰리브덴(Mo)과 같이 건식 식각비 큰 금속이 이용되는 경우 제1, 제2, 제4 접촉홀(20, 42, 66) 각각은 드레인 전극(10), 스토리지 전극(28), 데이터 패드 하 부 전극(62)까지 관통하여 그들의 측면을 노출시키게 된다.
보호막(18)의 재료로는 게이트 절연막(12)과 같은 무기 절연 물질이나 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다.
도 3d를 참조하면, 제4 마스크 공정을 이용하여 보호막(18) 상에 화소 전극(22), 게이트 패드 상부 전극(54), 데이터 패드 상부 전극(64)을 포함하는 제3 도전 패턴군이 형성된다.
상세히 하면, 보호막(18) 상에 스퍼터링 등의 증착 방법으로 투명 도전막이 도포된다. 이어서 제4 마스크를 이용한 포토리쏘그래피 공정과 식각 공정을 통해 투명 도전막이 패텅님됨으로써 화소 전극(22), 게이트 패드 상부 전극(54), 데이터 패드 상부 전극(64)을 포함하는 제3 도전 패턴군이 형성된다. 화소 전극(22)은 제1 접촉홀(20)을 통해 드레인 전극(10)과 전기적으로 접속되고, 제2 접촉홀(42)을 통해 스토리지 전극(28)과 전기적으로 접속된다. 게이트 패드 상부 전극(54)는 제3 접촉홀(56)을 통해 게이트 패드 하부 전극(52)과 전기적으로 접속된다. 데이터 패드 상부 전극(64)은 제4 접촉홀(66)을 통해 데이터 패드 하부 전극(62)과 전기적으로 접속된다.
여기서, 투명 도전막의 재료로는 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 틴 옥사이드(Tin Oxide : TO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : IZO) 및 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 중 어느 하나가 이용된다.
이와 같이, 종래 박막 트랜지스터 어레이 기판 및 그 제조 방법은 4마스크 공정을 채용함으로써 5마스크 공정을 이용한 경우보다 제조 공정수를 줄임과 아울러 그에 비례하는 제조 단가를 절감할 수 있게 된다. 그러나, 4 마스크 공정 역시 여전히 제조 공정이 복잡하여 원가 절감에 한계가 있으므로 제조 공정을 더욱 단순화하여 제조 단가를 더욱 줄일 수 있는 방안이 요구된다.
따라서, 본 발명의 목적은 마스크 공정 수를 절감할 수 있는 박막트랜지스터 어레이 기판 및 그 제조 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 배향성을 향상시킬 수 있는 박막트랜지스터 어레이 기판 및 그 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 박막트랜지스터 어레이 기판의 제조방법은 기판 상에 게이트 라인, 상기 게이트 라인과 게이트절연막을 사이에 두고 절연되게 교차하여 화소 영역을 결정하는 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터, 상기 박막 트랜지스터와 접속되고 상기 화소 영역에 형성된 화소 전극, 상기 게이트라인과 접속되며 투명도전층을 포함하는 게이트패드, 상기 데이터라인과 접속되며 투명도전층을 포함하는 데이터패드를 형성하는 단계와, 상기 기판 전면에 보호막을 형성하는 단계와, 상기 게이 트패드 및 데이터패드가 형성된 패드영역을 제외한 나머지 영역에 배향막을 인쇄하는 단계와, 상기 배향막을 마스크로 상기 보호막을 제거하여 상기 게이트패드 및 데이터패드에 포함된 투명도전층을 노출시키는 단계와, 상기 배향막의 배향성을 재생시키는 단계를 포함하는 것을 특징으로 한다.
상기 배향막의 배향성을 재생시키는 단계는 상기 투명도전층이 노출된 기판 상에 형성된 배향막을 플라즈마 처리하는 단계를 포함하는 것을 특징으로 한다.
상기 플라즈마 처리시 이용되는 가스는 O2,H2 및 He 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
상기 배향막의 배향성을 재생시키는 단계는 상기 마스크로 이용된 배향막을 제거하는 단계와, 상기 배향막이 제거된 기판 상에 제2 배향막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 마스크로 이용된 배향막을 제거하는 단계는 상기 배향막을 에싱공정으로 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 마스크로 이용된 배향막을 제거하는 단계는 O2가스를 포함하는 식각가스를 이용하여 상기 배향막을 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 배향막의 배향성을 재생시키는 단계는 상기 마스크로 이용된 배향막 상에 제2 배향막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 배향막은 아크릴계 수지, BCB 및 폴리이미드 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
상기 제2 배향막은 폴리이미드를 포함하는 것을 특징으로 한다.
상기 배향막을 마스크로 이용하여 상기 게이트패드 및 데이터패드에 포함된 투명도전층을 노출시키는 단계는 상기 배향막을 마스크로 이용한 건식식각 및 습식식각 중 어느 하나의 식각공정으로 상기 보호막을 식각하는 단계를 포함하는 것을 특징으로 한다.
상기 건식식각시 이용되는 가스는 SF6, CF4, SF6/O2를 포함하는 혼합가스, CF4/02를 포함하는 혼합가스를 포함하는 것을 특징으로 한다.
상기 습식식각시 이용되는 식각액은 불소계열의 식각액을 포함하는 것을 특징으로 한다.
상기 보호막은 산화실리콘 및 질화실리콘 중 적어도 어느 하나를 포함하도록 형성되는 것을 특징으로 한다.
상기 기판 상에 상기 게이트 라인, 데이터 라인, 박막 트랜지스터, 화소전극, 게이트패드 및 데이터패드를 형성하는 단계는 상기 기판 상에 투명금속막과 게이트 금속막으로 구성되는 게이트 라인, 게이트 전극, 게이트 패드, 데이터 패드를 포함하는 게이트 패턴들과 화소전극을 형성하는 단계와; 상기 게이트패턴과 화소전극이 형성된 기판 상에 게이트 절연 패턴과 반도체 패턴을 형성하는 단계와; 상기 게이트절연패턴과 반도체패턴이 형성된 기판 상에 데이터 라인, 상기 박막트랜지스터의 소스 전극 및 드레인 전극을 포함하는 데이터패턴들을 형성함과 동시에 상기 화소전극과 게이트패드 및 데이터패드의 게이트 금속막을 제거하는 단계를 포함하 는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 박막트랜지스터 어레이 기판은 기판 상에 게이트 라인과, 상기 게이트 라인과 게이트절연막을 사이에 두고 절연되게 교차하여 화소 영역을 결정하는 데이터 라인과, 상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터와, 상기 박막 트랜지스터와 접속되고 상기 화소 영역에 형성된 화소 전극과, 상기 게이트라인과 접속되며 투명도전층을 포함하는 게이트패드와, 상기 데이터라인과 접속되며 투명도전층을 포함하는 데이터패드와, 상기 박막트랜지스터를 보호하도록 형성되며 상기 게이트패드 및 데이터패드에 포함된 투명도전층을 노출시키는 보호막과, 상기 보호막 상에 상기 보호막과 동일패턴으로 형성된 제1 배향막과; 상기 제1 배향막 상에 배향성을 갖도록 형성된 제2 배향막을 구비하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 4 내지 도 12d를 참조하여 상세하게 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 박막트랜지스터 어레이 기판을 나타내는 평면도이고, 도 5는 도 4에서 선"Ⅴ-Ⅴ'"를 따라 절취한 박막트랜지스터 어레이 기판을 나타내는 단면도이다.
도 4 및 도 5에 도시된 박막트랜지스터 어레이 기판은 하부 기판(101) 위에 게이트 절연패턴(112)을 사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 박막 트랜지스터(130)와, 그 교차 구조로 마련된 화소 영역(105)에 형성된 화소 전극(122)과, 화소전극(122)과 게이트라인(102)의 중첩부에 형성된 스토리지 캐패시터(140)와, 게이트 라인(102)에서 연장된 게이트 패드(150)와, 데이터 라인(104)에서 연장된 데이터 패드(160)를 구비한다.
게이트 신호를 공급하는 게이트 라인(102)과 데이터 신호를 공급하는 데이터 라인(104)은 교차 구조로 형성되어 화소 영역(105)을 정의한다.
박막 트랜지스터(130)는 게이트 라인(102)의 게이트 신호에 응답하여 데이터 라인(104)의 화소 신호가 화소 전극(122)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(130)는 게이트 라인(102)에 접속된 게이트 전극(106)과, 데이터 라인(104)에 접속된 소스 전극(108)과, 화소 전극(122)에 접속된 드레인 전극(110)을 구비한다. 또한, 박막 트랜지스터(130)는 게이트 전극(106)과 게이트 절연패턴(112)을 사이에 두고 중첩되면서 소스 전극(108)과 드레인 전극(110) 사이에 채널을 형성하는 활성층(116)을 더 구비한다. 이러한 활성층(116) 위에는 데이터 라인(104), 드레인 전극(110) 및 스토리지전극(128)과 오믹 접촉을 위한 오믹 접촉층(116)이 더 형성된다.
화소 전극(122)은 박막 트랜지스터(130)의 드레인 전극(110)과 직접 접속되어 화소 영역(105)에 형성된다.
이에 따라, 박막 트랜지스터(130)를 통해 화소 신호가 공급된 화소 전극(122)과 기준 전압이 공급된 공통 전극(도시하지 않음) 사이에는 전계가 형성된다. 이러한 전계에 의해 박막 트랜지스터 어레이 기판과 칼라 필터 어레이 기판 사이의 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역(105)을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
스토리지 캐패시터(140)는 게이트라인(102)과, 그 게이트라인(102)과 게이트절연패턴(112), 활성층(114) 및 오믹접촉층(116)을 사이에 두고 중첩되며 화소전극(122)과 접속된 스토리지전극(128)으로 구성된다. 이러한 스토리지 캐패시터(140)는 화소 전극(122)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다.
게이트패드(150)는 게이트 드라이버(도시하지 않음)와 접속되어 게이트 드라이버에서 생성된 게이트신호를 게이트링크(152)를 통해 게이트라인(102)에 공급한다. 이러한 게이트 패드(150)는 게이트라인(102)과 접속된 게이트링크(152)에 포함된 투명도전막(170)이 노출된 구조로 형성된다.
데이터패드(160)는 데이터 드라이버(도시하지 않음)와 접속되어 데이터 드라이버에서 생성된 데이터신호를 데이터링크(168)를 통해 데이터라인(104)에 공급한다. 이러한 데이터패드(160)는 데이터라인(104)과 접속된 데이터링크(168)에 포함된 투명도전막(170)이 노출된 구조로 형성된다. 여기서, 데이터링크(168)는 게이트라인(102)과 동시에 형성되는 데이터링크하부전극(162)과, 데이터라인(104)과 접속된 데이터링크상부전극(166)으로 이루어진다.
한편, 본 발명에 따른 박막트랜지스터 어레이 기판의 게이트전극(106), 게이트라인(102), 게이트링크(152), 데이터링크하부전극(162)은 투명도전막(170)과, 그 투명도전막(170) 상에 형성된 게이트금속막(172)으로 이루어진다.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 6a 및 도 6b에 도시된 바와 같이 제1 마스크 공정으로 하부 기판(101) 상에 게이트금속막을 포함하는 화소전극(122)과; 2층 구조의 데이터패드(160), 게이트 라인(102), 게이트 전극(106), 게이트링크(152), 게이트 패드(150)의 게이트패턴을 포함하는 제1 도전패턴군이 형성된다.
이를 위해, 하부기판(101) 상에 스퍼터링 등의 증착방법을 통해 투명도전막(170)과 게이트금속막(172)이 형성된다. 여기서, 투명도전막(170)은 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 틴 옥사이드(Tin Oxide : TO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : IZO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO)등과 같은 투명도전성물질이 이용되고, 게이트금속막(172)은 알루미늄(Al)계 금속, 몰리브덴(Mo), 구리(Cu), 크롬(Cr), 탄탈(Ta), 티타늄(Ti) 등과 같은 금속이 이용된다. 이어서, 투명도전막(170)과 게이트 금속막(172)이 제1 마스크를 이용한 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 게이트 라인(102), 게이트 전극(106), 게이트링크(152) 및 데이터링크 하부전극(162)과; 게이트금속막(172)을 포함하는 게이트 패드(150), 데이터패드(160) 및 화소전극(122)을 포함하는 제1 도전패턴군이 형성된다.
도 7a 및 도 7b는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 7a 및 도 7b에 도시된 바와 같이 제2 마스크공정으로 제1 도전패턴군이 형성된 하부기판 상에 게이트절연패턴; 활성층 및 오믹접촉층을 포함하는 반도체패턴이 형성된다.
이를 위해, 제1 도전 패턴군이 형성된 하부 기판(101) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막과 제1 및 제2 반도체층이 순차적으로 형성된다. 여기서, 게이트 절연막의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질이 이용되며, 제1 반도체층은 불순물이 도핑되지 않은 비정질실리콘이 이용되며, 제2 반도체층은 N형 또는 P형의 불순물이 도핑된 비정질실리콘이 이용된다. 이어서, 제1 및 제2 반도체층과 게이트절연막이 포토리소그래피공정과 식각공정에 의해 패터닝됨으로써 게이트라인(102) 및 게이트전극(106)과 중첩되는 게이트절연패턴(112)과, 그 게이트절연패턴(112) 상에 형성되는 활성층(114) 및 오믹접촉층(116)을 포함하는 반도체패턴이 형성된다.
도 8a 및 도 8b는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
도 8a 및 도 8b에 도시된 바와 같이 제3 마스크 공정으로 게이트절연패턴(112)과 반도체패턴이 형성된 하부 기판(101) 상에 데이터라인(104), 소스전극(108), 드레인전극(110), 스토리지전극(128), 데이터링크상부전극(166)을 포함하는 제2 도전패턴군과; 제2 도전패턴군을 덮도록 하부 기판(101) 전면에 보호막(118)이 형성된다. 그리고, 데이터패드(160), 게이트패드(150) 및 화소전극(122)에 포함된 게이트금속막이 제거되어 투명도전막 이 노출된다. 이러한 제3 마스크공정을 도 9a 내지 도 9e를 참조하여 상세히 하면 다음과 같다.
도 9a에 도시된 바와 같이 반도체패턴이 형성된 하부기판(101) 상에 스퍼터링 등의 증착 방법을 데이터금속층(109)과 포토레지스트막(228)이 순차적으로 형성된다. 여기서, 데이터금속층(109)은 몰리브덴(Mo), 구리(Cu) 등과 같은 금속으로 이루어진다.
그런 다음, 부분 노광 마스크인 제3 마스크(220)가 하부기판(101) 상부에 정렬된다. 제3 마스크(220)는 투명한 재질인 마스크 기판(222)과, 마스크 기판(222)의 차단 영역(S2)에 형성된 차단부(224)와, 마스크 기판(222)의 부분 노광 영역(S3)에 형성된 회절 노광부(226)(또는 반투과부)를 구비한다. 여기서, 마스크 기판(222)이 노출된 영역은 노광 영역(S1)이 된다. 이러한 제3 마스크(220)를 이용한 포토레지스트막(228)을 노광한 후 현상함으로써 도 9b에 도시된 바와 같이 제3 마스크(220)의 차단부(224)와 회절 노광부(226)에 대응하여 차단 영역(S2)과 부분 노광 영역(S3)에서 단차를 갖는 포토레지스트 패턴(230)이 형성된다. 즉, 부분 노광 영역(S3)에 형성된 포토레지스트 패턴(230)은 차단 영역(S2)에서 형성된 제1 높이(h1)를 갖는 포토레지스트 패턴(230)보다 낮은 제2 높이(h2)를 갖게 된다.
이러한 포토레지스트 패턴(230)을 마스크로 이용한 습식 식각 공정으로 데이터 금속층(109)과 게이트금속막(172)이 패터닝됨으로써 스토리지전극(128), 데이터 라인(104), 데이터 라인(104)과 접속된 소스전극(108) 및 드레인 전극(110), 데이터 라인(104)과 다른 일측에 접속된 데이터 링크 상부전극(166)을 포함하는 제2 도 전패턴군이 형성된다. 그리고, 게이트절연패턴(112)과 제2 도전패턴군을 마스크로 게이트금속막(172)이 제거됨으로써 데이터패드(160), 게이트패드(150) 및 화소전극(122)의 투명도전막(170)이 노출된다.
그리고, 포토레지스트 패턴(230)을 마스크로 이용한 건식 식각 공정으로 활성층(114)과 오믹접촉층(116)이 패터닝됨으로써 오믹접촉층(114)과 활성층(116)은 제2 도전패턴군을 따라 형성된다. 이어서, 산소(O2) 플라즈마를 이용한 에싱(Ashing) 공정으로 부분 노광 영역(S3)에 제2 높이를 갖는 포토레지스트 패턴(230)은 도 9c에 도시된 바와 같이 제거되고, 차단 영역(S2)에 제1 높이를 갖는 포토레지스트 패턴(230)은 높이가 낮아진 상태가 된다. 이러한 포토레지스트 패턴(230)을 이용한 식각 공정으로 회절 노광 영역(S3), 즉 박막 트랜지스터의 채널부에 형성된 데이터 금속층과 오믹접촉층이 제거된다. 이에 따라, 드레인 전극(110)과 소스 전극(108)이 분리된다. 그리고, 제2 도전 패턴군 위에 남아 있던 포토레지스트 패턴(230)은 도 9d에 도시된 바와 같이 스트립 공정으로 제거된다.
이어서, 제2 도전패턴군이 형성된 기판(101) 상에 도 9e에 도시된 바와 같이 보호막(118)이 형성된다. 보호막(152)으로는 게이트 절연막(146)과 같은 무기 절연 물질이 이용된다.
보호막(118)이 형성된 하부기판(101) 상에 게이트패드(150) 및 데이터패드(160)가 위치하는 패드영역를 제외한 표시영역 상에 폴리이미드(Polyimide)의 배향막이 인쇄된다. 이 배향막을 마스크로 이용한 습식 식각 또는 건식 식각공정으로 게이트패드(150) 및 데이터패드(160)의 투명도전막(170)을 노출시킨다. 이러한 식각공정에 의해 배향막이 일부 손상되고, 배향특성이 변화될 가능성이 있다. 특히, 식각공정시 발생되는 플라즈마에 의해 배향막이 일부 손상된다. 이를 해결하기 위해, 패드 오픈 공정 후 배향막의 배향성을 살리기 위한 재생공정이 실행된다.
도 10a 내지 도 10d는 도 5에 도시된 박막트랜지스터 어레이 기판 상에 형성된 배향막 재생공정의 제1 실시 예를 나타내는 도면이다.
먼저, 보호막(118)이 형성된 하부기판(101)이 세정된 후 도 10a에 도시된 바와 같이 폴리이미드 등의 배향막(300)이 게이트패드(150) 및 데이터패드(160)를 제외한 표시영역의 보호막(118) 상에 인쇄된다. 보호막(118) 상에 인쇄된 배향막(300)을 마스크로 보호막(118)을 건식식각공정 또는 습식식각공정에 의해 도 10b에 도시된 바와 같이 제거함으로써 게이트패드(150)에 포함된 투명전도층과 데이터패드(160)에 포함된 투명전도층(170)이 노출된다. 건식식각으로 패드의 투명도전층(170)을 노출시키는 경우 건식식각시 이용되는 가스는 예를 들어, SF6, CF4, SF6/O2를 포함하는 혼합가스, CF4/02를 포함하는 혼합가스이다. 습식식각으로 패드의 투명도전층(170)을 노출시키는 경우 습식식각시 이용되는 식각액은 예를 들어 불산계열의 식각액, BOE을 이용한다.
그런 다음, 배향막(300)의 배향성을 재생하기 위해 배향막(300)이 형성된 하 부기판(101)을 챔버 내에 삽입한 후 도 10c에 도시된 바와 같이 플라즈마 처리한다. 플라즈마시 O2, H2, He등의 가스가 이용된다. 배향성이 재생된 배향막(302)은 도 10d에 도시된 바와 같이 러빙공정에 의해 소정방향으로 러빙된다. 배향막(302)을 포함하는 하부 어레이가 형성된 하부 어레이 기판(306)은 도 10e에 도시된 바와 같이 상부기판(200) 상에 상부 어레이(202)가 형성된 상부 어레이 기판(300)과 실재(212)에 의해 합착되어 액정표시패널이 완성된다.
도 11a 내지 도 11e는 도 5에 도시된 박막트랜지스터 어레이 기판의 배향막 재생공정의 제2 실시 예를 나타내는 도면이다.
먼저, 보호막(118)이 형성된 하부기판(101)이 세정된 후 도 11a에 도시된 바와 같이 마스크용 배향막(300)이 게이트패드(150) 및 데이터패드(160)를 제외한 표시영역의 보호막(118) 상에 인쇄된다. 마스크용 배향막(300)은 포토레지스트, 아크릴계 수지, BCB, 폴리이미드 등이 이용된다. 보호막(118) 상에 인쇄된 마스크용 배향막(300)을 마스크로 이용한 건식식각 또는 습식식각공정에 의해 도 11b에 도시된 바와 같이 게이트패드(150)에 포함된 투명전도층과 데이터패드(160)에 포함된 투명전도층이 노출된다. 건식식각으로 패드의 투명도전층(170)을 노출시키는 경우 건식식각시 이용되는 가스는 예를 들어, SF6, CF4, SF6/O2를 포함하는 혼합가스, CF4/02를 포함하는 혼합가스이다. 습식식각으로 패드의 투명도전층(170)을 노출시키는 경우 습식식각시 이용되는 식각액은 예를 들어 불산계열의 식각액, BOE을 이용한다. 그런 다음, 식각 공정에 의해 배향성이 저하된 마스크용 배향막(300)이 도 11c에 도시된 바와 같이 제거된다. 마스크용 배향막(300)은 에싱공정에 의해 제거되거나 SF6/O2를 포함하는 혼합가스 또는 CF4/O2를 포함하는 혼합가스를 이용한 식각공정에 의해 제거된다. 마스크용 배향막(300)이 제거된 기판(101) 상에 폴리이미드를 게이트패드(150) 및 데이터패드(160)를 제외한 표시영역의 보호막(118) 상에 인쇄한 후 러빙공정에 의해 폴리이미드가 소정방향으로 러빙됨으로써 도 11d에 도시된 바와 같이 배향용 배향막(302)이 형성된다. 배향막(302)을 포함하는 하부 어레이가 형성된 하부 어레이 기판(306)은 도 11e에 도시된 바와 같이 상부기판(200) 상에 상부 어레이(202)가 형성된 상부 어레이 기판(300)과 실재(212)에 의해 합착되어 액정표시패널이 완성된다.
도 12a 내지 도 12d는 도 5에 도시된 박막트랜지스터 어레이 기판에 포함된 배향막 재생공정의 제3 실시 예를 나타내는 도면이다.
먼저, 보호막(118)이 형성된 하부기판(101)이 세정된 후 도 12a에 도시된 바와 같이 마스크용 배향막(302)이 게이트패드(150) 및 데이터패드(160)를 제외한 표시영역의 보호막(118) 상에 인쇄된다. 마스크용 배향막(302)은 포토레지스트, 아크릴계 수지, BCB, 폴리이미드 등이 이용된다. 보호막(118) 상에 인쇄된 마스크용 배향막(302)을 마스크로 이용한 식각공정에 의해 도 12b에 도시된 바와 같이 보호막(118)이 제거됨으로써 게이트패드(150)에 포함된 투명전도층과 데이터패드(160)에 포함된 투명전도층이 노출된다. 건식식각으로 패드의 투명도전층(170)을 노출시키는 경우 이용되는 가스는 예를 들어, SF6, CF4, SF6/O2를 포함하는 혼합가스, CF4/02를 포함하는 혼합가스이다. 습식식각으로 패드의 투명도전층(170)을 노출시키는 경우 이용되는 식각액은 예를 들어 불산계열의 식각액, BOE을 이용한다. 그런 다음, 마스크용 배향막(302) 상에 폴리이미드를 인쇄한 후 러빙공정에 의해 폴리이미드가 소정방향으로 러빙됨으로써 도 12c에 도시된 바와 같이 배향용 배향막(308)이 형성된다. 배향용 배향막(308)을 포함하는 하부 어레이가 형성된 하부 어레이 기판(306)은 도 12d에 도시된 바와 같이 상부기판(200) 상에 상부 어레이(202)가 형성된 상부 어레이 기판(300)과 실재(212)에 의해 합착되어 액정표시패널이 완성된다.
상술한 바와 같이, 본 발명에 따른 박막트랜지스터 어레이 기판 및 그 제조방법은 게이트패드 및 데이터패드의 투명도전막 상에 형성된 보호막을 제거하기 위한 패드오픈 공정에 의해 손상된 배향막의 배향성을 살리기 위한 재생공정이 실행된다. 이에 따라, 패드오픈공정에 의한 배향막의 손상을 방지할 수 있어 배향막의 배향성이 향상된다. 또한, 본 발명에 따른 박막트랜지스터 어레이 기판 및 그 제조방법은 제1 마스크공정으로 게이트패턴과 화소전극을 형성하고, 제2 마스크공정으로 게이트절연패턴과 반도체패턴을 형성하고, 제3 마스크공정으로 데이터패턴을 형성하고, 패드오픈공정으로 보호막을 일부 제거하여 게이트패드, 데이터패드 및 화소전극의 투명도전막을 노출시킴으로써 공정이 단순해지며 제조단가를 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (18)

  1. 기판 상에 게이트 라인, 상기 게이트 라인과 게이트절연막을 사이에 두고 절연되게 교차하여 화소 영역을 결정하는 데이터 라인, 상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터, 상기 박막 트랜지스터와 접속되고 상기 화소 영역에 형성된 화소 전극, 상기 게이트라인과 접속되며 투명도전층을 포함하는 게이트패드, 상기 데이터라인과 접속되며 투명도전층을 포함하는 데이터패드를 형성하는 단계와,
    상기 기판 전면에 보호막을 형성하는 단계와,
    상기 게이트패드 및 데이터패드가 형성된 패드영역을 제외한 나머지 영역에 배향막을 인쇄하는 단계와,
    상기 배향막을 마스크로 상기 보호막을 제거하여 상기 게이트패드 및 데이터패드에 포함된 투명도전층을 노출시키는 단계와,
    상기 마스크로 이용된 배향막을 제거하는 단계와,
    상기 배향막이 제거된 기판 상에 배향용 배향막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 마스크로 이용된 배향막을 제거하는 단계는
    상기 배향막을 에싱공정으로 제거하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
  6. 제 1 항에 있어서,
    상기 마스크로 이용된 배향막을 제거하는 단계는
    O2가스를 포함하는 식각가스를 이용하여 상기 배향막을 제거하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 배향막은 아크릴계 수지, BCB 및 폴리이미드 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
  9. 제 1 항에 있어서,
    상기 배향용 배향막은 폴리이미드를 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
  10. 제 1 항에 있어서,
    상기 배향막을 마스크로 이용하여 상기 게이트패드 및 데이터패드에 포함된 투명도전층을 노출시키는 단계는
    상기 배향막을 마스크로 이용한 건식식각 및 습식식각 중 어느 하나의 식각공정으로 상기 보호막을 식각하는 단계를 포함하는 것을 특징으로 하는 박막트랜지 스터 어레이 기판의 제조방법.
  11. 제 10 항에 있어서,
    상기 건식식각시 이용되는 가스는 SF6, CF4, SF6/O2를 포함하는 혼합가스, CF4/02를 포함하는 혼합가스를 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
  12. 제 10 항에 있어서,
    상기 습식식각시 이용되는 식각액은 불소계열의 식각액을 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
  13. 제 1 항에 있어서,
    상기 보호막은 산화실리콘 및 질화실리콘 중 적어도 어느 하나를 포함하도록 형성되는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
  14. 제 1 항에 있어서,
    상기 기판 상에 상기 게이트 라인, 데이터 라인, 박막 트랜지스터, 화소전극, 게이트패드 및 데이터패드를 형성하는 단계는
    상기 기판 상에 투명금속막과 게이트 금속막으로 구성되는 게이트 라인, 게 이트 전극, 게이트 패드, 데이터 패드를 포함하는 게이트 패턴들과 화소전극을 형성하는 단계와;
    상기 게이트패턴과 화소전극이 형성된 기판 상에 게이트 절연 패턴과 반도체 패턴을 형성하는 단계와;
    상기 게이트절연패턴과 반도체패턴이 형성된 기판 상에 데이터 라인, 상기 박막트랜지스터의 소스 전극 및 드레인 전극을 포함하는 데이터패턴들을 형성함과 동시에 상기 화소전극과 게이트패드 및 데이터패드의 게이트 금속막을 제거하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
  15. 기판 상에 게이트 라인과,
    상기 게이트 라인과 게이트절연막을 사이에 두고 절연되게 교차하여 화소 영역을 결정하는 데이터 라인과,
    상기 게이트 라인 및 데이터 라인의 교차부에 형성된 박막 트랜지스터와,
    상기 박막 트랜지스터와 접속되고 상기 화소 영역에 형성된 화소 전극과,
    상기 게이트라인과 접속되며 투명도전층을 포함하는 게이트패드와,
    상기 데이터라인과 접속되며 투명도전층을 포함하는 데이터패드와,
    상기 박막트랜지스터를 보호하도록 형성되며 상기 게이트패드 및 데이터패드에 포함된 투명도전층을 노출시키는 보호막과,
    상기 보호막 상에 상기 보호막과 동일패턴으로 형성된 제1 배향막과;
    상기 제1 배향막 상에 배향성을 갖도록 형성된 제2 배향막을 구비하는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  16. 제 15 항에 있어서,
    상기 제1 배향막은 아크릴계 수지, BCB 및 폴리이미드 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  17. 제 15 항에 있어서,
    상기 제2 배향막은 폴리이미드를 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  18. 제 15 항에 있어서,
    상기 보호막은 산화실리콘 및 질화실리콘 중 적어도 어느 하나를 포함하도록 형성되는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
KR1020030071361A 2003-10-14 2003-10-14 박막 트랜지스터 어레이 기판 및 그 제조 방법 KR100558712B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030071361A KR100558712B1 (ko) 2003-10-14 2003-10-14 박막 트랜지스터 어레이 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030071361A KR100558712B1 (ko) 2003-10-14 2003-10-14 박막 트랜지스터 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050035644A KR20050035644A (ko) 2005-04-19
KR100558712B1 true KR100558712B1 (ko) 2006-03-10

Family

ID=37239016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030071361A KR100558712B1 (ko) 2003-10-14 2003-10-14 박막 트랜지스터 어레이 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100558712B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101418527B1 (ko) 2007-02-05 2014-07-14 삼성디스플레이 주식회사 표시기판 제조방법, 무기막 패턴방법 및 이를 이용한표시장치 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101418527B1 (ko) 2007-02-05 2014-07-14 삼성디스플레이 주식회사 표시기판 제조방법, 무기막 패턴방법 및 이를 이용한표시장치 제조방법

Also Published As

Publication number Publication date
KR20050035644A (ko) 2005-04-19

Similar Documents

Publication Publication Date Title
KR100598737B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US6818923B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4527615B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
US7599034B2 (en) Thin film transistor substrate of a horizontal electric field type LCD and fabricating method thereof
KR100583311B1 (ko) 액정표시패널 및 그 제조 방법
US7576822B2 (en) Thin film transistor substrate using horizontal electric field and fabricating method thereof
JP2004302466A (ja) 水平電界印加型液晶表示装置及びその製造方法
JP4537929B2 (ja) 液晶表示装置および液晶表示装置の製造方法
US7504661B2 (en) Thin film transistor substrate and fabricating method thereof
KR100558714B1 (ko) 액정표시패널 및 그 제조 방법
KR20050060963A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20040086927A (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR100558713B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100558712B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100558717B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR20050105422A (ko) 액정표시패널 및 그 제조 방법
KR100637061B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR101222537B1 (ko) 액정표시패널 및 그 제조방법
KR100583313B1 (ko) 액정표시장치 및 그 제조 방법
KR100558718B1 (ko) 액정표시패널 및 그 제조 방법
KR100646172B1 (ko) 액정표시장치 및 그 제조 방법
KR100595311B1 (ko) 액정표시 소자의 제조방법
KR20050035676A (ko) 액정표시패널 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 13