DE69430765T2 - Eingebettetes Substrat für integrierte Schaltungsmodule - Google Patents

Eingebettetes Substrat für integrierte Schaltungsmodule

Info

Publication number
DE69430765T2
DE69430765T2 DE69430765T DE69430765T DE69430765T2 DE 69430765 T2 DE69430765 T2 DE 69430765T2 DE 69430765 T DE69430765 T DE 69430765T DE 69430765 T DE69430765 T DE 69430765T DE 69430765 T2 DE69430765 T2 DE 69430765T2
Authority
DE
Germany
Prior art keywords
chips
dielectric layer
molding material
module
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69430765T
Other languages
English (en)
Other versions
DE69430765D1 (de
Inventor
Herbert Stanley Cole
Wolfgang Daum
Raymond Albert Fillion
Michael Gdula
Eric Joseph Wildi
Robert John Wojnarowski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lockheed Martin Corp
Original Assignee
Lockheed Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lockheed Corp filed Critical Lockheed Corp
Publication of DE69430765D1 publication Critical patent/DE69430765D1/de
Application granted granted Critical
Publication of DE69430765T2 publication Critical patent/DE69430765T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

  • Die Erfindung betrifft allgemein die Herstellung von Substraten für Multichipmodule und andere integrierte Schaltungsmodule und insbesondere die Herstellung eines Substrats für ein integriertes Schaltungsmodul, indem die Halbleiterchips mit Ausnahme der die Kontaktpads enthaltenen Chipoberfläche mit Material umgossen werden.
  • Herkömmliche Prozesse zur Herstellung von Verbindungen mit hoher Dichte (HDI-Prozesse) benutzen oft in einer Substratbasis ausgebildete Hohlräume für die Anordnung von Chips, so daß die Oberseiten der Chips mit der Oberfläche des Substrats im wesentlichen eine Ebene bilden. Das Substrat ist im allgemeinen eine Keramik- oder eine Kompositstruktur. Die herkömmliche HDI-Technik zur Herstellung von Hohlräumen in dem Substrat besteht darin, daß das Material des Hohlraum mit einer computergesteuerten, diamanbesetzten Spitze mechanisch bearbeitet oder gefräst wird. Dieser zeitaufwändige Prozeß liefert nicht immer die gewünschte Hohlraumtiefe für die Chips und kann zu Rissenführen, die das Substrat unbrauchbar machen.
  • In dem herkömmlichen HID-Prozeß werden die Chips in Hohlräume für das mechanische, thermische und elektrische montieren auf mehrere Tropfen eines Die-Attach-Klebstoffs plaziert. Die durch diesen Prozeß plazierten Chips werden oft während der weiteren Verarbeitung verschoben, weil an der Grenzfläche zwischen Chip und Die-Attach-Klebstoff häufig ungleichförmige Oberflächenspannungen auftreten. Dieses Verschieben reduziert die Genauigkeit der Chipanordnung, und es sind weitere Verfahrensschritte erforderlich, um die einzelnen elektrischen Verbindungen an die Fehlausrichtung der Chips anzupassen.
  • Das US-Patent Nr. 5 091 769, Eichelberger, ausgegeben am 25. Februar 1992, beschreibt ein Package mit integrierten Schaltungen, das dadurch gebildet wird, daß integrierte Schaltungschips mit der Rückseite nach unten auf einem Substrat angeordnet werden, die Vorderseiten und die Seiten der Chips verkapselt werden, dann durch die Verkapselung hindurch zu den Kontaktpads Durchgänge und Verbindungen für Test- und Einbrennprozeduren ausgebildet werden und die Verkapselung nach dem Testen entfern wird. Wenn Chips mit differierenden Dicken in einem einzigen Mulitchip-Modul (MCM) verwendet werden, liegen ihre Pads nicht in einer gemeinsamen Ebene, so daß es bei diesem Verfahren erforderlich ist, daß entweder einige der Chips dünner gemacht werden oder daß die Durchgänge variierende Tiefen haben. Außerdem erfordert diese Technik einen Verfahrensschritt mit mechanischem Schleifen, um die Oberfläche zu ebnen, sowie die Verwendung eines Verkapselungsmaterials, das nach dem Testen entfernt wird.
  • C.-L. Chen et al. IEEE Transactions on Components, Hybrids and Manufacturing Technology 15(4) 451 (1992) beschreiben ein integriertes Schaltungsmodul mit mehreren Chips, die jeweils eine Vorderseite und eine Rückseite sowie auf den Vorderseiten in einer gemeinsamen Ebene angeordnete Kontaktpads aufweisen, wobei gehärtetes Substratformmaterial die Chips mit Ausnahme der Vorderseite der Chips umgibt, ferner mit einer auf der Vorderseite der Chips und des gehärteten Substratformmaterials angeordneten dielektrischen Schicht, die eine Mehrzahl von Durchgängen aufweist, wobei wenigstens einige aus dieser Mehrzahl von Durchgängen mit vorbestimmten Exemplaren der genannten Kontaktpads fluchten, sowie mit einem Muster aus elektrischen Leitern, die durch ausgewählte Exemplare der Mehrzahl von Durchgängen in der dielektrischen Schicht verlaufen. EP 0 110 285 A, EP 2 572 849 A und US 5 032 543 beschreiben ähnliche integrierte Schaltungsmodule und Verfahren zur Herstellung solcher Schaltungsmodule.
  • Im Hinblick auf den oben zitierten Stand der Technik ist es das Ziel der vorliegenden Erfindung, ein integriertes Schaltungsmodul zur Verfügung zu stellen, das ein Substratformmaterial besitzt, das den nachfolgenden Verfahrensschritten und den Umgebungsbedingungen im Endeinsatz gewachsen ist und das es ermöglicht, verschiedene Eigenschaften des Formmaterials genau anzupassen, um die Anforderungen des Moduls zu erfüllen.
  • Dieses Ziel wird durch ein integriertes Schaltungsmodul nach Anspruch 1 erreicht. Weitere vorteilhafte Merkmale sind in den Unteransprüchen angegeben.
  • Die folgende Beschreibung, die auf die anliegenden Zeichnungen Bezug nimmt, in denen gleiche Komponenten mit gleichen Bezugszeichen versehen sind, dient zum besseren Verständnis der Erfindung.
  • Fig. 1(a) ist eine geschnittene Seitenansicht von Chips, die mit der Vorderseite nach unten auf einer klebstoffbeschichteten Filmschicht angeordnet sind, die einen Teil der Zwischenverbindungsschicht in dem fertigen Modul umfassen kann,
  • Fig. 1(b) ist eine ähnliche Ansicht wie Fig. 1(a) und zeigt eine Gießform, die um die Chips angeordnet ist und Formmaterial enthält,
  • Fig. 1(c) ist eine ähnliche Ansicht wie Fig. 1(b) und zeigt die in das Substratformmaterial eingebetteten Chips nach dem Entfernen der Gießform,
  • Fig. 1(d) ist eine ähnliche Ansicht wie Fig. 1(c) und zeigt Durchgänge und elektrische Verbindungen in der klebstoffbeschichteten Filmschicht,
  • Fig. 1(e) ist eine ähnliche Ansicht wie Fig. 1(d) und zeigt Zwischenverbindungsschichten,
  • Fig. 2(a) ist eine ähnliche Ansicht wie Fig. 1(c) nach dem Entfernen des klebstoffbeschichteten Films, der in diesem Ausführungsbeispiel geopfert wird und nicht Teil einer Zwischenverbindungsschicht bildet,
  • Fig. 2(b) ist eine ähnliche Ansicht wie Fig. 2(a) und zeigt einen weiteren mit Klebstoff beschichteten Polymerfilm auf dem Chip und dem gehärteten Substratmaterial,
  • Fig. 3(a) ist eine geschnittene Seitenansicht von Chips, die mit der Vorderseite nach unten auf einer von einer Basis getragenen Klebstoffschicht angeordnet sind,
  • Fig. 3(b) ist eine ähnliche Ansicht wie Fig. 3(a) und zeigt eine Spritzform, die um die Chips angeordnet ist und Formmaterial enthält,
  • Fig. 3(c) ist eine ähnliche Ansicht wie Fig. 3(b) und zeigt die in das Substratformmaterial eingebetteten Chips, das aus der Form entnommen wurde, wobei die Basis entfernt wurde, und das umgeklappt wurde, wobei die intakte Klebstoffschicht auf der Oberfläche der Chips und dem ausgeformten Substrat liegt,
  • Fig. 3(d) ist eine ähnliche Ansicht wie Fig. 3(c) und zeigt einen auf die Klebstoffschicht aufgebrachten Polymerfilm,
  • Fig. 4(a) ist eine ähnliche Ansicht wie Fig. 1(a) und zeigt eine innere dielektrische Schicht über den Chips und der klebstoffbeschichteten Filmschicht,
  • Fig. 4(b) ist eine ähnliche Ansicht wie Fig. 4(a) und zeigt darüber hinaus eine Gießform, die um die Chips angeordnet ist und ein Substratformmaterial enthält,
  • Fig. 4(c) ist eine ähnliche Ansicht wie Fig. 4(a) und zeigt darüber hinaus einen elektrisch leitfähigen Streifen, der zwischen der inneren dielektrischen Schicht und der Chip-/Substratfläche angeordnet ist,
  • Fig. 4(d) ist eine Draufsicht des Ausführungsbeispiels von Fig. 4(c),
  • Fig. 4(e) ist eine ähnliche Ansicht wie Figur (c) und zeigt die Chips, die mit Klebstoff beschichtete Filmschicht, die innere dielektrische Schicht und den elektrisch leitfähigen Streifen, nachdem das Formmaterial ausgeformt wurde, sowie Zwischenverbindungen in der mit Klebstoff beschichteten Filmschicht durch Durchgänge, die zu einem Kontaktpad und dem elektrisch leitfähigen Streifen verlaufen,
  • Fig. 5(a) ist eine ähnliche Ansicht wie Fig. 1(a) und enthält ferner thermische Zapfen, die für eine bessere Wärmeabführung auf den passiven Rückseiten der Chips angeordnet sind,
  • Fig. 5(b) ist eine ähnliche Ansicht wie Fig. 5(a) und zeigt um die Chips angeordnete Gießform sowie thermische Zapfen, die ein Formmaterial enthalten,
  • Fig. 6(a) ist eine ähnliche Ansicht wie Fig. 1(d) und zeigt ein umlaufendes Array aus Zwischenverbindungsstiften, die sich durch die Oberfläche des Substratformmaterials erstrecken, die der Fläche entgegengesetzt ist, an der die Chips befestigt sind,
  • Fig. 6(b) ist eine ähnliche Ansicht wie Fig. 1(d) und zeigt ein umlaufendes Array von Zwischenverbindungsstiften, die sich durch eine Seite des Substratformmaterials erstrecken,
  • Fig. 7(a) ist eine geschnittene Seitenansicht von Chips, die mit der Vorderseite nach unten auf einer Basis angeordnet sind, die eine Vakuumplatte aufweist,
  • Fig. 7(b) ist eine ähnliche Ansicht wie Fig. 7(a) und zeigt eine Gießform, die um die Chips angeordnet ist und Formmaterial enthält,
  • Fig. 7(c) ist eine ähnliche Ansicht wie Fig. 7(b) und zeigt in Substratformmaterial eingebettete Chips, nachdem die Gießform entfernt wurde,
  • Fig. 7(d) ist eine geschnittene Seitenansicht von Chips, die mit der Vorderseite nach oben auf einer Basis angeordnet sind, die eine feste Vakuumplatte und eine nachgiebige Vakuumplatte aufweist, die sich anschließend auf die feste Vakuumplatte absenkt,
  • Fig. 7(e) ist eine ähnliche Ansicht wie Fig. 7(d), wobei die nachgiebige Vakuumplatte mit den Chips in Kontakt gebracht ist,
  • Fig. 7(f) ist eine ähnliche Ansicht wie Fig. 7(e) und zeigt die nachgiebige Vakuumplatte und die Chips nach dem Entfernen der festen Vakuumplatte,
  • Fig. 8(a) ist eine ähnliche Ansicht wie ein Teil von Fig. 1(b) und zeigt eine Schleifvorrichtung, mit der die Dicke des Substrats und der Chips reduziert wird,
  • Fig. 8(b) ist eine ähnliche Ansicht wie Fig. 8(a) und zeigt die Chips und das Substrat, nachdem ein Teil entfernt wurde,
  • Fig. 8(c) ist eine ähnliche Ansicht wie Fig. 8(b) und zeigt Zwischenverbindungsschichten über den Chips,
  • Fig. 8(d) ist einen Stapel von dünngemachten Chips, der Zwischenverbindungsschichten mit Kantenkontakten besitzt,
  • Fig. 8(e) ist einen Stapel von dünngemachten Chips, die durch Substratstifte miteinander verbunden sind.
  • Fig. 1(a) zeigt eine Seitenansicht von Chips, die durch einen Kondensator 20 und Halbleiterchips 14 repräsentiert werden und mit der Vorderseite nach unten auf einem von einer Basis 10 getragenen Basisblatt 12 angeordnet sind. Das Basisblatt 12 kann aus einer Filmschicht 12b, wie Kapton-Polyimid (Kapton ist ein Warenzeichen der E. I. duPont de Nemours and Co.) bestehen, die mit einer Kontaktklebstoffschicht 12a, wie Ultem-Polyetherimidharz (Ultem ist ein registriertes Warenzeichen von General Electric Company, Pittsfield, MA) oder einer Epoxy-/Polyimid-Copolymermischung beschichtet ist, wie sie in dem US-Patent 5 108 825 der gleichen Anmelderin, Wojnarowski et al., ausgegeben am 28. April 1992, beschrieben ist. Es kann ein Die-Attach-Lösungsmittel benutzt werden, wie es in US-A-5 225 023 beschrieben ist. Der Ausdruck "Vorderseite nach unten" bedeutet, daß die Kontaktpads 15 mit der Klebstoffschicht 12a in Berührung stehen. Die Basis 10 kann aus irgendeinem Strukturmaterial bestehen, wie z. B. Plastik, Keramik oder Metall.
  • Ein Chip kann irgendeine beliebige elektrische Schaltungskomponente umfassen, einschließlich Halbleiterchips, wie integrierte Schaltungen (ICs) und diskrete Elemente, wie z. B. Kondensatoren, Widerstände, Induktivitäten und Wandler. Die Chips 14 oder 20, die nicht gleiche Dicke haben müssen, können in irgendeiner herkömmlichen Weise mit der Klebstoffschicht 12a in Kontakt gebracht werden. In einem Ausführungsbeispiel wird eine (teilweise dargestellte) Greif- und Beschickungsmaschine 18 benutzt. In einem anderen Ausführungsbeispiel werden die Chips präzise auf einer temporären Fläche wie Wachs oder einem Film mit niedriger Kontaktadhäsion angeordnet, z. B. einer Wafer-Membran, wie sie von Nitto Co. (bekannt als "Nitto Tape") und von Semiconductor Equipment Corp. (bekannt als "Blue Membrane") hergestellt werden. Die Chips werden dann, während sie noch an der temporären Oberfläche befestigt sind, mit der Vorderseite nach unten auf dem Basisblatt 12 plaziert. Die Benutzung einer temporären Oberfläche ist dann am effektivsten, wenn die Chips ähnliche Dicken haben.
  • Das aus der Klebstoffschicht 12a und der Polymerfilmschicht 12b bestehende Basisblatt 12 kann als erste dielektrische Schicht für eine HDI-Struktur benutzt werden, die üblicherweise einen thermoplastischen oder einen wärmehärtenden Klebstoff aufweist, der auf einem voll ausgehärteten Polymerfilm angebracht ist. Alternativ kann das Basisblatt 12 eine Opferschicht sein, die nach dem Formen beseitigt wird, wie dies weiter unten anhand von Fig. 2(a) und 2(b) diskutiert wird. Wenn das Basisblatt als erste dielektrische Schicht verwendet wird, können sowohl die Klebstoff- als auch die Polymerfilmschicht mit einem Laser bei Wellenlängen von 350 bis 370 nm entfernt werden.
  • In einem bevorzugten Ausführungsbeispiel wird ein optionaler Blattrahmen 16 benutzt, um das Basisblatt 12 flach auf der Oberfläche der Basis 10 zu halten. Dieser Rahmen besteht typischerweise aus Molybdän, Titan oder rostfreiem Stahl, kann jedoch auch irgend ein anderes geeignetes Strukturmaterial aufweisen. Nach dem Anbringen der Chips können Prozeduren, wie Palladium/Chlorid-Impfplatieren, Zerstäuben und Ablagerung aus der Dampfphase eingesetzt werden, um die Chips mit elektrisch leitfähigem Material zu bedecken, wie dies in dem US-Patent 5 151 776 der gleichen Anmelderin, ausgegeben am 29. September 1992, Wojnarowski et al., offenbart ist, das hiermit als Referenz eingeführt wird.
  • Fig. 1(b) ist eine geschnittene Seitenansicht der Vorrichtung von Fig. 1(a) und zeigt darüber hinaus eine Gießform 22, die um die Chips angeordnet und mit einem Substratformmaterial 24 gefüllt ist. Die Gießform 22 kann aus irgendeinem geeigneten Strukturmaterial bestehen, einschließlich z. B. Plastik oder Metall, und kann entweder während der Weiterverarbeitung bei dem geformten Substrat verbleiben oder nach der Zubereitung der Form entfernt werden. Eine entfernbare Form kann entweder eine Opferform oder eine wiederverwendbare Form sein. Falls die Form eine wiederverwendbare Form ist, ist es vorteilhaft, ein nicht dargestellten) Trennmittel, wie Teflon-Polytetrafluorethylen (Teflon ist ein Warenzeichen von E. I. duPont de Nemours and Co.), Silikon, oder ein nichthaftendes Pflanzenöl aufzusprühen, bevor die Gießform mit dem Formmaterial gefüllt wird.
  • Mögliche Substratformmaterialien umfassen, sind jedoch nicht beschränkt auf aliphatische und aromatische Polymere, einschließlich thermoplastischer und wärmehärtender Polymere und Mischungen verschiedener Polymere, wie Ultem-Polyetherimidharz, Acrylate, Polyurethan, Teflon-Polytetrafluorethylen, Epoxyde, Benzocyclobutene (BCB), Polyimide oder andere Polymere. Ein wichtiger Gesichtspunkt bei der Auswahl eines Formmaterials ist der, daß er in der Lage sein soll, die nachfolgenden Prozeßschritte und die Umgebungsbedingungen im Endeinsatz auszuhalten.
  • Das Formmaterial enthält vorteilhafterweise Füllmaterial in Form von Partikeln, Fasern, Netzen, Matten oder Platten. Durch Art und Menge des Füllmaterials können verschiedene Eigenschaften des Formmaterials, wie Wärmeleitfähigkeit und Wärmeausdehnungskoeffizient, genau angepaßt werden, um die Anforderungen an das Modul zu erfüllen. Diese Materialien können z. B. anorganische Partikel aus Glas, SiC, Al&sub2;O&sub3; oder AIN, Diamant- oder Graphitpartikel oder Metallpartikel aus Silber oder Kupfer enthalten. Glas, SiC, AIN, Diamant und Graphit haben niedrige Wärmeausdehnungskoeffizienten, während Polymere und Metalle höhere Wärmeausdehnungskoeffizienten haben. Zu den wärmeleitfähigen Materialien gehören SiC, AIN, Kupfer, Graphit und Diamant, wobei Graphit und Diamant die besseren Leiter sind.
  • Das Substratformmaterial wird in einer Weise in die Gießform gegossen oder gespritzt, welche die Umgebungsbedingungen, wie Temperatur, Atmosphäre, Spannung und Druck optimiert, um Hohlräume, mechanische Spannungen, Schrumpfung und andere potentielle Effekte zu minimieren. Der Prozeß arbeitet z. B. am besten, wenn er in Vakuum durchgeführt wird. Die Verarbeitungstemperatur sollte vorzugsweise 300ºC nicht überschreiten.
  • Wenn die Fläche des Basisblatts 12 größer ist als die Fläche der Gießform, kann ein Teil des Basisblatts, das als entfernbarer Abschnitt 300 dargestellt ist, abgeschnitten werden, bevor das Basisblatt in einer HDI-Overlay-Struktur (die in Fig. 1(d) und 1(e) dargestellt ist) benutzt wird. Alternativ kann der entfernbare Abschnitt 300 abgeschnitten werden, nachdem das Modul fertiggestellt ist.
  • Fig. 1(c) ist eine Seitenansicht der Vorrichtung von Fig. 1(b) und zeigt die eingebetteten Chips, nachdem die (in Fig. 1(b) dargestellte) Gießform 22 von dem Formmaterial 24 entfernt wurde und das Basisblatt 12 beschnitten und von der Basis 10 getrennt wurde. Das Substratformmaterial kann nun aus der Gießform entnommen werden, nachdem das Formmaterial 24 zu einem geformten Substrat gehärtet (d. h. mit Bestrahlung gehärtet oder bei Raumtemperatur oder mit Wärme ausgehärtet) wurde. Das Entfernen der Form kann erleichtert werden, wenn ein Trennmittel, wie Teflon-Polytetrafluorethylen oder Pflanzenöl, auf der Form angebracht wurde. Für Epoxyd-Formmaterial wird ein aufgesprühter Silikon- Formlösewirkstoff bevorzugt.
  • Das Basisblatt 12 kann an seiner Stelle auf der Oberfläche des geformten Substrats und auf den Oberseiten der IC-Chips und passiven Komponenten belassen werden. Die typische Klebstoffschicht 12a ist ein thermoplastisches oder wärmehärtendes Material. Da die Chips vor dem Formprozeß mit der Vorderseite nach unten angeordnet waren, ist die resultierende Oberfläche des geformten Substrats und der Chips praktisch planar und erleichtert das Aufbringen von herkömmlichen HDI-Overlay-Strukturen (die in Fig. 1(d) dargestellt sind). Diese exponierte Oberfläche kann mit einem kurzen Plasma-O&sub2;-Ätzen oder durch reaktives Ionenätzen (RIE) behandelt werden, um die Haftung während der weiteren Verarbeitung zu verbessern.
  • In einem Ausführungsbeispiel wird die Klebstoffschicht 12a gehärtet, bevor das Formmaterial zugesetzt wird, und das Formmaterial wird später gehärtet. In einem bevorzugten Ausführungsbeispiel werden die Klebstoffschicht und das Formmaterial im Verlauf eines einzigen Erwärmungsschritts gehärtet, so daß die Zahl der Verarbeitungsschritte reduziert wird. Ein einziger Härtungsschritt arbeitet gut, wenn die Klebstoffschicht und das Formmaterial aus dem gleichen Material, insbesondere einem wärmehärtenden Material, hergestellt sind.
  • In den folgenden Abschnitten werden verschiedene Beispiele eines spezifischen Formmaterials und spezifischer Prozeßschritte diskutiert, um mögliche spezifische Formverfahren zu beschreiben. Die typische Größe der Form beträgt 2 Zoll in der Länge, 2 Zoll in der Breite und 50 bis 60 mils in der Höhe.
  • In einem ersten Beispiel wird ein Formmaterial zubereitet, indem 50 g einer SPI-135-Lösung (ein Siloxan-Polyimid, erhältlich bei MicroSi Corp., Phoenix, AZ) mit 50 g eines cycloaliphatischen Epoxyds (CY-179, erhältlich von Ciba Geigy Corp.) gemischt wird, das 1 Gewichtsprozent eines Oniumsalz-Vernetzungskatalysators, Octacat (erhältlich von GE Silicone Products, Waterford, NY) enthält. Andere Epoxydkatalysatoren oder Co-Katalysatoren, wie z. B. Benzopinacol, Kupfernaphthenat und FC 520 (Triflic-Säure-Salz, erhältlich von 3M Corp.), können ebenfalls benutzt werden, ohne daß die Leistung oder die Vernetzungsfähigkeit des Formmaterials beeinträchtigt wird. Das Formmaterial wird in die Form gegossen und zwei Stunden bei 100ºC unter leichtem Vakuum getrocknet, um alle Lösungsmittel und Blasen zu entfernen. Die Form wird dann für zwei Stunden auf 130ºC erhitzt, gefolgt von zwei Stunden bei 180ºC, um das Formmaterial vollständig zu härten. Diese Temperaturen und Zeiten dienen nur als Beispiel, sie können nach Wunsch variiert werden. Der bevorzugte Temperaturbereich umfaßt Temperaturen zwischen 25ºC und 250ºC.
  • In einem zweiten Beispiel wird ein Formmaterial zubereitet durch Mischen von 50 g Epon 828 (erhältlich von Shell Chemical), 50 g D. E. N. 438, 5 g D. E. R. 732 (D. E. N. und D. E. R. sind von DOW Chemical erhältlich), 0,1 g Kupfernaphthenatmischung von Mooney Chemical und 1 g Octacat-Vernetzungs-Katalysator. Das Material wird eine Stunde lang bei 100ºC gemischt, in die Gießform gegossen, drei Stunden lang bei 130ºC erhitzt und dann fünf Stunden bei 180ºC erhitzt, um das Formmaterial zu härten.
  • In einem dritten Beispiel werden 50 bis 200 g (typisch 100 g) von fein gemahlenem Aluminiumoxyd (vorzugsweise Partikel mit Durchmessern von weniger als 10 Mikron) mit der Mischung von Beispiel 2 gemischt, bevor das Formmaterial in die Gießform gegossen wird. Die Mischung wird wie in dem Beispiel 2 erhitzt und ergibt ein Komposit-Formmaterial mit verbesserter Wärmeleitfähigkeit. Andere Materialien, wie Aluminiumnitrid, Aluminiumsiliziumcarbid, Aluminium oder Diamantpartikel können in ähnlicher Weise gemischt und erhitzt werden.
  • In einem vierten Beispiel wird Formmaterial, das 20 g eines Siloxanpolyimidpolymers enthält, in 80 g Cy-179 (erhältlich von Ciba Geigy Corp.) gelöst, das dann mit 0,8 g Octacat und 0,1 g Kupfernaphthenat bei 100ºC gemischt wird. Das Material wird dann kombiniert, in eine Form gegossen und drei Stunden lang bei 130ºC erhitzt, gefolgt von einer Erhitzung auf 180ºC für fünf Stunden.
  • In einem fünften Beispiel wird eine Epoxydlösung zubereitet, wie sie in dem ersten Beispiel beschrieben wurde. Ein Kapton-Polyimidfilm mit einer Dicke von 1 mil wird mit einer reaktiven O&sub2;-Plasma-Ionenätzsequenz oberflächenbehandelt, um eine Oberflächenrauhigkeit zu erzeugen und so verbesserte Haftung zu erzielen. Ein Teil der Epoxydlösung wird dann durch Schleuderauftrag auf dem Kapton-Polyimidfilm aufgebracht, so daß sich ein Komposit- Film aus Kapton-Polyimid ergibt, auf dem sich der getrockneten Epoxydklebstoff mit einer Dicke von 1/2 mil befindet. Der Film wird eine Stunde bei 100ºC getrocknet, um Lösungsmittel zu entfernen und ergibt einen ¹/&sub2; mil dicken haftfreien Film auf der Oberfläche des Kapton-Polyimids. Die Chips werden mit der Vorderseite nach unten auf der Epoxydseite des Films angeordnet. Der Film wird auf einer Temperatur von etwa 100ºC gehalten, und es wird während des Anbringens etwas Druck auf die Chips ausgeübt, um die Kontaktpads der Chips in die Epoxydschicht einzubetten, die bei dieser Temperatur relativ weich ist. Zu diesen Zweck kann auch ein Die-Attach-Lösungsmittel benutzt werden, wie dies in der oben erwähnten US-A-5 225 023 beschrieben wird. Die Gießform wird um die Chips angeordnet, und ein zusätzlicher Teil der Epoxydlösung (der zuvor auf 100ºC erhitzt wurde, um Lösungsmittel zu entfernen) wird heiß über die Rückseite der Chips gegossen und so die Form ausgefüllt. Die Gesamtstruktur wird dann für zwei Stunden bei 130ºC und zwei Stunden bei 180ºC erhitzt, um das Formmaterial und den zum Kleben des Chips auf das Kapton-Polyimid benutzten Klebstoff (die beide die Epoxydlösung enthalten) zu härten.
  • Obwohl die Benutzung einer wärmehärtenden Klebstoffschicht, wie eines Epoxyds, die Nachbearbeitungsprozesse einschränkt, wird sie für die an die Chips 14 angrenzende dielektrische Schicht empfohlen, weil sie niedrigere HDI-Verarbeitungstemperaturen ermöglicht und höhere Temperaturen bei der Nachverarbeitung und der Feldanwendung erlaubt als thermoplastische Klebstoffe.
  • Fig. 1(d) ist eine geschnittene Seitenansicht der Vorrichtung von Fig. 1(c) und zeigt darüber hinaus Durchgangsöffnungen 30 und ein Muster von elektrischen Leitungen 32, die die Kontaktpads 15 auf den Chips 14 und 20 verbinden. Das Basisblatt 12 bildet die dielektrische Schicht, die mit den elektrischen Leitern 32 als erste Zwischenverbindungsschicht 28 (Fig. 1(e)) dient.
  • Fig. 1(e) ist eine geschnittene Seitenansicht der Vorrichtung von Fig. 1(d) und zeigt darüber hinaus eine Mehrlagen-HDI-Struktur 26, die auf dem ausgeformten Substrat 24 liegt und die Chips 20 und 14 enthält. Die HDI-Struktur 26 enthält die erste Zwischenverbindungsschicht 28, die eine dielektrische Schicht mit Durchgangsöffnungen 30 aufweist und ein Muster aus elektrischen Leitern 32 trägt, sowie eine optionale zweite Zwischenverbindungsschicht 29, die über der ersten Zwischenverbindungsschicht 28 angeordnet ist. Auf Wunsch können weitere Zwischenverbindungsschichten aufgebracht werden. Verfahren zur Ausbildung und zum Ausfüllen der Durchgangsöffnungen 30, Verfahren für die Bildung der Muster von elektrischen Leitern 32 und Verfahren zur Herstellung einer oder mehrerer Zwischenverbindungsschichten 29 sind in dem US-Patent 5 161 093, Gorczyca et al., ausgegeben am 3. November 1992, US-Patent 4 835 704, Eichelberger et al., ausgegeben am 30. Mai 1989 und US-Patent 4 783 695, Eichelberger et al., ausgegeben am 8. November 1988, beschrieben, jeweils der gleichen Anmelderin.
  • Fig. 2(a) und 2(b) sind geschnittene Seitenansichten eines alternativen Ausführungsbeispiels der Erfindung und ähneln dem Beispiel von Fig. 1(a) bis 1(e). In diesem Ausführungsbeispiel ist das Basisblatt 12 (wie in Fig. 1(c) gezeigt), das einen Kontaktkleber 12a enthält, mit dem ein Polymerfilm 12b beschichtet ist, von dem ausgeformten Substrat und den Chips 14 und 20 entfernt. Das Basisblatt läßt sich leicht von dem gegossenen Substrat entfernen, wenn ein Klebstoffilm mit niedriger Kontakthaftung gewählt wird, wie z. B. Wafer-Membranen der Art, wie sie von Nitto Co. (bekannt als "Nitto-Tape") und Semiconductor Equipment Corp.
  • (bekannt als "Blue Membrane") hergestellt werden. Fig. 2(a) ist eine Ansicht des ausgeformten Substrats 24 und der darauf gehaltenen Chips nach dem Entfernen des Basisblatts 12. Fig. 2(b) ist eine geschnittene Seitenansicht der Vorrichtung von Fig. 2(a) und zeigt darüber hinaus eine darauf angeordnete dielektrische Schicht 13, die aus einer Klebstoffschicht 13a und einem Polymerfilm 13b besteht. Dieses bildet die erste dielektrische Schicht, und es läßt sich eine ähnliche Struktur herstellen wie die in Fig. 1(c) bis 1(e) dargestellte.
  • Fig. 3(a) bis 3(d) sind geschnittene Seitenansichten eines weiteren alternativen Ausführungsbeispiels der Erfindung, das dem in Fig. 1(a) bis 1(e) ähnelt. In diesem Ausführungsbeispiel ist jedoch das Basisblatt 12, das eine Klebstoffschicht (wie Ultem-Polyetherimidharz) aufweist, wie in Fig. 3(a) dargestellt, ohne benachbarte Polymerfilmschicht (wie die Schicht 12b in Fig. 1(a)) direkt auf der Basis 10 aufgebracht. Die Basis 10 oder ihre Oberflächenbehandlung muß so gewählt sein, daß das Basisblatt 12 auf dem ausgeformten Substrat 24 verbleibt, nachdem die Basis entfernt ist. Das Substrat wird, wie in Fig. 3(b) dargestellt, ähnlich mit Formmaterial 24 ausgeformt wie bei der Vorrichtung von Fig. 1(b). Fig. 3(c) ist eine ähnliche Ansicht wie Fig. 3(b) und zeigt die Struktur von Fig. 3(b) nach dem Entfernen der Gießform 22 und der Basis 10. Fig. 3(d) ist eine ähnliche Ansicht wie Fig. 3(c) und zeigt darüber hinaus eine Polymerfilmschicht 17, die durch das Klebstoff-Basisblatt 12 auf das ausgeformte Substrat 24 laminiert ist, wobei z. B. Wärme und Druck oder Lösungsmittel und Druck benutzt werden. Ein bevorzugtes Laminierungsverfahren ist in dem gemeinsam abgetretenen US-Patent 4 933 042, Eichelberger et al., beschrieben, ausgegeben am 12. Juni 1990, das hier als Referenz eingeführt wird. Zur Verbesserung der Haftung kann der Film 17 mit einem Plasma oder RIE (reaktives Ionen-Ätzen) vorbehandelt werden. Auf diese Weise wird eine dielektrische Schicht auf den Chips 14 und 20 ausgebildet, und darauf kann ein Verfahren folgen, wie es oben anhand von Fig. 1(c) bis 1(e) beschrieben wurde, um eine HDI-Struktur herzustellen.
  • Fig. 4(a) bis 4(c) und 4(e) sind geschnittene Seitenansichten von alternativen Ausführungsbeispielen der Erfindung und gleichen den Ansichten von Fig. 1(a) bis 1(e). Das Ausführungsbeispiel von Fig. 4(a) gleicht demjenigen von Fig. 1(a) mit der Ausnahme, daß es ferner eine innere dielektrische Schicht 100, wie z. B. klebstoffbeschichtetes Kapton-Polyimid, aufweist, die über den Rückseiten der Chips 14 liegt. Die dielektrische Schicht 100 wird vor dem Substratformmaterial 24 (das in Fig. 4(b) dargestellt ist) an den Chips angebracht. Die Verwendung von zwei Chips im Gegensatz von fünf dient nur zur Vereinfachung der Darstellung. Es kann jede beliebige Zahl von Chips verwendet werden. Auch die in Fig. 4(a) bis 4(e) dargestellten Chips können wie in Fig. 1(a) bis 3(d) unterschiedliche Dicken haben.
  • Durch das Hinzufügen der inneren dielektrischen Schicht 100 entstehen Luftspalte 102 zwischen den Chips 14 und dem Basisblatt 12. Diese Luftspalte verringern die Spannungen auf dem Modul und mildern die Notwendigkeit, daß die Chips 14 und das Substratformmaterial 24 gleichen Wärmeausdehnungskoeffizienten haben müssen. Ein weiterer Vorteil der inneren dielektrischen Schicht 100 besteht darin, daß ein Chip aus einer HDI-Struktur entfernt und ersetzt werden kann, indem man die geeigneten Reparaturprozesse benutzt, die in dem US-Patent 5 154 793 der gleichen Anmelderin, Wojnarowski et al., ausgegeben am 13. Oktober 1992, und US-Patent 4 878 991 der gleichen Anmelderin, Eichelberger et al., ausgegeben am 7. November 1989, benutzt, die hier als Referenz eingeführt werden. Neue Chips können ersetzt werden, indem man ein Epoxyd-Die-Attach-Material, vorzugsweise Silber, benutzt, und die Verbindungen wiederherstellt. Obwohl dies in den Figuren nicht dargestellt ist, kann die innere dielektrische Schicht 100 auch bei den Ausführungsbeispielen von Fig. 2(a) bis 2(b), 3(a) bis 3(d), 5(a) bis 5(b) und 6(a) bis 6(b) verwendet werden.
  • Das Ausführungsbeispiel von Fig. 4(c) enthält ferner unter der inneren dielektrischen Schicht 100 einen als Streifen 108 dargestellten elektrisch leitenden Streifen, eine Platte oder dgl.. Der Streifen besteht aus einem duktilen leitfähigen Material, wie Aluminium, Gold oder Kupfer, und hat in einem Ausführungsbeispiel eine Dicke von 4 Mikron. Ein Verfahren zum Aufbringen des Streifens 108 an der inneren dielektrischen Schicht 100 besteht darin, die innere dielektrische Schicht auf einer Trägerbasis anzuordnen und die in dem oben erwähnten US-Patent 4 783 695 beschriebenen Metallisierungs- und Mustererzeugungsprozesse anzuwenden. Der Streifen 108 ist so positioniert, daß dann, wenn die innere dielektrische Schicht auf die Chips gelegt wird, ein Teil des Streifens 108 mit der Rückseite eines Chips in Kontakt steht und ein anderer Teil des Streifens 108 auf dem Basisblatt 12 liegt. Für die Plazierung des Streifens 108 ist keine große Präzision erforderlich. Der Streifen ist wirksam, solange er irgend einen Teil eines Chips und irgend einen Teil des Basisblatts berührt. Die Rückseite des Chips oder der Streifen ist vorzugsweise mit (nicht dargestelltem) Silber- Epoxyd-Die-Attach-Material beschichtet, um den elektrischen Kontakt zu verbessern.
  • Fig. 4(d) ist eine Draufsicht der Struktur von Fig. 4(c) und zeigt die räumliche Anordnung des leitfähigen Streifens relativ zu einem der Chips 14. Dieser Streifen 108 kann z. B. benutzt werden, um den Chip, den er kontaktiert, zu erden oder dem Chip eine gewünschte Spannung zuzuführen.
  • Wie Fig. 4(e) zeigt, wird wenigstens ein Durchgang 30 hergestellt, der durch das Basisblatt 12 verläuft und die Kontaktierung zu einem Chip-Pad ermöglicht. Gleichzeitig mit der Herstellung der Durchgänge 30 kann ein Durchgang 110 durch das Basisblatt 12 zu dem Streifen 108 gebohrt werden. Gleichzeitig mit dem Muster der elektrischen Leiter 32, die über die Durchgänge 30 mit den Chip-Pads elektrisch verbunden sind, kann eine elektrisch leitfähige Streifenverbindung 106 zu Erde oder einer Spannungsquelle hergestellt werden.
  • Fig. 5(a) ist eine geschnittene Seitenansicht eines Ausführungsbeispiels der Erfindung, die dem Ausführungsbeispiel von Fig. 1(a) ähnelt und darüber hinaus thermische oder thermoelektrische Zapfen aufweist, die als thermische Zapfen 34 dargestellt sind und auf den passiven Rückseiten der Chips 14 angeordnet sind. Diese Zapfen können zum Zweck der Erdung durch ein (nicht dargestelltes) Silber-Epoxyd mit den Chips vergeklebt werden, wenn dies gewünscht ist. Die erforderliche Wärmeleitfähigkeit variiert in Abhängigkeit von den Wärmeabgabeeigenschaften des Moduls, den Umweltbedingungen, der geplanten Anwendung und der projektierten Lebensdauer der Schaltung. Für die meisten Hochleistungsanwendungen genügt ein Füllmaterial mit hoher Wärmeleitfähigkeit, wie Graphit, Silber, Epoxyd oder Diamant. Die thermischen Zapfen 34 sind nützlich bei extrem hohen Leistungsdichten, z. B. solchen, die 100 Watt pro Modul übersteigen. Auf Wunsch kann eine innere dielektrische Schicht wie die in Fig. 4(a) bis 4(e) dargestellte Schicht 100 über den Chips 14 angeordnet werden, bevor die thermischen Zapfen 34 hinzugefügt werden. Eine solche innere dielektrische Schicht wird vorzugsweise in dem Bereich, in welchem die thermischen Zapfen gewünscht werden, abgetragen oder verdünnt, bevor die thermischen Zapfen an den Chips angebracht werden.
  • Die thermischen Zapfen 34 können aus irgendeinem wärmeleitfähigen Material bestehen, einschließlich z. B. Molybdän oder Kupfer oder einer mit Aluminium durchsetzten Siliziumcarbidmatrix, wie sie von der Lanxide Corporation hergestellt wird. Der thermische Zapfen liefert vorzugsweise einerseits die notwendige Wärmeverteilung und hat andererseits einen Wärmeausdehnungskoeffizienten der so gewählt ist, daß er sich nicht sehr von demjenigen der Chips unterscheidet. Die thermischen Zapfen können an den Rückseiten der Chips befestigt werden, und zwar im Anschluß an den Schritt, bei dem die Chips an dem Basisblatt 12 befestigt werden, jedoch vor dem in Fig. 5(b) dargestellten Schritt, in welchem das Formmaterial 24 zugesetzt wird, wobei ein Epoxyd-Attach-Material benutzt wird, das eine Aushärtungstemperatur besitzt, die von Raumtemperatur bis zu erhöhten Temperaturen reicht, die nicht so hoch sind, daß sie die Chips 14 und 20 schädigen. Die Dicken der thermischen Zapfen 34 sind vorzugsweise so gewählt, daß die Oberflächen, die den an den Chips befestigten Flächen abgewandt sind, in einer gemeinsamen Ebene liegen. Dies kann dadurch erreicht werden, daß man auf dickeren Chips thermische Zapfen benutzt, die entsprechend dünner sind.
  • Fig. 5(b) ist eine geschnittene Seitenansicht, ähnlich wie die von Fig. 5(a) und zeigt darüber hinaus die Gießform 22, die um die Chips und die thermischen Zapfen angeordnet und mit dem Formmaterial 24 gefüllt ist. In dem dargestellten Ausführungsbeispiel übersteigt die Höhe der Gießform 22 nicht diejenige der an den Chips angebrachten thermischen Zapfen. Die thermischen Zapfen 34 und die Gießform 22 sind vorzugsweise so bemessen, daß das resultierende Substrat und die Außenkanten der thermischen Zapfen in einer Ebene liegen.
  • Alternativ können thermische Zapfen mit gleicher Höhe benutzt werden und im Anschluß an das Aushärten des Formmaterials mechanisch oder chemisch planarisiert werden. Die thermischen Zapfen können einen Pfad mit hoher Wärmeleitung bilden, der direkt zu einer (nicht dargestellten) Wärmesenke führt. Obwohl dies in Fig. 5(b) nicht dargestellt ist, können die thermischen Zapfen für eine bessere Verbindung zu der Wärmesenke oder für das Montieren über die Oberfläche der Form hinausragen.
  • Ein HDI-Substrat, das den obigen Ausführungsbeispielen entsprechend ausgeformt ist, kann entweder ein Drop-in-Substrat sein, das zum Schutz gegen die Umgebung in einem Gehäuse montiert ist, oder eine Stand-Alone-Komponente, die entweder direkt auf einer Schaltungsplatte montiert ist oder als freistehendes Modul benutzt wird. Die Drop-in-Version kann externe Verbindungen von der äußersten Zwischenverbindungsschicht der HDI-Struktur, wie der Schicht 29 in Fig. 1(e), haben.
  • In freistehenden Modulen können die elektrischen Verbindungen von dem HDI-Multichip- Modul (MCM) auf verschiedene Art hergestellt werden. Wie bei der Drop-in-Version können die Verbindungen von der äußersten Zwischenverbindungsschicht der HDI-Struktur hergestellt werden. Diese äußerste Zwischenverbindungsschicht kann Flächenkontaktpads aufweisen, die z. B. aus TI:Cu:TI:TiW:Au bestehen. Gold ist als äußeres Verbindungsmaterial günstig, weil es hochleitend ist und nicht korrodiert. Alternativ kann das Zwischenverbindungsmaterial Ti:Cu für die Verbindung durch einen Löt-Attach-Prozeß umfassen.
  • Ein weiteres Ausführungsbeispiel der Erfindung verwendet eine in das Substrat eingebettete Zwischenverbindungsstruktur. Eine Variation dieses Konzepts besteht darin, daß vor dem Verfahrensschritt des Ausgießens ein Verbinderrahmen 39 (Fig. 6(a) und 6(b)) um die Chips angeordnet wird. Der Rahmen kann Verbindungspads aufweisen, die zu den Chipflächen koplanar sind. So zeigt Fig. 6(a), die eine ähnliche geschnittene Seitenansicht darstellt wie Fig. 1(d), ferner ein umlaufendes Array von Verbindungsstiften 36 mit Verbindungspads 37 in dem Basisblatt 12. Die Stifte 36 erstrecken sich durch die Oberfläche des Substrats, die der Fläche des Basisblatts 12, auf der die Chips 14 und 20 befestigt sind, abgewandt ist. Diese Stifte können so ausgelegt sein, daß sie mit Verbindern kompatibel sind, mit denen sich die Stifte kombinieren lassen. Die Stifte können z. B. für die Verwendung mit Stiftgitterarraybuchsen ausgelegt werden. Eine dielektrische Schicht 40 kann benutzt werden, um das Muster von elektrischen Leitern 32 abzudecken.
  • Fig. 6(b) zeigt eine ähnliche Ansicht wie Fig. 6(a), mit dem Unterschied, daß das umlaufende Array von Verbindungsstiften 38 durch eine Seite des Substrats 24 verläuft. Dieses Ausführungsbeispiel eignet sich für Module mit niedrigerer Stiftzahl, wie sie z. B. in der Kraftfahrzeugelektronik angewendet werden. Es gibt verschiedene Verfahren für die Ausbildung der seitlichen Vorsprünge. Die Gießform kann an der Seite Öffnungen aufweisen, die das Plazieren des Verbinderrahmens ermöglichen. Alternativ können die Stifte, die hinreichend länger sind als die Dicke des Formmaterials, seitlich abgewinkelt werden, nachdem die Form getrocknet oder abgebunden ist. Eine dielektrische Schicht, wie die in Fig. 4(a) bis 4(e) dargestellte dielektrische Schicht 100 kann über den Chips 14 plaziert werden, bevor das Substratmaterial 24 zugefügt wird. Eine solche dielektrische Schicht muß in dem Bereich, in dem die Verbinder (36 in Fig. 6(a) oder 38 in Fig. 6(b)) angeordnet werden, entfernt werden.
  • Große Substrat-Arrays können als ein einziger großer Wafer hergestellt werden, der leicht in Teile geschnitten werden kann, bevor oder nachdem die HDI-Fabrikation beendet ist, so daß die Handhabung vereinfacht wird.
  • Fig. 7(a) bis 7(d) zeigen geschnittene Seitenansichten einiger alternativer Ausführungsbeispiele der Erfindung, wie sie in Fig. 1(a) bis 1(e) dargestellt ist. In diesen Ausführungsbeispielen ist kein Basisblatt 12 (Fig. 1(a)) vorgesehen, und als Basis 10 wird eine Vakuumplatte benutzt.
  • In einem Ausführungsbeispiel sind die Chips 14 mit der Vorderseite nach unten auf der Basis 10 angeordnet, die eine Vakuumplatte aufweist, wie dies in Fig. 7(a) dargestellt ist. Die Vakuumplatte, die irgendein geeignetes Strukturmaterial aufweisen kann, ist typischerweise porös und kann mit einem (nicht dargestellten) Formtrennmittel beschichtet sein, wie Teflonpolytetrafluorethylen, Silikon oder einem nichthaftenden Pflanzenöl, um das Entfernen des gehärteten Substratformmaterials zu erleichtern. Öffnungen, die nicht von den Chips 14 vergedeckt werden, werden vorzugsweise abgedeckt, so daß das anschließend aufgebrachte Substratformmaterial nicht in die Vakuumplatte eindringt. Ein Abdeckverfahren besteht darin, über freiliegende Öffnungen ein Material, wie ein Band aus Teflonpolytetrafluorethylen oder dünne Silikongummiblätter zu legen.
  • Während der Chip-Plazierung wird an die Vakuumplatte ein kontinuierliches Vakuum angelegt. Das Substrat wird ähnlich, wie dies anhand von Fig. 1(b) diskutiert wurde, mit Formmaterial 24 ausgegossen, wie dies in Fig. 7(b) dargestellt ist. Die Chip-Pads 15 sind vorzugsweise kurz genug, so daß das Formmaterial 24 nicht unter die Chips fließt. Wenn sich auf der Vakuumplatte ein Formtrennmittel befindet und die Chip-Pads in das Trennmittel gepreßt werden, verhindert dies ebenfalls, daß Formmaterial unter die Chips fließt. Fig. 7(c) ist eine ähnliche Ansicht wie Fig. 7(b) und zeigt die in Substratformmaterial eingebetteten Chips, nachdem die Vakuumplatte und die Gießform entfernt wurden. Es kann dann eine dielektrische Schicht, wie Schicht 13, die anhand von Fig. 2(b) beschrieben wurde, aufgebracht werden, und es läßt sich eine HDI-Struktur durch die Verfahrensschritte herstellen, die oben anhand von Fig. 1(c) bis 1(e) diskutiert wurden.
  • Fig. 7(d) zeigt ein weiteres Ausführungsbeispiel, bei dem eine Vakuumplatte benutzt wird. Die Basis 10 ist eine starre Vakuumplatte und besteht aus einem Material wie rostfreiem Stahl. Die Chips werden positioniert, während die starre Vakuumplatte an ein kontinuierliches Vakuum angeschlossen wird. Die Orte der Chips werden dann überwacht und auf Wunsch geändert. Die Vakuumbedingungen werden beibehalten, während eine zweite nachgiebige Vakuumplatte auf die Oberseite der Chips gedrückt wird, die nichtplanar sein kann. Wie Fig. 7(e) zeigt, werden die Chips von der nachgiebigen Vakuumplatte umhüllt. Diese nachgiebige Vakuumplatte besitzt zwei Schichten: eine nachgiebige Schicht 710 aus einem Material wie Silikongummi, und eine feste Trägerschicht 712, z. B. aus rostfreiem Stahl. Nachdem die nachgiebige Vakuumplatte um die Chips gepreßt ist, wird an die nachgiebige Vakuumplatte ein kontinuierliches Vakuum angelegt. Das Vakuum wird dann von der starren Vakuumplatte weggenommen, und die starre Vakuumplatte wird entfernt. Nachdem die starre Vakuumplatte entfernt ist, wird die nachgiebige Vakuumplatte umgedreht, während die Chips auf der nachgiebigen Vakuumplatte verbleiben, jedoch nicht länger in die nachgiebige Vakuumplatte hineingepreßt werden. Wie Fig. 7(f) zeigt, befinden sich die Chips in einer ähnlichen Position wie die Chips in Fig. 7(a). Die übrigen Verfahrensschritte bei dem HDI-Herstellungsprozeß sind die gleichen, wie sie oben anhand von Fig. 7(a) bis 7(c) diskutiert wurden.
  • In den Ausführungsbeispielen, die anhand von Fig. 7(a) bis 7(f) beschrieben wurden, können auf Wunsch eine innere dielektrische Schicht 100, wie sie anhand von Fig. 4(a) bis 4(e), thermische Zapfen 34, wie sie anhand von Fig. 5(a) bis 5(b) diskutiert wurden, ein Verbinderrahmen 39, wie er anhand von Fig. 6(a) bis 6(b) diskutiert wurde oder irgendeine Kombination dieser Merkmale verwendet werden. Der einzige Unterschied besteht darin, daß eine innere dielektrische Schicht oder ein Verbinderrahmen auf einer Vakuumplatte statt auf einem Basisblatt angebracht wird.
  • Fig. 8(a) bis 8(e) zeigen geschnittene Seitenansichten von alternativen Ausführungsbeispielen der Erfindung, die den Ansichten von Fig. 1(a) bis 1(e) gleichen. Das Ausführungsbeispiel in Fig. 8(a) gleicht einer Teilansicht von Fig. 1(b) mit dem Unterschied, daß das Substrat 24 umgedreht wurde und eine mechanische Schleifvorrichtung 810 vorgesehen wurde. Die mechanische Schleifvorrichtung dient dazu, die Rückseite des Substrats, die die Bodenseite eines Chips 14 sein kann, teilweise durch den Chip hindurch auf eine gewünschte Dicke oder auf eine Dicke, die etwas größer ist als die Chipdicke, herunterzuschleifen. Das Verdünnen eines Substrats spart Platz und senkt den Wärmewiderstand.
  • Während des Schleifens hält das Substratformmaterial, das die Chips umgibt, die Chips an ihrer Stelle und hilft, die Chips gegen Zersplittern und Absprengen zu schützen. Dieser Prozeß ist nicht auf mechanisches Schleifen beschränkt, es stehen auch andere Verfahren zur Verfügung, um Substratmaterial abzutragen und die Struktur dünner zu machen, wie z. B. chemisches Lösen des ausgewählten Teils des Substratformmaterials. Die Patentanmeldung der gleichen Anmelderin mit der Seriennummer 07/962 379 "Thinning of Integrated Circuit Chips for Lightweight Packaged Electronic Systems and Systems Produced Therefrom", Wojnarowski, eingereicht am 16. Oktober 1992, beschreibt weitere Verdünnungsoptionen, wie Ultraschallschleifen, Mikrosprengen, Schleifen, Laserschneiden und Benutzung einer Lappmaschine, und wird hier als Referenz eingeführt.
  • Nachdem das Substrat 24 verdünnt ist, hat es die in Fig. 8(b) dargestellte Erscheinungsform. Die Basis 10 wird dann entfernt, und es läßt sich ein (als HDI-Struktur 859 dargestelltes) integriertes Schaltungsmodul, das dem oben anhand von Fig. 1(c) bis 1(e) diskutierten Ausführungsbeispiel ähnelt, herstellen, wie es in Fig. 8(c) dargestellt ist, in der obere Zwischenverbindungsschichten 812 und 814 über der Polymerschicht 12b liegen und die Chips 14 durch ein Muster aus elektrischen Leitern 32 miteinander verbunden sind. Der Prozeß der Substrat-Verdünnung kann in Kombination mit einem der Ausführungsbeispiele von Fig. 1(a) bis 7(f) diskutierten Verfahren eingesetzt werden, mit der Ausnahme, daß die Chips in den Ausführungsbeispielen von Fig. 4(a) bis 4(e) vorzugsweise nicht verdünnt werden, und daß wegen des niedrigeren Wärmewiderstands von verdünnten Strukturen die thermischen Zapfen 34 (Fig. 5(a) bis 5(b)) nicht so nötig sind wie in dickeren Strukturen.
  • Diese HDI-Strukturen können gestapelt werden, wie dies in dem Ausführungsbeispiel von Fig. 8(d) dargestellt ist. Bei einer Art der Stapelung werden metallisierte Kontakte 852 verwendet. Verfahren zur Herstellung dieser Kontakte sind in dem US-Patent 5 019 946, Eichelberger et al., ausgegeben am 28. Mai 1991 und in der Patentanmeldung mit der Seriennummer 07/959 886, "Edge-Metallized High Density Interconnect Substrates to Enable Fabrication and Interconnection of Three-Dimensional Modules", eingereicht am 13. Oktober 1992, beide von der gleichen Anmelderin.
  • Die HDI-Struktur 859 von Fig. 8(d) wird mit einer Klebstoffschicht 816 beschichtet, so daß wenigstens eine weitere HDI-Struktur 860 angebracht werden kann. Die HDI-Struktur 860 ist mit verdünnten Chips 820 in dem verdünnten Substrat 818 ausgestattet. Zwischen der Oberseite des verdünnten Substrats 818 und einer dielektrischen Schicht 822, die ein Muster aus elektrischen Leitern 828 mit Kantenkontaktpads 852 zum Verbinden der Chips untereinander aufweist, ist eine Klebstoffschicht angeordnet. Durch eine optionale zusätzliche dielektrische Schicht 824 können weitere Zwischenverbindungen hergestellt werden. Die dielektrische Schicht 826 dient als Puffer zwischen der HDI-Struktur 860 und einer weiteren HDI-Struktur 862.
  • Die HDI-Struktur 862 wird auf eine obere Fläche aufgelegt, die als dielektrische Schicht 826 der HDI-Struktur 860 dargestellt ist. Eine Klebstoffschicht 830 verklebt die Unterseite der HDI-Struktur 862 mit der Oberseite der HDI-Struktur 860. Eine Zwischenverbindungsstruktur 862 mit hoher Verbindungsdichte ist mit den verdünnten Chips 832 in dem verdünnten Substrat 834 versehen. Zwischen der Oberseite des verdünnten Substrats 834 und einer dielektrischen Schicht 838, die ein Muster aus elektrischen Leitern 844 mit Kantenkontaktpads 852 für die Verbindung der Chips untereinander aufweist, ist eine Klebstoffschicht 836 angeordnet. Weitere Zwischenverbindungen können durch eine optionale zusätzliche dielektrische Schicht 840 zur Verfügung gestellt werden. Die dielektrische Schicht 842 dient als Puffer für die HDI-Struktur 862.
  • Auf einer Seite des Stapels ist mit Hilfe eines (nicht dargestellten) Klebstoffs eine dielektrische Kantenschicht 846 mit Kantenkontaktpads aufgebracht, wobei über ausgewählten Kantenpads Durchgänge 854 gebildet werden. Eine Struktur 848 aus leitfähigem Metall, die über der exponierten Seite der dielektrischen Schicht 846 angeordnet ist, verbindet dann durch die Durchgänge zumindest einiger der Kantenkontaktpads elektrisch miteinander.
  • Fig. 8(e) zeigt ein alternatives Verfahren zum Stapeln und Verbinden der Anordnung. In diesem Ausführungsbeispiel werden die Stapel in ähnlicher Weise ausgebildet, wie dies oben beschrieben wurde, mit dem Unterschied, daß anstelle der Kantenkontaktpads 852 (Fig. 8(d)) während des anfänglichen Formprozesses ein Array aus Substratstiften 850 in jedes Plastiksubstrat eingebettet wird. Die Stiftkontaktpads 856 können durch Aufbringen und Musterbildung eines Metalls, wie Gold, auf den oberen und den unteren Pinflächen abgelagert werden.
  • An den Padseiten sind Flächen-Eingabe-/-Ausgabe-(I/O)-Kontakte 858, z. B. sog. Fuzz-Warzen, Elastomere und Lötanschlüsse, vorgesehen, um die HDI-Strukturen miteinander zu verbinden. Fuzz-Warzen sind typischerweise runde Kugeln aus feinen elektrisch leitenden Fasern. Ein Verfahren für ihre Anbringung besteht darin, eine (nicht dargestellte) Abstandsschicht anzubringen, die über ausgewählten Teilen des Musters aus elektrischen Leitern Löcher besitzt. In diese Löcher können Fuzz-Pads eingesetzt werden, und die nächste HDI- Struktur kann aufgebracht werden. Leitfähige Elastomer-Kontakte können mit Hilfe eines (nicht dargestellten) Blatts hergestellt werden, das vertikal ausgerichtete Kontakte besitzt, die Kontakt herstellen, wenn sie zusammengequetscht werden. Das Blatt wird auf einer Oberseite einer HDI-Struktur angeordnet, so daß die vertikalen Kontakte über ausgewählten Teilen des Musters aus elektrischen Leitern liegen. Dann wird eine HDI-Struktur aufgebracht. Wenn Elastomer-Kontakte und Fuzz-Warzen verwendet werden, ist es vorteilhaft, eine (nicht dargestellte) Klammer oder irgendein anderes Mittel zu benutzen, um die HDI- Strukturen zusammenzupressen. Zusätzlich kann während des Klemmens ein Silikonepoxyd in der Nähe der I/O-Interfaces benutzt werden, um die Strukturen zu sichern, nachdem eine Klammer entfernt wurde. Für Lötanschlüsse ein auch Abstandshalter nützlich. In diesem Fall wird keine Klammer benötigt, weil die Anschlüsse erhitzt werden, um die Verbindungen herzustellen.
  • Die Zwischenverbindung von einem gestapelten Modul zu der nächsten Ebene der Packung kann je nach Erfordernis entweder über die oberen Pads oder über die unteren Pads hergestellt werden. Das dünne Profil und der hervorragende thermische Pfad ermöglicht sehr viel mehr Ebenen in dem Stapel als in einem herkömmlichen HDI-Stapel.
  • Während hier nur einige bevorzugte Merkmal der Erfindung dargestellt und beschrieben wurden, sind dem einschlägigen Fachmann zahlreiche Modifizierungen und Änderungen möglich. Es versteht sich deshalb, daß die anliegenden Ansprüche alle diese Modifizierungen und Änderungen abdecken sollen.

Claims (10)

1. Integriertes Schaltungsmodul
mit einer Mehrzahl von Chips (14), die jeweils eine Vorderseite und eine Rückseite sowie Kontaktpads (15) aufweisen, die auf den Vorderseiten in einer gemeinsamen Ebene angeordnet sind,
mit gehärtetem Substratformmaterial (24), das die Chips mit Ausnahme der Vorderseite der Chips umgibt,
mit einer auf der Vorderseite der Chips und des gehärteten Substratformmaterials angeordnete dielektrische Schicht (12b), die eine Mehrzahl von Durchgängen (30) aufweist, wobei wenigstens einige aus dieser Mehrzahl von Durchgängen mit vorbestimmten Exemplaren der genannten Kontaktpads fluchten,
und mit einem Muster aus elektrischen Leitern (32), die durch ausgewählte Exemplare der Mehrzahl von Durchgängen in der dielektrischen Schicht verlaufen,
dadurch gekennzeichnet,
daß das Substratformmaterial eine Mischung aus Polyimid, Epoxid, vernetzendem Katalysator umfaßt sowie Partikel, die aus der Gruppe ausgewählt sind,, die aus Aluminiumoxid, Aluminiumnitrid, Aluminiumsiliziumkarbid, Glas, Aluminium und Diamant besteht.
2. Modul nach Anspruch 1, bei dem das gehärtete Substratformmaterial ferner Material aufweist, das aus der Gruppe ausgewählt ist, die aus Thermoplasten, wärmehärtenden Harzen, Polyetherimidharzen, Polytetrafluorethylenen, Benzocyclobutenen, Acrylaten und Polyurethanen besteht.
3. Modul nach Anspruch 1 oder 2, bei dem die Partikel auch Fasern, Netze, Matten und Platten enthalten können.
4. Modul nach Anspruch 1, 2 oder 3, bei dem die dielektrische Schicht (12b) ein wärmehärtendes Material umfaßt.
5. Modul nach einem der Ansprüche 1 bis 4, ferner mit einer Haftschicht (12a) zwischen der dielektrischen Schicht (12b) auf einer Seite und den Chips (14) und dem Substratformmaterial (24) auf der anderen Seite, wobei diese Haftschicht das gleiche Material enthält wie das Substratformmaterial.
6. Modul nach einem der Ansprüche 1 bis 5, ferner mit einem thermischen Zapfen (34), d sich von der Rückseite wenigstens eines der Chips zumindest zu der entgegengesetzte Seite des gehärteten Substratformmaterials (24) hindurch erstreckt.
7. Modul nach Anspruch 6, bei dem der thermische Zapfen (34) ein elektrisch leitfähiges Material enthält.
8. Modul nach einem der Ansprüche 6 oder 7, bei dem das thermische Steckteil (34) ein Material aufweist, das aus der Gruppe ausgewählt ist, die aus Kupfer, Molybdän und einer mit Aluminium infiltrierten Siliziumkarbidmatrix besteht.
9. Modul nach einem der Ansprüche 1 bis 8, ferner mit einem Verbinderrahmen (39) mit Verbindungspads (37) für die elektrische Verbindung zu dem Muster aus elektrischen Leitern (32), wobei diese Verbindungspads (37) koplanar mit den Kontaktpads (15) um die Chips (14) angeordnet sind, die in dem gehärteten Substratformmaterial (12) liegen. 10. Modul nach Anspruch 9, bei dem der Verbinderrahmen (39) ferner ein Array von Stiften (36) aufweist, die sich zumindest durch das Substratformmaterial (24) zu dessen entgegengesetzter Seite erstrecken.
10. Modul nach Anspruch 9, bei dem der Verbinderrahmen (39) ferner ein Array von Stiften (36) aufweist, die sich zumindest durch eine Seite des Substratformmaterials (24) erstrecken.
12. Modul nach einem der Ansprüche 1 bis 11, ferner mit einer inneren dielektrischen Schicht (100), die zwischen der Rückseite der Chips (14) und dem gehärteten Substratformmaterial (24) angeordnet ist.
13. Modul nach Anspruch 12, ferner mit einem elektrisch leitfähigen Streifen (108), der sich entlang der inneren dielektrischen Schicht (100) von der Rückseite wenigstens eines der Chips (14) zu der dielektrischen Schicht (12b) erstreckt.
14. Modul nach einem der Ansprüche 1 bis 5, ferner mit einer zusätzlichen dielektrischen Schicht (40), die über der genannten dielektrischen Schicht (12b) liegt, wobei diese zusätzliche dielektrische Schicht eine Mehrzahl von zusätzlichen Durchgängen (30) aufweist und wenigstens einige aus dieser Mehrzahl von zusätzlichen Durchgängen mit vorbestimmten Teilen des Musters aus elektrischen Verbindern (32) fluchten,
und einem zusätzlichen Muster aus elektrischen Leitern, die durch ausgewählte Exemplare aus der Mehrzahl von zusätzlichen Durchgängen in der zusätzlichen dielektrischen Schicht verlaufen.
DE69430765T 1993-02-08 1994-02-08 Eingebettetes Substrat für integrierte Schaltungsmodule Expired - Lifetime DE69430765T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1448193A 1993-02-08 1993-02-08
US08/087,434 US5353498A (en) 1993-02-08 1993-07-09 Method for fabricating an integrated circuit module

Publications (2)

Publication Number Publication Date
DE69430765D1 DE69430765D1 (de) 2002-07-18
DE69430765T2 true DE69430765T2 (de) 2003-01-23

Family

ID=26686154

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69430765T Expired - Lifetime DE69430765T2 (de) 1993-02-08 1994-02-08 Eingebettetes Substrat für integrierte Schaltungsmodule

Country Status (4)

Country Link
US (2) US5353498A (de)
EP (1) EP0611129B1 (de)
JP (1) JP3802936B2 (de)
DE (1) DE69430765T2 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017200127A1 (de) 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Modulanordnung mit eingebetteten Komponenten und einer integrierten Antenne, Vorrichtung mit Modulanordnungen und Verfahren zur Herstellung
DE102017200128A1 (de) 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektronisches Modul mit integrierter Antenne und Verfahren zur Herstellung
DE102017200126A1 (de) 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Modulanordnung mit integrierter Antenne und eingebetteten Komponenten sowie Verfahren zur Herstellung einer Modulanordnung
DE102009015722B4 (de) 2008-04-18 2020-07-09 Infineon Technologies Ag Halbleitermodul

Families Citing this family (718)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5643804A (en) * 1993-05-21 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a hybrid integrated circuit component having a laminated body
SG68542A1 (en) * 1993-06-04 1999-11-16 Seiko Epson Corp Semiconductor device and manufacturing method thereof
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US20030199179A1 (en) * 1993-11-16 2003-10-23 Formfactor, Inc. Contact tip structure for microelectronic interconnection elements and method of making same
JPH07161919A (ja) * 1993-12-03 1995-06-23 Seiko Instr Inc 半導体装置およびその製造方法
JPH0878574A (ja) * 1994-09-08 1996-03-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US5524339A (en) * 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
JP2773660B2 (ja) * 1994-10-27 1998-07-09 日本電気株式会社 半導体装置
JP3182301B2 (ja) * 1994-11-07 2001-07-03 キヤノン株式会社 マイクロ構造体及びその形成法
US6465743B1 (en) * 1994-12-05 2002-10-15 Motorola, Inc. Multi-strand substrate for ball-grid array assemblies and method
US5683928A (en) * 1994-12-05 1997-11-04 General Electric Company Method for fabricating a thin film resistor
US5675310A (en) * 1994-12-05 1997-10-07 General Electric Company Thin film resistors on organic surfaces
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
US5608261A (en) * 1994-12-28 1997-03-04 Intel Corporation High performance and high capacitance package with improved thermal dissipation
US5819394A (en) * 1995-02-22 1998-10-13 Transition Automation, Inc. Method of making board matched nested support fixture
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
US5657537A (en) * 1995-05-30 1997-08-19 General Electric Company Method for fabricating a stack of two dimensional circuit modules
US5770884A (en) * 1995-06-30 1998-06-23 International Business Machines Corporation Very dense integrated circuit package
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
TW308719B (de) * 1995-10-23 1997-06-21 Dow Corning
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
KR0179644B1 (ko) * 1995-11-21 1999-04-15 황인길 반도체 칩 본딩방법
US5866952A (en) 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
KR100496781B1 (ko) * 1995-11-23 2005-09-08 록히드 마틴 코포레이션 응력감소성성형기판의일부로서컴플라이언트층을갖는고밀도의상호접속된회로모듈
US5672546A (en) * 1995-12-04 1997-09-30 General Electric Company Semiconductor interconnect method and structure for high temperature applications
US5567657A (en) * 1995-12-04 1996-10-22 General Electric Company Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
JP3801674B2 (ja) * 1995-12-15 2006-07-26 松下電器産業株式会社 電子部品の実装方法
US5914508A (en) * 1995-12-21 1999-06-22 The Whitaker Corporation Two layer hermetic-like coating process for on-wafer encapsulation of GaAs MMIC's
US6137125A (en) * 1995-12-21 2000-10-24 The Whitaker Corporation Two layer hermetic-like coating for on-wafer encapsulatuon of GaAs MMIC's having flip-chip bonding capabilities
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5682065A (en) * 1996-03-12 1997-10-28 Micron Technology, Inc. Hermetic chip and method of manufacture
US5888837A (en) * 1996-04-16 1999-03-30 General Electric Company Chip burn-in and test structure and method
US5858814A (en) * 1996-07-17 1999-01-12 Lucent Technologies Inc. Hybrid chip and method therefor
JP3685585B2 (ja) * 1996-08-20 2005-08-17 三星電子株式会社 半導体のパッケージ構造
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
DE19638630B4 (de) 1996-09-20 2004-11-18 Siemens Ag UV- und thermisch härtbare Gießharzformulierung und ihre Verwendung zum Unterfüllprozeß bei elektrischen und elektronischen Bauelementen
EP1014443A4 (de) * 1996-09-20 2001-02-07 Tdk Corp Passive elektronische bauelemente, integrierte schaltungselemente, und scheibe
US5874770A (en) 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
US5838545A (en) * 1996-10-17 1998-11-17 International Business Machines Corporation High performance, low cost multi-chip modle package
US5857858A (en) * 1996-12-23 1999-01-12 General Electric Company Demountable and repairable low pitch interconnect for stacked multichip modules
US5904496A (en) 1997-01-24 1999-05-18 Chipscale, Inc. Wafer fabrication of inside-wrapped contacts for electronic devices
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
US6229203B1 (en) * 1997-03-12 2001-05-08 General Electric Company Semiconductor interconnect structure for high temperature applications
KR100214562B1 (ko) * 1997-03-24 1999-08-02 구본준 적층 반도체 칩 패키지 및 그 제조 방법
EP0872879A1 (de) 1997-04-15 1998-10-21 STMicroelectronics S.r.l. Verfahren der Endpassivierung einer IC-Anordnung
EP0887847A1 (de) * 1997-04-15 1998-12-30 STMicroelectronics S.r.l. Verfahren zur abschliessenden Passivierung integrierter Schaltungen
US5814885A (en) * 1997-04-28 1998-09-29 International Business Machines Corporation Very dense integrated circuit package
CN1185702C (zh) * 1997-05-09 2005-01-19 时至准钟表股份有限公司 半导体封装的制造方法和集合电路基板
US6040226A (en) * 1997-05-27 2000-03-21 General Electric Company Method for fabricating a thin film inductor
US6018463A (en) * 1997-08-22 2000-01-25 Raytheon Company Large non-hermetic multichip module package
US5886401A (en) * 1997-09-02 1999-03-23 General Electric Company Structure and fabrication method for interconnecting light emitting diodes with metallization extending through vias in a polymer film overlying the light emitting diodes
US6037644A (en) * 1997-09-12 2000-03-14 The Whitaker Corporation Semi-transparent monitor detector for surface emitting light emitting devices
US6025995A (en) * 1997-11-05 2000-02-15 Ericsson Inc. Integrated circuit module and method
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6542352B1 (en) 1997-12-09 2003-04-01 Daniel Devoe Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias
US6412971B1 (en) 1998-01-02 2002-07-02 General Electric Company Light source including an array of light emitting semiconductor devices and control method
US5888884A (en) * 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
US6087199A (en) * 1998-02-04 2000-07-11 International Business Machines Corporation Method for fabricating a very dense chip package
US5998868A (en) * 1998-02-04 1999-12-07 International Business Machines Corporation Very dense chip package
US6081989A (en) * 1998-04-30 2000-07-04 Lockheed Martin Corporation Fabrication of circuit modules with a transmission line
US6081988A (en) * 1998-04-30 2000-07-04 Lockheed Martin Corp. Fabrication of a circuit module with a coaxial transmission line
US6008070A (en) 1998-05-21 1999-12-28 Micron Technology, Inc. Wafer level fabrication and assembly of chip scale packages
US6025638A (en) * 1998-06-01 2000-02-15 International Business Machines Corporation Structure for precision multichip assembly
JP2000156435A (ja) * 1998-06-22 2000-06-06 Fujitsu Ltd 半導体装置及びその製造方法
US6337509B2 (en) 1998-07-16 2002-01-08 International Business Machines Corporation Fixture for attaching a conformal chip carrier to a flip chip
FR2783354B1 (fr) * 1998-08-25 2002-07-12 Commissariat Energie Atomique Procede collectif de conditionnement d'une pluralite de composants formes initialement dans un meme substrat
US6239980B1 (en) * 1998-08-31 2001-05-29 General Electric Company Multimodule interconnect structure and process
AT408153B (de) * 1998-09-02 2001-09-25 Electrovac Metall-matrix-composite- (mmc-) bauteil
SG87769A1 (en) * 1998-09-29 2002-04-16 Texas Instr Singapore Pte Ltd Direct attachment of semiconductor chip to organic substrate
JP2000114204A (ja) * 1998-10-01 2000-04-21 Mitsubishi Electric Corp ウエハシート及びこれを用いた半導体装置の製造方法並びに半導体製造装置
US6066513A (en) * 1998-10-02 2000-05-23 International Business Machines Corporation Process for precise multichip integration and product thereof
US6831352B1 (en) * 1998-10-22 2004-12-14 Azimuth Industrial Company, Inc. Semiconductor package for high frequency performance
US6206997B1 (en) 1999-02-11 2001-03-27 International Business Machines Corporation Method for bonding heat sinks to overmolds and device formed thereby
US6306680B1 (en) 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
US6468638B2 (en) 1999-03-16 2002-10-22 Alien Technology Corporation Web process interconnect in electronic assemblies
US6110806A (en) * 1999-03-26 2000-08-29 International Business Machines Corporation Process for precision alignment of chips for mounting on a substrate
EP1041620A3 (de) * 1999-04-02 2005-01-05 Interuniversitair Microelektronica Centrum Vzw Transfermethode ultradünner Substrate und Anwendung auf die Herstellung einer Mehrlagen-Dünnschicht-Anordnung
EP1041624A1 (de) 1999-04-02 2000-10-04 Interuniversitair Microelektronica Centrum Vzw Transfermethode ultra-dünner Substrate und Anwendung zur Herstellung von Mehrlagen-Dünnschichtstrukturen
JP3659167B2 (ja) * 1999-04-16 2005-06-15 松下電器産業株式会社 モジュール部品とその製造方法
NL1011929C2 (nl) 1999-04-29 2000-10-31 3P Licensing Bv Werkwijze voor het inkapselen van elektronische componenten, in het bijzonder geintegreerde schakelingen.
US6272271B1 (en) 1999-04-29 2001-08-07 General Electric Company Alignment of optical interfaces for data communication
US6333553B1 (en) 1999-05-21 2001-12-25 International Business Machines Corporation Wafer thickness compensation for interchip planarity
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US6239482B1 (en) 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
WO2001010718A1 (en) * 1999-08-05 2001-02-15 The Regents Of The University Of California A wafer-level micro-cap package and method of manufacturing the same
JP3921885B2 (ja) * 1999-08-25 2007-05-30 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
KR20070101408A (ko) * 1999-09-02 2007-10-16 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
EP1139705B1 (de) * 1999-09-02 2006-11-22 Ibiden Co., Ltd. Leiterplatte und verfahren zu ihrer herstellung
US7042070B2 (en) * 1999-09-22 2006-05-09 Texas Instruments Incorporated Direct attachment of semiconductor chip to organic substrate
US6500694B1 (en) * 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6242282B1 (en) 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
KR100309161B1 (ko) * 1999-10-11 2001-11-02 윤종용 메모리 카드 및 그 제조방법
JP2001185653A (ja) * 1999-10-12 2001-07-06 Fujitsu Ltd 半導体装置及び基板の製造方法
US6251705B1 (en) * 1999-10-22 2001-06-26 Agere Systems Inc. Low profile integrated circuit packages
US6232151B1 (en) 1999-11-01 2001-05-15 General Electric Company Power electronic module packaging
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
DE19954941C2 (de) * 1999-11-16 2003-11-06 Fraunhofer Ges Forschung Verfahren zum Integrieren eines Chips innerhalb einer Leiterplatte
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6373572B1 (en) 1999-11-30 2002-04-16 Intel Corporation Method and apparatus for making and using an improved fiducial for an intergrated circuit
US6753541B1 (en) * 1999-11-30 2004-06-22 Intel Corporation Method and apparatus for making and using a beacon fiducial for an integrated circuit
US6538210B2 (en) 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP4251421B2 (ja) * 2000-01-13 2009-04-08 新光電気工業株式会社 半導体装置の製造方法
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
EP1990833A3 (de) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Mehrschichtige Leiterplatte und Herstellungsverfahren für mehrschichtige Leiterplatte
US6586836B1 (en) 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
TW569424B (en) 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP3984773B2 (ja) * 2000-03-17 2007-10-03 株式会社ルネサステクノロジ 半導体装置
JP2001339011A (ja) 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP4403631B2 (ja) * 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
FR2809533A1 (fr) * 2000-07-03 2001-11-30 Commissariat Energie Atomique Microsysteme monolithique a mosaique de composants
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
DE60138416D1 (de) * 2000-08-16 2009-05-28 Intel Corp Packung
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6734534B1 (en) * 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US6524881B1 (en) * 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
US6614103B1 (en) 2000-09-01 2003-09-02 General Electric Company Plastic packaging of LED arrays
US6627477B1 (en) * 2000-09-07 2003-09-30 International Business Machines Corporation Method of assembling a plurality of semiconductor devices having different thickness
US6586822B1 (en) 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US6489185B1 (en) * 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
US6713859B1 (en) 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
KR101093471B1 (ko) * 2000-09-25 2011-12-13 이비덴 가부시키가이샤 반도체소자,반도체소자의 제조방법,다층프린트배선판 및 다층프린트배선판의 제조방법
US6444560B1 (en) * 2000-09-26 2002-09-03 International Business Machines Corporation Process for making fine pitch connections between devices and structure made by the process
US6709898B1 (en) 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US6998281B2 (en) * 2000-10-12 2006-02-14 General Electric Company Solid state lighting device with reduced form factor including LED with directional emission and package with microoptics
US7190080B1 (en) * 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US7094676B1 (en) 2000-10-13 2006-08-22 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
DE10057111C1 (de) * 2000-11-16 2002-04-11 Bosch Gmbh Robert Wärmeleitfähige Vergußmasse
US6518600B1 (en) 2000-11-17 2003-02-11 General Electric Company Dual encapsulation for an LED
US20020070443A1 (en) * 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
FR2818804B1 (fr) * 2000-12-21 2003-10-03 Thomson Csf Procede de realisation d'un module multi-composants enterres et module obtenu par ce procede
JP4780844B2 (ja) * 2001-03-05 2011-09-28 Ｏｋｉセミコンダクタ株式会社 半導体装置
US6773962B2 (en) 2001-03-15 2004-08-10 General Electric Company Microelectromechanical system device packaging method
US6706553B2 (en) * 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US6894399B2 (en) * 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US6888240B2 (en) * 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US7071024B2 (en) 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
US6606247B2 (en) 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
US6930256B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US6586276B2 (en) 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US6696910B2 (en) * 2001-07-12 2004-02-24 Custom One Design, Inc. Planar inductors and method of manufacturing thereof
US6838750B2 (en) * 2001-07-12 2005-01-04 Custom One Design, Inc. Interconnect circuitry, multichip module, and methods of manufacturing thereof
US7183658B2 (en) * 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
WO2003024169A1 (en) * 2001-09-10 2003-03-20 Memlink Ltd. A stacked multi-layer module and methods of side connection thereto and of manufacturing
US20030057544A1 (en) * 2001-09-13 2003-03-27 Nathan Richard J. Integrated assembly protocol
DE10145382A1 (de) * 2001-09-14 2003-01-09 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Chips
US6528351B1 (en) * 2001-09-24 2003-03-04 Jigsaw Tek, Inc. Integrated package and methods for making same
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
US7351660B2 (en) * 2001-09-28 2008-04-01 Hrl Laboratories, Llc Process for producing high performance interconnects
WO2003030254A2 (en) * 2001-09-28 2003-04-10 Hrl Laboratories, Llc Process for assembling systems and structure thus obtained
US7253091B2 (en) * 2001-09-28 2007-08-07 Hrl Laboratories, Llc Process for assembling three-dimensional systems on a chip and structure thus obtained
US6974604B2 (en) * 2001-09-28 2005-12-13 Hrl Laboratories, Llc Method of self-latching for adhesion during self-assembly of electronic or optical components
US7018575B2 (en) * 2001-09-28 2006-03-28 Hrl Laboratories, Llc Method for assembly of complementary-shaped receptacle site and device microstructures
US6793759B2 (en) * 2001-10-09 2004-09-21 Dow Corning Corporation Method for creating adhesion during fabrication of electronic devices
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
US6727576B2 (en) * 2001-10-31 2004-04-27 Infineon Technologies Ag Transfer wafer level packaging
DE10164800B4 (de) * 2001-11-02 2005-03-31 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE10153609C2 (de) * 2001-11-02 2003-10-16 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE10158563C1 (de) 2001-11-29 2003-07-17 Infineon Technologies Ag Verfahren zur Herstellung eines Bauelementmoduls
TWI255001B (en) * 2001-12-13 2006-05-11 Matsushita Electric Ind Co Ltd Metal wiring substrate, semiconductor device and the manufacturing method thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW517361B (en) 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US7214569B2 (en) * 2002-01-23 2007-05-08 Alien Technology Corporation Apparatus incorporating small-feature-size and large-feature-size components and method for making same
US6621702B2 (en) 2002-01-25 2003-09-16 Lockheed Martin Corporation Method and apparatus for absorbing thermal energy
US7002800B2 (en) 2002-01-25 2006-02-21 Lockheed Martin Corporation Integrated power and cooling architecture
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US8455994B2 (en) * 2002-01-31 2013-06-04 Imbera Electronics Oy Electronic module with feed through conductor between wiring patterns
JP2003243604A (ja) * 2002-02-13 2003-08-29 Sony Corp 電子部品及び電子部品の製造方法
US7535078B2 (en) * 2002-02-14 2009-05-19 Freescale Semiconductor, Inc. Semiconductor device having a fuse and method of forming thereof
US20030153119A1 (en) * 2002-02-14 2003-08-14 Nathan Richard J. Integrated circuit package and method for fabrication
DE60314026T2 (de) * 2002-02-19 2008-01-31 Canon K.K. Lichtstärke-Regulierungselement, zugehöriges Herstellungsverfahren, Lichtstärke-Regulierungsvorrichtung und Photoapparat
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
US6639302B2 (en) * 2002-03-20 2003-10-28 International Business Machines Corporation Stress reduction in flip-chip PBGA packaging by utilizing segmented chip carries
FR2837982B1 (fr) * 2002-03-26 2005-02-18 Thales Sa Module de circuits integres et procede de fabrication correspondant
US7122904B2 (en) * 2002-04-25 2006-10-17 Macronix International Co., Ltd. Semiconductor packaging device and manufacture thereof
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
SG144746A1 (en) * 2002-05-21 2008-08-28 Micron Technology Inc Super high density module with integrated wafer level packages
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
US7485489B2 (en) 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
US6903458B1 (en) 2002-06-20 2005-06-07 Richard J. Nathan Embedded carrier for an integrated circuit chip
US6972964B2 (en) * 2002-06-27 2005-12-06 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
US6661639B1 (en) 2002-07-02 2003-12-09 Presidio Components, Inc. Single layer capacitor
DE10234951B4 (de) * 2002-07-31 2009-01-02 Qimonda Ag Verfahren zur Herstellung von Halbleiterschaltungsmodulen
FR2843485A1 (fr) * 2002-08-06 2004-02-13 Thales Sa Procede de fabrication d'un module de circuits integres et module correspondant
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
DE10240460A1 (de) * 2002-08-29 2004-03-11 Infineon Technologies Ag Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
US6935792B2 (en) * 2002-10-21 2005-08-30 General Electric Company Optoelectronic package and fabrication method
DE10250778B3 (de) * 2002-10-30 2004-03-04 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zum Bestücken eines Schaltungsträgers beim Herstellen des elektronischen Bauteils
DE10250911B4 (de) * 2002-10-31 2009-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Umhüllung und/oder zumindest eines Teiles eines Gehäuses eines optoelektronischen Bauelements
US7723210B2 (en) * 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) * 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US6917509B1 (en) 2002-11-21 2005-07-12 Daniel F. Devoe Single layer capacitor with dissimilar metallizations
JP4016825B2 (ja) * 2002-12-09 2007-12-05 ソニー株式会社 半導体装置の製造方法
JP4042555B2 (ja) * 2002-12-09 2008-02-06 ソニー株式会社 半導体回路素子・光学素子混載ハイブリットモジュール及びその製造方法
US6711312B1 (en) 2002-12-20 2004-03-23 General Electric Company Integrated optoelectronic circuit and method of fabricating the same
US6869832B2 (en) * 2003-02-07 2005-03-22 Lockheed Martin Corporation Method for planarizing bumped die
JP4137659B2 (ja) * 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
FI119583B (fi) 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
DE10308928B4 (de) * 2003-02-28 2009-06-18 Siemens Ag Verfahren zum Herstellen freitragender Kontaktierungsstrukturen eines ungehäusten Bauelements
US7253735B2 (en) 2003-03-24 2007-08-07 Alien Technology Corporation RFID tags and processes for producing RFID tags
JP4346333B2 (ja) * 2003-03-26 2009-10-21 新光電気工業株式会社 半導体素子を内蔵した多層回路基板の製造方法
US6823585B2 (en) * 2003-03-28 2004-11-30 International Business Machines Corporation Method of selective plating on a substrate
FI115601B (fi) * 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
US8222723B2 (en) 2003-04-01 2012-07-17 Imbera Electronics Oy Electric module having a conductive pattern layer
US8704359B2 (en) 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
JP3940694B2 (ja) * 2003-04-18 2007-07-04 株式会社東芝 半導体装置及びその製造方法
US6921975B2 (en) * 2003-04-18 2005-07-26 Freescale Semiconductor, Inc. Circuit device with at least partial packaging, exposed active surface and a voltage reference plane
US6838776B2 (en) * 2003-04-18 2005-01-04 Freescale Semiconductor, Inc. Circuit device with at least partial packaging and method for forming
DE10320646A1 (de) * 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
US6973719B1 (en) * 2003-05-16 2005-12-13 Patel Rati M Method of making a thermal management for a circuit board panel
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
DE10328265A1 (de) * 2003-06-23 2005-01-27 Infineon Technologies Ag Sensorbauteil und Nutzen zu seiner Herstellung
FR2857157B1 (fr) 2003-07-01 2005-09-23 3D Plus Sa Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
JP2007535123A (ja) * 2003-07-14 2007-11-29 エイブイエックス コーポレイション モジュール式電子アッセンブリーおよび製造方法
US7223635B1 (en) 2003-07-25 2007-05-29 Hrl Laboratories, Llc Oriented self-location of microstructures with alignment structures
KR100886292B1 (ko) * 2003-09-09 2009-03-04 산요덴키가부시키가이샤 회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치
US6864165B1 (en) 2003-09-15 2005-03-08 International Business Machines Corporation Method of fabricating integrated electronic chip with an interconnect device
FI20031341A (fi) * 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US20050104027A1 (en) * 2003-10-17 2005-05-19 Lazarev Pavel I. Three-dimensional integrated circuit with integrated heat sinks
US6885539B1 (en) 2003-12-02 2005-04-26 Presidio Components, Inc. Single layer capacitor
US7514767B2 (en) * 2003-12-03 2009-04-07 Advanced Chip Engineering Technology Inc. Fan out type wafer level package structure and method of the same
US7459781B2 (en) * 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
TWI225670B (en) * 2003-12-09 2004-12-21 Advanced Semiconductor Eng Packaging method of multi-chip module
US7489032B2 (en) * 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
US8028531B2 (en) * 2004-03-01 2011-10-04 GlobalFoundries, Inc. Mitigating heat in an integrated circuit
JP4342353B2 (ja) * 2004-03-17 2009-10-14 三洋電機株式会社 回路装置およびその製造方法
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
CA2562760C (en) * 2004-04-23 2009-07-14 Hema-Quebec A new method of expanding cord blood cells
DE102004020497B8 (de) 2004-04-26 2006-06-14 Infineon Technologies Ag Verfahren zur Herstellung von Durchkontaktierungen und Halbleiterbauteil mit derartigen Durchkontaktierungen
FI20041680A (fi) 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
US20050242425A1 (en) * 2004-04-30 2005-11-03 Leal George R Semiconductor device with a protected active die region and method therefor
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FR2874127B1 (fr) * 2004-08-03 2006-12-08 United Monolithic Semiconduct Boitier miniature hyperfrequence pour montage en surface et procede de fabrication du boitier
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
US8487194B2 (en) * 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
JP4148201B2 (ja) * 2004-08-11 2008-09-10 ソニー株式会社 電子回路装置
KR20060020030A (ko) 2004-08-30 2006-03-06 삼성에스디아이 주식회사 도너 기판의 제조방법
US20060278976A1 (en) * 2004-09-02 2006-12-14 Koninklijke Phillips Electronics N.C. Semiconductor device, method and manufacturing same, identification label and information carrier
US7452748B1 (en) 2004-11-08 2008-11-18 Alien Technology Corporation Strap assembly comprising functional block deposited therein and method of making same
US7551141B1 (en) 2004-11-08 2009-06-23 Alien Technology Corporation RFID strap capacitively coupled and method of making same
US7353598B2 (en) * 2004-11-08 2008-04-08 Alien Technology Corporation Assembly comprising functional devices and method of making same
US20090008792A1 (en) * 2004-11-19 2009-01-08 Industrial Technology Research Institute Three-dimensional chip-stack package and active component on a substrate
TWI256694B (en) * 2004-11-19 2006-06-11 Ind Tech Res Inst Structure with embedded active components and manufacturing method thereof
US7385284B2 (en) 2004-11-22 2008-06-10 Alien Technology Corporation Transponder incorporated into an electronic device
US7688206B2 (en) 2004-11-22 2010-03-30 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
US7442581B2 (en) * 2004-12-10 2008-10-28 Freescale Semiconductor, Inc. Flexible carrier and release method for high volume electronic package fabrication
US7400037B2 (en) * 2004-12-30 2008-07-15 Advanced Chip Engineering Tachnology Inc. Packaging structure with coplanar filling paste and dice and with patterned glue for WL-CSP
TWM273082U (en) * 2005-04-01 2005-08-11 Lingsen Precision Ind Ltd Structure for preventing glue from spilling used in carrier board for packaging integrated circuit
US7919844B2 (en) * 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
US7768113B2 (en) 2005-05-26 2010-08-03 Volkan Ozguz Stackable tier structure comprising prefabricated high density feedthrough
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
DE112006001506T5 (de) * 2005-06-16 2008-04-30 Imbera Electronics Oy Platinenstruktur und Verfahren zu ihrer Herstellung
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
TWI269361B (en) * 2005-06-17 2006-12-21 Advanced Semiconductor Eng Structure of substrate integrated embedded passive component and method of forming the same
US7542301B1 (en) 2005-06-22 2009-06-02 Alien Technology Corporation Creating recessed regions in a substrate and assemblies having such recessed regions
US7303947B1 (en) 2005-07-13 2007-12-04 Lockheed Martin Corporation Source bridge for cooling and/or external connection
US8335084B2 (en) * 2005-08-01 2012-12-18 Georgia Tech Research Corporation Embedded actives and discrete passives in a cavity within build-up layers
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
US7829386B2 (en) * 2005-08-17 2010-11-09 General Electric Company Power semiconductor packaging method and structure
US7300824B2 (en) * 2005-08-18 2007-11-27 James Sheats Method of packaging and interconnection of integrated circuits
US7847302B2 (en) * 2005-08-26 2010-12-07 Koninklijke Philips Electronics, N.V. Blue LED with phosphor layer for producing white light and different phosphor in outer lens for reducing color temperature
US20070069389A1 (en) * 2005-09-15 2007-03-29 Alexander Wollanke Stackable device, device stack and method for fabricating the same
JP4395775B2 (ja) 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
US20070080458A1 (en) 2005-10-11 2007-04-12 Tsuyoshi Ogawa Hybrid module and method of manufacturing the same
US8158510B2 (en) 2009-11-19 2012-04-17 Stats Chippac, Ltd. Semiconductor device and method of forming IPD on molded substrate
US8409970B2 (en) 2005-10-29 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of making integrated passive devices
US8791006B2 (en) * 2005-10-29 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming an inductor on polymer matrix composite substrate
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
DE102006001767B4 (de) * 2006-01-12 2009-04-30 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
AT503191B1 (de) 2006-02-02 2008-07-15 Austria Tech & System Tech Leiterplattenelement mit wenigstens einem eingebetteten bauelement sowie verfahren zum einbetten zumindest eines bauelements in einem leiterplattenelement
DE102006009789B3 (de) * 2006-03-01 2007-10-04 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse
US20070212813A1 (en) * 2006-03-10 2007-09-13 Fay Owen R Perforated embedded plane package and method
US8829661B2 (en) 2006-03-10 2014-09-09 Freescale Semiconductor, Inc. Warp compensated package and method
FI20060256L (fi) * 2006-03-17 2006-03-20 Imbera Electronics Oy Piirilevyn valmistaminen ja komponentin sisältävä piirilevy
JP4559993B2 (ja) 2006-03-29 2010-10-13 株式会社東芝 半導体装置の製造方法
US7993972B2 (en) 2008-03-04 2011-08-09 Stats Chippac, Ltd. Wafer level die integration and method therefor
TWI315573B (en) * 2006-05-03 2009-10-01 Via Tech Inc Chip package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US20080006936A1 (en) * 2006-07-10 2008-01-10 Shih-Ping Hsu Superfine-circuit semiconductor package structure
US7524775B2 (en) 2006-07-13 2009-04-28 Infineon Technologies Ag Method for producing a dielectric layer for an electronic component
DE102006033702B3 (de) 2006-07-20 2007-12-20 Infineon Technologies Ag Herstellungsverfahren für eine elektronische Schaltung in einer Package-on-Package-Konfiguration und elektronisches Bauelement in einer solchen Konfiguration
US7875952B1 (en) 2006-09-19 2011-01-25 Hrl Laboratories, Llc Method of transistor level heterogeneous integration and system
JP2008091638A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
JP2008091639A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US8133762B2 (en) * 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
US8174119B2 (en) 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
WO2008059301A1 (en) * 2006-11-14 2008-05-22 Infineon Technologies Ag An electronic component and method for its production
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US7476563B2 (en) * 2006-11-17 2009-01-13 Freescale Semiconductor, Inc. Method of packaging a device using a dielectric layer
US7807511B2 (en) * 2006-11-17 2010-10-05 Freescale Semiconductor, Inc. Method of packaging a device having a multi-contact elastomer connector contact area and device thereof
US7696016B2 (en) * 2006-11-17 2010-04-13 Freescale Semiconductor, Inc. Method of packaging a device having a tangible element and device thereof
US7588951B2 (en) * 2006-11-17 2009-09-15 Freescale Semiconductor, Inc. Method of packaging a semiconductor device and a prefabricated connector
JP4957220B2 (ja) * 2006-12-04 2012-06-20 株式会社デンソー 電子パッケージ
JP4862641B2 (ja) * 2006-12-06 2012-01-25 株式会社デンソー 多層基板及び多層基板の製造方法
US7838419B2 (en) * 2006-12-20 2010-11-23 Intel Corporation Systems and methods to laminate passives onto substrate
KR100861223B1 (ko) * 2006-12-27 2008-09-30 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US8178982B2 (en) 2006-12-30 2012-05-15 Stats Chippac Ltd. Dual molded multi-chip package system
US20080190748A1 (en) * 2007-02-13 2008-08-14 Stephen Daley Arthur Power overlay structure for mems devices and method for making power overlay structure for mems devices
JP4753904B2 (ja) * 2007-03-15 2011-08-24 シャープ株式会社 発光装置
EP2009968A4 (de) * 2007-03-30 2012-12-05 Panasonic Corp Leiterplatte
US7687895B2 (en) 2007-04-30 2010-03-30 Infineon Technologies Ag Workpiece with semiconductor chips and molding, semiconductor device and method for producing a workpiece with semiconductors chips
DE102007020656B4 (de) 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
US8445325B2 (en) 2007-05-04 2013-05-21 Stats Chippac, Ltd. Package-in-package using through-hole via die on saw streets
US7829998B2 (en) 2007-05-04 2010-11-09 Stats Chippac, Ltd. Semiconductor wafer having through-hole vias on saw streets with backside redistribution layer
US7723159B2 (en) * 2007-05-04 2010-05-25 Stats Chippac, Ltd. Package-on-package using through-hole via die on saw streets
FR2917234B1 (fr) * 2007-06-07 2009-11-06 Commissariat Energie Atomique Dispositif multi composants integres dans une matrice semi-conductrice.
FR2917233B1 (fr) * 2007-06-07 2009-11-06 Commissariat Energie Atomique Integration 3d de composants verticaux dans des substrats reconstitues.
FR2917236B1 (fr) 2007-06-07 2009-10-23 Commissariat Energie Atomique Procede de realisation de via dans un substrat reconstitue.
US9601412B2 (en) * 2007-06-08 2017-03-21 Cyntec Co., Ltd. Three-dimensional package structure
US8237259B2 (en) * 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
WO2008157594A2 (en) 2007-06-18 2008-12-24 New Jersey Institute Of Technology Electrospun ceramic-polymer composite as a scaffold for tissue repair
US20080313894A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and low-temperature interconnect component recovery process
US20080318413A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and interconnect component recovery process
US20080318054A1 (en) * 2007-06-21 2008-12-25 General Electric Company Low-temperature recoverable electronic component
US9610758B2 (en) * 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
US20080318055A1 (en) * 2007-06-21 2008-12-25 General Electric Company Recoverable electronic component
US9953910B2 (en) * 2007-06-21 2018-04-24 General Electric Company Demountable interconnect structure
US7830000B2 (en) * 2007-06-25 2010-11-09 Epic Technologies, Inc. Integrated thermal structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system
US20090028491A1 (en) 2007-07-26 2009-01-29 General Electric Company Interconnect structure
DE102007034949A1 (de) * 2007-07-26 2009-02-05 Siemens Ag Einheitlich normierte Leistungspackages
JP2009043857A (ja) * 2007-08-08 2009-02-26 Casio Comput Co Ltd 半導体装置およびその製造方法
EP2176883A2 (de) * 2007-08-08 2010-04-21 Casio Computer Co., Ltd. Halbleiterbauelement und herstellungsverfahren dafür
US8258624B2 (en) 2007-08-10 2012-09-04 Intel Mobile Communications GmbH Method for fabricating a semiconductor and semiconductor package
US20090045444A1 (en) * 2007-08-13 2009-02-19 Holger Huebner Integrated device and circuit system
US9681550B2 (en) * 2007-08-28 2017-06-13 Joseph C. Fjelstad Method of making a circuit subassembly
US7595226B2 (en) * 2007-08-29 2009-09-29 Freescale Semiconductor, Inc. Method of packaging an integrated circuit die
US7834464B2 (en) 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
EP2213148A4 (de) * 2007-10-10 2011-09-07 Tessera Inc Robuste mehrschicht-verdrahtungselemente und baugruppen mit eingebetteten mikroelektronischen elementen
US7633667B2 (en) * 2007-10-22 2009-12-15 General Electric Company Apparatus and method of forming high performance integrated RF optical module
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US10074553B2 (en) * 2007-12-03 2018-09-11 STATS ChipPAC Pte. Ltd. Wafer level package integration and method
US9460951B2 (en) 2007-12-03 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of wafer level package integration
CN101874287B (zh) * 2007-12-03 2012-08-29 科隆科技公司 静电换能器及阵列中的贯穿晶片互连
US8815653B2 (en) * 2007-12-03 2014-08-26 Kolo Technologies, Inc. Packaging and connecting electrostatic transducer arrays
US8343809B2 (en) * 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
US9318441B2 (en) 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
US7767496B2 (en) * 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US8183095B2 (en) 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US8456002B2 (en) 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US7790503B2 (en) * 2007-12-18 2010-09-07 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device module
US7759212B2 (en) * 2007-12-26 2010-07-20 Stats Chippac, Ltd. System-in-package having integrated passive devices and method therefor
US20090170241A1 (en) * 2007-12-26 2009-07-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
JP4636090B2 (ja) * 2008-01-31 2011-02-23 カシオ計算機株式会社 半導体装置およびその製造方法
JP4840373B2 (ja) * 2008-01-31 2011-12-21 カシオ計算機株式会社 半導体装置およびその製造方法
US8212339B2 (en) * 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8022511B2 (en) 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8035216B2 (en) * 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
US8659154B2 (en) 2008-03-14 2014-02-25 Infineon Technologies Ag Semiconductor device including adhesive covered element
US20090236647A1 (en) * 2008-03-18 2009-09-24 Infineon Technologies Ag Semiconductor device with capacitor
US20090325296A1 (en) * 2008-03-25 2009-12-31 New Jersey Institute Of Technology Electrospun electroactive polymers for regenerative medicine applications
DE102008016487A1 (de) 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
CN101567326B (zh) * 2008-04-24 2013-04-17 相互股份有限公司 印刷电路板及其形成方法
US7950144B2 (en) * 2008-04-30 2011-05-31 Freescale Semiconductor, Inc. Method for controlling warpage in redistributed chip packaging panels
US8253241B2 (en) 2008-05-20 2012-08-28 Infineon Technologies Ag Electronic module
US7772046B2 (en) * 2008-06-04 2010-08-10 Stats Chippac, Ltd. Semiconductor device having electrical devices mounted to IPD structure and method for shielding electromagnetic interference
US8039303B2 (en) 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
US7727808B2 (en) * 2008-06-13 2010-06-01 General Electric Company Ultra thin die electronic package
US8125766B2 (en) * 2008-06-13 2012-02-28 Kemet Electronics Corporation Concentrated capacitor assembly
KR101003585B1 (ko) * 2008-06-25 2010-12-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US7931849B2 (en) * 2008-06-25 2011-04-26 Applied Micro Circuits Corporation Non-destructive laser optical integrated circuit package marking
US8963314B2 (en) * 2008-06-26 2015-02-24 Nxp B.V. Packaged semiconductor product and method for manufacture thereof
DE102008030842A1 (de) 2008-06-30 2010-01-28 Epcos Ag Integriertes Modul mit intrinsischem Isolationsbereich und Herstellungsverfahren
US7842542B2 (en) 2008-07-14 2010-11-30 Stats Chippac, Ltd. Embedded semiconductor die package and method of making the same using metal frame carrier
FR2934082B1 (fr) * 2008-07-21 2011-05-27 Commissariat Energie Atomique Dispositif multi composants integres dans une matrice
US20100025848A1 (en) * 2008-08-04 2010-02-04 Infineon Technologies Ag Method of fabricating a semiconductor device and semiconductor device
US8410584B2 (en) 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
FI125526B (fi) * 2008-08-25 2015-11-13 Ge Embedded Electronics Oy Sähköisiä komponentteja sisältävä paketoitu piirilevyrakenne ja menetelmä sähköisiä komponentteja sisältävän paketoidun piirilevyrakenteen valmistamiseksi
US8263437B2 (en) * 2008-09-05 2012-09-11 STATS ChiPAC, Ltd. Semiconductor device and method of forming an IPD over a high-resistivity encapsulant separated from other IPDS and baseband circuit
US8183087B2 (en) 2008-09-09 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming a fan-out structure with integrated passive device and discrete component
US7772081B2 (en) * 2008-09-17 2010-08-10 Stats Chippac, Ltd. Semiconductor device and method of forming high-frequency circuit structure and method thereof
US7888181B2 (en) * 2008-09-22 2011-02-15 Stats Chippac, Ltd. Method of forming a wafer level package with RDL interconnection over encapsulant between bump and semiconductor die
US8546189B2 (en) 2008-09-22 2013-10-01 Stats Chippac, Ltd. Semiconductor device and method of forming a wafer level package with top and bottom solder bump interconnection
US8415203B2 (en) * 2008-09-29 2013-04-09 Freescale Semiconductor, Inc. Method of forming a semiconductor package including two devices
US7820485B2 (en) * 2008-09-29 2010-10-26 Freescale Semiconductor, Inc. Method of forming a package with exposed component surfaces
JPWO2010041630A1 (ja) * 2008-10-10 2012-03-08 日本電気株式会社 半導体装置及びその製造方法
US7915082B2 (en) * 2008-10-23 2011-03-29 Infineon Technologies Ag Semiconductor device
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
JP5161732B2 (ja) * 2008-11-11 2013-03-13 新光電気工業株式会社 半導体装置の製造方法
JP5173758B2 (ja) * 2008-11-17 2013-04-03 新光電気工業株式会社 半導体パッケージの製造方法
US8916452B2 (en) * 2008-11-23 2014-12-23 Stats Chippac, Ltd. Semiconductor device and method of forming WLCSP using wafer sections containing multiple die
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
US7993941B2 (en) 2008-12-05 2011-08-09 Stats Chippac, Ltd. Semiconductor package and method of forming Z-direction conductive posts embedded in structurally protective encapsulant
US8354304B2 (en) * 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US8168470B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound
US7858441B2 (en) * 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US7799602B2 (en) 2008-12-10 2010-09-21 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure
US7741148B1 (en) * 2008-12-10 2010-06-22 Stats Chippac, Ltd. Semiconductor device and method of forming an interconnect structure for 3-D devices using encapsulant for structural support
US7935570B2 (en) * 2008-12-10 2011-05-03 Stats Chippac, Ltd. Semiconductor device and method of embedding integrated passive devices into the package electrically interconnected using conductive pillars
US8900921B2 (en) 2008-12-11 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method of forming topside and bottom-side interconnect structures around core die with TSV
US9082806B2 (en) 2008-12-12 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US9064936B2 (en) 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US7642128B1 (en) 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8592992B2 (en) 2011-12-14 2013-11-26 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure with conductive micro via array for 3-D Fo-WLCSP
US9293401B2 (en) 2008-12-12 2016-03-22 Stats Chippac, Ltd. Semiconductor device and method for forming a low profile embedded wafer level ball grid array molded laser package (EWLP-MLP)
JP5147678B2 (ja) 2008-12-24 2013-02-20 新光電気工業株式会社 微細配線パッケージの製造方法
US8119452B2 (en) * 2009-01-14 2012-02-21 Infineon Technologies Ag Method of fabricating a semiconductor device
JP5193898B2 (ja) * 2009-02-12 2013-05-08 新光電気工業株式会社 半導体装置及び電子装置
US20100207257A1 (en) * 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8110902B2 (en) * 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8008125B2 (en) * 2009-03-06 2011-08-30 General Electric Company System and method for stacked die embedded chip build-up
US9771557B2 (en) 2009-03-12 2017-09-26 New Jersey Institute Of Technology Piezoelectric scaffold for nerve growth and repair
US9476026B2 (en) 2009-03-12 2016-10-25 New Jersey Institute Of Technology Method of tissue repair using a piezoelectric scaffold
US9334476B2 (en) * 2009-03-12 2016-05-10 New Jersey Institute Of Technology Method for nerve growth and repair using a piezoelectric scaffold
US9192655B2 (en) 2009-03-12 2015-11-24 New Jersey Institute Of Technology System and method for a hydrogel and hydrogel composite for cartilage repair applications
US7989270B2 (en) 2009-03-13 2011-08-02 Stats Chippac, Ltd. Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
US8258010B2 (en) * 2009-03-17 2012-09-04 Stats Chippac, Ltd. Making a semiconductor device having conductive through organic vias
US8097489B2 (en) 2009-03-23 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of mounting pre-fabricated shielding frame over semiconductor die
US8026608B2 (en) 2009-03-24 2011-09-27 General Electric Company Stackable electronic package
US8163597B2 (en) * 2009-03-24 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming no-flow underfill material around vertical interconnect structure
US20110156261A1 (en) * 2009-03-24 2011-06-30 Christopher James Kapusta Integrated circuit package and method of making same
US9299661B2 (en) * 2009-03-24 2016-03-29 General Electric Company Integrated circuit package and method of making same
US8378383B2 (en) 2009-03-25 2013-02-19 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer between stacked semiconductor die
US8003445B2 (en) * 2009-03-26 2011-08-23 Stats Chippac Ltd. Integrated circuit packaging system with z-interconnects having traces and method of manufacture thereof
JP5340789B2 (ja) * 2009-04-06 2013-11-13 新光電気工業株式会社 電子装置及びその製造方法
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
JP5330065B2 (ja) * 2009-04-13 2013-10-30 新光電気工業株式会社 電子装置及びその製造方法
JP2010262992A (ja) * 2009-04-30 2010-11-18 Sanyo Electric Co Ltd 半導体モジュールおよび携帯機器
KR101077410B1 (ko) * 2009-05-15 2011-10-26 삼성전기주식회사 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
US7955942B2 (en) * 2009-05-18 2011-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming a 3D inductor from prefabricated pillar frame
US7951663B2 (en) * 2009-05-26 2011-05-31 Stats Chippac, Ltd. Semiconductor device and method of forming IPD structure using smooth conductive layer and bottom-side conductive layer
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
TWI455215B (zh) * 2009-06-11 2014-10-01 Advanced Semiconductor Eng 半導體封裝件及其之製造方法
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
FR2946795B1 (fr) * 2009-06-12 2011-07-22 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
US8105915B2 (en) * 2009-06-12 2012-01-31 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure between non-linear portions of conductive layers
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
US8518749B2 (en) 2009-06-22 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated heat spreader frame with embedded semiconductor die
FR2947948B1 (fr) * 2009-07-09 2012-03-09 Commissariat Energie Atomique Plaquette poignee presentant des fenetres de visualisation
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US20110014746A1 (en) * 2009-07-17 2011-01-20 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Conductive TSV in Peripheral Region of Die Prior to Wafer Singulaton
TWI466259B (zh) * 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
US8237252B2 (en) * 2009-07-22 2012-08-07 Stats Chippac, Ltd. Semiconductor device and method of embedding thermally conductive layer in interconnect structure for heat dissipation
TWI405306B (zh) 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
TWI485825B (zh) * 2009-07-28 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8367470B2 (en) * 2009-08-07 2013-02-05 Stats Chippac, Ltd. Semiconductor device and method of forming cavity in build-up interconnect structure for short signal path between die
US8039304B2 (en) 2009-08-12 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures
US8021930B2 (en) * 2009-08-12 2011-09-20 Stats Chippac, Ltd. Semiconductor device and method of forming dam material around periphery of die to reduce warpage
US8003496B2 (en) * 2009-08-14 2011-08-23 Stats Chippac, Ltd. Semiconductor device and method of mounting semiconductor die to heat spreader on temporary carrier and forming polymer layer and conductive layer over the die
US9324672B2 (en) * 2009-08-21 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8169058B2 (en) 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
US9397050B2 (en) * 2009-08-31 2016-07-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming pre-molded semiconductor die having bumps embedded in encapsulant
JP2011061004A (ja) * 2009-09-10 2011-03-24 Elpida Memory Inc 半導体装置及びその製造方法
US8895358B2 (en) * 2009-09-11 2014-11-25 Stats Chippac, Ltd. Semiconductor device and method of forming cavity in PCB containing encapsulant or dummy die having CTE similar to CTE of large array WLCSP
US8164158B2 (en) 2009-09-11 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device
US8143097B2 (en) 2009-09-23 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
US9875911B2 (en) 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die
US8883559B2 (en) 2009-09-25 2014-11-11 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive material to secure semiconductor die to carrier in WLCSP
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8460972B2 (en) * 2009-11-05 2013-06-11 Freescale Semiconductor, Inc. Method of forming semiconductor package
US20110108999A1 (en) * 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8030750B2 (en) 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US9202769B2 (en) 2009-11-25 2015-12-01 Stats Chippac, Ltd. Semiconductor device and method of forming thermal lid for balancing warpage and thermal management
US8034661B2 (en) 2009-11-25 2011-10-11 Stats Chippac, Ltd. Semiconductor device and method of forming compliant stress relief buffer around large array WLCSP
US8405229B2 (en) * 2009-11-30 2013-03-26 Endicott Interconnect Technologies, Inc. Electronic package including high density interposer and circuitized substrate assembly utilizing same
US8245392B2 (en) * 2009-12-01 2012-08-21 Endicott Interconnect Technologies, Inc. Method of making high density interposer and electronic package utilizing same
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8169065B2 (en) * 2009-12-22 2012-05-01 Epic Technologies, Inc. Stackable circuit structures and methods of fabrication thereof
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
TWI401753B (zh) * 2009-12-31 2013-07-11 Advanced Semiconductor Eng 可堆疊式封裝結構之製造方法
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8138014B2 (en) 2010-01-29 2012-03-20 Stats Chippac, Ltd. Method of forming thin profile WLCSP with vertical interconnect over package footprint
US8368187B2 (en) 2010-02-03 2013-02-05 Stats Chippac, Ltd. Semiconductor device and method of forming air gap adjacent to stress sensitive region of the die
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
US10373870B2 (en) 2010-02-16 2019-08-06 Deca Technologies Inc. Semiconductor device and method of packaging
US9754835B2 (en) 2010-02-16 2017-09-05 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
US20110198762A1 (en) * 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
US8822281B2 (en) 2010-02-23 2014-09-02 Stats Chippac, Ltd. Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
US8421226B2 (en) * 2010-02-25 2013-04-16 Infineon Technologies Ag Device including an encapsulated semiconductor chip and manufacturing method thereof
US8241952B2 (en) * 2010-02-25 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of forming IPD in fan-out level chip scale package
US20120314390A1 (en) * 2010-03-03 2012-12-13 Mutual-Tek Industries Co., Ltd. Multilayer circuit board
US20110215450A1 (en) * 2010-03-05 2011-09-08 Chi Heejo Integrated circuit packaging system with encapsulation and method of manufacture thereof
US8409926B2 (en) 2010-03-09 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer around semiconductor die
US9180166B2 (en) 2010-03-12 2015-11-10 New Jersey Institute Of Technology Cartilage repair systems and applications utilizing a glycosaminoglycan mimic
US9548240B2 (en) 2010-03-15 2017-01-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
US8951839B2 (en) * 2010-03-15 2015-02-10 Stats Chippac, Ltd. Semiconductor device and method of forming conductive vias through interconnect structures and encapsulant of WLCSP
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8258633B2 (en) * 2010-03-31 2012-09-04 Infineon Technologies Ag Semiconductor package and multichip arrangement having a polymer layer and an encapsulant
US8350381B2 (en) * 2010-04-01 2013-01-08 Infineon Technologies Ag Device and method for manufacturing a device
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US9431316B2 (en) 2010-05-04 2016-08-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming channels in back surface of FO-WLCSP for heat dissipation
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8241964B2 (en) 2010-05-13 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of embedding bumps formed on semiconductor die into penetrable adhesive layer to reduce die shifting during encapsulation
US8558392B2 (en) 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant
US8258012B2 (en) 2010-05-14 2012-09-04 Stats Chippac, Ltd. Semiconductor device and method of forming discontinuous ESD protection layers between semiconductor die
US8357564B2 (en) 2010-05-17 2013-01-22 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated multi-die leadframe for electrical interconnect of stacked semiconductor die
US8677613B2 (en) * 2010-05-20 2014-03-25 International Business Machines Corporation Enhanced modularity in heterogeneous 3D stacks
US9735113B2 (en) 2010-05-24 2017-08-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming ultra thin multi-die face-to-face WLCSP
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8349658B2 (en) 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe
US9269691B2 (en) 2010-05-26 2016-02-23 Stats Chippac, Ltd. Semiconductor device and method of making an embedded wafer level ball grid array (EWLB) package on package (POP) device with a slotted metal carrier interposer
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8105872B2 (en) 2010-06-02 2012-01-31 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated EMI shielding frame with cavities containing penetrable material over semiconductor die
US9484279B2 (en) 2010-06-02 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming EMI shielding layer with conductive material around semiconductor die
US8236617B2 (en) 2010-06-04 2012-08-07 Stats Chippac, Ltd. Semiconductor device and method of forming thermally conductive layer between semiconductor die and build-up interconnect structure
US9620455B2 (en) 2010-06-24 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming anisotropic conductive film between semiconductor die and build-up interconnect structure
US8648615B2 (en) * 2010-06-28 2014-02-11 Xilinx, Inc. Testing die-to-die bonding and rework
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
TWI421956B (zh) * 2010-07-13 2014-01-01 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
CN102339818B (zh) * 2010-07-15 2014-04-30 台达电子工业股份有限公司 功率模块及其制造方法
FR2963478B1 (fr) * 2010-07-27 2013-06-28 St Microelectronics Grenoble 2 Dispositif semi-conducteur comprenant un composant passif de condensateurs et procede pour sa fabrication.
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
KR101775150B1 (ko) 2010-07-30 2017-09-05 삼성전자주식회사 다층 라미네이트 패키지 및 그 제조방법
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8193610B2 (en) 2010-08-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming B-stage conductive polymer over contact pads of semiconductor die in Fo-WLCSP
US8343810B2 (en) 2010-08-16 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming Fo-WLCSP having conductive layers and conductive vias separated by polymer layers
US8288201B2 (en) 2010-08-25 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of forming FO-WLCSP with discrete semiconductor components mounted under and over semiconductor die
US8754516B2 (en) 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8097490B1 (en) 2010-08-27 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die
US8518746B2 (en) 2010-09-02 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
US8421212B2 (en) 2010-09-22 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with active surface heat removal and method of manufacture thereof
JP5606243B2 (ja) * 2010-09-24 2014-10-15 株式会社ジェイデバイス 半導体装置の製造方法
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
KR101394964B1 (ko) * 2010-10-12 2014-05-15 한국전자통신연구원 반도체 패키지 및 그 제조 방법
US8946890B2 (en) * 2010-10-20 2015-02-03 Marvell World Trade Ltd. Power/ground layout for chips
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US8384227B2 (en) 2010-11-16 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame electrically connected to embedded semiconductor die
US8927339B2 (en) 2010-11-22 2015-01-06 Bridge Semiconductor Corporation Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8114712B1 (en) * 2010-12-22 2012-02-14 General Electric Company Method for fabricating a semiconductor device package
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
US10081794B2 (en) 2011-04-13 2018-09-25 New Jersey Institute Of Technology System and method for electrospun biodegradable scaffold for bone repair
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8841763B2 (en) * 2011-04-29 2014-09-23 Tessera, Inc. Three-dimensional system-in-a-package
US8552540B2 (en) * 2011-05-10 2013-10-08 Conexant Systems, Inc. Wafer level package with thermal pad for higher power dissipation
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
KR101434003B1 (ko) 2011-07-07 2014-08-27 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US20130075892A1 (en) * 2011-09-27 2013-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Three Dimensional Integrated Circuit Fabrication
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
JP5729290B2 (ja) 2011-12-16 2015-06-03 富士通株式会社 半導体装置の製造方法、電子装置の製造方法及び基板
US8723313B2 (en) 2012-01-14 2014-05-13 Wan-Ling Yu Semiconductor package structure and method for manufacturing the same
EP2615638A3 (de) 2012-01-16 2013-09-25 Yu, Wan-Ling Halbleitergehäusestruktur und Verfahren zu deren Herstellung
TWI446501B (zh) 2012-01-20 2014-07-21 矽品精密工業股份有限公司 承載板、半導體封裝件及其製法
US8685790B2 (en) 2012-02-15 2014-04-01 Freescale Semiconductor, Inc. Semiconductor device package having backside contact and method for manufacturing
US9245819B2 (en) * 2012-02-22 2016-01-26 Freescale Semiconductor, Inc. Embedded electrical component surface interconnect
KR102036942B1 (ko) 2012-02-24 2019-10-25 스카이워크스 솔루션즈, 인코포레이티드 화합물 반도체용 구리 상호접속부에 관련된 개선된 구조체, 소자 및 방법
TWI476841B (zh) * 2012-03-03 2015-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US8901755B2 (en) * 2012-03-20 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method of forming conductive layer over metal substrate for electrical interconnect of semiconductor die
US8658473B2 (en) 2012-03-27 2014-02-25 General Electric Company Ultrathin buried die module and method of manufacturing thereof
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US8780561B2 (en) * 2012-03-30 2014-07-15 Raytheon Company Conduction cooling of multi-channel flip chip based panel array circuits
US8937376B2 (en) 2012-04-16 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor packages with heat dissipation structures and related methods
KR101933015B1 (ko) * 2012-04-19 2018-12-27 삼성전자주식회사 반도체 장치의 패드 구조물, 그의 제조 방법 및 패드 구조물을 포함하는 반도체 패키지
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
FR2990565B1 (fr) * 2012-05-09 2016-10-28 Commissariat Energie Atomique Procede de realisation de detecteurs infrarouges
WO2013172814A1 (en) 2012-05-14 2013-11-21 Intel Corporation Microelectronic package utilizing multiple bumpless build-up structures and through-silicon vias
US8823175B2 (en) 2012-05-15 2014-09-02 Infineon Technologies Ag Reliable area joints for power semiconductors
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8703542B2 (en) * 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
KR101947722B1 (ko) * 2012-06-07 2019-04-25 삼성전자주식회사 적층 반도체 패키지 및 이의 제조방법
WO2013184145A1 (en) 2012-06-08 2013-12-12 Intel Corporation Microelectronic package having non-coplanar, encapsulated microelectronic devices and a bumpless build-up layer
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
US9281292B2 (en) * 2012-06-25 2016-03-08 Intel Corporation Single layer low cost wafer level packaging for SFF SiP
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
KR101429344B1 (ko) 2012-08-08 2014-08-12 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP5484532B2 (ja) * 2012-08-13 2014-05-07 新光電気工業株式会社 微細配線パッケージ
US9087847B2 (en) 2012-08-14 2015-07-21 Bridge Semiconductor Corporation Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
WO2014034024A1 (ja) * 2012-08-30 2014-03-06 パナソニック株式会社 電子部品パッケージおよびその製造方法
US9449937B2 (en) 2012-09-05 2016-09-20 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013016842A (ja) * 2012-09-07 2013-01-24 Shinko Electric Ind Co Ltd 半導体パッケージ
US9673162B2 (en) * 2012-09-13 2017-06-06 Nxp Usa, Inc. High power semiconductor package subsystems
KR20140038116A (ko) 2012-09-20 2014-03-28 제이앤제이 패밀리 주식회사 Ｌｅ ｄ 램프
US8912670B2 (en) * 2012-09-28 2014-12-16 Intel Corporation Bumpless build-up layer package including an integrated heat spreader
US9136236B2 (en) 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9190380B2 (en) 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
DE102012025433B4 (de) 2012-12-21 2015-10-01 Karlsruher Institut für Technologie Verfahren zur Gehäusung von Sub-Millimeterwellen-Halbleiterschaltungen sowie mit dem Verfahren herstellbares Halbleitermodul
JP6478309B2 (ja) 2012-12-31 2019-03-06 サムソン エレクトロ−メカニックス カンパニーリミテッド． 多層基板及び多層基板の製造方法
US20140225248A1 (en) * 2013-02-13 2014-08-14 Qualcomm Incorporated Power distribution and thermal solution for direct stacked integrated circuits
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9837701B2 (en) 2013-03-04 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna substrate and manufacturing method thereof
US9129954B2 (en) 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof
US9685350B2 (en) 2013-03-08 2017-06-20 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming embedded conductive layer for power/ground planes in Fo-eWLB
US9041226B2 (en) * 2013-03-13 2015-05-26 Infineon Technologies Ag Chip arrangement and a method of manufacturing a chip arrangement
US8987876B2 (en) * 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
US9172131B2 (en) 2013-03-15 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor structure having aperture antenna
US9093442B1 (en) 2013-03-15 2015-07-28 Lockheed Martin Corporation Apparatus and method for achieving wideband RF performance and low junction to case thermal resistance in non-flip bump RFIC configuration
DE102013205138A1 (de) 2013-03-22 2014-09-25 Infineon Technologies Ag Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
TWM458672U (zh) * 2013-04-10 2013-08-01 Genesis Photonics Inc 光源模組
JP6103054B2 (ja) * 2013-06-18 2017-03-29 株式会社村田製作所 樹脂多層基板の製造方法
US20150001713A1 (en) * 2013-06-29 2015-01-01 Edmund Goetz Multiple level redistribution layer for multiple chip integration
US8941244B1 (en) * 2013-07-03 2015-01-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US8822268B1 (en) * 2013-07-17 2014-09-02 Freescale Semiconductor, Inc. Redistributed chip packages containing multiple components and methods for the fabrication thereof
US8828807B1 (en) 2013-07-17 2014-09-09 Infineon Technologies Ag Method of packaging integrated circuits and a molded substrate with non-functional placeholders embedded in a molding compound
CN103400825B (zh) 2013-07-31 2016-05-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US20150041993A1 (en) * 2013-08-06 2015-02-12 Infineon Technologies Ag Method for manufacturing a chip arrangement, and a chip arrangement
US9532459B2 (en) * 2013-08-12 2016-12-27 Infineon Technologies Ag Electronic module and method of manufacturing the same
US9099623B2 (en) 2013-08-30 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Manufacture including substrate and package structure of optical chip
US9419156B2 (en) * 2013-08-30 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package and method for integration of heterogeneous integrated circuits
US8912641B1 (en) 2013-09-09 2014-12-16 Harris Corporation Low profile electronic package and associated methods
US9443789B2 (en) 2013-09-11 2016-09-13 Harris Corporation Embedded electronic packaging and associated methods
US9300222B2 (en) * 2013-09-11 2016-03-29 Texas Instruments Incorporated Three-dimensional power supply module with passive stacked over cavity
US9159690B2 (en) 2013-09-25 2015-10-13 Intel Corporation Tall solders for through-mold interconnect
US9349703B2 (en) 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9209151B2 (en) 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
US9275878B2 (en) 2013-10-01 2016-03-01 Infineon Technologies Ag Metal redistribution layer for molded substrates
US9613930B2 (en) 2013-10-25 2017-04-04 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
FR3014708B1 (fr) * 2013-12-13 2021-01-08 Hispano Suiza Sa Procede de depot de plusieurs polymeres de protection sur un systeme electronique
JP6479815B2 (ja) * 2013-12-19 2019-03-06 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 電子回路のための高度にスケーラブルな製造技術及びパッケージングデバイス
DE102013114907A1 (de) 2013-12-27 2015-07-02 Pac Tech-Packaging Technologies Gmbh Verfahren zur Herstellung eines Chipmoduls
US9824989B2 (en) * 2014-01-17 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package and methods of forming thereof
US9837278B2 (en) * 2014-02-27 2017-12-05 Taiwan Semiconductor Manufacturing Company Ltd. Wafer level chip scale package and method of manufacturing the same
US9230936B2 (en) * 2014-03-04 2016-01-05 Qualcomm Incorporated Integrated device comprising high density interconnects and redistribution layers
CN106068552A (zh) * 2014-03-06 2016-11-02 三菱电机株式会社 半导体装置
US9362161B2 (en) * 2014-03-20 2016-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming 3D dual side die embedded build-up semiconductor package
JP5962705B2 (ja) * 2014-05-20 2016-08-03 三菱電機株式会社 半導体装置の製造方法
US9305809B1 (en) * 2014-06-26 2016-04-05 Stats Chippac Ltd. Integrated circuit packaging system with coreless substrate and method of manufacture thereof
US9595485B2 (en) * 2014-06-26 2017-03-14 Nxp Usa, Inc. Microelectronic packages having embedded sidewall substrates and methods for the producing thereof
US9502270B2 (en) 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US9691726B2 (en) * 2014-07-08 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming fan-out package structure
US9431319B2 (en) 2014-08-01 2016-08-30 Linear Technology Corporation Exposed, solderable heat spreader for integrated circuit packages
TWI584387B (zh) * 2014-08-15 2017-05-21 矽品精密工業股份有限公司 封裝結構之製法
EP3022765A4 (de) * 2014-09-26 2017-04-26 Intel Corporation Flexible verpackungsarchitektur
US11437304B2 (en) 2014-11-06 2022-09-06 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US10032725B2 (en) * 2015-02-26 2018-07-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10276541B2 (en) 2015-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. 3D package structure and methods of forming same
US10269767B2 (en) * 2015-07-31 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip packages with multi-fan-out scheme and methods of manufacturing the same
US9543249B1 (en) * 2015-09-21 2017-01-10 Dyi-chung Hu Package substrate with lateral communication circuitry
KR102497583B1 (ko) * 2015-10-27 2023-02-10 삼성전자주식회사 유연한 연결부를 갖는 반도체 장치 및 그 제조방법
US9389362B1 (en) * 2015-11-16 2016-07-12 International Business Machines Corporation Adaptive optical interconnection of components of an electro-optical circuit
DE102016202548B3 (de) * 2016-02-18 2017-08-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement
US10186468B2 (en) 2016-03-31 2019-01-22 Infineon Technologies Ag System and method for a transducer in an eWLB package
US10586757B2 (en) 2016-05-27 2020-03-10 Linear Technology Corporation Exposed solderable heat spreader for flipchip packages
US10504827B2 (en) * 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
WO2018030262A1 (ja) * 2016-08-09 2018-02-15 株式会社村田製作所 モジュール部品の製造方法
DE102016115629A1 (de) * 2016-08-23 2018-03-01 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines optoelektronischen bauelements
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10147702B2 (en) * 2016-10-24 2018-12-04 Palo Alto Research Center Incorporated Method for simultaneously bonding multiple chips of different heights on flexible substrates using anisotropic conductive film or paste
CN110024107B (zh) * 2016-11-30 2023-11-10 深圳修远电子科技有限公司 集成电路封装方法以及集成封装电路
US11049825B2 (en) * 2016-12-08 2021-06-29 Showa Denko Materials Co., Ltd. Method for producing semiconductor device
US20180182682A1 (en) * 2016-12-25 2018-06-28 Powertech Technology Inc. Semiconductor device package with stress relief layer
US10206286B2 (en) * 2017-06-26 2019-02-12 Infineon Technologies Austria Ag Embedding into printed circuit board with drilling
US10446521B2 (en) * 2017-11-07 2019-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating an integrated fan-out package
US10211141B1 (en) 2017-11-17 2019-02-19 General Electric Company Semiconductor logic device and system and method of embedded packaging of same
US10276523B1 (en) 2017-11-17 2019-04-30 General Electric Company Semiconductor logic device and system and method of embedded packaging of same
US10566301B2 (en) 2017-11-17 2020-02-18 General Electric Company Semiconductor logic device and system and method of embedded packaging of same
US10396053B2 (en) 2017-11-17 2019-08-27 General Electric Company Semiconductor logic device and system and method of embedded packaging of same
US10403580B2 (en) 2017-12-29 2019-09-03 Intel IP Corporation Molded substrate package in fan-out wafer level package
EP3557608A1 (de) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Verpackte integrierte schaltung mit zwischenschaltfunktionalität und verfahren zur herstellung solch einer verpackten integrierten schaltung
US10593628B2 (en) * 2018-04-24 2020-03-17 Advanced Micro Devices, Inc. Molded die last chip combination
JP2019036742A (ja) * 2018-10-09 2019-03-07 ルネサスエレクトロニクス株式会社 電子装置
JP6573415B1 (ja) * 2018-11-15 2019-09-11 有限会社アイピーシステムズ ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体装置実装部品の製造方法
JP7505868B2 (ja) * 2019-09-10 2024-06-25 山栄化学株式会社 半導体装置実装部品
US20210407950A1 (en) * 2018-11-15 2021-12-30 San-Ei Kagaku Co., Ltd. Via wiring formation substrate, manufacturing method for via wiring formation substrate, and semiconductor device mounting component
JP7226973B2 (ja) * 2018-11-15 2023-02-21 山栄化学株式会社 ビア配線形成用基板及びビア配線形成用基板の製造方法並びに半導体チップの実装方法
EP3963627A1 (de) 2019-04-29 2022-03-09 3M Innovative Properties Company Verfahren zur registrierung von schaltungschips und elektrischen verbindungen
CN110323197A (zh) * 2019-07-09 2019-10-11 王新 用于超高密度芯片FOSiP封装的结构及其制备方法
CN110323061B (zh) 2019-07-10 2024-05-31 南方科技大学 具有多种烧制模式的三维模组
FR3099299B1 (fr) * 2019-07-24 2021-08-06 Commissariat Energie Atomique Moule d’assemblage pour fabriquer un dispotitif tridimensionnel comprenant plusieurs composants microelectroniques
WO2021161498A1 (ja) * 2020-02-14 2021-08-19 太陽誘電株式会社 部品モジュール
WO2021181468A1 (ja) * 2020-03-09 2021-09-16 太陽誘電株式会社 半導体モジュール
KR20220007254A (ko) * 2020-07-10 2022-01-18 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US11562984B1 (en) 2020-10-14 2023-01-24 Hrl Laboratories, Llc Integrated mechanical aids for high accuracy alignable-electrical contacts
JP7516230B2 (ja) * 2020-12-03 2024-07-16 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
US20230268290A1 (en) * 2022-02-18 2023-08-24 Western Digital Technologies, Inc. Semiconductor Devices Having Supportive Plating Structures
US20240186303A1 (en) * 2022-12-06 2024-06-06 Nxp Usa, Inc. Multichip packages with 3d integration

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49131863U (de) * 1973-03-10 1974-11-13
US3936928A (en) * 1973-10-04 1976-02-10 Motorola, Inc. Method for providing mounting assemblies for a plurality of transistor integrated circuit chips
JPS5896760A (ja) * 1981-12-04 1983-06-08 Clarion Co Ltd 半導体装置の製法
EP0110285A3 (de) * 1982-11-27 1985-11-21 Prutec Limited Verbindung integrierter Schaltungen
FR2572849B1 (fr) * 1984-11-06 1987-06-19 Thomson Csf Module monolithique haute densite comportant des composants electroniques interconnectes et son procede de fabrication
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US4933042A (en) * 1986-09-26 1990-06-12 General Electric Company Method for packaging integrated circuit chips employing a polymer film overlay layer
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4835704A (en) * 1986-12-29 1989-05-30 General Electric Company Adaptive lithography system to provide high density interconnect
JP2579937B2 (ja) * 1987-04-15 1997-02-12 株式会社東芝 電子回路装置およびその製造方法
US5032543A (en) * 1988-06-17 1991-07-16 Massachusetts Institute Of Technology Coplanar packaging techniques for multichip circuits
US5019946A (en) * 1988-09-27 1991-05-28 General Electric Company High density interconnect with high volumetric efficiency
US5154793A (en) * 1988-09-27 1992-10-13 General Electric Company Method and apparatus for removing components bonded to a substrate
US4878991A (en) * 1988-12-12 1989-11-07 General Electric Company Simplified method for repair of high density interconnect circuits
US5151776A (en) * 1989-03-28 1992-09-29 General Electric Company Die attachment method for use in high density interconnected assemblies
US5155068A (en) * 1989-08-31 1992-10-13 Sharp Kabushiki Kaisha Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal
US5018563A (en) * 1989-10-17 1991-05-28 Yoder Thomas P Mobile, extendible table with tool mount and carrier
JPH03211757A (ja) * 1989-12-21 1991-09-17 General Electric Co <Ge> 気密封じの物体
US5108825A (en) * 1989-12-21 1992-04-28 General Electric Company Epoxy/polyimide copolymer blend dielectric and layered circuits incorporating it
JP3415144B2 (ja) * 1989-12-21 2003-06-09 ロックヒード マーティン コーポレーション エポキシ／ポリイミド共重合体ブレンド誘電体およびこれを用いた多層回路
US5139969A (en) * 1990-05-30 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Method of making resin molded semiconductor device
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5161093A (en) * 1990-07-02 1992-11-03 General Electric Company Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
US5137846A (en) * 1991-01-31 1992-08-11 Motorola, Inc. Method for forming a polycyanurate encapsulant
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5091769A (en) * 1991-03-27 1992-02-25 Eichelberger Charles W Configuration for testing and burn-in of integrated circuit chips
US5144747A (en) * 1991-03-27 1992-09-08 Integrated System Assemblies Corporation Apparatus and method for positioning an integrated circuit chip within a multichip module
EP0547807A3 (en) * 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
US5255431A (en) * 1992-06-26 1993-10-26 General Electric Company Method of using frozen epoxy for placing pin-mounted components in a circuit module
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009015722B4 (de) 2008-04-18 2020-07-09 Infineon Technologies Ag Halbleitermodul
DE102017200127A1 (de) 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Modulanordnung mit eingebetteten Komponenten und einer integrierten Antenne, Vorrichtung mit Modulanordnungen und Verfahren zur Herstellung
DE102017200128A1 (de) 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektronisches Modul mit integrierter Antenne und Verfahren zur Herstellung
DE102017200126A1 (de) 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Modulanordnung mit integrierter Antenne und eingebetteten Komponenten sowie Verfahren zur Herstellung einer Modulanordnung
EP3346548A1 (de) 2017-01-05 2018-07-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Modulanordnung mit eingebetteten komponenten und einer integrierten antenne, vorrichtung mit modulanordnungen und verfahren zur herstellung
US11394109B2 (en) 2017-01-05 2022-07-19 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Module arrangement comprising embedded components and an integrated antenna, device comprising module arrangements, and method for manufacturing
US11563266B2 (en) 2017-01-05 2023-01-24 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Module arrangement comprising an integrated antenna and embedded components and method for manufacturing a module arrangement

Also Published As

Publication number Publication date
US5353498A (en) 1994-10-11
EP0611129A3 (de) 1995-04-12
DE69430765D1 (de) 2002-07-18
EP0611129A2 (de) 1994-08-17
JP3802936B2 (ja) 2006-08-02
JPH077134A (ja) 1995-01-10
EP0611129B1 (de) 2002-06-12
US5497033A (en) 1996-03-05

Similar Documents

Publication Publication Date Title
DE69430765T2 (de) Eingebettetes Substrat für integrierte Schaltungsmodule
DE69522151T2 (de) Eingeschlossenes integriertes plastikvergossenes Mehr-Chip-Modul-Substrat und dessen Herstellungsverfahren
EP0987760B1 (de) Herstellungsverfahren für Mehrchipmodul
DE69128307T2 (de) Prozess und Struktur für mehrschichtige Zusammenschaltung mit hoher Dichte
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE69132819T2 (de) Flexible Zwischenschaltungsstruktur hoher Dichte
DE102011001402B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
US5866952A (en) High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
DE69229489T2 (de) Herstellungsverfahren einer Halbleiterpackung mit Drähten und eine Oberfläche mit planarisierter Dünnfilmdecke
US5546654A (en) Vacuum fixture and method for fabricating electronic assemblies
DE4318920C2 (de) Verbinder mit monolithischer Multikontaktanordnung
DE102011000836B4 (de) Bauelement mit einem eingekapselten Halbleiterchip und Herstellungsverfahren
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102008038175B4 (de) Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE102012107696A1 (de) Halbleitergerät und Verfahren zum Herstellen eines Halbleitergerätes einschließlich Schleifschritte
DE102008039388A1 (de) Gestapelte Halbleiterchips
DE102014101366B3 (de) Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
DE102015121044A1 (de) Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
DE102008045735A1 (de) Gestapelte Halbleiterchips
DE102013102230A1 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
WO2005086224A1 (de) Halbleiterbauteil mit einem dünnen halbleiterchip und einem steifen verdrahtungssubstrat sowie verfahren zur herstellung und weiterverarbeitung von dünnen halbleiterchips
DE102010000402B4 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
WO2006005304A2 (de) Halbleiterbauteil mit einem halbleiterchip und elektrischen verbindungselementen zu einer leiterstruktur

Legal Events

Date Code Title Description
8364 No opposition during term of opposition