TWI421956B - 晶片尺寸封裝件及其製法 - Google Patents

晶片尺寸封裝件及其製法 Download PDF

Info

Publication number
TWI421956B
TWI421956B TW099122934A TW99122934A TWI421956B TW I421956 B TWI421956 B TW I421956B TW 099122934 A TW099122934 A TW 099122934A TW 99122934 A TW99122934 A TW 99122934A TW I421956 B TWI421956 B TW I421956B
Authority
TW
Taiwan
Prior art keywords
wafer
layer
active surface
cladding layer
size package
Prior art date
Application number
TW099122934A
Other languages
English (en)
Other versions
TW201203404A (en
Inventor
張江城
柯俊吉
黃建屏
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW099122934A priority Critical patent/TWI421956B/zh
Priority to US12/955,613 priority patent/US20120013006A1/en
Publication of TW201203404A publication Critical patent/TW201203404A/zh
Application granted granted Critical
Publication of TWI421956B publication Critical patent/TWI421956B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

晶片尺寸封裝件及其製法
本發明係有關於一種半導體封裝件及其製法，尤指一種晶片尺寸封裝件及其製法。
隨著半導體技術的演進，半導體產品已開發出不同封裝產品型態，而為追求半導體封裝件之輕薄短小，因而發展出一種晶片尺寸封裝件(chip scale package,CSP)，其特徵在於此種晶片尺寸封裝件僅具有與晶片尺寸相等或略大的尺寸。
美國專利第5,892,179、6,103,552、6,287,893、6,350,668及6,433,427號案即揭露一種傳統之CSP結構，係直接於晶片上形成增層而無需使用如基板或導線架等晶片承載件，且利用重佈線(redistribution layer,RDL)技術重配晶片上的銲墊至所欲位置。
然而上述CSP結構之缺點在於重佈線技術之施用或佈設於晶片上的導電跡線往往受限於晶片之尺寸或其作用面之面積大小，尤其當晶片之積集度提昇且晶片尺寸日趨縮小的情況下，晶片甚至無法提供足夠表面以安置更多數量的銲球來與外界電性連接。
鑑此，美國專利第6,271,469號案揭露一種晶圓級晶片尺寸封裝件WLCSP(Wafer Level CSP)之製法，係於晶片上形成增層的封裝件，得提供較為充足的表面區域以承載較多的輸入/輸出端或銲球。
如第1A圖所示，準備一膠膜11，並將複數晶片12以作用面121黏貼於該膠膜11上，該膠膜11例如為熱感應膠膜；如第1B圖所示，進行封裝模壓製程，利用一如環氧樹脂之封裝膠體13包覆住晶片12之非作用面122及側面，再加熱移除該膠膜11，以外露出該晶片作用面121；如第1C圖所示，然後利用重佈線(RDL)技術，敷設一介電層14於晶片之作用面121及封裝膠體13的表面上，並開設複數貫穿介電層14之開口以露出晶片上的銲墊120，接著於該介電層14上形成線路層15，並使線路層15電性連接至銲墊120，再於線路層15上敷設拒銲層16及線路層預定位置植設銲球17，之後進行切割作業。
透過前述製程，因包覆晶片之封裝膠體的表面得提供較晶片作用面大之表面區域而能安置較多銲球以有效達成與外界之電性連接。
然而，上揭製程之缺點在於將晶片以作用面黏貼於膠膜上而固定之方式，常因膠膜於製程中受熱而發生伸縮問題，造成黏置於膠膜上之晶片位置發生偏移，甚至於封裝模壓時因膠膜受熱軟化而造成晶片位移，如此導致後續在重佈線製程時，線路層無法連接到晶片銲墊上而造成電性不良。再者，此製程中所使用膠膜為消耗性材料，造成製程成本之增加。
另外，請參閱第2圖，於前述封裝模壓時，因膠膜11遇熱軟化，封裝膠體13易發生溢膠130至晶片作用面121，甚或污染銲墊120，造成後續重佈線製程之線路層與晶片銲墊接觸不良，而導致廢品問題。
再者，請參閱第3A圖，前述封裝模壓製程僅透過膠膜11支撐複數晶片12，該膠膜11及封裝膠體13易發生嚴重翹曲(warpage)110問題，尤其是當封裝膠體13之厚度很薄時，翹曲問題更為嚴重，從而導致後續重佈線製程時，在晶片上塗佈介電層時會有厚度不均問題；如此即須額外再提供一硬質載具18(如第3B圖所示)，以將封裝膠體13透過一黏膠19固定在該硬質載具18來進行整平；如此不僅造成製程複雜，且增加許多製程成本，同時在完成重佈線製程而移除該載具時，易發生在封裝膠體上會有先前固定在載具上之黏膠190殘留問題(如第3C圖所示)。其它相關習知技術的揭露如美國專利第6,498,387、6,586,822、7,019,406及7,238,602號。
因此，如何提供一種晶片尺寸封裝件及製法，俾能確保線路層與銲墊間之電性連接品質，並提昇產品的可靠度，減少製程成本，實為一重要課題。
有鑑於上述習知技術之缺點，本發明提供一種晶片尺寸封裝件之製法，係包括：提供複數具相對作用面及非作用面之晶片及一透明載具，該晶片作用面上設有複數銲墊，於該晶片作用面上覆蓋有保護層，將該晶片透過其非作用面而固定於該透明載具上；以第一包覆層包覆該晶片並外露出該晶片作用面上之保護層；移除該保護層以外露出該晶片作用面；於該晶片作用面及第一包覆層上設置介電層，並使該介電層形成開口以外露出該銲墊；以及於該介電層上形成線路層，並使該線路層電性連接至該銲墊。
前述之製法中，復可於該介電層及線路層上設置拒銲層，並使該拒銲層形成複數開口以植設銲球。
後續即可以雷射分離該透明載具與第一包覆層及晶片，並進行切割作業以形成複數晶圓級晶片尺寸封裝件(WLCSP)。此外，雷射分離透明載具之步驟，亦可於設置介電層之後或形成線路層之步驟後進行。當然，亦可於分離該透明載具後，於該介電層及線路層上設置拒銲層，並使該拒銲層形成複數開口以植設銲球。
此外，該透明載具表面復可藉由塗佈方式設有如聚醯亞胺材料之第二包覆層，且該晶片透過其非作用面而固定於該第二包覆層上。另可利用重佈線技術於該線路層上形成線路增層(build-up)結構。本發明之晶片尺寸封裝件的製法中，係以雷射使該透明載具自其與該第一包覆層及晶片之介面分離，而可輕易在後段製程中移除該透明載具，藉此加速製程效率，並可重複利用該透明載具，進而節省製程成本。
透過前述製法，本發明復揭示一種晶片尺寸封裝件，係包括：晶片，該晶片具有相對之作用面及非作用面，且於該晶片作用面設有複數銲墊；第一包覆層，係包覆於該晶片周圍，且該第一包覆層之高度大於該晶片之高度；介電層，設於該晶片作用面及第一包覆層上，且該介電層具複數開口以外露該銲墊；線路層，設於該介電層上且電性連接至該銲墊；以及第二包覆層，係設於該晶片非作用面及第一包覆層上，其中，該第二包覆層係聚醯亞胺材料。
該封裝件復可包括有：拒銲層，設於該介電層及線路層上，該拒銲層具有複數開口以外露出線路層預定部分；以及銲球，設於該線路層預定部分上。
因此，本發明之晶片尺寸封裝件及製法主要在晶片作用面上設一保護層，並使晶片以非作用面固定於硬質透明載具上，接著進行封裝模壓製程及移除該保護層，接著再進行重佈線製程，藉以避免習知將晶片作用面直接黏置於膠膜上發生膠膜受熱軟化、封裝膠體溢膠及晶片偏移與污染問題，甚或造成後續重佈線製程之線路層與晶片銲墊接觸不良，導致廢品問題，且本發明中該透明載具於製程中因將雷射聚焦至該透明載具與第一包覆層及晶片的介面，而得以分離及重覆使用，以節省製程成本，同時本發明毋須使用膠膜，故可避免習知製程中使用膠膜而發生翹曲問題，而為解決該翹曲問題又須額外提供透明載具所導致製程複雜、成本增加及封裝膠體有殘膠等問題。
以下係藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點與功效。
請參閱第4A至4H圖，係為本發明之晶片尺寸封裝件及其製法第一實施例之示意圖。
如第4A及4B圖所示，提供一具複數晶片22之晶圓22A，該晶圓22A及晶片22具有相對之作用面221及非作用面222，且該晶片作用面221設有複數銲墊220，並於該晶圓作用面221上敷設一厚約3至20微米之保護層21，接著進行晶圓22A切割，以形成複數作用面221上設有保護層之晶片22。
如第4C圖所示，另提供一硬質透明載具23，俾將前述作用面221上設有保護層21之複數晶片22以其非作用面222透過黏膠24而黏置於該透明載具23上，並進行烘烤(cure)固定。
如第4D圖所示，以如模壓方式使如環氧樹脂封裝材料之第一包覆層25包覆該晶片22並外露出該晶片作用面221上之保護層21。該第一包覆層25例如為環氧樹脂之封裝材料。
如第4E圖所示，以如化學藥劑之方式移除該保護層以外露出晶片作用面221。如此該第一包覆層25之高度即大於該晶片作用面221之高度。
如第4F圖所示，於晶片作用面221及第一包覆層25上設置介電層26，並利用例如黃光(photo-lithography)製程或雷射製程，使該介電層形成有複數開口以外露出該銲墊220。該介電層26係用以供後續之線路層附著其上之種子層(seed layer)。
接著，利用重佈線(RDL)技術於該介電層26上形成線路層27，並使該線路層27電性連接至該銲墊220。
如第4G圖所示，於該介電層26及線路層27上設置拒銲層28，並使該拒銲層28形成複數開口以外露出該線路層27預定部分，俾供植設銲球29於該線路層預定部分。之後以雷射聚焦至該透明載具23與第一包覆層25及黏膠層24的介面，即可輕易分離該透明載具23。
此外，如第4G’及4G”圖所示，雷射分離透明載具23之步驟，亦可於設置介電層26之後或形成線路層27之步驟後進行。當然，亦可於分離該透明載具23後，於該介電層26及線路層27上設置拒銲層28，並使該拒銲層28形成複數開口以植設銲球29。
如第4H圖所示，再進行切割作業，以形成複數晶圓級晶片尺寸封裝件(WLCSP)。
因此，本發明之晶片尺寸封裝件及製法主要在晶片作用面上設一保護層，並使晶片以非作用面固定於硬質透明載具上，接著進行封裝模壓製程及移除該保護層，接著再進行重佈線製程，藉以避免習知將晶片作用面直接黏置於膠膜上發生膠膜受熱軟化、封裝膠體溢膠及晶片偏移與污染問題，甚或造成後續重佈線製程之線路層與晶片銲墊接觸不良，導致廢品問題，且本發明中該透明載具於製程中係透過雷射聚焦至該透明載具與第一包覆層及晶片的介面，而得以分離及重覆使用，以節省製程成本，同時本發明毋須使用膠膜，故可避免習知製程中使用膠膜而發生翹曲問題，而為解決該翹曲問題又須額外提供透明載具所導致製程複雜、成本增加及封裝膠體有殘膠等問題。
請參閱第5A至5D圖，係顯示本發明之晶片尺寸封裝件及其製法第二實施例之剖面示意圖。如圖所示，本實施例與前述實施例所揭露者大致相同，主要差異係可在晶片非作用面上增設一第二包覆層以保護晶片。
如第5A圖所示，提供一硬質透明載具33，且於透明載具33上以如塗佈方式形成如聚醯亞胺材料之第二包覆層330。
如第5B圖所示，將作用面上設有保護層31之晶片32以其非作用面322透過黏膠34而黏置於該第二包覆層330上。
如第5C圖所示，以如模壓方式使如環氧樹脂封裝材料之第一包覆層35包覆該晶片32並外露出該晶片32作用面321上之保護層31；接著移除該保護層31以外露出晶片32作用面321，再於晶片32作用面321及第一包覆層35上設置介電層36，及於該介電層36上形成線路層37。
而後於該介電層36及線路層37上設置拒銲層38，並植設銲球39。
如第5D圖所示，之後即可如第一實施例之製法移除該透明載具33，再進行切割作業。
如此該晶片32之非作用面322上即設有一第二包覆層330，以提供晶片更佳保護。
透過前述製法，本發明復揭示一種晶片尺寸封裝件，係包括：晶片32，該晶片32具有相對之作用面321及非作用面322，且於該晶片作用面321設有複數銲墊320；第一包覆層35，係包覆於該晶片32周圍，該第一包覆層35之高度大於該晶片32之高度；介電層36，設於該晶片32作用面321及第一包覆層35上，且該介電層36具複數開口以外露該銲墊320；線路層37，設於該介電層36上且電性連接至該銲墊320；以及第二包覆層330，係設於該晶片32非作用面322及第一包覆層35上，其中，該第二包覆層係聚醯亞胺材料。
此外，該晶片尺寸封裝件復包括拒銲層38，設於該介電層36及線路層37上，該拒銲層38具有複數開口以外露出線路層37預定部分；銲球39，設於該線路層37預定部分上。
請參閱第6圖，係顯示本發明之晶片尺寸封裝件及其製法第三實施例之剖面示意圖。如圖所示，該晶片尺寸封裝件與前述實施例所揭露者大致相同，其不同處在於可利用重佈線技術繼續於先前所形成之介電層及線路層上形成增層結構，例如在先前所形成之介電層36及線路層37上形成第二介電層36a及第二線路層37a，並使該第二線路層37a電性連接至該第一線路層37，然後，再於第二線路層37a上敷設拒銲層38，並開設複數貫穿拒銲層38之開口，以外露出第二線路層37a之預定部分，接著於第二線路層37a之預定部分上植設銲球39，以作為封裝件之輸入/輸出端，供與外界裝置作電性連接。如此得藉由增加晶片上之增層數目而能提昇封裝件中線路佈設的彈性。上述實施例僅為例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修飾與變化。因此，本發明之權利保護範圍，應如後述之申請專利範圍所列。
11．．．膠膜
12．．．晶片
13．．．封裝膠體
14．．．介電層
15．．．線路層
16．．．拒銲層
17．．．銲球
18．．．載具
19．．．黏膠
21．．．保護層
22．．．晶片
22A．．．晶圓
23．．．透明載具
24．．．黏膠
25‧‧‧第一包覆層
26‧‧‧介電層
27‧‧‧線路層
28‧‧‧拒銲層
29‧‧‧銲球
31‧‧‧保護層
32‧‧‧晶片
33‧‧‧透明載具
34‧‧‧黏膠
35‧‧‧第一包覆層
36‧‧‧介電層
37‧‧‧線路層
38‧‧‧拒銲層
39‧‧‧銲球
110‧‧‧翹曲
120‧‧‧銲墊
121‧‧‧作用面
122‧‧‧非作用面
130‧‧‧溢膠
190‧‧‧黏膠殘留
220‧‧‧銲墊
221‧‧‧作用面
222‧‧‧非作用面
330‧‧‧第二包覆層
320‧‧‧銲墊
321‧‧‧作用面
322‧‧‧非作用面
36a‧‧‧第二介電層
37a‧‧‧第二線路層
第1A至1C圖係為美國專利US6,271,469所揭露之晶圓級晶片尺寸封裝件之製法示意圖；
第2圖係為美國專利US6,271,469所揭示之晶圓級晶片尺寸封裝件發生溢膠問題之示意圖；
第3A至3C圖係為美國專利US6,271,469所揭示之晶圓級晶片尺寸封裝件發生封裝膠體翹曲、增設載具及封裝膠體表面殘膠問題之示意圖；
第4A至4H圖係為本發明之晶片尺寸封裝件及其製法第一實施例示意圖；
第5A至5D圖係為本發明之晶片尺寸封裝件及其製法第二實施例示意圖；以及
第6圖係為本發明之晶片尺寸封裝件及其製法第三實施例示意圖。
22．．．晶片
24．．．黏膠
25．．．第一包覆層
26．．．介電層
27．．．線路層
28．．．拒銲層
29．．．銲球
220．．．銲墊
221．．．作用面
222．．．非作用面

Claims (15)

  1. 一種晶片尺寸封裝件之製法，係包括：提供複數具相對作用面及非作用面之晶片及一透明載具，該晶片作用面上設有複數銲墊；於該晶片作用面上覆蓋有保護層；將該晶片透過其非作用面而固定於該透明載具上；以第一包覆層包覆該晶片並外露出該晶片作用面上之保護層；移除該保護層以外露出該晶片作用面；於該晶片作用面及第一包覆層上設置介電層，並使該介電層形成開口以外露出該銲墊；以及於該介電層上形成線路層，並使該線路層電性連接至該銲墊。
  2. 如申請專利範圍第1項所述之晶片尺寸封裝件之製法，復包括：於該介電層及線路層上設置拒銲層，並使該拒銲層形成複數開口以植設銲球。
  3. 如申請專利範圍第2項所述之晶片尺寸封裝件之製法，復包括：以雷射使該透明載具自其與該第一包覆層及晶片之介面分離。
  4. 如申請專利範圍第1項所述之晶片尺寸封裝件之製法，復包括：於設置介電層之後，以雷射使該透明載具自其與該第一包覆層及晶片之介面分離。
  5. 如申請專利範圍第1項所述之晶片尺寸封裝件之製法，復包括：於形成該線路層之步驟後，以雷射使該透 明載具自其與該第一包覆層及晶片之介面分離。
  6. 如申請專利範圍第4或5項所述之晶片尺寸封裝件之製法，復包括：於分離該透明載具後，於該介電層及線路層上設置拒銲層，並使該拒銲層形成複數開口以植設銲球。
  7. 如申請專利範圍第1項所述之晶片尺寸封裝件之製法，其中，該透明載具表面復設有第二包覆層，且該晶片透過其非作用面而固定於該第二包覆層上。
  8. 如申請專利範圍第7項所述之晶片尺寸封裝件之製法，其中，該第二包覆層係藉由塗佈方式形成。
  9. 如申請專利範圍第7項所述之晶片尺寸封裝件之製法，其中，該第二包覆層係聚醯亞胺材料。
  10. 如申請專利範圍第1項所述之晶片尺寸封裝件之製法，其中，該第一包覆層之高度大於該晶片之高度。
  11. 如申請專利範圍第1項所述之晶片尺寸封裝件之製法，復包括：以重佈線技術於該介電層及線路層上形成增層結構。
  12. 如申請專利範圍第1項所述之晶片尺寸封裝件之製法，其中，該晶片及透明載具之製程，係包括：提供一具複數晶片之晶圓，該晶圓及晶片具有相對之作用面及非作用面，以於該晶圓作用面上敷設保護層，接著進行晶圓切割，以形成複數作用面上設有保護層之晶片，以將各該晶片透過其非作用面而固定於該透明載具上。
  13. 一種晶片尺寸封裝件，係包括： 晶片，該晶片具有相對之作用面及非作用面，且於該晶片作用面設有複數銲墊；第一包覆層，係包覆於該晶片周圍，且該第一包覆層之高度大於該晶片之高度，並外露出該晶片之全部作用面；介電層，設於該晶片作用面及第一包覆層上，且該介電層具複數開口以外露該銲墊；線路層，設於該介電層上且電性連接至該銲墊；以及第二包覆層，係設於該晶片非作用面及第一包覆層上，其中，該第二包覆層係聚醯亞胺材料。
  14. 如申請專利範圍第13項所述之晶片尺寸封裝件，復包括：拒銲層，設於該介電層及線路層上，該拒銲層具有複數開口以外露出線路層預定部分；以及銲球，設於該線路層預定部分上。
  15. 如申請專利範圍第13項所述之晶片尺寸封裝件，復包括增層結構，係形成於該介電層及線路層上。
TW099122934A 2010-07-13 2010-07-13 晶片尺寸封裝件及其製法 TWI421956B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099122934A TWI421956B (zh) 2010-07-13 2010-07-13 晶片尺寸封裝件及其製法
US12/955,613 US20120013006A1 (en) 2010-07-13 2010-11-29 Chip scale package and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099122934A TWI421956B (zh) 2010-07-13 2010-07-13 晶片尺寸封裝件及其製法

Publications (2)

Publication Number Publication Date
TW201203404A TW201203404A (en) 2012-01-16
TWI421956B true TWI421956B (zh) 2014-01-01

Family

ID=45466315

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099122934A TWI421956B (zh) 2010-07-13 2010-07-13 晶片尺寸封裝件及其製法

Country Status (2)

Country Link
US (1) US20120013006A1 (zh)
TW (1) TWI421956B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI414027B (zh) * 2010-06-30 2013-11-01 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
US8653674B1 (en) * 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
TWI614858B (zh) * 2012-07-26 2018-02-11 矽品精密工業股份有限公司 半導體封裝件及其製法
KR102341732B1 (ko) * 2015-01-30 2021-12-23 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
JP6782175B2 (ja) * 2017-01-16 2020-11-11 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
CN107527880A (zh) * 2017-08-02 2017-12-29 中芯长电半导体（江阴）有限公司 扇出型封装结构及其制备方法
TWI718801B (zh) * 2019-12-06 2021-02-11 矽品精密工業股份有限公司 電子封裝件之製法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US20050202590A1 (en) * 2004-03-11 2005-09-15 Siliconware Precision Industries Co., Ltd. Wafer level semiconductor package with build-up layer and method for fabricating the same
US20050233547A1 (en) * 2002-06-03 2005-10-20 Kazuki Noda Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
TW200917441A (en) * 2007-10-15 2009-04-16 Advanced Chip Eng Tech Inc Inter-connecting structure for semiconductor package and method of the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
WO2001063991A1 (fr) * 2000-02-25 2001-08-30 Ibiden Co., Ltd. Carte a circuits imprimes multicouche et procede de production d'une carte a circuits imprimes multicouche
US6727576B2 (en) * 2001-10-31 2004-04-27 Infineon Technologies Ag Transfer wafer level packaging
DE10250621B4 (de) * 2002-10-30 2004-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
JP4840373B2 (ja) * 2008-01-31 2011-12-21 カシオ計算機株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US20050233547A1 (en) * 2002-06-03 2005-10-20 Kazuki Noda Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
US20050202590A1 (en) * 2004-03-11 2005-09-15 Siliconware Precision Industries Co., Ltd. Wafer level semiconductor package with build-up layer and method for fabricating the same
TW200917441A (en) * 2007-10-15 2009-04-16 Advanced Chip Eng Tech Inc Inter-connecting structure for semiconductor package and method of the same

Also Published As

Publication number Publication date
TW201203404A (en) 2012-01-16
US20120013006A1 (en) 2012-01-19

Similar Documents

Publication Publication Date Title
TWI414027B (zh) 晶片尺寸封裝件及其製法
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
TWI387074B (zh) 晶粒堆疊結構及其形成方法
US8536672B2 (en) Image sensor package and fabrication method thereof
TWI700805B (zh) 具有電磁干擾遮蔽的半導體裝置
US9012269B2 (en) Reducing warpage for fan-out wafer level packaging
TWI421956B (zh) 晶片尺寸封裝件及其製法
US7772691B2 (en) Thermally enhanced wafer level package
TWI387077B (zh) 晶粒重新配置之封裝結構及其方法
TWI455215B (zh) 半導體封裝件及其之製造方法
TWI423355B (zh) 晶片尺寸封裝件及其製法
TWI492349B (zh) 晶片尺寸封裝件及其製法
TWI508245B (zh) 嵌埋晶片之封裝件及其製法
TWI387014B (zh) 具有犧牲基板之晶粒重新配置結構及其封裝方法
TWI733049B (zh) 半導體封裝及其製造方法
US20070155049A1 (en) Method for Manufacturing Chip Package Structures
CN105355569A (zh) 封装方法
US11855023B2 (en) Wafer level fan out semiconductor device and manufacturing method thereof
TWI550783B (zh) 電子封裝件之製法及電子封裝結構
JP5685012B2 (ja) 半導体パッケージの製造方法
TWI713849B (zh) 半導體製程及半導體結構
TWI503933B (zh) 半導體封裝件及其製法
CN102332408B (zh) 芯片尺寸封装件及其制法
CN102376590B (zh) 芯片尺寸封装件及其制法
TWI430376B (zh) The Method of Fabrication of Semiconductor Packaging Structure