JP6478309B2 - 多層基板及び多層基板の製造方法 - Google Patents

多層基板及び多層基板の製造方法 Download PDF

Info

Publication number
JP6478309B2
JP6478309B2 JP2013266743A JP2013266743A JP6478309B2 JP 6478309 B2 JP6478309 B2 JP 6478309B2 JP 2013266743 A JP2013266743 A JP 2013266743A JP 2013266743 A JP2013266743 A JP 2013266743A JP 6478309 B2 JP6478309 B2 JP 6478309B2
Authority
JP
Japan
Prior art keywords
layer
circuit pattern
insulating layer
multilayer substrate
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013266743A
Other languages
English (en)
Other versions
JP2014131040A (ja
Inventor
イ・ド・ファン
カン・ホ・シク
シン・イー・ナ
ジョン・ユル・キュ
イ・スン・ウン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130137665A external-priority patent/KR101522786B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2014131040A publication Critical patent/JP2014131040A/ja
Application granted granted Critical
Publication of JP6478309B2 publication Critical patent/JP6478309B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、多層基板及び多層基板の製造方法に関する。
電子機器の軽量化、小型化、高速化、多機能化、及び高性能化の傾向に応えるべく、印刷回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ；ＰＣＢ）に複数の配線層を形成する、所謂、多層基板に関する技術が開発されており、さらに、能動素子や受動素子等の電子部品を多層基板の内部に内蔵する技術も開発されている。
例えば、特許文献1には、キャビティに電子部品を挿入して、複数の層からなる印刷回路基板及びその製造方法が開示されている。
一方、多層基板分野における重要な課題の１つは、内蔵された電子部品と外部の回路や他のデバイスとの間で電圧または電流を含む信号が効率的に送受されるようにすることである。
また、近年、電子部品の高性能化、電子部品及び電子部品内蔵基板の小型化、薄型化の傾向が進むにつれて、より薄く、且つ狭い基板に小型の電子部品を内蔵し、その電子部品の外部電極を外部と連結させるためには、回路パターンの集積度の向上も必須に伴われるべきである。
一方、電子部品内蔵基板がより薄型化することにより、基板の反り現象が深刻な問題となっている。このような反り現象は、所謂歪み（Ｗａｒｐａｇｅ）ともいうが、熱膨張係数が異なる多様な物質で電子部品内蔵基板を構成することにより反りが激しくなっている。
このような反りを減少させるために、従来は、高い剛性の材料で絶縁層を形成する方法を用いていたが、高い剛性の材料のみで絶縁層を形成する場合、絶縁層の表面が粗いため、絶縁層上に形成される配線パターンの集積度を向上させるには限界があった。
また、特許文献２には、機械的剛性を確保するために、コア基板の一側に電子部品を内蔵し、回路パターン層及び絶縁層を単一方向にのみビルドアップ（Ｂｕｉｌｄ ｕｐ）した技術が開示されており、特許文献３には、コア基板の中央にキャパシタを配置し、両方向に回路パターン層及び絶縁層をビルドアップした技術が開示されている。
しかし、特許文献１から特許文献４等を含む従来の技術は、何れも開発当時の技術水準で具現可能であった構造及び方法を一律的に電子部品に適用したものであって、基板に内蔵される電子部品それぞれの役割及び複雑性に基づいて最適化された構造ではなかったため、反り現象を減少させながら配線パターンの集積度を向上するには限界があった。
米国特許公開公報第２０１２‐０００６４６９号 米国特許登録公報第５，３５３，４９８号 日本特許公開公報第２０００‐２６１１２４号 日本特許公開公報第１９９２‐２８３９８７号
上記の問題点を解決するためになされた本発明は、反りを減少させることができる技術を提供することを目的とする。
また、本発明は、電子部品の特性を考慮して配線パターンの集積度を向上させ、且つ反りを減少させることができる技術を提供することを目的とする。
上記の目的を達成するためになされた本発明の一の形態による多層基板は、複数の配線層と、前記多層基板の反りを減少させるために前記多層基板の両面の最外側にそれぞれ備えられる補強層と、を含むことができる。
この際、前記補強層は１１ｐｐｍ／℃以下の熱膨張係数を有する材料からなることが好ましい。
また、前記補強層は２５ＧＰａ以上の弾性係数を有する材料からなることが好ましい。
また、前記補強層はガラス材料からなることができる。
また、前記多層基板の一面の最外側に備えられる補強層が第１補強層であり、前記多層基板の他面の最外側に備えられる補強層が第２補強層であって、前記多層基板は、前記第１補強層と前記第２補強層との間に形成される第１絶縁層をさらに含み、前記第１絶縁層は、外部電極を有する電子部品及び前記電子部品の少なくとも一部が挿入されるキャビティを備えることができる。
また、前記第１補強層の一面及び前記第２補強層の他面の何れか一方の面の少なくとも一部を覆うソルダーレジストをさらに含むことができる。
また、前記第１補強層の下面に形成された第３回路パターン層と、前記第１補強層と前記第１絶縁層との間に形成された第２絶縁層と、をさらに含み、第２絶縁層は、前記第１補強層の下面及び前記第３回路パターン層に接触されることができる。
また、前記第１絶縁層と前記第２補強層との間に形成された第３絶縁層をさらに含み、第３絶縁層は、前記第２補強層に接触される第４回路パターン層が表面の一部に備えられることができる。
また、前記第３絶縁層は、前記第１絶縁層及び前記電子部品の表面に接触され、下面に第５回路パターン層が備えられた第３上部絶縁層と、一面が前記第４回路パターン層及び前記第２補強層に接触される第３下部絶縁層と、を含むことができる。
また、前記第２絶縁層、前記第１絶縁層、及び前記第３上部絶縁層を貫通し、前記第３回路パターン層のうち少なくとも一つの回路パターンと前記第５回路パターン層上の少なくとも一つの回路パターンとを直接連結する第５ビアをさらに含むことができる。
この際、前記第３上部絶縁層を貫通し、前記第５回路パターン層のうち少なくとも一つの回路パターンと前記外部電極とを直接連結する第３ビアをさらに含むことができる。
本発明の他の形態による多層基板の製造方法は、複数の配線層を含む多層基板の両面の最外側に、熱膨張係数が１１ｐｐｍ／℃以下である条件及び弾性係数が２５ＧＰａ以上である条件のうち少なくとも一つの条件を満たす材料からなる補強層を形成する段階を含むことができる。
この際、前記補強層はガラス材料からなることができる。
本発明の他の形態による多層基板の製造方法は、一面に第３回路パターン層が備えられた第１補強層に、外部電極が備えられた電子部品を実装する段階と、前記第３回路パターン層及び前記第１補強層を覆うとともに、前記電子部品の側面に接触される第２絶縁層を、前記第１補強層上に形成する段階と、前記電子部品の少なくとも一部が挿入されるキャビティが備えられた第１絶縁層を前記第２絶縁層上に積層する段階と、前記電子部品及び前記第１絶縁層を覆うとともに、前記キャビティと前記電子部品との間に充填される第３上部絶縁層を、前記第１絶縁層上に形成する段階と、少なくとも一つの回路パターンが第３ビアにより前記外部電極と直接連結される第５回路パターン層を前記第３上部絶縁層上に形成する段階と、前記第５回路パターン層及び前記第３上部絶縁層を覆う第３下部絶縁層を前記第３上部絶縁層上に形成する段階と、少なくとも一つの回路パターンが第４ビアにより前記第５回路パターン層の少なくとも一つの回路パターンと直接連結される第４回路パターン層を前記第３下部絶縁層上に形成する段階と、前記第４回路パターン層及び前記第３下部絶縁層を覆う第２補強層を前記第３下部絶縁層上に形成する段階と、を含み、前記第１補強層及び前記第２補強層は、多層基板の反りを減少させるためのものである。
この際、前記第１補強層及び前記第２補強層は、熱膨張係数が１１ｐｐｍ／℃以下である条件及び弾性係数が２５ＧＰａ以上である条件のうち少なくとも一つの条件を満たす材料からなることができる。
また、前記第１補強層及び前記第２補強層はガラス材料からなることができる。
また、前記第１補強層は分離層の上面及び下面にそれぞれ形成され、前記分離層を中心として上面方向及び下面方向に前記多層基板の製造方法が夫々行われた後に、前記分離層から分離されることができる。
また、前記第３上部絶縁層及び前記第３下部絶縁層は、芯材を含まない流動性合成樹脂を硬化させることで形成されることができる。
また、前記第２絶縁層は、芯材を含む流動性合成樹脂を硬化させることで形成されることができる。
また、前記第５回路パターン層を前記第３上部絶縁層上に形成する段階は、前記第５回路パターン層の少なくとも一つの回路パターンを前記第３回路パターン層の少なくとも一つの回路パターンと直接連結させる第５ビアを形成する段階を含むことができる。
上記のように構成された本発明は、多層基板の反りを減少させることができるという有用な効果を提供する。
また、本発明は、外部電極が電子部品に形成された方式に応じて配線パターンを最適化することにより、製造効率を向上させるとともに、反りを減少させることができるという有用な効果を提供する。
本発明の一実施形態による多層基板を概略的に示した断面図である。 本発明の他の実施形態による多層基板を概略的に示した断面図である。 図２の一変形例を概略的に示した断面図である。 図２の他の変形例を概略的に示した断面図である。 本発明の一実施形態による多層基板において、補強層の熱膨張係数及び弾性係数を変えながら反りを測定した結果を概略的に示したグラフである。 本発明の一実施形態による多層基板の製造方法を概略的に示した工程断面図であって、第１金属層が備えられた分離層を提供した状態を例示した図面である。 本発明の一実施形態による多層基板の製造方法を概略的に示した工程断面図であって、第１補強層及び第３金属層を形成した状態を例示した図面である。 本発明の一実施形態による多層基板の製造方法を概略的に示した工程断面図であって、第３金属層をパターニングして第３回路パターン層を形成した状態を例示した図面である。 本発明の一実施形態による多層基板の製造方法を概略的に示した工程断面図であって、第３回路パターン層上に電子部品を結合した状態を例示した図面である。 本発明の一実施形態による多層基板の製造方法を概略的に示した工程断面図であって、第２絶縁層、第１絶縁層、及び第３上部絶縁層を形成した状態を例示した図面である。 本発明の一実施形態による多層基板の製造方法を概略的に示した工程断面図であって、第３ビア、第５ビア、及び第５回路パターン層を形成した状態を例示した図面である。 本発明の一実施形態による多層基板の製造方法を概略的に示した工程断面図であって、第３下部絶縁層、第４回路パターン層、及び第２補強層を形成した状態を例示した図面である。 本発明の一実施形態による多層基板の製造方法を概略的に示した工程断面図であって、分離層を除去した状態を例示した図面である。 本発明の一実施形態による多層基板の製造方法を概略的に示した工程断面図であって、第１回路パターン層及び第２回路パターン層を形成した状態を例示した図面である。 本発明の一実施形態による多層基板の製造方法を概略的に示した工程断面図であって、ソルダーレジストを形成した状態を例示した図面である。 本発明の一実施形態による多層基板の製造方法を概略的に示した工程断面図であって、ソルダーボールを形成した状態を例示した図面である。 本発明の他の実施形態による多層基板の製造方法を概略的に示した工程断面図であって、第１金属層が両面に備えられた分離層を提供した状態を例示した図面である。 本発明の他の実施形態による多層基板の製造方法を概略的に示した工程断面図であって、第１補強層及び第３金属層を分離層の上方及び下方に形成した状態を例示した図面である。 本発明の他の実施形態による多層基板の製造方法を概略的に示した工程断面図であって、分離層の上方及び下方の第３金属層をパターニングして第３回路パターン層を形成した状態を例示した図面である。 本発明の他の実施形態による多層基板の製造方法を概略的に示した工程断面図であって、分離層の上方及び下方の第３回路パターン層上に電子部品を結合した状態を例示した図面である。 本発明の他の実施形態による多層基板の製造方法を概略的に示した工程断面図であって、分離層の上方及び下方に第２絶縁層、第１絶縁層、及び第３上部絶縁層を形成した状態を例示した図面である。 本発明の他の実施形態による多層基板の製造方法を概略的に示した工程断面図であって、分離層の上方及び下方に第３ビア、第５ビア、及び第５回路パターン層を形成した状態を例示した図面である。 本発明の他の実施形態による多層基板の製造方法を概略的に示した工程断面図であって、分離層の上方及び下方に第３下部絶縁層、第４回路パターン層、及び第２補強層を形成した状態を例示した図面である。 本発明の他の実施形態による多層基板の製造方法を概略的に示した工程断面図であって、分離層を除去した状態を例示した図面である。 本発明の他の実施形態による多層基板の製造方法を概略的に示した工程断面図であって、分離層が形成されていた部分の下方に第１回路パターン層及び第２回路パターン層を形成した状態を例示した図面である。 本発明の他の実施形態による多層基板の製造方法を概略的に示した工程断面図であって、ソルダーレジストを形成した状態を例示した図面である。。 本発明の他の実施形態による多層基板の製造方法を概略的に示した工程断面図であって、ソルダーボールを形成した状態を例示した図面である。
本発明の利点及び特徴、そしてそれらを果たす方法は、添付図面とともに詳細に後述される実施形態を参照すると明確になるであろう。しかし、本発明は以下で開示される実施形態に限定されず、相異なる多様な形態で具現されることができる。本実施形態は、本発明の開示が完全になるようにするとともに、本発明が属する技術分野において通常の知識を有する者に発明の範疇を完全に伝達するために提供されることができる。明細書全体において、同一参照符号は同一構成要素を示す。
本明細書で用いられる用語は、実施形態を説明するためのものであり、本発明を限定しようとするものではない。本明細書で、単数型は文句で特別に言及しない限り複数型も含む。明細書で用いられる「含む（ｃｏｍｐｒｉｓｅ）」及び／または「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」は言及された構成要素、段階、動作及び／または素子は一つ以上の他の構成要素、段階、動作及び／または素子の存在または追加を排除しない。
図示の簡略化および明瞭化のために、図面は一般的な構成方式を図示しており、本発明の説明において実施形態の論議を不明瞭にすることを避けるために、公知の特徴および技術に関する詳細な説明を省略することができる。さらに、図面の構成要素は必ずしも縮尺によって図示されたものではない。例えば、本発明の実施形態を容易に理解するために、図面の一部の構成要素のサイズが他の構成要素より誇張されることができる。互いに異なる図面における同一の参照符号は同一の構成要素を示し、必ずしもそうではないが、類似した参照符号は類似した構成要素を示すことができる。
明細書および請求範囲において、「第１」、「第２」、「第３」および「第４」等の用語が記載されている場合、類似した構成要素同士を区別するために用いられ、必ずしもそうではないが、特定の順次または発生順序を記述するために用いられる。そのように用いられる用語は、ここに記述された本発明の実施形態が、例えば、ここに図示または説明されたものではなく他のシーケンスで動作するように適切な環境下で互換可能であることを理解することができる。同様に、ここで、方法が一連の段階を含むと記述される場合、ここに提示されたそのような段階の順序が必ずしもそのような段階が実行される順序ではなく、任意に記述された段階は省略することができ、および／またはここに記述されていない任意の他の段階をその方法に付加することができる。
明細書および請求範囲において、「左側」、「右側」、「前」、「後」、「上部」、「底部」、「上に」、「下に」等の用語が記載されている場合には、説明のために用いられるものであり、必ずしも不変の相対的な位置を記述するためのものではない。そのように用いられる用語は、ここに記述された本発明の実施形態が、例えば、ここに図示または説明されたものではなく他の方向に動作するように適切な環境下で互換可能であることを理解することができる。ここで用いられた用語「連結された」は、電気的または非電気的な方式で直接または間接的に接続されることで定義される。ここで、互いに「隣接する」と記述された対象は、その文章が用いられる文脈に対して適切に、互いに物理的に接触するか、互いに近接するか、互いに同一の一般的な範囲または領域に存在することができる。ここで、「一実施形態において」という文章は、必ずしもそうではないが、同一の実施形態を意味する。
以下、添付の図面を参照して本発明の構成および作用効果についてより詳細に説明する。
図１は本発明の一実施形態による多層基板１００を概略的に示した断面図である。
図１を参照すれば、本発明の一実施形態による多層基板１００は、複数の配線層と、一側及び他側の最外側の層に備えられた補強層１１０と、を含む。
即ち、多層基板１００の一側の最外側に位置する層には第１補強層１１１が備えられ、他側の最外側に位置する層には第２補強層１１５が備えられることができる。
また、第１補強層１１１と第２補強層１１５との間には、少なくとも一層以上の回路パターン層及び絶縁層が備えられることができる。
図２は本発明の他の実施形態による多層基板２００を概略的に示した断面図である。
図２を参照すれば、本実施形態による多層基板２００には電子部品１０が内蔵されることができる。
電子部品１０は半導体チップ等の能動素子やキャパシタ等の受動素子であることができ、電子部品１０の外部には、他のデバイスとの電気的連結のための外部電極１１（または外部端子）が備えられることができる。
この際、電子部品１０は、第１補強層１１１と第２補強層１１５との間に備えられた第１絶縁層１２０の内部に位置することができる。この際、第１絶縁層１２０にキャビティ１２１が備えられており、電子部品１０の少なくとも一部がキャビティ１２１の内部に挿入されることができる。
また、多層基板２００は、第１絶縁層１２０と第１補強層１１１との間に備えられる第２絶縁層１３０をさらに含むことができる。
ここで、第１補強層１１１の下面には第３回路パターン層Ｐ３が備えられており、図示されたように、第３回路パターン層Ｐ３の何れか一つの回路パターンに電子部品１０が固定されることができる。この際、電子部品１０と回路パターンとの間に接着剤１２が備えられることで、電子部品１０の固定に寄与することができる。
また、多層基板２００は、第１絶縁層１２０と第２補強層１１５との間に備えられる第３絶縁層１４０をさらに含むことができる。
ここで、第３絶縁層１４０は、第３上部絶縁層１４１及び第３下部絶縁層１４２からなることができる。
第３上部絶縁層１４１は第１絶縁層１２０の下面及び電子部品１０を覆うことができ、第３上部絶縁層１４１の下部面には第５回路パターン層Ｐ５が備えられることができる。
また、第３下部絶縁層１４２は第３上部絶縁層１４１の下面及び第５回路パターン層Ｐ５を覆うことができ、第３下部絶縁層１４２の下部面には第４回路パターン層Ｐ４が備えられることができる。
この際、電子部品１０の下部面には外部電極１１が備えられており、第５回路パターン層Ｐ５の何れか一つの回路パターンと外部電極１１とは、第３上部絶縁層１４１を貫通する第３ビアＶ３により直接連結されることができる。
また、第５回路パターン層Ｐ５の何れか一つの回路パターンと第４回路パターン層Ｐ４の何れか一つの回路パターンとは、第３下部絶縁層１４２を貫通する第４ビアＶ４により直接連結されることができる。
ここで、第３ビアＶ３により電子部品１０の外部電極１１と直接連結される第５回路パターン層Ｐ５、及び第４ビアＶ４により第５回路パターン層Ｐ５と直接連結される第４回路パターン層Ｐ４には、他の回路パターン層に比べ高い配線密度が要求される。
通常、反りを減少させるために、ガラス繊維を芯材として含ませて剛性を高めた絶縁材料が用いられている。しかし、このように芯材を含む絶縁層の表面に形成される回路パターンは、その線幅及びピッチの微細化に限界がある。また、芯材を含む絶縁層にビアを形成する場合にも、ビアの直径を減少させるに限界がある。
したがって、第３上部絶縁層１４１及び第３下部絶縁層１４２を形成するにあたり、ガラス繊維等の芯材を含まない材料を用いることが好ましい。
また、第２補強層１１５の下面には第２回路パターン層Ｐ２が備えられており、第２回路パターン層Ｐ２の何れか一つの回路パターンと第４回路パターン層Ｐ４の何れか一つの回路パターンとは、第２補強層１１５を貫通する第２ビアＶ２により直接連結されることができる。
一方、第１補強層１１１の上部面には第１回路パターン層Ｐ１が備えられており、第１回路パターン層Ｐ１の何れか一つの回路パターンと第３回路パターン層Ｐ３の何れか一つの回路パターンとは、第１補強層１１１を貫通する第１ビアＶ１により直接連結されることができる。
また、第５回路パターン層Ｐ５の何れか一つの回路パターンと第３回路パターン層Ｐ３の何れか一つの回路パターンとは、第３上部絶縁層１４１、第１絶縁層１２０、及び第２絶縁層１３０を貫通する第５ビアＶ５により直接連結されることができる。
一方、多層基板に内蔵される電子部品が全て同一の複雑性（ｃｏｍｐｌｅｘｉｔｙ）を有するのではなく、電子部品パッケージの外部電極が特定方向を向けるように形成される場合もある。したがって、このような場合には、外部電極が向いている方向にのみ複雑な配線を維持することで、多層基板の製造効率を向上させることができる。
即ち、図２に例示されたように、電子部品１０の下部面にのみ外部電極１１が形成された場合には、外部電極１１が形成された方向である第３絶縁層１４０の方向に、外部電極１１を多層基板１００の外部と連結させるために、相対的に微細なパターンを相対的に高い集積度で配置する必要がある。
このように、多層基板２００の水平中心軸を基準として、一方向には高い配線密度で、他方向には相対的に低い配線密度で形成されることにより、多層基板２００の製造効率が向上されることができる。
しかし、このように多層基板２００の回路の集積度が非対称的に形成される場合、反り現象が激しくなる恐れがある。本発明では、第１補強層１１１及び第２補強層１１５を備えることにより、このような反り現象を減少させることができる。
また、図２に図示されたように、外部電極１１が形成されていない電子部品１０の上部面の方向に位置する第３回路パターン層Ｐ３は、第５回路パターン層Ｐ５や第４回路パターン層Ｐ４に比べ配線密度が相対的に低く、パターン幅が相対的に微細ではない。
一方、ガラス繊維等の芯材が含まれた絶縁材料は、剛性が高いため反りの減少に有利であるが、芯材によって表面の粗さが大きくなるため、微細パターンの形成やパターンピッチの減少には限界がある。
一方、ガラス繊維等の芯材が含まれていない絶縁材料は、相対的に表面パターンの微細化が可能で、パターンピッチをより減少させることができるが、剛性が足りなくて反りが増加するという短所がある。
上記のような点を考慮して、本発明の一実施形態による多層基板１００では、電子基板の外部電極１１の下方に形成される第３絶縁層１４０は、回路パターンが相対的に高い配線密度で備えられるように、芯材が含まれていない流動性合成樹脂を硬化させて形成し、電子部品１０の上方に形成される第２絶縁層１３０は、相対的に高い剛性を有するように、芯材が含まれた流動性合成樹脂で形成した。
尚、第１補強層１１１と第２補強層１１５を、多層基板１００の最外側の層に対称的に配置することで、反り現象をさらに減少させた。
一方、図２に例示されたように、多層基板２００は、第１補強層１１１及び第１回路パターン層Ｐ１、第２補強層１１５及び第２回路パターン層Ｐ２をそれぞれ覆うソルダーレジストＳＲをさらに含むことができる。また、多層基板２００は、第１回路パターン層Ｐ１及び第２回路パターン層Ｐ２に接触され、ソルダーレジストＳＲの外部に露出されるソルダーボールＳＢをさらに含むことができる。
このようなソルダーレジストＳＲは、必要に応じて、選択的に多層基板２００に備えられることができる。したがって、本明細書で用いられた多層基板２００の両面の最外側という表現は、ソルダーレジストＳＲを除いた状態での最外側を意味するということを理解できるであろう。
図３及び図４は図２の変形例を概略的に示した断面図である。
図３及び図４を参照すれば、電子部品１０の効率的な放熱が要求される場合、電子部品１０の上部面に放熱接着剤３１２を塗布した後、第３回路パターン層Ｐ３の何れか一つの回路パターンが接着されるようにし、その回路パターンと第１回路パターン層Ｐ１の何れか一つの回路パターンとの間に第６ビアＶ６を備えることができる。これにより、電子部品１０で発生した熱が、放熱接着剤３１２、第３回路パターン層Ｐ３の何れか一つの回路パターン、第６ビアＶ６、及び第１回路パターン層Ｐ１の何れか一つの回路パターンを経由して外部に迅速に排出されることができる。
また、電子部品４１０が二つの外部電極４１１を有するＭＬＣＣ等のキャパシタである場合には、第３回路パターン層Ｐ３に備えられて互いに電気的に絶縁を維持する第１付加回路パターンＰ３‐１及び第２付加回路パターンＰ３‐２を含み、第１付加回路パターンＰ３‐１が電子部品４１０の一つの外部電極４１１と接触され、第２付加回路パターンＰ３‐２が他の外部電極と接触されるようにすることができる。
この際、外部電極４１１を除いた電子部品４１０の残りの部分と第１付加回路パターンＰ３‐１及び第２付加回路パターンＰ３‐２との間に非伝導性接着剤４１２が備えられることで、電子部品４１０が安定して固定されることができる。
また、第１付加回路パターンＰ３‐１及び第２付加回路パターンＰ３‐２それぞれは、第１回路パターン層Ｐ１の何れか一つの回路パターン及び他の回路パターンとビアを介して電気的に連結されることができる。
図５は本発明の一実施形態による多層基板２００において、補強層１１０の熱膨張係数及び弾性係数を変えながら反りを測定した結果を概略的に示したグラフである。
この際、図５は、第１補強層１１１の厚さが２０〜２５μｍ、第２絶縁層１３０の厚さが１０〜２０μｍ、第１絶縁層１２０の厚さが５０〜７０μｍ、第３絶縁層１４０の厚さが４０〜５０μｍ、第２補強層１１５の厚さが２０〜２５μｍ、全体サイズが１４×１４ｍｍである、図２に例示されたように構成された多層基板２００を２６０℃に加熱し、室温に冷却した後、多層基板２００の一面の最低点から最高点までの距離を測定することで得られた結果を示している。
この際、図５では、実測データを菱形で表示しており、直線形態で表現したデータはシミュレーションによる結果である。
図５に図示されたように、補強層１１０の熱膨張係数が１１ｐｐｍ／℃以下である場合、または弾性係数が２５ＧＰａ以上である場合に、基準値以下の反りが発生することが確認された。
但し、この際の基準値は上述の実験条件及び多層基板２００が適用される製品で要求される反りの許容範囲によって変わり得るということに注意するべきである。
このような条件を満たす材料として、ガラス材料が挙げられる。したがって、第１補強層１１１及び第２補強層１１５をガラス材料で形成することができる。
ガラス材料は、４０〜６０ＧＰａの弾性係数、５ｐｐｍ／℃以下の熱膨張係数を有することが一般的である。したがって、ガラス材料で第１補強層１１１及び第２補強層１１５を形成することにより、反りを著しく低減することができる。
図６ａから図６ｋは本発明の一実施形態による多層基板の製造方法を概略的に示した工程断面図である。
先ず、図６ａを参照して、第１金属層Ｐ１´が備えられた分離層（ｄｅｔａｃｈｅｄ ｃｏｒｅ）ＤＣを提供する。
次に、図６ｂを参照して、第１金属層Ｐ１´の上部面に第１補強層１１１を形成する。この際、第１補強層１１１の上部面に第３金属層Ｐ３´が備えられた状態で第１補強層１１１を第１金属層Ｐ１´上に結合することができるが、これに限定されるものではない。
次に、図６ｃ及び図６ｄを参照して、第３金属層Ｐ３´をパターニングして第３回路パターン層Ｐ３を形成し、第３回路パターン層Ｐ３上に電子部品１０を結合する。ここで、電子部品１０の下面に接着剤１２を備えることで、電子部品１０を安定して固定することができる。
次に、図６ｅを参照して、第３回路パターン層Ｐ３及び第１補強層１１１を覆う第２絶縁層１３０を形成することができる。この際、第２絶縁層１３０は、芯材を含む流動性合成樹脂を塗布した後、硬化させることにより形成することができる。この第２絶縁層１３０により電子部品１０がより安定して固定されることができる。
次に、第２絶縁層１３０上に、キャビティ１２１が備えられた第１絶縁層１２０を結合することができる。
また、第１絶縁層１２０及び電子部品１０を覆う第３上部絶縁層１４１を形成することができる。ここで、第３上部絶縁層１４１を形成することにより、電子部品１０が基板の内部に完全に密閉されることができる。
次に、図６ｆを参照して、第３上部絶縁層１４１、第１絶縁層１２０、及び第２絶縁層１３０を貫通する第５ビアＶ５、及び第３上部絶縁層１４１を貫通する第３ビアＶ３を形成した後、第５回路パターン層Ｐ５を形成することができる。この際、第３ビアＶ３は、第５回路パターン層Ｐ５の何れか一つの回路パターンと外部電極１１とを直接連結し、第５ビアＶ５は、第５回路パターン層Ｐ５の何れか一つの回路パターンと第３回路パターン層Ｐ３の何れか一つの回路パターンとを直接連結することができる。
次に、図６ｇを参照して、第３上部絶縁層１４１上に第３下部絶縁層１４２を形成した後、第４ビアＶ４及び第４回路パターン層Ｐ４を形成し、次いで第２補強層１１５を形成することができる。
次に、図６ｈを参照して、第１金属層Ｐ１´の下面に結合されていた分離層ＤＣを除去することができる。その後、図６ｉを参照して、第１金属層Ｐ１´及び第２金属層Ｐ２´にそれぞれ第１回路パターン層Ｐ１及び第２回路パターン層Ｐ２を形成することができる。
次に、図６ｊ及び図６ｋを参照して、第１回路パターン層Ｐ１及び第２回路パターン層Ｐ２にソルダーレジストＳＲを形成した後、ソルダーボールＳＢを形成することができる。
一方、第１補強層１１１及び第２補強層１１５は、上述のように熱膨張係数が１１ｐｐｍ／℃未満であるか、弾性係数が２５ＧＰａ以上である材料で形成することで、反りを減少させることができる。この際、ガラス材料を用いることができる。
図７ａから図７ｋは本発明の他の実施形態による多層基板１００の製造方法を概略的に示した工程断面図であって、上述の図６ａから図６ｋに開示された方法と異なって、分離層ＤＣの両面に対称的に各層を形成することで、反りをさらに低減することができる。
その他の事項は上述の実施形態における説明と同様であるため、重複説明は省略する。
１０ 電子部品
１１ 外部電極
１２ 接着剤
１００、２００、３００ 多層基板
１１０ 補強層
１１１ 第１補強層
１１５ 第２補強層
１２０ 第１絶縁層
１２１ キャビティ
１３０ 第２絶縁層
１４０ 第３絶縁層
１４１ 第３上部絶縁層
１４２ 第３下部絶縁層
Ｐ１ 第１回路パターン層
Ｐ２ 第２回路パターン層
Ｐ３ 第３回路パターン層
Ｐ４ 第４回路パターン層
Ｐ５ 第５回路パターン層
Ｐ１´ 第１金属層
Ｐ２´ 第２金属層
Ｐ３´ 第３金属層
Ｖ１ 第１ビア
Ｖ２ 第２ビア
Ｖ３ 第３ビア
Ｖ４ 第４ビア
Ｖ５ 第５ビア
Ｖ６ 第６ビア
ＳＲ ソルダーレジスト
ＳＢ ソルダーボール
３１２ 放熱接着剤
４１２ 非伝導性接着剤
ＤＣ 分離層

Claims (7)

  1. 一面に第３回路パターン層が備えられた第１補強層に、外部電極が備えられた電子部品を実装する段階と、
    前記第３回路パターン層及び前記第１補強層を覆うとともに、前記電子部品の側面に接触される第２絶縁層を、前記第１補強層上に形成する段階と、
    前記電子部品の少なくとも一部が挿入されるキャビティが備えられた第１絶縁層を前記第２絶縁層上に積層する段階と、
    前記電子部品及び前記第１絶縁層を覆うとともに、前記キャビティと前記電子部品との間に充填される第３上部絶縁層を、前記第１絶縁層上に形成する段階と、
    少なくとも一つの回路パターンが第３ビアにより前記外部電極と直接連結される第５回路パターン層を前記第３上部絶縁層上に形成する段階と、
    前記第５回路パターン層及び前記第３上部絶縁層を覆う第３下部絶縁層を前記第３上部絶縁層上に形成する段階と、
    少なくとも一つの回路パターンが第４ビアにより前記第５回路パターン層の少なくとも一つの回路パターンと直接連結される第４回路パターン層を前記第３下部絶縁層上に形成する段階と、
    前記第４回路パターン層及び前記第３下部絶縁層を覆う第２補強層を前記第３下部絶縁層上に形成する段階と、を含み、
    前記第１補強層及び前記第２補強層は、多層基板の反りを減少させるためのものである、多層基板の製造方法。
  2. 前記第１補強層及び前記第２補強層は、熱膨張係数が１１ｐｐｍ／℃以下である条件及び弾性係数が２５ＧＰａ以上である条件のうち少なくとも一つの条件を満たす材料からなる、請求項１に記載の多層基板の製造方法。
  3. 前記第１補強層及び前記第２補強層はガラス材料からなる、請求項２に記載の多層基板の製造方法。
  4. 前記第１補強層は分離層の上面及び下面にそれぞれ形成され、前記分離層を中心として上面方向及び下面方向に前記多層基板の製造方法が夫々行われた後に、前記分離層から分離される、請求項２に記載の多層基板の製造方法。
  5. 前記第３上部絶縁層及び前記第３下部絶縁層は、芯材を含まない流動性合成樹脂を硬化させることで形成される、請求項２に記載の多層基板の製造方法。
  6. 前記第２絶縁層は、芯材を含む流動性合成樹脂を硬化させることで形成される、請求項２に記載の多層基板の製造方法。
  7. 前記第５回路パターン層を前記第３上部絶縁層上に形成する段階は、
    前記第５回路パターン層の少なくとも一つの回路パターンを前記第３回路パターン層の少なくとも一つの回路パターンと直接連結させる第５ビアを形成する段階を含む、請求項２に記載の多層基板の製造方法。
JP2013266743A 2012-12-31 2013-12-25 多層基板及び多層基板の製造方法 Active JP6478309B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20120157886 2012-12-31
KR10-2012-0157886 2012-12-31
KR10-2013-0137665 2013-11-13
KR1020130137665A KR101522786B1 (ko) 2012-12-31 2013-11-13 다층기판 및 다층기판 제조방법

Publications (2)

Publication Number Publication Date
JP2014131040A JP2014131040A (ja) 2014-07-10
JP6478309B2 true JP6478309B2 (ja) 2019-03-06

Family

ID=51015850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013266743A Active JP6478309B2 (ja) 2012-12-31 2013-12-25 多層基板及び多層基板の製造方法

Country Status (2)

Country Link
US (1) US9307632B2 (ja)
JP (1) JP6478309B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070653B2 (en) * 2013-01-15 2015-06-30 Freescale Semiconductor, Inc. Microelectronic assembly having a heat spreader for a plurality of die
US9691726B2 (en) * 2014-07-08 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming fan-out package structure
JP6742682B2 (ja) * 2014-09-03 2020-08-19 太陽誘電株式会社 多層配線基板
DE102014118462A1 (de) * 2014-12-11 2016-06-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Semiflexible Leiterplatte mit eingebetteter Komponente
US10356916B2 (en) * 2015-06-29 2019-07-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board with inner layer and outer layers and method of manufacturing the same
US10276467B2 (en) * 2016-03-25 2019-04-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101999625B1 (ko) * 2016-03-25 2019-07-17 삼성전자주식회사 팬-아웃 반도체 패키지
US10600748B2 (en) 2016-06-20 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US9935068B2 (en) 2016-06-21 2018-04-03 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101982049B1 (ko) 2016-11-23 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
KR101983188B1 (ko) 2016-12-22 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR101901712B1 (ko) 2017-10-27 2018-09-27 삼성전기 주식회사 팬-아웃 반도체 패키지
KR102061851B1 (ko) * 2017-11-29 2020-01-02 삼성전자주식회사 팬-아웃 반도체 패키지
KR101912290B1 (ko) 2017-12-06 2018-10-29 삼성전기 주식회사 팬-아웃 반도체 패키지
KR102163059B1 (ko) 2018-09-07 2020-10-08 삼성전기주식회사 연결구조체 내장기판
US11277917B2 (en) 2019-03-12 2022-03-15 Advanced Semiconductor Engineering, Inc. Embedded component package structure, embedded type panel substrate and manufacturing method thereof
KR20210073802A (ko) * 2019-12-11 2021-06-21 삼성전기주식회사 전자부품 내장기판
KR20210078951A (ko) * 2019-12-19 2021-06-29 삼성전기주식회사 전자부품 내장기판
KR20220001634A (ko) * 2020-06-30 2022-01-06 삼성전기주식회사 인쇄회로기판
KR20220093507A (ko) * 2020-12-28 2022-07-05 삼성전기주식회사 패키지 내장기판
CN113068326B (zh) * 2021-03-29 2022-09-30 北京小米移动软件有限公司 一种焊接质量处理方法及装置、电路板
DE102021115848A1 (de) 2021-06-18 2022-12-22 Rolls-Royce Deutschland Ltd & Co Kg Leiterplatte

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5950756A (ja) * 1982-09-16 1984-03-23 Mitsubishi Electric Corp 電機巻線の製造方法
JP3094481B2 (ja) 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US6733907B2 (en) * 1998-03-27 2004-05-11 Siemens Westinghouse Power Corporation Hybrid ceramic material composed of insulating and structural ceramic layers
JP3672169B2 (ja) 1999-03-05 2005-07-13 日本特殊陶業株式会社 コンデンサ、コア基板本体の製造方法、及び、コンデンサ内蔵コア基板の製造方法
US6372999B1 (en) * 1999-04-20 2002-04-16 Trw Inc. Multilayer wiring board and multilayer wiring package
US6724638B1 (en) * 1999-09-02 2004-04-20 Ibiden Co., Ltd. Printed wiring board and method of producing the same
JP2001126767A (ja) * 1999-10-28 2001-05-11 Nec Mobile Energy Kk 非水電解液二次電池
JP2001274556A (ja) * 2000-03-23 2001-10-05 Nec Corp プリント配線板
JP3838250B2 (ja) * 2004-09-02 2006-10-25 株式会社日立製作所 積層板及び多層プリント回路板
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
CN103298243B (zh) 2006-07-14 2016-05-11 斯塔布科尔技术公司 具有构成电路一部分的核心层的增层印刷线路板衬底
JP5164403B2 (ja) * 2006-09-13 2013-03-21 富士通株式会社 コアレス多層配線基板および半導体装置、その製造方法
JP2009218545A (ja) 2008-03-12 2009-09-24 Ibiden Co Ltd 多層プリント配線板及びその製造方法
CN102106198B (zh) 2008-07-23 2013-05-01 日本电气株式会社 半导体装置及其制造方法
WO2010010910A1 (ja) * 2008-07-23 2010-01-28 日本電気株式会社 コアレス配線基板、半導体装置及びそれらの製造方法
JP2010251688A (ja) * 2009-03-25 2010-11-04 Nec Toppan Circuit Solutions Inc 部品内蔵印刷配線板及びその製造方法
TWI390692B (zh) 2009-06-23 2013-03-21 Unimicron Technology Corp 封裝基板與其製法暨基材
WO2011016555A1 (ja) * 2009-08-07 2011-02-10 日本電気株式会社 半導体装置とその製造方法
KR101043328B1 (ko) * 2010-03-05 2011-06-22 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101104210B1 (ko) 2010-03-05 2012-01-10 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP2011225777A (ja) * 2010-04-22 2011-11-10 Sumitomo Bakelite Co Ltd プリプレグ、その製造方法及び積層板
KR101067109B1 (ko) 2010-04-26 2011-09-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
US9307632B2 (en) 2016-04-05
US20140182895A1 (en) 2014-07-03
JP2014131040A (ja) 2014-07-10

Similar Documents

Publication Publication Date Title
JP6478309B2 (ja) 多層基板及び多層基板の製造方法
KR101522786B1 (ko) 다층기판 및 다층기판 제조방법
JP6373574B2 (ja) 回路基板及びその製造方法
TWI495416B (zh) 多層基板
JP6014081B2 (ja) 印刷回路基板
JP5265183B2 (ja) 半導体装置
US20170047230A1 (en) Fabrication method of packaging substrate
US20140332253A1 (en) Carrier substrate and manufacturing method thereof
US9786589B2 (en) Method for manufacturing package structure
JP6721143B2 (ja) プリント回路基板及びその製造方法
JP5565958B2 (ja) 配線基板
JP6205721B2 (ja) 多層回路基板及び電子装置
US20150062850A1 (en) Printed circuit board
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
KR20110113980A (ko) 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
JP6798895B2 (ja) 配線基板
KR102568249B1 (ko) 인쇄회로기판
KR20170038535A (ko) 인쇄회로기판 및 그 제조방법
JP2016127275A (ja) 回路基板、これを含む多層基板及び回路基板の製造方法
KR101771801B1 (ko) 인쇄회로기판 및 그 제조방법
JP6582665B2 (ja) 多層配線構造、多層配線基板及び多層配線構造の製造方法
JP2010129835A (ja) 多層プリント配線板とその製造方法及び加工方法
WO2015107616A1 (ja) 回路基板及びその製造方法、並びに電子装置
JP2019140216A (ja) 回路基板及び回路基板の製造方法
JP2007035836A (ja) 多層回路配線板及びｂｇａ型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180730

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20181116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20181116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190201

R150 Certificate of patent or registration of utility model

Ref document number: 6478309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250