WO2021161498A1 - 部品モジュール - Google Patents
部品モジュール Download PDFInfo
- Publication number
- WO2021161498A1 WO2021161498A1 PCT/JP2020/005736 JP2020005736W WO2021161498A1 WO 2021161498 A1 WO2021161498 A1 WO 2021161498A1 JP 2020005736 W JP2020005736 W JP 2020005736W WO 2021161498 A1 WO2021161498 A1 WO 2021161498A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- insulating layer
- metal layer
- layer
- adhesive
- metal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Definitions
- the present invention relates to a component module, for example, a component module on which an electronic component is mounted.
- Patent Document 1 It is known that electronic components are joined on an insulating layer such as a polyimide layer using an adhesive, and a metal layer is provided from under the insulating layer to connect to the electrodes of the electronic components through the insulating layer and through holes penetrating the adhesive.
- the component module becomes large.
- the present invention has been made in view of the above problems, and an object of the present invention is to reduce the size.
- the insulating layer is bonded to the insulating layer via a first adhesive, a first electronic component having a first electrode is provided, and at least one first metal layer is provided under the insulating layer.
- a first metal layer electrically connected to the first electrode and a second electronic component having a second electrode mounted under the insulating layer and bonded to the first metal layer via a bonding layer are provided.
- At least a part of the first electronic component is a component module that overlaps with at least a part of the second electronic component in a plan view.
- the insulating layer may include a first insulating layer and a second insulating layer bonded under the first insulating layer via a second adhesive.
- the at least one first metal layer can be configured to be provided under the second insulating layer.
- a second metal layer provided under the first insulating layer and connected to the first electrode via at least one of the first insulating layer and the first through hole penetrating the first adhesive is provided.
- the second insulating layer may be configured to be adhered to the first insulating layer and the second metal layer via the second adhesive.
- the configuration includes a metal terminal that is adhered to the insulating layer via the first adhesive and is electrically connected to at least one of the first electrode and the second electrode via the second metal layer. Can be.
- the first insulating layer, the second insulating layer, the first adhesive, and the second adhesive may have a resin as a main material.
- the insulating layer is bonded to the first metal layer via a bonding layer, and is electrically connected to at least one of the first electrode and the second electrode via the first metal layer. It can be configured to include a metal terminal.
- a heat radiating member that is adhered to the insulating layer via the first adhesive and electrically separated from the first electrode and the second electrode can be provided.
- the insulating layer is composed of a third insulating layer bonded to the second insulating layer and the second metal layer under the second metal layer via a third adhesive, and the second insulating layer and the third insulating layer. It is configured to include a third metal layer provided between the first electrode and the second electrode, which is electrically separated from the first electrode and at least a part thereof overlaps with at least a part of the second metal layer in a plan view. be able to.
- a heat radiating member provided on the insulating layer, connected to the third metal layer, and electrically separated from the first electrode and the second electrode can be provided.
- the first electronic component may be a power transistor, and the second electronic component may be a discrete passive element.
- the present invention controls an insulating layer, a power transistor bonded on the insulating layer via a first adhesive, and the power transistor, and is mounted under the insulating layer, and is mounted in the power transistor and the insulating layer.
- An integrated circuit electrically connected via an provided wiring and a heat dissipation member electrically separated from the power transistor and the integrated circuit by being bonded to the insulating layer via the first adhesive.
- the power transistor and the integrated circuit do not overlap in a plan view, and at least a part of the integrated circuit is a component module that overlaps with at least a part of the heat radiation member in a plan view.
- a first metal layer provided in the insulating layer and connected to the heat radiating member is provided, and at least a part of the first metal layer overlaps with at least a part of the integrated circuit in a plan view. be able to.
- At least a part of the first metal layer can overlap with at least a part of the power transistor.
- the insulating layer includes a first insulating layer and a second insulating layer bonded under the first insulating layer via a second adhesive, and the first metal layer is the first. It can be configured to be provided under the insulating layer and on the second insulating layer, and to be connected to the heat radiating member through at least one of the first through hole penetrating the first insulating layer and the first adhesive. ..
- the insulating layer is provided with a third insulating layer bonded under the second insulating layer via a third adhesive, and below the second insulating layer and on the third insulating layer.
- the two insulating layers and the second metal layer connected to the first metal layer through at least one of the second through holes penetrating the second adhesive are provided, and at least a part of the second metal layer is said.
- At least a part of the integrated circuit may be overlapped with at least a part of the second metal layer in a plan view, and at least a part of the second metal layer may be overlapped with at least a part of the power transistor in a plan view.
- the size can be reduced.
- FIG. 1 is a cross-sectional view of the component module according to the first embodiment.
- 2 (a) and 2 (b) are plan views of the component module according to the first embodiment.
- 3 (a) and 3 (b) are plan views of the component module according to the first embodiment.
- 4 (a) to 4 (e) are cross-sectional views (No. 1) showing a method of manufacturing the component module according to the first embodiment.
- 5 (a) to 5 (c) are cross-sectional views (No. 2) showing a method of manufacturing the component module according to the first embodiment.
- FIG. 6 is a cross-sectional view of the component module according to Comparative Example 1.
- FIG. 7 is a plan view of the component module according to Comparative Example 1.
- FIG. 8 is a cross-sectional view of the component module according to the first modification of the first embodiment.
- 9 (a) and 9 (b) are plan views of the component module according to the first modification of the first embodiment.
- 10 (a) and 10 (b) are plan views of the component module according to the first modification of the first embodiment.
- FIG. 11 is a cross-sectional view of the component module according to the second modification of the first embodiment.
- 12 (a) and 12 (b) are plan views of the component module according to the second modification of the first embodiment.
- FIG. 13 is a cross-sectional view of the component module according to the third modification of the first embodiment.
- FIG. 14 is a plan view of the component module according to the third modification of the first embodiment.
- FIG. 15 (a) and 15 (b) are cross-sectional views showing a method of manufacturing a component module according to a modification 4 of the first embodiment.
- FIG. 16 is a cross-sectional view of the component module according to the second embodiment.
- 17 (a) and 17 (b) are plan views of the component module according to the second embodiment.
- 18 (a) and 18 (b) are plan views of the component module according to the second embodiment.
- FIG. 19 is a cross-sectional view of the component module according to the first modification of the second embodiment.
- FIG. 20 is a plan view of the component module according to the first modification of the second embodiment.
- FIG. 21 is a cross-sectional view of the component module according to the second modification of the second embodiment.
- FIG. 1 is a cross-sectional view of the component module according to the first embodiment.
- 2 (a) to 3 (b) are plan views of the component module according to the first embodiment.
- the metal layers 14a to 14e are shown as the metal layer 14 without distinction
- the electronic components 40a and 40b are shown as the electronic component 40 without distinction
- the metal terminals 46a to 46c are shown as the metal terminal 46 without distinction. Shown.
- the adhesive 12 is provided on the upper surface of the insulating layer 10.
- the insulating layer 10 is a resin insulating layer whose main material is a resin such as a polyimide resin, and has flexibility.
- the thickness of the insulating layer 10 is, for example, 7.5 ⁇ m to 125 ⁇ m.
- the adhesive 12 is a resin adhesive such as an epoxy resin adhesive.
- the thickness of the adhesive 12 is, for example, 5 ⁇ m to 50 ⁇ m after curing.
- the adhesive 12 is thinner than, for example, the insulating layer 10.
- the adhesive 12 is preferably a resin material having excellent heat resistance and low dielectric properties.
- the electronic component 40 is adhered to the insulating layer 10 via the adhesive 12.
- the electronic component 40 is provided with an electrode 41 on the lower surface thereof.
- the electronic component 40 is, for example, a power transistor such as an IGBT (Insulated Gate Bipolar Transistor), a bipolar transistor, or a FET (Field Effect Transistor).
- a semiconductor material such as Si, GaN or SiC is used for the transistor.
- the electronic component 40 is, for example, a bare chip or a package in which a bare chip is sealed and mounted.
- the package on which the bare chip is mounted is a package such as WLP (Wafer Level Package) or SIP (Single Inline Package). In the first embodiment, a bare chip is used.
- the electronic component 40 is, for example, a horizontal transistor, and the electrodes 41 are, for example, a gate electrode, a source electrode, and a drain electrode, respectively.
- the electrodes 41 are, for example, a gate electrode, a source electrode, and a drain electrode, respectively.
- a gate electrode and a source electrode are provided on the lower surface (front surface) of the electronic component 40
- a drain electrode is provided on the upper surface (back surface) of the electronic component 40.
- the electrode 41 is a metal layer whose main material is Cu (copper), Au (gold), Ag (silver), Al (aluminum), or the like.
- a through hole 16 penetrating the insulating layer 10 and the adhesive 12 is provided, and a metal layer 14 is provided on the inner surface of the through hole 16 and under the insulating layer 10.
- the metal layer 14 is electrically connected to the electrode 41 of the electronic component 40 via the through hole 16.
- the metal layer 14 uses, for example, copper as a main material.
- the thickness of the metal layer 14 is, for example, several ⁇ m to 125 ⁇ m, which is the thickness at which the through hole 16 (via) is embedded.
- the metal layer 14 is thicker than the insulating layer 10.
- the metal layer 14 may be thinner than the insulating layer 10.
- the size of the through hole 16 is, for example, 30 ⁇ m to 500 ⁇ m.
- the insulating layer 20 is a resin insulating layer whose main material is a resin such as a polyimide resin, and has flexibility.
- the thickness of the insulating layer 20 is, for example, 7.5 ⁇ m to 125 ⁇ m.
- the adhesive 22 is a resin adhesive such as an epoxy resin adhesive.
- the thickness of the adhesive 22 is, for example, from 5 ⁇ m to more than the thickness of the metal layer 14 after curing.
- the insulating layers 10 and 20 and the adhesive 22 form the insulating layer 11.
- a through hole 26 (second through hole) penetrating the insulating layer 20 and the adhesive 32 is provided, and a metal layer 24 is provided on the inner surface of the through hole 26 and under the insulating layer 20.
- the metal layer 24 is electrically connected to the metal layer 14 through the through hole 26.
- the metal layer 24 uses, for example, copper as a main material.
- the thickness of the metal layer 24 is, for example, several ⁇ m to 125 ⁇ m, which is the thickness at which the through hole 26 is embedded.
- a solder resist 28 is provided under the insulating layer 20 so as to cover the metal layer 24.
- the solder resist 28 is provided with an opening 29 in which the lower surface of the metal layer 24 is exposed.
- the solder resist 28 is a resin insulating layer such as an epoxy resin.
- a bonding layer 38 is provided in the opening 29.
- the bonding layer 38 is a sintered metal layer obtained by sintering a brazing material such as solder or a conductive paste such as silver paste.
- the electronic component 42 is an integrated circuit that controls transistors such as the electronic component 40, and has a silicon substrate.
- Electronic components 44 are discrete passive components such as chip resistors, chip capacitors and chip inductors.
- An electrode 43 is provided on the upper surface of the electronic component 42.
- External electrodes 45 are provided at both ends of the electronic component 44.
- the electrodes 43 and 45 are metal layers mainly made of, for example, copper, gold, silver or aluminum.
- the electrodes 43 and 45 are bonded to the metal layer 24 via the bonding layer 38.
- the metal terminal 46 is a terminal for electrically connecting to the outside, and for example, copper, gold, silver or aluminum is used as a main material.
- the metal terminal 46 is joined to the metal layer 24 via the joining layer 38.
- FIG. 2A illustrates the insulating layer 10, the through hole 16, the electronic components 40a and 40b, and the electrodes 41a and 41b.
- the electronic components 40a and 40b are horizontal transistors, and source electrodes SE, drain electrodes DE, and gate electrodes GE are provided on the lower surfaces thereof as electrodes 41a and 41b. Through holes 16 are connected to the electrodes 41a and 41b.
- FIG. 2B illustrates the insulating layer 10, the metal layers 14a to 14e, and the through hole 16.
- Metal layers 14a to 14e are provided on the lower surface of the insulating layer 10.
- the metal layer 14a is electrically connected to the source electrode SE of the electronic component 40a via the through hole 16.
- the metal layer 14b is electrically connected to the drain electrode DE of the electronic component 40a and the source electrode SE of the electronic component 40b via the through hole 16.
- the metal layer 14c is electrically connected to the drain electrode DE of the electronic component 40b via the through hole 16. In this way, the metal layers 14a to 14c rewire the source electrodes SE and drain electrodes DE of the electronic components 40a and 40b.
- the metal layers 14d and 14e are electrically connected to the gate electrodes GE of the electronic components 40a and 40b, respectively, through the through holes 16.
- FIG. 3A illustrates the metal layers 14a to 14e, the insulating layer 20, the metal layer 24, and the through hole 26.
- a metal layer 24 is provided on the lower surface of the insulating layer 20. The metal layer 24 is electrically connected to the metal layers 14a to 14e via the through hole 26.
- FIG. 3B illustrates the insulating layer 20, the metal layer 24, the electronic components 42 and 44, the electrodes 43 and 45, and the metal terminals 46a to 46c.
- Electronic components 42, 44 and metal terminals 46 are mounted on the lower surface of the metal layer 24.
- the metal layer 24, the electrodes 43, 45, and the metal terminal 46 are joined by a joining layer.
- the metal terminal 46a is electrically connected to the source electrode SE of the electronic component 40a via the metal layer 24 and the metal layer 14a.
- the metal terminal 46b is electrically connected to the drain electrode DE of the electronic component 40a and the source electrode SE of the electronic component 40b via the metal layer 24 and the metal layer 14b.
- the metal terminal 46c is electrically connected to the drain electrode DE of the electronic component 40b via the metal layer 24 and the metal layer 14c.
- the transistors of the electronic components 40a and 40b are connected in series between the metal terminals 46a and 46c, and the nodes between the transistors of the electronic components 40a and 40b are connected to the metal terminals 46b.
- the gate electrodes GE of the electronic components 40a and 40b are electrically connected to the electronic component 42 via the metal layers 14d and 14e, the metal layer 24, the electronic component 44 and the metal layer 24.
- the adhesive 12 is applied to the upper surface of the insulating layer 10.
- a spin coating method, a spray coating method, an inkjet method or a screen printing method is used for the application of the adhesive 12.
- the insulating layer 10 on which the adhesive 12 is formed in advance may be prepared.
- the adhesive 12 may be selectively applied corresponding to the region where the electronic component 40 is arranged.
- the electronic component 40 is provided on the adhesive 12 and arranged so that the lower surface of the electrode 41 is in contact with the adhesive 12.
- the heat treatment cures the adhesive 12 and joins the electronic component 40 and the insulating layer 10.
- the heat treatment is carried out at a temperature of, for example, 100 ° C to 300 ° C.
- a through hole 16 is formed through the insulating layer 10 and the adhesive 12.
- the through hole 16 is formed by, for example, irradiating a laser beam. As a result, the lower surface of the electrode 41 is exposed from the through hole 16.
- a metal layer 14 is formed on the lower surface of the insulating layer 10 and the inner surface of the through hole 16.
- the metal layer 14 is formed by, for example, the following method.
- a seed layer is formed on the lower surface of the insulating layer 10 and the inner surface of the through hole 16.
- the seed layer is formed by, for example, a sputtering method or an electroless plating method. This seed layer is used as an electrode, and a plating layer is formed on the upper surface thereof by an electrolytic plating method.
- the metal layer 14 is patterned using a photolithography method and an etching method.
- the metal layer 14 forms a wiring, a pad electrode, and a wiring integrally formed with the pad electrode.
- the adhesive 22 is applied to the lower surfaces of the insulating layer 10 and the metal layer 14.
- the adhesive 22 is applied in the same manner as in FIG. 4 (a).
- the insulating layer 20 is arranged under the adhesive 22 and heat-treated to bond the insulating layer 20 to the metal layer 14 and the insulating layer 10. Adhesion is performed in the same manner as in FIG. 4 (b).
- the insulating layer 11 is formed by the insulating layers 10 and 20 and the adhesive 22.
- a through hole 26 penetrating the insulating layer 20 and the adhesive 22 is formed.
- the through hole 26 is formed in the same manner as in FIG. 4 (b).
- a metal layer 14 is formed on the lower surface of the insulating layer 20 and the inner surface of the through hole 26.
- the metal layer 24 is formed by the same method as in FIG. 4 (c).
- a solder resist 28 is formed under the insulating layer 20 so as to cover the metal layer 24.
- An opening 29 is formed in the solder resist 28 so that the lower surface of the metal layer 24 is exposed.
- a bonding layer 38 is provided in the opening 29.
- Electronic components 42, 44 and metal terminals 46 are mounted on the metal layer 24 via the bonding layer 38.
- the bonding layer 38 is, for example, solder or a conductive paste
- the electronic components 42, 44 and the metal terminals 46 are bonded to the metal layer 24 by heating to 200 ° C. to 300 ° C.
- the component module according to the first embodiment is manufactured.
- FIG. 6 is a cross-sectional view of the component module according to Comparative Example 1.
- FIG. 7 is a plan view of the component module according to Comparative Example 1.
- the electronic components 40, 42, and 44 are mounted on the upper surface of the insulating layer 10.
- a metal layer 14 is connected to the electrode 41 of the electronic component 40 and the electrode 43 of the electronic component 42 via a through hole 16.
- the electrode 45 of the electronic component 44 is, for example, tin, and when the metal layer 14 is a copper layer, the metal layer 14 cannot be directly connected to the electrode 45. Therefore, the metal layer 15 is provided on the insulating layer 10, and the metal layer 14 and the electrode 45 are connected by using the bonding layer 38.
- the metal layer 14 electrically connects the electronic components 40a, 40b, 42 and 44.
- the electronic components 40a, 40b, 42 and 44 are mounted so as not to overlap, and the metal layer 14 is used to connect them. Therefore, the area of the insulating layer 10 becomes large.
- the sizes X1 and Y1 of the insulating layer 10 are, for example, 5 mm and 7 mm, respectively.
- the electronic component 40 (first electronic component) is adhered to the insulating layer 11 via an adhesive 12 (first adhesive).
- the metal layer 24 (first metal layer) is provided under the insulating layer 11, and at least one metal layer 14 is electrically connected to the electrode 41 (first electrode).
- the electronic components 42 and 44 (second electronic components) are mounted under the insulating layer 11, and the electrodes 41 and 43 (second electrodes) are bonded to the metal layer 24 via the bonding layer 38.
- the component module can be miniaturized.
- the sizes X1 and Y1 of the insulating layer 10 shown in FIG. 2A can be set to 5 mm ⁇ 4.4 mm, respectively, as an example.
- the wiring of the metal layer 14 shown by arrows 51 to 54 can be replaced by the through hole 26 in the thick lines 56 to 59 in FIG. 3 (a). Therefore, the wiring by the metal layer 14 can be shortened.
- the metal layer 14 is easily bonded directly to the electrode 41.
- the electrodes 43 and 45 are metal layers whose main material is a metal other than copper (for example, tin or a metal such as solder containing tin), it is difficult for the metal layer 14 to be directly connected to the electrodes 43 and 45. Therefore, as shown in FIG. 6, a metal layer 15 is provided on the insulating layer 10. In order to provide the solder or the conductive paste as the bonding layer 38 on the metal layer 15, a part of the adhesive 12 is removed, which complicates the manufacturing process. Further, if a part of the adhesive 12 remains, the bonding becomes poor.
- the wiring between the electronic components 40 and 44 is to reduce the parasitic inductance between the electronic components 40 and 44. It is preferable to shorten the distance between the two. Therefore, it is preferable to superimpose the electronic components 40 and 44 in a plan view.
- the insulating layer 11 includes an insulating layer 10 (first insulating layer) and an insulating layer 20 (second insulating layer) bonded under the insulating layer 10 via an adhesive 22.
- the metal layer 14 is provided in the through hole 16 penetrating the insulating layer 10 and the adhesive 12 (first adhesive) and under the insulating layer 10, and is connected to the electrode 41 of the electronic component 40.
- the insulating layer 20 is adhered to the insulating layer 10 and the metal layer 14 via an adhesive 22.
- the metal layer 14 can be used as the rewiring layer or the like, so that the component module can be further miniaturized.
- the insulating layers 10 and 20 are resin insulating layers mainly made of resin, and the adhesives 12 and 22 are insulating resin adhesives whose main material is shown in the figure. As a result, the electronic component 40 can be easily mounted on the insulating layer 11 by using the adhesive 12.
- the resin as the main material means that the resin is contained in an amount of 50% by weight or more, for example, the resin is contained in an amount of 80% by weight or more.
- the metal terminal 46 is provided under the insulating layer 11, is bonded to the metal layer 24 via the bonding layer 38, and is electrically connected to at least one of the electrodes 41, 43, and 45 via the metal layer 24.
- the bottom of the insulating layer 11 can be mounted on a mounting board or the like.
- the metal terminal 46 is preferably higher than the electronic components 42 and 44. As a result, when the component module is flip-chip mounted on the mounting board, it is possible to prevent the electronic components 42 and 44 from coming into contact with the mounting board.
- FIG. 8 is a cross-sectional view of the component module according to the first modification of the first embodiment.
- 9 (a) to 10 (b) are plan views of the component module according to the first modification of the first embodiment.
- the metal terminal 46 is adhered to the insulating layer 10 via the adhesive 12.
- the metal layer 14 is connected to the metal terminal 46 via a through hole 16a that penetrates the insulating layer 10 and the adhesive 12.
- Other configurations are the same as those in FIG. 1 of the first embodiment, and the description thereof will be omitted.
- metal terminals 46a to 46c are provided on the insulating layer 10. Through holes 16a are connected to the metal terminals 46a to 46c.
- Other configurations are the same as those in FIG. 2A of the first embodiment, and the description thereof will be omitted.
- the metal layers 14a to 14c are connected to the metal terminals 46a to 46c, respectively, via the through holes 16.
- Other configurations are the same as those in FIG. 2B of the first embodiment, and the description thereof will be omitted.
- the metal terminals 46a to 46c are not provided under the insulating layer 20, and the metal layer 24 is not connected to the metal terminals 46a to 46b.
- Other configurations are the same as those in FIGS. 3 (a) and 3 (b) of the first embodiment, and the description thereof will be omitted.
- the metal terminal 46 is adhered to the insulating layer 11 via the adhesive 12 and electrically connected to at least one of the electrodes 41, 43 and 45 via the metal layer 14. ing.
- the component module can be mounted on the mounting board.
- the metal terminal 46 is preferably higher than the electronic component 40. As a result, when the component module is flip-chip mounted on the mounting board, it is possible to prevent the electronic component 40 from coming into contact with the mounting board.
- FIG. 11 is a cross-sectional view of the component module according to the second modification of the first embodiment.
- 12 (a) and 12 (b) are plan views of the component module according to the second modification of the first embodiment.
- the heat radiating member 48 is adhered to the insulating layer 10 via the adhesive 12.
- the metal layer 14f is connected to the heat radiating member 48 via a through hole 16b that penetrates the insulating layer 10 and the adhesive 12.
- the heat radiating member 48 is a member for releasing the heat generated in the electronic components 40, 42 and 44 to the outside, and is made of, for example, copper, gold, silver or aluminum as a main material.
- Other configurations are the same as those in FIG. 8 of the first modification of the first embodiment, and the description thereof will be omitted.
- a metal terminal 46 is provided on the insulating layer 10.
- a through hole 16b is connected to the metal terminal 46.
- the through hole 16b is larger than the through hole 16 and 16a.
- Other configurations are the same as those in FIG. 9A of the first modification of the first embodiment, and the description thereof will be omitted.
- the metal layer 14f is connected to the heat radiating member 48 via the through hole 16b.
- the metal layer 14f is provided in a region where the metal layers 14a to 14e are not provided, and is adjacent to the metal layers 14a to 14c.
- Other configurations are the same as those in FIG. 2B of the first embodiment, and the description thereof will be omitted.
- Other planar structures are the same as those in FIGS. 10 (a) and 10 (b) of the first modification of the first embodiment, and the description thereof will be omitted.
- the heat radiating member 48 is adhered to the insulating layer 11 via the adhesive 12 and is electrically separated from the electrodes 41, 43 and 45.
- the heat generated in the electronic components 40, 42 and 44 (particularly the electronic component 40) is conducted to the adjacent metal layers 14f via the metal layers 14a to 14c.
- the generated heat is conducted from the metal layer 14f to the heat radiating member 48. Therefore, it is possible to suppress an increase in the temperature of the electronic components 40, 42 and 44.
- FIG. 13 is a cross-sectional view of the component module according to the third modification of the first embodiment.
- FIG. 14 is a plan view of the component module according to the third modification of the first embodiment.
- the insulating layer 30 is provided under the insulating layer 10, the metal layer 14 and 14f.
- An adhesive 32 for adhering the insulating layer 10, the metal layers 14 and 14f, and the insulating layer 30 is provided.
- the insulating layer 30 is a resin insulating layer whose main material is a resin such as a polyimide resin, and has flexibility.
- the thickness of the insulating layer 30 is, for example, 7.5 ⁇ m to 125 ⁇ m.
- the adhesive 32 is a resin adhesive such as an epoxy resin adhesive.
- the thickness of the adhesive 32 is, for example, from 5 ⁇ m to more than the thickness of the metal layer 14 after curing.
- a metal layer 34 is provided under the insulating layer 30, and the metal layer 34 is connected to the metal layer 14f via an adhesive 32 and a through hole 36 penetrating the insulating layer 30.
- the insulating layer 30 and the metal layer 34 are adhered to the insulating layer 20 via an adhesive 32.
- the metal layer 34 has an opening 35, and the through hole 26 penetrates the insulating layer 20, the adhesive 22, the insulating layer 30, and the adhesive 32 in the opening 35.
- the insulating layer 11 has insulating layers 10, 20, 30, and adhesives 22 and 32. Other configurations are the same as those in FIG. 11 of the second modification of the first embodiment, and the description thereof will be omitted.
- FIG. 14 illustrates the metal layer 14f, the insulating layer 30, the metal layer 34, and the through hole 36.
- the metal layer 34 is provided on substantially the entire lower surface of the insulating layer 30, and is connected to the metal layer 14f via a through hole 36.
- An opening 35 is provided in the metal layer 34, and a through hole 26 is provided in the opening 35.
- Other planar structures are the same as those of FIG. 10 (a) and FIG. 10 (b) of the first modification of the first embodiment and FIGS. 12 (a) and 12 (b) of the second modification of the first embodiment. The description is omitted.
- the insulating layer 30 (second insulating layer) is adhered to the insulating layer 10 via the adhesive 32 (second adhesive), and the insulating layer 20 (third insulating layer) is formed.
- the metal layer 34 (third metal layer) is provided between the insulating layers 10 and 30, and is electrically separated from the electrodes 41, 43, and 45, and at least a part thereof is viewed in plan with at least a part of the metal layer 14. Overlap in.
- the metal layer 34 can be used as a shield layer between the electronic components 40 and 42 and 44.
- the metal layer 34 is connected to the heat radiating member 48 via the metal layer 14f. As a result, the heat generated in the electronic components 40, 42 and 44 (particularly the electronic component 40) can be released from the metal layer 14 to the heat radiating member 48 via the metal layer 34.
- the metal layer 34 is provided with an opening 35, and the metal layer 24 is connected to the metal layer 14 through a through hole 26 that does not come into contact with the metal layer 34 in the opening 35.
- the metal layer 34 can be provided on almost the entire lower surface of the insulating layer 30. Therefore, the effect of shielding by the metal layer 34 and the effect of heat dissipation can be enhanced.
- the electronic component 40 is a power transistor and the electronic component 42 is an integrated circuit that controls the electronic component 40, noise due to switching of the power transistor tends to affect the electronic component 42. Therefore, it is preferable to provide the metal layer 34 between the electronic components 40 and 42.
- [Modified Example 4 of Example 1] 15 (a) and 15 (b) are cross-sectional views showing a method of manufacturing a component module according to a modification 4 of the first embodiment.
- a resin layer 47 for sealing the component module of the modification 3 of the first embodiment is formed.
- the resin layer 47 is a thermosetting resin such as an epoxy resin or a thermoplastic resin.
- the resin layer 47 may contain an inorganic filler or the like.
- the resin layer 47 is formed by using, for example, a potting method, a vacuum printing method, a transfer molding method, an injection molding method, or a compression molding method.
- the upper surface of the resin layer 47 is polished to expose the upper surfaces of the metal terminal 46 and the heat radiating member 48. Since the metal terminal 46 and the heat radiating member 48 are thicker than the electronic component 40, the upper surface of the electronic component 40 is not exposed from the resin layer 47.
- the component modules of the first embodiment and the modified examples 1 to 3 may be sealed with the resin layer 47.
- a power transistor is mounted on the insulating layer 11 as an electronic component 40, an integrated circuit as an electronic component 42, and a discrete passive component as an electronic component 44 are mounted under the insulating layer 11
- the power transistor and the integrated circuit may be mounted on the insulating layer 11, and the discrete passive component may be mounted under the insulating layer 11.
- the power transistor and the discrete passive component may be mounted on the insulating layer 11, and the integrated circuit may be mounted under the insulating layer 11.
- a part of the power transistor and the discrete passive component may be mounted on the insulating layer 11, and a part of the integrated circuit and the discrete passive component may be mounted under the insulating layer 11.
- FIG. 16 is a cross-sectional view of the component module according to the second embodiment.
- 17 (a) to 18 (b) are plan views of the component module according to the second embodiment.
- the electronic components 40 and 42 do not overlap in a plan view.
- the electronic component 42 and the heat radiating member 48 overlap each other in a plan view.
- the electronic components 40 and 42 are electrically connected via metal layers 14 and 24 (wiring).
- Other configurations are the same as those in FIG. 11 of the second modification of the first embodiment, and the description thereof will be omitted.
- the heat radiating member 48 and the through hole 16b are larger than the heat radiating member 48 and the through hole 16b of FIG. 12 (a) of the modification 2 of the first embodiment.
- Other configurations are the same as those in FIG. 12A of Modification 2 of Example 1, and the description thereof will be omitted.
- the metal layer 14f and the through hole 16b are larger than the metal layer 14f and the through hole 16b of FIG. 12 (b) of the modification 2 of the first embodiment.
- Other configurations are the same as those in FIG. 12B of the second modification of the first embodiment, and the description thereof will be omitted.
- the metal layer 24 connecting the electronic components 40a and 40b and the electronic component 42 extends in the vertical direction in the drawing as compared with FIG. 10A of the modification 1 of the first embodiment. There is. Other configurations are the same as those in FIG. 10 (a) of the first modification of the first embodiment, and the description thereof will be omitted.
- the electronic component 42 is provided in the lower direction in the figure as compared with FIG. 10 (b) of the modified example 1 of the first embodiment.
- Other configurations are the same as those in FIG. 10 (b) of the first modification of the first embodiment, and the description thereof will be omitted.
- the electronic components 40a and 40b, which are power transistors, and the electronic components 42, which are integrated circuits that control the power transistors do not overlap in a plan view.
- the electronic components 42 which are integrated circuits that control the power transistors
- At least a part of the electronic component 42 which is an integrated circuit overlaps with at least a part of the heat radiating member 48 in a plan view.
- the heat generated in the electronic component 42 can be dissipated from the heat radiating member 48.
- the heat generated in the electronic component 42 can be conducted to the heat radiating member 48 through the metal layer 14f and the through hole 16b (first through hole).
- 50% or more of the plane area of the electronic component 42 preferably overlaps with the metal layer 14f, and more preferably 80% or more overlaps with the metal layer 14f.
- FIG. 19 is a cross-sectional view of the component module according to the first modification of the second embodiment.
- FIG. 20 is a plan view of the component module according to the first modification of the second embodiment.
- the electronic components 40 and 42 do not overlap in a plan view.
- the electronic component 42 and the heat radiating member 48 overlap each other in a plan view.
- Other configurations are the same as those in FIG. 13 of the third modification of the first embodiment, and the description thereof will be omitted.
- the metal layer 34 and the through hole 36 extend downward in the drawing from the metal layer 34 and the through hole 36 in FIG. 14 of the modified example 3 of the first embodiment.
- Other configurations are the same as those in FIG. 14 of the third modification of the first embodiment, and the description thereof will be omitted.
- At least a part of the metal layer 34 overlaps with at least a part of the electronic components 40a and 40b which are power transistors in a plan view, and at least one of the metal layers 34.
- the portion overlaps at least a part of the electronic component 42 which is an integrated circuit in a plan view.
- the heat generated in the power transistor and the integrated circuit can be conducted to the heat radiating member 48 through the metal layer 34, the through hole 36 (second through hole), the metal layer 14f and the through hole 16b.
- 50% or more of the plane areas of the electronic components 40a and 40b preferably overlap with the metal layer 34, and more preferably 80% or more.
- 50% or more of the plane area of the electronic component 42 preferably overlaps with the metal layer 34, and more preferably 80% or more overlaps with the metal layer 34.
- the metal layer 34 in a region other than the opening 35 through which the through hole 26 passes, the rigidity of the insulating layer 11 can be increased. Further, the amount of the adhesive 22 to be filled between the insulating layers 20 and 30 can be reduced. Thereby, the bending of the insulating layer 11 due to the adhesive 22 can be suppressed.
- the metal layer 34 may supply a ground potential. This makes it possible to prevent the metal layer 34 from affecting the electronic components 40a, 40b and 42.
- the plane area of the metal layer 34 is preferably 50% or more, more preferably 80% or more of the plane area of the insulating layer 11.
- FIG. 21 is a cross-sectional view of the component module according to the second modification of the second embodiment.
- the electronic components 40 and 42 do not overlap in a plan view.
- the electronic component 42 and the heat radiating member 48 overlap each other in a plan view.
- Other configurations are the same as those in FIG. 15 (b) of the modified example 4 of the first embodiment, and the description thereof will be omitted.
- the electronic components 40, 42 and 44 may be sealed in the resin layer 47. By exposing the upper surface of the heat radiating member 48 from the upper surface of the resin layer 47, heat can be efficiently radiated from the heat radiating member 48.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
絶縁層11と、前記絶縁層上に第1接着剤12を介し接着され、第1電極41を有する第1電子部品40と、前記絶縁層下に設けられ、少なくとも1つの第1金属層は前記第1電極と電気的に接続する第1金属層24と、前記絶縁層下に実装され、前記第1金属層に接合層38を介し接合された第2電極43、45を有する第2電子部品42、44と、を備え、前記第1電子部品の少なくとも一部は前記第2電子部品の少なくとも一部と平面視において重なる部品モジュール。
Description
本発明は部品モジュールに関し、例えば電子部品を搭載する部品モジュールに関する。
ポリイミド層等の絶縁層上に接着剤を用い電子部品を接合し、絶縁層および接着剤を貫通する貫通孔を介し絶縁層下から電子部品の電極に接続する金属層を設けることが知られている(例えば特許文献1)。
複数の電子部品を絶縁層上に実装し、絶縁層下に設けられた金属層により電子部品を接続すると、部品モジュールが大型化してしまう。
本発明は、上記課題に鑑みなされたものであり、小型化することを目的とする。
本発明は、絶縁層と、前記絶縁層上に第1接着剤を介し接着され、第1電極を有する第1電子部品と、前記絶縁層下に設けられ、少なくとも1つの第1金属層は前記第1電極と電気的に接続する第1金属層と、前記絶縁層下に実装され、前記第1金属層に接合層を介し接合された第2電極を有する第2電子部品と、を備え、前記第1電子部品の少なくとも一部は前記第2電子部品の少なくとも一部と平面視において重なる部品モジュールである。
上記構成において、前記絶縁層は、第1絶縁層と、前記第1絶縁層下に第2接着剤を介し接着された第2絶縁層と、を備える構成とすることができる。
上記構成において、前記少なくとも1つの第1金属層は、前記第2絶縁層下に設けられている構成とすることができる。
上記構成において、前記第1絶縁層下に設けられ、前記第1絶縁層と前記第1接着剤を貫通する第1貫通孔の少なくとも1つを介し前記第1電極に接続する第2金属層を備え、前記第2絶縁層は、前記第1絶縁層および前記第2金属層に前記第2接着剤を介し接着されている構成とすることができる。
上記構成において、前記絶縁層上に前記第1接着剤を介し接着され、前記第2金属層を介し前記第1電極および前記第2電極の少なくとも一方に電気的に接続された金属端子を備える構成とすることができる。
上記構成において、前記第1絶縁層、前記第2絶縁層、前記第1接着剤および前記第2接着剤は樹脂を主材料とする構成とすることができる。
上記構成において、前記絶縁層下に設けられ、前記第1金属層に接合層を介し接合され、前記第1金属層を介し前記第1電極および前記第2電極の少なくとも一方に電気的に接続された金属端子を備える構成とすることができる。
上記構成において、前記絶縁層上に前記第1接着剤を介し接着され、前記第1電極および前記第2電極から電気的に分離された放熱部材を備える構成とすることができる。
上記構成において、前記絶縁層は、前記第2絶縁層および前記第2金属層下に第3接着剤を介し接着された第3絶縁層と、前記第2絶縁層と前記第3絶縁層との間に設けられ、前記第1電極および前記第2電極から電気的に分離され、少なくとも一部が前記第2金属層の少なくとも一部と平面視において重なる第3金属層と、を備える構成とすることができる。
上記構成において、前記絶縁層上に設けられ、前記第3金属層と接続され、前記第1電極および前記第2電極から電気的に分離された放熱部材を備える構成とすることができる。
上記構成において、前記第1電子部品はパワートランジスタであり、前記第2電子部品はディスクリート受動素子である構成とすることができる。
本発明は、絶縁層と、前記絶縁層上に第1接着剤を介し接着されたパワートランジスタと、前記パワートランジスタを制御し、前記絶縁層下に実装され、前記パワートランジスタと前記絶縁層内に設けられた配線を介し電気的に接続された集積回路と、前記絶縁層上に前記第1接着剤を介し接着され、前記パワートランジスタおよび前記集積回路から電気的に分離された放熱部材と、を備え、前記パワートランジスタと前記集積回路とは平面視において重ならず、前記集積回路の少なくとも一部は前記放熱部材の少なくとも一部と平面視において重なる部品モジュールである。
上記構成において、前記絶縁層内に設けられ、前記放熱部材と接続する第1金属層を備え、前記第1金属層の少なくとも一部は前記集積回路の少なくとも一部と平面視において重なる構成とすることができる。
上記構成において、前記第1金属層の少なくとも一部は前記パワートランジスタの少なくとも一部と重なる構成とすることができる。
上記構成において、前記絶縁層は、第1絶縁層と、前記第1絶縁層下に第2接着剤を介し接着された第2絶縁層と、を備え、前記第1金属層は、前記第1絶縁層下かつ前記第2絶縁層上に設けられ、前記第1絶縁層と前記第1接着剤を貫通する第1貫通孔の少なくとも1つを介し前記放熱部材と接続する構成とすることができる。
上記構成において、前記絶縁層は、前記第2絶縁層下に第3接着剤を介し接着された第3絶縁層と、前記第2絶縁層下かつ前記第3絶縁層上に設けられ、前記第2絶縁層と前記第2接着剤を貫通する第2貫通孔の少なくとも1つを介し前記第1金属層と接続する第2金属層と、を備え、前記第2金属層の少なくとも一部は前記集積回路の少なくとも一部と平面視において重なり、前記第2金属層の少なくとも一部は前記パワートランジスタの少なくとも一部と平面視において重なる構成とすることができる。
本発明によれば、小型化することができる。
以下、図面を参照し本発明の実施例について説明する。
図1は、実施例1に係る部品モジュールの断面図である。図2(a)から図3(b)は、実施例1に係る部品モジュールの平面図である。図1では、金属層14a~14eを区別せず金属層14として図示し、電子部品40aおよび40bを区別せず電子部品40として図示し、金属端子46a~46cを区別せず金属端子46として図示している。
図1に示すように、絶縁層10の上面に接着剤12が設けられている。絶縁層10は、例えばポリイミド樹脂等の樹脂を主材料とする樹脂絶縁層であり、可撓性を有する。絶縁層10の厚さは例えば7.5μmから125μmである。接着剤12は例えばエポキシ樹脂接着剤等の樹脂接着剤である。接着剤12の厚さは硬化後で例えば5μmから50μmである。接着剤12は例えば絶縁層10より薄い。接着剤12は耐熱性および低誘電特性に優れた樹脂材料が好ましい。
絶縁層10上に接着剤12を介し電子部品40が接着されている。電子部品40には、その下面に電極41が設けられている。電子部品40は、例えばIGBT(Insulated Gate Bipolar Transistor)、バイポーラトランジスタまたはFET(Field Effect Transistor)などのパワートランジスタである。トランジスタには、Si、GaNまたはSiC等の半導体材料が用いられる。電子部品40は、例えばベアチップまたはベアチップが封止実装されたパッケージである。ベアチップが実装されたパッケージは、WLP(Wafer Level Package)またはSIP(Single Inline Package)等のパッケージである。なお、実施例1では、ベアチップを採用している。
電子部品40は例えば横型トランジスタであり、電極41は、例えばそれぞれゲート電極、ソース電極およびドレイン電極である。電子部品40が縦型トランジスタの場合、電子部品40の下面(表の面)にはゲート電極およびソース電極が設けられ、電子部品40の上面(裏面)にドレイン電極が設けられる。電極41は、Cu(銅)、Au(金)、Ag(銀)、またはAl(アルミニウム)等を主材料とする金属層である。
絶縁層10および接着剤12を貫通する貫通孔16が設けられ、貫通孔16の内面および絶縁層10下に金属層14が設けられている。金属層14は、貫通孔16を介し電子部品40の電極41に電気的に接続する。金属層14は、例えば銅を主材料とする。金属層14の厚さは例えば数μmから125μmであり、貫通孔16(ビア)が埋め込まれる厚さである。金属層14は絶縁層10より厚い。金属層14は絶縁層10より薄くてもよい。貫通孔16の大きさは、例えば30μmから500μmである。
絶縁層20は、例えばポリイミド樹脂等の樹脂を主材料とする樹脂絶縁層であり、可撓性を有する。絶縁層20の厚さは例えば7.5μmから125μmである。接着剤22は例えばエポキシ樹脂接着剤等の樹脂接着剤である。接着剤22の厚さは硬化後で例えば5μmから金属層14の厚さ以上である。絶縁層10、20および接着剤22は絶縁層11を形成する。
絶縁層20および接着剤32を貫通する貫通孔26(第2貫通孔)が設けられ、貫通孔26の内面および絶縁層20下に金属層24が設けられている。金属層24は、貫通孔26を介し金属層14に電気的に接続する。金属層24は、例えば銅を主材料とする。金属層24の厚さは例えば数μmから125μmであり、貫通孔26が埋め込まれる厚さである。
絶縁層20下に金属層24を覆うようにソルダーレジスト28が設けられている。ソルダーレジスト28には金属層24の下面が露出する開口29が設けられている。ソルダーレジスト28はエポキシ樹脂等の樹脂絶縁層である。開口29内には接合層38が設けられている。接合層38ははんだ等のロウ材または銀ペースト等の導電性ペーストを焼結した焼結金属層である。
絶縁層11下に電子部品42、44および金属端子46が実装されている。電子部品42は例えば電子部品40等のトランジスタを制御する集積回路であり、シリコン基板を有する。電子部品44はチップ抵抗、チップコンデンサおよびチップインダクタのようなディスクリート受動部品である。電子部品42の上面には電極43が設けられている。電子部品44の両端には外部電極45が設けられている。電極43および45は例えば銅、金、銀またはアルミニウムを主材料とする金属層である。電極43および45は接合層38を介し金属層24に接合される。金属端子46は外部に電気的に接続するための端子であり、例えば銅、金、銀またはアルミニウムを主材料とする。金属端子46は接合層38を介し金属層24と接合される。
図2(a)は、絶縁層10、貫通孔16、電子部品40a、40b、電極41aおよび41bを図示している。電子部品40aおよび40bは横型トランジスタであり、その下面に電極41aおよび41bとして、ソース電極SE、ドレイン電極DEおよびゲート電極GEが設けられている。電極41aおよび41bには貫通孔16が接続されている。
図2(b)は、絶縁層10、金属層14a~14eおよび貫通孔16を図示している。絶縁層10の下面に金属層14a~14eが設けられている。金属層14aは貫通孔16を介し電子部品40aのソース電極SEに電気的に接続されている。金属層14bは貫通孔16を介し、電子部品40aのドレイン電極DEおよび電子部品40bのソース電極SEに電気的に接続されている。金属層14cは貫通孔16を介し電子部品40bのドレイン電極DEに電気的に接続されている。このように、金属層14a~14cは電子部品40aおよび40bのソース電極SE、ドレイン電極DEを再配線する。金属層14dおよび14eは、貫通孔16を介しそれぞれ電子部品40aおよび40bのゲート電極GEに電気的に接続されている。
図3(a)は、金属層14a~14e、絶縁層20、金属層24および貫通孔26を図示している。絶縁層20の下面に金属層24が設けられている。金属層24は貫通孔26を介し金属層14a~14eに電気的に接続されている。
図3(b)は、絶縁層20、金属層24、電子部品42、44、電極43、45および金属端子46a~46cを図示している。金属層24の下面に電子部品42、44および金属端子46が実装されている。金属層24と電極43、45および金属端子46とは接合層により接合されている。
図2(a)から図3(b)のように、金属端子46aは金属層24および金属層14aを介し電子部品40aのソース電極SEに電気的に接続される。金属端子46bは金属層24および金属層14bを介し電子部品40aのドレイン電極DEおよび電子部品40bのソース電極SEに電気的に接続される。金属端子46cは、金属層24および金属層14cを介し電子部品40bのドレイン電極DEに電気的に接続される。このように、電子部品40aおよび40bのトランジスタは金属端子46aと46cの間に直列に接続され、電子部品40aおよび40bのトランジスタの間のノードは金属端子46bに接続される。電子部品40aおよび40bのゲート電極GEは、金属層14dおよび14e、金属層24、電子部品44および金属層24を介し電子部品42に電気的に接続される。
[実施例1の製造方法]
図4(a)から図5(c)は、実施例1に係る部品モジュールの製造方法を示す断面図である。
図4(a)から図5(c)は、実施例1に係る部品モジュールの製造方法を示す断面図である。
図4(a)に示すように、絶縁層10の上面に接着剤12を塗布する。接着剤12の塗布には、例えばスピンコート法、スプレコート法、インクジェット法またはスクリーン印刷法を用いる。予め接着剤12が形成された絶縁層10を用意してもよい。接着剤12は、電子部品40が配置される領域に対応して、選択的に塗布されていてもよい。
図4(b)に示すように、接着剤12上に電子部品40を設け、電極41の下面が接着剤12に接するように配置する。熱処理することにより、接着剤12を硬化させ電子部品40と絶縁層10とを接合させる。熱処理は例えば100℃から300℃の温度で実施する。絶縁層10および接着剤12を貫通する貫通孔16を形成する。貫通孔16は、例えばレーザ光を照射することにより形成する。これにより、電極41の下面が貫通孔16から露出する。
図4(c)に示すように、絶縁層10の下面および貫通孔16の内面に金属層14を形成する。金属層14の形成は例えば以下の方法により行う。絶縁層10の下面および貫通孔16の内面にシード層を形成する。シード層は、例えばスパッタリング法または無電解めっき法を用い形成する。このシード層を電極とし、この上面にめっき層を電解めっき法で形成する。金属層14をホトリソグラフィー法およびエッチング法を用いパターニングする。金属層14は、配線、パッド電極、およびパッド電極と一体に形成された配線を形成する。
図4(d)に示すように、絶縁層10および金属層14の下面に接着剤22を塗布する。接着剤22の塗布は図4(a)と同様に行う。接着剤22下に絶縁層20を配置し、熱処理することで絶縁層20を金属層14および絶縁層10に接着させる。接着は図4(b)と同様に行う。絶縁層10、20および接着剤22により絶縁層11を形成する。
図4(e)に示すように、絶縁層20および接着剤22を貫通する貫通孔26を形成する。貫通孔26の形成は図4(b)と同様に行う。
図5(a)に示すように、絶縁層20の下面および貫通孔26の内面に金属層14を形成する。金属層24の形成は図4(c)と同様の方法を用い行う。
図5(b)に示すように、絶縁層20下に金属層24を覆うようにソルダーレジスト28を形成する。ソルダーレジスト28に金属層24の下面が露出する開口29を形成する。
図5(c)に示すように、開口29内に接合層38を設ける。接合層38を介し、金属層24に電子部品42、44および金属端子46を実装する。接合層38が例えばはんだまたは導電性ペーストの場合、200℃~300℃に加熱することにより、金属層24に電子部品42、44および金属端子46を接合する。以上により実施例1に係る部品モジュールが製造される。
[比較例1]
図6は、比較例1に係る部品モジュールの断面図である。図7は、比較例1に係る部品モジュールの平面図である。
図6は、比較例1に係る部品モジュールの断面図である。図7は、比較例1に係る部品モジュールの平面図である。
図6に示すように、比較例1では、電子部品40、42および44は絶縁層10の上面に実装されている。電子部品40の電極41および電子部品42の電極43に金属層14が貫通孔16を介し接続されている。電子部品44の電極45は、例えば錫であり、金属層14が銅層の場合、金属層14は電極45に直接接続できない。このため、絶縁層10上に金属層15を設け、金属層14と電極45とを接合層38を用い接続する。
図7に示すように、金属層14は、電子部品40a、40b、42および44を電気的に接続する。電子部品40a、40b、42および44が重ならないように実装され、金属層14を用いこれらを接続する。このため、絶縁層10の面積が大きくなる。例えば絶縁層10の大きさX1およびY1は一例としてそれぞれ5mmおよび7mmである。
[実施例1の効果]
実施例1によれば、電子部品40(第1電子部品)は、絶縁層11上に接着剤12(第1接着剤)を介し接着されている。金属層24(第1金属層)は、絶縁層11下に設けられ、少なくとも1つの金属層14は電極41(第1電極)と電気的に接続する。電子部品42および44(第2電子部品)は、絶縁層11下に実装され、電極41および43(第2電極)は、金属層24に接合層38を介し接合されている。
実施例1によれば、電子部品40(第1電子部品)は、絶縁層11上に接着剤12(第1接着剤)を介し接着されている。金属層24(第1金属層)は、絶縁層11下に設けられ、少なくとも1つの金属層14は電極41(第1電極)と電気的に接続する。電子部品42および44(第2電子部品)は、絶縁層11下に実装され、電極41および43(第2電極)は、金属層24に接合層38を介し接合されている。
これにより、電子部品40の少なくとも一部を電子部品42および44の少なくとも一部と平面視において重なるように設けることができる。よって、部品モジュールを小型化できる。例えば図2(a)の絶縁層10の大きさX1およびY1を一例としてそれぞれ5mm×4.4mmにできる。
図7において、矢印51~54で示した金属層14の配線は、図3(a)における太線56から59内の貫通孔26で代用できる。よって、金属層14による配線を短縮できる。
電極41および金属層14が例えば銅を主材料とする金属層の場合、金属層14は電極41に直接接合し易い。電極43および45が銅以外の金属(例えば錫または錫を含む半田等の金属)を主材料とする金属層の場合、金属層14は電極43および45に直接接続し難い。そこで、図6のように、絶縁層10上に金属層15を設ける。金属層15上に接合層38としてはんだまたは導電性ペーストを設けるためには接着剤12を一部除去することになり製造工程が複雑化する。また、接着剤12の一部が残存すると接合不良となる。実施例1では、金属層24下に接合層38を介し電子部品44を実装できるため、接着剤12の除去を行わなくてもよくなる。なお、銅を主材料とするとは、銅を50重量%以上含むことであり、例えば銅を80重量%以上含むことである。
電子部品40がパワートランジスタであり、電子部品44がディスクリート受動部品(特にインダクタまたはコンデンサ)の場合、電子部品40と44との間の寄生インダクタンスを小さくするため電子部品40と44との間の配線の距離を短くすることが好ましい。よって、電子部品40と44とを平面視において重ねることが好ましい。
絶縁層11は、絶縁層10(第1絶縁層)と、絶縁層10下に接着剤22を介し接着された絶縁層20(第2絶縁層)と、を備える。金属層14は、絶縁層10と接着剤12(第1接着剤)を貫通する貫通孔16内および絶縁層10下に設けられ、電子部品40の電極41に接続する。絶縁層20は、絶縁層10および金属層14に接着剤22を介し接着されている。これにより、金属層14を再配線層等に用いることができるため、部品モジュールをより小型化できる。
絶縁層10および20は樹脂を主材料とする樹脂絶縁層であり、接着剤12および22は図示を主材料とする絶縁性樹脂接着剤である。これにより、絶縁層11上に接着剤12を用い電子部品40を簡単に実装できる。なお、樹脂を主材料とするとは、樹脂を50重量%以上含むことであり、例えば樹脂を80重量%以上含むことである。
金属端子46は、絶縁層11下に設けられ、金属層24に接合層38を介し接合され、金属層24を介し電極41、43および45の少なくとも1つに電気的に接続されている。これにより、絶縁層11下を実装基板等に実装できる。金属端子46は、電子部品42および44より高いことが好ましい。これにより、部品モジュールを実装基板にフリップチップ実装したときに、電子部品42および44が実装基板に接触することを抑制できる。
[実施例1の変形例1]
図8は、実施例1の変形例1に係る部品モジュールの断面図である。図9(a)から図10(b)は、実施例1の変形例1に係る部品モジュールの平面図である。
図8は、実施例1の変形例1に係る部品モジュールの断面図である。図9(a)から図10(b)は、実施例1の変形例1に係る部品モジュールの平面図である。
図8に示すように、金属端子46は、接着剤12を介し絶縁層10上に接着されている。金属層14は絶縁層10および接着剤12を貫通する貫通孔16aを介し金属端子46に接続されている。その他の構成は実施例1の図1と同じであり説明を省略する。
図9(a)に示すように、絶縁層10上に金属端子46a~46cが設けられている。金属端子46a~46cには貫通孔16aが接続されている。その他の構成は実施例1の図2(a)と同じであり説明を省略する。
図9(b)に示すように、金属層14a~14cは貫通孔16を介しそれぞれ金属端子46a~46cに接続されている。その他の構成は実施例1の図2(b)と同じであり説明を省略する。
図10(a)および図10(b)に示すように、絶縁層20下に金属端子46a~46cは設けられておらず、金属端子46a~46bに金属層24は接続されていない。その他の構成は実施例1の図3(a)および図3(b)と同じであり説明を省略する。
実施例1の変形例1によれば、金属端子46は、絶縁層11上に接着剤12を介し接着され、金属層14を介し電極41、43および45の少なくとも1つに電気的に接続されている。これにより、部品モジュールを実装基板に実装することができる。金属端子46は電子部品40より高いことが好ましい。これにより、部品モジュールを実装基板にフリップチップ実装したときに、電子部品40が実装基板に接触することを抑制できる。
[実施例1の変形例2]
図11は、実施例1の変形例2に係る部品モジュールの断面図である。図12(a)および図12(b)は、実施例1の変形例2に係る部品モジュールの平面図である。
図11は、実施例1の変形例2に係る部品モジュールの断面図である。図12(a)および図12(b)は、実施例1の変形例2に係る部品モジュールの平面図である。
図11に示すように、放熱部材48は、接着剤12を介し絶縁層10上に接着されている。金属層14fは絶縁層10および接着剤12を貫通する貫通孔16bを介し放熱部材48に接続されている。放熱部材48は、電子部品40、42および44において発生した熱を外部に放出するための部材であり、例えば銅、金、銀またはアルミニウムを主材料とする。その他の構成は実施例1の変形例1の図8と同じであり説明を省略する。
図12(a)に示すように、絶縁層10上に金属端子46が設けられている。金属端子46には貫通孔16bが接続されている。貫通孔16bは貫通孔16および16aより大きい。その他の構成は実施例1の変形例1の図9(a)と同じであり説明を省略する。
図12(b)に示すように、金属層14fは貫通孔16bを介し放熱部材48に接続されている。金属層14fは金属層14a~14eが設けられていない領域に設けられ、金属層14a~14cに隣接している。その他の構成は実施例1の図2(b)と同じであり説明を省略する。その他の平面構造は、実施例1の変形例1の図10(a)および図10(b)とおなじであり説明を省略する。
実施例1の変形例2によれば、放熱部材48は、絶縁層11上に接着剤12を介し接着され、電極41、43および45と電気的に分離されている。これにより、電子部品40、42および44(特に電子部品40)において発生した熱は金属層14a~14cを介し隣接する金属層14fに伝導する。発生した熱は金属層14fから放熱部材48に伝導する。よって、電子部品40、42および44の温度の上昇を抑制できる。
[実施例1の変形例3]
図13は、実施例1の変形例3に係る部品モジュールの断面図である。図14は、実施例1の変形例3に係る部品モジュールの平面図である。
図13は、実施例1の変形例3に係る部品モジュールの断面図である。図14は、実施例1の変形例3に係る部品モジュールの平面図である。
図13に示すように、絶縁層10、金属層14および14f下に絶縁層30が設けられている。絶縁層10、金属層14および14fと絶縁層30とを接着する接着剤32が設けられている。絶縁層30は例えばポリイミド樹脂等の樹脂を主材料とする樹脂絶縁層であり、可撓性を有する。絶縁層30の厚さは例えば7.5μmから125μmである。接着剤32は例えばエポキシ樹脂接着剤等の樹脂接着剤である。接着剤32の厚さは硬化後で例えば5μmから金属層14の厚さ以上である。絶縁層30下に金属層34が設けられ、金属層34は接着剤32および絶縁層30を貫通する貫通孔36を介し金属層14fに接続されている。絶縁層30および金属層34は接着剤32を介し絶縁層20に接着されている。金属層34は開口35を有し、貫通孔26は開口35内において絶縁層20、接着剤22、絶縁層30および接着剤32を貫通する。絶縁層11は、絶縁層10、20、30、接着剤22および32を有する。その他の構成は実施例1の変形例2の図11と同じであり説明を省略する。
図14は、金属層14f、絶縁層30、金属層34および貫通孔36を図示している。金属層34は、絶縁層30の下面のほぼ全面に設けられており、貫通孔36を介し金属層14fに接続されている。金属層34に開口35が設けられ、貫通孔26は開口35内に設けられている。その他の平面構造は、実施例1の変形例1の図10(a)、図10(b)、実施例1の変形例2の図12(a)および図12(b)と同じであり、説明を省略する。
実施例1の変形例3によれば、絶縁層30(第2絶縁層)は、接着剤32(第2接着剤)を介し絶縁層10に接着され、絶縁層20(第3絶縁層)は、絶縁層30および金属層14(第2金属層)下に接着剤22(第3接着剤)を介し接着されている。金属層34(第3金属層)は、絶縁層10と30との間に設けられ、電極41、43および45から電気的に分離され、少なくとも一部が金属層14の少なくとも一部と平面視において重なる。これにより、金属層34を電子部品40と42および44との間のシールド層として用いることができる。
また、金属層34は金属層14fを介し放熱部材48と接続されている。これにより、電子部品40、42および44(特に電子部品40)で発生した熱を金属層14から金属層34を介し放熱部材48から放出できる。
金属層34に開口35が設けられ、金属層24は開口35内の金属層34と接触しない貫通孔26を介し金属層14に接続される。これにより、金属層34を絶縁層30の下面のほぼ全面に設けることができる。よって、金属層34によるシールドの効果および放熱の効果を高めることができる。特に、電子部品40がパワートランジスタであり、電子部品42が電子部品40を制御する集積回路の場合、パワートランジスタのスイッチングによるノイズが電子部品42に影響し易い。よって、電子部品40と42との間の金属層34を設けることが好ましい。
[実施例1の変形例4]
図15(a)および図15(b)は、実施例1の変形例4に係る部品モジュールの製造方法を示す断面図である。図15(a)に示すように、実施例1の変形例3の部品モジュールを封止する樹脂層47を形成する。樹脂層47は、例えばエポキシ樹脂等の熱硬化性樹脂または熱可塑性樹脂である。樹脂層47は無機フィラー等を含んでもよい。樹脂層47は例えばポッティング法、真空印刷法、トランスファモールド法、インジェクションモールド法またはコンプレッションモールド法を用い形成する。
図15(a)および図15(b)は、実施例1の変形例4に係る部品モジュールの製造方法を示す断面図である。図15(a)に示すように、実施例1の変形例3の部品モジュールを封止する樹脂層47を形成する。樹脂層47は、例えばエポキシ樹脂等の熱硬化性樹脂または熱可塑性樹脂である。樹脂層47は無機フィラー等を含んでもよい。樹脂層47は例えばポッティング法、真空印刷法、トランスファモールド法、インジェクションモールド法またはコンプレッションモールド法を用い形成する。
図15(b)に示すように、樹脂層47の上面を研磨し、金属端子46および放熱部材48の上面を露出させる。金属端子46および放熱部材48は電子部品40より厚いため、電子部品40の上面は樹脂層47から露出しない。
実施例1の変形例4のように実施例1およびその変形例1から3の部品モジュールを樹脂層47により封止してもよい。
実施例1およびその変形例においては、電子部品40としてパワートランジスタを絶縁層11上に実装し、電子部品42として集積回路および電子部品44としてディスクリート受動部品を絶縁層11下に実装する例を説明した。パワートランジスタおよび集積回路を絶縁層11上に実装し、ディスクリート受動部品を絶縁層11下に実装してもよい。パワートランジスタおよびディスクリート受動部品を絶縁層11上に実装し、集積回路を絶縁層11下に実装してもよい。パワートランジスタおよびディスクリート受動部品の一部を絶縁層11上に実装し、集積回路およびディスクリート受動部品の一部を絶縁層11下に実装してもよい。
図16は、実施例2に係る部品モジュールの断面図である。図17(a)から図18(b)は、実施例2に係る部品モジュールの平面図である。
図16に示すように、電子部品40と42とは平面視において重なっていない。電子部品42と放熱部材48は平面視において重なっている。電子部品40と42とは金属層14および24(配線)を介し電気的に接続されている。その他の構成は実施例1の変形例2の図11と同じであり、説明を省略する。
図17(a)に示すように、放熱部材48および貫通孔16bは実施例1の変形例2の図12(a)の放熱部材48および貫通孔16bより大きい。その他の構成は実施例1の変形例2の図12(a)と同じであり、説明を省略する。
図17(b)に示すように、金属層14fおよび貫通孔16bは実施例1の変形例2の図12(b)の金属層14fおよび貫通孔16bより大きい。その他の構成は実施例1の変形例2の図12(b)と同じであり、説明を省略する。
図18(a)に示すように、電子部品40aおよび40bと電子部品42とを接続する金属層24が実施例1の変形例1の図10(a)に比べ図中の上下方向に伸びている。その他の構成は実施例1の変形例1の図10(a)と同じであり、説明を省略する。
図18(b)に示すように、電子部品42が実施例1の変形例1の図10(b)に比べ図中の下方向に設けられている。その他の構成は実施例1の変形例1の図10(b)と同じであり、説明を省略する。
実施例2によれば、パワートランジスタである電子部品40aおよび40bとパワートランジスタを制御する集積回路である電子部品42とは平面視において重ならない。これにより、パワートランジスタで発生した熱により制御回路の特性が変化することを抑制できる。集積回路である電子部品42の少なくとも一部は放熱部材48の少なくとも一部と平面視において重なる。これにより、電子部品42において発生した熱を放熱部材48から放熱できる。放熱性を高めるため、電子部品42の平面面積のうち50%以上は放熱部材48と重なることが好ましく、80%以上重なることがより好ましい。
放熱部材48と貫通孔16bを介し接続する金属層14f(第1金属層)の少なくとも一部は電子部品42の少なくとも一部と平面視において重なる。これにより、電子部品42において発生した熱を金属層14fおよび貫通孔16b(第1貫通孔)を介し放熱部材48に伝導させることができる。放熱性を高めるため、電子部品42の平面面積のうち50%以上は金属層14fと重なることが好ましく、80%以上重なることがより好ましい。
[実施例2の変形例1]
図19は、実施例2の変形例1に係る部品モジュールの断面図である。図20は、実施例2の変形例1に係る部品モジュールの平面図である。
図19は、実施例2の変形例1に係る部品モジュールの断面図である。図20は、実施例2の変形例1に係る部品モジュールの平面図である。
図19に示すように、電子部品40と42とは平面視において重なっていない。電子部品42と放熱部材48は平面視において重なっている。その他の構成は実施例1の変形例3の図13と同じであり、説明を省略する。
図20に示すように、金属層34および貫通孔36は実施例1の変形例3の図14の金属層34および貫通孔36より図中において下方向に広がっている。その他の構成は実施例1の変形例3の図14と同じであり、説明を省略する。
実施例2の変形例1によれば、金属層34(第2金属層)の少なくとも一部はパワートランジスタである電子部品40aおよび40bの少なくとも一部と平面視において重なり、金属層34の少なくとも一部は集積回路である電子部品42の少なくとも一部と平面視において重なる。これにより、パワートランジスタおよび集積回路において発生した熱を、金属層34、貫通孔36(第2貫通孔)、金属層14fおよび貫通孔16bを介し放熱部材48に伝導させることができる。放熱性を高めるため、電子部品40aおよび40bの平面面積のうち50%以上は金属層34と重なることが好ましく、80%以上重なることがより好ましい。また、電子部品42の平面面積のうち50%以上は金属層34と重なることが好ましく、80%以上重なることがより好ましい。
また、金属層34を貫通孔26が通過する開口35以外の領域に設けることで、絶縁層11の剛性を高めることができる。また、絶縁層20と30との間に充填する接着剤22の量を減らすことができる。これにより、接着剤22に起因する絶縁層11の撓みを抑制できる。金属層34はグランド電位を供給してもよい。これにより、金属層34が電子部品40a、40bおよび42に影響することを抑制できる。
絶縁層11の剛性を高める観点から、金属層34の平面面積は、絶縁層11の平面面積の50%以上が好ましく、80%以上がより好ましい。
[実施例2の変形例2]
図21は、実施例2の変形例2に係る部品モジュールの断面図である。
図21は、実施例2の変形例2に係る部品モジュールの断面図である。
図21に示すように、電子部品40と42とは平面視において重なっていない。電子部品42と放熱部材48は平面視において重なっている。その他の構成は実施例1の変形例4の図15(b)と同じであり、説明を省略する。実施例2の変形例2のように、電子部品40、42および44は樹脂層47に封止されていてもよい。放熱部材48の上面が樹脂層47の上面から露出することで、放熱部材48から効率的に放熱させることができる。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10、20、30 絶縁層
12、22、32 接着剤
14、14a~14f、24、34 金属層
16、16a、16b、26、36 貫通孔
40、40a、40b、42、44 電子部品
41、41a、41b、43、45 電極
46、46a~46c 金属端子
48 放熱部材
12、22、32 接着剤
14、14a~14f、24、34 金属層
16、16a、16b、26、36 貫通孔
40、40a、40b、42、44 電子部品
41、41a、41b、43、45 電極
46、46a~46c 金属端子
48 放熱部材
Claims (16)
- 絶縁層と、
前記絶縁層上に第1接着剤を介し接着され、第1電極を有する第1電子部品と、
前記絶縁層下に設けられ、少なくとも1つの第1金属層は前記第1電極と電気的に接続する第1金属層と、
前記絶縁層下に実装され、前記第1金属層に接合層を介し接合された第2電極を有する第2電子部品と、
を備え、
前記第1電子部品の少なくとも一部は前記第2電子部品の少なくとも一部と平面視において重なる部品モジュール。 - 前記絶縁層は、第1絶縁層と、前記第1絶縁層下に第2接着剤を介し接着された第2絶縁層と、を備える請求項1に記載の部品モジュール。
- 前記少なくとも1つの第1金属層は、前記第2絶縁層下に設けられている請求項2に記載の部品モジュール。
- 前記第1絶縁層下に設けられ、前記第1絶縁層と前記第1接着剤を貫通する第1貫通孔の少なくとも1つを介し前記第1電極に接続する第2金属層を備え、
前記第2絶縁層は、前記第1絶縁層および前記第2金属層に前記第2接着剤を介し接着されている請求項2に記載の部品モジュール。 - 前記絶縁層上に前記第1接着剤を介し接着され、前記第2金属層を介し前記第1電極および前記第2電極の少なくとも一方に電気的に接続された金属端子を備える請求項4に記載の部品モジュール。
- 前記第1絶縁層、前記第2絶縁層、前記第1接着剤および前記第2接着剤は樹脂を主材料とする請求項2から5のいずれか一項に記載の部品モジュール。
- 前記絶縁層下に設けられ、前記第1金属層に接合層を介し接合され、前記第1金属層を介し前記第1電極および前記第2電極の少なくとも一方に電気的に接続された金属端子を備える請求項1から6のいずれか一項に記載の部品モジュール。
- 前記絶縁層上に前記第1接着剤を介し接着され、前記第1電極および前記第2電極から電気的に分離された放熱部材を備える請求項1から7のいずれか一項に記載の部品モジュール。
- 前記絶縁層は、前記第2絶縁層および前記第2金属層下に第3接着剤を介し接着された第3絶縁層と、
前記第2絶縁層と前記第3絶縁層との間に設けられ、前記第1電極および前記第2電極から電気的に分離され、少なくとも一部が前記第2金属層の少なくとも一部と平面視において重なる第3金属層と、
を備える請求項4または5に記載の部品モジュール。 - 前記絶縁層上に設けられ、前記第3金属層と接続され、前記第1電極および前記第2電極から電気的に分離された放熱部材を備える請求項9に記載の部品モジュール。
- 前記第1電子部品はパワートランジスタであり、前記第2電子部品はディスクリート受動素子である請求項1から10のいずれか一項に記載の部品モジュール。
- 絶縁層と、
前記絶縁層上に第1接着剤を介し接着されたパワートランジスタと、
前記パワートランジスタを制御し、前記絶縁層下に実装され、前記パワートランジスタと前記絶縁層内に設けられた配線を介し電気的に接続された集積回路と、
前記絶縁層上に前記第1接着剤を介し接着され、前記パワートランジスタおよび前記集積回路から電気的に分離された放熱部材と、を備え、
前記パワートランジスタと前記集積回路とは平面視において重ならず、
前記集積回路の少なくとも一部は前記放熱部材の少なくとも一部と平面視において重なる部品モジュール。 - 前記絶縁層内に設けられ、前記放熱部材と接続する第1金属層を備え、
前記第1金属層の少なくとも一部は前記集積回路の少なくとも一部と平面視において重なる請求項12に記載の部品モジュール。 - 前記第1金属層の少なくとも一部は前記パワートランジスタの少なくとも一部と重なる請求項13に記載の部品モジュール。
- 前記絶縁層は、第1絶縁層と、前記第1絶縁層下に第2接着剤を介し接着された第2絶縁層と、を備え、
前記第1金属層は、前記第1絶縁層下かつ前記第2絶縁層上に設けられ、前記第1絶縁層と前記第1接着剤を貫通する第1貫通孔の少なくとも1つを介し前記放熱部材と接続する請求項13に記載の部品モジュール。 - 前記絶縁層は、前記第2絶縁層下に第3接着剤を介し接着された第3絶縁層と、
前記第2絶縁層下かつ前記第3絶縁層上に設けられ、前記第2絶縁層と前記第2接着剤を貫通する第2貫通孔の少なくとも1つを介し前記第1金属層と接続する第2金属層と、
を備え、
前記第2金属層の少なくとも一部は前記集積回路の少なくとも一部と平面視において重なり、前記第2金属層の少なくとも一部は前記パワートランジスタの少なくとも一部と平面視において重なる請求項15に記載の部品モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2020/005736 WO2021161498A1 (ja) | 2020-02-14 | 2020-02-14 | 部品モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2020/005736 WO2021161498A1 (ja) | 2020-02-14 | 2020-02-14 | 部品モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2021161498A1 true WO2021161498A1 (ja) | 2021-08-19 |
Family
ID=77292824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2020/005736 WO2021161498A1 (ja) | 2020-02-14 | 2020-02-14 | 部品モジュール |
Country Status (1)
Country | Link |
---|---|
WO (1) | WO2021161498A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH077134A (ja) * | 1993-02-08 | 1995-01-10 | General Electric Co <Ge> | 集積回路モジュール |
JP2003243604A (ja) * | 2002-02-13 | 2003-08-29 | Sony Corp | 電子部品及び電子部品の製造方法 |
JP2019036723A (ja) * | 2017-08-10 | 2019-03-07 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 半導体パッケージ及びその製造方法 |
-
2020
- 2020-02-14 WO PCT/JP2020/005736 patent/WO2021161498A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH077134A (ja) * | 1993-02-08 | 1995-01-10 | General Electric Co <Ge> | 集積回路モジュール |
JP2003243604A (ja) * | 2002-02-13 | 2003-08-29 | Sony Corp | 電子部品及び電子部品の製造方法 |
JP2019036723A (ja) * | 2017-08-10 | 2019-03-07 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 半導体パッケージ及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102622109B1 (ko) | 통합 상호 연결 구조를 갖는 전자 패키지 및 그 제조 방법 | |
US8125080B2 (en) | Semiconductor power module packages with simplified structure and methods of fabricating the same | |
US7696055B2 (en) | Method for manufacturing passive device and semiconductor package using thin metal piece | |
JP2003124435A (ja) | 高周波半導体装置 | |
KR20040020945A (ko) | 무연 멀티-다이 캐리어의 구조 및 제조방법 | |
US8604610B1 (en) | Flexible power module semiconductor packages | |
US20090243079A1 (en) | Semiconductor device package | |
US10770444B2 (en) | Electronics package having a multi-thickness conductor layer and method of manufacturing thereof | |
US10879155B2 (en) | Electronic device with double-sided cooling | |
CN110265307B (zh) | 制造半导体封装方法及其封装结构 | |
WO2021161498A1 (ja) | 部品モジュール | |
WO2021181468A1 (ja) | 半導体モジュール | |
WO2021161449A1 (ja) | 部品モジュールおよびその製造方法 | |
JP7241805B2 (ja) | 半導体装置およびその製造方法 | |
WO2021192172A1 (ja) | パワーモジュールおよびその製造方法 | |
US20230207420A1 (en) | Integrated circuit having an improved thermal integrated circuit having an improved thermal performance | |
WO2020202972A1 (ja) | モジュールおよびその製造方法 | |
WO2021117191A1 (ja) | 部品モジュールおよびその製造方法 | |
JP2021052055A (ja) | 部品モジュールおよびその製造方法 | |
KR20220033089A (ko) | 복합 반도체 패키지 제조방법 및 동 제조방법으로 제조된 복합 반도체 패키지 | |
JP2021044311A (ja) | パワーモジュール | |
JP2024095168A (ja) | 電子装置 | |
JP2020155645A (ja) | モジュールおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 20919049 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 20919049 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: JP |