DE10250911B4 - Verfahren zur Herstellung einer Umhüllung und/oder zumindest eines Teiles eines Gehäuses eines optoelektronischen Bauelements - Google Patents

Verfahren zur Herstellung einer Umhüllung und/oder zumindest eines Teiles eines Gehäuses eines optoelektronischen Bauelements Download PDF

Info

Publication number
DE10250911B4
DE10250911B4 DE10250911A DE10250911A DE10250911B4 DE 10250911 B4 DE10250911 B4 DE 10250911B4 DE 10250911 A DE10250911 A DE 10250911A DE 10250911 A DE10250911 A DE 10250911A DE 10250911 B4 DE10250911 B4 DE 10250911B4
Authority
DE
Germany
Prior art keywords
template
carrier substrate
semiconductor chips
mass
recesses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10250911A
Other languages
English (en)
Other versions
DE10250911A1 (de
Inventor
Bert Braune
Herbert Brunner
Harald JÄGER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE10250911A priority Critical patent/DE10250911B4/de
Publication of DE10250911A1 publication Critical patent/DE10250911A1/de
Application granted granted Critical
Publication of DE10250911B4 publication Critical patent/DE10250911B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

Verfahren zur Herstellung einer Umhüllung und/oder zumindest eines Teiles eines Gehäuses eines optoelektronischen Bauelements, gekennzeichnet durch die Verfahrensschritte:
(a) Bereitstellen zumindest eines Halbleiterchips (1) des optoelektronischen Bauelements, der auf einem Trägersubstrat (2) angeordnet ist und mit zwei elektrischen Anschlüssen (3) für das Bauelement elektrisch verbunden ist,
(b) Auflegen einer Schablone (4) auf das Trägersubstrat (2), in der eine Vielzahl der Form der herzustellenden Umhüllungen entsprechende Aussparungen (7) vorhanden sind, derart, dass jede Aussparung (7) relativ zu einem Halbleiterchip (1) justiert ist,
(c) Auffüllen der Aussparungen (7) mit einer Umhüllungsmasse (8) mittels eines Druckprozesses,
(d) Entfernen der Schablone (4),
wobei
– die Umhüllungsmasse (8) vor dem Entfernen der Schablone (4) in einem Vorhärtschritt zumindest ausreichend ausgehärtet wird, dass die Umhüllungsmasse (8) nicht oder nur wenig verläuft, und
– die Umhüllungsmasse (8) nach dem Entfernen der Schablone (4) vollständig ausgehärtet wird.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer Umhüllung und/oder zumindest eines Teiles eines Gehäuses eines optoelektronischen Bauelements, insbesondere einer oberflächenmontierbaren Miniatur-Lumineszenz- und/oder Photo-Diode.
  • Die Druckschrift US 6,019,932 A beschreibt ein Verfahren zum Versiegeln elektronischer Bauteile, die auf ein Substrat aufgebracht sind, mittels eines Siebdruckverfahrens unter Vakuumsbedingungen. Dabei kommt ein erster Siebdruckprozess zum Einsatz, bei dem Vertiefungen auf dem Substrat mit Siegellack gefüllt werden. Gefolgt von einem zweiten Verfahrensschritt, bei dem der Druck in der Vakuumskammer weiter abgesenkt wird, um ein Eindringen des Siegellacks in die Vertiefungen des Substrats zu gewährleisten. Es folgt ein weiterer Siebdruckprozess, um die elektronischen Bauteile zur Gänze mit Siegellack zu bedecken.
  • In der Druckschrift DD 256 020 A1 ist ein Siebdruckverfahren für die Herstellung einer Sekundärpassivierung von elektronischen Bauteilen beschrieben, bei dem das Sekundärpassivierungsmaterial mit einem Sieb, unter dem ein flexibler Rahmen befestigt ist, gedruckt wird.
  • Die Druckschrift EP 1 120 823 A2 befasst sich mit einem Substrat für ein Halbleiterbauelement. Auf einer Basis des Substrats, die von einem Rahmen aus dem Substratmaterial umgeben ist, sind Halbleiterelemente angeordnet. Auf dem Substrat wird mittels Druckens eine Verkapselung aufgebracht.
  • Bislang werden optoelektronische Bauelemente wie LEDs, LED-Arrays, Lumineszenz- und Photo-Dioden üblicherweise durch Spritzpressen mit einer klaren Preßmasse oder Vergießen mit einer Vergussmasse umhüllt. Das Bauelement wird dabei samt seinem Halbleiterchip und elektrischen Anschlüssen vollständig mit der Preß- oder Vergussmasse bedeckt.
  • Ein durch Gießen oder Spritzgießen eingekapselter Halbleiterkörper ist in der Druckschrift DE 100 08 203 A1 beschrieben. Weiterhin ist in der Druckschrift US 5,353,498 A ein Verfahren zur Herstellung eines integrierten Schaltkreismoduls dargestellt, bei dem um die Halbleiterchips eine Gießform positioniert wird.
  • Beim Spritzpressen wird eine Preßmasse in eine geschlossene Form unter Druck gepreßt oder eingespritzt. Dabei kann die Entstehung von Gasblasen in der Preßmasse Probleme mit sich bringen. Gasblasen entstehen beim Spritz- oder Preßverfahren häufig, weil das in der Form vorhandene Gas während des Spritzens bzw. Pressens teilweise in der Preßmasse eingeschlossen wird.
  • Auch beim Gießen der Umhüllung besteht die Gefahr einer Ausbildung von Gasblasen. Aus der US 4,843,280 ist ein Vergießen von Bauelementen bekannt, bei dem nach dem Gießen der Umhüllung die Vergussmasse entlüftet wird, um eventuelle Gasblasen zu beseitigen. Dabei wird das ganze Substrat, auf dem mehrere LEDs angeordnet und elektrisch angeschlossen sind, mit einer Vergussmasse vergossen, bis auch die Bonddrähte bedeckt sind. Zum Entlüften wird die Vergussmasse in eine Anlage eingebracht, die unter Unterdruck steht. Nachdem die Vergussmasse ausgehärtet ist und die Kontaktstellen der LEDs mit einer Lötschicht beschichtet wurden, wird das Substrat samt Vergussmasse durch Sägen in Streifen aufgetrennt. Die Streifen werden dann je nach gewünschter Anzahl von LEDs in einem Modul weiter durch Sägen aufgetrennt.
  • Neben der Entstehung von Gasblasen ist eine weitere Gefahrenquelle dieses Verfahrens die mechanische Belastung, der die Vergussmasse und damit der Halbleiterchip samt elektrischen Anschlüssen ausgesetzt ist. Das Sägen durch die Vergussmasse kann zur Rissbildung in der Umhüllung oder sogar zum Platzen der Umhüllung führen, was den Halbleiterchip Umgebungseinflüssen und damit möglichen Verunreinigungen aussetzt. Ebenso besteht die Gefahr einer Delamination zwischen Chip und Umhüllung, was zu Helligkeitsverlusten führen kann.
  • Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung einer Umhüllung und/oder zumindest eines Teiles eines Gehäuses eines optoelektronischen Bauelements der eingangs genannten Art anzugeben, das ohne großen technischen Aufwand zu einer Umhüllung bzw. einem Gehäuse guter Qualität und hoher Zuverlässigkeit führt.
  • Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst. Die Unteransprüche 2 bis 13 geben vorteilhafte Ausführungsformen und Weiterbildungen des Herstellungsverfahrens an.
  • Demgemäß weist ein solches Verfahren zum Herstellen einer Umhüllung und/oder zumindest eines Teiles eines Gehäuses eines optoelektronischen Bauelements im wesentlichen folgende Verfahrensschritte auf:
    • (a) Bereitstellen zumindest eines optoelektronischen Bauelements mit mindestens einem Halbleiterchip, der auf einem Trägersubstrat angeordnet ist, und zwei elektrischen Anschlüssen für das Bauelement,
    • (b) Auflegen einer Schablone auf dem Trägersubstrat, in der der Form der herzustellenden Umhüllung entsprechende Aussparungen vorhanden sind, so dass jede Aussparung relativ zu einem Halbleiterchip justiert ist,
    • (c) Auffüllen der Aussparungen mit einer Umhüllungsmasse, insbesondere einer Vergussmasse, auf dem Trägersubstrat mittels eines Druckprozesses, insbesondere eines Siebdruckprozesses, wobei die Umhüllungsmasse auf die Schablone aufgebracht wird und mit Hilfe eines Rakels in die Aussparungen verteilt wird,
    • (d) Entfernen der Schablone.
  • Vor dem Entfernen der Schablone wird in einem Vorhärtschritt die Umhüllungsmasse zumindest ausreichend ausgehärtet, dass die Umhüllungsmasse nicht oder nur wenig verläuft. Nach dem Entfernen der Schablone wird die Umhüllungsmasse vollständig ausgehärtet.
  • Im folgenden wird unter dem Begriff Umhüllung eine Umhüllung und/oder zumindest ein Teil eines Gehäuses des optoelektronischen Bauelements verstanden. Eine solche Umhüllung kann das Gehäuse des Bauelements ergänzen oder, falls kein Gehäuse vorhanden ist oder ein vorhandenes Gehäuses später entfernt wird, ein komplettes Gehäuse ausbilden.
  • Ein Verfahren gemäß der Erfindung verringert vorteilhafterweise die mechanische Belastung der Umhüllung bzw. des Gehäuses und damit des gesamten Bauelements beim späteren mechanischen Auftrennen der Umhüllung bzw. des Gehäuses. Dies führt zu einer verringerten Gefahr einer Schädigung des Bauelements bei diesem Prozessschritt.
  • Alternativ könnte das Aushärten der Vergussmasse entfallen, wenn ein ausreichend thixotropes Material verwendet wird. Ein thixotropes Material zeigt unter Scherbelastung und insbesondere beim Siebdrucken eine geringere Viskosität als wenn es sich unbelastet in den einzelnen Aussparungen befindet. Die Schablone kann dann ohne Weiterbehandlung der Vergussmasse und gänzlich ohne oder unter nur geringem Verlaufen der Vergussmasse entfernt werden. Dies spart Herstellungszeit und damit Herstellungskosten.
  • Vorteilhafterweise können durch das erfindungsgemäße Verfahren auch größere LED-Arrays hergestellt werden, ohne dass schwerwiegende Probleme durch einen großen Schwindungsfaktor maßgebend werden. Ein Schwinden der Vergussmasse würde die Gefahr einer Beeinträchtigung der in der Vergussmasse eingebetteten Halbleiterchips und/oder Bonddrähte erhöhen.
  • Der Schwund ist prozentual zu den Dimensionen der Umhüllungsmasse, d. h. eine größere Menge Umhüllungsmasse zeigt einen größeren absoluten Schwund als eine kleinere Menge an Umhüllungsmasse. Da erfindungsgemäß alle Halbleiterchips sogar beim Array einzeln umhüllt werden können, ist die durch die Umhüllungsmasse gebildete Umhüllung hier kleiner als wenn ein LED-Array mit einer einzigen großen Umhüllung hergestellt wird. Die absolute, durch das Schwinden erzeugte Kraft auf das Bauelement ist bei einer kleineren Umhüllungsgröße geringer als bei einer größeren. Daher ist es wahrscheinlicher, dass die durch das Schwinden erzeugte Kraft bei größeren Umhüllungen eher und öfter zur Beeinträchtigung der Halbleiterchips und/oder Bonddrähte führt als bei kleineren. Neben der Gefahr einer Schädigung kann ein Array mit einer größervolumigen Umhüllung, die eine Mehrzahl von Chips umschließt, zu einer Verwölbung oder zu einem Verziehen des Arrays führen, was beim späteren Trennen der Bauelemente zu Problemen führen kann und beispielsweise beim Trennen, z. B. durch Sägen, größere Toleranzen erfordert.
  • In einer weiteren Ausführungsform der Erfindung werden zwei oder mehrere Halbleiterchips in einer Umhüllung mittels des erfindungsgemäßen Verfahren umhüllt. Die Aussparungen der Schablone sind hier dann entsprechend groß ausgebildet und werden auf die zwei oder mehreren Halbleiterchips justiert.
  • Die Schablone ist vorzugsweise so auf die Halbleiterchips justiert, dass die Halbleiterchips sich bei aufgelegter Schablone vollständig innerhalb der jeweiligen Aussparung befinden und die Seitenwände der Aussparung nicht berühren.
  • Die oben beschriebene problembehaftete Wirkung des Schwindens spielt allerdings eine größere Rolle, wenn die Anzahl von Halbleiterchips, die in einer einzigen gemeinsamen Umhüllung vorgesehen sind, steigt.
  • Günstigerweise können beim Siebdruckprozeß Umhüllungsmaterialien bzw. Vergußmassen verwendet werden, die geringer schwinden als die Materialien, die herkömmlicherweise für das Spritzverfahren verwendet werden.
  • In einer bevorzugten Ausführungsform wird ein Leiterrahmen (ein sogenannter Leadframe) bzw. eine strukturierte Leiterplatine als Trägersubstrat verwendet. Bei einer anderen bevorzugten Ausführungsform ist das Trägersubstrat eine einseitig oder zweiseitig mit elektrischen Leiterbahnen, insbesondere metallischen Leiterbahnen, versehene flexible oder starre Folie. Solche Folien sind beispielsweise in den deutschen Patentanmeldungen DE 10228634 A1 , DE 10237084 A1 und DE 10243247 A1 beschrieben.
  • In einer weiteren Ausführungsform wird eine Schablone verwendet, deren Aussparungen einen Unterschnitt aufweisen, so dass die Öffnung der Aussparung auf der vom Trägersubstrat abgewandten Schablonen-Oberfläche kleiner ist als die Öffnung der zum Trägersubstrat hingewandte Schablonen-Oberfläche.
  • Vorzugsweise wird ein optisch transparentes oder transluszentes Material als Umhüllungsmasse verwendet.
  • Zweckmäßigerweise wird eine Umhüllungsmasse verwendet, die ausgehärtet werden kann.
  • In einer weiteren bevorzugten Ausführungsform wird eine Umhüllungsmasse verwendet, die Lumineszenzkonverterstoff enthält, der zumindest einen Teil der vom Halbleiterchip emittierten elektromagnetischen Strahlung in elektromagnetische Strahlung anderer Wellenlänge umwandelt. Solche Lumineszenzkonverterstoffe (Leuchtstoffe) wie auch mögliche Reaktionsharze für die Umhüllungsmasse sind beispielsweise in der WO 98/12757 A1 beschrieben.
  • In einer weiteren Ausführungsform wird ein am äußeren Rand des Trägersubstrates aufsitzender Rahmen verwendet, um das Verlaufen der Umhüllungsmasse nach der Entfernung der Schablone zu verhindern. Dies ist insbesondere hilfreich, wenn die Aussparungen der Schablone und damit die dadurch erzeugten Umhüllungen besonderes groß sind.
  • Das erfindungsgemäße Verfahren läßt sich nicht nur vorteilhaft für die Herstellung der Umhüllung eines optoelektronischen Bauelements einsetzen, sondern ist auch überall dort anwendbar, wo die Umhüllung von Chips notwendig oder vorteilhaft sind.
  • Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen des Verfahrens ergeben sich aus der nachfolgenden Beschreibung von drei Ausführungsbeispielen in Verbindung mit den 1a bis 2b.
  • Es zeigen:
  • 1a bis 1f eine schematische Darstellung eines Verfahrensablaufs nach einem ersten Ausführungsbeispiel; und
  • 2a und 2b eine schematische Darstellung eines Teils eines Verfahrensablaufs nach einem zweiten Ausführungsbeispiel.
  • Bei dem Verfahren gemäß den 1a bis 1g wird eine Mehrzahl von Halbleiterchips 1, die auf einem Trägersubstrat 2 befestigt sind bereitgestellt (1a).
  • Als Trägersubstrat 2 wird beispielsweise eine strukturierte Leiterplatte verwendet, die aus einem Hartfasergewebe (z. B. FR4) besteht und mit Leiterbahnen (nicht dargestellt) versehen ist. Die Halbleiterchips 1 sind durch zwei Anschlüsse 3 (zweiter Anschluß nicht dargestellt) elektrisch an die Leiterbahnen angeschlossen. Andere Trägersubstrate 2 wie ein Leadframe, ein PCB (printed circuit board) oder ein mit Leiterbahnen versehenes flexibles Substrat (zum Beispiel Flexboard), wie es beispielsweise aus der Chipkartenfertigung bekannt ist, können auch verwendet werden.
  • Die 1b und 1c zeigen schematisch eine Draufsicht und eine Schnittansicht des bestückten Trägersubstrates 1, nachdem eine Schablone 4 auf dem Trägersubstrat 2 aufgelegt wurde. Die Schablone 4 weist mehrere Aussparungen 7 auf. Beim Auflegen werden die Aussparungen 7 zu jeweils einem Halbleiterchip so justiert, dass die Schablone 4 den zugehörigen Halbleiterchip 1 nicht berührt. Die Aussparungen 7 können auch so gebildet werden, dass sie jeweils relativ zu zwei oder mehr Halbleiterchips 1 justiert werden können.
  • Die aufgelegte Schablone 4 steht vorzugsweise an einer Kante des Trägersubstrats 2 seitlich über. Hier ist die Kontur der Schablone 4 größer als die des Trägersubstrats 2. Die Schablone 4 ist beispielsweise 0,5 mm dick, wenn die zu umhüllenden Halbleiterchips 1 eine Höhe von beispielsweise 0,2 mm aufweisen. Die Aussparungen 7 sind von der Draufsicht her beispielsweise viereckig mit Abmessungen von 1 mm × 0,6 mm. Die Aussparungen 7 können auch andere Formen wie einen Kreis und/oder andere Dimensionen aufweisen. Die Schablone 4 besteht beispielsweise aus einem Metall wie etwa Stahl. Andere Materialien wie Kunststoff können ebenfalls für die Schablone verwendet werden. Die Aussparungen 7 in der Schablone 4 können durch Bohren, Erodieren, Photolithographie oder ein anderes bekanntes Verfahren gebildet werden. Für die Herstellung von kleinen Aussparungen 7 ist die Photolithographie besonders geeignet.
  • Die Halbleiterchips 1 sind beispielsweise in mehreren parallelen Reihen angeordnet, in denen die Halbleiterchips 1 hier ca. 2 mm voneinander beabstandet sind. Die Reihen sind beispielsweise 1,5 mm voneinander beabstandet.
  • 1d zeigt ausschnittsweise eine vergrößerte Darstellung des in 1c dargestellten Verfahrensstadiums. Die eine Aussparung 7 begrenzenden Seitenflächen der Schablone 4 weisen einen Unterschnitt auf, so dass die Öffnung in der vom Trägersubstrat 2 abgewandten Schablonen-Oberfläche 6 kleiner ist als die in der dem Trägersubstrat 2 zugewandten Schablonen-Oberfläche 5. Diese unterschnittenen Seitenflächen der Schablone 4 schließt einen Winkel α zur Senkrechten ein (vgl. 1d). Der Winkel α ist vorzugsweise ca. 3–10°, bevorzugt etwa 5°. Dieser Unterschnitt der Aussparung 7 vereinfacht die Trennung der Schablone von der später zu füllenden Vergussmasse 8.
  • Eine Vergussmasse 8 wird durch Siebdrucken mit Hilfe eines Rakels in die Aussparungen 7 eingebracht (1e). Die Vergussmasse 8 bedeckt die Halbleiterchips 1 samt den elektrischen Anschlüssen 3 vollständig.
  • Die Vergussmasse 8 besteht beispielsweise aus Epoxidharz. Andere Materialien für die Umhüllungsmasse, wie Silikon oder PMMA, oder Mischungen aus den vorgenannten Materialien, können ebenfalls als Vergussmasse 8 verwendet werden.
  • Die Höhe der aus Vergussmasse 8 bestehenden Umhüllung entspricht beim Siebdrucken höchstens der Dicke der Schablone 4. Daher kann auf diese Weise sehr einfach und relativ präzise sichergestellt werden, dass die Halbleiterchips 1 und die elektrischen Anschlüsse 3 vollständig mit Vergussmasse 8 bedeckt werden.
  • Je nach der Dauer des Siebdruckens der Vergussmasse und des Entfernens der Schablone ist ein teilweises Aushärten der in diesem Beispiel aus Epoxidharz bestehenden Vergussmasse 8 nötig. Die Vergussmasse 8 wird vor der Entfernung der Schablone 4 teilweise ausgehärtet, so dass sie nicht mehr oder nur wenig verläuft. So kann die Schablone 4 schneller entfernt werden als die Vergussmasse 8 zur ausreichenden Aushärtung benötigt.
  • Die Vergussmasse 8 kann mittels Temperaturbehandlung, Mikrowellenbehandlung, UV-Strahlung und/oder einer Kombination dieser Härtungsmethoden teilweise oder vollständig ausgehärtet werden. Nachdem die Vergussmasse 8 genügend ausgehärtet wird, dass sie nicht oder kaum verläuft, wird die Schablone 4 entfernt. Die Schablone 4 kann beispielsweise abgehoben werden. Denkbar ist aber auch ein Auflösen der Schablone mittels eines geeigneten Lösungsmittels.
  • In 1f sind die einzeln umhüllten Halbleiterchips 1 nach der Entfernung der Schablone 4 dargestellt. Je nach Material kann die Vergussmasse 8 anschließend vollständig ausgehärtet werden.
  • Alternativ wäre das oben beschriebene Vorhärten nicht nötig, wenn als Vergussmasse 8 ein Material verwendet wird, das nicht ausgehärtet werden kann oder muß. Beispielsweise kann ein thixotropes Material als Vergussmasse 8 verwendet werden. Eine solche Vergussmasse 8 kann ohne weitere Behandlung nach dem Siebdruckprozeß von der Schablone getrennt werden, wenn die Viskosität des Materials ausreichend groß ist, dass die Vergussmasse 8 nach der Entfernung der Schablone 4 nicht oder nur wenig verläuft.
  • Auf den oben beschriebenen Härtungsvorgang kann auch verzichtet werden bei Materialien, die zwar aushärtbar sind, aber die eine kürzere Aushärtungszeit brauchen.
  • Nach der Entfernung der Schablone 4 können einzelne Bauelemente vereinzelt werden. Vorzugsweise wird dazu das Trägersubstrat 2 zwischen den Umhüllungen aufgetrennt. Dies hat den besonderen Vorteil, dass die Umhüllungen während der Vereinzelung von mechanischer Belastung weitgehend verschont bleiben. Bei einer Vereinzelung mittels Durchtrennen der Umhüllung wäre die Umhüllung samt Halbleiterchips 1 und elektrischen Anschlüssen 3 der mechanischen Belastung, die beispielsweise aufgrund des Sägens entsteht, ausgesetzt. Da diese zusätzliche Belastung den Bauelementen bei einem erfindungsgemäßen Verfahren erspart wird, ist die Gefahr einer Beeinträchtigung der Funktion und/oder Zuverlässigkeit derart hergestellter Bauelemente verringert.
  • Mit dem erfindungsgemäßen Verfahren können vorteilhafterweise auf einfache Weise Bauelementfelder (Arrays) gebildet werden, deren Halbleiterchips im Wesentlichen gleichzeitig einzeln umhüllt sind, das heißt bei denen die Chipumhüllungen verschiedener Chips oder verschiedener Chipgruppen voneinander getrennt sind. Im Vergleich zu herkömmlichen Arrays, die flächenhaft umhüllt werden, hat dies den Vorteil, dass nur geringe auf das Schwinden zurückzuführende Spannungen in der Vergussmasse bzw. Umhüllung vorhanden sind, da die Umhüllungen sehr klein sind und die Halbleiterchips einzeln umhüllt sind.
  • In einem weiteren Ausführungsbeispiel wird im Unterschied zum vorgenannten Ausführungsbeispiel eine Vergussmasse 8 verwendet, die einen Lumineszenzkonverterstoff, beispielsweise YAG:Ce oder einen anderer Granat-Leuchtstoff, enthält (vergleiche 2a). Beispielsweise wandelt der Lumineszenzkonverterstoff kurzwelliges Licht in sichtbares Licht um und ist beispielsweise in einer Matrix aus Epoxidharz verteilt.
  • Wie bereits beim vorigen Beispiel beschrieben, kann die Vergussmasse 8 je nach Viskosität oder Aushärtbarkeit der den Lumineszenzkonverterstoff tragenden Matrix vor der Entfernung der Schablone 4 zumindest teilweise ausgehärtet werden. Eine vollständige Aushärtung kann nach der Entfernung der Schablone 4 erfolgen.
  • Nach der Entfernung der Schablone 4 können die Bauelemente je nach gewünschter Größe durch herkömmliche Methoden wie Sägen, Laserschneiden vereinzelt werden.
  • In einem weiteren Ausführungsbeispiel können größere Flächen des Trägersubstrats 2 mit entsprechend größeren Aussparungen 7 in der Schablone 4 durch den Siebdruckprozeß bedeckt werden. Bei solchen größeren Umhüllungen kann die Schablone 4 nach dem Siebdruckprozeß entfernt werden und durch einen Rahmen am Rand des Trägersubstrates 2 ersetzt werden, um das Verlaufen der Vergussmasse zu verhindern. Dadurch wird die Schablone für eine kürzere Zeit benötigt und steht wieder für das Siebdrucken auf weiteren Trägersubstraten 2 zur Verfügung. Dies spart Herstellungszeit und benötigt weniger Schablonen für die Herstellung und spart daher Herstellungskosten.

Claims (13)

  1. Verfahren zur Herstellung einer Umhüllung und/oder zumindest eines Teiles eines Gehäuses eines optoelektronischen Bauelements, gekennzeichnet durch die Verfahrensschritte: (a) Bereitstellen zumindest eines Halbleiterchips (1) des optoelektronischen Bauelements, der auf einem Trägersubstrat (2) angeordnet ist und mit zwei elektrischen Anschlüssen (3) für das Bauelement elektrisch verbunden ist, (b) Auflegen einer Schablone (4) auf das Trägersubstrat (2), in der eine Vielzahl der Form der herzustellenden Umhüllungen entsprechende Aussparungen (7) vorhanden sind, derart, dass jede Aussparung (7) relativ zu einem Halbleiterchip (1) justiert ist, (c) Auffüllen der Aussparungen (7) mit einer Umhüllungsmasse (8) mittels eines Druckprozesses, (d) Entfernen der Schablone (4), wobei – die Umhüllungsmasse (8) vor dem Entfernen der Schablone (4) in einem Vorhärtschritt zumindest ausreichend ausgehärtet wird, dass die Umhüllungsmasse (8) nicht oder nur wenig verläuft, und – die Umhüllungsmasse (8) nach dem Entfernen der Schablone (4) vollständig ausgehärtet wird.
  2. Verfahren nach Anspruch 1, bei dem: – gemäß Verfahrensschritt (a) eine Mehrzahl von Halbleiterchips (1) auf einem Trägersubstrat (2) bereitgestellt wird, und – die in Verfahrensschritt (b) verwendete Schablone (4) der Anzahl der Halbleiterchips (1) entsprechend mehrere Aussparungen (7) aufweist.
  3. Verfahren nach Anspruch 1 oder 2, bei dem gemäß Verfahrensschritt (c) die Umhüllungsmasse (8) auf die Schablone (4) aufgebracht und mit Hilfe eines Rakels in die Aussparungen (7) eingebracht wird.
  4. Verfahren nach einem der vorherigen Ansprüche, bei dem im Verfahrensschritt (c) die Aussparungen (7) mit der Vergussmasse (8) so aufgefüllt werden, dass die elektrischen Anschlüsse (3) mittels der Vergussmasse (8) abgedichtet sind.
  5. Verfahren nach einem der vorherigen Ansprüche, bei dem jede Aussparung (7) der Schablone (4) mit einem Unterschnitt gebildet ist, derart dass jeweils die vom Trägersubstrat (2) abgewandte Öffnung der Aussparung kleiner ist als die zum Trägersubstrat hin gewandte Öffnung der Aussparung.
  6. Verfahren nach einem der vorherigen Ansprüche, bei dem das Trägersubstrat (2) durch einen Leiterrahmen gebildet wird.
  7. Verfahren nach einem der Ansprüche 1 bis 5, bei dem eine mit Leiterbahnen versehene starre oder flexible Trägerplatte (2) verwendet wird.
  8. Verfahren nach einem der vorherigen Ansprüche, bei dem nach dem Verfahrensschritt (d) die Bauelemente mittels Durchtrennen des Trägersubstrats (2) so vereinzelt werden, dass mehrere Einzelbauelemente mit einem oder mehreren Halbleiterchips (1) gebildet werden.
  9. Verfahren nach einem der vorherigen Ansprüche, bei dem der oder die Halbleiterchips strahlungsempfangende und/oder strahlungsemittierende Halbleiterchips sind, und ein optisch transparentes oder transluzentes Material als Umhüllungsmasse (8) verwendet wird.
  10. Verfahren nach einem der vorherigen Ansprüche, bei dem die Umhüllungsmasse (8) Lumineszenzkonverterstoff enthält.
  11. Verfahren nach einem der vorherigen Ansprüche, bei dem die Umhüllungsmasse (8) thermisch, mittels Mikrowellen, mittels UV-Strahlung und/oder durch eine Kombination dieser Härtungsmethoden ausgehärtet wird.
  12. Verfahren nach einem der vorherigen Ansprüche, bei dem nach dem Verfahrensschritt (d) ein Rahmen am äußeren Rand des Trägersubstrats (2) eingesetzt wird, um das Verlaufen der Umhüllungsmasse (8) zu verhindern.
  13. Verfahren nach einem der vorherigen Ansprüche, bei dem gemäß dem Verfahrensschritt (b) jede Aussparung (7) relativ zu zwei oder mehreren Halbleiterchips (1) justiert ist, so dass nach dem Verfahrensschritt (d) entsprechend zwei oder mehrere Halbleiterchips (1) sich innerhalb einer gemeinsamen, durch die Umhüllungsmasse (8) gebildeten Umhüllung befinden.
DE10250911A 2002-10-31 2002-10-31 Verfahren zur Herstellung einer Umhüllung und/oder zumindest eines Teiles eines Gehäuses eines optoelektronischen Bauelements Expired - Lifetime DE10250911B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10250911A DE10250911B4 (de) 2002-10-31 2002-10-31 Verfahren zur Herstellung einer Umhüllung und/oder zumindest eines Teiles eines Gehäuses eines optoelektronischen Bauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10250911A DE10250911B4 (de) 2002-10-31 2002-10-31 Verfahren zur Herstellung einer Umhüllung und/oder zumindest eines Teiles eines Gehäuses eines optoelektronischen Bauelements

Publications (2)

Publication Number Publication Date
DE10250911A1 DE10250911A1 (de) 2004-06-03
DE10250911B4 true DE10250911B4 (de) 2009-08-27

Family

ID=32239937

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10250911A Expired - Lifetime DE10250911B4 (de) 2002-10-31 2002-10-31 Verfahren zur Herstellung einer Umhüllung und/oder zumindest eines Teiles eines Gehäuses eines optoelektronischen Bauelements

Country Status (1)

Country Link
DE (1) DE10250911B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007043401A1 (de) * 2007-09-12 2009-03-19 Osram Gesellschaft mit beschränkter Haftung Leuchtvorrichtung und Verfahren zur Herstellung derselben
DE102007053067A1 (de) * 2007-09-26 2009-04-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE102014102293A1 (de) * 2014-02-21 2015-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung optoelektronischer Halbleiterbauteile und optoelektronisches Halbleiterbauteil
DE102016108931A1 (de) 2016-05-13 2017-11-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD256020A1 (de) * 1986-11-10 1988-04-20 Univ Dresden Tech Verfahren zur sekundaerpassivierung von halbleiterbauelementen
US4843280A (en) * 1988-01-15 1989-06-27 Siemens Corporate Research & Support, Inc. A modular surface mount component for an electrical device or led's
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
WO1998012757A1 (de) * 1996-09-20 1998-03-26 Siemens Aktiengesellschaft Wellenlängenkonvertierende vergussmasse, deren verwendung und verfahren zu deren herstellung
US6019932A (en) * 1997-07-18 2000-02-01 Toray Engineering Co., Ltd. Method of sealing electronic parts with a resin
EP1120823A2 (de) * 2000-01-28 2001-08-01 Nec Corporation Substrat für eine Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10008203A1 (de) * 2000-02-23 2001-08-30 Vishay Semiconductor Gmbh Verfahren zum Herstellen elektronicher Halbleiterbauelemente
DE10228634A1 (de) * 2002-06-26 2004-01-22 Osram Opto Semiconductors Gmbh Oberflächenmontierbare Miniatur-Lumineszenz-und/oder Photo-Diode und Verfahren zu deren Herstellung
DE10237084A1 (de) * 2002-08-05 2004-02-19 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektrischen Leiterrahmens und Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD256020A1 (de) * 1986-11-10 1988-04-20 Univ Dresden Tech Verfahren zur sekundaerpassivierung von halbleiterbauelementen
US4843280A (en) * 1988-01-15 1989-06-27 Siemens Corporate Research & Support, Inc. A modular surface mount component for an electrical device or led's
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
WO1998012757A1 (de) * 1996-09-20 1998-03-26 Siemens Aktiengesellschaft Wellenlängenkonvertierende vergussmasse, deren verwendung und verfahren zu deren herstellung
US6019932A (en) * 1997-07-18 2000-02-01 Toray Engineering Co., Ltd. Method of sealing electronic parts with a resin
EP1120823A2 (de) * 2000-01-28 2001-08-01 Nec Corporation Substrat für eine Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10008203A1 (de) * 2000-02-23 2001-08-30 Vishay Semiconductor Gmbh Verfahren zum Herstellen elektronicher Halbleiterbauelemente
DE10228634A1 (de) * 2002-06-26 2004-01-22 Osram Opto Semiconductors Gmbh Oberflächenmontierbare Miniatur-Lumineszenz-und/oder Photo-Diode und Verfahren zu deren Herstellung
DE10237084A1 (de) * 2002-08-05 2004-02-19 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektrischen Leiterrahmens und Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements

Also Published As

Publication number Publication date
DE10250911A1 (de) 2004-06-03

Similar Documents

Publication Publication Date Title
DE69518793T2 (de) Herstellungsverfahren für eine Halbleitervorrichtung
DE10355065B4 (de) Verfahren zum Vergießen mit Harz sowie Harzmaterial für das Verfahren
DE10306557A1 (de) Verfahren zum Herstellen eines elektrischen Leiterrahmens, Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements und Leiterrahmenstreifen
DE102008008057A1 (de) Verfahren zur Herstellung von in Kompaktgehäusen untergebrachten Lichtemissionsvorrichtungen mit mehreren optischen Elementen durch Formpressen
DE102008008058A1 (de) Verfahren zur Herstellung von in Kompaktgehäusen untergebrachten Lichtemissionsvorrichtungen mit vorderseitigen Kontakten durch Formpressen
DE112017005112B4 (de) Sensor und Verfahren zum Hertsellen von Sensoren
DE112014004347B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
EP2583318A1 (de) Oberflächenmontierbares optoelektronisches bauelement und verfahren zur herstellung eines oberflächenmontierbaren optoelektronischen bauelements
DE112017005097B4 (de) Herstellung von sensoren
DE102014118462A1 (de) Semiflexible Leiterplatte mit eingebetteter Komponente
WO2017046257A1 (de) Optoelektronisches bauelement
WO2004015769A1 (de) Verfahren zum herstellen eines elektrischen leiterrahmens, verfahren zum herstellen eines oberflächenmontierbaren halbleiterbauelements und leiterrahmenstreifen
DE102014113844B4 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE10250911B4 (de) Verfahren zur Herstellung einer Umhüllung und/oder zumindest eines Teiles eines Gehäuses eines optoelektronischen Bauelements
EP2982226B1 (de) Verfahren zum herstellen eines leiterplattenelements
DE102018112332A1 (de) Bauteil und verfahren zur herstellung eines bauteils
DE19627543B9 (de) Multi-Layer-Substrat sowie Verfahren zu seiner Herstellung
WO2017194620A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE4401588C2 (de) Verfahren zum Verkappen eines Chipkarten-Moduls und Chipkarten-Modul
WO2018172276A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE10153615C1 (de) Verfahren zur Herstellung von elektronischen Bauteilen
DE102018104381A1 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
DE102014112818A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE19640006B4 (de) Verfahren zum Herstellen eines elektronischen Bauelements
DE102019110818B4 (de) Verfahren zur herstellung eines schutzfilms auf mindestens einem elektronischen modul hintergrund

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right