JP3415144B2 - エポキシ／ポリイミド共重合体ブレンド誘電体およびこれを用いた多層回路 - Google Patents

エポキシ／ポリイミド共重合体ブレンド誘電体およびこれを用いた多層回路

Info

Publication number
JP3415144B2
JP3415144B2 JP31447490A JP31447490A JP3415144B2 JP 3415144 B2 JP3415144 B2 JP 3415144B2 JP 31447490 A JP31447490 A JP 31447490A JP 31447490 A JP31447490 A JP 31447490A JP 3415144 B2 JP3415144 B2 JP 3415144B2
Authority
JP
Japan
Prior art keywords
layer
epoxy
dielectric layer
metallization
polyimide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31447490A
Other languages
English (en)
Other versions
JPH03203119A (ja
Inventor
ロバート・ジョン・ウォナロウスキ
チャールス・ウィリアム・エイチェルバーガー
Original Assignee
ロックヒード マーティン コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ロックヒード マーティン コーポレーション filed Critical ロックヒード マーティン コーポレーション
Publication of JPH03203119A publication Critical patent/JPH03203119A/ja
Application granted granted Critical
Publication of JP3415144B2 publication Critical patent/JP3415144B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/10—Block- or graft-copolymers containing polysiloxane sequences
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L79/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen with or without oxygen or carbon only, not provided for in groups C08L61/00 - C08L77/00
    • C08L79/04—Polycondensates having nitrogen-containing heterocyclic rings in the main chain; Polyhydrazides; Polyamide acids or similar polyimide precursors
    • C08L79/08—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Epoxy Resins (AREA)
  • Organic Insulating Materials (AREA)

Description

【発明の詳細な説明】 技術分野 この発明は、誘電体の分野に関し、特に、多層導体構
造の形成に用いるのに特に適当な誘電体の分野に関す
る。
発明の背景 高密度相互接続（HDI）構造、その製造方法、および
製造装置は、下記の米国特許および特許出願に開示され
ている。
アイチェルバーガー（C.W.Eichelberger）らの米国特
許第4,783,695号「マルチチップ集積回路実装構造およ
び方法」、 アイチェルバーガーらの米国特許第4,835,704号「高
密度相互接続を形成する適合性リソグラフィシステ
ム」、 アイチェルバーガーらの米国特許第4,714,516号「多
数の電子回路チップを実装するためにポリマー誘電体に
ビアホールを形成する方法」、 ウォジュナロウスキー（R.J.Wojnarowski）らの米国
特許第4,780,177号「新規なレジストのエキシマレーザ
によるパターニング」、 ウォジュナロウスキーらの米国特許出願第249,927号
（1989年９月27日出願）「基板に結合した成分を除去す
る方法および装置」、 アイチェルバーガーらの米国特許出願第310,149号（1
989年２月14日出願）「ポリマー材料にビアホールをあ
けるレーザビーム走査方法」、 ウォジュナロウスキーらの米国特許出願第312,798号
（1989年２月21日出願）「高密度相互接続熱可塑性ダイ
結合材料および溶剤によるダイ結合加工」、 アイチェルバーガーらの米国特許出願第283,095号（1
988年12月12日出願）「高密度相互接続回路の簡単な修
理方法」、 コール（H.S.Cole）らの米国特許出願第305,314号（1
989年２月３日出願）「集積回路試験構造および製造方
法」、 アイチェルバーガーらの米国特許出願第250,010号（1
988年９月27日出願）「容量効率の高い高密度相互接
続」、 ウォジュナロウスキーらの米国特許出願第329,478号
（1989年３月28日出願）「高密度相互接続アセンブリに
用いるダイ取付方法」、 コールらの米国特許出願第253,020号（1988年10月４
日出願）「レーザ相互接続方法」、 アイチェルバーガーらの米国特許出願第230,654号（1
988年８月５日出願）「除去できるオーバーレイ層を用
いて電子回路および集積回路チップを試験する方法およ
び構造」、 リュウ（Y.S.Liu）らの米国特許出願第233,965号（19
88年８月８日出願）「集積回路装置に用いる金属パター
ンの直接堆積」、 リュウらの米国特許出願第237,638号（1988年８月23
日出願）「アクチベータのUVレーザでの除去を介して金
属化層をフォトパターニングする方法」、 リュウらの米国特許出願第237,685号（1988年８月25
日出願）「集積回路装置に用いる耐火金属ラインの直接
書き込み」、 アイチェルバーガーらの米国特許出願第240,367号（1
988年８月30日出願）「重合体膜オーバーレイ層を用い
て集積回路チップを実装する方法および装置」、 コールらの米国特許出願第342,153号（1989年４月24
日出願）「電子実装用途にシロキサン−ポリイミドを加
工する方法」、 リュウらの米国特許出願第289,944号（1988年12月27
日出願）「導電性および非導電性基板への選択的電解堆
積」、 ウォジュナロウスキーらの米国特許出願第312,536号
（1989年２月17日出願）「熱硬化フィルムを熱可塑性材
料に結合して結合可能な積層体を形成する方法」、 アイチェルバーガーらの米国特許出願第363,646号（1
989年６月８日出願）「迅速に変更できる設計および独
特な試験性能を有する集積回路実装形状」。これらの米
国特許および特許出願をこの発明の関連技術として挙げ
ておく。
簡単に説明すると、このHDIシステムでは、集積回路
または他の電子装置をそれらの接続パッドを露出させ
て、基板に取り付ける。熱可塑性接着剤としてULTEM
（GE社から市販されているポリエーテルイミド樹脂）の
層を用いて、電子チップおよび基板の上にKAPTON （デ
ュポン社から市販されているポリイミド）の誘電体層を
積層し、この複合誘電体層にビアホール（スルーホー
ル）を、HDI構造の第１金属化層を接続したい各接続パ
ッドと位置合わせ関係で穿孔する。第１金属化層を堆積
し、（パターン状に堆積されていない場合には）パター
ン化し、さらに必要な数の誘電体層および金属化層を最
初の金属化層の上に設層して、構造体を完成する。
この構造体では、誘電体材料に特別な条件が課せられ
る。特に、最終構造体を広い温度範囲にわたって使用で
きるようにするためには、誘電体層の融点が高く、熱安
定性が高くなければならない。誘電体層はまた、そこを
通して異なる金属化層を接続するビアホールを形成する
ために、紫外線によりレーザ除去可能でなければならな
い。HDIシステムでは、通常、0.5−2.0ワットの範囲の
電力の、好ましくは最大電力レベル約1.5ワットのレー
ザビームを１回または多くとも２回通過させることによ
り、レーザ加工（溶融除去、フォトレジスト露光など）
を行う。したがって、誘電体層の特性をレーザ除去可能
と定義する場合、それはこのパワーレベルのレーザビー
ムを１回または２回通過することによりこのような層を
完全に除去できることを意味し、また、レーザ除去可能
でないと定義する場合、それはこのようなレーザビーム
を１回または２回通過しても層が完全には除去されない
ことを意味する。
このような高密度相互接続構造を製造する装置の複雑
さとコストを低減するために、すべてのレーザ加工を単
一周波数で行なうことができれば、１つのレーザしか必
要ないので、好都合であると考えられる。したがって、
レーザ周波数351nmで加工できる材料が好適である。こ
の周波数を選んだのは、Kapton ポリイミド（デュポン
社製）のような望ましい誘電体層の特性に従って、また
この周波数で加工できるフォトレジストが市販されてい
るという事実を考慮したからである。この高密度相互接
続構造では、Kapton をその下の構造体に結合するため
の接着剤層として、GE社から市販されているULTEM ポ
リエーテルイミド樹脂が用いられている。ULTEM 樹脂
は351nmでレーザ除去可能である。ULTEM 樹脂は、その
特定の処方に応じて、217℃近傍またはそれ以上の融点
を有する。このULTEM 高温接着剤層は永久構造に用い
るのに適当である。
（接地またはパワー面層と対比される）信号導体が延
びる金属化層では、次の誘電体層が接触する面積の大部
分は、その金属化層の下側にある先行誘電体層が相手で
ある。
このHDI構造の重要な特徴の一つは、それが修理可能
なことである。この構造を修理するには、この構造を、
第１誘電体層の接着部分として機能する熱可塑性ULTEM
樹脂層の融点または軟化点に加熱する。つぎに、HDI
オーバーレイ構造全体を基板および集積回路チップか
ら、チップやその接続パッドに損傷を与えることなく、
剥離する。その後、欠陥チップを取り外し、交換する。
つぎに、新しいHDIオーバーレイ構造を基板およびチッ
プの上に形成する。このようにして、故障したチップを
取り替え、HDI金属化構造における予定外の短絡や開回
路などのエラーを、健全な電子チップに損傷を与えるこ
となく、修理することができる。このため、欠陥のある
チップや回路接続のエラーがあっても同一構造内の他の
健全なチップが使用不能にならないので、このHDI構造
は高価なチップを多数有する回路に適用することが可能
になる。
この修理可能性に関して、上側の誘電体層が第１誘電
体層のビアホール内の金属化層に、HDIオーバーレイ層
の引きはがし時にチップ上の接点パッドもちぎれること
になるような仕様で、結合しないことが重要である。し
たがって、第１誘電体層のビアホール内に熱硬化材料が
存在することを避けることが必要と考えられる。本明細
書において、「熱可塑性」とは、材料を繰り返し加熱お
よび冷却したとき、材料が実質的に同じ軟化温度を保
ち、その結果、層を流動性かつ除去可能にするために、
層を加熱できる、ことを意味している。また、「熱硬化
性」とは、材料を再加熱したとき、材料が最初に液体ま
たは流体であった温度より著しく高い温度でも、材料が
固体のままであることを意味する。この軟化温度の変化
は、通常、層を形成する重合体内で、著しく高い溶融温
度をもつか、あるいはもはや溶融しない新しい構造を生
成する程度に架橋が生じる結果である。
250℃−350℃のような高温で熱硬化する熱硬化性材料
は、一般に、最初のKapton 層用の接着剤層としてULTE
M 樹脂を用いたHDI構造に用いるには、不適当であると
考えられる。それは、ULTEM が217℃（ULTEM 1000）
または236℃（ULTEM 6000）付近の温度で軟化するから
である。さらに、このような熱硬化性材料はほとんどが
縮合により架橋するので、許容範囲以上の量の水が誘電
体層内に捕捉されることになる。この結果、下側にある
電子チップや金属化層に有害な影響があり、また100℃
以上に加熱する際には、その水が蒸発し、別の誘電体層
を剥離する原因となるので、望ましくない影響が出る。
エポキシは、非縮合反応により硬化するが、後段の誘
電体層として不適当と考えられてきた。それは、エポキ
シが剛固だが脆い性質をもつため、修理の際のHDIオー
バーレイ層を安全にはがすのが困難であり、また隣接す
るエポキシ層間の接着が通常弱いからである。
多層HDI構造を形成する際に遭遇する問題は、熱硬化
材料が、その下側の同じ材料の熱硬化層にうまく接着し
ない傾向があることである。第２層の塗工前に第１層が
完全に架橋し終っている結果として、２つの層間の連結
が不足するからである。熱可塑性材料では、次の層を塗
工するのに用いる溶剤が、通常、前の層を部分的に再溶
解し、これにより接着性は良好になるが、しばしば、不
均一な応力の結果として層の亀裂やひび割れを伴う。前
掲の特許および特許出願の一部に記載されているよう
に、商品名SPI−129およびSPI−135（ハルス・アメリカ
Huls America社製）にて得られる、ジグライム溶剤に配
合されているシロキサン・ポリイミドは、下側のULTEM
接着剤層に亀裂やひび割れを起こさない。したがっ
て、SPI−129は、第１誘電体層に重なり、第１誘電体層
のビアホールを充填する誘電体層として適当な材料とな
る。その理由は、SPI−129と下側のKapton 層およびUL
TEM 層との間に有害な反応が起こらないからであり、
またSPI−129は軟化点が100−150℃付近にある熱可塑性
材料であるからである。残念なことに、SPI−129のみを
多層構造の連続する層の誘電材料として使用すると、難
点に遭遇する。それは、最初のSPI−129層が、次の層の
塗工時に軟化する傾向があり、その結果、溶剤によるひ
び割れ作用とあいまって、最初の層の上の導体がずれる
ことになるからである。
下側のHDI層の上に積層して追加の熱硬化材料／熱可
塑性接着剤層膜（最初のKapton /ULTEM 誘電体層に類
似の）を用いるのは、適切でないことを確かめた。その
理由は、次の層を下側の層に結合するのに積層圧力を加
える結果、これらの下側層内の金属化層がずれる傾向が
あるからである。
前掲の特許および特許出願に開示された高密度相互接
続（HDI）構造は単一の金属化層で作成することができ
るが、システムの電子部品すべてを適切に相互接続する
ために多数の金属化層を用いる必要のある、HDI構造の
作製に適当なシステムも多数ある。したがって、間に金
属化層を介在させて多重の誘電体層を形成するように加
工できる誘電体であって、その積層が、誘電体層および
金属化層にひび割れ、亀裂その他の目に見える問題のな
い、信頼できる高品質な相互接続構造を製造するように
行なうことができる、誘電体が必要とされている。
多層プリント配線板のような多層構造に誘電体層を設
けるのに適当な材料および方法は当業界で多数得られ
る。しかし、これらの材料がHDIに用いるにはいろいろ
な理由で不適当なことを確かめた。第一に、多くの材料
が、イミド化を進行させるのに、250℃以上、好ましく
は350℃以上で１−３時間の硬化を必要とする。これら
の材料の多くには収縮という欠点があり、材料が収縮す
る結果、その材料を適用した基板に過度の応力を加え、
そして多くの場合に、シリコンウェーハをそらせ、直径
４インチ（10.16cm）のウェーハの場合深さが40ミル
（0.102mm）にも及ぶカップ状にそらせる。さらに、各
層を次の層を塗工する前に完全に硬化させると、層間接
着が弱くなり、しばしば層剥離が生じる。各層を、次の
層を設層する前に完全に硬化することなくこれらの材料
を加工しようとすると、第２のあるいはそれ以降の層に
ひび割れや亀裂が生じる。
溶剤ひび割れ（クレージング）は、特定の重合体材料
の多重層を形成する際に起こる問題として認識されてい
る。このひび割れは、少なくとも部分的には、溶剤が先
行層の上表面を部分的に再溶解するせいである。スパッ
タリング、反応性イオンエッチング、イオンミリングな
ど、HDIプロセスでおこなわれる多くの加工工程は、こ
れらの層の表面を、亀裂およびひび割れ問題を悪化する
方向へ増感する。他の使用可能な材料は351nmでレーザ
穿孔できず、得られる誘電体層が薄すぎたり、加工温度
が高すぎたりする。別の問題として、アミン硬化剤は、
アルミニウム金属化層に悪影響をなすので、アルミニウ
ム金属化層を有する構造体には使用できない。熱硬化性
材料であるエポキシ類は使用が困難であり、一方、ポリ
エステル、アクリルおよびウレタンは、それぞれの破損
の仕方や、一般に125℃を越えた温度で安定状態を保て
ないことから、不適当である。
以上の説明はGE社の高密度相互接続（HDI）構造体に
焦点をあてて行ったが、当業者には、これらの同じ問題
の多くが多層プリント回路板技術に当てはまることが理
解できるであろう。多層プリント回路板技術における多
数のこれらの問題に対しては解決策がたてられている。
しかし、これらの解決策はHDI構造体に適用できない。
その理由は、プリント回路板技術では、温度単独で考え
ても十分高い温度を使用したり、露出時間と合わせると
十分高い温度を使用するため、HDI構造体の構成要素に
許容できないほどの劣化が生じるからである。これらの
劣化の生じるHDI構造体の構成要素とは、HDI構造により
相互接続された集積回路およびHDI構造体に用いられた
他の材料である。これらの問題に対するプリント回路板
技術の他の解決策も、HDI構造体が修理不能になるの
で、やはりHDI構造体には適用できない。
金属化層がずれたりする傾向がなく、構造体の最高作
動温度を低下することがなく、しかも誘電体層のいずれ
にも亀裂やひび割れを生じることなく、多数の誘電体層
を積層することのできる、誘電組成物および構造体が求
められている。
発明の目的 したがって、この発明の第一の目的は、多層相互接続
構造体の後続の誘電体層として用いるのに必要な特性を
有する誘電体を提供することにある。
この発明の別の目的は、HDI構造体における多くの従
来の材料に見られた、接着不良、亀裂、ひび割れおよび
下層の変形といった問題を避けて、連続する誘電体層を
形成する方法を提供することにある。
この発明の他の目的は、HDI構造体に連続する誘電体
層として用いるのに必要な特性を有する、架橋可能なエ
ポキシとポリイミドとの共重合体ブレンドである誘電体
を提供することにある。
この発明のさらに他の目的は、種々広範な基板および
構造体の上に適合性誘電オーバーレイ層を形成するのに
適当なエポキシとポリイミドとの共重合体ブレンドの形
態の原料液を提供することにある。
この発明のさらに他の目的は、架橋したエポキシとポ
リイミドとの共重合体ブレンドである固体誘電体層を提
供することにある。
この発明のさらに他の目的は、架橋性エポキシと実質
的に反応済の（完全に反応済を含む）ポリイミドとの共
重合体ブレンドを基板に被覆し、溶剤を除去し、エポキ
シを硬化して、純粋なエポキシより柔軟で、脆くない熱
硬化層を形成する、誘電体層の形成方法を提供すること
にある。
この発明のさらに他の目的は、エポキシ／ポリイミド
共重合体ブレンド（１種以上のエポキシと１種以上のポ
リイミドの共重合体ブレンド、以下同様とする）を提供
することであり、エポキシおよびポリイミド単独の耐熱
温度の低い材料より高い温度で安定な誘電体を提供する
ことにある。
発明の要旨 これらのまた他の目的は、図面を含めた本明細書全体
から明らかになるであろう。この発明によれば、１種以
上のエポキシと１種以上のポリイミドとの共重合体ブレ
ンドである誘電体層を設けることにより、それらの目的
を達成する。このような誘電体層を形成するには、ポリ
イミドを溶剤に溶解し、液体エポキシおよびエポキシ用
硬化剤と混合した原料液を用いることができる。この共
重合体ブレンドをつぎに、基板に被覆し、加熱して溶剤
を除去し、さらに加熱してエポキシを硬化させ、こうし
て熱硬化誘電体層を形成する。それ以下では硬化が起こ
らない限界温度が高いエポキシと硬化剤の組み合わせを
用いるのが好ましい。
あるいは、別に溶剤を用いることなく、ポリイミドを
直接エポキシに溶解してもよい。この場合、エポキシと
ポリイミドとの共重合体ブレンドがエポキシ用硬化剤と
ともに原料液を構成する。このような無溶剤型原料液で
は、エポキシの硬化前に溶剤を除去する必要がない。２
種のエポキシ、すなわち比較的粘度の高いエポキシと比
較的粘度の低いエポキシとの混合物を用いることもで
き、このとき得られる原料液は薄層として塗工するのが
一層容易である。あるいはまた、エポキシと反応性希釈
剤とを用いてポリイミドを無溶剤系に溶解してもよい。
希釈剤として適合性のある低分子量エポキシを用いるこ
とができる。適合性は、原料液のあるバッチ量を候補の
希釈剤と混合し、それを試験基板に被覆し、硬化させ、
劣化があるか調べることにより、容易に判定できる。適
当な希釈剤としては、ブチルグリシジルエーテル（BG
E）、ERL4206、フェニルグリシジルエーテルなどおよび
それらの均等物がある。
ポリイミド固形分対エポキシ固形分の比は、広い範囲
で代えることができ、誘電体の最終特性は最終製品中の
ポリイミド対エポキシ固形分比に依存する。
HDI構造体においては（Kapton層を表面清浄化または
粗面化により接着しやすいように適正に調整した後）SP
I−129のような熱可塑性層を最初のKapton層の上に重
ね、またKapton層のビアホール内に配置し、しかる後、
第１のエポキシ／ポリイミド共重合体ブレンド層をHDI
構造体に塗工するのが、確実のにオーバーレイ構造を下
側の電子チップから非破壊的に除去することができるの
で、好適である。
この誘電性エポキシ／ポリイミド共重合体ブレンド
は、ガラス／誘電体プリント回路板のバインダとしても
有用であり、さらに相似形誘電コーティングとしても広
く適用できる。
発明と考えられる要旨は特許請求の範囲に記載した通
りである。しかし、この発明の構成および実施方法をそ
の目的および効果とともにさらによく理解できるよう
に、以下に添付の図面を参照しながらさらに詳しく説明
する。
実施例の記載 この発明にしたがって構成した高密度相互接続（HD
I）構造体を第１図の斜視断面図に10で示す。この構造
体10は、基板12の上表面の１つの空所（キャビティ）13
に複数の電子チップ15を配置した構成である。各チップ
15は、空所13の底部に、熱可塑性接着剤層14で接着する
のが好ましく、そのような接着剤層としてはGE社から入
手できるULTEM 6000 （登録商標）樹脂が好ましい。
各チップ15には、その上表面に複数の接点パッド16が配
置されている。これらの接点パッドは、当業界でよく知
られているように、個々のチップに外部電気接続を施す
ために設けられている。第１誘電体層20が基板12の上表
面および各チップ15およびその上の接点パッド16の上表
面に結合している。誘電体層20は、デュポン社から入手
できるKapton （登録商標）ポリイミドの層22と、GE社
から入手できるULTEM 1000 （登録商標）ポリエーテ
ルイミド樹脂の接着剤層21とから構成するのが好まし
い。誘電体層20には複数のビアホール25を穿孔し、個々
の接点パッド16への外部接続を容易にする。金属化層30
が誘電体層20の上表面に配置されている。金属化層30
は、複数の個別の導体32からなり、その少なくとも数本
がビアホール25を貫通して所定の接点パッド16にオーム
接触している。外部接続を施す予定の接点パッドすべて
に第１金属化層30への接続部を設けて、全体構造の修理
可能性を確保しておくのが好ましい。金属化層30は、複
数本の導体32としてパターン状に堆積でき、あるいは単
一の連続した金属化層として堆積その他の方法で形成
し、これをその後、フォトレジストを用い、エッチング
その他の技法によりパターン化してもよい。次の誘電体
層を設層する前に、金属化パターン30を検査するのが好
ましい。その理由は、次の誘電体層の設層前なら、導体
パターン30の修理を、オーバーレイ構造全体を除去する
ことなく、行なうことができるからである。次の誘電体
層を設層した後では、通常、もしも金属化パターンに欠
陥が見つかったら、オーバーレイ構造全体を除去し、初
めからやり直す必要がある。
次の誘電体層40も２つの異なる材料から構成する。誘
電体層40の第１部分または層41は、熱可塑性材料、たと
えばシロキサンポリイミド、具体的にはハルス・アメリ
カ社（米国アリゾナ州フェニックス所在）から入手でき
るSPI−129から形成するのが好ましい。この層を形成す
るには、好ましくは、SPI液をスピンコートまたはスプ
レーコートし、ついで焼成して溶剤を除去し、固体層41
を残す。
その後、誘電体層40の第２部分42を第１部分41の上に
形成する。第２部分42を形成するには、好ましくは、ポ
リイミドと架橋性エポキシの共重合体ブレンドをスピン
コートまたはスプレーコートする。この共重合体ブレン
ドのポリイミドは、完全に反応済のシロキサンポリイミ
ド、たとえばSPI−129またはSPI−135シロキサンポリイ
ミドとするのが好ましい。この共重合体ブレンドの架橋
性エポキシは、脂環式エポキシ、たとえばチバ・ガイギ
ー（Ciba Geigy）社のCY179（電子部品用）およびユニ
オン・カーバイト（Union Carbide）社のERL 4221（電
子部品用）とするのが好ましい。他のエポキシを使用す
ることもできる。これらのソース材料の共重合体ブレン
ドを形成し、必要に応じて、これに適当なエポキシ用硬
化剤を加える。次に、この材料を第１層41の上にスピン
またはスプレーコートして層42を形成する。
これらのエポキシ類に適当な硬化剤には、トリフルオ
ロ酸類（triflic acids）を含むルイス酸、種々の金属
カチオン塩硬化剤、ジフェニルイオドニウムヘキサフル
オロアンチモネート、有機チタネート、その他当業界で
周知の硬化剤およびこれらの均等物が挙げられる。これ
らの硬化剤はすべて酸塩の形態で添加するのがよい。市
販されているこのような硬化剤としては、GE社のOctaca
t（オクタキャット） （登録商標）、3M社（米国ミネ
ソタ州セントポール所在）の3M Fc520および3M ID 9
8−0211−0837−２、BF3ガス（有毒）などおよびこれら
の均等物がある。これらの特定の硬化剤が望ましいと考
えられるのは、溶剤をとばすのに層に熱を加えても硬化
が始まらない、という温度限界効果（temperature thre
shold efect）を示すからである。この温度限界効果
は、これらの材料がそれぞれの特定の限界温度に達する
まで、あるいは場合によっては、紫外線に露出されるま
で、材料内に含有される硬化剤成分を放出しないという
事実からもたらされる。本発明者らは、この材料のUV硬
化は適切でないことを確かめた。ポリイミド成分がUV光
を強く吸収するので、UV光がエポキシ／ポリイミド共重
合体ブレンド材料内に、硬化を行なわせるのに十分な深
さまで浸透できないからである。これらの硬化剤の濃度
は0.4−6ppmの範囲とするのが好ましい。
この液体層を設層した後、このエポキシ／ポリイミド
共重合体ブレンド層を、構造体を加熱して溶剤を追い出
すことにより、乾燥する。この乾燥、つまり溶剤除去工
程の間、構造体をエポキシ硬化剤のトリガ温度より低い
温度に維持して、確実にエポキシの硬化前に溶剤全量を
除去する。エポキシ硬化トリガ温度が150℃付近である
とき、溶剤除去温度を約125℃とするのが好ましい。
エポキシ／ポリイミド共重合体ブレンド材料の層それ
ぞれを２つの別個の補助層として設層して、エポキシ／
ポリイミド共重合体ブレンド材料の層にピンホールその
他の欠陥が生じる恐れを最小限に抑えるのが好ましい。
第１補助層をスピンまたはスプレーコートし、乾燥して
溶剤を除去し、つぎに、第２補助層をスピンまたはスプ
レーコートし、乾燥して溶剤を除去するのが好ましい。
これらの工程はすべて、構造体がエポキシと硬化剤の組
み合わせの硬化温度に達しないように注意して行なう。
この段階で、２つの異なる加工順序をとることができ
る。それにより、電気的には実質的に均等であるが、物
理的に異なる構造体となる。
第１の加工手順では、次に誘電体層としてエポキシ／
ポリイミド共重合体ブレンドを用いて、構造体をエポキ
シ硬化温度に加熱することなく、HDI構造の連続する層
を設層し、パターン化し、加工する。エポキシ／ポリイ
ミド共重合体ブレンド層間に良好な層間接着が得られ
る。構造体を完成したら、構造体をエポキシ硬化剤のト
リガ温度以上に加熱して、すべての層内のエポキシを同
時に硬化する。このようにして、12層のエポキシ／ポリ
イミド共重合体ブレンド層を含む多層構造体を作製した
が、これらの構造体には亀裂やひび割れがなく、また収
縮も実質的になかった。この加工手順により第１図に示
す構造体10が得られる。
第２の加工手順では、第１エポキシ／ポリイミド共重
合体ブレンド層42からすべての溶剤を除去した後、構造
体をエポキシ硬化剤のトリガ温度以上（好ましくは150
−200℃の範囲）に加熱してエポキシを硬化させる。エ
ポキシを硬化し終わると、誘電体層40は、対亀裂性、対
ひび割れ性の熱硬化層になるが、この層は、直接設層さ
れる次のエポキシ／ポリイミド共重合体ブレンド層への
接着性が良好でない。したがって、第２のエポキシ／ポ
リイミド共重合体ブレンド層62を前述した方法で設層す
る前に、第１エポキシ／ポリイミド共重合体ブレンド層
42およびその上の金属50（あれば）の上に別のSPI−129
層61を設けなければならない。やはりエポキシ／ポリイ
ミド共重合体ブレンド層を12層有するこの形式の多層構
造体を作製したが、亀裂も、ひび割れも、有意な収縮も
なかった。この加工手順により第２図に示す構造体10′
が得られる。第２図の構造体10′は、構造体10′の誘電
体層60′および80′それぞれが組成の異なる２つの別々
の補助層から構成される点以外は、第１図の構造体10と
同様である。補助層61および81は熱可塑性で、SPI−129
から形成するのが好ましい。補助層62および82は熱硬化
したエポキシ／ポリイミド共重合体ブレンド層である。
層40の乾燥（後に続く加工順序によっては硬化）に続
いて、層40にビアホール45を、前掲の特許に教示された
方法で、穿孔する。エポキシを硬化してあるかないかは
この穿孔工程に有意な影響を持たない。個別の導体52か
らなる追加の金属化層50を誘電体層40の上に形成し、誘
電体層40のビアホール45を通して第１金属化層30の個別
の導体32とオーム接触させる。この場合も、金属化層50
をパターン状に堆積しても、堆積後にパターン化しても
よい。
金属化層50のパターン形成に続いて、追加の誘電体層
60をその上に形成する。誘電体層60は、組成が層40の上
側部分42と同じでも異なってもよいエポキシ／ポリイミ
ド共重合体ブレンドとするのが好ましい。エポキシ／ポ
リイミド共重合体ブレンド層60の設層前に層42のエポキ
シを硬化していないときには、層40の上側部分42と層60
との間に熱可塑性分離層を介在させる必要がない。その
理由は次の通りである。（１）故障した電子チップ15あ
るいは複数の金属化パターンいずれかの故障を修理する
ために、オーバーレイ層を構造体から除去する必要が生
まれた場合に、熱可塑性層41が、（溶融することにより
接点パッド16を保護し、誘電体層から接点パッドになん
ら力がかからないようにする）分離層として機能する。
（２）後続のエポキシ／ポリイミド共重合体ブレンド層
それぞれは、その層の形成前に隣接する下側の層のエポ
キシが硬化されていなければ、下側の層に良好な接着性
をもっている。そして、層42が、エポキシ分子間に実質
的な分子鎖増成架橋を起こすように焼成されていなけれ
ば、層60が層42によく接着する。このような事前架橋
は、後続のエポキシ／ポリイミド共重合体ブレンドの下
側の構造体への接着性を減少させる作用をもつ。つぎ
に、層60を層40の上側部分42を乾燥したときと同様の方
法で乾燥し、層60にビアホールを穿孔し、その上に次の
金属化層70を形成する。同様にして、エポキシ／ポリイ
ミド共重合体ブレンドの追加の誘電体層80を誘電体層60
および金属化層70の上に形成することができる。所望に
応じて、誘電体層80の上に金属化層90を形成でき、以下
同様である。
金属化層30のパターン形成を通してこのHDI構造体を
加工する上記プロセスは、前掲の特許に教示された方法
にしたがって行なうのが好ましい。前述したように、ポ
リイミド層41はSPI−129とするのが好ましいが、同様の
ポリイミドシロキサン材料、たとえばエヌ・ジェイ・プ
ロダクト（N.J.Product）のＭ＆Ｔ Chem （登録商
標）2064その他同様の材料も使用できる。SPI−129は、
固形分29％のシロキサンポリイミドのジグライム溶剤溶
液である。SPI−135は固形分35％の同様の材料である。
これらの材料は、スプレーまたはスピンコーティングに
より塗布し、その後約100℃で10分間、150℃で20分間、
そして210℃で20分間焼付けることにより乾燥するのが
好ましい。ULTEM 1000の層21の軟化点（217℃）に達す
るかそれを越えることがないように、210℃の温度を精
密に制御するのが望ましい。この焼付けサイクルにより
材料からジグライム溶剤のほぼすべてを除去し、固形の
シロキサンポリイミドだけを残す。SPI−129のシロキサ
ンポリイミドは、製造元から入手した時点で完全に反応
済の材料である。したがって、焼付けサイクルにはイミ
ド化は関与しない。つまり、縮合反応はまったく起こら
ず、また誘電体層に水蒸気が生成し捕捉されることもな
い。しかし、実質的に反応済であるが、完全に反応済で
はないポリイミドも、最終硬化中のエポキシの劣化（崩
壊）が問題にならない十分に低い温度で完全に反応させ
ることができるならば、用いることができる。本明細書
および特許請求の範囲で、用語「実質的に反応済」は、
完全に反応済の材料と、ほとんど反応済であるが、完全
には反応済でなく、その材料を用いる構造体になんら悪
影響を与えない十分に低い温度で反応を完了させること
ができる材料の両方を包含するものとして使用してい
る。
つぎに、高密度相互接続構造体を加熱して、エポキシ
／ポリイミド共重合体ブレンドから溶剤を追い出す。こ
の加熱は、エポキシの硬化が起こる前に溶剤のすべてを
とばすために、エポキシ硬化剤のトリガ温度に達しない
十分に低い温度にしなければならない。
エポキシ／ポリイミド共重合体ブレンド層から十分に
溶剤を除去し終ったら、温度を上げて、エポキシを硬化
させるとともに層42を熱硬化材料に転換することができ
る。
こうして得られるエポキシ／ポリイミド共重合体ブレ
ンド誘電体層は、Kapton およびULTEM を穿孔するの
と同様の方法で351nmでレーザ穿孔することができ、そ
の結果、この材料は確立されたHDIプロセスにうまく適
合する。HDIプロセスでは、ビアホールをレーザ穿孔し
た後、高密度相互接続構造体の露出表面を、CF4またはC
F4＋O2プラズマ中でプラズマエッチングして、ビアホー
ルの底または側面の有機残渣を除去する。
コールらの米国特許出願第342,153号（1989年４月24
日出願）「電子実装用途にシロキサン−ポリイミドを加
工する方法」に記載されているように、本発明者らは、
このプラズマエッチング工程によりシロキサンポリイミ
ドの表面に層ができ、これがひび割れや亀裂の原因とな
り、また次の誘電体層への接着不良の原因となることを
見出した。同出願で説明したように、本発明者らは、高
密度相互接続構造体を酸化珪素用エッチ液に浸漬してこ
の層を除去すれば、後続の誘電体層への接着が良好にな
ることを見出した。本発明のエポキシ／ポリイミド共重
合体ブレンドについても、それをフッ素含有プラズマで
のプラズマエッチングに供した後、これと同じ形式の清
浄化が必要である。
この発明の材料のもう一つの利点は、この材料が、最
高約200−210℃の範囲の温度で硬化して最高の高度を得
ることができ、しかも350℃以上で加工しなければなら
ない熱硬化イミド材料の特性を備えることである。
さらに、この材料は誘電率が3.3−3.9と低く、収縮も
極めて僅かである。この低収縮性は、加工中に収縮し、
そのコーティングを施した基板に応力を加えがちな従来
の被覆材料と比べて、顕著な利点である。
実施例１ 層42用の原料液を調製した。下記の成分： 200gのCY179エポキシ、 ２滴のナフテン酸銅含有オイル（米国オハイオ州クリ
ーブランド所在のムーニー化学社 Mooney Chemical In
c.製、促進剤として約0.1ppm濃度で使用）、 2gのOctacat（約１％のエポキシ固形分）、 472.38gのSPI−135（固形分35％／溶剤65％） を混合して全体溶液をつくった。溶液中のポリイミド固
形分対エポキシ固形分の重量比は約45.2％であった。
実施例２ 同様の原料液を調製した。下記の成分： 200gのERL4221エポキシ（ユニオン・カーバイト社
製、非電子部品用）、 2gのOctacat、 200gのSPI−135 から、ポリイミド対エポキシ固形分重量比が約26％であ
る溶液をつくった。なお、本例の原料液にはナフテン酸
銅を含有させなかった。ERL4221が電子部品用等級のも
のでなく、したがって特別に促進剤を添加しなくても、
Octacatに作用してそれがエポキシの迅速硬化を起こさ
せるのに十分な開始イオンを含有しているからである。
これらの原料液それぞれを、別々の試験基板に所望の
厚さにスピンコートし、ついで125℃で20分間、150℃で
10分間焼付け、ついで再コートしてもっと厚い層とし、
再125℃および150℃で焼付けて溶剤を除去した。８−12
μｍの所望の厚さが得られたところで、構造体を、層厚
に応じて、200℃で20−30分間焼付けた。この高温焼付
けにより誘電体層全体が実質的に硬くなった。このよう
な構造体上に実施例１の溶液から追加の層を直接形成で
き、接着性は良好であった。しかし、実施例２の溶液か
らの追加の層は、たとえば厚さ１−３μｍのSPI−129の
中間層を設けて層間接着を改善しない限り、この高温焼
付け後の接着性が適正でないようである。この差は、ポ
リイミド／エポキシ固形分重量比の差に由来するようで
ある。
これらの材料を用いて、150℃で焼付けた材料をエポ
キシ／ポリイミド共重合体ブレンド材料で再被覆し、15
0℃で再焼付けし、再被覆し、こうして12以上の層を一
層ずつ設けた多層誘電体構造を形成したが、亀裂、ひび
割れ、接着の問題はなかった。
なお、実施例１または２いずれの材料も、その被覆を
次々と積層する際に、加速効果がある。すなわち、120
−150℃で焼付けた第１被覆は鉛筆硬度３−４まで硬化
するのに約20分かかる。しかし、第２被覆は下側に層が
あるため２−４倍速く硬化する。その結果、第２以降の
被覆用の原料液に使用する硬化剤または促進剤の量を少
なくして、硬化時間を遅くすることができ、こうしてエ
ポキシの硬化前に確実に溶剤の除去を完了する。
SPI自身は350℃以上まで安定であるが、エポキシは単
独で200℃で急速に分解する。エポキシ／ポリイミド共
重合体ブレンドは200℃で極めて安定で、200℃で５時間
経過しても何の変化も見せない。したがって、このエポ
キシ／ポリイミド共重合体ブレンドは、相対的に低温で
安定なエポキシを含む相対的に高温で安定な材料であ
る。つまり、この材料は両方の原料から導き出された特
性を有する。この材料はひび割れや亀裂なしに積層で
き、200℃で安定である。代表的なプリント回路板の製
造に用いるエポキシ類は、150℃の温度に１週間さらす
と茶色になる。したがって、このエポキシ／ポリイミド
共重合体ブレンド材料は高温プリント回路板の製造に用
いるのに適切であり、HDI多層回路板または他の多層相
互接続構造の誘電体層用の誘電体として極めて望まし
い。
実施例１および２両方で、シロキサンポリイミドを原
料液に溶剤溶液の形態で導入したが、このことは必須で
はない。無溶剤系も使用できる。
実施例３ 固体SPI重合体を、ユニオン・カーバイド社から入手
できるCY−179、ERL4221およびERL4206のいずれかに溶
解することにより、原料液を製造した。これらの原料液
は無溶剤系であり、溶剤除去を考慮しなくてよいので、
連続した層の焼付け条件を緩和できる。
上記実施例で用いた固体SPI重合体は、ハルス・アメ
リカ社から固体として入手でき、これをエポキシに溶解
した。
実施例１−３では、１種のエポキシと１種のポリイミ
ドのみを共重合体ブレンドに使用したが、２種以上のエ
ポキシまたはポリイミドを用いるのが望ましい状況が多
数ある。特に、高粘度のエポキシと低粘度のエポキシと
を混合し、それを固体シロキサンポリイミドまたはシロ
キサンポリイミドのジグライムその他の溶剤への溶液い
ずれかと共に使用することができる。
実施例４ 下記の成分から原料液を製造した。
75gのCY179エポキシ、 15gのSPI−100固体シロキサンポリイミド、 30gのERL−4206（得られる原料液の粘度を下げる反応
性希釈剤）、 1.2gのOctacat （GE社製） 6ppmのナフテン酸銅 この原料液は、スプレーまたはスピンコーティングし
て薄層を形成するのに適当な低い粘度であった。
この材料を（いろいろな場合に）基板上にスピンコー
トおよびスプレーコートし、125℃で20分間、ついで150
℃で10分間焼付けたところ、鉛筆硬度は＞3Hで、HDI構
造に用いるのに望ましい特性を示した。
これらの実施例の誘電体層はそれぞれ、ポリイミドと
エポキシの特性を兼ねそなえていた。このエポキシ／ポ
リイミド共重合体ブレンド材料が両方の原料の望ましい
特性を示すことが特に重要である。特に、これらの層は
純粋なエポキシ層より可撓性にすぐれ、純粋なエポキシ
層より脆くなく、純粋なポリイミド層より柔軟でなく、
150℃以下の温度で形成し硬化するにもかかわらず、ま
たエポキシ成分単独では200℃で安定でないにもかかわ
らず、200℃以上の温度で安定である点で真に熱硬化材
料である。さらに、このエポキシ／ポリイミド共重合体
ブレンド材料は、多層構造体の集積回路その他の構成要
素のいずれにも危険のない、低い温度で迅速に硬化す
る。前述したように、使用したポリイミド／エポキシ固
形分比および焼付け条件に応じて、良好な層間接着が得
られる。
このタイプの構造体に極端な熱衝撃を加えた。すなわ
ち、最初構造体をホットプレート上で150℃に加熱し、
ついで直ちに構造体を液体窒素（77゜K）に浸漬し、そ
の後再びホットプレートに戻した。この過酷な熱衝撃を
1000サイクル以上加えたサンプルが、ひび割れ、亀裂そ
の他明らかな有害作用を示さなかった。このエポキシ／
ポリイミド共重合体ブレンドは、多層構造体の誘電体層
として望ましい。このブレンドは、厚さ５−６μｍの複
数の金属導体のパターン上に厚さ25μｍの層として積層
した場合でも、平坦な表面を形成するのに極めて有効だ
からである。こうして得られる表面は、後続の金属化層
の形成およびパターン形成を容易にするとともに、後続
の誘電体層の多層構造状への設層を容易にし、しかも高
度な誘電分離（絶縁分離）作用を達成する。さらに、こ
の材料は、プラズマエッチング、金属層のスパッタリン
グ、誘電体に悪影響を及ぼすその他のHDI加工工程から
の損傷に対して抵抗性である。したがって、この発明が
提供する極めて有効な簡単に加工できる誘電体は、多く
の形式の多層構造体、特にプリント回路板およびGE社の
HDI構造体に用いるのに極めて適当である。
この発明のエポキシ／ポリイミド共重合体ブレンド材
料は、電子システムに用いる予定のものであるか否かを
問わず、多層構造体の誘電性オーバーレイ層および中間
層として、多くの他の用途に適当である。本材料は、従
来のエポキシにかわって、プリント回路板の中心の通常
剛固なガラス層／含浸部分におけるバインダ材料として
用いるのに、適当であり、特に無溶剤原料液の形態で適
当である。単なるエポキシ材料より高温まで安定である
ので、本材料は特に有利である。
本エポキシ／ポリイミド共重合体ブレンド材料は、作
用的には、シロキサンポリイミドが通常用いられるポリ
オール可塑剤の代わりの可塑剤となる可塑化エポキシ材
料である。
エポキシ／ポリイミド固形分比は５％−70％の範囲で
有効であり、26％−46％の比が特に好適である。固形分
比は、種々の状況下で最も有益な層形成方法に影響す
る。
この発明をいくつかの好適な実施態様について説明し
たが、当業者であれば種々の変更、改変を加えることが
できるであろう。したがって、特許請求の範囲はこれら
の変更や改変もその要旨の範囲内に包含する。
【図面の簡単な説明】
第１図はこの発明による多層HDI構造体の概略断面図、
そして 第２図はこの発明の別の実施例による多層HDI構造体の
概略断面図である。 10,10´……HDI構造体、12……基板、15……電子チッ
プ、16……接点パッド、20……誘電体層、21……接着剤
層、22……ポリイミド層、25……ビアホール、30……金
属化層、32……導体、40……誘電体層、41……第１部
分、42……第２部分、50……金属化層、60……誘電体
層、70……金属化層、80……誘電体層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チャールス・ウィリアム・エイチェルバ ーガー アメリカ合衆国、ニューヨーク州、スケ ネクタデイ、ウェイバリー・プレイス、 1256番 (56)参考文献 特開 昭59−27916（ＪＰ，Ａ) 特開 昭60−51709（ＪＰ，Ａ) 特開 昭60−130666（ＪＰ，Ａ) 特開 昭63−272097（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01B 3/30 H05K 3/46 B32B 7/02 104 C08L 63/00

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】（ａ）電気的に外部接続する接続手段を有
    する基板、 （ｂ）前記基板の上面に配置され、前記接続手段とオー
    ム接触する第１の金属化層、 （ｃ）前記第１の金属化層の上に形成されるエポキシ／
    ポリイミド共重合体ブレンドでなる誘電体層、 （ｄ）前記誘電体層の上に配置され、前記第１の金属化
    層にオーム接触する第２の金属化層、及び （ｅ）前記第２の金属化層の上に形成されるエポキシ／
    ポリイミド共重合体ブレンドでなる別の誘電体層とを含
    む多層HDI構造体において、前記各々のエポキシ／ポリ
    イミド共重合体ブレンドが、１種以上のエポキシと１種
    以上のポリイミドの混合からなることを特徴とする多層
    HDI構造体。
  2. 【請求項２】前記多層HDI構造体はさらに、前記基板の
    上面および前記接続手段に接着される第１の誘電体層を
    含み、この第１の誘電体層の上に前記第１の金属化層を
    配置することを特徴とする請求項１記載の多層HDI構造
    体。
  3. 【請求項３】前記第２の金属化層の上の前記誘電体層
    を、前記第１の金属化層の上に形成された前記誘電体層
    の上と、前記第２の金属化層の上とに配置することを特
    徴とする請求項１記載の多層HDI構造体。
  4. 【請求項４】前記ポリイミドは、シロキサンポリイミド
    であることを特徴とする請求項１記載の多層HDI構造
    体。
  5. 【請求項５】前記多層HDI構造体はさらに、前記第１の
    金属化層の上に形成された前記誘電体層の上と、前記第
    ２の金属化層の上とに配置された熱可塑性層を含むこと
    を特徴とする請求項１記載の多層HDI構造体。
  6. 【請求項６】前記誘電体層を、前記熱可塑性層の上に配
    置することを特徴とする請求項５記載の多層HDI構造
    体。
  7. 【請求項７】複数の電子チップは各々上面に複数の接点
    パッドが配置され、前記複数の電子チップが上面のキャ
    ビティに配置された基板、 複数のビアホールが穿孔され、前記基板の上面および前
    記各電子チップおよびその上の前記接点パッドの上面に
    接着された第１の誘電体層、 前記ビアホールを貫通して所定の接点パッドにオーム接
    触するように、前記第１の誘電体層の上面に配置された
    第１の金属化層、 複数のビアホールが穿孔され、前記第１の金属化層の上
    に形成されたエポキシ／ポリイミド共重合体ブレンドで
    なる第２の誘電体層、 前記ビアホールを貫通して前記第１の金属化層にオーム
    接触するように、前記第２の誘電体層の上面に配置され
    た第２の金属化層、及び 前記第２の金属化層の上に形成されたエポキシ／ポリイ
    ミド共重合体ブレンドでなる第３の誘電体層を含むこと
    を特徴とする多層HDI構造体。
  8. 【請求項８】前記多層HDI構造体はさらに、前記第２の
    誘電体層および前記第２の金属化層の上に配置された熱
    可塑性層を含むことを特徴とする請求項７記載の多層HD
    I構造体。
  9. 【請求項９】前記第３の誘電体層を、前記熱可塑性層の
    上に配置することを特徴とする請求項８記載の多層HDI
    構造体。
  10. 【請求項１０】１種以上のエポキシは、１種以上の脂環
    式エポキシから成ることを特徴とする請求項１乃至９の
    何れか一つに記載の多層HDI構造体。
JP31447490A 1989-12-21 1990-11-21 エポキシ／ポリイミド共重合体ブレンド誘電体およびこれを用いた多層回路 Expired - Fee Related JP3415144B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US45454589A 1989-12-21 1989-12-21
US454,545 1989-12-21

Publications (2)

Publication Number Publication Date
JPH03203119A JPH03203119A (ja) 1991-09-04
JP3415144B2 true JP3415144B2 (ja) 2003-06-09

Family

ID=23805047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31447490A Expired - Fee Related JP3415144B2 (ja) 1989-12-21 1990-11-21 エポキシ／ポリイミド共重合体ブレンド誘電体およびこれを用いた多層回路

Country Status (3)

Country Link
EP (1) EP0434311B1 (ja)
JP (1) JP3415144B2 (ja)
DE (1) DE69031457T2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4135654A1 (de) * 1991-10-29 2003-03-27 Lockheed Corp Dichtgepackte Verbindungsstruktur, die eine Abstandshalterstruktur und einen Zwischenraum enthält
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
GB2279958B (en) * 1993-07-13 1997-11-05 Kobe Steel Europ Ltd Siloxane-imide block copolymers for toughening epoxy resins
JP2000294922A (ja) * 1999-04-01 2000-10-20 Victor Co Of Japan Ltd 多層プリント配線板用の絶縁樹脂組成物
JP2004088041A (ja) * 2002-07-01 2004-03-18 Toray Eng Co Ltd 実装方法および実装装置
TW200505994A (en) * 2003-07-10 2005-02-16 Taiyo Ink Mfg Co Ltd Thermosetting resin composition for multilayer printed wiring board, thermosetting adhesive film and multilayer printed board made by using them
WO2007049491A1 (ja) * 2005-10-24 2007-05-03 Sumitomo Bakelite Co., Ltd. 樹脂組成物、樹脂フィルム、カバーレイフィルム、層間接着剤、金属張積層板および多層プリント回路板
DE102006009723A1 (de) * 2006-03-02 2007-09-06 Siemens Ag Verfahren zum Herstellen und planaren Kontaktieren einer elektronischen Vorrichtung und entsprechend hergestellte Vorrichtung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3363507D1 (en) * 1982-07-14 1986-06-19 Ciba Geigy Ag Epoxy resin systems modified with thermoplastic resins
US4808686A (en) * 1987-06-18 1989-02-28 General Electric Company Silicone-polyimides, and method for making
CH672494A5 (ja) * 1987-07-23 1989-11-30 Ciba Geigy Ag

Also Published As

Publication number Publication date
DE69031457D1 (de) 1997-10-23
EP0434311A1 (en) 1991-06-26
EP0434311B1 (en) 1997-09-17
DE69031457T2 (de) 1998-04-02
JPH03203119A (ja) 1991-09-04

Similar Documents

Publication Publication Date Title
US5108825A (en) Epoxy/polyimide copolymer blend dielectric and layered circuits incorporating it
US5161093A (en) Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
US5157589A (en) Mutliple lamination high density interconnect process and structure employing thermoplastic adhesives having sequentially decreasing TG 's
US7164197B2 (en) Dielectric composite material
TWI443015B (zh) 絕緣樹脂片積層體、由該絕緣樹脂片積層體所積層而成之多層印刷配線板
US6254971B1 (en) Resin-having metal foil for multilayered wiring board, process for producing the same, multilayered wiring board, and electronic device
US5434751A (en) Reworkable high density interconnect structure incorporating a release layer
KR101103451B1 (ko) 적층체, 기판의 제조 방법, 기판 및 반도체 장치
JP2002261449A (ja) 部品内蔵モジュール及びその製造方法
JP3415144B2 (ja) エポキシ／ポリイミド共重合体ブレンド誘電体およびこれを用いた多層回路
KR100776725B1 (ko) 열경화성 에폭시수지조성물과 그 성형체 및다층프린트배선판
JPS63199497A (ja) 多層プリント配線板
US6249045B1 (en) Tented plated through-holes and method for fabrication thereof
US5514449A (en) Multi-chip substrate
JPH06120657A (ja) 金属ベース基板の製造法
US5102718A (en) Multi-chip substrate
JP2002204078A (ja) 多層回路基板及び半導体集積回路装置
US7955485B2 (en) Planar laminate substrate and method for fabricating organic laminate substrate PCBS, semiconductors, semiconductor wafers and semiconductor devices having miniaturized electrical pathways
JP4240448B2 (ja) 樹脂層付銅箔を用いた多層プリント配線板の製造方法
CA2049272C (en) Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
JPH1174641A (ja) 多層配線基板
JPH07226590A (ja) 多層配線板及びその製造法
JPH05167230A (ja) 高密度多層配線基板のコーティング方法
JPH11163532A (ja) 多層プリント配線板の製造法
JPH07226591A (ja) 絶縁接着材料及びそれを用いた多層配線板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees