FR2809533A1 - Microsysteme monolithique a mosaique de composants - Google Patents

Microsysteme monolithique a mosaique de composants Download PDF

Info

Publication number
FR2809533A1
FR2809533A1 FR0008627A FR0008627A FR2809533A1 FR 2809533 A1 FR2809533 A1 FR 2809533A1 FR 0008627 A FR0008627 A FR 0008627A FR 0008627 A FR0008627 A FR 0008627A FR 2809533 A1 FR2809533 A1 FR 2809533A1
Authority
FR
France
Prior art keywords
components
connection
microsystem
monolithic
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0008627A
Other languages
English (en)
Inventor
Pierre Gidon
Benoit Giffard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0008627A priority Critical patent/FR2809533A1/fr
Publication of FR2809533A1 publication Critical patent/FR2809533A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

Microsystème et procédé de fabrication d'un microsystème monolithique à mosaïque de composants comprenant les étapes suivantes : a) la mise en place de composants (106a, 106b), sur un substrat de support, équipé d'une couche adhésive (102),b) la solidarisation des composants pour former au moins un système monolithique (110) de composants, c) la séparation de la structure monolithique (110) d'avec le substrat de support (100).

Description

MICROSYSTEME <B>MONOLITHIQUE A</B> MOSAIQUE COMPOSANTS <U>Domaine technique</U> La présente invention concerne fabrication de microsystèmes monolithiques, encore désignés par "system on a chip" (système sur puce).
Les microsystèmes monolithiques visés par l'invention intègrent en un seul bloc plusieurs composants qui dans leur fonctionnement peuvent faire appel à différents principes physiques ou résulter des propriétés de différents matériaux.
A titre d'illustration, un microsystème monolithique peut inclure des composants aussi variés qu un circuit électronique intégré, un transistor de puissance, une résistance, un condensateur, une inductance, un dispositif à ondes acoustiques, une source ou un récepteur de lumière, un composant optique guidé, un composant magnétique, un élément de micromécanique, etc.
En raison du caractère très varié des composants susceptibles d'être intégrés dans un microsystème monolithique, le champ d'application de l'invention est large. I1 concerne de façon générale domaines de l'électronique, de l'optique et de la micromécanique intégrés. En particulier, les microsystèmes de l'invention sont utilisables dans les applications pour lesquelles on souhaite disposer d'un bloc intégrant tous les composants nécessaires à une fonction déterminée. Par exemple, les microsystèmes peuvent être utilisés dans des équipements tels que des ordinateurs ou téléphones portables. Etat <U>de la technique</U> anterieure on connaît des microsystèmes qui incluent un ensemble de composants ces composants mettant en oeuvre les propriétés d' même matériau. I1 s'agit par exemple des circuits intégrés de micro-électronique dont l'ensemble des composants sont formés dans un même matériau semi-conducteur utilisé comme substrat.' Lorsque ces microsystèmes doivent être conçus pour inclure des composants fonctionnant selon des principes physiques differents, leur intégration sur un même matériau pose des problèmes d'adaptation et implique des compromis techniques.
Des difficultés apparaissent également lorsque des matériaux différents et en particulier avec des coefficients de dilatation thermique différents, doivent être imbriqués les uns dans les autres.
Une solution connue à ces problèmes consiste à réaliser séparément les composants, respectivement sur des matériaux adaptés à leur fonction, puis de les reporter, un à un, sur un support commun. Ce report peut avoir lieu selon des techniques dites d'hybridation.
Selon ces techniques, l'assemblage des composants a notamment lieu par des billes de matériau fusible. Les billes assurent la cohésion du système finalement obtenu tout en le libérant des contraintes de dilatation thermique. Les billes assurent également l'interconnexion électrique des composants, si nécessaire. <U>Exposé de l'invention</U> L'invention a pour but de proposer un microsystème pouvant inclure des composants fonctionnant selon des principes différents et ne presentant pas les contraintes des microsystemes connus.
A cet effet, l'invention concerne plus precisément un microsystème monolithique comprenant une pluralité de composants, présentant chacun au moins une face, dite de connexion, et une tranche. Conformément à l'invention, les composants sont reliés par un liant en contact avec leurs tranches et les faces de connexion des composants sont coplanaires de façon à former une surface plane, dite face de connexion du système monolithique.
On distingue par tranche des composants, ou plusieurs faces des composants formant avec la face de connexion un angle non nul, par exemple un angle droit. Dans le microsystème, chaque composant est relié sa tranche aux composants voisins, ou à un cadre qui entoure les composants et qui affleure également à la surface de connexion du microsystème.
Le liant utilisé pour les composants est par exemple un matériau choisi parmi les colles de tous types, les ciments, les matériaux fusibles, les sols- gels.
La face de connexion peut être équipée de bornes de connexion pour relier le microsystème, ou tout au moins certains composants de celui-ci, à des dispositifs extérieurs. Elle peut également être équipée de lignes ou pistes d'interconnexion entre différents composants faisant partie du même microsystème.
Les moyens de connexion peuvent être moyens électriques, tels que des plots, des bornes, des bossages conducteurs, des pistes conductrices etc..., ou des moyens optiques tels que des fibres, des guides, des miroirs, etc...
Les composants peuvent être encapsules par le liant. Celui-ci recouvre alors également leur face opposée à la face de connexion. Cette face peut toutefois comporter aussi des moyens de connexion tels que ceux mentionnés ci-dessus pour relier des composants sensiblement de même épaisseur.
Le microsystème peut inclure des composants très variés, fonctionnant selon des principes physiques differents. Par exemple, les composants peuvent être choisis parmi des composants de type diode de puissance, transistor de puissance, circuit intégré logique, circuit intégré analogique, résistance, self, capacité, résonateur, photodétecteur, diode électroluminescente, diode laser, micro-miroir, guide optique, composant optique intégré, micro-capteur, micro- actionneur, composant à onde acoustique filtre, gyromètre, composant magnétique, micro-transformateur, tête d'écriture et composant factice. Le rôle de composants factices est décrit dans la suite du texte.
L'invention a également pour but de proposer un exemple de procédé d'assemblage de composants differents pour former des microsystèmes monolithiques.
Un but est en particulier de proposer un tel procédé qui ne fasse pas appel à une technique d'hybridation telle qu'évoquée ci-dessus. (Ceci n'exclut toutefois pas la mise en oeuvre d'une technique d'hybridation pour interconnecter le microsystème monolithique finalement obtenu avec d'autres composants).
Un but est encore de proposer un procédé et ses variantes permettant de réaliser simultanément plusieurs microsystèmes.
Un but de l'invention est aussi de proposer un procédé permettant la réalisation de connexions sur une face plane et lisse.
Un but est encore de proposer un procédé permettant de reconstituer un élément semblable à plaque et répondant à un standard de fabrication de la microelectronique (NORMES SEMI) pour être compatible avec chaînes de machines conçues pour ce standard.
Pour atteindre ces buts, l'invention a plus précisément pour objet un procédé de fabrication d'un microsystème monolithique à mosaïque de composants comprenant les étapes suivantes a) la mise en place de composants présentant une face de connexion, sur un substrat de support, de façon à les mettre en contact la face de connexion de chaque composant avec une couche adhésive dudit substrat de support, b) la solidarisation mutuelle des composants disposés sur le substrat de support, pour former au moins un système monolithique de composants, c) la séparation de la structure monolithique d'avec substrat de support de façon à libérer une face lisse de connexion du système monolithique lequel affleurent les faces de connexion des composants On entend par solidarisation mutuelle des composants, solidarisation de chaque composant au moins avec les composants les plus proches voisins. La solidarisation est destinée à créer une cohésion de l'ensemble des composants qui soit suffisante pour autoriser le retrait du substrat de support.
Outre la possibilité d'associer de façon intégrée des composants très disparates, le procédé de l'invention offre la possibilité d'effectuer un tri des composants avant leur assemblage pour éliminer les composants défectueux. Le rendement de fabrication des microsystèmes peut donc être très élevé avec des coûts et des pertes réduits.
Au terme du procédé, le substrat de support peut être réutilisé pour la fabrication de nouveaux microsystèmes.
Il convient de préciser que le même substrat de support peut être utilisé pour la formation concomitante plusieurs microsystèmes monolithiques.
Après la séparation, les composants peuvent être électriquement ou optiquement interconnectés entre eux, et équipes des bornes de connexion, pour les connecter à d'autres composants extérieurs au microsystème.
En particulier, le procédé peut être complété par la formation de connexions entre composants sur la face de connexion du système monolithique.
Cette opération peut comporter, par exemple les étapes suivantes - la réalisation d'ouvertures dans une couche de passivation préalablement formée sur la face de connexion des composants, les ouvertures coïncidant avec des bornes de connexion des composants la formation de pistes conductrices entre lesdits plots de connexion selon un schéma câblage déterminé, la formation des pistes ayant lieu par dépôt et mise en forme d'au moins couche métallique.
De telles connexions sont destinées en particulier à relier électriquement les composants entre eux.
Les composants du microsystème peuvent également être reliés électriquement à des composants extérieurs, par exemple, par hybridation du microsystème avec un support de connexion. Dans ce cas, le procédé peut comporter en outre la formation de bossages de matériau fusible sur les plots connexion et/ou les pistes conductrices.
Lorsque le microsystème comprend un ou plusieurs composants formant source ou récepteur de lumière, le procédé peut inclure la formation d'interconnexions optiques. Celles-ci peuvent remplacer s'ajouter aux connexions électriques.
Les interconnexions optiques comportent, par exemple, un guide optique ou un élément de couplage optique tel qu'un miroir, un prisme ou un réseau de formes choisies pour l'application.
I1 convient de préciser que les interconnexions électriques ou optiques peuvent avoir lieu sur une seule face des composants, mais aussi sur deux faces opposées des composants.
Avant l'étape a) de mise en place des composants, le procédé de l'invention peut comporter l'une opérations suivantes - la formation sur le substrat de support d'une couche de cire fine, la couche étant maintenue lors de l'étape a) à une température à laquelle la cire est dans état poisseux, - la mise en place sur le substrat de support d'une couche autocollante.
entend par état poisseux de la couche de cire, un état intermédiaire entre l'état liquide dans lequel les composants ne seraient pas maintenus et l'état solide dans lequel la fixation composants deviendrait difficile, voire impossible.
L'utilisation d'une fine pellicule de cire est très avantageuse car elle permet, en faisant légèrement varier la température de travail, de modifier les conditions de maintien des composants.
Dans l'état poisseux, les composants peuvent être mis en place et sont maintenus sur substrat de support. Dans l'état solide, les composants préalablement mis en place sont maintenus plus fermement de façon à empêcher tout déplacement intempestif. Ceci permet de poursuivre le procédé en préservant avec plus de sécurité le motif d'emplacement des composants. Enfin, dans l'état liquide de la cire il est possible de détacher, sensiblement sans effort, le microsystème du substrat de support. Le substrat de support peut aussi être équipé d une couche adhésive telle qu'un film de matiere plastique autocollant à température ambiante.
Selon que la couche adhésive est une pellicule cire ou un film de matière plastique autocollant, l'étape c) du procédé peut comporter soit la fusion de la cire, soit le décollement du film autocollant.
Le décollement du film autocollant peut avoir lieu de préférence au moyen d'une fine fente sous ou solvant entre le film et le substrat de support et/ou entre le film et le système monolithique, pour neutraliser le collage. La fente sous eau permet limiter les contraintes sur le système monolithique.
Selon une mise en oeuvre particulière du procédé de l'invention, celui-ci peut comporter la mise en place sur le substrat de travail d'un cadre définissant sur la couche adhésive une zone de réception des composants. Le cadre présente de préférence une épaisseur supérieure ou égale à 1 épaisseur maximum des composants pour assurer une protection mécanique de ceux-ci.
Le cadre fixe de taille du microsystème monolithique pendant la réalisation et ses dimensions peuvent être déterminées, par exemple, en fonction des capacités de préhension de machines destinées à la réalisation des connexions et des passivations des microsystèmes.
Le nombre de composants mis en place dans le cadre peut être choisi de préférence de telle façon que la zone qu'il définit soit comblée de manière sensiblement uniforme, à l'instar d'une mosaïque dont les composants constitueraient les abacules.
A cet effet, le système de composants peut comporter ou plusieurs composants factices. Les composants factices ont alors une fonction 'espaceur, de remplissage et de rigidité.
Apres la mise en place des composants sur le substrat de support, ceux-ci sont solidarisés, par exemple au moyen d'un liant. Le liant est en place de façon à remplir les interstices entre composants et relier ainsi les composants par leur tranche.
Le liant peut aussi noyer et/ou recouvrir les composants de façon à les encapsuler.
Dans ce dernier cas, le liant peut etre rendu plan et lisse et constituer une face superficielle du microsystème monolithique.
Après avoir rendu solidaires les composants, et après le décollement du microsystème ou d' mosaïque de microsystèmes, les interconnexions peuvent être formées en utilisant avantageusement la face lisse.
Après réalisation des interconnexions, le microsystème peut être découpé pour atteindre sa taille finale et, dans le cas d'une mosaïque de microsystèmes identiques, elle peut être découpée pour en séparer les éléments.
L'invention concerne également le microsystème en tant que tel, comprenant une mosaïque de composants maintenus par un liant, de façon à former une structure monolithique, et comprenant un réseau d'interconnexion des composants ménagé sur au moins l'une de ses faces. D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre, en référence aux figures des dessins annexés. Cette description est donnée à titre purement illustratif et non limitatif.
<U>Brève description des figures</U> - La figure 1 est une coupe schématique simplifiée d'un substrat de support pour la mise en oeuvre du procédé de l'invention et illustre des opérations de préparation dudit substrat, - la figure 2 est une coupe schématique simplifiée du substrat de la figure 1 équipe de composants, - les figures 3A et 3B illustrent, sous la forme de coupes schématiques, différentes possibilités de solidarisation des composants pour former des microsystemes monolithiques, - la figure 4 illustre, sous la forme de coupe schématique, la séparation du substrat de support d'un microsysteme monolithique conforme à la figure 3A, - la figure 5 est une coupe schématique d'un microsystème monolithique conforme à la figure et illustre la formation d'interconnexions optiques sur celui-ci, - la figure 6 est une coupe schématique 'un microsystème monolithique conforme à la figue 3B et illustre la formation d'interconnexions électriques sur celui-ci, - la figure 7 montre en coupe schématique plusieurs microsystèmes monolithiques après découpe. <U>Description détaillée de modes de mise en oeuvre de</U> <U>l'invention</U> figure 1 montre une plaque verre 100 à faces planes, dont l'une des faces est recouverte d'un film plastique autocollant 102. La plaque de verre ainsi préparée sert de substrat de support pour la mise en oeuvre du procédé de fabrication d' microsystème monolithique. Elle présente à cet effet une épaisseur suffisante pour garantir la rigidité et la solidité nécessaires aux traitements ultérieurs. La plaque de verre peut être remplacée en une plaque d'un autre matériau tel que de la céramique ou du métal, par exemple.
Comme indiqué précédemment, le film autocollant peut être remplacé par une pellicule de cire maintenue dans un état poisseux.
La référence 104 désigne un cadre par exemple en silicium, en verre ou en métal, disposé sur le substrat de support. Le cadre 104 a pour fonction de délimiter sur le substrat de support une zone de mise en place de composants. I1 est plus petit et coïncide à cet effet avec une région du substrat équipée du film autocollant.
Le cadre fixe par ailleurs les dimensions extérieures du microsystème monolithique finalement obtenu, dans lequel il peut être intégré. Pour assurer également une protection des composants, l'épaisseur du cadre est choisie préférentiellement supérieur ou égale à celle des composants. La figure 2 montre la mise place de differents types de composants sur le support 100, dans la zone définie par le cadre 104. Dans l'exemple de la figure 2 les composants sont disposés façon à préserver entre eux des interstices.
Parmi les composants mis en place, on distingue des composants fonctionnels 106a qui sont susceptibles de participer au fonctionnement du microsystème finalement obtenu, et des composants factices 106b. Les composants factices 106b participent simplement à la rigidité du microsystème et permettent de paver entierement la zone définie par le cadre.
Les composants fonctionnels 106a présentent sur au moins l'une de leurs faces des bornes de connexion électriques ou optiques. Ces bornes ne sont pas représentées sur les figures pour des raisons de clarté. Les composants sont reportés sur substrat de support de telle façon que la face 107 comportant les bornes, dite face de connexion, se trouve en contact avec le film autocollant 102.
La face de connexion des composants est préférentiellement passivée avant leur report sur le substrat de support. Elle peut également être recouverte d'une résine sacrificielle pour faciliter le nettoyage ultérieur.
Les composants peuvent aussi comporter des bornes de connexion sur une face opposée a face de connexion, qui n'est donc pas en contact avec le film autocollant.
La figure 3A montre la solidarisation des composants pour former un système monolithique 110 sous la forme d'une mosaïque de composants. La solidarisation est réalisée au moyen d'une colle qui sert de liant et qui vient combler les interstices existant entre les composants. La colle peut être remplacée par un autre liant capable de combler interstices, tels que par exemple un sol-gel ou ciment. Dans cet exemple, la face libre des composants c est-à-dire leur face opposée à la face de connexion reste à nu pour garantir une bonne dissipation thermique.
Dans l'exemple de la figure 3B, qui constitue variante par rapport à la figure 3A, une couche liant 108 vient noyer les composants. Son épaisseur est égale (ou supérieure) à celle des composants les plus épais et elle recouvre entièrement les composants moins épais. La couche de liant 108 (colle par exemple) sert ainsi de couche d'encapsulation.
La couche d'encapsulation présente l'avantage de gommer les inégalités de taille des composants. Elle confère au composant une surface plane et lisse favorable à une intégration ultérieure du systeme monolithique 110.
La figure 4 montre une opération de décollement système monolithique 110 formé par les composants rendus solidaires.
Le décollement, opéré après séchage du liant ou la colle, est indiqué par des flèches D sur la figure. Le décollement peut être obtenu au moyen d' fente sous eau, neutralisant temporairement le collage du film autocollant. Le décollement permet de libérer le système monolithique du substrat de support et de débarrasser du film autocollant. On observe que, dans l'exemple illustré, le cadre 104 maintenu par le liant reste solidaire des composants lors de cette opération.
liant assure à ce moment la cohésion de la structure.
Dans le cas où la couche adhésive est formée une pellicule de cire, le décollement peut être provoqué par une fusion de la cire suivie eventuellement d'un rinçage ou d'un nettoyage aux solvants.
Après le décollement du substrat de support, la colle utilisée comme liant pour les composants peut subir une vitrification pour en améliorer la résistance mécanique ou chimique.
La figure 5 montre la formation 'interconnexions optiques entre différents composants d'un système monolithique 110 conforme à la figure Les interconnexions optiques, repérées de façon générale avec la référence 112 peuvent comporter guides optiques ou des éléments de couplage optique. Les guides optiques peuvent être formés par dépôt sur une face de connexion 114 du système monolithique, d'un ensemble de couches de matériaux transparents tels que de la silice (à basse température) ou des polymères. On entend par face de connexion 114 du système monolithique la face libérée par le décollement, qui comprend les faces de connexion des composants individuels. Les éléments de couplage optique, tels que des miroirs des prismes, peuvent être formés selon des techniques connues de dépôt et de gravure des matériaux déposés.
titre d'alternative, la figure 6 montre la réalisation de connexions électriques entre des composants d'un système monolithique 110 conforme à la figure La réalisation des connexions comprend dans l'exemple illustré - l'ouverture d'une couche de passivation représentée) des composants pour libérer leurs bornes de connexion, - le dépôt sous vide d'une couche métallique connexion et la gravure de la couche selon un motif de câblage pour définir des pistes d'interconnexion 116 reliant les bornes selon un schéma de câblage, - le dépot d'une nouvelle couche de passivation représentée), - l'ouverture de la nouvelle couche de passivation pour libérer des plages de contact déterminées sur la couche métallique mise en forme, - la formation de bossages de matériau fusible 118 ces plages.
bossages de matériau fusible constituent des bornes de connexion et peuvent servir pour report du système monolithique une fois découpé sur une carte de circuit imprimé. Elles peuvent également servir à l'hybridation du système monolithique une fois découpé avec d'autres systèmes ou composants.
Il convient de préciser que d'autres techniques connues d'interconnexion telles que les techniques de brasure, ou d'eutectique peuvent également être utilisées pour relier électriquement les composants à des équipements extérieurs.
Il convient de préciser en outre qu'un même microsystème monolithique peut comporter à la fois des interconnexions électriques et optiques.
Après la formation d'interconnexions électriques et/ou optiques une encapsulation des composants peut encore être effectuée.
La figure 7 montre une étape supplémentaire possible qui consiste à effectuer un découpage de la mosaïque perpendiculairement à sa face de connexion, de façon à séparer des blocs de plus petite taille 120 qui incluent chacun une pluralité de composants.
I1 est ainsi possible de traiter collectivement les étapes du procédé pour la fabrication d'un grand nombre de systèmes monolithiques et en réduire ainsi le coût de production.

Claims (2)

REVENDICATIONS
1. Microsystème monolithique comprenant une pluralite de composants (106a, 106b), présentant chacun au moins une face (107), dite de connexion, et une tranche, caractérisé en ce que - composants sont reliés par un liant (108 contact avec leurs tranches, - les faces de connexion des composants sont coplanaires de façon à former une surface plane (114), dite face de connexion du système monolithique.
2. Microsystème selon la revendication 1, dans lequel la face de connexion du microsystème est équipée de moyens de connexion électrique (116, 118) et/ou optique (112). . Microsystème selon la revendication 2, dans lequel moyens de connexion comportent des bornes connexion (118), destinées à la connexion microsystème à des dispositifs extérieurs à celui et/ou des lignes d'interconnexion (112, 116) entre différents composants du microsystème. 4. Microsystème selon la revendication 2, comprenant des composants pourvus, en outre, de moyens de connexion sur une face opposée à la face de connexion. 5. Microsystème selon la revendication 1, dans lequel le liant recouvre une face des composants opposée à leur face de connexion. 6. Microsystème selon la revendication 1, dans lequel les composants sont choisis parmi des composants de type diode, diode de puissance, transistor, transistor de puissance, circuit intégré logique, circuit intégré analytique, résistance, inductance, condensateur, résonateur, photodétecteur, diode électroluminescente, diode laser, micro-miroir, guide optique, composant optique intégré, micro-capteur, micro- actionneur, composant à onde acoustique, filtre, gyromètre, composant magnétique, micro-transformateur, tête d'écriture et composant factice. 7. Microsystème selon la revendication 1, comprenant en outre un cadre, entourant les composants et affleurant la surface de connexion du microsystème. 8. Procédé de fabrication d'un microsystème monolithique à mosaïque de composants comprenant les étapes suivantes a) la mise en place de composants (106a, 106b) présentant une face de connexion, sur un substrat de support, de façon à les mettre en contact la face de connexion de chaque composant avec une couche adhésive (102) dudit substrat de support, b) la solidarisation mutuelle des composants disposés sur le substrat de support pour former moins un système monolithique (110) de composants c) la séparation de la structure monolithique (110) d'avec le substrat de support (100) façon à libérer une face de connexion (114) du système monolithique sur lequel affleurent les faces de connexion des composants. 9. Procédé selon la revendication 8, comprenant en outre, après l'étape c), la formation de connexions (116, 112) entre composants sur la face de connexion (114) du système monolithique. 10. Procédé selon la revendication 8, comprenant, avant l'étape a), une préparation du substrat de support, la préparation comportant l'une des opérations suivantes pour la formation de la couche adhésive (102).: - la mise en place sur le substrat de support d'une couche de cire fine, la couche étant maintenue lors de l'étape a) à une température à laquelle la cire est dans un état poisseux, - la mise en place sur le substrat de support d'une couche autocollante. 11. Procédé selon la revendication 10, comprenant respectivement lors de l'étape c , l'une des opérations suivantes - la fusion de la couche de cire, - le decollement de la couche autocollante. 12. Procédé selon la revendication 8, comprenant en outre avant l'étape a), la mise en place sur le substrat de travail d'un cadre (104) définissant sur la couche adhésive une zone de réception des composants. 13. Procédé selon la revendication 12, dans lequel cadre (104) présente une épaisseur supérieure ou égale à une épaisseur maximum des composants. 14. Procédé selon la revendication 12, dans lequel le cadre présente des dimensions adaptées à une manipulation du système monolithique par machine, le cadre étant entièrement pavé de composants 15. Procédé selon la revendication 8, comprenant la mise en place sûr le substrat support de composants fonctionnels (106a) et composants factices (106b). 16. Procédé selon la revendication 8, dans lequel des interstices sont ménagés entre les composants lors de leur mise en place le substrat support et dans lequel l'étape b) comporte le remplissage des interstices avec un liant. 17. Procédé selon la revendication 8, dans lequel lors de l'étape b), on noie les composants dans liant (108) de façon à les encapsuler et à former face libre plane. 18. Procédé selon la revendication 9, dans lequel l'étape de formation de connexions comprend les operations suivantes - réalisation d'ouvertures dans une couche de passivation préalablement formée sur la face de connexion des composants, les ouvertures coïncident avec des bornes de connexion des composants, - formation de pistes conductrices (116) entre lesdites bornes de connexion selon un schéma de câblage déterminé, par dépôt et mise en forme d'au moins une couche métallique. 19. Procédé selon la revendication 15, comprenant en outre la formation de bossages (118) de matériau fusible sur les bornes de connexion et/ou les pistes conductrices. 20. Procédé selon la revendication 9, comportant la formation d'interconnexions optiques (112). 21. Procédé selon la revendication 20, dans lequel les interconnexions optiques comportent au moins un guide optique et/ou au moins un élément de couplage optique. 22. Procedé selon la revendication 8, comprenant en outre, avant ou après l'étape c), le découpage de la structure monolithique pour individualiser groupes de composants (120).
FR0008627A 2000-07-03 2000-07-03 Microsysteme monolithique a mosaique de composants Pending FR2809533A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0008627A FR2809533A1 (fr) 2000-07-03 2000-07-03 Microsysteme monolithique a mosaique de composants

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0008627A FR2809533A1 (fr) 2000-07-03 2000-07-03 Microsysteme monolithique a mosaique de composants

Publications (1)

Publication Number Publication Date
FR2809533A1 true FR2809533A1 (fr) 2001-11-30

Family

ID=8852049

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0008627A Pending FR2809533A1 (fr) 2000-07-03 2000-07-03 Microsysteme monolithique a mosaique de composants

Country Status (1)

Country Link
FR (1) FR2809533A1 (fr)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10145382A1 (de) * 2001-09-14 2003-01-09 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Chips
DE10158563C1 (de) * 2001-11-29 2003-07-17 Infineon Technologies Ag Verfahren zur Herstellung eines Bauelementmoduls
US8984746B2 (en) 2006-03-17 2015-03-24 Ge Embedded Electronics Oy Manufacture of a circuit board containing a component
DE102009015722B4 (de) * 2008-04-18 2020-07-09 Infineon Technologies Ag Halbleitermodul

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206712A (en) * 1990-04-05 1993-04-27 General Electric Company Building block approach to microwave modules
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
EP0611129A2 (fr) * 1993-02-08 1994-08-17 General Electric Company Substrat intégré pour modules à circuits intégrés
WO1998029261A1 (fr) * 1996-12-26 1998-07-09 Hitachi, Ltd. Dispositif a semiconducteur et son procede de production
US5904502A (en) * 1997-09-04 1999-05-18 International Business Machines Corporation Multiple 3-dimensional semiconductor device processing method and apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206712A (en) * 1990-04-05 1993-04-27 General Electric Company Building block approach to microwave modules
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
EP0611129A2 (fr) * 1993-02-08 1994-08-17 General Electric Company Substrat intégré pour modules à circuits intégrés
WO1998029261A1 (fr) * 1996-12-26 1998-07-09 Hitachi, Ltd. Dispositif a semiconducteur et son procede de production
EP1034942A1 (fr) * 1996-12-26 2000-09-13 Hitachi, Ltd. Dispositif a semiconducteur et son procede de production
US5904502A (en) * 1997-09-04 1999-05-18 International Business Machines Corporation Multiple 3-dimensional semiconductor device processing method and apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10145382A1 (de) * 2001-09-14 2003-01-09 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Chips
DE10158563C1 (de) * 2001-11-29 2003-07-17 Infineon Technologies Ag Verfahren zur Herstellung eines Bauelementmoduls
US7211451B2 (en) 2001-11-29 2007-05-01 Infineon Technologies Ag Process for producing a component module
US8984746B2 (en) 2006-03-17 2015-03-24 Ge Embedded Electronics Oy Manufacture of a circuit board containing a component
US10085347B2 (en) 2006-03-17 2018-09-25 Ge Embedded Electronics Oy Manufacture of a circuit board and circuit board containing a component
DE102009015722B4 (de) * 2008-04-18 2020-07-09 Infineon Technologies Ag Halbleitermodul

Similar Documents

Publication Publication Date Title
EP2162907B1 (fr) Dispositif comportant des composants encastrés dans des cavités d&#39;une plaquette d&#39;accueil et procédé correspondant
EP2054929B1 (fr) Procede de fabrication collective de modules electroniques 3d
EP2279524B1 (fr) Procede de realisation d&#39;un dispositif optique a composants optoelectroniques integres
EP2148366B1 (fr) Dispositif multi composants intégrés dans une matrice
FR2704690A1 (fr) Procédé d&#39;encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procédé et application à l&#39;interconnexion de pastilles en trois dimensions.
FR2910707A1 (fr) Capteur d&#39;image a haute densite d&#39;integration
WO2021099713A1 (fr) Procede de fabrication d&#39;une puce fonctionnelle adaptee pour etre assemblee a des elements filaires
EP2441088B1 (fr) Procédé de positionnement des puces lors de la fabrication d&#39;une plaque reconstituée
EP0694965A1 (fr) Boîtier BGA de circuit intégré et procédé de réalisation d&#39;un tel boîtier
FR2809533A1 (fr) Microsysteme monolithique a mosaique de composants
FR2974942A1 (fr) Procede de fabrication de plaques reconstituees avec maintien des puces pendant leur encapsulation
EP4057039B1 (fr) Dispositif optoélectronique comportant un interposeur photonique actif auquel sont connectées une puce microélectronique et une puce de conversion électro-optique
EP1192593B1 (fr) Dispositif et procede de fabrication de dispositifs comprenant au moins une puce montee sur un support
EP2162908B1 (fr) Procédé de réalisation d&#39;un dispositif électronique reconstitué et dispositif électronique reconstitué correspondant
EP2040291B1 (fr) Procédé de collage de puces sur un substrat de contrainte et procédé de mise sous contrainte d&#39;un circuit de lecture semi-conducteur
EP3035378A1 (fr) Procédé de transformation d&#39;un dispositif électronique utilisable dans un procédé de collage temporaire d&#39;une plaque sur une poignée
FR2667443A1 (fr) Procede de realisation d&#39;un module hybride.
EP3031775B1 (fr) Procede de realisation d&#39;une connexion electrique dans un via borgne
FR3070091A1 (fr) Systeme electronique comprenant une couche de redistribution inferieure et procede de fabrication d&#39;un tel systeme electronique
FR3070090A1 (fr) Systeme electronique et procede de fabrication d&#39;un systeme electronique par utilisation d&#39;un element sacrificiel
FR2674682A1 (fr) Module hybride et procede de realisation.
WO2000077730A1 (fr) Dispositif electronique comportant au moins une puce fixee sur un support et procede de fabrication d&#39;un tel dispositif
FR2843485A1 (fr) Procede de fabrication d&#39;un module de circuits integres et module correspondant
FR3136588A1 (fr) Boîtier, par exemple boîtier optique, de circuit integre
FR2802337A1 (fr) Procede d&#39;interconnexion de circuits integres