CN101840121A - 阵列基板及其制造方法 - Google Patents

Abstract

本发明公开了一种阵列基板及其制造方法，涉及液晶显示器技术领域，解决了现有技术中数据扫描线和栅极扫描线之间寄生电容过大的问题，并可以防止静电击穿。本发明实施例的阵列基板在在薄膜晶体管的栅极与源/漏极之间设有气体层，并且在栅极扫描线与数据扫描线交叉处设有位于栅极扫描线和数据扫描线之间的气体层。本发明实施例主要用在液晶显示器领域，特别用在需要较小数据扫描线和栅极扫描线之间寄生电容的阵列基板上。

Description

阵列基板及其制造方法

技术领域

本发明涉及液晶显示器技术领域，尤其涉及阵列基板及其制造方法。

背景技术

如图1和图2所示，TFT阵列基板包括设置在下基板上彼此交叉的栅极扫描线1和数据扫描线2，在栅极扫描线1和数据扫描线2交叉形成的每个区域内设置有TFT7、像素电极9和公共电极线16。TFT7的具体结构见图2示出的TFT剖面图，该TFT7包括与栅极扫描线1相连的栅极3、与数据扫描线2相连的源极4、与像素电极9相连的漏极5，其中漏极5通过接触孔8与像素电极9相连，并且源极4和漏极5之间设有沟道6。该TFT7还包括与栅极3重叠的半导体层13，在半导体层13上还形成有用于与源极4和漏极5形成电接触的掺杂半导体层14，半导体层13和掺杂半导体层14共同形成半导体。在栅极扫描线1上施加电压，使得TFT7的栅极3具有电压而使得TFT源极4和漏极5导通，这样施加在数据扫描线2上的像素电压就可以充入像素电极8并保持，使得像素电极9与液晶另外一面的公共电极之间形成电场从而控制液晶的透光率以显示图像。

如图2所示，栅极扫描线1、TFT7的栅极3和公共电极线16上形成有栅绝缘薄膜11。在制备出源极和漏极后形成钝化层12，其中的接触孔8就是穿过该钝化层12接触到漏极5的。TFT阵列基板和彩膜玻璃基板对盒后，为了进一步降低像素中的漏光，还可以在每个像素中平行于数据扫描线的两侧设置遮光条，一般遮光条与栅极扫描线及TFT的栅极在同一层上形成，只需要改变光刻所用的掩膜板，使得栅层上具有遮光条。

在实现使用上述阵列基板的过程中，发明人发现至少存在如下问题：由于TFT阵列基板上设置有很多数据扫描线和栅极扫描线，并且数据扫描线和栅极扫描线是交叉的，在数据扫描线和栅极扫描线交叉处、以及薄膜晶体管栅极和源/漏极会形成较大的寄生电容，导致输入到数据扫描线上的信号发生延迟。

发明内容

本发明的实施例提供一种阵列基板及其制造方法，以减小输入到数据扫描线上的信号的延迟时长。

为达到上述目的，本发明的实施例采用如下技术方案：

一种阵列基板，包括基板，以及在基板上形成的栅极扫描线、数据扫描线、像素电极和薄膜晶体管，该薄膜晶体管的栅极与栅极扫描线相连、源极与数据扫描线相连、漏极与像素电极相连；所述薄膜晶体管的栅极与源/漏极之间设有气体层；所述栅极扫描线与数据扫描线交叉处设有位于栅极扫描线和数据扫描线之间的气体层。

一种制造阵列基板的方法，包括：

(1)在基板上形成栅图案，该栅图案包括栅极扫描线、以及与栅极扫描线相连的栅极；

(2)在具有栅图案的基板上沉积栅极绝缘薄膜；

(3)在栅极绝缘薄膜上形成与薄膜晶体管的栅极重叠的溶解层、以及与栅极扫描线和数据扫描线交叉处重叠的溶解层；

(4)在所述具有溶解层的基板上形成源/漏金属薄膜；

(5)在所述源/漏金属薄膜上刻蚀出源/漏图案、并将刻蚀掉所述溶解层，该源/漏图案包括与栅极扫描线交叉的数据扫描线、薄膜晶体管的源极和漏极；

(6)形成连接到薄膜晶体管的漏极的像素电极；

(7)对应于所述源/漏极形成有源薄膜图案，该有源薄膜图案包括依次形成的具有沟道的掺杂半导体层、半导体层。

一种制造阵列基板的方法，包括：

(1)在基板上形成栅图案，该栅图案包括栅极扫描线、以及与栅极扫描线相连的栅极；

(2)在具有栅图案的基板上沉积栅极绝缘薄膜；

(3)在栅极绝缘薄膜上形成与薄膜晶体管的栅极重叠的有源薄膜图案；

(4)形成与所述有源薄膜图案重叠的溶解层、以及与栅极扫描线和数据扫描线交叉处重叠的溶解层；

(5)在所述具有溶解层的基板上形成源/漏金属薄膜；

(6)在所述源/漏金属薄膜上刻蚀出源/漏图案、并将刻蚀掉所述溶解层，该源/漏图案包括与栅极扫描线交叉的数据扫描线、薄膜晶体管的源极和漏极；

(7)在形成源/漏图案的基板上形成具有接触孔的钝化薄膜，该接触孔露出薄膜晶体管的漏极；

(8)形成经所述接触孔连接到薄膜晶体管的漏极的像素电极。

本发明实施例提供的阵列基板及其制造方法，由于在薄膜晶体管的栅极与源/漏极之间设有气体层，并且在栅极扫描线与数据扫描线交叉处设有位于栅极扫描线和数据扫描线之间的气体层；相对于现有技术中栅极与源/漏极之间的栅绝缘层和半导体、以及栅极扫描线与数据扫描线之间的栅绝缘层而言，本发明实施例中气体层的介电常数相对较低，使得栅极扫描线与数据扫描线在交叉处形成的寄生电容、以及薄膜晶体管的栅极与源/漏极形成的寄生电容都会比现有技术中的寄生电容小。由于数据扫描线上的信号延迟的时间与寄生电容成正比，所以，在寄生电容减小的情况下，数据扫描线上的信号延迟的时长也将减小。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中阵列基板的示意图；

图2为图1中I-I′的剖面图；

图3为本发明实施例1中阵列基板的示意图；

图4为图3中II-II′的剖面图；

图5为本发明实施例2中阵列基板制造的第一过程；

图6为本发明实施例2中阵列基板制造的第二过程；

图7为本发明实施例2中阵列基板制造的第三过程；

图8为本发明实施例2中阵列基板制造的第四过程；

图9为本发明实施例2中阵列基板制造的第五过程；

图10为本发明实施例2中阵列基板制造的第六过程；

图11为本发明实施例3中阵列基板的示意图；

图12为图11中III-III′的剖面图；

图13为本发明实施例4中阵列基板制造的第一过程；

图14为本发明实施例4中阵列基板制造的第二过程；

图15为本发明实施例4中阵列基板制造的第三过程；

图16为本发明实施例4中阵列基板制造的第四过程；

图17为本发明实施例4中阵列基板制造的第五过程；

图18为本发明实施例4中阵列基板制造的第六过程。

具体实施方式

本发明实施例中的阵列基板，包括基板，以及在基板上形成的栅极扫描线、数据扫描线、像素电极和薄膜晶体管，该薄膜晶体管的栅极与栅极扫描线相连、源极与数据扫描线相连、漏极与像素电极相连。为了降低寄生电容，本发明实施例中在所述薄膜晶体管的栅极与源/漏极之间设有气体层，并且所述栅极扫描线与数据扫描线交叉处设有位于栅极扫描线和数据扫描线之间的气体层。

由于存在上述的气体层，使得本发明实施例中栅极扫描线与数据扫描线在交叉处形成的寄生电容、以及薄膜晶体管的栅极与源/漏极形成的寄生电容都相对较小，在寄生电容较小的情况下，栅极扫描线上的信号延迟的时长也较短，从而减小输入到栅极扫描线上的信号的延迟时长。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1：

本发明实施例提供一种阵列基板，如图3和图4所示，该阵列基板包括基板270，以及在基板270上彼此交叉设置的栅极扫描线220和数据扫描线210，在栅极扫描线220和数据扫描线210的每个交叉处设置的像素电极230和薄膜晶体管250。图4中表示出了该薄膜晶体管250的剖面图、以及栅极扫描线220和数据扫描线210交叉处的剖面图。图4中示出的薄膜晶体管250包括与栅极扫描线220相连的栅极251、与数据扫描线210相连的源极252、与像素电极230相连的漏极253、以及与栅极扫描线220重叠并限定源极252和漏极253之间沟道254的半导体层257a；在半导体层257a上还形成有用于与数据扫描线形成电接触的掺杂半导体层257b，半导体层257a和掺杂半导体层257b共同形成半导体。

为了减小输入到栅极扫描线220上的信号的延迟时长，本发明实施例中的阵列基板在薄膜晶体管250的栅极251与源/漏极252和253之间设有气体层256，并且在栅极扫描线220与数据扫描线210交叉处设有位于栅极扫描线220和数据扫描线210之间的气体层260。

如图4所示，上述栅极扫描线220与数据扫描线210交叉处的分层结构：栅极扫描线220形成在基板270上，在栅极扫描线220上面一层为栅绝缘层280，栅绝缘层280上面为气体层260，气体层260之上就是数据扫描线210。一般而言，在数据扫描线210至少还需要设置钝化层290，以便对最后制成的TFT阵列基板进行保护。

如图4所示，上述薄膜晶体管250处的分层结构为：薄膜晶体管250的栅极251形成在基板270上，在栅极251上面一层为栅绝缘层280，栅绝缘层280上面为由半导体层257a和掺杂半导体层257b形成的有源薄膜图案，并且掺杂半导体层257b上刻蚀有沟道254；在有源薄膜图案上面就是气体层256，在气体层256之上就是源/漏极252和253，并且源极252和漏极253不会直接接触，同时源极252还与上述的数据扫描线210连接到一起。

为了能够保护上述薄膜晶体管250、数据扫描线210和栅极扫描线220，本发明实施例还需要在形成源/漏极的基板上形成具有接触孔255的钝化层290，该接触孔255露出上述薄膜晶体管250的漏极253，具体如图4所示；本发明实施例中在钝化层290上还形成有像素电极230，该像素电极230通过接触孔255连接到薄膜晶体管250的漏极253。

由于在薄膜晶体管250的栅极与源/漏极之间设有气体层256，并且在栅极扫描线220与数据扫描线210交叉处设有位于栅极扫描线220和数据扫描线210之间的气体层260；相对于现有技术中栅极与源/漏极之间的栅绝缘层和半导体、以及栅极扫描线与数据扫描线之间的栅绝缘层而言，本发明实施例中气体层256和260的介电常数相对较低，使得栅极扫描线与数据扫描线在交叉处形成的寄生电容、以及薄膜晶体管的栅极与源/漏极形成的寄生电容都会比现有技术中的寄生电容小。由于数据扫描线上的信号延迟的时间与寄生电容成正比，所以，在寄生电容减小的情况下，数据扫描线上的信号延迟的时长也将减小。

并且由于数据扫描线和栅极扫描线在交叉处隔着气体层256和260，这样可以相对减小数据扫描线210和栅极扫描线220在交叉处短接的几率。

本发明实施例中气体层中所包含的气体可以采用但不限定为空气。

实施例2：

本发明实施例还提供一种制造阵列基板的方法，下面参照图5至图10描述该制造方法。

首先，如图5所示，在基板270上沉积栅金属层。随后，通过掩膜构图工艺将所述栅金属层刻蚀形成栅图案，该栅图案包括栅极扫描线220、以及栅极251，其中，栅极251与其相邻的栅极扫描线220是一体的并且连接到一起。

利用沉积技术在具有栅图案的基板270上沉积栅极绝缘薄膜280(见图6)。并且在栅极绝缘薄膜280上依次形成半导体层(材料为非晶硅)和掺杂半导体层(材料为n+非晶硅)；其中的半导体层见图中的257a，掺杂半导体层见图中的257b。

接着，如图6所示，通过掩膜构图工艺对形成在栅极绝缘薄膜上的半导体层257a和掺杂半导体层257b进行刻蚀，以形成与栅极251重叠的有源薄膜图案。

随后，如图7所示，在具有有源薄膜图案的基板270上沉积可溶解的材料层，然后通过掩膜构图工艺将该可溶解的材料层刻蚀成与所述有源薄膜图案重叠的溶解层258，以及与栅极扫描线220和数据扫描线210交叉处重叠的溶解层261。本实施例中溶解层258和261所采用的材料可以为A-ITO(非结晶氧化铟锡，Amorphous-Indium Tin Oxide)，在实际运用时，还可以采用其他比源/漏金属刻蚀速度快的材料作为溶解层材料，例如：氧化铟锌(IZO，Indium Zincum Oxide)或者氧化锌作为溶解层的材料。

再随后，如图8所示，在包括有源薄膜图案和溶解层的基板270上形成源/漏金属薄膜。之后，通过掩膜构图工艺刻蚀出源/漏图案、并刻蚀掉所述溶解层，该源/漏图案包括与栅极扫描线220交叉的数据扫描线210、薄膜晶体管250的源极252和漏极253；并且薄膜晶体管250的源极252与数据扫描线210相连。

一般来讲，在进行源/漏图案刻蚀的时候，由于溶解层258和261的材料A-ITO的溶解速率较快，这样可以在进行源/漏图案刻蚀的同时，将所有的溶解层的A-ITO刻蚀掉，故而在薄膜晶体管250的栅极和源/漏极之间存在气体层256。同时，由于栅极扫描线220和数据扫描线210交叉处也有溶解层261，那么在刻蚀源/漏图案的同时，也会在栅极扫描线220和数据扫描线210之间形成气体层260。并且本发明实施例中气体层256和261中可以包含但不限于空气。

然后，如图9所示，利用沉积技术在图8所示的基板上沉积钝化层290，并利用掩膜构图工艺在钝化层290上刻蚀出多个接触孔255，这些接触孔255能够露出薄膜晶体管250的漏极253。

再然后，如图10所示，在具有接触孔255的钝化层290上沉积一层透明电极材料，并利用掩膜构图工艺刻蚀出透明电极图案，该透明电极图案包括经接触孔255连接到薄膜晶体管250的漏极253的像素电极230。本实施例中形成像素电极230的材料可以为A-ITO，也可以为P-ITO(多晶氧化铟锡，Polycrystal-Indium Tin Oxide)。

本发明实施例制造出的阵列基板，在薄膜晶体管250的栅极与源/漏极之间具有气体层256，在栅极扫描线220与数据扫描线210交叉处具有位于栅极扫描线220和数据扫描线210之间的气体层260。由于气体层256和260的介电常数相对较低，使得栅极扫描线与数据扫描线在交叉处形成的寄生电容、以及薄膜晶体管的栅极与源/漏极形成的寄生电容都会比现有技术中的寄生电容小。在寄生电容减小的情况下，数据扫描线上的信号延迟的时长也将减小。

并且由于数据扫描线210和栅极扫描线220在交叉处隔着气体层260，这样可以相对减小数据扫描线210和栅极扫描线220在交叉处短接的几率。并且在制备数据扫描线210时，气体层260还是由溶解层261替代的，即使数据扫描线210上存在小量的静电，也会被溶解层261隔开，减小静电击穿数据扫描线210和栅极扫描线220而短接的概率。

实施例3：

本发明实施例提供一种阵列基板，如图11和图12所示，该阵列基板包括基板370，以及在基板370上彼此交叉设置的栅极扫描线320和数据扫描线310，在栅极扫描线320和数据扫描线310的每个交叉处设置的像素电极330和薄膜晶体管350。图12中表示除了该薄膜晶体管350的剖面图、以及栅极扫描线320和数据扫描线310交叉处的剖面图。图12中示出的薄膜晶体管350包括与栅极扫描线320相连的栅极351、与数据扫描线310相连的源极352、与像素电极330相连的漏极353、以及与栅极扫描线320重叠并限定源极352和漏极353之间沟道354的半导体层356a；在半导体层356a上还形成有用于与数据扫描线310形成电接触的掺杂半导体层356b，半导体层356a和掺杂半导356b体层共同形成半导体。

为了减小输入到栅极扫描线320上的信号的延迟时长，本发明实施例中的阵列基板在薄膜晶体350管的栅极与源/漏极之间设有气体层357，并且在栅极扫描线320与数据扫描线310交叉处设有位于栅极扫描线320和数据扫描线310之间的气体层340。

如图12所示，上述栅极扫描线320与数据扫描线310交叉处的分层结构：栅极扫描线320形成在基板370上，在栅极扫描线320上面一层为栅绝缘层380，栅绝缘层380上面为气体层340，气体层340之上就是数据扫描线310。一般而言，在数据扫描线310至少还需要设置钝化层390，以便对最后制成的TFT阵列基板进行保护。

如图12所示，上述薄膜晶体管350处的分层结构为：薄膜晶体管350的栅极351形成在基板370上，在栅极351上面一层为栅绝缘层380，在栅绝缘层380上面就是气体层357；在气体层357上形成有源/漏极352和353，并且源极352和漏极353不会直接接触，同时源极352还与上述的数据扫描线310连接到一起。对于没有形成源/漏极的其他部分，在栅绝缘层380上形成有连接到薄膜晶体管350的漏极353的像素电极330；而对于形成有源/漏极的部分，则依次形成有掺杂半导体层356b和半导体层356a，并且掺杂半导体层356b上具有沟道354。

如图12所示，为了能够保护上述薄膜晶体管350、数据扫描线310、栅极扫描线320以及像素电极330，本发明实施例还需要在基板370上形成钝化层390。

由于在薄膜晶体管的栅极与源/漏极之间设有气体层357，并且在栅极扫描线320与数据扫描线310交叉处设有位于栅极扫描线320和数据扫描线310之间的气体层340；相对于现有技术中栅极与源/漏极之间的栅绝缘层和半导体、以及栅极扫描线与数据扫描线之间的栅绝缘层而言，本发明实施例中气体层的介电常数相对较低，使得栅极扫描线与数据扫描线在交叉处形成的寄生电容、以及薄膜晶体管的栅极与源/漏极形成的寄生电容都会比现有技术中的寄生电容小。由于数据扫描线上的信号延迟的时间与寄生电容成正比，所以，在寄生电容减小的情况下，数据扫描线上的信号延迟的时长也将减小。

并且由于数据扫描线310和栅极扫描线320在交叉处隔着气体层340，这样可以相对减小数据扫描线310和栅极扫描线320在交叉处短接的几率。

同时，由于本发明实施例中的像素电极330是在钝化层390下面制出的，并且直接和薄膜晶体管350的漏极353连接，省去的制作接触孔的过程，并且没有接触孔后可以增加像素电330极作为存储电容的有效面积，可以增加存储电容的容量。

本发明实施例中气体层中所包含的气体可以采用但不限定为空气。

实施例4：

本发明实施例还提供一种制造阵列基板的方法，下面参照图13至图18描述该制造方法。

首先，如图13所示，在基板370上沉积栅金属层。随后，通过掩膜构图工艺将所述栅金属层刻蚀形成栅图案，该栅图案包括栅极扫描线320、以及栅极351，其中，栅极351与其相邻的栅极扫描线320是一体的并且连接到一起。

利用沉积技术在具有栅图案的基板370上沉积栅极绝缘薄膜380(见图14)。接着，如图14所示，在具有栅极绝缘薄膜380的基板370上沉积可溶解的材料层，然后通过掩膜构图工艺将该可溶解的材料层刻蚀成与所述薄膜晶体管350的栅极351重叠的溶解层358，以及与栅极扫描线320和数据扫描线310交叉处重叠的溶解层341。本实施例中溶解层358和341所采用的材料可以但并不限定为A-ITO或者二氧化硅。

再随后，如图15所示，在包括溶解层358和341的基板上形成源/漏金属薄膜。之后，通过掩膜构图工艺刻蚀出源/漏图案、并将刻蚀掉所述溶解层，该源/漏图案包括与栅极扫描线320交叉的数据扫描线310、薄膜晶体管350的源极352和漏极353；并且薄膜晶体管350的源极352与数据扫描线310相连。

一般来讲，在进行源/漏图案刻蚀的时候，由于溶解层358和341的材料A-ITO的溶解速率较快，这样可以在进行源/漏图案刻蚀的同时，将所有的溶解层的A-ITO刻蚀掉，故而在薄膜晶体管250的栅极和源/漏极之间存在气体层257。同时，由于栅极扫描线320和数据扫描线310交叉处也有溶解层341，那么在刻蚀源/漏图案的同时，也会在栅极扫描线320和数据扫描线310之间形成气体层340。并且本发明实施例中气体层357和340中可以包含但不限于空气。

当然，如果溶解层358和341的材料为二氧化硅，则可以通过碱性液体将溶解层刻蚀掉，以便形成上述的气体层。在实际运用时，还可以其他刻蚀速度比源/漏金属比源漏金属要快的其他材料作为溶解层的材料，例如：氮化硅、IZO或者氧化锌等。

然后，如图16所示，在具有源/漏图案并刻蚀掉溶解层的基板370上沉积一层透明电极材料，并利用掩膜构图工艺刻蚀出透明电极330图案，该透明电极图案包括直接与薄膜晶体管350漏极353直接相连的像素电极330，本实施例中形成像素电极330的材料可以为A-ITO，也可以为P-ITO。

再然后，如图17所示，通过掩膜构图工艺在所述源/漏极上形成有源薄膜图案，该有源薄膜图案包括依次形成的具有沟道的掺杂半导体层(材料为n+非晶硅)和半导体层(材料为非晶硅)；其中的半导体层见图中的356a，掺杂半导体层见图中的356b。

为了能够保护上述薄膜晶体管350、数据扫描线310、栅极扫描线320以及像素电极330，如图18所示，本发明实施例在具有有源薄膜图案和像素电极330的基板370上形成钝化层390。

本发明实施例制造出的阵列基板，在薄膜晶体管350的栅极与源/漏极之间具有气体层357，在栅极扫描线320与数据扫描线310交叉处具有位于栅极扫描线320和数据扫描线310之间的气体层340。由于气体层357和340的介电常数相对较低，使得栅极扫描线与数据扫描线在交叉处形成的寄生电容、以及薄膜晶体管的栅极与源/漏极形成的寄生电容都会比现有技术中的寄生电容小。在寄生电容减小的情况下，数据扫描线上的信号延迟的时长也将减小。

并且由于数据扫描线310和栅极扫描线320在交叉处隔着气体层340，这样可以相对减小数据扫描线310和栅极扫描线320在交叉处短接的几率。并且在制备数据扫描线310时，气体层340还是由溶解层341替代的，即使数据扫描线310上存在小量的静电，也会被溶解层341隔开，减小静电击穿数据扫描线310和栅极扫描线320而短接的概率。

同时，由于本发明实施例中的像素电极330是在钝化层390下面制出的，并且直接和薄膜晶体管350的漏极353连接，省去的制作接触孔的过程，并且没有接触孔后可以增加像素电极330作为存储电容的有效面积，可以增加存储电容的容量。

本发明实施例主要用在液晶显示器领域，特别用在需要较小数据扫描线和栅极扫描线之间寄生电容的阵列基板上。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (9)

1.一种阵列基板，包括基板，以及在基板上形成的栅极扫描线、数据扫描线、像素电极和薄膜晶体管，该薄膜晶体管的栅极与栅极扫描线相连、源极与数据扫描线相连、漏极与像素电极相连；其特征在于，所述薄膜晶体管的栅极与源/漏极之间设有气体层；所述栅极扫描线与数据扫描线交叉处设有位于栅极扫描线和数据扫描线之间的气体层。

2.根据权利要求1所述的阵列基板，其特征在于，所述栅极扫描线与数据扫描线交叉处从栅极扫描线到数据扫描线之间依次包括：栅绝缘层和气体层。

3.根据权利要求1或2所述的阵列基板，其特征在于，所述薄膜晶体管从栅极到源/漏极之间依次包括：栅绝缘层、半导体层、掺杂半导体层和气体层。

4.根据权利要求1或2所述的阵列基板，其特征在于，所述薄膜晶体管从栅极到源/漏极之间依次包括：栅绝缘层和气体层；所述栅绝缘层上形成有连接到薄膜晶体管的漏极的像素电极；所述薄膜晶体管的源/漏极上依次包括：具有沟道的掺杂半导体层、半导体层。

5.一种制造阵列基板的方法，其特征在于，包括：

(1)在基板上形成栅图案，该栅图案包括栅极扫描线、以及与栅极扫描线相连的栅极；

(2)在具有栅图案的基板上沉积栅极绝缘薄膜；

(3)在栅极绝缘薄膜上形成与薄膜晶体管的栅极重叠的有源薄膜图案；

(4)形成与所述有源薄膜图案重叠的溶解层、以及与栅极扫描线和数据扫描线交叉处重叠的溶解层；

(5)在所述具有溶解层的基板上形成源/漏金属薄膜；

(6)在所述源/漏金属薄膜上刻蚀出源/漏图案、并刻蚀掉所述溶解层，该源/漏图案包括与栅极扫描线交叉的数据扫描线、薄膜晶体管的源极和漏极；

(7)在形成源/漏图案的基板上形成具有接触孔的钝化薄膜，该接触孔露出薄膜晶体管的漏极；

(8)形成经所述接触孔连接到薄膜晶体管的漏极的像素电极。

6.根据权利要求5所述的制造阵列基板的方法，其特征在于，所述溶解层所用材料为非结晶氧化铟锡、氧化铟锌或者氧化锌。

7.一种制造阵列基板的方法，其特征在于，包括：

(1)在基板上形成栅图案，该栅图案包括栅极扫描线、以及与栅极扫描线相连的栅极；

(2)在具有栅图案的基板上沉积栅极绝缘薄膜；

(3)在栅极绝缘薄膜上形成与薄膜晶体管的栅极重叠的溶解层、以及与栅极扫描线和数据扫描线交叉处重叠的溶解层；

(4)在所述具有溶解层的基板上形成源/漏金属薄膜；

(5)在所述源/漏金属薄膜上刻蚀出源/漏图案、并刻蚀掉所述溶解层，该源/漏图案包括与栅极扫描线交叉的数据扫描线、薄膜晶体管的源极和漏极；

(6)形成连接到薄膜晶体管的漏极的像素电极；

(7)对应于所述源/漏极形成有源薄膜图案，该有源薄膜图案包括依次形成的具有沟道的掺杂半导体层、半导体层。

8.根据权利要求7所述的制造阵列基板的方法，其特征在于，在(7)之后，该方法还包括：

(8)在具有有源薄膜图案和像素电极的基板上形成钝化层。

9.根据权利要求7所述的制造阵列基板的方法，其特征在于，所述溶解层所用材料为二氧化硅、氮化硅、非结晶氧化铟锡、氧化铟锌或者氧化锌。

Images