CN100421017C - 薄膜晶体管阵列基板及其制造方法 - Google Patents

薄膜晶体管阵列基板及其制造方法 Download PDF

Info

Publication number
CN100421017C
CN100421017C CNB2005101278000A CN200510127800A CN100421017C CN 100421017 C CN100421017 C CN 100421017C CN B2005101278000 A CNB2005101278000 A CN B2005101278000A CN 200510127800 A CN200510127800 A CN 200510127800A CN 100421017 C CN100421017 C CN 100421017C
Authority
CN
China
Prior art keywords
electrode
data
grid
layer
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101278000A
Other languages
English (en)
Other versions
CN1797159A (zh
Inventor
崔荣锡
庾弘宇
曹基述
李在晤
丁辅径
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN1797159A publication Critical patent/CN1797159A/zh
Application granted granted Critical
Publication of CN100421017C publication Critical patent/CN100421017C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了一种薄膜晶体管阵列基板。所述薄膜晶体管阵列基板包括连接到栅线的栅极；连接到数据线的源极，所述数据线与所述栅线相交以限定像素区；漏极，与所述源极相对且其间具有沟道；半导体层，形成所述源极和所述漏极之间的沟道；沟道钝化层，形成在所述沟道上以保护所述半导体层；像素电极，设置所述像素区以与所述漏极相连；存储电容，包括延伸在栅线上方以的所述像素电极，以在栅绝缘层上形成存储区域，并且在栅绝缘层上层迭有半导体层图案和金属层图案；从所述栅线延伸出来的栅焊盘；以及从所述数据线延伸出来的数据焊盘。

Description

薄膜晶体管阵列基板及其制造方法
本申请要求享有2004年12月30日在韩国递交的申请号为117243/2004的申请的权益，在此引用其全部内容作为参考。
技术领域
本发明涉及到薄膜晶体管(TFT)阵列基板，特别是，涉及到能够无需钝化层而保护TFT并防止数据焊盘或栅焊盘电化腐蚀的TFT阵列基板及其制造方法。
背景技术
液晶显示器(LCD)通过利用电场控制液晶(LC)的光透射率来显示图像。
LCD利用分别设置在彼此面对的上基板和下基板上的像素电极和公共电极之间产生的电场驱动LC。
LCD具有彼此面对的TFT阵列基板(下阵列基板)和滤色片阵列基板(上阵列基板)，设置在两个阵列基板之间以保持盒间隙的衬垫料，以及填充在盒间隙之间的LC。
TFT阵列基板包括信号线、TFT、以及涂覆在其上以定向LC的定向层。
滤色片阵列基板包括用于实现色彩的滤色片，用于防止滤色片单元之间漏光的黑矩阵(BM)，以及涂覆在其上以定向LC的定向层。
在LCD中，因为TFT阵列基板的制造需要半导体工序以及多个掩模工序，其制造过程复杂并且因而制造成本增加。
为解决这个问题，需要开发减少掩模工序数量的TFT阵列基板。
其原因为一轮掩模工序包括诸如薄膜沉积工序、清洁工序、光刻工序、蚀刻工序、光刻胶剥离工序以及检查工序的多个工序。
近来，已经开发出比先前作为TFT阵列基板标准掩模工艺的5轮掩模工序少需要一轮掩模工序的4轮掩模工艺。
图1为现有技术的利用4轮掩模工艺制造的TFT阵列基板的平面图；以及图2为沿图1中I-I’线的剖面图。
参照图1和图2，现有技术的LC显示板的TFT阵列基板包括下基板1，形成在下基板上彼此交叉且其间具有栅绝缘层12的栅线2和数据线4，形成在每个交叉处的TFT 30，在由栅线和数据线的交叉所限定的像素区中形成的像素电极22，在栅线2与存储电极28相重叠的部分形成的存储电容40，连接到栅线2的栅焊盘50，以及连接到数据线4的数据焊盘60。
提供栅信号的栅线2和提供数据信号的数据线4交叉以限定像素区5。
TFT 30响应栅线的栅信号使得数据线4的像素信号被充入并保持在像素电极22。TFT 30包括连接到栅线2的栅极6，连接到数据线4的源极8，以及连接到像素电极22的漏极10。
TFT 30还包括与栅极6相重叠其间具有栅绝缘层12的有源层14，以形成源极8和漏极10之间的沟道。
有源层14与数据线4、数据焊盘下电极62、以及存储电极28相重叠。
在有源层14上还形成有用于与数据线4、源极8、漏极10、数据焊盘下电极62、以及存储电极28欧姆接触的欧姆接触层16。
像素电极22形成在像素区5并且通过贯穿钝化层18的第一接触孔20连接到漏极10。
在通过TFT 30施加了像素信号的像素电极22和施加了基准电压的公共电极(未示出)之间产生电场。下阵列基板和上阵列基板之间的LC分子在电场的作用下由于介电各向异性发生旋转。
像素区5的光透射率根据LC分子的旋转角度而改变，从而实现灰度级。
存储电容40包括栅线2以及与栅线2相重叠其间具有栅绝缘层12、有源层14、和欧姆接触层16的存储电极28。
存储电极28通过形成在钝化层18的第二接触孔42连接到像素电极22。
存储电容40使充入像素电极22的像素信号被稳定地保持到充入下一个像素信号。
栅焊盘50连接到栅驱动器(未示出)以向栅线2提供栅信号。栅焊盘50包括从栅线2延伸出的栅焊盘下电极52以及通过贯穿栅绝缘层12和钝化层18的第三接触孔56连接到栅焊盘下电极52的栅焊盘上电极54。
数据焊盘60连接到数据驱动器(未示出)以向数据线4提供数据信号。数据焊盘60包括从数据线4延伸出的数据焊盘下电极62以及通过贯穿钝化层18的第四接触孔66连接到数据焊盘下电极52的数据焊盘上电极64。
将参照图3A到3D详细描述利用4轮掩模工艺制造LC显示板的TFT阵列基板的方法。
参照图3A，利用第一掩模工序在下基板1上形成包括栅线2、栅极6、以及栅焊盘下电极52的第一导电图案组。首先，利用沉积方法(例如，溅射方法)在下基板1上形成栅金属层。之后，栅金属层通过光刻工序以及利用第一掩模的蚀刻工序进行构图，从而形成包括栅线2、栅极6、以及栅焊盘下电极52的第一导电图案组。
参照图3B，在其上形成有栅图案的下基板1上涂覆有栅绝缘层12。之后，利用第二掩模工序在栅绝缘层12上形成包括有源层14和欧姆接触层16的半导体图案，以及包括数据线4、源极8、漏极10、数据焊盘下电极62和存储电极28的第二导电图案组。
参照图3C，在其上形成有第二导电图案组的栅绝缘层12上通过第三掩模工序形成包括第一接触孔20、第二接触孔42、第三接触孔56和第四接触孔66的钝化层18。特别的，在其上形成有数据图案的栅绝缘层12的整个表面上通过沉积方法(例如，等离子体增强化学气相沉积(PECVD))形成钝化层18。
之后，钝化层18通过使用第三掩模的光刻工序和蚀刻工序进行构图，从而形成了第一接触孔20、第二接触孔42、第三接触孔56和第四接触孔66。
第一接触孔20贯穿钝化层18以暴露漏极10，而第二接触孔42贯穿钝化层18以暴露存储电极28。
第三接触孔56贯穿钝化层18和栅绝缘层12以暴露栅焊盘下电极52，而第四接触孔66贯穿钝化层18以暴露数据焊盘下电极62。
参照图3D，利用第四掩模工序在钝化层18上形成包括像素电极22、栅焊盘上电极54以及数据焊盘上电极64的第三导电图案组。
现有技术的TFT阵列基板具有用于保护TFT 30的钝化层18。
钝化层18通过利用PECVD设备沉积无机绝缘材料，或利用旋转涂覆设备或非旋转涂覆设备涂覆有机绝缘材料而形成。
由于如上所述需要PECVD设备、旋转涂覆设备或非旋转涂覆设备以形成钝化层18，制造成本增加。同时，由于数据线4利用单层形成，其常常断开。这样，需要单独的工序以修复断开的数据线4。同时，当钝化层18由有机绝缘材料形成时，像素电极22由于相对较厚的钝化层18而分离。具体的说，像素电极22在漏极10和像素电极22相接触的接触孔20所暴露的钝化层18的侧边处分离。然后由于像素信号不能通过漏极10施加到像素电极22，就产生了点缺陷。
同样，存储电容40包括相互重叠的栅线2和存储电极28其间具有栅绝缘层12、有源层14和欧姆接触层16。
这样，存储电容40的电容量由于使栅线2与存储电极28、有源层14和欧姆接触层16相绝缘的相对较厚的栅绝缘层12而退化。同样，由于存储电容40相对低的电容量产生图像质量退化(例如，斑点)。同样，因为钝化层形成时数据焊盘开口，在随后的工序中也许会造成缺陷(例如，电化腐蚀)。
发明内容
因此，本发明涉及到基板上避免了由于现有技术的局限和不足而引起的一个或多个问题的TFT阵列基板及其制造方法。
本发明的优点是提供了TFT阵列基板及其制造方法，其能够不用钝化层而保护TFT以及降低生产成本和需要的掩模数量。
本发明的另一个优点是提供了TFT阵列基板及其制造方法，其能够通过以
栅金属图案和数据金属图案的跨接结构形成数据焊盘防止由于数据焊盘的开口而引起的电化腐蚀。
本发明的再一个优点是提供了TFT阵列基板及其制造方法，其能够通过分开偶数数据线和奇数数据线以形成防静电结构来降低所需的工序数量。
本发明另外的优点、目的以及特点将在随后的描述中部分地提及并且对于本领域普通技术人员来说通过随后的解释或者从本发明的实践中学习一部分将变得明显。通过所写说明书及其权利要求以及附图中特别指出的结构可以实现并获得本发明的目标和其它的优点。
为实现这些和其它的优点并且根据本发明的目的，如在此具体并广泛描述的那样，提供了一种薄膜晶体管阵列基板包括：连接到栅线的栅极；连接到数据线的源极，所述数据线与所述栅线相交以限定像素区；与所述源极相对且其间具有沟道的漏极；半导体层，形成所述源极和所述漏极之间的沟道；沟道钝化层，形成在所述沟道上以保护所述半导体层；像素电极，设置所述像素区以与所述漏极相连；存储电容，包括延伸在栅线上方的所述像素电极以在栅绝缘层上形成存储区域，并且在栅绝缘层上层迭有半导体层图案和金属层图案；栅焊盘，从所述栅线延伸出来；以及数据焊盘，从所述数据线延伸出来。
本发明的另一方面，提供了一种制造薄膜晶体管阵列基板的方法包括：在基板上形成栅极、栅线、栅焊盘下电极和数据焊盘下电极；在所述栅极上形成栅绝缘层、第一半导体层、第二半导体层以及数据金属层；对所述栅绝缘层、所述第一和第二半导体层以及所述数据金属层进行构图以形成在数据线、薄膜晶体管区域、栅焊盘、数据焊盘和所述栅线上的图案，其中所述图案具有暴露出栅线上的所述栅绝缘层的断开部分；在所述基板上涂覆透明导电层并且对所述透明导电层进行构图以在所述薄膜晶体管区域形成源极和漏极、在其之间形成沟道的第一半导体层、与所述漏极接触的像素电极、栅焊盘上电极以及数据焊盘上电极；以及与所述沟道相对应的所述第一半导体层上的沟道钝化层。
应该理解本发明前面的概括性描述和后面的详细描述都是示意性和解释性的意在对本发明的权利要求提供进一步的解释。
附图说明
本申请所包括的附图用于提供对本发明的进一步理解，并且包括在该申请中并且作为本申请的一部分，示出了本发明的实施方式并且连同说明书一起用于解释本发明的原理。在附图中：
图1为现有技术的利用4轮掩模工艺制造的TFT阵列基板的平面图；
图2为沿图1中I-I’线的剖面图；
图3A到图3D为示出了现有技术中制造LC显示板的TFT阵列基板的顺序工序的剖面图；
图4为根据本发明的TFT阵列基板的平面图；
图5为沿图4中II-II’线的剖面图；
图6A和图6B分别为示出了根据本发明在TFT阵列基板上通过第一掩模工序制造第一导电图案组的方法的平面图和剖面图；
图7A和图7B分别为示出了根据本发明在TFT阵列基板上通过第二掩模工序制造半导体图案、第二导电图案组和沟道钝化层的方法的平面图和剖面图；
图8A到图8F为示出了根据本发明制造第二导电图案组的顺序工序的剖面图；
图9A和图9B分别为示出了根据本发明在TFT阵列基板上通过第三掩模工序制造半导体图案和第三导电图案组的方法的平面图和剖面图；
图10A到图10E为示出了根据本发明制造第三导电图案组的顺序工序的剖面图；以及
图11为示出了根据本发明TFT阵列基板的外焊盘的一部分的平面图。
对本领域的普通技术人员显然可以在不脱离本发明的精神或范围的情况下对本发明做出各种改进和变型。因而，本发明覆盖了落入所附权利要求及其等同物的范围内的本发明的改进和变型。
具体实施方式
现在将对本发明的优选实施方式做详细说明，其例子在附图中说明。尽可能的，将在附图中使用相同的标号表示相同或相似的部分。
图4为根据本发明的TFT阵列基板的平面图，而图5为沿图4中II-II’线的剖面图。
参照图4和图5，TFT阵列基板包括下基板101上的栅绝缘层112，形成在每个交叉部分的TFT 130，形成在由相交的栅线和数据线所限定的像素区105中的像素电极122，以及用于保护TFT 130的钝化层120。
同样，TFT阵列基板还包括由栅线102和像素电极122的重叠部分形成的存储电容140，连接到到栅线102的栅焊盘150，以及通过跨接结构(jumpingstructure)连接到数据线104的数据焊盘160。提供栅信号的栅线102和提供数据信号的数据线104相交以限定像素区105。TFT 130响应栅线102的栅信号使得数据线104的像素信号被充入并保持在像素电极122。
TFT 130具有连接到栅线102的栅极106，连接到数据线104的源极108，以及连接到像素电极122的漏极110。
同样，TFT 130还包括与栅极106相重叠其间具有栅绝缘层112并且形成了源极108和漏极110之间的沟道的有源层114。
在栅线102上形成栅绝缘层112，并且形成第一半导体层147的图案以从栅绝缘层112上的有源层114延伸。在存储电容140周围形成裂缝103以暴露栅绝缘层112，从而不形成第一半导体层147。
有源层114还与数据线104和数据焊盘下电极162相重叠。
在有源层114上还形成由用于与数据线104、源极108、漏极110和数据焊盘下电极162进行欧姆接触的欧姆接触层116。
在形成源极108和漏极110之间沟道的有源层114上由氧化硅(SiOx)或氮化硅(SiNx)形成的沟道钝化层120。
沟道钝化层120防止形成沟道的有源层114在去除形成源极108、漏极110和像素电极122时使用的光刻胶图案的剥离工序，以及在全部工序之前和之后执行的清洁工序中的可能损害。
像素电极122连接到TFT 130的漏极110。
在源极108、漏极110和数据线104上由与像素电极122相同的材料形成透明导电图案118。
透明导电图案118以跨接结构形成连接数据焊盘150和数据线104的跨接电极(jumping electrod)168。
形成在数据线104上的透明导电图案118作为当数据线104断开后向TFT130的源极108提供数据信号的备份。
形成在源极108和漏极110上的透明导电图案118防止由易受腐蚀的金属(例如，Mo)所形成的源极108和漏极110的腐蚀。
透明导电图案118分隔开使得防止与邻近的透明导电图案118或邻近的像素电极122短路。
形成在源极108上的透明导电图案118和形成在漏极110上的透明导电图案118按指定的距离，例如，4～5μm，彼此分隔开。
因此，在通过TFT 130施加了像素信号的像素电极122和施加了基准电压的公共电极(未示出)之间形成电场。
下阵列基板和上阵列基板之间的LC分子由于介电各向异性在电场的作用下而旋转。
像素区105的光透射率根据LC分子的旋转角度而变化，因此实现了灰度级。
存储电容140包括栅线102以及与第一半导体层147、第二半导体层149和数据金属图案119相重叠且与栅线102间具有栅绝缘层112的像素电极122。
存储电容140使得充入像素电极122的像素信号被稳定地保持到充入下一个像素信号。栅焊盘150连接到栅驱动器(未示出)以向栅线102提供栅信号。
栅焊盘150包括从栅线102延伸出的栅焊盘下电极152，以及通过贯穿栅绝缘层112、第一半导体层147、第二半导体层149以及数据金属图案119的接触孔154连接到栅焊盘下电极152的栅焊盘上电极156。
同样，数据焊盘160连接到数据驱动器(未示出)以向数据线104施加数据信号。
数据焊盘160包括在基板上栅图案中形成的数据焊盘下电极162以及连接到数据焊盘下电极162其间具有第一半导体层147、第二半导体层149以及数据金属图案119的数据焊盘上电极166。
由栅图案形成的数据焊盘160利用其间具有栅绝缘层112的跨接结构连接到数据线104。
跨接结构包括由栅图案形成的数据焊盘下电极162，以及跨接电极168，其为透明导电层，连接数据焊盘下电极162到数据线104。
图6A和图6B分别为示出了根据本发明在TFT阵列基板上通过第一掩模工序制造第一导电图案组的方法的平面图和剖面图。
参照图6A和图6B，在下基板101上利用第一掩模工序形成包括栅线102、栅极106、栅焊盘下电极152以及数据焊盘下电极162的第一栅图案组。
利用诸如溅射的沉积方法在下基板101上形成栅金属层。
然后，栅金属层通过使用第一掩模的光刻工序以及蚀刻工序进行构图，从而形成包括栅线102、栅极106、栅焊盘下电极152以及数据焊盘下电极162的栅图案。
这里，栅金属层可以由诸如铝/钕(Al/Nd)的铝基(aluminum-based)金属。同样，栅金属层可以由双层线或三层线形成。
图7A和图7B分别为示出了根据本发明在TFT阵列基板上通过第二掩模工序制造半导体图案、第二导电图案组和沟道钝化层的方法的平面图和剖面图。
参照图7A和图7B，栅绝缘层112涂覆在其上形成有第一导电图案组的下基板101上。
第一半导体层147、第二半导体层149以及数据金属层151层迭在栅绝缘层112上。
接下来，利用第二掩模工序在栅绝缘层112上形成在包括有源层114和欧姆接触层116的半导体图案，以及包括数据线104、源极108和漏极110的数据金属图案119(第二导电图案组)。
在栅线102和栅电极105上也形成有包括有源层114和欧姆接触层116的半导体图案，以及包括金属层的第二导电图案组119，从而防止栅线102在接下来去除栅绝缘层112的过程中被蚀刻。
利用光刻胶作为掩模去除暴露的栅绝缘层112。
在栅焊盘下电极152上层迭从栅线102延伸出的栅焊盘150、栅绝缘层112、第一半导体层147、第二半导体层149以及数据金属图案119，并且形成接触孔154以暴露栅焊盘下电极152。
在由栅图案形成的数据焊盘下电极162上按顺序层迭栅绝缘层112、第一半导体层147、第二半导体层149以及数据金属图案119，并且形成接触孔171和172以暴露数据焊盘下电极162。
在栅线102上形成第一半导体层147、第二半导体层149和数据金属图案119。去除第一半导体层147、第二半导体层149和数据金属图案119以暴露形成存储电容的位置周围的栅绝缘层112，从而形成暴露栅绝缘层112的裂缝103。
图8A到图8F为示出了根据本发明制造第二导电图案组的顺序工序的剖面图。
参照图8A，利用诸如溅射的沉积方法在栅绝缘层112上顺序形成第一半导体层147、第二半导体层149和数据金属层151。
第一半导体层147可以由未掺杂的非晶硅形成而第二半导体层149可以由掺有N型杂质或P型杂质的非晶硅形成。
数据金属层151由诸如钼(Mo)和铜(Cu)的金属形成。
接下来，如图8B所示在数据金属层151上形成光刻胶层并且在在下基板101上方对准部分透明的第二掩模170。
第二掩模170包括由透明材料制作的掩模基板173，在掩模基板173的遮光区域S2中形成的遮光部分174，以及在掩模基板173的部分曝光区域S3中形成的衍射曝光部分(或半透光部分)176。
暴露出掩模基板173的区域成为曝光区域S1。
利用第二掩模170对光刻胶层进行曝光并随后显影，以在分别与第二掩模170的遮光部分174和衍射曝光部分176相对应的遮光区域S2和部分曝光区域S3中形成具有阶梯差的光刻胶图案178。
部分曝光区域S3的光刻胶图案178具有第二高度h2，该第二高度h2比形成在遮光区域S2的光刻胶图案178的第一高度h1低。
参照图8C，数据金属层151利用光刻胶图案178作为掩模通过湿刻工序形成，从而形成包括数据线104、从数据线104延伸出的TFT区130、存储电容140、栅焊盘150以及数据焊盘160的第二导电图案组。
参照图8D，通过利用O2等离子体的灰化工序去除具有第二高度h2的光刻胶图案178，并且具有第一高度h1的光刻胶图案178降低了高度。
参照图8E，利用光刻胶图案178作为掩模通过干刻工序对第一半导体层147、第二半导体层149以及栅绝缘层112进行构图，从而形成沿着第二导电图案组的欧姆接触层116、有源层114以及栅绝缘层112。
栅绝缘层112保留在栅线102的裂缝区域103，以及数据焊盘下电极162的区域，裂缝区域103是被掩模的部分曝光区域遮挡的区域。
这里，接触孔154、171和172形成在栅焊盘150和数据焊盘160上。
参照图8F，通过剥离工序去除光刻胶图案178。
图9A和图9B分别为示出了根据本发明在TFT阵列基板上通过第三掩模工序制造半导体图案和第三导电图案组的方法的平面图和剖面图。
参照图9A和图9B，在基板101上涂覆透明导电层，并且利用第三掩模工序在TFT区域130形成包括源极108、漏极110、像素电极122、透明导电图案118、栅焊盘上电极156、数据焊盘上电极166以及跨接电极168的第三导电图案组。
具体的说，在形成接触孔的基板101上通过沉积方法(例如，溅射方法)涂覆透明导电层。
透明导电层可以用从氧化铟锡(ITO)、氧化锡(T0)、氧化铟锡锌(ITZO)以及氧化铟锌(IZO)所构成的组中选出的材料构成。
之后，透明导电图案通过使用第三掩模的光刻工序和蚀刻工序进行构图，从而形成包括像素电极122、透明导电图案118、栅焊盘上电极156、数据焊盘上电极166以及跨接电极168的第三导电图案组。
第三导电图案组也在数据线104上形成。
像素电极122连接到漏极110。
透明导电图案118形成在数据线104、源极108和漏极110上，并与其直接相连。
栅焊盘上电极156通过接触孔154电连接到栅焊盘下电极152。
数据焊盘上电极166通过接触孔172连接到由栅图案形成的数据焊盘下电极162。
形成在数据线末端以从数据线104的透明导电图案118延伸出来的跨接电极168通过接触孔172连接到数据焊盘下电极162。
在形成源极108和漏极110之间沟道的有源层114上形成沟道钝化层120。
第二半导体层149被去除，因而在栅线102上仅保留第一半导体层147并且在裂缝103处暴露栅绝缘层112。
图10A到图10E为示出了根据本发明制造第三导电图案组的顺序工序的剖面图。
参照图10A，在栅绝缘层112上形成第二导电图案组的基板上形成透明导电层117。
参照图10B，在透明导电层117上形成光刻胶层，并且随后光刻胶层被曝光并显影以形成光刻胶图案178。
参照图10C，透明导电层通过利用光刻胶图案178为掩模的湿刻工序进行构图，从而在TFT区域130形成，包括源极108和漏极110、像素电极122、从像素电极122延伸出的存储电容140、数据线104上的透明导电图案118、栅极焊盘上电极156、数据焊盘上电极166以及跨接电极168的第三导电图案组。
数据焊盘160包括由栅图案形成的数据焊盘下电极162，以及由透明导电层形成的数据焊盘上电极166。数据焊盘下电极162向数据线104延伸并且通过跨接结构连接到数据线104。
跨接结构为在所述结构中数据线104通过跨接电极168连接到数据焊盘下电极162的结构。跨接电极168通过在数据焊盘下电极162中形成的接触孔171相连并且可以连接到在数据线104上形成的透明导电图案118。
之后，通过利用光刻胶图案178的蚀刻工序去除形成在TFT 130的沟道部分地欧姆接触层116和数据金属图案154。
因此，暴露出沟道部分的有源层114以分隔源极108和漏极110。
同时还去除了暴露在栅线102上的数据金属图案119和欧姆接触层116。
从像素电极122延伸出的存储电容140形成具有栅线102、栅绝缘层112、第一半导体层147、第二半导体层149以及数据金属图案119***其间的存储区域。在数据线102的裂缝103暴露出栅绝缘层112。
参照图10D，利用剩余的光刻胶图案178作为掩模将沟道部分暴露出的有源层114暴露在Ox(例如，O2)和Nx(例如，N2)等离子体中。
因此，离子化的Ox和Nx与有源层114中包含的硅发生反应，从而在沟道部分的有源层114上形成由SiO2和SiNx构成的沟道钝化层120。
沟道钝化层120防止沟道部分的有源层114被损坏。
参照图10E，利用剥离工序去除在第三导电图案组上剩余的光刻胶图案178。
发明的TFT阵列基板与面对所述TFT阵列基板的滤色片阵列基板粘接在一起并且其间设置LC以形成LC面板。
滤色片阵列基板包括形成在LC单元中的滤色片，分隔开滤色片并且反射外部光线的黑矩阵，以及共用向LC单元提供基准电压的公共电极。
TFT阵列基板在制造工序后接受用于检查引线缺陷的信号检测工序，诸如短路或信号线断开，或者TFT缺陷。
为了信号检测工序，在TFT阵列基板上形成连接到栅线和数据线的奇数线和偶数线的奇数短路棒和偶数短路棒。
具体的说，数据引线检测利用连接到奇数数据线的数据奇数短路棒和连接到偶数数据线的数据偶数短路棒检查引线缺陷。
图11为示出了根据本发明TFT阵列基板的外焊盘的一部分的平面图。
参照图11，TFT阵列基板包括形成在每个栅线102和数据线104交叉处的晶体管，以及连接到TFT 130的像素电极122。数据线104通过外部的数据链接形成数据焊盘160。
数据焊盘160被偶数数据线109a和奇数数据线109b相连并且连接到短路棒196和197。
数据焊盘160以及通过跨接结构与数据线104相连的偶数数据线109a和奇数数据线109b由栅金属形成，并且偶数数据线109a通过接触孔173与数据金属图案151相连并且连接到数据偶数短路棒197。
奇数数据线109b与由栅金属形成的数据奇数短路棒196相连。
为防止静电，偶数数据线109a具有H型地线181，所述H型地线具有断开部分A。
地线181与数据奇数短路棒196相连。
偶数数据线109a和奇数数据线109b通过地线181形成等电势以防止静电。
这里，断开部分A形成为几个μm以当静电产生时使静电通过地线181被释放。
之后，当LC面板形成时数据偶数短路棒197和奇数短路棒196被断开并去除。
因为根据本发明的TFT阵列基板及其制作方法不需要用于形成钝化层的单独设备，可以降低制造成本以及防止在用于暴露漏极的接触孔的台阶部分的像素电极的断开。
同样，TFT阵列基板及其制造方法可以在数据线产生断开缺陷时利用透明导电图案向每个TFT提供像素信号而无需修复工序，并且可以防止数据线、源极以及漏极的腐蚀。
同样，在TFT阵列基板及其制造方法中，形成存储电容的两个导体之间的距离小，因而电容的电容量增加并且可以改善图像质量退化(例如，坏点)。
TFT阵列基板及其制造方法可以防止数据焊盘的电化腐蚀。
同样，TFT阵列基板及其制造方法通过分开偶数数据线和奇数数据线形成防静电结构，因而可以减少工序数量。
同样，可以减少所需的掩模数量以简化制造工艺和降低制造成本。
对本领域的普通技术人员显然可以对本发明做出各种改进和变型。因而，本发明覆盖所有落入所附权利要求及其等同物的范围内的本发明的改进和变型。

Claims (24)

1. 一种薄膜晶体管阵列基板，包括：
栅极，连接到栅线；
源极，连接到数据线，所述数据线与所述栅线交叉以限定像素区；
漏极，与所述源极相对且其间具有沟道；
半导体层，形成所述源极和所述漏极之间的沟道；
沟道钝化层，形成在所述沟道上以保护所述半导体层；
像素电极，设置所述像素区以与所述漏极相连；
存储电容，包括延伸在栅线上方的像素电极以在栅绝缘层上形成存储区域，并且在栅绝缘层上层迭有半导体层图案和金属层图案；
栅焊盘，从所述栅线延伸出来；以及
数据焊盘，从所述数据线延伸出来。
2. 根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述沟道钝化层由氮化硅和氧化硅之一形成。
3. 根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，在栅线上形成有半导体层图案。
4. 根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述半导体层包括：
有源层，形成所述源极和所述漏极之间的沟道；以及
欧姆接触层，在所述源极和所述有源层之间以及所述漏极和所述有源层之间形成。
5. 根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，进一步包括在所述数据线上且沿着所述源极和漏极由与所述像素电极相同的材料形成的透明导电图案。
6. 根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述栅焊盘包括：
栅焊盘下电极，连接到所述栅线；
栅绝缘层、第一半导体图案、第二半导体图案以及数据金属图案，形成在所述栅焊盘下电极上；以及
栅焊盘上电极，通过暴露所述栅焊盘下电极的接触孔连接。
7. 根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述数据焊盘通过由透明导电材料形成的跨接电极连接到所述数据线以及数据焊盘下电极。
8. 根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述数据焊盘包括：
数据焊盘下电极，由栅材料形成；以及
数据焊盘上电极，通过接触孔连接到所述数据焊盘下电极，并且在数据焊盘上电极和数据焊盘下电极之间具有所述栅绝缘层。
9. 根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，进一步包括：
偶数数据线和奇数数据线，用于向所述数据焊盘提供信号；以及
防静电引线图案，连接到所述偶数数据线和奇数数据线之一并且与另一个分隔开预定距离。
10. 根据权利要求9所述的薄膜晶体管阵列基板，其特征在于，所述偶数数据线连接到数据偶数短路棒并且奇数数据线连接到数据奇数短路棒。
11. 根据权利要求3所述的薄膜晶体管阵列基板，其特征在于，形成在所述存储电容上的所述半导体层图案与形成在所述栅线上的所述半导体层图案相分隔。
12. 一种制造薄膜晶体管阵列基板的方法，包括：
在基板上形成栅极、栅线、栅焊盘下电极和数据焊盘下电极；
在所述栅极上形成栅绝缘层、第一半导体层、第二半导体层以及数据金属层；
对所述栅绝缘层、所述第一和第二半导体层以及所述数据金属层进行构图以形成在数据线、薄膜晶体管区域、栅焊盘、数据焊盘和所述栅线上的图案，其中所述图案具有暴露出所述栅线上的所述栅绝缘层的断开部分；
在所述基板上涂覆透明导电层并且对所述透明导电层进行构图以在所述薄膜晶体管区域形成源极和漏极、在所述源极和漏极之间形成沟道的第一半导体层、与所述漏极接触的像素电极、栅焊盘上电极以及数据焊盘上电极；以及
在所述第一半导体层上形成与所述沟道相对应的沟道钝化层。
13. 根据权利要求12所述的方法，其特征在于，所述构图以形成    所述图案和所述断开部分的步骤包括：
利用部分曝光掩模在所述数据金属层上形成阶梯状光刻胶图案；
利用所述阶梯状光刻胶图案对所述数据金属层进行构图以在所述栅线、所述数据线、所述薄膜晶体管区域、所述栅焊盘以及所述数据焊盘形成金属图案；
灰化所述光刻胶图案；
利用已灰化的光刻胶图案作为掩模去除暴露的第一和第二半导体层以及所述栅绝缘层以在所述栅线、所述数据线、所述薄膜晶体管区域、所述栅焊盘和所述数据焊盘形成半导体图案，其中所述半导体图案具有暴露出所述栅线上的所述栅绝缘层中的断开部分；以及
去除已灰化的光刻胶图案。
14. 根据权利要求12所述的方法，其特征在于，形成所述沟道钝化层的步骤包括通过使组成所述第一半导体层的硅与氧等离子体和氮等离子体之一进行反应在所述沟道上形成沟道钝化层。
15. 根据权利要求12所述的方法，其特征在于，进一步包括：
沿所述源极和所述漏极在连接到所述源极的所述数据线上利用与所述像素电极相同的材料形成透明导电图案。
16. 根据权利要求15所述的方法，其特征在于，形成所述透明导电图案的步骤包括：
在其上形成有所述源极、所述漏极、所述第一和第二半导体层和所述沟道钝化层的所述基板的整个表面上沉积透明导电层；
在所述透明导电层上形成光刻胶图案；以及
利用所述光刻胶图案蚀刻所述透明导电层。
17. 根据权利要求12所述的方法，其特征在于，进一步包括：
形成存储电容，所述存储电容包括连接到所述栅极的所述栅线以及同所述栅线之间重叠有所述第一和第二半导体层的像素电极，并且在第一半导体层和栅线之间具有所述栅绝缘层。
18. 根据权利要求12所述的方法，其特征在于，进一步包括：
形成从连接到所述栅极的栅线延伸出的栅焊盘下电极；
在所述栅焊盘下电极上形成栅绝缘层、第一和第二半导体图案以及数据金属图案；
形成暴露所述栅焊盘下电极的一部分的接触孔；以及
形成通过所述接触孔连接到所述栅焊盘下电极的栅焊盘上电极。
19. 根据权利要求12所述的方法，其特征在于，进一步包括：
在所述第二半导体层上形成通过跨接电极连接到与所述源极相连的所述数据线的数据焊盘下电极；以及
形成通过接触孔连接到所述数据焊盘下电极的数据焊盘上电极，并且所述栅绝缘层、第一和第二半导体图案以及金属图案夹在所述数据焊盘上电极和数据焊盘下电极之间，所述接触孔形成在所述栅绝缘层、第一和第二半导体图案以及金属图案中。
20. 根据权利要求19所述的方法，其特征在于，所述跨接电极由透明导电图案构成。
21. 根据权利要求12所述的方法，其特征在于，所述数据焊盘和所述数据线由不同材料形成。
22. 根据权利要求12所述的方法，其特征在于，进一步包括：
形成向所述数据焊盘提供信号的偶数数据线和奇数数据线；以及
形成连接到所述偶数数据线和奇数数据线其中之一并且和所述偶数数据线和奇数数据线中另一个分开一预定距离的防静电引线图案。
23. 根据权利要求22所述的方法，其特征在于，所述偶数数据线连接到数据偶数短路棒，并且奇数数据线连接到数据奇数短路棒。
24. 根据权利要求23所述的方法，其特征在于，去除所述数据偶数短路棒和数据奇数短路棒。
CNB2005101278000A 2004-12-30 2005-12-07 薄膜晶体管阵列基板及其制造方法 Expired - Fee Related CN100421017C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020040117243A KR100654569B1 (ko) 2004-12-30 2004-12-30 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR1020040117243 2004-12-30
KR10-2004-0117243 2004-12-30

Publications (2)

Publication Number Publication Date
CN1797159A CN1797159A (zh) 2006-07-05
CN100421017C true CN100421017C (zh) 2008-09-24

Family

ID=36639357

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101278000A Expired - Fee Related CN100421017C (zh) 2004-12-30 2005-12-07 薄膜晶体管阵列基板及其制造方法

Country Status (5)

Country Link
US (1) US9035312B2 (zh)
JP (1) JP4965853B2 (zh)
KR (1) KR100654569B1 (zh)
CN (1) CN100421017C (zh)
DE (1) DE102005056703B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102769013A (zh) * 2011-05-03 2012-11-07 乐金显示有限公司 薄膜晶体管基板及其制造方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323369B2 (en) * 2005-12-30 2008-01-29 Au Optronics Corporation Fabrication method for thin film transistor array substrate
KR100983716B1 (ko) * 2006-06-30 2010-09-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN100426520C (zh) * 2006-10-09 2008-10-15 友达光电股份有限公司 晶体管结构及具有该结构的控制单元
KR101252004B1 (ko) 2007-01-25 2013-04-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101386568B1 (ko) * 2007-06-28 2014-04-21 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
KR101407305B1 (ko) * 2007-12-31 2014-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
CN101493616A (zh) * 2008-01-25 2009-07-29 北京京东方光电科技有限公司 Tft-lcd像素结构
KR100964222B1 (ko) * 2008-01-28 2010-06-16 삼성모바일디스플레이주식회사 박막 트랜지스터 기판, 이를 포함하는 유기발광 표시장치및 이의 제조방법
US20110007049A1 (en) * 2008-06-12 2011-01-13 Tetsuo Kikuchi Tft, shift register, scan signal line driving circuit, and display device
JP5341079B2 (ja) 2008-06-12 2013-11-13 シャープ株式会社 Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、および表示装置、ならびにｔｆｔの成形方法
KR101660327B1 (ko) * 2008-09-19 2016-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
TWI654689B (zh) * 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
KR101697586B1 (ko) * 2009-09-10 2017-01-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR101654762B1 (ko) * 2009-10-09 2016-09-07 엘지디스플레이 주식회사 액정표시소자 및 이의 제조방법
KR101943051B1 (ko) * 2009-11-27 2019-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101728497B1 (ko) 2010-04-16 2017-04-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
KR20130106398A (ko) 2010-09-15 2013-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
CN102446913A (zh) * 2010-09-30 2012-05-09 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
KR101909704B1 (ko) * 2011-02-17 2018-10-19 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
US20130071962A1 (en) * 2011-09-20 2013-03-21 Shijian Qin Method of Manufacturing TFT Array Substrate and TFT Array Substrate
KR101894328B1 (ko) * 2011-10-06 2018-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
US8829528B2 (en) 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
JP6033071B2 (ja) 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
CN104040416B (zh) * 2012-01-11 2017-05-17 夏普株式会社 半导体装置、显示装置和半导体装置的制造方法
CN103515375B (zh) * 2012-06-18 2016-01-20 京东方科技集团股份有限公司 阵列基板及其制造方法、以及显示装置
KR101992893B1 (ko) 2012-10-23 2019-06-25 엘지디스플레이 주식회사 평판 표시 장치 및 이의 제조 방법
CN103117285B (zh) * 2013-02-04 2015-12-02 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制造方法
KR101957720B1 (ko) * 2013-03-04 2019-03-13 엘지디스플레이 주식회사 표시장치 및 표시장치의 제조방법
CN103219284B (zh) * 2013-03-19 2015-04-08 北京京东方光电科技有限公司 Tft阵列基板、tft阵列基板的制作方法及显示装置
CN104934441B (zh) * 2015-04-29 2018-03-30 京东方科技集团股份有限公司 一种goa单元及其制作方法、栅极驱动电路及显示器件
KR20160148765A (ko) * 2015-06-16 2016-12-27 삼성디스플레이 주식회사 표시 장치
CN105529336B (zh) * 2016-01-28 2019-06-14 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法和液晶面板
CN205428907U (zh) * 2016-02-17 2016-08-03 京东方科技集团股份有限公司 层堆叠结构、阵列基板和显示装置
CN105575961B (zh) * 2016-03-18 2019-10-11 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
TW201917098A (zh) * 2017-10-20 2019-05-01 行政院原子能委員會核能硏究所 奈米結構複合材料及其製作方法
CN108490709B (zh) * 2018-03-29 2021-06-01 武汉华星光电技术有限公司 阵列基板及其制作方法
TWI718645B (zh) * 2019-08-29 2021-02-11 凌巨科技股份有限公司 感光裝置
CN111584512B (zh) * 2020-05-14 2024-01-05 Tcl华星光电技术有限公司 阵列基板及其制造方法、显示装置
CN114967257B (zh) * 2022-05-11 2023-10-03 Tcl华星光电技术有限公司 显示面板及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06230421A (ja) * 1993-02-02 1994-08-19 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
US6022753A (en) * 1998-05-11 2000-02-08 Samsung Electronics Co., Ltd. Manufacturing methods of liquid crystal displays
CN1290922A (zh) * 1999-09-30 2001-04-11 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP2001264811A (ja) * 2000-03-22 2001-09-26 Fujitsu Ltd 液晶表示装置の製造方法及び露光装置
CN1514295A (zh) * 2002-12-31 2004-07-21 Lg.������Lcd��ʽ���� 液晶显示装置的制造方法和其阵列基板的制造方法
CN1163964C (zh) * 1999-11-05 2004-08-25 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列面板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815218B2 (ja) * 1991-12-03 1996-02-14 三星電子株式会社 半導体装置の製造方法
JPH0915623A (ja) * 1995-06-29 1997-01-17 Kyocera Corp 液晶表示装置およびその製造方法
KR100338480B1 (ko) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JPH11274505A (ja) * 1998-03-23 1999-10-08 Nec Corp 薄膜トランジスタ構造およびその製造方法
JP2000002892A (ja) * 1998-04-17 2000-01-07 Toshiba Corp 液晶表示装置、マトリクスアレイ基板およびその製造方法
JP2000029071A (ja) * 1998-07-14 2000-01-28 Toshiba Corp 表示装置用アレイ基板、及びその製造方法
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
US6448579B1 (en) * 2000-12-06 2002-09-10 L.G.Philips Lcd Co., Ltd. Thin film transistor array substrate for liquid crystal display and a method for fabricating the same
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6930732B2 (en) * 2000-10-11 2005-08-16 Lg.Philips Lcd Co., Ltd. Array substrate for a liquid crystal display
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
KR100456151B1 (ko) * 2002-04-17 2004-11-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100556702B1 (ko) * 2003-10-14 2006-03-07 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100561646B1 (ko) * 2003-10-23 2006-03-20 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06230421A (ja) * 1993-02-02 1994-08-19 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
US6022753A (en) * 1998-05-11 2000-02-08 Samsung Electronics Co., Ltd. Manufacturing methods of liquid crystal displays
CN1290922A (zh) * 1999-09-30 2001-04-11 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
CN1163964C (zh) * 1999-11-05 2004-08-25 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列面板
JP2001264811A (ja) * 2000-03-22 2001-09-26 Fujitsu Ltd 液晶表示装置の製造方法及び露光装置
CN1514295A (zh) * 2002-12-31 2004-07-21 Lg.������Lcd��ʽ���� 液晶显示装置的制造方法和其阵列基板的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102769013A (zh) * 2011-05-03 2012-11-07 乐金显示有限公司 薄膜晶体管基板及其制造方法
US8890161B2 (en) 2011-05-03 2014-11-18 Lg Display Co., Ltd. Thin film transistor substrate and method for fabricating the same
CN102769013B (zh) * 2011-05-03 2015-03-18 乐金显示有限公司 薄膜晶体管基板及其制造方法

Also Published As

Publication number Publication date
US9035312B2 (en) 2015-05-19
CN1797159A (zh) 2006-07-05
DE102005056703A1 (de) 2006-08-17
DE102005056703B4 (de) 2012-01-05
KR100654569B1 (ko) 2006-12-05
KR20060077721A (ko) 2006-07-05
US20060145157A1 (en) 2006-07-06
JP4965853B2 (ja) 2012-07-04
JP2006191015A (ja) 2006-07-20

Similar Documents

Publication Publication Date Title
CN100421017C (zh) 薄膜晶体管阵列基板及其制造方法
CN100417998C (zh) 薄膜晶体管阵列基板及其制造方法
CN1797773B (zh) 薄膜晶体管阵列基板及其制造方法
CN100388104C (zh) 薄膜晶体管阵列基板及其制造方法
CN100447645C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN100592172C (zh) 水平电场施加型液晶显示器及其制造方法
CN100557492C (zh) 液晶显示器件及其制造方法
CN100397224C (zh) 水平电场施加型薄膜晶体管基板及其制造方法
CN101644864B (zh) 用于面内切换模式液晶显示设备的阵列基板及其制造方法
CN100385671C (zh) 薄膜晶体管阵列基板及其制造方法
CN100563022C (zh) 有机薄膜晶体管阵列基板及其制造方法
CN100368909C (zh) 薄膜晶体管阵列基板、液晶显示器件及其制造和检测方法
CN100371813C (zh) 面内切换型液晶显示装置中的液晶显示板及其制造方法
CN100538999C (zh) 采用水平电场的薄膜晶体管基板及其制造方法
CN100395598C (zh) 液晶显示器件的阵列基板及其制造方法
US20070279543A1 (en) Liquid crystal display and fabricating method thereof
CN101677058B (zh) 薄膜构造体的制造方法
CN103901679A (zh) 用于边缘场开关模式液晶显示设备的阵列基板及其制造方法
CN100447643C (zh) 薄膜晶体管基板及其制造方法
CN100529926C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN101436569B (zh) 薄膜晶体管阵列基板的制造方法及显示装置
CN100464235C (zh) 液晶显示器件及其制造方法
CN102044490B (zh) 制造薄膜晶体管阵列基板的方法
KR20010091686A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20050055384A (ko) 액정표시패널 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080924

Termination date: 20181207