CN101669162A - 液晶显示装置 - Google Patents

液晶显示装置 Download PDF

Info

Publication number
CN101669162A
CN101669162A CN200880013460A CN200880013460A CN101669162A CN 101669162 A CN101669162 A CN 101669162A CN 200880013460 A CN200880013460 A CN 200880013460A CN 200880013460 A CN200880013460 A CN 200880013460A CN 101669162 A CN101669162 A CN 101669162A
Authority
CN
China
Prior art keywords
sub
pixel
vertical scanning
scanning period
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880013460A
Other languages
English (en)
Other versions
CN101669162B (zh
Inventor
北山雅江
下敷领文一
入江健太郎
津幡俊英
山田直
中川英俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101669162A publication Critical patent/CN101669162A/zh
Application granted granted Critical
Publication of CN101669162B publication Critical patent/CN101669162B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

像素具有第一及第二子像素。与第一及第二子像素的辅助电容连接的CS总线相互电绝缘。CS电压具有在一帧内极性至少变化一次的波形。帧包括对连续的奇数行依次进行扫描的第一子帧(SF：sub－frame)、以及对第一SF中跳过的偶数行依次进行扫描的第二SF。改变源极信号电压，以将其极性互不相同的连续两帧或子帧包括在内。CS电压具有以下两种作用彼此相反的波形：即，对于和第一子帧中所选择的第j根扫描线连接的像素的子像素有效电压的作用；以及对于和第二子帧中所选择的第j+1根栅极总线连接的像素的子像素有效电压的作用。从而，抑制将源极线反转驱动法和/或块反转驱动法应用于多像素技术时的显示质量的降低。

Description

液晶显示装置
技术领域
本发明涉及液晶显示装置，特别涉及具有像素分割结构的宽视角特性的液晶显示装置。
背景技术
近年来，作为改善了视角特性的液晶显示装置，开发了多畴垂直取向模式(MVA模式：Multidomain Vertical Alignment方式)的液晶显示装置，用于液晶电视等。VA(Vertical Alignment：垂直取向)模式的液晶显示装置通过使用液晶层和一对偏光板的组合，以常黑模式进行显示，其中，液晶层是液晶分子在无电压施加时垂直于基板面取向的垂直取向型液晶层，一对偏光板隔着液晶层配置成正交尼科耳。
MVA方式的液晶显示装置如专利文献1所记载的那样，通过在液晶层的两侧设置线状的畴限制单元，规定施加电压时液晶分子倒下的方位，从而在一个像素内，形成液晶分子(导向偶极子)的取向方位互不相同的多个畴(Multidomain)。这样在像素内形成取向方位不同的畴(区域)的结构也称为是“取向分割结构”。广泛采用四畴结构，配置四个取向方位，以将配置成正交尼科耳的偏光板的偏光轴所形成的角二等分。这样，通过采用取向分割结构，实现宽视角。
此外，专利文献2中揭示了改善MVA模式的液晶显示装置的γ特性的视角依赖性的技术。所谓γ特性，是指显示亮度的灰度依赖性，γ特性有视角依赖性是指从正面方向和倾斜方向观察某一灰度的图像时有显示亮度不相同的情况。若灰度所对应的显示亮度随观测方向的不同而不同，则在显示照片等图像时、或在显示电视广播等情况下，尤其会成为问题。
专利文献2所记载的技术中，各像素至少具有可在某一灰度下呈现不同亮度的第一子像素及第二子像素，将此称为像素分割技术(或多像素技术)，将所述液晶显示装置称为具有像素分割结构(或多像素结构)。
参照图41，说明现有的具有多像素结构的MVA模式液晶显示装置的结构。图41示出排列成具有行及列的矩阵状的多个像素中在列方向上相邻的两个结构。基于本发明的液晶显示装置的基本结构也相同，在以下的说明中，也可以说是本发明的液晶显示装置。
液晶显示装置900的各像素P具有两个子像素(第一子像素SP-1及第二子像素SP-2)。还具有：多根源极总线(S总线)，各源极总线分别与某一列的像素相关联；多根栅极总线(G总线)，各栅极总线分别与某一行的像素相关联；多个TFT，各TFT分别与多个像素各自具有的第一子像素SP-1及第二子像素SP-2的其中一方相关联；以及多根CS总线，各CS总线分别与某一行的像素所具有的第一子像素SP-1及第二子像素SP-2的其中一方相关联。
第i列像素与S总线(i)相关联，第j行像素与G总线相关联。第一子像素SP-1与TFT-1相关联，第二子像素SP-2与TFT-2相关联。TFT-1及TFT-2的栅极电极都与公共的G总线连接，由相同的栅极信号电压进行导通/截止控制。另外，TFT-1及TFT-2的源极电极都与公共的S总线连接，当TFT-1及TFT-2为导通状态时，从公共的S总线向第一子像素SP-1及第二子像素SP-2写入源极信号电压。对构成液晶显示装置的显示区域的多个像素，利用分别提供给各G总线的栅极信号电压进行扫描。
各像素P所具有的第一子像素SP-1及第二子像素SP-2分别包括液晶电容和辅助电容。液晶电容由子像素电极、液晶层、和隔着液晶层与子像素电极相对的相对电极形成。辅助电容由与子像素电极电连接的辅助电容电极、绝缘层(例如栅极绝缘膜)、和隔着绝缘膜与辅助电容电极相对的辅助电容相对电极形成。辅助电容电极也可以是子像素电极自身。辅助电容相对电极可以是CS总线(也称为辅助电容布线)的一部分，与CS总线形成为一体。图41中，子像素电极配置成分别与对应TFT的漏极电极连接，并且分别有一部分与对应的CS总线重叠，从而形成各辅助电容。
第j行像素的第一子像素SP-1与CS总线CS-A相关联，第j行像素的第二子像素SP-2与CS总线CS-B相关联。CS总线CS-A和CS-B相互电绝缘。由此，通过控制CS总线CS-A及CS-B所提供的CS电压(也称为是辅助电容相对电压)，可以如下文所示，使第一子像素SP-1与第二子像素SP-2呈现不同的亮度。
例如，说明以下情况：即，向G总线(j)提供写入脉冲(栅极导通脉冲Pw)，对第j行第i列像素以正极性写入源极信号电压。这里说明的各种电压的极性只要无特别说明，就是指以相对电压为基准的电压。此外，成为极性基准的电压不一定要与相对电压严格一致。另外，CS电压的极性以CS电压的中间值为基准。而且，所谓CS电压的“极性反转”，并非仅仅单纯地指CS电压的极性发生正负的变化，还意味着CS电压的电平在正极性一侧或负极性一侧变化。CS电压的中间值典型的是与相对电压一致，但并不是一定要与相对电压一致。
使TFT-1及TFT-2导通，对第j行第i列像素以正极性写入源极信号电压。然后，进行如下控制，使得从CS总线CS-A提供给第一子像素SP-1所具有的辅助电容的CS电压在TFT-1截止后的最初变化为增大，另一方面，使得从CS总线CS-B提供给第二子像素SP-2所具有的辅助电容的CS电压在TFT-2截止后的最初变化为下降。即，从CS总线CS-A及CS总线CS-B提供具有上述波形的CS电压。由于对第一子像素SP-1的液晶电容写入正极性的源极信号电压，所以，在TFT-1截止后从CS总线CS-A提供的CS电压增大时，第一子像素SP-1的液晶电容的电压受到上扬作用而增大。因而，第一子像素SP-1成为明子像素，该明子像素呈现的亮度高于提供的源极信号电压所对应的亮度。另一方面，在TFT-2截止后从CS总线CS-B提供的CS电压下降时，第二子像素SP-2的液晶电容的电压受到下压作用而下降。因而，第二子像素SP-2成为暗子像素，该暗子像素呈现的亮度低于提供的源极信号电压所对应的亮度。这样，通过将所提供的电压对应的亮度作为互不相同的两个亮度的平均(面积平均)进行显示，即通过使两个子像素互不相同的电压-亮度特性(也称为是“V-T特性”)重叠，可以改善γ特性的视角依赖性。
在上述具有多像素结构的液晶显示装置中，利用具有以一定周期进行振荡的波形部分的电压(以下，有时单称之为“振荡电压”)，作为CS电压。这种情况下，随着液晶显示装置的大型化，CS总线的负载电容及电阻变大，当CS电压的周期较短时(例如与水平扫描期间相同或在其以下时)，CS电压的波形钝化会随显示区域内位置的不同而不同，结果导致发生显示亮度取决于显示区域内的位置的情况，有可能会发生亮度不均匀。专利文献3中揭示了通过增大CS电压的振荡周期、来抑制和防止该显示不均匀发生的技术。本说明书中引用专利文献1～3的所有公开内容用于参考。
此外，在对提供给各CS总线的电压进行独立控制的情况下，虽然电路结构变得复杂，但CS电压波形的设定自由度得到提高，且不再需要是振荡电压，只要将其设定为可获得预定的有效值即可。
另一方面，作为抑制液晶显示装置的驱动电路功耗的技术，已知有源极线反转驱动方法(例如参照专利文献4)。源极线反转驱动方法如图42所示，是对排列成矩阵状的像素内属于同一列的像素、即与同一源极总线连接的像素写入同一极性的源极信号电压的方法。从显示均匀性的观点出发，对行方向上相邻的像素的写入极性为相反的极性。若采用源极线反转驱动法，则与对在列方向及行方向任何一个方向上都相邻的像素写入极性相反的源极信号电压的驱动方法、即所谓点反转驱动方法相比，由于源极信号电压极性反转的次数明显减少，因此，降低了功耗。
另外，专利文献5中揭示了这样一种驱动方法：即，将扫描线(栅极总线，与像素的行对应)分割成多个块，在块内进行隔行扫描(Interlace Scan)，在块间进行逐行扫描，将对应于扫描信号的扫描顺序而重组的数据信号提供给信号线驱动电路(以下，称之为“块反转驱动方法”)。若采用块反转驱动方法，则可获得以下优点：即，可以通过减小源极信号电压的极性反转驱动频率来降低功耗，并且不会发生闪烁、串扰、垂直方向(列方向)的亮度倾斜、或隔行扫描所引起的对动态图像显示时的影响(横向的梳状轮廓)等。然而，在进行块反转驱动时，如后文中详细所述的那样，每隔在列方向(沿源极总线的方向)上相邻的像素行，有时会发生亮度不均匀。
专利文献1：日本专利特开平11-242225号公报
专利文献2：日本专利特开2004-62146号公报
专利文献3：日本专利特开2005-189804号公报
专利文献4：日本专利特开平8-202317号公报
专利文献5：日本专利特开平11-352938号公报
发明内容
本发明人经研究讨论，发现将源极线反转驱动法(例如专利文献2)应用于上述多像素技术时，会发生看到显示不均匀的问题。而且，还发现单单将块反转技术(专利文献5)应用于上述多像素技术时，在块的边界处，列方向(上下方向)上相邻的像素的明子像素与暗子像素的顺序颠倒，存在看到块状不均匀的问题。
本发明是鉴于上述问题而完成的，其目的在于提供一种液晶显示装置，该液晶显示装置可以抑制将源极线反转驱动法和/或块反转驱动法应用于多像素技术时显示质量的降低。本发明的另一目的在于提供一种液晶显示装置，该液晶显示装置可以抑制应用块反转驱动时每隔在列方向(沿源极总线的方向)上相邻的像素行所产生的亮度不均匀的发生。
本发明的第一种液晶显示装置包括：多个像素，该多个像素排列成具有行和列的矩阵状，并且分别具有至少在某一灰度下可呈现互不相同亮度的第一子像素及第二子像素；多根源极总线，各源极总线分别与某一列的像素相关联；多根栅极总线，各栅极总线分别与某一行的像素相关联；多个TFT，各TFT分别与所述多个像素各自具有的第一子像素及第二子像素的其中一方相关联；以及多根CS总线，各CS总线分别与某一行的像素所具有的所述第一子像素及第二子像素的其中一方相关联，所述第一子像素及所述第二子像素分别具有液晶电容和辅助电容，与所述第一子像素具有的所述辅助电容连接的CS总线、和与所述第二子像素具有的辅助电容连接的CS总线相互电绝缘，利用分别提供给所述多根栅极总线的栅极信号电压，对所述多个像素进行扫描，分别提供给所述多根CS总线的CS电压具有在一个垂直扫描期间内极性至少变化一次的波形，垂直扫描期间具有多个子垂直扫描期间，所述多个子垂直扫描期间包括第一子垂直扫描期间和第二子垂直扫描期间，其中，在所述第一子垂直扫描期间内，对连续的多个奇数行或偶数行的像素依次进行扫描，在接着所述第一子垂直扫描期间的所述第二子垂直扫描期间内，对所述第一子垂直扫描期间中跳过的多个偶数行或奇数行的像素依次进行扫描，分别提供给所述多根源极总线的源极信号电压的极性按照一定的序列变化，所述序列包括所述源极信号电压的极性互不相同的连续两个垂直扫描期间，或者包括所述源极信号电压的极性互不相同的连续两个子垂直扫描期间，所述CS电压具有以下两种作用彼此相反的波形：即，使得与所述第一子垂直扫描期间内所选择的第j根栅极总线连接的像素所具有的两个子像素中的、与提供该CS电压的CS总线相关联的子像素的有效电压上升或下降的作用；以及使得与所述第二子垂直扫描期间内所选择的第j+1根栅极总线连接的像素所具有的两个子像素中的、与提供该CS电压的CS总线相关联的子像素的有效电压上升或下降的作用。
在一个实施方式中，所述源极信号电压的所述序列包括所述源极信号电压的极性互不相同的连续两个垂直扫描期间，在属于同一垂直扫描期间的所述第一子垂直扫描期间及所述第二子垂直扫描期间中，所述源极信号电压的极性相同，在所述第一子垂直扫描期间中提供给所述第j根栅极总线的栅极信号电压从高电平变为低电平的时刻开始，直到所述第二子垂直扫描期间中提供给所述第j+1根栅极总线的栅极信号电压从高电平变为低电平的时刻为止的期间内，所述CS电压的极性变化奇数次。
在一个实施方式中，所述源极信号电压的所述序列包括所述源极信号电压的极性互不相同的连续两个子垂直扫描期间，在属于同一垂直扫描期间的所述第一子垂直扫描期间和所述第二子垂直扫描期间中，所述源极信号电压的极性互不相同，在所述第一子垂直扫描期间中提供给所述第j根栅极总线的栅极信号电压从高电平变为低电平的时刻开始，直到所述第二子垂直扫描期间中提供给所述第j+1根栅极总线的栅极信号电压从高电平变为低电平的时间为止的期间内，所述CS电压的极性变化偶数次。这里，极性的变化也可以是零次(偶数包括0在内)。
在一个实施方式中，在所述第一子垂直扫描期间中提供给所述第j根栅极总线的栅极信号电压从高电平变为低电平的时刻开始，直到所述第二子垂直扫描期间中提供给所述第j+1根栅极总线的栅极信号电压从高电平变为低电平的时间为止的期间内，所述CS电压的极性变化2次以上的偶数次，对所述第j+1行像素施加预定的电压后，所述CS电压的电平等于该CS电压的中间电平。
在一个实施方式中，在所述第一子垂直扫描期间中对所有奇数行或偶数行的像素进行扫描，在所述第二子垂直扫描期间中对未扫描的所有偶数行或奇数行的像素进行扫描。
在一个实施方式中，所述多根CS总线包括与分属于不同像素的、且在列方向上相邻的两个子像素共同相关联的CS总线。
在一个实施方式中，所述CS电压包括以一个水平扫描期间的正整数倍的周期进行振荡的波形部分，所述子垂直扫描期间是对Nsv(＝α/2)行连续奇数行或偶数行的像素进行扫描的期间，当设一个水平扫描期间为H，所述CS电压的所述周期用M×H(这里，M为正整数)表述时，Nsv为(M/2)的正整数倍。
在一个实施方式中，所述垂直扫描期间包括所述第一子垂直扫描期间和所述第二子垂直扫描期间、以及接着所述第二子垂直扫描期间的第三子垂直扫描期间和接着所述第三子垂直扫描期间的第四子垂直扫描期间，在所述第三子扫描期间中，对所述第二子垂直扫描期间中扫描的最后一行偶数行或奇数行接下来的偶数行或奇数行开始的连续Nsv行偶数行或奇数行的像素依次进行扫描，在所述第四子垂直扫描期间中，对所述第三子垂直扫描期间中跳过的多个奇数行或偶数行的像素依次进行扫描，所述序列包括所述源极信号电压的极性在所述第一子垂直扫描期间和所述第二子垂直扫描期间之间不相同、在所述第二子垂直扫描期间和所述第三子垂直扫描期间之间相同、在所述第三子垂直扫描期间和所述第四子垂直扫描期间之间不相同的序列。
在一个实施方式中，所述多根CS总线包括与分属于不同像素的、且在列方向上相邻的两个子像素共同相关联的CS总线，当设一个水平扫描期间为H，所述CS电压的所述周期用M×H(这里，M是正整数)表述时，Nsv为M的正整数倍。
在一个实施方式中，当设一个水平扫描期间为H时，Nsv×H为1.2ms以下。
在一个实施方式中，当设一个垂直扫描期间中包含的水平扫描期间数为Nv-total时，(Nsv/Nv-total)×一个垂直扫描期间为1.2ms以下。
在一个实施方式中，当设有效显示期间中包含的水平扫描期间数为Nv-Disp时，Nv-Disp用Nsv×2的整数倍表述。
在一个实施方式中，在任意的垂直扫描期间中，提供给与相邻列像素相关联的源极总线的源极信号电压的极性彼此相反。
在一个实施方式中，所述一个垂直扫描期间在1/120s以下。
本发明的电视接收机具有上述任一种液晶显示装置、和接受电视广播并向所述液晶显示装置输出视频信号的调谐器。
本发明的第二种液晶显示装置包括：多个像素，该多个像素排列成具有行和列的矩阵状；多根源极总线，各源极总线分别与某一列的像素相关联；以及多根栅极总线，各栅极总线分别与某一行的像素相关联，利用分别提供给所述多根栅极总线的栅极信号电压，对所述多个像素进行扫描，垂直扫描期间具有多个子垂直扫描期间，所述多个子垂直扫描期间包括第一子垂直扫描期间和第二子垂直扫描期间，其中，在所述第一子垂直扫描期间内，对连续的多个奇数行或偶数行的像素依次进行扫描，在接着所述第一子垂直扫描期间的所述第二子垂直扫描期间内，对所述第一子垂直扫描期间中跳过的多个偶数行或奇数行的像素依次进行扫描，分别提供给所述多根源极总线的源极信号电压的极性按照一定的序列变化，所述序列包括所述源极信号电压的极性互不相同的连续两个子垂直扫描期间，所述多个像素具有第一子像素及第二子像素，所述液晶显示装置具有多个TFT，各TFT分别与多个像素各自具有的第一子像素及第二子像素的其中一方相关联，沿所述源极总线相邻的两个像素配置成所述第一子像素及第二子像素其中一方子像素沿所述源极总线相邻。
在一个实施方式中，所述第一子像素及第二子像素沿所述源极总线排列，在沿所述源极总线的方向上，所述第一子像素相邻的像素不与所述第二子像素相邻。
在一个实施方式中，所述第一子像素及第二子像素中间隔着所述栅极总线而排列，所述栅极总线与包含所述第一子像素及第二子像素的像素相关联。
在一个实施方式中，在沿所述源极总线的方向上，所述第二子像素配置成被第一子像素夹着，沿所述源极总线相邻的两个像素配置成所述第一子像素沿所述源极总线相邻。
在一个实施方式中，具有多根辅助布线，所述多根辅助布线分别配置于沿所述源极总线相邻的两个像素之间，被控制在预定的电位。
在一个实施方式中，所述多根辅助布线是分别与某一行像素所具有的所述第一子像素及第二子像素的其中一方相关联的多根CS总线。
在一个实施方式中，所述多根CS总线包括与分属于不同像素的、且在列方向上相邻的两个子像素共同相关联的CS总线。
在一个实施方式中，当设所述多个像素构成的某一行为第n行，属于任意列第n行的像素所具有的第一子像素的辅助电容相对电极所连接的辅助电容布线用CSBL_(n)A表示，第二子像素的辅助电容相对电极所连接的辅助电容布线用CSBL_(n)B表示时，与所述L根电绝缘的辅助电容干线连接的CS总线为：
CSBL_(p+2×(1-1))B，(p+2×(1-1)+1)A，
CSBL_(p+2×(2-1))B，(p+2×(2-1)+1)A，
                 ...
CSBL_(p+2×(3-1))B，(p+2×(3-1)+1)A，
CSBL_(p+2×(K-1))B，(p+2×(K-1)+1)A；和
CSBL_(p+2×(1-1)+K×L+1)B，(p+2×(1-1)+K×L+2)A，
CSBL_(p+2×(2-1)+K×L+1)B，(p+2×(2-1)+K×L+2)A，
CSBL_(p+2×(3-1)+K×L+1)B，(p+2×(3-1)+K×L+2)A，
                 ...
CSBL_(p+2×(K-1)+K×L+1)B，(p+2×(K-1)+K×L+2)A，
或者，
CSBL_(p+2×(1-1)+1)B，(p+2×(1-1)+2)A，
CSBL_(p+2×(2-1)+1)B，(p+2×(2-1)+2)A，
CSBL_(p+2×(3-1)+1)B，(p+2×(3-1)+2)A，
                 ...
CSBL_(p+2×(K-1)+1)B，(p+2×(K-1)+2)A；和
CSBL_(p+2×(1-1)+K×L)B，(p+2×(1-1)+K×L+1)A，
CSBL_(p+2×(2-1)+K×L)B，(p+2×(2-1)+K×L+1)A，
CSBL_(p+2×(3-1)+K×L)B，(p+2×(3-1)+K×L+1)A，
                 ...
CSBL_(p+2×(K-1)+K×L)B，(p+2×(K-1)+K×L+1)A，
其中，满足p＝1，3，5，......或p＝0，2，4，......的关系。
本发明的第二种液晶显示装置与本发明的第一种液晶显示装置相比，除了不需要有使子像素间的亮度不同的结构以外，其它都与第一种液晶显示装置的结构相同。
本发明的栅极驱动器的特征在于，包括：第一和第二移位寄存器，第一移位寄存器是奇数级用的第一移位寄存器，第二移位寄存器是偶数级用的第二移位寄存器，向其分别独立地输入时钟信号及起始脉冲，并且输入公共的控制信号；第一与门，向该第一与门输入所述第一及第二移位寄存器的其中一方移位寄存器的输出、和控制信号的逻辑反转信号；以及第二与门，向该第二与门输入所述第一及第二移位寄存器的另一方移位寄存器的输出、和预先进行了逻辑反转的所述控制信号的逻辑反转信号，所述第一及第二与门的输出与分别要输出到对应栅极总线的信号对应。
在一个实施方式中，利用所述控制信号，控制从所述第一及第二移位寄存器进行偶数级的输出、还是进行奇数级的输出。
根据本发明，提供一种液晶显示装置，该液晶显示装置可以抑制将源极线反转驱动法和/或块反转驱动法应用于多像素技术时的显示质量的降低。
附图说明
图1是表示本发明实施方式的液晶显示装置100的结构的示意图。
图2是表示液晶显示装置100的一个像素的等效电路图。
图3是表示液晶显示装置100的像素与CS总线的连接关系、源极信号电压的写入极性(图中的+-)、以及明暗两个子像素(图中的阴影为暗子像素)的配置(源极线反转驱动时)的示意图。
图4是表示对液晶显示装置100进行源极线反转驱动时的第N帧及第N+1帧中源极信号电压的写入极性的配置图。
图5A是表示对液晶显示装置100进行源极线反转驱动时的第N帧及第N+1帧中源极信号电压的写入极性的配置图。
图5B是表示对液晶显示装置100进行源极线反转驱动时的各信号波形图。
图6是表示液晶显示装置100的像素与CS总线的连接关系、源极信号电压的写入极性(图中的+-)、以及明暗两个子像素(图中的阴影为暗子像素)的配置(源极线反转驱动时)的另一个例子的示意图。
图7是表示对液晶显示装置100进行源极线反转驱动时的第N帧及第N+1帧中源极信号电压的写入极性的配置的另一个示例图。
图8A是表示对液晶显示装置100进行源极线反转驱动时的第N帧及第N+1帧中源极信号电压的写入极性的配置的另一个示例图。
图8B是表示对液晶显示装置100进行源极线反转驱动时的各信号波形的另一个示例图。
图9是用于说明源极线反转驱动的问题的示意图。
图10(a)及(b)是用于说明源极线反转驱动中的梳毛(Combing)问题的示意图。
图11是用于说明发生梳毛的原因的图。
图12是用于说明本发明实施方式的驱动方法的示意图。
图13A是表示本发明实施方式的驱动方法所用的各种信号的波形和定时的图。
图13B是表示本发明实施方式的另一驱动方法所用的各种信号的波形和定时的图。
图13C是表示本发明实施方式的又一驱动方法所用的各种信号的波形和定时的图。
图14A是表示本发明实施方式的又一驱动方法所用的各种信号的波形和定时的图。
图14B是表示用图14A所示的信号进行驱动的液晶显示装置中源极信号电压的写入极性(图中的+-)、以及明暗两个子像素(图中的阴影为暗子像素)的配置(源极线反转驱动时)的示意图。
图15(A)及(B)是表示本发明的液晶显示装置100所具有的栅极驱动器130的结构例的示意图。
图16(a)～(g)是表示用于说明图15所示的栅极驱动器130的动作的各种信号波形图。
图17(a)～(h)是表示用于说明图15所示的栅极驱动器130的动作的各种信号波形的另一个示例图。
图18(a)～(h)是表示用于说明图15所示的栅极驱动器130的动作的各种信号波形的又一个示例图。
图19(a)～(h)是表示用于说明图15所示的栅极驱动器130的动作的各种信号波形的又一个示例图。
图20是表示本发明的液晶显示装置100所具有的栅极驱动器130的另一个结构例的示意图。
图21是表示图20所示的栅极驱动器所具有的各栅极驱动器用IC芯片的结构的示意图。
图22是表示图20所示的栅极驱动器的各种信号波形及定时的图。
图23是表示本发明实施方式的液晶显示装置100所具有的重排电路的结构例的简要框图。
图24A是用于说明数据的重排方法的示意图。
图24B是图24A的虚线所包围的部分y的放大图。
图25(a)是表示电视接收机的显示装置800的结构的框图，图25(b)是表示调谐器和显示装置的连接关系的图。
图26是表示本发明实施方式的又一驱动方法所用的各种信号的波形和定时的图。
图27是表示本发明实施方式的又一驱动方法所用的各种信号的波形和定时的图。
图28是表示对无像素分割结构的现有液晶显示装置进行块反转驱动时对像素施加的源极信号电压的写入极性、以及由列方向上相邻的像素间的耦合引起的电压变化的图。
图29是表示对现有无像素分割结构的液晶显示装置进行块反转驱动从而在整个面上显示中间灰度时的某一帧的显示状态的示意图。
图30是表示对具有像素分割结构的液晶显示装置进行块反转驱动时对像素施加的源极信号电压的写入极性、以及由列方向上相邻的像素间的耦合引起的电压变化的图。
图31是表示本发明实施方式的液晶显示装置所具有的像素分割结构的一个示例俯视图。
图32是表示本发明实施方式的液晶显示装置所具有的像素分割结构的另一个示例俯视图。
图33是表示本发明实施方式的液晶显示装置所具有的CS干线的连接方式一个示例示意图。
图34是表示对具有图33所示的CS干线连接方式的液晶显示装置进行点反转驱动时CS电压的相位与TFT的截止定时的关系示意图。
图35是表示对具有图33所示的CS干线连接方式的液晶显示装置进行块反转驱动时CS电压的相位与TFT的截止定时的关系示意图。
图36是表示本发明实施方式的液晶显示装置所具有的CS干线的连接方式又一个示例示意图。
图37是表示对具有图33所示的CS干线连接方式的液晶显示装置进行点反转驱动时CS电压的相位与TFT的截止定时的关系示意图。
图38是表示对具有图36所示的CS干线连接方式的液晶显示装置进行点反转驱动时CS电压的相位与TFT的截止定时的关系示意图。
图39是表示对具有图36所示的CS干线连接方式的液晶显示装置进行点反转驱动从而在整个面上显示中间灰度时的某一帧的显示状态的示意图。
图40(a)～(d)是用于说明获得图39的显示的理由的图，是表示从TFT截止开始直到CS电压的电压电平发生最初变化为止的时间不同时的栅极导通脉冲和CS电压的振荡波形的关系示意图。
图41是表示现有的具有多像素结构的MVA模式液晶显示装置的结构示意图，是表示在列方向上相邻的两个结构的示意图。
图42是用于说明源极线反转驱动的示意图，是表示源极信号电压的写入极性(图中的+-)的配置图。
图43是表示专利文献2中记载的液晶显示装置的像素与CS总线的连接关系、源极信号电压的写入极性(图中的+-)、以及明暗两个子像素(图中的阴影为暗子像素)的配置(点反转驱动时)的示意图。
图44是表示图43所示的液晶显示装置中各信号电压的波形图。
图45A是表示对图43所示的液晶显示装置进行点反转驱动时的第N帧及第N+1帧中源极信号电压的写入极性的配置图。
图45B是表示对图43所示的液晶显示装置进行点反转驱动时的各信号波形图。
图46是表示专利文献2中记载的液晶显示装置的像素与CS总线的连接关系、源极信号电压的写入极性(图中的+-)、以及明暗两个子像素(图中的阴影为暗子像素)的配置(源极线反转驱动时)的示意图。
图47是表示对图46所示的液晶显示装置进行源极线反转驱动时的第N帧及第N+1帧中源极信号电压的写入极性的配置图。
图48A是表示对图46所示的液晶显示装置进行源极线反转驱动时的第N帧及第N+1帧中源极信号电压的写入极性的配置图。
图48B是表示对图46所示的液晶显示装置进行源极线反转驱动时的各信号波形图。
标号说明
100  液晶显示装置
110  液晶面板
120  源极驱动器
130  栅极驱动器
140  CS控制电路
150  显示控制电路
具体实施方式
下面，参照附图，说明本发明实施方式的液晶显示装置的结构及其驱动方法。此外，本发明不限于以下的实施方式。
[源极线反转]
首先，参照图43～图45B及图46～图48B，详细说明本发明人发现的、将源极线反转驱动方法应用于多像素技术时产生的问题。
首先，参照图43～图45B，说明专利文献2中记载的对具有多像素结构的液晶显示装置进行点反转驱动的情况。
图43示出专利文献2中揭示的液晶显示装置的像素与CS总线的连接关系，还示出源极信号电压的写入极性(图中的+-)及明暗两个子像素(图中的阴影为暗子像素)的配置。图44示出该液晶显示装置中各信号电压的波形，按照从上到下的顺序，分别示出：CS总线CS-B所提供的CS电压；提供给第i根源极总线Si的源极信号电压；提供给第j根栅极总线Gj的栅极信号电压；对第i根源极总线Si和第j根栅极总线Gj所连接的像素具有的两个子像素中的、具有与CS总线CS-B连接的辅助电容的子像素P-B(i，j)施加的电压；提供给第j根栅极总线Gj的栅极信号电压；以及对第i根源极总线Si和第j+1根栅极总线Gj+1所连接的像素具有的两个子像素中的、具有与CS总线CS-B连接的辅助电容的子像素P-B(i，j+1)施加的电压。图中的Vcom表示相对电压。图45A示出连续两帧(第N帧及第N+1帧)中各像素的源极信号电压的写入极性。图45B是用于表示在连续两帧中像素如何被扫描的图，示出提供给第i列源极总线Si的源极信号电压、以及提供给第1行～第n行栅极总线G1～Gn的栅极信号电压的波形。
这里，对涉及液晶显示装置驱动的各期间进行定义。本说明书中，将逐行驱动用的输入视频信号情况下的一帧期间及隔行驱动用的输入视频信号的一场期间称为“输入视频信号的垂直扫描期间(V-Total)”。另一方面，在液晶显示装置中，选择某一根扫描线(即栅极总线)以写入显示信号电压(源极信号电压)，将直到选择该扫描线以写入下一个显示信号电压为止的期间定义为“垂直扫描期间(V-Total)”。通常，液晶显示装置的一个垂直扫描期间与输入视频信号的一个垂直扫描期间对应。下面，为了简单起见，说明一个垂直扫描期间＝一帧期间、液晶显示面板的一个垂直扫描期间与输入视频信号的一个垂直扫描期间对应的情况。但是，本发明并不限于此，例如，也可以适用于对输入视频信号的一个垂直扫描期间(例如1/60秒)分配液晶显示面板的两个垂直扫描期间(2×1/120秒)、即所谓的二倍速驱动(垂直扫描频率为120Hz)等。本说明书中，“×”表示乘法运算。
此外，时间间隔的长度成立上述关系，作为时间间隔的一个垂直扫描期间对于任何一根扫描线都是等价的，但是对于第1根扫描线的垂直扫描期间还意味着用于显示一幅图像的期间。即，意味着垂直扫描期间的起点。因此，将输入视频信号的与一幅图像对应的期间称为“帧”，区分为帧期间及垂直扫描期间。还将选择某一根扫描线的时刻、与选择其下一根扫描线的时刻之差(期间)称为一个水平扫描期间(1H)。
此外，输入到显示装置的视频信号的垂直扫描期间(V-Total)由显示视频的有效显示期间(V-Disp)、和不显示视频的垂直回扫期间(V-Blank)构成。例如，当显示区域的像素行数为1080行时(对应于全高清电视)，有效显示期间为1080×H(水平扫描期间)，垂直回扫期间为45×H，垂直扫描期间(V-Total)为1125×H。其中，显示视频的有效显示期间V-Disp取决于液晶面板的显示区域(有效像素的行数)，而垂直回扫期间是用于信号处理的期间，所以并不一定是固定的。
这里，用Nv-total表示垂直扫描期间V-Total中包含的水平扫描期间数，用Nv-Disp表示有效显示期间V-Disp中包含的水平扫描期间数，用Nv-Blank表示垂直回扫期间V-Blank中包含的水平扫描期间数。对于上述例子，Nv-total＝1125，V-Disp＝1080，V-Blank＝45。此外，有时将Nv-total称为扫描线数，将V-Disp称为有效扫描线数。
如图43所示，一个像素，例如与源极总线Si相关联并且与栅极总线Gj相关联的像素，具有与CS总线CS-A相关联的子像素(有时将其记为“P-A(i，j)”)、和与CS总线CS-B相关联的子像素(有时将其记为“P-B(i，j)”)。接着，与栅极总线Gj+1相关联的像素具有与CS总线CS-B相关联的子像素(有时将其记为“P-B(i，j+1)”)、和与CS总线CS-C相关联的子像素(有时将其记为“P-C(i，j+1)”)。即，在图42所示的结构中，CS总线CS-B与分属于不同像素的、且在列方向上相邻的两个子像素共同相关联。这样，各CS总线配置于在列方向上相邻的像素之间，与分属于不同像素的、且在列方向上相邻的两个子像素共同相关联。
当施加具有图44所示波形的信号电压时，可获得图43所示的写入极性(+或-)及明暗子像素的分布(阴影为暗子像素)。这里，示出了进行点反转驱动、且明子像素配置成棋盘图样的例子。
由于在栅极总线Gj的栅极信号电压为高电平时提供给源极总线Si的源极信号电压为正极性，因此，P-B(i，j)的电压以正极性写入。由于从栅极总线Gj的栅极信号电压变为低电平开始，CS总线CS-B的振荡电压的最初变化为下降，因此，P-B(i，j)的电压受到下压作用而下降。另一方面，由于在栅极总线Gj+1的栅极信号电压为高电平时源极总线Si的信号电压为负极性，因此，P-B(i，j+1)的电压以负极性写入。由于从栅极总线Gj+1的栅极信号电压变为低电平开始，CS总线CS-B的振荡电压的最初变化为下降，因此，P-B(i，j+1)的电压受到下压作用而下降。此时，由于P-B(i，j+1)的电压为负，所以电压的绝对值增大。因而，P-B(i，j)子像素成为暗子像素，P-B(i，j+1)成为明子像素。
若采用点反转驱动法，则如图45A所示，不管是在第N帧中还是在第N+1帧中，都是向在列方向及行方向的任一个方向上均相邻的像素写入极性相反的源极信号电压。在第N帧和第N+1帧中，所有像素的写入极性都反转，即还进行所谓的帧反转。
在上述点反转驱动中，如图45B所示，不管是在第N帧中还是在第N+1帧中，都是从显示区域的一端(这里是上端)依次选择栅极总线G1～Gn，逐行依次选择像素。源极信号电压Si具有每隔一个水平扫描期间(记为1H)极性就发生切换的波形(这里振幅固定)，在第N帧和第N+1帧中相位相差1H。另外，虽然这里未图示，但是提供给与源极总线Si在行方向上相邻的源极总线Si+1的源极信号电压、与提供给源极总线Si的源极信号电压的相位相差1H。
接下来，参照图46～图48B，说明专利文献2中记载的对具有多像素结构的液晶显示装置进行源极线反转驱动的情况。
图46所示的像素与CS总线的连接关系与图43的相同。图46与图43的不同点在于，属于同一列的像素全部以相同极性写入。即，图47所示的提供给源极总线Si的源极信号电压的极性在一帧内是固定的(图中为正极性)。通过比较图48A与图45A可知，在源极线反转中，与同一源极总线相关联的各列像素以同极性写入，相邻列的极性则相反。而且，在第N帧和第N+1帧中，所有像素的写入极性都反转，即还进行所谓的帧反转。此外，图像的扫描方法如图48B所示，不管是在第N帧中还是在第N+1帧中，都是从显示区域的一端(这里是上端)依次选择栅极总线G1～Gn，逐行依次选择像素。
参照图46，若观察明暗子像素的配置，则与公共的CS总线CS-B相关联的、分属于不同像素且在列方向上相邻的两个子像素P-B(i，j)及P-B(i，j+1)都成为暗子像素。这是由于，如图47所示，P-B(i，j)及P-B(i，j+1)都以正极性写入，之后受到提供给公共的CS总线CS-B的CS电压引起的下压效应，因此，两个子像素都变成了暗子像素。
这样，若将源极线反转驱动法应用于分属于不同像素且在列方向上相邻的两个子像素与公共的CS总线相关联的液晶显示装置，则结果如图46所示，在列方向上相邻的像素中包含的明子像素相邻配置，明子像素的分布不平衡。人有时候会以明亮部分为中心而看到像素或边界。因此，如图46所示的明子像素分布不平衡，使得在观看图像时可以看到显示不均匀。
[源极线反转驱动的实施方式]
图1是表示本发明实施方式的液晶显示装置100的结构的示意图。图2表示液晶显示装置100的一个像素的等效电路。
液晶显示装置100包括：液晶面板110；向源极总线S1......(有时也记为Si)提供源极信号电压的源极驱动器120(数据信号线驱动电路)；向栅极总线G1......提供栅极信号电压的栅极驱动器130(扫描信号线驱动电路)；向CS总线CS1......提供CS电压的CS控制电路140；以及控制源极驱动器120、栅极驱动器130、及CS控制电路140的显示控制电路150。
液晶面板110可以与上述图41所示的液晶显示装置900的液晶显示面板相同，图2示出其一个像素的等效电路。
液晶面板110的各像素具有两个子像素。图41中的第一子像素SP-1具有图2所示的液晶电容Clc1及辅助电容CS1，图41中的第二子像素SP-2具有图2所示的液晶电容Clc2及辅助电容CS2。液晶电容Clc1由第一子像素电极17a、相对电极(Vcom)、及两者间的液晶层形成，液晶电容Clc2由第二子像素电极17b、相对电极(Vcom)、及两者间的液晶层形成。相对电极对两个子像素公共地设置，一般是对显示区域内的所有像素公共地设置。但是，在大型液晶显示面板中，有时也被分割成多个区域。
图2所示的像素与源极总线14及栅极总线12相关联，各个子像素分别与TFT16a或TFT16b相关联。即，TFT16a的漏极电极和与之相关联的子像素的子像素电极11a连接，TFT16b和与之相关联的子像素的子像素电极11b连接，另一方面，TFT16a及16b的栅极电极与公共的栅极总线12连接，源极电极与公共的源极总线14连接。另外，各子像素分别与相互电绝缘的CS总线13a和13b相关联。
显示控制电路150从外部的信号源(例如调谐器)接收表示要显示图像的数字视频信号Dv、与该数字视频信号Dv对应的水平同步信号HSY及垂直同步信号VSY、以及用于控制显示动作的控制信号Dc，基于这些信号Dv、HSY、VSY及Dc，生成并输出数据起始脉冲信号SSP、数据时钟信号SCK、锁存选通信号LS、控制数据信号极性的信号POL、表示要显示图像的数字图像信号DA、栅极起始脉冲信号GSP、栅极时钟信号GCK、以及栅极驱动器输出控制信号GOE，作为用于使液晶面板110显示上述数字视频信号Dv所示图像的信号。
更详细而言，在内部存储器根据需要对视频信号Dv进行定时调整等之后，作为数字图像信号DA从显示控制电路150输出，生成数据时钟信号SCK，作为由该数字图像信号DA所示图像的各像素所对应的脉冲构成的信号，并基于水平同步信号HSY生成数据起始脉冲信号SSP，作为每隔一个水平扫描期间仅在预定期间内为高电平(H电平)的信号，基于垂直同步信号VSY生成栅极起始脉冲信号GSP，作为每隔一帧期间(一个垂直扫描期间)仅在预定期间内为高电平的信号，基于水平同步信号HSY生成栅极时钟信号GCK，基于水平同步信号HSY和控制信号Dc生成锁存选通信号LS及栅极驱动器输出控制信号GOE。
通过上述这样在显示控制电路150生成的信号中，数字图像信号DA、锁存选通信号LS、控制数据信号极性的信号POL、数据起始脉冲信号SSP和数据时钟信号SCK输入到源极驱动器120，栅极起始脉冲信号GSP、栅极时钟信号GCK和栅极驱动器输出控制信号GOE输入到栅极驱动器130。
源极驱动器120基于数字图像信号DA、数据起始脉冲信号SSP、数据时钟信号SCK、锁存选通信号LS、以及控制数据信号极性的信号POL，每隔一个水平扫描期间依次生成数据信号，作为相当于数字图像信号DA所示图像的各水平扫描线的像素值的模拟电压，并将这些数据信号(显示信号电压)分别施加到源极总线Si。
还向CS控制电路140输入栅极时钟信号GCK及栅极起始脉冲信号GSP。CS用控制电路140控制CS电压的波形。使用具有以1∶1的占空比振荡的波形的振荡电压作为CS电压时，控制振荡的相位、宽度(或周期)。
对液晶显示装置100进行上述那样的多像素驱动。即，从公共的源极总线向第一子像素电极11a、和第二子像素电极11b提供源极信号电压(显示信号电压)，然后，在各TFT16a、16b变为截止状态后，改变第一CS总线13a及第二CS总线13b的电压，使其互不相同。从而，使得对第一液晶电容Clc1与第二液晶电容Clc2施加的电压不相同，在一个像素内形成明子像素和暗子像素。在该结构中，由于从一根源极总线向两个子像素电极提供源极信号电压，因此，其优点在于，不需要增加源极总线的数量及对这些源极总线进行驱动的源极驱动器的数量。
接下来，参照图3～图5B，说明将源极线反转驱动方法应用于液晶显示装置100的实施方式。图3、图4、图5A、图5B分别与图46、图47、图48A、图48B对应。
在本实施方式的液晶显示装置100中，将源极线反转驱动法应用于多像素驱动，并且进行栅极总线隔行扫描驱动(隔行驱动)，从而解决上述问题。若采用本发明的实施方式，可以抑制源极驱动器的功耗，即可以抑制发热，还可以在提高图像写入频率以提高动态图像性能时抑制充电率的降低。
此外，在隔行扫描驱动的说明中，说明最开始对奇数行进行扫描(跳过偶数行)、然后对偶数行进行扫描的例子，但本发明实施方式中的隔行扫描顺序并不限于此，当然也可以是最开始对偶数行进行扫描(跳过奇数行)，然后对奇数行进行扫描。上述情况在后文所述的块反转扫描的实施方式中也是相同的。
图3示出液晶显示装置100的像素与CS总线的连接关系，还示出源极信号电压的写入极性(图中的+-)及明暗两个子像素(图中的阴影为暗子像素)的配置，表示根据本实施方式进行源极反转驱动的状态。Gj～Gj+3表示栅极总线，CS-A～CS-E表示CS总线，Si～Si+3表示源极总线。如图3所示，在本实施方式的液晶显示装置中，每一列的写入极性都是固定的，且明子像素和暗子像素配置成棋盘图样。即，未发生参照图45所说明的明子像素的分布不平衡。因而，未发生上述看到显示不均匀的问题。
图4示出液晶显示装置100中各信号电压的波形，按照从上到下的顺序，分别示出：CS总线CS-B所提供的CS电压Vcs-B；提供给第i根源极总线Si的源极信号电压Vsi；提供给第j根栅极总线Gj的栅极信号电压Vgi；对第i根源极总线Si和第j根栅极总线Gj所连接的像素具有的两个子像素中的、具有与CS总线CS-B连接的辅助电容的子像素P-B(i，j)施加的电压Vp-B(i，j)；提供给第j根栅极总线Gj的栅极信号电压Vgj；以及对第i根源极总线Si和第j+1根栅极总线Gj+1所连接的像素具有的两个子像素中的、具有与CS总线CS-B连接的辅助电容的子像素P-B(i，j+1)施加的电压Vp-B(i，j+1)。另外，图中的Vcom表示相对电压，Vpix1及Vpix2表示各子像素的有效电压。
图5A示出连续两帧(第N帧及第N+1帧)中各像素的源极信号电压的写入极性。在本实施方式的液晶显示装置100中，由于进行源极线反转驱动、以及栅极总线隔行扫描驱动(隔行驱动)，因此，图5A中，将各帧分割成两个期间(前半帧和后半帧)。有时将半帧记为“1/2帧”或“F/2”。
图5B是用于表示在连续两帧中像素如何被扫描的图，示出提供给第i列源极总线Si的源极信号电压、以及提供给第1行～第n行栅极总线G1～Gn的栅极信号电压的波形。在该图中，也将各帧分成两个期间(前半帧和后半帧)。本说明书中，将帧内包含的两个期间称为子帧。通常，由于一帧期间与一个垂直扫描期间对应，因此，将子帧期间所对应的期间称为子垂直扫描期间。此外，第一子帧和第二子帧的长度并不限于完全一致的情况。
下面，参照图5A及图5B，说明像素的扫描方法。
在第N帧的前半帧(第一子垂直扫描期间)中，例如，对奇数行的栅极总线Gj依次施加像素数据写入脉冲Pw，该像素数据写入脉冲Pw使得栅极信号电压Vgj从VgL(低电平)变为持续一定期间的VgH(高电平)。即，对第1行～第n-1行的所有奇数行的像素写入源极信号电压。
在后半帧(第二子垂直扫描期间)中，对前半帧中跳过的多个偶数行的像素依次进行扫描。例如，对偶数行的栅极总线Gj+1依次施加像素数据写入脉冲Pw，该像素数据写入脉冲Pw使得Vgj从VgL变为持续一定期间的VgH。即，对第2行～第n行的所有偶数行的像素写入源极信号电压。
提供给源极总线Si的源极信号电压的极性在前半帧中，相对于源极信号电压的中间值Vsc(通常与Vcom大致相等)为正极性的源极信号电压(Vsp)，在接下来的后半帧中也是正极性的源极信号电压。然后，在第(N+1)帧的前半帧中，相对于Vsc，提供负极性的源极信号电压(Vsn)，在接下来的后半帧中，也是提供负极性的源极信号电压。提供给与源极总线Si相邻的Si+1的源极信号电压与提供给源极总线Si的源极信号电压的极性相反。同样地，提供给源极总线Si+2的源极信号电压与提供给源极总线Si+1的源极信号电压的极性相反。
提供给CS总线CS-B的CS电压Vcs-B具有极性以一定周期相对于相对电极的电压Vcom反转的振荡波形(例如图中所示的占空比为1∶1的矩形波)。
由于在栅极总线Gj的栅极信号电压为高电平时，提供给源极总线Si的源极信号电压为正极性，因此，P-B(i，j)的电压以正极性写入。由于提供给CS总线CS-B的CS电压Vcs-B具有极性以一定周期相对于相对电极的电压Vcom反转的振荡波形(例如图中所示的占空比为1∶1的矩形波)，从栅极总线Gj的栅极信号电压变为低电平开始，CS总线CS-B的振荡电压Vcs-B的最初变化为下降(例如这种情况下，从正极性变为负极性)，因此，P-B(i，j)的电压受到下压作用而下降，对子像素P-B(i，j)施加的有效电压Vpix1变为由Pw写入的源极信号电压以下(绝对值减小)，子像素P-B(i，j)成为暗子像素。
另一方面，由于在栅极总线Gj+1的栅极信号电压为高电平时，源极总线Si的信号电压也是正极性，因此，P-B(i，j+1)的电压也以正极性写入。由于从栅极总线Gj+1的栅极信号电压变为低电平开始，CS总线CS-B的振荡电压的最初变化为上升(例如这种情况下，从负极性变为正极性)，因此P-B(i，j+1)的电压受到上扬作用而上升，对子像素P-B(i，j+1)施加的有效电压Vpix2变为由Pw写入的源极信号电压以上(绝对值增大)，子像素P-B(i，j+1)成为明子像素。
即，CS电压具有以下两种作用彼此相反的波形：即，使得与第一子垂直扫描期间内所选择的栅极总线Gj连接的像素所具有的两个子像素中的、与提供该CS电压的CS总线相关联的子像素的有效电压上升或下降的作用；以及使得与第二子垂直扫描期间内所选择的栅极总线Gj+1连接的像素所具有的两个子像素中的、与提供该CS电压的CS总线相关的子像素的有效电压上升或下降的作用。
如这里所例示的那样，包括源极信号电压的极性互不相同的连续两个垂直扫描期间，当属于同一垂直扫描期间的第一子垂直扫描期间及第二子垂直扫描期间中源极信号电压的极性相同时，在第一子垂直扫描期间中提供给栅极总线Gj的栅极信号电压从高电平变为低电平的时刻开始，直到第二子垂直扫描期间中提供给栅极总线Gj+1的栅极信号电压从高电平变为低电平的时刻为止的期间内，CS电压的极性变化奇数次即可。此外，考虑到CS电压的振荡波形的钝化，极性反转的间隔(振荡周期的一半)以5H以上为佳。另外，较好的是在CS电压极性反转后，在尽可能晚的定时生成栅极导通脉冲Pw，并且在栅极信号电压截止后，尽早使CS电压极性反转为佳。实际情况下，通过基于CS总线的电阻值及电容值对信号延迟进行仿真，从而决定极性反转的间隔，使得CS电压在对应栅极信号电压截止时刻的达到度在97％以上为佳，更好的是在99％以上。
这里，使用具有以1∶1的占空比振荡的波形的振荡电压作为CS电压，但并不限于此，只要其极性变化奇数次即可，因而，只要极性至少变化一次即可。若按上述那样配置CS总线，则如国际公开专利WO2006/070829A1中记载的那样，设置多根彼此电绝缘的CS干线，将各CS干线与多根CS总线连接，从而可以获得增大通过CS总线对辅助电容相对电极施加的振荡电压的振荡周期的优点。本说明书中引用国际公开专利WO2006/070829A1的所有公开内容用于参考。
如上所述，根据本实施方式的液晶显示装置及驱动方法，既可获得源极反转驱动方法的上述优点，又可以不破坏明像素与暗像素的棋盘图样分布，可以防止称为是不均匀感的显示质量降低。
接下来，参照图6～图8B，说明将源极线反转驱动方法应用于液晶显示装置100的另一个实施方式。图6、图7、图8A、图8B分别与图3、图4、图5A、图5B对应。
下文说明的方法与之前所说明的方法的不同点在于，包括源极信号电压的极性互不相同的连续两个子垂直扫描期间，在属于同一垂直扫描期间的第一子垂直扫描期间和第二子垂直扫描期间中源极信号电压极性互不相同。与之前实施方式的不同点还在于，在第一子垂直扫描期间中提供给第j根栅极总线的栅极信号电压从高电平变为低电平的时刻开始，直到第二子垂直扫描期间中提供给第j+1根栅极总线的栅极信号电压从高电平变为低电平的时间为止的期间内，CS电压的极性变化偶数次。
图6示出液晶显示装置100的像素与CS总线的连接关系，还示出源极信号电压的写入极性(图中的+-)及明暗两个子像素(图中的阴影为暗子像素)的配置，表示根据本实施方式进行源极反转驱动的状态。如图6所示，在本实施方式的液晶显示装置中，尽管应用源极线反转驱动方法，但像素的写入极性分布与图43所示的现有的点反转驱动相同，而且明子像素和暗子像素配置成棋盘图样。即，未发生参照图46所说明的明子像素的分布不平衡。因而，未发生上述看到显示不均匀的问题。
图7示出液晶显示装置100中各信号电压的波形，按照从上到下的顺序，分别示出：CS总线CS-B所提供的CS电压Vcs-B；提供给第i根源极总线Si的源极信号电压Vsi；提供给第j根栅极总线Gj的栅极信号电压Vgj；对第i根源极总线Si和第j根栅极总线Gj所连接的像素具有的两个子像素中的、具有与CS总线CS-B连接的辅助电容的子像素P-B(i，j)施加的电压Vp-B(i，j)；提供给第j根栅极总线Gj的栅极信号电压Vgj；以及对第i根源极总线和第j+1根栅极总线Gj+1所连接的像素具有的两个子像素中的、具有与CS总线CS-B连接的辅助电容的子像素P-B(i，j+1)施加的电压Vp-B(i，j+1)。另外，图中的Vcom表示相对电压，Vpix1及Vpix2表示各子像素的有效电压。
图8A示出连续两帧(第N帧及第N+1帧)中各像素的源极信号电压的写入极性。在本实施方式的液晶显示装置100中，由于进行源极线反转驱动以及栅极总线隔行扫描驱动(隔行驱动)，因此，图8A中，将各帧分割成两个期间(前半帧和后半帧)。另外，同一帧所包含的两个期间中的源极信号电压的极性相反。
图8B是用于表示在连续两帧中像素如何被扫描的图，示出提供给第i列源极总线Si的源极信号电压、以及提供给第1行～第n行栅极总线G1～Gn的栅极信号电压的波形。在该图中，也将各帧分成两个期间(前半帧和后半帧)。本说明书中，将帧内包含的两个期间称为子帧。通常，由于一帧期间与一个垂直扫描期间对应，因此，将子帧期间所对应的期间称为子垂直扫描期间。此外，第一子帧和第二子帧的长度并不限于完全一致的情况。
下面，参照图8A及图8B，说明像素的扫描方法。
在第N帧的前半帧(第一子垂直扫描期间)中，例如，对奇数行的栅极总线Gj依次施加像素数据写入脉冲Pw，该像素数据写入脉冲Pw使得栅极信号电压Vgj从VgL(低电平)变为持续一定期间的VgH(高电平)。即，对第1行～第n-1行的所有奇数行的像素写入源极信号电压。
在后半帧(第二子垂直扫描期间)中，对前半帧中跳过的多个偶数行的像素依次进行扫描。例如，对偶数行的栅极总线Gj+1依次施加像素数据写入脉冲Pw，该像素数据写入脉冲Pw使得Vgj从VgL变为持续一定期间的VgH。即，对第2行～第n行的所有偶数行的像素写入源极信号电压。该扫描与之前的实施方式相同。
提供给源极总线Si的源极信号电压的极性在前半帧中，相对于源极信号电压的中间值Vsc(通常与Vcom大致相等)为正极性的源极信号电压(Vsp)，在接下来的后半帧中为负极性的源极信号电压(Vsn)。然后，在第(N+1)帧的前半帧中，相对于Vsc，提供正极性的源极信号电压(Vsp)，在接下来的后半帧中，提供负极性的源极信号电压(Vsn)。提供给与源极总线Si相邻的源极总线Si+1的源极信号电压与提供给源极总线Si的源极信号电压的极性相反。同样地，提供给源极总线Si+2的源极信号电压与提供给源极总线Si+1的源极信号电压的极性相反。
提供给CS总线CS-B的CS电压Vcs-B具有极性以一定周期相对于相对电极的电压Vcom反转的振荡波形(例如图示那样占空比为1∶1的矩形波)。
由于在栅极总线Gj的栅极信号电压为高电平时，提供给源极总线Si的源极信号电压为正极性，因此，P-B(i，j)的电压以正极性写入。由于提供给CS总线CS-B的CS电压Vcs-B具有极性以一定周期相对于相对电极的电压Vcom反转的振荡波形(例如图中所示的占空比为1∶1的矩形波)，从栅极总线Gj的栅极信号电压变为低电平开始，CS总线CS-B的振荡电压Vcs-B的最初变化为下降(例如这种情况下，从正极性变为负极性)，因此，P-B(i，j)的电压受到下压作用而下降，对子像素P-B(i，j)施加的有效电压Vpix1变为由Pw写入的源极信号电压以下(绝对值减小)，子像素P-B(i，j)成为暗子像素。
另一方面，由于在栅极总线Gj+1的栅极信号电压为高电平时，源极总线Si的信号电压为负极性，因此，P-B(i，j+1)的电压以负极性写入。从栅极总线Gj+1的栅极信号电压变为低电平开始，CS总线CS-B的振荡电压的最初变化为下降(例如这种情况下，从正极性变为负极性)，因此，P-B(i，j+1)的电压受到下压作用而下降，对子像素P-B(i，j+1)施加的有效电压Vpix2变为由Pw写入的源极信号电压以上(绝对值增大)，子像素P-B(i，j+1)成为明子像素。
即，CS电压具有以下两种作用彼此相反的波形：即，使得与第一子垂直扫描期间内所选择的栅极总线Gj连接的像素所具有的两个子像素中的、与提供该CS电压的CS总线相关联的子像素的有效电压上升或下降的作用；以及使得与第二子垂直扫描期间内所选择的栅极总线Gj+1连接的像素所具有的两个子像素中的、与提供该CS电压的CS总线相关的子像素的有效电压上升或下降的作用。
如这里所例示的那样，包括源极信号电压的极性互不相同的连续两个子垂直扫描期间，当属于同一垂直扫描期间的第一子垂直扫描期间和第二子垂直扫描期间中源极信号电压的极性互不相同时，在第一子垂直扫描期间中提供给第j根栅极总线的栅极信号电压从高电平变为低电平的时刻开始，直到第二子垂直扫描期间中提供给第j+1根栅极总线的栅极信号电压从高电平变为低电平的时间为止的期间内，CS电压的极性变化偶数次即可。此外，考虑到CS电压的振荡波形的钝化，极性反转的间隔(振荡周期的一半)以5H以上为佳。实际情况下，通过基于CS总线的电阻值及电容值对信号延迟进行仿真，从而决定极性反转的间隔，使得CS电压在对应栅极信号电压截止时刻的达到度在97％以上为佳，更好的是在99％以上。
这里使用具有以1∶1占空比振荡的波形的振荡电压作为CS电压，但并不限于此，只要其极性变化偶数次即可，因而，只要极性至少变化2次即可。若按上述那样配置CS总线，则如国际公开专利WO2006/070829A1中记载的那样，设置多根彼此电绝缘的CS干线，将各CS干线与多根CS总线连接，从而可以获得增大通过CS总线对辅助电容相对电极施加的振荡电压的振荡周期的优点。
如上所述，根据本实施方式的液晶显示装置及驱动方法，既可获得源极反转驱动方法的上述优点，又可以不破坏明像素与暗像素的棋盘图样分布，可以防止称为是不均匀感的显示质量降低。
[块反转驱动]
根据上述实施方式，即使将多像素驱动与源极线反转驱动组合，也不会发生看到显示不均匀的问题。然而，若考虑到动态图像显示，则有时会引起梳毛(combing)现象。下面，说明抑制动态图像显示中发生梳毛问题的实施方式。
若以帧为单位表示基于上述实施方式的图像写入状态，则如图9所示，始终在各帧内的半帧期间内显示前一帧的图像。例如，若在前半的第一子帧中对奇数行进行写入，在后半的第二子帧中对偶数行进行写入，则存在以下异常状态：即，在第一子帧中，奇数行的像素显示当前帧的图像，偶数行的像素显示前一帧的图像。
因此，例如在进行将图10(a)所示的竖条横向移动的动态图像显示时，如图10(b)所示，会发生将竖条的边缘看成是梳状的问题(梳毛)。此外，图9、图10(a)、(b)中是每隔2行以相同的定时进行扫描，但在实际驱动的情况下，是每隔2行逐一错开一个水平扫描期间(1H)进行扫描。这些图中省略了上述水平扫描期间的错开，以使梳毛的说明易于理解。
看到上述问题的程度取决于上述异常状态存在的时间(设为Tc)与整个显示时间的比值。Tc是相邻行(例如第j行和第j+1行)像素被扫描(写入源极信号电压)的时间。因而，在帧频高出移动速度很多时并不是问题，但是在一帧期间内如图10(b)所示那样移动的情况下则成为问题。例如图11所示，将帧频为120Hz(帧期间为8.33ms)的显示信号分为两个子帧进行隔行扫描时，对奇数行进行写入的子帧与对偶数行进行写入的子帧的间隔Tc为约4167μs，等于帧期间的一半(即子帧期间的长度)。即，Tc/一帧期间×100＝50。这里，由于一帧期间通常是指一个垂直扫描期间(V-total)，所以Tc/V-total×100＝50。
为了在进行图10所例示的显示的情况下看不到梳毛现象，对其条件进行了许多研究讨论。表1及表2示出评价结果的一个例子。表1示出帧频为60Hz的情况，表2示出帧频为120Hz的情况。在这两张表格中，对于梳毛现象的主观评价结果，用×表示非常差的程度，用△表示稍微能看到梳毛现象的程度，用○看不到梳毛现象的程度。
[表1]
水平期间数之差：Nsv 540 270 160 135 120 100 80 60 55 50 48 40 10
  (Nsv/Nv-total)×100   48.0   24.0   14.2   12.0   10.7   8.9   7.1   5.3   4.9   4.4   4.3   3.6   0.9
  时间：Tc(μs)   8000   4000   2370   2000   1778   1481   1185   888.9   814.8   740.7   711.1   592.6   148.1
  评价结果   ×   ×   ×   ×   ×   ×   △   △   ○   ○   ○   ○   ○
[表2]
  水平期间数之差：Nsv 540 270 160 135 120 100 80 60 55 50 48 40 10
  (Nsv/Nv-total)×100   48.0   24.0   14.2   12.0   10.7   8.9   7.1   5.3   4.9   4.4   4.3   3.6   0.9
  时间：Tc(μs)   4000   2000   1185   1000   888.9   740.7   592.6   444.4   407.4   370.4   355.6   296.3   74.1
  评价结果   ×   ×   △   △   ○   ○   ○   ○   ○   ○   ○   ○   ○
由表1可知，在帧频为60Hz的情况下，(Nsv/Nv-total)×100的值在7以下为佳，更好的是在5以下。另一方面，在帧频为120Hz的情况下，由表2可知，(Nsv/Nv-total)×100的值在14以下为佳，更好的是在10以下。这里，若关注表1及表2中的Tc值，则不管帧频为多少，都以1.2ms以下为佳，更好的是在0.8ms以下。
这样，从梳毛现象的观点出发，则Tc值较小、即Nsv(＝α/2)较小为佳，而反之从功耗的观点出发，则Nsv较大为佳。这是由于，当Nsv减小时，源极信号电压的极性反转次数变多，使得功耗增大。
本实施方式中，如图12所示，通过将一帧细分来减少当前帧与前一帧混合存在的时间(Tc)，从而使梳毛现象不被看到。
下面，参照图12，说明本实施方式的液晶显示装置的驱动方法。
如图12所示，例如按照奇数行→偶数行→偶数行→奇数行→奇数行→偶数行→......的顺序，对连续的α根栅极总线进行隔行扫描，对每一次隔行扫描(每次移动2α行)都返回α行进行写入。最开始的扫描是扫描α/2根(移动α行)，然后再返回α行。另外，由于是隔行扫描，所以返回的行数在奇数行→偶数行的情况下正确的是α-3行，在偶数行→奇数行的情况下正确的是α-1行。
上述扫描包括：对最开始的奇数行(设行数为Nsv＝α/2)的像素依次进行扫描的第一子帧；对第一子帧中跳过的偶数行(Nsv行)的像素依次进行扫描的第二子帧；对第二子帧中扫描的最后一个偶数行接下来的偶数行开始的连续偶数行(Nsv行)的像素依次进行扫描的第三子帧；以及对第三子帧中跳过的奇数行(Nsv行)的像素依次进行扫描的第四子帧。第四子帧之后，也反复进行同样的扫描，从而显示一帧图像。
此时，子帧是对Nsv(＝α/2)行连续的奇数行或偶数行的像素进行扫描的期间，反之，Nsv是一个子帧期间(一个子垂直扫描期间)中包含的水平扫描期间数。这里，若将连续α行的区域看作是一块，则上述实施方式中是将一帧进行二等分，而在本实施方式中，将其分割成(一个子帧期间/一帧期间)的数量，即块数×2的数量。下面，将该驱动方法称为块反转驱动。
这里，Tc值由下式给出。
Tc＝(Nsv/Nv-total)×(一帧期间)
另外，由于一帧期间(＝V-total)/Nv-total＝1H，因此，Tc也可用下式表示：
Tc＝Nsv×H。
其中，从液晶面板的两侧(例如上下的数据信号输入端子)输入数据信号，对显示区域的上下区域同时进行扫描等情况下，只要将Nv-total替换成(Nv-total/2)进行计算即可。
例如，在52英寸全高清电视(显示面板的扫描线数为1080根，Nv-total为1125根)中，以垂直扫描频率120Hz进行驱动时，若设定Nsv＝24(α＝48)，则Tc为：
Tc＝(48/2)/1125×1/120＝177.8μs
成为异常显示状态的时间比例为约2.1％＝(177.8/8333)×100，因此，梳毛现象被抑制到看不到的程度，从而可以高质量地显示动态图像。
另外，在37英寸全高清电视(显示面板的扫描线数(＝像素行数)为1080根，Nv-total为1125根)中以120Hz进行驱动时，若设定Nsv＝10(α＝20)，则通过同样的计算，Tc＝148.1μs，成为异常显示状态的时间比例为约0.9％，从而梳毛现象被抑制到看不到的程度，可以高质量地显示动态图像。
此外，在有效显示期间V-Disp中的水平期间长度与垂直回扫期间V-Blank中的水平期间长度不相同等的情况下，将Nv-total替换成Nv-Disp，将一帧期间(V-Total)用有效显示期间来表现，则上述计算将更严密。此时，Tc变为：
Tc＝(Nsv/Nv-Disp)×(有效显示期间)，
由于有效显示期间(＝V-Disp)/Nv-Disp＝1H，因此，Tc也可用下式表示：
Tc＝Nsv×H。
这里，H为有效显示期间中的水平期间。另外，不管是Nv-Disp还是Nv-total的表现，都应当关注Tc值为Nsv×H这一点。当有效显示期间V-Disp中的水平期间长度与垂直回扫期间V-Blank中的水平期间长度相等时，用V-Disp所表示的式子与用V-Total所表示的式子都得到相同的Tc值。表3及表4示出评价结果的一个例子。本例中，使用与表1及表2相同的样品，由于有效显示期间V-Disp中的水平期间长度与垂直回扫期间V-Blank中的水平期间长度相等，因此，Tc值相等。
[表3]
水平期间数之差：Nsv 540 270 160 135 120 100 80 60 55 50 48 40 10
  (Nsv/V-Disp)×100   50.0   25.0   14.8   12.5   11.1   9.3   7.4   5.6   5.1   4.6   4.4   3.7   0.9
  时间：Tc(μs)   8000   4000   2370   2000   1778   1481   1185   889   815   741   711   593   148
  评价结果   ×   ×   ×   ×   ×   ×   △   △   ○   ○   ○   ○   ○
[表4]
  水平期间数之差：Nsv   540   270   160   135   120   100   80   60   55   50   48   40   10
  (Nsv/V-Disp)×100   500   250   148   125   11.1   9.3   7.4   5.6   5.1   4.6   4.4   3.7   0.9
  时间：Tc(μs)   4000   2000   1185   1000   889   741   593   444   407   370   356   296   74
  评价结果   ×   ×   △   △   ○   ○   ○   ○   ○   ○   ○   ○   ○
此外，图12中，源极信号电压的写入极性的序列包括源极信号电压的极性在第一子帧(例如为正)和第二子帧(例如为负)之间不相同、在第二子帧(例如为负)和第三子帧(例如为负)之间相同、以及在第三子帧(例如为负)和第四子帧(例如为正)之间不相同的序列。从显示质量的观点来看，这样使奇数行和偶数行的写入极性相反更好。由此，可以抑制例如纵向阴影、上下相邻像素的耦合电容引起的横条纹的发生、以及闪烁图案的发生。
将上述块反转驱动应用于图2所示的多像素结构时，CS电压包括以一个水平扫描期间的正整数倍的周期振荡的波形部分，当设一个水平扫描期间为H，该周期用M×H(这里M为正整数)表示时，α为M的正整数倍(Nsv为(M/2)的正整数倍)为佳。另外，当采用CS总线包含与分属于不同像素且在列方向上相邻的两个子像素共同相关联的CS总线的结构时，α为M的偶数倍(Nsv为M的正整数倍)为佳。此外，希望CS电压的周期M×H是与CS电压为高电平的期间和低电平的期间相同的期间，即占空比为1∶1。此外，考虑到CS电压的振荡波形的钝化，极性反转的间隔(CS振荡周期M的一半)以5H以上为佳。实际情况下，通过基于CS总线的电阻值及电容值对信号延迟进行仿真，从而决定极性反转的间隔，使得CS电压在对应栅极信号电压截止时刻的达到度在97％以上为佳，更好的是在99％以上。
下面，说明具体例子。例如，在37英寸全高清电视(以60Hz进行驱动)的情况下，当CS电压的振荡波形周期为10H，一个振荡周期中包含的水平扫描期间数M为10时，希望α为10的正整数倍。其中，在一个像素的上下进行像素分割驱动的情况下，由于上下相邻像素的子像素的明暗顺序颠倒，有时图像边缘可以看到锯齿状(jaggy)，因此，α为20的正整数倍则更好。
图13A示出Nsv＝10(α＝20)时的写入顺序(扫描的像素行顺序)、和源极信号电压、栅极信号电压及CS电压的时序图。表示源极信号电压的极性在对奇数行进行写入时为正、对偶数行进行写入时为负、且振幅固定的情况。栅极信号电压仅图示了与栅极导通脉冲Pw对应的部分。
当CS电压的振荡周期为M×H(M为正整数)时，子垂直扫描期间中包含的水平扫描期间数即Nsv用Nsv(＝α/2)＝M×k表示。在图13A所示的情况下，由于CS电压的一个振荡周期中包含的水平扫描期间数M＝10，k＝1，因此，Nsv(＝α/2)＝10×1＝10。反之，用子垂直扫描期间中包含的水平扫描期间数Nsv(＝α/2)来表示CS电压的一个振荡周期中包含的水平扫描期间数的周期M，则M＝Nsv/k。在图13A的示例的情况下，Nsv＝10(α＝20)，k＝1，则M＝10/1＝10。
接下来，说明源极电压的极性变化序列与CS电压的极性反转次数的关系。在图13A所示的源极电压的极性变化序列中，对奇数行进行写入时为正，对偶数行进行写入时为负，连续两个子垂直扫描期间中的极性互不相同。具体而言，例如，若将写入顺序1～10(对像素行1、3、5......19进行扫描的期间)作为第一子垂直扫描期间，将写入顺序11～20(对像素行2、4、6......20进行扫描的期间)作为第二子垂直扫描期间，则第一子垂直扫描期间中源极信号电压的极性为正，其后的第二子垂直扫描期间中源极信号电压的极性为负，互不相同。在第一子垂直扫描期间中提供给第j根栅极总线(例如第1行，写入顺序为1)的栅极信号电压从高电平变为低电平的时刻开始，直到第二子垂直扫描期间中提供给第j+1根栅极总线(例如第2行，写入顺序为11)的栅极信号电压从高电平变为低电平的时间为止的期间内，CS电压的极性变化偶数次。这里，CS电压的极性反转次数为2×k＝2×1＝2次。
此外，在图13A所示的例子中，接着第二子垂直扫描期间的第三子垂直扫描期间(写入顺序21～30(对像素行22、24、26......40进行扫描的期间))中源极信号电压的极性为负，接着第三子垂直扫描期间的第四子垂直扫描期间(写入顺序31～40(对像素行21、23、25......39进行扫描的期间))中源极信号电压的极性为正。即，源极信号电压的极性在第一子垂直扫描期间和第二子垂直扫描期间之间不相同，在第二子垂直扫描期间和第三子垂直扫描期间之间相同，在第三子垂直扫描期间和第四子垂直扫描期间之间不相同。
这里例示的CS总线与10根电绝缘的CS干线(未图示)连接，CS电压的种类有10种(用A、B、C、D、E、F、G、H、J及K表示)。此时，上下相邻的像素的明暗子像素的配置变成明暗交替。而且，当相邻源极线的数据信号极性相反时，如图6所示，由于明暗子像素配置成棋盘图样，因此，减轻了锯齿现象。从而，在任意的垂直扫描期间中，使提供给与相邻列像素相关联的源极总线的源极信号电压的极性彼此相反为佳。此外，这里举出了CS总线与CS干线连接的结构为例，但也可以采用向CS总线分别独立地提供CS电压的结构，这种情况下，也可以从栅极驱动器输出各CS电压。
图13B示出另一个例子。图13B示出CS电压的振荡周期为10H(M＝10)、Nsv＝20(α＝40)时的写入顺序(扫描的像素行顺序)、和源极信号电压、栅极信号电压及CS电压的时序图。表示源极信号电压的极性在对奇数行进行写入时为正、对偶数行进行写入时为负、且振幅固定的情况。栅极信号电压仅图示了与包含子垂直扫描期间的最开始和最后的一部分栅极导通脉冲Pw对应的部分。源极信号电压的极性变化序列与图13A的相同。此外，图中，用圆圈包围应该要特别关注的栅极信号电压的极性反转定时和数据信号极性反转后施加到对应栅极总线的栅极导通脉冲。
这相当于上述式子中k＝2的情况，在第一子垂直扫描期间中提供给第j根栅极总线(例如第1行，写入顺序为1)的栅极信号电压从高电平变为低电平的时刻开始，直到第二子垂直扫描期间中提供给第j+1根栅极总线(例如第2行，写入顺序为21)的栅极信号电压从高电平变为低电平的时间为止的期间内，CS电压的极性变化偶数次。这里，CS电压的极性反转次数为2×k＝2×2＝4次。这样，若采用图13B所示的结构，则CS电压的种类可以保持10种而不增加，可以减少源极信号电压(数据信号)的极性反转次数。
图13C示出又一个例子。示出CS电压的振荡周期为14H(M＝14)、Nsv＝14(α＝28)时的写入顺序(扫描的像素行顺序)、和源极信号电压、栅极信号电压及CS电压的时序图。
Nv-total为1125根，不能被CS电压的振荡周期14H除尽。这种情况不同于图13A及图13B所例示的情况，无法仅仅用以一个水平扫描期间的正整数倍的周期振荡的波形部分来构成CS电压。因此，如图13C所示，用以14H周期振荡的波形部分(称之为“第一波形部分”)和以不同于14H的周期振荡的波形部分(称之为“第二波形部分”)构成一个垂直扫描期间的CS电压。这里，用以10H振荡的波形和以12H振荡的波形构成第二波形部分。此时，在一个垂直扫描期间中，尽可能地使CS电压为高电平的期间和为低电平的期间相同为佳。若高电平期间和低电平期间相差太大，则不同像素行的明暗亮度平衡被打破，有时导致显示不均匀。此外，第二波形部分也不一定要是振荡波形。
这样，当Nv-total不是Nsv×2的整数倍时，需要进行上述复杂的处理。当有效显示期间V-Disp中包含的水平扫描期间数Nv-Disp(这里是1080)不是Nsv×2的整数倍时，仅通过调整垂直回扫期间V-Blank中CS电压的波形无法解决，从而需要更加复杂的处理。因而，设定Nsv使得Nv-total为Nsv×2的整数倍为佳，更好的是设定Nsv，使得Nv-Disp为Nsv×2的整数倍。
图14A是设Nsv＝5(α＝10)时的时序图。这里，使源极信号电压的极性每隔10H反转。具体而言，设1～10行的奇数行和偶数行的双方的像素均为正极性，11～20行的像素为负极性，21～30行为正极性，31～40行为负极性。此时，由于明子像素和暗子像素如图14B所示，配置成棋盘图样，因此，既可以改善锯齿感，又可以减小Nsv(＝α/2)，从而也可以改善梳毛现象。
当第10行和第11行等中，分属于上下不同像素且上下相邻的子像素电极间存在耦合电容，则由于对上下像素施加的电压极性不相同，因此，在TFT截止时电压发生变化，有时可以看到条纹。对此，希望将上下像素的电压差、耦合电容、像素电容(构成像素的子像素的液晶电容和辅助电容之和)作为参数，对源极信号电压(数据信号电压)进行修正。
另外，在垂直扫描期间的途中反转源极信号电压的极性，是为了减轻纵向阴影的现象，该纵向阴影现象的发生是在同一极性的数据信号持续施加时，由每一列的闪烁或源极总线和像素的寄生电容引起的。此外，如图13A及图13B所示，若将奇数行的写入极性和偶数行的写入极性反转，则可以进一步降低闪烁程度。
[栅极驱动器]
图1所示的液晶显示装置100具有的栅极驱动器130可以采用例如以下的结构，执行上述扫描。参照图15～图22，说明栅极驱动器130的结构和动作的例子。
首先，参照图15～图19，说明进行上述源极反转驱动(参照图5B或图8B)的情况。
栅极驱动器130基于栅极起始脉冲信号GSP、栅极时钟信号GCK及栅极驱动器输出控制信号GOEr(r＝1，2，......，q)，为了将各源极信号电压(数据信号电压)Vsi(i＝1，2，......，m)写入各像素(各像素中包含的子像素的液晶电容及辅助电容)，在数字图像信号DA的各帧期间(“输入视频信号的垂直扫描期间”)中，对栅极总线Gj(j＝1，2，......，n)大致逐个水平扫描期间且隔线跳过选择。栅极驱动器130将包含图5B及图8B所示的像素数据写入脉冲(栅极导通脉冲)Pw的扫描信号Vgj(j＝1，2，......，n)提供给栅极总线G。施加了脉冲Pw的栅极总线Gj变为选择状态，与选择状态的栅极总线Gj连接的TFT为导通状态。当然，与非选择状态的栅极总线Gj连接的TFT为截止状态。通过施加图5B及图8B所示的脉冲Pw，在前半帧期间中，选择栅极总线Gj(j＝1，2，......，n)内的例如奇数线Gj(jj＝1，3，5，......，n-1)(即，跳过偶数线)，在后半帧期间中，选择偶数线Gj(j＝2，4，6，......，n)(即，跳过奇数线)。这里，像素数据写入脉冲Pw在水平扫描期间(H)中相当于数据写入期间的有效扫描期间(例如水平扫描期间的大约一半，即约H/2)内为高电平。
图15(A)及图15(B)是表示可以输出图5B及图8B所示栅极信号电压的栅极驱动器的一个结构例的框图。
图15(A)所示的栅极驱动器具备多个(q个)包含移位寄存器的作为部分电路的栅极驱动器用IC(集成电路：Integrated Circuit)芯片411、412、......、41q。
各栅极驱动器用IC芯片411～41q如图15(B)所示，具备移位寄存器40、与移位寄存器40的各级对应设置的第一及第二与门41、43、以及基于第二与门43的输出信号g1～gp而输出扫描信号电压G1～Gp的输出部45。移位寄存器40从外部接收起始脉冲信号SPi、时钟信号CK及输出控制信号OE。起始脉冲信号SPi施加到移位寄存器40的输入端，从移位寄存器40的输出端输出要输入到其后续栅极驱动器用IC芯片的起始脉冲信号SPo。另外，将时钟信号CK的逻辑反转信号分别向第一与门41输入，将输出控制信号OE的逻辑反转信号分别向第二与门43输入。并且，将移位寄存器40的各级的输出信号Qk(k＝1～p)输入到与该级对应的第一与门41，将该第一与门41的输出信号输入到与该级对应的第二与门43。
基于本结构例的栅极驱动器如图15(A)所示，通过将多个(q个)栅极驱动器用IC芯片411～41q串联连接而实现。即，将各栅极驱动器用IC芯片内的移位寄存器的输出端(起始脉冲信号SPo的输出端子)与下一个栅极驱动器用IC芯片内的移位寄存器的输入端(起始脉冲信号SPi的输入端子)连接，以使栅极驱动器用IC芯片411～41q内的移位寄存器40形成一个移位寄存器(以下，将通过这样串联连接而形成的移位寄存器称为“耦合移位寄存器”)。其中，向最前端的栅极驱动器用IC芯片411内的移位寄存器40的输入端，输入来自显示控制电路150的栅极起始脉冲信号GSP(参照图1)，最末端的栅极驱动器用IC芯片41q内的移位寄存器的输出端不与外部连接。另外，来自显示控制电路150的栅极时钟信号GCK作为时钟信号CK，公共地输入到各栅极驱动器用IC芯片411～41q。另一方面，在显示控制电路150生成的栅极驱动器输出控制信号GOE包括第1～第q栅极驱动器输出控制信号GOE1～GOEq，将这些栅极驱动器输出控制信号GOE1～GOEq作为输出控制信号OE分别输入到栅极驱动器用IC芯片411～41q。
接下来，参照图16，说明具有上述结构的栅极驱动器130的动作。图16(a)～(g)是表示用于说明栅极驱动器130的动作的各种信号波形图。
显示控制电路150如图16(a)所示，生成仅在与像素数据写入脉冲Pw对应的期间Tspw内为高电平(激活)的信号，作为栅极起始脉冲信号GSP，并且如图16(b)所示，生成每隔半个水平扫描期间(有时记为“1/2垂直扫描期间”或“H/2”)仅在预定期间内为高电平的栅极时钟信号GCK。当这样的栅极起始脉冲信号GSP及栅极时钟信号GCK输入到图15所示的栅极驱动器130时，输出图16(c)所示的信号Q1，作为最前端的栅极驱动器用IC芯片411的移位寄存器40的初级输出信号Q1。该输出信号Q1在各半帧期间(F/2)中，包含一个与像素数据写入脉冲Pw对应的脉冲Pqw。上述脉冲Pqw按照栅极时钟信号GCK，在栅极驱动器130内的耦合移位寄存器中依次进行传输。与之相应，从耦合移位寄存器的各级依次错开半个水平扫描期间(H/2)输出图16(c)所示的波形信号。
另外，显示控制电路150如上文所述，生成要提供给构成栅极驱动器130的栅极驱动器用IC芯片411～41q的栅极驱动器输出控制信号GOE1～GOEq。这里，要提供给第r个栅极驱动器用IC芯片41r的栅极驱动器输出控制信号GOEr，在该栅极驱动器用IC芯片41r内的移位寄存器40的某一级输出与像素数据写入脉冲Pw对应的脉冲Pqw的期间中，在想要输出像素数据写入脉冲的情况下(这里与G(1)、G(3)对应)为低电平。
例如，向最前端的栅极驱动器用IC芯片411提供图16(d)所示的栅极驱动器输出控制信号GOE1。由于向G(1)(或记为Vg1)施加像素数据写入脉冲Pw，因此GOE1变为低电平，由于向G(2)(或记为Vg2)不施加Pw，因此GOE1变为高电平，由于向G(3)(或记为Vg3)施加Pw，所以GOE1变为低电平。此外，为了调整像素数据写入脉冲Pw，使栅极驱动器输出控制信号GOE1～GOEq中包含的脉冲(相当于上述在预定期间内为高电平的脉冲，以下称之为“写入期间调整脉冲”)根据所需的像素数据写入脉冲Pw，早于栅极时钟信号GCK的上升沿上升，或迟于栅极时钟信号GCK的下降沿下降。也可以不使用上述写入期间调整脉冲，而只用栅极时钟信号GCK的脉冲来调整像素数据写入脉冲Pw。
在各栅极驱动器用IC芯片41r(r＝1～q)中，基于上述移位寄存器40的各级的输出信号Qk(k＝1～p)、栅极时钟信号GCK及栅极驱动器输出控制信号GOEr(参照图15(B))，利用第一及第二与门41、43，生成内部扫描信号g1～gp，在输出部45对这些内部扫描信号g1～gp进行电平转换，输出要施加到栅极总线的扫描信号G1～Gp。由此，如图16(e)、(f)及(g)所示，在一帧期间的前半帧中，对栅极总线Gj(j＝1，2，......，n)隔线、即对奇数线Gj(j＝1，3，5，......，n-1)施加像素写入脉冲Pw。
在后半帧中，利用上述同样的方法控制栅极驱动器输出控制信号GOE1～GOEq中包含的脉冲，以对偶数线Gj(j＝2，4，6，......，n)施加Pw。此外，由图16可知，在后半帧最开始的H/2中，与前半帧最开始的H/2相同，都形成输出信号Q1中包含的Pqw，但并未向G1输出图像写入脉冲。通过采用这种方法，在例如对源极总线施加的源极信号电压的极性每隔半帧反转的情况下，即使极性刚反转之后源极信号电压发生钝化，也可以利用该最开始的H/2作为用于使源极总线达到所希望电压的预充电期间。
如上所述，可以实现对栅极总线隔线跳过的扫描。若采用上述驱动方法，也可以获得简化栅极驱动器结构的优点。例如，简单地准备两组具有图15(A)及(B)所示结构的栅极驱动器，将其中一方与奇数行的栅极总线连接，将另一方与偶数行的栅极总线连接，在各子垂直扫描期间内向对应的栅极驱动器输入起始脉冲，从而与隔线跳过扫描栅极总线的结构相比，可以简化栅极驱动器的结构。
然而，上述例子中，像素数据写入脉冲Pw的宽度被限制在H/2期间以下。因此，若水平扫描期间较短，则有时无法充分进行图像数据的写入。因此，下面说明可以将像素数据写入脉冲Pw的宽度增加到超过H/2期间但在1H期间以下的例子。
如图17(b)所示，GCK的开始两个脉冲Pck1及Pck2的脉宽与图16所示的相同，但之后(从Pck3开始)，各GCK的脉宽变窄，例如在图16的一个脉冲的宽度内施加两个脉冲。图16中，GCK脉冲的Pck1的上升沿和Pck2的上升沿的间隔为H/2，与之不同的是，图17中，设Pck1的上升沿和Pck2的上升沿的间隔为1H(作为第一间隔)，接着，设Pck2的上升沿和Pck3的上升沿的间隔也为第一间隔(1H)，Pck3的上升沿和Pck4的上升沿的间隔(作为第二间隔)在Pck1的脉宽以内，使得Pck3和Pck4靠近。例如，相对于Pck1及Pck2的脉宽为2μs，设Pck3的脉宽为0.5μs，Pck4的脉宽为1.0μs，第二间隔为1.0μs。然后，设Pck3的上升沿与Pck5的上升沿的间隔为第一间隔(1H)。
在一帧内，对于从Pck3开始的GCK脉冲，采用Pck3或Pck4那样的脉宽较短的脉冲。若考虑将Pck3作为基准，则在施加了与Pck3的上升沿相距第二间隔而上升的Pck4之后，施加与Pck3的上升沿相距第一间隔而上升的Pck5。然后，在施加了与Pck5的上升沿相距第二间隔而上升的GCK脉冲之后，施加与Pck5的上升沿相距第一间隔而上升的GCK脉冲。通过这样，由于可以缩短相当于不输出图像写入脉冲的栅极线的移位寄存器的输出级Qk的脉宽，因此，可以使相当于想要以1H的宽度输出图像写入脉冲的栅极线的移位寄存器的输出级Qk的脉宽为1H。
另外，在液晶显示面板中，在栅极总线G1之前设置虚拟栅极总线G0，该虚拟栅极总线G0不与有助于显示的像素连接。此外，以下用到的栅极驱动器与图15(A)及图15(B)所示的栅极驱动器相比，除了在最前端的栅极驱动器用IC芯片411的移位寄存器40的第一级中添加与虚拟栅极总线G0线对应的Q0及G0这一点之外，其它都可以与上述结构相同。
显示控制电路150如图17(a)所示，生成仅在与像素数据写入脉冲Pw对应的期间Tspw内为高电平(激活)的信号，作为栅极起始脉冲信号GSP，并且按照上文所述，如图17(b)所示，生成栅极时钟信号GCK。当这样的栅极起始脉冲信号GSP及栅极时钟信号GCK输入到栅极驱动器时，输出图17(c)所示的信号Q0，作为最前端的栅极驱动器用IC芯片411的移位寄存器40的初级输出信号(与虚拟栅极总线G0对应)。该输出信号Q0在各半帧期间(F/2)中，包含一个与像素数据写入脉冲Pw对应的脉冲Pqw。上述脉冲Pqw按照栅极时钟信号GCK，在栅极驱动器内的耦合移位寄存器中依次进行传输。与之相应，从耦合移位寄存器的各级，与栅极时钟信号GCK的上升沿联动，依次错开地输出图17(c)所示的波形信号。
另外，显示控制电路150如上文所述，生成要提供给构成栅极驱动器130的栅极驱动器用IC芯片411～41q的栅极驱动器输出控制信号GOE1～GOEq。这里，如上文所述，要提供给第r个栅极驱动器用IC芯片41r的栅极驱动器输出控制信号GOEr，在该栅极驱动器用IC芯片41r内的移位寄存器40的某一级输出与像素数据写入脉冲Pw对应的脉冲Pqw的期间中，在想要输出像素数据写入脉冲的情况下(这里与前半帧中的G(0)、G(1)、G(3)、......、以及后半帧中的G(0)、G(2)、......对应)为低电平。另外，在不想输出像素数据写入脉冲的情况下(这里与前半帧中的G(2)、......、以及后半帧中的G(1)、G(3)、......对应)为高电平。例如，GOE1与GCK的脉冲Pck1的下降沿同步地从高电平变为低电平，与Pck2的上升沿同步地变为高电平，与Pck2的下降沿同步地变为低电平，在Pck3的上升沿和下降沿的中间从低电平变为高电平，在Pck4的上升沿和下降沿的中间变为低电平(参照图17(d))。之所以在Pck3和Pck4的中间对GOE1进行高电平和低电平的切换，是为了可靠地掩盖在Pck3和Pck4之间生成的脉冲。此外，虽然设置了虚拟栅极总线G0用以根据信号Q0形成脉冲Pqw，但虚拟栅极总线G0设置于非显示区域(边缘区域)，即使向G0输出像素数据写入脉冲，也不会有助于显示。
例如，向最前端的栅极驱动器用IC芯片，提供图17(d)所示的栅极驱动器输出控制信号GOE1。由于使GOE1为高电平，因此向G(0)(或记为Vg0)施加像素数据写入脉冲Pw。由于向G(1)(或记为Vg1)施加像素数据写入脉冲Pw，因此GOE1变为低电平，由于向G(2)(或记为Vg2)不施加Pw，因此GOE1变为高电平，由于向G(3)(或记为Vg3)施加Pw，所以GOE1变为低电平。
在栅极驱动器用IC芯片41r(r＝1～q)中，基于上述移位寄存器各级的输出信号Qk(仅初级的k＝0～p，之后的k均为k＝1～p)、栅极时钟信号GCK及栅极驱动器输出控制信号GOEr，利用第一及第二与门，生成内部扫描信号gk(仅初级的k＝0～p，之后的k均为k＝1～p)，在输出部对这些内部扫描信号gk进行电平转换，输出要施加到栅极总线的扫描信号G0～Gp、G1～Gp。由此，如图17(e)、(f)、(g)及(h)所示，在一帧期间的前半帧中，仅对栅极总线Gj(j＝1，2，......，n)内的奇数线Gj(j＝1，3，5，......，n-1)及G0施加像素写入脉冲Pw。即，跳过偶数线Gj(j＝2，4，6，......，n)。
在后半帧中，控制栅极驱动器输出控制信号GOE1～GOEq中包含的脉冲，以对偶数线Gj(j＝2，4，6，......，n)及G0施加Pw。与上述前半帧的不同点在于，栅极起始脉冲信号GSP和栅极时钟信号GCK的定时、以及所生成的栅极时钟GCK信号。即，后半帧中生成的GCK全部都是Pck3和Pck4等脉宽比Pck1或Pck2要窄的GCK，GCK在后半帧最开始的Pck3和Pck4之间变为低电平时，施加栅极起始脉冲信号GSP使其上升。
通过上述这样，在各子垂直扫描期间(这里是前半帧和后半帧)中，可以实现隔线的跳过扫描驱动。
图18及图19是表示图17所示的栅极驱动器动作的变形例。除了图18(b)及图19(b)所示的GCK波形之外，其它都与图17相同。
如图18(b)所示的GCK，也可以使各子帧最开始的GCK脉冲为单脉冲(即Pck1)。或者，如图19(b)所示的GCK，也可以使各子帧最开始的GCK脉冲为双脉冲(即Pck3及Pck4)。
若采用参照图17～图19所说明的栅极驱动器及动作方法，则由于可以增大像素数据写入脉冲Pw的宽度，使其超过H/2期间但在1H期间以下，因此，例如在进行二倍速驱动(120Hz驱动)的情况下，也可以获得能够对各像素充分写入图像数据(源极信号电压)的优点。当然，还可以获得简化栅极驱动器结构的优点。
接下来，参照图20～图22，说明可以进行块反转驱动(参照图12)的栅极驱动器的结构和动作。以下说明的栅极驱动器也可用作为图1所示的液晶显示装置100所具有的栅极驱动器130。图20及图21是表示栅极驱动器的结构例的框图，图22是表示各种信号波形及定时的图。为了简化说明，采用与图15(A)及(B)通用的标号。
图20所示的栅极驱动器具备多个(q个)包含移位寄存器的作为部分电路的栅极驱动器用IC(集成电路：Integrated Circuit)芯片411、412、......、41q。
各栅极驱动器用IC芯片411～41q如图21所示，具有移位寄存器a及移位寄存器b这两个移位寄存器。移位寄存器a是各级输出信号Qk的k为奇数的奇数级用移位寄存器，移位寄存器b是各级输出信号Qk的k为偶数的偶数级用移位寄存器。各栅极驱动器用IC芯片411～41q还具备与移位寄存器a及b的各级对应设置的第一与门41及第二与门42、以及基于第一与门41和第二与门42的输出信号g1～gp而输出扫描信号电压G1～Gp的输出部。移位寄存器a及b接收起始脉冲信号SPia及SPib、时钟信号CKa及CKb、以及输出控制信号OE。起始脉冲信号SPia及SPib、时钟信号CKa及CKb分别独立地提供给对应移位寄存器a及b的输入端。从移位寄存器a及b的各自的输出端，分别输出要输入到后续栅极驱动器用IC芯片的起始脉冲信号SPoa及SPob。
奇数级用移位寄存器a向第一与门41输入移位寄存器a的奇数级输出信号Qk(k为奇数)和输出控制信号OE的逻辑反转信号。另一方面，偶数级用移位寄存器b向第二与门42输入移位寄存器b的偶数级输出信号Qk(k为偶数)和反相器43的输出信号、即对输出控制信号OE进行了逻辑反转的信号的逻辑反转信号。
基于本结构例的栅极驱动器如图20所示，是通过将上述结构的多个(q个)栅极驱动器用IC芯片411～41q串联连接而实现的耦合移位寄存器。即，将各栅极驱动器用IC芯片内的移位寄存器的输出端(起始脉冲信号SPoa、SPob的输出端子)与下一个栅极驱动器用IC芯片内的移位寄存器的输入端(起始脉冲信号SPia、SPib的输入端子)连接，以使栅极驱动器用IC芯片411～41q内的移位寄存器形成一个移位寄存器。其中，向最前端的栅极驱动器用IC芯片411内的移位寄存器a及b的各自的输入端输入来自显示控制电路150(参照图1)的对应的栅极起始脉冲信号GSPa及GSPb，最末端的栅极驱动器用IC芯片41q内的移位寄存器的输出端未与外部连接。另外，来自显示控制电路150的栅极时钟信号GCKa及GCKb和输出控制信号GOE作为时钟信号CKa、CKb及输出控制信号OE，公共地输入到各栅极驱动器用IC芯片411～41q。
接下来，参照图22，说明上述栅极驱动器的动作。
显示控制电路150(参照图1)如图22所示，生成仅在与像素数据写入脉冲Pw对应的期间Tspw内为高电平(激活)的信号，作为栅极起始脉冲信号GSPa和GSPb，并且生成每隔一个水平扫描期间(1H)仅在预定期间内为高电平的栅极时钟信号GCKa和GCKb。这里，栅极起始脉冲GSPa是奇数级用栅极起始脉冲，GSPb是奇数级用栅极起始脉冲，两者均以图22中的(d)表示。栅极时钟信号GCKa是奇数级用栅极时钟，栅极时钟信号GCKb是偶数级用栅极时钟，两者均以图22中的(e)表示。
当这样的栅极起始脉冲信号GSPa、GSPb及栅极时钟信号GCKa、GCKb输入到栅极驱动器时，输出最前端的栅极驱动器用IC芯片411的移位寄存器a及移位寄存器b各自的初级输出信号Q1及Q2。图22中的(f)所示的该输出信号Q1、Q2在各帧期间中，包含与像素数据写入脉冲Pw对应的脉冲Pqw。上述脉冲Pqw按照栅极时钟信号GCKa、GCKb，在栅极驱动器内的耦合移位寄存器中依次进行传输。与之相应，从耦合移位寄存器的各级依次错开地输出信号，该信号的波形在栅极时钟信号GCKa、GCKb的上升沿同时变为高电平，在下一个栅极时钟信号GCKa、GCKb的上升沿同时变为低电平。
另外，显示控制电路150如上文所述，生成要提供给构成栅极驱动器的栅极驱动器用IC芯片411～41q的栅极驱动器输出控制信号GOE(图22中的(g))。这里，要提供给第r个栅极驱动器用IC芯片41r的栅极驱动器输出控制信号GOE，在栅极驱动器用IC芯片41r内的移位寄存器的某一级输出与像素数据写入脉冲Pw对应的脉冲Pqw的期间内，变为低电平或高电平以调整像素数据写入脉冲Pw。这相当于上述在预定期间内变为高电平的情况，以下称之为“写入期间调整脉冲”。此外，用以调整像素数据写入脉冲Pw而在栅极驱动器输出控制信号GOE中包含的脉冲(“写入期间调整脉冲”)，可以根据所需的像素数据写入脉冲Pw进行适当调整。
而且，栅极时钟信号GCKa及GCKb都与数据信号极性POL的反转同步，维持在高电平(高电平下休止)，接着，与数据信号极性的再次反转同步，时钟信号变为低电平，重新开始每隔1H仅在预定期间内变为高电平的动作。
伴随着该栅极时钟信号GCKa及GCKb的动作，利用输出信号Qk的波形Pqw的长度的变动，用各输出控制信号GOE(“写入期间调整脉冲”)控制各Pqw中想要输出像素数据写入脉冲Pw的期间。
在各栅极驱动器用IC芯片41r(r＝1～q)中，基于上述移位寄存器各级的输出信号Qk(k＝1～p)(图22中的(f)所示)、栅极时钟信号GCKa、GCKb、以及栅极驱动器输出控制信号GOE，利用第一与门41及第二与门42，生成内部扫描信号g1～gp，在输出部对这些内部扫描信号g1～gp进行电平转换，输出要提供给栅极总线的扫描信号电压G(1)(或记为g1)～G(p)(或记为Vgq)。由此，如图22(i)所示，向栅极总线GL1～GLm依次施加像素数据写入脉冲Pw。
[数据的重排]
接下来，参照图23、图24A及图24B，说明数据的重排方法。这里，示出垂直扫描期间V-total为1125H、有效显示期间V-Disp为1080H、垂直回扫期间为45H的例子。
图23是表示重排电路的简要框图。图24A是用于说明数据的重排方法的示意图，图24B是图24A的虚线包围部分y的放大图。
如图23所示，重排电路550具有：重排控制电路552；奇数线用重排用存储器554A；以及偶数线用重排用存储器554B。重排电路550设置于例如图1所示的显示控制电路150内。
向重排控制电路552输入要显示的图像数据、与图像数据同步的垂直同步信号及水平同步信号、以及用于控制显示动作的控制信号。将输入的图像数据对每一根线分离为奇数线和偶数线，将各图像数据分别写入奇数线用的重排用存储器554A和偶数线用的重排用存储器554B。
在一定期间内将图像数据写入重排用存储器554A及554B后，重排控制电路552从奇数线用的重排用存储器554A连续地读出数据，然后接着从偶数线用的重排用存储器554B读出数据。
此时，例如在将一帧分成第一子帧和第二子帧的源极线反转驱动中，在重排控制电路552内对数据数进行计数从而进行控制，以将至少有效显示期间V-Disp(例如1080H)一半以上(例如540H以上)的图像数据写入奇数和偶数线用的各重排用存储器554A及554B，然后开始读出数据。在块反转驱动中，也是设定为根据第一、第二、第三、第四的各子帧的线数在重排控制电路552内对数据数进行计数，从奇数和偶数的各重排用存储器554A及554B读出数据。
例如图24B的(a)输入信号所示，向重排控制电路552输入图像数据时，如(b)所示，依次将数据分开写入奇数线用的重排用存储器和偶数线用的重排用存储器。这里例示的情况下，由于Nsv＝10，因此，在将至少10根线以上的数据存入重排用存储器后，继续进行将依次输入的数据存入重排用存储器的操作，并开始从奇数线用的重排用存储器读出数据。
此时，首先从奇数线用的重排用存储器连续读出10根线的量(1、3、5、......、19)的数据，然后从偶数线用的重排用存储器连续读出10根线的量(2、4、6、......、20)的数据。然后，再次从偶数线用的重排用存储器连续读出10根线的量(22、24、26、......、40)的数据，再从奇数线用的重排用存储器连续读出10根线的量(21、23、25、......、39)的数据。通过利用重排控制电路552进行控制，以反复进行上述一连串的动作，直到最后一行为止，依次进行从重排用存储器的读出。
此外，在图24A的例子中，由于有效显示期间V-Disp(1080H)可以被α(20H)除尽，因此，对于最后一行附近的行的数据也可以用相同的顺序进行重排。当V-Disp不能被α除尽时，将V-Disp除以α余下的行数分成偶数行及奇数行，向各重排用存储器写入数据，只要改变最后一行附近的偶数行和奇数行的读出周期即可。
[关于电视接收机]
接下来，说明将本发明的液晶显示装置用于电视接收机的例子。
图25(a)是表示电视接收机的显示装置800的结构的框图。该显示装置800具有：Y/C分离电路80；视频色度电路81；A/D转换器82；液晶控制器83；液晶面板84；背光源驱动电路85；背光源86；微机(微型计算机)87；以及灰度电路88。此外，上述液晶面板84包括由有源矩阵型的像素阵列构成的显示部、和用于驱动该显示部的源极驱动器及栅极驱动器。
在上述结构的显示装置800中，首先，将作为电视信号的复合彩***信号Scv从外部输入至Y/C分离电路80，在此将其分离成亮度信号和色度信号。这些亮度信号和色度信号通过视频色度电路81转换成与光的三原色对应的模拟RGB信号，该模拟RGB信号再通过A/D转换器82转换成数字RGB信号。该数字RGB信号输入到液晶控制器83。另外，Y/C分离电路80还从外部输入的复合彩***信号Scv中提取出水平同步信号及垂直同步信号，这些同步信号也通过微机87输入到液晶控制器83。
液晶控制器83基于来自A/D转换器82的数字RGB信号(相当于上述实施方式中的数字视频信号Dv)，输出驱动器用数据信号。液晶控制器83还基于上述同步信号，生成用于使液晶面板84内的源极驱动器及栅极驱动器进行与上述实施方式相同动作的定时控制信号，并将这些定时控制信号提供给源极驱动器及栅极驱动器。另外，灰度电路88生成彩色显示的三原色R、G、B的各自的灰度电压，这些灰度电压也提供给液晶面板84。
液晶面板84中，基于这些驱动器用数据信号、定时控制信号及灰度电压，利用内部的源极驱动器及栅极驱动器等生成驱动用信号(数据信号、扫描信号等)，基于这些驱动用信号，在内部的显示部中显示彩色图像。此外，为了利用该液晶面板84显示图像，需要从液晶面板84的后方照射光。在该显示装置800中，背光源驱动电路85在微机87的控制下对背光源86进行驱动，从而向液晶面板84的背面照射光。
微机87进行包括这些处理在内的对整个***的控制。此外，作为外部输入的视频信号(复合彩***信号)，不仅有基于电视广播的视频信号，还可以使用摄像机所拍摄的视频信号、或通过互联网线路提供的视频信号等，该显示装置800可以显示基于多种视频信号的图像。
在上述结构的显示装置800中显示基于电视广播的图像时，如图25(b)所示，将调谐器部90与该显示装置800连接。该调谐器部90从用天线(未图示)接收的接收波(高频信号)中提取出要接收频道的信号，将其转换成中频信号，并对该中频信号进行检波，从而提取出作为电视信号的复合彩***信号Scv。该复合彩***信号Scv如上所述地输入到显示装置800，该显示装置800显示基于该复合彩***信号Scv的图像。
此外，在上述实施方式中，例示了分属于不同像素、且在列方向上相邻的子像素共用CS总线这种类型的多像素结构，但本发明可以适用的多像素结构并不限于此，也可以适用于每一个子像素拥有电绝缘的CS总线的结构，对于CS总线与子像素的对应关系不受限制。其中，当采用这里例示的在相邻子像素间共用CS总线这种类型以外的多像素结构时，由于CS电压的选择自由度较高，因此，可以分开设定各个CS电压的波形。
接下来，参照图26及图27，说明将本发明应用于每一个子像素拥有电绝缘的CS总线的液晶显示装置时的实施方式的一个例子。
图26示出无虚拟栅极总线且Nsv＝10(α＝20)时的像素行号(1～40)、写入顺序(表示扫描的像素行顺序的编号(1～10、11～30、31～40))、各像素行中明暗子像素的配置、和源极信号电压、栅极信号电压及CS电压的时序图。栅极信号电压仅图示了与栅极导通脉冲Pw对应的部分。
在该方法中，对奇数行以正极性进行扫描后，对偶数行以负极性进行写入。为了简单起见，使源极信号电压的振幅固定。对于相邻行的两个像素的其中一个子像素，在共用的CS总线、例如第1行像素和第2行像素共用的CS_2线中，结束对所述两个像素双方的写入后，CS电压的振幅仅改变一次，使得CS电压从高电平(VcsH)变为低电平(VcsL)。该例子中，在奇数行和偶数行的写入期间内，不使CS电压的电平发生变化。例如，位于表示对第2行像素进行写入的定时的Pw(图中用圈包围)的CS电压的电平，与位于表示对第1行像素进行写入的定时的Pw的CS电压的电平相同。即，在对偶数行进行写入的期间(第一子垂直扫描期间)中提供给第j根栅极总线的栅极信号电压从高电平变为低电平的时刻开始，直到对奇数行进行写入的期间(第二子垂直扫描期间)中提供给第j+1根栅极总线的栅极信号电压从高电平变为低电平的时间为止的期间内，CS电压的极性不发生变化。
在图13A或图13B所示的例子中，在第一子垂直扫描期间中提供给第j根栅极总线(例如第1行，写入顺序为1)的栅极信号电压从高电平变为低电平的时刻开始，直到第二子垂直扫描期间中提供给第j+1根栅极总线(例如第2行，写入顺序为11)的栅极信号电压从高电平变为低电平的时间为止的期间内，CS电压的极性变化2次，而在图26所示的例子中，CS电压的极性变化0次。这种情况下，也如图26所示，可以使明暗子像素按照明暗→明暗→明暗→明暗......的顺序排列，可以防止锯齿现象出现。
通过参照图13A及13B等，说明了以下情况：即，包括源极信号电压的极性互不相同的连续两个子垂直扫描期间，当属于同一垂直扫描期间的第一子垂直扫描期间和第二子垂直扫描期间中源极信号电压的极性互不相同时，在第一子垂直扫描期间中提供给第j根栅极总线的栅极信号电压从高电平变为低电平的时刻开始，直到第二子垂直扫描期间中提供给第j+1根栅极总线的栅极信号电压从高电平变为低电平的时间为止的期间内，CS电压的极性变化偶数次(2次以上)即可，而如这里所示的那样，当每一个子像素拥有电绝缘的CS总线时，极性变化也可以是0次。即，只要考虑偶数包含0即可。
若采用这种结构及驱动方法，则在以同一极性写入数据信号的行数较少时较为有利。在图13A及图13B的方式中，当以同一极性写入数据信号的行数较少时，由于CS电压的极性反转次数增多，因此，生成CS电压的CS控制电路的功耗增大。与此不同的是，在图26的方式中，CS电压的极性反转次数为1次，从而可以抑制CS控制电路的功耗。
下面，参照图27，说明图26所示驱动方法的变形例。图27与图26相同，示出无虚拟栅极总线且Nsv＝10(α＝20)时的像素行号(1～40)、写入顺序(表示扫描的像素行顺序的编号(1～10、11～30、31～40))、各像素行中明暗子像素的配置、和源极信号电压、栅极信号电压及CS电压的时序图。栅极信号电压仅图示了与栅极导通脉冲Pw对应的部分。
在图26所示的驱动方法中，对于先写入行(例如第1行)和后写入行(例如第2行)，其栅极信号电压从高电平变为低电平后，直到CS电压的电平发生最初变化为止的时间(受到上扬/下压作用的定时)不相同。因此，对像素施加的有效电压隔行即不相同，其结果有可能导致每隔一行出现亮度不均匀。
为了解决上述问题，虽然考虑缩短数据信号的极性反转周期，但由于这样会增加数据信号的极性反转次数，因此，其缺点在于，会增加数据驱动器的功耗，或增加像素充电难以进行的行。例如，当一个水平期间(1H)的时间较短时，在数据信号极性反转时，实际的电压波形发生钝化，使得极性反转后对像素的充电难以进行。
在图27所示的驱动方法中，在相邻的偶数行和奇数行的两个像素写入之间(即，在第一子垂直扫描期间中提供给第j根栅极总线的栅极信号电压从高电平变为低电平的时刻开始，直到第二子垂直扫描期间中提供给第j+1根栅极总线的栅极信号电压从高电平变为低电平的时间为止的期间)内，使提供给两个像素行共用的CS总线的CS电压的电平改变2次(这里，2次电平变化是2次极性变化)。此外，CS电压的上述电平变化(极性变化)的次数也可以是2次以上。在后一个像素的写入结束后(第j+1行)，使CS电压的电平为中间电位Vcsc。这里，CS电压的中间电位Vcsc是Vcs的时间平均。当CS电压的极性发生变化部分的波形是在两个电平之间振荡且占空比为1∶1的振荡波形时，中间电位Vcsc是CS电压的高电压一侧电平与低电压一侧电平的正中间的电平。典型的是，Vcsc与相对电极的电位即Vcom大致相等。
对图27和图26进行比较可知，在图27的驱动方法中，对于先写入行(例如第1行)和后写入行(例如第2行)，其栅极信号电压从高电平变为低电平后，直到CS电压的电平发生最初变化为止的时间(受到上扬/下压作用的定时)大致相等。其结果，通过采用图27的驱动方法，可以抑制图26所示的驱动方法有可能会导致的每隔一行亮度不均匀的情况。
根据上述本发明的实施方式，提供一种液晶显示装置，该液晶显示装置将源极线反转驱动法和/或块反转驱动法应用于多像素技术，也可以抑制显示质量的降低。
另一方面，若改变视点，则上述实施方式的液晶显示装置解决了现有块反转驱动中产生的、每隔在列方向(沿源极总线的方向)上相邻的像素行将发生亮度不均匀的问题。下面，说明现有块反转驱动中的问题、和上述实施方式的液晶显示装置解决该问题的理由。
首先，参照图28及图29，说明在无像素分割结构的现有液晶显示装置中进行块反转驱动时、每隔在列方向(沿源极总线的方向)上相邻的像素行将发生亮度不均匀的原因。
图28示出对无像素分割结构的现有液晶显示装置进行块反转驱动时对像素施加的源极信号电压的写入极性(括号内的极性为前一帧的像素极性)、以及由列方向上相邻的像素间的耦合引起的电压变化(图中的箭头)。还示出了表示写入定时的栅极导通脉冲Pw。
关注图28的第3行像素。在当前帧中，对第3行像素以正极性写入源极信号电压，像素所保持的电压从负极性变为正极性。然后，若对上侧相邻的第2行像素以负极性写入源极信号电压，则第2行像素所保持的电压从正极性变为负极性。此时，由于在列方向上相邻的像素间发生耦合(电容耦合)，因此，第3行像素的电压下降(参照图28中的箭头AW1)。然后，若对下侧相邻的第4行像素以负极性写入源极信号电压，则第4行像素所保持的电压从正极性变为负极性。此时，第3行像素的电压也下降(参照图28中的箭头AW2)。这样，第3行像素在当前帧中写入了源极信号电压后，在对上下相邻的偶数行以相反的极性写入源极信号电压时，受到2次下压作用。即，第3行像素在一帧内受到2次电压的下压作用。其结果，有可能观察到每隔一行的显示不均匀。
接下来，关注图28的第10行像素。在当前帧中，对第10行像素以负极性写入源极信号电压，像素所保持的电压从正极性变为负极性。然后，若对上侧相邻的第9行像素以正极性写入源极信号电压，则第9行像素所保持的电压从负极性变为正极性。此时，由于在列方向上相邻的像素间发生耦合(电容耦合)，因此，第10行像素的电压上扬(参照图28中的箭头AW3)。然后，若对下侧相邻的第11行像素以正极性写入源极信号电压，则第11行像素所保持的电压从负极性变为正极性。此时，第10行像素的电压也上扬(参照图28中的箭头AW4)。这样，第10行像素在当前帧中写入了源极信号电压后，在对上下相邻行的像素以相反的极性写入源极信号电压时，受到2次上扬作用。即，第10行像素在一帧内受到2次电压的上扬作用。
这样，第10行像素与第3行像素相反，由于在一帧内受到2次电压的上扬作用，因此，在第3行像素所属的块和第10行像素所属的块之间，有可能会发生亮度不均匀。
接下来，关注图28的第8行像素。在当前帧中，对第8行像素写入源极信号电压时，由于对上侧相邻的第7行像素的写入已经结束，因此，第8行像素所保持的电压不受第7行像素的影响。另一方面，若对下侧相邻的第9行像素以正极性写入源极信号电压，则由于第9行像素所保持的电压从负极性变为正极性，因此，第8行像素的电压上升。这样，位于块边界的第8行像素仅受到1次电压的上扬作用。从而，像第8行像素这样位于块边界的像素与该块内除此之外的像素(例如第10行)由于受到电压的上扬作用的次数不相同，因此有可能会观察到亮度不均匀。
当发生上述亮度不均匀时，则例如图29所示，有可能会观察到横条纹不均匀。图29是表示对现有无像素分割结构的液晶显示装置进行块反转驱动从而在整个面上显示中间灰度时某一帧的显示状态的示意图。如图29所示，对现有液晶显示装置进行块反转驱动时，每隔一行就看到横条纹，并且，在第3行像素所属的块与第10行像素所属的块之间也看到亮度不均匀。而且，还在第1行或第8行像素这样位于块边界的像素与该块内除此以外的像素之间观察到亮度不均匀。
通过使液晶显示装置为多像素结构，可以减轻上述问题，可以将块反转驱动实用化。这是由于，若将像素分割成多个相互电绝缘的子像素，则提供给列方向上相邻像素的源极信号电压的变化所引起的电压上扬作用或下压作用仅仅影响一个子像素。
下面，参照图30，说明对具有图31所示像素分割结构的液晶显示装置进行块反转驱动的情况。
在图31所示的像素分割结构中，第一子像素SP1及第二子像素SP-2中间隔着栅极总线12而排列，该栅极总线12与包含第一子像素SP-1及第二子像素SP-2的像素P相关联，用图2所示的等效电路表示。即，图31所示的像素分割结构可以与上述实施方式的液晶显示装置相同。公共的构成要素用同一参照标号表示，这里省略其说明。
图30是与图28对应的图，示出对具有像素分割结构的液晶显示装置进行块反转驱动时对像素施加的源极信号电压的写入极性(括号内的极性为前一帧的像素极性)、以及由列方向上相邻的像素间的耦合引起的电压变化(图中的箭头)。各像素P具有第一子像素SP-1和第二子像素SP-2，并对每一个子像素示出了写入极性及电压变化。
关注图30的第3行像素。在当前帧中，对第3行像素以正极性写入源极信号电压，像素(即两个子像素SP-1和SP-2)所保持的电压从负极性变为正极性。然后，若对上侧相邻的第2行像素以负极性写入源极信号电压，则第2行像素(即两个子像素SP-1和SP-2)所保持的电压从正极性变为负极性。此时，由于在列方向上相邻的像素间发生耦合(电容耦合)，因此，第3行像素的电压下降(参照图30中的箭头AW5)。这里，在第3行像素和第2行像素之间发生耦合，它仅仅是在第3行像素的第一子像素SP-1和第2行像素的第二子像素SP-2之间发生。因而，受到第2行像素电压的影响、而电压下降的，仅仅是第3行像素的第一子像素SP-1。然后，对下侧相邻的第4行像素以负极性写入源极信号电压，则第4行像素所保持的电压从正极性变为负极性。此时，第3行像素的电压也下降(参照图30中的箭头AW6)。这里，受到电压下压作用的，仅仅是第3行像素的第二子像素SP-2。
这样，第3行像素作为整个像素，虽然在一帧内受到2次电压的下压作用，但受到第1次下压作用的仅仅是第一子像素SP-1，受到第2次下压作用的仅仅是第二子像素SP-2。因而，若以面积平均来考虑电压的变化(亮度出现变化)，则与一个像素受到1次下压作用的情况相同。因此，通过采用像素分割结构，由于可以降低因列方向(沿源极总线的方向)上相邻的两个像素间的耦合所影响的电压波动，因此其结果，可以抑制整个像素的亮度变化，可以抑制上述亮度不均匀的发生。
此外，在图31所示的像素分割结构中，若使CS总线13a及13b相互电绝缘，则如对于上述实施方式的液晶显示装置所说明的那样，可以改善γ特性的视角依赖性。然而，从抑制块反转驱动的亮度不均匀的观点来看，并不需要使CS总线13a及13b相互电绝缘，只要将子像素电极11a和11b通过相互独立的TFT16a和16b、与源极总线14连接即可。因此，也可以采用使子像素SP-1和子像素SP-2显示相同亮度的结构。另外，通过将CS总线13a、13b设置于沿源极总线相邻的两个像素间，可以降低像素的耦合。
为了降低沿源极总线相邻的两个像素间的耦合，也可以设置控制在预定电位的辅助布线，来代替CS总线13a、13b。提供给辅助布线的电压以与提供给相对电极的电压(Vcom)相同为佳。也可以省略CS总线(或辅助布线)13a及13b。
还可以采用图32所示的像素分割结构。图32所示的像素具有第一子像素SP-1和第二子像素SP-2，第二子像素电极11b在列方向上被第一子像素电极11a夹着。第一子像素电极11a具有连接位于第二子像素电极11b的上下部分的部分，作为整体具有コ字形状。此外，与第一子像素电极11a连接的TFT16a和与第一子像素电极11b连接的TFT16b分别由独立的栅极总线12a、12b，进行导通/截止控制。
若采用图32所示的像素分割结构，则由于仅仅第一子像素SP-1与列方向上相邻的像素耦合，因此，只有第一子像素SP-1受到相邻像素引起的电压的上扬、下压的影响，第二子像素SP-2不受影响。从而，由于可以进一步抑制整个像素的亮度变化，因此可以更加有效地抑制亮度不均匀。当然，在采用这种像素分割结构的情况下，通过使第一子像素SP-1和第二子像素SP-2显示不同的亮度，也可以获得之前的实施方式中所说明的效果。
接下来，对于具有之前实施方式中所说明的、子像素可以呈现互不相同的亮度的像素分割结构的液晶显示装置进行块反转驱动的情况，说明其优选实施方式。下面，说明TFT的截止定时与CS电压相位的关系，具体说明CS干线与各CS总线的连接关系。这里，采用专利文献3中记载的CS干线连接方式，该连接方式具有可以增大CS电压的振荡周期的优点。在以下的说明中，仿照专利文献3，为了产生CS电压所具有的振荡波形(典型的是占空比为1∶1)，用2×K×L×H(K为正整数，L为电绝缘的CS干线的数量，H为一个水平扫描期间)表示CS干线与各CS总线的连接周期。CS电压所具有的振荡波形的周期最大可以是2×K×L×H。
图33所示的CS干线连接方式是L＝12、K＝1、CS干线与各CS总线的连接为24根的情况。
观察图33，各CS总线与CS1～CS12这12根CS干线中的某一根连接。各CS总线与分属于不同像素的、且在列方向上相邻的两个子像素共同相关联。即，各CS总线与分属于不同像素的、且在列方向上相邻的两个子像素各自的辅助电容相对电极连接。
具体而言，第1行像素上侧的子像素SP-1的辅助电容相对电极所连接的CS总线与CS干线CS1连接，第1行像素下侧的子像素SP-2的辅助电容相对电极所连接的CS总线与CS干线CS2连接。第2行像素上侧的子像素SP-1的辅助电容相对电极所连接的CS总线，与第1行像素下侧的子像素SP-2的辅助电容相对电极所连接的CS总线为同一根(公用)。第2行像素下侧的子像素SP-2的辅助电容相对电极所连接的CS总线与CS干线CS3连接，该CS总线与第3行像素上侧的子像素SP-1的辅助电容相对电极所连接的CS总线公用。从CS干线CS4开始，也维持上述关系，CS干线CS 12与第12行像素上侧的子像素SP-1相关联。与第12行像素下侧的子像素SP-2相关联的CS总线与CS干线CS2连接，该CS总线也与第13行像素上侧的子像素SP-1相关联。与第13行像素下侧的子像素SP-2相关联的CS总线与CS干线CS 1连接。第25行-第48行之后的像素周期性地重复与第1行-第24行像素相同的连接方式。即，CS总线的连接方式具有以24根CS总线为一个周期的周期性。
表5中归纳了该连接方式。表5中，作为与CS干线CS1连接的CS总线，记载了CSBL(n-1)B，(n)A和CSBL(n+12)B，(n+13)A。这里，CSBL(n-1)B，(n)A表示与第n-1行像素的B子像素(下侧子像素)及第n行像素的A子像素(上侧子像素)相关联的CS总线，CSBL(n+12)B，(n+13)A表示与第n+12行像素的B子像素(下侧子像素)及第n+13行像素的A子像素(上侧子像素)相关联的CS总线。n为1，25，49......，当n＝1时，如图33所示。
[表5]L＝12，K＝1
  CS干线   与CS干线连接的CS总线
CS1   CSBL_(n-1)B，(n)ACSBL_(n+12)B，(n+13)A
CS2   CSBL_(n)B，(n+1)ACSBL_(n+11)B，(n+12)A
CS3   CSBL_(n+1)B，(n+2)ACSBL_(n+14)B，(n+15)A
CS4   CSBL_(n+2)B，(n+3)ACSBL_(n+13)B，(n+14)A
CS5   CSBL_(n+3)B，(n+4)ACSBL_(n+16)B，(n+17)A
CS6   CSBL_(n+4)B，(n+5)ACSBL_(n+15)B，(n+16)A
CS7   CSBL_(n+5)B，(n+6)ACSBL_(n+18)B，(n+19)A
CS8   CSBL_(n+6)B，(n+7)ACSBL_(n+17)B，(n+18)A
CS9   CSBL_(n+7)B，(n+6)ACSBL_(n+20)B，(n+21)A
CS10   CSBL_(n+8)B，(n+7)ACSBL_(n+19)B，(n+20)A
CS11   CSBL_(n+9)B，(n+10)ACSBL_(n+22)B，(n+23)A
CS12   CSBL_(n+10)B，(n+11)ACSBL_(n+21)B，(n+22)A
其中，n＝1，25，49，......
由表5可知，图33所示的CS总线的连接为：
CSBL_(p)B，(p+1)A和CSBL_(p+13)B，(p+14)A，
或者是CSBL_(p+1)B，(p+2)A和CSBL_(p+12)B，(p+13)A。
其中，p＝1，3，5，......或p＝0，2，4，......的组成为在电学上等效的CS总线。
若用所述参数L、K来表示上述情况，则可知，对于任意的p，只要使下式的任一方所表示的CS总线组在电学上等效即可：
CSBL_(p+2×(K-1))B，(p+2×(K-1)+1)A；和
CSBL_(p+2×(K-1)+K ×L+1)B，(p+2×(K-1)+K×L+2)A，
或者，
CSBL_(p+2×(K-1)+1)B，(p+2×(K-1)+2)A；和
CSBL_(p+2×(K-1)+K×L)B，(p+2×(K-1)+K×L+1)A。
其中，p＝1，3，5，......或p＝0，2，4，......。
首先，图34示出对具有图33所示的CS干线连接方式的液晶显示装置进行点反转驱动时、CS电压(电绝缘的CS干线数为12)的相位与TFT截止(也称为栅极截止)的定时的关系。TFT的截止定时用栅极导通脉冲Pw的下降沿表示。这里例示的CS电压包含由高电平和低电平这两种电平构成的矩形波(占空比为1∶1)。在点反转驱动的情况下，CS电压所具有的振荡波形(占空比为1∶1)的周期用2×K×L×H表示，在图34所示的情况下，L＝12，K＝1，则其周期为24H。若将像素电极的电位Vcom作为基准，则由于典型的是CS电压的高电平为正极性、低电平为负极性，因此这里例示的CS电压的电平变化伴随CS电压的极性变化。
如图34所示，在进行点反转驱动的情况下，栅极依次导通。即，依次各延迟1H施加栅极导通脉冲Pw。例如，向由栅极总线G1所提供的Pw1控制写入定时的第1行像素的第一子像素SP-1的辅助电容提供CS电压CS1(是指图33的CS干线CS1所提供的CS电压。以下相同)，向子像素SP-2的辅助电容提供CS电压CS2。向由栅极总线G2所提供的Pw2控制写入定时的第2行像素的第一子像素SP-1的辅助电容提供CS电压CS2，向子像素SP-2的辅助电容提供CS电压CS3。此时，设从Pw1的下降沿开始直到CS1的振荡波形的上升沿为止的时间为t1，从Pw2的下降沿开始直到CS2的振荡波形的上升沿为止的时间为t2，从Pw2的下降沿开始直到CS3的振荡波形的上升沿为止的时间为t3。
另一方面，图35示出对具有图33所示的CS干线连接方式的液晶显示装置进行块反转驱动时、CS电压(电绝缘的CS干线数为12)的相位与TFT截止定时的关系。在块反转驱动的情况下，CS电压所具有的振荡波形(占空比为1∶1)的周期用K×L×H(K为正整数，L为电绝缘的CS干线数，H为一个水平扫描期间)表示，在图35所示的情况下，L＝12，K＝1，则其周期为12H。即，进行块反转驱动时，由于对奇数线和偶数线进行隔行扫描，因此，减小了TFT截止定时(Pw下降沿的定时)与CS电压的电平切换定时之差。
例如，图35中，设从Pw2的下降沿开始直到CS2的振荡波形的下降沿为止的时间为t4，从Pw2的下降沿开始直到CS3的振荡波形的上升沿为止的时间为t5。若比较图34和图35，则TFT截止后直到CS电压的电压电平发生最初变化为止的时间，在点反转驱动(图34)的情况下，最大相差2H(t3-t2)，而在块反转驱动(图35)的情况下，最大为1H(t5-t4)，块反转驱动的上述时间差要少1H。这样，当进行块反转驱动时，栅极信号电压从高电平变为低电平的时刻开始直到CS电压的电平发生最初变化为止的时间对不同的像素行而产生的差异，比点反转驱动的情况要小。由于通过进行块反转驱动可减小上述差异，因此，可以减小受到CS电压的电平变化所引起的上扬或下压作用的像素电压在一帧期间(1F)内的有效值对各行的差异，可以防止亮度不均匀。
另外，在进行块反转驱动的情况下，CS电压的振荡波形周期是点反转驱动情况下的一半。因此，为了不增加CS干线的数量(即CS电压的种类)，而增大CS电压的振荡周期，可以采用图36所示的CS干线连接方式。
图36所示的CS干线连接方式是L＝12、K＝2、CS干线与各CS总线的连接周期为48根的情况。
观察图36，各CS总线与CS1～CS12这12根CS干线中的某一根连接。各CS总线与分属于不同像素的、且在列方向上相邻的两个子像素共同相关联。即，各CS总线与分属于不同像素的、且在列方向上相邻的两个子像素各自的辅助电容相对电极连接。
具体而言，第1行像素上侧的子像素SP-1的辅助电容相对电极所连接的CS总线与CS干线CS1连接，第1行像素下侧的子像素SP-2的辅助电容相对电极所连接的CS总线与CS干线CS2连接。第2行像素上侧的子像素SP-1的辅助电容相对电极所连接的CS总线，与第1行像素下侧的子像素SP-2的辅助电容相对电极所连接的CS总线为同一根(公用)。第2行像素下侧的子像素SP-2的辅助电容相对电极所连接的CS总线与CS干线CS1连接，该CS总线与第3行像素上侧的子像素SP-1的辅助电容相对电极所连接的CS总线公用。第4行像素上侧的子像素SP-1的辅助电容相对电极所连接的CS总线，与第3行像素下侧的子像素SP-2的辅助电容相对电极所连接的CS总线为同一根(公用)。第4行像素下侧的子像素SP-2的辅助电容相对电极所连接的CS总线与CS干线CS3连接，该CS总线与第5行像素上侧的子像素SP-1的辅助电容相对电极所连接的CS总线公用。CS总线所连接的CS干线从CS总线的第1行开始，依次为CS1、CS2、CS1、CS2、CS3、CS4、CS3、CS4、CS5......。
之后，第25行像素上侧的子像素SP-1的辅助电容相对电极所连接的CS总线与CS干线CS2连接，第25行像素下侧的子像素SP-2的辅助电容相对电极所连接的CS总线与CS干线CS1连接(从这开始不再图示)。第26行像素上侧的子像素SP-1的辅助电容相对电极所连接的CS总线，与第25行像素下侧的子像素SP-2的辅助电容相对电极所连接的CS总线为同一根(公用)。第26行像素下侧的子像素SP-2的辅助电容相对电极所连接的CS总线与CS干线CS2连接，该CS总线与第27行像素上侧的子像素SP-1的辅助电容相对电极所连接的CS总线公用。第28行像素上侧的子像素SP-1的辅助电容相对电极所连接的CS总线，与第27行像素下侧的子像素SP-2的辅助电容相对电极所连接的CS总线为同一根(公用)。第28行像素下侧的子像素SP-2的辅助电容相对电极所连接的CS总线与CS干线CS4连接，该CS总线与第29行像素上侧的子像素SP-1的辅助电容相对电极所连接的CS总线公用。CS总线所连接的CS干线从CS总线的第25行开始，依次为CS2、CS1、CS2、CS1、CS4、CS3、CS4、CS3、CS6......。
上述CS总线连接方式具有以48根CS总线为一个周期的周期性。表6中归纳了该连接方式。表6中，作为与CS干线CS1连接的CS总线，记载了CSBL(n-1)B，(n)A和CSBL(n+12)B，(n+13)A。这里，CSBL(n-1)B，(n)A表示与第n-1行像素的B子像素(下侧子像素)及第n行像素的A子像素(上侧子像素)相关联的CS总线，CSBL(n+12)B，(n+13)A表示与第n+12行像素的B子像素(下侧子像素)及第n+13行像素的A子像素(上侧子像素)相关联的CS总线。n为1、49、97......，在n＝1的情况下，最开始的25根CS总线如图36所示。
[表6]
L＝12，K＝2
  CS干线   与CS干线连接的CS总线
CS1   CSBL_(n-1)B，(n)ACSBL_(n+1)B，(n+2)ACSBL_(n+24)B，(n+25)ACSBL_(n+26)B，(n+27)A
CS2   CSBL_(n)B，(n+1)ACSBL_(n+2)B，(n+3)ACSBL_(n+23)B，(n+24)ACSBL_(n+25)B，(n+26)A
CS3   CSBL_(n+3)B，(n+4)ACSBL_(n+5)B，(n+6)ACSBL_(n+28)B，(n+29)ACSBL_(n+30)B，(n+31)A
CS4   CSBL_(n+4)B，(n+5)ACSBL_(n+6)B，(n+7)ACSBL_(n+27)B，(n+28)ACSBL_(n+29)B，(n+30)A
  CS5   CSBL_(n+7)B，(n+8)A
  CSBL_(n+9)B，(n+10)ACSBL_(n+32)B，(n+33)ACSBL_(n+34)B，(n+35)A
CS6   CSBL_(n+8)B，(n+9)ACSBL_(n+10)B，(n+11)ACSBL_(n+31)B，(n+32)ACSBL_(n+33)B，(n+34)A
CS7   CSBL_(n+11)B，(n+12)ACSBL_(n+13)B，(n+14)ACSBL_(n+36)B，(n+37)ACSBL_(n+38)B，(n+39)A
CS8   CSBL_(n+12)B，(n+13)ACSBL_(n+14)B，(n+15)ACSBL_(n+35)B，(n+36)ACSBL_(n+37)B，(n+38)A
CS9   CSBL_(n+15)B，(n+16)ACSBL_(n+17)B，(n+18)ACSBL_(n+40)B，(n+41)ACSBL_(n+42)B，(n+43)A
CS10   CSBL_(n+16)B，(n+17)ACSBL_(n+18)B，(n+19)ACSBL_(n+39)B，(n+40)ACSBL_(n+41)B，(n+42)A
CS11   CSBL_(n+19)B，(n+20)ACSBL_(n+21)B，(n+22)ACSBL_(n+44)B，(n+45)ACSBL_(n+46)B，(n+46)A
CS12   CSBL_(n+20)B，(n+21)ACSBL_(n+22)B，(n+23)A
  CSBL_(n+43)B，(n+44)ACSBL_(n+45)B，(n+46)A
其中，n＝1，49，97，......
由表6可知，图36所示的CS总线的连接为：
CSBL_(p)B，(p+1)A，
CSBL_(p+2)B，(p+3)A；和
CSBL_(p+25)B，(p+26)A，
CSBL_(p+27)B，(p+28)A，
或者，
CSBL_(p+1)B，(p+2)A，
CSBL_(p+3)B，(p+4)A；和
CSBL_(p+24)B，(p+25)A，
CSBL_(p+26)B，(p+27)A。
其中，p＝1，3，5，......或p＝0，2，4，......的组成为在电学上等效的CS总线。
若用所述参数L、K来表示上述情况，则可知，对于任意的p，只要使下式的任一方所表示的CS总线组在电学上等效即可：
CSBL_(p+2×(1-1))B，(p+2×(1-1)+1)A，
CSBL_(p+2×(K-1))B，(p+2×(K-1)+1)A；和
CSBL_(p+2×(1-1)+K×L+1)B，(p+2×(1-1)+K×L+2)A，
CSBL_(p+2×(K-1)+K×L+1)B，(p+2×(K-1)+K×L+2)A，
或者，
CSBL_(p+2×(1-1)+1)B，(p+2×(1-1)+2)A，
CSBL_(p+2×(K-1)+1)B，(p+2×(K-1)+2)A；和
CSBL_(p+2×(1-1)+K×L)B，(p+2×(1-1)+K×L+1)A，
CSBL_(p+2×(K-1)+K×L)B，(p+2×(K-1)+K×L+1)A。
其中，p＝1，3，5，......或p＝0，2，4，......。
上文中，关于参数K及L，描述了K＝1、L＝12及K＝2、L＝12的情况，但可优选应用本发明的CS总线的连接方式并不限于此。K值为正整数，即K＝1，2，3，4，5，6，7，8，9，......即可，L值为偶数，即L＝2，4，6，8，10，12，14，16，18，......即可，并且可以根据所述各范围独立地设定K和L。
这种情况下CS干线与CS总线的连接只要按照上述规则即可。
即，所述参数K、L的值分别为K、L时(K＝K，L＝L)，与同一干线连接的CS总线即电学上等效的CS总线为以下即可：
CSBL_(p+2×(1-1))B，(p+2×(1-1)+1)A，
CSBL_(p+2×(2-1))B，(p+2×(2-1)+1)A，
CSBL_(p+2×(3-1))B，(p+2×(3-1)+1)A，
                  ...
CSBL_(p+2×(K-1))B，(p+2×(K-1)+1)A；和
CSBL_(p+2×(1-1)+K×L+1)B，(p+2×(1-1)+K×L+2)A，
CSBL_(p+2×(2-1)+K×L+1)B，(p+2×(2-1)+K×L+2)A，
CSBL_(p+2×(3-1)+K×L+1)B，(p+2×(3-1)+K×L+2)A，
                  ...
CSBL_(p+2×(K-1)+K×L+1)B，(p+2×(K-1)+K×L+2)A，
或者，
CSBL_(p+2×(1-1)+1)B，(p+2×(1-1)+2)A，
CSBL_(p+2×(2-1)+1)B，(p+2×(2-1)+2)A，
CSBL_(p+2×(3-1)+1)B，(p+2×(3-1)+2)A，
                  ...
CSBL_(p+2×(K-1)+1)B，(p+2×(K-1)+2)A；和
CSBL_(p+2×(1-1)+K×L)B，(p+2×(1-1)+K×L+1)A，
CSBL_(p+2×(2-1)+K×L)B，(p+2×(2-1)+K×L+1)A，
CSBL_(p+2×(3-1)+K×L)B，(p+2×(3-1)+K×L+1)A，
                  ...
CSBL_(p+2×(K-1)+K×L)B，(p+2×(K-1)+K×L+1)A。
其中，p＝1，3，5，......或p＝0，2，4，......。
而且，所述参数K、L的值分别为K、L时(K＝K，L＝L)，对CS总线施加的振荡电压的振荡周期为水平扫描时间的2×K×L倍即可。
例如图37示出如图36所示那样连接各CS总线和CS干线进行点反转驱动时、TFT截止定时与CS电压相位的关系。通过比较图37和图34可知，在点反转驱动的情况下，通过采用图36的连接方式，也可以增大CS电压的振荡波形周期。然而，在这种情况下，TFT截止后直到CS电压的电压电平发生最初变化为止的时间，最大变为4H(t’5-t’4)。
上述时间差(超过2H的偏差)使得对子像素施加的电压的有效值不相同，其结果导致亮度呈现差异。图39是表示对具有图36所示的CS干线连接方式的液晶显示装置进行点反转驱动从而在整个面上显示中间灰度时某一帧的显示状态的示意图，如图39所示，出现4根线宽度的分层横条纹。这是由于，当各子像素行中TFT截止后直到CS电压的电压电平发生最初变化为止的时间不相同时，CS电压的振荡波形在一帧期间中，其为高电平的期间和为低电平的期间的比例偏离了1∶1，因此，对子像素施加的电压的上扬或下压的影响对于有效值是不同的。下面，参照图40(a)～(d)，简单说明理由。
图40示出从TFT截止开始直到CS电压的电平发生最初变化为止的时间不同时、栅极导通脉冲与CS电压的振荡波形的关系。(a)示出TFT刚截止后CS电压的电压电平发生变化的情况，(b)示出TFT截止后直到CS电压的电压电平发生最初变化为止的时间为1H的情况，(c)示出TFT截止后直到CS电压的电压电平发生最初变化为止的时间为2H的情况，(d)示出TFT截止后直到CS电压的电压电平发生最初变化为止的时间为3H的情况。
这里，比较(a)和(b)，如(b)的a2部的左斜线阴影所示，CS信号的低电平期间增加了1H，如b2部的右斜线阴影所示，CS信号的高电平期间减少了1H。同样地，比较(a)和(c)，在(c)的a3部中，CS信号的低电平增加了2H，在b3部中，高电平减少了2H。比较(a)和(d)，a4部中，CS信号的低电平增加了3H，在b4部中，高电平减少了3H。
因此，一帧期间(1F)中CS电压有效值的增加比例用(低电平增加时间+高电平减少时间)/(一帧期间)表示，具体而言，当一帧为1125H(＝Nv-total)时，在图40(b)的情况下为(1H+1H)/1125H＝0.0018，在(c)的情况下为(2H+2H)/1125H＝0.0036，在(d)的情况下为(3H+3H)/1125H＝0.0053.
这样，由于CS电压在一帧期间内的有效值不相同，因此，对像素施加的电压在一帧期间内的有效值也产生差异，其结果，出现如图39所示的分层横条纹。
另一方面，当进行块反转驱动时，如图38所示，CS电压的振荡波形周期比图37缩短了，但比图35增大了。在块反转驱动的情况下，CS电压所具有的振荡波形(占空比为1∶1)的周期用K×L×H(K为正整数，L为电绝缘的CS干线数，H为一个水平扫描期间)表示，在图38所示的情况下，L＝12，K＝2，则其周期为24H。另外，TFT截止后直到CS电压的电压电平发生最初变化为止的时间最大变为2H(t’8-t’7)，由到此为止的评价结果可知，看不到亮度不均匀。
这样，若将图36所示的CS干线连接方式与块反转驱动相组合，则由于不需要增多CS干线数就可以增大CS电压的振荡波形周期，并且可以减小栅极截止后直到CS信号的电压电平发生最初变化为止的时间之差异，因此，其优点在于，可以抑制CS电压达到度之差或CS信号的有效值之差所引起的亮度不均匀的发生。由上述原因可知，适合高频驱动或高分辨率的液晶显示装置。此外，当一帧期间中包含的水平扫描期间数(Nv-total)较少时，即使上述时间差为2H，也有可能看到亮度不均匀，但这种情况下，只要采用图33所示的CS干线连接方式，并参照图35说明那样进行块反转驱动即可。
上述实施方式中，例示了使用像素电极的狭缝和相对电极的狭缝的组合作为畴限制单元，但本发明并不限于此，也可以适用于使用像素电极的狭缝和相对电极的狭缝的组合的液晶显示装置(特别是有时称为PVA(Patterned Vertical Alignment：图像垂直取向)方式的情况)，而且也可以适用于CPA(Continuous Pinwheel Alignment：连续火焰状排列)模式等其它VA模式的液晶显示装置。
另外，这里，说明了源极总线的延伸方向为列方向(显示画面的垂直方向)、栅极总线的延伸方向为行方向(显示画面的水平方向)的例子，但本发明的实施方式并不限于此，例如，将显示画面旋转90°的液晶显示装置也包含在本发明的实施方式中。
工业上的实用性
本发明的液晶显示装置及其驱动方法适合用于液晶电视机等追求高质量显示的用途。

Claims (25)

1.一种液晶显示装置，包括：
多个像素，这多个像素排列成具有行和列的矩阵状，并且分别具有至少在某一灰度下可呈现互不相同亮度的第一子像素及第二子像素；
多根源极总线，各源极总线分别与某一列的像素相关联；
多根栅极总线，各栅极总线分别与某一行的像素相关联；
多个TFT，各TFT分别与所述多个像素各自具有的第一子像素及第二子像素的其中一方相关联；以及
多根CS总线，各CS总线分别与某一行像素具有的所述第一子像素及第二子像素的其中一方相关联，
所述第一子像素及所述第二子像素分别具有液晶电容和辅助电容，
与所述第一子像素具有的所述辅助电容连接的CS总线、和与所述第二子像素具有的辅助电容连接的CS总线相互电绝缘，
利用分别提供给所述多根栅极总线的栅极信号电压，对所述多个像素进行扫描，
该液晶显示装置的特征在于，
分别提供给所述多根CS总线的CS电压具有在一个垂直扫描期间内极性至少变化一次的波形，
垂直扫描期间具有多个子垂直扫描期间，所述多个子垂直扫描期间包括第一子垂直扫描期间和第二子垂直扫描期间，其中，在所述第一子垂直扫描期间内，对连续的多个奇数行或偶数行的像素依次进行扫描，在接着所述第一子垂直扫描期间的所述第二子垂直扫描期间内，对所述第一子垂直扫描期间中跳过的多个偶数行或奇数行的像素依次进行扫描，
分别提供给所述多根源极总线的源极信号电压的极性按照一定的序列变化，所述序列包括所述源极信号电压的极性互不相同的连续两个垂直扫描期间、或所述源极信号电压的极性互不相同的连续两个子垂直扫描期间，
所述CS电压具有以下两种作用彼此相反的波形：即，使得与所述第一子垂直扫描期间内所选择的第j根栅极总线连接的像素所具有的两个子像素中的、与提供该CS电压的CS总线相关联的子像素的有效电压上升或下降的作用；以及使得与所述第二子垂直扫描期间内所选择的第j+1根栅极总线连接的像素所具有的两个子像素中的、与提供该CS电压的CS总线相关联的子像素的有效电压上升或下降的作用。
2.如权利要求1所述的液晶显示装置，其特征在于，
所述源极信号电压的所述序列包括所述源极信号电压的极性互不相同的连续两个垂直扫描期间，属于同一垂直扫描期间的所述第一子垂直扫描期间及所述第二子垂直扫描期间中所述源极信号电压的极性相同，
在所述第一子垂直扫描期间中提供给所述第j根栅极总线的栅极信号电压从高电平变为低电平的时刻开始，直到所述第二子垂直扫描期间中提供给所述第j+1根栅极总线的栅极信号电压从高电平变为低电平的时刻为止的期间内，所述CS电压的极性变化奇数次。
3.如权利要求1所述的液晶显示装置，其特征在于，
所述源极信号电压的所述序列包括所述源极信号电压的极性互不相同的连续两个子垂直扫描期间，属于同一垂直扫描期间的所述第一子垂直扫描期间和所述第二子垂直扫描期间中所述源极信号电压的极性互不相同，
在所述第一子垂直扫描期间中提供给所述第j根栅极总线的栅极信号电压从高电平变为低电平的时刻开始，直到所述第二子垂直扫描期间中提供给所述第j+1根栅极总线的栅极信号电压从高电平变为低电平的时间为止的期间内，所述CS电压的极性变化偶数次。
4.如权利要求3所述的液晶显示装置，其特征在于，
所述第一子垂直扫描期间中提供给所述第j根栅极总线的栅极信号电压从高电平变为低电平的时刻开始，直到所述第二子垂直扫描期间中提供给所述第j+1根栅极总线的栅极信号电压从高电平变为低电平的时间为止的期间内，所述CS电压的极性变化2次以上的偶数次，对所述第j+1行像素施加预定的电压后，所述CS电压的电平等于该CS电压的中间电平。
5.如权利要求1至4中的任一项所述的液晶显示装置，其特征在于，
在所述第一子垂直扫描期间中对所有奇数行或偶数行的像素进行扫描，在所述第二子垂直扫描期间中对未扫描的所有偶数行或奇数行的像素进行扫描。
6.如权利要求1至5中的任一项所述的液晶显示装置，其特征在于，
所述多根CS总线包括与分属于不同像素的、且在列方向上相邻的两个子像素共同相关联的CS总线。
7.如权利要求3所述的液晶显示装置，其特征在于，
所述CS电压包括以一个水平扫描期间的正整数倍的周期振荡的波形部分，
所述子垂直扫描期间是对Nsv(＝α/2)行连续的奇数行或偶数行的像素进行扫描的期间，
当设一个水平扫描期间为H，所述CS电压的所述周期用M×H表示时，Nsv为(M/2)的正整数倍，其中，M是正整数。
8.如权利要求7所述的液晶显示装置，其特征在于，
所述垂直扫描期间包括所述第一子垂直扫描期间、所述第二子垂直扫描期间、接着所述第二子垂直扫描期间的第三子垂直扫描期间、以及接着所述第三子垂直扫描期间的第四子垂直扫描期间，
在所述第三子垂直扫描期间中，对所述第二子垂直扫描期间中扫描的最后一行偶数行或奇数行接下来的偶数行或奇数行开始的连续Nsv行偶数行或奇数行的像素依次进行扫描，在所述第四子垂直扫描期间中，对所述第三子垂直扫描期间中跳过的多个奇数行或偶数行的像素依次进行扫描，
所述序列包括所述源极信号电压的极性在所述第一子垂直扫描期间和所述第二子垂直扫描期间之间不相同、在所述第二子垂直扫描期间和所述第三子垂直扫描期间之间相同、在所述第三子垂直扫描期间和所述第四子垂直扫描期间之间不相同的序列。
9.如权利要求7或8所述的液晶显示装置，其特征在于，
所述多根CS总线包括与分属于不同像素的、且在列方向上相邻的两个子像素共同相关联的CS总线，
当设一个水平扫描期间为H，所述CS电压的所述周期用M×H表示时，Nsv为M的正整数倍，其中，M是正整数。
10.如权利要求7至9中的任一项所述的液晶显示装置，其特征在于，
当设一个水平扫描期间为H时，Nsv×H为1.2ms以下。
11.如权利要求7至9中的任一项所述的液晶显示装置，其特征在于，
当设一个垂直扫描期间中包含的水平扫描期间数为Nv-total时，(Nsv/Nv-total)×一个垂直扫描期间为1.2ms以下。
12.如权利要求7至11中的任一项所述的液晶显示装置，其特征在于，
当设有效显示期间中包含的水平扫描期间数为Nv-Disp时，Nv-Disp用Nsv×2的整数倍表示。
13.如权利要求1至12中的任一项所述的液晶显示装置，其特征在于，
在任意的垂直扫描期间中，提供给与相邻列的像素相关联的源极总线的源极信号电压的极性彼此相反。
14.如权利要求1至13中的任一项所述的液晶显示装置，其特征在于，
所述一个垂直扫描期间为1/120s以下。
15.一种电视接收机，其特征在于，包括：
如权利要求1至14中的任一项所述的液晶显示装置；以及
接收电视广播并向所述液晶显示装置输出视频信号的调谐器。
16.一种液晶显示装置，包括：
多个像素，这多个像素排列成具有行和列的矩阵状；
多根源极总线，各源极总线分别与某一列的像素相关联；以及
多根栅极总线，各栅极总线分别与某一行的像素相关联，
利用分别提供给所述多根栅极总线的栅极信号电压，对所述多个像素进行扫描，
该液晶显示装置的特征在于，
垂直扫描期间具有多个子垂直扫描期间，所述多个子垂直扫描期间包括第一子垂直扫描期间和第二子垂直扫描期间，其中，在所述第一子垂直扫描期间内，对连续的多个奇数行或偶数行的像素依次进行扫描，在接着所述第一子垂直扫描期间的所述第二子垂直扫描期间内，对所述第一子垂直扫描期间中跳过的多个偶数行或奇数行的像素依次进行扫描，
分别提供给所述多根源极总线的源极信号电压的极性按照一定的序列变化，所述序列包括所述源极信号电压的极性互不相同的连续两个子垂直扫描期间，
所述多个像素具有第一子像素及第二子像素，具有多个TFT，各TFT与多个像素分别具有的第一子像素及第二子像素的其中一方相关联，
沿所述源极总线相邻的两个像素配置成所述第一子像素及第二子像素其中一个子像素沿所述源极总线相邻。
17.如权利要求16所述的液晶显示装置，其特征在于，
所述第一子像素及第二子像素沿所述源极总线排列，在沿所述源极总线的方向上，所述第一子像素相邻的像素不与所述第二子像素相邻。
18.如权利要求16或17所述的液晶显示装置，其特征在于，
所述第一子像素及第二子像素中间隔着所述栅极总线排列，该栅极总线与包含所述第一子像素及第二子像素的像素相关联。
19.如权利要求16或17所述的液晶显示装置，其特征在于，
在沿所述源极总线的方向上，所述第二子像素配置成被第一子像素夹着，
沿所述源极总线相邻的两个像素配置成所述第一子像素沿所述源极总线相邻。
20.如权利要求16至19中的任一项所述的液晶显示装置，其特征在于，
具有多根辅助布线，所述多根辅助布线分别配置于沿所述源极总线相邻的两个像素之间，被控制在预定的电位。
21.如权利要求20所述的液晶显示装置，其特征在于，
所述多根辅助布线是分别与某一行像素所具有的所述第一子像素及第二子像素的其中一方相关联的多根CS总线。
22.如权利要求21所述的液晶显示装置，其特征在于，
所述多根CS总线包括与分属于不同像素的、且在列方向上相邻的两个子像素共同相关联的CS总线。
23.如权利要求22所述的液晶显示装置，其特征在于，
当设所述多个像素构成的某一行为第n行，属于任意列第n行的像素所具有的第一子像素的辅助电容相对电极所连接的辅助电容布线用CSBL_(n)A表示，第二子像素的辅助电容相对电极所连接的辅助电容布线用CSBL_(n)B表示时，
与所述L根电绝缘的辅助电容干线连接的CS总线满足以下关系：
CSBL_(p+2×(1-1))B，(p+2×(1-1)+1)A，
CSBL_(p+2×(2-1))B，(p+2×(2-1)+1)A，
CSBL_(p+2×(3-1))B，(p+2×(3-1)+1)A，
                       .
                       .
                       .
CSBL_(p+2×(K-1))B，(p+2×(K-1)+1)A；和
CSBL_(p+2×(1-1)+K×L+1)B，(p+2×(1-1)+K×L+2)A，
CSBL_(p+2×(2-1)+K×L+1)B，(p+2×(2-1)+K×L+2)A，
CSBL_(p+2×(3-1)+K×L+1)B，(p+2×(3-1)+K×L+2)A，
                       .
                       .
                       .
CSBL_(p+2×(K-1)+K×L+1)B，(p+2×(K-1)+K×L+2)A，
或者，
CSBL_(p+2×(1-1)+1)B，(p+2×(1-1)+2)A，
CSBL_(p+2×(2-1)+1)B，(p+2×(2-1)+2)A，
CSBL_(p+2×(3-1)+1)B，(p+2×(3-1)+2)A，
                       .
                       .
                       .
CSBL_(p+2×(K-1)+1)B，(p+2×(K-1)+2)A；和
CSBL_(p+2×(1-1)+K×L)B，(p+2×(1-1)+K×L+1)A，
CSBL_(p+2×(2-1)+K×L)B，(p+2×(2-1)+K×L+1)A，
CSBL_(p+2×(3-1)+K×L)B，(p+2×(3-1)+K×L+1)A，
                       .
                       .
                       .
CSBL_(p+2×(K-1)+K×L)B，(p+2×(K-1)+K×L+1)A，
其中，p＝1，3，5，......或p＝0，2，4，......。
24.一种栅极驱动器，其特征在于，包括：
第一和第二移位寄存器，第一移位寄存器是奇数级用的第一移位寄存器，第二移位寄存器是偶数级用的第二移位寄存器，向其分别独立地输入时钟信号及起始脉冲，并且输入公共的控制信号；
第一与门，向该第一与门输入所述第一及第二移位寄存器的其中一方移位寄存器的输出、和控制信号的逻辑反转信号；以及
第二与门，向该第二与门输入所述第一及第二移位寄存器的另一方移位寄存器的输出、和预先进行了逻辑反转的所述控制信号的逻辑反转信号，
所述第一及第二与门的输出与分别要输出到对应栅极总线的信号对应。
25.如权利要求24所述的栅极驱动器，其特征在于，
利用所述控制信号，控制从所述第一及第二移位寄存器进行偶数级的输出、还是进行奇数级的输出。
CN2008800134600A 2007-04-26 2008-04-22 液晶显示装置 Expired - Fee Related CN101669162B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP117606/2007 2007-04-26
JP2007117606 2007-04-26
JP262695/2007 2007-10-05
JP2007262695 2007-10-05
PCT/JP2008/001048 WO2008139693A1 (ja) 2007-04-26 2008-04-22 液晶表示装置

Publications (2)

Publication Number Publication Date
CN101669162A true CN101669162A (zh) 2010-03-10
CN101669162B CN101669162B (zh) 2012-07-25

Family

ID=40001919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800134600A Expired - Fee Related CN101669162B (zh) 2007-04-26 2008-04-22 液晶显示装置

Country Status (5)

Country Link
US (2) US9196206B2 (zh)
EP (1) EP2149874A4 (zh)
JP (2) JP4943505B2 (zh)
CN (1) CN101669162B (zh)
WO (1) WO2008139693A1 (zh)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102262865A (zh) * 2010-05-31 2011-11-30 群康科技(深圳)有限公司 液晶显示器及其驱动方法
CN102844700A (zh) * 2010-02-26 2012-12-26 夏普株式会社 液晶显示装置
CN103529610A (zh) * 2012-07-05 2014-01-22 乐金显示有限公司 液晶显示装置
TWI425491B (zh) * 2010-06-09 2014-02-01 Innolux Corp 液晶顯示器及其驅動方法
CN103698929A (zh) * 2012-09-27 2014-04-02 Nlt科技股份有限公司 液晶显示元件、图像显示装置、驱动图像显示装置的方法和便携式设备
CN105093716A (zh) * 2014-05-13 2015-11-25 株式会社日本显示器 显示装置以及电子设备
CN105845066A (zh) * 2016-05-30 2016-08-10 深圳市华星光电技术有限公司 显示面板的驱动方法
CN107272284A (zh) * 2016-03-31 2017-10-20 三星显示有限公司 包括柔性显示面板的显示装置
CN107315269A (zh) * 2017-08-21 2017-11-03 深圳市华星光电半导体显示技术有限公司 一种显示面板、其驱动方法及显示装置
US9892700B2 (en) 2014-06-30 2018-02-13 Shanghai Tianma Micro-electronics Co., Ltd. Thin-film transistor array substrate and method for driving the same and display device
WO2018201582A1 (zh) * 2017-05-05 2018-11-08 惠科股份有限公司 显示面板的驱动方法、驱动装置及显示装置
CN109064965A (zh) * 2018-09-27 2018-12-21 上海天马微电子有限公司 显示装置及其驱动方法
CN109637428A (zh) * 2019-02-18 2019-04-16 上海中航光电子有限公司 显示面板的驱动方法和显示装置
CN110392930A (zh) * 2017-03-03 2019-10-29 夏普株式会社 Tft基板和具备tft基板的扫描天线
US10706795B2 (en) 2017-08-21 2020-07-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel driving method
CN113196743A (zh) * 2018-12-21 2021-07-30 特里希尔公司 具有快速重组的像素矩阵
CN116453478A (zh) * 2023-06-16 2023-07-18 惠科股份有限公司 显示模组及显示装置

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196206B2 (en) * 2007-04-26 2015-11-24 Sharp Kabushiki Kaisha Liquid crystal display
EP2157565A4 (en) 2007-06-12 2012-01-04 Sharp Kk Liquid crystal display device, scanning signal driving device, driving method for a liquid crystal display device, scanning signal driving method and television receiver
CN101681606B (zh) 2007-06-12 2012-09-19 夏普株式会社 液晶显示装置、液晶显示装置的驱动方法、以及电视接收机
CN101681610B (zh) 2007-06-12 2013-01-02 夏普株式会社 液晶面板驱动装置、液晶显示装置、液晶显示装置的驱动方法及电视接收机
CN102224538B (zh) * 2008-11-26 2015-02-25 夏普株式会社 液晶显示装置、液晶显示装置的驱动方法、电视接收机
WO2010061686A1 (ja) * 2008-11-26 2010-06-03 シャープ株式会社 液晶表示装置、液晶表示装置の駆動方法、テレビジョン受像機
WO2010061687A1 (ja) * 2008-11-26 2010-06-03 シャープ株式会社 液晶表示装置、液晶表示装置の駆動方法、テレビジョン受像機
US8698850B2 (en) * 2008-12-25 2014-04-15 Sharp Kabushiki Kaisha Display device and method for driving same
US8552957B2 (en) * 2009-02-02 2013-10-08 Apple Inc. Liquid crystal display reordered inversion
US20110164076A1 (en) * 2010-01-06 2011-07-07 Sang Tae Lee Cost-effective display methods and apparatuses
US8860706B2 (en) * 2010-02-25 2014-10-14 Sharp Kabushiki Kaisha Display device
RU2512596C1 (ru) * 2010-02-26 2014-04-10 Шарп Кабусики Кайся Жидкокристаллическое устройство отображения
AU2011236792A1 (en) * 2010-04-08 2012-11-01 Sharp Kabushiki Kaisha Liquid-crystal display device and three-dimensional display system
US20110279424A1 (en) * 2010-05-11 2011-11-17 Himax Technologies Limited Display device and driving circuit thereof
JP5675795B2 (ja) 2010-05-17 2015-02-25 シャープ株式会社 液晶表示装置
JP5679172B2 (ja) * 2010-10-29 2015-03-04 株式会社ジャパンディスプレイ 液晶表示装置
KR101832950B1 (ko) * 2011-03-28 2018-04-16 삼성디스플레이 주식회사 표시 장치
WO2012147637A1 (ja) * 2011-04-28 2012-11-01 シャープ株式会社 液晶表示装置
WO2013047363A1 (ja) * 2011-09-27 2013-04-04 シャープ株式会社 走査信号線駆動回路およびそれを備える表示装置
WO2013047099A1 (ja) * 2011-09-30 2013-04-04 シャープ株式会社 表示装置
TWI451393B (zh) * 2011-10-14 2014-09-01 Sitronix Technology Corp A driving method of a liquid crystal display device and a driving circuit thereof
KR101905779B1 (ko) * 2011-10-24 2018-10-10 삼성디스플레이 주식회사 표시 장치
JP5923343B2 (ja) 2012-03-01 2016-05-24 株式会社ジャパンディスプレイ 表示装置、表示装置の駆動方法、及び、電子機器
KR102052330B1 (ko) * 2012-09-28 2019-12-04 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR102037688B1 (ko) 2013-02-18 2019-10-30 삼성디스플레이 주식회사 표시 장치
GB2516637A (en) * 2013-07-26 2015-02-04 Sharp Kk Display device and method of driving same
TWI512701B (zh) * 2013-08-08 2015-12-11 Novatek Microelectronics Corp 液晶顯示器及其閘極驅動器
KR102138107B1 (ko) * 2013-10-10 2020-07-28 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
CN103971644A (zh) * 2014-05-22 2014-08-06 张家港亚楠汽车电器有限公司 Led显示器的扫描方法
CN104318896B (zh) * 2014-10-31 2017-12-26 广东威创视讯科技股份有限公司 一种显示屏扫描方法及显示屏
CN104698648B (zh) * 2015-04-07 2018-09-04 合肥京东方光电科技有限公司 液晶显示面板的驱动方法及驱动电路、显示装置
CN105487313A (zh) * 2016-01-04 2016-04-13 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及其驱动方法
CN105427824B (zh) * 2016-01-05 2016-11-30 京东方科技集团股份有限公司 具有漏电补偿模块的goa电路、阵列基板和显示面板
CN105448226B (zh) * 2016-01-12 2018-03-16 京东方科技集团股份有限公司 一种栅极驱动电路和显示装置
CN106293217B (zh) * 2016-08-03 2019-07-23 武汉华星光电技术有限公司 寄生电容的消除方法以及装置
KR102603440B1 (ko) * 2016-10-10 2023-11-20 삼성디스플레이 주식회사 폴더블 표시 장치
KR20180066327A (ko) 2016-12-07 2018-06-19 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
CN106531039B (zh) * 2016-12-23 2019-07-16 深圳市华星光电技术有限公司 显示装置及其纯色画面检测方法
KR20180082692A (ko) 2017-01-10 2018-07-19 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
US10796642B2 (en) * 2017-01-11 2020-10-06 Samsung Display Co., Ltd. Display device
US10916182B2 (en) * 2017-05-03 2021-02-09 Apple Inc. Display scan time compensation systems and methods
CN107315291B (zh) * 2017-07-19 2020-06-16 深圳市华星光电半导体显示技术有限公司 一种goa显示面板及goa显示装置
CN108877662B (zh) * 2018-09-13 2020-03-31 合肥鑫晟光电科技有限公司 栅极驱动电路及其控制方法、显示装置
CN112767889B (zh) * 2019-10-21 2022-06-24 奇景光电股份有限公司 垂直配向液晶显示器与控制方法
CN114325142B (zh) * 2020-09-30 2024-03-29 瀚宇彩晶股份有限公司 测试触控显示面板的方法

Family Cites Families (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07118794B2 (ja) * 1983-03-16 1995-12-18 シチズン時計株式会社 表示装置
US5182549A (en) * 1987-03-05 1993-01-26 Canon Kabushiki Kaisha Liquid crystal apparatus
US5119085A (en) * 1987-08-13 1992-06-02 Seiko Epson Corporation Driving method for a liquid crystal panel
EP0316774B1 (en) * 1987-11-12 1997-01-29 Canon Kabushiki Kaisha Liquid crystal apparatus
EP0499979A3 (en) 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
WO1993023845A1 (en) 1992-05-14 1993-11-25 Seiko Epson Corporation Liquid crystal display and electronic equipment using the liquid crystal display
US5929831A (en) * 1992-05-19 1999-07-27 Canon Kabushiki Kaisha Display control apparatus and method
JPH05333808A (ja) 1992-05-29 1993-12-17 Sharp Corp 表示駆動回路
JP2671772B2 (ja) * 1993-09-06 1997-10-29 日本電気株式会社 液晶ディスプレイとその駆動方法
CA2137723C (en) * 1993-12-14 1996-11-26 Canon Kabushiki Kaisha Display apparatus
JP3476241B2 (ja) * 1994-02-25 2003-12-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置の表示方法
US6172662B1 (en) * 1994-06-03 2001-01-09 Seiko Epson Corporation Method of driving liquid crystal display device, a liquid crystal display, electronic equipment and a driving circuit
US6184969B1 (en) * 1994-10-25 2001-02-06 James L. Fergason Optical display system and method, active and passive dithering using birefringence, color image superpositioning and display enhancement
JPH08202317A (ja) 1995-01-31 1996-08-09 Mitsubishi Electric Corp 液晶表示装置及びその駆動方法
JPH08320674A (ja) 1995-05-25 1996-12-03 Casio Comput Co Ltd 液晶駆動装置
JP3148972B2 (ja) * 1995-06-01 2001-03-26 キヤノン株式会社 カラー表示装置の駆動回路
JP3597287B2 (ja) * 1995-11-29 2004-12-02 株式会社半導体エネルギー研究所 表示装置及びその駆動方法
JP3155996B2 (ja) * 1995-12-12 2001-04-16 アルプス電気株式会社 カラー液晶表示装置
EP1111441B1 (en) 1997-06-12 2009-12-02 Sharp Kabushiki Kaisha Vertically-aligned (VA) liquid crystal display device
JP3516382B2 (ja) 1998-06-09 2004-04-05 シャープ株式会社 液晶表示装置及びその駆動方法並びに走査線駆動回路
US6278423B1 (en) * 1998-11-24 2001-08-21 Planar Systems, Inc Active matrix electroluminescent grey scale display
JP2001013928A (ja) * 1999-06-29 2001-01-19 Matsushita Electric Ind Co Ltd 液晶パネルの駆動方法及び駆動回路
JP2001051252A (ja) 1999-08-06 2001-02-23 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動方法
US6473117B1 (en) * 1999-08-24 2002-10-29 Canon Kabushiki Kaisha Driving method for liquid crystal device
EP1175667A1 (en) * 2000-02-01 2002-01-30 Koninklijke Philips Electronics N.V. Method of displaying images on a matrix display device
JP2001312246A (ja) 2000-05-01 2001-11-09 Sony Corp 変調回路およびこれを用いた画像表示装置
TW518552B (en) 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
US7102700B1 (en) * 2000-09-02 2006-09-05 Magic Lantern Llc Laser projection system
EP1325093A2 (en) * 2000-09-26 2003-07-09 Matsushita Electric Industrial Co., Ltd. Display unit and drive system thereof and an information display unit
JP2002333870A (ja) 2000-10-31 2002-11-22 Matsushita Electric Ind Co Ltd 液晶表示装置、ｅｌ表示装置及びその駆動方法、並びに副画素の表示パターン評価方法
JP2002178231A (ja) * 2000-12-12 2002-06-25 Heiwa Corp 部品の自動締結装置
KR100367015B1 (ko) * 2000-12-29 2003-01-09 엘지.필립스 엘시디 주식회사 액정 표시장치의 구동방법
KR100814256B1 (ko) * 2001-04-21 2008-03-17 엘지.필립스 엘시디 주식회사 액정패널 구동방법
JP3820918B2 (ja) * 2001-06-04 2006-09-13 セイコーエプソン株式会社 演算増幅回路、駆動回路、及び駆動方法
TW552573B (en) 2001-08-21 2003-09-11 Samsung Electronics Co Ltd Liquid crystal display and driving method thereof
JP2003131636A (ja) * 2001-10-30 2003-05-09 Hitachi Ltd 液晶表示装置
DE10200022A1 (de) 2002-01-02 2003-07-17 Philips Intellectual Property Schaltungsanordnung zum Betrieb einer oder mehrerer Lampen
JP2003215538A (ja) * 2002-01-25 2003-07-30 Matsushita Electric Ind Co Ltd 容量結合駆動方法、液晶表示装置、プログラム、および媒体
JP4342200B2 (ja) 2002-06-06 2009-10-14 シャープ株式会社 液晶表示装置
AU2003241202A1 (en) * 2002-06-10 2003-12-22 Samsung Electronics Co., Ltd. Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
US7570244B2 (en) * 2002-06-19 2009-08-04 Mitsubishi Denki Kabuhsiki Kaisha Display device
JP4050100B2 (ja) * 2002-06-19 2008-02-20 シャープ株式会社 アクティブマトリクス基板および表示装置
KR100890022B1 (ko) 2002-07-19 2009-03-25 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
JP2004093717A (ja) * 2002-08-30 2004-03-25 Hitachi Ltd 液晶表示装置
JP4701589B2 (ja) * 2002-09-30 2011-06-15 セイコーエプソン株式会社 液晶装置と投射型表示装置
JP2004221182A (ja) * 2003-01-10 2004-08-05 Matsushita Electric Ind Co Ltd コンデンサ装置およびその製造方法
JP3789113B2 (ja) * 2003-01-17 2006-06-21 キヤノン株式会社 画像表示装置
JP2004226522A (ja) * 2003-01-21 2004-08-12 Hitachi Displays Ltd 表示装置およびその駆動方法
JP3904524B2 (ja) 2003-03-20 2007-04-11 シャープ株式会社 液晶表示装置およびその駆動方法
US7102610B2 (en) * 2003-04-21 2006-09-05 National Semiconductor Corporation Display system with frame buffer and power saving sequence
JP4265788B2 (ja) 2003-12-05 2009-05-20 シャープ株式会社 液晶表示装置
CN100478744C (zh) * 2003-12-05 2009-04-15 夏普株式会社 液晶显示器
JP4360891B2 (ja) * 2003-12-09 2009-11-11 アルパイン株式会社 放送受信機能を備えた電子装置およびその装置における電子番組ガイドの表示方法
KR20050071957A (ko) * 2004-01-05 2005-07-08 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
JP4076963B2 (ja) * 2004-02-06 2008-04-16 シャープ株式会社 シフトレジスタ及び表示装置
EP1585102A1 (en) * 2004-03-30 2005-10-12 Dialog Semiconductor GmbH Interlaced multiple line addressing (MLA) LCD STN driver
US7643095B2 (en) * 2004-05-28 2010-01-05 Sharp Kabushiki Kaisha Image display device, image display method, and television receiver
KR101112537B1 (ko) * 2004-06-03 2012-02-29 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
JP2006030529A (ja) * 2004-07-15 2006-02-02 Seiko Epson Corp 電気光学装置用駆動回路及び電気光学装置用駆動方法、並びに電気光学装置及び電子機器
KR100900115B1 (ko) * 2004-10-06 2009-06-01 샤프 가부시키가이샤 액정 표시 장치
JP4196924B2 (ja) * 2004-10-07 2008-12-17 セイコーエプソン株式会社 電気光学装置、その駆動方法および電子機器
JP2006171342A (ja) * 2004-12-15 2006-06-29 Sharp Corp 液晶表示装置
WO2006070829A1 (ja) 2004-12-28 2006-07-06 Sharp Kabushiki Kaisha 液晶表示装置およびその駆動方法
KR101240642B1 (ko) 2005-02-11 2013-03-08 삼성디스플레이 주식회사 액정 표시 장치
TWI301961B (en) * 2005-02-17 2008-10-11 Au Optronics Corp Liquid crystal display, timing crontroller and scan method
WO2006098448A1 (ja) * 2005-03-18 2006-09-21 Sharp Kabushiki Kaisha 液晶表示装置
KR101143004B1 (ko) * 2005-06-13 2012-05-11 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
CN101233556B (zh) * 2005-08-01 2012-01-25 夏普株式会社 显示装置及其驱动电路与驱动方法
WO2007026551A1 (ja) * 2005-08-29 2007-03-08 Sharp Kabushiki Kaisha 表示装置、表示方法、表示モニターおよびテレビジョン受像機
KR101152135B1 (ko) 2005-09-12 2012-06-15 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
US20070063952A1 (en) 2005-09-19 2007-03-22 Toppoly Optoelectronics Corp. Driving methods and devices using the same
JP2008033209A (ja) * 2005-09-28 2008-02-14 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
KR101253273B1 (ko) * 2005-12-16 2013-04-10 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
TWI265093B (en) * 2005-12-29 2006-11-01 Ind Tech Res Inst Integrated circuit of inkjet print system and control circuit thereof
TWI335559B (en) * 2006-01-13 2011-01-01 Chimei Innolux Corp Liquid crystal display
WO2007083410A1 (ja) * 2006-01-23 2007-07-26 Sharp Kabushiki Kaisha 駆動回路およびそれを備えた表示装置ならびに表示装置の駆動方法
JP2007214663A (ja) * 2006-02-07 2007-08-23 Funai Electric Co Ltd テレビ放送視聴録画システム、録画再生装置及び視聴装置
CN101317210B (zh) * 2006-02-27 2011-09-21 夏普株式会社 显示装置
JP2007235413A (ja) * 2006-02-28 2007-09-13 Orion Denki Kk 液晶テレビジョン受像機
JP4360375B2 (ja) 2006-03-20 2009-11-11 セイコーエプソン株式会社 電気光学装置、電子機器、及び駆動方法
TW200737082A (en) * 2006-03-23 2007-10-01 Novatek Microelectronics Corp LCD device capale of driving in an interlaced scan mode or in a progressive scan mode and related driving method thereof
CN101401026B (zh) * 2006-04-19 2013-04-24 夏普株式会社 液晶显示装置及其驱动方法、以及驱动电路
KR101263531B1 (ko) * 2006-06-21 2013-05-13 엘지디스플레이 주식회사 액정표시장치
JP5125243B2 (ja) * 2006-07-04 2013-01-23 株式会社Ｊｖｃケンウッド 画像表示装置、及び画像表示装置の駆動方法
KR20080006362A (ko) * 2006-07-12 2008-01-16 삼성전자주식회사 표시 장치의 구동 방법
US7605793B2 (en) * 2006-08-29 2009-10-20 Tpo Displays Corp. Systems for display images including two gate drivers disposed on opposite sides of a pixel array
JP4307474B2 (ja) * 2006-09-29 2009-08-05 シチズンホールディングス株式会社 表示装置
US9196206B2 (en) * 2007-04-26 2015-11-24 Sharp Kabushiki Kaisha Liquid crystal display
TWI370437B (en) * 2007-09-28 2012-08-11 Au Optronics Corp A liquid crystal display and the driving method thereof
TW200933576A (en) * 2008-01-16 2009-08-01 Au Optronics Corp Flat display and driving method thereof

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102844700A (zh) * 2010-02-26 2012-12-26 夏普株式会社 液晶显示装置
CN102844700B (zh) * 2010-02-26 2015-05-13 夏普株式会社 液晶显示装置
US8766961B2 (en) 2010-05-31 2014-07-01 Innocom Technology (Shenzhen) Co., Ltd. Method for driving liquid crystal display and liquid crystal display using same
CN102262865A (zh) * 2010-05-31 2011-11-30 群康科技(深圳)有限公司 液晶显示器及其驱动方法
TWI425491B (zh) * 2010-06-09 2014-02-01 Innolux Corp 液晶顯示器及其驅動方法
US9747859B2 (en) 2012-07-05 2017-08-29 Lg Display Co., Ltd. Liquid crystal display using a gate sharing structure
CN103529610A (zh) * 2012-07-05 2014-01-22 乐金显示有限公司 液晶显示装置
CN103529610B (zh) * 2012-07-05 2016-09-14 乐金显示有限公司 液晶显示装置
CN103698929A (zh) * 2012-09-27 2014-04-02 Nlt科技股份有限公司 液晶显示元件、图像显示装置、驱动图像显示装置的方法和便携式设备
CN103698929B (zh) * 2012-09-27 2020-01-10 天马微电子股份有限公司 液晶显示元件、图像显示装置、驱动图像显示装置的方法和便携式设备
CN105093716A (zh) * 2014-05-13 2015-11-25 株式会社日本显示器 显示装置以及电子设备
CN105093716B (zh) * 2014-05-13 2018-03-27 株式会社日本显示器 显示装置以及电子设备
US9892700B2 (en) 2014-06-30 2018-02-13 Shanghai Tianma Micro-electronics Co., Ltd. Thin-film transistor array substrate and method for driving the same and display device
CN107272284B (zh) * 2016-03-31 2021-12-21 三星显示有限公司 包括柔性显示面板的显示装置
CN107272284A (zh) * 2016-03-31 2017-10-20 三星显示有限公司 包括柔性显示面板的显示装置
WO2017206242A1 (zh) * 2016-05-30 2017-12-07 深圳市华星光电技术有限公司 显示面板的驱动方法
CN105845066A (zh) * 2016-05-30 2016-08-10 深圳市华星光电技术有限公司 显示面板的驱动方法
CN110392930A (zh) * 2017-03-03 2019-10-29 夏普株式会社 Tft基板和具备tft基板的扫描天线
CN110392930B (zh) * 2017-03-03 2023-06-30 夏普株式会社 Tft基板和具备tft基板的扫描天线
WO2018201582A1 (zh) * 2017-05-05 2018-11-08 惠科股份有限公司 显示面板的驱动方法、驱动装置及显示装置
WO2019037227A1 (zh) * 2017-08-21 2019-02-28 深圳市华星光电半导体显示技术有限公司 一种显示面板的驱动方法
US10706795B2 (en) 2017-08-21 2020-07-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel driving method
CN107315269A (zh) * 2017-08-21 2017-11-03 深圳市华星光电半导体显示技术有限公司 一种显示面板、其驱动方法及显示装置
CN109064965A (zh) * 2018-09-27 2018-12-21 上海天马微电子有限公司 显示装置及其驱动方法
CN113196743A (zh) * 2018-12-21 2021-07-30 特里希尔公司 具有快速重组的像素矩阵
CN113196743B (zh) * 2018-12-21 2024-01-30 特里希尔公司 具有快速重组的像素矩阵
CN109637428B (zh) * 2019-02-18 2022-10-14 上海中航光电子有限公司 显示面板的驱动方法和显示装置
CN109637428A (zh) * 2019-02-18 2019-04-16 上海中航光电子有限公司 显示面板的驱动方法和显示装置
CN116453478A (zh) * 2023-06-16 2023-07-18 惠科股份有限公司 显示模组及显示装置
CN116453478B (zh) * 2023-06-16 2023-10-20 惠科股份有限公司 显示模组及显示装置

Also Published As

Publication number Publication date
JP2012118549A (ja) 2012-06-21
JPWO2008139693A1 (ja) 2010-07-29
US9196206B2 (en) 2015-11-24
EP2149874A1 (en) 2010-02-03
EP2149874A4 (en) 2011-11-30
US20170061912A1 (en) 2017-03-02
US20100097366A1 (en) 2010-04-22
JP4943505B2 (ja) 2012-05-30
WO2008139693A1 (ja) 2008-11-20
CN101669162B (zh) 2012-07-25

Similar Documents

Publication Publication Date Title
CN101669162B (zh) 液晶显示装置
CN101669163B (zh) 液晶显示装置
CN101960371B (zh) 有源矩阵基板、液晶面板、液晶显示装置、液晶显示单元、以及电视接收机
CN101681606B (zh) 液晶显示装置、液晶显示装置的驱动方法、以及电视接收机
US7791577B2 (en) Liquid crystal display device and method for driving the same
US8633884B2 (en) Liquid crystal display having data lines disposed in pairs at both sides of the pixels
CN101636690B (zh) 液晶显示装置
KR101253273B1 (ko) 표시 장치 및 그 구동 방법
CN101535883B (zh) 液晶显示装置
US20060061534A1 (en) Liquid crystal display
CN106681040B (zh) 显示面板的驱动方法和驱动装置
CN101523474B (zh) 显示装置
US20090002585A1 (en) Liquid Crystal Display Device
JP5064515B2 (ja) 液晶表示装置、テレビジョン受像機
CN102428404A (zh) 液晶面板
CN101506866B (zh) 液晶显示装置
US20130135360A1 (en) Display device and driving method thereof
US10770012B2 (en) Display panel and display device
CN110806668B (zh) 显示面板、显示面板的驱动方法及显示装置
EP1868179A2 (en) Signal processing device, liquid crystal display having the same and method of manufactuirng the same
CN101174043B (zh) 液晶显示装置
JP2017142311A (ja) 液晶表示パネルおよび液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120725

Termination date: 20210422

CF01 Termination of patent right due to non-payment of annual fee