CN116453478B - 显示模组及显示装置 - Google Patents

Abstract

本申请提供一种显示模组及显示装置。该显示模组包括像素单元、驱动晶体管、扫描线和数据线；像素单元包括像素电极、公共电极和微囊结构，像素电极和公共电极相对设置，微囊结构设置于像素电极与公共电极之间；驱动晶体管包括控制端、第一端和第二端，第二端与像素电极电连接，扫描线与控制端电连接，数据线与第一端电连接；其中，像素单元包括相邻的第一像素单元和第二像素单元；在每个显示周期内，第一像素单元用于在第一阶段接收数据线推送的一帧数据信号，第二像素单元用于在第二阶段接收数据线推送的下一帧数据信号，且第一阶段在第二阶段之前。该显示模组可有效提高刷新率，改善画面“卡顿”感。

Description

显示模组及显示装置

技术领域

本申请涉及显示技术领域，特别是涉及一种显示模组及显示装置。

背景技术

随着显示行业的发展，越来越多的人对显示面板的显示效果提出了更高的需求。其中，电子墨水（E-Ink）显示面板因其独特的反光显示模式，逐渐进入了大众视野，其在显示市场的规模越来越大。

通常，电子墨水显示面板通过电子墨水中的不同颜色的带电粒子在上下基板之间形成的电场中做电泳运动而显示图像。然而，这种电泳显示方式使得电子墨水的响应时间较长，约500毫秒左右，远不及液晶显示面板；由于响应速度慢，因此存在面板刷新率较低，导致用户在使用时可以明显感觉到“卡顿”。

发明内容

本申请提供一种显示模组及显示装置，旨在解决现有技术中显示装置存在刷新率低导致画面卡顿的问题。

为了解决上述技术问题，本申请提供的第一个技术方案为：提供一种显示模组。所述显示模组包括：

像素单元，包括像素电极、公共电极和微囊结构，所述像素电极和所述公共电极相对设置，所述微囊结构设置于所述像素电极与所述公共电极之间，所述微囊结构包括带电粒子；

驱动晶体管，包括控制端、第一端和第二端，所述第二端与所述像素电极电连接，用于驱动所述像素单元；

扫描线，与所述控制端电连接，用于向所述像素单元提供扫描信号；

数据线，与所述第一端电连接，用于向所述像素电极提供数据信号；

其中，所述像素单元包括相邻的第一像素单元和第二像素单元；

在每个显示周期内，所述第一像素单元用于在第一阶段接收所述数据线推送的一帧所述数据信号，所述第二像素单元用于在第二阶段接收所述数据线推送的下一帧所述数据信号，且所述第一阶段在所述第二阶段之前。

其中，所述像素电极包括相邻的第一像素电极和第二像素电极，所述第一像素电极与所述公共电极以及所述微囊结构形成所述第一像素单元，所述第二像素电极与同一所述公共电极以及所述微囊结构形成所述第二像素单元；

所述驱动晶体管包括第一晶体管和第二晶体管，所述第一晶体管的所述第二端与所述第一像素电极电连接，所述第二晶体管的所述第二端与所述第二像素电极电连接。

其中，所述第一晶体管的所述第一端和所述第二晶体管的所述第一端分别与同一条所述数据线电连接；

所述扫描线包括第一扫描线和第二扫描线，所述第一扫描线与所述第一晶体管的所述控制端电连接，所述第二扫描线与所第二晶体管的所述控制端电连接；

在每个所述显示周期内，所述第一扫描线用于在所述第一阶段向所述第一晶体管推送所述扫描信号，所述第二扫描线用于在所述第二阶段向所述第二晶体管推送所述扫描信号，以使所述第一像素单元在所述第一阶段接收所述数据线推送的一帧所述数据信号，所述第二像素单元在所述第二阶段接收所述数据线推送的下一帧所述数据信号。

其中，所述第一晶体管的所述控制端和所述第二晶体管的所述控制端分别与同一条所述扫描线电连接；

所述数据线包括第一数据线和第二数据线，所述第一数据线与所述第一晶体管的所述第一端电连接，所述第二数据线与所第二晶体管的所述第一端电连接；

在每个所述显示周期内，在所述第一阶段，所述扫描线用于向所述第一晶体管推送所述扫描信号，所述第一数据线用于通过所述第一晶体管向所述第一像素单元推送一帧所述数据信号；在所述第二阶段，所述扫描线用于向所述第二晶体管推送所述扫描信号，所述第二数据线用于通过所述第二晶体管向所述第二像素单元推送下一帧所述数据信号。

其中，所述扫描线包括第一扫描线和第二扫描线，所述第一扫描线与所述第一晶体管的所述控制端电连接，所述第二扫描线与所第二晶体管的所述控制端电连接；

所述数据线包括第一数据线和第二数据线，所述第一数据线与所述第一晶体管的所述第一端电连接，所述第二数据线与所第二晶体管的所述第一端电连接；

在每个所述显示周期内，在所述第一阶段，所述第一扫描线用于向所述第一晶体管推送所述扫描信号，所述第一数据线用于通过所述第一晶体管向所述第一像素单元推送一帧所述数据信号；在所述第二阶段，所述第二扫描线用于向所述第二晶体管推送所述扫描信号，所述第二数据线用于通过所述第二晶体管向所述第二像素单元推送下一帧所述数据信号。

其中，所述公共电极包括相邻的第一公共电极和第二公共电极，所述像素电极与所述第一公共电极以及所述微囊结构形成所述第一像素单元，同一所述像素电极与所述第二公共电极以及所述微囊结构形成所述第二像素单元；

在每个所述显示周期内，所述扫描线在所述第一阶段和所述第二阶段向所述驱动晶体管推送所述扫描信号；在第一阶段，所述数据线通过所述第一端向所述像素电极推送一帧所述数据信号，所述第一公共电极用于推送第一公共电压信号，以使所述第一像素单元接收一帧所述数据信号；在第二阶段，所述数据线通过所述第一端向所述像素电极推送下一帧所述数据信号，所述第二公共电极用于推送第二公共电压信号，以使所述第二像素单元接收下一帧所述数据信号。

其中，所述像素电极包括相邻的第一像素电极和第二像素电极，所述公共电极包括相邻的第一公共电极和第二公共电极；所述第一像素电极与所述第一公共电极相对设置，且与所述微囊结构形成所述第一像素单元；所述第二像素电极与所述第二公共电极相对设置，且与所述微囊结构形成所述第二像素单元；

所述驱动晶体管包括第一晶体管和第二晶体管，所述第一晶体管的所述第二端与所述第一像素电极电连接，所述第二晶体管的所述第二端与所述第二像素电极电连接。

其中，所述第一晶体管的所述控制端和所述第二晶体管的所述控制端分别与同一条所述扫描线电连接；

所述数据线包括第一数据线和第二数据线，所述第一数据线与所述第一晶体管的所述第一端电连接，所述第二数据线与所第二晶体管的所述第一端电连接；

在每个所述显示周期内，所述扫描线用于在所述第一阶段和所述第二阶段向所述驱动晶体管推送所述扫描信号；在所述第一阶段，所述第一数据线用于通过所述第一晶体管向所述第一像素电极推送一帧所述数据信号，所述第一公共电极用于推送第一公共电压信号，以使所述第一像素单元接收一帧所述数据信号；在所述第二阶段，所述第二数据线用于通过所述第二晶体管向所述第二像素电极推送下一帧所述数据信号，所述第二公共电极用于推送第二公共电压信号，以使所述第二像素单元接收下一帧所述数据信号。

其中，所述第一晶体管的所述第一端和所述第二晶体管的所述第一端分别与同一条所述数据线电连接；

所述扫描线包括第一扫描线和第二扫描线，所述第一扫描线与所述第一晶体管的所述控制端电连接，所述第二扫描线与所第二晶体管的所述控制端电连接；

在每个所述显示周期内，在第一阶段，所述第一扫描线用于向所述第一晶体管推送所述扫描信号，所述数据线用于通过所述第一晶体管向所述第一像素电极推送一帧所述数据信号，所述第一公共电极同于推送第一公共电压信号，以使所述第一像素单元接收一帧所述数据信号；在第二阶段，所述第二扫描线用于通过所述第二晶体管向所述第二像素电极推送下一帧所述数据信号，所述第二公共电极用于推送所第二公共电压信号，以使所述第二像素单元接收下一帧所述数据信号。

为了解决上述技术问题，本申请提供的第二个技术方案为：提供一种显示装置。所述显示装置包括：

显示模组，用于显示图像，所述显示模组为如上述技术方案所涉及的显示模组；

控制模块，与所述显示模组电连接，用于向所述显示模组提供控制信号，以在每个显示周期内，使所述显示模组在第一阶段显示一帧图像，在第二阶段显示下一帧图像。

本申请的有益效果：区别于现有技术，本申请提供了一种显示模组及显示装置，该显示模组包括多个像素单元，每个像素单元包括相邻的第一像素单元和第二像素单元，以用于显示图像；并通过在每个显示周期内，使第一像素单元在第一阶段接收数据线推送的一帧数据信号，以显示一帧画面，使第二像素单元在第二阶段接收数据线推送的下一帧数据信号，以显示下一帧画面，使得该显示模组可在一个显示周期内显示两帧画面，可使该显示模组的刷新率提高一倍，从而克服显示模组响应速度较慢导致的刷新率较低的问题，有效提高了该显示模组的刷新率，改善画面的“卡顿”感。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出任何创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1是现有技术一实施例提供的显示模组的驱动基板的结构示意图；

图2a是图1实施例提供的像素单元在不施加电场时的结构示意图；

图2b是图1实施例提供的像素单元在显示黑色时的结构示意图；

图2c是图1实施例提供的像素单元在显示白色时的结构示意图；

图3是本申请第一实施例提供的显示模组的结构示意图；

图4是本申请第一实施例提供的一驱动基板的结构示意图；

图5是本申请第一实施例提供的另一驱动基板的结构示意图；

图6是本申请第一实施例提供的显示模组的驱动信号时序图；

图7是本申请第二实施例提供的显示模组的结构示意图；

图8是本申请第二实施例提供的一驱动基板的结构示意图；

图9是本申请第二实施例提供的另一驱动基板的结构示意图；

图10是本申请第二实施例提供的显示模组的驱动信号时序图；

图11是本申请第三实施例提供的显示模组的结构示意图；

图12是本申请第三实施例提供的一驱动基板的结构示意图；

图13是本申请第三实施例提供的显示模组的驱动信号时序图；

图14是本申请第四实施例提供的一显示模组的平面结构示意图；

图15是本申请第四实施例提供的另一显示模组的平面结构示意图；

图16是本申请第四实施例提供的显示模组的驱动信号时序图；

图17是本申请第五实施例提供的显示模组的平面结构示意图；

图18是本申请第五实施例提供的显示模组的驱动信号时序图；

图19是本申请第六实施例提供的显示模组的平面结构示意图；

图20是本申请第六实施例提供的显示模组的驱动信号时序图；

图21是本申请一实施例提供的显示装置的结构示意图。

附图标记：

100a、100-显示模组；10a、10-驱动基板；11a、11-衬底；12a、12-驱动电路层；13a、13-像素电极；131-第一像素电极；132-第二像素电极；14a、14-驱动晶体管；141a、141-控制端；142a、142-第一端；143a、143-第二端；144-第一晶体管；145-第二晶体管；15a、15-扫描线；151-第一扫描线；152-第二扫描线；16a、16-数据线；161-第一数据线；162-第二数据线；20a、20-对设基板；21a、21-基板；22a、22-公共电极；221-第一公共电极；222-第二公共电极；30a、30-微囊结构；31a、31-正电粒子；32a、32-负电粒子；40a、40-像素单元；41-第一像素单元；42-第二像素单元；200-控制模块；T-显示周期；T1-第一阶段；T2-第二阶段，X-第一方向，Y-第二方向。

具体实施方式

下面结合说明书附图，对本申请实施例的方案进行详细说明。

以下描述中，为了说明而不是为了限定，提出了诸如特定***结构、接口、技术之类的具体细节，以便透彻理解本申请。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、***、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

请参阅图1和图2a，图1是现有技术一实施例提供的显示模组的驱动基板的结构示意图，图2a是图1实施例提供的像素单元在不施加电场时的结构示意图。在现有技术中，电泳显示模组100a包括相对设置的驱动基板10a和对设基板20a以及设置于二者之间的微囊结构30a；其中，驱动基板10a包括衬底11a、驱动电路层12a和电极层，电极层包括多个呈阵列分布的像素电极13a；对设基板20a包括多个公共电极22a，其中，相对设置的像素电极13a和公共电极22a与设置于二者之间的微囊结构30a形成像素单元40a。具体地，驱动电路层12a包括多条沿第一方向X延伸的扫描线15、多条沿第二方向Y延伸的数据线16a以及多个驱动晶体管14a，驱动晶体管14a与像素单元40a一一对应，每条扫描线15与对应行的驱动晶体管14a的控制端141a电连接，每条数据线16a与对应列的驱动晶体管14a的第一端142a电连接，驱动晶体管14a的第二端143a与对应的像素电极13a电连接。其中，第一方向X与第二方向Y相交，本申请实施例中以第一方向X与第二方向Y垂直为例进行说明。

如图2a所示，设置于像素电极13a与公共电极22a之间的微囊结构30a包括白色的正电粒子31a和黑色的负电粒子32a；当像素电极13a和公共电极22a不施加电位时，正电粒子31a和负电粒子32a随机分布于微囊结构30a中，不显示图像。

请参阅图2b，图2b是图1实施例提供的像素单元在显示黑色时的结构示意图。当像素电极13a施加负电位，公共电极22a施加正电位时，即公共电极22a的电位高于像素电极13a的电位，形成从公共电极22a到像素电极13a方向的电场时，正电粒子31a以“电泳”方式向像素电极13a移动，负电粒子32a向公共电极22a移动，此时像素单元40a显示黑色。

请参阅图2c，图2c是图1实施例提供的像素单元在显示白色时的结构示意图。当像素电极13a施加正电位，公共电极22a施加负电位时，即像素电极13a的电位高于公共电极22a的电位，形成从像素电极13a到公共电极22a方向的电场时，负电粒子32a以“电泳”方式相像素电极13a移动，正电粒子31a向公共电极22a移动，此时像素单元40a显示白色。

在上述显示模式中，正电粒子31a和负电粒子32a是以“电泳”方式移动的，因此其响应速度通常在500ms以上，使得显示模组100a的刷新率小于10Hz，动态显示效果较差，容易出现画面“卡顿”感。

本申请实施例提供的显示模组100（见图3），通过使每个像素单元40包括相邻的第一像素单元41和第二像素单元42，以用于显示图像；并在每个显示周期T内，使第一像素单元41在第一阶段T1接收数据线16推送的一帧数据信号，以显示一帧画面，使第二像素单元42在第二阶段T2接收数据线16推送的下一帧数据信号，以显示下一帧画面，使得该显示模组100可在一个显示周期T内显示两帧画面，可使该显示模组100的刷新率提高一倍，从而克服上述显示模组100a响应速度较慢导致的刷新率较低的问题，有效提高了显示模组100a的刷新率，改善画面的“卡顿”感。

下面结合附图和实施例对本申请进行详细地说明。

请参阅图3-5，图3是本申请第一实施例提供的显示模组的结构示意图，图4是本申请第一实施例提供的一驱动基板的结构示意图，图5是本申请第一实施例提供的另一驱动基板的结构示意图。在本实施例中，提供一种显示模组100，该显示模组100包括像素单元40、驱动晶体管14、扫描线15和数据线16。其中，多个像素单元40呈阵列排布，每个像素单元40包括像素电极13、公共电极22和微囊结构30，像素电极13与公共电极22相对设置，微囊结构30设置于像素电极13与公共电极22之间。具体地，微囊结构30包括电泳介质和悬浮于电泳介质中的正电粒子31和负电粒子32，正电粒子31和负电粒子32为不同颜色的带电粒子，其具体颜色可根据实际使用需要进行设置，对此不作具体限制，在本申请实施例中，以正电粒子31和负电粒子32分别为白色粒子和黑色粒子为例进行说明。

其中，驱动晶体管14包括控制端141、第一端142和第二端143，第二端143与像素电极13电连接，用于驱动像素电极13，以使像素电极13与公共电极22之间形成对应的电场，从而使带电粒子有规律地移动。其中，扫描线15与驱动晶体管14的控制端141电连接，以使扫描线15通过驱动晶体管14向像素单元40提供扫描信号；数据线16与驱动晶体管14的第一端142电连接，以使数据线16通过驱动集体管向像素单元40提供数据信号，使得像素单元40显示相应颜色。具体地，控制端141为驱动晶体管14的栅极，第一端142为驱动晶体管14的源极，第二端143为驱动晶体管14的漏极，驱动晶体管14具体可为薄膜晶体管TFT，具体类型可根据实际需要选择，对此不做具体限制。

在本实施例中，像素单元40包括第一像素单元41和第二像素单元42，显示模组100显示图像时，在每个显示周期T内，第一像素单元41用于在第一阶段T1显示一帧画面，第二像素单元42用于在第二阶段T2显示下一帧画面，使得该显示模组100可在一个显示周期T内显示两帧画面，可使该显示模组100的刷新率提高一倍，从而克服显示模组100a响应速度较慢导致的刷新率较低的问题，有效提高了该显示模组100的刷新率，改善画面的“卡顿”感。

具体地，在每个像素单元40中，像素电极13包括相邻的第一像素电极131和第二像素电极132，第一像素电极131与公共电极22以及微囊结构30形成第一像素单元41，第二像素电极132与同一公共电极22以及微囊结构30形成第二像素单元42。驱动晶体管14包括第一晶体管144和第二晶体管145，第一晶体管144的第二端143与第一像素电极131电连接，第二晶体管145的第二端143与第二像素电极132电连接。具体地，数据线16设置于第一像素单元41与第二像素单元42之间，以缩短数据线16与第一像素单元41和/或第二像素单元42之间的走线长度，有利于走线布局；第一晶体管144的第一端142和第二晶体管145的第一端142分别与该数据线16电连接，以使数据线16分别向第一像素单元41和第二像素单元42提供数据信号。

具体地，扫描线15包括第一扫描线151和第二扫描线152，第一扫描线151与第一晶体管144的控制端141电连接，以用于控制第一像素单元41在何时能够接收数据信号；第二扫描线152与第二晶体管145的控制端141电连接，以用于控制第二像素单元42何时能够接收数据信号。具体地，如图4和图5所示，第一扫描线151和第二扫描线152可设置于像素单元40的同一侧，或分别设置于像素单元40的相对两侧，具体可根据实际需求进行设置，对此不作具体限定。

请参阅图6，图6是本申请第一实施例提供的显示模组的驱动信号时序图。在本实施例中，提供一种显示模组的驱动方法，以像素单元40为三行三列为例进行说明，在每个显示周期T内，在第一阶段T1，每条第一扫描线151逐行推送一帧扫描信号Gout1-1、Gout2-1、Gout3-1，以使第一晶体管144逐行开启，同时，每条数据线16在对应的第一阶段T1时期内逐列推送一帧数据信号Data1-1、Data2-1、Data3-1至第一像素单元41，以使第一像素单元41显示一帧图像；在第一扫描线151推送一段时间t后，进入第二阶段T2，每条第二扫描线152逐行推送下一帧扫描信号Gout1-2、Gout2-2、Gout3-2，以使第二晶体管145逐行开启，同时，每条数据线16在对应的第二阶段T2时期内逐列推送下一帧数据信号Data1-2、Data2-2、Data3-3至第二像素单元42，以使第二像素单元42显示下一帧图像。

通过上述驱动方式，使得该显示模组100可在一个显示周期T内推送两帧图像信号，相比于常规的电泳显示模组100a的刷新率f，该显示模组100的结构可将图像刷新率提高至常规刷新率f的两倍，大大提高了图像刷新率，从而有效改善显示模组100a出现的图像“卡顿”感。在本实施例中，每个显示周期T中，第一阶段T1与第二阶段T2之间的时间差t具体可根据实际需要进行设置。

请参阅图7-9，图7是本申请第二实施例提供的显示模组的结构示意图，图8是本申请第二实施例提供的一驱动基板的结构示意图，图9是本申请第二实施例提供的另一驱动基板的结构示意图。与第一实施例不同的是，在本实施例中，同一行像素单元40中，第一晶体管144的控制端141和第二晶体管145的控制端141分别与对应的同一条扫描线15电连接，以用于控制该行像素单元40何时能够接收数据信号，即，一行像素单元40通过一条扫描线15驱动；具体地，数据线16包括第一数据线161和第二数据线162，第一数据线161与第一晶体管144的第一端142电连接，以用于向第一像素单元41提供数据信号，第二数据线162与所第二晶体管145的第一端142电连接，以用于向第二像素单元42提供数据信号。具体地，如图8和图9所示，在本实施例中，每个像素单元40中，第一数据线161和第二数据线162可设置于像素单元40的相对两侧，或者设置于第一像素单元41和第二像素单元42之间；当然，第一数据线161也可设置于第一像素单元41的外侧，第二扫描线152可设置于第一像素单元41与第二像素单元42之间；或者，第一数据线161设置于第一像素单元41与第二像素单元42之间，第二数据线162设置于第二像素单元42的外侧；具体可根据实际需要进行设置，对此不做具体限制。

具体地，在每个显示周期T内，在第一阶段T1，扫描线15用于向第一晶体管144推送扫描信号，第一数据线161用于通过第一晶体管144向第一像素单元41推送一帧数据信号；在第二阶段T2，扫描线15用于向第二晶体管145推送扫描信号，第二数据线162用于通过第二晶体管145向第二像素单元42推送下一帧数据信号。

请参阅图10，图10是本申请第二实施例提供的显示模组的驱动信号时序图。具体地，仍然以像素单元40为三行三列为例进行说明，在每个显示周期T内，在第一阶段T1，每条扫描线15逐行推送一帧扫描信号Gout1-1、Gout2-1、Gout3-1，以使驱动晶体管14逐行开启，同时，在该阶段时期内，第一数据线161向第一像素单元41逐列推送一帧数据信号Data1-1、Data2-1、Data3-1，以使第一像素单元41显示该帧图像；在每一条第一数据线161推送一段时间t1后，第二数据线162向第二像素单元42预先推送下一帧数据信号Data1-2、Data2-2、Data3-2，此时，由于扫描线15还未推送下一帧扫描信号，因此第二像素单元42不显示下一帧图像；在第二数据线162推送一段时间t2后，进入第二阶段T2，扫描线15逐行推送下一帧扫描信号，第二像素单元42接收第二数据线162推动的下一帧数据信号Data1-2、Data2-2、Data3-2，以使第二像素单元42显示下一帧图像。

通过上述驱动方式，使得该显示模组100可在一个显示周期T内，可推送两帧图像信号，相比于常规的电泳显示模组100a的刷新率f，该显示模组100的结构可将图像刷新率提高至常规刷新率f的两倍，大大提高了图像刷新率，从而有效改善显示模组100a出现的图像“卡顿”感。在本实施例中，每个显示周期T中，第一阶段T1与第二阶段T2之间的时间差（t1+t2）具体可根据实际需要进行设置。

请参阅图11-12，图11是本申请第三实施例提供的显示模组的结构示意图，图12是本申请第三实施例提供的一驱动基板的结构示意图。与第一实施例和第二实施例不同的是，在本实施例中，扫描线15包括第一扫描线151和第二扫描线152，第一扫描线151与第一晶体管144的控制端141电连接，第二扫描线152与所第二晶体管145的控制端141电连接；数据线16包括第一数据线161和第二数据线162，第一数据线161与第一晶体管144的第一端142电连接，第二数据线162与所第二晶体管145的第一端142电连接。其中，第一扫描线151和第二扫描线152的具体设置方式与上述第一实施例中所涉及的第一扫描线151和第二扫描线152的具体设置方式相同或相似，且可实现相同的技术效果；第一数据线161和第二数据线162的具体设置方式与上述第二实施例中所涉及的第一数据线161和第二数据线162的具体设置方式相同或相似，且可实现相同的技术效果，具体可参考上文介绍，此处不再赘述。

具体地，在每个显示周期T内，在第一阶段T1，第一扫描线151用于向第一晶体管144推送扫描信号，第一数据线161用于通过第一晶体管144向第一像素单元41推送一帧数据信号；在第二阶段T2，第二扫描线152用于向第二晶体管145推送扫描信号，第二数据线162用于通过第二晶体管145向第二像素单元42推送下一帧数据信号。

请参阅图13，图13是本申请第三实施例提供的显示模组的驱动信号时序图。具体地，仍然以像素单元40为三行三列为例进行说明，在每个显示周期T内，在第一阶段T1，第一扫描线151逐行推送一帧扫描信号Gout1-1、Gout2-1、Gout3-1，以使第一晶体管144逐行开启，同时在该阶段时期内，第一数据线161向第一像素单元41逐列推送一帧数据信号Data1-1、Data2-1、Data3-1，以使第一像素单元41显示一帧图像；在第一扫描线151推送一段时间t后，进入第二阶段T2，第二扫描线152逐行推送下一帧扫描信号Gout1-2、Gout2-2、Gout3-2，以使第二晶体管145逐行开启，在该阶段时期内，第二二数据线16向第二像素单元42逐列推送下一帧数据信号Data1-2、Data2-2、Data3-2，以使第二像素单元42显示下一帧图像。

通过上述驱动方式，使得该显示模组100在一个显示周期T内，可推送两帧图像信号，相比于常规的电泳显示模组100a的刷新率f，该显示模组100的结构可将图像刷新率提高至常规刷新率f的两倍，大大提高了图像刷新率，从而有效改善显示模组100a出现的图像“卡顿”感。在本实施例中，每个显示周期T中，第一阶段T1与第二阶段T2之间的时间差t具体可根据实际需要进行设置。

请参阅图14-15，图14是本申请第四实施例提供的一显示模组的平面结构示意图，图15是本申请第四实施例提供的另一显示模组的平面结构示意图。在本实施例中，公共电极22包括相邻的第一公共电极221和第二公共电极222，第一公共电极221与第二公共电极222可沿平行于扫描线15的方向设置，或者也可沿平行于数据线16的方向设置，具体可根据实际需要进行设置。其中，像素电极13与第一公共电极221和微囊结构30形成第一像素单元41，同一像素电极13与第二公共电极222和微囊结构30形成第二像素单元42。即，在该像素单元40中，第一像素单元41和第二像素单元42共用像素电极13，与第一公共电极221相对的部分像素电极13和第一公共电极221以及二者之间的微囊结构30形成第一像素单元41，与第二公共电极222相对的部分像素电极13和第二公共电极222以及二者之间的微囊结构30形成第二像素单元42。

具体地，在每个显示周期T内，扫描线15在第一阶段T1和第二阶段T2向驱动晶体管14推送扫描信号；在第一阶段T1，数据线16通过第一端142向像素电极13推送一帧数据信号，第一公共电极221用于推送第一公共电压信号Com1，以使第一像素单元41接收一帧数据信号；在第二阶段T2，数据线16通过第一端142向像素电极13推送下一帧数据信号，第二公共电极222用于推送第二公共电压信号Com2，以使第二像素单元42接收下一帧数据信号。

请参阅图16，图16是本申请第四实施例提供的显示模组的驱动信号时序图。具体地，仍然以像素单元40为三行三列为例进行说明，在每个显示周期T内，扫描线15逐行推送一帧扫描信号Gout1、Gout2、Gout3，同时，第一公共电极221推送一帧公共电压信号Com1，在Com1信号推送一段时间t1后，数据线16逐列向像素电极13逐列推送一帧数据信号Data1-1、Data2-1、Data3-1，以使第一像素单元41中形成相应的电场，即数据线16逐列向第一像素单元41推送一帧数据信号Data1-1、Data2-1、Data3-1，以使第一像素单元41显示一帧图像；在数据线16推送该帧数据信号一段时间t2后，第二公共电极222推送一帧公共电压信号Com2，此时数据线16还未推送下一帧数据信号，因此第二像素单元42中还未形成相应电场，不显示下一帧图像；在公共电压信号Com2推送一段时间后t3后，进入第二阶段T2，数据线16向像素电极13逐列推送下一帧数据信号Data1-2、Data2-2、Data3-2，以使第二像素单元42中形成相应的电场，即数据线16逐列向第二像素单元42推送下一帧数据信号Data1-2、Data2-2、Data3-2，以使第二像素单元42显示下一帧图像。

通过上述驱动方式，使得该显示模组100在一个显示周期T内，可推送两帧图像信号，相比于常规的电泳显示模组100a的刷新率f，该显示模组100的结构可将图像刷新率提高至常规刷新率f的两倍，大大提高了图像刷新率，从而有效改善显示模组100a出现的图像“卡顿”感。在本实施例中，每个显示周期T中，第一阶段T1与第二阶段T2之间的时间差（t1+t2+t3）具体可根据实际需要进行设置。

请参阅图17，图17是本申请第五实施例提供的显示模组的平面结构示意图。在本实施例中，像素电极13包括相邻的第一像素电极131和第二像素电极132，公共电极22包括相邻的第一公共电极221和第二公共电极222；第一像素电极131与第一公共电极221相对设置，且与微囊结构30形成第一像素单元41；第二像素电极132与第二公共电极222相对设置，且与微囊结构30形成第二像素单元42；驱动晶体管14包括第一晶体管144和第二晶体管145，第一晶体管144的第二端143与第一像素电极131电连接，第二晶体管145的第二端143与第二像素电极132电连接。第一晶体管144的控制端141和第二晶体管145的控制端141分别与同一条扫描线15电连接；数据线16包括第一数据线161和第二数据线162，第一数据线161与第一晶体管144的第一端142电连接，第二数据线162与所第二晶体管145的第一端142电连接。具体地，第一数据线161和第二数据线162的设置方式可与上文第二实施例中所涉及的第一数据线161和第二数据线162的具体设置方式相同或相似，且可实现相同的技术效果；第一公共电极221和第二公共电极222的设置方式可与上文第四实施例中所涉及的第一公共电极221和第二公共电极222的设置方式相同或相似，且可实现相同的技术效果；以上具体可参考上文具体介绍，此处不再赘述。

具体地，在每个显示周期T内，扫描线15用于在第一阶段T1和第二阶段T2向驱动晶体管14推送扫描信号；在第一阶段T1，第一数据线161用于通过第一晶体管144向第一像素电极131推送一帧数据信号，第一公共电极221用于推送第一公共电压信号，以使第一像素单元41接收一帧数据信号；在第二阶段T2，第二数据线162用于通过第二晶体管145向第二像素电极132推送下一帧数据信号，第二公共电极222用于推送第二公共电压信号，以使第二像素单元42接收下一帧数据信号。

请参阅图18，图18是本申请第五实施例提供的显示模组的驱动信号时序图。具体地，仍然以像素单元40为三行三列为例进行说明，在每个显示周期T内，扫描线15逐行推送Gout1、Gout2、Gout3，以使驱动晶体管14逐行开启，在第一阶段T1内，第一公共电极221推送第一公共电压信号Com1，同时，第一数据线161逐列向第一像素单元41推送一帧数据信号Data1-1、Data2-1、Data3-1，以使第一像素单元41显示一帧图像；在第一数据线161推送该帧数据信号一段时间t后，进入第二阶段T2，第二公共电极222推送第二公共电压信号Com2,同时，第二数据线162向第二像素单元42推送下一帧数据信号Data1-2、Data2-2、Data3-2，以使第二像素单元42显示下一帧图像。

通过上述驱动方式，使得该显示模组100在一个显示周期T内，可推送两帧图像信号，相比于常规的电泳显示模组100a的刷新率f，该显示模组100的结构可将图像刷新率提高至常规刷新率f的两倍，大大提高了图像刷新率，从而有效改善显示模组100a出现的图像“卡顿”感。在本实施例中，每个显示周期T中，第一阶段T1与第二阶段T2之间的时间差t具体可根据实际需要进行设置。

请参阅图19，图19是本申请第六实施例提供的显示模组的平面结构示意图。与第五实施例不同的是，在本实施例中，第一晶体管144的第一端142和第二晶体管145的第一端142分别与同一条数据线16电连接；扫描线15包括第一扫描线151和第二扫描线152，第一扫描线151与第一晶体管144的控制端141电连接，第二扫描线152与所第二晶体管145的控制端141电连接。即，在本实施例中，第一像素单元41和第二像素单元42分别与同一条数据线16电连接，第一像素单元41和第二像素单元42分别与第一扫描线151和第二扫描线152电连接。其中，第一扫描线151和第二扫描线152的设置方式可与上文第一实施例中所涉及的第一扫描线151和第二扫描线152的具体设置方式相同或相似，且可实现相同的技术效果；第一公共电极221和第二公共电极222的设置方式可与上文第四实施例中所涉及的第一公共电极221和第二公共电极222的设置方式相同或相似，且可实现相同的技术效果；以上具体可参考上文具体介绍，此处不再赘述。

具体地，在每个显示周期T内，在第一阶段T1，第一扫描线151用于向第一晶体管144推送扫描信号，数据线16用于通过第一晶体管144向第一像素电极131推送一帧数据信号，第一公共电极221同于推送第一公共电压信号，以使第一像素单元41接收一帧数据信号；在第二阶段T2，第二扫描线152用于通过第二晶体管145向第二像素电极132推送下一帧数据信号，第二公共电极222用于推送所第二公共电压信号，以使第二像素单元42接收下一帧数据信号。

请参阅图20，图20是本申请第六实施例提供的显示模组的驱动信号时序图。具体地，仍然以像素单元40为三行三列为例进行说明，在每个显示周期T内，在第一阶段T1，第一扫描线151逐行推送一帧扫描信号Gout1-1、Gout2-1、Gout3-1，以使第一晶体管144逐行开启，同时在该阶段时期内，第一公共电极221推送第一公共电压信号Com1，数据线16向第一像素单元41推送一帧数据信号Data1-1、Data2-1、Data3-1，以使第一像素单元41显示一帧图像；在第一扫描线151推送一段时间t后，进入第二阶段T2，第二扫描线152逐行推送下一帧扫描信号Gout1-2、Gout2-2、Gout3-2，以使第二晶体管145逐行开启，同时在该阶段时期内，第二公共电极222推送第二公共电压信号Com2，第二数据线162向第二像素单元42逐列推送下一帧数据信号Data1-2、Data2-2、Data3-3，以使第二像素单元42显示下一帧图像。

通过上述驱动方式，使得该显示模组100在一个显示周期T内，可推送两帧图像信号，相比于常规的电泳显示模组100a的刷新率f，该显示模组100的结构可将图像刷新率提高至常规刷新率f的两倍，大大提高了图像刷新率，从而有效改善显示模组100a出现的图像“卡顿”感。在本实施例中，每个显示周期T中，第一阶段T1与第二阶段T2之间的时间差t具体可根据实际需要进行设置。

请参阅图21，图21是本申请一实施例提供的显示装置的结构示意图。在本实施例中，提供一种显示装置，该显示装置包括显示模组100和控制模块200。

其中，显示模组100用于显示图像，该显示模组100的具体结构和功能与上文实施例中所涉及的显示模组100相同或相似，且可实现相同的技术效果，具体可参考上文具体介绍，此处不再赘述。

其中，控制模块200与显示模组100电连接，用于向显示模组100提供控制信号，例如时钟控制信号、电源控制信号、栅极驱动信号、源极驱动信号等显示模组100所需的控制信号，以在每个显示周期内，使该显示模组100在第一阶段T1显示一帧图像，在第二阶段T2显示下一帧图像，从而通过对像素单元40进行分区控制使得该显示模组100能够实现在一个显示周期T内显示两帧图像，从而大大提高该显示装置的刷新率，有效改善显示装置显示图像时出现的“卡顿”感。

在具体实施例中，该显示装置还可包括背光模组，背光模组与显示模组100相对设置，以用于向显示模组100提供背光源，以在该显示装置所处环境光线较暗时，开启背光模组，从而向显示模组100提供光源，使得该显示装置可在多场景下使用，且能够在不同的光线环境下，调节背光强度，对显示模组100进行补光，使显示装置始终保持最佳显示效果，从而提高用户使用舒适度。

以上仅为本申请的实施方式，并非因此限制本申请的专利保护范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种显示模组，包括：

多个像素单元，呈矩阵排布，每个所述像素单元包括像素电极、公共电极和微囊结构，所述像素电极和所述公共电极相对设置，所述微囊结构设置于所述像素电极与所述公共电极之间，所述微囊结构包括带电粒子；

驱动晶体管，包括控制端、第一端和第二端，所述第二端与所述像素电极电连接，用于驱动所述像素单元；

扫描线，与所述控制端电连接，用于向所述像素单元提供扫描信号；

数据线，与所述第一端电连接，用于向所述像素电极提供数据信号；

其特征在于，所述像素单元包括相邻的第一像素单元和第二像素单元；

在每个显示周期的第一阶段，多行所述第一像素单元对应的所述驱动晶体管依序开启，以使多行所述第一像素单元接收所述数据线推送的一帧所述数据信号，显示一帧图像；

在每个显示周期的第二阶段，多行所述第二像素单元对应的所述驱动晶体管依序开启，以使多行所述第二像素单元接收所述数据线推送的下一帧所述数据信号，显示下一帧图像；所述第一阶段在所述第二阶段之前。

2.根据权利要求1所述的显示模组，其特征在于，所述像素电极包括相邻的第一像素电极和第二像素电极，所述第一像素电极与所述公共电极以及所述微囊结构形成所述第一像素单元，所述第二像素电极与同一所述公共电极以及所述微囊结构形成所述第二像素单元；

所述驱动晶体管包括第一晶体管和第二晶体管，所述第一晶体管的所述第二端与所述第一像素电极电连接，所述第二晶体管的所述第二端与所述第二像素电极电连接。

3.根据权利要求2所述的显示模组，其特征在于，所述第一晶体管的所述第一端和所述第二晶体管的所述第一端分别与同一条所述数据线电连接；

所述扫描线包括第一扫描线和第二扫描线，所述第一扫描线与所述第一晶体管的所述控制端电连接，所述第二扫描线与所第二晶体管的所述控制端电连接；

在每个所述显示周期内，所述第一扫描线用于在所述第一阶段向所述第一晶体管推送所述扫描信号，所述第二扫描线用于在所述第二阶段向所述第二晶体管推送所述扫描信号，以使所述第一像素单元在所述第一阶段接收所述数据线推送的一帧所述数据信号，所述第二像素单元在所述第二阶段接收所述数据线推送的下一帧所述数据信号。

4.根据权利要求2所述的显示模组，其特征在于，所述第一晶体管的所述控制端和所述第二晶体管的所述控制端分别与同一条所述扫描线电连接；

所述数据线包括第一数据线和第二数据线，所述第一数据线与所述第一晶体管的所述第一端电连接，所述第二数据线与所第二晶体管的所述第一端电连接；

在每个所述显示周期内，在所述第一阶段，所述扫描线用于向所述第一晶体管推送所述扫描信号，所述第一数据线用于通过所述第一晶体管向所述第一像素单元推送一帧所述数据信号；在所述第二阶段，所述扫描线用于向所述第二晶体管推送所述扫描信号，所述第二数据线用于通过所述第二晶体管向所述第二像素单元推送下一帧所述数据信号。

5.根据权利要求2所述的显示模组，其特征在于，所述扫描线包括第一扫描线和第二扫描线，所述第一扫描线与所述第一晶体管的所述控制端电连接，所述第二扫描线与所第二晶体管的所述控制端电连接；

所述数据线包括第一数据线和第二数据线，所述第一数据线与所述第一晶体管的所述第一端电连接，所述第二数据线与所第二晶体管的所述第一端电连接；

在每个所述显示周期内，在所述第一阶段，所述第一扫描线用于向所述第一晶体管推送所述扫描信号，所述第一数据线用于通过所述第一晶体管向所述第一像素单元推送一帧所述数据信号；在所述第二阶段，所述第二扫描线用于向所述第二晶体管推送所述扫描信号，所述第二数据线用于通过所述第二晶体管向所述第二像素单元推送下一帧所述数据信号。

6.根据权利要求1所述的显示模组，其特征在于，所述公共电极包括相邻的第一公共电极和第二公共电极，所述像素电极与所述第一公共电极以及所述微囊结构形成所述第一像素单元，同一所述像素电极与所述第二公共电极以及所述微囊结构形成所述第二像素单元；

在每个所述显示周期内，所述扫描线在所述第一阶段和所述第二阶段向所述驱动晶体管推送所述扫描信号；在第一阶段，所述数据线通过所述第一端向所述像素电极推送一帧所述数据信号，所述第一公共电极用于推送第一公共电压信号，以使所述第一像素单元接收一帧所述数据信号；在第二阶段，所述数据线通过所述第一端向所述像素电极推送下一帧所述数据信号，所述第二公共电极用于推送第二公共电压信号，以使所述第二像素单元接收下一帧所述数据信号。

7.根据权利要求1所述的显示模组，其特征在于，所述像素电极包括相邻的第一像素电极和第二像素电极，所述公共电极包括相邻的第一公共电极和第二公共电极；所述第一像素电极与所述第一公共电极相对设置，且与所述微囊结构形成所述第一像素单元；所述第二像素电极与所述第二公共电极相对设置，且与所述微囊结构形成所述第二像素单元；

所述驱动晶体管包括第一晶体管和第二晶体管，所述第一晶体管的所述第二端与所述第一像素电极电连接，所述第二晶体管的所述第二端与所述第二像素电极电连接。

8.根据权利要求7所述的显示模组，其特征在于，所述第一晶体管的所述控制端和所述第二晶体管的所述控制端分别与同一条所述扫描线电连接；

所述数据线包括第一数据线和第二数据线，所述第一数据线与所述第一晶体管的所述第一端电连接，所述第二数据线与所第二晶体管的所述第一端电连接；

在每个所述显示周期内，所述扫描线用于在所述第一阶段和所述第二阶段向所述驱动晶体管推送所述扫描信号；在所述第一阶段，所述第一数据线用于通过所述第一晶体管向所述第一像素电极推送一帧所述数据信号，所述第一公共电极用于推送第一公共电压信号，以使所述第一像素单元接收一帧所述数据信号；在所述第二阶段，所述第二数据线用于通过所述第二晶体管向所述第二像素电极推送下一帧所述数据信号，所述第二公共电极用于推送第二公共电压信号，以使所述第二像素单元接收下一帧所述数据信号。

9.根据权利要求7所述的显示模组，其特征在于，所述第一晶体管的所述第一端和所述第二晶体管的所述第一端分别与同一条所述数据线电连接；

所述扫描线包括第一扫描线和第二扫描线，所述第一扫描线与所述第一晶体管的所述控制端电连接，所述第二扫描线与所第二晶体管的所述控制端电连接；

在每个所述显示周期内，在第一阶段，所述第一扫描线用于向所述第一晶体管推送所述扫描信号，所述数据线用于通过所述第一晶体管向所述第一像素电极推送一帧所述数据信号，所述第一公共电极同于推送第一公共电压信号，以使所述第一像素单元接收一帧所述数据信号；在第二阶段，所述第二扫描线用于通过所述第二晶体管向所述第二像素电极推送下一帧所述数据信号，所述第二公共电极用于推送所第二公共电压信号，以使所述第二像素单元接收下一帧所述数据信号。

10.一种显示装置，其特征在于，包括：

显示模组，用于显示图像，所述显示模组为如权利要求1-9中任一项所述的显示模组；

控制模块，与所述显示模组电连接，用于向所述显示模组提供控制信号，以在每个显示周期内，使所述显示模组在第一阶段显示一帧图像，在第二阶段显示下一帧图像。