KR101240642B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR101240642B1
KR101240642B1 KR1020050011671A KR20050011671A KR101240642B1 KR 101240642 B1 KR101240642 B1 KR 101240642B1 KR 1020050011671 A KR1020050011671 A KR 1020050011671A KR 20050011671 A KR20050011671 A KR 20050011671A KR 101240642 B1 KR101240642 B1 KR 101240642B1
Authority
KR
South Korea
Prior art keywords
voltage
gate
electrode
data
liquid crystal
Prior art date
Application number
KR1020050011671A
Other languages
English (en)
Other versions
KR20060091064A (ko
Inventor
김동규
김상수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020050011671A priority Critical patent/KR101240642B1/ko
Priority to US11/351,728 priority patent/US8570264B2/en
Priority to TW102117954A priority patent/TWI522709B/zh
Priority to TW095104645A priority patent/TWI402582B/zh
Priority to JP2006035340A priority patent/JP4928797B2/ja
Priority to CN2006100711460A priority patent/CN1828395B/zh
Publication of KR20060091064A publication Critical patent/KR20060091064A/ko
Application granted granted Critical
Publication of KR101240642B1 publication Critical patent/KR101240642B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명의 한 특징에 따른 액정 표시 장치는, 행렬 형태로 배열되어 있으며 각각 제1 및 제2 부화소 전극을 포함하는 복수의 화소 전극, 상기 제1 부화소 전극에 연결되어 있는 제1 스위칭 소자, 상기 스위칭 소자에 연결되어 있는 복수의 게이트선, 상기 게이트선과 교차하고 상기 제1 스위칭 소자에 연결되어 있으며 데이터 전압을 전달하는 복수의 데이터선을 포함하며, 상기 제2 부화소 전극은 소정의 전압에 대하여 상기 제1 부화소 전극보다 낮은 전압이 인가되며, 상기 제1 부화소 전극의 면적은 상기 제2 부화소 전극의 면적보다 작다.
시인성, 화소분할, 이중감마, 계조전압

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}
도 1a 내지 도 1c는 본 발명의 실시예에 따른 액정 표시 장치의 블록도이고,
도 2는 본 발명의 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이고,
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 부화소에 대한 등가 회로도이고,
도 4는 본 발명의 한 실시예에 따른 하부 표시판의 배치도이고,
도 5는 본 발명의 한 실시예에 따른 상부 표시판의 배치도이고,
도 6은 도 4의 하부 표시판과 도 5의 상부 표시판을 포함하는 액정 표시판 조립체의 배치도이고,
도 7 및 도 8은 각각 도 6의 액정 표시판 조립체를 VII-VII' 선 및 VII-VII' 선을 따라 절단한 단면도이고,
도 9는 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도이고,
도 10 및 도 11은 각각 도 9의 액정 표시판 조립체를 X-X' 선 및 XI-XI' 선을 따라 절단한 단면도이고,
도 12는 본 발명의 한 실시예에 따른 액정 표시 장치의 감마 곡선을 나타낸 그래프이고,
도 13은 본 발명의 실시예에 따른 액정 표시 장치의 감마 곡선을 나타낸 그래프이고,
도 14는 본 발명의 실시예에 따른 액정 표시 장치에서 두 부화소 전극의 면적비에 따른 시인성 왜곡량을 나타낸 그래프이며,
도 15는 본 발명의 실시예에 따른 액정 표시 장치의 신호 파형을 시간에 따라 나타낸 도면이다.
본 발명은 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다. 여기에서 기준 시야각이란 대비비가 1:10인 시야각 또는 계조간 휘도 반전 한계 각도를 의미한다.
수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전계 생성 전극에 절개부를 형성하는 방법과 전계 생성 전극 위에 돌기를 형성하는 방법 등이 있다. 절개부와 돌기로 액정 분자가 기우는 방향을 결정할 수 있으므로, 이들을 사용하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 기준 시야각을 넓힐 수 있다.
그러나 수직 배향 방식의 액정 표시 장치는 전면 시인성에 비하여 측면 시인성이 떨어지는 문제점이 있다. 예를 들어, 절개부가 구비된 PVA(patterned vertically aligned) 방식 액정 표시 장치의 경우에는 측면으로 갈수록 영상이 밝아져서, 심한 경우에는 높은 계조 사이의 휘도 차이가 없어져 그림이 뭉그러져 보이는 경우도 발생한다.
이러한 문제점을 개선하기 위하여 하나의 화소를 두 개의 부화소로 분할하고 두 부화소를 용량성 결합시킨 후 한 쪽 부화소에는 직접 전압을 인가하고 다른 쪽 부화소에는 용량성 결합에 의한 전압 하강을 일으켜 두 부화소의 전압을 달리 함으로써 투과율을 다르게 하는 방법이 제시되었다.
그러나 이러한 방법은 두 부화소의 투과율을 원하는 수준으로 정확하게 맞출 수 없는 문제점이 없고, 특히 색상에 따라 광투과율이 다르므로 각 색상에 대한 전압 배합을 달리 하여야 함에도 불구하고 이를 행할 수 없다. 또한 용량성 결합을 위한 도전체의 추가 등으로 인한 개구율의 저하가 나타나고 용량성 결합에 의한 전압 강하로 인하여 투과율이 감소하는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하는 것이다.
본 발명의 한 특징에 따른 액정 표시 장치는, 행렬 형태로 배열되어 있으며 각각 제1 및 제2 부화소 전극을 포함하는 복수의 화소 전극, 상기 제1 부화소 전극에 연결되어 있는 제1 스위칭 소자, 상기 스위칭 소자에 연결되어 있는 복수의 게이트선, 상기 게이트선과 교차하고 상기 제1 스위칭 소자에 연결되어 있으며 데이터 전압을 전달하는 복수의 데이터선을 포함하며, 상기 제2 부화소 전극은 소정의 전압에 대하여 상기 제1 부화소 전극보다 낮은 전압이 인가되며, 상기 제1 부화소 전극의 면적은 상기 제2 부화소 전극의 면적보다 작다.
상기 액정 표시 장치는 상기 제2 부화소 전극, 상기 게이트선 및 상기 데이터선에 연결되어 있는 제2 스위칭 소자를 더 포함하며, 각 화소의 제1 및 제2 부화소 전극에 인가되는 데이터 전압의 크기는 서로 다르고 하나의 영상 정보로부터 얻어지며, 상기 제1 부화소 전극은 상기 제2 부화소 전극과 동시에 또는 나중에 데이터 전압을 인가 받기 시작할 수 있다.
상기 제1 부화소 전극과 상기 제2 부화소 전극은 소정 시간 동안 동시에 데이터 전압을 인가 받을 수 있다.
상기 게이트선은 상기 제1 스위칭 소자와 연결되어 있는 제1 신호선 및 상기 제2 스위칭 소자와 연결되어 있는 제2 신호선을 포함하며, 상기 데이터 전압을 인가하기 시작한 시점에서 상기 제2 신호선에 게이트 온 전압을 인가하기 시작하는 시점까지의 시간보다 상기 제2 신호선에 게이트 온 전압의 인가를 마친 시점에서부터 상기 제2 부화소 전극에 대한 데이터 전압의 인가를 마치는 시점까지의 시간 및 상기 제1 게이트선에 게이트 온 전압의 인가를 마친 시점에서부터 데이터 전압의 인가를 마치는 시점까지의 시간이 길 수 있다.
상기 제1 신호선에 인가되는 게이트 온 전압의 지속 시간은 상기 제2 신호선에 인가되는 게이트 온 전압의 지속 시간보다 길 수 있다.
상기 제1 부화소 전극은 상기 제2 부화소 전극으로 둘러싸일 수 있다.
상기 게이트선은 상기 제1 스위칭 소자와 연결되어 있는 제1 신호선 및 상기 제2 스위칭 소자와 연결되어 있는 제2 신호선을 포함하며, 상기 제2 신호선은 상기 화소 전극과 중첩할 수 있다.
상기 액정 표시 장치는 상기 화소 전극과 중첩하는 유지 전극을 더 포함할 수 있다.
상기 게이트선은 상기 제1 스위칭 소자와 연결되어 있는 제1 신호선 및 상기 제2 스위칭 소자와 연결되어 있는 제2 신호선을 포함하며, 상기 제1 신호선은 상기 화소 전극의 경계에 위치하고 상기 제2 신호선은 상기 제1 신호선과 상기 유지 전극선의 사이에 위치할 수 있다.
상기 제1 신호선은 상기 화소 전극과 중첩할 수 있다.
상기 제1 신호선은 상기 제2 신호선보다 너비가 작을 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이며, 도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 부화소에 대한 등가 회로도이다.
도 1a 내지 도 1c를 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300)와 이에 연결된 한 쌍 또는 하나의 게이트 구동부(400a, 400b, 400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.
액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 표시 신호선과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(PX)를 포함한다. 반면, 도 3에 도시한 구조로 볼 때, 액정 표시판 조립체(300)는 서로 마주 보는 하부 및 상부 표시판(100, 200)과 둘 사이에 들어 있는 액정층(3)을 포함한다.
표시 신호선은 하부 표시판(100)에 구비되어 있으며, 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1a- Gnb)과 데이터 신호를 전달하는 데이터선(D1-Dm)을 포함한다. 게이트선(G1a- Gnb)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
도 2에는 표시 신호선과 화소의 등가 회로가 나타나 있는데, 도면 부호 GLa, GLb로 나타낸 게이트선과 도면 부호 DL로 나타낸 데이터선 이외에도 표시 신호선은 게이트선(G1- G2b)과 거의 나란하게 뻗은 유지 전극선(SL)을 포함한다.
각 화소(PX)는 한 쌍의 부화소(PXa, PXb)를 포함하며, 각 부화소(PXa, PXb)는 해당 게이트선(GLa, GLb) 및 데이터선(DL)에 연결되어 있는 스위칭 소자(Qa, Qb)와 이에 연결된 액정 축전기(liquid crystal capacitor)(CLCa, CLCb), 그리고 스위칭 소자(Qa, Qb) 및 유지 전극선(SL)에 연결되어 있는 유지 축전기(storage capacitor)(CSTa, CSTb)를 포함한다. 유지 축전기(CSTa, CSTb)는 필요에 따라 생략할 수 있으며 이 경우에는 유지 전극선(SL) 또한 필요 없다.
도 3을 참고하면, 각 부화소(PXa, PXb)의 스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등으로 이루어지며, 각각 게이트선(GL)에 연결되어 있는 제어 단자, 데이터선(DL)에 연결되어 있는 입력 단자, 그리고 액정 축전기(CLC) 및 유지 축전기(CST)에 연결되어 있는 출력 단자를 가지는 삼단자 소자이다.
액정 축전기(CLC)는 하부 표시판(100)의 부화소 전극(PE)과 상부 표시판(200)의 공통 전극(CE)을 두 단자로 하며 두 전극(PE, CE) 사이의 액정층(3)은 유전체로서 기능한다. 부화소 전극(PE)은 스위칭 소자(Q)에 연결되며 공통 전극(CE)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 도 3에서와는 달리 공통 전극(CE)이 하부 표시판(100)에 구비되는 경우도 있 으며 이때에는 두 전극(PE, CE) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.
액정 축전기(CLC)의 보조적인 역할을 하는 유지 축전기(CST)는 하부 표시판(100)에 구비된 유지 전극선(SL)과 화소 전극(PE)이 절연체를 사이에 두고 중첩되어 이루어지며 유지 전극선(SL)에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(CST)는 부화소 전극(PE)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.
한편, 색 표시를 구현하기 위해서는 각 화소가 원색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소가 시간에 따라 번갈아 삼원색을 표시하게(시간 분할) 하여 이들 삼원색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 원색의 예로는 적색, 녹색 및 청색을 들 수 있다. 도 3은 공간 분할의 한 예로서 각 화소가 상부 표시판(200)의 영역에 원색 중 하나를 나타내는 색필터(CF)를 구비함을 보여주고 있다. 도 3과는 달리 색필터(CF)는 하부 표시판(100)의 부화소 전극(PE) 위 또는 아래에 형성할 수도 있다.
도 1a 내지 도 1c를 참고하면, 게이트 구동부(400a, 400b, 400)는 게이트선(G1a-Gnb)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1a-Gnb)에 인가한다. 도 1a에는 한 쌍의 게이트 구동부(400a, 400b)가 각각 액정 표시판 조립체(300)의 좌우 에 위치하며 홀수 번째 및 짝수 번째 게이트선(G1a-Gnb)에 각각 연결되며, 도 1b 및 도 1c에 도시한 하나의 게이트 구동부(400)는 액정 표시판 조립체(300)의 한 쪽에 위치하며 모든 게이트선(G1a-Gnb)에 연결되어 있는데, 도 1c의 경우 게이트 구동부(400) 내에 두 개의 구동 회로(401, 402)가 내장되어 있어 각각 홀수 번째 및 짝수 번째 게이트선(G1a-Gnb)에 연결된다.
계조 전압 생성부(gray voltage generator)(800)는 화소의 투과율과 관련된 두 개의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성한다. 두 개의 계조 전압 집합은 하나의 화소를 이루는 두 부화소에 독립적으로 제공될 것으로서, 각 계조 전압 집합은 공통 전압(Vcom)에 대하여 양의 값을 가지는 것과 음의 값을 가지는 것을 포함한다. 그러나 두 개의 (기준) 계조 전압 집합 대신 하나의 (기준) 계조 전압 집합만을 생성할 수도 있다.
데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D1-Dm)에 연결되어 계조 전압 생성부(800)로부터의 두 개의 계조 전압 집합 중 하나를 선택하고 선택된 계조 전압 집합에 속하는 하나의 계조 전압을 데이터 전압으로서 화소에 인가한다. 그러나 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 전압을 선택한다.
게이트 구동부(400a, 400b) 또는 데이터 구동부(500)는 복수의 구동 집적 회 로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착될 수도 있다. 이와는 달리, 게이트 구동부(400) 또는 데이터 구동부(500)가 표시 신호선(G1a-Gnn, D1-Dm)과 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적될 수도 있다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어한다.
그러면, 앞서 설명한 액정 표시판 조립체의 예에 대하여 도 4 내지 도 11을 참고로 하여 상세하게 설명한다.
도 4는 본 발명의 한 실시예에 따른 하부 표시판의 배치도이고, 도 5는 본 발명의 한 실시예에 따른 상부 표시판의 배치도이고, 도 6은 도 4의 하부 표시판과 도 5의 상부 표시판을 포함하는 액정 표시판 조립체의 배치도이며, 도 7 및 도 8은 각각 도 6의 액정 표시판 조립체를 VII-VII'선 및 VIII-VIII'선을 따라 절단한 단면도이다.
도 4 내지 도 8을 참조하면, 본 실시예에 따른 액정 표시 장치(400)는 하부 표시판(100), 이와 마주보고 있는 상부 표시판(200) 및 이들 사이에 들어 있는 액정층(3)을 포함한다.
먼저 도 4, 도 6 내지 도 8을 참고하여 하부 표시판(100)에 대하여 상세하게 설명한다.
투명한 유리 등으로 이루어진 절연 기판(110) 위에 복수 쌍의 제1 및 제2 게이트선(gate line)(121a, 121b)과 복수의 유지 전극선(storage electrode line)(131)가 형성되어 있다.
게이트선(121a, 121b)은 주로 가로 방향으로 뻗어 있고 물리적, 전기적으로 서로 분리되어 있으며 게이트 신호를 전달한다. 제1 및 제2 게이트선(121a, 121b)은 각각 위쪽 및 아래쪽에 배치되어 있으며, 아래 및 위로 돌출한 복수의 제1 및 제2 게이트 전극(124a, 124b)과 다른 층 또는 외부 구동 회로와의 연결을 위하여 면적이 넓으며 각각 왼쪽 및 오른 쪽에 배치되어 있는 끝 부분(129a, 129b)을 포함한다. 그러나 이들 끝 부분(129a, 129b)은 둘 다 왼쪽 또는 오른 쪽에 배치될 수 있다.
유지 전극선(131)은 주로 가로 방향으로 뻗어 있으며 제2 게이트선(121b)보다 제1 게이트선(121a)에 가깝다. 각 유지 전극선(131)은 아래 위로 뻗은 복수 쌍의 제1 및 제2 유지 전극(137a, 137b)을 포함하는데, 제1 유지 전극(137a)은 제2 유지 전극(137b)에 비하여 길이는 길고 너비는 좁다. 그러나 유지 전극(137a, 137b, 137)을 비롯한 유지 전극선(131)의 모양 및 배치는 여러 형태로 변형될 수 있다.
게이트선(121)과 유지 전극선(131)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어지는 것이 바람직하다. 그러나 게이트선(121)과 유지 전극선(131)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트선(121)과 유지 전극선(131)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 그러나 게이트선(121)과 유지 전극선(131)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.
또한 게이트선(121)과 유지 전극선(131)의 측면은 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 약 30-80°이다.
게이트선(121a, 121b) 및 유지 전극선(131) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.
상기 게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 제1 및 제2 돌출부(projection)(154a, 154b)가 각각 제1 및 제2 게이트 전극(124a, 124b)을 향하여 뻗어 나와 있다. 또한 선형 반도체(151)는 게이트선(121a, 121b) 및 유지 전극선(131)과 만나는 지점 부근에서 폭이 커져서 게이트선(121a, 121b)의 넓은 면적을 덮고 있다.
반도체(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165a)가 형성되어 있다. 선형 접촉 부재(161)는 복수의 돌출부(163a)를 가지고 있으며, 이 돌출부(163a)와 섬형 접촉 부재(165a)는 쌍을 이루어 반도체(151)의 돌출부(154a) 위에 위치한다. 한편 도시하지는 않았으나 반도체(151)의 제2 돌출부(154b) 위에도 선형 접촉 부재(161)의 돌출부와 섬형 접촉 부재가 쌍을 이루어 구비되어 있다.
반도체(151)와 저항성 접촉 부재(161, 165a)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 경사각은 30-80°이다.
저항 접촉 부재(161, 165a) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수 쌍의 제1 및 제2 드레인 전극(drain electrode)(175a, 175b)이 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)은 제1 및 제2 드레인 전극(175a, 175b)을 향하여 각각 뻗은 복수의 제1 및 제2 소스 전극(source electrode)(173a, 173b)과 다른 층 또는 외부 장치와의 접속을 위하여 폭이 확장되어 있는 끝 부분(179)을 포함한다.
제1 및 제2 드레인 전극(175a, 175b)은 각각 반도체(151)의 제1 및 제2 돌출부(154a, 154b) 위에 위치한 막대형 끝 부분에서 출발하며 제1 및 제2 유지 전극(137a, 137b)과 중첩하는 면적이 넓은 확장부(177a, 177b)를 가진다. 각 소스 전극(173a, 173b)은 드레인 전극(175a, 175b)의 막대형 끝 부분을 감싸도록 휘어져 있다. 제1/제2 게이트 전극(124a/124b), 제1/제2 소스 전극(173a/173b) 및 제1/제2 드레인 전극(175a/175b)은 반도체(151)의 제1/제2 돌출부(154a/154b)와 함께 제1/제2 박막 트랜지스터(thin film transistor, TFT)(Qa/Qb)를 이루며, 박막 트랜지스터(Qa/Qb)의 채널(channel)은 제1/제2 소스 전극(173a/173b)과 드레인 전극(175a/175b) 사이의 돌출부(154a/154b)에 형성된다.
데이터선(171)과 드레인 전극(175a, 175b)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(도시하지 않음)과 그 위에 위치한 저저항 물질 상부막(도시하지 않음)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.
데이터선(171)과 및 드레인 전극(175a, 175b)도 게이트선(121) 및 유지 전극선(131)과 마찬가지로 그 측면이 약 30-80°의 각도로 경사져 있다.
저항성 접촉 부재(161, 165a)는 그 하부의 반도체(151)와 그 상부의 데이터선(171) 및 드레인 전극(175a, 175b) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체(151)는 소스 전극(173a, 173b)과 드레인 전극(175a, 175b) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175a, 175b)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 곳에서는 선형 반도체(151)의 폭이 데이터선(171)의 폭보다 작지만 앞서 설명했듯이 게이트선(121a, 121b) 및 유지 전극선(131)과 만나는 부분에서 폭이 커져서 표면의 프로파일을 부드럽게 하여 데이터선(171)의 단선을 방지한다.
데이터선(171) 및 드레인 전극(175a, 175b)과 노출된 반도체(151) 부분의 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다. 그러나 보호막(180)은 유기막의 우수한 특성을 살리면서도 노출된 반도체(151) 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179) 및 드레인 전극(175a, 175b)의 확장부(177a, 177b)를 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185a, 185b)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121a, 121b)의 끝 부분(129a, 129b)을 드러내는 복수의 접촉 구멍(181a, 181b)이 형성되어 있다.
보호막(180) 위에는 제1 및 제2 부화소 전극(190a, 190b)을 각각 포함하는 복수의 화소 전극(pixel electrode)(190)과 복수의 차폐 전극(88) 및 복수의 접촉 보조 부재(contact assistant)(81a, 81b, 82)가 형성되어 있다. 화소 전극(190)과 접촉 보조 부재(81a, 81b, 82)는 ITO 또는 IZO 따위의 투명 도전체 또는 알루미늄 따위의 반사성 도전체로 이루어진다.
제1/제2 부화소 전극(190a/190b)은 접촉 구멍(185a/185b)을 통하여 제1/제2 드레인 전극(175a/175b)과 물리적·전기적으로 연결되어 제1/제2 드레인 전극(175a/175b)으로부터 데이터 전압을 인가 받는다. 제2 부화소 전극(190b)은 제1 부화소 전극(190a)에 비하여 낮은 전압을 인가 받으며, 제1 부화소 전극(190a)보다 면적이 작다.
데이터 전압이 인가된 부화소 전극(190a, 190b)은 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(190, 270) 사이의 액정층(3)의 액정 분자들의 배열을 결정한다.
또한 앞서 설명하였듯이, 각 부화소 전극(190a, 190b)과 공통 전극(270)은 액정 축전기(CLCa, CLCb)를 이루어 박막 트랜지스터(Qa, Qb)가 턴 오프된 후에도 인가된 전압을 유지하며, 전압 유지 능력을 강화하기 위하여 액정 축전기(CLCa, CLCb)와 병렬로 연결된 유지 축전기(CSTa, CSTb)는 제1 및 제2 부화소 전극(190a, 190b) 및 이에 연결되어 되어 있는 드레인 전극(175a, 175b)과 제1 및 제2 유지 전극(137a, 137b)의 중첩 등으로 만들어진다.
각 화소 전극(190)은 왼쪽 모퉁이에서 모따기되어 있으며, 모따기된 빗변은 게이트선(121a, 121b)에 대하여 약 45도의 각도를 이룬다.
하나의 화소 전극(190)을 이루는 한 쌍의 제1 및 제2 부화소 전극(190a, 190b)은 간극(gap)(94)을 사이에 두고 서로 맞물려 있으며, 그 바깥 경계는 대략 사각형 형태이다. 제1 부화소 전극(190a)은 회전한 등변 사다리꼴로서, 제2 유지 전극(137b) 부근에 위치한 왼쪽 변과 그 맞은편의 오른쪽 변, 그리고 게이트선(121a, 121b)과 대략 45°를 이루는 위쪽 빗변 및 아래쪽 빗변을 가진다. 제2 부화소 전극(190b)은 제1 부화소 전극(190a)의 빗변과 마주보는 한 쌍의 사다리꼴부와 제1 부화소 전극(190a)의 왼쪽 변과 마주보는 세로부를 포함한다. 따라서 제1 부화소 전극(190a)과 제2 부화소 전극(190b) 사이의 간극(94)은 대략 균일한 너비를 가지며 게이트선(121a, 121b)과 약 45°를 이루는 상부 및 하부 사선부(91, 93)와 실질적으로 균일한 너비를 가지는 세로부(92)를 포함한다.
제1 부화소 전극(190a)은 유지 전극선(131)을 따라 뻗은 절개부(cutout)(95)를 가지며, 이 절개부(95)에 의하여 상반부와 하반부로 이등분된다. 절개부(95)는 제1 부화소 전극(190a)의 오른쪽 변에 입구를 가지고 있으며 절개부(95)의 입구는 간극(94)의 상부 사선부(91) 및 하부 사선부(93)와 각각 실질적으로 평행한 한 쌍의 빗변을 가지고 있다. 간극(94)과 절개부(95)는 유지 전극선(131)에 대하여 대략 반전 대칭(inversion symmetry)을 이룬다.
이 때, 나눠진 부분의 수효 또는 절개부의 수효는 화소의 크기, 화소 전극(190)의 가로변과 세로 변의 길이 비, 액정층(3)의 종류나 특성 등 설계 요소에 따라서 달라진다. 이하에서는 설명의 편의를 위하여 간극(94)도 절개부라고 표현한다.
또한, 제1 부화소 전극(190a)은 제1 게이트선(121a)과 중첩하며 제2 부화소 전극(190b)은 제1 및 제2 게이트선(121a, 121b) 모두와 중첩하며, 제1 게이트선(121a)은 화소 전극(190)의 상반부 중심 부근을 지난다.
차폐 전극(88)은 데이터선(171)을 따라 뻗어 있으며 데이터선(171)을 완전히 덮는다. 차폐 전극(88)에는 공통 전압이 인가되는데, 이를 위하여 보호막(180) 및 게이트 절연막(140)의 접촉 구멍(도시하지 않음)을 통하여 유지 전극선(131)에 연결되거나, 공통 전압을 박막 트랜지스터 표시판(100)에서 공통 전극 표시판(200)으로 전달하는 단락점(short point)(도시하지 않음)에 연결될 수도 있다. 이때, 개구율 감소가 최소가 되도록 차폐 전극(88)과 화소 전극(190) 사이의 거리를 최소로 하는 것이 바람직하다.
이와 같이 공통 전압이 인가되는 차폐 전극(88)을 데이터선(171) 상부에 배치하면 차폐 전극(88)이 데이터선(171)과 화소 전극(190) 사이 및 데이터선(171)과 공통 전극(270) 사이에서 형성되는 전계를 차단하여 화소 전극(190)의 전압 왜곡 및 데이터선(171)이 전달하는 데이터 전압의 신호 지연이 줄어든다.
또한, 화소 전극(190)과 차폐 전극(88)의 단락을 방지하기 위하여 이들 사이에 거리를 두어야 하므로, 화소 전극(190)이 데이터선(171)으로부터 더 멀어져 이들 사이의 기생 용량이 줄어든다. 더욱이, 액정층(3)의 유전율(permittivity)이 보호막(180)의 유전율보다 높기 때문에, 데이터선(171)과 차폐 전극(88) 사이의 기생 용량이 차폐 전극(88)이 없을 때 데이터선(171)과 공통 전극(270) 사이의 기생 용량에 비하여 작다.
뿐만 아니라, 화소 전극(190)과 차폐 전극(88)이 동일한 층으로 만들어지기 때문에 이들 사이의 거리가 일정하게 유지되며 이에 따라 이들 사이의 기생 용량이 일정하다. 화소 전극(190)과 데이터선(171) 사이의 기생 용량이 여전히 분할 노광 과정에서 분할된 노광 영역에 따라 달라질 수 있지만 화소 전극(190)과 데이터선(171) 사이의 기생 용량이 상대적으로 줄기 때문에 전체 기생 용량은 거의 일정하다고 볼 수 있다. 그러므로 스티치 결함을 최소화할 수 있다.
접촉 보조 부재(81a, 81b, 82)는 접촉 구멍(181a, 181b, 182)을 통하여 게이트선(121a, 121b)의 끝 부분(129a, 129b) 및 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81a, 81b, 82)는 게이트선(121a, 121b)의 끝 부분(129a, 129b) 및 데이터선(171)의 각 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 한다.
도 1a 내지 도 1c에 도시한 게이트 구동부(400a, 400b) 또는 데이터 구동부(500)가 조립체(300) 위에 집적되는 경우에는 게이트선(121a, 121b) 또는 데이터선(171)이 연장되어 이들과 직접 연결될 수 있고 이 경우에는 접촉 보조 부재(81a, 81b, 82)가 게이트선(121a, 121b) 또는 데이터선(171)과 이들 구동부(400a, 400b, 500)를 연결하는 등에 사용될 수 있다.
화소 전극(190), 접촉 보조 부재(81a, 81b, 82) 및 보호막(180) 위에는 액정층을 배향할 수 있는 배향막(11)이 도포되어 있다.
다음, 도 5 내지 도 8을 참고로 하여, 상부 표시판(200)에 대하여 설명한다.
투명한 유리 등으로 이루어진 절연 기판(210) 위에 빛샘을 방지하기 위한 블 랙 매트릭스라고 하는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 화소 전극(190)과 마주보며 화소 전극(190)과 거의 동일한 모양을 가지는 복수의 개구부를 가지고 있다. 이와는 달리 차광 부재(220)는 데이터선(171)에 대응하는 부분과 박막 트랜지스터에 대응하는 부분으로 이루어질 수도 있다. 그러나 차광 부재(220)는 화소 전극(190)과 박막 트랜지스터(Qa, Qb) 부근에서의 빛샘을 차단하기 위하여 다양한 모양을 가질 수 있다.
기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(230)로 둘러싸인 영역 내에 대부분 위치하며, 화소 전극(190)을 따라서 세로 방향으로 길게 뻗을 수 있다. 색필터(230)는 적색, 녹색 및 청색 등의 원색 중 하나를 표시할 수 있다.
색필터(230) 및 차광 부재(230)의 위에는 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공하기 위한 덮개막(250)이 형성되어 있다.
덮개막(250)의 위에는 ITO, IZO 등의 투명한 도전체 따위로 이루어진 공통 전극(270)이 형성되어 있다.
공통 전극(270)은 복수의 절개부(271, 273, 275) 집합을 가진다.
하나의 절개부 집합(271, 273, 275)은 하나의 화소 전극(190)과 마주 보며 상부 절개부(271), 중앙 절개부(272) 및 하부 절개부(273)를 포함한다. 절개부(271, 273, 275) 각각은 화소 전극(190)의 인접 절개부(94, 95) 사이 또는 절개부(94)와 화소 전극(190)의 빗변 사이에 배치되어 있다. 또한, 각 절개부(271, 273, 275)는 간극(94)의 상부 사선부(91) 또는 하부 사선부(93)와 평행하게 뻗은 적어도 하나의 사선부(271o, 273o, 275o1, 275o2)를 포함하며, 유지 전극선(131)에 대하여 대략 반전 대칭이다.
상부 및 하부 절개부(271, 273) 각각은 대략 화소 전극(190)의 왼쪽 변에서 위쪽 또는 아래쪽 변을 향하여 뻗은 사선부(271o, 273o), 그리고 사선부(271o, 273o)의 각 끝에서부터 화소 전극(190)의 변을 따라 변과 중첩하면서 뻗으며 사선부(271o, 273o)와 둔각을 이루는 가로부(271t, 273t) 및 세로부(271l, 273l)를 포함한다.
중앙 절개부(275)는 대략 화소 전극(190)의 왼쪽 변 중앙에서부터 비스듬하게 화소 전극(190)의 오른쪽 변을 향하여 뻗은 한 쌍의 사선부(275o1, 275o2), 그리고 사선부(275o1, 275o2)의 각 끝에서부터 화소 전극(190)의 오른쪽 변을 따라 오른쪽 변과 중첩하면서 뻗으며 사선부(275o1, 275o2)와 둔각을 이루는 세로부(275l1, 275l2)를 포함한다.
절개부(271, 273, 275)의 수효는 설계 요소에 따라 달라질 수 있으며, 차광 부재(220)가 절개부(271, 273, 275)와 중첩하여 절개부(271, 273, 275) 부근의 빛샘을 차단할 수 있다.
공통 전극(270) 위에는 액정 분자들을 배향하는 배향막(21)이 도포되어 있다.
표시판(100, 200)의 바깥 면에는 직교 편광판(12, 22)이 구비되어 있는데, 두 편광판(12, 22)의 투과축은 직교하며 이중 한 투과축(또는 흡수축)은 가로 방향과 나란하다. 반사형 액정 표시 장치의 경우에는 두 개의 편광판(12, 22) 중 하나 가 생략될 수 있다.
액정층(3)은 음의 유전율 이방성을 가지며 액정 분자는 전계가 없을 때 그 장축이 두 표시판(100, 200)의 표면에 대하여 실질적으로 수직을 이루도록 배향되어 있다.
공통 전극(270)에 공통 전압을 인가하고 화소 전극(190)에 데이터 전압을 인가하면 표시판(100, 200)의 표면에 거의 수직인 전계가 생성된다. 전극(190, 270)의 절개부(94, 95, 271, 273, 275)는 이러한 전계를 왜곡하여 절개부(94, 95, 271, 273, 275)의 변에 대하여 수직한 수평 성분을 만들어낸다. 이에 따라 전계는 표시판(100, 200)의 표면에 수직인 방향에 대하여 기울어진 방향을 가리킨다. 액정 분자들은 전계에 응답하여 그 장축이 전계의 방향에 수직을 이루도록 방향을 바꾸고자 하는데, 이때 절개부(94, 95, 271, 273, 275) 및 화소 전극(190)의 변 부근의 전계는 액정 분자의 장축 방향과 나란하지 않고 일정 각도를 이루므로 액정 분자의 장축 방향과 전계가 이루는 평면 상에서 이동 거리가 짧은 방향으로 액정 분자들이 회전한다. 따라서 하나의 절개부 집합(94, 95, 271, 273, 275)과 화소 전극(190)의 변은 화소 전극(190) 위에 위치한 액정층(3) 부분을 액정 분자들이 기울어지는 방향이 다른 복수의 도메인으로 나누며, 이에 따라 기준 시야각이 확대된다.
적어도 하나의 절개부(94, 95, 271, 273, 275)는 돌기나 함몰부로 대체할 수 있으며, 절개부(94, 95, 271, 273, 275)의 모양 및 배치는 변형될 수 있다.
다음으로, 도 9 내지 도 11을 참고로 하여 본 발명의 다른 실시예에 따른 액정 표시판 조립체에 대하여 상세하게 설명한다.
도 9는 본 발명의 한 실시예에 따른 액정 표시판 조립체의 배치도이며, 도 10 및 도 11은 각각 도 9의 액정 표시판 조립체를 X-X'선 및 XI-XI'선을 따라 절단한 단면도이다.
도 9 내지 도 11을 참고하면, 본 실시예에 따른 액정 표시 장치(400) 또한 하부 표시판(100), 이와 마주보고 있는 상부 표시판(200) 및 이들 사이에 들어 있는 액정층(3)을 포함한다.
본 실시예에 따른 표시판(100, 200)의 층상 구조는 도 4 내지 도 8에 도시한 표시판과 거의 동일하다.
박막 트랜지스터 표시판(100)에 대하여 설명하자면, 게이트 전극(124a, 124b)을 포함하는 복수 쌍의 게이트선(121a, 121b) 및 유지 전극(137)을 포함하는 복수의 유지 전극선(131)이 기판(110) 위에 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 반도체(154), 복수의 섬형 저항성 접촉 부재(163a, 165a)가 차례로 형성되어 있다. 소스 전극(173a, 173b)을 가지는 복수의 데이터선(171)과 복수의 드레인 전극(175a, 175b)이 저항성 접촉 부재(163a, 165a) 위에 형성되어 있고, 보호막(180)이 그 위에 형성되어 있다. 보호막(180)에는 복수의 접촉 구멍(181a, 181b, 182, 187a, 187b)이 형성되어 있다. 보호막(180) 위에는 부화소 전극(190a, 190b)을 포함하는 복수의 화소 전극(190), 복수의 차폐 전극(88) 및 복수의 접촉 보조 부재(81a, 81b, 82)가 형성되어 있고 그 위에 배향막(11)이 도포되어 있다.
공통 전극 표시판(200)에 대하여 설명하자면, 차광 부재(220), 복수의 색필터(230), 덮개막(250), 복수의 절개부(271, 272, 273a, 273b, 274a, 274b)를 가지 는 공통 전극(270), 그리고 배향막(21)이 절연 기판(210) 위에 형성되어 있다.
그러나 본 실시예에 따른 액정 표시 장치의 화소 전극(190)의 모양은 도 4 내지 도 8의 액정 표시 장치와 다르다. 구체적으로 설명하자면, 제2 부화소 전극(190b)은 대략 사다리꼴로서 밑변이 사다리꼴로 움푹 파여 있으며 제1 부화소 전극(190a)으로 둘러싸여 있다. 제1 부화소 전극(190a)은 위변과 아래변에서 오른변을 향하여 뻗은 한 쌍의 절개부(91a, 91b)를 가지고 있다.
또한 유지 전극(137)은 한 쌍의 부화소 전극(190a, 190b)에 대하여 하나씩만 구비되어 있고 유지 전극선(131)으로부터 아래위로 뻗어 넓이가 넓어진 형태이다. 이 유지 전극(137) 위에 한 쌍의 드레인 전극(175a, 175b)이 각각 위와 아래로부터 뻗어 올라와 중첩한다.
반도체(154)는 선형이 아니고 섬형이며 게이트 전극(121) 위에 얹혀 있다. 게이트선(121) 및 유지 전극선(131)과 데이터선(171)의 교차점, 그리고 드레인 전극(175a, 175b)과 유지 전극(137)의 교차점에는 다른 섬형 반도체(156)가 형성되어 있으며 이들은 교차점에서의 프로파일을 완만하게 하여 데이터선(171) 및 드레인 전극(175a, 175b)의 단선을 방지한다.
공통 전극(270)의 절개부(271-274b)는 화소 전극(190)의 상반부와 하반부에 걸쳐 있는 두 개의 중앙 절개부(271, 272)와 상반부에 위치하는 절개부(273a, 274a) 및 하반부에 위치하는 절개부(273b, 274b)를 포함한다.
앞서 설명한 도 4 내지 도 8의 액정 표시 장치에 대한 많은 특징들이 도 9 내지 도 11의 액정 표시 장치에도 적용될 수 있다.
그러면 이러한 액정 표시 장치의 표시 동작에 대하여 상세하게 설명한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 신호 제어부(600)의 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보낸다.
게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 시간을 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 포함할 수 있다.
데이터 제어 신호(CONT2)는 한 묶음의 화소(PX)에 대한 데이터의 전송을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 해당 데이터 전압을 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 전압의 극성(이하 공통 전압에 대한 데이터 전압의 극성을 줄여 데이터 전압의 극성이라 함)을 반전시키는 반전 신호(RVS)를 포함할 수 있다.
신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 묶음의 부화소(PX)에 대한 영상 데이터(DAT)를 수신하고, 계조 전압 생성부(800)로부터의 두 개의 계조 전압 집합 중 한 집합을 선택하고, 선택한 계조 전압 집합 중에서 각 영상 데이터(DAT)에 대응하는 계조 전압을 선택함으로써 영상 데이터(DAT)를 해당 데이터 전압으로 변환한 후, 이를 해당 데이터선(D1-Dm)에 인가한다.
이와는 달리 데이터 구동부(500)가 아니라 별개로 구비된 외부의 선택 회로(도시하지 않음)에서 두 개의 계조 전압 집합 중 어느 하나를 선택하여 데이터 구동부(500)로 전달하거나, 계조 전압 생성부(800)는 값이 변화하는 기준 전압을 제공하고 데이터 구동부(500)는 이를 분압하여 스스로 계조 전압을 만들어 낼 수도 있다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1a-Gnb)에 인가하여 이 게이트선(G1a-Gnb)에 연결된 스위칭 소자(Qa, Qb)를 턴온시키며, 이에 따라 데이터선(D1-Dm)에 인가된 데이터 전압이 턴온된 스위칭 소자(Qa, Qb)를 통하여 해당 부화소(PX)에 인가된다.
부화소(PXa, PXb)에 인가된 데이터 전압과 공통 전압(Vcom)의 차이는 액정 축전기(CLC)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판(100, 200)에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.
앞서 설명한 두 개의 계조 전압 집합은 도 12에 도시한 바와 같이 서로 다른 감마 곡선(Ta, Tb)을 보여주며 이들이 한 화소(PX)의 두 부화소(PXa, PXb)에 인가되므로 한 화소(PX)의 감마 곡선은 이들을 합성한 곡선(T)이 된다. 두 계조 전압 집합을 결정할 결정할 때에는 합성 감마 곡선(T)이 정면에서의 기준 감마 곡선에 가깝게 되도록 하는데, 예를 들면 정면에서의 합성 감마 곡선(T)은 가장 적합하도록 정해진 정면에서의 기준 감마 곡선과 일치하도록 하고 측면에서의 합성 감마 곡선(T)은 정면에서의 기준 감마 곡선과 가장 가깝게 되도록 한다. 예를 들면 아래 쪽에 위치한 감마 곡선을 저계조에서 더욱 낮게 만들면 시인성이 더욱 향상될 수 있다.
1/2 수평 주기(또는 "1/2 H")[수평 동기 신호(Hsync) 및 게이트 클록(CPV)의 한 주기]를 단위로 하여 데이터 구동부(500)와 게이트 구동부(400)는 동일한 동작을 반복한다. 이러한 방식으로, 한 프레임(frame) 동안 모든 게이트선(G1-G2n)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소에 데이터 전압을 인가한다. 한 프레임이 끝나면 다음 프레임이 시작되고 각 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압의 극성이 바뀌거나(보기: 행 반전, 도트 반전), 인접 데이터선을 통하여 동시에 흐르는 데이터 전압의 극성도 서로 다를 수 있다(보기: 열 반전, 도트 반전).
그러면 두 부화소 전극의 면적비에 따른 액정 표시 장치의 특성에 대하여 도 13 및 도 14를 참고로 하여 상세하게 설명한다.
도 13은 본 발명의 실시예에 따른 액정 표시 장치의 감마 곡선을 나타낸 그래프이고, 도 14는 본 발명의 실시예에 따른 액정 표시 장치에서 두 부화소 전극의 면적비에 따른 시인성 왜곡량을 나타낸 그래프이다.
도 13에서 보는 바와 같이, 높은 전압이 인가되는 제1 부화소 전극(190a)과 낮은 전압이 인가되는 제2 부화소 전극(190b)의 면적비가 1:1인 경우(곡선 I)보다 2:1인 경우(곡선 II)에 우측 감마 곡선이 정면 감마 곡선에 가깝다.
도 14에서 보는 바와 같이, 낮은 전압이 인가되는 제2 부화소 전극(190b)의 면적이 화소 전극(190) 전체 면적의 50%보다 작아질수록 시인성 왜곡량이 낮아져 30%인 경우에 최소가 된다.
그런데 이와 같은 액정 표시 장치의 경우 통상의 액정 표시 장치에 비하여 두 배의 게이트선이 있으므로 통상의 방법으로 데이터 전압을 인가하면 전압 충전 시간이 짧아 화소가 목표 전압에 도달하지 못할 수 있으며 이는 극성 반전 때문에 더욱 그러하다. 따라서 인접한 두 게이트선에 게이트 온 전압(Von)을 인가하는 시간을 일부 중첩할 수 있으며 이는 도 1a 및 도 1c에 도시한 게이트 구동부를 채용하면 가능하다.
그러면 데이터 전압 인가 방법에 대하여 도 15를 참고로 하여 상세하게 설명한다.
도 15는 본 발명의 실시예에 따른 액정 표시 장치의 신호 파형을 시간에 따라 나타낸 도면으로서, Vg(A)는 제2 게이트선에 인가되는 게이트 신호, Vg(B)는 제1 게이트선에 인가되는 게이트 신호, Vdata는 하나의 데이터선에 흐르는 데이터 전압이다.
점 반전인 경우에는 인접 화소의 극성이 반대이므로 인접 화소의 데이터 전압을 인가 받는 것이 충전 시간을 줄이는 데 별로 도움이 되지 못하다. 따라서 도 15에 도시한 바와 같이 인접 화소의 충전 시간은 겹치지 않도록 하고 한 화소의 두 부화소의 충전 시간을 중첩시키는 것이 바람직하다. 그러면 나중에 충전되는 부화소는 충전 시간이 줄어들 것이므로 도 15에 도시한 바와 같이 처음에 충전되는 부화소에 인가되는 계조 전압 집합의 크기보다 나중에 충전되는 부화소에 인가되는 계조 전압 집합의 크기를 크게 하는 것이 바람직하다.
도 15에서 보면 한 행의 화소에 대한 데이터 전압(Vdata)의 인가 시간(Tdt) 중에서 제2 부화소 전극(190b)에 대한 데이터 전압 인가 시간(Td1)이 제1 부화소 전극(190a)에 대한 데이터 전압 인가 시간(Td2)보다 길다. 이는 이전에 화소에 충전되어 있던 전압이 반대 극성이기 때문에 충전 시간을 충분히 주기 위해서이다.
또한 제1 게이트선(121a)에 대한 게이트 온 전압 인가 시간(Tg2)은 제2 게이트선(121b)에 대한 게이트 온 전압 인가 시간(Tg1)보다 길며 이 또한 충전 시간을 충분히 주기 위해서이다.
데이터 전압(Vdata)을 인가하기 시작한 시점에서 제2 게이트선(121b)에 게이트 온 전압을 인가하기 시작하는 시점까지의 시간(Toe1)보다 제2 게이트선(121b)에 게이트 온 전압의 인가를 마친 시점에서부터 제2 부화소 전극(190b)에 대한 데이터 전압(Vdata)의 인가를 마치는 시점까지의 시간 및 제1 게이트선(121a)에 게이트 온 전압의 인가를 마친 시점에서부터 데이터 전압(Vdata)의 인가를 마치는 시점까지의 시간(Toe2)이 긴데 이는 게이트 신호의 지연 때문에 다른 부화소 또는 다음 행의 데이터 전압이 화소에 인가되는 것을 피하기 위해서이다.
한편, 도 9에서 보면 제1 게이트선(121a)의 너비가 제2 게이트선(121b)의 너비보다 작은데, 이와 같이 하더라도 제1 부화소 전극(190a)에 낮은 전압이 들어가기 때문에 무방하다.
이와 같이 두 부화소의 전압을 원하는 수준으로 정확하게 맞춤으로써 시인성을 향상하고 개구율을 높이며 투과율을 향상시킨다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (11)

  1. 행렬 형태로 배열되어 있으며 각각 제1 및 제2 부화소 전극을 포함하는 복수의 화소 전극,
    상기 제1 부화소 전극에 연결되어 있는 제1 스위칭 소자,
    상기 제1 스위칭 소자에 연결되어 있는 복수의 게이트선,
    상기 게이트선과 교차하고 상기 제1 스위칭 소자에 연결되어 있으며 데이터 전압을 전달하는 복수의 데이터선,
    상기 화소 전극과 중첩하는 유지 전극선,
    상기 제2 부화소 전극, 상기 게이트선 및 상기 데이터선에 연결되어 있는 제2 스위칭 소자
    을 포함하며,
    상기 제2 부화소 전극은 소정의 전압에 대하여 상기 제1 부화소 전극보다 낮은 전압이 인가되며,
    상기 제2 부화소 전극의 면적은 상기 제1 부화소 전극의 면적보다 작고,
    각 화소의 제1 및 제2 부화소 전극에 인가되는 데이터 전압의 크기는 서로 다르고 하나의 영상 정보로부터 얻어지며,
    상기 제1 부화소 전극은 상기 제2 부화소 전극과 동시에 또는 나중에 데이터 전압을 인가 받기 시작하고,
    상기 게이트선은 상기 제1 스위칭 소자와 연결되어 있는 제1 신호선 및 상기 제2 스위칭 소자와 연결되어 있는 제2 신호선을 포함하며,
    상기 제2 신호선은 상기 화소 전극의 경계에 위치하고 상기 제1 신호선은 상기 제2 신호선과 상기 유지 전극선의 사이에 위치하는 액정 표시 장치.
  2. 삭제
  3. 제1항에서,
    상기 제1 부화소 전극과 상기 제2 부화소 전극은 소정 시간 동안 동시에 데이터 전압을 인가 받는 액정 표시 장치.
  4. 제3항에서,
    상기 데이터 전압을 인가하기 시작한 시점에서 상기 제2 신호선에 게이트 온 전압을 인가하기 시작하는 시점까지의 시간보다 상기 제2 신호선에 게이트 온 전압의 인가를 마친 시점에서부터 상기 제2 부화소 전극에 대한 데이터 전압의 인가를 마치는 시점까지의 시간 및 상기 제1 신호선에 게이트 온 전압의 인가를 마친 시점에서부터 데이터 전압의 인가를 마치는 시점까지의 시간이 긴
    액정 표시 장치.
  5. 제4항에서,
    상기 제1 신호선에 인가되는 게이트 온 전압의 지속 시간은 상기 제2 신호선에 인가되는 게이트 온 전압의 지속 시간보다 긴 액정 표시 장치.
  6. 제1항에서,
    상기 제1 부화소 전극은 상기 제2 부화소 전극으로 둘러싸인 액정 표시 장치.
  7. 제1항에서,
    상기 제2 신호선은 상기 화소 전극과 중첩하는
    액정 표시 장치.
  8. 삭제
  9. 삭제
  10. 제1항에서,
    상기 제1 신호선은 상기 화소 전극과 중첩하는 액정 표시 장치.
  11. 제10항에서,
    상기 제1 신호선은 상기 제2 신호선보다 너비가 작은 액정 표시 장치.
KR1020050011671A 2005-02-11 2005-02-11 액정 표시 장치 KR101240642B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050011671A KR101240642B1 (ko) 2005-02-11 2005-02-11 액정 표시 장치
US11/351,728 US8570264B2 (en) 2005-02-11 2006-02-10 Liquid crystal display apparatus with wide viewing angle
TW102117954A TWI522709B (zh) 2005-02-11 2006-02-10 具廣視角之液晶顯示裝置
TW095104645A TWI402582B (zh) 2005-02-11 2006-02-10 具廣視角之液晶顯示裝置
JP2006035340A JP4928797B2 (ja) 2005-02-11 2006-02-13 液晶表示装置
CN2006100711460A CN1828395B (zh) 2005-02-11 2006-02-13 宽视角液晶显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050011671A KR101240642B1 (ko) 2005-02-11 2005-02-11 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20060091064A KR20060091064A (ko) 2006-08-18
KR101240642B1 true KR101240642B1 (ko) 2013-03-08

Family

ID=36814774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050011671A KR101240642B1 (ko) 2005-02-11 2005-02-11 액정 표시 장치

Country Status (5)

Country Link
US (1) US8570264B2 (ko)
JP (1) JP4928797B2 (ko)
KR (1) KR101240642B1 (ko)
CN (1) CN1828395B (ko)
TW (2) TWI522709B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101189272B1 (ko) * 2005-08-23 2012-10-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101349092B1 (ko) * 2006-09-07 2014-01-09 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시장치
US7920219B2 (en) 2006-10-30 2011-04-05 Samsung Electronics Co., Ltd. Liquid crystal display device and method of manufacturing the same
KR20080038590A (ko) * 2006-10-30 2008-05-07 삼성전자주식회사 박막트랜지스터 기판 및 그 제조방법
KR100851743B1 (ko) * 2006-12-22 2008-08-11 전북대학교산학협력단 시야각 조절이 가능한 패턴된 수직배향 액정표시장치
KR101337256B1 (ko) * 2007-02-14 2013-12-05 삼성디스플레이 주식회사 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
WO2008139693A1 (ja) * 2007-04-26 2008-11-20 Sharp Kabushiki Kaisha 液晶表示装置
US8471793B2 (en) * 2007-04-27 2013-06-25 Sharp Kabushiki Kaisha Liquid crystal display device
JP5214601B2 (ja) * 2007-06-12 2013-06-19 シャープ株式会社 液晶表示装置、液晶表示装置の駆動方法、及びテレビジョン受像機
CN101681071B (zh) * 2007-07-02 2011-07-27 夏普株式会社 液晶显示装置
KR101458903B1 (ko) 2008-01-29 2014-11-07 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
US7916108B2 (en) 2008-04-21 2011-03-29 Au Optronics Corporation Liquid crystal display panel with color washout improvement and applications of same
JP2012242761A (ja) * 2011-05-23 2012-12-10 Kyocera Display Corp 液晶表示装置の駆動装置
JP2015081940A (ja) * 2013-10-21 2015-04-27 株式会社ジャパンディスプレイ 液晶表示装置及び電子装置
KR102210821B1 (ko) * 2014-01-09 2021-02-03 삼성디스플레이 주식회사 표시 기판, 이 표시 기판의 테스트 방법 및 이 표시 기판을 포함하는 표시 장치
CN104536225B (zh) * 2014-12-31 2018-09-18 深圳市华星光电技术有限公司 液晶显示面板及液晶显示装置
CN205318071U (zh) * 2016-01-27 2016-06-15 京东方科技集团股份有限公司 阵列基板及显示装置
KR102445305B1 (ko) * 2016-02-23 2022-09-20 삼성디스플레이 주식회사 액정 표시 장치
CN105702202B (zh) * 2016-03-25 2018-09-18 北京京东方显示技术有限公司 显示面板及其控制方法、显示装置、显示***
JP6999272B2 (ja) * 2017-01-20 2022-01-18 株式会社ジャパンディスプレイ 表示装置
JP7289693B2 (ja) * 2019-03-28 2023-06-12 株式会社ジャパンディスプレイ 表示装置およびその駆動方法
CN111338134A (zh) 2020-03-13 2020-06-26 Tcl华星光电技术有限公司 一种像素电极结构及液晶显示面板
CN112748614B (zh) * 2021-01-04 2022-11-29 成都中电熊猫显示科技有限公司 显示面板和液晶显示器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970005638B1 (ko) * 1991-10-14 1997-04-18 호시덴 가부시기가이샤 계조액정표시패널
JPH09269509A (ja) * 1996-03-29 1997-10-14 Seiko Epson Corp 液晶表示素子及びその製造方法
KR20010106849A (ko) * 2000-05-23 2001-12-07 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그의 수리 방법
KR20040001687A (ko) * 2002-06-28 2004-01-07 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576858A (en) * 1991-10-14 1996-11-19 Hosiden Corporation Gray scale LCD control capacitors formed between a control capacitor electrode on one side of an insulating layer and two subpixel electrodes on the other side
EP0622772B1 (en) * 1993-04-30 1998-06-24 International Business Machines Corporation Method and apparatus for eliminating crosstalk in active matrix liquid crystal displays
JP2671772B2 (ja) * 1993-09-06 1997-10-29 日本電気株式会社 液晶ディスプレイとその駆動方法
JPH08160455A (ja) 1994-12-02 1996-06-21 Matsushita Electric Ind Co Ltd 液晶表示装置
US5610739A (en) * 1994-05-31 1997-03-11 Matsushita Electric Industrial Co., Ltd. Liquid crystal display unit with a plurality of subpixels
JP3311184B2 (ja) 1995-01-30 2002-08-05 松下電器産業株式会社 液晶表示装置
JP3662316B2 (ja) 1994-10-24 2005-06-22 株式会社半導体エネルギー研究所 液晶表示装置および液晶表示装置の駆動方法
JPH0943609A (ja) 1995-07-31 1997-02-14 Matsushita Electric Ind Co Ltd 液晶表示パネル
JPH0954341A (ja) 1995-08-16 1997-02-25 Matsushita Electric Ind Co Ltd アクティブマトリックス型液晶表示素子
JP3551594B2 (ja) 1996-01-10 2004-08-11 セイコーエプソン株式会社 アクティブマトリクス基板
JPH1068931A (ja) 1996-08-28 1998-03-10 Sharp Corp アクティブマトリクス型液晶表示装置
US6104450A (en) * 1996-11-07 2000-08-15 Sharp Kabushiki Kaisha Liquid crystal display device, and methods of manufacturing and driving same
JP3092537B2 (ja) * 1997-01-24 2000-09-25 日本電気株式会社 液晶表示装置
US6028581A (en) * 1997-10-21 2000-02-22 Sony Corporation Method and apparatus for a liquid crystal display (LCD) having an input function
JP3300282B2 (ja) * 1998-04-30 2002-07-08 シャープ株式会社 液晶表示装置および液晶表示装置の製造方法
JP3296426B2 (ja) * 1999-03-19 2002-07-02 株式会社東芝 液晶表示装置及びその製造方法
JP4185208B2 (ja) * 1999-03-19 2008-11-26 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP2000333918A (ja) 1999-05-25 2000-12-05 Nec Corp 連続血圧測定方法と連続健康管理システム
JP2001109018A (ja) 1999-10-12 2001-04-20 Matsushita Electric Ind Co Ltd 液晶表示装置およびその駆動方法
JP2001222027A (ja) 2000-02-09 2001-08-17 Seiko Epson Corp 電気光学装置および投射型表示装置
JP2002333870A (ja) * 2000-10-31 2002-11-22 Matsushita Electric Ind Co Ltd 液晶表示装置、ｅｌ表示装置及びその駆動方法、並びに副画素の表示パターン評価方法
TW513604B (en) 2001-02-14 2002-12-11 Au Optronics Corp A thin film transistor liquid crystal display
KR100806889B1 (ko) 2001-07-12 2008-02-22 삼성전자주식회사 광시야각 모드용 액정 표시 장치와 이의 구동 방법
TW588171B (en) * 2001-10-12 2004-05-21 Fujitsu Display Tech Liquid crystal display device
JP2003186451A (ja) 2001-12-20 2003-07-04 Sharp Corp マトリクス型画像表示装置
US7109958B1 (en) * 2002-01-15 2006-09-19 Silicon Image Supporting circuitry and method for controlling pixels
KR100757766B1 (ko) * 2002-01-17 2007-09-12 레노보 (싱가포르) 피티이. 엘티디. 표시 장치 및 주사선용 드라이버 회로
KR100852812B1 (ko) 2002-02-01 2008-08-18 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 화소 구동 회로
JP4248306B2 (ja) 2002-06-17 2009-04-02 シャープ株式会社 液晶表示装置
KR100859524B1 (ko) 2002-07-11 2008-09-22 삼성전자주식회사 박막 트랜지스터 기판
KR100885018B1 (ko) 2002-08-30 2009-02-20 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
JP4373119B2 (ja) 2003-02-26 2009-11-25 大林精工株式会社 広視野角高速応答液晶表示装置
US6922183B2 (en) 2002-11-01 2005-07-26 Chin-Lung Ting Multi-domain vertical alignment liquid crystal display and driving method thereof
KR100961941B1 (ko) 2003-01-03 2010-06-08 삼성전자주식회사 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판
JP2004279904A (ja) 2003-03-18 2004-10-07 Fujitsu Display Technologies Corp 液晶表示装置及びその製造方法
JP2004301979A (ja) 2003-03-31 2004-10-28 Fujitsu Display Technologies Corp 液晶表示装置
KR20040105934A (ko) 2003-06-10 2004-12-17 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
US7206048B2 (en) * 2003-08-13 2007-04-17 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
KR101026810B1 (ko) * 2003-12-30 2011-04-04 삼성전자주식회사 다중 도메인 액정 표시 장치
JP4394512B2 (ja) * 2004-04-30 2010-01-06 富士通株式会社 視角特性を改善した液晶表示装置
JP5000124B2 (ja) * 2004-11-12 2012-08-15 三星電子株式会社 表示装置及びその駆動方法
KR101082909B1 (ko) * 2005-02-05 2011-11-11 삼성전자주식회사 게이트 구동 방법 및 그 장치와 이를 갖는 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970005638B1 (ko) * 1991-10-14 1997-04-18 호시덴 가부시기가이샤 계조액정표시패널
JPH09269509A (ja) * 1996-03-29 1997-10-14 Seiko Epson Corp 液晶表示素子及びその製造方法
KR20010106849A (ko) * 2000-05-23 2001-12-07 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그의 수리 방법
KR20040001687A (ko) * 2002-06-28 2004-01-07 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판

Also Published As

Publication number Publication date
TW200702855A (en) 2007-01-16
JP2006221182A (ja) 2006-08-24
TWI402582B (zh) 2013-07-21
US8570264B2 (en) 2013-10-29
CN1828395A (zh) 2006-09-06
CN1828395B (zh) 2012-07-25
JP4928797B2 (ja) 2012-05-09
US20060180813A1 (en) 2006-08-17
KR20060091064A (ko) 2006-08-18
TW201335683A (zh) 2013-09-01
TWI522709B (zh) 2016-02-21

Similar Documents

Publication Publication Date Title
KR101240642B1 (ko) 액정 표시 장치
KR101188601B1 (ko) 액정 표시 장치
KR101133761B1 (ko) 액정 표시 장치
KR101160831B1 (ko) 액정 표시 장치
US7796223B2 (en) Liquid crystal display apparatus having data lines with curved portions and method
JP5143362B2 (ja) 液晶表示装置
KR101471550B1 (ko) 표시판 및 이를 포함하는 액정 표시 장치 및 그 제조 방법
KR101046929B1 (ko) 액정 표시 장치
KR101197043B1 (ko) 표시 장치 및 그 구동 방법
KR20060112043A (ko) 액정 표시 장치
KR20070051045A (ko) 액정 표시 장치
KR20070051037A (ko) 액정 표시 장치
KR101315381B1 (ko) 액정 표시 장치
KR20060122118A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20070010549A (ko) 액정 표시 장치 및 그 구동 방법
KR20080053644A (ko) 액정 표시 장치
KR101197047B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR20060090159A (ko) 액정 표시 장치
KR101071259B1 (ko) 표시 장치 및 그 구동 방법
KR20070056600A (ko) 액정 표시 장치
KR20060116908A (ko) 액정 표시 장치
KR20070003317A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20060082139A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee